## Code: Interrrupts

 마더보드의 장치는 인터럽트를 생성할 수 있으며 xv6은 이러한 인터럽트를 처리하도록 하드웨어를 설정해야 합니다.  

#### Device 인터럽트

Device들은 일반적으로 I/O 완료와 같은 일부 하드웨어 이벤트가 발생했음을 커널에 알리기 위해 인터럽트합니다. 인터럽트는 일반적으로 커널이 새 이벤트를 확인하기 위해 장치 하드웨어를 주기적으로 확인(또는 "폴링")할 수 있다는 점에서 선택 사항입니다. 이벤트가 상대적으로 드물면 폴링보다 인터럽트가 선호되므로 폴링은 CPU 시간을 낭비합니다. 인터럽트 처리는 시스템 호출 및 예외에 이미 필요한 일부 코드를 공유합니다. 

* 인터럽트는 장치가 언제든지 생성한다는 점을 제외하면 시스템 호출과 유사합니다.

마더보드에는 장치에 주의가 필요할 때 CPU에 신호를 보내는 하드웨어가 있습니다(예: 사용자가 키보드에 문자를 입력한 경우). 인터럽트를 생성하도록 장치를 프로그래밍하고 CPU가 인터럽트를 수신하도록 정렬해야 합니다.

 

타이머 장치와 타이머 인터럽트를 살펴보자. 우리는 타이머 하드웨어가 초당 100번 인터럽트를 생성하여 커널이 시간 경과를 추적할 수 있도록 하고 커널이 실행 중인 여러 프로세스 사이에서 시간 분할할 수 있기를 바랍니다.

 

초당 100회를 선택하면 인터럽트 처리로 프로세서에 무리를 주지 않으면서 적절한 대화식 성능을 얻을 수 있습니다.

#### PIC

x86 프로세서 자체와 마찬가지로 PC 마더보드도 진화했고 인터럽트가 제공되는 방식도 진화했습니다.

초기 보드에는 프로그래밍 가능한 간단한 인터럽트 컨트롤러(PIC라고 함)가 있었습니다. 

다중 프로세서 PC 보드의 출현으로 인터럽트를 처리하는 새로운 방법이 필요했습니다. 각 CPU에는 전송된 인터럽트를 처리하기 위해 인터럽트 컨트롤러가 필요하고 인터럽트를 프로세서에 라우팅하는 방법이 있어야 하기 때문입니다. 

이 방법은 I/O 시스템에 있는 부분(IO APIC, ioapic.c)과 각 프로세서에 연결된 부분(로컬 APIC, lapic.c)의 두 부분으로 구성됩니다.

* ioapic
* lapic

Xv6은 다중 프로세서가 있는 보드용으로 설계되었습니다. PIC의 인터럽트를 무시하고 IOAPIC 및 로컬 APIC를 구성합니다.

 

IO APIC에는 테이블이 있으며 프로세서는 메모리 매핑된 I/O를 통해 테이블의 항목을 프로그래밍할 수 있습니다.

초기화하는 동안 xv6은 인터럽트 0을 IRQ 0 등으로 매핑하도록 프로그램하지만 모두 비활성화합니다.

특정 장치는 특정 인터럽트를 활성화하고 인터럽트를 라우팅해야 하는 프로세서를 말합니다.

예를 들어 xv6은 

* 키보드 인터럽트를 프로세서 0으로 라우팅합니다.

* Xv6은 디스크 인터럽트를 아래에서 볼 수 있듯이 시스템에서 가장 높은 번호의 프로세서로 라우팅합니다.
* 타이머 칩은 LAPIC 내부에 있어 각 프로세서가 독립적으로 타이머 인터럽트를 수신할 수 있습니다.

 

Xv6은 lapicinit 에서 설정합니다.  중요한 내용은  타이머를 설정하는 것입니다.  이것은  IRQ 0인 IRQ_TIMER에서 주기적으로 인터럽트를 생성하도록 LAPIC에 지시합니다.

 ```c
void lapicinit(void)
{
  if (!lapic)   return;

  // Enable local APIC; set spurious interrupt vector.
  lapicw(SVR, ENABLE | (T_IRQ0 + IRQ_SPURIOUS));

  // The timer repeatedly counts down at bus frequency
  // from lapic[TICR] and then issues an interrupt.
  // If xv6 cared more about precise timekeeping,
  // TICR would be calibrated using an external time source.
  lapicw(TDCR, X1);
  lapicw(TIMER, PERIODIC | (T_IRQ0 + IRQ_TIMER));
  lapicw(TICR, 10000000);

  // Disable logical interrupt lines.
  lapicw(LINT0, MASKED);
  lapicw(LINT1, MASKED);

  // Disable performance counter overflow interrupts
  // on machines that provide that interrupt entry.
  if (((lapic[VER] >> 16) & 0xFF) >= 4)  lapicw(PCINT, MASKED);

  // Map error interrupt to IRQ_ERROR.
  lapicw(ERROR, T_IRQ0 + IRQ_ERROR);

  // Clear error status register (requires back-to-back writes).
  lapicw(ESR, 0);
  lapicw(ESR, 0);

  // Ack any outstanding interrupts.
  lapicw(EOI, 0);

  // Send an Init Level De-Assert to synchronise arbitration ID's.
  lapicw(ICRHI, 0);
  lapicw(ICRLO, BCAST | INIT | LEVEL);
  while (lapic[ICRLO] & DELIVS)  ;

  // Enable interrupts on the APIC (but not on the processor).
  lapicw(TPR, 0);
}


volatile uint *lapic; // Initialized in mp.c

//PAGEBREAK!
static void
lapicw(int index, int value)
{
  lapic[index] = value;
  lapic[ID]; // wait for write to finish, by reading
}
 ```



라인은 CPU의 LAPIC에서 인터럽트를 활성화하여 로컬 프로세서에 인터럽트를 전달합니다.

프로세서는 %eflags 레지스터의 IF 플래그를 통해 인터럽트를 수신할지 여부를 제어할 수 있습니다. 

#### cli: 인터럽트 비활성화, STI: 인터럽트 활성화 

명령 cli는 IF를 지워 프로세서의 인터럽트를 비활성화하고 sti는 프로세서의 인터럽트를 활성화합니다. 

* Xv6은 메인 CPU와 다른 프로세서를 부팅하는 동안 인터럽트를 비활성화합니다. 
* 각 프로세서의 스케줄러는 인터럽트를 활성화합니다. 
* 특정 코드 조각이 중단되지 않도록 제어하기 위해 xv6은 이러한 코드 조각 동안 인터럽트를 비활성화합니다(예: switchuvm(1860) 참조).



#### system call 과 인터럽트 차이점

* system call 은 인터럽트 허용한다.
* 인터럽트는 IF를 Clear하여 인터럽트를 허용하지 않는다. 

#### idtinit

인터럽트  idt 테이블의 시작 주소를 IDTR 레지스터에 등록한다.

#### 타이머 인터럽트 등록

* 타이머 인터럽트 백터는 idtinit를 통해서 IDTR 레지스터 등록된다.

```c
#define T_IRQ0          32      // IRQ 0 corresponds to int T_IRQ
#define IRQ_TIMER        0
#define T_SYSCALL       64      // system call
#define IRQ_KBD          1
#define IRQ_COM1         4
#define IRQ_IDE         14
#define IRQ_ERROR       19
#define IRQ_SPURIOUS    31


switch (tf->trapno)
  {
  case T_IRQ0 + IRQ_TIMER:
  case T_IRQ0 + IRQ_IDE:
  case T_IRQ0 + IRQ_IDE + 1:
  case T_IRQ0 + IRQ_KBD:
  case T_IRQ0 + IRQ_COM1:
  case T_IRQ0 + 7:
  case T_IRQ0 + IRQ_SPURIOUS:
```



타이머는 idtinit(1255)에서 xv6이 설정한 벡터 32(xv6이 IRQ 0을 처리하도록 선택)를 통해 인터럽트합니다. 벡터 32와 벡터 64(시스템 호출용)의 유일한 차이점은 벡터 32가 트랩 게이트 대신 인터럽트 게이트라는 것입니다. 

* 인터럽트 게이트는 IF를 클리어하여 인터럽트된 프로세서가 인터럽트를 받는 동안 인터럽트를 수신하지 않습니다.
* 여기서부터 트랩까지 인터럽트는 시스템 호출 및 예외와 동일한 코드 경로를 따라 트랩 프레임을 구축합니다. 

타이머 인터럽트에 대한 트랩은 틱 변수를 증가시키고(3417) 웨이크업을 호출하는 두 가지 작업만 수행합니다. 후자는 5장에서 볼 수 있듯이 인터럽트가 다른 프로세스에서 반환되도록 할 수 있습니다.

##### main()->mpmain()

* load idt register

```c
// Common CPU setup code.
static void mpmain(void)
{
  cprintf("cpu%d: starting %d\n", cpuid(), cpuid());
  idtinit();                    // load idt register
  xchg(&(mycpu()->started), 1); // tell startothers() we're up
  scheduler();                  // start running processes
}
```

##### idtinit

```c
// Interrupt descriptor table (shared by all CPUs).
struct gatedesc idt[256];
extern uint vectors[]; // in vectors.S: array of 256 entry pointers

void idtinit(void)
{
  lidt(idt, sizeof(idt));
}
```

##### lidt

lidt는 idt를  IDTR 레지스터에 등록한다. 

```c
static inline void
lidt(struct gatedesc *p, int size)
{
  volatile ushort pd[3];

  pd[0] = size - 1;
  pd[1] = (uint)p;
  pd[2] = (uint)p >> 16;

  asm volatile("lidt (%0)"
               :
               : "r"(pd));
}
```

##### LIDT

소스 피연산자의 값을 GDTR(글로벌 설명자 테이블 레지스터) 또는 IDTR(인터럽트 설명자 테이블 레지스터)에 로드합니다. 소스 피연산자는 GDT(글로벌 설명자 테이블) 또는 IDT(인터럽트 설명자 테이블)의 기본 주소(선형 주소) 및 제한(바이트 단위 테이블 크기)을 포함하는 6바이트 메모리 위치를 지정합니다

LGDT 및 LIDT 명령어는 운영 체제 소프트웨어에서만 사용됩니다. 그들은 응용 프로그램에서 사용되지 않습니다. 그것들은 선형 주소(즉, 세그먼트 상대 주소가 아님)와 보호 모드에서 제한을 직접 로드하는 유일한 명령어입니다. 보호 모드로 전환하기 전에 프로세서 초기화를 허용하기 위해 일반적으로 실제 주소 모드에서 실행됩니다.