Analysis & Synthesis report for CCSS_PROCESSOR
Mon Nov 09 14:44:39 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. State Machine - |multicore1|phase_6:core4|control:CU|present
 12. State Machine - |multicore1|phase_6:core3|control:CU|present
 13. State Machine - |multicore1|phase_6:core2|control:CU|present
 14. State Machine - |multicore1|phase_6:core1|control:CU|present
 15. State Machine - |multicore1|Mem_state:CU|present
 16. Registers Removed During Synthesis
 17. Removed Registers Triggering Further Register Optimizations
 18. General Register Statistics
 19. Inverted Register Statistics
 20. Multiplexer Restructuring Statistics (Restructuring Performed)
 21. Source assignments for instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|altsyncram_mn72:altsyncram1
 22. Source assignments for mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|altsyncram_on72:altsyncram1
 23. Parameter Settings for User Entity Instance: scaledclock:clock
 24. Parameter Settings for User Entity Instance: instruction_memory:IRAM|altsyncram:altsyncram_component
 25. Parameter Settings for User Entity Instance: mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component
 26. Parameter Settings for User Entity Instance: Mem_state:CU
 27. Parameter Settings for User Entity Instance: phase_6:core1|scaledclock:clock
 28. Parameter Settings for User Entity Instance: phase_6:core1|control:CU
 29. Parameter Settings for User Entity Instance: phase_6:core2|scaledclock:clock
 30. Parameter Settings for User Entity Instance: phase_6:core2|control:CU
 31. Parameter Settings for User Entity Instance: phase_6:core3|scaledclock:clock
 32. Parameter Settings for User Entity Instance: phase_6:core3|control:CU
 33. Parameter Settings for User Entity Instance: phase_6:core4|scaledclock:clock
 34. Parameter Settings for User Entity Instance: phase_6:core4|control:CU
 35. Parameter Settings for Inferred Entity Instance: phase_6:core1|alu:ALU|lpm_mult:Mult0
 36. Parameter Settings for Inferred Entity Instance: phase_6:core1|alu:ALU|lpm_divide:Div0
 37. Parameter Settings for Inferred Entity Instance: phase_6:core1|alu:ALU|lpm_divide:Mod0
 38. Parameter Settings for Inferred Entity Instance: phase_6:core2|alu:ALU|lpm_mult:Mult0
 39. Parameter Settings for Inferred Entity Instance: phase_6:core2|alu:ALU|lpm_divide:Div0
 40. Parameter Settings for Inferred Entity Instance: phase_6:core2|alu:ALU|lpm_divide:Mod0
 41. Parameter Settings for Inferred Entity Instance: phase_6:core3|alu:ALU|lpm_mult:Mult0
 42. Parameter Settings for Inferred Entity Instance: phase_6:core3|alu:ALU|lpm_divide:Div0
 43. Parameter Settings for Inferred Entity Instance: phase_6:core3|alu:ALU|lpm_divide:Mod0
 44. Parameter Settings for Inferred Entity Instance: phase_6:core4|alu:ALU|lpm_mult:Mult0
 45. Parameter Settings for Inferred Entity Instance: phase_6:core4|alu:ALU|lpm_divide:Div0
 46. Parameter Settings for Inferred Entity Instance: phase_6:core4|alu:ALU|lpm_divide:Mod0
 47. altsyncram Parameter Settings by Entity Instance
 48. lpm_mult Parameter Settings by Entity Instance
 49. Port Connectivity Checks: "phase_6:core4"
 50. Port Connectivity Checks: "phase_6:core3"
 51. Port Connectivity Checks: "phase_6:core2"
 52. Port Connectivity Checks: "phase_6:core1|read_buffer_16bit:readDR"
 53. Port Connectivity Checks: "phase_6:core1|read_buffer_16bit:readAC"
 54. Port Connectivity Checks: "phase_6:core1|read_buffer_16bit:readmem"
 55. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_R"
 56. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_B"
 57. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_A"
 58. Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_STC"
 59. Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_STB"
 60. Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_STA"
 61. Port Connectivity Checks: "phase_6:core1|reg_SUM:SUM"
 62. Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_CURR"
 63. Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_COL"
 64. Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_ROW"
 65. Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_R1"
 66. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_P"
 67. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_M"
 68. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_N"
 69. Port Connectivity Checks: "phase_6:core1|reg_ac:reg_AC"
 70. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_DR"
 71. Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_PC"
 72. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_AR"
 73. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_IR"
 74. Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_CoreID"
 75. Port Connectivity Checks: "phase_6:core1|BUS:A_bus"
 76. Port Connectivity Checks: "phase_6:core1|OPR_demux:demux1"
 77. Port Connectivity Checks: "phase_6:core1|WTR_Decoder:wrt"
 78. Port Connectivity Checks: "phase_6:core1|RST_Decoder:rst"
 79. Port Connectivity Checks: "phase_6:core1|alu:ALU"
 80. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_AR"
 81. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_AC"
 82. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_IR"
 83. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_PC"
 84. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_DR"
 85. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_R"
 86. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_SUM"
 87. Port Connectivity Checks: "phase_6:core1|bin27:display_reg_ROW"
 88. Port Connectivity Checks: "phase_6:core1"
 89. Port Connectivity Checks: "outputmux:selectcore"
 90. Port Connectivity Checks: "mem_control:MEMCU|data_memory:DRAM"
 91. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA4"
 92. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA3"
 93. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA2"
 94. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA1"
 95. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR4"
 96. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR3"
 97. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR2"
 98. Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR1"
 99. Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR4"
100. Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR3"
101. Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR2"
102. Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR1"
103. Port Connectivity Checks: "mem_control:MEMCU"
104. Port Connectivity Checks: "instruction_memory:IRAM"
105. In-System Memory Content Editor Settings
106. Post-Synthesis Netlist Statistics for Top Partition
107. Post-Synthesis Netlist Statistics for Partition sld_hub:auto_hub
108. Elapsed Time Per Partition
109. Analysis & Synthesis Messages
110. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Nov 09 14:44:39 2020       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; CCSS_PROCESSOR                              ;
; Top-level Entity Name              ; multicore1                                  ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 6,235                                       ;
;     Total combinational functions  ; 5,452                                       ;
;     Dedicated logic registers      ; 1,921                                       ;
; Total registers                    ; 1921                                        ;
; Total pins                         ; 95                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 10,240                                      ;
; Embedded Multiplier 9-bit elements ; 8                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; multicore1         ; CCSS_PROCESSOR     ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Maximum processors allowed for parallel compilation              ; 2                  ;                    ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; File Name with User-Entered Path                                   ; Used in Netlist ; File Type                                    ; File Name with Absolute Path                                                                                                                                                                         ; Library     ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; Mem_state.v                                                        ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v                                                        ;             ;
; WTR_Decoder.v                                                      ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/WTR_Decoder.v                                                      ;             ;
; WTA_mux.v                                                          ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/WTA_mux.v                                                          ;             ;
; scaledclock.v                                                      ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/scaledclock.v                                                      ;             ;
; RST_Decoder.v                                                      ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/RST_Decoder.v                                                      ;             ;
; reg_z.v                                                            ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_z.v                                                            ;             ;
; reg_type3_16bit.v                                                  ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_type3_16bit.v                                                  ;             ;
; reg_type2_16bit.v                                                  ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_type2_16bit.v                                                  ;             ;
; reg_type1_16bit.v                                                  ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_type1_16bit.v                                                  ;             ;
; reg_SUM.v                                                          ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_SUM.v                                                          ;             ;
; reg_ac.v                                                           ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_ac.v                                                           ;             ;
; read_buffer_16bit.v                                                ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/read_buffer_16bit.v                                                ;             ;
; phase_6.v                                                          ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v                                                          ;             ;
; OPR_demux.v                                                        ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/OPR_demux.v                                                        ;             ;
; INC_Decoder.v                                                      ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/INC_Decoder.v                                                      ;             ;
; control.v                                                          ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v                                                          ;             ;
; BUS.v                                                              ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/BUS.v                                                              ;             ;
; bin27.v                                                            ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/bin27.v                                                            ;             ;
; alu.v                                                              ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v                                                              ;             ;
; instruction_memory.v                                               ; yes             ; User Wizard-Generated File                   ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/instruction_memory.v                                               ;             ;
; data_memory.v                                                      ; yes             ; User Wizard-Generated File                   ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/data_memory.v                                                      ;             ;
; outputmux.v                                                        ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v                                                        ;             ;
; multicore1.v                                                       ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v                                                       ;             ;
; mem_control.v                                                      ; yes             ; User Verilog HDL File                        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/mem_control.v                                                      ;             ;
; altsyncram.tdf                                                     ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf                                                                                                                                ;             ;
; stratix_ram_block.inc                                              ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                                                                         ;             ;
; lpm_mux.inc                                                        ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.inc                                                                                                                                   ;             ;
; lpm_decode.inc                                                     ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_decode.inc                                                                                                                                ;             ;
; aglobal201.inc                                                     ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc                                                                                                                                ;             ;
; a_rdenreg.inc                                                      ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                                                                 ;             ;
; altrom.inc                                                         ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altrom.inc                                                                                                                                    ;             ;
; altram.inc                                                         ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altram.inc                                                                                                                                    ;             ;
; altdpram.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altdpram.inc                                                                                                                                  ;             ;
; db/altsyncram_kdg1.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_kdg1.tdf                                             ;             ;
; db/altsyncram_mn72.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_mn72.tdf                                             ;             ;
; sld_mod_ram_rom.vhd                                                ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd                                                                                                                           ;             ;
; sld_jtag_endpoint_adapter.vhd                                      ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd                                                                                                                 ;             ;
; sld_jtag_endpoint_adapter_impl.sv                                  ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter_impl.sv                                                                                                             ;             ;
; sld_rom_sr.vhd                                                     ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                                                                                                ;             ;
; db/altsyncram_gdg1.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_gdg1.tdf                                             ;             ;
; db/altsyncram_on72.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_on72.tdf                                             ;             ;
; sld_hub.vhd                                                        ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_hub.vhd                                                                                                                                   ; altera_sld  ;
; db/ip/sldbda0f8c0/alt_sld_fab.v                                    ; yes             ; Encrypted Auto-Found Verilog HDL File        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/alt_sld_fab.v                                    ; alt_sld_fab ;
; db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab.v             ; yes             ; Encrypted Auto-Found Verilog HDL File        ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab.v             ; alt_sld_fab ;
; db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; yes             ; Auto-Found SystemVerilog HDL File            ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; alt_sld_fab ;
; db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; alt_sld_fab ;
; db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; yes             ; Encrypted Auto-Found VHDL File               ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; alt_sld_fab ;
; db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; alt_sld_fab ;
; sld_jtag_hub.vhd                                                   ; yes             ; Encrypted Megafunction                       ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                                                                                              ;             ;
; lpm_mult.tdf                                                       ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mult.tdf                                                                                                                                  ;             ;
; lpm_add_sub.inc                                                    ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                                                                                                               ;             ;
; multcore.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/multcore.inc                                                                                                                                  ;             ;
; bypassff.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/bypassff.inc                                                                                                                                  ;             ;
; altshift.inc                                                       ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altshift.inc                                                                                                                                  ;             ;
; db/mult_7dt.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/mult_7dt.tdf                                                    ;             ;
; lpm_divide.tdf                                                     ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_divide.tdf                                                                                                                                ;             ;
; abs_divider.inc                                                    ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/abs_divider.inc                                                                                                                               ;             ;
; sign_div_unsign.inc                                                ; yes             ; Megafunction                                 ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sign_div_unsign.inc                                                                                                                           ;             ;
; db/lpm_divide_lkm.tdf                                              ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/lpm_divide_lkm.tdf                                              ;             ;
; db/sign_div_unsign_dnh.tdf                                         ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/sign_div_unsign_dnh.tdf                                         ;             ;
; db/alt_u_div_eaf.tdf                                               ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/alt_u_div_eaf.tdf                                               ;             ;
; db/add_sub_7pc.tdf                                                 ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/add_sub_7pc.tdf                                                 ;             ;
; db/add_sub_8pc.tdf                                                 ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/add_sub_8pc.tdf                                                 ;             ;
; db/lpm_divide_ocm.tdf                                              ; yes             ; Auto-Generated Megafunction                  ; D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/lpm_divide_ocm.tdf                                              ;             ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+


+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                       ;
+---------------------------------------------+-------------------------------------+
; Resource                                    ; Usage                               ;
+---------------------------------------------+-------------------------------------+
; Estimated Total logic elements              ; 6,235                               ;
;                                             ;                                     ;
; Total combinational functions               ; 5452                                ;
; Logic element usage by number of LUT inputs ;                                     ;
;     -- 4 input functions                    ; 2874                                ;
;     -- 3 input functions                    ; 1578                                ;
;     -- <=2 input functions                  ; 1000                                ;
;                                             ;                                     ;
; Logic elements by mode                      ;                                     ;
;     -- normal mode                          ; 3769                                ;
;     -- arithmetic mode                      ; 1683                                ;
;                                             ;                                     ;
; Total registers                             ; 1921                                ;
;     -- Dedicated logic registers            ; 1921                                ;
;     -- I/O registers                        ; 0                                   ;
;                                             ;                                     ;
; I/O pins                                    ; 95                                  ;
; Total memory bits                           ; 10240                               ;
;                                             ;                                     ;
; Embedded Multiplier 9-bit elements          ; 8                                   ;
;                                             ;                                     ;
; Maximum fan-out node                        ; phase_6:core1|scaledclock:clock|clk ;
; Maximum fan-out                             ; 354                                 ;
; Total fan-out                               ; 25650                               ;
; Average fan-out                             ; 3.37                                ;
+---------------------------------------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |multicore1                                                                                                                             ; 5452 (27)           ; 1921 (32)                 ; 10240       ; 8            ; 0       ; 4         ; 95   ; 0            ; |multicore1                                                                                                                                                                                                                                                                                                                                            ; multicore1                        ; work         ;
;    |Mem_state:CU|                                                                                                                       ; 26 (26)             ; 20 (20)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|Mem_state:CU                                                                                                                                                                                                                                                                                                                               ; Mem_state                         ; work         ;
;    |instruction_memory:IRAM|                                                                                                            ; 83 (0)              ; 55 (0)                    ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|instruction_memory:IRAM                                                                                                                                                                                                                                                                                                                    ; instruction_memory                ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 83 (0)              ; 55 (0)                    ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_kdg1:auto_generated|                                                                                               ; 83 (0)              ; 55 (0)                    ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_kdg1                   ; work         ;
;             |altsyncram_mn72:altsyncram1|                                                                                               ; 0 (0)               ; 0 (0)                     ; 6144        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|altsyncram_mn72:altsyncram1                                                                                                                                                                                                                         ; altsyncram_mn72                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 83 (61)             ; 55 (46)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;    |mem_control:MEMCU|                                                                                                                  ; 146 (69)            ; 143 (0)                   ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU                                                                                                                                                                                                                                                                                                                          ; mem_control                       ; work         ;
;       |data_memory:DRAM|                                                                                                                ; 74 (0)              ; 47 (0)                    ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|data_memory:DRAM                                                                                                                                                                                                                                                                                                         ; data_memory                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 74 (0)              ; 47 (0)                    ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                         ; altsyncram                        ; work         ;
;             |altsyncram_gdg1:auto_generated|                                                                                            ; 74 (0)              ; 47 (0)                    ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated                                                                                                                                                                                                                                          ; altsyncram_gdg1                   ; work         ;
;                |altsyncram_on72:altsyncram1|                                                                                            ; 0 (0)               ; 0 (0)                     ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|altsyncram_on72:altsyncram1                                                                                                                                                                                                              ; altsyncram_on72                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 74 (53)             ; 47 (38)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 21 (21)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                             ; sld_rom_sr                        ; work         ;
;       |read_buffer_16bit:readAR4|                                                                                                       ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|read_buffer_16bit:readAR4                                                                                                                                                                                                                                                                                                ; read_buffer_16bit                 ; work         ;
;       |reg_type1_16bit:AR1|                                                                                                             ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR1                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:AR2|                                                                                                             ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR2                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:AR3|                                                                                                             ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR3                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:AR4|                                                                                                             ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR4                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR1|                                                                                                             ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR1                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR2|                                                                                                             ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR2                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR3|                                                                                                             ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR3                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR4|                                                                                                             ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR4                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;    |phase_6:core1|                                                                                                                      ; 1330 (0)            ; 454 (0)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core1                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 201 (201)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 28 (28)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 17 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 670 (92)            ; 17 (17)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (300)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |bin27:display_reg_AC|                                                                                                            ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_AC                                                                                                                                                                                                                                                                                                         ; bin27                             ; work         ;
;       |bin27:display_reg_AR|                                                                                                            ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_AR                                                                                                                                                                                                                                                                                                         ; bin27                             ; work         ;
;       |bin27:display_reg_DR|                                                                                                            ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_DR                                                                                                                                                                                                                                                                                                         ; bin27                             ; work         ;
;       |bin27:display_reg_IR|                                                                                                            ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_IR                                                                                                                                                                                                                                                                                                         ; bin27                             ; work         ;
;       |bin27:display_reg_PC|                                                                                                            ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_PC                                                                                                                                                                                                                                                                                                         ; bin27                             ; work         ;
;       |bin27:display_reg_ROW|                                                                                                           ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_ROW                                                                                                                                                                                                                                                                                                        ; bin27                             ; work         ;
;       |bin27:display_reg_R|                                                                                                             ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_R                                                                                                                                                                                                                                                                                                          ; bin27                             ; work         ;
;       |bin27:display_reg_SUM|                                                                                                           ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|bin27:display_reg_SUM                                                                                                                                                                                                                                                                                                        ; bin27                             ; work         ;
;       |control:CU|                                                                                                                      ; 82 (82)             ; 65 (65)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDR|                                                                                                        ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|read_buffer_16bit:readDR                                                                                                                                                                                                                                                                                                     ; read_buffer_16bit                 ; work         ;
;       |read_buffer_16bit:readmem|                                                                                                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|read_buffer_16bit:readmem                                                                                                                                                                                                                                                                                                    ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 4 (4)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 0 (0)               ; 6 (6)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 44 (44)             ; 29 (29)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core1|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |phase_6:core2|                                                                                                                      ; 1214 (0)            ; 368 (0)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core2                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 184 (184)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 31 (31)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 671 (93)            ; 17 (17)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (300)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |control:CU|                                                                                                                      ; 64 (64)             ; 63 (63)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDmem|                                                                                                      ; 21 (21)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|read_buffer_16bit:readDmem                                                                                                                                                                                                                                                                                                   ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 4 (4)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 0 (0)               ; 6 (6)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core2|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |phase_6:core3|                                                                                                                      ; 1212 (0)            ; 368 (0)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core3                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 196 (196)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 34 (34)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 17 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 670 (92)            ; 17 (17)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (299)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_7pc:add_sub_0|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_7pc:add_sub_0                                                                                                                                                                                                ; add_sub_7pc                       ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |control:CU|                                                                                                                      ; 64 (64)             ; 63 (63)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDmem|                                                                                                      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|read_buffer_16bit:readDmem                                                                                                                                                                                                                                                                                                   ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 4 (4)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 0 (0)               ; 6 (6)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core3|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |phase_6:core4|                                                                                                                      ; 1241 (0)            ; 368 (0)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core4                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 206 (206)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 28 (28)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 17 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 670 (92)            ; 17 (17)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (300)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |multicore1|phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |control:CU|                                                                                                                      ; 64 (64)             ; 63 (63)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDmem|                                                                                                      ; 28 (28)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|read_buffer_16bit:readDmem                                                                                                                                                                                                                                                                                                   ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 4 (4)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 0 (0)               ; 6 (6)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|phase_6:core4|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |scaledclock:clock|                                                                                                                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|scaledclock:clock                                                                                                                                                                                                                                                                                                                          ; scaledclock                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 172 (1)             ; 112 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 171 (0)             ; 112 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 171 (0)             ; 112 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 171 (1)             ; 112 (6)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 170 (0)             ; 106 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 170 (133)           ; 106 (78)                  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 18 (18)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                     ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------+------+
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|altsyncram_mn72:altsyncram1|ALTSYNCRAM            ; AUTO ; True Dual Port ; 256          ; 24           ; 256          ; 24           ; 6144 ; None ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|altsyncram_on72:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 256          ; 16           ; 256          ; 16           ; 4096 ; None ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------+------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 4           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 8           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 4           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                                                                                  ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                                                                                                                                                 ; IP Include File      ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Altera ; RAM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |multicore1|instruction_memory:IRAM                                                                                                                                                                                                                                             ; instruction_memory.v ;
; Altera ; RAM: 1-PORT  ; 20.1    ; N/A          ; N/A          ; |multicore1|mem_control:MEMCU|data_memory:DRAM                                                                                                                                                                                                                                  ; data_memory.v        ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                 ;                      ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                             ;                      ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_presplit:presplit   ;                      ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric ;                      ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_splitter:splitter   ;                      ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |multicore1|phase_6:core4|control:CU|present                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; Name                ; present.endop ; present.stacreg7 ; present.ldacmulti16 ; present.ldacmulti15 ; present.ldacmulti14 ; present.ldacmulti13 ; present.ldacmulti12 ; present.ldacmulti11 ; present.ldacmulti10 ; present.ldacmulti9 ; present.ldacmulti8 ; present.ldacmulti7 ; present.ldacmulti6 ; present.ldacmulti5 ; present.ldacmulti4 ; present.ldacmulti3 ; present.ldacmulti2 ; present.ldacmulti1 ; present.stacreg6 ; present.stacreg5 ; present.stacreg4 ; present.stacreg3 ; present.stacreg2 ; present.stacreg1 ; present.ldacreg7 ; present.ldacreg6 ; present.ldacreg5 ; present.ldacreg4 ; present.ldacreg3 ; present.ldacreg2 ; present.ldacreg1 ; present.nop1 ; present.clac1 ; present.jumpzn1 ; present.jumpzy1 ; present.jump1 ; present.stac3 ; present.stac2 ; present.stac1 ; present.reset1 ; present.inc1 ; present.mod2 ; present.mod1 ; present.div2 ; present.div1 ; present.movetoac1 ; present.moveac1 ; present.ldac7 ; present.ldac6 ; present.ldac5 ; present.ldac4 ; present.ldac3 ; present.ldac2 ; present.ldac1 ; present.mul2 ; present.mul1 ; present.xor2 ; present.xor1 ; present.add2 ; present.add1 ; present.fetch4 ; present.fetch3 ; present.fetch2 ; present.0000000 ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; present.0000000     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 0               ;
; present.fetch2      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 1              ; 1               ;
; present.fetch3      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 1              ; 0              ; 1               ;
; present.fetch4      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1              ; 0              ; 0              ; 1               ;
; present.add1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0              ; 0              ; 0              ; 1               ;
; present.add2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac4       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac5       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac6       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac7       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.moveac1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 1               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.movetoac1   ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 1                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 1            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 1            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 1            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 1            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.inc1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 1            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.reset1      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 1              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 1             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 1             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 1             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jump1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 1             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzy1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 1               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzn1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 1               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.clac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 1             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.nop1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg7    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti1  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti2  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti3  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti4  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti5  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti6  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti7  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti8  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti9  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti10 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti11 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti12 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti13 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti14 ; 0             ; 0                ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti15 ; 0             ; 0                ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti16 ; 0             ; 0                ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg7    ; 0             ; 1                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.endop       ; 1             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |multicore1|phase_6:core3|control:CU|present                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; Name                ; present.endop ; present.stacreg7 ; present.ldacmulti16 ; present.ldacmulti15 ; present.ldacmulti14 ; present.ldacmulti13 ; present.ldacmulti12 ; present.ldacmulti11 ; present.ldacmulti10 ; present.ldacmulti9 ; present.ldacmulti8 ; present.ldacmulti7 ; present.ldacmulti6 ; present.ldacmulti5 ; present.ldacmulti4 ; present.ldacmulti3 ; present.ldacmulti2 ; present.ldacmulti1 ; present.stacreg6 ; present.stacreg5 ; present.stacreg4 ; present.stacreg3 ; present.stacreg2 ; present.stacreg1 ; present.ldacreg7 ; present.ldacreg6 ; present.ldacreg5 ; present.ldacreg4 ; present.ldacreg3 ; present.ldacreg2 ; present.ldacreg1 ; present.nop1 ; present.clac1 ; present.jumpzn1 ; present.jumpzy1 ; present.jump1 ; present.stac3 ; present.stac2 ; present.stac1 ; present.reset1 ; present.inc1 ; present.mod2 ; present.mod1 ; present.div2 ; present.div1 ; present.movetoac1 ; present.moveac1 ; present.ldac7 ; present.ldac6 ; present.ldac5 ; present.ldac4 ; present.ldac3 ; present.ldac2 ; present.ldac1 ; present.mul2 ; present.mul1 ; present.xor2 ; present.xor1 ; present.add2 ; present.add1 ; present.fetch4 ; present.fetch3 ; present.fetch2 ; present.0000000 ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; present.0000000     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 0               ;
; present.fetch2      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 1              ; 1               ;
; present.fetch3      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 1              ; 0              ; 1               ;
; present.fetch4      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1              ; 0              ; 0              ; 1               ;
; present.add1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0              ; 0              ; 0              ; 1               ;
; present.add2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac4       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac5       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac6       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac7       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.moveac1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 1               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.movetoac1   ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 1                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 1            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 1            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 1            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 1            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.inc1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 1            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.reset1      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 1              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 1             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 1             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 1             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jump1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 1             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzy1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 1               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzn1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 1               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.clac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 1             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.nop1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg7    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti1  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti2  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti3  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti4  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti5  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti6  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti7  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti8  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti9  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti10 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti11 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti12 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti13 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti14 ; 0             ; 0                ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti15 ; 0             ; 0                ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti16 ; 0             ; 0                ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg7    ; 0             ; 1                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.endop       ; 1             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |multicore1|phase_6:core2|control:CU|present                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; Name                ; present.endop ; present.stacreg7 ; present.ldacmulti16 ; present.ldacmulti15 ; present.ldacmulti14 ; present.ldacmulti13 ; present.ldacmulti12 ; present.ldacmulti11 ; present.ldacmulti10 ; present.ldacmulti9 ; present.ldacmulti8 ; present.ldacmulti7 ; present.ldacmulti6 ; present.ldacmulti5 ; present.ldacmulti4 ; present.ldacmulti3 ; present.ldacmulti2 ; present.ldacmulti1 ; present.stacreg6 ; present.stacreg5 ; present.stacreg4 ; present.stacreg3 ; present.stacreg2 ; present.stacreg1 ; present.ldacreg7 ; present.ldacreg6 ; present.ldacreg5 ; present.ldacreg4 ; present.ldacreg3 ; present.ldacreg2 ; present.ldacreg1 ; present.nop1 ; present.clac1 ; present.jumpzn1 ; present.jumpzy1 ; present.jump1 ; present.stac3 ; present.stac2 ; present.stac1 ; present.reset1 ; present.inc1 ; present.mod2 ; present.mod1 ; present.div2 ; present.div1 ; present.movetoac1 ; present.moveac1 ; present.ldac7 ; present.ldac6 ; present.ldac5 ; present.ldac4 ; present.ldac3 ; present.ldac2 ; present.ldac1 ; present.mul2 ; present.mul1 ; present.xor2 ; present.xor1 ; present.add2 ; present.add1 ; present.fetch4 ; present.fetch3 ; present.fetch2 ; present.0000000 ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; present.0000000     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 0               ;
; present.fetch2      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 1              ; 1               ;
; present.fetch3      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 1              ; 0              ; 1               ;
; present.fetch4      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1              ; 0              ; 0              ; 1               ;
; present.add1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0              ; 0              ; 0              ; 1               ;
; present.add2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac4       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac5       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac6       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac7       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.moveac1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 1               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.movetoac1   ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 1                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 1            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 1            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 1            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 1            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.inc1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 1            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.reset1      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 1              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 1             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 1             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 1             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jump1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 1             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzy1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 1               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzn1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 1               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.clac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 1             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.nop1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg7    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti1  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti2  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti3  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti4  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti5  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti6  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti7  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti8  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti9  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti10 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti11 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti12 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti13 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti14 ; 0             ; 0                ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti15 ; 0             ; 0                ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti16 ; 0             ; 0                ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg7    ; 0             ; 1                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.endop       ; 1             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |multicore1|phase_6:core1|control:CU|present                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; Name                ; present.endop ; present.stacreg7 ; present.ldacmulti16 ; present.ldacmulti15 ; present.ldacmulti14 ; present.ldacmulti13 ; present.ldacmulti12 ; present.ldacmulti11 ; present.ldacmulti10 ; present.ldacmulti9 ; present.ldacmulti8 ; present.ldacmulti7 ; present.ldacmulti6 ; present.ldacmulti5 ; present.ldacmulti4 ; present.ldacmulti3 ; present.ldacmulti2 ; present.ldacmulti1 ; present.stacreg6 ; present.stacreg5 ; present.stacreg4 ; present.stacreg3 ; present.stacreg2 ; present.stacreg1 ; present.ldacreg7 ; present.ldacreg6 ; present.ldacreg5 ; present.ldacreg4 ; present.ldacreg3 ; present.ldacreg2 ; present.ldacreg1 ; present.nop1 ; present.clac1 ; present.jumpzn1 ; present.jumpzy1 ; present.jump1 ; present.stac3 ; present.stac2 ; present.stac1 ; present.reset1 ; present.inc1 ; present.mod2 ; present.mod1 ; present.div2 ; present.div1 ; present.movetoac1 ; present.moveac1 ; present.ldac7 ; present.ldac6 ; present.ldac5 ; present.ldac4 ; present.ldac3 ; present.ldac2 ; present.ldac1 ; present.mul2 ; present.mul1 ; present.xor2 ; present.xor1 ; present.add2 ; present.add1 ; present.fetch4 ; present.fetch3 ; present.fetch2 ; present.0000000 ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+
; present.0000000     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 0               ;
; present.fetch2      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 1              ; 1               ;
; present.fetch3      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 1              ; 0              ; 1               ;
; present.fetch4      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1              ; 0              ; 0              ; 1               ;
; present.add1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0              ; 0              ; 0              ; 1               ;
; present.add2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.xor2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mul2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac4       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac5       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac6       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldac7       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.moveac1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 1               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.movetoac1   ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 1                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 1            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.div2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 1            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 1            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.mod2        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 1            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.inc1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 1            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.reset1      ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 1              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 1             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac2       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 1             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stac3       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 1             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jump1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 1             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzy1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 1               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.jumpzn1     ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 1               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.clac1       ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 1             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.nop1        ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacreg7    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg1    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg2    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg3    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg4    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg5    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg6    ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti1  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti2  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti3  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti4  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti5  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti6  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti7  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti8  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti9  ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti10 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti11 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti12 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti13 ; 0             ; 0                ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti14 ; 0             ; 0                ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti15 ; 0             ; 0                ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.ldacmulti16 ; 0             ; 0                ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.stacreg7    ; 0             ; 1                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
; present.endop       ; 1             ; 0                ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0            ; 0             ; 0               ; 0               ; 0             ; 0             ; 0             ; 0             ; 0              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0                 ; 0               ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0              ; 0              ; 1               ;
+---------------------+---------------+------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------+---------------+-----------------+-----------------+---------------+---------------+---------------+---------------+----------------+--------------+--------------+--------------+--------------+--------------+-------------------+-----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+----------------+----------------+-----------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |multicore1|Mem_state:CU|present                                                                                                                                                                                                                                                                                                                        ;
+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+----------------+----------------+
; Name           ; present.store4 ; present.store3 ; present.store2 ; present.store1 ; present.diff12 ; present.diff11 ; present.diff10 ; present.diff9 ; present.diff8 ; present.diff7 ; present.diff6 ; present.diff5 ; present.diff4 ; present.diff3 ; present.diff2 ; present.diff1 ; present.comm3 ; present.comm2 ; present.comm1 ; present.000001 ; present.000000 ;
+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+----------------+----------------+
; present.000000 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 0              ;
; present.000001 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1              ; 1              ;
; present.comm1  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0              ; 1              ;
; present.comm2  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0              ; 1              ;
; present.comm3  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0              ; 1              ;
; present.diff1  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff2  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff3  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff4  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff5  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff6  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff7  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff8  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff9  ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff10 ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff11 ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.diff12 ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.store1 ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.store2 ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.store3 ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
; present.store4 ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0              ; 1              ;
+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+----------------+----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                              ;
+---------------------------------------------------------+-------------------------------------------------------+
; Register name                                           ; Reason for Removal                                    ;
+---------------------------------------------------------+-------------------------------------------------------+
; phase_6:core4|reg_type1_16bit:reg_CoreID|dataout[0,1]   ; Stuck at VCC due to stuck port data_in                ;
; phase_6:core4|reg_type1_16bit:reg_CoreID|dataout[2..15] ; Stuck at GND due to stuck port data_in                ;
; phase_6:core3|reg_type1_16bit:reg_CoreID|dataout[0]     ; Stuck at GND due to stuck port data_in                ;
; phase_6:core3|reg_type1_16bit:reg_CoreID|dataout[1]     ; Stuck at VCC due to stuck port data_in                ;
; phase_6:core3|reg_type1_16bit:reg_CoreID|dataout[2..15] ; Stuck at GND due to stuck port data_in                ;
; phase_6:core2|reg_type1_16bit:reg_CoreID|dataout[0]     ; Stuck at VCC due to stuck port data_in                ;
; phase_6:core2|reg_type1_16bit:reg_CoreID|dataout[1..15] ; Stuck at GND due to stuck port data_in                ;
; phase_6:core1|reg_type1_16bit:reg_CoreID|dataout[0..15] ; Stuck at GND due to stuck port data_in                ;
; phase_6:core4|bin27:display_reg_ROW|encode[0]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_ROW|encode[0]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_ROW|encode[0]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_SUM|encode[0]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_SUM|encode[0]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_SUM|encode[0]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_R|encode[0]             ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_R|encode[0]             ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_R|encode[0]             ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_DR|encode[0]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_DR|encode[0]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_DR|encode[0]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_PC|encode[0]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_PC|encode[0]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_PC|encode[0]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_IR|encode[0]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_IR|encode[0]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_IR|encode[0]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AC|encode[0]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AC|encode[0]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AC|encode[0]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AR|encode[0]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AR|encode[0]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AR|encode[0]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_ROW|encode[1]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_ROW|encode[1]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_ROW|encode[1]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_SUM|encode[1]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_SUM|encode[1]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_SUM|encode[1]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_R|encode[1]             ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_R|encode[1]             ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_R|encode[1]             ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_DR|encode[1]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_DR|encode[1]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_DR|encode[1]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_PC|encode[1]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_PC|encode[1]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_PC|encode[1]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_IR|encode[1]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_IR|encode[1]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_IR|encode[1]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AC|encode[1]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AC|encode[1]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AC|encode[1]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AR|encode[1]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AR|encode[1]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AR|encode[1]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_ROW|encode[2]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_ROW|encode[2]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_ROW|encode[2]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_SUM|encode[2]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_SUM|encode[2]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_R|encode[2]             ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_R|encode[2]             ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_R|encode[2]             ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_DR|encode[2]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_DR|encode[2]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_DR|encode[2]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_PC|encode[2]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_PC|encode[2]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_PC|encode[2]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_IR|encode[2]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_IR|encode[2]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_IR|encode[2]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AC|encode[2]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AC|encode[2]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AC|encode[2]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AR|encode[2]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AR|encode[2]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AR|encode[2]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_ROW|encode[3]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_ROW|encode[3]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_ROW|encode[3]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_SUM|encode[3]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_SUM|encode[3]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_SUM|encode[3]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_R|encode[3]             ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_R|encode[3]             ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_R|encode[3]             ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_DR|encode[3]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_DR|encode[3]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_DR|encode[3]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_PC|encode[3]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_PC|encode[3]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_PC|encode[3]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_IR|encode[3]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_IR|encode[3]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_IR|encode[3]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AC|encode[3]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AC|encode[3]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AC|encode[3]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AR|encode[3]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AR|encode[3]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AR|encode[3]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_ROW|encode[4]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_ROW|encode[4]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_ROW|encode[4]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_SUM|encode[4]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_SUM|encode[4]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_SUM|encode[4]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_R|encode[4]             ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_R|encode[4]             ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_R|encode[4]             ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_DR|encode[4]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_DR|encode[4]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_DR|encode[4]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_PC|encode[4]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_PC|encode[4]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_PC|encode[4]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_IR|encode[4]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_IR|encode[4]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_IR|encode[4]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AC|encode[4]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AC|encode[4]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AC|encode[4]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AR|encode[4]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AR|encode[4]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AR|encode[4]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_ROW|encode[5]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_ROW|encode[5]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_ROW|encode[5]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_SUM|encode[5]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_SUM|encode[5]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_SUM|encode[5]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_R|encode[5]             ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_R|encode[5]             ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_R|encode[5]             ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_DR|encode[5]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_DR|encode[5]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_DR|encode[5]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_PC|encode[5]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_PC|encode[5]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_PC|encode[5]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_IR|encode[5]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_IR|encode[5]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_IR|encode[5]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AC|encode[5]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AC|encode[5]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AC|encode[5]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AR|encode[5]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AR|encode[5]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AR|encode[5]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_ROW|encode[6]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_ROW|encode[6]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_ROW|encode[6]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_SUM|encode[6]           ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_SUM|encode[6]           ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_SUM|encode[6]           ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_R|encode[6]             ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_R|encode[6]             ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_R|encode[6]             ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_DR|encode[6]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_DR|encode[6]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_DR|encode[6]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_PC|encode[6]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_PC|encode[6]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_PC|encode[6]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_IR|encode[6]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_IR|encode[6]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_IR|encode[6]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AC|encode[6]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AC|encode[6]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AC|encode[6]            ; Lost fanout                                           ;
; phase_6:core4|bin27:display_reg_AR|encode[6]            ; Lost fanout                                           ;
; phase_6:core3|bin27:display_reg_AR|encode[6]            ; Lost fanout                                           ;
; phase_6:core2|bin27:display_reg_AR|encode[6]            ; Lost fanout                                           ;
; phase_6:core4|control:CU|end_process                    ; Lost fanout                                           ;
; phase_6:core3|control:CU|end_process                    ; Lost fanout                                           ;
; phase_6:core2|control:CU|end_process                    ; Lost fanout                                           ;
; phase_6:core2|scaledclock:clock|count[13]               ; Merged with phase_6:core1|scaledclock:clock|count[13] ;
; phase_6:core3|scaledclock:clock|count[13]               ; Merged with phase_6:core1|scaledclock:clock|count[13] ;
; phase_6:core4|scaledclock:clock|count[13]               ; Merged with phase_6:core1|scaledclock:clock|count[13] ;
; scaledclock:clock|count[13]                             ; Merged with phase_6:core1|scaledclock:clock|count[13] ;
; phase_6:core2|scaledclock:clock|count[10]               ; Merged with phase_6:core1|scaledclock:clock|count[10] ;
; phase_6:core3|scaledclock:clock|count[10]               ; Merged with phase_6:core1|scaledclock:clock|count[10] ;
; phase_6:core4|scaledclock:clock|count[10]               ; Merged with phase_6:core1|scaledclock:clock|count[10] ;
; scaledclock:clock|count[10]                             ; Merged with phase_6:core1|scaledclock:clock|count[10] ;
; phase_6:core2|scaledclock:clock|count[9]                ; Merged with phase_6:core1|scaledclock:clock|count[9]  ;
; phase_6:core3|scaledclock:clock|count[9]                ; Merged with phase_6:core1|scaledclock:clock|count[9]  ;
; phase_6:core4|scaledclock:clock|count[9]                ; Merged with phase_6:core1|scaledclock:clock|count[9]  ;
; scaledclock:clock|count[9]                              ; Merged with phase_6:core1|scaledclock:clock|count[9]  ;
; phase_6:core2|scaledclock:clock|count[8]                ; Merged with phase_6:core1|scaledclock:clock|count[8]  ;
; phase_6:core3|scaledclock:clock|count[8]                ; Merged with phase_6:core1|scaledclock:clock|count[8]  ;
; phase_6:core4|scaledclock:clock|count[8]                ; Merged with phase_6:core1|scaledclock:clock|count[8]  ;
; scaledclock:clock|count[8]                              ; Merged with phase_6:core1|scaledclock:clock|count[8]  ;
; phase_6:core2|scaledclock:clock|count[4]                ; Merged with phase_6:core1|scaledclock:clock|count[4]  ;
; phase_6:core3|scaledclock:clock|count[4]                ; Merged with phase_6:core1|scaledclock:clock|count[4]  ;
; phase_6:core4|scaledclock:clock|count[4]                ; Merged with phase_6:core1|scaledclock:clock|count[4]  ;
; scaledclock:clock|count[4]                              ; Merged with phase_6:core1|scaledclock:clock|count[4]  ;
; phase_6:core2|scaledclock:clock|count[27]               ; Merged with phase_6:core1|scaledclock:clock|count[27] ;
; phase_6:core3|scaledclock:clock|count[27]               ; Merged with phase_6:core1|scaledclock:clock|count[27] ;
; phase_6:core4|scaledclock:clock|count[27]               ; Merged with phase_6:core1|scaledclock:clock|count[27] ;
; scaledclock:clock|count[27]                             ; Merged with phase_6:core1|scaledclock:clock|count[27] ;
; phase_6:core2|scaledclock:clock|count[26]               ; Merged with phase_6:core1|scaledclock:clock|count[26] ;
; phase_6:core3|scaledclock:clock|count[26]               ; Merged with phase_6:core1|scaledclock:clock|count[26] ;
; phase_6:core4|scaledclock:clock|count[26]               ; Merged with phase_6:core1|scaledclock:clock|count[26] ;
; scaledclock:clock|count[26]                             ; Merged with phase_6:core1|scaledclock:clock|count[26] ;
; phase_6:core2|scaledclock:clock|count[25]               ; Merged with phase_6:core1|scaledclock:clock|count[25] ;
; phase_6:core3|scaledclock:clock|count[25]               ; Merged with phase_6:core1|scaledclock:clock|count[25] ;
; phase_6:core4|scaledclock:clock|count[25]               ; Merged with phase_6:core1|scaledclock:clock|count[25] ;
; scaledclock:clock|count[25]                             ; Merged with phase_6:core1|scaledclock:clock|count[25] ;
; phase_6:core2|scaledclock:clock|count[24]               ; Merged with phase_6:core1|scaledclock:clock|count[24] ;
; phase_6:core3|scaledclock:clock|count[24]               ; Merged with phase_6:core1|scaledclock:clock|count[24] ;
; phase_6:core4|scaledclock:clock|count[24]               ; Merged with phase_6:core1|scaledclock:clock|count[24] ;
; scaledclock:clock|count[24]                             ; Merged with phase_6:core1|scaledclock:clock|count[24] ;
; phase_6:core2|scaledclock:clock|count[23]               ; Merged with phase_6:core1|scaledclock:clock|count[23] ;
; phase_6:core3|scaledclock:clock|count[23]               ; Merged with phase_6:core1|scaledclock:clock|count[23] ;
; phase_6:core4|scaledclock:clock|count[23]               ; Merged with phase_6:core1|scaledclock:clock|count[23] ;
; scaledclock:clock|count[23]                             ; Merged with phase_6:core1|scaledclock:clock|count[23] ;
; phase_6:core2|scaledclock:clock|count[22]               ; Merged with phase_6:core1|scaledclock:clock|count[22] ;
; phase_6:core3|scaledclock:clock|count[22]               ; Merged with phase_6:core1|scaledclock:clock|count[22] ;
; phase_6:core4|scaledclock:clock|count[22]               ; Merged with phase_6:core1|scaledclock:clock|count[22] ;
; scaledclock:clock|count[22]                             ; Merged with phase_6:core1|scaledclock:clock|count[22] ;
; phase_6:core2|scaledclock:clock|count[21]               ; Merged with phase_6:core1|scaledclock:clock|count[21] ;
; phase_6:core3|scaledclock:clock|count[21]               ; Merged with phase_6:core1|scaledclock:clock|count[21] ;
; phase_6:core4|scaledclock:clock|count[21]               ; Merged with phase_6:core1|scaledclock:clock|count[21] ;
; scaledclock:clock|count[21]                             ; Merged with phase_6:core1|scaledclock:clock|count[21] ;
; phase_6:core2|scaledclock:clock|count[20]               ; Merged with phase_6:core1|scaledclock:clock|count[20] ;
; phase_6:core3|scaledclock:clock|count[20]               ; Merged with phase_6:core1|scaledclock:clock|count[20] ;
; phase_6:core4|scaledclock:clock|count[20]               ; Merged with phase_6:core1|scaledclock:clock|count[20] ;
; scaledclock:clock|count[20]                             ; Merged with phase_6:core1|scaledclock:clock|count[20] ;
; phase_6:core2|scaledclock:clock|count[19]               ; Merged with phase_6:core1|scaledclock:clock|count[19] ;
; phase_6:core3|scaledclock:clock|count[19]               ; Merged with phase_6:core1|scaledclock:clock|count[19] ;
; phase_6:core4|scaledclock:clock|count[19]               ; Merged with phase_6:core1|scaledclock:clock|count[19] ;
; scaledclock:clock|count[19]                             ; Merged with phase_6:core1|scaledclock:clock|count[19] ;
; phase_6:core2|scaledclock:clock|count[18]               ; Merged with phase_6:core1|scaledclock:clock|count[18] ;
; phase_6:core3|scaledclock:clock|count[18]               ; Merged with phase_6:core1|scaledclock:clock|count[18] ;
; phase_6:core4|scaledclock:clock|count[18]               ; Merged with phase_6:core1|scaledclock:clock|count[18] ;
; scaledclock:clock|count[18]                             ; Merged with phase_6:core1|scaledclock:clock|count[18] ;
; phase_6:core2|scaledclock:clock|count[17]               ; Merged with phase_6:core1|scaledclock:clock|count[17] ;
; phase_6:core3|scaledclock:clock|count[17]               ; Merged with phase_6:core1|scaledclock:clock|count[17] ;
; phase_6:core4|scaledclock:clock|count[17]               ; Merged with phase_6:core1|scaledclock:clock|count[17] ;
; scaledclock:clock|count[17]                             ; Merged with phase_6:core1|scaledclock:clock|count[17] ;
; phase_6:core2|scaledclock:clock|count[16]               ; Merged with phase_6:core1|scaledclock:clock|count[16] ;
; phase_6:core3|scaledclock:clock|count[16]               ; Merged with phase_6:core1|scaledclock:clock|count[16] ;
; phase_6:core4|scaledclock:clock|count[16]               ; Merged with phase_6:core1|scaledclock:clock|count[16] ;
; scaledclock:clock|count[16]                             ; Merged with phase_6:core1|scaledclock:clock|count[16] ;
; phase_6:core2|scaledclock:clock|count[15]               ; Merged with phase_6:core1|scaledclock:clock|count[15] ;
; phase_6:core3|scaledclock:clock|count[15]               ; Merged with phase_6:core1|scaledclock:clock|count[15] ;
; phase_6:core4|scaledclock:clock|count[15]               ; Merged with phase_6:core1|scaledclock:clock|count[15] ;
; scaledclock:clock|count[15]                             ; Merged with phase_6:core1|scaledclock:clock|count[15] ;
; phase_6:core2|scaledclock:clock|count[14]               ; Merged with phase_6:core1|scaledclock:clock|count[14] ;
; phase_6:core3|scaledclock:clock|count[14]               ; Merged with phase_6:core1|scaledclock:clock|count[14] ;
; phase_6:core4|scaledclock:clock|count[14]               ; Merged with phase_6:core1|scaledclock:clock|count[14] ;
; scaledclock:clock|count[14]                             ; Merged with phase_6:core1|scaledclock:clock|count[14] ;
; phase_6:core2|scaledclock:clock|count[12]               ; Merged with phase_6:core1|scaledclock:clock|count[12] ;
; phase_6:core3|scaledclock:clock|count[12]               ; Merged with phase_6:core1|scaledclock:clock|count[12] ;
; phase_6:core4|scaledclock:clock|count[12]               ; Merged with phase_6:core1|scaledclock:clock|count[12] ;
; scaledclock:clock|count[12]                             ; Merged with phase_6:core1|scaledclock:clock|count[12] ;
; phase_6:core2|scaledclock:clock|count[11]               ; Merged with phase_6:core1|scaledclock:clock|count[11] ;
; phase_6:core3|scaledclock:clock|count[11]               ; Merged with phase_6:core1|scaledclock:clock|count[11] ;
; phase_6:core4|scaledclock:clock|count[11]               ; Merged with phase_6:core1|scaledclock:clock|count[11] ;
; scaledclock:clock|count[11]                             ; Merged with phase_6:core1|scaledclock:clock|count[11] ;
; phase_6:core2|scaledclock:clock|count[7]                ; Merged with phase_6:core1|scaledclock:clock|count[7]  ;
; phase_6:core3|scaledclock:clock|count[7]                ; Merged with phase_6:core1|scaledclock:clock|count[7]  ;
; phase_6:core4|scaledclock:clock|count[7]                ; Merged with phase_6:core1|scaledclock:clock|count[7]  ;
; scaledclock:clock|count[7]                              ; Merged with phase_6:core1|scaledclock:clock|count[7]  ;
; phase_6:core2|scaledclock:clock|count[6]                ; Merged with phase_6:core1|scaledclock:clock|count[6]  ;
; phase_6:core3|scaledclock:clock|count[6]                ; Merged with phase_6:core1|scaledclock:clock|count[6]  ;
; phase_6:core4|scaledclock:clock|count[6]                ; Merged with phase_6:core1|scaledclock:clock|count[6]  ;
; scaledclock:clock|count[6]                              ; Merged with phase_6:core1|scaledclock:clock|count[6]  ;
; phase_6:core2|scaledclock:clock|count[5]                ; Merged with phase_6:core1|scaledclock:clock|count[5]  ;
; phase_6:core3|scaledclock:clock|count[5]                ; Merged with phase_6:core1|scaledclock:clock|count[5]  ;
; phase_6:core4|scaledclock:clock|count[5]                ; Merged with phase_6:core1|scaledclock:clock|count[5]  ;
; scaledclock:clock|count[5]                              ; Merged with phase_6:core1|scaledclock:clock|count[5]  ;
; phase_6:core2|scaledclock:clock|count[3]                ; Merged with phase_6:core1|scaledclock:clock|count[3]  ;
; phase_6:core3|scaledclock:clock|count[3]                ; Merged with phase_6:core1|scaledclock:clock|count[3]  ;
; phase_6:core4|scaledclock:clock|count[3]                ; Merged with phase_6:core1|scaledclock:clock|count[3]  ;
; scaledclock:clock|count[3]                              ; Merged with phase_6:core1|scaledclock:clock|count[3]  ;
; phase_6:core2|scaledclock:clock|count[2]                ; Merged with phase_6:core1|scaledclock:clock|count[2]  ;
; phase_6:core3|scaledclock:clock|count[2]                ; Merged with phase_6:core1|scaledclock:clock|count[2]  ;
; phase_6:core4|scaledclock:clock|count[2]                ; Merged with phase_6:core1|scaledclock:clock|count[2]  ;
; scaledclock:clock|count[2]                              ; Merged with phase_6:core1|scaledclock:clock|count[2]  ;
; phase_6:core2|scaledclock:clock|count[1]                ; Merged with phase_6:core1|scaledclock:clock|count[1]  ;
; phase_6:core3|scaledclock:clock|count[1]                ; Merged with phase_6:core1|scaledclock:clock|count[1]  ;
; phase_6:core4|scaledclock:clock|count[1]                ; Merged with phase_6:core1|scaledclock:clock|count[1]  ;
; scaledclock:clock|count[1]                              ; Merged with phase_6:core1|scaledclock:clock|count[1]  ;
; phase_6:core2|scaledclock:clock|count[0]                ; Merged with phase_6:core1|scaledclock:clock|count[0]  ;
; phase_6:core3|scaledclock:clock|count[0]                ; Merged with phase_6:core1|scaledclock:clock|count[0]  ;
; phase_6:core4|scaledclock:clock|count[0]                ; Merged with phase_6:core1|scaledclock:clock|count[0]  ;
; scaledclock:clock|count[0]                              ; Merged with phase_6:core1|scaledclock:clock|count[0]  ;
; Mem_state:CU|present.000001                             ; Lost fanout                                           ;
; phase_6:core4|control:CU|present~4                      ; Lost fanout                                           ;
; phase_6:core4|control:CU|present~5                      ; Lost fanout                                           ;
; phase_6:core4|control:CU|present~6                      ; Lost fanout                                           ;
; phase_6:core4|control:CU|present~7                      ; Lost fanout                                           ;
; phase_6:core4|control:CU|present~8                      ; Lost fanout                                           ;
; phase_6:core4|control:CU|present~9                      ; Lost fanout                                           ;
; phase_6:core4|control:CU|present~10                     ; Lost fanout                                           ;
; phase_6:core3|control:CU|present~4                      ; Lost fanout                                           ;
; phase_6:core3|control:CU|present~5                      ; Lost fanout                                           ;
; phase_6:core3|control:CU|present~6                      ; Lost fanout                                           ;
; phase_6:core3|control:CU|present~7                      ; Lost fanout                                           ;
; phase_6:core3|control:CU|present~8                      ; Lost fanout                                           ;
; phase_6:core3|control:CU|present~9                      ; Lost fanout                                           ;
; phase_6:core3|control:CU|present~10                     ; Lost fanout                                           ;
; phase_6:core2|control:CU|present~4                      ; Lost fanout                                           ;
; phase_6:core2|control:CU|present~5                      ; Lost fanout                                           ;
; phase_6:core2|control:CU|present~6                      ; Lost fanout                                           ;
; phase_6:core2|control:CU|present~7                      ; Lost fanout                                           ;
; phase_6:core2|control:CU|present~8                      ; Lost fanout                                           ;
; phase_6:core2|control:CU|present~9                      ; Lost fanout                                           ;
; phase_6:core2|control:CU|present~10                     ; Lost fanout                                           ;
; phase_6:core1|control:CU|present~4                      ; Lost fanout                                           ;
; phase_6:core1|control:CU|present~5                      ; Lost fanout                                           ;
; phase_6:core1|control:CU|present~6                      ; Lost fanout                                           ;
; phase_6:core1|control:CU|present~7                      ; Lost fanout                                           ;
; phase_6:core1|control:CU|present~8                      ; Lost fanout                                           ;
; phase_6:core1|control:CU|present~9                      ; Lost fanout                                           ;
; phase_6:core1|control:CU|present~10                     ; Lost fanout                                           ;
; Mem_state:CU|present~2                                  ; Lost fanout                                           ;
; Mem_state:CU|present~3                                  ; Lost fanout                                           ;
; Mem_state:CU|present~4                                  ; Lost fanout                                           ;
; Mem_state:CU|present~5                                  ; Lost fanout                                           ;
; Mem_state:CU|present~6                                  ; Lost fanout                                           ;
; Mem_state:CU|present~7                                  ; Lost fanout                                           ;
; phase_6:core4|control:CU|present.endop                  ; Lost fanout                                           ;
; phase_6:core3|control:CU|present.endop                  ; Lost fanout                                           ;
; phase_6:core2|control:CU|present.endop                  ; Lost fanout                                           ;
; Total Number of Removed Registers = 384                 ;                                                       ;
+---------------------------------------------------------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                      ;
+------------------------------------+--------------------+----------------------------------------+
; Register name                      ; Reason for Removal ; Registers Removed due to This Register ;
+------------------------------------+--------------------+----------------------------------------+
; phase_6:core4|control:CU|present~4 ; Lost Fanouts       ; phase_6:core4|control:CU|present.endop ;
; phase_6:core3|control:CU|present~4 ; Lost Fanouts       ; phase_6:core3|control:CU|present.endop ;
; phase_6:core2|control:CU|present~4 ; Lost Fanouts       ; phase_6:core2|control:CU|present.endop ;
+------------------------------------+--------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1921  ;
; Number of registers using Synchronous Clear  ; 22    ;
; Number of registers using Synchronous Load   ; 412   ;
; Number of registers using Asynchronous Clear ; 356   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1472  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                                                                                                               ; Fan out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2] ; 2       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1] ; 3       ;
; Total number of inverted registers = 2                                                                                                                                                                                                                                                                                          ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                                                                                                                                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |multicore1|phase_6:core4|scaledclock:clock|clk                                                                                                                                                                                                                                                                                                                      ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                                          ;
; 3:1                ; 24 bits   ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                                                                                                                                                                                     ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                               ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                                                                                                                                                                          ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |multicore1|phase_6:core3|reg_type1_16bit:reg_IR|dataout[0]                                                                                                                                                                                                                                                                                                          ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                          ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |multicore1|phase_6:core2|reg_type1_16bit:reg_IR|dataout[4]                                                                                                                                                                                                                                                                                                          ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |multicore1|phase_6:core4|reg_type1_16bit:reg_IR|dataout[4]                                                                                                                                                                                                                                                                                                          ;
; 8:1                ; 15 bits   ; 75 LEs        ; 60 LEs               ; 15 LEs                 ; Yes        ; |multicore1|phase_6:core1|alu:ALU|alu_out[7]                                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core1|reg_type2_16bit:reg_R1|dataout[5]                                                                                                                                                                                                                                                                                                          ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core1|reg_SUM:SUM|dataout[6]                                                                                                                                                                                                                                                                                                                     ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STA|dataout[10]                                                                                                                                                                                                                                                                                                        ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STB|dataout[10]                                                                                                                                                                                                                                                                                                        ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STC|dataout[10]                                                                                                                                                                                                                                                                                                        ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core1|reg_type3_16bit:reg_PC|dataout[8]                                                                                                                                                                                                                                                                                                          ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                      ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                           ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core3|reg_type3_16bit:reg_PC|dataout[3]                                                                                                                                                                                                                                                                                                          ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core2|reg_type3_16bit:reg_PC|dataout[12]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core4|reg_type3_16bit:reg_PC|dataout[15]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core4|reg_type2_16bit:reg_R1|dataout[2]                                                                                                                                                                                                                                                                                                          ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core4|reg_SUM:SUM|dataout[9]                                                                                                                                                                                                                                                                                                                     ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STA|dataout[14]                                                                                                                                                                                                                                                                                                        ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STB|dataout[9]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STC|dataout[9]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core3|reg_type2_16bit:reg_R1|dataout[12]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core3|reg_SUM:SUM|dataout[4]                                                                                                                                                                                                                                                                                                                     ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STA|dataout[9]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STB|dataout[9]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STC|dataout[13]                                                                                                                                                                                                                                                                                                        ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core2|reg_type2_16bit:reg_R1|dataout[10]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core2|reg_SUM:SUM|dataout[10]                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STA|dataout[9]                                                                                                                                                                                                                                                                                                         ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STB|dataout[15]                                                                                                                                                                                                                                                                                                        ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STC|dataout[9]                                                                                                                                                                                                                                                                                                         ;
; 8:1                ; 15 bits   ; 75 LEs        ; 60 LEs               ; 15 LEs                 ; Yes        ; |multicore1|phase_6:core4|alu:ALU|alu_out[9]                                                                                                                                                                                                                                                                                                                         ;
; 8:1                ; 15 bits   ; 75 LEs        ; 60 LEs               ; 15 LEs                 ; Yes        ; |multicore1|phase_6:core3|alu:ALU|alu_out[2]                                                                                                                                                                                                                                                                                                                         ;
; 8:1                ; 15 bits   ; 75 LEs        ; 60 LEs               ; 15 LEs                 ; Yes        ; |multicore1|phase_6:core2|alu:ALU|alu_out[10]                                                                                                                                                                                                                                                                                                                        ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core1|reg_type3_16bit:reg_ROW|dataout[5]                                                                                                                                                                                                                                                                                                         ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core1|reg_type3_16bit:reg_COL|dataout[0]                                                                                                                                                                                                                                                                                                         ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core1|reg_type3_16bit:reg_CURR|dataout[15]                                                                                                                                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core4|reg_type3_16bit:reg_ROW|dataout[3]                                                                                                                                                                                                                                                                                                         ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core4|reg_type3_16bit:reg_COL|dataout[8]                                                                                                                                                                                                                                                                                                         ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core4|reg_type3_16bit:reg_CURR|dataout[11]                                                                                                                                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core3|reg_type3_16bit:reg_ROW|dataout[13]                                                                                                                                                                                                                                                                                                        ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core3|reg_type3_16bit:reg_COL|dataout[10]                                                                                                                                                                                                                                                                                                        ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core3|reg_type3_16bit:reg_CURR|dataout[10]                                                                                                                                                                                                                                                                                                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core2|reg_type3_16bit:reg_ROW|dataout[11]                                                                                                                                                                                                                                                                                                        ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core2|reg_type3_16bit:reg_COL|dataout[3]                                                                                                                                                                                                                                                                                                         ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core2|reg_type3_16bit:reg_CURR|dataout[2]                                                                                                                                                                                                                                                                                                        ;
; 26:1               ; 4 bits    ; 68 LEs        ; 48 LEs               ; 20 LEs                 ; Yes        ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                           ;
; 26:1               ; 4 bits    ; 68 LEs        ; 56 LEs               ; 12 LEs                 ; Yes        ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core1|reg_ac:reg_AC|dataout[12]                                                                                                                                                                                                                                                                                                                  ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core4|reg_ac:reg_AC|dataout[2]                                                                                                                                                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core3|reg_ac:reg_AC|dataout[6]                                                                                                                                                                                                                                                                                                                   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |multicore1|phase_6:core2|reg_ac:reg_AC|dataout[15]                                                                                                                                                                                                                                                                                                                  ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |multicore1|phase_6:core1|INC_Decoder:inc|inc_COL                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |multicore1|phase_6:core1|RST_Decoder:rst|rst_COL                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |multicore1|phase_6:core4|INC_Decoder:inc|inc_COL                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |multicore1|phase_6:core4|RST_Decoder:rst|rst_SUM                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |multicore1|phase_6:core3|read_buffer_16bit:readDmem|dataout[14]                                                                                                                                                                                                                                                                                                     ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |multicore1|phase_6:core3|INC_Decoder:inc|inc_STB                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |multicore1|phase_6:core3|RST_Decoder:rst|rst_SUM                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |multicore1|phase_6:core2|INC_Decoder:inc|inc_CURR                                                                                                                                                                                                                                                                                                                   ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |multicore1|phase_6:core2|RST_Decoder:rst|rst_ROW                                                                                                                                                                                                                                                                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |multicore1|phase_6:core2|read_buffer_16bit:readDmem|dataout[5]                                                                                                                                                                                                                                                                                                      ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |multicore1|phase_6:core4|read_buffer_16bit:readDmem|dataout[6]                                                                                                                                                                                                                                                                                                      ;
; 15:1               ; 16 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |multicore1|phase_6:core1|WTA_mux:mux1|dataout[3]                                                                                                                                                                                                                                                                                                                    ;
; 15:1               ; 14 bits   ; 140 LEs       ; 140 LEs              ; 0 LEs                  ; No         ; |multicore1|phase_6:core4|WTA_mux:mux1|dataout[14]                                                                                                                                                                                                                                                                                                                   ;
; 15:1               ; 2 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |multicore1|phase_6:core4|WTA_mux:mux1|dataout[0]                                                                                                                                                                                                                                                                                                                    ;
; 15:1               ; 15 bits   ; 150 LEs       ; 150 LEs              ; 0 LEs                  ; No         ; |multicore1|phase_6:core3|WTA_mux:mux1|dataout[12]                                                                                                                                                                                                                                                                                                                   ;
; 15:1               ; 15 bits   ; 150 LEs       ; 150 LEs              ; 0 LEs                  ; No         ; |multicore1|phase_6:core2|WTA_mux:mux1|dataout[10]                                                                                                                                                                                                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][6]                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][2]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ;
; 34:1               ; 4 bits    ; 88 LEs        ; 56 LEs               ; 32 LEs                 ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ;
; 28:1               ; 4 bits    ; 72 LEs        ; 48 LEs               ; 24 LEs                 ; Yes        ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|altsyncram_mn72:altsyncram1 ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                          ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                           ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|altsyncram_on72:altsyncram1 ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                     ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                      ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: scaledclock:clock  ;
+----------------+------------------------------+-----------------+
; Parameter Name ; Value                        ; Type            ;
+----------------+------------------------------+-----------------+
; maxcount       ; 0000000000000010011100010000 ; Unsigned Binary ;
+----------------+------------------------------+-----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: instruction_memory:IRAM|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------+
; Parameter Name                     ; Value                ; Type                                     ;
+------------------------------------+----------------------+------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                  ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                             ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                           ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                  ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                  ;
; WIDTH_A                            ; 24                   ; Signed Integer                           ;
; WIDTHAD_A                          ; 8                    ; Signed Integer                           ;
; NUMWORDS_A                         ; 256                  ; Signed Integer                           ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                                  ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                  ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                  ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                  ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                  ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                  ;
; WIDTH_B                            ; 1                    ; Untyped                                  ;
; WIDTHAD_B                          ; 1                    ; Untyped                                  ;
; NUMWORDS_B                         ; 1                    ; Untyped                                  ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                  ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                  ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                  ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                  ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                  ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                  ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                  ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                  ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                  ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                  ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                  ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                  ;
; BYTE_SIZE                          ; 8                    ; Untyped                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; DONT_CARE            ; Untyped                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                  ;
; INIT_FILE                          ; UNUSED               ; Untyped                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                  ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                  ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                  ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                  ;
; CBXI_PARAMETER                     ; altsyncram_kdg1      ; Untyped                                  ;
+------------------------------------+----------------------+------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                ;
+------------------------------------+----------------------+-----------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                             ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                             ;
; WIDTH_A                            ; 16                   ; Signed Integer                                      ;
; WIDTHAD_A                          ; 8                    ; Signed Integer                                      ;
; NUMWORDS_A                         ; 256                  ; Signed Integer                                      ;
; OUTDATA_REG_A                      ; CLOCK0               ; Untyped                                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                             ;
; WIDTH_B                            ; 1                    ; Untyped                                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                      ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; DONT_CARE            ; Untyped                                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                             ;
; INIT_FILE                          ; UNUSED               ; Untyped                                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                             ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                             ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                             ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                             ;
; CBXI_PARAMETER                     ; altsyncram_gdg1      ; Untyped                                             ;
+------------------------------------+----------------------+-----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: Mem_state:CU ;
+----------------+--------+---------------------------------+
; Parameter Name ; Value  ; Type                            ;
+----------------+--------+---------------------------------+
; fetch1         ; 000000 ; Unsigned Binary                 ;
; comm1          ; 000010 ; Unsigned Binary                 ;
; comm2          ; 000011 ; Unsigned Binary                 ;
; comm3          ; 000100 ; Unsigned Binary                 ;
; comm4          ; 000101 ; Unsigned Binary                 ;
; diff1          ; 000110 ; Unsigned Binary                 ;
; diff2          ; 000111 ; Unsigned Binary                 ;
; diff3          ; 001000 ; Unsigned Binary                 ;
; diff4          ; 001001 ; Unsigned Binary                 ;
; diff5          ; 001010 ; Unsigned Binary                 ;
; diff6          ; 001011 ; Unsigned Binary                 ;
; diff7          ; 001100 ; Unsigned Binary                 ;
; diff8          ; 001101 ; Unsigned Binary                 ;
; diff9          ; 001110 ; Unsigned Binary                 ;
; diff10         ; 001111 ; Unsigned Binary                 ;
; diff11         ; 010000 ; Unsigned Binary                 ;
; diff12         ; 010001 ; Unsigned Binary                 ;
; store1         ; 010010 ; Unsigned Binary                 ;
; store2         ; 010011 ; Unsigned Binary                 ;
; store3         ; 010100 ; Unsigned Binary                 ;
; store4         ; 010101 ; Unsigned Binary                 ;
; store5         ; 010110 ; Unsigned Binary                 ;
; store6         ; 010111 ; Unsigned Binary                 ;
; store7         ; 011000 ; Unsigned Binary                 ;
; store8         ; 011001 ; Unsigned Binary                 ;
; store9         ; 011010 ; Unsigned Binary                 ;
; store10        ; 011011 ; Unsigned Binary                 ;
; store11        ; 011100 ; Unsigned Binary                 ;
; store12        ; 011101 ; Unsigned Binary                 ;
+----------------+--------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core1|scaledclock:clock ;
+----------------+------------------------------+------------------------------+
; Parameter Name ; Value                        ; Type                         ;
+----------------+------------------------------+------------------------------+
; maxcount       ; 0000000000000010011100010000 ; Unsigned Binary              ;
+----------------+------------------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core1|control:CU ;
+----------------+---------+--------------------------------------------+
; Parameter Name ; Value   ; Type                                       ;
+----------------+---------+--------------------------------------------+
; fetch1         ; 0000000 ; Unsigned Binary                            ;
; fetch2         ; 0000001 ; Unsigned Binary                            ;
; fetch3         ; 0000010 ; Unsigned Binary                            ;
; fetch4         ; 0000011 ; Unsigned Binary                            ;
; add1           ; 0000101 ; Unsigned Binary                            ;
; add2           ; 0000110 ; Unsigned Binary                            ;
; xor1           ; 0001000 ; Unsigned Binary                            ;
; xor2           ; 0001001 ; Unsigned Binary                            ;
; mul1           ; 0001011 ; Unsigned Binary                            ;
; mul2           ; 0001100 ; Unsigned Binary                            ;
; ldac1          ; 0001110 ; Unsigned Binary                            ;
; ldac2          ; 0001111 ; Unsigned Binary                            ;
; ldac3          ; 0010000 ; Unsigned Binary                            ;
; ldac4          ; 0010001 ; Unsigned Binary                            ;
; ldac5          ; 0010010 ; Unsigned Binary                            ;
; ldac6          ; 0010011 ; Unsigned Binary                            ;
; ldac7          ; 0010100 ; Unsigned Binary                            ;
; moveac1        ; 0010101 ; Unsigned Binary                            ;
; movetoac1      ; 0010110 ; Unsigned Binary                            ;
; div1           ; 0011000 ; Unsigned Binary                            ;
; div2           ; 0011001 ; Unsigned Binary                            ;
; mod1           ; 0011011 ; Unsigned Binary                            ;
; mod2           ; 0011100 ; Unsigned Binary                            ;
; inc1           ; 0100000 ; Unsigned Binary                            ;
; reset1         ; 0100010 ; Unsigned Binary                            ;
; stac1          ; 0100100 ; Unsigned Binary                            ;
; stac2          ; 0100101 ; Unsigned Binary                            ;
; stac3          ; 0100110 ; Unsigned Binary                            ;
; jump1          ; 0101000 ; Unsigned Binary                            ;
; jumpzy1        ; 0101010 ; Unsigned Binary                            ;
; jumpzn1        ; 0101100 ; Unsigned Binary                            ;
; clac1          ; 0101101 ; Unsigned Binary                            ;
; nop1           ; 0101110 ; Unsigned Binary                            ;
; ldacreg1       ; 0101111 ; Unsigned Binary                            ;
; ldacreg2       ; 0110000 ; Unsigned Binary                            ;
; ldacreg3       ; 0110001 ; Unsigned Binary                            ;
; ldacreg4       ; 0110010 ; Unsigned Binary                            ;
; ldacreg5       ; 0110011 ; Unsigned Binary                            ;
; ldacreg6       ; 0110100 ; Unsigned Binary                            ;
; ldacreg7       ; 0110101 ; Unsigned Binary                            ;
; stacreg1       ; 0110110 ; Unsigned Binary                            ;
; stacreg2       ; 0110111 ; Unsigned Binary                            ;
; stacreg3       ; 0111000 ; Unsigned Binary                            ;
; stacreg4       ; 0111001 ; Unsigned Binary                            ;
; stacreg5       ; 0111010 ; Unsigned Binary                            ;
; stacreg6       ; 0111011 ; Unsigned Binary                            ;
; stacreg7       ; 1001100 ; Unsigned Binary                            ;
; stacreg8       ; 1001101 ; Unsigned Binary                            ;
; stacreg9       ; 1001110 ; Unsigned Binary                            ;
; stacreg10      ; 1001111 ; Unsigned Binary                            ;
; stacreg11      ; 1010000 ; Unsigned Binary                            ;
; stacreg12      ; 1010001 ; Unsigned Binary                            ;
; stacreg13      ; 1010010 ; Unsigned Binary                            ;
; stacreg14      ; 1010011 ; Unsigned Binary                            ;
; stacreg15      ; 1010100 ; Unsigned Binary                            ;
; ldacmulti1     ; 0111100 ; Unsigned Binary                            ;
; ldacmulti2     ; 0111101 ; Unsigned Binary                            ;
; ldacmulti3     ; 0111110 ; Unsigned Binary                            ;
; ldacmulti4     ; 0111111 ; Unsigned Binary                            ;
; ldacmulti5     ; 1000000 ; Unsigned Binary                            ;
; ldacmulti6     ; 1000001 ; Unsigned Binary                            ;
; ldacmulti7     ; 1000010 ; Unsigned Binary                            ;
; ldacmulti8     ; 1000011 ; Unsigned Binary                            ;
; ldacmulti9     ; 1000100 ; Unsigned Binary                            ;
; ldacmulti10    ; 1000101 ; Unsigned Binary                            ;
; ldacmulti11    ; 1000110 ; Unsigned Binary                            ;
; ldacmulti12    ; 1000111 ; Unsigned Binary                            ;
; ldacmulti13    ; 1001000 ; Unsigned Binary                            ;
; ldacmulti14    ; 1001001 ; Unsigned Binary                            ;
; ldacmulti15    ; 1001010 ; Unsigned Binary                            ;
; ldacmulti16    ; 1001011 ; Unsigned Binary                            ;
; endop          ; 1010101 ; Unsigned Binary                            ;
+----------------+---------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core2|scaledclock:clock ;
+----------------+------------------------------+------------------------------+
; Parameter Name ; Value                        ; Type                         ;
+----------------+------------------------------+------------------------------+
; maxcount       ; 0000000000000010011100010000 ; Unsigned Binary              ;
+----------------+------------------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core2|control:CU ;
+----------------+---------+--------------------------------------------+
; Parameter Name ; Value   ; Type                                       ;
+----------------+---------+--------------------------------------------+
; fetch1         ; 0000000 ; Unsigned Binary                            ;
; fetch2         ; 0000001 ; Unsigned Binary                            ;
; fetch3         ; 0000010 ; Unsigned Binary                            ;
; fetch4         ; 0000011 ; Unsigned Binary                            ;
; add1           ; 0000101 ; Unsigned Binary                            ;
; add2           ; 0000110 ; Unsigned Binary                            ;
; xor1           ; 0001000 ; Unsigned Binary                            ;
; xor2           ; 0001001 ; Unsigned Binary                            ;
; mul1           ; 0001011 ; Unsigned Binary                            ;
; mul2           ; 0001100 ; Unsigned Binary                            ;
; ldac1          ; 0001110 ; Unsigned Binary                            ;
; ldac2          ; 0001111 ; Unsigned Binary                            ;
; ldac3          ; 0010000 ; Unsigned Binary                            ;
; ldac4          ; 0010001 ; Unsigned Binary                            ;
; ldac5          ; 0010010 ; Unsigned Binary                            ;
; ldac6          ; 0010011 ; Unsigned Binary                            ;
; ldac7          ; 0010100 ; Unsigned Binary                            ;
; moveac1        ; 0010101 ; Unsigned Binary                            ;
; movetoac1      ; 0010110 ; Unsigned Binary                            ;
; div1           ; 0011000 ; Unsigned Binary                            ;
; div2           ; 0011001 ; Unsigned Binary                            ;
; mod1           ; 0011011 ; Unsigned Binary                            ;
; mod2           ; 0011100 ; Unsigned Binary                            ;
; inc1           ; 0100000 ; Unsigned Binary                            ;
; reset1         ; 0100010 ; Unsigned Binary                            ;
; stac1          ; 0100100 ; Unsigned Binary                            ;
; stac2          ; 0100101 ; Unsigned Binary                            ;
; stac3          ; 0100110 ; Unsigned Binary                            ;
; jump1          ; 0101000 ; Unsigned Binary                            ;
; jumpzy1        ; 0101010 ; Unsigned Binary                            ;
; jumpzn1        ; 0101100 ; Unsigned Binary                            ;
; clac1          ; 0101101 ; Unsigned Binary                            ;
; nop1           ; 0101110 ; Unsigned Binary                            ;
; ldacreg1       ; 0101111 ; Unsigned Binary                            ;
; ldacreg2       ; 0110000 ; Unsigned Binary                            ;
; ldacreg3       ; 0110001 ; Unsigned Binary                            ;
; ldacreg4       ; 0110010 ; Unsigned Binary                            ;
; ldacreg5       ; 0110011 ; Unsigned Binary                            ;
; ldacreg6       ; 0110100 ; Unsigned Binary                            ;
; ldacreg7       ; 0110101 ; Unsigned Binary                            ;
; stacreg1       ; 0110110 ; Unsigned Binary                            ;
; stacreg2       ; 0110111 ; Unsigned Binary                            ;
; stacreg3       ; 0111000 ; Unsigned Binary                            ;
; stacreg4       ; 0111001 ; Unsigned Binary                            ;
; stacreg5       ; 0111010 ; Unsigned Binary                            ;
; stacreg6       ; 0111011 ; Unsigned Binary                            ;
; stacreg7       ; 1001100 ; Unsigned Binary                            ;
; stacreg8       ; 1001101 ; Unsigned Binary                            ;
; stacreg9       ; 1001110 ; Unsigned Binary                            ;
; stacreg10      ; 1001111 ; Unsigned Binary                            ;
; stacreg11      ; 1010000 ; Unsigned Binary                            ;
; stacreg12      ; 1010001 ; Unsigned Binary                            ;
; stacreg13      ; 1010010 ; Unsigned Binary                            ;
; stacreg14      ; 1010011 ; Unsigned Binary                            ;
; stacreg15      ; 1010100 ; Unsigned Binary                            ;
; ldacmulti1     ; 0111100 ; Unsigned Binary                            ;
; ldacmulti2     ; 0111101 ; Unsigned Binary                            ;
; ldacmulti3     ; 0111110 ; Unsigned Binary                            ;
; ldacmulti4     ; 0111111 ; Unsigned Binary                            ;
; ldacmulti5     ; 1000000 ; Unsigned Binary                            ;
; ldacmulti6     ; 1000001 ; Unsigned Binary                            ;
; ldacmulti7     ; 1000010 ; Unsigned Binary                            ;
; ldacmulti8     ; 1000011 ; Unsigned Binary                            ;
; ldacmulti9     ; 1000100 ; Unsigned Binary                            ;
; ldacmulti10    ; 1000101 ; Unsigned Binary                            ;
; ldacmulti11    ; 1000110 ; Unsigned Binary                            ;
; ldacmulti12    ; 1000111 ; Unsigned Binary                            ;
; ldacmulti13    ; 1001000 ; Unsigned Binary                            ;
; ldacmulti14    ; 1001001 ; Unsigned Binary                            ;
; ldacmulti15    ; 1001010 ; Unsigned Binary                            ;
; ldacmulti16    ; 1001011 ; Unsigned Binary                            ;
; endop          ; 1010101 ; Unsigned Binary                            ;
+----------------+---------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core3|scaledclock:clock ;
+----------------+------------------------------+------------------------------+
; Parameter Name ; Value                        ; Type                         ;
+----------------+------------------------------+------------------------------+
; maxcount       ; 0000000000000010011100010000 ; Unsigned Binary              ;
+----------------+------------------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core3|control:CU ;
+----------------+---------+--------------------------------------------+
; Parameter Name ; Value   ; Type                                       ;
+----------------+---------+--------------------------------------------+
; fetch1         ; 0000000 ; Unsigned Binary                            ;
; fetch2         ; 0000001 ; Unsigned Binary                            ;
; fetch3         ; 0000010 ; Unsigned Binary                            ;
; fetch4         ; 0000011 ; Unsigned Binary                            ;
; add1           ; 0000101 ; Unsigned Binary                            ;
; add2           ; 0000110 ; Unsigned Binary                            ;
; xor1           ; 0001000 ; Unsigned Binary                            ;
; xor2           ; 0001001 ; Unsigned Binary                            ;
; mul1           ; 0001011 ; Unsigned Binary                            ;
; mul2           ; 0001100 ; Unsigned Binary                            ;
; ldac1          ; 0001110 ; Unsigned Binary                            ;
; ldac2          ; 0001111 ; Unsigned Binary                            ;
; ldac3          ; 0010000 ; Unsigned Binary                            ;
; ldac4          ; 0010001 ; Unsigned Binary                            ;
; ldac5          ; 0010010 ; Unsigned Binary                            ;
; ldac6          ; 0010011 ; Unsigned Binary                            ;
; ldac7          ; 0010100 ; Unsigned Binary                            ;
; moveac1        ; 0010101 ; Unsigned Binary                            ;
; movetoac1      ; 0010110 ; Unsigned Binary                            ;
; div1           ; 0011000 ; Unsigned Binary                            ;
; div2           ; 0011001 ; Unsigned Binary                            ;
; mod1           ; 0011011 ; Unsigned Binary                            ;
; mod2           ; 0011100 ; Unsigned Binary                            ;
; inc1           ; 0100000 ; Unsigned Binary                            ;
; reset1         ; 0100010 ; Unsigned Binary                            ;
; stac1          ; 0100100 ; Unsigned Binary                            ;
; stac2          ; 0100101 ; Unsigned Binary                            ;
; stac3          ; 0100110 ; Unsigned Binary                            ;
; jump1          ; 0101000 ; Unsigned Binary                            ;
; jumpzy1        ; 0101010 ; Unsigned Binary                            ;
; jumpzn1        ; 0101100 ; Unsigned Binary                            ;
; clac1          ; 0101101 ; Unsigned Binary                            ;
; nop1           ; 0101110 ; Unsigned Binary                            ;
; ldacreg1       ; 0101111 ; Unsigned Binary                            ;
; ldacreg2       ; 0110000 ; Unsigned Binary                            ;
; ldacreg3       ; 0110001 ; Unsigned Binary                            ;
; ldacreg4       ; 0110010 ; Unsigned Binary                            ;
; ldacreg5       ; 0110011 ; Unsigned Binary                            ;
; ldacreg6       ; 0110100 ; Unsigned Binary                            ;
; ldacreg7       ; 0110101 ; Unsigned Binary                            ;
; stacreg1       ; 0110110 ; Unsigned Binary                            ;
; stacreg2       ; 0110111 ; Unsigned Binary                            ;
; stacreg3       ; 0111000 ; Unsigned Binary                            ;
; stacreg4       ; 0111001 ; Unsigned Binary                            ;
; stacreg5       ; 0111010 ; Unsigned Binary                            ;
; stacreg6       ; 0111011 ; Unsigned Binary                            ;
; stacreg7       ; 1001100 ; Unsigned Binary                            ;
; stacreg8       ; 1001101 ; Unsigned Binary                            ;
; stacreg9       ; 1001110 ; Unsigned Binary                            ;
; stacreg10      ; 1001111 ; Unsigned Binary                            ;
; stacreg11      ; 1010000 ; Unsigned Binary                            ;
; stacreg12      ; 1010001 ; Unsigned Binary                            ;
; stacreg13      ; 1010010 ; Unsigned Binary                            ;
; stacreg14      ; 1010011 ; Unsigned Binary                            ;
; stacreg15      ; 1010100 ; Unsigned Binary                            ;
; ldacmulti1     ; 0111100 ; Unsigned Binary                            ;
; ldacmulti2     ; 0111101 ; Unsigned Binary                            ;
; ldacmulti3     ; 0111110 ; Unsigned Binary                            ;
; ldacmulti4     ; 0111111 ; Unsigned Binary                            ;
; ldacmulti5     ; 1000000 ; Unsigned Binary                            ;
; ldacmulti6     ; 1000001 ; Unsigned Binary                            ;
; ldacmulti7     ; 1000010 ; Unsigned Binary                            ;
; ldacmulti8     ; 1000011 ; Unsigned Binary                            ;
; ldacmulti9     ; 1000100 ; Unsigned Binary                            ;
; ldacmulti10    ; 1000101 ; Unsigned Binary                            ;
; ldacmulti11    ; 1000110 ; Unsigned Binary                            ;
; ldacmulti12    ; 1000111 ; Unsigned Binary                            ;
; ldacmulti13    ; 1001000 ; Unsigned Binary                            ;
; ldacmulti14    ; 1001001 ; Unsigned Binary                            ;
; ldacmulti15    ; 1001010 ; Unsigned Binary                            ;
; ldacmulti16    ; 1001011 ; Unsigned Binary                            ;
; endop          ; 1010101 ; Unsigned Binary                            ;
+----------------+---------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core4|scaledclock:clock ;
+----------------+------------------------------+------------------------------+
; Parameter Name ; Value                        ; Type                         ;
+----------------+------------------------------+------------------------------+
; maxcount       ; 0000000000000010011100010000 ; Unsigned Binary              ;
+----------------+------------------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: phase_6:core4|control:CU ;
+----------------+---------+--------------------------------------------+
; Parameter Name ; Value   ; Type                                       ;
+----------------+---------+--------------------------------------------+
; fetch1         ; 0000000 ; Unsigned Binary                            ;
; fetch2         ; 0000001 ; Unsigned Binary                            ;
; fetch3         ; 0000010 ; Unsigned Binary                            ;
; fetch4         ; 0000011 ; Unsigned Binary                            ;
; add1           ; 0000101 ; Unsigned Binary                            ;
; add2           ; 0000110 ; Unsigned Binary                            ;
; xor1           ; 0001000 ; Unsigned Binary                            ;
; xor2           ; 0001001 ; Unsigned Binary                            ;
; mul1           ; 0001011 ; Unsigned Binary                            ;
; mul2           ; 0001100 ; Unsigned Binary                            ;
; ldac1          ; 0001110 ; Unsigned Binary                            ;
; ldac2          ; 0001111 ; Unsigned Binary                            ;
; ldac3          ; 0010000 ; Unsigned Binary                            ;
; ldac4          ; 0010001 ; Unsigned Binary                            ;
; ldac5          ; 0010010 ; Unsigned Binary                            ;
; ldac6          ; 0010011 ; Unsigned Binary                            ;
; ldac7          ; 0010100 ; Unsigned Binary                            ;
; moveac1        ; 0010101 ; Unsigned Binary                            ;
; movetoac1      ; 0010110 ; Unsigned Binary                            ;
; div1           ; 0011000 ; Unsigned Binary                            ;
; div2           ; 0011001 ; Unsigned Binary                            ;
; mod1           ; 0011011 ; Unsigned Binary                            ;
; mod2           ; 0011100 ; Unsigned Binary                            ;
; inc1           ; 0100000 ; Unsigned Binary                            ;
; reset1         ; 0100010 ; Unsigned Binary                            ;
; stac1          ; 0100100 ; Unsigned Binary                            ;
; stac2          ; 0100101 ; Unsigned Binary                            ;
; stac3          ; 0100110 ; Unsigned Binary                            ;
; jump1          ; 0101000 ; Unsigned Binary                            ;
; jumpzy1        ; 0101010 ; Unsigned Binary                            ;
; jumpzn1        ; 0101100 ; Unsigned Binary                            ;
; clac1          ; 0101101 ; Unsigned Binary                            ;
; nop1           ; 0101110 ; Unsigned Binary                            ;
; ldacreg1       ; 0101111 ; Unsigned Binary                            ;
; ldacreg2       ; 0110000 ; Unsigned Binary                            ;
; ldacreg3       ; 0110001 ; Unsigned Binary                            ;
; ldacreg4       ; 0110010 ; Unsigned Binary                            ;
; ldacreg5       ; 0110011 ; Unsigned Binary                            ;
; ldacreg6       ; 0110100 ; Unsigned Binary                            ;
; ldacreg7       ; 0110101 ; Unsigned Binary                            ;
; stacreg1       ; 0110110 ; Unsigned Binary                            ;
; stacreg2       ; 0110111 ; Unsigned Binary                            ;
; stacreg3       ; 0111000 ; Unsigned Binary                            ;
; stacreg4       ; 0111001 ; Unsigned Binary                            ;
; stacreg5       ; 0111010 ; Unsigned Binary                            ;
; stacreg6       ; 0111011 ; Unsigned Binary                            ;
; stacreg7       ; 1001100 ; Unsigned Binary                            ;
; stacreg8       ; 1001101 ; Unsigned Binary                            ;
; stacreg9       ; 1001110 ; Unsigned Binary                            ;
; stacreg10      ; 1001111 ; Unsigned Binary                            ;
; stacreg11      ; 1010000 ; Unsigned Binary                            ;
; stacreg12      ; 1010001 ; Unsigned Binary                            ;
; stacreg13      ; 1010010 ; Unsigned Binary                            ;
; stacreg14      ; 1010011 ; Unsigned Binary                            ;
; stacreg15      ; 1010100 ; Unsigned Binary                            ;
; ldacmulti1     ; 0111100 ; Unsigned Binary                            ;
; ldacmulti2     ; 0111101 ; Unsigned Binary                            ;
; ldacmulti3     ; 0111110 ; Unsigned Binary                            ;
; ldacmulti4     ; 0111111 ; Unsigned Binary                            ;
; ldacmulti5     ; 1000000 ; Unsigned Binary                            ;
; ldacmulti6     ; 1000001 ; Unsigned Binary                            ;
; ldacmulti7     ; 1000010 ; Unsigned Binary                            ;
; ldacmulti8     ; 1000011 ; Unsigned Binary                            ;
; ldacmulti9     ; 1000100 ; Unsigned Binary                            ;
; ldacmulti10    ; 1000101 ; Unsigned Binary                            ;
; ldacmulti11    ; 1000110 ; Unsigned Binary                            ;
; ldacmulti12    ; 1000111 ; Unsigned Binary                            ;
; ldacmulti13    ; 1001000 ; Unsigned Binary                            ;
; ldacmulti14    ; 1001001 ; Unsigned Binary                            ;
; ldacmulti15    ; 1001010 ; Unsigned Binary                            ;
; ldacmulti16    ; 1001011 ; Unsigned Binary                            ;
; endop          ; 1010101 ; Unsigned Binary                            ;
+----------------+---------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core1|alu:ALU|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------+
; Parameter Name                                 ; Value        ; Type                  ;
+------------------------------------------------+--------------+-----------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY            ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY          ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE          ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE        ;
; LPM_WIDTHA                                     ; 16           ; Untyped               ;
; LPM_WIDTHB                                     ; 16           ; Untyped               ;
; LPM_WIDTHP                                     ; 32           ; Untyped               ;
; LPM_WIDTHR                                     ; 32           ; Untyped               ;
; LPM_WIDTHS                                     ; 1            ; Untyped               ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped               ;
; LPM_PIPELINE                                   ; 0            ; Untyped               ;
; LATENCY                                        ; 0            ; Untyped               ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped               ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped               ;
; USE_EAB                                        ; OFF          ; Untyped               ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped               ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped               ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped               ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K   ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped               ;
; CBXI_PARAMETER                                 ; mult_7dt     ; Untyped               ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped               ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped               ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped               ;
+------------------------------------------------+--------------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core1|alu:ALU|lpm_divide:Div0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_lkm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core1|alu:ALU|lpm_divide:Mod0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_ocm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core2|alu:ALU|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------+
; Parameter Name                                 ; Value        ; Type                  ;
+------------------------------------------------+--------------+-----------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY            ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY          ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE          ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE        ;
; LPM_WIDTHA                                     ; 16           ; Untyped               ;
; LPM_WIDTHB                                     ; 16           ; Untyped               ;
; LPM_WIDTHP                                     ; 32           ; Untyped               ;
; LPM_WIDTHR                                     ; 32           ; Untyped               ;
; LPM_WIDTHS                                     ; 1            ; Untyped               ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped               ;
; LPM_PIPELINE                                   ; 0            ; Untyped               ;
; LATENCY                                        ; 0            ; Untyped               ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped               ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped               ;
; USE_EAB                                        ; OFF          ; Untyped               ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped               ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped               ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped               ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K   ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped               ;
; CBXI_PARAMETER                                 ; mult_7dt     ; Untyped               ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped               ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped               ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped               ;
+------------------------------------------------+--------------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core2|alu:ALU|lpm_divide:Div0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_lkm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core2|alu:ALU|lpm_divide:Mod0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_ocm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core3|alu:ALU|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------+
; Parameter Name                                 ; Value        ; Type                  ;
+------------------------------------------------+--------------+-----------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY            ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY          ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE          ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE        ;
; LPM_WIDTHA                                     ; 16           ; Untyped               ;
; LPM_WIDTHB                                     ; 16           ; Untyped               ;
; LPM_WIDTHP                                     ; 32           ; Untyped               ;
; LPM_WIDTHR                                     ; 32           ; Untyped               ;
; LPM_WIDTHS                                     ; 1            ; Untyped               ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped               ;
; LPM_PIPELINE                                   ; 0            ; Untyped               ;
; LATENCY                                        ; 0            ; Untyped               ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped               ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped               ;
; USE_EAB                                        ; OFF          ; Untyped               ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped               ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped               ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped               ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K   ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped               ;
; CBXI_PARAMETER                                 ; mult_7dt     ; Untyped               ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped               ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped               ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped               ;
+------------------------------------------------+--------------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core3|alu:ALU|lpm_divide:Div0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_lkm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core3|alu:ALU|lpm_divide:Mod0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_ocm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core4|alu:ALU|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------+
; Parameter Name                                 ; Value        ; Type                  ;
+------------------------------------------------+--------------+-----------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY            ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY          ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE          ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE        ;
; LPM_WIDTHA                                     ; 16           ; Untyped               ;
; LPM_WIDTHB                                     ; 16           ; Untyped               ;
; LPM_WIDTHP                                     ; 32           ; Untyped               ;
; LPM_WIDTHR                                     ; 32           ; Untyped               ;
; LPM_WIDTHS                                     ; 1            ; Untyped               ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped               ;
; LPM_PIPELINE                                   ; 0            ; Untyped               ;
; LATENCY                                        ; 0            ; Untyped               ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped               ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped               ;
; USE_EAB                                        ; OFF          ; Untyped               ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped               ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped               ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped               ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K   ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped               ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped               ;
; CBXI_PARAMETER                                 ; mult_7dt     ; Untyped               ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped               ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped               ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped               ;
+------------------------------------------------+--------------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core4|alu:ALU|lpm_divide:Div0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_lkm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: phase_6:core4|alu:ALU|lpm_divide:Mod0 ;
+------------------------+----------------+----------------------------------------------+
; Parameter Name         ; Value          ; Type                                         ;
+------------------------+----------------+----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                      ;
; LPM_WIDTHD             ; 16             ; Untyped                                      ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                      ;
; LPM_PIPELINE           ; 0              ; Untyped                                      ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                      ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                      ;
; CBXI_PARAMETER         ; lpm_divide_ocm ; Untyped                                      ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                      ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                               ;
+------------------------+----------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                               ;
+-------------------------------------------+--------------------------------------------------------------------+
; Name                                      ; Value                                                              ;
+-------------------------------------------+--------------------------------------------------------------------+
; Number of entity instances                ; 2                                                                  ;
; Entity Instance                           ; instruction_memory:IRAM|altsyncram:altsyncram_component            ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                        ;
;     -- WIDTH_A                            ; 24                                                                 ;
;     -- NUMWORDS_A                         ; 256                                                                ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                                             ;
;     -- WIDTH_B                            ; 1                                                                  ;
;     -- NUMWORDS_B                         ; 1                                                                  ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                             ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                       ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                          ;
; Entity Instance                           ; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                        ;
;     -- WIDTH_A                            ; 16                                                                 ;
;     -- NUMWORDS_A                         ; 256                                                                ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                                             ;
;     -- WIDTH_B                            ; 1                                                                  ;
;     -- NUMWORDS_B                         ; 1                                                                  ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                             ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                       ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                               ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                          ;
+-------------------------------------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                               ;
+---------------------------------------+--------------------------------------+
; Name                                  ; Value                                ;
+---------------------------------------+--------------------------------------+
; Number of entity instances            ; 4                                    ;
; Entity Instance                       ; phase_6:core1|alu:ALU|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                   ;
;     -- LPM_WIDTHB                     ; 16                                   ;
;     -- LPM_WIDTHP                     ; 32                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                             ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                   ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                   ;
;     -- USE_EAB                        ; OFF                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                   ;
; Entity Instance                       ; phase_6:core2|alu:ALU|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                   ;
;     -- LPM_WIDTHB                     ; 16                                   ;
;     -- LPM_WIDTHP                     ; 32                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                             ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                   ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                   ;
;     -- USE_EAB                        ; OFF                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                   ;
; Entity Instance                       ; phase_6:core3|alu:ALU|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                   ;
;     -- LPM_WIDTHB                     ; 16                                   ;
;     -- LPM_WIDTHP                     ; 32                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                             ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                   ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                   ;
;     -- USE_EAB                        ; OFF                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                   ;
; Entity Instance                       ; phase_6:core4|alu:ALU|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                   ;
;     -- LPM_WIDTHB                     ; 16                                   ;
;     -- LPM_WIDTHP                     ; 32                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                             ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                   ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                   ;
;     -- USE_EAB                        ; OFF                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                   ;
+---------------------------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core4"                                                                                                                                              ;
+--------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                                                                                             ;
+--------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; coreID[1..0] ; Input  ; Info     ; Stuck at VCC                                                                                                                                        ;
; coreID[2]    ; Input  ; Info     ; Stuck at GND                                                                                                                                        ;
; Clock_LED    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                 ;
; bus_out      ; Output ; Warning  ; Output or bidir port (8 bits) is wider than the port expression (1 bits) it drives; bit(s) "bus_out[7..1]" have no fanouts                          ;
; memout1      ; Input  ; Warning  ; Input port expression (24 bits) is smaller than the input port (25 bits) it drives.  Extra input bit(s) "memout1[24..24]" will be connected to GND. ;
; Rout1        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                 ;
+--------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core3"                                                                                                                                           ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                             ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; coreID[2] ; Input  ; Info     ; Stuck at GND                                                                                                                                        ;
; coreID[1] ; Input  ; Info     ; Stuck at VCC                                                                                                                                        ;
; coreID[0] ; Input  ; Info     ; Stuck at GND                                                                                                                                        ;
; Clock_LED ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                 ;
; bus_out   ; Output ; Warning  ; Output or bidir port (8 bits) is wider than the port expression (1 bits) it drives; bit(s) "bus_out[7..1]" have no fanouts                          ;
; memout1   ; Input  ; Warning  ; Input port expression (24 bits) is smaller than the input port (25 bits) it drives.  Extra input bit(s) "memout1[24..24]" will be connected to GND. ;
; Rout1     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                 ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core2"                                                                                                                                              ;
+--------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                                                                                             ;
+--------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; coreID[2..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                        ;
; coreID[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                        ;
; Clock_LED    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                 ;
; segmentC1    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                 ;
; bus_out      ; Output ; Warning  ; Output or bidir port (8 bits) is wider than the port expression (1 bits) it drives; bit(s) "bus_out[7..1]" have no fanouts                          ;
; memout1      ; Input  ; Warning  ; Input port expression (24 bits) is smaller than the input port (25 bits) it drives.  Extra input bit(s) "memout1[24..24]" will be connected to GND. ;
; Rout1        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                 ;
+--------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|read_buffer_16bit:readDR"                                                                                                               ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|read_buffer_16bit:readAC"                                                                                                               ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|read_buffer_16bit:readmem"                                                                                                              ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_R"                                                                                                                                                ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_B"                                                                                                                                                ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_A"                                                                                                                                                ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_STC"                                                                                                                                              ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_STB"                                                                                                                                              ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_STA"                                                                                                                                              ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_SUM:SUM"                                                                                                                                                          ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_CURR"                                                                                                                                             ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_COL"                                                                                                                                              ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_ROW"                                                                                                                                              ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type2_16bit:reg_R1"                                                                                                                                               ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_P"                                                                                                                                                ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_M"                                                                                                                                                ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_N"                                                                                                                                                ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_ac:reg_AC"                                                                                                                                                        ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_DR"                                                                                                                                               ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type3_16bit:reg_PC"                                                                                                                                                  ;
+-----------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                                                                                                            ;
+-----------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain    ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; reset     ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; reset[-1] ; Input ; Info     ; Stuck at GND                                                                                                                                                                       ;
+-----------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_AR"                                                                                                                                               ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_IR"                                                                                                             ;
+--------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                          ;
+--------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (8 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "datain[15..8]" will be connected to GND. ;
+--------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|reg_type1_16bit:reg_CoreID"                                                                                                                                                 ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; write_en     ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; write_en[-1] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; datain       ; Input ; Warning  ; Input port expression (3 bits) is smaller than the input port (16 bits) it drives.  Extra input bit(s) "datain[15..3]" will be connected to GND.                                   ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|BUS:A_bus"                                                                                                                        ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                        ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (8 bits) it drives.  Extra input bit(s) "datain[7..1]" will be connected to GND. ;
+--------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|OPR_demux:demux1"                                                                                                                                                     ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                           ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; operand ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|WTR_Decoder:wrt"                                                            ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; wtr_CoreID ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|RST_Decoder:rst"                                                                                                                                                     ;
+---------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                          ;
+---------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; RST_sel ; Input ; Warning  ; Input port expression (8 bits) is wider than the input port (4 bits) it drives.  The 4 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|alu:ALU"                                                                                                                                                            ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                            ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; in2  ; Input ; Warning  ; Input port expression (24 bits) is wider than the input port (16 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_AR"                                                                                                                                                ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_AC"                                                                                                                                                ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_IR"                                                                                                                                                ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_PC"                                                                                                                                                ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_DR"                                                                                                                                                ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_R"                                                                                                                                                 ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_SUM"                                                                                                                                               ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1|bin27:display_reg_ROW"                                                                                                                                               ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                           ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; datain ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "phase_6:core1"                                                                                                                                         ;
+---------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                             ;
+---------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; coreID  ; Input  ; Info     ; Stuck at GND                                                                                                                                        ;
; bus_out ; Output ; Warning  ; Output or bidir port (8 bits) is wider than the port expression (1 bits) it drives; bit(s) "bus_out[7..1]" have no fanouts                          ;
; memout1 ; Input  ; Warning  ; Input port expression (24 bits) is smaller than the input port (25 bits) it drives.  Extra input bit(s) "memout1[24..24]" will be connected to GND. ;
+---------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "outputmux:selectcore"    ;
+-------------------+-------+----------+--------------+
; Port              ; Type  ; Severity ; Details      ;
+-------------------+-------+----------+--------------+
; c1_bus_out[7..1]  ; Input ; Info     ; Stuck at GND ;
; c2_segmentC1      ; Input ; Info     ; Stuck at GND ;
; c2_bus_out[7..1]  ; Input ; Info     ; Stuck at GND ;
; c3_bus_out[7..1]  ; Input ; Info     ; Stuck at GND ;
; c4_bus_out[7..1]  ; Input ; Info     ; Stuck at GND ;
; select_core[2..1] ; Input ; Info     ; Stuck at GND ;
; select_core[0]    ; Input ; Info     ; Stuck at VCC ;
+-------------------+-------+----------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|data_memory:DRAM"                                                                                                                                                 ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                           ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA4"                                                                                                        ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA3"                                                                                                        ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA2"                                                                                                        ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readDATA1"                                                                                                        ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR4"                                                                                                          ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR3"                                                                                                          ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR2"                                                                                                          ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|read_buffer_16bit:readAR1"                                                                                                          ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                                            ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; datain  ; Input  ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "datain[23..16]" will be connected to GND. ;
; dataout ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (16 bits) it drives; bit(s) "dataout[23..16]" have no fanouts                     ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR4"                                                                                                                                                    ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; write_en     ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; write_en[-1] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                       ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR3"                                                                                                                                                    ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; write_en     ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; write_en[-1] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                       ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR2"                                                                                                                                                    ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; write_en     ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; write_en[-1] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                       ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU|reg_type1_16bit:AR1"                                                                                                                                                    ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                                                                                                            ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; write_en     ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (1 bits) it drives.  The 31 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; write_en[-1] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                       ;
+--------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mem_control:MEMCU"                                                                    ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Ar1out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; Ar2out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; Ar3out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; Ar4out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "instruction_memory:IRAM"                                                                                                                                                            ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                           ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; data    ; Input ; Warning  ; Input port expression (16 bits) is smaller than the input port (24 bits) it drives.  Extra input bit(s) "data[23..16]" will be connected to GND.                                  ;
+---------+-------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; In-System Memory Content Editor Settings                                                                                                                      ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; Instance Index ; Instance ID ; Width ; Depth ; Mode       ; Hierarchy Location                                                                                ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+
; 0              ; IRAM        ; 24    ; 256   ; Read/Write ; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated            ;
; 1              ; DRAM        ; 16    ; 256   ; Read/Write ; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 149                         ;
; cycloneiii_ff         ; 1809                        ;
;     CLR               ; 267                         ;
;     ENA               ; 969                         ;
;     ENA CLR           ; 14                          ;
;     ENA CLR SLD       ; 16                          ;
;     ENA SCLR          ; 10                          ;
;     ENA SLD           ; 380                         ;
;     plain             ; 153                         ;
; cycloneiii_lcell_comb ; 5342                        ;
;     arith             ; 1675                        ;
;         2 data inputs ; 550                         ;
;         3 data inputs ; 1125                        ;
;     normal            ; 3667                        ;
;         0 data inputs ; 113                         ;
;         1 data inputs ; 107                         ;
;         2 data inputs ; 251                         ;
;         3 data inputs ; 383                         ;
;         4 data inputs ; 2813                        ;
; cycloneiii_mac_mult   ; 4                           ;
; cycloneiii_mac_out    ; 4                           ;
; cycloneiii_ram_block  ; 40                          ;
;                       ;                             ;
; Max LUT depth         ; 58.90                       ;
; Average LUT depth     ; 35.76                       ;
+-----------------------+-----------------------------+


+------------------------------------------------------------------+
; Post-Synthesis Netlist Statistics for Partition sld_hub:auto_hub ;
+-----------------------+------------------------------------------+
; Type                  ; Count                                    ;
+-----------------------+------------------------------------------+
; boundary_port         ; 165                                      ;
; cycloneiii_ff         ; 112                                      ;
;     CLR               ; 6                                        ;
;     ENA               ; 16                                       ;
;     ENA CLR           ; 46                                       ;
;     ENA CLR SLD       ; 7                                        ;
;     ENA SCLR          ; 5                                        ;
;     ENA SLD           ; 9                                        ;
;     SCLR              ; 7                                        ;
;     plain             ; 16                                       ;
; cycloneiii_lcell_comb ; 172                                      ;
;     arith             ; 8                                        ;
;         2 data inputs ; 8                                        ;
;     normal            ; 164                                      ;
;         0 data inputs ; 1                                        ;
;         1 data inputs ; 6                                        ;
;         2 data inputs ; 26                                       ;
;         3 data inputs ; 70                                       ;
;         4 data inputs ; 61                                       ;
;                       ;                                          ;
; Max LUT depth         ; 4.00                                     ;
; Average LUT depth     ; 1.84                                     ;
+-----------------------+------------------------------------------+


+---------------------------------+
; Elapsed Time Per Partition      ;
+------------------+--------------+
; Partition Name   ; Elapsed Time ;
+------------------+--------------+
; Top              ; 00:00:11     ;
; sld_hub:auto_hub ; 00:00:00     ;
+------------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Nov 09 14:44:05 2020
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off CCSS_PROCESSOR -c CCSS_PROCESSOR
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (12021): Found 1 design units, including 1 entities, in source file mem_state.v
    Info (12023): Found entity 1: Mem_state File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file wtr_decoder.v
    Info (12023): Found entity 1: WTR_Decoder File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/WTR_Decoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file wta_mux.v
    Info (12023): Found entity 1: WTA_mux File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/WTA_mux.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file statemachine.v
    Info (12023): Found entity 1: statemachine File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/statemachine.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file scaledclock.v
    Info (12023): Found entity 1: scaledclock File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/scaledclock.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file rst_decoder.v
    Info (12023): Found entity 1: RST_Decoder File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/RST_Decoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg_z.v
    Info (12023): Found entity 1: reg_z File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_z.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file reg_type3_16bit.v
    Info (12023): Found entity 1: reg_type3_16bit File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_type3_16bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg_type2_16bit.v
    Info (12023): Found entity 1: reg_type2_16bit File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_type2_16bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg_type1_16bit.v
    Info (12023): Found entity 1: reg_type1_16bit File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_type1_16bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg_sum.v
    Info (12023): Found entity 1: reg_SUM File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_SUM.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg_ac.v
    Info (12023): Found entity 1: reg_ac File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_ac.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file read_buffer_16bit.v
    Info (12023): Found entity 1: read_buffer_16bit File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/read_buffer_16bit.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file phase_6.v
    Info (12023): Found entity 1: phase_6 File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 5
Info (12021): Found 1 design units, including 1 entities, in source file opr_demux.v
    Info (12023): Found entity 1: OPR_demux File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/OPR_demux.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file inc_decoder.v
    Info (12023): Found entity 1: INC_Decoder File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/INC_Decoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file control.v
    Info (12023): Found entity 1: control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file bus.v
    Info (12023): Found entity 1: BUS File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/BUS.v Line: 4
Warning (10229): Verilog HDL Expression warning at bin27.v(28): truncated literal to match 7 bits File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/bin27.v Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file bin27.v
    Info (12023): Found entity 1: bin27 File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/bin27.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file alu.v
    Info (12023): Found entity 1: alu File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file instruction_memory.v
    Info (12023): Found entity 1: instruction_memory File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/instruction_memory.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file data_memory.v
    Info (12023): Found entity 1: data_memory File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/data_memory.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file outputmux.v
    Info (12023): Found entity 1: outputmux File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file multicore1.v
    Info (12023): Found entity 1: multicore1 File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mem_control.v
    Info (12023): Found entity 1: mem_control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/mem_control.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file memandfsm.v
    Info (12023): Found entity 1: memandFSM File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/memandFSM.v Line: 1
Warning (10236): Verilog HDL Implicit Net warning at phase_6.v(149): created implicit net for "clk" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 149
Warning (10236): Verilog HDL Implicit Net warning at phase_6.v(175): created implicit net for "datain" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 175
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(101): created implicit net for "clk" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 101
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(178): created implicit net for "c1_bus_out" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 178
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(181): created implicit net for "c1_Zout" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 181
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(191): created implicit net for "c2_bus_out" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 191
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(193): created implicit net for "c2_endop" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 193
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(194): created implicit net for "c2_Zout" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 194
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(204): created implicit net for "c3_bus_out" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 204
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(206): created implicit net for "c3_endop" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 206
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(207): created implicit net for "c3_Zout" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 207
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(217): created implicit net for "c4_bus_out" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 217
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(219): created implicit net for "c4_endop" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 219
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(220): created implicit net for "c4_Zout" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 220
Warning (10236): Verilog HDL Implicit Net warning at multicore1.v(265): created implicit net for "c2_C1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 265
Warning (10236): Verilog HDL Implicit Net warning at memandFSM.v(29): created implicit net for "clk" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/memandFSM.v Line: 29
Info (12127): Elaborating entity "multicore1" for the top level hierarchy
Info (10264): Verilog HDL Case Statement information at multicore1.v(142): all case item expressions in this case statement are onehot File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 142
Warning (10030): Net "c2_c2" at multicore1.v(75) has no driver or initial value, using a default initial value '0' File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 75
Info (12128): Elaborating entity "scaledclock" for hierarchy "scaledclock:clock" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 101
Warning (10230): Verilog HDL assignment warning at scaledclock.v(22): truncated value with size 32 to match size of target (28) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/scaledclock.v Line: 22
Info (12128): Elaborating entity "instruction_memory" for hierarchy "instruction_memory:IRAM" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 116
Info (12128): Elaborating entity "altsyncram" for hierarchy "instruction_memory:IRAM|altsyncram:altsyncram_component" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/instruction_memory.v Line: 86
Info (12130): Elaborated megafunction instantiation "instruction_memory:IRAM|altsyncram:altsyncram_component" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/instruction_memory.v Line: 86
Info (12133): Instantiated megafunction "instruction_memory:IRAM|altsyncram:altsyncram_component" with the following parameter: File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/instruction_memory.v Line: 86
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=IRAM"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "DONT_CARE"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_kdg1.tdf
    Info (12023): Found entity 1: altsyncram_kdg1 File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_kdg1.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_kdg1" for hierarchy "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_mn72.tdf
    Info (12023): Found entity 1: altsyncram_mn72 File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_mn72.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_mn72" for hierarchy "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|altsyncram_mn72:altsyncram1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_kdg1.tdf Line: 37
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_kdg1.tdf Line: 38
Info (12130): Elaborated megafunction instantiation "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_kdg1.tdf Line: 38
Info (12133): Instantiated megafunction "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_kdg1.tdf Line: 38
    Info (12134): Parameter "CVALUE" = "000000000000000000000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1230127437"
    Info (12134): Parameter "NUMWORDS" = "256"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "5"
    Info (12134): Parameter "WIDTH_WORD" = "24"
    Info (12134): Parameter "WIDTHAD" = "8"
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter" for hierarchy "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 302
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter_impl" for hierarchy "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter|sld_jtag_endpoint_adapter_impl:sld_jtag_endpoint_adapter_impl_inst" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd Line: 232
Info (12128): Elaborating entity "sld_rom_sr" for hierarchy "instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_kdg1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 828
Info (12128): Elaborating entity "mem_control" for hierarchy "mem_control:MEMCU" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 126
Info (12128): Elaborating entity "reg_type1_16bit" for hierarchy "mem_control:MEMCU|reg_type1_16bit:AR1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/mem_control.v Line: 41
Info (12128): Elaborating entity "read_buffer_16bit" for hierarchy "mem_control:MEMCU|read_buffer_16bit:readAR1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/mem_control.v Line: 50
Info (12128): Elaborating entity "data_memory" for hierarchy "mem_control:MEMCU|data_memory:DRAM" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/mem_control.v Line: 63
Info (12128): Elaborating entity "altsyncram" for hierarchy "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/data_memory.v Line: 86
Info (12130): Elaborated megafunction instantiation "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/data_memory.v Line: 86
Info (12133): Instantiated megafunction "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component" with the following parameter: File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/data_memory.v Line: 86
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=DRAM"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "DONT_CARE"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "16"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_gdg1.tdf
    Info (12023): Found entity 1: altsyncram_gdg1 File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_gdg1.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_gdg1" for hierarchy "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_on72.tdf
    Info (12023): Found entity 1: altsyncram_on72 File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_on72.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_on72" for hierarchy "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|altsyncram_on72:altsyncram1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_gdg1.tdf Line: 37
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_gdg1.tdf Line: 38
Info (12130): Elaborated megafunction instantiation "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_gdg1.tdf Line: 38
Info (12133): Instantiated megafunction "mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_gdg1:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/altsyncram_gdg1.tdf Line: 38
    Info (12134): Parameter "CVALUE" = "0000000000000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1146241357"
    Info (12134): Parameter "NUMWORDS" = "256"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "5"
    Info (12134): Parameter "WIDTH_WORD" = "16"
    Info (12134): Parameter "WIDTHAD" = "8"
Info (12128): Elaborating entity "Mem_state" for hierarchy "Mem_state:CU" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 128
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(67): variable "memory_state" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 67
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(68): variable "memory_state" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 68
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(69): variable "memory_state" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 69
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(168): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 168
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(217): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 217
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(266): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 266
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(332): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 332
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(349): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 349
Warning (10235): Verilog HDL Always Construct warning at Mem_state.v(366): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 366
Info (10264): Verilog HDL Case Statement information at Mem_state.v(52): all case item expressions in this case statement are onehot File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 52
Warning (10240): Verilog HDL Always Construct warning at Mem_state.v(51): inferring latch(es) for variable "mem_ctrl", which holds its previous value in one or more paths through the always construct File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 51
Info (10041): Inferred latch for "mem_ctrl[12]" at Mem_state.v(51) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 51
Info (12128): Elaborating entity "outputmux" for hierarchy "outputmux:selectcore" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 234
Warning (10230): Verilog HDL assignment warning at outputmux.v(67): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 67
Warning (10230): Verilog HDL assignment warning at outputmux.v(72): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 72
Warning (10230): Verilog HDL assignment warning at outputmux.v(77): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 77
Warning (10230): Verilog HDL assignment warning at outputmux.v(82): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 82
Warning (10230): Verilog HDL assignment warning at outputmux.v(87): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 87
Warning (10230): Verilog HDL assignment warning at outputmux.v(92): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 92
Warning (10230): Verilog HDL assignment warning at outputmux.v(97): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 97
Warning (10230): Verilog HDL assignment warning at outputmux.v(102): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 102
Warning (10230): Verilog HDL assignment warning at outputmux.v(108): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 108
Warning (10230): Verilog HDL assignment warning at outputmux.v(113): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 113
Warning (10230): Verilog HDL assignment warning at outputmux.v(118): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 118
Warning (10230): Verilog HDL assignment warning at outputmux.v(123): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 123
Warning (10230): Verilog HDL assignment warning at outputmux.v(128): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 128
Warning (10230): Verilog HDL assignment warning at outputmux.v(133): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 133
Warning (10230): Verilog HDL assignment warning at outputmux.v(138): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 138
Warning (10230): Verilog HDL assignment warning at outputmux.v(143): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 143
Warning (10230): Verilog HDL assignment warning at outputmux.v(149): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 149
Warning (10230): Verilog HDL assignment warning at outputmux.v(154): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 154
Warning (10230): Verilog HDL assignment warning at outputmux.v(159): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 159
Warning (10230): Verilog HDL assignment warning at outputmux.v(164): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 164
Warning (10230): Verilog HDL assignment warning at outputmux.v(169): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 169
Warning (10230): Verilog HDL assignment warning at outputmux.v(174): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 174
Warning (10230): Verilog HDL assignment warning at outputmux.v(179): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 179
Warning (10230): Verilog HDL assignment warning at outputmux.v(184): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 184
Warning (10230): Verilog HDL assignment warning at outputmux.v(190): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 190
Warning (10230): Verilog HDL assignment warning at outputmux.v(195): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 195
Warning (10230): Verilog HDL assignment warning at outputmux.v(200): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 200
Warning (10230): Verilog HDL assignment warning at outputmux.v(205): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 205
Warning (10230): Verilog HDL assignment warning at outputmux.v(210): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 210
Warning (10230): Verilog HDL assignment warning at outputmux.v(215): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 215
Warning (10230): Verilog HDL assignment warning at outputmux.v(220): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 220
Warning (10230): Verilog HDL assignment warning at outputmux.v(225): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 225
Warning (10230): Verilog HDL assignment warning at outputmux.v(231): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 231
Warning (10230): Verilog HDL assignment warning at outputmux.v(236): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 236
Warning (10230): Verilog HDL assignment warning at outputmux.v(241): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 241
Warning (10230): Verilog HDL assignment warning at outputmux.v(246): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 246
Warning (10230): Verilog HDL assignment warning at outputmux.v(251): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 251
Warning (10230): Verilog HDL assignment warning at outputmux.v(256): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 256
Warning (10230): Verilog HDL assignment warning at outputmux.v(261): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 261
Warning (10230): Verilog HDL assignment warning at outputmux.v(266): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 266
Warning (10230): Verilog HDL assignment warning at outputmux.v(272): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 272
Warning (10230): Verilog HDL assignment warning at outputmux.v(277): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 277
Warning (10230): Verilog HDL assignment warning at outputmux.v(282): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 282
Warning (10230): Verilog HDL assignment warning at outputmux.v(287): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 287
Warning (10230): Verilog HDL assignment warning at outputmux.v(292): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 292
Warning (10230): Verilog HDL assignment warning at outputmux.v(297): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 297
Warning (10230): Verilog HDL assignment warning at outputmux.v(302): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 302
Warning (10230): Verilog HDL assignment warning at outputmux.v(307): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 307
Warning (10230): Verilog HDL assignment warning at outputmux.v(313): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 313
Warning (10230): Verilog HDL assignment warning at outputmux.v(318): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 318
Warning (10230): Verilog HDL assignment warning at outputmux.v(323): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 323
Warning (10230): Verilog HDL assignment warning at outputmux.v(328): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 328
Warning (10230): Verilog HDL assignment warning at outputmux.v(333): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 333
Warning (10230): Verilog HDL assignment warning at outputmux.v(338): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 338
Warning (10230): Verilog HDL assignment warning at outputmux.v(343): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 343
Warning (10230): Verilog HDL assignment warning at outputmux.v(348): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 348
Warning (10230): Verilog HDL assignment warning at outputmux.v(354): truncated value with size 32 to match size of target (8) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 354
Warning (10230): Verilog HDL assignment warning at outputmux.v(360): truncated value with size 32 to match size of target (25) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 360
Warning (10230): Verilog HDL assignment warning at outputmux.v(366): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 366
Warning (10230): Verilog HDL assignment warning at outputmux.v(372): truncated value with size 32 to match size of target (1) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/outputmux.v Line: 372
Info (12128): Elaborating entity "phase_6" for hierarchy "phase_6:core1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 258
Warning (10230): Verilog HDL assignment warning at phase_6.v(112): truncated value with size 24 to match size of target (8) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 112
Warning (10230): Verilog HDL assignment warning at phase_6.v(116): truncated value with size 25 to match size of target (24) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 116
Info (12128): Elaborating entity "bin27" for hierarchy "phase_6:core1|bin27:display_reg_ROW" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 124
Info (12128): Elaborating entity "control" for hierarchy "phase_6:core1|control:CU" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 152
Warning (10235): Verilog HDL Always Construct warning at control.v(221): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 221
Warning (10235): Verilog HDL Always Construct warning at control.v(222): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 222
Warning (10235): Verilog HDL Always Construct warning at control.v(223): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 223
Warning (10235): Verilog HDL Always Construct warning at control.v(224): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 224
Warning (10235): Verilog HDL Always Construct warning at control.v(225): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 225
Warning (10235): Verilog HDL Always Construct warning at control.v(226): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 226
Warning (10235): Verilog HDL Always Construct warning at control.v(227): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 227
Warning (10235): Verilog HDL Always Construct warning at control.v(228): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 228
Warning (10235): Verilog HDL Always Construct warning at control.v(229): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 229
Warning (10235): Verilog HDL Always Construct warning at control.v(230): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 230
Warning (10235): Verilog HDL Always Construct warning at control.v(231): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 231
Warning (10235): Verilog HDL Always Construct warning at control.v(232): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 232
Warning (10235): Verilog HDL Always Construct warning at control.v(233): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 233
Warning (10235): Verilog HDL Always Construct warning at control.v(234): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 234
Warning (10235): Verilog HDL Always Construct warning at control.v(235): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 235
Warning (10235): Verilog HDL Always Construct warning at control.v(235): variable "z" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 235
Warning (10235): Verilog HDL Always Construct warning at control.v(236): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 236
Warning (10235): Verilog HDL Always Construct warning at control.v(236): variable "z" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 236
Warning (10235): Verilog HDL Always Construct warning at control.v(237): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 237
Warning (10235): Verilog HDL Always Construct warning at control.v(238): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 238
Warning (10235): Verilog HDL Always Construct warning at control.v(239): variable "instruction_opcode" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 239
Warning (10235): Verilog HDL Always Construct warning at control.v(1219): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 1219
Warning (10235): Verilog HDL Always Construct warning at control.v(1244): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 1244
Warning (10235): Verilog HDL Always Construct warning at control.v(1269): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 1269
Warning (10235): Verilog HDL Always Construct warning at control.v(1417): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 1417
Warning (10235): Verilog HDL Always Construct warning at control.v(1490): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 1490
Warning (10235): Verilog HDL Always Construct warning at control.v(1563): variable "NoC" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/control.v Line: 1563
Info (12128): Elaborating entity "alu" for hierarchy "phase_6:core1|alu:ALU" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 161
Info (12128): Elaborating entity "INC_Decoder" for hierarchy "phase_6:core1|INC_Decoder:inc" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 165
Info (12128): Elaborating entity "RST_Decoder" for hierarchy "phase_6:core1|RST_Decoder:rst" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 166
Info (12128): Elaborating entity "WTR_Decoder" for hierarchy "phase_6:core1|WTR_Decoder:wrt" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 169
Info (12128): Elaborating entity "OPR_demux" for hierarchy "phase_6:core1|OPR_demux:demux1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 170
Warning (10235): Verilog HDL Always Construct warning at OPR_demux.v(22): variable "operand" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/OPR_demux.v Line: 22
Warning (10235): Verilog HDL Always Construct warning at OPR_demux.v(29): variable "operand" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/OPR_demux.v Line: 29
Warning (10235): Verilog HDL Always Construct warning at OPR_demux.v(32): variable "operand" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/OPR_demux.v Line: 32
Warning (10235): Verilog HDL Always Construct warning at OPR_demux.v(39): variable "operand" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/OPR_demux.v Line: 39
Info (12128): Elaborating entity "WTA_mux" for hierarchy "phase_6:core1|WTA_mux:mux1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 173
Info (12128): Elaborating entity "BUS" for hierarchy "phase_6:core1|BUS:A_bus" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 175
Info (12128): Elaborating entity "reg_type3_16bit" for hierarchy "phase_6:core1|reg_type3_16bit:reg_PC" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 181
Info (12128): Elaborating entity "reg_ac" for hierarchy "phase_6:core1|reg_ac:reg_AC" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 183
Info (12128): Elaborating entity "reg_z" for hierarchy "phase_6:core1|reg_z:flag_z" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 184
Info (12128): Elaborating entity "reg_type2_16bit" for hierarchy "phase_6:core1|reg_type2_16bit:reg_R1" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 190
Warning (10230): Verilog HDL assignment warning at reg_type2_16bit.v(11): truncated value with size 32 to match size of target (16) File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/reg_type2_16bit.v Line: 11
Info (12128): Elaborating entity "reg_SUM" for hierarchy "phase_6:core1|reg_SUM:SUM" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 194
Warning (12010): Port "datain" on the entity instantiation of "readDR" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 206
Warning (12030): Port "dataout" on the entity instantiation of "readDR" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 206
Warning (12010): Port "datain" on the entity instantiation of "readAC" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 205
Warning (12030): Port "dataout" on the entity instantiation of "readAC" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 205
Warning (12010): Port "datain" on the entity instantiation of "readmem" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 203
Warning (12030): Port "dataout" on the entity instantiation of "readmem" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 203
Warning (12020): Port "datain" on the entity instantiation of "reg_R" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 200
Warning (12020): Port "datain" on the entity instantiation of "reg_B" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 199
Warning (12020): Port "datain" on the entity instantiation of "reg_A" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 198
Warning (12020): Port "datain" on the entity instantiation of "reg_STC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 197
Warning (12020): Port "datain" on the entity instantiation of "reg_STB" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 196
Warning (12020): Port "datain" on the entity instantiation of "reg_STA" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 195
Warning (12020): Port "datain" on the entity instantiation of "SUM" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 194
Warning (12020): Port "datain" on the entity instantiation of "reg_CURR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 193
Warning (12020): Port "datain" on the entity instantiation of "reg_COL" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 192
Warning (12020): Port "datain" on the entity instantiation of "reg_ROW" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 191
Warning (12020): Port "datain" on the entity instantiation of "reg_R1" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 190
Warning (12020): Port "datain" on the entity instantiation of "reg_P" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 189
Warning (12020): Port "datain" on the entity instantiation of "reg_M" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 188
Warning (12020): Port "datain" on the entity instantiation of "reg_N" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 187
Warning (12020): Port "datain" on the entity instantiation of "reg_AC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 183
Warning (12020): Port "datain" on the entity instantiation of "reg_DR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 182
Warning (12020): Port "datain" on the entity instantiation of "reg_PC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 181
Warning (12020): Port "reset" on the entity instantiation of "reg_PC" is connected to a signal of width 32. The formal width of the signal in the module is 1.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 181
Warning (12020): Port "datain" on the entity instantiation of "reg_AR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 180
Warning (12010): Port "datain" on the entity instantiation of "reg_IR" is connected to a signal of width 8. The formal width of the signal in the module is 16.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 179
Warning (12010): Port "datain" on the entity instantiation of "reg_CoreID" is connected to a signal of width 3. The formal width of the signal in the module is 16.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 178
Warning (12020): Port "write_en" on the entity instantiation of "reg_CoreID" is connected to a signal of width 32. The formal width of the signal in the module is 1.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 178
Warning (12010): Port "datain" on the entity instantiation of "A_bus" is connected to a signal of width 1. The formal width of the signal in the module is 8.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 175
Warning (12020): Port "operand" on the entity instantiation of "demux1" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 170
Warning (12020): Port "RST_sel" on the entity instantiation of "rst" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 166
Warning (12020): Port "in2" on the entity instantiation of "ALU" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 161
Warning (12020): Port "datain" on the entity instantiation of "display_reg_AR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 145
Warning (12020): Port "datain" on the entity instantiation of "display_reg_AC" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 142
Warning (12020): Port "datain" on the entity instantiation of "display_reg_IR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 139
Warning (12020): Port "datain" on the entity instantiation of "display_reg_PC" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 136
Warning (12020): Port "datain" on the entity instantiation of "display_reg_DR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 133
Warning (12020): Port "datain" on the entity instantiation of "display_reg_R" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 130
Warning (12020): Port "datain" on the entity instantiation of "display_reg_SUM" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 127
Warning (12020): Port "datain" on the entity instantiation of "display_reg_ROW" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 124
Warning (12010): Port "datain" on the entity instantiation of "readDR" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 206
Warning (12030): Port "dataout" on the entity instantiation of "readDR" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 206
Warning (12010): Port "datain" on the entity instantiation of "readAC" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 205
Warning (12030): Port "dataout" on the entity instantiation of "readAC" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 205
Warning (12010): Port "datain" on the entity instantiation of "readmem" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 203
Warning (12030): Port "dataout" on the entity instantiation of "readmem" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 203
Warning (12020): Port "datain" on the entity instantiation of "reg_R" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 200
Warning (12020): Port "datain" on the entity instantiation of "reg_B" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 199
Warning (12020): Port "datain" on the entity instantiation of "reg_A" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 198
Warning (12020): Port "datain" on the entity instantiation of "reg_STC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 197
Warning (12020): Port "datain" on the entity instantiation of "reg_STB" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 196
Warning (12020): Port "datain" on the entity instantiation of "reg_STA" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 195
Warning (12020): Port "datain" on the entity instantiation of "SUM" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 194
Warning (12020): Port "datain" on the entity instantiation of "reg_CURR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 193
Warning (12020): Port "datain" on the entity instantiation of "reg_COL" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 192
Warning (12020): Port "datain" on the entity instantiation of "reg_ROW" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 191
Warning (12020): Port "datain" on the entity instantiation of "reg_R1" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 190
Warning (12020): Port "datain" on the entity instantiation of "reg_P" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 189
Warning (12020): Port "datain" on the entity instantiation of "reg_M" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 188
Warning (12020): Port "datain" on the entity instantiation of "reg_N" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 187
Warning (12020): Port "datain" on the entity instantiation of "reg_AC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 183
Warning (12020): Port "datain" on the entity instantiation of "reg_DR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 182
Warning (12020): Port "datain" on the entity instantiation of "reg_PC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 181
Warning (12020): Port "reset" on the entity instantiation of "reg_PC" is connected to a signal of width 32. The formal width of the signal in the module is 1.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 181
Warning (12020): Port "datain" on the entity instantiation of "reg_AR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 180
Warning (12010): Port "datain" on the entity instantiation of "reg_IR" is connected to a signal of width 8. The formal width of the signal in the module is 16.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 179
Warning (12010): Port "datain" on the entity instantiation of "reg_CoreID" is connected to a signal of width 3. The formal width of the signal in the module is 16.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 178
Warning (12020): Port "write_en" on the entity instantiation of "reg_CoreID" is connected to a signal of width 32. The formal width of the signal in the module is 1.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 178
Warning (12010): Port "datain" on the entity instantiation of "A_bus" is connected to a signal of width 1. The formal width of the signal in the module is 8.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 175
Warning (12020): Port "operand" on the entity instantiation of "demux1" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 170
Warning (12020): Port "RST_sel" on the entity instantiation of "rst" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 166
Warning (12020): Port "in2" on the entity instantiation of "ALU" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 161
Warning (12020): Port "datain" on the entity instantiation of "display_reg_AR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 145
Warning (12020): Port "datain" on the entity instantiation of "display_reg_AC" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 142
Warning (12020): Port "datain" on the entity instantiation of "display_reg_IR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 139
Warning (12020): Port "datain" on the entity instantiation of "display_reg_PC" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 136
Warning (12020): Port "datain" on the entity instantiation of "display_reg_DR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 133
Warning (12020): Port "datain" on the entity instantiation of "display_reg_R" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 130
Warning (12020): Port "datain" on the entity instantiation of "display_reg_SUM" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 127
Warning (12020): Port "datain" on the entity instantiation of "display_reg_ROW" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 124
Warning (12010): Port "datain" on the entity instantiation of "readDR" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 206
Warning (12030): Port "dataout" on the entity instantiation of "readDR" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 206
Warning (12010): Port "datain" on the entity instantiation of "readAC" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 205
Warning (12030): Port "dataout" on the entity instantiation of "readAC" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 205
Warning (12010): Port "datain" on the entity instantiation of "readmem" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 203
Warning (12030): Port "dataout" on the entity instantiation of "readmem" is connected to a signal of width 16. The formal width of the signal in the module is 24.  The extra bits will be left dangling without any fan-out logic. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 203
Warning (12020): Port "datain" on the entity instantiation of "reg_R" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 200
Warning (12020): Port "datain" on the entity instantiation of "reg_B" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 199
Warning (12020): Port "datain" on the entity instantiation of "reg_A" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 198
Warning (12020): Port "datain" on the entity instantiation of "reg_STC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 197
Warning (12020): Port "datain" on the entity instantiation of "reg_STB" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 196
Warning (12020): Port "datain" on the entity instantiation of "reg_STA" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 195
Warning (12020): Port "datain" on the entity instantiation of "SUM" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 194
Warning (12020): Port "datain" on the entity instantiation of "reg_CURR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 193
Warning (12020): Port "datain" on the entity instantiation of "reg_COL" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 192
Warning (12020): Port "datain" on the entity instantiation of "reg_ROW" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 191
Warning (12020): Port "datain" on the entity instantiation of "reg_R1" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 190
Warning (12020): Port "datain" on the entity instantiation of "reg_P" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 189
Warning (12020): Port "datain" on the entity instantiation of "reg_M" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 188
Warning (12020): Port "datain" on the entity instantiation of "reg_N" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 187
Warning (12020): Port "datain" on the entity instantiation of "reg_AC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 183
Warning (12020): Port "datain" on the entity instantiation of "reg_DR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 182
Warning (12020): Port "datain" on the entity instantiation of "reg_PC" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 181
Warning (12020): Port "reset" on the entity instantiation of "reg_PC" is connected to a signal of width 32. The formal width of the signal in the module is 1.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 181
Warning (12020): Port "datain" on the entity instantiation of "reg_AR" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 180
Warning (12010): Port "datain" on the entity instantiation of "reg_IR" is connected to a signal of width 8. The formal width of the signal in the module is 16.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 179
Warning (12010): Port "datain" on the entity instantiation of "reg_CoreID" is connected to a signal of width 3. The formal width of the signal in the module is 16.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 178
Warning (12020): Port "write_en" on the entity instantiation of "reg_CoreID" is connected to a signal of width 32. The formal width of the signal in the module is 1.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 178
Warning (12010): Port "datain" on the entity instantiation of "A_bus" is connected to a signal of width 1. The formal width of the signal in the module is 8.  The extra bits will be driven by GND. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 175
Warning (12020): Port "operand" on the entity instantiation of "demux1" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 170
Warning (12020): Port "RST_sel" on the entity instantiation of "rst" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 166
Warning (12020): Port "in2" on the entity instantiation of "ALU" is connected to a signal of width 24. The formal width of the signal in the module is 16.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 161
Warning (12020): Port "datain" on the entity instantiation of "display_reg_AR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 145
Warning (12020): Port "datain" on the entity instantiation of "display_reg_AC" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 142
Warning (12020): Port "datain" on the entity instantiation of "display_reg_IR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 139
Warning (12020): Port "datain" on the entity instantiation of "display_reg_PC" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 136
Warning (12020): Port "datain" on the entity instantiation of "display_reg_DR" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 133
Warning (12020): Port "datain" on the entity instantiation of "display_reg_R" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 130
Warning (12020): Port "datain" on the entity instantiation of "display_reg_SUM" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 127
Warning (12020): Port "datain" on the entity instantiation of "display_reg_ROW" is connected to a signal of width 16. The formal width of the signal in the module is 8.  The extra bits will be ignored. File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/phase_6.v Line: 124
Info (11170): Starting IP generation for the debug fabric: alt_sld_fab.
Info (11172): 2020.11.09.14:44:19 Progress: Loading sldbda0f8c0/alt_sld_fab_wrapper_hw.tcl
Info (11172): Alt_sld_fab.alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Alt_sld_fab: "alt_sld_fab" instantiated alt_sld_fab "alt_sld_fab"
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 6 modules, 6 files
Info (11171): Finished IP generation for the debug fabric: alt_sld_fab.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldbda0f8c0/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_ident File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_ident.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_presplit File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_presplit.sv Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_alt_sld_fab_sldfabric-rtl File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 142
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_sldfabric File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_splitter File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/ip/sldbda0f8c0/submodules/alt_sld_fab_alt_sld_fab_splitter.sv Line: 3
Warning (14026): LATCH primitive "Mem_state:CU|mem_ctrl[12]" is permanently enabled File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 51
Warning (14026): LATCH primitive "Mem_state:CU|mem_ctrl[12]" is permanently enabled File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/Mem_state.v Line: 51
Info (278001): Inferred 12 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "phase_6:core1|alu:ALU|Mult0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 15
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core1|alu:ALU|Div0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 16
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core1|alu:ALU|Mod0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 17
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "phase_6:core2|alu:ALU|Mult0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 15
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core2|alu:ALU|Div0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 16
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core2|alu:ALU|Mod0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 17
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "phase_6:core3|alu:ALU|Mult0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 15
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core3|alu:ALU|Div0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 16
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core3|alu:ALU|Mod0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 17
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "phase_6:core4|alu:ALU|Mult0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 15
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core4|alu:ALU|Div0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 16
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "phase_6:core4|alu:ALU|Mod0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 17
Info (12130): Elaborated megafunction instantiation "phase_6:core1|alu:ALU|lpm_mult:Mult0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 15
Info (12133): Instantiated megafunction "phase_6:core1|alu:ALU|lpm_mult:Mult0" with the following parameter: File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 15
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "16"
    Info (12134): Parameter "LPM_WIDTHP" = "32"
    Info (12134): Parameter "LPM_WIDTHR" = "32"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_7dt.tdf
    Info (12023): Found entity 1: mult_7dt File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/mult_7dt.tdf Line: 29
Info (12130): Elaborated megafunction instantiation "phase_6:core1|alu:ALU|lpm_divide:Div0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 16
Info (12133): Instantiated megafunction "phase_6:core1|alu:ALU|lpm_divide:Div0" with the following parameter: File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 16
    Info (12134): Parameter "LPM_WIDTHN" = "16"
    Info (12134): Parameter "LPM_WIDTHD" = "16"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_lkm.tdf
    Info (12023): Found entity 1: lpm_divide_lkm File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/lpm_divide_lkm.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_dnh.tdf
    Info (12023): Found entity 1: sign_div_unsign_dnh File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/sign_div_unsign_dnh.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_eaf.tdf
    Info (12023): Found entity 1: alt_u_div_eaf File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/alt_u_div_eaf.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_7pc.tdf
    Info (12023): Found entity 1: add_sub_7pc File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/add_sub_7pc.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_8pc.tdf
    Info (12023): Found entity 1: add_sub_8pc File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/add_sub_8pc.tdf Line: 23
Info (12130): Elaborated megafunction instantiation "phase_6:core1|alu:ALU|lpm_divide:Mod0" File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 17
Info (12133): Instantiated megafunction "phase_6:core1|alu:ALU|lpm_divide:Mod0" with the following parameter: File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/alu.v Line: 17
    Info (12134): Parameter "LPM_WIDTHN" = "16"
    Info (12134): Parameter "LPM_WIDTHD" = "16"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_ocm.tdf
    Info (12023): Found entity 1: lpm_divide_ocm File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/db/lpm_divide_ocm.tdf Line: 25
Warning (12241): 53 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "bus_out[1]" is stuck at GND File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 13
    Warning (13410): Pin "bus_out[2]" is stuck at GND File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 13
    Warning (13410): Pin "bus_out[3]" is stuck at GND File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 13
    Warning (13410): Pin "bus_out[4]" is stuck at GND File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 13
    Warning (13410): Pin "bus_out[5]" is stuck at GND File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 13
    Warning (13410): Pin "bus_out[6]" is stuck at GND File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 13
    Warning (13410): Pin "bus_out[7]" is stuck at GND File: D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/multicore1.v Line: 13
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (17049): 208 registers lost all their fanouts during netlist optimizations.
Info (13000): Registers with preset signals will power-up high File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd Line: 386
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (286031): Timing-Driven Synthesis is running on partition "sld_hub:auto_hub"
Info (144001): Generated suppressed messages file D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/output_files/CCSS_PROCESSOR.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 6451 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 6 input pins
    Info (21059): Implemented 93 output pins
    Info (21061): Implemented 6303 logic cells
    Info (21064): Implemented 40 RAM segments
    Info (21062): Implemented 8 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 254 warnings
    Info: Peak virtual memory: 4849 megabytes
    Info: Processing ended: Mon Nov 09 14:44:39 2020
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:53


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in D:/CCSS-Processor-Design/Final code Modified_V2 (version 2.8)/Final code Modified_V2 (version 2.8)/CCSS - Processor (version 2.8)/output_files/CCSS_PROCESSOR.map.smsg.


