{
  "module_name": "nbio_7_9_0_offset.h",
  "hash_id": "2a5291658e8545f81166f5abad8e5df736f536309f8b690c0f956cd58c6647e5",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_7_9_0_offset.h",
  "human_readable_source": " \n#ifndef _nbio_7_9_0_OFFSET_HEADER\n#define _nbio_7_9_0_OFFSET_HEADER\n\n\n\n\n\n#define regBIF_BX0_PCIE_INDEX                                                                           0x000c\n#define regBIF_BX0_PCIE_INDEX_BASE_IDX                                                                  0\n#define regBIF_BX0_PCIE_DATA                                                                            0x000d\n#define regBIF_BX0_PCIE_DATA_BASE_IDX                                                                   0\n#define regBIF_BX0_PCIE_INDEX2                                                                          0x000e\n#define regBIF_BX0_PCIE_INDEX2_BASE_IDX                                                                 0\n#define regBIF_BX0_PCIE_DATA2                                                                           0x000f\n#define regBIF_BX0_PCIE_DATA2_BASE_IDX                                                                  0\n#define regBIF_BX0_PCIE_INDEX_HI                                                                        0x0010\n#define regBIF_BX0_PCIE_INDEX_HI_BASE_IDX                                                               0\n#define regBIF_BX0_PCIE_INDEX2_HI                                                                       0x0011\n#define regBIF_BX0_PCIE_INDEX2_HI_BASE_IDX                                                              0\n#define regBIF_BX0_SBIOS_SCRATCH_0                                                                      0x0034\n#define regBIF_BX0_SBIOS_SCRATCH_0_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_1                                                                      0x0035\n#define regBIF_BX0_SBIOS_SCRATCH_1_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_2                                                                      0x0036\n#define regBIF_BX0_SBIOS_SCRATCH_2_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_3                                                                      0x0037\n#define regBIF_BX0_SBIOS_SCRATCH_3_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_0                                                                       0x0038\n#define regBIF_BX0_BIOS_SCRATCH_0_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_1                                                                       0x0039\n#define regBIF_BX0_BIOS_SCRATCH_1_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_2                                                                       0x003a\n#define regBIF_BX0_BIOS_SCRATCH_2_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_3                                                                       0x003b\n#define regBIF_BX0_BIOS_SCRATCH_3_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_4                                                                       0x003c\n#define regBIF_BX0_BIOS_SCRATCH_4_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_5                                                                       0x003d\n#define regBIF_BX0_BIOS_SCRATCH_5_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_6                                                                       0x003e\n#define regBIF_BX0_BIOS_SCRATCH_6_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_7                                                                       0x003f\n#define regBIF_BX0_BIOS_SCRATCH_7_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_8                                                                       0x0040\n#define regBIF_BX0_BIOS_SCRATCH_8_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_9                                                                       0x0041\n#define regBIF_BX0_BIOS_SCRATCH_9_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_10                                                                      0x0042\n#define regBIF_BX0_BIOS_SCRATCH_10_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_11                                                                      0x0043\n#define regBIF_BX0_BIOS_SCRATCH_11_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_12                                                                      0x0044\n#define regBIF_BX0_BIOS_SCRATCH_12_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_13                                                                      0x0045\n#define regBIF_BX0_BIOS_SCRATCH_13_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_14                                                                      0x0046\n#define regBIF_BX0_BIOS_SCRATCH_14_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_15                                                                      0x0047\n#define regBIF_BX0_BIOS_SCRATCH_15_BASE_IDX                                                             1\n#define regBIF_BX0_BIF_RLC_INTR_CNTL                                                                    0x004c\n#define regBIF_BX0_BIF_RLC_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_BIF_VCE_INTR_CNTL                                                                    0x004d\n#define regBIF_BX0_BIF_VCE_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_BIF_UVD_INTR_CNTL                                                                    0x004e\n#define regBIF_BX0_BIF_UVD_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR0                                                                0x006c\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR0_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR0                                                          0x006d\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR1                                                                0x006e\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR1_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR1                                                          0x006f\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR2                                                                0x0070\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR2_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR2                                                          0x0071\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR3                                                                0x0072\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR3_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR3                                                          0x0073\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR4                                                                0x0074\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR4_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR4                                                          0x0075\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR5                                                                0x0076\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR5_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR5                                                          0x0077\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR6                                                                0x0078\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR6_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR6                                                          0x0079\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR7                                                                0x007a\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR7_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR7                                                          0x007b\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_CNTL                                                                 0x007c\n#define regBIF_BX0_GFX_MMIOREG_CAM_CNTL_BASE_IDX                                                        1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ZERO_CPL                                                             0x007d\n#define regBIF_BX0_GFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX                                                    1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ONE_CPL                                                              0x007e\n#define regBIF_BX0_GFX_MMIOREG_CAM_ONE_CPL_BASE_IDX                                                     1\n#define regBIF_BX0_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                     0x007f\n#define regBIF_BX0_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_0                                                                     0x0080\n#define regBIF_BX0_DRIVER_SCRATCH_0_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_1                                                                     0x0081\n#define regBIF_BX0_DRIVER_SCRATCH_1_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_2                                                                     0x0082\n#define regBIF_BX0_DRIVER_SCRATCH_2_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_3                                                                     0x0083\n#define regBIF_BX0_DRIVER_SCRATCH_3_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_4                                                                     0x0084\n#define regBIF_BX0_DRIVER_SCRATCH_4_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_5                                                                     0x0085\n#define regBIF_BX0_DRIVER_SCRATCH_5_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_6                                                                     0x0086\n#define regBIF_BX0_DRIVER_SCRATCH_6_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_7                                                                     0x0087\n#define regBIF_BX0_DRIVER_SCRATCH_7_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_8                                                                     0x0088\n#define regBIF_BX0_DRIVER_SCRATCH_8_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_9                                                                     0x0089\n#define regBIF_BX0_DRIVER_SCRATCH_9_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_10                                                                    0x008a\n#define regBIF_BX0_DRIVER_SCRATCH_10_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_11                                                                    0x008b\n#define regBIF_BX0_DRIVER_SCRATCH_11_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_12                                                                    0x008c\n#define regBIF_BX0_DRIVER_SCRATCH_12_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_13                                                                    0x008d\n#define regBIF_BX0_DRIVER_SCRATCH_13_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_14                                                                    0x008e\n#define regBIF_BX0_DRIVER_SCRATCH_14_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_15                                                                    0x008f\n#define regBIF_BX0_DRIVER_SCRATCH_15_BASE_IDX                                                           1\n#define regBIF_BX0_FW_SCRATCH_0                                                                         0x0090\n#define regBIF_BX0_FW_SCRATCH_0_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_1                                                                         0x0091\n#define regBIF_BX0_FW_SCRATCH_1_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_2                                                                         0x0092\n#define regBIF_BX0_FW_SCRATCH_2_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_3                                                                         0x0093\n#define regBIF_BX0_FW_SCRATCH_3_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_4                                                                         0x0094\n#define regBIF_BX0_FW_SCRATCH_4_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_5                                                                         0x0095\n#define regBIF_BX0_FW_SCRATCH_5_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_6                                                                         0x0096\n#define regBIF_BX0_FW_SCRATCH_6_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_7                                                                         0x0097\n#define regBIF_BX0_FW_SCRATCH_7_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_8                                                                         0x0098\n#define regBIF_BX0_FW_SCRATCH_8_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_9                                                                         0x0099\n#define regBIF_BX0_FW_SCRATCH_9_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_10                                                                        0x009a\n#define regBIF_BX0_FW_SCRATCH_10_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_11                                                                        0x009b\n#define regBIF_BX0_FW_SCRATCH_11_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_12                                                                        0x009c\n#define regBIF_BX0_FW_SCRATCH_12_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_13                                                                        0x009d\n#define regBIF_BX0_FW_SCRATCH_13_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_14                                                                        0x009e\n#define regBIF_BX0_FW_SCRATCH_14_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_15                                                                        0x009f\n#define regBIF_BX0_FW_SCRATCH_15_BASE_IDX                                                               1\n#define regBIF_BX0_SBIOS_SCRATCH_4                                                                      0x00a0\n#define regBIF_BX0_SBIOS_SCRATCH_4_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_5                                                                      0x00a1\n#define regBIF_BX0_SBIOS_SCRATCH_5_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_6                                                                      0x00a2\n#define regBIF_BX0_SBIOS_SCRATCH_6_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_7                                                                      0x00a3\n#define regBIF_BX0_SBIOS_SCRATCH_7_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_8                                                                      0x00a4\n#define regBIF_BX0_SBIOS_SCRATCH_8_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_9                                                                      0x00a5\n#define regBIF_BX0_SBIOS_SCRATCH_9_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_10                                                                     0x00a6\n#define regBIF_BX0_SBIOS_SCRATCH_10_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_11                                                                     0x00a7\n#define regBIF_BX0_SBIOS_SCRATCH_11_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_12                                                                     0x00a8\n#define regBIF_BX0_SBIOS_SCRATCH_12_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_13                                                                     0x00a9\n#define regBIF_BX0_SBIOS_SCRATCH_13_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_14                                                                     0x00aa\n#define regBIF_BX0_SBIOS_SCRATCH_14_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_15                                                                     0x00ab\n#define regBIF_BX0_SBIOS_SCRATCH_15_BASE_IDX                                                            1\n\n\n\n\n#define regRCC_DWN_DEV0_0_DN_PCIE_RESERVED                                                              0x0060\n#define regRCC_DWN_DEV0_0_DN_PCIE_RESERVED_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_SCRATCH                                                               0x0061\n#define regRCC_DWN_DEV0_0_DN_PCIE_SCRATCH_BASE_IDX                                                      2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CNTL                                                                  0x0063\n#define regRCC_DWN_DEV0_0_DN_PCIE_CNTL_BASE_IDX                                                         2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CONFIG_CNTL                                                           0x0064\n#define regRCC_DWN_DEV0_0_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  2\n#define regRCC_DWN_DEV0_0_DN_PCIE_RX_CNTL2                                                              0x0065\n#define regRCC_DWN_DEV0_0_DN_PCIE_RX_CNTL2_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_BUS_CNTL                                                              0x0066\n#define regRCC_DWN_DEV0_0_DN_PCIE_BUS_CNTL_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CFG_CNTL                                                              0x0067\n#define regRCC_DWN_DEV0_0_DN_PCIE_CFG_CNTL_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_F0                                                              0x0068\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_F0_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC                                                            0x0069\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC_BASE_IDX                                                   2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC2                                                           0x006a\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  2\n\n\n\n\n#define regRCC_DWNP_DEV0_0_PCIE_ERR_CNTL                                                                0x006c\n#define regRCC_DWNP_DEV0_0_PCIE_ERR_CNTL_BASE_IDX                                                       2\n#define regRCC_DWNP_DEV0_0_PCIE_RX_CNTL                                                                 0x006d\n#define regRCC_DWNP_DEV0_0_PCIE_RX_CNTL_BASE_IDX                                                        2\n#define regRCC_DWNP_DEV0_0_PCIE_LC_SPEED_CNTL                                                           0x006e\n#define regRCC_DWNP_DEV0_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  2\n#define regRCC_DWNP_DEV0_0_PCIE_LC_CNTL2                                                                0x006f\n#define regRCC_DWNP_DEV0_0_PCIE_LC_CNTL2_BASE_IDX                                                       2\n#define regRCC_DWNP_DEV0_0_PCIEP_STRAP_MISC                                                             0x0070\n#define regRCC_DWNP_DEV0_0_PCIEP_STRAP_MISC_BASE_IDX                                                    2\n#define regRCC_DWNP_DEV0_0_LTR_MSG_INFO_FROM_EP                                                         0x0071\n#define regRCC_DWNP_DEV0_0_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                2\n\n\n\n\n#define regRCC_EP_DEV0_0_EP_PCIE_SCRATCH                                                                0x0040\n#define regRCC_EP_DEV0_0_EP_PCIE_SCRATCH_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_CNTL                                                                   0x0042\n#define regRCC_EP_DEV0_0_EP_PCIE_CNTL_BASE_IDX                                                          2\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_CNTL                                                               0x0043\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_STATUS                                                             0x0044\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_STATUS_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL2                                                               0x0045\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL2_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_BUS_CNTL                                                               0x0046\n#define regRCC_EP_DEV0_0_EP_PCIE_BUS_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_CFG_CNTL                                                               0x0047\n#define regRCC_EP_DEV0_0_EP_PCIE_CFG_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_LTR_CNTL                                                            0x0049\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC                                                             0x004c\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC2                                                            0x004d\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CAP                                                             0x004f\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0x0050\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CNTL                                                            0x0050\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0x0050\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0x0052\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0x0052\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0x0052\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_PME_CONTROL                                                            0x0052\n#define regRCC_EP_DEV0_0_EP_PCIE_PME_CONTROL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_EP_PCIEP_RESERVED                                                              0x0053\n#define regRCC_EP_DEV0_0_EP_PCIEP_RESERVED_BASE_IDX                                                     2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_CNTL                                                                0x0055\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_CNTL_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_REQUESTER_ID                                                        0x0056\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               2\n#define regRCC_EP_DEV0_0_EP_PCIE_ERR_CNTL                                                               0x0057\n#define regRCC_EP_DEV0_0_EP_PCIE_ERR_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL                                                                0x0058\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_LC_SPEED_CNTL                                                          0x0059\n#define regRCC_EP_DEV0_0_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 2\n\n\n\n\n#define regBIF_BX_PF0_MM_INDEX                                                                          0x0000\n#define regBIF_BX_PF0_MM_INDEX_BASE_IDX                                                                 0\n#define regBIF_BX_PF0_MM_DATA                                                                           0x0001\n#define regBIF_BX_PF0_MM_DATA_BASE_IDX                                                                  0\n#define regBIF_BX_PF0_MM_INDEX_HI                                                                       0x0006\n#define regBIF_BX_PF0_MM_INDEX_HI_BASE_IDX                                                              0\n#define regBIF_BX_PF0_RSMU_INDEX                                                                        0x0000\n#define regBIF_BX_PF0_RSMU_INDEX_BASE_IDX                                                               1\n#define regBIF_BX_PF0_RSMU_DATA                                                                         0x0001\n#define regBIF_BX_PF0_RSMU_DATA_BASE_IDX                                                                1\n#define regBIF_BX_PF0_RSMU_INDEX_HI                                                                     0x0002\n#define regBIF_BX_PF0_RSMU_INDEX_HI_BASE_IDX                                                            1\n\n\n\n\n#define regBIF_BX0_CC_BIF_BX_STRAP0                                                                     0x00e2\n#define regBIF_BX0_CC_BIF_BX_STRAP0_BASE_IDX                                                            2\n#define regBIF_BX0_CC_BIF_BX_PINSTRAP0                                                                  0x00e4\n#define regBIF_BX0_CC_BIF_BX_PINSTRAP0_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_MM_INDACCESS_CNTL                                                                0x00e6\n#define regBIF_BX0_BIF_MM_INDACCESS_CNTL_BASE_IDX                                                       2\n#define regBIF_BX0_BUS_CNTL                                                                             0x00e7\n#define regBIF_BX0_BUS_CNTL_BASE_IDX                                                                    2\n#define regBIF_BX0_BIF_SCRATCH0                                                                         0x00e8\n#define regBIF_BX0_BIF_SCRATCH0_BASE_IDX                                                                2\n#define regBIF_BX0_BIF_SCRATCH1                                                                         0x00e9\n#define regBIF_BX0_BIF_SCRATCH1_BASE_IDX                                                                2\n#define regBIF_BX0_BX_RESET_EN                                                                          0x00ed\n#define regBIF_BX0_BX_RESET_EN_BASE_IDX                                                                 2\n#define regBIF_BX0_MM_CFGREGS_CNTL                                                                      0x00ee\n#define regBIF_BX0_MM_CFGREGS_CNTL_BASE_IDX                                                             2\n#define regBIF_BX0_BX_RESET_CNTL                                                                        0x00f0\n#define regBIF_BX0_BX_RESET_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_INTERRUPT_CNTL                                                                       0x00f1\n#define regBIF_BX0_INTERRUPT_CNTL_BASE_IDX                                                              2\n#define regBIF_BX0_INTERRUPT_CNTL2                                                                      0x00f2\n#define regBIF_BX0_INTERRUPT_CNTL2_BASE_IDX                                                             2\n#define regBIF_BX0_CLKREQB_PAD_CNTL                                                                     0x00f8\n#define regBIF_BX0_CLKREQB_PAD_CNTL_BASE_IDX                                                            2\n#define regBIF_BX0_BIF_FEATURES_CONTROL_MISC                                                            0x00fb\n#define regBIF_BX0_BIF_FEATURES_CONTROL_MISC_BASE_IDX                                                   2\n#define regBIF_BX0_HDP_ATOMIC_CONTROL_MISC                                                              0x00fc\n#define regBIF_BX0_HDP_ATOMIC_CONTROL_MISC_BASE_IDX                                                     2\n#define regBIF_BX0_BIF_DOORBELL_CNTL                                                                    0x00fd\n#define regBIF_BX0_BIF_DOORBELL_CNTL_BASE_IDX                                                           2\n#define regBIF_BX0_BIF_DOORBELL_INT_CNTL                                                                0x00fe\n#define regBIF_BX0_BIF_DOORBELL_INT_CNTL_BASE_IDX                                                       2\n#define regBIF_BX0_BIF_FB_EN                                                                            0x0100\n#define regBIF_BX0_BIF_FB_EN_BASE_IDX                                                                   2\n#define regBIF_BX0_BIF_INTR_CNTL                                                                        0x0101\n#define regBIF_BX0_BIF_INTR_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_BIF_MST_TRANS_PENDING_VF                                                             0x0109\n#define regBIF_BX0_BIF_MST_TRANS_PENDING_VF_BASE_IDX                                                    2\n#define regBIF_BX0_BIF_SLV_TRANS_PENDING_VF                                                             0x010a\n#define regBIF_BX0_BIF_SLV_TRANS_PENDING_VF_BASE_IDX                                                    2\n#define regBIF_BX0_BACO_CNTL                                                                            0x010b\n#define regBIF_BX0_BACO_CNTL_BASE_IDX                                                                   2\n#define regBIF_BX0_BIF_BACO_EXIT_TIME0                                                                  0x010c\n#define regBIF_BX0_BIF_BACO_EXIT_TIME0_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER1                                                                 0x010d\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER1_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER2                                                                 0x010e\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER2_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER3                                                                 0x010f\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER3_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER4                                                                 0x0110\n#define regBIF_BX0_BIF_BACO_EXIT_TIMER4_BASE_IDX                                                        2\n#define regBIF_BX0_MEM_TYPE_CNTL                                                                        0x0111\n#define regBIF_BX0_MEM_TYPE_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_CNTL                                                               0x0113\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_CNTL_BASE_IDX                                                      2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_0                                                                  0x0114\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_0_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_1                                                                  0x0115\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_1_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_2                                                                  0x0116\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_2_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_3                                                                  0x0117\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_3_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_4                                                                  0x0118\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_4_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_5                                                                  0x0119\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_5_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_6                                                                  0x011a\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_6_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_7                                                                  0x011b\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_7_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_8                                                                  0x011c\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_8_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_9                                                                  0x011d\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_9_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_10                                                                 0x011e\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_10_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_11                                                                 0x011f\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_11_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_12                                                                 0x0120\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_12_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_13                                                                 0x0121\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_13_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_14                                                                 0x0122\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_14_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_15                                                                 0x0123\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_15_BASE_IDX                                                        2\n#define regBIF_BX0_REMAP_HDP_MEM_FLUSH_CNTL                                                             0x012d\n#define regBIF_BX0_REMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX                                                    2\n#define regBIF_BX0_REMAP_HDP_REG_FLUSH_CNTL                                                             0x012e\n#define regBIF_BX0_REMAP_HDP_REG_FLUSH_CNTL_BASE_IDX                                                    2\n#define regBIF_BX0_BIF_RB_CNTL                                                                          0x012f\n#define regBIF_BX0_BIF_RB_CNTL_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_BASE                                                                          0x0130\n#define regBIF_BX0_BIF_RB_BASE_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_RPTR                                                                          0x0131\n#define regBIF_BX0_BIF_RB_RPTR_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_WPTR                                                                          0x0132\n#define regBIF_BX0_BIF_RB_WPTR_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_HI                                                                  0x0133\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_HI_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_LO                                                                  0x0134\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_LO_BASE_IDX                                                         2\n#define regBIF_BX0_MAILBOX_INDEX                                                                        0x0135\n#define regBIF_BX0_MAILBOX_INDEX_BASE_IDX                                                               2\n#define regBIF_BX0_BIF_MP1_INTR_CTRL                                                                    0x0142\n#define regBIF_BX0_BIF_MP1_INTR_CTRL_BASE_IDX                                                           2\n#define regBIF_BX0_BIF_PERSTB_PAD_CNTL                                                                  0x0146\n#define regBIF_BX0_BIF_PERSTB_PAD_CNTL_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_PX_EN_PAD_CNTL                                                                   0x0147\n#define regBIF_BX0_BIF_PX_EN_PAD_CNTL_BASE_IDX                                                          2\n#define regBIF_BX0_BIF_REFPADKIN_PAD_CNTL                                                               0x0148\n#define regBIF_BX0_BIF_REFPADKIN_PAD_CNTL_BASE_IDX                                                      2\n#define regBIF_BX0_BIF_CLKREQB_PAD_CNTL                                                                 0x0149\n#define regBIF_BX0_BIF_CLKREQB_PAD_CNTL_BASE_IDX                                                        2\n#define regBIF_BX0_BIF_PWRBRK_PAD_CNTL                                                                  0x014a\n#define regBIF_BX0_BIF_PWRBRK_PAD_CNTL_BASE_IDX                                                         2\n\n\n\n\n#define regRCC_DEV0_0_RCC_ERR_INT_CNTL                                                                  0x0086\n#define regRCC_DEV0_0_RCC_ERR_INT_CNTL_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BACO_CNTL_MISC                                                                0x0087\n#define regRCC_DEV0_0_RCC_BACO_CNTL_MISC_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_RESET_EN                                                                      0x0088\n#define regRCC_DEV0_0_RCC_RESET_EN_BASE_IDX                                                             2\n#define regRCC_DEV0_0_RCC_VDM_SUPPORT                                                                   0x0089\n#define regRCC_DEV0_0_RCC_VDM_SUPPORT_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL0                                                            0x008a\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL1                                                            0x008b\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_GPUIOV_REGION                                                                 0x008c\n#define regRCC_DEV0_0_RCC_GPUIOV_REGION_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_GPU_HOSTVM_EN                                                                 0x008d\n#define regRCC_DEV0_0_RCC_GPU_HOSTVM_EN_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_MODE_CNTL                                                         0x008e\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_MODE_CNTL_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_FIRST_VF_OFFSET                                                   0x008f\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_FIRST_VF_OFFSET_BASE_IDX                                          2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_VF_STRIDE                                                         0x008f\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_VF_STRIDE_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE0                                                               0x00be\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE0_BASE_IDX                                                      2\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE1                                                               0x00bf\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE1_BASE_IDX                                                      2\n#define regRCC_DEV0_0_RCC_BUS_CNTL                                                                      0x00c1\n#define regRCC_DEV0_0_RCC_BUS_CNTL_BASE_IDX                                                             2\n#define regRCC_DEV0_0_RCC_CONFIG_CNTL                                                                   0x00c2\n#define regRCC_DEV0_0_RCC_CONFIG_CNTL_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_CONFIG_F0_BASE                                                                0x00c6\n#define regRCC_DEV0_0_RCC_CONFIG_F0_BASE_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_CONFIG_APER_SIZE                                                              0x00c7\n#define regRCC_DEV0_0_RCC_CONFIG_APER_SIZE_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_CONFIG_REG_APER_SIZE                                                          0x00c8\n#define regRCC_DEV0_0_RCC_CONFIG_REG_APER_SIZE_BASE_IDX                                                 2\n#define regRCC_DEV0_0_RCC_XDMA_LO                                                                       0x00c9\n#define regRCC_DEV0_0_RCC_XDMA_LO_BASE_IDX                                                              2\n#define regRCC_DEV0_0_RCC_XDMA_HI                                                                       0x00ca\n#define regRCC_DEV0_0_RCC_XDMA_HI_BASE_IDX                                                              2\n#define regRCC_DEV0_0_RCC_FEATURES_CONTROL_MISC                                                         0x00cb\n#define regRCC_DEV0_0_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL1                                                                  0x00cc\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL1_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST0                                                                  0x00cd\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST0_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST1                                                                  0x00ce\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST1_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL2                                                                  0x00cf\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL2_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_CAPTURE_HOST_BUSNUM                                                           0x00d0\n#define regRCC_DEV0_0_RCC_CAPTURE_HOST_BUSNUM_BASE_IDX                                                  2\n#define regRCC_DEV0_0_RCC_HOST_BUSNUM                                                                   0x00d1\n#define regRCC_DEV0_0_RCC_HOST_BUSNUM_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_HI                                                            0x00d2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_LO                                                            0x00d3\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_HI                                                            0x00d4\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_LO                                                            0x00d5\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_HI                                                            0x00d6\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_LO                                                            0x00d7\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_HI                                                            0x00d8\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_LO                                                            0x00d9\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST0                                                              0x00da\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST0_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST1                                                              0x00db\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST1_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_DEV0_LINK_CNTL                                                                0x00dd\n#define regRCC_DEV0_0_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_CMN_LINK_CNTL                                                                 0x00de\n#define regRCC_DEV0_0_RCC_CMN_LINK_CNTL_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_EP_REQUESTERID_RESTORE                                                        0x00df\n#define regRCC_DEV0_0_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               2\n#define regRCC_DEV0_0_RCC_LTR_LSWITCH_CNTL                                                              0x00e0\n#define regRCC_DEV0_0_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_MH_ARB_CNTL                                                                   0x00e1\n#define regRCC_DEV0_0_RCC_MH_ARB_CNTL_BASE_IDX                                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_LO                                                          0x0400\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_HI                                                          0x0401\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_MSG_DATA                                                         0x0402\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_CONTROL                                                          0x0403\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_LO                                                          0x0404\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_HI                                                          0x0405\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_MSG_DATA                                                         0x0406\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_CONTROL                                                          0x0407\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_LO                                                          0x0408\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_HI                                                          0x0409\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_MSG_DATA                                                         0x040a\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_CONTROL                                                          0x040b\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_LO                                                          0x040c\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_HI                                                          0x040d\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_MSG_DATA                                                         0x040e\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_CONTROL                                                          0x040f\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_GFXMSIX_PBA                                                                    0x0800\n#define regRCC_DEV0_EPF0_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regRCC_STRAP0_RCC_BIF_STRAP0                                                                    0x0000\n#define regRCC_STRAP0_RCC_BIF_STRAP0_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP1                                                                    0x0001\n#define regRCC_STRAP0_RCC_BIF_STRAP1_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP2                                                                    0x0002\n#define regRCC_STRAP0_RCC_BIF_STRAP2_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP3                                                                    0x0003\n#define regRCC_STRAP0_RCC_BIF_STRAP3_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP4                                                                    0x0004\n#define regRCC_STRAP0_RCC_BIF_STRAP4_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP5                                                                    0x0005\n#define regRCC_STRAP0_RCC_BIF_STRAP5_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP6                                                                    0x0006\n#define regRCC_STRAP0_RCC_BIF_STRAP6_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP0                                                              0x0007\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP1                                                              0x0008\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP10                                                             0x0009\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP11                                                             0x000a\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP12                                                             0x000b\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP13                                                             0x000c\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP14                                                             0x000d\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP14_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP2                                                              0x000e\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP3                                                              0x000f\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP4                                                              0x0010\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP5                                                              0x0011\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP6                                                              0x0012\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP7                                                              0x0013\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP8                                                              0x0014\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP9                                                              0x0015\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP0                                                              0x0016\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP1                                                              0x0017\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP13                                                             0x0018\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP14                                                             0x0019\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP15                                                             0x001a\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP16                                                             0x001b\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP17                                                             0x001c\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP18                                                             0x001d\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP2                                                              0x001e\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP26                                                             0x001f\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP26_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP3                                                              0x0020\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP4                                                              0x0021\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP5                                                              0x0022\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP8                                                              0x0024\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP9                                                              0x0025\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP0                                                              0x0026\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP2                                                              0x0032\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP20                                                             0x0033\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP20_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP21                                                             0x0034\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP21_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP22                                                             0x0035\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP22_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP23                                                             0x0036\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP23_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP24                                                             0x0037\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP24_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP25                                                             0x0038\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP25_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP3                                                              0x0039\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP4                                                              0x003a\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP5                                                              0x003b\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP6                                                              0x003c\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP7                                                              0x003d\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     2\n\n\n\n\n#define regBIF_BX_PF0_BIF_BME_STATUS                                                                    0x00eb\n#define regBIF_BX_PF0_BIF_BME_STATUS_BASE_IDX                                                           2\n#define regBIF_BX_PF0_BIF_ATOMIC_ERR_LOG                                                                0x00ec\n#define regBIF_BX_PF0_BIF_ATOMIC_ERR_LOG_BASE_IDX                                                       2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                              0x00f3\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                                     2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                               0x00f4\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                                      2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_CNTL                                                   0x00f5\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                          2\n#define regBIF_BX_PF0_HDP_REG_COHERENCY_FLUSH_CNTL                                                      0x00f6\n#define regBIF_BX_PF0_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                             2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_CNTL                                                      0x00f7\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                             2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                 0x00f9\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                                        2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                            0x00fa\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                                   2\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_REQ                                                                 0x0106\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_REQ_BASE_IDX                                                        2\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_DONE                                                                0x0107\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_DONE_BASE_IDX                                                       2\n#define regBIF_BX_PF0_BIF_TRANS_PENDING                                                                 0x0108\n#define regBIF_BX_PF0_BIF_TRANS_PENDING_BASE_IDX                                                        2\n#define regBIF_BX_PF0_NBIF_GFX_ADDR_LUT_BYPASS                                                          0x0112\n#define regBIF_BX_PF0_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                                 2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW0                                                            0x0136\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW1                                                            0x0137\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW2                                                            0x0138\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW3                                                            0x0139\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW0                                                            0x013a\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW1                                                            0x013b\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW2                                                            0x013c\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW3                                                            0x013d\n#define regBIF_BX_PF0_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                                   2\n#define regBIF_BX_PF0_MAILBOX_CONTROL                                                                   0x013e\n#define regBIF_BX_PF0_MAILBOX_CONTROL_BASE_IDX                                                          2\n#define regBIF_BX_PF0_MAILBOX_INT_CNTL                                                                  0x013f\n#define regBIF_BX_PF0_MAILBOX_INT_CNTL_BASE_IDX                                                         2\n#define regBIF_BX_PF0_BIF_VMHV_MAILBOX                                                                  0x0140\n#define regBIF_BX_PF0_BIF_VMHV_MAILBOX_BASE_IDX                                                         2\n#define regBIF_BX_PF0_PARTITION_COMPUTE_CAP                                                             0x0161\n#define regBIF_BX_PF0_PARTITION_COMPUTE_CAP_BASE_IDX                                                    2\n#define regBIF_BX_PF0_PARTITION_MEM_CAP                                                                 0x0162\n#define regBIF_BX_PF0_PARTITION_MEM_CAP_BASE_IDX                                                        2\n#define regBIF_BX_PF0_PARTITION_COMPUTE_STATUS                                                          0x0163\n#define regBIF_BX_PF0_PARTITION_COMPUTE_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_PF0_PARTITION_MEM_STATUS                                                              0x0164\n#define regBIF_BX_PF0_PARTITION_MEM_STATUS_BASE_IDX                                                     2\n\n\n\n\n#define regRCC_DEV0_EPF0_RCC_ERR_LOG                                                                    0x0085\n#define regRCC_DEV0_EPF0_RCC_ERR_LOG_BASE_IDX                                                           2\n#define regRCC_DEV0_EPF0_RCC_DOORBELL_APER_EN                                                           0x00c0\n#define regRCC_DEV0_EPF0_RCC_DOORBELL_APER_EN_BASE_IDX                                                  2\n#define regRCC_DEV0_EPF0_RCC_CONFIG_MEMSIZE                                                             0x00c3\n#define regRCC_DEV0_EPF0_RCC_CONFIG_MEMSIZE_BASE_IDX                                                    2\n#define regRCC_DEV0_EPF0_RCC_CONFIG_RESERVED                                                            0x00c4\n#define regRCC_DEV0_EPF0_RCC_CONFIG_RESERVED_BASE_IDX                                                   2\n#define regRCC_DEV0_EPF0_RCC_IOV_FUNC_IDENTIFIER                                                        0x00c5\n#define regRCC_DEV0_EPF0_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                               2\n\n\n\n\n#define regGDC0_A2S_CNTL_CL0 0x0000\n#define regGDC0_A2S_CNTL_CL0_BASE_IDX 3\n#define regGDC0_A2S_CNTL_CL1 0x0001\n#define regGDC0_A2S_CNTL_CL1_BASE_IDX 3\n#define regGDC0_A2S_CNTL3_CL0 0x0018\n#define regGDC0_A2S_CNTL3_CL0_BASE_IDX 3\n#define regGDC0_A2S_CNTL3_CL1 0x0019\n#define regGDC0_A2S_CNTL3_CL1_BASE_IDX 3\n#define regGDC0_A2S_CNTL_SW0 0x0030\n#define regGDC0_A2S_CNTL_SW0_BASE_IDX 3\n#define regGDC0_A2S_CNTL_SW1 0x0031\n#define regGDC0_A2S_CNTL_SW1_BASE_IDX 3\n#define regGDC0_A2S_CNTL_SW2 0x0032\n#define regGDC0_A2S_CNTL_SW2_BASE_IDX 3\n#define regGDC0_A2S_TAG_ALLOC_0 0x003d\n#define regGDC0_A2S_TAG_ALLOC_0_BASE_IDX 3\n#define regGDC0_A2S_TAG_ALLOC_1 0x003e\n#define regGDC0_A2S_TAG_ALLOC_1_BASE_IDX 3\n#define regGDC0_A2S_MISC_CNTL 0x0041\n#define regGDC0_A2S_MISC_CNTL_BASE_IDX 3\n#define regGDC0_SHUB_REGS_IF_CTL 0x0043\n#define regGDC0_SHUB_REGS_IF_CTL_BASE_IDX 3\n#define regGDC0_NGDC_MGCG_CTRL 0x004a\n#define regGDC0_NGDC_MGCG_CTRL_BASE_IDX 3\n#define regGDC0_NGDC_RESERVED_0 0x004b\n#define regGDC0_NGDC_RESERVED_0_BASE_IDX 3\n#define regGDC0_NGDC_RESERVED_1 0x004c\n#define regGDC0_NGDC_RESERVED_1_BASE_IDX 3\n#define regGDC0_NBIF_GFX_DOORBELL_STATUS 0x004f\n#define regGDC0_NBIF_GFX_DOORBELL_STATUS_BASE_IDX 3\n#define regGDC0_ATDMA_MISC_CNTL 0x005d\n#define regGDC0_ATDMA_MISC_CNTL_BASE_IDX 3\n#define regGDC0_S2A_MISC_CNTL 0x005f\n#define regGDC0_S2A_MISC_CNTL_BASE_IDX 3\n#define regGDC0_NGDC_PG_MISC_CTRL 0x0078\n#define regGDC0_NGDC_PG_MISC_CTRL_BASE_IDX 3\n#define regGDC0_NGDC_PGMST_CTRL 0x0079\n#define regGDC0_NGDC_PGMST_CTRL_BASE_IDX 3\n#define regGDC0_NGDC_PGSLV_CTRL 0x007a\n#define regGDC0_NGDC_PGSLV_CTRL_BASE_IDX 3\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF0_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF0_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF0_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF0_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF0_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF0_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF0_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF0_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF0_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF0_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF0_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF0_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF0_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF0_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF0_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF0_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF0_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF0_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF0_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF0_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF0_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF0_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF0_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF0_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC_ENH_CAP_LIST                                                       0x0110\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG1                                                      0x0114\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG2                                                      0x0118\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CNTL                                                          0x011c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_STATUS                                                        0x011e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CAP                                                      0x0120\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CNTL                                                     0x0124\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_STATUS                                                   0x012a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CAP                                                      0x012c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CNTL                                                     0x0130\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_STATUS                                                   0x0136\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                           0x0140\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW1                                                    0x0144\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW2                                                    0x0148\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_SECONDARY_ENH_CAP_LIST                                                0x0270\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LINK_CNTL3                                                            0x0274\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_ERROR_STATUS                                                     0x0278\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_0_EQUALIZATION_CNTL                                              0x027c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_1_EQUALIZATION_CNTL                                              0x027e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_2_EQUALIZATION_CNTL                                              0x0280\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_3_EQUALIZATION_CNTL                                              0x0282\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_4_EQUALIZATION_CNTL                                              0x0284\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_5_EQUALIZATION_CNTL                                              0x0286\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_6_EQUALIZATION_CNTL                                              0x0288\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_7_EQUALIZATION_CNTL                                              0x028a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_8_EQUALIZATION_CNTL                                              0x028c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_9_EQUALIZATION_CNTL                                              0x028e\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_10_EQUALIZATION_CNTL                                             0x0290\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_11_EQUALIZATION_CNTL                                             0x0292\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_12_EQUALIZATION_CNTL                                             0x0294\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_13_EQUALIZATION_CNTL                                             0x0296\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_14_EQUALIZATION_CNTL                                             0x0298\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LANE_15_EQUALIZATION_CNTL                                             0x029a\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_ENH_CAP_LIST                                                      0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CAP                                                               0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ATS_CNTL                                                              0x02b6\n#define cfgPCIE_PAGE_REQ_ENH_CAP_LIST                                                                   0x02c0\n#define cfgPCIE_PAGE_REQ_CNTL                                                                           0x02c4\n#define cfgPCIE_PAGE_REQ_STATUS                                                                         0x02c6\n#define cfgPCIE_OUTSTAND_PAGE_REQ_CAPACITY                                                              0x02c8\n#define cfgPCIE_OUTSTAND_PAGE_REQ_ALLOC                                                                 0x02cc\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ENH_CAP_LIST                                                       0x02f0\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CAP                                                                0x02f4\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_CNTL                                                               0x02f6\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR0                                                              0x02f8\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR1                                                              0x02fc\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_RCV0                                                               0x0300\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_RCV1                                                               0x0304\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL0                                                         0x0308\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL1                                                         0x030c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_0                                               0x0310\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_1                                               0x0314\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LTR_ENH_CAP_LIST                                                      0x0320\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_LTR_CAP                                                               0x0324\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_ARI_CNTL                                                              0x032e\n#define cfgPCIE_SRIOV_ENH_CAP_LIST                                                                      0x0330\n#define cfgPCIE_SRIOV_CAP                                                                               0x0334\n#define cfgPCIE_SRIOV_CONTROL                                                                           0x0338\n#define cfgPCIE_SRIOV_STATUS                                                                            0x033a\n#define cfgPCIE_SRIOV_INITIAL_VFS                                                                       0x033c\n#define cfgPCIE_SRIOV_TOTAL_VFS                                                                         0x033e\n#define cfgPCIE_SRIOV_NUM_VFS                                                                           0x0340\n#define cfgPCIE_SRIOV_FUNC_DEP_LINK                                                                     0x0342\n#define cfgPCIE_SRIOV_FIRST_VF_OFFSET                                                                   0x0344\n#define cfgPCIE_SRIOV_VF_STRIDE                                                                         0x0346\n#define cfgPCIE_SRIOV_VF_DEVICE_ID                                                                      0x034a\n#define cfgPCIE_SRIOV_SUPPORTED_PAGE_SIZE                                                               0x034c\n#define cfgPCIE_SRIOV_SYSTEM_PAGE_SIZE                                                                  0x0350\n#define cfgPCIE_SRIOV_VF_BASE_ADDR_0                                                                    0x0354\n#define cfgPCIE_SRIOV_VF_BASE_ADDR_1                                                                    0x0358\n#define cfgPCIE_SRIOV_VF_BASE_ADDR_2                                                                    0x035c\n#define cfgPCIE_SRIOV_VF_BASE_ADDR_3                                                                    0x0360\n#define cfgPCIE_SRIOV_VF_BASE_ADDR_4                                                                    0x0364\n#define cfgPCIE_SRIOV_VF_BASE_ADDR_5                                                                    0x0368\n#define cfgPCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                                                   0x036c\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_DLF_ENH_CAP_LIST                                                      0x0400\n#define cfgBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_CAP                                                      0x0404\n#define cfgBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_STATUS                                                   0x0408\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_PHY_16GT_ENH_CAP_LIST                                                 0x0410\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP_16GT                                                              0x0414\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL_16GT                                                             0x0418\n#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS_16GT                                                           0x041c\n#define cfgBIF_CFG_DEV0_EPF0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                          0x0420\n#define cfgBIF_CFG_DEV0_EPF0_RTM1_PARITY_MISMATCH_STATUS_16GT                                           0x0424\n#define cfgBIF_CFG_DEV0_EPF0_RTM2_PARITY_MISMATCH_STATUS_16GT                                           0x0428\n#define cfgBIF_CFG_DEV0_EPF0_LANE_0_EQUALIZATION_CNTL_16GT                                              0x0430\n#define cfgBIF_CFG_DEV0_EPF0_LANE_1_EQUALIZATION_CNTL_16GT                                              0x0431\n#define cfgBIF_CFG_DEV0_EPF0_LANE_2_EQUALIZATION_CNTL_16GT                                              0x0432\n#define cfgBIF_CFG_DEV0_EPF0_LANE_3_EQUALIZATION_CNTL_16GT                                              0x0433\n#define cfgBIF_CFG_DEV0_EPF0_LANE_4_EQUALIZATION_CNTL_16GT                                              0x0434\n#define cfgBIF_CFG_DEV0_EPF0_LANE_5_EQUALIZATION_CNTL_16GT                                              0x0435\n#define cfgBIF_CFG_DEV0_EPF0_LANE_6_EQUALIZATION_CNTL_16GT                                              0x0436\n#define cfgBIF_CFG_DEV0_EPF0_LANE_7_EQUALIZATION_CNTL_16GT                                              0x0437\n#define cfgBIF_CFG_DEV0_EPF0_LANE_8_EQUALIZATION_CNTL_16GT                                              0x0438\n#define cfgBIF_CFG_DEV0_EPF0_LANE_9_EQUALIZATION_CNTL_16GT                                              0x0439\n#define cfgBIF_CFG_DEV0_EPF0_LANE_10_EQUALIZATION_CNTL_16GT                                             0x043a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_11_EQUALIZATION_CNTL_16GT                                             0x043b\n#define cfgBIF_CFG_DEV0_EPF0_LANE_12_EQUALIZATION_CNTL_16GT                                             0x043c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_13_EQUALIZATION_CNTL_16GT                                             0x043d\n#define cfgBIF_CFG_DEV0_EPF0_LANE_14_EQUALIZATION_CNTL_16GT                                             0x043e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_15_EQUALIZATION_CNTL_16GT                                             0x043f\n#define cfgBIF_CFG_DEV0_EPF0_PCIE_MARGINING_ENH_CAP_LIST                                                0x0450\n#define cfgBIF_CFG_DEV0_EPF0_MARGINING_PORT_CAP                                                         0x0454\n#define cfgBIF_CFG_DEV0_EPF0_MARGINING_PORT_STATUS                                                      0x0456\n#define cfgBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_CNTL                                                 0x0458\n#define cfgBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_STATUS                                               0x045a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_CNTL                                                 0x045c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_STATUS                                               0x045e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_CNTL                                                 0x0460\n#define cfgBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_STATUS                                               0x0462\n#define cfgBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_CNTL                                                 0x0464\n#define cfgBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_STATUS                                               0x0466\n#define cfgBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_CNTL                                                 0x0468\n#define cfgBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_STATUS                                               0x046a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_CNTL                                                 0x046c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_STATUS                                               0x046e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_CNTL                                                 0x0470\n#define cfgBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_STATUS                                               0x0472\n#define cfgBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_CNTL                                                 0x0474\n#define cfgBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_STATUS                                               0x0476\n#define cfgBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_CNTL                                                 0x0478\n#define cfgBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_STATUS                                               0x047a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_CNTL                                                 0x047c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_STATUS                                               0x047e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_CNTL                                                0x0480\n#define cfgBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_STATUS                                              0x0482\n#define cfgBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_CNTL                                                0x0484\n#define cfgBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_STATUS                                              0x0486\n#define cfgBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_CNTL                                                0x0488\n#define cfgBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_STATUS                                              0x048a\n#define cfgBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_CNTL                                                0x048c\n#define cfgBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_STATUS                                              0x048e\n#define cfgBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_CNTL                                                0x0490\n#define cfgBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_STATUS                                              0x0492\n#define cfgBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_CNTL                                                0x0494\n#define cfgBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_STATUS                                              0x0496\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CAP_32GT                                                              0x0504\n#define cfgBIF_CFG_DEV0_EPF0_LINK_CNTL_32GT                                                             0x0508\n#define cfgBIF_CFG_DEV0_EPF0_LINK_STATUS_32GT                                                           0x050c\n#define cfgPCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV                                                     0x0700\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV                                                              0x0704\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW                                                 0x0708\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE                                                  0x070c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS                                                  0x0710\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL                                                0x0714\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0                                                0x0718\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1                                                0x071c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2                                                0x0720\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT                                                      0x0724\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB                                                     0x0728\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION                                                       0x0730\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE                                         0x0734\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB                                                       0x0738\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB                                                       0x073c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB                                                       0x0740\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB                                                       0x0744\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB                                                       0x0748\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB                                                       0x074c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB                                                       0x0750\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB                                                       0x0754\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB                                                       0x0758\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB                                                       0x075c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB                                                      0x0760\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB                                                      0x0764\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB                                                      0x0768\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB                                                      0x076c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB                                                      0x0770\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB                                                      0x0774\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB                                                      0x0778\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB                                                      0x077c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB                                                      0x0780\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB                                                      0x0784\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB                                                      0x0788\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB                                                      0x078c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB                                                      0x0790\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB                                                      0x0794\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB                                                      0x0798\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB                                                      0x079c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB                                                      0x07a0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB                                                      0x07a4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB                                                      0x07a8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB                                                      0x07ac\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB                                                      0x07b0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS                                                      0x07c0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS1                                                     0x07c4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS2                                                     0x07c8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS3                                                     0x07cc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS4                                                     0x07d0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW0                                                  0x07f0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW1                                                  0x07f4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW2                                                  0x07f8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW3                                                  0x07fc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW4                                                  0x0800\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW5                                                  0x0804\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW6                                                  0x0808\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW7                                                  0x080c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW8                                                  0x0810\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0                                                  0x0820\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1                                                  0x0824\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2                                                  0x0828\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3                                                  0x082c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4                                                  0x0830\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5                                                  0x0834\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6                                                  0x0838\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7                                                  0x083c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8                                                  0x0840\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW0                                                  0x0850\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW1                                                  0x0854\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW2                                                  0x0858\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW3                                                  0x085c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW4                                                  0x0860\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW5                                                  0x0864\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW6                                                  0x0868\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW7                                                  0x086c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW8                                                  0x0870\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW0                                                  0x0880\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW1                                                  0x0884\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW2                                                  0x0888\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW3                                                  0x088c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW4                                                  0x0890\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW5                                                  0x0894\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW6                                                  0x0898\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW7                                                  0x089c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW8                                                  0x08a0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW0                                                  0x08b0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW1                                                  0x08b4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW2                                                  0x08b8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW3                                                  0x08bc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW4                                                  0x08c0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW5                                                  0x08c4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW6                                                  0x08c8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW7                                                  0x08cc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW8                                                  0x08d0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW0                                                  0x08e0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW1                                                  0x08e4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW2                                                  0x08e8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW3                                                  0x08ec\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW4                                                  0x08f0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW5                                                  0x08f4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW6                                                  0x08f8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW7                                                  0x08fc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW8                                                  0x0900\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW0                                                  0x0910\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW1                                                  0x0914\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW2                                                  0x0918\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW3                                                  0x091c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW4                                                  0x0920\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW5                                                  0x0924\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW6                                                  0x0928\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW7                                                  0x092c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW8                                                  0x0930\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW0                                                  0x0940\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW1                                                  0x0944\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW2                                                  0x0948\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW3                                                  0x094c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW4                                                  0x0950\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW5                                                  0x0954\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW6                                                  0x0958\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW7                                                  0x095c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW8                                                  0x0960\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW0                                                  0x0970\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW1                                                  0x0974\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW2                                                  0x0978\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW3                                                  0x097c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW4                                                  0x0980\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW5                                                  0x0984\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW6                                                  0x0988\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW7                                                  0x098c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW8                                                  0x0990\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW0                                                  0x09a0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW1                                                  0x09a4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW2                                                  0x09a8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW3                                                  0x09ac\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW4                                                  0x09b0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW5                                                  0x09b4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW6                                                  0x09b8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW7                                                  0x09bc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW8                                                  0x09c0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW0                                                 0x09d0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW1                                                 0x09d4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW2                                                 0x09d8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW3                                                 0x09dc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW4                                                 0x09e0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW5                                                 0x09e4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW6                                                 0x09e8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW7                                                 0x09ec\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW8                                                 0x09f0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW0                                                 0x0a00\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW1                                                 0x0a04\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW2                                                 0x0a08\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW3                                                 0x0a0c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW4                                                 0x0a10\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW5                                                 0x0a14\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW6                                                 0x0a18\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW7                                                 0x0a1c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW8                                                 0x0a20\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW0                                                  0x0a30\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW1                                                  0x0a34\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW2                                                  0x0a38\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW3                                                  0x0a3c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW4                                                  0x0a40\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW5                                                  0x0a44\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW6                                                  0x0a48\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW7                                                  0x0a4c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW8                                                  0x0a50\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW0                                                  0x0a60\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW1                                                  0x0a64\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW2                                                  0x0a68\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW3                                                  0x0a6c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW4                                                  0x0a70\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW5                                                  0x0a74\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW6                                                  0x0a78\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW7                                                  0x0a7c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW8                                                  0x0a80\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW0                                                  0x0a90\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW1                                                  0x0a94\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW2                                                  0x0a98\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW3                                                  0x0a9c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW4                                                  0x0aa0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW5                                                  0x0aa4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW6                                                  0x0aa8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW7                                                  0x0aac\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW8                                                  0x0ab0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW0                                                  0x0ac0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW1                                                  0x0ac4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW2                                                  0x0ac8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW3                                                  0x0acc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW4                                                  0x0ad0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW5                                                  0x0ad4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW6                                                  0x0ad8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW7                                                  0x0adc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW8                                                  0x0ae0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW0                                                  0x0af0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW1                                                  0x0af4\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW2                                                  0x0af8\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW3                                                  0x0afc\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW4                                                  0x0b00\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW5                                                  0x0b04\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW6                                                  0x0b08\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW7                                                  0x0b0c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW8                                                  0x0b10\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW0                                                  0x0b20\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW1                                                  0x0b24\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW2                                                  0x0b28\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW3                                                  0x0b2c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW4                                                  0x0b30\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW5                                                  0x0b34\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW6                                                  0x0b38\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW7                                                  0x0b3c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW8                                                  0x0b40\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW0                                                  0x0b50\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW1                                                  0x0b54\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW2                                                  0x0b58\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW3                                                  0x0b5c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW4                                                  0x0b60\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW5                                                  0x0b64\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW6                                                  0x0b68\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW7                                                  0x0b6c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW8                                                  0x0b70\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW0                                                  0x0b80\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW1                                                  0x0b84\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW2                                                  0x0b88\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW3                                                  0x0b8c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW4                                                  0x0b90\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW5                                                  0x0b94\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW6                                                  0x0b98\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW7                                                  0x0b9c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW8                                                  0x0ba0\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A0_7_INTR_ENABLE                                        0x0c00\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A8_15_INTR_ENABLE                                       0x0c04\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B0_7_INTR_ENABLE                                        0x0c08\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B8_15_INTR_ENABLE                                       0x0c0c\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A0_7_INTR_STATUS                                        0x0c10\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A8_15_INTR_STATUS                                       0x0c14\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B0_7_INTR_STATUS                                        0x0c18\n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B8_15_INTR_STATUS                                       0x0c1c\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF1_VENDOR_ID                                                                  0x0000\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_ID                                                                  0x0002\n#define cfgBIF_CFG_DEV0_EPF1_COMMAND                                                                    0x0004\n#define cfgBIF_CFG_DEV0_EPF1_STATUS                                                                     0x0006\n#define cfgBIF_CFG_DEV0_EPF1_REVISION_ID                                                                0x0008\n#define cfgBIF_CFG_DEV0_EPF1_PROG_INTERFACE                                                             0x0009\n#define cfgBIF_CFG_DEV0_EPF1_SUB_CLASS                                                                  0x000a\n#define cfgBIF_CFG_DEV0_EPF1_BASE_CLASS                                                                 0x000b\n#define cfgBIF_CFG_DEV0_EPF1_CACHE_LINE                                                                 0x000c\n#define cfgBIF_CFG_DEV0_EPF1_LATENCY                                                                    0x000d\n#define cfgBIF_CFG_DEV0_EPF1_HEADER                                                                     0x000e\n#define cfgBIF_CFG_DEV0_EPF1_BIST                                                                       0x000f\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_1                                                                0x0010\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_2                                                                0x0014\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_3                                                                0x0018\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_4                                                                0x001c\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_5                                                                0x0020\n#define cfgBIF_CFG_DEV0_EPF1_BASE_ADDR_6                                                                0x0024\n#define cfgBIF_CFG_DEV0_EPF1_CARDBUS_CIS_PTR                                                            0x0028\n#define cfgBIF_CFG_DEV0_EPF1_ADAPTER_ID                                                                 0x002c\n#define cfgBIF_CFG_DEV0_EPF1_ROM_BASE_ADDR                                                              0x0030\n#define cfgBIF_CFG_DEV0_EPF1_CAP_PTR                                                                    0x0034\n#define cfgBIF_CFG_DEV0_EPF1_INTERRUPT_LINE                                                             0x003c\n#define cfgBIF_CFG_DEV0_EPF1_INTERRUPT_PIN                                                              0x003d\n#define cfgBIF_CFG_DEV0_EPF1_MIN_GRANT                                                                  0x003e\n#define cfgBIF_CFG_DEV0_EPF1_MAX_LATENCY                                                                0x003f\n#define cfgBIF_CFG_DEV0_EPF1_VENDOR_CAP_LIST                                                            0x0048\n#define cfgBIF_CFG_DEV0_EPF1_ADAPTER_ID_W                                                               0x004c\n#define cfgBIF_CFG_DEV0_EPF1_PMI_CAP_LIST                                                               0x0050\n#define cfgBIF_CFG_DEV0_EPF1_PMI_CAP                                                                    0x0052\n#define cfgBIF_CFG_DEV0_EPF1_PMI_STATUS_CNTL                                                            0x0054\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CAP_LIST                                                              0x0064\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CAP                                                                   0x0066\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CAP                                                                 0x0068\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CNTL                                                                0x006c\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_STATUS                                                              0x006e\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP                                                                   0x0070\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL                                                                  0x0074\n#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS                                                                0x0076\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CAP2                                                                0x0088\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_CNTL2                                                               0x008c\n#define cfgBIF_CFG_DEV0_EPF1_DEVICE_STATUS2                                                             0x008e\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CAP2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_EPF1_LINK_CNTL2                                                                 0x0094\n#define cfgBIF_CFG_DEV0_EPF1_LINK_STATUS2                                                               0x0096\n#define cfgBIF_CFG_DEV0_EPF1_MSI_CAP_LIST                                                               0x00a0\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_CNTL                                                               0x00a2\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_LO                                                            0x00a4\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_HI                                                            0x00a8\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_DATA                                                               0x00a8\n#define cfgBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA                                                           0x00aa\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MASK                                                                   0x00ac\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MSG_DATA_64                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA_64                                                        0x00ae\n#define cfgBIF_CFG_DEV0_EPF1_MSI_MASK_64                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF1_MSI_PENDING                                                                0x00b0\n#define cfgBIF_CFG_DEV0_EPF1_MSI_PENDING_64                                                             0x00b4\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_CAP_LIST                                                              0x00c0\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_MSG_CNTL                                                              0x00c2\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_TABLE                                                                 0x00c4\n#define cfgBIF_CFG_DEV0_EPF1_MSIX_PBA                                                                   0x00c8\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x0100\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR                                                   0x0104\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC1                                                      0x0108\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC2                                                      0x010c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x0150\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_STATUS                                                     0x0154\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_MASK                                                       0x0158\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_SEVERITY                                                   0x015c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_STATUS                                                       0x0160\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_MASK                                                         0x0164\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_CAP_CNTL                                                      0x0168\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG0                                                              0x016c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG1                                                              0x0170\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG2                                                              0x0174\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG3                                                              0x0178\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG0                                                       0x0188\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG1                                                       0x018c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG2                                                       0x0190\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG3                                                       0x0194\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR_ENH_CAP_LIST                                                      0x0200\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR1_CAP                                                              0x0204\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR1_CNTL                                                             0x0208\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR2_CAP                                                              0x020c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR2_CNTL                                                             0x0210\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR3_CAP                                                              0x0214\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR3_CNTL                                                             0x0218\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR4_CAP                                                              0x021c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR4_CNTL                                                             0x0220\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR5_CAP                                                              0x0224\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR5_CNTL                                                             0x0228\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR6_CAP                                                              0x022c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_BAR6_CNTL                                                             0x0230\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x0240\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA_SELECT                                                0x0244\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA                                                       0x0248\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_CAP                                                        0x024c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_ENH_CAP_LIST                                                      0x0250\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_CAP                                                               0x0254\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_LATENCY_INDICATOR                                                 0x0258\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_STATUS                                                            0x025c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_CNTL                                                              0x025e\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x0260\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x0261\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x0262\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x0263\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x0264\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x0265\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x0266\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x0267\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_ENH_CAP_LIST                                                      0x02a0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_CAP                                                               0x02a4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ACS_CNTL                                                              0x02a6\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_ENH_CAP_LIST                                                    0x02d0\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_CAP                                                             0x02d4\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_PASID_CNTL                                                            0x02d6\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_ENH_CAP_LIST                                                      0x0328\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_CAP                                                               0x032c\n#define cfgBIF_CFG_DEV0_EPF1_PCIE_ARI_CNTL                                                              0x032e\n\n\n\n\n#define regBIF_CFG_DEV0_RC0_VENDOR_ID                                                                   0x0000\n#define regBIF_CFG_DEV0_RC0_VENDOR_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DEVICE_ID                                                                   0x0000\n#define regBIF_CFG_DEV0_RC0_DEVICE_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_COMMAND                                                                     0x0001\n#define regBIF_CFG_DEV0_RC0_COMMAND_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_STATUS                                                                      0x0001\n#define regBIF_CFG_DEV0_RC0_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_REVISION_ID                                                                 0x0002\n#define regBIF_CFG_DEV0_RC0_REVISION_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PROG_INTERFACE                                                              0x0002\n#define regBIF_CFG_DEV0_RC0_PROG_INTERFACE_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SUB_CLASS                                                                   0x0002\n#define regBIF_CFG_DEV0_RC0_SUB_CLASS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_BASE_CLASS                                                                  0x0002\n#define regBIF_CFG_DEV0_RC0_BASE_CLASS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_CACHE_LINE                                                                  0x0003\n#define regBIF_CFG_DEV0_RC0_CACHE_LINE_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LATENCY                                                                     0x0003\n#define regBIF_CFG_DEV0_RC0_LATENCY_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_HEADER                                                                      0x0003\n#define regBIF_CFG_DEV0_RC0_HEADER_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_BIST                                                                        0x0003\n#define regBIF_CFG_DEV0_RC0_BIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_1                                                                 0x0004\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_1_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_2                                                                 0x0005\n#define regBIF_CFG_DEV0_RC0_BASE_ADDR_2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SUB_BUS_NUMBER_LATENCY                                                      0x0006\n#define regBIF_CFG_DEV0_RC0_SUB_BUS_NUMBER_LATENCY_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT                                                               0x0007\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SECONDARY_STATUS                                                            0x0007\n#define regBIF_CFG_DEV0_RC0_SECONDARY_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MEM_BASE_LIMIT                                                              0x0008\n#define regBIF_CFG_DEV0_RC0_MEM_BASE_LIMIT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_LIMIT                                                             0x0009\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_LIMIT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_UPPER                                                             0x000a\n#define regBIF_CFG_DEV0_RC0_PREF_BASE_UPPER_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PREF_LIMIT_UPPER                                                            0x000b\n#define regBIF_CFG_DEV0_RC0_PREF_LIMIT_UPPER_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT_HI                                                            0x000c\n#define regBIF_CFG_DEV0_RC0_IO_BASE_LIMIT_HI_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_CAP_PTR                                                                     0x000d\n#define regBIF_CFG_DEV0_RC0_CAP_PTR_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_ROM_BASE_ADDR                                                               0x000e\n#define regBIF_CFG_DEV0_RC0_ROM_BASE_ADDR_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_LINE                                                              0x000f\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_LINE_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_PIN                                                               0x000f\n#define regBIF_CFG_DEV0_RC0_INTERRUPT_PIN_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_IRQ_BRIDGE_CNTL                                                             0x000f\n#define regBIF_CFG_DEV0_RC0_IRQ_BRIDGE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_EXT_BRIDGE_CNTL                                                             0x0010\n#define regBIF_CFG_DEV0_RC0_EXT_BRIDGE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PMI_CAP_LIST                                                                0x0014\n#define regBIF_CFG_DEV0_RC0_PMI_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PMI_CAP                                                                     0x0014\n#define regBIF_CFG_DEV0_RC0_PMI_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PMI_STATUS_CNTL                                                             0x0015\n#define regBIF_CFG_DEV0_RC0_PMI_STATUS_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP_LIST                                                               0x0016\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP                                                                    0x0016\n#define regBIF_CFG_DEV0_RC0_PCIE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP                                                                  0x0017\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL                                                                 0x0018\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS                                                               0x0018\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CAP                                                                    0x0019\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL                                                                   0x001a\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS                                                                 0x001a\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP                                                                    0x001b\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL                                                                   0x001c\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS                                                                 0x001c\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_ROOT_CNTL                                                                   0x001d\n#define regBIF_CFG_DEV0_RC0_ROOT_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_ROOT_CAP                                                                    0x001d\n#define regBIF_CFG_DEV0_RC0_ROOT_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_ROOT_STATUS                                                                 0x001e\n#define regBIF_CFG_DEV0_RC0_ROOT_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP2                                                                 0x001f\n#define regBIF_CFG_DEV0_RC0_DEVICE_CAP2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL2                                                                0x0020\n#define regBIF_CFG_DEV0_RC0_DEVICE_CNTL2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS2                                                              0x0020\n#define regBIF_CFG_DEV0_RC0_DEVICE_STATUS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CAP2                                                                   0x0021\n#define regBIF_CFG_DEV0_RC0_LINK_CAP2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL2                                                                  0x0022\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS2                                                                0x0022\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP2                                                                   0x0023\n#define regBIF_CFG_DEV0_RC0_SLOT_CAP2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL2                                                                  0x0024\n#define regBIF_CFG_DEV0_RC0_SLOT_CNTL2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS2                                                                0x0024\n#define regBIF_CFG_DEV0_RC0_SLOT_STATUS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_CAP_LIST                                                                0x0028\n#define regBIF_CFG_DEV0_RC0_MSI_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_CNTL                                                                0x0028\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_LO                                                             0x0029\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_LO_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_HI                                                             0x002a\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_HI_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA                                                                0x002a\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA                                                            0x002a\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA_64                                                             0x002b\n#define regBIF_CFG_DEV0_RC0_MSI_MSG_DATA_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA_64                                                         0x002b\n#define regBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SSID_CAP_LIST                                                               0x0030\n#define regBIF_CFG_DEV0_RC0_SSID_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_SSID_CAP                                                                    0x0031\n#define regBIF_CFG_DEV0_RC0_SSID_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x0040\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_HDR                                                    0x0041\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC1                                                       0x0042\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC1_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC2                                                       0x0043\n#define regBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VC_ENH_CAP_LIST                                                        0x0044\n#define regBIF_CFG_DEV0_RC0_PCIE_VC_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG1                                                       0x0045\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG2                                                       0x0046\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CNTL                                                           0x0047\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_STATUS                                                         0x0047\n#define regBIF_CFG_DEV0_RC0_PCIE_PORT_VC_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CAP                                                       0x0048\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CNTL                                                      0x0049\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_STATUS                                                    0x004a\n#define regBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CAP                                                       0x004b\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CNTL                                                      0x004c\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_STATUS                                                    0x004d\n#define regBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x0050\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW1                                                     0x0051\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW2                                                     0x0052\n#define regBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x0054\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_STATUS                                                      0x0055\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_MASK                                                        0x0056\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_SEVERITY                                                    0x0057\n#define regBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_STATUS                                                        0x0058\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_MASK                                                          0x0059\n#define regBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_CAP_CNTL                                                       0x005a\n#define regBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG0                                                               0x005b\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG0_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG1                                                               0x005c\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG2                                                               0x005d\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG3                                                               0x005e\n#define regBIF_CFG_DEV0_RC0_PCIE_HDR_LOG3_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_CMD                                                           0x005f\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_CMD_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_STATUS                                                        0x0060\n#define regBIF_CFG_DEV0_RC0_PCIE_ROOT_ERR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ERR_SRC_ID                                                             0x0061\n#define regBIF_CFG_DEV0_RC0_PCIE_ERR_SRC_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG0                                                        0x0062\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG0_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG1                                                        0x0063\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG2                                                        0x0064\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG3                                                        0x0065\n#define regBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG3_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x009c\n#define regBIF_CFG_DEV0_RC0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LINK_CNTL3                                                             0x009d\n#define regBIF_CFG_DEV0_RC0_PCIE_LINK_CNTL3_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_ERROR_STATUS                                                      0x009e\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_ERROR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x009f\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x009f\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x00a0\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x00a0\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x00a1\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x00a1\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x00a2\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x00a2\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x00a3\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x00a3\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x00a4\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x00a4\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x00a5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x00a5\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x00a6\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x00a6\n#define regBIF_CFG_DEV0_RC0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_ENH_CAP_LIST                                                       0x00a8\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CAP                                                                0x00a9\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CNTL                                                               0x00a9\n#define regBIF_CFG_DEV0_RC0_PCIE_ACS_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_DLF_ENH_CAP_LIST                                                       0x0100\n#define regBIF_CFG_DEV0_RC0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_CAP                                                       0x0101\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_STATUS                                                    0x0102\n#define regBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x0104\n#define regBIF_CFG_DEV0_RC0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_16GT                                                               0x0105\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_16GT                                                              0x0106\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_16GT                                                            0x0107\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x0108\n#define regBIF_CFG_DEV0_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x0109\n#define regBIF_CFG_DEV0_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x010a\n#define regBIF_CFG_DEV0_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_0_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_1_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_2_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_3_EQUALIZATION_CNTL_16GT                                               0x010c\n#define regBIF_CFG_DEV0_RC0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_4_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_5_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_6_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_7_EQUALIZATION_CNTL_16GT                                               0x010d\n#define regBIF_CFG_DEV0_RC0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_8_EQUALIZATION_CNTL_16GT                                               0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_9_EQUALIZATION_CNTL_16GT                                               0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_10_EQUALIZATION_CNTL_16GT                                              0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_11_EQUALIZATION_CNTL_16GT                                              0x010e\n#define regBIF_CFG_DEV0_RC0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_12_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_13_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_14_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_15_EQUALIZATION_CNTL_16GT                                              0x010f\n#define regBIF_CFG_DEV0_RC0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_PCIE_MARGINING_ENH_CAP_LIST                                                 0x0114\n#define regBIF_CFG_DEV0_RC0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_CAP                                                          0x0115\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_STATUS                                                       0x0115\n#define regBIF_CFG_DEV0_RC0_MARGINING_PORT_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_CNTL                                                  0x0116\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_STATUS                                                0x0116\n#define regBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_CNTL                                                  0x0117\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_STATUS                                                0x0117\n#define regBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_CNTL                                                  0x0118\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_STATUS                                                0x0118\n#define regBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_CNTL                                                  0x0119\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_STATUS                                                0x0119\n#define regBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_CNTL                                                  0x011a\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_STATUS                                                0x011a\n#define regBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_CNTL                                                  0x011b\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_STATUS                                                0x011b\n#define regBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_CNTL                                                  0x011c\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_STATUS                                                0x011c\n#define regBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_CNTL                                                  0x011d\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_STATUS                                                0x011d\n#define regBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_CNTL                                                  0x011e\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_STATUS                                                0x011e\n#define regBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_CNTL                                                  0x011f\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_STATUS                                                0x011f\n#define regBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_CNTL                                                 0x0120\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_STATUS                                               0x0120\n#define regBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_CNTL                                                 0x0121\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_STATUS                                               0x0121\n#define regBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_CNTL                                                 0x0122\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_STATUS                                               0x0122\n#define regBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_CNTL                                                 0x0123\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_STATUS                                               0x0123\n#define regBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_CNTL                                                 0x0124\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_STATUS                                               0x0124\n#define regBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_CNTL                                                 0x0125\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_STATUS                                               0x0125\n#define regBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_32GT                                                               0x0141\n#define regBIF_CFG_DEV0_RC0_LINK_CAP_32GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_32GT                                                              0x0142\n#define regBIF_CFG_DEV0_RC0_LINK_CNTL_32GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_32GT                                                            0x0143\n#define regBIF_CFG_DEV0_RC0_LINK_STATUS_32GT_BASE_IDX 8\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_ID                                                                0x10000\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_ID                                                                0x10000\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_COMMAND                                                                  0x10001\n#define regBIF_CFG_DEV0_EPF0_0_COMMAND_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_STATUS                                                                   0x10001\n#define regBIF_CFG_DEV0_EPF0_0_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_REVISION_ID                                                              0x10002\n#define regBIF_CFG_DEV0_EPF0_0_REVISION_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PROG_INTERFACE                                                           0x10002\n#define regBIF_CFG_DEV0_EPF0_0_PROG_INTERFACE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_SUB_CLASS                                                                0x10002\n#define regBIF_CFG_DEV0_EPF0_0_SUB_CLASS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BASE_CLASS                                                               0x10002\n#define regBIF_CFG_DEV0_EPF0_0_BASE_CLASS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_CACHE_LINE                                                               0x10003\n#define regBIF_CFG_DEV0_EPF0_0_CACHE_LINE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LATENCY                                                                  0x10003\n#define regBIF_CFG_DEV0_EPF0_0_LATENCY_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_HEADER                                                                   0x10003\n#define regBIF_CFG_DEV0_EPF0_0_HEADER_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BIST                                                                     0x10003\n#define regBIF_CFG_DEV0_EPF0_0_BIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_1                                                              0x10004\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_2                                                              0x10005\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_3                                                              0x10006\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_4                                                              0x10007\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_5                                                              0x10008\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_6                                                              0x10009\n#define regBIF_CFG_DEV0_EPF0_0_BASE_ADDR_6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_CARDBUS_CIS_PTR                                                          0x1000a\n#define regBIF_CFG_DEV0_EPF0_0_CARDBUS_CIS_PTR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID                                                               0x1000b\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_ROM_BASE_ADDR                                                            0x1000c\n#define regBIF_CFG_DEV0_EPF0_0_ROM_BASE_ADDR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_CAP_PTR                                                                  0x1000d\n#define regBIF_CFG_DEV0_EPF0_0_CAP_PTR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_LINE                                                           0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_LINE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_PIN                                                            0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_INTERRUPT_PIN_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MIN_GRANT                                                                0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_MIN_GRANT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MAX_LATENCY                                                              0x1000f\n#define regBIF_CFG_DEV0_EPF0_0_MAX_LATENCY_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_CAP_LIST                                                          0x10012\n#define regBIF_CFG_DEV0_EPF0_0_VENDOR_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID_W                                                             0x10013\n#define regBIF_CFG_DEV0_EPF0_0_ADAPTER_ID_W_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP_LIST                                                             0x10014\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP                                                                  0x10014\n#define regBIF_CFG_DEV0_EPF0_0_PMI_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PMI_STATUS_CNTL                                                          0x10015\n#define regBIF_CFG_DEV0_EPF0_0_PMI_STATUS_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP_LIST                                                            0x10019\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP                                                                 0x10019\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP                                                               0x1001a\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL                                                              0x1001b\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS                                                            0x1001b\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP                                                                 0x1001c\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL                                                                0x1001d\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS                                                              0x1001d\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP2                                                              0x10022\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CAP2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL2                                                             0x10023\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS2                                                           0x10023\n#define regBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP2                                                                0x10024\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL2                                                               0x10025\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS2                                                             0x10025\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_CAP_LIST                                                             0x10028\n#define regBIF_CFG_DEV0_EPF0_0_MSI_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_CNTL                                                             0x10028\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_LO                                                          0x10029\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_LO_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_HI                                                          0x1002a\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_HI_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA                                                             0x1002a\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA                                                         0x1002a\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK                                                                 0x1002b\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA_64                                                          0x1002b\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA_64                                                      0x1002b\n#define regBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK_64                                                              0x1002c\n#define regBIF_CFG_DEV0_EPF0_0_MSI_MASK_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING                                                              0x1002c\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING_64                                                           0x1002d\n#define regBIF_CFG_DEV0_EPF0_0_MSI_PENDING_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_CAP_LIST                                                            0x10030\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_MSG_CNTL                                                            0x10030\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_MSG_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_TABLE                                                               0x10031\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_TABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_PBA                                                                 0x10032\n#define regBIF_CFG_DEV0_EPF0_0_MSIX_PBA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x10040\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x10041\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC1                                                    0x10042\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC2                                                    0x10043\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC_ENH_CAP_LIST                                                     0x10044\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG1                                                    0x10045\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG2                                                    0x10046\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CNTL                                                        0x10047\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_STATUS                                                      0x10047\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CAP                                                    0x10048\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CNTL                                                   0x10049\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_STATUS                                                 0x1004a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CAP                                                    0x1004b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CNTL                                                   0x1004c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_STATUS                                                 0x1004d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0x10050\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW1                                                  0x10051\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW2                                                  0x10052\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x10054\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_STATUS                                                   0x10055\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_MASK                                                     0x10056\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x10057\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_STATUS                                                     0x10058\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_MASK                                                       0x10059\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1005a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG0                                                            0x1005b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG1                                                            0x1005c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG2                                                            0x1005d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG3                                                            0x1005e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG0                                                     0x10062\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG1                                                     0x10063\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG2                                                     0x10064\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG3                                                     0x10065\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR_ENH_CAP_LIST                                                    0x10080\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CAP                                                            0x10081\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CNTL                                                           0x10082\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CAP                                                            0x10083\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CNTL                                                           0x10084\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CAP                                                            0x10085\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CNTL                                                           0x10086\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CAP                                                            0x10087\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CNTL                                                           0x10088\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CAP                                                            0x10089\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CNTL                                                           0x1008a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CAP                                                            0x1008b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CNTL                                                           0x1008c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x10090\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x10091\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA                                                     0x10092\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_CAP                                                      0x10093\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_ENH_CAP_LIST                                                    0x10094\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CAP                                                             0x10095\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_LATENCY_INDICATOR                                               0x10096\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_STATUS                                                          0x10097\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CNTL                                                            0x10097\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x10098\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x10099\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST                                              0x1009c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LINK_CNTL3                                                          0x1009d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LINK_CNTL3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_ERROR_STATUS                                                   0x1009e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_ERROR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x1009f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x1009f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x100a0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x100a0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x100a1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x100a1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x100a2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x100a2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x100a3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x100a3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x100a4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x100a4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x100a5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x100a5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x100a6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x100a6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_ENH_CAP_LIST                                                    0x100a8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CAP                                                             0x100a9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CNTL                                                            0x100a9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_ENH_CAP_LIST                                                    0x100ac\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CAP                                                             0x100ad\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CNTL                                                            0x100ad\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ATS_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_ENH_CAP_LIST                                               0x100b0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_CNTL                                                       0x100b1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_STATUS                                                     0x100b1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PAGE_REQ_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY                                          0x100b2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_CAPACITY_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_ALLOC                                             0x100b3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_OUTSTAND_PAGE_REQ_ALLOC_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_ENH_CAP_LIST                                                  0x100b4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CAP                                                           0x100b5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CNTL                                                          0x100b5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ENH_CAP_LIST                                                     0x100bc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CAP                                                              0x100bd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CNTL                                                             0x100bd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR0                                                            0x100be\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR1                                                            0x100bf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV0                                                             0x100c0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV1                                                             0x100c1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL0                                                       0x100c2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL1                                                       0x100c3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0x100c4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0x100c5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_ENH_CAP_LIST                                                    0x100c8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_CAP                                                             0x100c9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_LTR_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_ENH_CAP_LIST                                                    0x100ca\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CAP                                                             0x100cb\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CNTL                                                            0x100cb\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_ENH_CAP_LIST                                                  0x100cc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CAP                                                           0x100cd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CONTROL                                                       0x100ce\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CONTROL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_STATUS                                                        0x100ce\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_INITIAL_VFS                                                   0x100cf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_INITIAL_VFS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_TOTAL_VFS                                                     0x100cf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_TOTAL_VFS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_NUM_VFS                                                       0x100d0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_NUM_VFS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FUNC_DEP_LINK                                                 0x100d0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FUNC_DEP_LINK_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FIRST_VF_OFFSET                                               0x100d1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FIRST_VF_OFFSET_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_STRIDE                                                     0x100d1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_STRIDE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_DEVICE_ID                                                  0x100d2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_DEVICE_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0x100d3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0x100d4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_0                                                0x100d5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_1                                                0x100d6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_2                                                0x100d7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_3                                                0x100d8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_4                                                0x100d9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_5                                                0x100da\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0x100db\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DLF_ENH_CAP_LIST                                                    0x10100\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_CAP                                                    0x10101\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_STATUS                                                 0x10102\n#define regBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x10104\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_16GT                                                            0x10105\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_16GT                                                           0x10106\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_16GT                                                         0x10107\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x10108\n#define regBIF_CFG_DEV0_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x10109\n#define regBIF_CFG_DEV0_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x1010a\n#define regBIF_CFG_DEV0_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT                                            0x1010c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT                                            0x1010d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT                                            0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT                                            0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT                                           0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT                                           0x1010e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT                                           0x1010f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST                                              0x10114\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_CAP                                                       0x10115\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_STATUS                                                    0x10115\n#define regBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_CNTL                                               0x10116\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_STATUS                                             0x10116\n#define regBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_CNTL                                               0x10117\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_STATUS                                             0x10117\n#define regBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_CNTL                                               0x10118\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_STATUS                                             0x10118\n#define regBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_CNTL                                               0x10119\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_STATUS                                             0x10119\n#define regBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_CNTL                                               0x1011a\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_STATUS                                             0x1011a\n#define regBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_CNTL                                               0x1011b\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_STATUS                                             0x1011b\n#define regBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_CNTL                                               0x1011c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_STATUS                                             0x1011c\n#define regBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_CNTL                                               0x1011d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_STATUS                                             0x1011d\n#define regBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_CNTL                                               0x1011e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_STATUS                                             0x1011e\n#define regBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_CNTL                                               0x1011f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_STATUS                                             0x1011f\n#define regBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_CNTL                                              0x10120\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_STATUS                                            0x10120\n#define regBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_CNTL                                              0x10121\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_STATUS                                            0x10121\n#define regBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_CNTL                                              0x10122\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_STATUS                                            0x10122\n#define regBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_CNTL                                              0x10123\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_STATUS                                            0x10123\n#define regBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_CNTL                                              0x10124\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_STATUS                                            0x10124\n#define regBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_CNTL                                              0x10125\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_STATUS                                            0x10125\n#define regBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_32GT                                                            0x10141\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CAP_32GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_32GT                                                           0x10142\n#define regBIF_CFG_DEV0_EPF0_0_LINK_CNTL_32GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_32GT                                                         0x10143\n#define regBIF_CFG_DEV0_EPF0_0_LINK_STATUS_32GT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV                                 0x101c0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV                                          0x101c1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW                             0x101c2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE                              0x101c3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS                              0x101c4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL                            0x101c5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0                            0x101c6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1                            0x101c7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2                            0x101c8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT                                  0x101c9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB                                 0x101ca\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION                                   0x101cc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_REGION_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE                     0x101cd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_P2P_OVER_XGMI_ENABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB                                   0x101ce\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB                                   0x101cf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB                                   0x101d0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB                                   0x101d1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB                                   0x101d2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB                                   0x101d3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB                                   0x101d4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB                                   0x101d5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB                                   0x101d6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB                                   0x101d7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB                                  0x101d8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB                                  0x101d9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB                                  0x101da\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB                                  0x101db\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB                                  0x101dc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB                                  0x101dd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB                                  0x101de\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF16_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB                                  0x101df\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF17_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB                                  0x101e0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF18_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB                                  0x101e1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF19_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB                                  0x101e2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF20_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB                                  0x101e3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF21_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB                                  0x101e4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF22_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB                                  0x101e5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF23_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB                                  0x101e6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF24_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB                                  0x101e7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF25_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB                                  0x101e8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF26_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB                                  0x101e9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF27_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB                                  0x101ea\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF28_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB                                  0x101eb\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF29_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB                                  0x101ec\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF30_FB_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS                                  0x101f0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS1                                 0x101f1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS2                                 0x101f2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS3                                 0x101f3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS4                                 0x101f4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW0                              0x101fc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW1                              0x101fd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW2                              0x101fe\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW3                              0x101ff\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW4                              0x10200\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW5                              0x10201\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW6                              0x10202\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW7                              0x10203\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW8                              0x10204\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD0SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0                              0x10208\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1                              0x10209\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2                              0x1020a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3                              0x1020b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4                              0x1020c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5                              0x1020d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6                              0x1020e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7                              0x1020f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8                              0x10210\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD1SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW0                              0x10214\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW1                              0x10215\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW2                              0x10216\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW3                              0x10217\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW4                              0x10218\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW5                              0x10219\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW6                              0x1021a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW7                              0x1021b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW8                              0x1021c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD2SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW0                              0x10220\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW1                              0x10221\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW2                              0x10222\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW3                              0x10223\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW4                              0x10224\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW5                              0x10225\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW6                              0x10226\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW7                              0x10227\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW8                              0x10228\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD3SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW0                              0x1022c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW1                              0x1022d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW2                              0x1022e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW3                              0x1022f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW4                              0x10230\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW5                              0x10231\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW6                              0x10232\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW7                              0x10233\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW8                              0x10234\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD4SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW0                              0x10238\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW1                              0x10239\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW2                              0x1023a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW3                              0x1023b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW4                              0x1023c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW5                              0x1023d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW6                              0x1023e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW7                              0x1023f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW8                              0x10240\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD5SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW0                              0x10244\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW1                              0x10245\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW2                              0x10246\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW3                              0x10247\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW4                              0x10248\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW5                              0x10249\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW6                              0x1024a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW7                              0x1024b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW8                              0x1024c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD6SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW0                              0x10250\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW1                              0x10251\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW2                              0x10252\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW3                              0x10253\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW4                              0x10254\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW5                              0x10255\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW6                              0x10256\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW7                              0x10257\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW8                              0x10258\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD7SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW0                              0x1025c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW1                              0x1025d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW2                              0x1025e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW3                              0x1025f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW4                              0x10260\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW5                              0x10261\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW6                              0x10262\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW7                              0x10263\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW8                              0x10264\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD8SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW0                              0x10268\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW1                              0x10269\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW2                              0x1026a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW3                              0x1026b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW4                              0x1026c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW5                              0x1026d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW6                              0x1026e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW7                              0x1026f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW8                              0x10270\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD9SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW0                             0x10274\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW1                             0x10275\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW2                             0x10276\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW3                             0x10277\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW4                             0x10278\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW5                             0x10279\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW6                             0x1027a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW7                             0x1027b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW8                             0x1027c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD10SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW0                             0x10280\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW1                             0x10281\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW2                             0x10282\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW3                             0x10283\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW4                             0x10284\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW5                             0x10285\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW6                             0x10286\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW7                             0x10287\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW8                             0x10288\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVD11SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW0                              0x1028c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW1                              0x1028d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW2                              0x1028e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW3                              0x1028f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW4                              0x10290\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW5                              0x10291\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW6                              0x10292\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW7                              0x10293\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW8                              0x10294\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX0SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW0                              0x10298\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW1                              0x10299\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW2                              0x1029a\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW3                              0x1029b\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW4                              0x1029c\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW5                              0x1029d\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW6                              0x1029e\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW7                              0x1029f\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW8                              0x102a0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX1SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW0                              0x102a4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW1                              0x102a5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW2                              0x102a6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW3                              0x102a7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW4                              0x102a8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW5                              0x102a9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW6                              0x102aa\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW7                              0x102ab\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW8                              0x102ac\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX2SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW0                              0x102b0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW1                              0x102b1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW2                              0x102b2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW3                              0x102b3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW4                              0x102b4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW5                              0x102b5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW6                              0x102b6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW7                              0x102b7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW8                              0x102b8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX3SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW0                              0x102bc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW1                              0x102bd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW2                              0x102be\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW3                              0x102bf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW4                              0x102c0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW5                              0x102c1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW6                              0x102c2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW7                              0x102c3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW8                              0x102c4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX4SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW0                              0x102c8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW1                              0x102c9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW2                              0x102ca\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW3                              0x102cb\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW4                              0x102cc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW5                              0x102cd\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW6                              0x102ce\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW7                              0x102cf\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW8                              0x102d0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX5SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW0                              0x102d4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW1                              0x102d5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW2                              0x102d6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW3                              0x102d7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW4                              0x102d8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW5                              0x102d9\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW6                              0x102da\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW7                              0x102db\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW8                              0x102dc\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX6SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW0                              0x102e0\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW1                              0x102e1\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW2                              0x102e2\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW3                              0x102e3\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW4                              0x102e4\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW5                              0x102e5\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW6                              0x102e6\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW7                              0x102e7\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW8                              0x102e8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFX7SCH_DW8_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A0_7_INTR_ENABLE                    0x10300\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A0_7_INTR_ENABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A8_15_INTR_ENABLE                   0x10301\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A8_15_INTR_ENABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B0_7_INTR_ENABLE                    0x10302\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B0_7_INTR_ENABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B8_15_INTR_ENABLE                   0x10303\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B8_15_INTR_ENABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A0_7_INTR_STATUS                    0x10304\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A0_7_INTR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A8_15_INTR_STATUS                   0x10305\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGA_A8_15_INTR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B0_7_INTR_STATUS                    0x10306\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B0_7_INTR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B8_15_INTR_STATUS                   0x10307\n#define regBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR_GPUIOV_ENGB_B8_15_INTR_STATUS_BASE_IDX 8\n\n\n\n\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_ID                                                                0x10400\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_ID                                                                0x10400\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_COMMAND                                                                  0x10401\n#define regBIF_CFG_DEV0_EPF1_0_COMMAND_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_STATUS                                                                   0x10401\n#define regBIF_CFG_DEV0_EPF1_0_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_REVISION_ID                                                              0x10402\n#define regBIF_CFG_DEV0_EPF1_0_REVISION_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PROG_INTERFACE                                                           0x10402\n#define regBIF_CFG_DEV0_EPF1_0_PROG_INTERFACE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_SUB_CLASS                                                                0x10402\n#define regBIF_CFG_DEV0_EPF1_0_SUB_CLASS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BASE_CLASS                                                               0x10402\n#define regBIF_CFG_DEV0_EPF1_0_BASE_CLASS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_CACHE_LINE                                                               0x10403\n#define regBIF_CFG_DEV0_EPF1_0_CACHE_LINE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_LATENCY                                                                  0x10403\n#define regBIF_CFG_DEV0_EPF1_0_LATENCY_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_HEADER                                                                   0x10403\n#define regBIF_CFG_DEV0_EPF1_0_HEADER_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BIST                                                                     0x10403\n#define regBIF_CFG_DEV0_EPF1_0_BIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_1                                                              0x10404\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_2                                                              0x10405\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_3                                                              0x10406\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_4                                                              0x10407\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_5                                                              0x10408\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_6                                                              0x10409\n#define regBIF_CFG_DEV0_EPF1_0_BASE_ADDR_6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_CARDBUS_CIS_PTR                                                          0x1040a\n#define regBIF_CFG_DEV0_EPF1_0_CARDBUS_CIS_PTR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID                                                               0x1040b\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_ROM_BASE_ADDR                                                            0x1040c\n#define regBIF_CFG_DEV0_EPF1_0_ROM_BASE_ADDR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_CAP_PTR                                                                  0x1040d\n#define regBIF_CFG_DEV0_EPF1_0_CAP_PTR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_LINE                                                           0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_LINE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_PIN                                                            0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_INTERRUPT_PIN_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MIN_GRANT                                                                0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_MIN_GRANT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MAX_LATENCY                                                              0x1040f\n#define regBIF_CFG_DEV0_EPF1_0_MAX_LATENCY_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_CAP_LIST                                                          0x10412\n#define regBIF_CFG_DEV0_EPF1_0_VENDOR_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID_W                                                             0x10413\n#define regBIF_CFG_DEV0_EPF1_0_ADAPTER_ID_W_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP_LIST                                                             0x10414\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP                                                                  0x10414\n#define regBIF_CFG_DEV0_EPF1_0_PMI_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PMI_STATUS_CNTL                                                          0x10415\n#define regBIF_CFG_DEV0_EPF1_0_PMI_STATUS_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP_LIST                                                            0x10419\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP                                                                 0x10419\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP                                                               0x1041a\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL                                                              0x1041b\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS                                                            0x1041b\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP                                                                 0x1041c\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL                                                                0x1041d\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS                                                              0x1041d\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP2                                                              0x10422\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CAP2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL2                                                             0x10423\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS2                                                           0x10423\n#define regBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP2                                                                0x10424\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CAP2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL2                                                               0x10425\n#define regBIF_CFG_DEV0_EPF1_0_LINK_CNTL2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS2                                                             0x10425\n#define regBIF_CFG_DEV0_EPF1_0_LINK_STATUS2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_CAP_LIST                                                             0x10428\n#define regBIF_CFG_DEV0_EPF1_0_MSI_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_CNTL                                                             0x10428\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_LO                                                          0x10429\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_LO_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_HI                                                          0x1042a\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_HI_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA                                                             0x1042a\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA                                                         0x1042a\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK                                                                 0x1042b\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_64                                                          0x1042b\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA_64                                                      0x1042b\n#define regBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK_64                                                              0x1042c\n#define regBIF_CFG_DEV0_EPF1_0_MSI_MASK_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING                                                              0x1042c\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING_64                                                           0x1042d\n#define regBIF_CFG_DEV0_EPF1_0_MSI_PENDING_64_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_CAP_LIST                                                            0x10430\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_MSG_CNTL                                                            0x10430\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_MSG_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_TABLE                                                               0x10431\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_TABLE_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_PBA                                                                 0x10432\n#define regBIF_CFG_DEV0_EPF1_0_MSIX_PBA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x10440\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0x10441\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC1                                                    0x10442\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC2                                                    0x10443\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x10454\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_STATUS                                                   0x10455\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_MASK                                                     0x10456\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_SEVERITY                                                 0x10457\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_STATUS                                                     0x10458\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_MASK                                                       0x10459\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_MASK_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_CAP_CNTL                                                    0x1045a\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG0                                                            0x1045b\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG1                                                            0x1045c\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG2                                                            0x1045d\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG3                                                            0x1045e\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG0                                                     0x10462\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG1                                                     0x10463\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG2                                                     0x10464\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG3                                                     0x10465\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR_ENH_CAP_LIST                                                    0x10480\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CAP                                                            0x10481\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CNTL                                                           0x10482\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CAP                                                            0x10483\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CNTL                                                           0x10484\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CAP                                                            0x10485\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CNTL                                                           0x10486\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CAP                                                            0x10487\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CNTL                                                           0x10488\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CAP                                                            0x10489\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CNTL                                                           0x1048a\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CAP                                                            0x1048b\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CNTL                                                           0x1048c\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x10490\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0x10491\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA                                                     0x10492\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_CAP                                                      0x10493\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_ENH_CAP_LIST                                                    0x10494\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CAP                                                             0x10495\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_LATENCY_INDICATOR                                               0x10496\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_STATUS                                                          0x10497\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_STATUS_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CNTL                                                            0x10497\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x10498\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x10499\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_ENH_CAP_LIST                                                    0x104a8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CAP                                                             0x104a9\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CNTL                                                            0x104a9\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_ENH_CAP_LIST                                                  0x104b4\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CAP                                                           0x104b5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CNTL                                                          0x104b5\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CNTL_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_ENH_CAP_LIST                                                    0x104ca\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CAP                                                             0x104cb\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CAP_BASE_IDX 8\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CNTL                                                            0x104cb\n#define regBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CNTL_BASE_IDX 8\n\n\n\n\n#define regRCC_DEV0_1_RCC_VDM_SUPPORT                                                                   0xc440\n#define regRCC_DEV0_1_RCC_VDM_SUPPORT_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_BUS_CNTL                                                                      0xc441\n#define regRCC_DEV0_1_RCC_BUS_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_FEATURES_CONTROL_MISC                                                         0xc442\n#define regRCC_DEV0_1_RCC_FEATURES_CONTROL_MISC_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_DEV0_LINK_CNTL                                                                0xc443\n#define regRCC_DEV0_1_RCC_DEV0_LINK_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CMN_LINK_CNTL                                                                 0xc444\n#define regRCC_DEV0_1_RCC_CMN_LINK_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_EP_REQUESTERID_RESTORE                                                        0xc445\n#define regRCC_DEV0_1_RCC_EP_REQUESTERID_RESTORE_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_LTR_LSWITCH_CNTL                                                              0xc446\n#define regRCC_DEV0_1_RCC_LTR_LSWITCH_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_MH_ARB_CNTL                                                                   0xc447\n#define regRCC_DEV0_1_RCC_MH_ARB_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL0                                                            0xc448\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL0_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL1                                                            0xc449\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL1_BASE_IDX 8\n\n\n\n\n#define regRCC_EP_DEV0_1_EP_PCIE_SCRATCH                                                                0xc44c\n#define regRCC_EP_DEV0_1_EP_PCIE_SCRATCH_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_CNTL                                                                   0xc44e\n#define regRCC_EP_DEV0_1_EP_PCIE_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_CNTL                                                               0xc44f\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_STATUS                                                             0xc450\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_STATUS_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL2                                                               0xc451\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL2_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_BUS_CNTL                                                               0xc452\n#define regRCC_EP_DEV0_1_EP_PCIE_BUS_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_CFG_CNTL                                                               0xc453\n#define regRCC_EP_DEV0_1_EP_PCIE_CFG_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_LTR_CNTL                                                            0xc454\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_LTR_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC                                                             0xc455\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC2                                                            0xc456\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC2_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CAP                                                             0xc457\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CAP_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0xc458\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CNTL                                                            0xc458\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0xc458\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0xc45a\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0xc45a\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0xc45a\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_PME_CONTROL                                                            0xc45c\n#define regRCC_EP_DEV0_1_EP_PCIE_PME_CONTROL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIEP_RESERVED                                                              0xc45d\n#define regRCC_EP_DEV0_1_EP_PCIEP_RESERVED_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_CNTL                                                                0xc45f\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_REQUESTER_ID                                                        0xc460\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_REQUESTER_ID_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_ERR_CNTL                                                               0xc461\n#define regRCC_EP_DEV0_1_EP_PCIE_ERR_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL                                                                0xc462\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_EP_PCIE_LC_SPEED_CNTL                                                          0xc463\n#define regRCC_EP_DEV0_1_EP_PCIE_LC_SPEED_CNTL_BASE_IDX 8\n\n\n\n\n#define regRCC_DWN_DEV0_1_DN_PCIE_RESERVED                                                              0xc468\n#define regRCC_DWN_DEV0_1_DN_PCIE_RESERVED_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_SCRATCH                                                               0xc469\n#define regRCC_DWN_DEV0_1_DN_PCIE_SCRATCH_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_CNTL                                                                  0xc46b\n#define regRCC_DWN_DEV0_1_DN_PCIE_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_CONFIG_CNTL                                                           0xc46c\n#define regRCC_DWN_DEV0_1_DN_PCIE_CONFIG_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_RX_CNTL2                                                              0xc46d\n#define regRCC_DWN_DEV0_1_DN_PCIE_RX_CNTL2_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_BUS_CNTL                                                              0xc46e\n#define regRCC_DWN_DEV0_1_DN_PCIE_BUS_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_CFG_CNTL                                                              0xc46f\n#define regRCC_DWN_DEV0_1_DN_PCIE_CFG_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_F0                                                              0xc470\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_F0_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC                                                            0xc471\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC_BASE_IDX 8\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC2                                                           0xc472\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC2_BASE_IDX 8\n\n\n\n\n#define regRCC_DWNP_DEV0_1_PCIE_ERR_CNTL                                                                0xc475\n#define regRCC_DWNP_DEV0_1_PCIE_ERR_CNTL_BASE_IDX 8\n#define regRCC_DWNP_DEV0_1_PCIE_RX_CNTL                                                                 0xc476\n#define regRCC_DWNP_DEV0_1_PCIE_RX_CNTL_BASE_IDX 8\n#define regRCC_DWNP_DEV0_1_PCIE_LC_SPEED_CNTL                                                           0xc477\n#define regRCC_DWNP_DEV0_1_PCIE_LC_SPEED_CNTL_BASE_IDX 8\n#define regRCC_DWNP_DEV0_1_PCIE_LC_CNTL2                                                                0xc478\n#define regRCC_DWNP_DEV0_1_PCIE_LC_CNTL2_BASE_IDX 8\n#define regRCC_DWNP_DEV0_1_PCIEP_STRAP_MISC                                                             0xc479\n#define regRCC_DWNP_DEV0_1_PCIEP_STRAP_MISC_BASE_IDX 8\n#define regRCC_DWNP_DEV0_1_LTR_MSG_INFO_FROM_EP                                                         0xc47a\n#define regRCC_DWNP_DEV0_1_LTR_MSG_INFO_FROM_EP_BASE_IDX 8\n\n\n\n\n#define regRCC_PFC_AMDGFX_RCC_PFC_LTR_CNTL                                                              0xd040\n#define regRCC_PFC_AMDGFX_RCC_PFC_LTR_CNTL_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_PME_RESTORE                                                           0xd041\n#define regRCC_PFC_AMDGFX_RCC_PFC_PME_RESTORE_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_0                                                      0xd042\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_0_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_1                                                      0xd043\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_1_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_2                                                      0xd044\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_2_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_3                                                      0xd045\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_3_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_4                                                      0xd046\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_4_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_5                                                      0xd047\n#define regRCC_PFC_AMDGFX_RCC_PFC_STICKY_RESTORE_5_BASE_IDX 8\n#define regRCC_PFC_AMDGFX_RCC_PFC_AUXPWR_CNTL                                                           0xd048\n#define regRCC_PFC_AMDGFX_RCC_PFC_AUXPWR_CNTL_BASE_IDX 8\n\n\n\n\n#define regPCIEMSIX_VECT0_ADDR_LO                                                                       0x1a000\n#define regPCIEMSIX_VECT0_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT0_ADDR_HI                                                                       0x1a001\n#define regPCIEMSIX_VECT0_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT0_MSG_DATA                                                                      0x1a002\n#define regPCIEMSIX_VECT0_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT0_CONTROL                                                                       0x1a003\n#define regPCIEMSIX_VECT0_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT1_ADDR_LO                                                                       0x1a004\n#define regPCIEMSIX_VECT1_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT1_ADDR_HI                                                                       0x1a005\n#define regPCIEMSIX_VECT1_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT1_MSG_DATA                                                                      0x1a006\n#define regPCIEMSIX_VECT1_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT1_CONTROL                                                                       0x1a007\n#define regPCIEMSIX_VECT1_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT2_ADDR_LO                                                                       0x1a008\n#define regPCIEMSIX_VECT2_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT2_ADDR_HI                                                                       0x1a009\n#define regPCIEMSIX_VECT2_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT2_MSG_DATA                                                                      0x1a00a\n#define regPCIEMSIX_VECT2_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT2_CONTROL                                                                       0x1a00b\n#define regPCIEMSIX_VECT2_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT3_ADDR_LO                                                                       0x1a00c\n#define regPCIEMSIX_VECT3_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT3_ADDR_HI                                                                       0x1a00d\n#define regPCIEMSIX_VECT3_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT3_MSG_DATA                                                                      0x1a00e\n#define regPCIEMSIX_VECT3_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT3_CONTROL                                                                       0x1a00f\n#define regPCIEMSIX_VECT3_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT4_ADDR_LO                                                                       0x1a010\n#define regPCIEMSIX_VECT4_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT4_ADDR_HI                                                                       0x1a011\n#define regPCIEMSIX_VECT4_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT4_MSG_DATA                                                                      0x1a012\n#define regPCIEMSIX_VECT4_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT4_CONTROL                                                                       0x1a013\n#define regPCIEMSIX_VECT4_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT5_ADDR_LO                                                                       0x1a014\n#define regPCIEMSIX_VECT5_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT5_ADDR_HI                                                                       0x1a015\n#define regPCIEMSIX_VECT5_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT5_MSG_DATA                                                                      0x1a016\n#define regPCIEMSIX_VECT5_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT5_CONTROL                                                                       0x1a017\n#define regPCIEMSIX_VECT5_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT6_ADDR_LO                                                                       0x1a018\n#define regPCIEMSIX_VECT6_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT6_ADDR_HI                                                                       0x1a019\n#define regPCIEMSIX_VECT6_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT6_MSG_DATA                                                                      0x1a01a\n#define regPCIEMSIX_VECT6_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT6_CONTROL                                                                       0x1a01b\n#define regPCIEMSIX_VECT6_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT7_ADDR_LO                                                                       0x1a01c\n#define regPCIEMSIX_VECT7_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT7_ADDR_HI                                                                       0x1a01d\n#define regPCIEMSIX_VECT7_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT7_MSG_DATA                                                                      0x1a01e\n#define regPCIEMSIX_VECT7_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT7_CONTROL                                                                       0x1a01f\n#define regPCIEMSIX_VECT7_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT8_ADDR_LO                                                                       0x1a020\n#define regPCIEMSIX_VECT8_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT8_ADDR_HI                                                                       0x1a021\n#define regPCIEMSIX_VECT8_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT8_MSG_DATA                                                                      0x1a022\n#define regPCIEMSIX_VECT8_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT8_CONTROL                                                                       0x1a023\n#define regPCIEMSIX_VECT8_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT9_ADDR_LO                                                                       0x1a024\n#define regPCIEMSIX_VECT9_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT9_ADDR_HI                                                                       0x1a025\n#define regPCIEMSIX_VECT9_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT9_MSG_DATA                                                                      0x1a026\n#define regPCIEMSIX_VECT9_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT9_CONTROL                                                                       0x1a027\n#define regPCIEMSIX_VECT9_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT10_ADDR_LO                                                                      0x1a028\n#define regPCIEMSIX_VECT10_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT10_ADDR_HI                                                                      0x1a029\n#define regPCIEMSIX_VECT10_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT10_MSG_DATA                                                                     0x1a02a\n#define regPCIEMSIX_VECT10_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT10_CONTROL                                                                      0x1a02b\n#define regPCIEMSIX_VECT10_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT11_ADDR_LO                                                                      0x1a02c\n#define regPCIEMSIX_VECT11_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT11_ADDR_HI                                                                      0x1a02d\n#define regPCIEMSIX_VECT11_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT11_MSG_DATA                                                                     0x1a02e\n#define regPCIEMSIX_VECT11_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT11_CONTROL                                                                      0x1a02f\n#define regPCIEMSIX_VECT11_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT12_ADDR_LO                                                                      0x1a030\n#define regPCIEMSIX_VECT12_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT12_ADDR_HI                                                                      0x1a031\n#define regPCIEMSIX_VECT12_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT12_MSG_DATA                                                                     0x1a032\n#define regPCIEMSIX_VECT12_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT12_CONTROL                                                                      0x1a033\n#define regPCIEMSIX_VECT12_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT13_ADDR_LO                                                                      0x1a034\n#define regPCIEMSIX_VECT13_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT13_ADDR_HI                                                                      0x1a035\n#define regPCIEMSIX_VECT13_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT13_MSG_DATA                                                                     0x1a036\n#define regPCIEMSIX_VECT13_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT13_CONTROL                                                                      0x1a037\n#define regPCIEMSIX_VECT13_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT14_ADDR_LO                                                                      0x1a038\n#define regPCIEMSIX_VECT14_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT14_ADDR_HI                                                                      0x1a039\n#define regPCIEMSIX_VECT14_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT14_MSG_DATA                                                                     0x1a03a\n#define regPCIEMSIX_VECT14_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT14_CONTROL                                                                      0x1a03b\n#define regPCIEMSIX_VECT14_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT15_ADDR_LO                                                                      0x1a03c\n#define regPCIEMSIX_VECT15_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT15_ADDR_HI                                                                      0x1a03d\n#define regPCIEMSIX_VECT15_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT15_MSG_DATA                                                                     0x1a03e\n#define regPCIEMSIX_VECT15_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT15_CONTROL                                                                      0x1a03f\n#define regPCIEMSIX_VECT15_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT16_ADDR_LO                                                                      0x1a040\n#define regPCIEMSIX_VECT16_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT16_ADDR_HI                                                                      0x1a041\n#define regPCIEMSIX_VECT16_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT16_MSG_DATA                                                                     0x1a042\n#define regPCIEMSIX_VECT16_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT16_CONTROL                                                                      0x1a043\n#define regPCIEMSIX_VECT16_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT17_ADDR_LO                                                                      0x1a044\n#define regPCIEMSIX_VECT17_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT17_ADDR_HI                                                                      0x1a045\n#define regPCIEMSIX_VECT17_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT17_MSG_DATA                                                                     0x1a046\n#define regPCIEMSIX_VECT17_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT17_CONTROL                                                                      0x1a047\n#define regPCIEMSIX_VECT17_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT18_ADDR_LO                                                                      0x1a048\n#define regPCIEMSIX_VECT18_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT18_ADDR_HI                                                                      0x1a049\n#define regPCIEMSIX_VECT18_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT18_MSG_DATA                                                                     0x1a04a\n#define regPCIEMSIX_VECT18_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT18_CONTROL                                                                      0x1a04b\n#define regPCIEMSIX_VECT18_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT19_ADDR_LO                                                                      0x1a04c\n#define regPCIEMSIX_VECT19_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT19_ADDR_HI                                                                      0x1a04d\n#define regPCIEMSIX_VECT19_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT19_MSG_DATA                                                                     0x1a04e\n#define regPCIEMSIX_VECT19_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT19_CONTROL                                                                      0x1a04f\n#define regPCIEMSIX_VECT19_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT20_ADDR_LO                                                                      0x1a050\n#define regPCIEMSIX_VECT20_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT20_ADDR_HI                                                                      0x1a051\n#define regPCIEMSIX_VECT20_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT20_MSG_DATA                                                                     0x1a052\n#define regPCIEMSIX_VECT20_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT20_CONTROL                                                                      0x1a053\n#define regPCIEMSIX_VECT20_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT21_ADDR_LO                                                                      0x1a054\n#define regPCIEMSIX_VECT21_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT21_ADDR_HI                                                                      0x1a055\n#define regPCIEMSIX_VECT21_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT21_MSG_DATA                                                                     0x1a056\n#define regPCIEMSIX_VECT21_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT21_CONTROL                                                                      0x1a057\n#define regPCIEMSIX_VECT21_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT22_ADDR_LO                                                                      0x1a058\n#define regPCIEMSIX_VECT22_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT22_ADDR_HI                                                                      0x1a059\n#define regPCIEMSIX_VECT22_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT22_MSG_DATA                                                                     0x1a05a\n#define regPCIEMSIX_VECT22_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT22_CONTROL                                                                      0x1a05b\n#define regPCIEMSIX_VECT22_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT23_ADDR_LO                                                                      0x1a05c\n#define regPCIEMSIX_VECT23_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT23_ADDR_HI                                                                      0x1a05d\n#define regPCIEMSIX_VECT23_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT23_MSG_DATA                                                                     0x1a05e\n#define regPCIEMSIX_VECT23_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT23_CONTROL                                                                      0x1a05f\n#define regPCIEMSIX_VECT23_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT24_ADDR_LO                                                                      0x1a060\n#define regPCIEMSIX_VECT24_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT24_ADDR_HI                                                                      0x1a061\n#define regPCIEMSIX_VECT24_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT24_MSG_DATA                                                                     0x1a062\n#define regPCIEMSIX_VECT24_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT24_CONTROL                                                                      0x1a063\n#define regPCIEMSIX_VECT24_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT25_ADDR_LO                                                                      0x1a064\n#define regPCIEMSIX_VECT25_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT25_ADDR_HI                                                                      0x1a065\n#define regPCIEMSIX_VECT25_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT25_MSG_DATA                                                                     0x1a066\n#define regPCIEMSIX_VECT25_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT25_CONTROL                                                                      0x1a067\n#define regPCIEMSIX_VECT25_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT26_ADDR_LO                                                                      0x1a068\n#define regPCIEMSIX_VECT26_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT26_ADDR_HI                                                                      0x1a069\n#define regPCIEMSIX_VECT26_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT26_MSG_DATA                                                                     0x1a06a\n#define regPCIEMSIX_VECT26_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT26_CONTROL                                                                      0x1a06b\n#define regPCIEMSIX_VECT26_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT27_ADDR_LO                                                                      0x1a06c\n#define regPCIEMSIX_VECT27_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT27_ADDR_HI                                                                      0x1a06d\n#define regPCIEMSIX_VECT27_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT27_MSG_DATA                                                                     0x1a06e\n#define regPCIEMSIX_VECT27_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT27_CONTROL                                                                      0x1a06f\n#define regPCIEMSIX_VECT27_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT28_ADDR_LO                                                                      0x1a070\n#define regPCIEMSIX_VECT28_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT28_ADDR_HI                                                                      0x1a071\n#define regPCIEMSIX_VECT28_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT28_MSG_DATA                                                                     0x1a072\n#define regPCIEMSIX_VECT28_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT28_CONTROL                                                                      0x1a073\n#define regPCIEMSIX_VECT28_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT29_ADDR_LO                                                                      0x1a074\n#define regPCIEMSIX_VECT29_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT29_ADDR_HI                                                                      0x1a075\n#define regPCIEMSIX_VECT29_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT29_MSG_DATA                                                                     0x1a076\n#define regPCIEMSIX_VECT29_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT29_CONTROL                                                                      0x1a077\n#define regPCIEMSIX_VECT29_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT30_ADDR_LO                                                                      0x1a078\n#define regPCIEMSIX_VECT30_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT30_ADDR_HI                                                                      0x1a079\n#define regPCIEMSIX_VECT30_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT30_MSG_DATA                                                                     0x1a07a\n#define regPCIEMSIX_VECT30_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT30_CONTROL                                                                      0x1a07b\n#define regPCIEMSIX_VECT30_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT31_ADDR_LO                                                                      0x1a07c\n#define regPCIEMSIX_VECT31_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT31_ADDR_HI                                                                      0x1a07d\n#define regPCIEMSIX_VECT31_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT31_MSG_DATA                                                                     0x1a07e\n#define regPCIEMSIX_VECT31_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT31_CONTROL                                                                      0x1a07f\n#define regPCIEMSIX_VECT31_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT32_ADDR_LO                                                                      0x1a080\n#define regPCIEMSIX_VECT32_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT32_ADDR_HI                                                                      0x1a081\n#define regPCIEMSIX_VECT32_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT32_MSG_DATA                                                                     0x1a082\n#define regPCIEMSIX_VECT32_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT32_CONTROL                                                                      0x1a083\n#define regPCIEMSIX_VECT32_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT33_ADDR_LO                                                                      0x1a084\n#define regPCIEMSIX_VECT33_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT33_ADDR_HI                                                                      0x1a085\n#define regPCIEMSIX_VECT33_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT33_MSG_DATA                                                                     0x1a086\n#define regPCIEMSIX_VECT33_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT33_CONTROL                                                                      0x1a087\n#define regPCIEMSIX_VECT33_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT34_ADDR_LO                                                                      0x1a088\n#define regPCIEMSIX_VECT34_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT34_ADDR_HI                                                                      0x1a089\n#define regPCIEMSIX_VECT34_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT34_MSG_DATA                                                                     0x1a08a\n#define regPCIEMSIX_VECT34_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT34_CONTROL                                                                      0x1a08b\n#define regPCIEMSIX_VECT34_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT35_ADDR_LO                                                                      0x1a08c\n#define regPCIEMSIX_VECT35_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT35_ADDR_HI                                                                      0x1a08d\n#define regPCIEMSIX_VECT35_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT35_MSG_DATA                                                                     0x1a08e\n#define regPCIEMSIX_VECT35_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT35_CONTROL                                                                      0x1a08f\n#define regPCIEMSIX_VECT35_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT36_ADDR_LO                                                                      0x1a090\n#define regPCIEMSIX_VECT36_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT36_ADDR_HI                                                                      0x1a091\n#define regPCIEMSIX_VECT36_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT36_MSG_DATA                                                                     0x1a092\n#define regPCIEMSIX_VECT36_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT36_CONTROL                                                                      0x1a093\n#define regPCIEMSIX_VECT36_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT37_ADDR_LO                                                                      0x1a094\n#define regPCIEMSIX_VECT37_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT37_ADDR_HI                                                                      0x1a095\n#define regPCIEMSIX_VECT37_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT37_MSG_DATA                                                                     0x1a096\n#define regPCIEMSIX_VECT37_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT37_CONTROL                                                                      0x1a097\n#define regPCIEMSIX_VECT37_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT38_ADDR_LO                                                                      0x1a098\n#define regPCIEMSIX_VECT38_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT38_ADDR_HI                                                                      0x1a099\n#define regPCIEMSIX_VECT38_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT38_MSG_DATA                                                                     0x1a09a\n#define regPCIEMSIX_VECT38_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT38_CONTROL                                                                      0x1a09b\n#define regPCIEMSIX_VECT38_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT39_ADDR_LO                                                                      0x1a09c\n#define regPCIEMSIX_VECT39_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT39_ADDR_HI                                                                      0x1a09d\n#define regPCIEMSIX_VECT39_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT39_MSG_DATA                                                                     0x1a09e\n#define regPCIEMSIX_VECT39_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT39_CONTROL                                                                      0x1a09f\n#define regPCIEMSIX_VECT39_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT40_ADDR_LO                                                                      0x1a0a0\n#define regPCIEMSIX_VECT40_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT40_ADDR_HI                                                                      0x1a0a1\n#define regPCIEMSIX_VECT40_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT40_MSG_DATA                                                                     0x1a0a2\n#define regPCIEMSIX_VECT40_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT40_CONTROL                                                                      0x1a0a3\n#define regPCIEMSIX_VECT40_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT41_ADDR_LO                                                                      0x1a0a4\n#define regPCIEMSIX_VECT41_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT41_ADDR_HI                                                                      0x1a0a5\n#define regPCIEMSIX_VECT41_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT41_MSG_DATA                                                                     0x1a0a6\n#define regPCIEMSIX_VECT41_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT41_CONTROL                                                                      0x1a0a7\n#define regPCIEMSIX_VECT41_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT42_ADDR_LO                                                                      0x1a0a8\n#define regPCIEMSIX_VECT42_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT42_ADDR_HI                                                                      0x1a0a9\n#define regPCIEMSIX_VECT42_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT42_MSG_DATA                                                                     0x1a0aa\n#define regPCIEMSIX_VECT42_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT42_CONTROL                                                                      0x1a0ab\n#define regPCIEMSIX_VECT42_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT43_ADDR_LO                                                                      0x1a0ac\n#define regPCIEMSIX_VECT43_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT43_ADDR_HI                                                                      0x1a0ad\n#define regPCIEMSIX_VECT43_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT43_MSG_DATA                                                                     0x1a0ae\n#define regPCIEMSIX_VECT43_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT43_CONTROL                                                                      0x1a0af\n#define regPCIEMSIX_VECT43_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT44_ADDR_LO                                                                      0x1a0b0\n#define regPCIEMSIX_VECT44_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT44_ADDR_HI                                                                      0x1a0b1\n#define regPCIEMSIX_VECT44_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT44_MSG_DATA                                                                     0x1a0b2\n#define regPCIEMSIX_VECT44_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT44_CONTROL                                                                      0x1a0b3\n#define regPCIEMSIX_VECT44_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT45_ADDR_LO                                                                      0x1a0b4\n#define regPCIEMSIX_VECT45_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT45_ADDR_HI                                                                      0x1a0b5\n#define regPCIEMSIX_VECT45_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT45_MSG_DATA                                                                     0x1a0b6\n#define regPCIEMSIX_VECT45_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT45_CONTROL                                                                      0x1a0b7\n#define regPCIEMSIX_VECT45_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT46_ADDR_LO                                                                      0x1a0b8\n#define regPCIEMSIX_VECT46_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT46_ADDR_HI                                                                      0x1a0b9\n#define regPCIEMSIX_VECT46_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT46_MSG_DATA                                                                     0x1a0ba\n#define regPCIEMSIX_VECT46_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT46_CONTROL                                                                      0x1a0bb\n#define regPCIEMSIX_VECT46_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT47_ADDR_LO                                                                      0x1a0bc\n#define regPCIEMSIX_VECT47_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT47_ADDR_HI                                                                      0x1a0bd\n#define regPCIEMSIX_VECT47_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT47_MSG_DATA                                                                     0x1a0be\n#define regPCIEMSIX_VECT47_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT47_CONTROL                                                                      0x1a0bf\n#define regPCIEMSIX_VECT47_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT48_ADDR_LO                                                                      0x1a0c0\n#define regPCIEMSIX_VECT48_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT48_ADDR_HI                                                                      0x1a0c1\n#define regPCIEMSIX_VECT48_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT48_MSG_DATA                                                                     0x1a0c2\n#define regPCIEMSIX_VECT48_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT48_CONTROL                                                                      0x1a0c3\n#define regPCIEMSIX_VECT48_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT49_ADDR_LO                                                                      0x1a0c4\n#define regPCIEMSIX_VECT49_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT49_ADDR_HI                                                                      0x1a0c5\n#define regPCIEMSIX_VECT49_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT49_MSG_DATA                                                                     0x1a0c6\n#define regPCIEMSIX_VECT49_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT49_CONTROL                                                                      0x1a0c7\n#define regPCIEMSIX_VECT49_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT50_ADDR_LO                                                                      0x1a0c8\n#define regPCIEMSIX_VECT50_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT50_ADDR_HI                                                                      0x1a0c9\n#define regPCIEMSIX_VECT50_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT50_MSG_DATA                                                                     0x1a0ca\n#define regPCIEMSIX_VECT50_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT50_CONTROL                                                                      0x1a0cb\n#define regPCIEMSIX_VECT50_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT51_ADDR_LO                                                                      0x1a0cc\n#define regPCIEMSIX_VECT51_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT51_ADDR_HI                                                                      0x1a0cd\n#define regPCIEMSIX_VECT51_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT51_MSG_DATA                                                                     0x1a0ce\n#define regPCIEMSIX_VECT51_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT51_CONTROL                                                                      0x1a0cf\n#define regPCIEMSIX_VECT51_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT52_ADDR_LO                                                                      0x1a0d0\n#define regPCIEMSIX_VECT52_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT52_ADDR_HI                                                                      0x1a0d1\n#define regPCIEMSIX_VECT52_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT52_MSG_DATA                                                                     0x1a0d2\n#define regPCIEMSIX_VECT52_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT52_CONTROL                                                                      0x1a0d3\n#define regPCIEMSIX_VECT52_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT53_ADDR_LO                                                                      0x1a0d4\n#define regPCIEMSIX_VECT53_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT53_ADDR_HI                                                                      0x1a0d5\n#define regPCIEMSIX_VECT53_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT53_MSG_DATA                                                                     0x1a0d6\n#define regPCIEMSIX_VECT53_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT53_CONTROL                                                                      0x1a0d7\n#define regPCIEMSIX_VECT53_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT54_ADDR_LO                                                                      0x1a0d8\n#define regPCIEMSIX_VECT54_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT54_ADDR_HI                                                                      0x1a0d9\n#define regPCIEMSIX_VECT54_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT54_MSG_DATA                                                                     0x1a0da\n#define regPCIEMSIX_VECT54_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT54_CONTROL                                                                      0x1a0db\n#define regPCIEMSIX_VECT54_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT55_ADDR_LO                                                                      0x1a0dc\n#define regPCIEMSIX_VECT55_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT55_ADDR_HI                                                                      0x1a0dd\n#define regPCIEMSIX_VECT55_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT55_MSG_DATA                                                                     0x1a0de\n#define regPCIEMSIX_VECT55_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT55_CONTROL                                                                      0x1a0df\n#define regPCIEMSIX_VECT55_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT56_ADDR_LO                                                                      0x1a0e0\n#define regPCIEMSIX_VECT56_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT56_ADDR_HI                                                                      0x1a0e1\n#define regPCIEMSIX_VECT56_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT56_MSG_DATA                                                                     0x1a0e2\n#define regPCIEMSIX_VECT56_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT56_CONTROL                                                                      0x1a0e3\n#define regPCIEMSIX_VECT56_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT57_ADDR_LO                                                                      0x1a0e4\n#define regPCIEMSIX_VECT57_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT57_ADDR_HI                                                                      0x1a0e5\n#define regPCIEMSIX_VECT57_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT57_MSG_DATA                                                                     0x1a0e6\n#define regPCIEMSIX_VECT57_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT57_CONTROL                                                                      0x1a0e7\n#define regPCIEMSIX_VECT57_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT58_ADDR_LO                                                                      0x1a0e8\n#define regPCIEMSIX_VECT58_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT58_ADDR_HI                                                                      0x1a0e9\n#define regPCIEMSIX_VECT58_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT58_MSG_DATA                                                                     0x1a0ea\n#define regPCIEMSIX_VECT58_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT58_CONTROL                                                                      0x1a0eb\n#define regPCIEMSIX_VECT58_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT59_ADDR_LO                                                                      0x1a0ec\n#define regPCIEMSIX_VECT59_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT59_ADDR_HI                                                                      0x1a0ed\n#define regPCIEMSIX_VECT59_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT59_MSG_DATA                                                                     0x1a0ee\n#define regPCIEMSIX_VECT59_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT59_CONTROL                                                                      0x1a0ef\n#define regPCIEMSIX_VECT59_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT60_ADDR_LO                                                                      0x1a0f0\n#define regPCIEMSIX_VECT60_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT60_ADDR_HI                                                                      0x1a0f1\n#define regPCIEMSIX_VECT60_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT60_MSG_DATA                                                                     0x1a0f2\n#define regPCIEMSIX_VECT60_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT60_CONTROL                                                                      0x1a0f3\n#define regPCIEMSIX_VECT60_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT61_ADDR_LO                                                                      0x1a0f4\n#define regPCIEMSIX_VECT61_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT61_ADDR_HI                                                                      0x1a0f5\n#define regPCIEMSIX_VECT61_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT61_MSG_DATA                                                                     0x1a0f6\n#define regPCIEMSIX_VECT61_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT61_CONTROL                                                                      0x1a0f7\n#define regPCIEMSIX_VECT61_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT62_ADDR_LO                                                                      0x1a0f8\n#define regPCIEMSIX_VECT62_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT62_ADDR_HI                                                                      0x1a0f9\n#define regPCIEMSIX_VECT62_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT62_MSG_DATA                                                                     0x1a0fa\n#define regPCIEMSIX_VECT62_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT62_CONTROL                                                                      0x1a0fb\n#define regPCIEMSIX_VECT62_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT63_ADDR_LO                                                                      0x1a0fc\n#define regPCIEMSIX_VECT63_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT63_ADDR_HI                                                                      0x1a0fd\n#define regPCIEMSIX_VECT63_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT63_MSG_DATA                                                                     0x1a0fe\n#define regPCIEMSIX_VECT63_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT63_CONTROL                                                                      0x1a0ff\n#define regPCIEMSIX_VECT63_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT64_ADDR_LO                                                                      0x1a100\n#define regPCIEMSIX_VECT64_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT64_ADDR_HI                                                                      0x1a101\n#define regPCIEMSIX_VECT64_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT64_MSG_DATA                                                                     0x1a102\n#define regPCIEMSIX_VECT64_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT64_CONTROL                                                                      0x1a103\n#define regPCIEMSIX_VECT64_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT65_ADDR_LO                                                                      0x1a104\n#define regPCIEMSIX_VECT65_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT65_ADDR_HI                                                                      0x1a105\n#define regPCIEMSIX_VECT65_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT65_MSG_DATA                                                                     0x1a106\n#define regPCIEMSIX_VECT65_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT65_CONTROL                                                                      0x1a107\n#define regPCIEMSIX_VECT65_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT66_ADDR_LO                                                                      0x1a108\n#define regPCIEMSIX_VECT66_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT66_ADDR_HI                                                                      0x1a109\n#define regPCIEMSIX_VECT66_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT66_MSG_DATA                                                                     0x1a10a\n#define regPCIEMSIX_VECT66_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT66_CONTROL                                                                      0x1a10b\n#define regPCIEMSIX_VECT66_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT67_ADDR_LO                                                                      0x1a10c\n#define regPCIEMSIX_VECT67_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT67_ADDR_HI                                                                      0x1a10d\n#define regPCIEMSIX_VECT67_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT67_MSG_DATA                                                                     0x1a10e\n#define regPCIEMSIX_VECT67_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT67_CONTROL                                                                      0x1a10f\n#define regPCIEMSIX_VECT67_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT68_ADDR_LO                                                                      0x1a110\n#define regPCIEMSIX_VECT68_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT68_ADDR_HI                                                                      0x1a111\n#define regPCIEMSIX_VECT68_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT68_MSG_DATA                                                                     0x1a112\n#define regPCIEMSIX_VECT68_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT68_CONTROL                                                                      0x1a113\n#define regPCIEMSIX_VECT68_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT69_ADDR_LO                                                                      0x1a114\n#define regPCIEMSIX_VECT69_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT69_ADDR_HI                                                                      0x1a115\n#define regPCIEMSIX_VECT69_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT69_MSG_DATA                                                                     0x1a116\n#define regPCIEMSIX_VECT69_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT69_CONTROL                                                                      0x1a117\n#define regPCIEMSIX_VECT69_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT70_ADDR_LO                                                                      0x1a118\n#define regPCIEMSIX_VECT70_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT70_ADDR_HI                                                                      0x1a119\n#define regPCIEMSIX_VECT70_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT70_MSG_DATA                                                                     0x1a11a\n#define regPCIEMSIX_VECT70_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT70_CONTROL                                                                      0x1a11b\n#define regPCIEMSIX_VECT70_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT71_ADDR_LO                                                                      0x1a11c\n#define regPCIEMSIX_VECT71_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT71_ADDR_HI                                                                      0x1a11d\n#define regPCIEMSIX_VECT71_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT71_MSG_DATA                                                                     0x1a11e\n#define regPCIEMSIX_VECT71_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT71_CONTROL                                                                      0x1a11f\n#define regPCIEMSIX_VECT71_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT72_ADDR_LO                                                                      0x1a120\n#define regPCIEMSIX_VECT72_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT72_ADDR_HI                                                                      0x1a121\n#define regPCIEMSIX_VECT72_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT72_MSG_DATA                                                                     0x1a122\n#define regPCIEMSIX_VECT72_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT72_CONTROL                                                                      0x1a123\n#define regPCIEMSIX_VECT72_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT73_ADDR_LO                                                                      0x1a124\n#define regPCIEMSIX_VECT73_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT73_ADDR_HI                                                                      0x1a125\n#define regPCIEMSIX_VECT73_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT73_MSG_DATA                                                                     0x1a126\n#define regPCIEMSIX_VECT73_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT73_CONTROL                                                                      0x1a127\n#define regPCIEMSIX_VECT73_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT74_ADDR_LO                                                                      0x1a128\n#define regPCIEMSIX_VECT74_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT74_ADDR_HI                                                                      0x1a129\n#define regPCIEMSIX_VECT74_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT74_MSG_DATA                                                                     0x1a12a\n#define regPCIEMSIX_VECT74_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT74_CONTROL                                                                      0x1a12b\n#define regPCIEMSIX_VECT74_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT75_ADDR_LO                                                                      0x1a12c\n#define regPCIEMSIX_VECT75_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT75_ADDR_HI                                                                      0x1a12d\n#define regPCIEMSIX_VECT75_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT75_MSG_DATA                                                                     0x1a12e\n#define regPCIEMSIX_VECT75_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT75_CONTROL                                                                      0x1a12f\n#define regPCIEMSIX_VECT75_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT76_ADDR_LO                                                                      0x1a130\n#define regPCIEMSIX_VECT76_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT76_ADDR_HI                                                                      0x1a131\n#define regPCIEMSIX_VECT76_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT76_MSG_DATA                                                                     0x1a132\n#define regPCIEMSIX_VECT76_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT76_CONTROL                                                                      0x1a133\n#define regPCIEMSIX_VECT76_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT77_ADDR_LO                                                                      0x1a134\n#define regPCIEMSIX_VECT77_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT77_ADDR_HI                                                                      0x1a135\n#define regPCIEMSIX_VECT77_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT77_MSG_DATA                                                                     0x1a136\n#define regPCIEMSIX_VECT77_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT77_CONTROL                                                                      0x1a137\n#define regPCIEMSIX_VECT77_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT78_ADDR_LO                                                                      0x1a138\n#define regPCIEMSIX_VECT78_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT78_ADDR_HI                                                                      0x1a139\n#define regPCIEMSIX_VECT78_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT78_MSG_DATA                                                                     0x1a13a\n#define regPCIEMSIX_VECT78_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT78_CONTROL                                                                      0x1a13b\n#define regPCIEMSIX_VECT78_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT79_ADDR_LO                                                                      0x1a13c\n#define regPCIEMSIX_VECT79_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT79_ADDR_HI                                                                      0x1a13d\n#define regPCIEMSIX_VECT79_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT79_MSG_DATA                                                                     0x1a13e\n#define regPCIEMSIX_VECT79_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT79_CONTROL                                                                      0x1a13f\n#define regPCIEMSIX_VECT79_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT80_ADDR_LO                                                                      0x1a140\n#define regPCIEMSIX_VECT80_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT80_ADDR_HI                                                                      0x1a141\n#define regPCIEMSIX_VECT80_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT80_MSG_DATA                                                                     0x1a142\n#define regPCIEMSIX_VECT80_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT80_CONTROL                                                                      0x1a143\n#define regPCIEMSIX_VECT80_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT81_ADDR_LO                                                                      0x1a144\n#define regPCIEMSIX_VECT81_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT81_ADDR_HI                                                                      0x1a145\n#define regPCIEMSIX_VECT81_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT81_MSG_DATA                                                                     0x1a146\n#define regPCIEMSIX_VECT81_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT81_CONTROL                                                                      0x1a147\n#define regPCIEMSIX_VECT81_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT82_ADDR_LO                                                                      0x1a148\n#define regPCIEMSIX_VECT82_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT82_ADDR_HI                                                                      0x1a149\n#define regPCIEMSIX_VECT82_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT82_MSG_DATA                                                                     0x1a14a\n#define regPCIEMSIX_VECT82_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT82_CONTROL                                                                      0x1a14b\n#define regPCIEMSIX_VECT82_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT83_ADDR_LO                                                                      0x1a14c\n#define regPCIEMSIX_VECT83_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT83_ADDR_HI                                                                      0x1a14d\n#define regPCIEMSIX_VECT83_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT83_MSG_DATA                                                                     0x1a14e\n#define regPCIEMSIX_VECT83_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT83_CONTROL                                                                      0x1a14f\n#define regPCIEMSIX_VECT83_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT84_ADDR_LO                                                                      0x1a150\n#define regPCIEMSIX_VECT84_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT84_ADDR_HI                                                                      0x1a151\n#define regPCIEMSIX_VECT84_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT84_MSG_DATA                                                                     0x1a152\n#define regPCIEMSIX_VECT84_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT84_CONTROL                                                                      0x1a153\n#define regPCIEMSIX_VECT84_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT85_ADDR_LO                                                                      0x1a154\n#define regPCIEMSIX_VECT85_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT85_ADDR_HI                                                                      0x1a155\n#define regPCIEMSIX_VECT85_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT85_MSG_DATA                                                                     0x1a156\n#define regPCIEMSIX_VECT85_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT85_CONTROL                                                                      0x1a157\n#define regPCIEMSIX_VECT85_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT86_ADDR_LO                                                                      0x1a158\n#define regPCIEMSIX_VECT86_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT86_ADDR_HI                                                                      0x1a159\n#define regPCIEMSIX_VECT86_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT86_MSG_DATA                                                                     0x1a15a\n#define regPCIEMSIX_VECT86_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT86_CONTROL                                                                      0x1a15b\n#define regPCIEMSIX_VECT86_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT87_ADDR_LO                                                                      0x1a15c\n#define regPCIEMSIX_VECT87_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT87_ADDR_HI                                                                      0x1a15d\n#define regPCIEMSIX_VECT87_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT87_MSG_DATA                                                                     0x1a15e\n#define regPCIEMSIX_VECT87_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT87_CONTROL                                                                      0x1a15f\n#define regPCIEMSIX_VECT87_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT88_ADDR_LO                                                                      0x1a160\n#define regPCIEMSIX_VECT88_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT88_ADDR_HI                                                                      0x1a161\n#define regPCIEMSIX_VECT88_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT88_MSG_DATA                                                                     0x1a162\n#define regPCIEMSIX_VECT88_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT88_CONTROL                                                                      0x1a163\n#define regPCIEMSIX_VECT88_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT89_ADDR_LO                                                                      0x1a164\n#define regPCIEMSIX_VECT89_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT89_ADDR_HI                                                                      0x1a165\n#define regPCIEMSIX_VECT89_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT89_MSG_DATA                                                                     0x1a166\n#define regPCIEMSIX_VECT89_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT89_CONTROL                                                                      0x1a167\n#define regPCIEMSIX_VECT89_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT90_ADDR_LO                                                                      0x1a168\n#define regPCIEMSIX_VECT90_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT90_ADDR_HI                                                                      0x1a169\n#define regPCIEMSIX_VECT90_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT90_MSG_DATA                                                                     0x1a16a\n#define regPCIEMSIX_VECT90_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT90_CONTROL                                                                      0x1a16b\n#define regPCIEMSIX_VECT90_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT91_ADDR_LO                                                                      0x1a16c\n#define regPCIEMSIX_VECT91_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT91_ADDR_HI                                                                      0x1a16d\n#define regPCIEMSIX_VECT91_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT91_MSG_DATA                                                                     0x1a16e\n#define regPCIEMSIX_VECT91_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT91_CONTROL                                                                      0x1a16f\n#define regPCIEMSIX_VECT91_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT92_ADDR_LO                                                                      0x1a170\n#define regPCIEMSIX_VECT92_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT92_ADDR_HI                                                                      0x1a171\n#define regPCIEMSIX_VECT92_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT92_MSG_DATA                                                                     0x1a172\n#define regPCIEMSIX_VECT92_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT92_CONTROL                                                                      0x1a173\n#define regPCIEMSIX_VECT92_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT93_ADDR_LO                                                                      0x1a174\n#define regPCIEMSIX_VECT93_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT93_ADDR_HI                                                                      0x1a175\n#define regPCIEMSIX_VECT93_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT93_MSG_DATA                                                                     0x1a176\n#define regPCIEMSIX_VECT93_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT93_CONTROL                                                                      0x1a177\n#define regPCIEMSIX_VECT93_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT94_ADDR_LO                                                                      0x1a178\n#define regPCIEMSIX_VECT94_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT94_ADDR_HI                                                                      0x1a179\n#define regPCIEMSIX_VECT94_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT94_MSG_DATA                                                                     0x1a17a\n#define regPCIEMSIX_VECT94_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT94_CONTROL                                                                      0x1a17b\n#define regPCIEMSIX_VECT94_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT95_ADDR_LO                                                                      0x1a17c\n#define regPCIEMSIX_VECT95_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT95_ADDR_HI                                                                      0x1a17d\n#define regPCIEMSIX_VECT95_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT95_MSG_DATA                                                                     0x1a17e\n#define regPCIEMSIX_VECT95_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT95_CONTROL                                                                      0x1a17f\n#define regPCIEMSIX_VECT95_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT96_ADDR_LO                                                                      0x1a180\n#define regPCIEMSIX_VECT96_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT96_ADDR_HI                                                                      0x1a181\n#define regPCIEMSIX_VECT96_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT96_MSG_DATA                                                                     0x1a182\n#define regPCIEMSIX_VECT96_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT96_CONTROL                                                                      0x1a183\n#define regPCIEMSIX_VECT96_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT97_ADDR_LO                                                                      0x1a184\n#define regPCIEMSIX_VECT97_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT97_ADDR_HI                                                                      0x1a185\n#define regPCIEMSIX_VECT97_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT97_MSG_DATA                                                                     0x1a186\n#define regPCIEMSIX_VECT97_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT97_CONTROL                                                                      0x1a187\n#define regPCIEMSIX_VECT97_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT98_ADDR_LO                                                                      0x1a188\n#define regPCIEMSIX_VECT98_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT98_ADDR_HI                                                                      0x1a189\n#define regPCIEMSIX_VECT98_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT98_MSG_DATA                                                                     0x1a18a\n#define regPCIEMSIX_VECT98_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT98_CONTROL                                                                      0x1a18b\n#define regPCIEMSIX_VECT98_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT99_ADDR_LO                                                                      0x1a18c\n#define regPCIEMSIX_VECT99_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT99_ADDR_HI                                                                      0x1a18d\n#define regPCIEMSIX_VECT99_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT99_MSG_DATA                                                                     0x1a18e\n#define regPCIEMSIX_VECT99_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT99_CONTROL                                                                      0x1a18f\n#define regPCIEMSIX_VECT99_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT100_ADDR_LO                                                                     0x1a190\n#define regPCIEMSIX_VECT100_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT100_ADDR_HI                                                                     0x1a191\n#define regPCIEMSIX_VECT100_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT100_MSG_DATA                                                                    0x1a192\n#define regPCIEMSIX_VECT100_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT100_CONTROL                                                                     0x1a193\n#define regPCIEMSIX_VECT100_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT101_ADDR_LO                                                                     0x1a194\n#define regPCIEMSIX_VECT101_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT101_ADDR_HI                                                                     0x1a195\n#define regPCIEMSIX_VECT101_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT101_MSG_DATA                                                                    0x1a196\n#define regPCIEMSIX_VECT101_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT101_CONTROL                                                                     0x1a197\n#define regPCIEMSIX_VECT101_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT102_ADDR_LO                                                                     0x1a198\n#define regPCIEMSIX_VECT102_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT102_ADDR_HI                                                                     0x1a199\n#define regPCIEMSIX_VECT102_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT102_MSG_DATA                                                                    0x1a19a\n#define regPCIEMSIX_VECT102_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT102_CONTROL                                                                     0x1a19b\n#define regPCIEMSIX_VECT102_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT103_ADDR_LO                                                                     0x1a19c\n#define regPCIEMSIX_VECT103_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT103_ADDR_HI                                                                     0x1a19d\n#define regPCIEMSIX_VECT103_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT103_MSG_DATA                                                                    0x1a19e\n#define regPCIEMSIX_VECT103_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT103_CONTROL                                                                     0x1a19f\n#define regPCIEMSIX_VECT103_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT104_ADDR_LO                                                                     0x1a1a0\n#define regPCIEMSIX_VECT104_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT104_ADDR_HI                                                                     0x1a1a1\n#define regPCIEMSIX_VECT104_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT104_MSG_DATA                                                                    0x1a1a2\n#define regPCIEMSIX_VECT104_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT104_CONTROL                                                                     0x1a1a3\n#define regPCIEMSIX_VECT104_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT105_ADDR_LO                                                                     0x1a1a4\n#define regPCIEMSIX_VECT105_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT105_ADDR_HI                                                                     0x1a1a5\n#define regPCIEMSIX_VECT105_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT105_MSG_DATA                                                                    0x1a1a6\n#define regPCIEMSIX_VECT105_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT105_CONTROL                                                                     0x1a1a7\n#define regPCIEMSIX_VECT105_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT106_ADDR_LO                                                                     0x1a1a8\n#define regPCIEMSIX_VECT106_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT106_ADDR_HI                                                                     0x1a1a9\n#define regPCIEMSIX_VECT106_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT106_MSG_DATA                                                                    0x1a1aa\n#define regPCIEMSIX_VECT106_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT106_CONTROL                                                                     0x1a1ab\n#define regPCIEMSIX_VECT106_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT107_ADDR_LO                                                                     0x1a1ac\n#define regPCIEMSIX_VECT107_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT107_ADDR_HI                                                                     0x1a1ad\n#define regPCIEMSIX_VECT107_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT107_MSG_DATA                                                                    0x1a1ae\n#define regPCIEMSIX_VECT107_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT107_CONTROL                                                                     0x1a1af\n#define regPCIEMSIX_VECT107_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT108_ADDR_LO                                                                     0x1a1b0\n#define regPCIEMSIX_VECT108_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT108_ADDR_HI                                                                     0x1a1b1\n#define regPCIEMSIX_VECT108_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT108_MSG_DATA                                                                    0x1a1b2\n#define regPCIEMSIX_VECT108_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT108_CONTROL                                                                     0x1a1b3\n#define regPCIEMSIX_VECT108_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT109_ADDR_LO                                                                     0x1a1b4\n#define regPCIEMSIX_VECT109_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT109_ADDR_HI                                                                     0x1a1b5\n#define regPCIEMSIX_VECT109_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT109_MSG_DATA                                                                    0x1a1b6\n#define regPCIEMSIX_VECT109_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT109_CONTROL                                                                     0x1a1b7\n#define regPCIEMSIX_VECT109_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT110_ADDR_LO                                                                     0x1a1b8\n#define regPCIEMSIX_VECT110_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT110_ADDR_HI                                                                     0x1a1b9\n#define regPCIEMSIX_VECT110_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT110_MSG_DATA                                                                    0x1a1ba\n#define regPCIEMSIX_VECT110_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT110_CONTROL                                                                     0x1a1bb\n#define regPCIEMSIX_VECT110_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT111_ADDR_LO                                                                     0x1a1bc\n#define regPCIEMSIX_VECT111_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT111_ADDR_HI                                                                     0x1a1bd\n#define regPCIEMSIX_VECT111_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT111_MSG_DATA                                                                    0x1a1be\n#define regPCIEMSIX_VECT111_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT111_CONTROL                                                                     0x1a1bf\n#define regPCIEMSIX_VECT111_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT112_ADDR_LO                                                                     0x1a1c0\n#define regPCIEMSIX_VECT112_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT112_ADDR_HI                                                                     0x1a1c1\n#define regPCIEMSIX_VECT112_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT112_MSG_DATA                                                                    0x1a1c2\n#define regPCIEMSIX_VECT112_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT112_CONTROL                                                                     0x1a1c3\n#define regPCIEMSIX_VECT112_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT113_ADDR_LO                                                                     0x1a1c4\n#define regPCIEMSIX_VECT113_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT113_ADDR_HI                                                                     0x1a1c5\n#define regPCIEMSIX_VECT113_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT113_MSG_DATA                                                                    0x1a1c6\n#define regPCIEMSIX_VECT113_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT113_CONTROL                                                                     0x1a1c7\n#define regPCIEMSIX_VECT113_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT114_ADDR_LO                                                                     0x1a1c8\n#define regPCIEMSIX_VECT114_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT114_ADDR_HI                                                                     0x1a1c9\n#define regPCIEMSIX_VECT114_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT114_MSG_DATA                                                                    0x1a1ca\n#define regPCIEMSIX_VECT114_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT114_CONTROL                                                                     0x1a1cb\n#define regPCIEMSIX_VECT114_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT115_ADDR_LO                                                                     0x1a1cc\n#define regPCIEMSIX_VECT115_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT115_ADDR_HI                                                                     0x1a1cd\n#define regPCIEMSIX_VECT115_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT115_MSG_DATA                                                                    0x1a1ce\n#define regPCIEMSIX_VECT115_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT115_CONTROL                                                                     0x1a1cf\n#define regPCIEMSIX_VECT115_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT116_ADDR_LO                                                                     0x1a1d0\n#define regPCIEMSIX_VECT116_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT116_ADDR_HI                                                                     0x1a1d1\n#define regPCIEMSIX_VECT116_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT116_MSG_DATA                                                                    0x1a1d2\n#define regPCIEMSIX_VECT116_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT116_CONTROL                                                                     0x1a1d3\n#define regPCIEMSIX_VECT116_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT117_ADDR_LO                                                                     0x1a1d4\n#define regPCIEMSIX_VECT117_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT117_ADDR_HI                                                                     0x1a1d5\n#define regPCIEMSIX_VECT117_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT117_MSG_DATA                                                                    0x1a1d6\n#define regPCIEMSIX_VECT117_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT117_CONTROL                                                                     0x1a1d7\n#define regPCIEMSIX_VECT117_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT118_ADDR_LO                                                                     0x1a1d8\n#define regPCIEMSIX_VECT118_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT118_ADDR_HI                                                                     0x1a1d9\n#define regPCIEMSIX_VECT118_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT118_MSG_DATA                                                                    0x1a1da\n#define regPCIEMSIX_VECT118_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT118_CONTROL                                                                     0x1a1db\n#define regPCIEMSIX_VECT118_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT119_ADDR_LO                                                                     0x1a1dc\n#define regPCIEMSIX_VECT119_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT119_ADDR_HI                                                                     0x1a1dd\n#define regPCIEMSIX_VECT119_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT119_MSG_DATA                                                                    0x1a1de\n#define regPCIEMSIX_VECT119_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT119_CONTROL                                                                     0x1a1df\n#define regPCIEMSIX_VECT119_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT120_ADDR_LO                                                                     0x1a1e0\n#define regPCIEMSIX_VECT120_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT120_ADDR_HI                                                                     0x1a1e1\n#define regPCIEMSIX_VECT120_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT120_MSG_DATA                                                                    0x1a1e2\n#define regPCIEMSIX_VECT120_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT120_CONTROL                                                                     0x1a1e3\n#define regPCIEMSIX_VECT120_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT121_ADDR_LO                                                                     0x1a1e4\n#define regPCIEMSIX_VECT121_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT121_ADDR_HI                                                                     0x1a1e5\n#define regPCIEMSIX_VECT121_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT121_MSG_DATA                                                                    0x1a1e6\n#define regPCIEMSIX_VECT121_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT121_CONTROL                                                                     0x1a1e7\n#define regPCIEMSIX_VECT121_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT122_ADDR_LO                                                                     0x1a1e8\n#define regPCIEMSIX_VECT122_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT122_ADDR_HI                                                                     0x1a1e9\n#define regPCIEMSIX_VECT122_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT122_MSG_DATA                                                                    0x1a1ea\n#define regPCIEMSIX_VECT122_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT122_CONTROL                                                                     0x1a1eb\n#define regPCIEMSIX_VECT122_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT123_ADDR_LO                                                                     0x1a1ec\n#define regPCIEMSIX_VECT123_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT123_ADDR_HI                                                                     0x1a1ed\n#define regPCIEMSIX_VECT123_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT123_MSG_DATA                                                                    0x1a1ee\n#define regPCIEMSIX_VECT123_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT123_CONTROL                                                                     0x1a1ef\n#define regPCIEMSIX_VECT123_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT124_ADDR_LO                                                                     0x1a1f0\n#define regPCIEMSIX_VECT124_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT124_ADDR_HI                                                                     0x1a1f1\n#define regPCIEMSIX_VECT124_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT124_MSG_DATA                                                                    0x1a1f2\n#define regPCIEMSIX_VECT124_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT124_CONTROL                                                                     0x1a1f3\n#define regPCIEMSIX_VECT124_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT125_ADDR_LO                                                                     0x1a1f4\n#define regPCIEMSIX_VECT125_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT125_ADDR_HI                                                                     0x1a1f5\n#define regPCIEMSIX_VECT125_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT125_MSG_DATA                                                                    0x1a1f6\n#define regPCIEMSIX_VECT125_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT125_CONTROL                                                                     0x1a1f7\n#define regPCIEMSIX_VECT125_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT126_ADDR_LO                                                                     0x1a1f8\n#define regPCIEMSIX_VECT126_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT126_ADDR_HI                                                                     0x1a1f9\n#define regPCIEMSIX_VECT126_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT126_MSG_DATA                                                                    0x1a1fa\n#define regPCIEMSIX_VECT126_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT126_CONTROL                                                                     0x1a1fb\n#define regPCIEMSIX_VECT126_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT127_ADDR_LO                                                                     0x1a1fc\n#define regPCIEMSIX_VECT127_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT127_ADDR_HI                                                                     0x1a1fd\n#define regPCIEMSIX_VECT127_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT127_MSG_DATA                                                                    0x1a1fe\n#define regPCIEMSIX_VECT127_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT127_CONTROL                                                                     0x1a1ff\n#define regPCIEMSIX_VECT127_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT128_ADDR_LO                                                                     0x1a200\n#define regPCIEMSIX_VECT128_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT128_ADDR_HI                                                                     0x1a201\n#define regPCIEMSIX_VECT128_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT128_MSG_DATA                                                                    0x1a202\n#define regPCIEMSIX_VECT128_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT128_CONTROL                                                                     0x1a203\n#define regPCIEMSIX_VECT128_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT129_ADDR_LO                                                                     0x1a204\n#define regPCIEMSIX_VECT129_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT129_ADDR_HI                                                                     0x1a205\n#define regPCIEMSIX_VECT129_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT129_MSG_DATA                                                                    0x1a206\n#define regPCIEMSIX_VECT129_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT129_CONTROL                                                                     0x1a207\n#define regPCIEMSIX_VECT129_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT130_ADDR_LO                                                                     0x1a208\n#define regPCIEMSIX_VECT130_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT130_ADDR_HI                                                                     0x1a209\n#define regPCIEMSIX_VECT130_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT130_MSG_DATA                                                                    0x1a20a\n#define regPCIEMSIX_VECT130_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT130_CONTROL                                                                     0x1a20b\n#define regPCIEMSIX_VECT130_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT131_ADDR_LO                                                                     0x1a20c\n#define regPCIEMSIX_VECT131_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT131_ADDR_HI                                                                     0x1a20d\n#define regPCIEMSIX_VECT131_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT131_MSG_DATA                                                                    0x1a20e\n#define regPCIEMSIX_VECT131_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT131_CONTROL                                                                     0x1a20f\n#define regPCIEMSIX_VECT131_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT132_ADDR_LO                                                                     0x1a210\n#define regPCIEMSIX_VECT132_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT132_ADDR_HI                                                                     0x1a211\n#define regPCIEMSIX_VECT132_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT132_MSG_DATA                                                                    0x1a212\n#define regPCIEMSIX_VECT132_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT132_CONTROL                                                                     0x1a213\n#define regPCIEMSIX_VECT132_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT133_ADDR_LO                                                                     0x1a214\n#define regPCIEMSIX_VECT133_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT133_ADDR_HI                                                                     0x1a215\n#define regPCIEMSIX_VECT133_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT133_MSG_DATA                                                                    0x1a216\n#define regPCIEMSIX_VECT133_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT133_CONTROL                                                                     0x1a217\n#define regPCIEMSIX_VECT133_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT134_ADDR_LO                                                                     0x1a218\n#define regPCIEMSIX_VECT134_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT134_ADDR_HI                                                                     0x1a219\n#define regPCIEMSIX_VECT134_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT134_MSG_DATA                                                                    0x1a21a\n#define regPCIEMSIX_VECT134_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT134_CONTROL                                                                     0x1a21b\n#define regPCIEMSIX_VECT134_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT135_ADDR_LO                                                                     0x1a21c\n#define regPCIEMSIX_VECT135_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT135_ADDR_HI                                                                     0x1a21d\n#define regPCIEMSIX_VECT135_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT135_MSG_DATA                                                                    0x1a21e\n#define regPCIEMSIX_VECT135_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT135_CONTROL                                                                     0x1a21f\n#define regPCIEMSIX_VECT135_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT136_ADDR_LO                                                                     0x1a220\n#define regPCIEMSIX_VECT136_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT136_ADDR_HI                                                                     0x1a221\n#define regPCIEMSIX_VECT136_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT136_MSG_DATA                                                                    0x1a222\n#define regPCIEMSIX_VECT136_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT136_CONTROL                                                                     0x1a223\n#define regPCIEMSIX_VECT136_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT137_ADDR_LO                                                                     0x1a224\n#define regPCIEMSIX_VECT137_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT137_ADDR_HI                                                                     0x1a225\n#define regPCIEMSIX_VECT137_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT137_MSG_DATA                                                                    0x1a226\n#define regPCIEMSIX_VECT137_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT137_CONTROL                                                                     0x1a227\n#define regPCIEMSIX_VECT137_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT138_ADDR_LO                                                                     0x1a228\n#define regPCIEMSIX_VECT138_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT138_ADDR_HI                                                                     0x1a229\n#define regPCIEMSIX_VECT138_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT138_MSG_DATA                                                                    0x1a22a\n#define regPCIEMSIX_VECT138_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT138_CONTROL                                                                     0x1a22b\n#define regPCIEMSIX_VECT138_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT139_ADDR_LO                                                                     0x1a22c\n#define regPCIEMSIX_VECT139_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT139_ADDR_HI                                                                     0x1a22d\n#define regPCIEMSIX_VECT139_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT139_MSG_DATA                                                                    0x1a22e\n#define regPCIEMSIX_VECT139_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT139_CONTROL                                                                     0x1a22f\n#define regPCIEMSIX_VECT139_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT140_ADDR_LO                                                                     0x1a230\n#define regPCIEMSIX_VECT140_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT140_ADDR_HI                                                                     0x1a231\n#define regPCIEMSIX_VECT140_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT140_MSG_DATA                                                                    0x1a232\n#define regPCIEMSIX_VECT140_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT140_CONTROL                                                                     0x1a233\n#define regPCIEMSIX_VECT140_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT141_ADDR_LO                                                                     0x1a234\n#define regPCIEMSIX_VECT141_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT141_ADDR_HI                                                                     0x1a235\n#define regPCIEMSIX_VECT141_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT141_MSG_DATA                                                                    0x1a236\n#define regPCIEMSIX_VECT141_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT141_CONTROL                                                                     0x1a237\n#define regPCIEMSIX_VECT141_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT142_ADDR_LO                                                                     0x1a238\n#define regPCIEMSIX_VECT142_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT142_ADDR_HI                                                                     0x1a239\n#define regPCIEMSIX_VECT142_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT142_MSG_DATA                                                                    0x1a23a\n#define regPCIEMSIX_VECT142_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT142_CONTROL                                                                     0x1a23b\n#define regPCIEMSIX_VECT142_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT143_ADDR_LO                                                                     0x1a23c\n#define regPCIEMSIX_VECT143_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT143_ADDR_HI                                                                     0x1a23d\n#define regPCIEMSIX_VECT143_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT143_MSG_DATA                                                                    0x1a23e\n#define regPCIEMSIX_VECT143_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT143_CONTROL                                                                     0x1a23f\n#define regPCIEMSIX_VECT143_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT144_ADDR_LO                                                                     0x1a240\n#define regPCIEMSIX_VECT144_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT144_ADDR_HI                                                                     0x1a241\n#define regPCIEMSIX_VECT144_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT144_MSG_DATA                                                                    0x1a242\n#define regPCIEMSIX_VECT144_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT144_CONTROL                                                                     0x1a243\n#define regPCIEMSIX_VECT144_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT145_ADDR_LO                                                                     0x1a244\n#define regPCIEMSIX_VECT145_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT145_ADDR_HI                                                                     0x1a245\n#define regPCIEMSIX_VECT145_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT145_MSG_DATA                                                                    0x1a246\n#define regPCIEMSIX_VECT145_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT145_CONTROL                                                                     0x1a247\n#define regPCIEMSIX_VECT145_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT146_ADDR_LO                                                                     0x1a248\n#define regPCIEMSIX_VECT146_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT146_ADDR_HI                                                                     0x1a249\n#define regPCIEMSIX_VECT146_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT146_MSG_DATA                                                                    0x1a24a\n#define regPCIEMSIX_VECT146_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT146_CONTROL                                                                     0x1a24b\n#define regPCIEMSIX_VECT146_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT147_ADDR_LO                                                                     0x1a24c\n#define regPCIEMSIX_VECT147_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT147_ADDR_HI                                                                     0x1a24d\n#define regPCIEMSIX_VECT147_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT147_MSG_DATA                                                                    0x1a24e\n#define regPCIEMSIX_VECT147_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT147_CONTROL                                                                     0x1a24f\n#define regPCIEMSIX_VECT147_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT148_ADDR_LO                                                                     0x1a250\n#define regPCIEMSIX_VECT148_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT148_ADDR_HI                                                                     0x1a251\n#define regPCIEMSIX_VECT148_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT148_MSG_DATA                                                                    0x1a252\n#define regPCIEMSIX_VECT148_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT148_CONTROL                                                                     0x1a253\n#define regPCIEMSIX_VECT148_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT149_ADDR_LO                                                                     0x1a254\n#define regPCIEMSIX_VECT149_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT149_ADDR_HI                                                                     0x1a255\n#define regPCIEMSIX_VECT149_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT149_MSG_DATA                                                                    0x1a256\n#define regPCIEMSIX_VECT149_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT149_CONTROL                                                                     0x1a257\n#define regPCIEMSIX_VECT149_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT150_ADDR_LO                                                                     0x1a258\n#define regPCIEMSIX_VECT150_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT150_ADDR_HI                                                                     0x1a259\n#define regPCIEMSIX_VECT150_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT150_MSG_DATA                                                                    0x1a25a\n#define regPCIEMSIX_VECT150_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT150_CONTROL                                                                     0x1a25b\n#define regPCIEMSIX_VECT150_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT151_ADDR_LO                                                                     0x1a25c\n#define regPCIEMSIX_VECT151_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT151_ADDR_HI                                                                     0x1a25d\n#define regPCIEMSIX_VECT151_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT151_MSG_DATA                                                                    0x1a25e\n#define regPCIEMSIX_VECT151_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT151_CONTROL                                                                     0x1a25f\n#define regPCIEMSIX_VECT151_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT152_ADDR_LO                                                                     0x1a260\n#define regPCIEMSIX_VECT152_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT152_ADDR_HI                                                                     0x1a261\n#define regPCIEMSIX_VECT152_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT152_MSG_DATA                                                                    0x1a262\n#define regPCIEMSIX_VECT152_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT152_CONTROL                                                                     0x1a263\n#define regPCIEMSIX_VECT152_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT153_ADDR_LO                                                                     0x1a264\n#define regPCIEMSIX_VECT153_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT153_ADDR_HI                                                                     0x1a265\n#define regPCIEMSIX_VECT153_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT153_MSG_DATA                                                                    0x1a266\n#define regPCIEMSIX_VECT153_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT153_CONTROL                                                                     0x1a267\n#define regPCIEMSIX_VECT153_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT154_ADDR_LO                                                                     0x1a268\n#define regPCIEMSIX_VECT154_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT154_ADDR_HI                                                                     0x1a269\n#define regPCIEMSIX_VECT154_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT154_MSG_DATA                                                                    0x1a26a\n#define regPCIEMSIX_VECT154_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT154_CONTROL                                                                     0x1a26b\n#define regPCIEMSIX_VECT154_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT155_ADDR_LO                                                                     0x1a26c\n#define regPCIEMSIX_VECT155_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT155_ADDR_HI                                                                     0x1a26d\n#define regPCIEMSIX_VECT155_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT155_MSG_DATA                                                                    0x1a26e\n#define regPCIEMSIX_VECT155_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT155_CONTROL                                                                     0x1a26f\n#define regPCIEMSIX_VECT155_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT156_ADDR_LO                                                                     0x1a270\n#define regPCIEMSIX_VECT156_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT156_ADDR_HI                                                                     0x1a271\n#define regPCIEMSIX_VECT156_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT156_MSG_DATA                                                                    0x1a272\n#define regPCIEMSIX_VECT156_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT156_CONTROL                                                                     0x1a273\n#define regPCIEMSIX_VECT156_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT157_ADDR_LO                                                                     0x1a274\n#define regPCIEMSIX_VECT157_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT157_ADDR_HI                                                                     0x1a275\n#define regPCIEMSIX_VECT157_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT157_MSG_DATA                                                                    0x1a276\n#define regPCIEMSIX_VECT157_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT157_CONTROL                                                                     0x1a277\n#define regPCIEMSIX_VECT157_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT158_ADDR_LO                                                                     0x1a278\n#define regPCIEMSIX_VECT158_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT158_ADDR_HI                                                                     0x1a279\n#define regPCIEMSIX_VECT158_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT158_MSG_DATA                                                                    0x1a27a\n#define regPCIEMSIX_VECT158_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT158_CONTROL                                                                     0x1a27b\n#define regPCIEMSIX_VECT158_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT159_ADDR_LO                                                                     0x1a27c\n#define regPCIEMSIX_VECT159_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT159_ADDR_HI                                                                     0x1a27d\n#define regPCIEMSIX_VECT159_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT159_MSG_DATA                                                                    0x1a27e\n#define regPCIEMSIX_VECT159_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT159_CONTROL                                                                     0x1a27f\n#define regPCIEMSIX_VECT159_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT160_ADDR_LO                                                                     0x1a280\n#define regPCIEMSIX_VECT160_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT160_ADDR_HI                                                                     0x1a281\n#define regPCIEMSIX_VECT160_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT160_MSG_DATA                                                                    0x1a282\n#define regPCIEMSIX_VECT160_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT160_CONTROL                                                                     0x1a283\n#define regPCIEMSIX_VECT160_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT161_ADDR_LO                                                                     0x1a284\n#define regPCIEMSIX_VECT161_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT161_ADDR_HI                                                                     0x1a285\n#define regPCIEMSIX_VECT161_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT161_MSG_DATA                                                                    0x1a286\n#define regPCIEMSIX_VECT161_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT161_CONTROL                                                                     0x1a287\n#define regPCIEMSIX_VECT161_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT162_ADDR_LO                                                                     0x1a288\n#define regPCIEMSIX_VECT162_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT162_ADDR_HI                                                                     0x1a289\n#define regPCIEMSIX_VECT162_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT162_MSG_DATA                                                                    0x1a28a\n#define regPCIEMSIX_VECT162_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT162_CONTROL                                                                     0x1a28b\n#define regPCIEMSIX_VECT162_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT163_ADDR_LO                                                                     0x1a28c\n#define regPCIEMSIX_VECT163_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT163_ADDR_HI                                                                     0x1a28d\n#define regPCIEMSIX_VECT163_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT163_MSG_DATA                                                                    0x1a28e\n#define regPCIEMSIX_VECT163_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT163_CONTROL                                                                     0x1a28f\n#define regPCIEMSIX_VECT163_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT164_ADDR_LO                                                                     0x1a290\n#define regPCIEMSIX_VECT164_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT164_ADDR_HI                                                                     0x1a291\n#define regPCIEMSIX_VECT164_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT164_MSG_DATA                                                                    0x1a292\n#define regPCIEMSIX_VECT164_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT164_CONTROL                                                                     0x1a293\n#define regPCIEMSIX_VECT164_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT165_ADDR_LO                                                                     0x1a294\n#define regPCIEMSIX_VECT165_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT165_ADDR_HI                                                                     0x1a295\n#define regPCIEMSIX_VECT165_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT165_MSG_DATA                                                                    0x1a296\n#define regPCIEMSIX_VECT165_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT165_CONTROL                                                                     0x1a297\n#define regPCIEMSIX_VECT165_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT166_ADDR_LO                                                                     0x1a298\n#define regPCIEMSIX_VECT166_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT166_ADDR_HI                                                                     0x1a299\n#define regPCIEMSIX_VECT166_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT166_MSG_DATA                                                                    0x1a29a\n#define regPCIEMSIX_VECT166_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT166_CONTROL                                                                     0x1a29b\n#define regPCIEMSIX_VECT166_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT167_ADDR_LO                                                                     0x1a29c\n#define regPCIEMSIX_VECT167_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT167_ADDR_HI                                                                     0x1a29d\n#define regPCIEMSIX_VECT167_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT167_MSG_DATA                                                                    0x1a29e\n#define regPCIEMSIX_VECT167_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT167_CONTROL                                                                     0x1a29f\n#define regPCIEMSIX_VECT167_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT168_ADDR_LO                                                                     0x1a2a0\n#define regPCIEMSIX_VECT168_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT168_ADDR_HI                                                                     0x1a2a1\n#define regPCIEMSIX_VECT168_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT168_MSG_DATA                                                                    0x1a2a2\n#define regPCIEMSIX_VECT168_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT168_CONTROL                                                                     0x1a2a3\n#define regPCIEMSIX_VECT168_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT169_ADDR_LO                                                                     0x1a2a4\n#define regPCIEMSIX_VECT169_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT169_ADDR_HI                                                                     0x1a2a5\n#define regPCIEMSIX_VECT169_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT169_MSG_DATA                                                                    0x1a2a6\n#define regPCIEMSIX_VECT169_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT169_CONTROL                                                                     0x1a2a7\n#define regPCIEMSIX_VECT169_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT170_ADDR_LO                                                                     0x1a2a8\n#define regPCIEMSIX_VECT170_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT170_ADDR_HI                                                                     0x1a2a9\n#define regPCIEMSIX_VECT170_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT170_MSG_DATA                                                                    0x1a2aa\n#define regPCIEMSIX_VECT170_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT170_CONTROL                                                                     0x1a2ab\n#define regPCIEMSIX_VECT170_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT171_ADDR_LO                                                                     0x1a2ac\n#define regPCIEMSIX_VECT171_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT171_ADDR_HI                                                                     0x1a2ad\n#define regPCIEMSIX_VECT171_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT171_MSG_DATA                                                                    0x1a2ae\n#define regPCIEMSIX_VECT171_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT171_CONTROL                                                                     0x1a2af\n#define regPCIEMSIX_VECT171_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT172_ADDR_LO                                                                     0x1a2b0\n#define regPCIEMSIX_VECT172_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT172_ADDR_HI                                                                     0x1a2b1\n#define regPCIEMSIX_VECT172_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT172_MSG_DATA                                                                    0x1a2b2\n#define regPCIEMSIX_VECT172_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT172_CONTROL                                                                     0x1a2b3\n#define regPCIEMSIX_VECT172_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT173_ADDR_LO                                                                     0x1a2b4\n#define regPCIEMSIX_VECT173_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT173_ADDR_HI                                                                     0x1a2b5\n#define regPCIEMSIX_VECT173_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT173_MSG_DATA                                                                    0x1a2b6\n#define regPCIEMSIX_VECT173_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT173_CONTROL                                                                     0x1a2b7\n#define regPCIEMSIX_VECT173_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT174_ADDR_LO                                                                     0x1a2b8\n#define regPCIEMSIX_VECT174_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT174_ADDR_HI                                                                     0x1a2b9\n#define regPCIEMSIX_VECT174_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT174_MSG_DATA                                                                    0x1a2ba\n#define regPCIEMSIX_VECT174_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT174_CONTROL                                                                     0x1a2bb\n#define regPCIEMSIX_VECT174_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT175_ADDR_LO                                                                     0x1a2bc\n#define regPCIEMSIX_VECT175_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT175_ADDR_HI                                                                     0x1a2bd\n#define regPCIEMSIX_VECT175_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT175_MSG_DATA                                                                    0x1a2be\n#define regPCIEMSIX_VECT175_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT175_CONTROL                                                                     0x1a2bf\n#define regPCIEMSIX_VECT175_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT176_ADDR_LO                                                                     0x1a2c0\n#define regPCIEMSIX_VECT176_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT176_ADDR_HI                                                                     0x1a2c1\n#define regPCIEMSIX_VECT176_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT176_MSG_DATA                                                                    0x1a2c2\n#define regPCIEMSIX_VECT176_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT176_CONTROL                                                                     0x1a2c3\n#define regPCIEMSIX_VECT176_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT177_ADDR_LO                                                                     0x1a2c4\n#define regPCIEMSIX_VECT177_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT177_ADDR_HI                                                                     0x1a2c5\n#define regPCIEMSIX_VECT177_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT177_MSG_DATA                                                                    0x1a2c6\n#define regPCIEMSIX_VECT177_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT177_CONTROL                                                                     0x1a2c7\n#define regPCIEMSIX_VECT177_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT178_ADDR_LO                                                                     0x1a2c8\n#define regPCIEMSIX_VECT178_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT178_ADDR_HI                                                                     0x1a2c9\n#define regPCIEMSIX_VECT178_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT178_MSG_DATA                                                                    0x1a2ca\n#define regPCIEMSIX_VECT178_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT178_CONTROL                                                                     0x1a2cb\n#define regPCIEMSIX_VECT178_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT179_ADDR_LO                                                                     0x1a2cc\n#define regPCIEMSIX_VECT179_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT179_ADDR_HI                                                                     0x1a2cd\n#define regPCIEMSIX_VECT179_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT179_MSG_DATA                                                                    0x1a2ce\n#define regPCIEMSIX_VECT179_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT179_CONTROL                                                                     0x1a2cf\n#define regPCIEMSIX_VECT179_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT180_ADDR_LO                                                                     0x1a2d0\n#define regPCIEMSIX_VECT180_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT180_ADDR_HI                                                                     0x1a2d1\n#define regPCIEMSIX_VECT180_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT180_MSG_DATA                                                                    0x1a2d2\n#define regPCIEMSIX_VECT180_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT180_CONTROL                                                                     0x1a2d3\n#define regPCIEMSIX_VECT180_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT181_ADDR_LO                                                                     0x1a2d4\n#define regPCIEMSIX_VECT181_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT181_ADDR_HI                                                                     0x1a2d5\n#define regPCIEMSIX_VECT181_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT181_MSG_DATA                                                                    0x1a2d6\n#define regPCIEMSIX_VECT181_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT181_CONTROL                                                                     0x1a2d7\n#define regPCIEMSIX_VECT181_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT182_ADDR_LO                                                                     0x1a2d8\n#define regPCIEMSIX_VECT182_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT182_ADDR_HI                                                                     0x1a2d9\n#define regPCIEMSIX_VECT182_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT182_MSG_DATA                                                                    0x1a2da\n#define regPCIEMSIX_VECT182_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT182_CONTROL                                                                     0x1a2db\n#define regPCIEMSIX_VECT182_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT183_ADDR_LO                                                                     0x1a2dc\n#define regPCIEMSIX_VECT183_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT183_ADDR_HI                                                                     0x1a2dd\n#define regPCIEMSIX_VECT183_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT183_MSG_DATA                                                                    0x1a2de\n#define regPCIEMSIX_VECT183_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT183_CONTROL                                                                     0x1a2df\n#define regPCIEMSIX_VECT183_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT184_ADDR_LO                                                                     0x1a2e0\n#define regPCIEMSIX_VECT184_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT184_ADDR_HI                                                                     0x1a2e1\n#define regPCIEMSIX_VECT184_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT184_MSG_DATA                                                                    0x1a2e2\n#define regPCIEMSIX_VECT184_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT184_CONTROL                                                                     0x1a2e3\n#define regPCIEMSIX_VECT184_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT185_ADDR_LO                                                                     0x1a2e4\n#define regPCIEMSIX_VECT185_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT185_ADDR_HI                                                                     0x1a2e5\n#define regPCIEMSIX_VECT185_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT185_MSG_DATA                                                                    0x1a2e6\n#define regPCIEMSIX_VECT185_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT185_CONTROL                                                                     0x1a2e7\n#define regPCIEMSIX_VECT185_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT186_ADDR_LO                                                                     0x1a2e8\n#define regPCIEMSIX_VECT186_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT186_ADDR_HI                                                                     0x1a2e9\n#define regPCIEMSIX_VECT186_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT186_MSG_DATA                                                                    0x1a2ea\n#define regPCIEMSIX_VECT186_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT186_CONTROL                                                                     0x1a2eb\n#define regPCIEMSIX_VECT186_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT187_ADDR_LO                                                                     0x1a2ec\n#define regPCIEMSIX_VECT187_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT187_ADDR_HI                                                                     0x1a2ed\n#define regPCIEMSIX_VECT187_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT187_MSG_DATA                                                                    0x1a2ee\n#define regPCIEMSIX_VECT187_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT187_CONTROL                                                                     0x1a2ef\n#define regPCIEMSIX_VECT187_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT188_ADDR_LO                                                                     0x1a2f0\n#define regPCIEMSIX_VECT188_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT188_ADDR_HI                                                                     0x1a2f1\n#define regPCIEMSIX_VECT188_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT188_MSG_DATA                                                                    0x1a2f2\n#define regPCIEMSIX_VECT188_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT188_CONTROL                                                                     0x1a2f3\n#define regPCIEMSIX_VECT188_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT189_ADDR_LO                                                                     0x1a2f4\n#define regPCIEMSIX_VECT189_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT189_ADDR_HI                                                                     0x1a2f5\n#define regPCIEMSIX_VECT189_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT189_MSG_DATA                                                                    0x1a2f6\n#define regPCIEMSIX_VECT189_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT189_CONTROL                                                                     0x1a2f7\n#define regPCIEMSIX_VECT189_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT190_ADDR_LO                                                                     0x1a2f8\n#define regPCIEMSIX_VECT190_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT190_ADDR_HI                                                                     0x1a2f9\n#define regPCIEMSIX_VECT190_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT190_MSG_DATA                                                                    0x1a2fa\n#define regPCIEMSIX_VECT190_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT190_CONTROL                                                                     0x1a2fb\n#define regPCIEMSIX_VECT190_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT191_ADDR_LO                                                                     0x1a2fc\n#define regPCIEMSIX_VECT191_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT191_ADDR_HI                                                                     0x1a2fd\n#define regPCIEMSIX_VECT191_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT191_MSG_DATA                                                                    0x1a2fe\n#define regPCIEMSIX_VECT191_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT191_CONTROL                                                                     0x1a2ff\n#define regPCIEMSIX_VECT191_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT192_ADDR_LO                                                                     0x1a300\n#define regPCIEMSIX_VECT192_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT192_ADDR_HI                                                                     0x1a301\n#define regPCIEMSIX_VECT192_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT192_MSG_DATA                                                                    0x1a302\n#define regPCIEMSIX_VECT192_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT192_CONTROL                                                                     0x1a303\n#define regPCIEMSIX_VECT192_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT193_ADDR_LO                                                                     0x1a304\n#define regPCIEMSIX_VECT193_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT193_ADDR_HI                                                                     0x1a305\n#define regPCIEMSIX_VECT193_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT193_MSG_DATA                                                                    0x1a306\n#define regPCIEMSIX_VECT193_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT193_CONTROL                                                                     0x1a307\n#define regPCIEMSIX_VECT193_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT194_ADDR_LO                                                                     0x1a308\n#define regPCIEMSIX_VECT194_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT194_ADDR_HI                                                                     0x1a309\n#define regPCIEMSIX_VECT194_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT194_MSG_DATA                                                                    0x1a30a\n#define regPCIEMSIX_VECT194_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT194_CONTROL                                                                     0x1a30b\n#define regPCIEMSIX_VECT194_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT195_ADDR_LO                                                                     0x1a30c\n#define regPCIEMSIX_VECT195_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT195_ADDR_HI                                                                     0x1a30d\n#define regPCIEMSIX_VECT195_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT195_MSG_DATA                                                                    0x1a30e\n#define regPCIEMSIX_VECT195_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT195_CONTROL                                                                     0x1a30f\n#define regPCIEMSIX_VECT195_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT196_ADDR_LO                                                                     0x1a310\n#define regPCIEMSIX_VECT196_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT196_ADDR_HI                                                                     0x1a311\n#define regPCIEMSIX_VECT196_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT196_MSG_DATA                                                                    0x1a312\n#define regPCIEMSIX_VECT196_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT196_CONTROL                                                                     0x1a313\n#define regPCIEMSIX_VECT196_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT197_ADDR_LO                                                                     0x1a314\n#define regPCIEMSIX_VECT197_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT197_ADDR_HI                                                                     0x1a315\n#define regPCIEMSIX_VECT197_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT197_MSG_DATA                                                                    0x1a316\n#define regPCIEMSIX_VECT197_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT197_CONTROL                                                                     0x1a317\n#define regPCIEMSIX_VECT197_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT198_ADDR_LO                                                                     0x1a318\n#define regPCIEMSIX_VECT198_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT198_ADDR_HI                                                                     0x1a319\n#define regPCIEMSIX_VECT198_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT198_MSG_DATA                                                                    0x1a31a\n#define regPCIEMSIX_VECT198_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT198_CONTROL                                                                     0x1a31b\n#define regPCIEMSIX_VECT198_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT199_ADDR_LO                                                                     0x1a31c\n#define regPCIEMSIX_VECT199_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT199_ADDR_HI                                                                     0x1a31d\n#define regPCIEMSIX_VECT199_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT199_MSG_DATA                                                                    0x1a31e\n#define regPCIEMSIX_VECT199_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT199_CONTROL                                                                     0x1a31f\n#define regPCIEMSIX_VECT199_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT200_ADDR_LO                                                                     0x1a320\n#define regPCIEMSIX_VECT200_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT200_ADDR_HI                                                                     0x1a321\n#define regPCIEMSIX_VECT200_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT200_MSG_DATA                                                                    0x1a322\n#define regPCIEMSIX_VECT200_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT200_CONTROL                                                                     0x1a323\n#define regPCIEMSIX_VECT200_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT201_ADDR_LO                                                                     0x1a324\n#define regPCIEMSIX_VECT201_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT201_ADDR_HI                                                                     0x1a325\n#define regPCIEMSIX_VECT201_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT201_MSG_DATA                                                                    0x1a326\n#define regPCIEMSIX_VECT201_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT201_CONTROL                                                                     0x1a327\n#define regPCIEMSIX_VECT201_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT202_ADDR_LO                                                                     0x1a328\n#define regPCIEMSIX_VECT202_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT202_ADDR_HI                                                                     0x1a329\n#define regPCIEMSIX_VECT202_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT202_MSG_DATA                                                                    0x1a32a\n#define regPCIEMSIX_VECT202_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT202_CONTROL                                                                     0x1a32b\n#define regPCIEMSIX_VECT202_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT203_ADDR_LO                                                                     0x1a32c\n#define regPCIEMSIX_VECT203_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT203_ADDR_HI                                                                     0x1a32d\n#define regPCIEMSIX_VECT203_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT203_MSG_DATA                                                                    0x1a32e\n#define regPCIEMSIX_VECT203_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT203_CONTROL                                                                     0x1a32f\n#define regPCIEMSIX_VECT203_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT204_ADDR_LO                                                                     0x1a330\n#define regPCIEMSIX_VECT204_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT204_ADDR_HI                                                                     0x1a331\n#define regPCIEMSIX_VECT204_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT204_MSG_DATA                                                                    0x1a332\n#define regPCIEMSIX_VECT204_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT204_CONTROL                                                                     0x1a333\n#define regPCIEMSIX_VECT204_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT205_ADDR_LO                                                                     0x1a334\n#define regPCIEMSIX_VECT205_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT205_ADDR_HI                                                                     0x1a335\n#define regPCIEMSIX_VECT205_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT205_MSG_DATA                                                                    0x1a336\n#define regPCIEMSIX_VECT205_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT205_CONTROL                                                                     0x1a337\n#define regPCIEMSIX_VECT205_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT206_ADDR_LO                                                                     0x1a338\n#define regPCIEMSIX_VECT206_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT206_ADDR_HI                                                                     0x1a339\n#define regPCIEMSIX_VECT206_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT206_MSG_DATA                                                                    0x1a33a\n#define regPCIEMSIX_VECT206_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT206_CONTROL                                                                     0x1a33b\n#define regPCIEMSIX_VECT206_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT207_ADDR_LO                                                                     0x1a33c\n#define regPCIEMSIX_VECT207_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT207_ADDR_HI                                                                     0x1a33d\n#define regPCIEMSIX_VECT207_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT207_MSG_DATA                                                                    0x1a33e\n#define regPCIEMSIX_VECT207_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT207_CONTROL                                                                     0x1a33f\n#define regPCIEMSIX_VECT207_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT208_ADDR_LO                                                                     0x1a340\n#define regPCIEMSIX_VECT208_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT208_ADDR_HI                                                                     0x1a341\n#define regPCIEMSIX_VECT208_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT208_MSG_DATA                                                                    0x1a342\n#define regPCIEMSIX_VECT208_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT208_CONTROL                                                                     0x1a343\n#define regPCIEMSIX_VECT208_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT209_ADDR_LO                                                                     0x1a344\n#define regPCIEMSIX_VECT209_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT209_ADDR_HI                                                                     0x1a345\n#define regPCIEMSIX_VECT209_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT209_MSG_DATA                                                                    0x1a346\n#define regPCIEMSIX_VECT209_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT209_CONTROL                                                                     0x1a347\n#define regPCIEMSIX_VECT209_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT210_ADDR_LO                                                                     0x1a348\n#define regPCIEMSIX_VECT210_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT210_ADDR_HI                                                                     0x1a349\n#define regPCIEMSIX_VECT210_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT210_MSG_DATA                                                                    0x1a34a\n#define regPCIEMSIX_VECT210_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT210_CONTROL                                                                     0x1a34b\n#define regPCIEMSIX_VECT210_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT211_ADDR_LO                                                                     0x1a34c\n#define regPCIEMSIX_VECT211_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT211_ADDR_HI                                                                     0x1a34d\n#define regPCIEMSIX_VECT211_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT211_MSG_DATA                                                                    0x1a34e\n#define regPCIEMSIX_VECT211_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT211_CONTROL                                                                     0x1a34f\n#define regPCIEMSIX_VECT211_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT212_ADDR_LO                                                                     0x1a350\n#define regPCIEMSIX_VECT212_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT212_ADDR_HI                                                                     0x1a351\n#define regPCIEMSIX_VECT212_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT212_MSG_DATA                                                                    0x1a352\n#define regPCIEMSIX_VECT212_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT212_CONTROL                                                                     0x1a353\n#define regPCIEMSIX_VECT212_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT213_ADDR_LO                                                                     0x1a354\n#define regPCIEMSIX_VECT213_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT213_ADDR_HI                                                                     0x1a355\n#define regPCIEMSIX_VECT213_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT213_MSG_DATA                                                                    0x1a356\n#define regPCIEMSIX_VECT213_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT213_CONTROL                                                                     0x1a357\n#define regPCIEMSIX_VECT213_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT214_ADDR_LO                                                                     0x1a358\n#define regPCIEMSIX_VECT214_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT214_ADDR_HI                                                                     0x1a359\n#define regPCIEMSIX_VECT214_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT214_MSG_DATA                                                                    0x1a35a\n#define regPCIEMSIX_VECT214_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT214_CONTROL                                                                     0x1a35b\n#define regPCIEMSIX_VECT214_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT215_ADDR_LO                                                                     0x1a35c\n#define regPCIEMSIX_VECT215_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT215_ADDR_HI                                                                     0x1a35d\n#define regPCIEMSIX_VECT215_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT215_MSG_DATA                                                                    0x1a35e\n#define regPCIEMSIX_VECT215_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT215_CONTROL                                                                     0x1a35f\n#define regPCIEMSIX_VECT215_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT216_ADDR_LO                                                                     0x1a360\n#define regPCIEMSIX_VECT216_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT216_ADDR_HI                                                                     0x1a361\n#define regPCIEMSIX_VECT216_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT216_MSG_DATA                                                                    0x1a362\n#define regPCIEMSIX_VECT216_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT216_CONTROL                                                                     0x1a363\n#define regPCIEMSIX_VECT216_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT217_ADDR_LO                                                                     0x1a364\n#define regPCIEMSIX_VECT217_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT217_ADDR_HI                                                                     0x1a365\n#define regPCIEMSIX_VECT217_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT217_MSG_DATA                                                                    0x1a366\n#define regPCIEMSIX_VECT217_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT217_CONTROL                                                                     0x1a367\n#define regPCIEMSIX_VECT217_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT218_ADDR_LO                                                                     0x1a368\n#define regPCIEMSIX_VECT218_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT218_ADDR_HI                                                                     0x1a369\n#define regPCIEMSIX_VECT218_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT218_MSG_DATA                                                                    0x1a36a\n#define regPCIEMSIX_VECT218_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT218_CONTROL                                                                     0x1a36b\n#define regPCIEMSIX_VECT218_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT219_ADDR_LO                                                                     0x1a36c\n#define regPCIEMSIX_VECT219_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT219_ADDR_HI                                                                     0x1a36d\n#define regPCIEMSIX_VECT219_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT219_MSG_DATA                                                                    0x1a36e\n#define regPCIEMSIX_VECT219_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT219_CONTROL                                                                     0x1a36f\n#define regPCIEMSIX_VECT219_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT220_ADDR_LO                                                                     0x1a370\n#define regPCIEMSIX_VECT220_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT220_ADDR_HI                                                                     0x1a371\n#define regPCIEMSIX_VECT220_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT220_MSG_DATA                                                                    0x1a372\n#define regPCIEMSIX_VECT220_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT220_CONTROL                                                                     0x1a373\n#define regPCIEMSIX_VECT220_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT221_ADDR_LO                                                                     0x1a374\n#define regPCIEMSIX_VECT221_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT221_ADDR_HI                                                                     0x1a375\n#define regPCIEMSIX_VECT221_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT221_MSG_DATA                                                                    0x1a376\n#define regPCIEMSIX_VECT221_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT221_CONTROL                                                                     0x1a377\n#define regPCIEMSIX_VECT221_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT222_ADDR_LO                                                                     0x1a378\n#define regPCIEMSIX_VECT222_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT222_ADDR_HI                                                                     0x1a379\n#define regPCIEMSIX_VECT222_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT222_MSG_DATA                                                                    0x1a37a\n#define regPCIEMSIX_VECT222_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT222_CONTROL                                                                     0x1a37b\n#define regPCIEMSIX_VECT222_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT223_ADDR_LO                                                                     0x1a37c\n#define regPCIEMSIX_VECT223_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT223_ADDR_HI                                                                     0x1a37d\n#define regPCIEMSIX_VECT223_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT223_MSG_DATA                                                                    0x1a37e\n#define regPCIEMSIX_VECT223_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT223_CONTROL                                                                     0x1a37f\n#define regPCIEMSIX_VECT223_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT224_ADDR_LO                                                                     0x1a380\n#define regPCIEMSIX_VECT224_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT224_ADDR_HI                                                                     0x1a381\n#define regPCIEMSIX_VECT224_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT224_MSG_DATA                                                                    0x1a382\n#define regPCIEMSIX_VECT224_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT224_CONTROL                                                                     0x1a383\n#define regPCIEMSIX_VECT224_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT225_ADDR_LO                                                                     0x1a384\n#define regPCIEMSIX_VECT225_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT225_ADDR_HI                                                                     0x1a385\n#define regPCIEMSIX_VECT225_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT225_MSG_DATA                                                                    0x1a386\n#define regPCIEMSIX_VECT225_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT225_CONTROL                                                                     0x1a387\n#define regPCIEMSIX_VECT225_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT226_ADDR_LO                                                                     0x1a388\n#define regPCIEMSIX_VECT226_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT226_ADDR_HI                                                                     0x1a389\n#define regPCIEMSIX_VECT226_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT226_MSG_DATA                                                                    0x1a38a\n#define regPCIEMSIX_VECT226_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT226_CONTROL                                                                     0x1a38b\n#define regPCIEMSIX_VECT226_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT227_ADDR_LO                                                                     0x1a38c\n#define regPCIEMSIX_VECT227_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT227_ADDR_HI                                                                     0x1a38d\n#define regPCIEMSIX_VECT227_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT227_MSG_DATA                                                                    0x1a38e\n#define regPCIEMSIX_VECT227_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT227_CONTROL                                                                     0x1a38f\n#define regPCIEMSIX_VECT227_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT228_ADDR_LO                                                                     0x1a390\n#define regPCIEMSIX_VECT228_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT228_ADDR_HI                                                                     0x1a391\n#define regPCIEMSIX_VECT228_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT228_MSG_DATA                                                                    0x1a392\n#define regPCIEMSIX_VECT228_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT228_CONTROL                                                                     0x1a393\n#define regPCIEMSIX_VECT228_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT229_ADDR_LO                                                                     0x1a394\n#define regPCIEMSIX_VECT229_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT229_ADDR_HI                                                                     0x1a395\n#define regPCIEMSIX_VECT229_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT229_MSG_DATA                                                                    0x1a396\n#define regPCIEMSIX_VECT229_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT229_CONTROL                                                                     0x1a397\n#define regPCIEMSIX_VECT229_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT230_ADDR_LO                                                                     0x1a398\n#define regPCIEMSIX_VECT230_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT230_ADDR_HI                                                                     0x1a399\n#define regPCIEMSIX_VECT230_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT230_MSG_DATA                                                                    0x1a39a\n#define regPCIEMSIX_VECT230_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT230_CONTROL                                                                     0x1a39b\n#define regPCIEMSIX_VECT230_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT231_ADDR_LO                                                                     0x1a39c\n#define regPCIEMSIX_VECT231_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT231_ADDR_HI                                                                     0x1a39d\n#define regPCIEMSIX_VECT231_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT231_MSG_DATA                                                                    0x1a39e\n#define regPCIEMSIX_VECT231_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT231_CONTROL                                                                     0x1a39f\n#define regPCIEMSIX_VECT231_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT232_ADDR_LO                                                                     0x1a3a0\n#define regPCIEMSIX_VECT232_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT232_ADDR_HI                                                                     0x1a3a1\n#define regPCIEMSIX_VECT232_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT232_MSG_DATA                                                                    0x1a3a2\n#define regPCIEMSIX_VECT232_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT232_CONTROL                                                                     0x1a3a3\n#define regPCIEMSIX_VECT232_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT233_ADDR_LO                                                                     0x1a3a4\n#define regPCIEMSIX_VECT233_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT233_ADDR_HI                                                                     0x1a3a5\n#define regPCIEMSIX_VECT233_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT233_MSG_DATA                                                                    0x1a3a6\n#define regPCIEMSIX_VECT233_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT233_CONTROL                                                                     0x1a3a7\n#define regPCIEMSIX_VECT233_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT234_ADDR_LO                                                                     0x1a3a8\n#define regPCIEMSIX_VECT234_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT234_ADDR_HI                                                                     0x1a3a9\n#define regPCIEMSIX_VECT234_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT234_MSG_DATA                                                                    0x1a3aa\n#define regPCIEMSIX_VECT234_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT234_CONTROL                                                                     0x1a3ab\n#define regPCIEMSIX_VECT234_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT235_ADDR_LO                                                                     0x1a3ac\n#define regPCIEMSIX_VECT235_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT235_ADDR_HI                                                                     0x1a3ad\n#define regPCIEMSIX_VECT235_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT235_MSG_DATA                                                                    0x1a3ae\n#define regPCIEMSIX_VECT235_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT235_CONTROL                                                                     0x1a3af\n#define regPCIEMSIX_VECT235_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT236_ADDR_LO                                                                     0x1a3b0\n#define regPCIEMSIX_VECT236_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT236_ADDR_HI                                                                     0x1a3b1\n#define regPCIEMSIX_VECT236_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT236_MSG_DATA                                                                    0x1a3b2\n#define regPCIEMSIX_VECT236_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT236_CONTROL                                                                     0x1a3b3\n#define regPCIEMSIX_VECT236_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT237_ADDR_LO                                                                     0x1a3b4\n#define regPCIEMSIX_VECT237_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT237_ADDR_HI                                                                     0x1a3b5\n#define regPCIEMSIX_VECT237_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT237_MSG_DATA                                                                    0x1a3b6\n#define regPCIEMSIX_VECT237_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT237_CONTROL                                                                     0x1a3b7\n#define regPCIEMSIX_VECT237_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT238_ADDR_LO                                                                     0x1a3b8\n#define regPCIEMSIX_VECT238_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT238_ADDR_HI                                                                     0x1a3b9\n#define regPCIEMSIX_VECT238_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT238_MSG_DATA                                                                    0x1a3ba\n#define regPCIEMSIX_VECT238_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT238_CONTROL                                                                     0x1a3bb\n#define regPCIEMSIX_VECT238_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT239_ADDR_LO                                                                     0x1a3bc\n#define regPCIEMSIX_VECT239_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT239_ADDR_HI                                                                     0x1a3bd\n#define regPCIEMSIX_VECT239_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT239_MSG_DATA                                                                    0x1a3be\n#define regPCIEMSIX_VECT239_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT239_CONTROL                                                                     0x1a3bf\n#define regPCIEMSIX_VECT239_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT240_ADDR_LO                                                                     0x1a3c0\n#define regPCIEMSIX_VECT240_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT240_ADDR_HI                                                                     0x1a3c1\n#define regPCIEMSIX_VECT240_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT240_MSG_DATA                                                                    0x1a3c2\n#define regPCIEMSIX_VECT240_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT240_CONTROL                                                                     0x1a3c3\n#define regPCIEMSIX_VECT240_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT241_ADDR_LO                                                                     0x1a3c4\n#define regPCIEMSIX_VECT241_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT241_ADDR_HI                                                                     0x1a3c5\n#define regPCIEMSIX_VECT241_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT241_MSG_DATA                                                                    0x1a3c6\n#define regPCIEMSIX_VECT241_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT241_CONTROL                                                                     0x1a3c7\n#define regPCIEMSIX_VECT241_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT242_ADDR_LO                                                                     0x1a3c8\n#define regPCIEMSIX_VECT242_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT242_ADDR_HI                                                                     0x1a3c9\n#define regPCIEMSIX_VECT242_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT242_MSG_DATA                                                                    0x1a3ca\n#define regPCIEMSIX_VECT242_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT242_CONTROL                                                                     0x1a3cb\n#define regPCIEMSIX_VECT242_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT243_ADDR_LO                                                                     0x1a3cc\n#define regPCIEMSIX_VECT243_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT243_ADDR_HI                                                                     0x1a3cd\n#define regPCIEMSIX_VECT243_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT243_MSG_DATA                                                                    0x1a3ce\n#define regPCIEMSIX_VECT243_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT243_CONTROL                                                                     0x1a3cf\n#define regPCIEMSIX_VECT243_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT244_ADDR_LO                                                                     0x1a3d0\n#define regPCIEMSIX_VECT244_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT244_ADDR_HI                                                                     0x1a3d1\n#define regPCIEMSIX_VECT244_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT244_MSG_DATA                                                                    0x1a3d2\n#define regPCIEMSIX_VECT244_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT244_CONTROL                                                                     0x1a3d3\n#define regPCIEMSIX_VECT244_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT245_ADDR_LO                                                                     0x1a3d4\n#define regPCIEMSIX_VECT245_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT245_ADDR_HI                                                                     0x1a3d5\n#define regPCIEMSIX_VECT245_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT245_MSG_DATA                                                                    0x1a3d6\n#define regPCIEMSIX_VECT245_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT245_CONTROL                                                                     0x1a3d7\n#define regPCIEMSIX_VECT245_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT246_ADDR_LO                                                                     0x1a3d8\n#define regPCIEMSIX_VECT246_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT246_ADDR_HI                                                                     0x1a3d9\n#define regPCIEMSIX_VECT246_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT246_MSG_DATA                                                                    0x1a3da\n#define regPCIEMSIX_VECT246_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT246_CONTROL                                                                     0x1a3db\n#define regPCIEMSIX_VECT246_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT247_ADDR_LO                                                                     0x1a3dc\n#define regPCIEMSIX_VECT247_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT247_ADDR_HI                                                                     0x1a3dd\n#define regPCIEMSIX_VECT247_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT247_MSG_DATA                                                                    0x1a3de\n#define regPCIEMSIX_VECT247_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT247_CONTROL                                                                     0x1a3df\n#define regPCIEMSIX_VECT247_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT248_ADDR_LO                                                                     0x1a3e0\n#define regPCIEMSIX_VECT248_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT248_ADDR_HI                                                                     0x1a3e1\n#define regPCIEMSIX_VECT248_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT248_MSG_DATA                                                                    0x1a3e2\n#define regPCIEMSIX_VECT248_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT248_CONTROL                                                                     0x1a3e3\n#define regPCIEMSIX_VECT248_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT249_ADDR_LO                                                                     0x1a3e4\n#define regPCIEMSIX_VECT249_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT249_ADDR_HI                                                                     0x1a3e5\n#define regPCIEMSIX_VECT249_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT249_MSG_DATA                                                                    0x1a3e6\n#define regPCIEMSIX_VECT249_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT249_CONTROL                                                                     0x1a3e7\n#define regPCIEMSIX_VECT249_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT250_ADDR_LO                                                                     0x1a3e8\n#define regPCIEMSIX_VECT250_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT250_ADDR_HI                                                                     0x1a3e9\n#define regPCIEMSIX_VECT250_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT250_MSG_DATA                                                                    0x1a3ea\n#define regPCIEMSIX_VECT250_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT250_CONTROL                                                                     0x1a3eb\n#define regPCIEMSIX_VECT250_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT251_ADDR_LO                                                                     0x1a3ec\n#define regPCIEMSIX_VECT251_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT251_ADDR_HI                                                                     0x1a3ed\n#define regPCIEMSIX_VECT251_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT251_MSG_DATA                                                                    0x1a3ee\n#define regPCIEMSIX_VECT251_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT251_CONTROL                                                                     0x1a3ef\n#define regPCIEMSIX_VECT251_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT252_ADDR_LO                                                                     0x1a3f0\n#define regPCIEMSIX_VECT252_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT252_ADDR_HI                                                                     0x1a3f1\n#define regPCIEMSIX_VECT252_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT252_MSG_DATA                                                                    0x1a3f2\n#define regPCIEMSIX_VECT252_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT252_CONTROL                                                                     0x1a3f3\n#define regPCIEMSIX_VECT252_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT253_ADDR_LO                                                                     0x1a3f4\n#define regPCIEMSIX_VECT253_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT253_ADDR_HI                                                                     0x1a3f5\n#define regPCIEMSIX_VECT253_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT253_MSG_DATA                                                                    0x1a3f6\n#define regPCIEMSIX_VECT253_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT253_CONTROL                                                                     0x1a3f7\n#define regPCIEMSIX_VECT253_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT254_ADDR_LO                                                                     0x1a3f8\n#define regPCIEMSIX_VECT254_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT254_ADDR_HI                                                                     0x1a3f9\n#define regPCIEMSIX_VECT254_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT254_MSG_DATA                                                                    0x1a3fa\n#define regPCIEMSIX_VECT254_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT254_CONTROL                                                                     0x1a3fb\n#define regPCIEMSIX_VECT254_CONTROL_BASE_IDX 8\n#define regPCIEMSIX_VECT255_ADDR_LO                                                                     0x1a3fc\n#define regPCIEMSIX_VECT255_ADDR_LO_BASE_IDX 8\n#define regPCIEMSIX_VECT255_ADDR_HI                                                                     0x1a3fd\n#define regPCIEMSIX_VECT255_ADDR_HI_BASE_IDX 8\n#define regPCIEMSIX_VECT255_MSG_DATA                                                                    0x1a3fe\n#define regPCIEMSIX_VECT255_MSG_DATA_BASE_IDX 8\n#define regPCIEMSIX_VECT255_CONTROL                                                                     0x1a3ff\n#define regPCIEMSIX_VECT255_CONTROL_BASE_IDX 8\n\n\n\n\n#define regPCIEMSIX_PBA_0                                                                               0x1a400\n#define regPCIEMSIX_PBA_0_BASE_IDX 8\n#define regPCIEMSIX_PBA_1                                                                               0x1a401\n#define regPCIEMSIX_PBA_1_BASE_IDX 8\n#define regPCIEMSIX_PBA_2                                                                               0x1a402\n#define regPCIEMSIX_PBA_2_BASE_IDX 8\n#define regPCIEMSIX_PBA_3                                                                               0x1a403\n#define regPCIEMSIX_PBA_3_BASE_IDX 8\n#define regPCIEMSIX_PBA_4                                                                               0x1a404\n#define regPCIEMSIX_PBA_4_BASE_IDX 8\n#define regPCIEMSIX_PBA_5                                                                               0x1a405\n#define regPCIEMSIX_PBA_5_BASE_IDX 8\n#define regPCIEMSIX_PBA_6                                                                               0x1a406\n#define regPCIEMSIX_PBA_6_BASE_IDX 8\n#define regPCIEMSIX_PBA_7                                                                               0x1a407\n#define regPCIEMSIX_PBA_7_BASE_IDX 8\n\n\n\n\n#define regSUM_INDEX                                                                                    0xec38\n#define regSUM_INDEX_BASE_IDX 8\n#define regSUM_DATA                                                                                     0xec39\n#define regSUM_DATA_BASE_IDX 8\n#define regSUM_INDEX_HI                                                                                 0xec3b\n#define regSUM_INDEX_HI_BASE_IDX 8\n\n\n\n\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP0                                                              0xc400\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP0_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP1                                                              0xc401\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP1_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP2                                                              0xc402\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP2_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP3                                                              0xc403\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP3_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP4                                                              0xc404\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP4_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP5                                                              0xc405\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP5_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP6                                                              0xc406\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP6_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP7                                                              0xc407\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP7_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP8                                                              0xc408\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP8_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP9                                                              0xc409\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP9_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP10                                                             0xc40a\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP10_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP11                                                             0xc40b\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP11_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP12                                                             0xc40c\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP12_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP13                                                             0xc40d\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP13_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP14                                                             0xc40e\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP14_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP0                                                                         0xc480\n#define regRCC_DEV1_PORT_STRAP0_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP1                                                                         0xc481\n#define regRCC_DEV1_PORT_STRAP1_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP2                                                                         0xc482\n#define regRCC_DEV1_PORT_STRAP2_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP3                                                                         0xc483\n#define regRCC_DEV1_PORT_STRAP3_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP4                                                                         0xc484\n#define regRCC_DEV1_PORT_STRAP4_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP5                                                                         0xc485\n#define regRCC_DEV1_PORT_STRAP5_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP6                                                                         0xc486\n#define regRCC_DEV1_PORT_STRAP6_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP7                                                                         0xc487\n#define regRCC_DEV1_PORT_STRAP7_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP8                                                                         0xc488\n#define regRCC_DEV1_PORT_STRAP8_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP9                                                                         0xc489\n#define regRCC_DEV1_PORT_STRAP9_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP10                                                                        0xc48a\n#define regRCC_DEV1_PORT_STRAP10_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP11                                                                        0xc48b\n#define regRCC_DEV1_PORT_STRAP11_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP12                                                                        0xc48c\n#define regRCC_DEV1_PORT_STRAP12_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP13                                                                        0xc48d\n#define regRCC_DEV1_PORT_STRAP13_BASE_IDX 8\n#define regRCC_DEV1_PORT_STRAP14                                                                        0xc48e\n#define regRCC_DEV1_PORT_STRAP14_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP0                                                                         0xc500\n#define regRCC_DEV2_PORT_STRAP0_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP1                                                                         0xc501\n#define regRCC_DEV2_PORT_STRAP1_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP2                                                                         0xc502\n#define regRCC_DEV2_PORT_STRAP2_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP3                                                                         0xc503\n#define regRCC_DEV2_PORT_STRAP3_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP4                                                                         0xc504\n#define regRCC_DEV2_PORT_STRAP4_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP5                                                                         0xc505\n#define regRCC_DEV2_PORT_STRAP5_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP6                                                                         0xc506\n#define regRCC_DEV2_PORT_STRAP6_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP7                                                                         0xc507\n#define regRCC_DEV2_PORT_STRAP7_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP8                                                                         0xc508\n#define regRCC_DEV2_PORT_STRAP8_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP9                                                                         0xc509\n#define regRCC_DEV2_PORT_STRAP9_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP10                                                                        0xc50a\n#define regRCC_DEV2_PORT_STRAP10_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP11                                                                        0xc50b\n#define regRCC_DEV2_PORT_STRAP11_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP12                                                                        0xc50c\n#define regRCC_DEV2_PORT_STRAP12_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP13                                                                        0xc50d\n#define regRCC_DEV2_PORT_STRAP13_BASE_IDX 8\n#define regRCC_DEV2_PORT_STRAP14                                                                        0xc50e\n#define regRCC_DEV2_PORT_STRAP14_BASE_IDX 8\n#define regRCC_STRAP1_RCC_BIF_STRAP0                                                                    0xc600\n#define regRCC_STRAP1_RCC_BIF_STRAP0_BASE_IDX 8\n#define regRCC_STRAP1_RCC_BIF_STRAP1                                                                    0xc601\n#define regRCC_STRAP1_RCC_BIF_STRAP1_BASE_IDX 8\n#define regRCC_STRAP1_RCC_BIF_STRAP2                                                                    0xc602\n#define regRCC_STRAP1_RCC_BIF_STRAP2_BASE_IDX 8\n#define regRCC_STRAP1_RCC_BIF_STRAP3                                                                    0xc603\n#define regRCC_STRAP1_RCC_BIF_STRAP3_BASE_IDX 8\n#define regRCC_STRAP1_RCC_BIF_STRAP4                                                                    0xc604\n#define regRCC_STRAP1_RCC_BIF_STRAP4_BASE_IDX 8\n#define regRCC_STRAP1_RCC_BIF_STRAP5                                                                    0xc605\n#define regRCC_STRAP1_RCC_BIF_STRAP5_BASE_IDX 8\n#define regRCC_STRAP1_RCC_BIF_STRAP6                                                                    0xc606\n#define regRCC_STRAP1_RCC_BIF_STRAP6_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP0                                                              0xd000\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP0_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP1                                                              0xd001\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP1_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP2                                                              0xd002\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP2_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP3                                                              0xd003\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP3_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP4                                                              0xd004\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP4_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP5                                                              0xd005\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP5_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP8                                                              0xd008\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP8_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP9                                                              0xd009\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP9_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP13                                                             0xd00d\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP13_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP14                                                             0xd00e\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP14_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP15                                                             0xd00f\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP15_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP16                                                             0xd010\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP16_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP17                                                             0xd011\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP17_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP18                                                             0xd012\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP18_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP26                                                             0xd01a\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP26_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP0                                                              0xd080\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP0_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP2                                                              0xd082\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP2_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP3                                                              0xd083\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP3_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP4                                                              0xd084\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP4_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP5                                                              0xd085\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP5_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP6                                                              0xd086\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP6_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP7                                                              0xd087\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP7_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP20                                                             0xd094\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP20_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP21                                                             0xd095\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP21_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP22                                                             0xd096\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP22_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP23                                                             0xd097\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP23_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP24                                                             0xd098\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP24_BASE_IDX 8\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP25                                                             0xd099\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP25_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP0                                                                         0xd100\n#define regRCC_DEV0_EPF2_STRAP0_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP2                                                                         0xd102\n#define regRCC_DEV0_EPF2_STRAP2_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP3                                                                         0xd103\n#define regRCC_DEV0_EPF2_STRAP3_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP4                                                                         0xd104\n#define regRCC_DEV0_EPF2_STRAP4_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP5                                                                         0xd105\n#define regRCC_DEV0_EPF2_STRAP5_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP6                                                                         0xd106\n#define regRCC_DEV0_EPF2_STRAP6_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP7                                                                         0xd107\n#define regRCC_DEV0_EPF2_STRAP7_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP10                                                                        0xd10a\n#define regRCC_DEV0_EPF2_STRAP10_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP11                                                                        0xd10b\n#define regRCC_DEV0_EPF2_STRAP11_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP12                                                                        0xd10c\n#define regRCC_DEV0_EPF2_STRAP12_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP13                                                                        0xd10d\n#define regRCC_DEV0_EPF2_STRAP13_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP14                                                                        0xd10e\n#define regRCC_DEV0_EPF2_STRAP14_BASE_IDX 8\n#define regRCC_DEV0_EPF2_STRAP20                                                                        0xd114\n#define regRCC_DEV0_EPF2_STRAP20_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP0                                                                         0xd180\n#define regRCC_DEV0_EPF3_STRAP0_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP2                                                                         0xd182\n#define regRCC_DEV0_EPF3_STRAP2_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP3                                                                         0xd183\n#define regRCC_DEV0_EPF3_STRAP3_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP4                                                                         0xd184\n#define regRCC_DEV0_EPF3_STRAP4_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP5                                                                         0xd185\n#define regRCC_DEV0_EPF3_STRAP5_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP6                                                                         0xd186\n#define regRCC_DEV0_EPF3_STRAP6_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP7                                                                         0xd187\n#define regRCC_DEV0_EPF3_STRAP7_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP10                                                                        0xd18a\n#define regRCC_DEV0_EPF3_STRAP10_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP11                                                                        0xd18b\n#define regRCC_DEV0_EPF3_STRAP11_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP12                                                                        0xd18c\n#define regRCC_DEV0_EPF3_STRAP12_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP13                                                                        0xd18d\n#define regRCC_DEV0_EPF3_STRAP13_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP14                                                                        0xd18e\n#define regRCC_DEV0_EPF3_STRAP14_BASE_IDX 8\n#define regRCC_DEV0_EPF3_STRAP20                                                                        0xd194\n#define regRCC_DEV0_EPF3_STRAP20_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP0                                                                         0xd200\n#define regRCC_DEV0_EPF4_STRAP0_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP2                                                                         0xd202\n#define regRCC_DEV0_EPF4_STRAP2_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP3                                                                         0xd203\n#define regRCC_DEV0_EPF4_STRAP3_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP4                                                                         0xd204\n#define regRCC_DEV0_EPF4_STRAP4_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP5                                                                         0xd205\n#define regRCC_DEV0_EPF4_STRAP5_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP6                                                                         0xd206\n#define regRCC_DEV0_EPF4_STRAP6_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP7                                                                         0xd207\n#define regRCC_DEV0_EPF4_STRAP7_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP13                                                                        0xd20d\n#define regRCC_DEV0_EPF4_STRAP13_BASE_IDX 8\n#define regRCC_DEV0_EPF4_STRAP14                                                                        0xd20e\n#define regRCC_DEV0_EPF4_STRAP14_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP0                                                                         0xd280\n#define regRCC_DEV0_EPF5_STRAP0_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP2                                                                         0xd282\n#define regRCC_DEV0_EPF5_STRAP2_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP3                                                                         0xd283\n#define regRCC_DEV0_EPF5_STRAP3_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP4                                                                         0xd284\n#define regRCC_DEV0_EPF5_STRAP4_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP5                                                                         0xd285\n#define regRCC_DEV0_EPF5_STRAP5_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP6                                                                         0xd286\n#define regRCC_DEV0_EPF5_STRAP6_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP7                                                                         0xd287\n#define regRCC_DEV0_EPF5_STRAP7_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP13                                                                        0xd28d\n#define regRCC_DEV0_EPF5_STRAP13_BASE_IDX 8\n#define regRCC_DEV0_EPF5_STRAP14                                                                        0xd28e\n#define regRCC_DEV0_EPF5_STRAP14_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP0                                                                         0xd300\n#define regRCC_DEV0_EPF6_STRAP0_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP2                                                                         0xd302\n#define regRCC_DEV0_EPF6_STRAP2_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP3                                                                         0xd303\n#define regRCC_DEV0_EPF6_STRAP3_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP4                                                                         0xd304\n#define regRCC_DEV0_EPF6_STRAP4_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP5                                                                         0xd305\n#define regRCC_DEV0_EPF6_STRAP5_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP6                                                                         0xd306\n#define regRCC_DEV0_EPF6_STRAP6_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP13                                                                        0xd30d\n#define regRCC_DEV0_EPF6_STRAP13_BASE_IDX 8\n#define regRCC_DEV0_EPF6_STRAP14                                                                        0xd30e\n#define regRCC_DEV0_EPF6_STRAP14_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP0                                                                         0xd380\n#define regRCC_DEV0_EPF7_STRAP0_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP2                                                                         0xd382\n#define regRCC_DEV0_EPF7_STRAP2_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP3                                                                         0xd383\n#define regRCC_DEV0_EPF7_STRAP3_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP4                                                                         0xd384\n#define regRCC_DEV0_EPF7_STRAP4_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP5                                                                         0xd385\n#define regRCC_DEV0_EPF7_STRAP5_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP6                                                                         0xd386\n#define regRCC_DEV0_EPF7_STRAP6_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP7                                                                         0xd387\n#define regRCC_DEV0_EPF7_STRAP7_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP13                                                                        0xd38d\n#define regRCC_DEV0_EPF7_STRAP13_BASE_IDX 8\n#define regRCC_DEV0_EPF7_STRAP14                                                                        0xd38e\n#define regRCC_DEV0_EPF7_STRAP14_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP0                                                                         0xd400\n#define regRCC_DEV1_EPF0_STRAP0_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP2                                                                         0xd402\n#define regRCC_DEV1_EPF0_STRAP2_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP3                                                                         0xd403\n#define regRCC_DEV1_EPF0_STRAP3_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP4                                                                         0xd404\n#define regRCC_DEV1_EPF0_STRAP4_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP5                                                                         0xd405\n#define regRCC_DEV1_EPF0_STRAP5_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP6                                                                         0xd406\n#define regRCC_DEV1_EPF0_STRAP6_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP7                                                                         0xd407\n#define regRCC_DEV1_EPF0_STRAP7_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP13                                                                        0xd40d\n#define regRCC_DEV1_EPF0_STRAP13_BASE_IDX 8\n#define regRCC_DEV1_EPF0_STRAP14                                                                        0xd40e\n#define regRCC_DEV1_EPF0_STRAP14_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP0                                                                         0xd480\n#define regRCC_DEV1_EPF1_STRAP0_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP2                                                                         0xd482\n#define regRCC_DEV1_EPF1_STRAP2_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP3                                                                         0xd483\n#define regRCC_DEV1_EPF1_STRAP3_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP4                                                                         0xd484\n#define regRCC_DEV1_EPF1_STRAP4_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP5                                                                         0xd485\n#define regRCC_DEV1_EPF1_STRAP5_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP6                                                                         0xd486\n#define regRCC_DEV1_EPF1_STRAP6_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP7                                                                         0xd487\n#define regRCC_DEV1_EPF1_STRAP7_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP13                                                                        0xd48d\n#define regRCC_DEV1_EPF1_STRAP13_BASE_IDX 8\n#define regRCC_DEV1_EPF1_STRAP14                                                                        0xd48e\n#define regRCC_DEV1_EPF1_STRAP14_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP0                                                                         0xd800\n#define regRCC_DEV2_EPF0_STRAP0_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP2                                                                         0xd802\n#define regRCC_DEV2_EPF0_STRAP2_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP3                                                                         0xd803\n#define regRCC_DEV2_EPF0_STRAP3_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP4                                                                         0xd804\n#define regRCC_DEV2_EPF0_STRAP4_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP5                                                                         0xd805\n#define regRCC_DEV2_EPF0_STRAP5_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP6                                                                         0xd806\n#define regRCC_DEV2_EPF0_STRAP6_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP7                                                                         0xd807\n#define regRCC_DEV2_EPF0_STRAP7_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP13                                                                        0xd80d\n#define regRCC_DEV2_EPF0_STRAP13_BASE_IDX 8\n#define regRCC_DEV2_EPF0_STRAP14                                                                        0xd80e\n#define regRCC_DEV2_EPF0_STRAP14_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP0                                                                         0xd880\n#define regRCC_DEV2_EPF1_STRAP0_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP2                                                                         0xd882\n#define regRCC_DEV2_EPF1_STRAP2_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP3                                                                         0xd883\n#define regRCC_DEV2_EPF1_STRAP3_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP4                                                                         0xd884\n#define regRCC_DEV2_EPF1_STRAP4_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP5                                                                         0xd885\n#define regRCC_DEV2_EPF1_STRAP5_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP6                                                                         0xd886\n#define regRCC_DEV2_EPF1_STRAP6_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP13                                                                        0xd88d\n#define regRCC_DEV2_EPF1_STRAP13_BASE_IDX 8\n#define regRCC_DEV2_EPF1_STRAP14                                                                        0xd88e\n#define regRCC_DEV2_EPF1_STRAP14_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP0                                                                         0xd900\n#define regRCC_DEV2_EPF2_STRAP0_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP2                                                                         0xd902\n#define regRCC_DEV2_EPF2_STRAP2_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP3                                                                         0xd903\n#define regRCC_DEV2_EPF2_STRAP3_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP4                                                                         0xd904\n#define regRCC_DEV2_EPF2_STRAP4_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP5                                                                         0xd905\n#define regRCC_DEV2_EPF2_STRAP5_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP6                                                                         0xd906\n#define regRCC_DEV2_EPF2_STRAP6_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP13                                                                        0xd90d\n#define regRCC_DEV2_EPF2_STRAP13_BASE_IDX 8\n#define regRCC_DEV2_EPF2_STRAP14                                                                        0xd90e\n#define regRCC_DEV2_EPF2_STRAP14_BASE_IDX 8\n\n\n\n\n#define regHARD_RST_CTRL                                                                                0xe000\n#define regHARD_RST_CTRL_BASE_IDX 8\n#define regSELF_SOFT_RST                                                                                0xe002\n#define regSELF_SOFT_RST_BASE_IDX 8\n#define regBIF_GFX_DRV_VPU_RST                                                                          0xe003\n#define regBIF_GFX_DRV_VPU_RST_BASE_IDX 8\n#define regBIF_RST_MISC_CTRL                                                                            0xe004\n#define regBIF_RST_MISC_CTRL_BASE_IDX 8\n#define regBIF_RST_MISC_CTRL2                                                                           0xe005\n#define regBIF_RST_MISC_CTRL2_BASE_IDX 8\n#define regBIF_RST_MISC_CTRL3                                                                           0xe006\n#define regBIF_RST_MISC_CTRL3_BASE_IDX 8\n#define regDEV0_PF0_FLR_RST_CTRL                                                                        0xe008\n#define regDEV0_PF0_FLR_RST_CTRL_BASE_IDX 8\n#define regDEV0_PF1_FLR_RST_CTRL                                                                        0xe009\n#define regDEV0_PF1_FLR_RST_CTRL_BASE_IDX 8\n#define regBIF_INST_RESET_INTR_STS                                                                      0xe010\n#define regBIF_INST_RESET_INTR_STS_BASE_IDX 8\n#define regBIF_PF_FLR_INTR_STS                                                                          0xe011\n#define regBIF_PF_FLR_INTR_STS_BASE_IDX 8\n#define regBIF_D3HOTD0_INTR_STS                                                                         0xe012\n#define regBIF_D3HOTD0_INTR_STS_BASE_IDX 8\n#define regBIF_POWER_INTR_STS                                                                           0xe014\n#define regBIF_POWER_INTR_STS_BASE_IDX 8\n#define regBIF_PF_DSTATE_INTR_STS                                                                       0xe015\n#define regBIF_PF_DSTATE_INTR_STS_BASE_IDX 8\n#define regSELF_SOFT_RST_2                                                                              0xe016\n#define regSELF_SOFT_RST_2_BASE_IDX 8\n#define regBIF_INST_RESET_INTR_MASK                                                                     0xe020\n#define regBIF_INST_RESET_INTR_MASK_BASE_IDX 8\n#define regBIF_PF_FLR_INTR_MASK                                                                         0xe021\n#define regBIF_PF_FLR_INTR_MASK_BASE_IDX 8\n#define regBIF_D3HOTD0_INTR_MASK                                                                        0xe022\n#define regBIF_D3HOTD0_INTR_MASK_BASE_IDX 8\n#define regBIF_POWER_INTR_MASK                                                                          0xe024\n#define regBIF_POWER_INTR_MASK_BASE_IDX 8\n#define regBIF_PF_DSTATE_INTR_MASK                                                                      0xe025\n#define regBIF_PF_DSTATE_INTR_MASK_BASE_IDX 8\n#define regBIF_PF_FLR_RST                                                                               0xe040\n#define regBIF_PF_FLR_RST_BASE_IDX 8\n#define regBIF_DEV0_PF0_DSTATE_VALUE                                                                    0xe050\n#define regBIF_DEV0_PF0_DSTATE_VALUE_BASE_IDX 8\n#define regBIF_DEV0_PF1_DSTATE_VALUE                                                                    0xe051\n#define regBIF_DEV0_PF1_DSTATE_VALUE_BASE_IDX 8\n#define regDEV0_PF0_D3HOTD0_RST_CTRL                                                                    0xe078\n#define regDEV0_PF0_D3HOTD0_RST_CTRL_BASE_IDX 8\n#define regDEV0_PF1_D3HOTD0_RST_CTRL                                                                    0xe079\n#define regDEV0_PF1_D3HOTD0_RST_CTRL_BASE_IDX 8\n#define regBIF_PORT0_DSTATE_VALUE                                                                       0xe230\n#define regBIF_PORT0_DSTATE_VALUE_BASE_IDX 8\n\n\n\n\n#define regREGS_ROM_OFFSET_CTRL                                                                         0xcc23\n#define regREGS_ROM_OFFSET_CTRL_BASE_IDX 8\n#define regNBIF_STRAP_BIOS_CNTL                                                                         0xcc81\n#define regNBIF_STRAP_BIOS_CNTL_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_0                                                                       0xcd00\n#define regDOORBELL0_CTRL_ENTRY_0_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_1                                                                       0xcd01\n#define regDOORBELL0_CTRL_ENTRY_1_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_2                                                                       0xcd02\n#define regDOORBELL0_CTRL_ENTRY_2_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_3                                                                       0xcd03\n#define regDOORBELL0_CTRL_ENTRY_3_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_4                                                                       0xcd04\n#define regDOORBELL0_CTRL_ENTRY_4_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_5                                                                       0xcd05\n#define regDOORBELL0_CTRL_ENTRY_5_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_6                                                                       0xcd06\n#define regDOORBELL0_CTRL_ENTRY_6_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_7                                                                       0xcd07\n#define regDOORBELL0_CTRL_ENTRY_7_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_8                                                                       0xcd08\n#define regDOORBELL0_CTRL_ENTRY_8_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_9                                                                       0xcd09\n#define regDOORBELL0_CTRL_ENTRY_9_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_10                                                                      0xcd0a\n#define regDOORBELL0_CTRL_ENTRY_10_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_11                                                                      0xcd0b\n#define regDOORBELL0_CTRL_ENTRY_11_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_12                                                                      0xcd0c\n#define regDOORBELL0_CTRL_ENTRY_12_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_13                                                                      0xcd0d\n#define regDOORBELL0_CTRL_ENTRY_13_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_14                                                                      0xcd0e\n#define regDOORBELL0_CTRL_ENTRY_14_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_15                                                                      0xcd0f\n#define regDOORBELL0_CTRL_ENTRY_15_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_16                                                                      0xcd10\n#define regDOORBELL0_CTRL_ENTRY_16_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_17                                                                      0xcd11\n#define regDOORBELL0_CTRL_ENTRY_17_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_18                                                                      0xcd12\n#define regDOORBELL0_CTRL_ENTRY_18_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_19                                                                      0xcd13\n#define regDOORBELL0_CTRL_ENTRY_19_BASE_IDX 8\n#define regDOORBELL0_CTRL_ENTRY_20                                                                      0xcd14\n#define regDOORBELL0_CTRL_ENTRY_20_BASE_IDX 8\n#define regAID0_VF0_BASE_ADDR                                                                           0xcd40\n#define regAID0_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF0_BASE_ADDR                                                                           0xcd41\n#define regAID1_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF0_BASE_ADDR                                                                           0xcd42\n#define regAID2_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF0_BASE_ADDR                                                                           0xcd43\n#define regAID3_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF0_BASE_ADDR                                                                      0xcd44\n#define regAID0_XCC0_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF0_BASE_ADDR                                                                      0xcd45\n#define regAID0_XCC1_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF0_BASE_ADDR                                                                      0xcd46\n#define regAID1_XCC0_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF0_BASE_ADDR                                                                      0xcd47\n#define regAID1_XCC1_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF0_BASE_ADDR                                                                      0xcd48\n#define regAID2_XCC0_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF0_BASE_ADDR                                                                      0xcd49\n#define regAID2_XCC1_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF0_BASE_ADDR                                                                      0xcd4a\n#define regAID3_XCC0_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF0_BASE_ADDR                                                                      0xcd4b\n#define regAID3_XCC1_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF0_BASE_ADDR                                                                      0xcd4c\n#define regAID0_NBIF_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF0_BASE_ADDR                                                                     0xcd4d\n#define regAID0_ATHUB_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF0_BASE_ADDR                                                                        0xcd4e\n#define regAID0_IH_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF0_BASE_ADDR                                                                       0xcd4f\n#define regAID0_HDP_VF0_BASE_ADDR_BASE_IDX 8\n#define regAID0_VF1_BASE_ADDR                                                                           0xcd50\n#define regAID0_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF1_BASE_ADDR                                                                           0xcd51\n#define regAID1_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF1_BASE_ADDR                                                                           0xcd52\n#define regAID2_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF1_BASE_ADDR                                                                           0xcd53\n#define regAID3_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF1_BASE_ADDR                                                                      0xcd54\n#define regAID0_XCC0_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF1_BASE_ADDR                                                                      0xcd55\n#define regAID0_XCC1_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF1_BASE_ADDR                                                                      0xcd56\n#define regAID1_XCC0_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF1_BASE_ADDR                                                                      0xcd57\n#define regAID1_XCC1_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF1_BASE_ADDR                                                                      0xcd58\n#define regAID2_XCC0_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF1_BASE_ADDR                                                                      0xcd59\n#define regAID2_XCC1_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF1_BASE_ADDR                                                                      0xcd5a\n#define regAID3_XCC0_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF1_BASE_ADDR                                                                      0xcd5b\n#define regAID3_XCC1_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF1_BASE_ADDR                                                                      0xcd5c\n#define regAID0_NBIF_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF1_BASE_ADDR                                                                     0xcd5d\n#define regAID0_ATHUB_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF1_BASE_ADDR                                                                        0xcd5e\n#define regAID0_IH_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF1_BASE_ADDR                                                                       0xcd5f\n#define regAID0_HDP_VF1_BASE_ADDR_BASE_IDX 8\n#define regAID0_VF2_BASE_ADDR                                                                           0xcd60\n#define regAID0_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF2_BASE_ADDR                                                                           0xcd61\n#define regAID1_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF2_BASE_ADDR                                                                           0xcd62\n#define regAID2_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF2_BASE_ADDR                                                                           0xcd63\n#define regAID3_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF2_BASE_ADDR                                                                      0xcd64\n#define regAID0_XCC0_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF2_BASE_ADDR                                                                      0xcd65\n#define regAID0_XCC1_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF2_BASE_ADDR                                                                      0xcd66\n#define regAID1_XCC0_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF2_BASE_ADDR                                                                      0xcd67\n#define regAID1_XCC1_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF2_BASE_ADDR                                                                      0xcd68\n#define regAID2_XCC0_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF2_BASE_ADDR                                                                      0xcd69\n#define regAID2_XCC1_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF2_BASE_ADDR                                                                      0xcd6a\n#define regAID3_XCC0_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF2_BASE_ADDR                                                                      0xcd6b\n#define regAID3_XCC1_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF2_BASE_ADDR                                                                      0xcd6c\n#define regAID0_NBIF_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF2_BASE_ADDR                                                                     0xcd6d\n#define regAID0_ATHUB_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF2_BASE_ADDR                                                                        0xcd6e\n#define regAID0_IH_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF2_BASE_ADDR                                                                       0xcd6f\n#define regAID0_HDP_VF2_BASE_ADDR_BASE_IDX 8\n#define regAID0_VF3_BASE_ADDR                                                                           0xcd70\n#define regAID0_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF3_BASE_ADDR                                                                           0xcd71\n#define regAID1_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF3_BASE_ADDR                                                                           0xcd72\n#define regAID2_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF3_BASE_ADDR                                                                           0xcd73\n#define regAID3_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF3_BASE_ADDR                                                                      0xcd74\n#define regAID0_XCC0_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF3_BASE_ADDR                                                                      0xcd75\n#define regAID0_XCC1_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF3_BASE_ADDR                                                                      0xcd76\n#define regAID1_XCC0_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF3_BASE_ADDR                                                                      0xcd77\n#define regAID1_XCC1_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF3_BASE_ADDR                                                                      0xcd78\n#define regAID2_XCC0_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF3_BASE_ADDR                                                                      0xcd79\n#define regAID2_XCC1_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF3_BASE_ADDR                                                                      0xcd7a\n#define regAID3_XCC0_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF3_BASE_ADDR                                                                      0xcd7b\n#define regAID3_XCC1_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF3_BASE_ADDR                                                                      0xcd7c\n#define regAID0_NBIF_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF3_BASE_ADDR                                                                     0xcd7d\n#define regAID0_ATHUB_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF3_BASE_ADDR                                                                        0xcd7e\n#define regAID0_IH_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF3_BASE_ADDR                                                                       0xcd7f\n#define regAID0_HDP_VF3_BASE_ADDR_BASE_IDX 8\n#define regAID0_VF4_BASE_ADDR                                                                           0xcd80\n#define regAID0_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF4_BASE_ADDR                                                                           0xcd81\n#define regAID1_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF4_BASE_ADDR                                                                           0xcd82\n#define regAID2_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF4_BASE_ADDR                                                                           0xcd83\n#define regAID3_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF4_BASE_ADDR                                                                      0xcd84\n#define regAID0_XCC0_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF4_BASE_ADDR                                                                      0xcd85\n#define regAID0_XCC1_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF4_BASE_ADDR                                                                      0xcd86\n#define regAID1_XCC0_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF4_BASE_ADDR                                                                      0xcd87\n#define regAID1_XCC1_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF4_BASE_ADDR                                                                      0xcd88\n#define regAID2_XCC0_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF4_BASE_ADDR                                                                      0xcd89\n#define regAID2_XCC1_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF4_BASE_ADDR                                                                      0xcd8a\n#define regAID3_XCC0_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF4_BASE_ADDR                                                                      0xcd8b\n#define regAID3_XCC1_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF4_BASE_ADDR                                                                      0xcd8c\n#define regAID0_NBIF_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF4_BASE_ADDR                                                                     0xcd8d\n#define regAID0_ATHUB_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF4_BASE_ADDR                                                                        0xcd8e\n#define regAID0_IH_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF4_BASE_ADDR                                                                       0xcd8f\n#define regAID0_HDP_VF4_BASE_ADDR_BASE_IDX 8\n#define regAID0_VF5_BASE_ADDR                                                                           0xcd90\n#define regAID0_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF5_BASE_ADDR                                                                           0xcd91\n#define regAID1_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF5_BASE_ADDR                                                                           0xcd92\n#define regAID2_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF5_BASE_ADDR                                                                           0xcd93\n#define regAID3_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF5_BASE_ADDR                                                                      0xcd94\n#define regAID0_XCC0_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF5_BASE_ADDR                                                                      0xcd95\n#define regAID0_XCC1_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF5_BASE_ADDR                                                                      0xcd96\n#define regAID1_XCC0_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF5_BASE_ADDR                                                                      0xcd97\n#define regAID1_XCC1_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF5_BASE_ADDR                                                                      0xcd98\n#define regAID2_XCC0_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF5_BASE_ADDR                                                                      0xcd99\n#define regAID2_XCC1_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF5_BASE_ADDR                                                                      0xcd9a\n#define regAID3_XCC0_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF5_BASE_ADDR                                                                      0xcd9b\n#define regAID3_XCC1_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF5_BASE_ADDR                                                                      0xcd9c\n#define regAID0_NBIF_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF5_BASE_ADDR                                                                     0xcd9d\n#define regAID0_ATHUB_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF5_BASE_ADDR                                                                        0xcd9e\n#define regAID0_IH_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF5_BASE_ADDR                                                                       0xcd9f\n#define regAID0_HDP_VF5_BASE_ADDR_BASE_IDX 8\n#define regAID0_VF6_BASE_ADDR                                                                           0xcda0\n#define regAID0_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF6_BASE_ADDR                                                                           0xcda1\n#define regAID1_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF6_BASE_ADDR                                                                           0xcda2\n#define regAID2_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF6_BASE_ADDR                                                                           0xcda3\n#define regAID3_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF6_BASE_ADDR                                                                      0xcda4\n#define regAID0_XCC0_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF6_BASE_ADDR                                                                      0xcda5\n#define regAID0_XCC1_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF6_BASE_ADDR                                                                      0xcda6\n#define regAID1_XCC0_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF6_BASE_ADDR                                                                      0xcda7\n#define regAID1_XCC1_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF6_BASE_ADDR                                                                      0xcda8\n#define regAID2_XCC0_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF6_BASE_ADDR                                                                      0xcda9\n#define regAID2_XCC1_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF6_BASE_ADDR                                                                      0xcdaa\n#define regAID3_XCC0_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF6_BASE_ADDR                                                                      0xcdab\n#define regAID3_XCC1_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF6_BASE_ADDR                                                                      0xcdac\n#define regAID0_NBIF_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF6_BASE_ADDR                                                                     0xcdad\n#define regAID0_ATHUB_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF6_BASE_ADDR                                                                        0xcdae\n#define regAID0_IH_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF6_BASE_ADDR                                                                       0xcdaf\n#define regAID0_HDP_VF6_BASE_ADDR_BASE_IDX 8\n#define regAID0_VF7_BASE_ADDR                                                                           0xcdb0\n#define regAID0_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID1_VF7_BASE_ADDR                                                                           0xcdb1\n#define regAID1_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID2_VF7_BASE_ADDR                                                                           0xcdb2\n#define regAID2_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID3_VF7_BASE_ADDR                                                                           0xcdb3\n#define regAID3_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_VF7_BASE_ADDR                                                                      0xcdb4\n#define regAID0_XCC0_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_VF7_BASE_ADDR                                                                      0xcdb5\n#define regAID0_XCC1_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_VF7_BASE_ADDR                                                                      0xcdb6\n#define regAID1_XCC0_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_VF7_BASE_ADDR                                                                      0xcdb7\n#define regAID1_XCC1_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_VF7_BASE_ADDR                                                                      0xcdb8\n#define regAID2_XCC0_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_VF7_BASE_ADDR                                                                      0xcdb9\n#define regAID2_XCC1_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_VF7_BASE_ADDR                                                                      0xcdba\n#define regAID3_XCC0_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_VF7_BASE_ADDR                                                                      0xcdbb\n#define regAID3_XCC1_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID0_NBIF_VF7_BASE_ADDR                                                                      0xcdbc\n#define regAID0_NBIF_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID0_ATHUB_VF7_BASE_ADDR                                                                     0xcdbd\n#define regAID0_ATHUB_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID0_IH_VF7_BASE_ADDR                                                                        0xcdbe\n#define regAID0_IH_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID0_HDP_VF7_BASE_ADDR                                                                       0xcdbf\n#define regAID0_HDP_VF7_BASE_ADDR_BASE_IDX 8\n#define regAID0_PF_BASE_ADDR                                                                            0xcdc0\n#define regAID0_PF_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC0_PF_BASE_ADDR                                                                       0xcdc1\n#define regAID0_XCC0_PF_BASE_ADDR_BASE_IDX 8\n#define regAID0_XCC1_PF_BASE_ADDR                                                                       0xcdc2\n#define regAID0_XCC1_PF_BASE_ADDR_BASE_IDX 8\n#define regAID1_PF_BASE_ADDR                                                                            0xcdc3\n#define regAID1_PF_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC0_PF_BASE_ADDR                                                                       0xcdc4\n#define regAID1_XCC0_PF_BASE_ADDR_BASE_IDX 8\n#define regAID1_XCC1_PF_BASE_ADDR                                                                       0xcdc5\n#define regAID1_XCC1_PF_BASE_ADDR_BASE_IDX 8\n#define regAID2_PF_BASE_ADDR                                                                            0xcdc6\n#define regAID2_PF_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC0_PF_BASE_ADDR                                                                       0xcdc7\n#define regAID2_XCC0_PF_BASE_ADDR_BASE_IDX 8\n#define regAID2_XCC1_PF_BASE_ADDR                                                                       0xcdc8\n#define regAID2_XCC1_PF_BASE_ADDR_BASE_IDX 8\n#define regAID3_PF_BASE_ADDR                                                                            0xcdc9\n#define regAID3_PF_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC0_PF_BASE_ADDR                                                                       0xcdca\n#define regAID3_XCC0_PF_BASE_ADDR_BASE_IDX 8\n#define regAID3_XCC1_PF_BASE_ADDR                                                                       0xcdcb\n#define regAID3_XCC1_PF_BASE_ADDR_BASE_IDX 8\n#define regNBIF_RRMT_CNTL                                                                               0xcddc\n#define regNBIF_RRMT_CNTL_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_PF                                                                   0xcf6e\n#define regBIFC_DOORBELL_ACCESS_EN_PF_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF0                                                                  0xcf6f\n#define regBIFC_DOORBELL_ACCESS_EN_VF0_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF1                                                                  0xcf70\n#define regBIFC_DOORBELL_ACCESS_EN_VF1_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF2                                                                  0xcf71\n#define regBIFC_DOORBELL_ACCESS_EN_VF2_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF3                                                                  0xcf72\n#define regBIFC_DOORBELL_ACCESS_EN_VF3_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF4                                                                  0xcf73\n#define regBIFC_DOORBELL_ACCESS_EN_VF4_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF5                                                                  0xcf74\n#define regBIFC_DOORBELL_ACCESS_EN_VF5_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF6                                                                  0xcf75\n#define regBIFC_DOORBELL_ACCESS_EN_VF6_BASE_IDX 8\n#define regBIFC_DOORBELL_ACCESS_EN_VF7                                                                  0xcf76\n#define regBIFC_DOORBELL_ACCESS_EN_VF7_BASE_IDX 8\n#define regMISC_SCRATCH                                                                                 0xe800\n#define regMISC_SCRATCH_BASE_IDX 8\n#define regINTR_LINE_POLARITY                                                                           0xe801\n#define regINTR_LINE_POLARITY_BASE_IDX 8\n#define regINTR_LINE_ENABLE                                                                             0xe802\n#define regINTR_LINE_ENABLE_BASE_IDX 8\n#define regOUTSTANDING_VC_ALLOC                                                                         0xe803\n#define regOUTSTANDING_VC_ALLOC_BASE_IDX 8\n#define regBIFC_MISC_CTRL0                                                                              0xe804\n#define regBIFC_MISC_CTRL0_BASE_IDX 8\n#define regBIFC_MISC_CTRL1                                                                              0xe805\n#define regBIFC_MISC_CTRL1_BASE_IDX 8\n#define regBIFC_BME_ERR_LOG_LB                                                                          0xe806\n#define regBIFC_BME_ERR_LOG_LB_BASE_IDX 8\n#define regBIFC_LC_TIMER_CTRL                                                                           0xe807\n#define regBIFC_LC_TIMER_CTRL_BASE_IDX 8\n#define regBIFC_RCCBIH_BME_ERR_LOG0                                                                     0xe808\n#define regBIFC_RCCBIH_BME_ERR_LOG0_BASE_IDX 8\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F0_F1                                                            0xe80a\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F0_F1_BASE_IDX 8\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F2_F3                                                            0xe80b\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F2_F3_BASE_IDX 8\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F4_F5                                                            0xe80c\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F4_F5_BASE_IDX 8\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F6_F7                                                            0xe80d\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F6_F7_BASE_IDX 8\n#define regBIFC_DMA_ATTR_CNTL2_DEV0                                                                     0xe81a\n#define regBIFC_DMA_ATTR_CNTL2_DEV0_BASE_IDX 8\n#define regBME_DUMMY_CNTL_0                                                                             0xe825\n#define regBME_DUMMY_CNTL_0_BASE_IDX 8\n#define regBIFC_THT_CNTL                                                                                0xe827\n#define regBIFC_THT_CNTL_BASE_IDX 8\n#define regBIFC_HSTARB_CNTL                                                                             0xe828\n#define regBIFC_HSTARB_CNTL_BASE_IDX 8\n#define regBIFC_GSI_CNTL                                                                                0xe829\n#define regBIFC_GSI_CNTL_BASE_IDX 8\n#define regBIFC_PCIEFUNC_CNTL                                                                           0xe82a\n#define regBIFC_PCIEFUNC_CNTL_BASE_IDX 8\n#define regBIFC_PASID_CHECK_DIS                                                                         0xe82b\n#define regBIFC_PASID_CHECK_DIS_BASE_IDX 8\n#define regBIFC_SDP_CNTL_0                                                                              0xe82c\n#define regBIFC_SDP_CNTL_0_BASE_IDX 8\n#define regBIFC_SDP_CNTL_1                                                                              0xe82d\n#define regBIFC_SDP_CNTL_1_BASE_IDX 8\n#define regBIFC_PASID_STS                                                                               0xe82e\n#define regBIFC_PASID_STS_BASE_IDX 8\n#define regBIFC_ATHUB_ACT_CNTL                                                                          0xe82f\n#define regBIFC_ATHUB_ACT_CNTL_BASE_IDX 8\n#define regBIFC_PERF_CNTL_0                                                                             0xe830\n#define regBIFC_PERF_CNTL_0_BASE_IDX 8\n#define regBIFC_PERF_CNTL_1                                                                             0xe831\n#define regBIFC_PERF_CNTL_1_BASE_IDX 8\n#define regBIFC_PERF_CNT_MMIO_RD_L32BIT                                                                 0xe832\n#define regBIFC_PERF_CNT_MMIO_RD_L32BIT_BASE_IDX 8\n#define regBIFC_PERF_CNT_MMIO_WR_L32BIT                                                                 0xe833\n#define regBIFC_PERF_CNT_MMIO_WR_L32BIT_BASE_IDX 8\n#define regBIFC_PERF_CNT_DMA_RD_L32BIT                                                                  0xe834\n#define regBIFC_PERF_CNT_DMA_RD_L32BIT_BASE_IDX 8\n#define regBIFC_PERF_CNT_DMA_WR_L32BIT                                                                  0xe835\n#define regBIFC_PERF_CNT_DMA_WR_L32BIT_BASE_IDX 8\n#define regNBIF_REGIF_ERRSET_CTRL                                                                       0xe836\n#define regNBIF_REGIF_ERRSET_CTRL_BASE_IDX 8\n#define regBIFC_SDP_CNTL_2                                                                              0xe837\n#define regBIFC_SDP_CNTL_2_BASE_IDX 8\n#define regNBIF_PGMST_CTRL                                                                              0xe838\n#define regNBIF_PGMST_CTRL_BASE_IDX 8\n#define regNBIF_PGSLV_CTRL                                                                              0xe839\n#define regNBIF_PGSLV_CTRL_BASE_IDX 8\n#define regNBIF_PG_MISC_CTRL                                                                            0xe83a\n#define regNBIF_PG_MISC_CTRL_BASE_IDX 8\n#define regSMN_MST_EP_CNTL3                                                                             0xe83c\n#define regSMN_MST_EP_CNTL3_BASE_IDX 8\n#define regSMN_MST_EP_CNTL4                                                                             0xe83d\n#define regSMN_MST_EP_CNTL4_BASE_IDX 8\n#define regSMN_MST_CNTL1                                                                                0xe83e\n#define regSMN_MST_CNTL1_BASE_IDX 8\n#define regSMN_MST_EP_CNTL5                                                                             0xe83f\n#define regSMN_MST_EP_CNTL5_BASE_IDX 8\n#define regBIF_SELFRING_BUFFER_VID                                                                      0xe840\n#define regBIF_SELFRING_BUFFER_VID_BASE_IDX 8\n#define regBIF_SELFRING_VECTOR_CNTL                                                                     0xe841\n#define regBIF_SELFRING_VECTOR_CNTL_BASE_IDX 8\n#define regNBIF_STRAP_WRITE_CTRL                                                                        0xe845\n#define regNBIF_STRAP_WRITE_CTRL_BASE_IDX 8\n#define regNBIF_INTX_DSTATE_MISC_CNTL                                                                   0xe846\n#define regNBIF_INTX_DSTATE_MISC_CNTL_BASE_IDX 8\n#define regNBIF_PENDING_MISC_CNTL                                                                       0xe847\n#define regNBIF_PENDING_MISC_CNTL_BASE_IDX 8\n#define regBIF_GMI_WRR_WEIGHT                                                                           0xe848\n#define regBIF_GMI_WRR_WEIGHT_BASE_IDX 8\n#define regBIF_GMI_WRR_WEIGHT2                                                                          0xe849\n#define regBIF_GMI_WRR_WEIGHT2_BASE_IDX 8\n#define regBIF_GMI_WRR_WEIGHT3                                                                          0xe84a\n#define regBIF_GMI_WRR_WEIGHT3_BASE_IDX 8\n#define regNBIF_PWRBRK_REQUEST                                                                          0xe84c\n#define regNBIF_PWRBRK_REQUEST_BASE_IDX 8\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F0                                                                   0xe850\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F0_BASE_IDX 8\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F1                                                                   0xe851\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F1_BASE_IDX 8\n#define regBIF_DMA_MP4_ERR_LOG                                                                          0xe870\n#define regBIF_DMA_MP4_ERR_LOG_BASE_IDX 8\n#define regBIF_PASID_ERR_LOG                                                                            0xe871\n#define regBIF_PASID_ERR_LOG_BASE_IDX 8\n#define regBIF_PASID_ERR_CLR                                                                            0xe872\n#define regBIF_PASID_ERR_CLR_BASE_IDX 8\n#define regNBIF_VWIRE_CTRL                                                                              0xe880\n#define regNBIF_VWIRE_CTRL_BASE_IDX 8\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL                                                                   0xe881\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_BASE_IDX 8\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0                                                                  0xe882\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0_BASE_IDX 8\n#define regNBIF_SMN_VWR_VCHG_TRIG                                                                       0xe884\n#define regNBIF_SMN_VWR_VCHG_TRIG_BASE_IDX 8\n#define regNBIF_SMN_VWR_WTRIG_CNTL                                                                      0xe885\n#define regNBIF_SMN_VWR_WTRIG_CNTL_BASE_IDX 8\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1                                                                 0xe886\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1_BASE_IDX 8\n#define regNBIF_MGCG_CTRL_LCLK                                                                          0xe887\n#define regNBIF_MGCG_CTRL_LCLK_BASE_IDX 8\n#define regNBIF_DS_CTRL_LCLK                                                                            0xe888\n#define regNBIF_DS_CTRL_LCLK_BASE_IDX 8\n#define regSMN_MST_CNTL0                                                                                0xe889\n#define regSMN_MST_CNTL0_BASE_IDX 8\n#define regSMN_MST_EP_CNTL1                                                                             0xe88a\n#define regSMN_MST_EP_CNTL1_BASE_IDX 8\n#define regSMN_MST_EP_CNTL2                                                                             0xe88b\n#define regSMN_MST_EP_CNTL2_BASE_IDX 8\n#define regNBIF_SDP_VWR_VCHG_DIS_CTRL                                                                   0xe88c\n#define regNBIF_SDP_VWR_VCHG_DIS_CTRL_BASE_IDX 8\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL0                                                                  0xe88d\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL0_BASE_IDX 8\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL1                                                                  0xe88e\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL1_BASE_IDX 8\n#define regNBIF_SDP_VWR_VCHG_TRIG                                                                       0xe88f\n#define regNBIF_SDP_VWR_VCHG_TRIG_BASE_IDX 8\n#define regNBIF_SHUB_TODET_CTRL                                                                         0xe898\n#define regNBIF_SHUB_TODET_CTRL_BASE_IDX 8\n#define regNBIF_SHUB_TODET_CLIENT_CTRL                                                                  0xe899\n#define regNBIF_SHUB_TODET_CLIENT_CTRL_BASE_IDX 8\n#define regNBIF_SHUB_TODET_CLIENT_STATUS                                                                0xe89a\n#define regNBIF_SHUB_TODET_CLIENT_STATUS_BASE_IDX 8\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL                                                               0xe89b\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL_BASE_IDX 8\n#define regNBIF_SHUB_TODET_CLIENT_CTRL2                                                                 0xe89c\n#define regNBIF_SHUB_TODET_CLIENT_CTRL2_BASE_IDX 8\n#define regNBIF_SHUB_TODET_CLIENT_STATUS2                                                               0xe89d\n#define regNBIF_SHUB_TODET_CLIENT_STATUS2_BASE_IDX 8\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL2                                                              0xe89e\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL2_BASE_IDX 8\n#define regBIFC_BME_ERR_LOG_HB                                                                          0xe8ab\n#define regBIFC_BME_ERR_LOG_HB_BASE_IDX 8\n#define regBIFC_GFX_INT_MONITOR_MASK                                                                    0xe8ad\n#define regBIFC_GFX_INT_MONITOR_MASK_BASE_IDX 8\n#define regBIFC_HRP_SDP_WRRSP_POOLCRED_ALLOC                                                            0xe8c0\n#define regBIFC_HRP_SDP_WRRSP_POOLCRED_ALLOC_BASE_IDX 8\n#define regBIFC_HRP_SDP_RDRSP_POOLCRED_ALLOC                                                            0xe8c1\n#define regBIFC_HRP_SDP_RDRSP_POOLCRED_ALLOC_BASE_IDX 8\n#define regBIFC_GMI_SDP_REQ_POOLCRED_ALLOC                                                              0xe8c2\n#define regBIFC_GMI_SDP_REQ_POOLCRED_ALLOC_BASE_IDX 8\n#define regBIFC_GMI_SDP_DAT_POOLCRED_ALLOC                                                              0xe8c3\n#define regBIFC_GMI_SDP_DAT_POOLCRED_ALLOC_BASE_IDX 8\n#define regDISCON_HYSTERESIS_HEAD_CTRL                                                                  0xe8c6\n#define regDISCON_HYSTERESIS_HEAD_CTRL_BASE_IDX 8\n#define regBIFC_EARLY_WAKEUP_CNTL                                                                       0xe8d2\n#define regBIFC_EARLY_WAKEUP_CNTL_BASE_IDX 8\n#define regBIFC_PERF_CNT_MMIO_RD_H16BIT                                                                 0xe8f0\n#define regBIFC_PERF_CNT_MMIO_RD_H16BIT_BASE_IDX 8\n#define regBIFC_PERF_CNT_MMIO_WR_H16BIT                                                                 0xe8f1\n#define regBIFC_PERF_CNT_MMIO_WR_H16BIT_BASE_IDX 8\n#define regBIFC_PERF_CNT_DMA_RD_H16BIT                                                                  0xe8f2\n#define regBIFC_PERF_CNT_DMA_RD_H16BIT_BASE_IDX 8\n#define regBIFC_PERF_CNT_DMA_WR_H16BIT                                                                  0xe8f3\n#define regBIFC_PERF_CNT_DMA_WR_H16BIT_BASE_IDX 8\n#define regBIFC_A2S_SDP_PORT_CTRL                                                                       0xeb00\n#define regBIFC_A2S_SDP_PORT_CTRL_BASE_IDX 8\n#define regBIFC_A2S_CNTL_SW0                                                                            0xeb01\n#define regBIFC_A2S_CNTL_SW0_BASE_IDX 8\n#define regBIFC_A2S_MISC_CNTL                                                                           0xeb02\n#define regBIFC_A2S_MISC_CNTL_BASE_IDX 8\n#define regBIFC_A2S_TAG_ALLOC_0                                                                         0xeb03\n#define regBIFC_A2S_TAG_ALLOC_0_BASE_IDX 8\n#define regBIFC_A2S_TAG_ALLOC_1                                                                         0xeb04\n#define regBIFC_A2S_TAG_ALLOC_1_BASE_IDX 8\n#define regBIFC_A2S_CNTL_CL0                                                                            0xeb05\n#define regBIFC_A2S_CNTL_CL0_BASE_IDX 8\n\n\n\n\n#define regRCC_DWN_DEV0_2_DN_PCIE_RESERVED                                                              0x8d80\n#define regRCC_DWN_DEV0_2_DN_PCIE_RESERVED_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_SCRATCH                                                               0x8d81\n#define regRCC_DWN_DEV0_2_DN_PCIE_SCRATCH_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_CNTL                                                                  0x8d83\n#define regRCC_DWN_DEV0_2_DN_PCIE_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_CONFIG_CNTL                                                           0x8d84\n#define regRCC_DWN_DEV0_2_DN_PCIE_CONFIG_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_RX_CNTL2                                                              0x8d85\n#define regRCC_DWN_DEV0_2_DN_PCIE_RX_CNTL2_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_BUS_CNTL                                                              0x8d86\n#define regRCC_DWN_DEV0_2_DN_PCIE_BUS_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_CFG_CNTL                                                              0x8d87\n#define regRCC_DWN_DEV0_2_DN_PCIE_CFG_CNTL_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_F0                                                              0x8d88\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_F0_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC                                                            0x8d89\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC_BASE_IDX 8\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC2                                                           0x8d8a\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC2_BASE_IDX 8\n\n\n\n\n#define regRCC_DWNP_DEV0_2_PCIE_ERR_CNTL                                                                0x8d8c\n#define regRCC_DWNP_DEV0_2_PCIE_ERR_CNTL_BASE_IDX 8\n#define regRCC_DWNP_DEV0_2_PCIE_RX_CNTL                                                                 0x8d8d\n#define regRCC_DWNP_DEV0_2_PCIE_RX_CNTL_BASE_IDX 8\n#define regRCC_DWNP_DEV0_2_PCIE_LC_SPEED_CNTL                                                           0x8d8e\n#define regRCC_DWNP_DEV0_2_PCIE_LC_SPEED_CNTL_BASE_IDX 8\n#define regRCC_DWNP_DEV0_2_PCIE_LC_CNTL2                                                                0x8d8f\n#define regRCC_DWNP_DEV0_2_PCIE_LC_CNTL2_BASE_IDX 8\n#define regRCC_DWNP_DEV0_2_PCIEP_STRAP_MISC                                                             0x8d90\n#define regRCC_DWNP_DEV0_2_PCIEP_STRAP_MISC_BASE_IDX 8\n#define regRCC_DWNP_DEV0_2_LTR_MSG_INFO_FROM_EP                                                         0x8d91\n#define regRCC_DWNP_DEV0_2_LTR_MSG_INFO_FROM_EP_BASE_IDX 8\n\n\n\n\n#define regRCC_EP_DEV0_2_EP_PCIE_SCRATCH                                                                0x8d60\n#define regRCC_EP_DEV0_2_EP_PCIE_SCRATCH_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_CNTL                                                                   0x8d62\n#define regRCC_EP_DEV0_2_EP_PCIE_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_CNTL                                                               0x8d63\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_STATUS                                                             0x8d64\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_STATUS_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL2                                                               0x8d65\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL2_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_BUS_CNTL                                                               0x8d66\n#define regRCC_EP_DEV0_2_EP_PCIE_BUS_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_CFG_CNTL                                                               0x8d67\n#define regRCC_EP_DEV0_2_EP_PCIE_CFG_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_LTR_CNTL                                                            0x8d69\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_LTR_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX 8\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC                                                             0x8d6c\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC2                                                            0x8d6d\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC2_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CAP                                                             0x8d6f\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CAP_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0x8d70\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CNTL                                                            0x8d70\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0x8d70\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0x8d72\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0x8d72\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX 8\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0x8d72\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_PME_CONTROL                                                            0x8d72\n#define regRCC_EP_DEV0_2_EP_PCIE_PME_CONTROL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIEP_RESERVED                                                              0x8d73\n#define regRCC_EP_DEV0_2_EP_PCIEP_RESERVED_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_CNTL                                                                0x8d75\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_REQUESTER_ID                                                        0x8d76\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_REQUESTER_ID_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_ERR_CNTL                                                               0x8d77\n#define regRCC_EP_DEV0_2_EP_PCIE_ERR_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL                                                                0x8d78\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL_BASE_IDX 8\n#define regRCC_EP_DEV0_2_EP_PCIE_LC_SPEED_CNTL                                                          0x8d79\n#define regRCC_EP_DEV0_2_EP_PCIE_LC_SPEED_CNTL_BASE_IDX 8\n\n\n\n\n#define regRCC_DEV0_1_RCC_ERR_INT_CNTL                                                                  0x8da6\n#define regRCC_DEV0_1_RCC_ERR_INT_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_BACO_CNTL_MISC                                                                0x8da7\n#define regRCC_DEV0_1_RCC_BACO_CNTL_MISC_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_RESET_EN                                                                      0x8da8\n#define regRCC_DEV0_1_RCC_RESET_EN_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_VDM_SUPPORT                                                                   0x8da9\n#define regRCC_DEV0_2_RCC_VDM_SUPPORT_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL0                                                            0x8daa\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL0_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL1                                                            0x8dab\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL1_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_GPUIOV_REGION                                                                 0x8dac\n#define regRCC_DEV0_1_RCC_GPUIOV_REGION_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_GPU_HOSTVM_EN                                                                 0x8dad\n#define regRCC_DEV0_1_RCC_GPU_HOSTVM_EN_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_MODE_CNTL                                                         0x8dae\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_MODE_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_FIRST_VF_OFFSET                                                   0x8daf\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_FIRST_VF_OFFSET_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_VF_STRIDE                                                         0x8daf\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_VF_STRIDE_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE0                                                               0x8dde\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE0_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE1                                                               0x8ddf\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE1_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_BUS_CNTL                                                                      0x8de1\n#define regRCC_DEV0_2_RCC_BUS_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CONFIG_CNTL                                                                   0x8de2\n#define regRCC_DEV0_1_RCC_CONFIG_CNTL_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CONFIG_F0_BASE                                                                0x8de6\n#define regRCC_DEV0_1_RCC_CONFIG_F0_BASE_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CONFIG_APER_SIZE                                                              0x8de7\n#define regRCC_DEV0_1_RCC_CONFIG_APER_SIZE_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CONFIG_REG_APER_SIZE                                                          0x8de8\n#define regRCC_DEV0_1_RCC_CONFIG_REG_APER_SIZE_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_XDMA_LO                                                                       0x8de9\n#define regRCC_DEV0_1_RCC_XDMA_LO_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_XDMA_HI                                                                       0x8dea\n#define regRCC_DEV0_1_RCC_XDMA_HI_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_FEATURES_CONTROL_MISC                                                         0x8deb\n#define regRCC_DEV0_2_RCC_FEATURES_CONTROL_MISC_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL1                                                                  0x8dec\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL1_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST0                                                                  0x8ded\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST0_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST1                                                                  0x8dee\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST1_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL2                                                                  0x8def\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL2_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_CAPTURE_HOST_BUSNUM                                                           0x8df0\n#define regRCC_DEV0_1_RCC_CAPTURE_HOST_BUSNUM_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_HOST_BUSNUM                                                                   0x8df1\n#define regRCC_DEV0_1_RCC_HOST_BUSNUM_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_HI                                                            0x8df2\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_HI_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_LO                                                            0x8df3\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_LO_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_HI                                                            0x8df4\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_HI_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_LO                                                            0x8df5\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_LO_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_HI                                                            0x8df6\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_HI_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_LO                                                            0x8df7\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_LO_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_HI                                                            0x8df8\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_HI_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_LO                                                            0x8df9\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_LO_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST0                                                              0x8dfa\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST0_BASE_IDX 8\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST1                                                              0x8dfb\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST1_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_DEV0_LINK_CNTL                                                                0x8dfd\n#define regRCC_DEV0_2_RCC_DEV0_LINK_CNTL_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_CMN_LINK_CNTL                                                                 0x8dfe\n#define regRCC_DEV0_2_RCC_CMN_LINK_CNTL_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_EP_REQUESTERID_RESTORE                                                        0x8dff\n#define regRCC_DEV0_2_RCC_EP_REQUESTERID_RESTORE_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_LTR_LSWITCH_CNTL                                                              0x8e00\n#define regRCC_DEV0_2_RCC_LTR_LSWITCH_CNTL_BASE_IDX 8\n#define regRCC_DEV0_2_RCC_MH_ARB_CNTL                                                                   0x8e01\n#define regRCC_DEV0_2_RCC_MH_ARB_CNTL_BASE_IDX 8\n\n\n\n\n#define regBIF_BX1_PCIE_INDEX                                                                           0x800c\n#define regBIF_BX1_PCIE_INDEX_BASE_IDX 8\n#define regBIF_BX1_PCIE_DATA                                                                            0x800d\n#define regBIF_BX1_PCIE_DATA_BASE_IDX 8\n#define regBIF_BX1_PCIE_INDEX2                                                                          0x800e\n#define regBIF_BX1_PCIE_INDEX2_BASE_IDX 8\n#define regBIF_BX1_PCIE_DATA2                                                                           0x800f\n#define regBIF_BX1_PCIE_DATA2_BASE_IDX 8\n#define regBIF_BX1_PCIE_INDEX_HI                                                                        0x8010\n#define regBIF_BX1_PCIE_INDEX_HI_BASE_IDX 8\n#define regBIF_BX1_PCIE_INDEX2_HI                                                                       0x8011\n#define regBIF_BX1_PCIE_INDEX2_HI_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_0                                                                      0x8048\n#define regBIF_BX1_SBIOS_SCRATCH_0_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_1                                                                      0x8049\n#define regBIF_BX1_SBIOS_SCRATCH_1_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_2                                                                      0x804a\n#define regBIF_BX1_SBIOS_SCRATCH_2_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_3                                                                      0x804b\n#define regBIF_BX1_SBIOS_SCRATCH_3_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_0                                                                       0x804c\n#define regBIF_BX1_BIOS_SCRATCH_0_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_1                                                                       0x804d\n#define regBIF_BX1_BIOS_SCRATCH_1_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_2                                                                       0x804e\n#define regBIF_BX1_BIOS_SCRATCH_2_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_3                                                                       0x804f\n#define regBIF_BX1_BIOS_SCRATCH_3_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_4                                                                       0x8050\n#define regBIF_BX1_BIOS_SCRATCH_4_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_5                                                                       0x8051\n#define regBIF_BX1_BIOS_SCRATCH_5_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_6                                                                       0x8052\n#define regBIF_BX1_BIOS_SCRATCH_6_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_7                                                                       0x8053\n#define regBIF_BX1_BIOS_SCRATCH_7_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_8                                                                       0x8054\n#define regBIF_BX1_BIOS_SCRATCH_8_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_9                                                                       0x8055\n#define regBIF_BX1_BIOS_SCRATCH_9_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_10                                                                      0x8056\n#define regBIF_BX1_BIOS_SCRATCH_10_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_11                                                                      0x8057\n#define regBIF_BX1_BIOS_SCRATCH_11_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_12                                                                      0x8058\n#define regBIF_BX1_BIOS_SCRATCH_12_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_13                                                                      0x8059\n#define regBIF_BX1_BIOS_SCRATCH_13_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_14                                                                      0x805a\n#define regBIF_BX1_BIOS_SCRATCH_14_BASE_IDX 8\n#define regBIF_BX1_BIOS_SCRATCH_15                                                                      0x805b\n#define regBIF_BX1_BIOS_SCRATCH_15_BASE_IDX 8\n#define regBIF_BX1_BIF_RLC_INTR_CNTL                                                                    0x8060\n#define regBIF_BX1_BIF_RLC_INTR_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_VCE_INTR_CNTL                                                                    0x8061\n#define regBIF_BX1_BIF_VCE_INTR_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_UVD_INTR_CNTL                                                                    0x8062\n#define regBIF_BX1_BIF_UVD_INTR_CNTL_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR0                                                                0x8080\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR0_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR0                                                          0x8081\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR1                                                                0x8082\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR1_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR1                                                          0x8083\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR2                                                                0x8084\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR2_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR2                                                          0x8085\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR3                                                                0x8086\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR3_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR3                                                          0x8087\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR4                                                                0x8088\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR4_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR4                                                          0x8089\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR5                                                                0x808a\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR5_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR5                                                          0x808b\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR6                                                                0x808c\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR6_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR6                                                          0x808d\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR7                                                                0x808e\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR7_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR7                                                          0x808f\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_CNTL                                                                 0x8090\n#define regBIF_BX1_GFX_MMIOREG_CAM_CNTL_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ZERO_CPL                                                             0x8091\n#define regBIF_BX1_GFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_ONE_CPL                                                              0x8092\n#define regBIF_BX1_GFX_MMIOREG_CAM_ONE_CPL_BASE_IDX 8\n#define regBIF_BX1_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                     0x8093\n#define regBIF_BX1_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_0                                                                     0x8094\n#define regBIF_BX1_DRIVER_SCRATCH_0_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_1                                                                     0x8095\n#define regBIF_BX1_DRIVER_SCRATCH_1_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_2                                                                     0x8096\n#define regBIF_BX1_DRIVER_SCRATCH_2_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_3                                                                     0x8097\n#define regBIF_BX1_DRIVER_SCRATCH_3_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_4                                                                     0x8098\n#define regBIF_BX1_DRIVER_SCRATCH_4_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_5                                                                     0x8099\n#define regBIF_BX1_DRIVER_SCRATCH_5_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_6                                                                     0x809a\n#define regBIF_BX1_DRIVER_SCRATCH_6_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_7                                                                     0x809b\n#define regBIF_BX1_DRIVER_SCRATCH_7_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_8                                                                     0x809c\n#define regBIF_BX1_DRIVER_SCRATCH_8_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_9                                                                     0x809d\n#define regBIF_BX1_DRIVER_SCRATCH_9_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_10                                                                    0x809e\n#define regBIF_BX1_DRIVER_SCRATCH_10_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_11                                                                    0x809f\n#define regBIF_BX1_DRIVER_SCRATCH_11_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_12                                                                    0x80a0\n#define regBIF_BX1_DRIVER_SCRATCH_12_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_13                                                                    0x80a1\n#define regBIF_BX1_DRIVER_SCRATCH_13_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_14                                                                    0x80a2\n#define regBIF_BX1_DRIVER_SCRATCH_14_BASE_IDX 8\n#define regBIF_BX1_DRIVER_SCRATCH_15                                                                    0x80a3\n#define regBIF_BX1_DRIVER_SCRATCH_15_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_0                                                                         0x80a4\n#define regBIF_BX1_FW_SCRATCH_0_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_1                                                                         0x80a5\n#define regBIF_BX1_FW_SCRATCH_1_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_2                                                                         0x80a6\n#define regBIF_BX1_FW_SCRATCH_2_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_3                                                                         0x80a7\n#define regBIF_BX1_FW_SCRATCH_3_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_4                                                                         0x80a8\n#define regBIF_BX1_FW_SCRATCH_4_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_5                                                                         0x80a9\n#define regBIF_BX1_FW_SCRATCH_5_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_6                                                                         0x80aa\n#define regBIF_BX1_FW_SCRATCH_6_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_7                                                                         0x80ab\n#define regBIF_BX1_FW_SCRATCH_7_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_8                                                                         0x80ac\n#define regBIF_BX1_FW_SCRATCH_8_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_9                                                                         0x80ad\n#define regBIF_BX1_FW_SCRATCH_9_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_10                                                                        0x80ae\n#define regBIF_BX1_FW_SCRATCH_10_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_11                                                                        0x80af\n#define regBIF_BX1_FW_SCRATCH_11_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_12                                                                        0x80b0\n#define regBIF_BX1_FW_SCRATCH_12_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_13                                                                        0x80b1\n#define regBIF_BX1_FW_SCRATCH_13_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_14                                                                        0x80b2\n#define regBIF_BX1_FW_SCRATCH_14_BASE_IDX 8\n#define regBIF_BX1_FW_SCRATCH_15                                                                        0x80b3\n#define regBIF_BX1_FW_SCRATCH_15_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_4                                                                      0x80b4\n#define regBIF_BX1_SBIOS_SCRATCH_4_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_5                                                                      0x80b5\n#define regBIF_BX1_SBIOS_SCRATCH_5_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_6                                                                      0x80b6\n#define regBIF_BX1_SBIOS_SCRATCH_6_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_7                                                                      0x80b7\n#define regBIF_BX1_SBIOS_SCRATCH_7_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_8                                                                      0x80b8\n#define regBIF_BX1_SBIOS_SCRATCH_8_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_9                                                                      0x80b9\n#define regBIF_BX1_SBIOS_SCRATCH_9_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_10                                                                     0x80ba\n#define regBIF_BX1_SBIOS_SCRATCH_10_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_11                                                                     0x80bb\n#define regBIF_BX1_SBIOS_SCRATCH_11_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_12                                                                     0x80bc\n#define regBIF_BX1_SBIOS_SCRATCH_12_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_13                                                                     0x80bd\n#define regBIF_BX1_SBIOS_SCRATCH_13_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_14                                                                     0x80be\n#define regBIF_BX1_SBIOS_SCRATCH_14_BASE_IDX 8\n#define regBIF_BX1_SBIOS_SCRATCH_15                                                                     0x80bf\n#define regBIF_BX1_SBIOS_SCRATCH_15_BASE_IDX 8\n\n\n\n\n#define regBIF_BX_PF1_MM_INDEX                                                                          0x8000\n#define regBIF_BX_PF1_MM_INDEX_BASE_IDX 8\n#define regBIF_BX_PF1_MM_DATA                                                                           0x8001\n#define regBIF_BX_PF1_MM_DATA_BASE_IDX 8\n#define regBIF_BX_PF1_MM_INDEX_HI                                                                       0x8006\n#define regBIF_BX_PF1_MM_INDEX_HI_BASE_IDX 8\n\n\n\n\n#define regBIF_BX1_CC_BIF_BX_STRAP0                                                                     0x8e02\n#define regBIF_BX1_CC_BIF_BX_STRAP0_BASE_IDX 8\n#define regBIF_BX1_CC_BIF_BX_PINSTRAP0                                                                  0x8e04\n#define regBIF_BX1_CC_BIF_BX_PINSTRAP0_BASE_IDX 8\n#define regBIF_BX1_BIF_MM_INDACCESS_CNTL                                                                0x8e06\n#define regBIF_BX1_BIF_MM_INDACCESS_CNTL_BASE_IDX 8\n#define regBIF_BX1_BUS_CNTL                                                                             0x8e07\n#define regBIF_BX1_BUS_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_SCRATCH0                                                                         0x8e08\n#define regBIF_BX1_BIF_SCRATCH0_BASE_IDX 8\n#define regBIF_BX1_BIF_SCRATCH1                                                                         0x8e09\n#define regBIF_BX1_BIF_SCRATCH1_BASE_IDX 8\n#define regBIF_BX1_BX_RESET_EN                                                                          0x8e0d\n#define regBIF_BX1_BX_RESET_EN_BASE_IDX 8\n#define regBIF_BX1_MM_CFGREGS_CNTL                                                                      0x8e0e\n#define regBIF_BX1_MM_CFGREGS_CNTL_BASE_IDX 8\n#define regBIF_BX1_BX_RESET_CNTL                                                                        0x8e10\n#define regBIF_BX1_BX_RESET_CNTL_BASE_IDX 8\n#define regBIF_BX1_INTERRUPT_CNTL                                                                       0x8e11\n#define regBIF_BX1_INTERRUPT_CNTL_BASE_IDX 8\n#define regBIF_BX1_INTERRUPT_CNTL2                                                                      0x8e12\n#define regBIF_BX1_INTERRUPT_CNTL2_BASE_IDX 8\n#define regBIF_BX1_CLKREQB_PAD_CNTL                                                                     0x8e18\n#define regBIF_BX1_CLKREQB_PAD_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_FEATURES_CONTROL_MISC                                                            0x8e1b\n#define regBIF_BX1_BIF_FEATURES_CONTROL_MISC_BASE_IDX 8\n#define regBIF_BX1_HDP_ATOMIC_CONTROL_MISC                                                              0x8e1c\n#define regBIF_BX1_HDP_ATOMIC_CONTROL_MISC_BASE_IDX 8\n#define regBIF_BX1_BIF_DOORBELL_CNTL                                                                    0x8e1d\n#define regBIF_BX1_BIF_DOORBELL_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_DOORBELL_INT_CNTL                                                                0x8e1e\n#define regBIF_BX1_BIF_DOORBELL_INT_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_FB_EN                                                                            0x8e20\n#define regBIF_BX1_BIF_FB_EN_BASE_IDX 8\n#define regBIF_BX1_BIF_INTR_CNTL                                                                        0x8e21\n#define regBIF_BX1_BIF_INTR_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_MST_TRANS_PENDING_VF                                                             0x8e29\n#define regBIF_BX1_BIF_MST_TRANS_PENDING_VF_BASE_IDX 8\n#define regBIF_BX1_BIF_SLV_TRANS_PENDING_VF                                                             0x8e2a\n#define regBIF_BX1_BIF_SLV_TRANS_PENDING_VF_BASE_IDX 8\n#define regBIF_BX1_BACO_CNTL                                                                            0x8e2b\n#define regBIF_BX1_BACO_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_BACO_EXIT_TIME0                                                                  0x8e2c\n#define regBIF_BX1_BIF_BACO_EXIT_TIME0_BASE_IDX 8\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER1                                                                 0x8e2d\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER1_BASE_IDX 8\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER2                                                                 0x8e2e\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER2_BASE_IDX 8\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER3                                                                 0x8e2f\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER3_BASE_IDX 8\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER4                                                                 0x8e30\n#define regBIF_BX1_BIF_BACO_EXIT_TIMER4_BASE_IDX 8\n#define regBIF_BX1_MEM_TYPE_CNTL                                                                        0x8e31\n#define regBIF_BX1_MEM_TYPE_CNTL_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_CNTL                                                               0x8e33\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_CNTL_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_0                                                                  0x8e34\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_0_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_1                                                                  0x8e35\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_1_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_2                                                                  0x8e36\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_2_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_3                                                                  0x8e37\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_3_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_4                                                                  0x8e38\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_4_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_5                                                                  0x8e39\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_5_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_6                                                                  0x8e3a\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_6_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_7                                                                  0x8e3b\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_7_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_8                                                                  0x8e3c\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_8_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_9                                                                  0x8e3d\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_9_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_10                                                                 0x8e3e\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_10_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_11                                                                 0x8e3f\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_11_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_12                                                                 0x8e40\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_12_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_13                                                                 0x8e41\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_13_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_14                                                                 0x8e42\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_14_BASE_IDX 8\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_15                                                                 0x8e43\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_15_BASE_IDX 8\n#define regBIF_BX1_VF_REGWR_EN                                                                          0x8e44\n#define regBIF_BX1_VF_REGWR_EN_BASE_IDX 8\n#define regBIF_BX1_VF_DOORBELL_EN                                                                       0x8e45\n#define regBIF_BX1_VF_DOORBELL_EN_BASE_IDX 8\n#define regBIF_BX1_VF_FB_EN                                                                             0x8e46\n#define regBIF_BX1_VF_FB_EN_BASE_IDX 8\n#define regBIF_BX1_VF_REGWR_STATUS                                                                      0x8e47\n#define regBIF_BX1_VF_REGWR_STATUS_BASE_IDX 8\n#define regBIF_BX1_VF_DOORBELL_STATUS                                                                   0x8e48\n#define regBIF_BX1_VF_DOORBELL_STATUS_BASE_IDX 8\n#define regBIF_BX1_VF_FB_STATUS                                                                         0x8e49\n#define regBIF_BX1_VF_FB_STATUS_BASE_IDX 8\n#define regBIF_BX1_REMAP_HDP_MEM_FLUSH_CNTL                                                             0x8e4d\n#define regBIF_BX1_REMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX 8\n#define regBIF_BX1_REMAP_HDP_REG_FLUSH_CNTL                                                             0x8e4e\n#define regBIF_BX1_REMAP_HDP_REG_FLUSH_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_RB_CNTL                                                                          0x8e4f\n#define regBIF_BX1_BIF_RB_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_RB_BASE                                                                          0x8e50\n#define regBIF_BX1_BIF_RB_BASE_BASE_IDX 8\n#define regBIF_BX1_BIF_RB_RPTR                                                                          0x8e51\n#define regBIF_BX1_BIF_RB_RPTR_BASE_IDX 8\n#define regBIF_BX1_BIF_RB_WPTR                                                                          0x8e52\n#define regBIF_BX1_BIF_RB_WPTR_BASE_IDX 8\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_HI                                                                  0x8e53\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_HI_BASE_IDX 8\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_LO                                                                  0x8e54\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_LO_BASE_IDX 8\n#define regBIF_BX1_MAILBOX_INDEX                                                                        0x8e55\n#define regBIF_BX1_MAILBOX_INDEX_BASE_IDX 8\n#define regBIF_BX1_BIF_MP1_INTR_CTRL                                                                    0x8e62\n#define regBIF_BX1_BIF_MP1_INTR_CTRL_BASE_IDX 8\n#define regBIF_BX1_BIF_PERSTB_PAD_CNTL                                                                  0x8e66\n#define regBIF_BX1_BIF_PERSTB_PAD_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_PX_EN_PAD_CNTL                                                                   0x8e67\n#define regBIF_BX1_BIF_PX_EN_PAD_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_REFPADKIN_PAD_CNTL                                                               0x8e68\n#define regBIF_BX1_BIF_REFPADKIN_PAD_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_CLKREQB_PAD_CNTL                                                                 0x8e69\n#define regBIF_BX1_BIF_CLKREQB_PAD_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_PWRBRK_PAD_CNTL                                                                  0x8e6a\n#define regBIF_BX1_BIF_PWRBRK_PAD_CNTL_BASE_IDX 8\n#define regBIF_BX1_BIF_VCN0_GPUIOV_CFG_SIZE                                                             0x8e6b\n#define regBIF_BX1_BIF_VCN0_GPUIOV_CFG_SIZE_BASE_IDX 8\n#define regBIF_BX1_BIF_VCN1_GPUIOV_CFG_SIZE                                                             0x8e6c\n#define regBIF_BX1_BIF_VCN1_GPUIOV_CFG_SIZE_BASE_IDX 8\n\n\n\n\n#define regBIF_BX_PF1_BIF_BME_STATUS                                                                    0x8e0b\n#define regBIF_BX_PF1_BIF_BME_STATUS_BASE_IDX 8\n#define regBIF_BX_PF1_BIF_ATOMIC_ERR_LOG                                                                0x8e0c\n#define regBIF_BX_PF1_BIF_ATOMIC_ERR_LOG_BASE_IDX 8\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                              0x8e13\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX 8\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                               0x8e14\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX 8\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_CNTL                                                   0x8e15\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX 8\n#define regBIF_BX_PF1_HDP_REG_COHERENCY_FLUSH_CNTL                                                      0x8e16\n#define regBIF_BX_PF1_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX 8\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_CNTL                                                      0x8e17\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX 8\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                 0x8e19\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX 8\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                            0x8e1a\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX 8\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_REQ                                                                 0x8e26\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_REQ_BASE_IDX 8\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_DONE                                                                0x8e27\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_DONE_BASE_IDX 8\n#define regBIF_BX_PF1_BIF_TRANS_PENDING                                                                 0x8e28\n#define regBIF_BX_PF1_BIF_TRANS_PENDING_BASE_IDX 8\n#define regBIF_BX_PF1_NBIF_GFX_ADDR_LUT_BYPASS                                                          0x8e32\n#define regBIF_BX_PF1_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW0                                                            0x8e56\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW1                                                            0x8e57\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW2                                                            0x8e58\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW3                                                            0x8e59\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW0                                                            0x8e5a\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW1                                                            0x8e5b\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW2                                                            0x8e5c\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW3                                                            0x8e5d\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_CONTROL                                                                   0x8e5e\n#define regBIF_BX_PF1_MAILBOX_CONTROL_BASE_IDX 8\n#define regBIF_BX_PF1_MAILBOX_INT_CNTL                                                                  0x8e5f\n#define regBIF_BX_PF1_MAILBOX_INT_CNTL_BASE_IDX 8\n#define regBIF_BX_PF1_BIF_VMHV_MAILBOX                                                                  0x8e60\n#define regBIF_BX_PF1_BIF_VMHV_MAILBOX_BASE_IDX 8\n#define regBIF_BX_PF1_PARTITION_COMPUTE_CAP                                                             0x8e81\n#define regBIF_BX_PF1_PARTITION_COMPUTE_CAP_BASE_IDX 8\n#define regBIF_BX_PF1_PARTITION_MEM_CAP                                                                 0x8e82\n#define regBIF_BX_PF1_PARTITION_MEM_CAP_BASE_IDX 8\n#define regBIF_BX_PF1_PARTITION_COMPUTE_STATUS                                                          0x8e83\n#define regBIF_BX_PF1_PARTITION_COMPUTE_STATUS_BASE_IDX 8\n#define regBIF_BX_PF1_PARTITION_MEM_STATUS                                                              0x8e84\n#define regBIF_BX_PF1_PARTITION_MEM_STATUS_BASE_IDX 8\n\n\n\n\n#define regRCC_STRAP2_RCC_BIF_STRAP0                                                                    0x8d20\n#define regRCC_STRAP2_RCC_BIF_STRAP0_BASE_IDX 8\n#define regRCC_STRAP2_RCC_BIF_STRAP1                                                                    0x8d21\n#define regRCC_STRAP2_RCC_BIF_STRAP1_BASE_IDX 8\n#define regRCC_STRAP2_RCC_BIF_STRAP2                                                                    0x8d22\n#define regRCC_STRAP2_RCC_BIF_STRAP2_BASE_IDX 8\n#define regRCC_STRAP2_RCC_BIF_STRAP3                                                                    0x8d23\n#define regRCC_STRAP2_RCC_BIF_STRAP3_BASE_IDX 8\n#define regRCC_STRAP2_RCC_BIF_STRAP4                                                                    0x8d24\n#define regRCC_STRAP2_RCC_BIF_STRAP4_BASE_IDX 8\n#define regRCC_STRAP2_RCC_BIF_STRAP5                                                                    0x8d25\n#define regRCC_STRAP2_RCC_BIF_STRAP5_BASE_IDX 8\n#define regRCC_STRAP2_RCC_BIF_STRAP6                                                                    0x8d26\n#define regRCC_STRAP2_RCC_BIF_STRAP6_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP0                                                              0x8d27\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP0_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP1                                                              0x8d28\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP1_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP10                                                             0x8d29\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP10_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP11                                                             0x8d2a\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP11_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP12                                                             0x8d2b\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP12_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP13                                                             0x8d2c\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP13_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP14                                                             0x8d2d\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP14_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP2                                                              0x8d2e\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP2_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP3                                                              0x8d2f\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP3_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP4                                                              0x8d30\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP4_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP5                                                              0x8d31\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP5_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP6                                                              0x8d32\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP6_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP7                                                              0x8d33\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP7_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP8                                                              0x8d34\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP8_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP9                                                              0x8d35\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP9_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP0                                                              0x8d36\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP0_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP1                                                              0x8d37\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP1_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP13                                                             0x8d38\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP13_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP14                                                             0x8d39\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP14_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP15                                                             0x8d3a\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP15_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP16                                                             0x8d3b\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP16_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP17                                                             0x8d3c\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP17_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP18                                                             0x8d3d\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP18_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP2                                                              0x8d3e\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP2_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP26                                                             0x8d3f\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP26_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP3                                                              0x8d40\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP3_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP4                                                              0x8d41\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP4_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP5                                                              0x8d42\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP5_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP8                                                              0x8d44\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP8_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP9                                                              0x8d45\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP9_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP0                                                              0x8d46\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP0_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP2                                                              0x8d52\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP2_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP20                                                             0x8d53\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP20_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP21                                                             0x8d54\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP21_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP22                                                             0x8d55\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP22_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP23                                                             0x8d56\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP23_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP24                                                             0x8d57\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP24_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP25                                                             0x8d58\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP25_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP3                                                              0x8d59\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP3_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP4                                                              0x8d5a\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP4_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP5                                                              0x8d5b\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP5_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP6                                                              0x8d5c\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP6_BASE_IDX 8\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP7                                                              0x8d5d\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP7_BASE_IDX 8\n\n\n\n\n#define regS2A_DOORBELL_ENTRY_0_CTRL 0x7a80\n#define regS2A_DOORBELL_ENTRY_0_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_1_CTRL 0x7a81\n#define regS2A_DOORBELL_ENTRY_1_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_2_CTRL 0x7a82\n#define regS2A_DOORBELL_ENTRY_2_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_3_CTRL 0x7a83\n#define regS2A_DOORBELL_ENTRY_3_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_4_CTRL 0x7a84\n#define regS2A_DOORBELL_ENTRY_4_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_5_CTRL 0x7a85\n#define regS2A_DOORBELL_ENTRY_5_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_6_CTRL 0x7a86\n#define regS2A_DOORBELL_ENTRY_6_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_7_CTRL 0x7a87\n#define regS2A_DOORBELL_ENTRY_7_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_8_CTRL 0x7a88\n#define regS2A_DOORBELL_ENTRY_8_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_9_CTRL 0x7a89\n#define regS2A_DOORBELL_ENTRY_9_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_10_CTRL 0x7a8a\n#define regS2A_DOORBELL_ENTRY_10_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_11_CTRL 0x7a8b\n#define regS2A_DOORBELL_ENTRY_11_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_12_CTRL 0x7a8c\n#define regS2A_DOORBELL_ENTRY_12_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_13_CTRL 0x7a8d\n#define regS2A_DOORBELL_ENTRY_13_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_14_CTRL 0x7a8e\n#define regS2A_DOORBELL_ENTRY_14_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_ENTRY_15_CTRL 0x7a8f\n#define regS2A_DOORBELL_ENTRY_15_CTRL_BASE_IDX 5\n#define regS2A_DOORBELL_COMMON_CTRL_REG 0x7a90\n#define regS2A_DOORBELL_COMMON_CTRL_REG_BASE_IDX 5\n\n\n\n\n#define regGDC1_A2S_CNTL_CL0 0x0ea0\n#define regGDC1_A2S_CNTL_CL0_BASE_IDX 5\n#define regGDC1_A2S_CNTL_CL1 0x0ea1\n#define regGDC1_A2S_CNTL_CL1_BASE_IDX 5\n#define regGDC1_A2S_CNTL3_CL0 0x0eb8\n#define regGDC1_A2S_CNTL3_CL0_BASE_IDX 5\n#define regGDC1_A2S_CNTL3_CL1 0x0eb9\n#define regGDC1_A2S_CNTL3_CL1_BASE_IDX 5\n#define regGDC1_A2S_CNTL_SW0 0x0ed0\n#define regGDC1_A2S_CNTL_SW0_BASE_IDX 5\n#define regGDC1_A2S_CNTL_SW1 0x0ed1\n#define regGDC1_A2S_CNTL_SW1_BASE_IDX 5\n#define regGDC1_A2S_CNTL_SW2 0x0ed2\n#define regGDC1_A2S_CNTL_SW2_BASE_IDX 5\n#define regGDC1_A2S_TAG_ALLOC_0 0x0edd\n#define regGDC1_A2S_TAG_ALLOC_0_BASE_IDX 5\n#define regGDC1_A2S_TAG_ALLOC_1 0x0ede\n#define regGDC1_A2S_TAG_ALLOC_1_BASE_IDX 5\n#define regGDC1_A2S_MISC_CNTL 0x0ee1\n#define regGDC1_A2S_MISC_CNTL_BASE_IDX 5\n#define regGDC1_SHUB_REGS_IF_CTL 0x0ee3\n#define regGDC1_SHUB_REGS_IF_CTL_BASE_IDX 5\n#define regGDC1_NGDC_MGCG_CTRL 0x0eea\n#define regGDC1_NGDC_MGCG_CTRL_BASE_IDX 5\n#define regGDC1_NGDC_RESERVED_0 0x0eeb\n#define regGDC1_NGDC_RESERVED_0_BASE_IDX 5\n#define regGDC1_NGDC_RESERVED_1 0x0eec\n#define regGDC1_NGDC_RESERVED_1_BASE_IDX 5\n#define regGDC1_NBIF_GFX_DOORBELL_STATUS 0x0eef\n#define regGDC1_NBIF_GFX_DOORBELL_STATUS_BASE_IDX 5\n#define regGDC1_ATDMA_MISC_CNTL 0x0efd\n#define regGDC1_ATDMA_MISC_CNTL_BASE_IDX 5\n#define regGDC1_S2A_MISC_CNTL 0x0eff\n#define regGDC1_S2A_MISC_CNTL_BASE_IDX 5\n#define regGDC1_NGDC_EARLY_WAKEUP_CTRL 0x0f01\n#define regGDC1_NGDC_EARLY_WAKEUP_CTRL_BASE_IDX 5\n#define regGDC1_NGDC_PG_MISC_CTRL 0x0f18\n#define regGDC1_NGDC_PG_MISC_CTRL_BASE_IDX 5\n#define regGDC1_NGDC_PGMST_CTRL 0x0f19\n#define regGDC1_NGDC_PGMST_CTRL_BASE_IDX 5\n#define regGDC1_NGDC_PGSLV_CTRL 0x0f1a\n#define regGDC1_NGDC_PGSLV_CTRL_BASE_IDX 5\n\n\n\n\n#define regXCC_DOORBELL_FENCE 0x740c\n#define regXCC_DOORBELL_FENCE_BASE_IDX 5\n\n\n\n\n#define regSHUB_PF_FLR_RST 0x7c00\n#define regSHUB_PF_FLR_RST_BASE_IDX 5\n#define regSHUB_GFX_DRV_VPU_RST 0x7c01\n#define regSHUB_GFX_DRV_VPU_RST_BASE_IDX 5\n#define regSHUB_LINK_RESET 0x7c02\n#define regSHUB_LINK_RESET_BASE_IDX 5\n#define regSHUB_HARD_RST_CTRL 0x7c10\n#define regSHUB_HARD_RST_CTRL_BASE_IDX 5\n#define regSHUB_SOFT_RST_CTRL 0x7c11\n#define regSHUB_SOFT_RST_CTRL_BASE_IDX 5\n#define regSHUB_SDP_PORT_RST 0x7c12\n#define regSHUB_SDP_PORT_RST_BASE_IDX 5\n#define regSHUB_RST_MISC_TRL 0x7c13\n#define regSHUB_RST_MISC_TRL_BASE_IDX 5\n\n\n\n\n#define regHST_CLK0_SW0_CL0_CNTL 0x4140\n#define regHST_CLK0_SW0_CL0_CNTL_BASE_IDX 5\n#define regHST_CLK0_SW1_CL0_CNTL 0x4160\n#define regHST_CLK0_SW1_CL0_CNTL_BASE_IDX 5\n#define regHST_CLK0_SW1_CL1_CNTL 0x4161\n#define regHST_CLK0_SW1_CL1_CNTL_BASE_IDX 5\n#define regHST_CLK0_SW1_CL2_CNTL 0x4162\n#define regHST_CLK0_SW1_CL2_CNTL_BASE_IDX 5\n#define regDMA_CLK0_SW0_CL0_CNTL 0x4240\n#define regDMA_CLK0_SW0_CL0_CNTL_BASE_IDX 5\n#define regDMA_CLK0_SW0_CL1_CNTL 0x4241\n#define regDMA_CLK0_SW0_CL1_CNTL_BASE_IDX 5\n#define regNIC400_1_ASIB_0_FN_MOD 0xc042\n#define regNIC400_1_ASIB_0_FN_MOD_BASE_IDX 5\n#define regNIC400_1_IB_0_FN_MOD 0xfc42\n#define regNIC400_1_IB_0_FN_MOD_BASE_IDX 5\n#define regNIC400_2_ASIB_0_FN_MOD 0x10c42\n#define regNIC400_2_ASIB_0_FN_MOD_BASE_IDX 5\n#define regNIC400_2_ASIB_0_QOS_CNTL 0x10c43\n#define regNIC400_2_ASIB_0_QOS_CNTL_BASE_IDX 5\n#define regNIC400_2_ASIB_0_MAX_OT 0x10c44\n#define regNIC400_2_ASIB_0_MAX_OT_BASE_IDX 5\n#define regNIC400_2_ASIB_0_MAX_COMB_OT 0x10c45\n#define regNIC400_2_ASIB_0_MAX_COMB_OT_BASE_IDX 5\n#define regNIC400_2_ASIB_0_AW_P 0x10c46\n#define regNIC400_2_ASIB_0_AW_P_BASE_IDX 5\n#define regNIC400_2_ASIB_0_AW_B 0x10c47\n#define regNIC400_2_ASIB_0_AW_B_BASE_IDX 5\n#define regNIC400_2_ASIB_0_AW_R 0x10c48\n#define regNIC400_2_ASIB_0_AW_R_BASE_IDX 5\n#define regNIC400_2_ASIB_0_AR_P 0x10c49\n#define regNIC400_2_ASIB_0_AR_P_BASE_IDX 5\n#define regNIC400_2_ASIB_0_AR_B 0x10c4a\n#define regNIC400_2_ASIB_0_AR_B_BASE_IDX 5\n#define regNIC400_2_ASIB_0_AR_R 0x10c4b\n#define regNIC400_2_ASIB_0_AR_R_BASE_IDX 5\n#define regNIC400_2_ASIB_0_TARGET_FC 0x10c4c\n#define regNIC400_2_ASIB_0_TARGET_FC_BASE_IDX 5\n#define regNIC400_2_ASIB_0_KI_FC 0x10c4d\n#define regNIC400_2_ASIB_0_KI_FC_BASE_IDX 5\n#define regNIC400_2_ASIB_0_QOS_RANGE 0x10c4e\n#define regNIC400_2_ASIB_0_QOS_RANGE_BASE_IDX 5\n#define regNIC400_2_ASIB_1_FN_MOD 0x11042\n#define regNIC400_2_ASIB_1_FN_MOD_BASE_IDX 5\n#define regNIC400_2_ASIB_1_QOS_CNTL 0x11043\n#define regNIC400_2_ASIB_1_QOS_CNTL_BASE_IDX 5\n#define regNIC400_2_ASIB_1_MAX_OT 0x11044\n#define regNIC400_2_ASIB_1_MAX_OT_BASE_IDX 5\n#define regNIC400_2_ASIB_1_MAX_COMB_OT 0x11045\n#define regNIC400_2_ASIB_1_MAX_COMB_OT_BASE_IDX 5\n#define regNIC400_2_ASIB_1_AW_P 0x11046\n#define regNIC400_2_ASIB_1_AW_P_BASE_IDX 5\n#define regNIC400_2_ASIB_1_AW_B 0x11047\n#define regNIC400_2_ASIB_1_AW_B_BASE_IDX 5\n#define regNIC400_2_ASIB_1_AW_R 0x11048\n#define regNIC400_2_ASIB_1_AW_R_BASE_IDX 5\n#define regNIC400_2_ASIB_1_AR_P 0x11049\n#define regNIC400_2_ASIB_1_AR_P_BASE_IDX 5\n#define regNIC400_2_ASIB_1_AR_B 0x1104a\n#define regNIC400_2_ASIB_1_AR_B_BASE_IDX 5\n#define regNIC400_2_ASIB_1_AR_R 0x1104b\n#define regNIC400_2_ASIB_1_AR_R_BASE_IDX 5\n#define regNIC400_2_ASIB_1_TARGET_FC 0x1104c\n#define regNIC400_2_ASIB_1_TARGET_FC_BASE_IDX 5\n#define regNIC400_2_ASIB_1_KI_FC 0x1104d\n#define regNIC400_2_ASIB_1_KI_FC_BASE_IDX 5\n#define regNIC400_2_ASIB_1_QOS_RANGE 0x1104e\n#define regNIC400_2_ASIB_1_QOS_RANGE_BASE_IDX 5\n#define regNIC400_2_IB_0_FN_MOD 0x13c42\n#define regNIC400_2_IB_0_FN_MOD_BASE_IDX 5\n\n\n\n\n#define regNB_NBCFG0_NBCFG_SCRATCH_4                                                                    0xe8001e\n#define regNB_NBCFG0_NBCFG_SCRATCH_4_BASE_IDX 8\n\n\n\n\n#define regNB_CNTL                                                                                      0xe84000\n#define regNB_CNTL_BASE_IDX 8\n#define regNB_SPARE1                                                                                    0xe84003\n#define regNB_SPARE1_BASE_IDX 8\n#define regNB_SPARE2                                                                                    0xe84004\n#define regNB_SPARE2_BASE_IDX 8\n#define regNB_REVID                                                                                     0xe84005\n#define regNB_REVID_BASE_IDX 8\n#define regNBIO_LCLK_DS_MASK                                                                            0xe84009\n#define regNBIO_LCLK_DS_MASK_BASE_IDX 8\n#define regNB_BUS_NUM_CNTL                                                                              0xe84011\n#define regNB_BUS_NUM_CNTL_BASE_IDX 8\n#define regNB_MMIOBASE                                                                                  0xe84017\n#define regNB_MMIOBASE_BASE_IDX 8\n#define regNB_MMIOLIMIT                                                                                 0xe84018\n#define regNB_MMIOLIMIT_BASE_IDX 8\n#define regNB_LOWER_TOP_OF_DRAM2                                                                        0xe84019\n#define regNB_LOWER_TOP_OF_DRAM2_BASE_IDX 8\n#define regNB_UPPER_TOP_OF_DRAM2                                                                        0xe8401a\n#define regNB_UPPER_TOP_OF_DRAM2_BASE_IDX 8\n#define regNB_LOWER_DRAM2_BASE                                                                          0xe8401b\n#define regNB_LOWER_DRAM2_BASE_BASE_IDX 8\n#define regNB_UPPER_DRAM2_BASE                                                                          0xe8401c\n#define regNB_UPPER_DRAM2_BASE_BASE_IDX 8\n#define regSB_LOCATION                                                                                  0xe8401f\n#define regSB_LOCATION_BASE_IDX 8\n#define regSW_US_LOCATION                                                                               0xe84020\n#define regSW_US_LOCATION_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr0                                                                    0xe8402e\n#define regNB_PROG_DEVICE_REMAP_PBr0_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr1                                                                    0xe8402f\n#define regNB_PROG_DEVICE_REMAP_PBr1_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr2                                                                    0xe84030\n#define regNB_PROG_DEVICE_REMAP_PBr2_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr3                                                                    0xe84031\n#define regNB_PROG_DEVICE_REMAP_PBr3_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr4                                                                    0xe84032\n#define regNB_PROG_DEVICE_REMAP_PBr4_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr5                                                                    0xe84033\n#define regNB_PROG_DEVICE_REMAP_PBr5_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr6                                                                    0xe84034\n#define regNB_PROG_DEVICE_REMAP_PBr6_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr7                                                                    0xe84035\n#define regNB_PROG_DEVICE_REMAP_PBr7_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr8                                                                    0xe84036\n#define regNB_PROG_DEVICE_REMAP_PBr8_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr10                                                                   0xe84038\n#define regNB_PROG_DEVICE_REMAP_PBr10_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr11                                                                   0xe84039\n#define regNB_PROG_DEVICE_REMAP_PBr11_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr12                                                                   0xe8403a\n#define regNB_PROG_DEVICE_REMAP_PBr12_BASE_IDX 8\n#define regNB_PROG_DEVICE_REMAP_PBr13                                                                   0xe8403b\n#define regNB_PROG_DEVICE_REMAP_PBr13_BASE_IDX 8\n#define regSW_NMI_CNTL                                                                                  0xe84042\n#define regSW_NMI_CNTL_BASE_IDX 8\n#define regSW_SMI_CNTL                                                                                  0xe84043\n#define regSW_SMI_CNTL_BASE_IDX 8\n#define regSW_SCI_CNTL                                                                                  0xe84044\n#define regSW_SCI_CNTL_BASE_IDX 8\n#define regAPML_SW_STATUS                                                                               0xe84045\n#define regAPML_SW_STATUS_BASE_IDX 8\n#define regSW_GIC_SPI_CNTL                                                                              0xe84047\n#define regSW_GIC_SPI_CNTL_BASE_IDX 8\n#define regSW_SYNCFLOOD_CNTL                                                                            0xe84049\n#define regSW_SYNCFLOOD_CNTL_BASE_IDX 8\n#define regNB_TOP_OF_DRAM3                                                                              0xe8404e\n#define regNB_TOP_OF_DRAM3_BASE_IDX 8\n#define regCAM_CONTROL                                                                                  0xe84052\n#define regCAM_CONTROL_BASE_IDX 8\n#define regCAM_TARGET_INDEX_ADDR_BOTTOM                                                                 0xe84053\n#define regCAM_TARGET_INDEX_ADDR_BOTTOM_BASE_IDX 8\n#define regCAM_TARGET_INDEX_ADDR_TOP                                                                    0xe84054\n#define regCAM_TARGET_INDEX_ADDR_TOP_BASE_IDX 8\n#define regCAM_TARGET_INDEX_DATA                                                                        0xe84055\n#define regCAM_TARGET_INDEX_DATA_BASE_IDX 8\n#define regCAM_TARGET_INDEX_DATA_MASK                                                                   0xe84056\n#define regCAM_TARGET_INDEX_DATA_MASK_BASE_IDX 8\n#define regCAM_TARGET_DATA_ADDR_BOTTOM                                                                  0xe84057\n#define regCAM_TARGET_DATA_ADDR_BOTTOM_BASE_IDX 8\n#define regCAM_TARGET_DATA_ADDR_TOP                                                                     0xe84059\n#define regCAM_TARGET_DATA_ADDR_TOP_BASE_IDX 8\n#define regCAM_TARGET_DATA                                                                              0xe8405a\n#define regCAM_TARGET_DATA_BASE_IDX 8\n#define regCAM_TARGET_DATA_MASK                                                                         0xe8405b\n#define regCAM_TARGET_DATA_MASK_BASE_IDX 8\n#define regP_DMA_DROPPED_LOG_LOWER                                                                      0xe84060\n#define regP_DMA_DROPPED_LOG_LOWER_BASE_IDX 8\n#define regP_DMA_DROPPED_LOG_UPPER                                                                      0xe84061\n#define regP_DMA_DROPPED_LOG_UPPER_BASE_IDX 8\n#define regNP_DMA_DROPPED_LOG_LOWER                                                                     0xe84062\n#define regNP_DMA_DROPPED_LOG_LOWER_BASE_IDX 8\n#define regNP_DMA_DROPPED_LOG_UPPER                                                                     0xe84063\n#define regNP_DMA_DROPPED_LOG_UPPER_BASE_IDX 8\n#define regPCIE_VDM_NODE0_CTRL4                                                                         0xe84064\n#define regPCIE_VDM_NODE0_CTRL4_BASE_IDX 8\n#define regPCIE_VDM_CNTL2                                                                               0xe8408c\n#define regPCIE_VDM_CNTL2_BASE_IDX 8\n#define regPCIE_VDM_CNTL3                                                                               0xe8408d\n#define regPCIE_VDM_CNTL3_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT0_0                                                                    0xe84090\n#define regSTALL_CONTROL_XBARPORT0_0_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT0_1                                                                    0xe84091\n#define regSTALL_CONTROL_XBARPORT0_1_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT1_0                                                                    0xe84093\n#define regSTALL_CONTROL_XBARPORT1_0_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT1_1                                                                    0xe84094\n#define regSTALL_CONTROL_XBARPORT1_1_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT2_0                                                                    0xe84096\n#define regSTALL_CONTROL_XBARPORT2_0_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT2_1                                                                    0xe84097\n#define regSTALL_CONTROL_XBARPORT2_1_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT3_0                                                                    0xe84099\n#define regSTALL_CONTROL_XBARPORT3_0_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT3_1                                                                    0xe8409a\n#define regSTALL_CONTROL_XBARPORT3_1_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT4_0                                                                    0xe8409c\n#define regSTALL_CONTROL_XBARPORT4_0_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT4_1                                                                    0xe8409d\n#define regSTALL_CONTROL_XBARPORT4_1_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT5_0                                                                    0xe8409f\n#define regSTALL_CONTROL_XBARPORT5_0_BASE_IDX 8\n#define regSTALL_CONTROL_XBARPORT5_1                                                                    0xe840a0\n#define regSTALL_CONTROL_XBARPORT5_1_BASE_IDX 8\n#define regNB_DRAM3_BASE                                                                                0xe840b1\n#define regNB_DRAM3_BASE_BASE_IDX 8\n#define regPSP_BASE_ADDR_LO                                                                             0xe840b8\n#define regPSP_BASE_ADDR_LO_BASE_IDX 8\n#define regPSP_BASE_ADDR_HI                                                                             0xe840b9\n#define regPSP_BASE_ADDR_HI_BASE_IDX 8\n#define regSMU_BASE_ADDR_LO                                                                             0xe840ba\n#define regSMU_BASE_ADDR_LO_BASE_IDX 8\n#define regSMU_BASE_ADDR_HI                                                                             0xe840bb\n#define regSMU_BASE_ADDR_HI_BASE_IDX 8\n#define regSCRATCH_4                                                                                    0xe840fc\n#define regSCRATCH_4_BASE_IDX 8\n#define regSCRATCH_5                                                                                    0xe840fd\n#define regSCRATCH_5_BASE_IDX 8\n#define regSMU_BLOCK_CPU                                                                                0xe840fe\n#define regSMU_BLOCK_CPU_BASE_IDX 8\n#define regSMU_BLOCK_CPU_STATUS                                                                         0xe840ff\n#define regSMU_BLOCK_CPU_STATUS_BASE_IDX 8\n#define regTRAP_STATUS                                                                                  0xe84100\n#define regTRAP_STATUS_BASE_IDX 8\n#define regTRAP_REQUEST0                                                                                0xe84101\n#define regTRAP_REQUEST0_BASE_IDX 8\n#define regTRAP_REQUEST1                                                                                0xe84102\n#define regTRAP_REQUEST1_BASE_IDX 8\n#define regTRAP_REQUEST2                                                                                0xe84103\n#define regTRAP_REQUEST2_BASE_IDX 8\n#define regTRAP_REQUEST3                                                                                0xe84104\n#define regTRAP_REQUEST3_BASE_IDX 8\n#define regTRAP_REQUEST4                                                                                0xe84105\n#define regTRAP_REQUEST4_BASE_IDX 8\n#define regTRAP_REQUEST5                                                                                0xe84106\n#define regTRAP_REQUEST5_BASE_IDX 8\n#define regTRAP_REQUEST_DATASTRB0                                                                       0xe84108\n#define regTRAP_REQUEST_DATASTRB0_BASE_IDX 8\n#define regTRAP_REQUEST_DATASTRB1                                                                       0xe84109\n#define regTRAP_REQUEST_DATASTRB1_BASE_IDX 8\n#define regTRAP_REQUEST_DATA0                                                                           0xe84110\n#define regTRAP_REQUEST_DATA0_BASE_IDX 8\n#define regTRAP_REQUEST_DATA1                                                                           0xe84111\n#define regTRAP_REQUEST_DATA1_BASE_IDX 8\n#define regTRAP_REQUEST_DATA2                                                                           0xe84112\n#define regTRAP_REQUEST_DATA2_BASE_IDX 8\n#define regTRAP_REQUEST_DATA3                                                                           0xe84113\n#define regTRAP_REQUEST_DATA3_BASE_IDX 8\n#define regTRAP_REQUEST_DATA4                                                                           0xe84114\n#define regTRAP_REQUEST_DATA4_BASE_IDX 8\n#define regTRAP_REQUEST_DATA5                                                                           0xe84115\n#define regTRAP_REQUEST_DATA5_BASE_IDX 8\n#define regTRAP_REQUEST_DATA6                                                                           0xe84116\n#define regTRAP_REQUEST_DATA6_BASE_IDX 8\n#define regTRAP_REQUEST_DATA7                                                                           0xe84117\n#define regTRAP_REQUEST_DATA7_BASE_IDX 8\n#define regTRAP_REQUEST_DATA8                                                                           0xe84118\n#define regTRAP_REQUEST_DATA8_BASE_IDX 8\n#define regTRAP_REQUEST_DATA9                                                                           0xe84119\n#define regTRAP_REQUEST_DATA9_BASE_IDX 8\n#define regTRAP_REQUEST_DATA10                                                                          0xe8411a\n#define regTRAP_REQUEST_DATA10_BASE_IDX 8\n#define regTRAP_REQUEST_DATA11                                                                          0xe8411b\n#define regTRAP_REQUEST_DATA11_BASE_IDX 8\n#define regTRAP_REQUEST_DATA12                                                                          0xe8411c\n#define regTRAP_REQUEST_DATA12_BASE_IDX 8\n#define regTRAP_REQUEST_DATA13                                                                          0xe8411d\n#define regTRAP_REQUEST_DATA13_BASE_IDX 8\n#define regTRAP_REQUEST_DATA14                                                                          0xe8411e\n#define regTRAP_REQUEST_DATA14_BASE_IDX 8\n#define regTRAP_REQUEST_DATA15                                                                          0xe8411f\n#define regTRAP_REQUEST_DATA15_BASE_IDX 8\n#define regTRAP_RESPONSE_CONTROL                                                                        0xe84130\n#define regTRAP_RESPONSE_CONTROL_BASE_IDX 8\n#define regTRAP_RESPONSE0                                                                               0xe84131\n#define regTRAP_RESPONSE0_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA0                                                                          0xe84140\n#define regTRAP_RESPONSE_DATA0_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA1                                                                          0xe84141\n#define regTRAP_RESPONSE_DATA1_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA2                                                                          0xe84142\n#define regTRAP_RESPONSE_DATA2_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA3                                                                          0xe84143\n#define regTRAP_RESPONSE_DATA3_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA4                                                                          0xe84144\n#define regTRAP_RESPONSE_DATA4_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA5                                                                          0xe84145\n#define regTRAP_RESPONSE_DATA5_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA6                                                                          0xe84146\n#define regTRAP_RESPONSE_DATA6_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA7                                                                          0xe84147\n#define regTRAP_RESPONSE_DATA7_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA8                                                                          0xe84148\n#define regTRAP_RESPONSE_DATA8_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA9                                                                          0xe84149\n#define regTRAP_RESPONSE_DATA9_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA10                                                                         0xe8414a\n#define regTRAP_RESPONSE_DATA10_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA11                                                                         0xe8414b\n#define regTRAP_RESPONSE_DATA11_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA12                                                                         0xe8414c\n#define regTRAP_RESPONSE_DATA12_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA13                                                                         0xe8414d\n#define regTRAP_RESPONSE_DATA13_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA14                                                                         0xe8414e\n#define regTRAP_RESPONSE_DATA14_BASE_IDX 8\n#define regTRAP_RESPONSE_DATA15                                                                         0xe8414f\n#define regTRAP_RESPONSE_DATA15_BASE_IDX 8\n#define regTRAP0_CONTROL0                                                                               0xe84200\n#define regTRAP0_CONTROL0_BASE_IDX 8\n#define regTRAP0_ADDRESS_LO                                                                             0xe84202\n#define regTRAP0_ADDRESS_LO_BASE_IDX 8\n#define regTRAP0_ADDRESS_HI                                                                             0xe84203\n#define regTRAP0_ADDRESS_HI_BASE_IDX 8\n#define regTRAP0_COMMAND                                                                                0xe84204\n#define regTRAP0_COMMAND_BASE_IDX 8\n#define regTRAP0_ADDRESS_LO_MASK                                                                        0xe84206\n#define regTRAP0_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP0_ADDRESS_HI_MASK                                                                        0xe84207\n#define regTRAP0_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP0_COMMAND_MASK                                                                           0xe84208\n#define regTRAP0_COMMAND_MASK_BASE_IDX 8\n#define regTRAP1_CONTROL0                                                                               0xe84210\n#define regTRAP1_CONTROL0_BASE_IDX 8\n#define regTRAP1_ADDRESS_LO                                                                             0xe84212\n#define regTRAP1_ADDRESS_LO_BASE_IDX 8\n#define regTRAP1_ADDRESS_HI                                                                             0xe84213\n#define regTRAP1_ADDRESS_HI_BASE_IDX 8\n#define regTRAP1_COMMAND                                                                                0xe84214\n#define regTRAP1_COMMAND_BASE_IDX 8\n#define regTRAP1_ADDRESS_LO_MASK                                                                        0xe84216\n#define regTRAP1_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP1_ADDRESS_HI_MASK                                                                        0xe84217\n#define regTRAP1_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP1_COMMAND_MASK                                                                           0xe84218\n#define regTRAP1_COMMAND_MASK_BASE_IDX 8\n#define regTRAP2_CONTROL0                                                                               0xe84220\n#define regTRAP2_CONTROL0_BASE_IDX 8\n#define regTRAP2_ADDRESS_LO                                                                             0xe84222\n#define regTRAP2_ADDRESS_LO_BASE_IDX 8\n#define regTRAP2_ADDRESS_HI                                                                             0xe84223\n#define regTRAP2_ADDRESS_HI_BASE_IDX 8\n#define regTRAP2_COMMAND                                                                                0xe84224\n#define regTRAP2_COMMAND_BASE_IDX 8\n#define regTRAP2_ADDRESS_LO_MASK                                                                        0xe84226\n#define regTRAP2_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP2_ADDRESS_HI_MASK                                                                        0xe84227\n#define regTRAP2_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP2_COMMAND_MASK                                                                           0xe84228\n#define regTRAP2_COMMAND_MASK_BASE_IDX 8\n#define regTRAP3_CONTROL0                                                                               0xe84230\n#define regTRAP3_CONTROL0_BASE_IDX 8\n#define regTRAP3_ADDRESS_LO                                                                             0xe84232\n#define regTRAP3_ADDRESS_LO_BASE_IDX 8\n#define regTRAP3_ADDRESS_HI                                                                             0xe84233\n#define regTRAP3_ADDRESS_HI_BASE_IDX 8\n#define regTRAP3_COMMAND                                                                                0xe84234\n#define regTRAP3_COMMAND_BASE_IDX 8\n#define regTRAP3_ADDRESS_LO_MASK                                                                        0xe84236\n#define regTRAP3_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP3_ADDRESS_HI_MASK                                                                        0xe84237\n#define regTRAP3_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP3_COMMAND_MASK                                                                           0xe84238\n#define regTRAP3_COMMAND_MASK_BASE_IDX 8\n#define regTRAP4_CONTROL0                                                                               0xe84240\n#define regTRAP4_CONTROL0_BASE_IDX 8\n#define regTRAP4_ADDRESS_LO                                                                             0xe84242\n#define regTRAP4_ADDRESS_LO_BASE_IDX 8\n#define regTRAP4_ADDRESS_HI                                                                             0xe84243\n#define regTRAP4_ADDRESS_HI_BASE_IDX 8\n#define regTRAP4_COMMAND                                                                                0xe84244\n#define regTRAP4_COMMAND_BASE_IDX 8\n#define regTRAP4_ADDRESS_LO_MASK                                                                        0xe84246\n#define regTRAP4_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP4_ADDRESS_HI_MASK                                                                        0xe84247\n#define regTRAP4_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP4_COMMAND_MASK                                                                           0xe84248\n#define regTRAP4_COMMAND_MASK_BASE_IDX 8\n#define regTRAP5_CONTROL0                                                                               0xe84250\n#define regTRAP5_CONTROL0_BASE_IDX 8\n#define regTRAP5_ADDRESS_LO                                                                             0xe84252\n#define regTRAP5_ADDRESS_LO_BASE_IDX 8\n#define regTRAP5_ADDRESS_HI                                                                             0xe84253\n#define regTRAP5_ADDRESS_HI_BASE_IDX 8\n#define regTRAP5_COMMAND                                                                                0xe84254\n#define regTRAP5_COMMAND_BASE_IDX 8\n#define regTRAP5_ADDRESS_LO_MASK                                                                        0xe84256\n#define regTRAP5_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP5_ADDRESS_HI_MASK                                                                        0xe84257\n#define regTRAP5_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP5_COMMAND_MASK                                                                           0xe84258\n#define regTRAP5_COMMAND_MASK_BASE_IDX 8\n#define regTRAP6_CONTROL0                                                                               0xe84260\n#define regTRAP6_CONTROL0_BASE_IDX 8\n#define regTRAP6_ADDRESS_LO                                                                             0xe84262\n#define regTRAP6_ADDRESS_LO_BASE_IDX 8\n#define regTRAP6_ADDRESS_HI                                                                             0xe84263\n#define regTRAP6_ADDRESS_HI_BASE_IDX 8\n#define regTRAP6_COMMAND                                                                                0xe84264\n#define regTRAP6_COMMAND_BASE_IDX 8\n#define regTRAP6_ADDRESS_LO_MASK                                                                        0xe84266\n#define regTRAP6_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP6_ADDRESS_HI_MASK                                                                        0xe84267\n#define regTRAP6_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP6_COMMAND_MASK                                                                           0xe84268\n#define regTRAP6_COMMAND_MASK_BASE_IDX 8\n#define regTRAP7_CONTROL0                                                                               0xe84270\n#define regTRAP7_CONTROL0_BASE_IDX 8\n#define regTRAP7_ADDRESS_LO                                                                             0xe84272\n#define regTRAP7_ADDRESS_LO_BASE_IDX 8\n#define regTRAP7_ADDRESS_HI                                                                             0xe84273\n#define regTRAP7_ADDRESS_HI_BASE_IDX 8\n#define regTRAP7_COMMAND                                                                                0xe84274\n#define regTRAP7_COMMAND_BASE_IDX 8\n#define regTRAP7_ADDRESS_LO_MASK                                                                        0xe84276\n#define regTRAP7_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP7_ADDRESS_HI_MASK                                                                        0xe84277\n#define regTRAP7_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP7_COMMAND_MASK                                                                           0xe84278\n#define regTRAP7_COMMAND_MASK_BASE_IDX 8\n#define regTRAP8_CONTROL0                                                                               0xe84280\n#define regTRAP8_CONTROL0_BASE_IDX 8\n#define regTRAP8_ADDRESS_LO                                                                             0xe84282\n#define regTRAP8_ADDRESS_LO_BASE_IDX 8\n#define regTRAP8_ADDRESS_HI                                                                             0xe84283\n#define regTRAP8_ADDRESS_HI_BASE_IDX 8\n#define regTRAP8_COMMAND                                                                                0xe84284\n#define regTRAP8_COMMAND_BASE_IDX 8\n#define regTRAP8_ADDRESS_LO_MASK                                                                        0xe84286\n#define regTRAP8_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP8_ADDRESS_HI_MASK                                                                        0xe84287\n#define regTRAP8_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP8_COMMAND_MASK                                                                           0xe84288\n#define regTRAP8_COMMAND_MASK_BASE_IDX 8\n#define regTRAP9_CONTROL0                                                                               0xe84290\n#define regTRAP9_CONTROL0_BASE_IDX 8\n#define regTRAP9_ADDRESS_LO                                                                             0xe84292\n#define regTRAP9_ADDRESS_LO_BASE_IDX 8\n#define regTRAP9_ADDRESS_HI                                                                             0xe84293\n#define regTRAP9_ADDRESS_HI_BASE_IDX 8\n#define regTRAP9_COMMAND                                                                                0xe84294\n#define regTRAP9_COMMAND_BASE_IDX 8\n#define regTRAP9_ADDRESS_LO_MASK                                                                        0xe84296\n#define regTRAP9_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP9_ADDRESS_HI_MASK                                                                        0xe84297\n#define regTRAP9_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP9_COMMAND_MASK                                                                           0xe84298\n#define regTRAP9_COMMAND_MASK_BASE_IDX 8\n#define regTRAP10_CONTROL0                                                                              0xe842a0\n#define regTRAP10_CONTROL0_BASE_IDX 8\n#define regTRAP10_ADDRESS_LO                                                                            0xe842a2\n#define regTRAP10_ADDRESS_LO_BASE_IDX 8\n#define regTRAP10_ADDRESS_HI                                                                            0xe842a3\n#define regTRAP10_ADDRESS_HI_BASE_IDX 8\n#define regTRAP10_COMMAND                                                                               0xe842a4\n#define regTRAP10_COMMAND_BASE_IDX 8\n#define regTRAP10_ADDRESS_LO_MASK                                                                       0xe842a6\n#define regTRAP10_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP10_ADDRESS_HI_MASK                                                                       0xe842a7\n#define regTRAP10_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP10_COMMAND_MASK                                                                          0xe842a8\n#define regTRAP10_COMMAND_MASK_BASE_IDX 8\n#define regTRAP11_CONTROL0                                                                              0xe842b0\n#define regTRAP11_CONTROL0_BASE_IDX 8\n#define regTRAP11_ADDRESS_LO                                                                            0xe842b2\n#define regTRAP11_ADDRESS_LO_BASE_IDX 8\n#define regTRAP11_ADDRESS_HI                                                                            0xe842b3\n#define regTRAP11_ADDRESS_HI_BASE_IDX 8\n#define regTRAP11_COMMAND                                                                               0xe842b4\n#define regTRAP11_COMMAND_BASE_IDX 8\n#define regTRAP11_ADDRESS_LO_MASK                                                                       0xe842b6\n#define regTRAP11_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP11_ADDRESS_HI_MASK                                                                       0xe842b7\n#define regTRAP11_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP11_COMMAND_MASK                                                                          0xe842b8\n#define regTRAP11_COMMAND_MASK_BASE_IDX 8\n#define regTRAP12_CONTROL0                                                                              0xe842c0\n#define regTRAP12_CONTROL0_BASE_IDX 8\n#define regTRAP12_ADDRESS_LO                                                                            0xe842c2\n#define regTRAP12_ADDRESS_LO_BASE_IDX 8\n#define regTRAP12_ADDRESS_HI                                                                            0xe842c3\n#define regTRAP12_ADDRESS_HI_BASE_IDX 8\n#define regTRAP12_COMMAND                                                                               0xe842c4\n#define regTRAP12_COMMAND_BASE_IDX 8\n#define regTRAP12_ADDRESS_LO_MASK                                                                       0xe842c6\n#define regTRAP12_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP12_ADDRESS_HI_MASK                                                                       0xe842c7\n#define regTRAP12_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP12_COMMAND_MASK                                                                          0xe842c8\n#define regTRAP12_COMMAND_MASK_BASE_IDX 8\n#define regTRAP13_CONTROL0                                                                              0xe842d0\n#define regTRAP13_CONTROL0_BASE_IDX 8\n#define regTRAP13_ADDRESS_LO                                                                            0xe842d2\n#define regTRAP13_ADDRESS_LO_BASE_IDX 8\n#define regTRAP13_ADDRESS_HI                                                                            0xe842d3\n#define regTRAP13_ADDRESS_HI_BASE_IDX 8\n#define regTRAP13_COMMAND                                                                               0xe842d4\n#define regTRAP13_COMMAND_BASE_IDX 8\n#define regTRAP13_ADDRESS_LO_MASK                                                                       0xe842d6\n#define regTRAP13_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP13_ADDRESS_HI_MASK                                                                       0xe842d7\n#define regTRAP13_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP13_COMMAND_MASK                                                                          0xe842d8\n#define regTRAP13_COMMAND_MASK_BASE_IDX 8\n#define regTRAP14_CONTROL0                                                                              0xe842e0\n#define regTRAP14_CONTROL0_BASE_IDX 8\n#define regTRAP14_ADDRESS_LO                                                                            0xe842e2\n#define regTRAP14_ADDRESS_LO_BASE_IDX 8\n#define regTRAP14_ADDRESS_HI                                                                            0xe842e3\n#define regTRAP14_ADDRESS_HI_BASE_IDX 8\n#define regTRAP14_COMMAND                                                                               0xe842e4\n#define regTRAP14_COMMAND_BASE_IDX 8\n#define regTRAP14_ADDRESS_LO_MASK                                                                       0xe842e6\n#define regTRAP14_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP14_ADDRESS_HI_MASK                                                                       0xe842e7\n#define regTRAP14_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP14_COMMAND_MASK                                                                          0xe842e8\n#define regTRAP14_COMMAND_MASK_BASE_IDX 8\n#define regTRAP15_CONTROL0                                                                              0xe842f0\n#define regTRAP15_CONTROL0_BASE_IDX 8\n#define regTRAP15_ADDRESS_LO                                                                            0xe842f2\n#define regTRAP15_ADDRESS_LO_BASE_IDX 8\n#define regTRAP15_ADDRESS_HI                                                                            0xe842f3\n#define regTRAP15_ADDRESS_HI_BASE_IDX 8\n#define regTRAP15_COMMAND                                                                               0xe842f4\n#define regTRAP15_COMMAND_BASE_IDX 8\n#define regTRAP15_ADDRESS_LO_MASK                                                                       0xe842f6\n#define regTRAP15_ADDRESS_LO_MASK_BASE_IDX 8\n#define regTRAP15_ADDRESS_HI_MASK                                                                       0xe842f7\n#define regTRAP15_ADDRESS_HI_MASK_BASE_IDX 8\n#define regTRAP15_COMMAND_MASK                                                                          0xe842f8\n#define regTRAP15_COMMAND_MASK_BASE_IDX 8\n#define regSB_COMMAND                                                                                   0xe85000\n#define regSB_COMMAND_BASE_IDX 8\n#define regSB_SUB_BUS_NUMBER_LATENCY                                                                    0xe85001\n#define regSB_SUB_BUS_NUMBER_LATENCY_BASE_IDX 8\n#define regSB_IO_BASE_LIMIT                                                                             0xe85002\n#define regSB_IO_BASE_LIMIT_BASE_IDX 8\n#define regSB_MEM_BASE_LIMIT                                                                            0xe85003\n#define regSB_MEM_BASE_LIMIT_BASE_IDX 8\n#define regSB_PREF_BASE_LIMIT                                                                           0xe85004\n#define regSB_PREF_BASE_LIMIT_BASE_IDX 8\n#define regSB_PREF_BASE_UPPER                                                                           0xe85005\n#define regSB_PREF_BASE_UPPER_BASE_IDX 8\n#define regSB_PREF_LIMIT_UPPER                                                                          0xe85006\n#define regSB_PREF_LIMIT_UPPER_BASE_IDX 8\n#define regSB_IO_BASE_LIMIT_HI                                                                          0xe85007\n#define regSB_IO_BASE_LIMIT_HI_BASE_IDX 8\n#define regSB_IRQ_BRIDGE_CNTL                                                                           0xe85008\n#define regSB_IRQ_BRIDGE_CNTL_BASE_IDX 8\n#define regSB_EXT_BRIDGE_CNTL                                                                           0xe85009\n#define regSB_EXT_BRIDGE_CNTL_BASE_IDX 8\n#define regSB_PMI_STATUS_CNTL                                                                           0xe8500a\n#define regSB_PMI_STATUS_CNTL_BASE_IDX 8\n#define regSB_SLOT_CAP                                                                                  0xe8500b\n#define regSB_SLOT_CAP_BASE_IDX 8\n#define regSB_ROOT_CNTL                                                                                 0xe8500c\n#define regSB_ROOT_CNTL_BASE_IDX 8\n#define regSB_DEVICE_CNTL2                                                                              0xe8500d\n#define regSB_DEVICE_CNTL2_BASE_IDX 8\n#define regMCA_SMN_INT_REQ_ADDR                                                                         0xe85020\n#define regMCA_SMN_INT_REQ_ADDR_BASE_IDX 8\n#define regMCA_SMN_INT_MCM_ADDR                                                                         0xe85021\n#define regMCA_SMN_INT_MCM_ADDR_BASE_IDX 8\n#define regMCA_SMN_INT_APERTUREID                                                                       0xe85022\n#define regMCA_SMN_INT_APERTUREID_BASE_IDX 8\n#define regMCA_SMN_INT_CONTROL                                                                          0xe85023\n#define regMCA_SMN_INT_CONTROL_BASE_IDX 8\n\n\n\n\n#define regPARITY_CONTROL_0                                                                             0xe88000\n#define regPARITY_CONTROL_0_BASE_IDX 8\n#define regPARITY_CONTROL_1                                                                             0xe88001\n#define regPARITY_CONTROL_1_BASE_IDX 8\n#define regPARITY_SEVERITY_CONTROL_UNCORR_0                                                             0xe88002\n#define regPARITY_SEVERITY_CONTROL_UNCORR_0_BASE_IDX 8\n#define regPARITY_SEVERITY_CONTROL_CORR_0                                                               0xe88004\n#define regPARITY_SEVERITY_CONTROL_CORR_0_BASE_IDX 8\n#define regPARITY_SEVERITY_CONTROL_UCP_0                                                                0xe88006\n#define regPARITY_SEVERITY_CONTROL_UCP_0_BASE_IDX 8\n#define regRAS_GLOBAL_STATUS_LO                                                                         0xe88008\n#define regRAS_GLOBAL_STATUS_LO_BASE_IDX 8\n#define regRAS_GLOBAL_STATUS_HI                                                                         0xe88009\n#define regRAS_GLOBAL_STATUS_HI_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP0                                                              0xe8800a\n#define regPARITY_ERROR_STATUS_UNCORR_GRP0_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP1                                                              0xe8800b\n#define regPARITY_ERROR_STATUS_UNCORR_GRP1_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP2                                                              0xe8800c\n#define regPARITY_ERROR_STATUS_UNCORR_GRP2_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP3                                                              0xe8800d\n#define regPARITY_ERROR_STATUS_UNCORR_GRP3_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP4                                                              0xe8800e\n#define regPARITY_ERROR_STATUS_UNCORR_GRP4_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP5                                                              0xe8800f\n#define regPARITY_ERROR_STATUS_UNCORR_GRP5_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP6                                                              0xe88010\n#define regPARITY_ERROR_STATUS_UNCORR_GRP6_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP7                                                              0xe88011\n#define regPARITY_ERROR_STATUS_UNCORR_GRP7_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP10                                                             0xe88014\n#define regPARITY_ERROR_STATUS_UNCORR_GRP10_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP11                                                             0xe88015\n#define regPARITY_ERROR_STATUS_UNCORR_GRP11_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP12                                                             0xe88016\n#define regPARITY_ERROR_STATUS_UNCORR_GRP12_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP13                                                             0xe88017\n#define regPARITY_ERROR_STATUS_UNCORR_GRP13_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP14                                                             0xe88018\n#define regPARITY_ERROR_STATUS_UNCORR_GRP14_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP15                                                             0xe88019\n#define regPARITY_ERROR_STATUS_UNCORR_GRP15_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UNCORR_GRP16                                                             0xe8801a\n#define regPARITY_ERROR_STATUS_UNCORR_GRP16_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP0                                                                0xe8801b\n#define regPARITY_ERROR_STATUS_CORR_GRP0_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP1                                                                0xe8801c\n#define regPARITY_ERROR_STATUS_CORR_GRP1_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP2                                                                0xe8801d\n#define regPARITY_ERROR_STATUS_CORR_GRP2_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP3                                                                0xe8801e\n#define regPARITY_ERROR_STATUS_CORR_GRP3_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP4                                                                0xe8801f\n#define regPARITY_ERROR_STATUS_CORR_GRP4_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP5                                                                0xe88020\n#define regPARITY_ERROR_STATUS_CORR_GRP5_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP6                                                                0xe88021\n#define regPARITY_ERROR_STATUS_CORR_GRP6_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP7                                                                0xe88022\n#define regPARITY_ERROR_STATUS_CORR_GRP7_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP10                                                               0xe88025\n#define regPARITY_ERROR_STATUS_CORR_GRP10_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP11                                                               0xe88026\n#define regPARITY_ERROR_STATUS_CORR_GRP11_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP12                                                               0xe88027\n#define regPARITY_ERROR_STATUS_CORR_GRP12_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP13                                                               0xe88028\n#define regPARITY_ERROR_STATUS_CORR_GRP13_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP14                                                               0xe88029\n#define regPARITY_ERROR_STATUS_CORR_GRP14_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP15                                                               0xe8802a\n#define regPARITY_ERROR_STATUS_CORR_GRP15_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP16                                                               0xe8802b\n#define regPARITY_ERROR_STATUS_CORR_GRP16_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_CORR_GRP17                                                               0xe8802c\n#define regPARITY_ERROR_STATUS_CORR_GRP17_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP0                                                                     0xe8802d\n#define regPARITY_COUNTER_CORR_GRP0_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP1                                                                     0xe8802e\n#define regPARITY_COUNTER_CORR_GRP1_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP2                                                                     0xe8802f\n#define regPARITY_COUNTER_CORR_GRP2_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP3                                                                     0xe88030\n#define regPARITY_COUNTER_CORR_GRP3_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP4                                                                     0xe88031\n#define regPARITY_COUNTER_CORR_GRP4_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP5                                                                     0xe88032\n#define regPARITY_COUNTER_CORR_GRP5_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP6                                                                     0xe88033\n#define regPARITY_COUNTER_CORR_GRP6_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP7                                                                     0xe88034\n#define regPARITY_COUNTER_CORR_GRP7_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP10                                                                    0xe88037\n#define regPARITY_COUNTER_CORR_GRP10_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP11                                                                    0xe88038\n#define regPARITY_COUNTER_CORR_GRP11_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP12                                                                    0xe88039\n#define regPARITY_COUNTER_CORR_GRP12_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP13                                                                    0xe8803a\n#define regPARITY_COUNTER_CORR_GRP13_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP14                                                                    0xe8803b\n#define regPARITY_COUNTER_CORR_GRP14_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP15                                                                    0xe8803c\n#define regPARITY_COUNTER_CORR_GRP15_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP16                                                                    0xe8803d\n#define regPARITY_COUNTER_CORR_GRP16_BASE_IDX 8\n#define regPARITY_COUNTER_CORR_GRP17                                                                    0xe8803e\n#define regPARITY_COUNTER_CORR_GRP17_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP0                                                                 0xe8803f\n#define regPARITY_ERROR_STATUS_UCP_GRP0_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP1                                                                 0xe88040\n#define regPARITY_ERROR_STATUS_UCP_GRP1_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP2                                                                 0xe88041\n#define regPARITY_ERROR_STATUS_UCP_GRP2_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP3                                                                 0xe88042\n#define regPARITY_ERROR_STATUS_UCP_GRP3_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP4                                                                 0xe88043\n#define regPARITY_ERROR_STATUS_UCP_GRP4_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP5                                                                 0xe88044\n#define regPARITY_ERROR_STATUS_UCP_GRP5_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP6                                                                 0xe88045\n#define regPARITY_ERROR_STATUS_UCP_GRP6_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP7                                                                 0xe88046\n#define regPARITY_ERROR_STATUS_UCP_GRP7_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP10                                                                0xe88049\n#define regPARITY_ERROR_STATUS_UCP_GRP10_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP11                                                                0xe8804a\n#define regPARITY_ERROR_STATUS_UCP_GRP11_BASE_IDX 8\n#define regPARITY_ERROR_STATUS_UCP_GRP12                                                                0xe8804b\n#define regPARITY_ERROR_STATUS_UCP_GRP12_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP0                                                                      0xe8804c\n#define regPARITY_COUNTER_UCP_GRP0_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP1                                                                      0xe8804d\n#define regPARITY_COUNTER_UCP_GRP1_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP2                                                                      0xe8804e\n#define regPARITY_COUNTER_UCP_GRP2_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP3                                                                      0xe8804f\n#define regPARITY_COUNTER_UCP_GRP3_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP4                                                                      0xe88050\n#define regPARITY_COUNTER_UCP_GRP4_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP5                                                                      0xe88051\n#define regPARITY_COUNTER_UCP_GRP5_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP6                                                                      0xe88052\n#define regPARITY_COUNTER_UCP_GRP6_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP7                                                                      0xe88053\n#define regPARITY_COUNTER_UCP_GRP7_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP10                                                                     0xe88056\n#define regPARITY_COUNTER_UCP_GRP10_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP11                                                                     0xe88057\n#define regPARITY_COUNTER_UCP_GRP11_BASE_IDX 8\n#define regPARITY_COUNTER_UCP_GRP12                                                                     0xe88058\n#define regPARITY_COUNTER_UCP_GRP12_BASE_IDX 8\n#define regMISC_SEVERITY_CONTROL                                                                        0xe88059\n#define regMISC_SEVERITY_CONTROL_BASE_IDX 8\n#define regMISC_RAS_CONTROL                                                                             0xe8805a\n#define regMISC_RAS_CONTROL_BASE_IDX 8\n#define regRAS_SCRATCH_0                                                                                0xe8805b\n#define regRAS_SCRATCH_0_BASE_IDX 8\n#define regRAS_SCRATCH_1                                                                                0xe8805c\n#define regRAS_SCRATCH_1_BASE_IDX 8\n#define regErrEvent_ACTION_CONTROL                                                                      0xe8805d\n#define regErrEvent_ACTION_CONTROL_BASE_IDX 8\n#define regParitySerr_ACTION_CONTROL                                                                    0xe8805e\n#define regParitySerr_ACTION_CONTROL_BASE_IDX 8\n#define regParityFatal_ACTION_CONTROL                                                                   0xe8805f\n#define regParityFatal_ACTION_CONTROL_BASE_IDX 8\n#define regParityNonFatal_ACTION_CONTROL                                                                0xe88060\n#define regParityNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regParityCorr_ACTION_CONTROL                                                                    0xe88061\n#define regParityCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortASerr_ACTION_CONTROL                                                                0xe88062\n#define regPCIE0PortASerr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortAIntFatal_ACTION_CONTROL                                                            0xe88063\n#define regPCIE0PortAIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortAIntNonFatal_ACTION_CONTROL                                                         0xe88064\n#define regPCIE0PortAIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortAIntCorr_ACTION_CONTROL                                                             0xe88065\n#define regPCIE0PortAIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortAExtFatal_ACTION_CONTROL                                                            0xe88066\n#define regPCIE0PortAExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortAExtNonFatal_ACTION_CONTROL                                                         0xe88067\n#define regPCIE0PortAExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortAExtCorr_ACTION_CONTROL                                                             0xe88068\n#define regPCIE0PortAExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortAParityErr_ACTION_CONTROL                                                           0xe88069\n#define regPCIE0PortAParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBSerr_ACTION_CONTROL                                                                0xe8806a\n#define regPCIE0PortBSerr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBIntFatal_ACTION_CONTROL                                                            0xe8806b\n#define regPCIE0PortBIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBIntNonFatal_ACTION_CONTROL                                                         0xe8806c\n#define regPCIE0PortBIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBIntCorr_ACTION_CONTROL                                                             0xe8806d\n#define regPCIE0PortBIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBExtFatal_ACTION_CONTROL                                                            0xe8806e\n#define regPCIE0PortBExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBExtNonFatal_ACTION_CONTROL                                                         0xe8806f\n#define regPCIE0PortBExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBExtCorr_ACTION_CONTROL                                                             0xe88070\n#define regPCIE0PortBExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortBParityErr_ACTION_CONTROL                                                           0xe88071\n#define regPCIE0PortBParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCSerr_ACTION_CONTROL                                                                0xe88072\n#define regPCIE0PortCSerr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCIntFatal_ACTION_CONTROL                                                            0xe88073\n#define regPCIE0PortCIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCIntNonFatal_ACTION_CONTROL                                                         0xe88074\n#define regPCIE0PortCIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCIntCorr_ACTION_CONTROL                                                             0xe88075\n#define regPCIE0PortCIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCExtFatal_ACTION_CONTROL                                                            0xe88076\n#define regPCIE0PortCExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCExtNonFatal_ACTION_CONTROL                                                         0xe88077\n#define regPCIE0PortCExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCExtCorr_ACTION_CONTROL                                                             0xe88078\n#define regPCIE0PortCExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortCParityErr_ACTION_CONTROL                                                           0xe88079\n#define regPCIE0PortCParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDSerr_ACTION_CONTROL                                                                0xe8807a\n#define regPCIE0PortDSerr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDIntFatal_ACTION_CONTROL                                                            0xe8807b\n#define regPCIE0PortDIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDIntNonFatal_ACTION_CONTROL                                                         0xe8807c\n#define regPCIE0PortDIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDIntCorr_ACTION_CONTROL                                                             0xe8807d\n#define regPCIE0PortDIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDExtFatal_ACTION_CONTROL                                                            0xe8807e\n#define regPCIE0PortDExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDExtNonFatal_ACTION_CONTROL                                                         0xe8807f\n#define regPCIE0PortDExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDExtCorr_ACTION_CONTROL                                                             0xe88080\n#define regPCIE0PortDExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortDParityErr_ACTION_CONTROL                                                           0xe88081\n#define regPCIE0PortDParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortESerr_ACTION_CONTROL                                                                0xe88082\n#define regPCIE0PortESerr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortEIntFatal_ACTION_CONTROL                                                            0xe88083\n#define regPCIE0PortEIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortEIntNonFatal_ACTION_CONTROL                                                         0xe88084\n#define regPCIE0PortEIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortEIntCorr_ACTION_CONTROL                                                             0xe88085\n#define regPCIE0PortEIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortEExtFatal_ACTION_CONTROL                                                            0xe88086\n#define regPCIE0PortEExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortEExtNonFatal_ACTION_CONTROL                                                         0xe88087\n#define regPCIE0PortEExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortEExtCorr_ACTION_CONTROL                                                             0xe88088\n#define regPCIE0PortEExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortEParityErr_ACTION_CONTROL                                                           0xe88089\n#define regPCIE0PortEParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFSerr_ACTION_CONTROL                                                                0xe8808a\n#define regPCIE0PortFSerr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFIntFatal_ACTION_CONTROL                                                            0xe8808b\n#define regPCIE0PortFIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFIntNonFatal_ACTION_CONTROL                                                         0xe8808c\n#define regPCIE0PortFIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFIntCorr_ACTION_CONTROL                                                             0xe8808d\n#define regPCIE0PortFIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFExtFatal_ACTION_CONTROL                                                            0xe8808e\n#define regPCIE0PortFExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFExtNonFatal_ACTION_CONTROL                                                         0xe8808f\n#define regPCIE0PortFExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFExtCorr_ACTION_CONTROL                                                             0xe88090\n#define regPCIE0PortFExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortFParityErr_ACTION_CONTROL                                                           0xe88091\n#define regPCIE0PortFParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGSerr_ACTION_CONTROL                                                                0xe88092\n#define regPCIE0PortGSerr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGIntFatal_ACTION_CONTROL                                                            0xe88093\n#define regPCIE0PortGIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGIntNonFatal_ACTION_CONTROL                                                         0xe88094\n#define regPCIE0PortGIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGIntCorr_ACTION_CONTROL                                                             0xe88095\n#define regPCIE0PortGIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGExtFatal_ACTION_CONTROL                                                            0xe88096\n#define regPCIE0PortGExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGExtNonFatal_ACTION_CONTROL                                                         0xe88097\n#define regPCIE0PortGExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGExtCorr_ACTION_CONTROL                                                             0xe88098\n#define regPCIE0PortGExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regPCIE0PortGParityErr_ACTION_CONTROL                                                           0xe88099\n#define regPCIE0PortGParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortASerr_ACTION_CONTROL                                                                0xe880ca\n#define regNBIF1PortASerr_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortAIntFatal_ACTION_CONTROL                                                            0xe880cb\n#define regNBIF1PortAIntFatal_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortAIntNonFatal_ACTION_CONTROL                                                         0xe880cc\n#define regNBIF1PortAIntNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortAIntCorr_ACTION_CONTROL                                                             0xe880cd\n#define regNBIF1PortAIntCorr_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortAExtFatal_ACTION_CONTROL                                                            0xe880ce\n#define regNBIF1PortAExtFatal_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortAExtNonFatal_ACTION_CONTROL                                                         0xe880cf\n#define regNBIF1PortAExtNonFatal_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortAExtCorr_ACTION_CONTROL                                                             0xe880d0\n#define regNBIF1PortAExtCorr_ACTION_CONTROL_BASE_IDX 8\n#define regNBIF1PortAParityErr_ACTION_CONTROL                                                           0xe880d1\n#define regNBIF1PortAParityErr_ACTION_CONTROL_BASE_IDX 8\n#define regSYNCFLOOD_STATUS                                                                             0xe88200\n#define regSYNCFLOOD_STATUS_BASE_IDX 8\n#define regNMI_STATUS                                                                                   0xe88201\n#define regNMI_STATUS_BASE_IDX 8\n#define regPOISON_ACTION_CONTROL                                                                        0xe88205\n#define regPOISON_ACTION_CONTROL_BASE_IDX 8\n#define regINTERNAL_POISON_STATUS                                                                       0xe88206\n#define regINTERNAL_POISON_STATUS_BASE_IDX 8\n#define regINTERNAL_POISON_MASK                                                                         0xe88207\n#define regINTERNAL_POISON_MASK_BASE_IDX 8\n#define regEGRESS_POISON_STATUS_LO                                                                      0xe88208\n#define regEGRESS_POISON_STATUS_LO_BASE_IDX 8\n#define regEGRESS_POISON_STATUS_HI                                                                      0xe88209\n#define regEGRESS_POISON_STATUS_HI_BASE_IDX 8\n#define regEGRESS_POISON_MASK_LO                                                                        0xe8820a\n#define regEGRESS_POISON_MASK_LO_BASE_IDX 8\n#define regEGRESS_POISON_MASK_HI                                                                        0xe8820b\n#define regEGRESS_POISON_MASK_HI_BASE_IDX 8\n#define regEGRESS_POISON_SEVERITY_DOWN                                                                  0xe8820c\n#define regEGRESS_POISON_SEVERITY_DOWN_BASE_IDX 8\n#define regEGRESS_POISON_SEVERITY_UPPER                                                                 0xe8820d\n#define regEGRESS_POISON_SEVERITY_UPPER_BASE_IDX 8\n#define regAPML_STATUS                                                                                  0xe88370\n#define regAPML_STATUS_BASE_IDX 8\n#define regAPML_CONTROL                                                                                 0xe88371\n#define regAPML_CONTROL_BASE_IDX 8\n#define regAPML_TRIGGER                                                                                 0xe88372\n#define regAPML_TRIGGER_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0DEVINDCFG0_STEERING_CNTL                                                             0xe8c403\n#define regNB_PCIE0DEVINDCFG0_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0DEVINDCFG1_STEERING_CNTL                                                             0xe8c503\n#define regNB_PCIE0DEVINDCFG1_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0DEVINDCFG2_STEERING_CNTL                                                             0xe8c603\n#define regNB_PCIE0DEVINDCFG2_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0DEVINDCFG3_STEERING_CNTL                                                             0xe8c703\n#define regNB_PCIE0DEVINDCFG3_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0DEVINDCFG4_STEERING_CNTL                                                             0xe8c803\n#define regNB_PCIE0DEVINDCFG4_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0DEVINDCFG5_STEERING_CNTL                                                             0xe8c903\n#define regNB_PCIE0DEVINDCFG5_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0DEVINDCFG6_STEERING_CNTL                                                             0xe8ca03\n#define regNB_PCIE0DEVINDCFG6_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_NBIF1DEVINDCFG0_STEERING_CNTL                                                             0xe8e003\n#define regNB_NBIF1DEVINDCFG0_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_INTSBDEVINDCFG0_STEERING_CNTL                                                             0xe8f003\n#define regNB_INTSBDEVINDCFG0_STEERING_CNTL_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0RCBDG_INDCFG0_RC_SMN_INDEX_EXTENSION                                                 0xe9f5b7\n#define regNB_PCIE0RCBDG_INDCFG0_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG0_RC_SMN_INDEX                                                           0xe9f5b8\n#define regNB_PCIE0RCBDG_INDCFG0_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG0_RC_SMN_DATA                                                            0xe9f5b9\n#define regNB_PCIE0RCBDG_INDCFG0_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0RCBDG_INDCFG1_RC_SMN_INDEX_EXTENSION                                                 0xe9f5f7\n#define regNB_PCIE0RCBDG_INDCFG1_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG1_RC_SMN_INDEX                                                           0xe9f5f8\n#define regNB_PCIE0RCBDG_INDCFG1_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG1_RC_SMN_DATA                                                            0xe9f5f9\n#define regNB_PCIE0RCBDG_INDCFG1_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0RCBDG_INDCFG2_RC_SMN_INDEX_EXTENSION                                                 0xe9f637\n#define regNB_PCIE0RCBDG_INDCFG2_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG2_RC_SMN_INDEX                                                           0xe9f638\n#define regNB_PCIE0RCBDG_INDCFG2_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG2_RC_SMN_DATA                                                            0xe9f639\n#define regNB_PCIE0RCBDG_INDCFG2_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0RCBDG_INDCFG3_RC_SMN_INDEX_EXTENSION                                                 0xe9f677\n#define regNB_PCIE0RCBDG_INDCFG3_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG3_RC_SMN_INDEX                                                           0xe9f678\n#define regNB_PCIE0RCBDG_INDCFG3_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG3_RC_SMN_DATA                                                            0xe9f679\n#define regNB_PCIE0RCBDG_INDCFG3_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0RCBDG_INDCFG4_RC_SMN_INDEX_EXTENSION                                                 0xe9f6b7\n#define regNB_PCIE0RCBDG_INDCFG4_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG4_RC_SMN_INDEX                                                           0xe9f6b8\n#define regNB_PCIE0RCBDG_INDCFG4_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG4_RC_SMN_DATA                                                            0xe9f6b9\n#define regNB_PCIE0RCBDG_INDCFG4_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0RCBDG_INDCFG5_RC_SMN_INDEX_EXTENSION                                                 0xe9f6f7\n#define regNB_PCIE0RCBDG_INDCFG5_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG5_RC_SMN_INDEX                                                           0xe9f6f8\n#define regNB_PCIE0RCBDG_INDCFG5_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG5_RC_SMN_DATA                                                            0xe9f6f9\n#define regNB_PCIE0RCBDG_INDCFG5_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regNB_PCIE0RCBDG_INDCFG6_RC_SMN_INDEX_EXTENSION                                                 0xe9f737\n#define regNB_PCIE0RCBDG_INDCFG6_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG6_RC_SMN_INDEX                                                           0xe9f738\n#define regNB_PCIE0RCBDG_INDCFG6_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_PCIE0RCBDG_INDCFG6_RC_SMN_DATA                                                            0xe9f739\n#define regNB_PCIE0RCBDG_INDCFG6_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regNB_NBIF1RCBDG_INDCFG0_RC_SMN_INDEX_EXTENSION                                                 0xe9fcb7\n#define regNB_NBIF1RCBDG_INDCFG0_RC_SMN_INDEX_EXTENSION_BASE_IDX 8\n#define regNB_NBIF1RCBDG_INDCFG0_RC_SMN_INDEX                                                           0xe9fcb8\n#define regNB_NBIF1RCBDG_INDCFG0_RC_SMN_INDEX_BASE_IDX 8\n#define regNB_NBIF1RCBDG_INDCFG0_RC_SMN_DATA                                                            0xe9fcb9\n#define regNB_NBIF1RCBDG_INDCFG0_RC_SMN_DATA_BASE_IDX 8\n\n\n\n\n#define regL2_PERF_CNTL_0                                                                               0x1580000\n#define regL2_PERF_CNTL_0_BASE_IDX 8\n#define regL2_PERF_COUNT_0                                                                              0x1580001\n#define regL2_PERF_COUNT_0_BASE_IDX 8\n#define regL2_PERF_COUNT_1                                                                              0x1580002\n#define regL2_PERF_COUNT_1_BASE_IDX 8\n#define regL2_PERF_CNTL_1                                                                               0x1580003\n#define regL2_PERF_CNTL_1_BASE_IDX 8\n#define regL2_PERF_COUNT_2                                                                              0x1580004\n#define regL2_PERF_COUNT_2_BASE_IDX 8\n#define regL2_PERF_COUNT_3                                                                              0x1580005\n#define regL2_PERF_COUNT_3_BASE_IDX 8\n#define regL2_STATUS_0                                                                                  0x1580008\n#define regL2_STATUS_0_BASE_IDX 8\n#define regL2_CONTROL_0                                                                                 0x158000c\n#define regL2_CONTROL_0_BASE_IDX 8\n#define regL2_CONTROL_1                                                                                 0x158000d\n#define regL2_CONTROL_1_BASE_IDX 8\n#define regL2_DTC_CONTROL                                                                               0x1580010\n#define regL2_DTC_CONTROL_BASE_IDX 8\n#define regL2_DTC_HASH_CONTROL                                                                          0x1580011\n#define regL2_DTC_HASH_CONTROL_BASE_IDX 8\n#define regL2_DTC_WAY_CONTROL                                                                           0x1580012\n#define regL2_DTC_WAY_CONTROL_BASE_IDX 8\n#define regL2_ITC_CONTROL                                                                               0x1580014\n#define regL2_ITC_CONTROL_BASE_IDX 8\n#define regL2_ITC_HASH_CONTROL                                                                          0x1580015\n#define regL2_ITC_HASH_CONTROL_BASE_IDX 8\n#define regL2_ITC_WAY_CONTROL                                                                           0x1580016\n#define regL2_ITC_WAY_CONTROL_BASE_IDX 8\n#define regL2_PTC_A_CONTROL                                                                             0x1580018\n#define regL2_PTC_A_CONTROL_BASE_IDX 8\n#define regL2_PTC_A_HASH_CONTROL                                                                        0x1580019\n#define regL2_PTC_A_HASH_CONTROL_BASE_IDX 8\n#define regL2_PTC_A_WAY_CONTROL                                                                         0x158001a\n#define regL2_PTC_A_WAY_CONTROL_BASE_IDX 8\n#define regL2A_UPDATE_FILTER_CNTL                                                                       0x1580022\n#define regL2A_UPDATE_FILTER_CNTL_BASE_IDX 8\n#define regL2_ERR_RULE_CONTROL_3                                                                        0x1580030\n#define regL2_ERR_RULE_CONTROL_3_BASE_IDX 8\n#define regL2_ERR_RULE_CONTROL_4                                                                        0x1580031\n#define regL2_ERR_RULE_CONTROL_4_BASE_IDX 8\n#define regL2_ERR_RULE_CONTROL_5                                                                        0x1580032\n#define regL2_ERR_RULE_CONTROL_5_BASE_IDX 8\n#define regL2_L2A_CK_GATE_CONTROL                                                                       0x1580033\n#define regL2_L2A_CK_GATE_CONTROL_BASE_IDX 8\n#define regL2_L2A_PGSIZE_CONTROL                                                                        0x1580034\n#define regL2_L2A_PGSIZE_CONTROL_BASE_IDX 8\n#define regL2_PWRGATE_CNTRL_REG_0                                                                       0x158003e\n#define regL2_PWRGATE_CNTRL_REG_0_BASE_IDX 8\n#define regL2_PWRGATE_CNTRL_REG_3                                                                       0x1580041\n#define regL2_PWRGATE_CNTRL_REG_3_BASE_IDX 8\n#define regL2_ECO_CNTRL_0                                                                               0x1580042\n#define regL2_ECO_CNTRL_0_BASE_IDX 8\n\n\n\n\n#define regL2_STATUS_1                                                                                  0xf80448\n#define regL2_STATUS_1_BASE_IDX 8\n#define regL2_SB_LOCATION                                                                               0xf8044b\n#define regL2_SB_LOCATION_BASE_IDX 8\n#define regL2_CONTROL_5                                                                                 0xf8044c\n#define regL2_CONTROL_5_BASE_IDX 8\n#define regL2_CONTROL_6                                                                                 0xf8044f\n#define regL2_CONTROL_6_BASE_IDX 8\n#define regL2_PDC_CONTROL                                                                               0xf80450\n#define regL2_PDC_CONTROL_BASE_IDX 8\n#define regL2_PDC_HASH_CONTROL                                                                          0xf80451\n#define regL2_PDC_HASH_CONTROL_BASE_IDX 8\n#define regL2_PDC_WAY_CONTROL                                                                           0xf80452\n#define regL2_PDC_WAY_CONTROL_BASE_IDX 8\n#define regL2B_UPDATE_FILTER_CNTL                                                                       0xf80453\n#define regL2B_UPDATE_FILTER_CNTL_BASE_IDX 8\n#define regL2_TW_CONTROL                                                                                0xf80454\n#define regL2_TW_CONTROL_BASE_IDX 8\n#define regL2_CP_CONTROL                                                                                0xf80456\n#define regL2_CP_CONTROL_BASE_IDX 8\n#define regL2_CP_CONTROL_1                                                                              0xf80457\n#define regL2_CP_CONTROL_1_BASE_IDX 8\n#define regL2_TW_CONTROL_1                                                                              0xf8045a\n#define regL2_TW_CONTROL_1_BASE_IDX 8\n#define regL2_TW_CONTROL_2                                                                              0xf80461\n#define regL2_TW_CONTROL_2_BASE_IDX 8\n#define regL2_TW_CONTROL_3                                                                              0xf80462\n#define regL2_TW_CONTROL_3_BASE_IDX 8\n#define regL2_CREDIT_CONTROL_0                                                                          0xf80470\n#define regL2_CREDIT_CONTROL_0_BASE_IDX 8\n#define regL2_CREDIT_CONTROL_1                                                                          0xf80471\n#define regL2_CREDIT_CONTROL_1_BASE_IDX 8\n#define regL2_ERR_RULE_CONTROL_0                                                                        0xf80480\n#define regL2_ERR_RULE_CONTROL_0_BASE_IDX 8\n#define regL2_ERR_RULE_CONTROL_1                                                                        0xf80481\n#define regL2_ERR_RULE_CONTROL_1_BASE_IDX 8\n#define regL2_ERR_RULE_CONTROL_2                                                                        0xf80482\n#define regL2_ERR_RULE_CONTROL_2_BASE_IDX 8\n#define regL2_L2B_CK_GATE_CONTROL                                                                       0xf80490\n#define regL2_L2B_CK_GATE_CONTROL_BASE_IDX 8\n#define regPPR_CONTROL                                                                                  0xf80492\n#define regPPR_CONTROL_BASE_IDX 8\n#define regL2_L2B_PGSIZE_CONTROL                                                                        0xf80494\n#define regL2_L2B_PGSIZE_CONTROL_BASE_IDX 8\n#define regL2_PERF_CNTL_2                                                                               0xf80499\n#define regL2_PERF_CNTL_2_BASE_IDX 8\n#define regL2_PERF_COUNT_4                                                                              0xf8049a\n#define regL2_PERF_COUNT_4_BASE_IDX 8\n#define regL2_PERF_COUNT_5                                                                              0xf8049b\n#define regL2_PERF_COUNT_5_BASE_IDX 8\n#define regL2_PERF_CNTL_3                                                                               0xf8049c\n#define regL2_PERF_CNTL_3_BASE_IDX 8\n#define regL2_PERF_COUNT_6                                                                              0xf8049d\n#define regL2_PERF_COUNT_6_BASE_IDX 8\n#define regL2_PERF_COUNT_7                                                                              0xf8049e\n#define regL2_PERF_COUNT_7_BASE_IDX 8\n#define regL2B_SDP_PARITY_ERROR_EN                                                                      0xf804a2\n#define regL2B_SDP_PARITY_ERROR_EN_BASE_IDX 8\n#define regL2_ECO_CNTRL_1                                                                               0xf804a3\n#define regL2_ECO_CNTRL_1_BASE_IDX 8\n#define regL2_CP_CONTROL_2                                                                              0xf804bf\n#define regL2_CP_CONTROL_2_BASE_IDX 8\n#define regL2_CP_CONTROL_3                                                                              0xf804c0\n#define regL2_CP_CONTROL_3_BASE_IDX 8\n\n\n\n\n#define regFEATURES_ENABLE                                                                              0x1080000\n#define regFEATURES_ENABLE_BASE_IDX 8\n\n\n\n\n#define cfgBIF_CFG_DEV0_RC_VENDOR_ID                                                                    0x0000\n#define cfgBIF_CFG_DEV0_RC_DEVICE_ID                                                                    0x0002\n#define cfgBIF_CFG_DEV0_RC_COMMAND                                                                      0x0004\n#define cfgBIF_CFG_DEV0_RC_STATUS                                                                       0x0006\n#define cfgBIF_CFG_DEV0_RC_REVISION_ID                                                                  0x0008\n#define cfgBIF_CFG_DEV0_RC_PROG_INTERFACE                                                               0x0009\n#define cfgBIF_CFG_DEV0_RC_SUB_CLASS                                                                    0x000a\n#define cfgBIF_CFG_DEV0_RC_BASE_CLASS                                                                   0x000b\n#define cfgBIF_CFG_DEV0_RC_CACHE_LINE                                                                   0x000c\n#define cfgBIF_CFG_DEV0_RC_LATENCY                                                                      0x000d\n#define cfgBIF_CFG_DEV0_RC_HEADER                                                                       0x000e\n#define cfgBIF_CFG_DEV0_RC_BIST                                                                         0x000f\n#define cfgBIF_CFG_DEV0_RC_BASE_ADDR_1                                                                  0x0010\n#define cfgBIF_CFG_DEV0_RC_BASE_ADDR_2                                                                  0x0014\n#define cfgBIF_CFG_DEV0_RC_SUB_BUS_NUMBER_LATENCY                                                       0x0018\n#define cfgBIF_CFG_DEV0_RC_IO_BASE_LIMIT                                                                0x001c\n#define cfgBIF_CFG_DEV0_RC_SECONDARY_STATUS                                                             0x001e\n#define cfgBIF_CFG_DEV0_RC_MEM_BASE_LIMIT                                                               0x0020\n#define cfgBIF_CFG_DEV0_RC_PREF_BASE_LIMIT                                                              0x0024\n#define cfgBIF_CFG_DEV0_RC_PREF_BASE_UPPER                                                              0x0028\n#define cfgBIF_CFG_DEV0_RC_PREF_LIMIT_UPPER                                                             0x002c\n#define cfgBIF_CFG_DEV0_RC_IO_BASE_LIMIT_HI                                                             0x0030\n#define cfgBIF_CFG_DEV0_RC_CAP_PTR                                                                      0x0034\n#define cfgBIF_CFG_DEV0_RC_ROM_BASE_ADDR                                                                0x0038\n#define cfgBIF_CFG_DEV0_RC_INTERRUPT_LINE                                                               0x003c\n#define cfgBIF_CFG_DEV0_RC_INTERRUPT_PIN                                                                0x003d\n#define cfgIRQ_BRIDGE_CNTL                                                                              0x003e\n#define cfgBIF_CFG_DEV0_RC_EXT_BRIDGE_CNTL                                                              0x0040\n#define cfgBIF_CFG_DEV0_RC_PMI_CAP_LIST                                                                 0x0050\n#define cfgBIF_CFG_DEV0_RC_PMI_CAP                                                                      0x0052\n#define cfgBIF_CFG_DEV0_RC_PMI_STATUS_CNTL                                                              0x0054\n#define cfgBIF_CFG_DEV0_RC_PCIE_CAP_LIST                                                                0x0058\n#define cfgBIF_CFG_DEV0_RC_PCIE_CAP                                                                     0x005a\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CAP                                                                   0x005c\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CNTL                                                                  0x0060\n#define cfgBIF_CFG_DEV0_RC_DEVICE_STATUS                                                                0x0062\n#define cfgBIF_CFG_DEV0_RC_LINK_CAP                                                                     0x0064\n#define cfgBIF_CFG_DEV0_RC_LINK_CNTL                                                                    0x0068\n#define cfgBIF_CFG_DEV0_RC_LINK_STATUS                                                                  0x006a\n#define cfgBIF_CFG_DEV0_RC_SLOT_CAP                                                                     0x006c\n#define cfgBIF_CFG_DEV0_RC_SLOT_CNTL                                                                    0x0070\n#define cfgBIF_CFG_DEV0_RC_SLOT_STATUS                                                                  0x0072\n#define cfgBIF_CFG_DEV0_RC_ROOT_CNTL                                                                    0x0074\n#define cfgBIF_CFG_DEV0_RC_ROOT_CAP                                                                     0x0076\n#define cfgBIF_CFG_DEV0_RC_ROOT_STATUS                                                                  0x0078\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CAP2                                                                  0x007c\n#define cfgBIF_CFG_DEV0_RC_DEVICE_CNTL2                                                                 0x0080\n#define cfgBIF_CFG_DEV0_RC_DEVICE_STATUS2                                                               0x0082\n#define cfgBIF_CFG_DEV0_RC_LINK_CAP2                                                                    0x0084\n#define cfgBIF_CFG_DEV0_RC_LINK_CNTL2                                                                   0x0088\n#define cfgBIF_CFG_DEV0_RC_LINK_STATUS2                                                                 0x008a\n#define cfgBIF_CFG_DEV0_RC_SLOT_CAP2                                                                    0x008c\n#define cfgBIF_CFG_DEV0_RC_SLOT_CNTL2                                                                   0x0090\n#define cfgBIF_CFG_DEV0_RC_SLOT_STATUS2                                                                 0x0092\n#define cfgBIF_CFG_DEV0_RC_MSI_CAP_LIST                                                                 0x00a0\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_CNTL                                                                 0x00a2\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_ADDR_LO                                                              0x00a4\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_ADDR_HI                                                              0x00a8\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_DATA                                                                 0x00a8\n#define cfgBIF_CFG_DEV0_RC_MSI_EXT_MSG_DATA                                                             0x00aa\n#define cfgBIF_CFG_DEV0_RC_MSI_MSG_DATA_64                                                              0x00ac\n#define cfgBIF_CFG_DEV0_RC_MSI_EXT_MSG_DATA_64                                                          0x00ae\n#define cfgBIF_CFG_DEV0_RC_SSID_CAP_LIST                                                                0x00c0\n#define cfgBIF_CFG_DEV0_RC_SSID_CAP                                                                     0x00c4\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                            0x0100\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC_HDR                                                     0x0104\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC1                                                        0x0108\n#define cfgBIF_CFG_DEV0_RC_PCIE_VENDOR_SPECIFIC2                                                        0x010c\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC_ENH_CAP_LIST                                                         0x0110\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CAP_REG1                                                        0x0114\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CAP_REG2                                                        0x0118\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_CNTL                                                            0x011c\n#define cfgBIF_CFG_DEV0_RC_PCIE_PORT_VC_STATUS                                                          0x011e\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_CAP                                                        0x0120\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_CNTL                                                       0x0124\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC0_RESOURCE_STATUS                                                     0x012a\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_CAP                                                        0x012c\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_CNTL                                                       0x0130\n#define cfgBIF_CFG_DEV0_RC_PCIE_VC1_RESOURCE_STATUS                                                     0x0136\n#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                             0x0140\n#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_DW1                                                      0x0144\n#define cfgBIF_CFG_DEV0_RC_PCIE_DEV_SERIAL_NUM_DW2                                                      0x0148\n#define cfgBIF_CFG_DEV0_RC_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                0x0150\n#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_STATUS                                                       0x0154\n#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_MASK                                                         0x0158\n#define cfgBIF_CFG_DEV0_RC_PCIE_UNCORR_ERR_SEVERITY                                                     0x015c\n#define cfgBIF_CFG_DEV0_RC_PCIE_CORR_ERR_STATUS                                                         0x0160\n#define cfgBIF_CFG_DEV0_RC_PCIE_CORR_ERR_MASK                                                           0x0164\n#define cfgBIF_CFG_DEV0_RC_PCIE_ADV_ERR_CAP_CNTL                                                        0x0168\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG0                                                                0x016c\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG1                                                                0x0170\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG2                                                                0x0174\n#define cfgBIF_CFG_DEV0_RC_PCIE_HDR_LOG3                                                                0x0178\n#define cfgBIF_CFG_DEV0_RC_PCIE_ROOT_ERR_CMD                                                            0x017c\n#define cfgBIF_CFG_DEV0_RC_PCIE_ROOT_ERR_STATUS                                                         0x0180\n#define cfgBIF_CFG_DEV0_RC_PCIE_ERR_SRC_ID                                                              0x0184\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG0                                                         0x0188\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG1                                                         0x018c\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG2                                                         0x0190\n#define cfgBIF_CFG_DEV0_RC_PCIE_TLP_PREFIX_LOG3                                                         0x0194\n#define cfgBIF_CFG_DEV0_RC_PCIE_SECONDARY_ENH_CAP_LIST                                                  0x0270\n#define cfgBIF_CFG_DEV0_RC_PCIE_LINK_CNTL3                                                              0x0274\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_ERROR_STATUS                                                       0x0278\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_0_EQUALIZATION_CNTL                                                0x027c\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_1_EQUALIZATION_CNTL                                                0x027e\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_2_EQUALIZATION_CNTL                                                0x0280\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_3_EQUALIZATION_CNTL                                                0x0282\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_4_EQUALIZATION_CNTL                                                0x0284\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_5_EQUALIZATION_CNTL                                                0x0286\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_6_EQUALIZATION_CNTL                                                0x0288\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_7_EQUALIZATION_CNTL                                                0x028a\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_8_EQUALIZATION_CNTL                                                0x028c\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_9_EQUALIZATION_CNTL                                                0x028e\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_10_EQUALIZATION_CNTL                                               0x0290\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_11_EQUALIZATION_CNTL                                               0x0292\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_12_EQUALIZATION_CNTL                                               0x0294\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_13_EQUALIZATION_CNTL                                               0x0296\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_14_EQUALIZATION_CNTL                                               0x0298\n#define cfgBIF_CFG_DEV0_RC_PCIE_LANE_15_EQUALIZATION_CNTL                                               0x029a\n#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_ENH_CAP_LIST                                                        0x02a0\n#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_CAP                                                                 0x02a4\n#define cfgBIF_CFG_DEV0_RC_PCIE_ACS_CNTL                                                                0x02a6\n#define cfgBIF_CFG_DEV0_RC_PCIE_DLF_ENH_CAP_LIST                                                        0x0400\n#define cfgBIF_CFG_DEV0_RC_DATA_LINK_FEATURE_CAP                                                        0x0404\n#define cfgBIF_CFG_DEV0_RC_DATA_LINK_FEATURE_STATUS                                                     0x0408\n#define cfgBIF_CFG_DEV0_RC_PCIE_PHY_16GT_ENH_CAP_LIST                                                   0x0410\n#define cfgBIF_CFG_DEV0_RC_LINK_CAP_16GT                                                                0x0414\n#define cfgBIF_CFG_DEV0_RC_LINK_CNTL_16GT                                                               0x0418\n#define cfgBIF_CFG_DEV0_RC_LINK_STATUS_16GT                                                             0x041c\n#define cfgBIF_CFG_DEV0_RC_LOCAL_PARITY_MISMATCH_STATUS_16GT                                            0x0420\n#define cfgBIF_CFG_DEV0_RC_RTM1_PARITY_MISMATCH_STATUS_16GT                                             0x0424\n#define cfgBIF_CFG_DEV0_RC_RTM2_PARITY_MISMATCH_STATUS_16GT                                             0x0428\n#define cfgBIF_CFG_DEV0_RC_LANE_0_EQUALIZATION_CNTL_16GT                                                0x0430\n#define cfgBIF_CFG_DEV0_RC_LANE_1_EQUALIZATION_CNTL_16GT                                                0x0431\n#define cfgBIF_CFG_DEV0_RC_LANE_2_EQUALIZATION_CNTL_16GT                                                0x0432\n#define cfgBIF_CFG_DEV0_RC_LANE_3_EQUALIZATION_CNTL_16GT                                                0x0433\n#define cfgBIF_CFG_DEV0_RC_LANE_4_EQUALIZATION_CNTL_16GT                                                0x0434\n#define cfgBIF_CFG_DEV0_RC_LANE_5_EQUALIZATION_CNTL_16GT                                                0x0435\n#define cfgBIF_CFG_DEV0_RC_LANE_6_EQUALIZATION_CNTL_16GT                                                0x0436\n#define cfgBIF_CFG_DEV0_RC_LANE_7_EQUALIZATION_CNTL_16GT                                                0x0437\n#define cfgBIF_CFG_DEV0_RC_LANE_8_EQUALIZATION_CNTL_16GT                                                0x0438\n#define cfgBIF_CFG_DEV0_RC_LANE_9_EQUALIZATION_CNTL_16GT                                                0x0439\n#define cfgBIF_CFG_DEV0_RC_LANE_10_EQUALIZATION_CNTL_16GT                                               0x043a\n#define cfgBIF_CFG_DEV0_RC_LANE_11_EQUALIZATION_CNTL_16GT                                               0x043b\n#define cfgBIF_CFG_DEV0_RC_LANE_12_EQUALIZATION_CNTL_16GT                                               0x043c\n#define cfgBIF_CFG_DEV0_RC_LANE_13_EQUALIZATION_CNTL_16GT                                               0x043d\n#define cfgBIF_CFG_DEV0_RC_LANE_14_EQUALIZATION_CNTL_16GT                                               0x043e\n#define cfgBIF_CFG_DEV0_RC_LANE_15_EQUALIZATION_CNTL_16GT                                               0x043f\n#define cfgBIF_CFG_DEV0_RC_PCIE_MARGINING_ENH_CAP_LIST                                                  0x0450\n#define cfgBIF_CFG_DEV0_RC_MARGINING_PORT_CAP                                                           0x0454\n#define cfgBIF_CFG_DEV0_RC_MARGINING_PORT_STATUS                                                        0x0456\n#define cfgBIF_CFG_DEV0_RC_LANE_0_MARGINING_LANE_CNTL                                                   0x0458\n#define cfgBIF_CFG_DEV0_RC_LANE_0_MARGINING_LANE_STATUS                                                 0x045a\n#define cfgBIF_CFG_DEV0_RC_LANE_1_MARGINING_LANE_CNTL                                                   0x045c\n#define cfgBIF_CFG_DEV0_RC_LANE_1_MARGINING_LANE_STATUS                                                 0x045e\n#define cfgBIF_CFG_DEV0_RC_LANE_2_MARGINING_LANE_CNTL                                                   0x0460\n#define cfgBIF_CFG_DEV0_RC_LANE_2_MARGINING_LANE_STATUS                                                 0x0462\n#define cfgBIF_CFG_DEV0_RC_LANE_3_MARGINING_LANE_CNTL                                                   0x0464\n#define cfgBIF_CFG_DEV0_RC_LANE_3_MARGINING_LANE_STATUS                                                 0x0466\n#define cfgBIF_CFG_DEV0_RC_LANE_4_MARGINING_LANE_CNTL                                                   0x0468\n#define cfgBIF_CFG_DEV0_RC_LANE_4_MARGINING_LANE_STATUS                                                 0x046a\n#define cfgBIF_CFG_DEV0_RC_LANE_5_MARGINING_LANE_CNTL                                                   0x046c\n#define cfgBIF_CFG_DEV0_RC_LANE_5_MARGINING_LANE_STATUS                                                 0x046e\n#define cfgBIF_CFG_DEV0_RC_LANE_6_MARGINING_LANE_CNTL                                                   0x0470\n#define cfgBIF_CFG_DEV0_RC_LANE_6_MARGINING_LANE_STATUS                                                 0x0472\n#define cfgBIF_CFG_DEV0_RC_LANE_7_MARGINING_LANE_CNTL                                                   0x0474\n#define cfgBIF_CFG_DEV0_RC_LANE_7_MARGINING_LANE_STATUS                                                 0x0476\n#define cfgBIF_CFG_DEV0_RC_LANE_8_MARGINING_LANE_CNTL                                                   0x0478\n#define cfgBIF_CFG_DEV0_RC_LANE_8_MARGINING_LANE_STATUS                                                 0x047a\n#define cfgBIF_CFG_DEV0_RC_LANE_9_MARGINING_LANE_CNTL                                                   0x047c\n#define cfgBIF_CFG_DEV0_RC_LANE_9_MARGINING_LANE_STATUS                                                 0x047e\n#define cfgBIF_CFG_DEV0_RC_LANE_10_MARGINING_LANE_CNTL                                                  0x0480\n#define cfgBIF_CFG_DEV0_RC_LANE_10_MARGINING_LANE_STATUS                                                0x0482\n#define cfgBIF_CFG_DEV0_RC_LANE_11_MARGINING_LANE_CNTL                                                  0x0484\n#define cfgBIF_CFG_DEV0_RC_LANE_11_MARGINING_LANE_STATUS                                                0x0486\n#define cfgBIF_CFG_DEV0_RC_LANE_12_MARGINING_LANE_CNTL                                                  0x0488\n#define cfgBIF_CFG_DEV0_RC_LANE_12_MARGINING_LANE_STATUS                                                0x048a\n#define cfgBIF_CFG_DEV0_RC_LANE_13_MARGINING_LANE_CNTL                                                  0x048c\n#define cfgBIF_CFG_DEV0_RC_LANE_13_MARGINING_LANE_STATUS                                                0x048e\n#define cfgBIF_CFG_DEV0_RC_LANE_14_MARGINING_LANE_CNTL                                                  0x0490\n#define cfgBIF_CFG_DEV0_RC_LANE_14_MARGINING_LANE_STATUS                                                0x0492\n#define cfgBIF_CFG_DEV0_RC_LANE_15_MARGINING_LANE_CNTL                                                  0x0494\n#define cfgBIF_CFG_DEV0_RC_LANE_15_MARGINING_LANE_STATUS                                                0x0496\n#define cfgBIF_CFG_DEV0_RC_LINK_CAP_32GT                                                                0x0504\n#define cfgBIF_CFG_DEV0_RC_LINK_CNTL_32GT                                                               0x0508\n#define cfgBIF_CFG_DEV0_RC_LINK_STATUS_32GT                                                             0x050c\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF0_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF0_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF0_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF0_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF0_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF0_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF0_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF0_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF0_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF0_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF0_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF0_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF0_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF0_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF0_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF0_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF0_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF0_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF0_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF0_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF1_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF1_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF1_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF1_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF1_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF1_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF1_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF1_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF1_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF1_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF1_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF1_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF1_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF1_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF1_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF1_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF1_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF1_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF1_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF1_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF2_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF2_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF2_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF2_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF2_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF2_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF2_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF2_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF2_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF2_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF2_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF2_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF2_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF2_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF2_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF2_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF2_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF2_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF2_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF2_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF3_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF3_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF3_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF3_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF3_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF3_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF3_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF3_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF3_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF3_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF3_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF3_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF3_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF3_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF3_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF3_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF3_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF3_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF3_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF3_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF4_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF4_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF4_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF4_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF4_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF4_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF4_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF4_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF4_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF4_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF4_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF4_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF4_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF4_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF4_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF4_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF4_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF4_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF4_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF4_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF5_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF5_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF5_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF5_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF5_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF5_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF5_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF5_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF5_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF5_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF5_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF5_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF5_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF5_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF5_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF5_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF5_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF5_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF5_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF5_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF6_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF6_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF6_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF6_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF6_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF6_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF6_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF6_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF6_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF6_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF6_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF6_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF6_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF6_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF6_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF6_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF6_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF6_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF6_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF6_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF7_VENDOR_ID                                                              0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF7_DEVICE_ID                                                              0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF7_COMMAND                                                                0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF7_STATUS                                                                 0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF7_REVISION_ID                                                            0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PROG_INTERFACE                                                         0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF7_SUB_CLASS                                                              0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BASE_CLASS                                                             0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF7_CACHE_LINE                                                             0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_LATENCY                                                                0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF7_HEADER                                                                 0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BIST                                                                   0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_1                                                            0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_2                                                            0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_3                                                            0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_4                                                            0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_5                                                            0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_6                                                            0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF7_CARDBUS_CIS_PTR                                                        0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF7_ADAPTER_ID                                                             0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_ROM_BASE_ADDR                                                          0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF7_CAP_PTR                                                                0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF7_INTERRUPT_LINE                                                         0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_INTERRUPT_PIN                                                          0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MIN_GRANT                                                              0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MAX_LATENCY                                                            0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_CAP_LIST                                                          0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_CAP                                                               0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF7_DEVICE_CAP                                                             0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF7_DEVICE_CNTL                                                            0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_DEVICE_STATUS                                                          0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_LINK_CAP                                                               0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF7_LINK_CNTL                                                              0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF7_LINK_STATUS                                                            0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF7_DEVICE_CAP2                                                            0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF7_DEVICE_CNTL2                                                           0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_DEVICE_STATUS2                                                         0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_LINK_CAP2                                                              0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF7_LINK_CNTL2                                                             0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF7_LINK_STATUS2                                                           0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_CAP_LIST                                                           0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_CNTL                                                           0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_ADDR_LO                                                        0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_ADDR_HI                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_DATA                                                           0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_EXT_MSG_DATA                                                       0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_MASK                                                               0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_DATA_64                                                        0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_EXT_MSG_DATA_64                                                    0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_MASK_64                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_PENDING                                                            0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSI_PENDING_64                                                         0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSIX_CAP_LIST                                                          0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSIX_MSG_CNTL                                                          0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSIX_TABLE                                                             0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_MSIX_PBA                                                               0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC_HDR                                               0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC1                                                  0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC2                                                  0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_STATUS                                                 0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_MASK                                                   0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_SEVERITY                                               0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_CORR_ERR_STATUS                                                   0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_CORR_ERR_MASK                                                     0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ADV_ERR_CAP_CNTL                                                  0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG0                                                          0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG1                                                          0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG2                                                          0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG3                                                          0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG0                                                   0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG1                                                   0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG2                                                   0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG3                                                   0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ATS_ENH_CAP_LIST                                                  0x02b0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ATS_CAP                                                           0x02b4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ATS_CNTL                                                          0x02b6\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_ENH_CAP_LIST                                                  0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_CAP                                                           0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_CNTL                                                          0x032e\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF0_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF0_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF0_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF0_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF0_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF0_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF0_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF0_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF0_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF0_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF1_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF1_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF1_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF1_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF1_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF1_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF1_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF1_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF1_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF1_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF2_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF2_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF2_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF2_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF2_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF2_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF2_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF2_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF2_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF2_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF3_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF3_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF3_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF3_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF3_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF3_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF3_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF3_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF3_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF3_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF4_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF4_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF4_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF4_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF4_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF4_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF4_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF4_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF4_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF4_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF5_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF5_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF5_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF5_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF5_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF5_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF5_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF5_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF5_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF5_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF6_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF6_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF6_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF6_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF6_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF6_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF6_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF6_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF6_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF6_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_PBA_BASE_IDX 4\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF7_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF7_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF7_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF7_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF7_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF7_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF7_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF7_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF7_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF7_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_LO_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_HI_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_MSG_DATA_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_CONTROL_BASE_IDX 4\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_PBA_BASE_IDX 4\n\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}