TimeQuest Timing Analyzer report for mp1
Fri Sep 15 17:38:11 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Fri Sep 15 17:38:09 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.74 MHz ; 107.74 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.718 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.300 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.422 ; 3.288 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.200 ; 3.006 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.316 ; 3.195 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.923 ; 2.805 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.416 ; 3.240 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.109 ; 2.939 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.147 ; 3.018 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.227 ; 3.069 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.422 ; 3.288 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.376 ; 3.209 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.254 ; 3.151 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.184 ; 3.085 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.371 ; 3.261 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.163 ; 2.986 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.236 ; 3.109 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.025 ; 2.870 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.061 ; 2.928 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.531 ; 3.298 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.420 ; -2.294 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.658 ; -2.459 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.779 ; -2.632 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.420 ; -2.294 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.868 ; -2.684 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.551 ; -2.358 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.616 ; -2.462 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.711 ; -2.546 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.898 ; -2.756 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.829 ; -2.654 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.739 ; -2.625 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.673 ; -2.563 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.829 ; -2.693 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.628 ; -2.444 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.698 ; -2.561 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.496 ; -2.334 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.553 ; -2.412 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.718 ; -2.488 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.461 ; 6.403 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.395 ; 6.357 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.131 ; 6.066 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.129 ; 6.098 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.375 ; 6.290 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.037 ; 5.903 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.249 ; 6.225 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.164 ; 6.099 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.209 ; 6.149 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.460 ; 6.403 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.325 ; 6.300 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.020 ; 5.939 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.461 ; 6.392 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.164 ; 6.147 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.450 ; 6.367 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.122 ; 6.127 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.991 ; 5.992 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.203 ; 6.239 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.203 ; 6.239 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.998 ; 6.051 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.059 ; 7.103 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.717 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.068 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.322 ; 6.286 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.717 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.301 ; 6.272 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.461 ; 6.364 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.168 ; 6.145 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.453 ; 6.369 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.009 ; 5.966 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.356 ; 6.301 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.546 ; 6.452 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.264 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.623 ; 6.560 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.317 ; 6.247 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.579 ; 6.523 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.378 ; 6.352 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.110 ; 6.098 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.112 ; 6.086 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.689 ; 5.606 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.094 ; 6.055 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.843 ; 5.779 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.823 ; 5.791 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.076 ; 5.992 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.734 ; 5.606 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.938 ; 5.912 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.874 ; 5.810 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.920 ; 5.860 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.156 ; 6.099 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.025 ; 5.999 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.717 ; 5.639 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.141 ; 6.072 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.873 ; 5.855 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.148 ; 6.066 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.816 ; 5.817 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.689 ; 5.690 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.715 ; 5.763 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.910 ; 5.942 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.715 ; 5.763 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.049 ; 6.125 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.711 ; 5.650 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.766 ; 5.650 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.026 ; 5.989 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.402 ; 6.358 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.006 ; 5.976 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.139 ; 6.043 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.861 ; 5.836 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.132 ; 6.049 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.711 ; 5.667 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.061 ; 6.006 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.220 ; 6.128 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.970 ; 5.909 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.313 ; 6.250 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.021 ; 5.952 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.250 ; 6.193 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.080 ; 6.052 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.806 ; 5.792 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.687 ; 5.636 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.32 MHz ; 116.32 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.403 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.277 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.197 ; 3.045 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.977 ; 2.795 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.080 ; 2.955 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.719 ; 2.596 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.197 ; 3.045 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.872 ; 2.711 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.916 ; 2.802 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.002 ; 2.865 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.184 ; 3.030 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.141 ; 2.997 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.040 ; 2.920 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.974 ; 2.891 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.129 ; 3.026 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.954 ; 2.795 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.018 ; 2.881 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.828 ; 2.676 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.846 ; 2.725 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.309 ; 3.094 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.292 ; -2.158 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.515 ; -2.324 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.622 ; -2.470 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.292 ; -2.158 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.727 ; -2.566 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.395 ; -2.209 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.464 ; -2.323 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.562 ; -2.416 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.737 ; -2.575 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.672 ; -2.519 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.601 ; -2.471 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.539 ; -2.443 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.665 ; -2.534 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.497 ; -2.329 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.557 ; -2.411 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.375 ; -2.214 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.412 ; -2.281 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.580 ; -2.373 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.126 ; 6.059 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.071 ; 6.042 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.805 ; 5.756 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.786 ; 5.733 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.035 ; 5.974 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.702 ; 5.598 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.911 ; 5.852 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.836 ; 5.787 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.881 ; 5.840 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.126 ; 6.059 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.991 ; 5.976 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.694 ; 5.626 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.098 ; 6.010 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.824 ; 5.817 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.123 ; 6.049 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.783 ; 5.744 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.663 ; 5.660 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.867 ; 5.892 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.867 ; 5.892 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.686 ; 5.715 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.668 ; 6.702 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.373 ; 6.329 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.740 ; 5.618 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.002 ; 5.972 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.373 ; 6.329 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.962 ; 5.960 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.073 ; 5.972 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.844 ; 5.817 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.082 ; 6.010 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.689 ; 5.657 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.028 ; 5.980 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.178 ; 6.066 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.946 ; 5.893 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.288 ; 6.240 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.992 ; 5.926 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.211 ; 6.139 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.054 ; 6.023 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.780 ; 5.762 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.772 ; 5.732 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.390 ; 5.328 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.795 ; 5.768 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.542 ; 5.496 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.506 ; 5.456 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.761 ; 5.703 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.427 ; 5.328 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.625 ; 5.570 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.572 ; 5.525 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.617 ; 5.579 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.848 ; 5.784 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.717 ; 5.703 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.421 ; 5.356 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.804 ; 5.720 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.559 ; 5.553 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.845 ; 5.775 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.503 ; 5.466 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.390 ; 5.388 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.428 ; 5.456 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.601 ; 5.625 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.428 ; 5.456 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.726 ; 5.785 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.414 ; 5.347 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.463 ; 5.347 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.730 ; 5.702 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.084 ; 6.042 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.693 ; 5.692 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.780 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.562 ; 5.536 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.787 ; 5.719 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.414 ; 5.384 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.758 ; 5.713 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.879 ; 5.773 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.677 ; 5.627 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.002 ; 5.956 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.721 ; 5.659 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.909 ; 5.841 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.780 ; 5.752 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.500 ; 5.483 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.383 ; 5.323 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.073 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.651 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.283 ; 2.301 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.060 ; 2.041 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.135 ; 2.143 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.881 ; 1.885 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.283 ; 2.301 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.957 ; 1.952 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.000 ; 1.992 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.090 ; 2.095 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.226 ; 2.215 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.201 ; 2.202 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.167 ; 2.182 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.141 ; 2.150 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.176 ; 2.189 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.084 ; 2.078 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.139 ; 2.151 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.991 ; 2.009 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 1.971 ; 1.964 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.287 ; 2.311 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.580 ; -1.581 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.747 ; -1.727 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.814 ; -1.806 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.580 ; -1.581 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.961 ; -1.978 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.634 ; -1.616 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.682 ; -1.659 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.781 ; -1.782 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.912 ; -1.898 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.856 ; -1.868 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.831 ; -1.837 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.849 ; -1.846 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.773 ; -1.766 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.825 ; -1.836 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.684 ; -1.700 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.666 ; -1.656 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.830 ; -1.826 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.537 ; 4.556 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.496 ; 4.537 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.289 ; 4.309 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.201 ; 4.221 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.480 ; 4.498 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.193 ; 4.141 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.297 ; 4.316 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.316 ; 4.336 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.314 ; 4.376 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.509 ; 4.556 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.429 ; 4.478 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.161 ; 4.125 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.465 ; 4.480 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.283 ; 4.302 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.537 ; 4.555 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.239 ; 4.259 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.175 ; 4.172 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.385 ; 4.357 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.385 ; 4.357 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.233 ; 4.220 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.904 ; 4.906 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.795 ; 4.857 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.185 ; 4.149 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.513 ; 4.545 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.795 ; 4.857 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.424 ; 4.470 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.415 ; 4.409 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.359 ; 4.362 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.485 ; 4.485 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.233 ; 4.225 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.418 ; 4.476 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.536 ; 4.568 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.437 ; 4.473 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.739 ; 4.780 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.421 ; 4.441 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.566 ; 4.584 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.477 ; 4.526 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.335 ; 4.350 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.206 ; 4.173 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.953 ; 3.919 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.289 ; 4.327 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.092 ; 4.110 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.992 ; 4.010 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.273 ; 4.290 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 3.984 ; 3.935 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.084 ; 4.102 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.117 ; 4.136 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.116 ; 4.176 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.302 ; 4.345 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.224 ; 4.269 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 3.953 ; 3.919 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.245 ; 4.258 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.085 ; 4.103 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.328 ; 4.344 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.029 ; 4.047 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.968 ; 3.966 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.036 ; 4.024 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.182 ; 4.156 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.036 ; 4.024 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.202 ; 4.209 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.976 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.976 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.307 ; 4.337 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.576 ; 4.633 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.220 ; 4.263 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.195 ; 4.189 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.143 ; 4.145 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.263 ; 4.262 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.023 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.215 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.312 ; 4.342 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.233 ; 4.267 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.522 ; 4.560 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.218 ; 4.237 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.339 ; 4.355 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.271 ; 4.317 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.121 ; 4.134 ; Rise       ; clk             ;
; mem_write           ; clk        ; 3.930 ; 3.878 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.718 ; 0.186 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 0.718 ; 0.186 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.422 ; 3.288 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.200 ; 3.006 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.316 ; 3.195 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.923 ; 2.805 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.416 ; 3.240 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.109 ; 2.939 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.147 ; 3.018 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.227 ; 3.069 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.422 ; 3.288 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.376 ; 3.209 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.254 ; 3.151 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.184 ; 3.085 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.371 ; 3.261 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.163 ; 2.986 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.236 ; 3.109 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.025 ; 2.870 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.061 ; 2.928 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.531 ; 3.298 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.580 ; -1.581 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.747 ; -1.727 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.814 ; -1.806 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.580 ; -1.581 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.961 ; -1.978 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.634 ; -1.616 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.682 ; -1.659 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.781 ; -1.782 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.912 ; -1.898 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.856 ; -1.868 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.831 ; -1.837 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.849 ; -1.846 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.773 ; -1.766 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.825 ; -1.836 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.684 ; -1.700 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.666 ; -1.656 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.830 ; -1.826 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.461 ; 6.403 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.395 ; 6.357 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.131 ; 6.066 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.129 ; 6.098 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.375 ; 6.290 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.037 ; 5.903 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.249 ; 6.225 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.164 ; 6.099 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.209 ; 6.149 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.460 ; 6.403 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.325 ; 6.300 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.020 ; 5.939 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.461 ; 6.392 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.164 ; 6.147 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.450 ; 6.367 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.122 ; 6.127 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.991 ; 5.992 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.203 ; 6.239 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.203 ; 6.239 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.998 ; 6.051 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.059 ; 7.103 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.717 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.068 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.322 ; 6.286 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.717 ; 6.674 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.301 ; 6.272 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.461 ; 6.364 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.168 ; 6.145 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.453 ; 6.369 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.009 ; 5.966 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.356 ; 6.301 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.546 ; 6.452 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.264 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.623 ; 6.560 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.317 ; 6.247 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.579 ; 6.523 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.378 ; 6.352 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.110 ; 6.098 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.112 ; 6.086 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.953 ; 3.919 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.289 ; 4.327 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.092 ; 4.110 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.992 ; 4.010 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.273 ; 4.290 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 3.984 ; 3.935 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.084 ; 4.102 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.117 ; 4.136 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.116 ; 4.176 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.302 ; 4.345 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.224 ; 4.269 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 3.953 ; 3.919 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.245 ; 4.258 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.085 ; 4.103 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.328 ; 4.344 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.029 ; 4.047 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.968 ; 3.966 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.036 ; 4.024 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.182 ; 4.156 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.036 ; 4.024 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.202 ; 4.209 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.976 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.976 ; 3.941 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.307 ; 4.337 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.576 ; 4.633 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.220 ; 4.263 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.195 ; 4.189 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.143 ; 4.145 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.263 ; 4.262 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.023 ; 4.015 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.215 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.312 ; 4.342 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.233 ; 4.267 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.522 ; 4.560 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.218 ; 4.237 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.339 ; 4.355 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.271 ; 4.317 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.121 ; 4.134 ; Rise       ; clk             ;
; mem_write           ; clk        ; 3.930 ; 3.878 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6009286  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6009286  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Fri Sep 15 17:38:07 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 0.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.718               0.000 clk 
Info (332146): Worst-case hold slack is 0.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.300               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.403               0.000 clk 
Info (332146): Worst-case hold slack is 0.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.277               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.073               0.000 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.651               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Fri Sep 15 17:38:11 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


