Generator de Modele de Test VGA Ã®n Verilog pentru Basys 3

ğŸ“ Descriere GeneralÄƒ
Acest proiect demonstreazÄƒ cum se genereazÄƒ un model de test static pentru un afiÈ™aj VGA, folosind o placÄƒ FPGA Digilent Basys 3. Proiectul este scris Ã®n Verilog È™i produce un semnal video la o rezoluÈ›ie de 640x480 pixeli.

Scopul este de a afiÈ™a o imagine compusÄƒ dintr-o varietate de forme geometrice È™i bare de culori, pentru a testa È™i valida funcÈ›ionalitatea unui controler VGA. Imaginea generatÄƒ este Ã®mpÄƒrÈ›itÄƒ Ã®ntr-o matrice de 4x3 celule, fiecare conÈ›inÃ¢nd un element grafic distinct.

ğŸ–¼ï¸ Imagine de IeÈ™ire
Imaginea de mai jos aratÄƒ exact ce produce acest proiect pe un monitor conectat la placa Basys 3.

âœ¨ Caracteristici Principale

Controler VGA 640x480: GenereazÄƒ semnale de sincronizare Hsync È™i Vsync pentru rezoluÈ›ia 640x480 @ 60Hz.

Imagine StaticÄƒ: Proiectul afiÈ™eazÄƒ o imagine staticÄƒ, idealÄƒ pentru testarea culorilor È™i a geometriei.


Matrice de Test: Ecranul este Ã®mpÄƒrÈ›it Ã®ntr-o grilÄƒ de 4 coloane È™i 3 rÃ¢nduri pentru a organiza elementele de test.

Forme Geometrice: DeseneazÄƒ procedural diverse forme, inclusiv:

Cercuri 

O semilunÄƒ (realizatÄƒ prin suprapunerea a douÄƒ cercuri) 

Un semicerc 

Un pÄƒtrat 

Un dreptunghi 

Un triunghi 


Bare de Culori: GenereazÄƒ bare de culori primare (RoÈ™u, Verde, Albastru) È™i culori secundare (Cyan, Magenta, Galben) pentru a testa gama de culori a afiÈ™ajului.

ğŸ“ Structura Proiectului
Proiectul este alcÄƒtuit din urmÄƒtoarele fiÈ™iere cheie:

1. vga_top.v
Acesta este modulul de nivel superior care integreazÄƒ Ã®ntregul design.

InstanÈ›iazÄƒ un 

Clocking Wizard pentru a genera ceasul de 25 MHz necesar pentru temporizarea VGA de 640x480.

InstanÈ›iazÄƒ controlerul vga_640X400 pentru a obÈ›ine semnalele de sincronizare.

ConÈ›ine logica pentru a desena fiecare formÄƒ È™i barÄƒ de culoare Ã®n funcÈ›ie de coordonatele curente ale pixelilor (h_count_wire, v_count_wire).

2. vga_640X400.v
Acest sub-modul este responsabil exclusiv pentru generarea temporizÄƒrilor VGA.

ImplementeazÄƒ contoare pentru a genera impulsurile de sincronizare orizontalÄƒ È™i verticalÄƒ.

DefineÈ™te parametrii pentru front porch, back porch È™i lÄƒÈ›imea pulsului, conform standardului VGA 640x480.

3. Basys3_Master.xdc
Acesta este fiÈ™ierul de constrÃ¢ngeri esenÈ›ial care mapeazÄƒ porturile din 

vga_top.v la pinii fizici ai plÄƒcii Basys 3.

AsigneazÄƒ ceasul de intrare la pinul W5.

AsigneazÄƒ butonul de reset la pinul U18.

AsigneazÄƒ ieÈ™irile de culoare (

vgaRed, vgaGreen, vgaBlue) È™i de sincronizare (Hsync, Vsync) la pinii conectorului VGA.

4. vga_test.v
Un modul de simulare (testbench) folosit pentru a verifica funcÈ›ionalitatea modulului 

vga_640X400 Ã®ntr-un simulator Verilog, Ã®nainte de implementarea pe hardware.

ğŸ› ï¸ Hardware È™i Software
Hardware Necesar
O placÄƒ de dezvoltare Digilent Basys 3

Un monitor cu intrare VGA

Un cablu VGA

Software Necesar
Xilinx Vivado Design Suite: Proiectul utilizeazÄƒ un fiÈ™ier de constrÃ¢ngeri (.xdc) È™i un IP de ceas (Clocking Wizard), specifice acestui software.           
![img3](https://github.com/user-attachments/assets/e10b2e94-e924-4287-90c9-dbaaa807ef73)
