// Generated by stratus_hls 19.10-p100  (91500.011111)
// Tue Jan 26 20:43:32 2021
// from bn_addr_gen.cpp
#ifndef CYNTH_PART_bn_addr_gen_bn_addr_gen_rtl_h
#define CYNTH_PART_bn_addr_gen_bn_addr_gen_rtl_h

#include "systemc.h"
/* Include declarations of instantiated parts. */


/* Declaration of the synthesized module. */
struct bn_addr_gen : public sc_module {
  sc_in<bool > clk;
  sc_in<bool > rstn;
  sc_in<sc_uint<16> > out_feature_width;
  sc_in<sc_uint<16> > out_feature_height;
  sc_in<sc_uint<16> > out_feature_channel;
  sc_in<sc_uint<32> > bn_read_base_addr;
  sc_in<sc_uint<8> > conv_type;
  sc_in<sc_uint<8> > bn_en;
  sc_in<sc_uint<1> > start_rising;
  sc_in<bool > data_en;
  sc_out<sc_uint<32> > bn_addr;
  sc_out<bool > bn_addr_valid;
  bn_addr_gen( sc_module_name name );
  SC_HAS_PROCESS(bn_addr_gen);
  sc_signal<sc_uint<1> > data_en_5d;
  sc_signal<sc_uint<1> > data_en_4d;
  sc_signal<sc_uint<1> > data_en_3d;
  sc_signal<sc_uint<1> > data_en_2d;
  sc_signal<sc_uint<1> > data_en_1d;
  sc_signal<sc_uint<1> > data_en_8d;
  sc_signal<sc_uint<1> > data_en_6d;
  sc_signal<sc_uint<1> > data_en_9d;
  sc_signal<sc_uint<1> > data_en_7d;
  sc_signal<sc_uint<1> > bn_addr_gen_Eqi3u16_1_4_out1;
  sc_signal<sc_uint<1> > bn_addr_gen_OrReduction_8U_1U_1_3_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_MuxAdd2i1u16u16u1_4_7_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_Muxi0u16u1_4_8_out1;
  sc_signal<sc_uint<1> > bn_addr_gen_EqSubi1u16u16_1_9_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_MuxAdd2i1u16u16u1_4_11_out1;
  sc_signal<sc_uint<1> > bn_addr_gen_And_1Ux1U_1U_1_5_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_Muxi0u16u1_4_12_out1;
  sc_signal<sc_uint<16> > ox_cnt;
  sc_signal<sc_uint<1> > bn_addr_gen_EqSubi1u16u16_1_13_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_MuxAdd2i1u16u16u1_1_15_out1;
  sc_signal<sc_uint<1> > bn_addr_gen_And_1Ux1U_1U_1_10_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_Muxi0u16u1_4_16_out1;
  sc_signal<sc_uint<16> > oy_cnt;
  sc_signal<sc_uint<1> > bn_addr_gen_EqSubi1u16u16_1_17_out1;
  sc_signal<sc_uint<1> > bn_addr_gen_And_1Ux1U_1U_1_18_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_MuxAdd2i1u16u16u1_1_19_out1;
  sc_signal<sc_uint<1> > bn_addr_gen_And_1Ux1U_1U_1_14_out1;
  sc_signal<sc_uint<16> > bn_addr_gen_Muxi0u16u1_4_20_out1;
  sc_signal<sc_uint<11> > of_cnt_max_slice;
  sc_signal<sc_uint<16> > oy_cnt_max;
  sc_signal<sc_uint<16> > ox_cnt_max;
  sc_signal<sc_uint<16> > valid_cnt;
  sc_signal<sc_uint<16> > of_cnt;
  sc_signal<sc_uint<1> > bn_addr_gen_Equal_8Ux1U_1U_4_1_out1;
  sc_signal<sc_uint<32> > bn_addr_gen_MuxAdd3u16Cati0u16u32u32u1_1_2_out1;
  sc_signal<sc_uint<1> > bn_addr_gen_N_Mux_1_2_7_1_6_out1;
  void drive_bn_addr_valid();
  void drive_bn_addr();
  void bn_addr_gen_Equal_8Ux1U_1U_4_1();
  void bn_addr_gen_MuxAdd3u16Cati0u16u32u32u1_1_2();
  void drive_ox_cnt_max();
  void drive_oy_cnt_max();
  void drive_of_cnt_max_slice();
  void drive_of_cnt();
  void bn_addr_gen_MuxAdd2i1u16u16u1_1_19();
  void bn_addr_gen_Muxi0u16u1_4_20();
  void bn_addr_gen_EqSubi1u16u16_1_17();
  void bn_addr_gen_And_1Ux1U_1U_1_18();
  void drive_oy_cnt();
  void bn_addr_gen_MuxAdd2i1u16u16u1_1_15();
  void bn_addr_gen_Muxi0u16u1_4_16();
  void bn_addr_gen_EqSubi1u16u16_1_13();
  void bn_addr_gen_And_1Ux1U_1U_1_14();
  void drive_ox_cnt();
  void bn_addr_gen_MuxAdd2i1u16u16u1_4_11();
  void bn_addr_gen_Muxi0u16u1_4_12();
  void bn_addr_gen_EqSubi1u16u16_1_9();
  void bn_addr_gen_And_1Ux1U_1U_1_10();
  void drive_valid_cnt();
  void bn_addr_gen_MuxAdd2i1u16u16u1_4_7();
  void bn_addr_gen_Muxi0u16u1_4_8();
  void bn_addr_gen_OrReduction_8U_1U_1_3();
  void bn_addr_gen_Eqi3u16_1_4();
  void bn_addr_gen_And_1Ux1U_1U_1_5();
  void bn_addr_gen_N_Mux_1_2_7_1_6();
  void drive_data_en_7d();
  void drive_data_en_9d();
  void drive_data_en_1d();
  void drive_data_en_2d();
  void drive_data_en_3d();
  void drive_data_en_4d();
  void drive_data_en_5d();
  void drive_data_en_6d();
  void drive_data_en_8d();
};

#endif
