#  Arquitectura del Computador 


<p align="center"><img alt="Static Badge" src="https://img.shields.io/badge/LIVE-27ae60?style=for-the-badge">
<img alt="Static Badge" src="https://img.shields.io/badge/Hardware%20-%20%231f618d?style=for-the-badge">
<img alt="Static Badge" src="https://img.shields.io/badge/%23Chiqui%20-%20%23a04000?style=for-the-badge">

</p>

En este documento dejar茅 escrito todo el contenido de la materia, desde teor铆a, secci贸n de laboratorio, libros,podcast, sugerencias entre otros.

## Indice
* [Informaci贸n principal de la materia](#informaci贸n-principal-de-la-materia)
* [Bibliograf铆a](#bibliograf铆a)
* [Te贸rico](#te贸rico)
* [Pr谩ctico](#practico)
* [Laboratorio](#laboratorio)

## Informaci贸n principal de la materia

<p align="left" style="font-size:15px;">Clases: <strong style="font-size:15px; color: yellow;">Miercoles y Viernes 9AM a 13PM (4 horas cada d铆a)</strong></p>

<p align="left" style="font-size:15px;">Profesor: <strong style="font-size:15px; color:yellow;">Pablo Ferreyra</strong></p>

<p align="left" style="font-size:15px;">Profesores: <strong style="font-size:15px; color:yellow;">Gonzalo Vodanovic - Delfina Velez - Agust铆n Laprovita </strong></p>

<p align="left" style="font-size:15px;">Aula: <strong style="font-size:15px; color:yellow;">Laboratorio 28</strong></p>


<p align="left" style="font-size:15px;">Modalidad: <strong style="font-size:15px; color:yellow;">Presencial</strong></p>

<p align="left" style="font-size:15px;">Carga horaria: <strong style="font-size:15px; color:yellow;">8 horas semanales</strong></p>

<p align="left" style="font-size:15px;"><li>Parciales:<ul>
        <li>Primer Parcial: <strong style="font-size:15px; color:yellow;">Insertar Fecha</strong></li>
        <li>Segundo Parcial: <strong style="font-size:15px; color:yellow;">Insertar Fecha</strong></li>
        <li>Recuperatorio (Sirve para promocionar): <strong style="font-size:15px; color:yellow;">Insertar Fecha</strong></li>
        </ul>
</p>

<p align="left" style="font-size:15px;"><li> Proyectos Finales: 2 (Dos)</p>


<p align="center" style="font-size:17px; color:green;">Promoci贸n: Promedio 7 (siete) y nota m铆nima 6.
</p>

<p align="center" style="font-size:17px;">
Se puede promocionar utilizando recuperatorios pero <strong style="color:red">隆CUIDADO!</strong> Las notas de los recuperatorios se pisan con las notas de los parciales.
</p>


## Bibliograf铆a

- CMOS VLSI Design: A Circuits and Systems Perspective (4th Edition) by Neil H. E. Weste, David Harris

## Te贸rico
Aprenderemos en detalle el funcionamiento interno y el incremento de performance de computadoras y un uso intenso de l贸gica programable (FPGas, HDLS)..

### Tema 1: Hardware Description Languages (HDLs): VHDL y System Verilog (Un estudio comparativo)

Lenguajes utilizados para escribir Hardware (Seg煤n Pablo)

> **VHDL**:  es un acr贸nimo para VHSIC Lenguaje de descripci贸n de Hardware. VHSIC es un acr贸nimo para los proyectos de circuitos integrados de muy alta velocidad. B谩sicamente utilizado como un est谩ndar.

> **Verilog**: Fu茅 desarrollado por Gateway Deign Automation como un lenguaje propieatario para la simulaci贸n l贸gica en 1984. En 1990 se convirti贸 en un est谩ndar IEEE. Hay muchos textos en Verilog, pero el est谩ndar IEEE es legible y autorizado.

```vhdl
library IEEE; use IEEE.STD_LOGIC_1164.all

-- Interfaz
entity sillyfunction is
    port(a, b, c: in STD_LOGIC;
         y:       out STD_LOGIC);
end sillyfunction;

-- Implementaci贸n
architecture synth of sillyfunction is
begin
    y <= ((not a) and (not b) and (not c)) or
         ((not a) and (not b) and c) or
         ((not a) and b and (not c)) or
         ((not a) and b and c) or
         (a and (not b) and (not c)) or
         (a and (not b) and c) or
         (a and b and (not c)) or
         (a and b and c);
end;
```
> System Verilog: Es una extensi贸n de Verilog que incluye muchas caracter铆sticas nuevas y mejoradas para la descripci贸n de hardware y la verificaci贸n.

```verilog
//Combinacional
module sillyfunction(input logic a, b, c, output logic y);
    assign y = ~a & ~b & ~c |
               ~a & ~b & c  |
               ~a & b & ~c
```

```verilog
//Tener en cuenta que en la salida y las entradas son vectores de 32 bits
library IEEE; use IEEE.STD_LOGIC_1164.all
use IEEE.STD_LOGIC_UNSIGNED.all

entity adder is
    port(a, b: in STD_LOGIC_VECTOR(31 downto 0);
         y: out STD_LOGIC_VECTOR(31 downto 0));
end;

architecture synth of adder is
begin
    y <= a + b;
end;
```

```verilog
//Ahora tener en cuenta que las entradas y salidas son base de 32 bits
module adder(input logic [31:0] a, 
            input logic [31:0] b, 
            output logic [31:0] y);
    assign y = a + b;
end;
```

Entonces con todos estos ejemplos tenemos que si asignamos una arquitectura `synth` estaremos declarando un bloque de hardware que se va a sintetizar en un chip. (Grafiquito de compuertas; Sintetizador -> Chip)



