	
	Atmel AVR XMEGA - это семейство микроконтроллеров 8/16-бит на основе архитектуры AVR с низким энергопотреблением, 
	высокой производительностью и богатым набором периферийных функций. 
	Они основаны на RISC-архитектуре, что обеспечивает выполнение инструкций за один тактовый цикл и позволяет достичь высокой производительности. 
	Микроконтроллеры AVR XMEGA A1U предлагают широкий набор возможностей, включая программируемую флеш-память, 
	EEPROM и SRAM, контроллер DMA, систему событий, контроллер прерываний, множество портов ввода-вывода, счетчик реального времени, таймеры/счетчики, USART, последовательные интерфейсы (TWI и SPI), USB 2.0 интерфейс, криптографический движок, механизм обнаружения снижения напряжения. 
	Устройства поддерживают различные режимы энергосбережения, позволяющие оптимизировать потребление энергии при работе микроконтроллера.
	
	
	
	Особенность архитектуры RISC 
RISC (англ. reduced instruction set computer[1] — вычислитель с набором упрощённых/редуцированных команд) — архитектурный подход к проектированию процессоров, 
в которой быстродействие увеличивается за счёт такого кодирования инструкций, 
чтобы их декодирование было более простым, а время выполнения — меньшим.


Метод загрузки FPGA
	
	
	
	
	SPI(Serial Peripheral Intarface - последовательный периферийный интерфейс, шина SPI)
- последовательный синхронный стандарт передачи данных в режиме полного дуплекса,
предназначенный для обеспечения простого и недорогого высокоскоростного сопряжения микроконтроллеров и периферии.
SPI также иногда называется четырехпроводным интерфейсом.

	Структура схемы сигналов шины SPI. (Направления передачи сигналов от Мастера к Slave и наоборот)
	
	1.  MISO — вход ведущего, выход ведомого (англ. Master In Slave Out). Служит для передачи данных от ведомого устройства ведущему.
	
	2.	MOSI — выход ведущего, вход ведомого (англ. Master Out Slave In). Служит для передачи данных от ведущего устройства ведомому.
	
	3.	SCLK — последовательный тактовый сигнал (англ. Serial Clock). Служит для передачи тактового сигнала для ведомых устройств.
	
	4.	CS или SS — выбор микросхемы, выбор ведомого (англ. Chip Select, Slave Select).
	
	
	          Принцип работы
	
	Как только Мастер решил начать процесс передачи данных, он выстовляет соответствующии сигнал выборки (Select SS). 
	Открывается входная схемы и также открывается выходная схема на выбронам СЛАЙВЕ все остальные славы не чувствуют шины и молчят. Соответствующий ему сигнал SS переводится в активное (низкое) состояние, при этом все остальные сигналы SS находятся в неактивном (высоком) состоянии. 
	И по каждому тактовому импульсу проходит сдвиг информации от мастера в слев и соответственно со слайва в мастер на один бит и происходит запись нового бита.
	После передачи каждого пакета данных ведущее устройство, в целях синхронизации ведомого устройства, может перевести линию SS в высокое состояние.
	
	
	
	
	Протокол I2C.
	
	I2C (Inter-Integrated Circuit) — последовательная шина данных для связи интегральных схем, использующая две двунаправленные линии связи (SDA и SCL). 
	Шина которую разработала фирма Philips в 80-х годах 
	SDA (Serial DATA)- шина последовательной передачи данных. Данные по этой шине могут передаваться в двух направлениях.
	SCL (Serial Clock) - шина, по которой идет тактирование шины данных. Шина синхронизации данных.
	
	Процедура обмена начинается с того, что ведущий формирует состояние СТАРТ: 
	Это переход линии SDA из высокого в низкое, в то время как линия SCL находится в высоком состоянии это означает СТАРТ.
	
	Переход линии SDA из низкого в высокое состояние и при SCL в высоком состоянии означает СТОП.
	Сигналы СТАРТ и СТОП всегда выробатываются ведущим. Считается что шина занята после сигнала СТАРТ и свободна после сигнала СТОП.

	
	

