标题title
一种全桥和半桥电路高侧功率管的自举驱动电路
摘要abst
本发明公开了一种全桥和半桥电路高侧功率管的自举驱动电路，涉及电子电路技术领域。包括：电源轨HB和地轨HS、HS和HB电压转换模块、HS电平位移和波形整形模块、HB电压位移模块、第一缓冲器、第二缓冲器、高压PMOS管、高压NMOS管以及延时匹配电路。HS和HB电压转换模块为电路提供浮动源电压HB5和浮动地电压HS5，HS电平位移和波形整形模块生成高电平为HS5、低电平为HS的方波信号通过第二缓冲器驱动高压NMOS管，HB电压位移模块生成高电平为HB、低电平为HB5的方波信号通过第一缓冲器以驱动高压PMOS管，最终输出驱动高电平为HB、低电平为HS的方波信号，用于驱动全桥和半桥的高侧功率管。
权利要求书clms
1.一种全桥和半桥电路高侧功率管的自举驱动电路，其特征在于，包括：电源轨HB和地轨HS，分别由外部自举电容放电提供，电源轨HB为高电位，地轨HS为低电位；HS和HB电压转换模块，与HS电平位移和波形整形模块和HB电压位移模块相连，包括HB降压模块和HS升压模块；所述的HB降压模块为HB电压位移模块提供相对于电源轨HB电压小5V的浮动源电压HB5，所述的HS升压模块为HS电平位移和波形整形模块提供相对于地轨HS电压大5V的浮动地电压HS5；HS电平位移和波形整形模块，与HB电平位移模块相连，用于将高电平为5V、低电平为0V的第一输入方波信号，转换成高电平为HS5、低电平为HS的第二方波信号；HB电压位移模块，将HS电平位移和波形整形模块输出的第二方波信号转换成高电平为HB、低电平为HB5的第三方波信号；第一缓冲器，输入端与HB电压位移模块的输出端连接，输出端与高压PMOS管MP1的栅极连接，电源端与电源轨HB连接，接地端与浮动源电压HB5连接；第二缓冲器，输入端与HS电平位移和波形整形模块的输出端连接，输出端与高压NMOS管MN1的栅极连接，电源端与浮动地电压HS5连接，接地端与地轨HS连接；高压PMOS管MP1，MP1的源极与电源轨HB连接，MP1的漏极与输出端口HO连接；MP1导通时，输出的驱动信号与地轨HS的相对压差为HB-HS，HB-HS为8~15V；高压NMOS管MN1，MN1的源极与地轨HS连接，MN1的漏极与输出端口HO连接；MN1导通时，输出的驱动信号与地轨HS的相对压差为0。2.根据权利要求1所述的一种全桥和半桥电路高侧功率管的自举驱动电路，其特征在于：所述的HB降压模块包括齐纳二极管D1、电阻R1、电阻R2、电阻R3、三极管Q1、PMOS管M1、PMOS管M4、PMOS管M5和PMOS管M6、NMOS管M2、NMOS管M3、电容C1；所述的齐纳二极管D1阳极连接三极管Q1的基极和电阻R2的一端，三极管Q1的发射极连接PMOS管M1漏极和PMOS管M4的栅极，PMOS管M1的栅极连接HS升压模块，PMOS管M4的源极连接PMOS管M5的源极且与电阻R2的一端连接，PMOS管M4的漏极连接NMOS管M2的漏、栅极和NMOS管M3的栅极，PMOS管M5的漏极连接NMOS管M3的漏极，PMOS管M5的栅极连接电阻R3的一端和PMOS管M6的源极，PMOS管M6的栅极连接电容C1的一端且连接PMOS管M5的漏极，齐纳二极管D1的阴极、PMOS管M1的源极、电阻R2和电阻R3的另一端、电容C1的另一端与输入电源轨HB连接，电阻R1、三极管Q1的集电极、NMOS管M2和NMOS管M3的发射集、PMOS管M6的漏极与输入地轨HS连接，PMOS管M6的源极输出浮动源电压HB5。3.根据权利要求2所述的一种全桥和半桥电路高侧功率管的自举驱动电路，其特征在于：所述的HS升压模块包括10uA电流源、齐纳二极管D2、齐纳二极管D3、三极管Q2、三极管Q3、三极管Q4、PMOS管M9、PMOS管M10、PMOS管M11和PMOS管M6、NMOS管M7、NMOS管M8、电容C2；所述的10uA电流源输出端与NMOS管M7的漏极连接，NMOS管M7的栅极和NMOS管M8的栅极连接，NMOS管M7和NMOS管M8的源极均与内部地GS连接，NMOS管M8的漏极与PMOS管M9的源极连接，PMOS管M9的栅极外接固定5V电压VS，PMOS管M9的漏极与PMOS管M10的漏、栅极和PMOS管M11的栅极连接，且与所述的HB降压模块连接，PMOS管M11漏极与三极管Q3的栅极、三极管Q2的栅、集电极连接，三极管Q2的发射极与电容C2的一端、齐纳二极管D2的阴极连接，三极管Q3的发射极与三极管D4的栅极、齐纳二极管D3的阴极连接，PMOS管M10和PMOS管M11的发射极、三极管Q3的集电极、三极管D4的集电极均与输入电源轨HB连接，电容C2的另一端、齐纳二极管D2和齐纳二极管D3的阳极均与输入地轨HS连接，三极管D4的发射极输出浮动地电压HS5。4.根据权利要求1所述的一种全桥和半桥电路高侧功率管的自举驱动电路，其特征在于：所述的HS电平位移和波形整形模块包括依次连接的高压控制模块、浮动电压钳位模块、交叉耦合负载模块和反相器输出模块；高压控制模块包括NMOS管N1和N2，通过外接两路高电平为5V、低电平为0V的控制信号分别控制NMOS管N1和N2的导通和关断；浮动电压钳位模块包括NMOS管N3和N4、PMOS管N5和N6、NPN三极管Q1和Q2，PMOS管N5和N6将PMOS管N5和N6的源极电压钳位在HS+|Vthp|~HS5之间，NMOS管N3和N4将NMOS管N1和N2的工作电压限制在0~VS-Vthn之间，NPN三极管Q1和Q2用于NMOS管N3与N4的栅极与源极电压差的钳位，Vthp和Vthn分别为PMOS管和NMOS管的阈值电压；交叉耦合负载模块包括PMOS管N7和N8，作为电路负载将外接的两路控制信号的高电平由5V的低电位，位移到电压为HS5的高电位；反相器输出模块对波形进行整形，得到高电平为浮动地电压HS5、低电平为地轨HS电压的输出信号。5.根据权利要求1所述的一种全桥和半桥电路高侧功率管的自举驱动电路，其特征在于：所述的HB电压位移模块包括依次连接的两极反相器模块、高压控制模块、浮动电压钳位模块、交叉耦合负载模块和预加重电路模块；所述的高压控制模块包括源极相连的NMOS管P5和P6；所述的两极反相器模块包括PMOS管P1和P3 、NMOS管P2和P4，用于控制NMOS管P5和P6交替导通；所述的预加重电路模块包括组成交叉耦合结构的NMOS管P13~P16、PMOS管P17~P20，用于加快输出信号的响应速度。6.根据权利要求1所述的一种全桥和半桥电路高侧功率管的自举驱动电路，其特征在于：还包括连接在HS电平位移和波形整形模块与第二缓冲器之间的延时匹配电路，用于匹配HB电平位移模块电路的延迟时间。7.根据权利要求1所述的一种全桥和半桥电路高侧功率管的自举驱动电路，其特征在于：所述的第二方波信号与第一输入方波信号的周期相同，高电平占比时间相反，所述的第三方波信号与第二方波信号的周期相同，高电平占比时间相反。
说明书desc
技术领域本发明涉及电子电路技术领域，具体涉及一种全桥和半桥电路高侧功率管的自举驱动电路。背景技术在全桥和半桥电路中需要驱动芯片将方波信号传递到输出，使其成为具有较强驱动能力的方波信号来开启和关断高侧功率管。如图1所示，在采用全桥结构电路中，全桥高侧功率管M1、M2的源极电位在全桥电路工作时为一浮动地。同样在半桥结构中，如图2所示，由于半桥结构的高侧和低侧功率管交替导通，当高侧功率管开启，低侧功率管关断，高侧功率管源级电压被上拉至VIN，而当低侧功率管开启，高侧功率管关断，其电压被下拉至地。所以高侧功率管源级电压VHS，同全桥电路一样为一浮动地。由于全桥和半桥电路中浮动地的存在，因此需要自举电路为高侧功率管提供一个悬浮的供电电压，来驱动高侧功率管。此外，驱动芯片为了提供大的驱动能力，驱动电路一般采用外部电源VCC供电，由于外部电源电压较高，因此输出级需要使用高压管。例如在厚栅氧高耐压工艺中，MOSFET管的VDS耐压值可大于100V，VGS耐压值可大于40V，驱动电路的设计留给VGS的电压阈值较大，但在常用的BCD工艺中，高压MOSFET管的漏极和源极之间可以耐高压，即VDS可以耐高压，但MOSFET管的栅源耐压还是与低压管相同，故采用传统结构的自举电路会损坏器件难以集成。发明内容本发明的目的在于克服现有技术的不足，提供一种全桥和半桥电路高侧功率管的自举驱动电路，为高侧功率管提供一个悬浮的供电电压，来驱动高侧功率管。本发明的目的是通过以下技术方案来实现的：一种全桥和半桥电路高侧功率管的自举驱动电路，包括：电源轨HB和地轨HS，分别由外部自举电容放电提供，电源轨HB为高电位，地轨HS为低电位；HS和HB电压转换模块，与HS电平位移和波形整形模块和HB电压位移模块相连，包括HB降压模块和HS升压模块；所述的HB降压模块为HB电压位移模块提供相对于电源轨HB电压小5V的浮动源电压HB5，所述的HS升压模块为HS电平位移和波形整形模块提供相对于地轨HS电压大5V的浮动地电压HS5；HS电平位移和波形整形模块，与HB电平位移模块相连，用于将高电平为5V、低电平为0V的第一输入方波信号，转换成高电平为HS5、低电平为HS的第二方波信号；HB电压位移模块，将HS电平位移和波形整形模块输出的第二方波信号转换成高电平为HB、低电平为HB5的第三方波信号；第一缓冲器，输入端与HB电压位移模块的输出端连接，输出端与高压PMOS管MP1的栅极连接，电源端与电源轨HB连接，接地端与浮动源电压HB5连接；第二缓冲器，输入端与HS电平位移和波形整形模块的输出端连接，输出端与高压NMOS管MN1的栅极连接，电源端与浮动地电压HS5连接，接地端与地轨HS连接；高压PMOS管MP1，MP1的源极与电源轨HB连接，MP1的漏极与输出端口HO连接；MP1导通时，输出的驱动信号与地轨HS的相对压差为HB-HS，HB-HS为8~15V；高压NMOS管MN1，MN1的源极与地轨HS连接，MN1的漏极与输出端口HO连接；MN1导通时，输出的驱动信号与地轨HS的相对压差为0。进一步地，所述的HB降压模块包括齐纳二极管D1、电阻R1、电阻R2、电阻R3、三极管Q1、PMOS管M1、PMOS管M4、PMOS管M5和PMOS管M6、NMOS管M2、NMOS管M3、电容C1；所述的齐纳二极管D1阳极连接三极管Q1的基极和电阻R2的一端，三极管Q1的发射极连接PMOS管M1漏极和PMOS管M4的栅极，PMOS管M1的栅极连接HS升压模块，PMOS管M4的源极连接PMOS管M5的源极且与电阻R2的一端连接，PMOS管M4的漏极连接NMOS管M2的漏、栅极和NMOS管M3的栅极，PMOS管M5的漏极连接NMOS管M3的漏极，PMOS管M5的栅极连接电阻R3的一端和PMOS管M6的源极，PMOS管M6的栅极连接电容C1的一端且连接PMOS管M5的漏极，齐纳二极管D1的阴极、PMOS管M1的源极、电阻R2和电阻R3的另一端、电容C1的另一端与输入电源轨HB连接，电阻R1、三极管Q1的集电极、NMOS管M2和NMOS管M3的发射集、PMOS管M6的漏极与输入地轨HS连接，PMOS管M6的源极输出浮动源电压HB5。进一步地，所述的HS升压模块包括10uA电流源、齐纳二极管D2、齐纳二极管D3、三极管Q2、三极管Q3、三极管Q4、PMOS管M9、PMOS管M10、PMOS管M11和PMOS管M6、NMOS管M7、NMOS管M8、电容C2；所述的10uA电流源输出端与NMOS管M7的漏极连接，NMOS管M7的栅极和NMOS管M8的栅极连接，NMOS管M7和NMOS管M8的源极均与内部地GS连接，NMOS管M8的漏极与PMOS管M9的源极连接，PMOS管M9的栅极外接固定5V电压VS，PMOS管M9的漏极与PMOS管M10的漏、栅极和PMOS管M11的栅极连接，且与所述的HB降压模块连接，PMOS管M11漏极与三极管Q3的栅极、三极管Q2的栅、集电极连接，三极管Q2的发射极与电容C2的一端、齐纳二极管D2的阴极连接，三极管Q3的发射极与三极管D4的栅极、齐纳二极管D3的阴极连接，PMOS管M10和PMOS管M11的发射极、三极管Q3的集电极、三极管D4的集电极均与输入电源轨HB连接，电容C2的另一端、齐纳二极管D2和齐纳二极管D3的阳极均与输入地轨HS连接，三极管D4的发射极输出浮动地电压HS5。进一步地，所述的HS电平位移和波形整形模块包括依次连接的高压控制模块、浮动电压钳位模块、交叉耦合负载模块和反相器输出模块；高压控制模块包括NMOS管N1和N2，通过外接两路高电平为5V、低电平为0V的控制信号分别控制NMOS管N1和N2的导通和关断；浮动电压钳位模块包括NMOS管N3和N4、PMOS管N5和N6、NPN三极管Q1和Q2，PMOS管N5和N6将PMOS管N5和N6的源极电压钳位在HS+|Vthp|~HS5之间，NMOS管N3和N4将NMOS管N1和N2的工作电压限制在0~VS-Vthn之间，NPN三极管Q1和Q2用于NMOS管N3与N4的栅极与源极电压差的钳位，Vthp和Vthn分别为PMOS管和NMOS管的阈值电压；交叉耦合负载模块包括PMOS管N7和N8，作为电路负载将外接的两路控制信号的高电平由5V的低电位，位移到电压为HS5的高电位；反相器输出模块对波形进行整形，得到高电平为浮动地电压HS5、低电平为地轨HS电压的输出信号。进一步地，所述的HB电压位移模块包括依次连接的两极反相器模块、高压控制模块、浮动电压钳位模块、交叉耦合负载模块和预加重电路模块；所述的高压控制模块包括源极相连的NMOS管P5和P6；所述的两极反相器模块包括PMOS管P1和P3 、NMOS管P2和P4，用于控制NMOS管P5和P6交替导通；所述的预加重电路模块包括组成交叉耦合结构的NMOS管P13~P16、PMOS管P17~P20，用于加快输出信号的响应速度。进一步地，还包括连接在HS电平位移和波形整形模块与第二缓冲器之间的延时匹配电路，用于匹配HB电平位移模块电路的延迟时间。进一步地，所述的第二方波信号与第一输入方波信号的周期相同，高电平占比时间相反，所述的第三方波信号与第二方波信号的周期相同，高电平占比时间相反。本发明的有益效果是：1）本发明可以驱动GaN HEMT功率管、SiC MOSFET、LDMOS功率管、VDMOS功率管、IGBT功率管以及普通硅基工艺的N型MOSFET功率管。2）在保证能为半桥或全桥结构的高侧功率管提供很强驱动能力，以及合适的驱动电压的同时，在常用的BCD工艺下可以集成在芯片内部。附图说明图1为本发明实施例提供的自举电路在全桥结构中的应用；图2为本发明实施例提供的自举电路在半桥结构中的应用；图3为本发明实施例提供的HB、HS、HO、LO波形；图4为本发明实施例提供的自举电容充电过程；图5为本发明实施例提供的自举电容放电过程；图6为本发明实施例提供的新型自举驱动电路结构框图及各节点波形；图7为本发明实施例提供的HS和HB电压转换电路；图8为本发明实施例提供的HS电平位移和波形整形模块；图9为本发明实施例提供的输出信号、第一控制信号、第二控制信号、输入方波信号波形图；图10为本发明实施例提供的HB电平位移电路和输出级驱动结构。具体实施方式下面将结合实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。参阅图1-图10，本发明提供一种技术方案：一种全桥和半桥电路高侧功率管的自举驱动电路，如图6包括：电源轨HB和地轨HS，分别由外部自举电容放电提供，电源轨HB为高电位，地轨HS为低电位；如图1和图2的全桥和半桥电路中，自举二极管Dboot和自举电容Cboot串联提供高侧驱动电路的工作电压，HB电压在理想情况下比HS电压高固定电压VCC，这是因为HB和HS之间有自举电容Cboot的存在，与该电容在高侧功率管开关过程中，为高侧功率管驱动电路供电。自举驱动电路在半桥中的工作波形如图3所示。自举电容Cboot为自举驱动电路供电过程为：当高侧功率管开启时，自举电容Cboot消耗电荷，而在低侧功率管开启时，VCC为自举电容Cboot充电。电荷的补充和消耗由图4、图5所示的自举电容Cboot充电和放电过程实现，VCC不仅给自举电容Cboot充电，也为低侧驱动电路供电。本实施例中，所述的自举驱动电路包括HS和HB电压转换模块，与HS电平位移和波形整形模块和HB电压位移模块相连，包括HB降压模块和HS升压模块；所述的HB降压模块为HB电压位移模块提供相对于电源轨HB电压小5V的浮动源电压HB5，所述的HS升压模块为HS电平位移和波形整形模块提供相对于地轨HS电压大5V的浮动地电压HS5；HS和HB电压转换模块由外部电源轨HB和地轨HS供电，由于自举电容采用VCC供电，因此电源轨HB和地轨HS的压差最大可到VCC。如图7，所述的HB降压模块包括齐纳二极管D1、电阻R1、电阻R2、电阻R3、三极管Q1、PMOS管M1、PMOS管M4、PMOS管M5和PMOS管M6、NMOS管M2、NMOS管M3、电容C1。所述的齐纳二极管D1阳极连接三极管Q1的基极和电阻R2的一端，三极管Q1的发射极连接PMOS管M1漏极和PMOS管M4的栅极，PMOS管M1的栅极连接HS升压模块，PMOS管M4的源极连接PMOS管M5的源极且与电阻R2的一端连接，PMOS管M4的漏极连接NMOS管M2的漏、栅极和NMOS管M3的栅极，PMOS管M5的漏极连接NMOS管M3的漏极，PMOS管M5的栅极连接电阻R3的一端和PMOS管M6的源极，PMOS管M6的栅极连接电容C1的一端且连接PMOS管M5的漏极，齐纳二极管D1的阴极、PMOS管M1的源极、电阻R2和电阻R3的另一端、电容C1的另一端与输入电源轨HB连接，电阻R1、三极管Q1的集电极、NMOS管M2和NMOS管M3的发射集、PMOS管M6的漏极与输入地轨HS连接，PMOS管M6的源极输出浮动源电压HB5。HB降压模块通过齐纳二极管D1反向击穿在三极管Q1的基极产生一个固定电压，电阻R1用于限流和产生此固定电压。利用三极管Q1的发射极与基极的导通电压Vbe，将三极管Q1基极的固定电压抬升，这可以补偿齐纳二极管D1对电源轨HB降压的误差。PMOS管M1的栅极与HS升压模块相连，组成电流镜结构为三极管Q1提供偏置电流。三极管Q1的发射极和PMOS管M4的栅极相连，NMOS管M2、NMOS管M3、PMOS管M4、PMOS管M5和R1构成有源负载差分对，其中NMOS管M2、M3的宽长比为1：1。NMOS管M2、NMOS管M3、PMOS管M4、PMOS管M5、电阻R1、PMOS管M6、电阻R3和电容C1构成两级运放，PMOS管M6的源极与PMOS管M5的栅极连接构成电压缓冲器，将三极管Q1的发射极电压由PMOS管M6的源极输出，实现对电源轨HB电压降低固定电压。如图7，所述的HS升压模块包括10uA电流源、齐纳二极管D2、齐纳二极管D3、三极管Q2、三极管Q3、三极管Q4、PMOS管M9、PMOS管M10、PMOS管M11和PMOS管M6、NMOS管M7、NMOS管M8、电容C2。所述的10uA电流源输出端与NMOS管M7的漏极连接，NMOS管M7的栅极和NMOS管M8的栅极连接，NMOS管M7和NMOS管M8的源极均与内部地GS连接，NMOS管M8的漏极与PMOS管M9的源极连接，PMOS管M9的栅极外接固定5V电压VS，PMOS管M9的漏极与PMOS管M10的漏、栅极和PMOS管M11的栅极连接，且与所述的HB降压模块连接，PMOS管M11漏极与三极管Q3的栅极、三极管Q2的栅、集电极连接，三极管Q2的发射极与电容C2的一端、齐纳二极管D2的阴极连接，三极管Q3的发射极与三极管D4的栅极、齐纳二极管D3的阴极连接，PMOS管M10和PMOS管M11的发射极、三极管Q3的集电极、三极管D4的集电极均与输入电源轨HB连接，电容C2的另一端、齐纳二极管D2和齐纳二极管D3的阳极均与输入地轨HS连接，三极管D4的发射极输出浮动地电压HS5。HS升压模块的齐纳二极管D2、D3反向击穿在三极管Q2、Q3的发射极产生一个大于地轨HS的固定电压，三极管Q2发射极电压通过三极管Q2基极与集电极连接的二极管结构将三极管Q2发射极电压抬高一个Vbe，再通过三极管Q3、Q4增强HS降压模块输出电压的驱动能力。NMOS管M9采用高压NMOSFET，NMOS管M9栅极接固定电压5V，在电路工作时可抗HB与HS之间的高电压差，以此保护电路。本实施例中，所述的自举驱动电路包括HS电平位移和波形整形模块，与HB电平位移模块相连，用于将高电平为5V、低电平为0V的第一输入方波信号，转换成高电平为HS5、低电平为HS的第二方波信号。如图8所述的HS电平位移和波形整形模块包括依次连接的高压控制模块、浮动电压钳位模块、交叉耦合负载模块和反相器输出模块。高压控制模块包括NMOS管N1和N2，通过外接两路高电平为5V、低电平为0V的控制信号分别控制NMOS管N1和N2的导通和关断；两路控制信号分别为第一控制信号和第二控制信号，二者周期相同、高电平占比时间相反，第一控制信号、第二控制信号、第一输入方波信号与该模块的输出的第二方波信号波形如图9 所示。第一控制信号和第二控制信号分别连接NMOS管N1和N2的栅极使之交替导通。浮动电压钳位模块包括NMOS管N3和N4、PMOS管N5和N6、NPN三极管Q1和Q2，PMOS管N5和N6将PMOS管N5和N6的源极电压钳位在HS+|Vthp|~HS5之间，NMOS管N3和N4将NMOS管N1和N2的工作电压限制在0~VS-Vthn之间，Vthp和Vthn分别为PMOS管和NMOS管的阈值电压；其中，NPN三极管Q1和Q2的基极与发射极相连，构成二极管连接，NMOS管N3和N4的栅极分别与NPN三极管Q1和Q2集电极相连，源极与NPN三极管Q1和Q2的发射极相连。NPN三极管Q1和Q2用于NMOS管N3与N4的栅极与源极电压差的钳位。交叉耦合负载模块包括PMOS管N7和N8，作为电路负载将外接的两路控制信号的高电平由5V的低电位，位移到电压为HS5的高电位；PMOS管N7和N8的源极相连且连接浮动地电压HS5，PMOS管N7的栅、漏极和PMOS管N8的栅、漏极交叉连接，PMOS管N8的漏极输出信号然后连接反相器输出模块。反相器输出模块对波形进行整形，得到高电平为浮动地电压HS5、低电平为地轨HS电压的输出信号。该输出信号与第二控制信号有相同的周期和高电平占比时间。本实施例中，所述的自举驱动电路包括HB电压位移模块，将HS电平位移和波形整形模块输出的第二方波信号转换成高电平为HB、低电平为HB5的第三方波信号；可保证高压PMOS管MP1的栅极和源极压差满足工艺的要求。如图10所述的HB电压位移模块包括依次连接的两极反相器模块、高压控制模块、浮动电压钳位模块、交叉耦合负载模块和预加重电路模块。高压控制模块包括NMOS管P5和P6，NMOS管P5和P6的源极相连且连接地轨HS，漏极与浮动电压钳位模块相连，栅极与两极反相器模块相连。两极反相器模块包括PMOS管P1和P3 、NMOS管P2和P4，用于控制NMOS管P5和P6交替导通；PMOS管P1和P3的源极相连且连接浮动地电压HS5，NMOS管P2和P4的源极相连且连接地轨HS。预加重电路模块包括组成交叉耦合结构的NMOS管P13~P16、PMOS管P17~P20 ，用于加快输出信号的响应速度。NMOS管P13和P14的源极相连且连接浮动源电压HB5，PMOS管P17~P20的源极相连且均连接电源轨HB；组成交叉耦合结构的NMOS管P13~P16可有效降低电路的功耗。本实施例中，所述的自举驱动电路包括第一缓冲器，输入端与HB电压位移模块的输出端连接，输出端与高压PMOS管MP1的栅极连接，电源端与电源轨HB连接，接地端与浮动源电压HB5连接。本实施例中，所述的自举驱动电路包括第二缓冲器，输入端与HS电平位移和波形整形模块的输出端连接，输出端与高压NMOS管MN1的栅极连接，电源端与浮动地电压HS5连接，接地端与地轨HS连接。本实施例中，所述的自举驱动电路包括高压PMOS管MP1，MP1的源极与电源轨HB连接，MP1的漏极与输出端口HO连接；MP1导通时，输出的驱动信号与地轨HS的相对压差为HB-HS，HB-HS为8~15V。本实施例中，所述的自举驱动电路包括高压NMOS管MN1，MN1的源极与地轨HS连接，MN1的漏极与输出端口HO连接；MN1导通时，输出的驱动信号与地轨HS的相对压差为0。进一步地，所述的自举驱动电路还包括连接在HS电平位移和波形整形模块与第二缓冲器之间的延时匹配电路，用于匹配HB电平位移模块电路的延迟时间。进一步地，所述的第二方波信号与第一输入方波信号的周期相同，高电平占比时间相反，所述的第三方波信号与第二方波信号的周期相同，高电平占比时间相反。本发明提出自举驱动电路，在保证能提供很强驱动能力的同时，可以在现有BCD工艺下可以集成在芯片内部；可用于全桥或半桥电路功率管驱动电路中，高侧功率管可以是GaN HEMT功率管、SiC MOSFET、LDMOS功率管、VDMOS功率管、IGBT功率管以及普通硅基工艺的N型MOSFET功率管。以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
