TimeQuest Timing Analyzer report for Seg4bit_Counter
Sun Feb 26 12:01:09 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Setup: 'freq_devider:freq_devider|clk_out'
 14. Slow 1200mV 85C Model Hold: 'freq_devider:freq_devider|clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk_in'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'freq_devider:freq_devider|clk_out'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_in'
 28. Slow 1200mV 0C Model Setup: 'freq_devider:freq_devider|clk_out'
 29. Slow 1200mV 0C Model Hold: 'freq_devider:freq_devider|clk_out'
 30. Slow 1200mV 0C Model Hold: 'clk_in'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'freq_devider:freq_devider|clk_out'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_in'
 42. Fast 1200mV 0C Model Setup: 'freq_devider:freq_devider|clk_out'
 43. Fast 1200mV 0C Model Hold: 'freq_devider:freq_devider|clk_out'
 44. Fast 1200mV 0C Model Hold: 'clk_in'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'freq_devider:freq_devider|clk_out'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Seg4bit_Counter                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C40Q240C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_in                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                            ;
; freq_devider:freq_devider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { freq_devider:freq_devider|clk_out } ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                           ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; 234.08 MHz ; 234.08 MHz      ; clk_in                            ;                                                ;
; 681.66 MHz ; 402.09 MHz      ; freq_devider:freq_devider|clk_out ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -3.272 ; -64.169       ;
; freq_devider:freq_devider|clk_out ; -0.467 ; -1.273        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; freq_devider:freq_devider|clk_out ; 0.451 ; 0.000         ;
; clk_in                            ; 0.508 ; 0.000         ;
+-----------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -3.000 ; -59.506       ;
; freq_devider:freq_devider|clk_out ; -1.487 ; -5.948        ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.272 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.697      ;
; -3.271 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.696      ;
; -3.255 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.680      ;
; -3.254 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.679      ;
; -3.169 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.594      ;
; -3.152 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.577      ;
; -3.125 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.043      ;
; -3.111 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.029      ;
; -3.108 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.026      ;
; -3.094 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 4.012      ;
; -3.035 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.460      ;
; -3.034 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.459      ;
; -3.034 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.459      ;
; -3.033 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.458      ;
; -2.964 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.883      ;
; -2.950 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.869      ;
; -2.949 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.867      ;
; -2.932 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.357      ;
; -2.931 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.576     ; 3.356      ;
; -2.926 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.844      ;
; -2.922 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.840      ;
; -2.915 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.833      ;
; -2.909 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.827      ;
; -2.905 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.823      ;
; -2.898 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.816      ;
; -2.895 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.814      ;
; -2.888 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.806      ;
; -2.887 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.805      ;
; -2.874 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.792      ;
; -2.873 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.791      ;
; -2.873 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.791      ;
; -2.863 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.392      ; 4.256      ;
; -2.819 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.737      ;
; -2.808 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.707      ;
; -2.807 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.706      ;
; -2.806 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.705      ;
; -2.805 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.704      ;
; -2.804 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.577     ; 3.228      ;
; -2.804 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.723      ;
; -2.802 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.720      ;
; -2.799 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.578     ; 3.222      ;
; -2.788 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.706      ;
; -2.781 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.699      ;
; -2.764 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.682      ;
; -2.764 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.682      ;
; -2.760 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.578     ; 3.183      ;
; -2.758 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.392      ; 4.151      ;
; -2.754 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.673      ;
; -2.747 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.665      ;
; -2.734 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.653      ;
; -2.730 ; freq_devider:freq_devider|clk_cnt[12] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 3.647      ;
; -2.729 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.647      ;
; -2.725 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.117      ;
; -2.719 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.618      ;
; -2.718 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.617      ;
; -2.712 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.630      ;
; -2.712 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.630      ;
; -2.706 ; freq_devider:freq_devider|clk_cnt[15] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.578     ; 3.129      ;
; -2.705 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.604      ;
; -2.703 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.602      ;
; -2.702 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.575     ; 3.128      ;
; -2.702 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.392      ; 4.095      ;
; -2.700 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.575     ; 3.126      ;
; -2.689 ; freq_devider:freq_devider|clk_cnt[15] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.578     ; 3.112      ;
; -2.689 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.607      ;
; -2.688 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.606      ;
; -2.686 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.575     ; 3.112      ;
; -2.685 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.603      ;
; -2.684 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.575     ; 3.110      ;
; -2.680 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.598      ;
; -2.678 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.596      ;
; -2.677 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.595      ;
; -2.673 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.591      ;
; -2.673 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.591      ;
; -2.664 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.582      ;
; -2.663 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.581      ;
; -2.661 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.053      ;
; -2.659 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.577      ;
; -2.659 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.051      ;
; -2.656 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.574      ;
; -2.654 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[24] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.572      ;
; -2.650 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.569      ;
; -2.648 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.040      ;
; -2.647 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.565      ;
; -2.647 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.039      ;
; -2.646 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.564      ;
; -2.645 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.037      ;
; -2.644 ; freq_devider:freq_devider|clk_cnt[12] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.036      ;
; -2.632 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.550      ;
; -2.631 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.578     ; 3.054      ;
; -2.630 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.548      ;
; -2.628 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.578     ; 3.051      ;
; -2.628 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.547      ;
; -2.628 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.391      ; 4.020      ;
; -2.621 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.083     ; 3.539      ;
; -2.620 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.082     ; 3.539      ;
; -2.616 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.102     ; 3.515      ;
; -2.614 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.578     ; 3.037      ;
; -2.602 ; freq_devider:freq_devider|clk_cnt[13] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.084     ; 3.519      ;
; -2.597 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.392      ; 3.990      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'freq_devider:freq_devider|clk_out'                                                                                                                      ;
+--------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.467 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 1.385      ;
; -0.434 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 1.352      ;
; -0.418 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 1.336      ;
; -0.407 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 1.325      ;
; -0.388 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 1.306      ;
; -0.086 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 1.004      ;
; -0.040 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 0.958      ;
; -0.028 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 0.946      ;
; 0.060  ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[0] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 0.858      ;
; 0.060  ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 0.858      ;
; 0.060  ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 0.858      ;
; 0.060  ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.083     ; 0.858      ;
+--------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'freq_devider:freq_devider|clk_out'                                                                                                                      ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.451 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 0.746      ;
; 0.463 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[0] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 0.758      ;
; 0.533 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 0.828      ;
; 0.552 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 0.847      ;
; 0.559 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 0.854      ;
; 0.805 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 1.100      ;
; 0.805 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 1.100      ;
; 0.809 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 1.104      ;
; 0.821 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 1.116      ;
; 0.927 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.083      ; 1.222      ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                             ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.508 ; seg7:seg7|sel_out[0]                  ; seg7:seg7|sel_out[1]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; seg7:seg7|sel_out[3]                  ; seg7:seg7|sel_out[0]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.082      ; 0.802      ;
; 0.525 ; seg7:seg7|sel_out[1]                  ; seg7:seg7|sel_out[2]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.082      ; 0.819      ;
; 0.527 ; seg7:seg7|sel_out[2]                  ; seg7:seg7|sel_out[3]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.082      ; 0.821      ;
; 0.743 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.038      ;
; 0.743 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.038      ;
; 0.743 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.038      ;
; 0.743 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.038      ;
; 0.744 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.039      ;
; 0.744 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.039      ;
; 0.747 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.042      ;
; 0.747 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 0.828      ;
; 0.748 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 0.829      ;
; 0.759 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.054      ;
; 0.759 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.054      ;
; 0.760 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.055      ;
; 0.760 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.055      ;
; 0.762 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.057      ;
; 0.763 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 0.844      ;
; 0.766 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 0.847      ;
; 0.767 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 0.848      ;
; 0.774 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 0.855      ;
; 0.776 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[0]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.071      ;
; 0.776 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 0.857      ;
; 1.005 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; -0.391     ; 0.826      ;
; 1.050 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.131      ;
; 1.052 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.133      ;
; 1.054 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.135      ;
; 1.054 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.135      ;
; 1.057 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.138      ;
; 1.062 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.143      ;
; 1.070 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.151      ;
; 1.071 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.152      ;
; 1.088 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.169      ;
; 1.093 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.174      ;
; 1.097 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.392      ;
; 1.098 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.393      ;
; 1.098 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.393      ;
; 1.100 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.395      ;
; 1.100 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; 0.084      ; 1.396      ;
; 1.102 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.183      ;
; 1.104 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.399      ;
; 1.104 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.399      ;
; 1.104 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.185      ;
; 1.105 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.400      ;
; 1.106 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.187      ;
; 1.106 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.187      ;
; 1.106 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.187      ;
; 1.108 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.403      ;
; 1.113 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.408      ;
; 1.113 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.408      ;
; 1.114 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.409      ;
; 1.114 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.409      ;
; 1.115 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.410      ;
; 1.115 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.196      ;
; 1.117 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.412      ;
; 1.120 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.415      ;
; 1.129 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.424      ;
; 1.130 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.425      ;
; 1.132 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.427      ;
; 1.146 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.441      ;
; 1.157 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.452      ;
; 1.159 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.454      ;
; 1.171 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.576      ; 1.959      ;
; 1.187 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.578      ; 1.977      ;
; 1.187 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.576      ; 1.975      ;
; 1.228 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.523      ;
; 1.229 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.524      ;
; 1.231 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.526      ;
; 1.238 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.533      ;
; 1.238 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.533      ;
; 1.238 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.319      ;
; 1.239 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.320      ;
; 1.240 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.535      ;
; 1.244 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.539      ;
; 1.244 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.539      ;
; 1.245 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.540      ;
; 1.253 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.548      ;
; 1.254 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.549      ;
; 1.257 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.552      ;
; 1.260 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.555      ;
; 1.263 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.558      ;
; 1.265 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.346      ;
; 1.268 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.103      ; 1.583      ;
; 1.269 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.564      ;
; 1.272 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.567      ;
; 1.286 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.367      ;
; 1.287 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.161     ; 1.368      ;
; 1.300 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.595      ;
; 1.311 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.578      ; 2.101      ;
; 1.312 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.576      ; 2.100      ;
; 1.317 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.576      ; 2.105      ;
; 1.327 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.576      ; 2.115      ;
; 1.331 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.578      ; 2.121      ;
; 1.331 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.578      ; 2.121      ;
; 1.333 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.576      ; 2.121      ;
; 1.355 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; 0.084      ; 1.651      ;
; 1.369 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.664      ;
; 1.371 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.083      ; 1.666      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[3]                  ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[14] ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[15] ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[20] ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[21] ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[22] ;
; 0.242  ; 0.462        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[25] ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[2]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[3]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[4]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[5]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[6]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[0]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[1]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[2]                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[3]                  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; 0.340  ; 0.528        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'freq_devider:freq_devider|clk_out'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[0]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[1]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[2]|clk                 ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[3]|clk                 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|outclk   ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[0]|clk                 ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[1]|clk                 ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[2]|clk                 ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[3]|clk                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 9.630 ; 9.638 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 8.637 ; 8.635 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 6.654 ; 6.624 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 7.019 ; 6.951 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 7.032 ; 6.982 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 8.890 ; 8.921 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 9.630 ; 9.638 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 8.735 ; 8.564 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 9.678 ; 9.601 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 8.207 ; 8.509 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 9.678 ; 9.601 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 9.236 ; 9.259 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 7.733 ; 7.597 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 6.524 ; 6.493 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 8.482 ; 8.483 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 6.524 ; 6.493 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 6.874 ; 6.808 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 6.886 ; 6.836 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 8.725 ; 8.757 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 9.435 ; 9.446 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 8.521 ; 8.356 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 7.556 ; 7.424 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 8.004 ; 8.297 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 9.478 ; 9.407 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 9.058 ; 9.083 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 7.556 ; 7.424 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                           ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
; 247.04 MHz ; 247.04 MHz      ; clk_in                            ;                                                ;
; 762.78 MHz ; 402.09 MHz      ; freq_devider:freq_devider|clk_out ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -3.048 ; -56.143       ;
; freq_devider:freq_devider|clk_out ; -0.311 ; -0.834        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; freq_devider:freq_devider|clk_out ; 0.400 ; 0.000         ;
; clk_in                            ; 0.468 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -3.000 ; -59.506       ;
; freq_devider:freq_devider|clk_out ; -1.487 ; -5.948        ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.048 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.511      ;
; -3.046 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.509      ;
; -3.040 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.540     ; 3.502      ;
; -3.038 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.540     ; 3.500      ;
; -2.951 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.414      ;
; -2.943 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.540     ; 3.405      ;
; -2.881 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.809      ;
; -2.873 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.800      ;
; -2.869 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.797      ;
; -2.861 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.788      ;
; -2.826 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.289      ;
; -2.826 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.289      ;
; -2.824 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.287      ;
; -2.824 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.287      ;
; -2.729 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.192      ;
; -2.729 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 3.192      ;
; -2.727 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.655      ;
; -2.724 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.652      ;
; -2.719 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.646      ;
; -2.716 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.643      ;
; -2.706 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.634      ;
; -2.698 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.625      ;
; -2.659 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.587      ;
; -2.659 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.587      ;
; -2.652 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.580      ;
; -2.647 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.575      ;
; -2.647 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.575      ;
; -2.640 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.568      ;
; -2.628 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.556      ;
; -2.620 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.547      ;
; -2.614 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.523      ;
; -2.612 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.521      ;
; -2.611 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.520      ;
; -2.609 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.518      ;
; -2.592 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.520      ;
; -2.584 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.511      ;
; -2.579 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.507      ;
; -2.571 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.498      ;
; -2.559 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.487      ;
; -2.545 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.540     ; 3.007      ;
; -2.543 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.452      ;
; -2.541 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.450      ;
; -2.537 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.541     ; 2.998      ;
; -2.536 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.464      ;
; -2.517 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.426      ;
; -2.514 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.423      ;
; -2.505 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.433      ;
; -2.505 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.433      ;
; -2.502 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.430      ;
; -2.502 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.430      ;
; -2.496 ; freq_devider:freq_devider|clk_cnt[15] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.540     ; 2.958      ;
; -2.496 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.424      ;
; -2.488 ; freq_devider:freq_devider|clk_cnt[15] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.541     ; 2.949      ;
; -2.488 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.415      ;
; -2.484 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.412      ;
; -2.484 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.412      ;
; -2.480 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.540     ; 2.942      ;
; -2.479 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.407      ;
; -2.477 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.405      ;
; -2.476 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.404      ;
; -2.471 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.398      ;
; -2.462 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.373      ; 3.837      ;
; -2.462 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.390      ;
; -2.456 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 2.919      ;
; -2.454 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 2.917      ;
; -2.454 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.381      ;
; -2.454 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 2.917      ;
; -2.453 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.381      ;
; -2.452 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 2.915      ;
; -2.447 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.821      ;
; -2.446 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.093     ; 3.355      ;
; -2.445 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.372      ;
; -2.444 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.818      ;
; -2.435 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.809      ;
; -2.432 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.806      ;
; -2.423 ; freq_devider:freq_devider|clk_cnt[12] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.350      ;
; -2.420 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.348      ;
; -2.420 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.348      ;
; -2.411 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.540     ; 2.873      ;
; -2.406 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.334      ;
; -2.406 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.334      ;
; -2.406 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.334      ;
; -2.403 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.541     ; 2.864      ;
; -2.398 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.325      ;
; -2.397 ; freq_devider:freq_devider|clk_cnt[13] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.324      ;
; -2.392 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.320      ;
; -2.389 ; freq_devider:freq_devider|clk_cnt[13] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.076     ; 3.315      ;
; -2.376 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.750      ;
; -2.370 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.298      ;
; -2.370 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.298      ;
; -2.364 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.738      ;
; -2.359 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.075     ; 3.286      ;
; -2.359 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 2.822      ;
; -2.357 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.285      ;
; -2.357 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.285      ;
; -2.357 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.539     ; 2.820      ;
; -2.355 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.729      ;
; -2.350 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.074     ; 3.278      ;
; -2.349 ; freq_devider:freq_devider|clk_cnt[12] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.372      ; 3.723      ;
; -2.346 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.373      ; 3.721      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'freq_devider:freq_devider|clk_out'                                                                                                                       ;
+--------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.311 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 1.239      ;
; -0.291 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 1.219      ;
; -0.273 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 1.201      ;
; -0.269 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 1.197      ;
; -0.250 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 1.178      ;
; 0.021  ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 0.907      ;
; 0.059  ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 0.869      ;
; 0.077  ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 0.851      ;
; 0.158  ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[0] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 0.770      ;
; 0.158  ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 0.770      ;
; 0.158  ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 0.770      ;
; 0.158  ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.074     ; 0.770      ;
+--------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'freq_devider:freq_devider|clk_out'                                                                                                                       ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.400 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 0.669      ;
; 0.415 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[0] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 0.684      ;
; 0.491 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 0.760      ;
; 0.514 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 0.783      ;
; 0.519 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 0.788      ;
; 0.754 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 1.023      ;
; 0.756 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 1.025      ;
; 0.757 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 1.026      ;
; 0.764 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 1.033      ;
; 0.866 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.074      ; 1.135      ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.468 ; seg7:seg7|sel_out[0]                  ; seg7:seg7|sel_out[1]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 0.737      ;
; 0.469 ; seg7:seg7|sel_out[3]                  ; seg7:seg7|sel_out[0]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 0.738      ;
; 0.490 ; seg7:seg7|sel_out[1]                  ; seg7:seg7|sel_out[2]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 0.759      ;
; 0.492 ; seg7:seg7|sel_out[2]                  ; seg7:seg7|sel_out[3]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 0.761      ;
; 0.662 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 0.760      ;
; 0.662 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 0.760      ;
; 0.683 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 0.781      ;
; 0.684 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 0.782      ;
; 0.689 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.959      ;
; 0.689 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 0.787      ;
; 0.690 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.960      ;
; 0.690 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.960      ;
; 0.691 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 0.789      ;
; 0.692 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.962      ;
; 0.693 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.963      ;
; 0.693 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.963      ;
; 0.693 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 0.791      ;
; 0.696 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.966      ;
; 0.704 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.974      ;
; 0.705 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.975      ;
; 0.706 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 0.975      ;
; 0.708 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.978      ;
; 0.725 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[0]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 0.995      ;
; 0.942 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; -0.372     ; 0.765      ;
; 0.954 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.052      ;
; 0.959 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.057      ;
; 0.959 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.057      ;
; 0.960 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.058      ;
; 0.961 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.059      ;
; 0.961 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.059      ;
; 0.961 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.059      ;
; 0.972 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.070      ;
; 0.985 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.083      ;
; 0.985 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.083      ;
; 0.988 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.086      ;
; 0.988 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.086      ;
; 0.990 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.088      ;
; 0.991 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.089      ;
; 0.993 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.091      ;
; 1.001 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.099      ;
; 1.009 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.279      ;
; 1.011 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.281      ;
; 1.011 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.281      ;
; 1.012 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.282      ;
; 1.014 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.284      ;
; 1.015 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.285      ;
; 1.017 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.287      ;
; 1.018 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.288      ;
; 1.018 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.288      ;
; 1.023 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.293      ;
; 1.026 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 1.295      ;
; 1.026 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.296      ;
; 1.027 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 1.296      ;
; 1.027 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.297      ;
; 1.029 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.299      ;
; 1.030 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.300      ;
; 1.038 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.308      ;
; 1.039 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 1.308      ;
; 1.042 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.312      ;
; 1.047 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.539      ; 1.781      ;
; 1.055 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.539      ; 1.789      ;
; 1.057 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.540      ; 1.792      ;
; 1.064 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.334      ;
; 1.067 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 1.336      ;
; 1.077 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 1.346      ;
; 1.107 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.377      ;
; 1.108 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.206      ;
; 1.111 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.381      ;
; 1.115 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.385      ;
; 1.118 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.216      ;
; 1.119 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.217      ;
; 1.123 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.393      ;
; 1.123 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.093      ; 1.411      ;
; 1.133 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.403      ;
; 1.133 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.403      ;
; 1.134 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.404      ;
; 1.139 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.409      ;
; 1.140 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.410      ;
; 1.140 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.238      ;
; 1.145 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.415      ;
; 1.147 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.417      ;
; 1.149 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.419      ;
; 1.151 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.421      ;
; 1.152 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.422      ;
; 1.160 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.430      ;
; 1.160 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.127     ; 1.258      ;
; 1.164 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.539      ; 1.898      ;
; 1.164 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.434      ;
; 1.165 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.540      ; 1.900      ;
; 1.173 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.539      ; 1.907      ;
; 1.176 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.539      ; 1.910      ;
; 1.181 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.539      ; 1.915      ;
; 1.184 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.541      ; 1.920      ;
; 1.188 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.541      ; 1.924      ;
; 1.198 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.468      ;
; 1.213 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.074      ; 1.482      ;
; 1.236 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.506      ;
; 1.237 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.075      ; 1.507      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|dig_out[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; seg7:seg7|sel_out[3]                  ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[20] ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[21] ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[22] ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[14] ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[15] ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[25] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[2]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[3]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[4]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[5]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[6]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[0]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[1]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[2]                  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[3]                  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'freq_devider:freq_devider|clk_out'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[0]|clk                 ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[1]|clk                 ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[2]|clk                 ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[3]|clk                 ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|inclk[0] ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|outclk   ;
; 0.443  ; 0.627        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; 0.443  ; 0.627        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; 0.443  ; 0.627        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; 0.443  ; 0.627        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out|q                ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|inclk[0] ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|outclk   ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[0]|clk                 ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[1]|clk                 ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[2]|clk                 ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[3]|clk                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 9.279 ; 9.187 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 8.344 ; 8.277 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 6.372 ; 6.308 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 6.723 ; 6.599 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 6.726 ; 6.640 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 8.567 ; 8.539 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 9.279 ; 9.187 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 8.345 ; 8.105 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 9.322 ; 9.169 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 7.752 ; 8.138 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 9.322 ; 9.169 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 8.879 ; 8.860 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 7.392 ; 7.212 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 6.255 ; 6.192 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 8.203 ; 8.141 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 6.255 ; 6.192 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 6.592 ; 6.471 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 6.593 ; 6.510 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 8.416 ; 8.393 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 9.100 ; 9.014 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 8.149 ; 7.916 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 7.230 ; 7.056 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 7.569 ; 7.942 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 9.138 ; 8.993 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 8.717 ; 8.701 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 7.230 ; 7.056 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                         ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -0.859 ; -10.890       ;
; freq_devider:freq_devider|clk_out ; 0.349  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; freq_devider:freq_devider|clk_out ; 0.185 ; 0.000         ;
; clk_in                            ; 0.204 ; 0.000         ;
+-----------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary           ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -3.000 ; -43.219       ;
; freq_devider:freq_devider|clk_out ; -1.000 ; -4.000        ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.859 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.609      ;
; -0.854 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.604      ;
; -0.827 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.238     ; 1.576      ;
; -0.822 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.238     ; 1.571      ;
; -0.795 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.545      ;
; -0.763 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.238     ; 1.512      ;
; -0.748 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.498      ;
; -0.748 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.498      ;
; -0.743 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.493      ;
; -0.743 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.493      ;
; -0.738 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.688      ;
; -0.727 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.677      ;
; -0.726 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.676      ;
; -0.725 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.675      ;
; -0.707 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.657      ;
; -0.705 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.156      ; 1.848      ;
; -0.703 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.653      ;
; -0.695 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.644      ;
; -0.694 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.643      ;
; -0.692 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.156      ; 1.835      ;
; -0.686 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.637      ;
; -0.684 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.434      ;
; -0.684 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.434      ;
; -0.675 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.624      ;
; -0.671 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.620      ;
; -0.663 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.613      ;
; -0.662 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.612      ;
; -0.656 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.238     ; 1.405      ;
; -0.653 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.594      ;
; -0.652 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.603      ;
; -0.651 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.601      ;
; -0.649 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.590      ;
; -0.648 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.589      ;
; -0.646 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 1.787      ;
; -0.644 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.585      ;
; -0.637 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.588      ;
; -0.633 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 1.774      ;
; -0.632 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[24] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.582      ;
; -0.631 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.580      ;
; -0.629 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.156      ; 1.772      ;
; -0.627 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.237     ; 1.377      ;
; -0.624 ; freq_devider:freq_devider|clk_cnt[14] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.239     ; 1.372      ;
; -0.623 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.564      ;
; -0.622 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.236     ; 1.373      ;
; -0.621 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.571      ;
; -0.619 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.236     ; 1.370      ;
; -0.618 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 1.759      ;
; -0.618 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.156      ; 1.761      ;
; -0.618 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.559      ;
; -0.617 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.236     ; 1.368      ;
; -0.616 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.566      ;
; -0.615 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.565      ;
; -0.615 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.565      ;
; -0.614 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.236     ; 1.365      ;
; -0.611 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.561      ;
; -0.610 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.561      ;
; -0.607 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.556      ;
; -0.606 ; freq_devider:freq_devider|clk_cnt[15] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.238     ; 1.355      ;
; -0.604 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.554      ;
; -0.598 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.548      ;
; -0.596 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.546      ;
; -0.596 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.546      ;
; -0.595 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.544      ;
; -0.593 ; freq_devider:freq_devider|clk_cnt[13] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.541      ;
; -0.592 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.542      ;
; -0.592 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.542      ;
; -0.591 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[19] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.541      ;
; -0.590 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.540      ;
; -0.589 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.538      ;
; -0.589 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.530      ;
; -0.585 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.526      ;
; -0.583 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[24] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.533      ;
; -0.582 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.532      ;
; -0.581 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.238     ; 1.330      ;
; -0.577 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.526      ;
; -0.576 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.519      ;
; -0.576 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.519      ;
; -0.575 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.523      ;
; -0.574 ; freq_devider:freq_devider|clk_cnt[15] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.239     ; 1.322      ;
; -0.571 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[13] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.522      ;
; -0.571 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.514      ;
; -0.571 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.514      ;
; -0.570 ; freq_devider:freq_devider|clk_cnt[21] ; freq_devider:freq_devider|clk_cnt[15] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.513      ;
; -0.570 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 1.711      ;
; -0.570 ; freq_devider:freq_devider|clk_cnt[13] ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.519      ;
; -0.569 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[22] ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 1.710      ;
; -0.566 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.517      ;
; -0.565 ; freq_devider:freq_devider|clk_cnt[22] ; freq_devider:freq_devider|clk_cnt[15] ; clk_in       ; clk_in      ; 1.000        ; -0.044     ; 1.508      ;
; -0.564 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[25] ; clk_in       ; clk_in      ; 1.000        ; 0.156      ; 1.707      ;
; -0.563 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.511      ;
; -0.563 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.513      ;
; -0.561 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_out     ; clk_in       ; clk_in      ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; freq_devider:freq_devider|clk_cnt[13] ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.508      ;
; -0.560 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.510      ;
; -0.559 ; freq_devider:freq_devider|clk_cnt[12] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in       ; clk_in      ; 1.000        ; -0.039     ; 1.507      ;
; -0.559 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; 0.154      ; 1.700      ;
; -0.559 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[21] ; clk_in       ; clk_in      ; 1.000        ; -0.046     ; 1.500      ;
; -0.558 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.507      ;
; -0.558 ; freq_devider:freq_devider|clk_cnt[20] ; freq_devider:freq_devider|clk_cnt[12] ; clk_in       ; clk_in      ; 1.000        ; -0.236     ; 1.309      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'freq_devider:freq_devider|clk_out'                                                                                                                      ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.349 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.600      ;
; 0.365 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.584      ;
; 0.373 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.576      ;
; 0.377 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.572      ;
; 0.385 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.564      ;
; 0.522 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.427      ;
; 0.545 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.404      ;
; 0.550 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.399      ;
; 0.590 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[0] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 1.000        ; -0.038     ; 0.359      ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'freq_devider:freq_devider|clk_out'                                                                                                                       ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.185 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[0] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.314      ;
; 0.215 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.337      ;
; 0.218 ; up_counter:up_counter|cnt[2] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.340      ;
; 0.231 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.353      ;
; 0.327 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.449      ;
; 0.327 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[2] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.449      ;
; 0.333 ; up_counter:up_counter|cnt[0] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.455      ;
; 0.336 ; up_counter:up_counter|cnt[1] ; up_counter:up_counter|cnt[3] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.458      ;
; 0.388 ; up_counter:up_counter|cnt[3] ; up_counter:up_counter|cnt[1] ; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 0.000        ; 0.038      ; 0.510      ;
+-------+------------------------------+------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.204 ; seg7:seg7|sel_out[1]                  ; seg7:seg7|sel_out[2]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.037      ; 0.325      ;
; 0.206 ; seg7:seg7|sel_out[2]                  ; seg7:seg7|sel_out[3]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.037      ; 0.327      ;
; 0.208 ; seg7:seg7|sel_out[0]                  ; seg7:seg7|sel_out[1]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; seg7:seg7|sel_out[3]                  ; seg7:seg7|sel_out[0]                  ; clk_in                            ; clk_in      ; 0.000        ; 0.037      ; 0.330      ;
; 0.261 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.336      ;
; 0.262 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.337      ;
; 0.271 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.346      ;
; 0.277 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.352      ;
; 0.279 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.354      ;
; 0.280 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.355      ;
; 0.281 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.356      ;
; 0.295 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.418      ;
; 0.297 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.420      ;
; 0.303 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.427      ;
; 0.312 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[0]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.434      ;
; 0.379 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.454      ;
; 0.390 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.465      ;
; 0.390 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.465      ;
; 0.390 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.465      ;
; 0.392 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.467      ;
; 0.393 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.468      ;
; 0.394 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.469      ;
; 0.394 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.469      ;
; 0.394 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.469      ;
; 0.395 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.470      ;
; 0.395 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.470      ;
; 0.396 ; up_counter:up_counter|cnt[3]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.471      ;
; 0.397 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.472      ;
; 0.398 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; -0.154     ; 0.328      ;
; 0.402 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[5]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.477      ;
; 0.403 ; up_counter:up_counter|cnt[0]          ; seg7:seg7|dig_out[4]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.478      ;
; 0.404 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.479      ;
; 0.426 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; 0.039      ; 0.549      ;
; 0.444 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.566      ;
; 0.445 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.567      ;
; 0.445 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.567      ;
; 0.448 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.570      ;
; 0.449 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[3]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.524      ;
; 0.450 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[0]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.525      ;
; 0.452 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; up_counter:up_counter|cnt[1]          ; seg7:seg7|dig_out[1]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.527      ;
; 0.453 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.576      ;
; 0.454 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.577      ;
; 0.455 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.577      ;
; 0.455 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.578      ;
; 0.457 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[19] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.581      ;
; 0.461 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.583      ;
; 0.464 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.586      ;
; 0.464 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.586      ;
; 0.466 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.588      ;
; 0.467 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[6]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.542      ;
; 0.470 ; up_counter:up_counter|cnt[2]          ; seg7:seg7|dig_out[2]                  ; freq_devider:freq_devider|clk_out ; clk_in      ; 0.000        ; -0.039     ; 0.545      ;
; 0.473 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.237      ; 0.794      ;
; 0.484 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.237      ; 0.805      ;
; 0.490 ; freq_devider:freq_devider|clk_cnt[24] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.238      ; 0.812      ;
; 0.497 ; freq_devider:freq_devider|clk_cnt[25] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.045      ; 0.626      ;
; 0.507 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.629      ;
; 0.508 ; freq_devider:freq_devider|clk_cnt[9]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.630      ;
; 0.510 ; freq_devider:freq_devider|clk_cnt[3]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.632      ;
; 0.511 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.633      ;
; 0.511 ; freq_devider:freq_devider|clk_cnt[5]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.633      ;
; 0.514 ; freq_devider:freq_devider|clk_cnt[7]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.636      ;
; 0.516 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.638      ;
; 0.518 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.640      ;
; 0.519 ; freq_devider:freq_devider|clk_cnt[1]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.641      ;
; 0.521 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; freq_devider:freq_devider|clk_cnt[8]  ; freq_devider:freq_devider|clk_cnt[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.643      ;
; 0.522 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; 0.039      ; 0.645      ;
; 0.524 ; freq_devider:freq_devider|clk_cnt[2]  ; freq_devider:freq_devider|clk_cnt[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.646      ;
; 0.525 ; freq_devider:freq_devider|clk_cnt[4]  ; freq_devider:freq_devider|clk_cnt[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.647      ;
; 0.527 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.649      ;
; 0.529 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.651      ;
; 0.530 ; freq_devider:freq_devider|clk_cnt[0]  ; freq_devider:freq_devider|clk_cnt[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.652      ;
; 0.532 ; freq_devider:freq_devider|clk_cnt[6]  ; freq_devider:freq_devider|clk_cnt[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.038      ; 0.654      ;
; 0.537 ; freq_devider:freq_devider|clk_cnt[19] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.237      ; 0.858      ;
; 0.539 ; freq_devider:freq_devider|clk_cnt[17] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.237      ; 0.860      ;
; 0.541 ; freq_devider:freq_devider|clk_cnt[11] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.239      ; 0.864      ;
; 0.543 ; freq_devider:freq_devider|clk_cnt[23] ; freq_devider:freq_devider|clk_cnt[25] ; clk_in                            ; clk_in      ; 0.000        ; 0.238      ; 0.865      ;
; 0.544 ; freq_devider:freq_devider|clk_cnt[13] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.237      ; 0.865      ;
; 0.546 ; freq_devider:freq_devider|clk_cnt[10] ; freq_devider:freq_devider|clk_cnt[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.239      ; 0.869      ;
; 0.547 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_out     ; clk_in                            ; clk_in      ; 0.000        ; 0.039      ; 0.670      ;
; 0.548 ; freq_devider:freq_devider|clk_cnt[18] ; freq_devider:freq_devider|clk_cnt[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.237      ; 0.869      ;
; 0.549 ; freq_devider:freq_devider|clk_cnt[16] ; freq_devider:freq_devider|clk_cnt[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.237      ; 0.870      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_in ; Rise       ; clk_in                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|dig_out[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|dig_out[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|dig_out[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|dig_out[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|dig_out[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|sel_out[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|sel_out[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|sel_out[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_in ; Rise       ; seg7:seg7|sel_out[3]                  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[14] ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[15] ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[25] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[20] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[21] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[0]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[1]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[2]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[3]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[4]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[5]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|dig_out[6]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[0]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[1]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[2]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; seg7:seg7|sel_out[3]                  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[0]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[10] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[11] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[1]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[2]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[3]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[4]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[5]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[6]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[7]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[8]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[9]  ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[12] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[13] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[16] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[17] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[18] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[19] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[23] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_cnt[24] ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider:freq_devider|clk_out     ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[14]|clk          ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[15]|clk          ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[25]|clk          ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[20]|clk          ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[21]|clk          ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[22]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; clk_in~input|o                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[0]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[10]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[11]|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[1]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[2]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[3]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[4]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[5]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[6]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[7]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[8]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; freq_devider|clk_cnt[9]|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; seg7|dig_out[0]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; seg7|dig_out[1]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; seg7|dig_out[2]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_in ; Rise       ; seg7|dig_out[3]|clk                   ;
+--------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'freq_devider:freq_devider|clk_out'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[0]          ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[1]          ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[2]          ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter:up_counter|cnt[3]          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[0]|clk                 ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[1]|clk                 ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[2]|clk                 ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[3]|clk                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|inclk[0] ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out|q                ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|inclk[0] ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; freq_devider|clk_out~clkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[0]|clk                 ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[1]|clk                 ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[2]|clk                 ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; freq_devider:freq_devider|clk_out ; Rise       ; up_counter|cnt[3]|clk                 ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 4.796 ; 5.060 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 4.343 ; 4.538 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 3.279 ; 3.302 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 3.432 ; 3.476 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 3.446 ; 3.487 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 4.499 ; 4.711 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 4.796 ; 5.060 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 4.234 ; 4.357 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 4.832 ; 5.036 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 4.096 ; 3.980 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 4.832 ; 5.036 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 4.668 ; 4.882 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 3.699 ; 3.814 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 3.219 ; 3.241 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 4.274 ; 4.466 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 3.219 ; 3.241 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 3.366 ; 3.408 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 3.379 ; 3.418 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 4.423 ; 4.632 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 4.709 ; 4.967 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 4.137 ; 4.254 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 3.619 ; 3.731 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 3.997 ; 3.886 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 4.743 ; 4.942 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 4.586 ; 4.797 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 3.619 ; 3.731 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -3.272  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  clk_in                            ; -3.272  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  freq_devider:freq_devider|clk_out ; -0.467  ; 0.185 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                    ; -65.442 ; 0.0   ; 0.0      ; 0.0     ; -65.454             ;
;  clk_in                            ; -64.169 ; 0.000 ; N/A      ; N/A     ; -59.506             ;
;  freq_devider:freq_devider|clk_out ; -1.273  ; 0.000 ; N/A      ; N/A     ; -5.948              ;
+------------------------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 9.630 ; 9.638 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 8.637 ; 8.635 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 6.654 ; 6.624 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 7.019 ; 6.951 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 7.032 ; 6.982 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 8.890 ; 8.921 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 9.630 ; 9.638 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 8.735 ; 8.564 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 9.678 ; 9.601 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 8.207 ; 8.509 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 9.678 ; 9.601 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 9.236 ; 9.259 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 7.733 ; 7.597 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; dig_out[*]  ; clk_in     ; 3.219 ; 3.241 ; Rise       ; clk_in          ;
;  dig_out[0] ; clk_in     ; 4.274 ; 4.466 ; Rise       ; clk_in          ;
;  dig_out[1] ; clk_in     ; 3.219 ; 3.241 ; Rise       ; clk_in          ;
;  dig_out[2] ; clk_in     ; 3.366 ; 3.408 ; Rise       ; clk_in          ;
;  dig_out[3] ; clk_in     ; 3.379 ; 3.418 ; Rise       ; clk_in          ;
;  dig_out[4] ; clk_in     ; 4.423 ; 4.632 ; Rise       ; clk_in          ;
;  dig_out[5] ; clk_in     ; 4.709 ; 4.967 ; Rise       ; clk_in          ;
;  dig_out[6] ; clk_in     ; 4.137 ; 4.254 ; Rise       ; clk_in          ;
; sel_out[*]  ; clk_in     ; 3.619 ; 3.731 ; Rise       ; clk_in          ;
;  sel_out[0] ; clk_in     ; 3.997 ; 3.886 ; Rise       ; clk_in          ;
;  sel_out[1] ; clk_in     ; 4.743 ; 4.942 ; Rise       ; clk_in          ;
;  sel_out[2] ; clk_in     ; 4.586 ; 4.797 ; Rise       ; clk_in          ;
;  sel_out[3] ; clk_in     ; 3.619 ; 3.731 ; Rise       ; clk_in          ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; dig_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; dig_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; dig_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; dig_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; dig_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; dig_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; sel_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; sel_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; sel_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; sel_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; dig_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dig_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dig_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dig_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; dig_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; dig_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sel_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sel_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; sel_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; sel_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_in                            ; clk_in                            ; 689      ; 0        ; 0        ; 0        ;
; freq_devider:freq_devider|clk_out ; clk_in                            ; 28       ; 0        ; 0        ; 0        ;
; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 12       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_in                            ; clk_in                            ; 689      ; 0        ; 0        ; 0        ;
; freq_devider:freq_devider|clk_out ; clk_in                            ; 28       ; 0        ; 0        ; 0        ;
; freq_devider:freq_devider|clk_out ; freq_devider:freq_devider|clk_out ; 12       ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Feb 26 12:01:08 2023
Info: Command: quartus_sta Seg4bit_Counter -c Seg4bit_Counter
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Seg4bit_Counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
    Info (332105): create_clock -period 1.000 -name freq_devider:freq_devider|clk_out freq_devider:freq_devider|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.272             -64.169 clk_in 
    Info (332119):    -0.467              -1.273 freq_devider:freq_devider|clk_out 
Info (332146): Worst-case hold slack is 0.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.451               0.000 freq_devider:freq_devider|clk_out 
    Info (332119):     0.508               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.506 clk_in 
    Info (332119):    -1.487              -5.948 freq_devider:freq_devider|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.048
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.048             -56.143 clk_in 
    Info (332119):    -0.311              -0.834 freq_devider:freq_devider|clk_out 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 freq_devider:freq_devider|clk_out 
    Info (332119):     0.468               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.506 clk_in 
    Info (332119):    -1.487              -5.948 freq_devider:freq_devider|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.859
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.859             -10.890 clk_in 
    Info (332119):     0.349               0.000 freq_devider:freq_devider|clk_out 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 freq_devider:freq_devider|clk_out 
    Info (332119):     0.204               0.000 clk_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.219 clk_in 
    Info (332119):    -1.000              -4.000 freq_devider:freq_devider|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4640 megabytes
    Info: Processing ended: Sun Feb 26 12:01:09 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


