<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:10.1910</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0029941</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2024.04.19</openDate><openNumber>10-2024-0051000</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3208</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 복수의 화소, 상기 복수의 화소에 접속된 데이터 라인 및 게이트 라인을 포함하는 표시 영역, 상기 표시 영역의 주변에 배치된 비표시 영역, 상기 비표시 영역의 일측에 배치된 패드부, 상기 패드부에 접속되어 게이트 제어 신호를 공급하는 게이트 제어 라인, 상기 패드부에 접속되어 구동 전압을 공급하는 구동 전압 라인, 상기 게이트 제어 라인에 접속된 정전기 방지 회로, 상기 게이트 제어 라인으로부터 수신된 게이트 제어 신호를 기초로 게이트 신호를 생성하여 상기 게이트 라인에 공급하는 스캔 구동부, 및 상기 구동 전압 라인과 일체로 형성되어 상기 정전기 방지 회로의 상부를 덮는 차폐층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 화소, 상기 복수의 화소에 접속된 데이터 라인 및 게이트 라인을 포함하는 표시 영역;상기 표시 영역의 주변에 배치된 비표시 영역;상기 비표시 영역의 일측에 배치된 패드부;상기 패드부에 접속되어 게이트 제어 신호를 공급하는 게이트 제어 라인;상기 패드부에 접속되어 구동 전압을 공급하는 구동 전압 라인;상기 게이트 제어 라인에 접속된 정전기 방지 회로;상기 게이트 제어 라인으로부터 수신된 게이트 제어 신호를 기초로 게이트 신호를 생성하여 상기 게이트 라인에 공급하는 스캔 구동부; 및상기 구동 전압 라인과 일체로 형성되어 상기 정전기 방지 회로의 상부를 덮는 차폐층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 정전기 방지 회로는 산화물 기반의 반도체 영역을 포함하는 트랜지스터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 차폐층은 상기 트랜지스터의 반도체 영역과 중첩하지 않는 복수의 홀을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 패드부에 접속되어 저전위 전압을 공급하는 저전위 라인을 더 포함하고,상기 차폐층은 상기 저전위 라인과 일체로 형성되어 상기 정전기 방지 회로의 상부를 덮는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 패드부에 접속되어 게이트 하이 전압을 공급하는 게이트 하이 전압 라인;상기 패드부에 접속되어 제1 게이트 로우 전압을 공급하는 제1 게이트 로우 전압 라인; 및상기 패드부에 접속되어 상기 제1 게이트 로우 전압보다 낮은 제2 게이트 로우 전압을 공급하는 제2 게이트 로우 전압 라인을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 정전기 방지 회로는,상기 게이트 하이 전압 라인 및 상기 게이트 제어 라인 사이에 접속된 제1 트랜지스터;상기 게이트 제어 라인 및 상기 제1 게이트 로우 전압 라인 사이에 접속된 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극 및 상기 게이트 제어 라인 사이에 접속된 제1 저항 라인; 및상기 제2 트랜지스터의 게이트 전극 및 상기 제1 게이트 로우 전압 라인 사이에 접속된 제2 저항 라인을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 트랜지스터는 상기 제2 게이트 로우 전압 라인에 전기적으로 연결되어 상기 제1 트랜지스터의 반도체 영역과 중첩하는 제1 바이어스 전극을 포함하고,상기 제2 트랜지스터는 상기 제2 게이트 로우 전압 라인에 전기적으로 연결되어 상기 제2 트랜지스터의 반도체 영역과 중첩하는 제2 바이어스 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제5 항에 있어서,상기 차폐층은 상기 게이트 하이 전압 라인, 상기 제1 및 제2 게이트 로우 전압 라인 각각의 일부와 중첩하고,상기 차폐층의 복수의 홀은 상기 게이트 하이 전압 라인, 상기 제1 및 제2 게이트 로우 전압 라인 각각의 다른 일부와 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 패드부에 전기적으로 연결되어 직류 전압을 공급하는 직류 전극;상기 패드부에 전기적으로 연결되어 테스트 게이트 신호를 공급하는 테스트 신호 라인; 및상기 테스트 게이트 신호를 기초로 상기 직류 전압을 상기 데이터 라인에 공급하는 테스트 트랜지스터를 더 포함하고,상기 직류 전극은 상기 테스트 트랜지스터의 반도체 영역과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 테스트 트랜지스터는,상기 직류 전극과 중첩하고, 상기 직류 전극과 전기적으로 연결되는 드레인 전극;테스트 게이트 신호를 수신하고, 상기 테스트 트랜지스터의 반도체 영역과 중첩하는 게이트 전극; 및상기 데이터 라인과 전기적으로 연결되는 소스 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 기판;상기 기판 상에 배치된 복수의 화소, 상기 복수의 화소에 접속된 데이터 라인 및 게이트 라인을 포함하는 표시 영역;상기 표시 영역의 주변에 배치된 비표시 영역;상기 비표시 영역의 일측에 배치된 패드부;상기 패드부에 접속되어 게이트 제어 신호를 공급하는 게이트 제어 라인;상기 게이트 제어 라인에 접속되어 트랜지스터 및 저항 라인을 포함하는 정전기 방지 회로;상기 패드부에 접속되어 구동 전압을 공급하는 구동 전압 라인; 및상기 구동 전압 라인과 일체로 형성되어 상기 트랜지스터 및 상기 저항 라인과 중첩하는 차폐층을 포함하고,상기 트랜지스터의 바이어스 전극은 상기 기판 상의 제1 금속층에 배치되고, 상기 트랜지스터의 반도체 영역은 상기 제1 금속층 상의 액티브층에 배치되며, 상기 트랜지스터의 게이트 전극은 상기 액티브층 상의 제2 금속층에 배치되고, 상기 저항 라인은 상기 제2 금속층 상의 제3 금속층에 배치되며, 상기 게이트 제어 라인은 상기 제3 금속층 상의 제4 금속층에 배치되고, 상기 구동 전압 라인 및 상기 차폐층은 상기 제4 금속층 상의 제5 금속층에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 트랜지스터는 산화물 기반의 반도체 영역을 포함하고,상기 차폐층은 상기 트랜지스터의 반도체 영역과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 차폐층은 상기 트랜지스터의 반도체 영역과 중첩하지 않는 복수의 홀을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 제5 금속층에 배치되어 상기 패드부에 접속되고, 저전위 전압을 공급하는 저전위 라인을 더 포함하고,상기 차폐층은 상기 저전위 라인과 일체로 형성되어 상기 정전기 방지 회로의 상부를 덮는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제11 항에 있어서,상기 패드부에 접속되어 게이트 하이 전압을 공급하는 게이트 하이 전압 라인;상기 패드부에 접속되어 제1 게이트 로우 전압을 공급하는 제1 게이트 로우 전압 라인; 및상기 패드부에 접속되어 상기 제1 게이트 로우 전압보다 낮은 제2 게이트 로우 전압을 공급하는 제2 게이트 로우 전압 라인을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 게이트 하이 전압, 상기 제1 및 제2 게이트 로우 전압 라인 각각은 상기 제4 금속층에 배치되어 상기 패드부에 접속되는 수직부, 및 상기 제2 금속층에 배치되어 상기 정전기 방지 회로에 접속되는 수평부를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서,상기 차폐층은 상기 게이트 하이 전압 라인, 상기 제1 및 제2 게이트 로우 전압 라인 각각의 일부와 중첩하고,상기 차폐층의 복수의 홀은 상기 게이트 하이 전압 라인, 상기 제1 및 제2 게이트 로우 전압 라인 각각의 다른 일부와 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 복수의 화소, 상기 복수의 화소에 접속된 데이터 라인 및 게이트 라인을 포함하는 표시 영역;상기 표시 영역의 주변에 배치된 비표시 영역;상기 비표시 영역의 일측에 배치된 패드부;상기 패드부에 전기적으로 연결되어 직류 전압을 공급하는 직류 전극;상기 패드부에 전기적으로 연결되어 테스트 게이트 신호를 공급하는 테스트 신호 라인; 및상기 테스트 게이트 신호를 기초로 상기 직류 전압을 상기 데이터 라인에 공급하는 테스트 트랜지스터를 포함하고,상기 직류 전극은 상기 테스트 트랜지스터의 반도체 영역과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 테스트 트랜지스터는,상기 직류 전극과 중첩하고, 상기 직류 전극과 전기적으로 연결되는 드레인 전극;테스트 게이트 신호를 수신하고, 상기 테스트 트랜지스터의 반도체 영역과 중첩하는 게이트 전극; 및상기 데이터 라인과 전기적으로 연결되는 소스 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 직류 전극은 제1 방향으로 연장되는 수평부, 및 상기 수평부로부터 연장되어 상기 테스트 트랜지스터의 반도체 영역과 중첩하는 수직부를 포함하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Hae Min</engName><name>김혜민</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SEO, Young Wan</engName><name>서영완</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Geun Ho</engName><name>이근호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>CHUNG, Kyung Hoon</engName><name>정경훈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.10.11</priorityApplicationDate><priorityApplicationNumber>1020220130084</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.03.07</receiptDate><receiptNumber>1-1-2023-0260275-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230029941.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d5cd3db0349deb551ad74630a64dd7d17c7598eee560e9a9d53694cf5eed953f67509b93ac5fecf669bdccd65fc6d2901b27866622021dfb</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd221ef5562b82aeb27e24a55199916aff1783af650357c05268334da04cbe73dfbd86948ddb3cc14d6b7a59d6396b8eded3b5cabe797647d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>