{"patent_id": "10-2023-0121871", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0039122", "출원번호": "10-2023-0121871", "발명의 명칭": "계단형 전하 주입 멤커패시터", "출원인": "한국과학기술원", "발명자": "최신현"}}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 전극;상기 제1 전극 상의 제1 유전체층;상기 제1 유전체층 상의 제2 유전체층;상기 제2 유전체층 상의 전하 저장층;상기 전하 저장층 상의 제3 유전체층; 및상기 제3 유전체층 상의 제2 전극을 포함하고,상기 제1 유전체층은 상기 제2 유전체층과 조성이 다르며, AxOyNz의 화학식으로 표현되고,상기 제2 유전체층은 BuOvNw의 화학식으로 표현되며,A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고,u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수인 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 제1 유전체층의 질소(N) 도핑 농도는 상기 제2 유전체층의 질소(N) 도핑 농도보다 높은멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, z는 w보다 큰 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 제1 유전체층의 에너지 밴드의 가전자대가 상기 제2 유전체층의 에너지 밴드의 가전자대이상인 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 제1 유전체층의 에너지 밴드의 전도대가 상기 제2 유전체층의 에너지 밴드의 전도대 이하인 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 제3 유전체층은 Hf, Ta, Nb, Ti, Zr, 및 Al 중 적어도 하나를 포함하는 산화물을 포함하는 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 제1 유전체층은 NbxOyNz를 포함하고,상기 제2 유전체층은 TauOvNw를 포함하고,상기 제3 유전체층은 HfnOm를 포함하며,n 및 m은 1≤n 및 0≤m를 만족하는 실수인 멤커패시터.공개특허 10-2025-0039122-3-청구항 8 제1항에 있어서, z 및 w는, 상기 제1 전극 및 상기 제2 전극에 인가되는 전압에 따라 상기 제1 전극의 전자 및정공 중 적어도 하나가 상기 제1 유전체층 및 상기 제2 유전체층을 거쳐 상기 전하 저장층으로 열전자 방출(thermionic emission)에 의해 이동하도록 조절된 것인 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, z 및 w는, 상기 제2 전극에 설정(set) 전압을 인가하였을 때, 상기 제1 전극 내의 전자가 상기제1 유전체층 및 상기 제2 유전체층을 거쳐 상기 전하 저장층으로 열전자 방출에 의해 이동하도록 조절된 것인멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서, z 및 w는, 상기 제2 전극에 리셋(reset) 전압을 인가하였을 때, 상기 제1 전극 내의 정공이 상기 제1 유전체층 및 상기 제2 유전체층을 거쳐 상기 전하 저장층으로 열전자 방출에 의해 이동하도록 조절된 것인 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서, 상기 제1 전극 및 상기 제2 전극은 금속, 금속 합금, 금속 화합물, 전도성으로 도핑된 반도체물질을 포함하는 전도성 물질 중 적어도 하나를 포함하는 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서, 상기 제1 전극은고농도로 도핑된 실리콘을 포함하는 제1a 전극층; 및상기 제1a 전극층 상에 배치되며 상기 제1a 전극층보다 저농도로 도핑된 실리콘을 포함하는 제1b 전극층을 포함하는 멤커패시터."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "서로 교차하여 배열되는 복수의 행 라인 및 복수의 열 라인;상기 복수의 행 라인 및 상기 복수의 열 라인에 각각 연결된 복수의 제1항에 따른 멤커패시터; 및상기 복수의 멤커패시터 각각에 신호를 인가하는 제어 로직을 포함하는 메모리 어레이."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제12항에 있어서, 상기 제어 로직은, 프로그래밍 또는 소거 작업에서, 상기 복수의 제1항의 멤커패시터 중 선택된 멤커패시터에 연결된 제1 행 라인에는 제1 전압을 그리고 제1 열 라인에는 0 V의 전압을 인가하고, 나머지행 라인에는 제2 전압을 그리고 나머지 열 라인에는 제3 전압을 인가하며,상기 제3 전압의 절대값은 상기 제1 전압의 절대값보다 작고 상기 제2 전압의 절대값보다 큰 메모리 어레이."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제12항에 있어서, 상기 제어 로직은, 상기 복수의 행 라인에 펄스 신호를 인가하고, 상기 열 라인에서 출력되는전하량의 변화를 기초로 MAC 연산을 수행하는 메모리 어레이."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "기판;상기 기판 상에 교번하여 배치된 적어도 하나의 절연층 및 적어도 하나의 금속층;상기 적어도 하나의 절연층 및 상기 적어도 하나의 금속층을 관통하여 상기 기판에 수직으로 배치되는 제1 전극상기 제1 전극을 둘러싸는 제1 유전체층;공개특허 10-2025-0039122-4-상기 제1 유전체층을 둘러싸는 제2 유전체층; 상기 제2 유전체층을 둘러싸는 전하 저장층; 및상기 저하 저장층을 둘러싸는 제3 유전체층을 포함하고,상기 제1 유전체층은 AxOyNz의 화학식으로 표현되고,상기 제2 유전체층은 BuOvNw의 화학식으로 표현되며,A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고,u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수인 수직형 메모리 장치."}
{"patent_id": "10-2023-0121871", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제1 기판;상기 제1 기판 상에 이격되어 배치되는 복수의 제1 적층체;상기 복수의 제1 적층체 상에 배치되는 제1 커버 절연층;상기 제1 커버 절연층 상에 배치되는 제2 기판;상기 제2 기판 상에 이격되어 배치되는 복수의 제2 적층체; 및상기 복수의 제2 적층체 상에 배치되는 제2 커버 절연층을 포함하고,상기 제1 적층체 및 상기 제2 적층체는 각각 제1 유전체층;상기 제1 유전체층 상의 제2 유전체층;상기 제2 유전체층 상의 전하 저장층;상기 전하 저장층 상의 제3 유전체층; 및상기 제2 유전체층 상의 제2 전극을 포함하고, 상기 제1 유전체층은 AxOyNz의 화학식으로 표현되고,상기 제2 유전체층은 BuOvNw의 화학식으로 표현되며,A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고,x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고,u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수이며,상기 제1 기판 및 상기 제2 기판은 각각 텔루륨(Te), 안티모니(Sb), 및 저마늄(Ge) 중 적어도 하나를 포함하는적층형 메모리 장치."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명에 따른 멤커패시터는 제1 전극; 상기 제1 전극 상의 제1 유전체층; 상기 제1 유전체층 상의 제2 유전체 층; 상기 제2 유전체층 상의 전하 저장층; 상기 전하 저장층 상의 제3 유전체층; 및 상기 제3 유전체층 상의 제2 전극을 포함하고, 상기 제1 유전체층은 상기 제2 유전체층과 조성이 다르며, AxOyNz의 화학식으로 표현되고, 상기 제2 유전체층은 BuOvNw의 화학식으로 표현되며, A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고, u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수이다."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 계단형 전하 주입 멤커패시터에 관한 것으로, 보다 상세하게는, 멤커패시터의 유전체층에 질소 도핑 을 함으로써 동작 전압 저하, 소모 전력 감소, 커패시턴스 최소값 대비 최대값의 비율 향상, 열화 방지, 및 내 구성 개선 등의 이점을 달성할 수 있는 계단형 전하 주입 멤커패시터에 관한 것이다."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "메모리 소자는 크게 휘발성 메모리, 비휘발성 메모리로 나뉠 수 있다. 가장 대표적인 휘발성 메모리로는 DRAM, 비휘발성 메모리로는 플래시 메모리가 있다. DRAM은 빠른 동작속도가 장점이지만 비휘발성 메모리이기 때문에 지속적인 메모리 리프레시(refresh)가 필요하다. 플래시 메모리의 경우에는 집적도가 우수하고 비휘발성이라는 장점이 있지만 동작속도가 느리며 소자의 내구성(내구성)이 좋지 않아 데이터를 쓰고 지우는 횟수에 제한이 있 다. 따라서 현재의 메모리 소자들의 단점들을 극복하기 위해 새로운 형태의 차세대 메모리소자들이 연구되고 있 으며, 그 중 저전력 특성과 에너지 효율성을 모두 갖춘 멤커패시터가 주목받고 있다. 멤커패시터는 차세대 비휘 발성 메모리 뿐만 아니라 효율적인 인공지능 하드웨어를 위한 뉴로모픽 컴퓨팅 시스템의 시냅스 소자로 활용될 수 있어 그 가치가 더욱 크다. 기존 메모리 소자들은 충전된 전하량, 저항 값의 변화 등을 활용하여 정보를 저장하였다. 반면, 멤커패시터는 소자의 커패시턴스 값을 변경하여 정보를 저장한다. 저항이나 전하량을 통해 정보를 저장하면 누설전류가 발생 하며 아무 동작을 하지 않을 때에도 전력 소모가 일어나며, 이렇게 소모되는 전력을 정전 전력(static power)이 라고 일컫는다. 그러나, 멤커패시터를 이용하는 경우 누설전류가 전혀 존재하지 않으며, 따라서 정전 전력 문제 로부터 자유롭다. 따라서, 멤커패시터를 이용하면 초저전력에서 정보를 쓰고 지우고 읽을 수 있다. 상용화된 기 존의 메모리 소자들은 많은 전력소비와 발열이 항상 문제시되고 있다. 앞으로 인공지능과 IoT 기술의 발전으로 더욱 많은 양의 데이터가 양산될 것을 생각했을 때, 초저전력 메모리소자는 필수적으로 개발되어야 할 분야이며 그런 의미에서 멤커패시터의 필요성은 더욱 강조된다. 또한, 멤커패시터는 차세대 메모리 뿐만 아니라 에너지 효율적인 인공지능 하드웨어를 위한 뉴로모픽 컴퓨팅 시 스템에 사용될 수 있다. 멤커패시터를 어레이 구조로 형성한 경우, MAC(multiply and accumulation) 연산, 컨볼 루션 연산과 같은 인공지능에 필수적이며 연산량이 큰 계산을 메모리 소자 자체에서 빠르게 처리할 수 있다. 현 재 인공지능은 CPU, GPU를 기반으로 하는 폰 노이만 컴퓨터 아키텍쳐를 사용하기 때문에 데이터를 저장하고 처 리하는 공간이 구분되어 빅데이터를 처리함에 있어서 데이터 병목현상이 발생하여 데이터를 효율적으로 처리할 수 없다. 따라서 인공지능 알고리즘에 맞는 인공지능 컴퓨팅 하드웨어가 필요한데 기존의 CMOS 기반으로 이것을 구현하기에는 집적도의 한계와 많은 전력소비의 문제점을 가지기 때문에 이를 대체할 수 있는 새로운 소자들이 연구되고 있다. CMOS 기반의 시냅스는 8개 이상의 트랜지스터가 필요한 것에 반해, 멤커패시터는 단일소자 하나 로 하나의 시냅스 기능을 구현할 수 있기 때문에 초저전력의 뉴로모픽 컴퓨팅 하드웨어를 구현할 수 있다. 멤커패시터를 실제로 뉴로모픽 시냅스 소자로 활용하기 위해서는 다음과 같은 조건들을 만족해야 한다. 1) 지속 적으로 학습하고 동작할 수 있는 높은 지속성 또는 내구성(endurance)이 보장되어야 한다. 2) 비휘발성 특성을 지녀 정보의 손실이 없도록 해야 한다. 3) 낮은 동작 전압을 통해 주변회로를 줄이고 전력소모량을 줄여야 한다. 4) 큰 최소값 대비 최대값의 비율(on-off ratio)를 가져 충분한 아날로그 상태를 확보해야 한다. 5) 높은 정확도의 인공지능 모델링을 위한 선형적인 커패시턴스 가중치 업데이트가 가능해야 한다. 멤커패시터를 구현하 기 위해서 아래와 같이 크게 세 가지 방법들이 시도되었지만 아직 개선되어야 할 많은 문제점들을 가지고 있다. 가장 많이 사용되는 방법은 강유전체(ferroelectric material)의 분극을 이용하는 방법이다. 이 방법은 균일성 과 안정성 모두 좋지만 정보가 쓰여진 상태와 지워진 상태(최소값 대비 최대값의 비율)의 비가 1.3을 넘지 못하 고 매우 작아서 각 상태의 구분이 어렵다는 단점이 있다. 다른 방법으로는 산소 이온의 트래핑(trap)을 이용하 는 방법이 있다. 이 경우에도 역시 낮은 최소값 대비 최대값의 비율이 문제이다. 마지막으로 플래시 메모리처럼 전하 저장(charge storage)을 기반으로 하는 방법이 있지만 이는 FN 터널링(Fowler Nerdheim Tunnerling)을 통 하여 전자를 주입하기 때문에, 고에너지의 전자가 박막 특성을 열화하여 내구성 문제에 직면한다. 도 1은 종래의 멤커패시터의 구조를 개략적으로 도시하는 다이어그램이다. 종래의 멤커패시터는 제1 전극층, 제1 전극층 상의 제1 산화물층, 제1 산화물층 상의 전하 저장층(CSL, charge storage layer), 전하 저장층 상의 제2 산화물층, 및 제2 산화물층 상의 제2 전극층을 포함한다. 여기서, 제1 및 제2 산화물층(20, 40)은 SiO2 또는 Si3N4를 포함할 수 있다. 이러한 전하 저장 기반 멤커패시터는 뉴로모픽 시냅스 소자로 사용하기에 여러 문제점을 가지고 있다. 먼저 유전율이 낮은 SiO2, Si3N4와 같은 물질을 사용하게 되면 실리콘(Si)의 공핍영역의 크기가 바뀐다고 해도 커패시 턴스의 변화를 이끌어 내기 힘들다. 직렬로 연결된 커패시터는 가장 작은 커패시턴스가 지배적이기 때문이다. 또한 전자를 주입하고 지우는 과정에서 도 3과 같이 FN 터널링을 이용하기 때문에 동작전압이 매우 크고, 이는 여러 전압 레벨 컨버터와 큰 면적의 주변회로를 요구하게 된다. 따라서 주변회로와 소자에서 소비되는 전력이 커지게 되어 전력 효율이 핵심인 멤커패시터의 장점이 무색하다. 또한, FN 터널링을 이용하기 때문에 전자가 한 번에 주입되기 때문에 커패시턴스 변화가 급격하게 이루어진다. 이는 점진적으로 가중치를 업데이트하면서 학습 을 해야하는 뉴로모픽 시냅스소자로 활용하기에 적절하지 않다. 가장 심각한 문제는 플래시 메모리와 같이 고에너지의 전자가 박막 특성을 열화하여 내구성 문제에 직면하여 뉴로모픽 시냅스 소자로 활용하기 무리가 있다."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본발명에서는 동작 전압 저하, 소모 전력 감소, 커패시턴스 최소값 대비 최대값의 비율 향상, 열화 방지, 및 내 구성 개선 등의 이점을 달성할 수 있는 계단형 전하 주입 멤커패시터를 제공하는 것을 목적으로 한다. 본 발명에서는 계단층을 이용한 전자와 정공의 열전자 방출을 통해 뉴로모픽 시냅스로써 기존의 전하 저장 기반 멤커패시터의 여러 문제점을 개선하는 새로운 형태의 멤커패시터를 제안한다."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 멤커패시터는 제1 전극; 상기 제1 전극 상의 제1 유전체층; 상기 제1 유전체층 상 의 제2 유전체층; 상기 제2 유전체층 상의 전하 저장층; 상기 전하 저장층 상의 제3 유전체층; 및 상기 제3 유 전체층 상의 제2 전극을 포함하고, 상기 제1 유전체층은 상기 제2 유전체층과 조성이 다르며, AxOyNz의 화학식으 로 표현되고, 상기 제2 유전체층은 BuOvNw의 화학식으로 표현되며, A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으 로 이루어진 그룹에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고, u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수이다. 일부 실시예에서, 상기 제1 유전체층의 질소(N) 도핑 농도는 상기 제2 유전체층의 질소(N) 도핑 농도보다 높을 수 있다. 일부 실시예에서, z는 w보다 클 수 있다. 일부 실시예에서, 상기 제1 유전체층의 에너지 밴드의 가전자대가 상기 제2 유전체층의 에너지 밴드의 가전자대 이상일 수 있다. 일부 실시예에서, 상기 제1 유전체층의 에너지 밴드의 전도대가 상기 제2 유전체층의 에너지 밴드의 전도대 이 하일 수 있다. 일부 실시예에서, 상기 제3 유전체층은 Hf, Ta, Nb, Ti, Zr, 및 Al 중 적어도 하나를 포함하는 산화물을 포함할 수 있다. 일부 실시예에서, 상기 제1 유전체층은 NbxOyNz를 포함하고, 상기 제2 유전체층은 TauOvNw를 포함하고, 상기 제3 유전체층은 HfnOm를 포함하며, n 및 m은 1≤n 및 0≤m를 만족하는 실수일 수 있다. 일부 실시예에서, z 및 w는, 상기 제1 전극 및 상기 제2 전극에 인가되는 전압에 따라 상기 제1 전극의 전자 및 정공 중 적어도 하나가 상기 제1 유전체층 및 상기 제2 유전체층을 거쳐 상기 전하 저장층으로 열전자 방출 (thermionic emission)에 의해 이동하도록 조절된 것일 수 있다. 일부 실시예에서, z 및 w는, 상기 제2 전극에 설정(set) 전압을 인가하였을 때, 상기 제1 전극 내의 전자가 상 기 제1 유전체층 및 상기 제2 유전체층을 거쳐 상기 전하 저장층으로 열전자 방출에 의해 이동하도록 조절된 것 일 수 있다. 일부 실시예에서, z 및 w는, 상기 제2 전극에 리셋(reset) 전압을 인가하였을 때, 상기 제1 전극 내의 정공이 상기 제1 유전체층 및 상기 제2 유전체층을 거쳐 상기 전하 저장층으로 열전자 방출에 의해 이동하도록 조절된 것일 수 있다. 일부 실시예에서, 상기 제1 전극 및 상기 제2 전극은 금속, 금속 합금, 금속 화합물, 전도성으로 도핑된 반도체 물질을 포함하는 전도성 물질 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 제1 전극은 고농도로 도핑된 실리콘을 포함하는 제1a 전극층; 및 상기 제1a 전극층 상에 배치되며 상기 제1a 전극층보다 저농도로 도핑된 실리콘을 포함하는 제1b 전극층을 포함할 수 있다. 본 발명의 일 실시예에 따른 메모리 어레이는 서로 교차하여 배열되는 복수의 행 라인 및 복수의 열 라인; 상기 복수의 행 라인 및 상기 복수의 열 라인에 각각 연결된 복수의 제1항에 따른 멤커패시터; 및 상기 복수의 멤커 패시터 각각에 신호를 인가하는 제어 로직을 포함한다.일부 실시예에서, 상기 제어 로직은, 프로그래밍 또는 소거 작업에서, 상기 복수의 제1항의 멤커패시터 중 선택 된 멤커패시터에 연결된 제1 행 라인에는 제1 전압을 그리고 제1 열 라인에는 0 V의 전압을 인가하고, 나머지 행 라인에는 제2 전압을 그리고 나머지 열 라인에는 제3 전압을 인가하며, 상기 제3 전압의 절대값은 상기 제1 전압의 절대값보다 작고 상기 제2 전압의 절대값보다 클 수 있다. 일부 실시예에서, 상기 제어 로직은, 상기 복수의 행 라인에 펄스 신호를 인가하고, 상기 열 라인에서 출력되는 전하량의 변화를 기초로 MAC 연산을 수행할 수 있다. 본 발명의 일 실시예에 따른 수직형 메모리 장치는 기판; 상기 기판 상에 교번하여 배치된 적어도 하나의 절연 층 및 적어도 하나의 금속층; 상기 적어도 하나의 절연층 및 상기 적어도 하나의 금속층을 관통하여 상기 기판 에 수직으로 배치되는 제1 전극; 상기 제1 전극을 둘러싸는 제1 유전체층; 상기 제1 유전체층을 둘러싸는 제2 유전체층; 상기 제2 유전체층을 둘러싸는 전하 저장층; 및 상기 저하 저장층을 둘러싸는 제3 유전체층을 포함하 고, 상기 제1 유전체층은 AxOyNz의 화학식으로 표현되고, 상기 제2 유전체층은 BuOvNw의 화학식으로 표현되며, A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고, u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수이다. 본 발명의 일 실시예에 따른 적층형 메모리 장치는 제1 기판; 상기 제1 기판 상에 이격되어 배치되는 복수의 제 1 적층체; 상기 복수의 제1 적층체 상에 배치되는 제1 커버 절연층; 상기 제1 커버 절연층 상에 배치되는 제2 기판; 상기 제2 기판 상에 이격되어 배치되는 복수의 제2 적층체; 및 상기 복수의 제2 적층체 상에 배치되는 제 2 커버 절연층을 포함하고, 상기 제1 적층체 및 상기 제2 적층체는 각각 제1 유전체층; 상기 제1 유전체층 상의 제2 유전체층; 상기 제2 유전체층 상의 전하 저장층; 상기 전하 저장층 상의 제3 유전체층; 및 상기 제2 유전체 층 상의 제2 전극을 포함하고, 상기 제1 유전체층은 AxOyNz의 화학식으로 표현되고,상기 제2 유전체층은 BuOvNw의 화학식으로 표현되며, A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이 고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고, u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실 수이며, 상기 제1 기판 및 상기 제2 기판은 각각 텔루륨(Te), 안티모니(Sb), 및 저마늄(Ge) 중 적어도 하나를 포함한다."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따른 계단형 전하 주입 멤커패시터는 동작 전압 저하, 소모 전력 감소, 커패시턴스 최소값 대비 최대 값의 비율 향상, 열화 방지, 및 내구성 개선 등의 이점을 달성할 수 있다."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면들은 개략적이고 축척에 맞게 도시되지 않았다는 것을 일러둔다. 도면에 있는 부분들의 상대적인 치수 및 비율은 도면에서의 명확성 및 편의를 위해 그 크기에 있어 과장되거나 축소되어 도시되었으며 임의의 치수는 단 지 예시적인 것이지 한정적인 것은 아니다. 그리고 둘 이상의 도면에 나타나는 동일한 구조물, 요소 또는 부품 에는 동일한 참조 부호가 유사한 특징을 나타내기 위해 사용된다. 본 발명의 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형이 예상된 다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함 한다. 또한, 본 명세서에서 사용되는 모든 기술적 용어들 및 과학적 용어들은, 달리 정의되지 않는 한, 본 발명이 속 하는 기술 분야에서 통상의 지식을 가진 자에게 일반적으로 이해되는 의미를 가진다. 본 명세서에 사용되는 모 든 용어들은 본 발명을 더욱 명확히 설명하기 위한 목적으로 선택된 것이며 본 발명에 따른 권리범위를 제한하 기 위해 선택된 것이 아니다. 또한, 본 명세서에서 사용되는 '포함하는', '구비하는', '갖는' 등과 같은 표현은, 해당 표현이 포함되는 어구 또는 문장에서 달리 언급되지 않는 한, 다른 실시예를 포함할 가능성을 내포하는 개방형 용어(open-ended terms)로 이해되어야 한다. 또한, 본 명세서에서 기술된 단수형의 표현은 달리 언급하지 않는 한 복수형의 의미를 포함할 수 있으며, 이는 청구범위에 기재된 단수형의 표현에도 마찬가지로 적용된다. 도 2는 본 발명의 일 실시예에 따른 멤커패시터의 구조를 개략적으로 도시하는 다이어그램이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 멤커패시터는 제1 전극, 제1 전극 상의 제1 유전체 층, 제1 유전체층 상의 제2 유전체층, 제2 유전체층 상의 전하 저장층(CSL, 전하 저장 layer), 전하 저장층 상의 제3 유전체층, 및 제3 유전체층 상의 제2 전극을 포함할 수 있다. 여기서, 제1 유전체층은 계단층(stair layer)이라고도 지칭되고, 제2 유전체층은 주입층 (injection layer)이라고도 지칭되며, 전하 저장층은 저장층(storage layer)라고도 지칭된다. 따라서, 본 발명의 일 실시예에 따른 멤커패시터는 SISCAP(stair layer-injection layer-storage layer capacitor)라고 도 지칭된다. 그러나 본 발명의 멤커패시터가 이에 한정되는 것은 아니며, 각각의 구성요소, 즉 각각의 층 사이에 다른 층이 추가적으로 배치될 수도 있다. 또한, 본 명세서에서, 제3 유전체층은 차단층(blocking layer)이라고도 지칭될 수 있다. 제1 전극은 금속, 금속 합금, 금속 화합물, 전도성으로 도핑된 반도체 물질 등을 포함하는 전도성 물질 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 전극은 도핑된 반도체를 포함할 수 있다. 일 예에서, 제1 전극은 p-타입으로 도핑된 실리콘층일 수 있다. 예를 들어, 제1 전극은 실리콘에 예를 들어 3족 원소 인 B, Al, Ga 등을 도핑한 실리콘층일 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 제 1 전극은 n-타입으로 도핑된 실리콘층일 수도 있다. 일 실시예에서, 제1 전극은 제1a 전극층 및 제1a 전극층 상에 배치되는 제1b 전극층을 포함할 수 있다. 제1a 전극층은, 제1b 전극층보다 고농도로 도핑될 수 있다. 일 예에서, 제1a 전극층은 고농도로 도핑된 p-타입 실리콘층일 수 있고, 제1b 전극층은 저농도로 도핑된 p-타입 실리콘층일 수 있지 만, 본 발명의 실시예가 이에 한정되는 것은 아니다. 제1a 전극층과 제1b 전극층의 도펀트는 동일할수도 있고, 다를 수도 있다. 제1 유전체층이 제1 전극 상에 배치된다. 제1 유전체층은 유전체 물질 및/또는 절연체 물질을 포함할 수 있다. 일 실시예에서, 제1 유전체층은 질소(N)로 도핑된 물질을 포함할 수 있다. 제1 유전체층 은 산화물, 질화물 및 질산화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 유전체층은 질산 화 금속을 포함할 수 잇다. 일 실시예에서, 제1 유전체층은 하프늄(Hf), 탄탈럼(Ta), 나이오븀(Nb), 티타 늄(Ti), 지르코늄(Zr), 및 알루미늄(Al)으로 이루어진 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 그러 나, 본 발명의 실시예가 이에 한정되는 것은 아니며 제1 유전체층은 Hf, Ta, Nb, Ti, Zr, 및 Al 외의 다른 물질을 포함하는 유전체 물질을 포함할 수 있다. 일 예에서, 제1 유전체층은 SiO2 및 Si3N4보다 높은 유전 상수를 갖는 물질을 포함할 수 있다. 예를 들어, 제1 유전체층은 질소로 도핑된 HfO2, Ta2O5, Nb2O5, TiO2, ZrO2 등의 고유전체(high-k) 물질 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 유전체층은 HfOxNy, TaOxNy, NbOxNy, TiOxNy, ZrOxNy 등의 고유전체 질산화 물질을 포함할 수 있다. 일 실시예에서, 제1 유전체층은 AxOyNz의 화학식 1로 표현될 수 있다. 화학식 1에서, A는 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수 일 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 유전체층은 NbxOyNz로 표현 될 수 있고, 여기서 1≤x≤3, 1≤y≤5, 및 0<z≤5일 수 있고, 구체적으로, x=2, 4≤y≤5, 및 0<z≤1일 수 있다. 예를 들어, 제1 유전체층의 전자 친화도(electron affinity)는 -10 eV 내지 -0.1 eV, 예를 들어 약 -3.9 eV일 수 있다. 제2 유전체층이 제1 유전체층 상에 배치된다. 제2 유전체층은 유전체 물질 및/또는 절연체 물질 을 포함할 수 있다. 일 실시예에서, 제2 유전체층은 질소(N)로 도핑된 물질을 포함할 수 있다. 제2 유전체 층은 산화물, 질화물 및 질산화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 유전체층은 질 산화 금속 또는 산화 금속을 포함할 수 잇다. 일 실시예에서, 제2 유전체층은 Hf, Ta, Nb, Ti, Zr, 및 Al 으로 이루어진 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며 제2 유전체층은 Hf, Ta, Nb, Ti, Zr, 및 Al 외의 다른 물질을 포함하는 유전체 물질을 포함할 수 있다. 일 예에서, 제2 유전체층은 SiO2 및 Si3N4보다 높은 유전 상수를 갖는 물질을 포함할 수 있다. 예 를 들어, 제2 유전체층은 질소로 도핑된 HfO2, Ta2O5, Nb2O5, TiO2, ZrO2 등의 고유전체(high-k) 물질 중 적 어도 하나를 포함할 수 있다. 예를 들어, 제2 유전체층은 HfOxNy, TaOxNy, NbOxNy, TiOxNy, ZrOxNy 등의 고유 전체 질산화 물질을 포함할 수 있다. 일 실시예에서, 제2 유전체층은 BuOvNw의 화학식 2로 표현될 수 있다. 화학식 2에서, B는 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고, u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수 일 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제2 유전체층은 TaxOyNz로 표현 될 수 있고, 여기서 1≤u≤3, 1≤v≤5, 및 0≤w≤5일 수 있고, 구체적으로, u=2, 4.5≤v≤5, 및 0≤w<1일 수 있 다. 예를 들어, 제2 유전체층의 전자 친화도(electron affinity)는 -10 eV 내지 -0.1 eV, 예를 들어 약 -3.5 eV일 수 있다. 예를 들어, 제2 유전체층의 전자 친화도는 제1 유전체층의 전자 친화도보다 높을 수 있다. 일 실시예에서, 제1 유전체층과 제2 유전체층의 조성은 서로 다를 수 있다. 예를 들어, 제1 유전체 층과 제2 유전체층을 구성하는 구성 원소, 도핑 농도 및 조성비 중 적어도 하나는 서로 다를 수 있다. 예를 들어, 화학식 1의 A와 화학식 2의 B는 서로 같을 수도 있고 다를 수도 있다. 화학식 1 및 화학식 2 에서, A와 B가 같은 경우, x와 u, y와 v, z와 w 중 적어도 하나가 서로 다를 수 있다. 일 실시예에서, 제1 유전체층의 질소(N) 도핑 농도는 제2 유전체층의 질소(N) 도핑 농도보다 높을 수 있다. 예를 들어, 화학식 1의 z는 화학식 2의 w보다 클 수 있다. 제1 유전체층 및 제2 유전체층의 도 핑에 관해서는 이하에서 더 자세하게 설명한다. 일 실시예에서, 제1 유전체층의 에너지 밴드의 가전자 에너지 레벨(Ev)(예를 들어, 가전자대(valence band)에서 가장 높은 에너지 레벨)은 제2 유전체층의 에너지 밴드의 가전자 에너지 레벨 이상, 예를 들어그보다 높을 수 있다. 예를 들어, 제1 전극에서 제1 유전체층을 거쳐 제2 유전체층으로 전자 또 는 정공이 쉽게 이동하도록 하기 위하여 제1 유전체층의 가전자 에너지 레벨은 제2 유전체층의 가전 자 에너지 레벨보다 높을 수 있다. 예를 들어, 프로그래밍 단계 및 소거 단계 중 적어도 어느 하나에서, 제1 유 전체층의 가전자대의 최대 에너지 값은 제2 유전체층의 에너지 밴드의 가전자대의 최대 에너지 값 이 상일 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 제1 유전체층의 가전자 에너지 레 벨은 제2 유전체층의 가전자 에너지 레벨보다 낮을 수도 있다. 일 실시예에서, 제1 유전체층의 에너지 밴드의 전도 에너지 레벨(Ec)(예를 들어, 전도대(conduction ban d)에서 가장 낮은 에너지 레벨)은 제2 유전체층의 에너지 밴드의 전도 에너지 레벨 이하, 예를 들어 그보 다 낮을 수 있다. 예를 들어, 프로그래밍 단계 및 소거 단계 중 적어도 어느 하나에서, 제1 유전체층의 전 도대의 최소 에너지 값은 제2 유전체층의 에너지 밴드의 전도대의 최소 에너지 값 이하일 수 있다. 예를 들어, 제1 전극에서 제1 유전체층을 거쳐 제2 유전체층으로 전자 또는 정공이 쉽게 이동하도록 하기 위하여 제1 유전체층의 전도 에너지 레벨은 제2 유전체층의 전도 에너지 레벨보다 낮을 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 제1 유전체층의 가전자 에너지 레벨은 제2 유전체층의 가전자 에너지 레벨보다 높을 수도 있다. 전하 저장층이 제2 유전체층 상에 배치된다. 전하 저장층은 유전체, 절연체, 폴리 실리콘, 질화 물, 금속 등 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며 전하 저장층은 전하를 저장(예를 들어, 트랩)할 수 있는 공지된 물질을 제한 없이 사용할 수 있다. 예를 들어, 전하 저장층은 텅스텐, 타이타늄, 크롬 등 중 적어도 하나 또는 이의 질화물을 포함할 수 있다. 예를 들어, 전하 저장층은 제1 유전체층 및 제2 유전체층보다 낮은 전도대(conduction band) 레벨을 가질 수 있다. 제3 유전체층이 전하 저장층 상에 배치된다. 제3 유전체층은 유전체 물질 및/또는 절연체 물질 을 포함할 수 있다. 일 실시예에서, 제3 유전체층은 산화물, 질화물 및 질산화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제3 유전체층은 금속 산화물을 포함할 수 있다. 일 실시예에서, 제3 유전체층은 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며 제3 유전체층은 Hf, Ta, Nb, Ti, Zr, 및 Al 외의 다른 물질을 포함하 는 유전체 물질을 포함할 수 있다. 일 예에서, 제3 유전체층은 SiO2 및 Si3N4보다 높은 유전 상수를 갖는 물질을 포함할 수 있다. 일 예에서, 제3 유전체층은 HfO2, Ta2O5, Nb2O5, TiO2, ZrO2 등의 고유전체(high-k) 물질 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 제3 유전체층은 CnOm의 화학식 3으로 표현될 수 있다. 화학식 3에서, C는 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹에서 선택되는 어느 하나이고, n 및 m은 1≤n 및 0≤m를 만족하는 실수일 수 있으 나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제3 유전체층은 HfnOm으로 표현될 수 있고, 여기서 1≤n≤3 및 0≤m≤5일 수 있고, 구체적으로, n=1 및 m=2일 수 있다. 제2 전극이 제3 유전체층 상에 배치된다. 제2 전극은 금속, 금속 합금, 금속 화합물, 전도성으 로 도핑된 반도체 물질 등을 포함하는 전도성 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 실시 예가 이에 한정되는 것은 아니며 제2 전극은 전자를 제공할 수 있는 공지된 전도성 물질을 제한 없이 사용 할 수 있다. 이하에서, 본 발명의 일 실시예에 따른 멤커패시터의 동작을 종래의 멤커패시터의 동작과 비교하여 설명 한다. 도 3a 및 도 3b는 종래의 멤커패시터에 있어서 프로그래밍 단계 및 소거 단계를 각각 나타내는 에너지 밴드 다이어그램이다. 일 예로서, 도 1의 종래의 멤커패시터의 동작에 대해서 설명한다. 도 3a를 참조하면, 프로그래밍 단계(예를 들어, 설정 단계 또는 쓰기 단계)에서는, 도 1에 도시된 종래의 멤커 패시터의 제1 전극층이 p-타입으로 도핑된 반도체를 포함하는 경우, 제2 전극층에 양의 전압, 예를 들어 +15 V의 전압을 인가한다. 이 경우, 멤커패시터에 전계가 형성되고 에너지 밴드가 휘어지며, 이로 인해 제1 전극층의 전자가 충분한 에너지를 얻어 FN 터널링에 의해 제1 산화물층을 통과하여 전하 저장층 에 저장될 수 있다. 여기서, FN 터널링이란 중간층의 에너지 밴드가 휘어짐에 따라 전자가 얇아진 장벽을 통과하는 현상을 말한다.도 3b를 참조하면, 소거 단계(예를 들어, 리셋 단계 또는 지우기 단계)에서는, 도 1에 도시된 종래의 멤커패시 터의 제1 전극층이 p-타입으로 도핑된 반도체를 포함하는 경우, 제2 전극층에 음의 전압, 예를 들어 -15 V의 전압을 인가한다. 이 경우, 멤커패시터에 전계가 형성되고 에너지 밴드가 프로그래밍 단계와 반대 방향으로 휘어지며, 이로 인해 전하 저장층에 저장된 전자가 FN 터널링에 의해 제1 산화물층을 통과하 여 제1 전극층으로 이동할 수 있다. 이와 같이 종래의 멤커패시터는 전자를 주입하고 지우는 과정에서 도 3과 같이 FN 터널링을 이용하기 때문에 동작전압이 매우 크고, 이는 여러 전압 레벨 컨버터와 큰 면적의 주변회로를 요구하게 된다. 따라서 주변회로와 소자에서 소비되는 전력이 커지게 되어 전력 효율이 핵심인 멤커패시터의 장점이 무색하다. 또한, FN 터널링을 이용하기 때문에 전자가 한번에 주입되기 때문에 커패시턴스 변화가 급격하게 이루어진다. 이는 점진적으로 가 중치를 업데이트하면서 학습을 해야하는 뉴로모픽 시냅스소자로 활용하기에 적절하지 않다. 가장 심각한 문제는 플래시 메모리와 같이 고에너지의 전자가 박막 특성을 열화하여 내구성 문제에 직면하여 뉴로모픽 시냅스 소자 로 활용하기 무리가 있다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 멤커패시터에 있어서 프로그래밍 단계 및 소거 단계를 각각 나타 내는 에너지 밴드 다이어그램이다. 도 4a를 참조하면, 프로그래밍 단계(예를 들어, 쓰기 단계)에서는, 본 발명의 일 실시예에 따른 멤커패시터 의 제1 전극이 p-타입으로 도핑된 반도체를 포함하는 경우, 제2 전극에 양의 전압(예를 들어, 설정 (set) 전압), 예를 들어 +6 V의 전압을 인가한다. 이 경우, 멤커패시터에 전계가 형성되고 에너지 밴드가 예 를 들어 위쪽으로 휘어지며, 이로 인해 제1 전극의 전자(e)가 열전자 방출(thermoionic emission)을 통해 제1 유전체층 및 제2 유전체층을 넘어 전하 저장층에 도달하여 저장될 수 있다. 여기서, 열전자 방출이란 전하 운반자가 열에 의해 위치 에너지 장벽을 넘어 흐르는 것을 의미한다. 다시 말해서, 프로그래밍 단계에서, 종래의 멤커패시터에서는 제1 전극층의 전자가 FN 터널링을 이용하 여 이동하는 반면, 본 발명의 일 실시예에 따른 멤커패시터에서는 전자가 열전자 방출을 통해 전하 저장층 으로 이동할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 본 발명의 일 실시예에서 는, 프로그래밍 단계에서, 전압의 인가에 따른 에너지 밴드의 휘어짐에 따라, 제1 전극으로부터의 적어도 하나의 전자가 열전자 방출 및/또는 FN 터널링을 통해 전하 저장층으로 이동할 수도 있다. 도 4a에는 도시되어 있지 않지만, 프로그래밍 단계로 인해, 즉 전하 저장층에 저장되는 전자로 인해 제1 전극, 더 구체적으로는 제1b 전극의 공핍 영역이 줄어들 수 있고, 따라서 전체 커패시턴스가 증가할 수 있다. 프로그래밍 단계 이후 제1 전극의 공핍 영역 감소에 대해서는 이하에서 더 구체적으로 설명한다. 도 4b를 참조하면, 소거 단계(예를 들어, 지우기 단계)에서는, 본 발명의 일 실시예에 따른 멤커패시터의 제 1 전극이 p-타입으로 도핑된 반도체를 포함하는 경우, 제2 전극에 음의 전압(예를 들어, 리셋(reset) 전압), 예를 들어 -6 V의 전압을 인가한다. 이 경우, 멤커패시터에 전계가 형성되고 에너지 밴드가 예를 들 어 아래쪽으로 휘어지며, 이로 인해 제1 전극의 정공(h)이 열전자 방출을 통해 제1 유전체층 및 제2 유전체층을 넘어 전하 저장층에 도달하여 저장될 수 있다. 이 경우, 도 4b에는 도시되어 있지 않지만, 정공(h)이, 전술한 바와 같이 프로그래밍 단계에서 전하 저장층에 저장된 전자(e)와 상쇄되어 커 패시턴스가 작아질 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 본 발명의 일 실시예에서 는, 소거 단계에서, 전압의 인가에 따른 에너지 밴드의 휘어짐에 따라, 제1 전극으로부터의 적어도 하나의 정공(h)이 열전자 방출 및/또는 FN 터널링을 통해 전하 저장층으로 이동할 수 있고, 또한 전하 저장층 으로부터의 적어도 하나의 전자(e)가 열전자 방출 및/또는 FN 터널링을 통해 제1 전극으로 이동할 수 도 있다. 다시 말해서, 소거 단계에서, 종래의 멤커패시터에서는 FN 터널링을 이용하여 전하 저장층에 저장된 전 자를 빼내는 반면, 본 발명의 일 실시예에 따른 멤커패시터에서는 열전자 방출을 통해 전하 저장층으로 정공을 주입하는 방식을 이용한다. 이와 같이, 본 발명의 일 실시예에 따른 멤커패시터는, 열전자 방출을 이용한 전하 저장층에서의 전자 (e)의 저장과 전자(e)와 정공(h)의 결합으로 인해 커패시턴스가 변화될 수 있고, 이를 이용하여 정보를 저장하 거나 지울 수 있다. 종래의 전하 저장 기반의 멤커패시터는 FN 터널링을 통해 프로그래밍 및 소거 작업을 하기 때문에 유전체층 또는 절연층의 막질이 점점 열화되어 소자 특성이 변한다. 따라서, 멤커패시터는 105 정도의 낮은 내구성을갖는다. 이는 지속적으로 가중치를 업데이트하면서 학습해야 하는 시냅스 소자로 사용하기에 적절하지 않다. 반 면, 본 발명의 일 실시예에 따른 멤커패시터는 제1 전극과 전하 저장층 사이에 제1 유전체층 및 제2 유전체층의 2개의 서로 다른 유전체층을 포함하고, 열전자 방출을 이용하여 프로그래밍 및 소거 작 업을 하기 때문에 제1 유전체층 및 제2 유전체층의 막질 손상을 최소로 한다. 따라서 멤커패시터 는 예를 들어 106 이상의 높은 내구성을 가져 시냅스 소자로 활용하기에 적절하다. 이하에서, 질소 도핑에 따른 가전자 에너지 레벨 변화를 설명한다. 도 5는 질소 도핑에 따른 가전자 에너지 레 벨 상승을 설명하기 위한 다이어그램이다. 제1 전극으로부터의 전자(e) 및 정공(h)의 열전자 방출과 관련 하여, 제1 유전체층 및 제2 유전체층의 물질이 낮은 가전자 에너지 레벨(Ev)(예를 들어, 가전자대에 서 가장 높은 에너지 레벨)을 갖는 경우, 전자(e) 및/또는 정공(h), 특히 정공(h)이 열전자 방출을 통해 전하 저장층으로 이동하는 것에 어려움이 있을 수 있다. 한편, 물질, 예를 들어 금속 산화물을 질소(N)로 도핑 하는 경우, 질소의 2p 오비탈로 인해 가전자 에너지 레벨이 상승할 수 있다. 도 5를 참조하면, 탄탈럼 산화물에 질소를 도핑하면 질소의 2P 오비탈에 의해 가전자 에너지 레벨이 상승함을 알 수 있다. 따라서, 본 발명의 일 실시예에 따른 제1 유전체층 및 제2 유전체층 중 적어도 하나는 질소(N)로 도핑되어 높은 가전자 에 너비 레벨을 가질 수 있고, 이와 같이, 가전자 에너지 레벨을 높임에 따라, 전자(e) 및/또는 정공(h), 특히 정 공(h)에 대한 에너지 장벽을 낮출 수 있다. 예를 들어, 도 4a를 참조하면, 프로그래밍 단계에서, 제1 유전체층 의 가전자 에너지 레벨(Ev1)이 질소 도핑을 통해 가전자 에너지 레벨(Ev2)로 상승할 수 있고, 제2 유전체 층의 가전자 에너지 레벨(Ev3)이 질소 도핑을 통해 가전자 에너지 레벨(Ev4)로 상승할 수 있다. 또한, 도 4b를 참조하면, 소거 단계에서, 제1 유전체층의 가전자 에너지 레벨(Ev5)이 질소 도핑을 통해 가전자 에너 지 레벨(Ev6)로 상승할 수 있고, 제2 유전체층의 가전자 에너지 레벨(Ev7)이 질소 도핑을 통해 가전자 에 너지 레벨(Ev8)로 상승할 수 있다. 제1 유전체층 및 제2 유전체층의 질소 도핑으로 인해 에너지 장벽 이 낮아짐에 따라, 제1 전극으로부터의 전자(e) 및 정공(h)이 전하 저장층으로 열전자 방출을 통해 이동할 수 있다. 일 실시예에서, 제1 유전체층 및 제2 유전체층의 질소 도핑 농도는, 제1 전극에 그리고 제2 전 극에 인가되는 전압(예를 들어, 제1 전극에 기준 전압(예를 들어, 접지 전압)을 그리고 제2 전극 에 양의 또는 음의 전압)에 따라, 제1 전극의 전자(e) 및 정공(h) 중 적어도 하나가 제1 유전체층 및 제2 유전체층을 거쳐 전하 저장층으로 열전자 방출에 의해 이동하도록 조절될 수 있다. 예 를 들어, 제1 유전체층 및 제2 유전체층이 질소(N)로 도핑되는 농도는 제1 전극, 제1 유전체층 , 제2 유전체층, 전하 저장층, 제3 유전체층 및 제2 전극의 구성 물질, 조성비, 도 핑 농도 등에 따라 결정될 수 있다. 일 예에서, 제1 유전체층 및 제2 유전체층의 질소 도핑 농도는, 제2 전극에 설정 전압(예를 들 어, 제1 전극이 p-타입 반도체를 포함하는 경우 양의 전압)을 인가하였을 때, 제1 전극 내의 전자 (e)가 제1 유전체층 및 제2 유전체층을 거쳐 전하 저장층으로 열전자 방출에 의해 이동하도록 조절될 수 있다. 또한, 제1 유전체층 및 제2 유전체층의 질소 도핑 농도는, 제2 전극에 리셋 전 압(예를 들어, 제1 전극이 p-타입 반도체를 포함하는 경우 음의 전압)을 인가하였을 때, 제1 전극 내 의 정공(h)이 제1 유전체층 및 제2 유전체층을 거쳐 전하 저장층으로 열전자 방출에 의해 이동 하도록 조절될 수 있다. 예를 들어, 제1 유전체층 및 제2 유전체층의 질소 도핑 농도는 화학식 1의 z 및 화학식 2의 w를 조절하여 조절할 수 있다. 예를 들어, 화학식 1의 z 및 화학식 2의 w는, 제1 전극 및 제2 전극에 인가되는 전압에 따라, 제1 전극의 전자(e) 및 정공(h) 중 적어도 하나가 제1 유전체층 및 제2 유전체층을 거쳐 전하 저장층으로 열전자 방출에 의해 이동하도록 조절될 수 있다. 일 실시예에서, 제1 유전체층 및 제2 유전체층의 질소 도핑 농도는, 제1 유전체층의 가전자 에 너지 레벨(Ev)이 제2 유전체층의 가전자 에너지 레벨(Ev)보다 높도록 조절될 수 있다. 예를 들어, 제1 유 전체층 및 제2 유전체층의 질소 도핑 농도는, 제2 전극에 설정 전압(예를 들어, 제1 전극 이 p-타입 반도체를 포함하는 경우 양의 전압)을 인가하는 경우, 제1 유전체층의 가전자 에너지 레벨이 제 2 유전체층의 가전자 에너지 레벨보다 높도록 조절될 수 있다. 예를 들어, 제1 유전체층 및 제2 유전 체층의 질소 도핑 농도는, 제2 전극에 리셋 전압(예를 들어, 제1 전극이 p-타입 반도체를 포함 하는 경우 음의 전압)을 인가하는 경우, 제1 유전체층의 가전자 에너지 레벨이 제2 유전체층의 가전 자 에너지 레벨보다 높도록 조절될 수 있다. 이로 인해, 예를 들어, 제1 유전체의 에너지 장벽을 제2 유전 체의 에너지 장벽보다 낮게 함으로써, 제1 전극으로부터의 전자(e) 및 정공(h), 특히 정공(h)이 제1 유전체 및 제2 유전체의 2단계의 에너지 장벽을 단계적으로 넘어 보다 효율적으로 전하 저장층으로 이동하도록 할 수 있다. 즉, 제1 전극으로부터의 전자(e) 및 정공(h)이 제1 유전체 및 제2 유전 체의 2단계의 에너지 장벽을 계단형으로 넘을 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 제1 전극에 그리고 제2 전극에 인가되는 전 압에 따라, 제1 전극의 전자(e) 및 정공(h)의 일부는 제1 유전체층 및 제2 유전체층을 거쳐 전 하 저장층으로 열전자 방출 및/또는 FN 터널링에 의해 이동할 수도 있고, 제1 유전체층의 에너지 밴 드의 가전자 에너지 레벨은 제2 유전체층의 에너지 밴드의 가전자 에너지 레벨과 동일하거나 낮을 수도 있 다. 도 3a 내지 도 4b를 참조하면, 종래의 멤커패시터는 FN 터널링을 위해 고전압(예를 들어, 절대값 15 이상의 전압(V))으로 동작하기 때문에, 주변회로가 커지며 주변회로와 소자에서 많은 전력이 소모된다. 반면, 본 발명 의 일 실시예에 따른 멤커패시터는 제1 전극과 전하 저장층 사이에 두 개의 서로 다른 유전체층 (200, 300)을 포함하고, 제1 유전체층 및 제2 유전체층 중 적어도 하나를 질소 도핑하여 가전자 에너 지 레벨을 조절함에 따라 열전자 방출 현상을 이용할 수 있으므로 비교적 저전압(예를 들어, 절대값 1 내지 10 의 전압(V))에서 동작할 수 있다. 예를 들어, 제1 유전체층 및 제2 유전체층의 질소 도핑 농도를 조 절하여 제1 전극에서 전하 저장층까지 가전자 에너지 레벨을 단계적으로(예를 들어, 계단형으로) 조 절함에 따라 효율적으로 열전자 방출 현상을 이용할 수 있다. 이와 같이, 본 발명의 멤커패시터는 제1 유전 체층 및 제2 유전체층을 통해 전자 및/또는 정공의 열전자 방출을 가능하게 하여 낮은 리셋 전압과 리텐션(retention)을 모두 확보할 수 있다. 따라서, 본 발명의 일 실시예에 따른 멤커패시터는, 제1 유전체 층 및 제2 유전체층의 질소 도핑 농도를 조절하여, 제1 유전체층 및 제2 유전체층의 가전 자 에너지 레벨을 적절하게 조절함에 따라 열전자 방출을 가능하게 하여 저전압 동작, 작은 면적의 주변회로, 낮은 전력 소비의 장점을 가질 수 있다. 이하에서, 종래의 멤커패시터와 본 발명의 일 실시예에 따른 멤커패시터의 가중치 업데이트 특성과 관련 하여 펄스 인가에 따른 커패시턴스 변화에 대해 설명한다. 도 6은 종래의 멤커패시터의 펄스 인가에 따른 커패시턴스(pF) 변화를 개략적으로 도시하는 그래프이다. 예 를 들어, 도 6의 상측 그래프는 펄스 횟수에 따른 커패시턴스의 장기 약화(LTD, long term depression)를 도시 하며, 하측 그래프는 펄스 횟수에 따른 커패시턴스의 장기 강화(LTP, long term depression)를 도시한다. 종래의 멤커패시터에서는, FN 터널링을 통해 전자를 주입하기 때문에, 커패시턴스 변화가 급격하게 이루어진 다. 도 6을 참조하면, LTD 및 LTP 모두의 경우에, 예를 들어, 펄스 횟수가 0 내지 5 구간에서, 커패시턴스가 비 선형적으로 변화하는 것을 볼 수 있다. 이는 점진적으로 가중치를 업데이트하면서 학습해야 하는 뉴로모픽 시냅 스 소자로 활용하기에 적절하지 않다. 여기서, 시냅스(synapse) 소자란 신경 세포간 연결부인 시냅스를 모사하는 소자를 말하는 것으로, 연결 강도를 의미하는 가중치(weight)를 예를 들어 커패시턴스(또는 저항, 컨덕턴스 등)의 값으로 나타내 이전 단에서 다음 단으로 흐르는 전류의 양을 조절할 수 있다. CTF(Charge trapping Flash) 구조의 시냅스 트랜지스터는 가중치를 변경하기 위해 높은 전압이 필요하며, 이로 인해 낮은 내구성, 비선형적인 가중치 변화라는 단점을 지닌다. 이 는 전자가 이동할 때, FN 터널링으로 인한 높은 에너지 장벽을 뚫고 지나가야 하는 것에서 기인한다. 도 7은 본 발명의 일 실시예에 다른 멤커패시터의 펄스 인가에 따른 커패시턴스(pF) 변화를 개략적으로 도시 하는 그래프이다. 예를 들어, 도 7의 상측 그래프는 펄스 횟수에 따른 커패시턴스의 장기 약화(LTD)를 도시하며, 하측 그래프는 전압(또는 펄스 횟수)에 따른 커패시턴스의 장기 강화(LTP)를 도시한다. 도 7을 참조하면, 본 발명의 일 실시예에 따른 멤커패시터에서는 커패시턴스 값이 선형적임을 알 수 있다. 예를 들어, 도 7의 LTD 및 LTP에 따른 커패시턴스 값은 도 6와 비교하여 비교적 선형적인 변화를 보인다. 즉, 본 발명의 일 실시예에 따른 멤커패시터는 제1 유전체층 및 제2 유전체층을 추가하여, FN 터널링 대신 열전자 방출을 통해 전자나 정공을 주입할 수 있기 때문에, 커패시턴스 값을 비교적 점진적으로 변화시킬 수 있다. 이로 인해, 가중치 업데이트를 선형적으로 할 수 있고, 이는 높은 정확도의 인공 지능 모델링이 가능 하여 뉴로모픽 시냅스 소자로 활용하기에 적절하다. 도 8a 및 도 8b는 종래의 멤커패시터의 커패시턴스 최소값 대비 최대값의 비율(on-off ratio)를 설명하기 위 한 다이어그램이다. 도 8a는 종래의 멤커패시터가 리셋되어 정보가 지워지고, 반도체층에 공핍 영역이 생긴 상태를 도시한다. 예를 들어, 종래의 멤커패시터의 반도체층 이 공핍 영역의 커패시턴스(Cdep)를 갖고, 제1 산화 물층이 커패시턴스(Cox1)을 갖고, 제2 산화물층이 커패시턴스(Cox2)를 갖는다고 가정하면, 최소 총 커패 시턴스(Ctotal_min)는 식 1과 같이 표현할 수 있다. [식 1]"}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "일반적으로, 직렬로 연결된 커패시터의 총 커패시턴스 값은 가장 작은 커패시턴스 값이 지배적이다. 따라서, 종 래의 멤커패시터가 리셋된 후에 반도체층에 공핍 영역이 생기더라도, 종래의 멤커패시터의 제1 및 제 2 산화물층(20, 40)은 비교적 낮은 유전율을 갖고, 이로 인해 비교적 작은 커패시턴스 값을 가지므로, 총 커패 시턴스 값의 큰 변화를 유도하기 어렵다. 예를 들어, SiO2를 포함하는 종래의 멤커패시터의 제1 및 제2 산화 물층(20, 40)은 약 3.9의 유전율을 갖고, 제1 및 제2 산화물층(20, 40)의 커패시턴스(Cox1, Cox2) 값이 반도체층 의 공핍 영역의 커패시턴스(Cdep) 값보다 작기 때문에 공핍 영역의 커패시턴스(Cdep)는 무시할 수 있다. 따라 서, 최소 총 커패시턴스(Ctotal_min)는 실질적으로 제1 산화물층과 제2 산화물층만이 직렬로 연결된 커패 시턴스 값에 근접한다. 도 8b는 종래의 멤커패시터에 설정 전압이 인가된 후 정보가 쓰여진 상태(예를 들어, 전하가 전하 저장층 에 저장된 상태)를 도시한다. 이 경우, 반도체층에서 공핍 영역이 감소하거나 사라질 수 있고, 공핍 영 역의 커패시턴스 값은 무시할 수 있다. 따라서, 최대 총 커패시턴스(Ctotal_max)는 식 2와 같이 표현할 수 있다. [식 2]"}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "한편, 멤커패시터의 최소값 대비 최대값의 비율(on-off ratio)는 정보가 쓰여진 상태와 지워진 상태의 비를 의미하며, 식 3과 같이 표현할 수 있다. [식 3]"}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "이와 같이, 종래의 멤커패시터의 최대 총 커패시턴스(Ctotal_max)는 최소 총 커패시턴스(Ctotal_min)와 비슷하기 때문에, 종래의 멤커패시터의 최소값 대비 최대값의 비율은 대략 1에 가까울 수 있다. 도 9a는 본 발명의 일 실시예에 따른 멤커패시터가 리셋되어 정보가 지워지고, 제1 전극에 공핍 영역이 생긴 상태를 도시한다. 예를 들어, 본 발명의 일 실시예에 따른 멤커패시터의 제1 전극이 공핍 영역의 커패시턴스(Cdep)를 갖고, 제1 유전체층이 커패시턴스(Chigh-k1)을 갖고, 제2 유전체층이 커패시턴스 (Chigh-k2)를 갖고, 제3 유전체층이 커패시턴스(Chigh-k3)을 갖는다고 가정하면, 최소 총 커패시턴스(Ctotal_min) 는 식 4와 같이 표현할 수 있다. [식 4]"}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "본 발명의 일 실시예에 따른 멤커패시터의 제1 유전체층, 제2 유전체층, 및 제3 유전체층은 모두 고유전율(high-k) 물질을 포함한다. 따라서, 본 발명의 일 실시예에 따른 멤커패시터의 제1 및 제2 유 전체층(200, 300)은 비교적 큰 커패시턴스 값을 가지므로, 본 발명의 일 실시예에 따른 멤커패시터가 리셋된 후에 제1 전극에 공핍 영역이 생기는 경우, 종래의 멤커패시터와 달리 공핍 영역의 커패시턴스(Cdep)로 인해 총 커패시턴스 값이 크게 변화할 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 멤커패시터가 리셋 된 후에 제1 전극의 공핍 영역의 커패시턴스(Cdep) 값은 제1 유전체층, 제2 유전체층, 및 제3 유전체층의 커패시턴스(Chigh-k1, Chigh-k2, Chigh-k3) 값보다 작고, 따라서 최소 총 커패시턴스(Ctotal_min)는 제1 전 극의 공핍 영역의 커패시턴스(Cdep) 값에 근접할 수 있다. 도 9b는 본 발명의 일 실시예에 따른 멤커패시터에 설정 전압이 인가된 후 정보가 쓰여진 상태(예를 들어, 전하가 전하 저장층에 저장된 상태)를 도시한다. 이 경우, 제1 전극에서 공핍 영역이 감소하거나 사 라질 수 있고, 공핍 영역의 커패시턴스 값은 무시할 수 있다. 따라서, 최대 총 커패시턴스(Ctotal_max)는 식 5와 같이 표현할 수 있다. [식 5]"}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "한편, 멤커패시터의 최소값 대비 최대값의 비율(on-off ratio)는 식 6과 같이 표현할 수 있다. [식 6]"}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "이와 같이, 본 발명의 일 실시예에 따른 멤커패시터의 최대 총 커패시턴스(Ctotal_max)는 최소 총 커패시턴스 (Ctotal_min)보다 크기 때문에, 멤커패시터의 최소값 대비 최대값의 비율은 1보다 크다. 예를 들어, 본 발명의 일 실시예에 따른 멤커패시터의 최소값 대비 최대값의 비율은 1.5보다 크며, 보다 구체적으로 2보다 큰 높은 값을 갖는다. 한편, 멤커패시터의 최소값 대비 최대값의 비율은 \"[최대 총 커패시턴스(Ctotal_max) - 최소 총 커패시턴스 (Ctotal_min)]/최소 총 커패시턴스(Ctotal_min)\"로도 표현할 수 있으며, 이 경우 계산값도 약 1.5보다 클 수 있다. 도 10은 본 발명의 일 실시예에 따른 멤커패시터를 이용한 메모리 어레이의 구조를 개략적으로 도시하는 다 이어그램이다. 도 11은 본 발명의 다른 일 실시예에 따른 멤커패시터를 이용한 메모리 어레이의 구조를 개략적 으로 도시하는 다이어그램이다. 일 예에서, 메모리 어레이는 MAC연산, 컨볼루션 연산, Artificial Neural Network(ANN)나 Spiking Neural Network(SNN)와 같은 인공지능 컴퓨팅을 수행할 수 있다. 본 발명의 일 실시예에 따르면, 메모리 어레이는 서로 교차하여 배열되는 복수의 행 라인 및 복수의 열 라인, 복수의 행 라인 및 복수의 열 라인에 각각 연결된 복수의 멤커패시터, 및 복수의 멤커패시터 각각에 신호 를 인가하는 제어 로직(미도시)을 포함할 수 있다. 예를 들어, 복수의 행 라인은 워드 라인으로 지칭될 수 있고, 복수의 열 라인은 비트 라인으로 지칭될 수 있다. 본 발명의 일 실시예에서, 복수의 멤커패시터는 도 2에 도시된 본 발명의 일실시에에 따른 멤커패시터를 포 함할 수 있다. 예를 들어, 복수의 멤커패시터의 제2 전극이 복수의 행 라인에, 그리고 복수의 멤커패시 터의 제1 전극이 복수의 열 라인에 각각 연결될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 복 수의 행 라인 및 열 라인에 전압을 인가함에 따라 복수의 멤커패시터의 커패시턴스 값, 이에 저장되는 전하 량 등이 변화될 수 있다. 도 10을 참조하면, 일 실시예에서, 제어 로직은, 프로그래밍 또는 소거 작업에서, 복수의 멤커패시터(예를 들어, 셀) 중 선택된 멤커패시터에 연결된 제1 행 라인에는 제1 전압을 그리고 선택된 멤커패시터에 연결된 제1 열 라인에는 0 V의 전압을 인가하고, 나머지 행 라인에는 제2 전압을 그리고 나머지 열 라인에는 제3 전압을 인 가하며, 이 때 제3 전압의 절대값은 제1 전압의 절대값보다 작고 제2 전압의 절대값보다 클 수 있다. 예를 들어, 도 10에 있어서, 프로그래밍 또는 소거 작업에서, 동그라미로 표시된 멤커패시터가 선택되는 경우, 이 멤 커패시터에 연결된 행 라인에는 프로그래밍 또는 소거 전압(Vw/e)이 인가되고 열 라인에는 기준 전압이 인가될 수 있다. 예를 들어, 프로그래밍 전압은 양의 전압이고, 소거 전압은 음의 전압이며, 기준 전압은 0 V일 수 있 으나, 본 발명이 이에 한정되는 것은 아니고 예를 들어 멤커패시터의 제1 전극 및 제2 전극의 구성 성분에 따라 달라질 수 있다. 이 때, 선택된 멤커패시터와 연결되지 않은 나머지 행 라인은 Vw/e/3의 전압을 걸어주고 나머지 열 라인에는 2Vw/e/3의 전압을 인가하면 선택되지 않은 멤커패시터들은 모두 Vw/e/3의 전압만 걸리게 된다. 여기 서, Vw/e의 전압은 멤커패시터, 예를 들어 멤커패시터의 전하 저장층에 전자 또는 정공을 주입할 수 있도록 하며, Vw/e/3의 전압은 낮아서 멤커패시터, 예를 들어 멤커패시터의 전하 저장층에 전자 또는 정공 이 주입되지 않을 수 있다. 이와 같은 구조로, 메모리 어레이에 데이터를 프로그래밍하거나 소거할 수 있다. 도 11을 참조하면, 다른 일 실시예에서, 제어 로직은, ΔV의 펄스 신호를 행라인에 인가할 수 있다. 예를 들어, 제어 로직은 각각의 행 라인마다 같거나 다른 진폭, 주기 등을 갖는 펄스 신호를 인가할 수 있으며, 이 경우, 각 멤커패시터의 커패시턴스 값에 비례하여 전하량이 변화할 수 있다. 이 때, 전하량의 변화로 인해 흐르는 전 류를 열 라인에서 측정하여 MAC 연산의 결과값을 얻을 수 있다. 이 때 멤커패시터의 전하량의 변화는 다음과 같 다. [식 7]"}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "이하에서, 본 발명의 일 실시예에 따른 수직형 메모리 장치를 설명한다. 도 12는 본 발명의 일 실시예에 따른 수직형 메모리 장치를 개략적으로 도시하는 다이어그램이다. 일 실시예에서, 본 발명의 일 실시예에 따른 수직형 메모리 장치는 기판, 기판 상에 교번하여 배 치된 적어도 하나의 절연층 및 적어도 하나의 금속층, 적어도 하나의 절연층 및 적어도 하나의 금속층을 관통하여 기판에 수직으로 배치되는 제1 전극(111, 121), 제1 전극(111, 121)을 둘러싸는 제1 유 전체층, 제1 유전체층을 둘러싸는 제2 유전체층, 제2 유전체층을 둘러싸는 전하 저장층 , 및 전하 저장층을 둘러싸는 제3 유전체층을 포함할 수 있다. 여기서, 제1 유전체층은 AxOyNz의 화학식으로 표현되고, 제2 유전체층은 BuOvNw의 화학식으로 표현되며, A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al 으로 이루어진 그룹에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고, u, v, 및 w는 1≤u, 1≤v, 및 0≤w를 만족하는 실수일 수 있다. 본 실시예에 따른 제1 전극(111, 121), 제1 유전체층, 제2 유전체층, 전하 저장층, 제3 유전체 층 및 금속층은 배치 위치 및 형태를 제외하면 도 2를 참조하여 설명한 일 실시예에 따른 멤커패시터 의 제1 전극(110, 120), 제1 유전체층, 제2 유전체층, 전하 저장층, 제3 유전체층 및 금속층과 각각 실질적으로 동일하므로, 이에 대한 설명은 생략한다. 여기서, 기판은 n-타입으로 도핑된 반도체 기판일 수 있다. 또한, 적어도 하나의 절연층은 실리콘 기 반의 절연체를 포함할 수 있으며, 예를 들어 SiO2, Si3N4 등을 포함할 수 있으나 본 발명의 실시예가 이에 한정 되는 것은 아니다. 일 예에서, 제1 전극(111, 121)은 n-타입으로 도핑된 반도체를 포함할 수 있다. 예를 들어, 제1 전극(111, 121)은 고농도로 도핑된 n-타입 폴리 실리콘층을 포함하는 제1a 전극층 및 저농도로 도핑된 n-타입 폴리 실리콘층을 포함하는 제1b 전극층을 포함할 수 있다. 그러나, 본 발명의 실시예가 이에 한정 되는 것은 아니며, 제1 전극(111, 121)은 p-타입으로 도핑된 반도체를 포함할 수도 있다. 도 12에서는, 수직형 메모리 장치가 하나의 제1 전극(111, 121) 및 이를 둘러싸는 유전체층(200, 300, 600) 및 전하 저장층을 포함하는 것으로 도시되었지만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 예를 들어, 기판 상에 서로 이격되어 사전에 정해진 배열(예를 들어, 매트릭스 배열)로 배치되는 복수개의 제1 전극(111, 121) 및 이를 둘러싸는 유전체층(200, 300, 600) 및 전하 저장층을 포함할 수도 있다. 본 발명의 일 실시예에 따른 수직형 메모리 장치는 제1 유전체층, 제2 유전체층 및 전하 저장층 의 간단한 구조 덕분에 집적도를 높일 수 있는 수직형의 구조로 제조할 수 있다. 이하에서, 본 발명의 일 실시예에 따른 적층형 메모리 장치를 설명한다. 도 13은 본 발명의 일 실시예에 따른 적층형 메모리 장치를 개략적으로 도시하는 다이어그램이다. 일 실시예에서, 본 발명의 일 실시예에 따른 적층형 메모리 장치는 제1 기판; 제1 기판 상에 이격 되어 사전에 정해진 배열로 배치되는 복수의 제1 적층체; 복수의 제1 적층체 상에 배치되는 제1 커버 절연층; 제1 커버 절연층 상에 배치되는 제2 기판; 제2 기판 상에 이격되어 사전에 정해진 배열로 배치되는 복수의 제2 적층체; 및 복수의 제2 적층체 상에 배치되는 제2 커버 절연층을 포함하고, 제1 적층체 및 제2 적층체는 각각 제1 유전체층; 제1 유전체층 상의 제2 유전체 층; 제2 유전체층 상의 전하 저장층; 전하 저장층 상의 제3 유전체층; 및 제3 유전체 층 상의 제2 전극을 포함할 수 있다. 여기서, 제1 유전체층은 AxOyNz의 화학식으로 표현되고, 제2 유전체층은 BuOvNw의 화학식으로 표현되며, A 및 B는 각각 Hf, Ta, Nb, Ti, Zr, 및 Al으로 이루어진 그룹 에서 선택되는 어느 하나이고, x, y, 및 z는 1≤x, 1≤y, 및 0<z를 만족하는 실수이고, u, v, 및 w는 1≤u, 1≤ v, 및 0≤w를 만족하는 실수일 수 있다. 본 실시예에 따른 제1 유전체층, 제2 유전체층, 전하 저장층, 제3 유전체층 및 금속층 은 배치 위치 및 형태를 제외하면 도 2를 참조하여 설명한 일 실시예에 따른 멤커패시터의 제1 유전체 층, 제2 유전체층, 전하 저장층, 제3 유전체층 및 금속층과 실질적으로 동일하므로, 이에 대한 설명은 생략한다. 일 실시예에서, 제1 기판 및 제2 기판은 각각 텔루륨(Te), 안티모니(Sb) 및 게르마늄(Ge) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 제1 기판 및 제2 기판 은 임의의 반도체 물질을 포함할 수 있다. 예를 들어, 제1 기판 및 제2 기판은 저온 공정을 가 능하게 하는 전도성으로 도핑된 반도체 물질을 포함할 수 있다. 또한, 제1 커버 절연층 및 제2 커버 절연 층은 실리콘 기반의 유전체를 포함할 수 있으며, 예를 들어 SiO2, Si3N4 등을 포함할 수 있으나 본 발명의 실시예가 이에 한정되는 것은 아니다. 본 실시예에 따른 적층형 메모리 장치에서는, 예를 들어, 제1 기판 및 제2 기판의 각각이 텔루륨 (Te), 안티모니(Sb) 및 게르마늄(Ge) 중 적어도 하나를 포함함에 따라, 저온 공정이 가능하여 어레이를 적층하 여 제조할 수 있다. 도 13에서는, 적층형 메모리 장치가 3개의 기판 및 3개의 적층체를 적층하여 구성되는 것으로 도시되었지만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 적층형 메모리 장치는 2개 이상의 임의의 횟수만큼 기판과 적층체를 적층하여 구성될 수 있다. 또한, 하나의 기판(910, 950) 상에서 각각의 적층체(920, 960)는 매트릭스 배열로 배치될 수 있다. 이상 설명한 바와 같이, 본 발명의 SISCAP 구조의 멤커패시터는 기존의 전하 저장 기반의 멤커패시터 대비 적어도 네 가지의 개선점을 갖는다. 첫째, 기존의 전하 저장 기반의 멤커패시터는 FN 터널링을 하기 위해 15 V 이상의 고전압으로 동작하기 때문에, 주변회로가 커지며 주변회로와 소자에서 많은 전력이 소모된다. 반면, 본 발명의 멤커패시터는 계단층(e.g., 제1 유전체층) 추가와 유전체층(또는 절연층)의 질소 도핑을 통한 가전자 에너지 레벨의 조절로 열전자 방출에 의한 저전압 동작, 작은 면적의 주변회로, 매우 작은 전력 소비를 구현할 수 있다. 둘째, 기존의 전하 저장 기반의 멤커패시터는 FN 터널링에 의한 비선형적인 커패시턴스 변화로 뉴로모픽 시냅스로 활용하기에 어려움이 있다. 반면, 본 발명의 멤커패시터는 열전자 방출을 통해 점진적으 로 커패시턴스를 조절할 수 있다. 따라서 높은 선형성의 가중치 업데이트로 높은 정확도의 인공지능 모델링이 가능하다. 셋째, 기존의 전하 저장 기반의 멤커패시터는 FN 터널링에 의한 절연층의 막질 열화로 105 정도의 낮 은 내구성을 갖는다. 이는 지속적으로 가중치를 업데이트하면서 학습해야 하는 시냅스소자로 사용하기에 적절하 지 않다. 반면, 본 발명의 멤커패시터는 열전자 방출을 이용하기 때문에 계단층(e.g., 제1 유전체층)과 주입층(e.g., 제2 유전체층)의 막질 손상을 최소로 한다. 따라서 106 이상의 높은 내구성을 가져 시냅스 소자로 활용하기에 적절하다. 넷째, SiO2, Si3N4와 같은 낮은 유전율의 절연체가 아닌 높은 유전율의 고유전체 물질을 사용하여 실리콘의 공핍영역 크기 변화를 통해 예를 들어 2 이상의 높은 커패시턴스 최소값 대비 최대값 의 비율을 얻을 수 있다. 이와 같은 개선된 특징들을 바탕으로 본 발명의 멤커패시터는 초저전력의 뉴로모픽 시냅스로 활용할 수 있다. 본 발명은 DRAM의 비휘발성의 문제점과 플래시 메모리의 내구성 문제점을 극복하면서 비휘발성 초저전력 메모리 소자로서 새로운 컴퓨팅 메모리로 DRAM과 플래시 메모리를 대체할 수 있다. 특히 초저전력이라는 강력한 장점은 구글이나 페이스북과 같은 거대 플랫폼 기업의 데이터센터에 사용된다면 심각한 사회적 문제로 대두되고 있는 데이터센터의 엄청난 전력소비와 발열 문제를 해결할 수 있다. 또한 IoT(사물인터넷)는 저전력에서 동작하는 것 이 가장 중요하기 때문에, 초저전력 메모리 소자인 멤커패시터를 IoT의 메모리 소자로 사용하게 된다면 불필 요한 에너지 낭비를 줄일 수 있다. 아울러, 어레이 구조의 멤커패시터를 Artificial Neural Network(ANN)이나 Spiking Neural Network(SNN)과 같은 인공지능 컴퓨팅을 위한 시냅스소자로 이용하여 MAC 연산, 컨볼루션 연산과 같은 복잡한 연산을 빠르게 처 리할 수 있다. 또한, 하드웨어 단계에서 인공지능 컴퓨팅을 수행하는 엣지 디바이스를 만들 수 있다. 이러한 기 능들로 다양한 어플리케이션을 구현할 수 있다. 예를 들어, 자율주행 자동차를 위한 실시간 객체 인식(Objectrecognizer), IoT를 위한 음성 인식 및 자연어 처리 등을 수행하는 NPU, 그리고 딥러닝 연산을 가속화하기 하기 위한 신경 가속기(Neural Accelerator) 개발 등에 적용될 수 있다. 모바일 기기와 SNS의 활성화, 인공지능 기술과 IoT 기술의 발전으로 데이터량이 폭발적으로 증가하고 있다. 따 라서 이 수많은 데이터를 저장할 대용량 메모리소자들의 수요는 계속해서 증가할 것이다. 하지만 현재 상용화된 메모리 소자들은 심각한 전력소비와 발열 문제를 겪고 있고, 이것은 사용자 입장에서 큰 부담이 된다. 따라서 잘 동작하는 초저전력 메모리 소자의 양산이 이루어진다면 커져가는 메모리 시장의 주축으로 자리매김할 수 있 을 것이다. 인공지능 기술의 발전으로 인공지능 연산을 수행하는 새로운 반도체 칩에 대한 요구가 늘어가고 있다. 이러한 인공지능 반도체 칩은 자율 주행, IoT, 빅데이터 등의 많은 분야에 사용 가능하다. 하지만 CMOS 기반의 신경망 처리 장치(NPU)는 낮은 집적도와 많은 전력소비의 문제점을 보인다. 본 발명처럼 성능이 우수한 멤커패시터를 활용한다면 기존의 CMOS 기반의 인공지능 반도체 칩을 대체하여 고집적 초저전력의 멤커패시터 인공지능 반도체 칩을 만들 수 있을 것이다. 데이터센터는 전기 먹는 하마라 불리며 전세계의 데이터센터가 사용하는 총 전력소비량은 300억 와트에 이른다. 많은 전력소비로 인해 발생하는 발열을 잡기 위해 데이터센터를 극지방에 건설하거나 바닷물을 이용하여 냉각하 는 방법을 사용하고 있다. 기업들이 앞다투어 친환경 그린 데이터센터를 강조하면서 다양한 방법을 찾고 있는 현재, 멤커패시터와 같은 초저전력 메모리 소자는 매우 이상적으로 메모리 소자로 보인다. 하지만 현재의 멤커 패시터는 많은 부분에서 아직 미흡한 측면이 많아 실제로 상용화되기에는 무리가 있다. 따라서 본 발명에서는 기존의 멤커패시터의 여러 문제점들을 보완하여 상용화가 가능한 수준까지 멤커패시터의 문제점들을 개선하였다. SISCAP과 같은 초저전력의 메모리 소자를 사용하여 데이터센터의 메모리 소자의 패러다임을 바꾸게 된다면 경제적인 이득뿐만 아니라 환경적인 측면에서도 큰 도움이 될 것이다. 또한 SISCAP을 인공지능 하드웨어의 시냅스 소자로 사용하면 CMOS 기반 시냅스의 낮은 집적도와 많은 전력소비 의 문제점을 해결할 수 있으며, 서버를 거치지 않고 하드웨어 단계에서 인공지능 컴퓨팅을 수행할 수 있는 초저 전력 온디바이스 AI가 가능하다. 결론적으로, 본 발명은 인공지능 하드웨어의 시냅스소자와 4차 산업혁명의 핵 심 기술인 빅데이터, 사물 인터넷, 그리고 스마트폰 등에 들어가는 엣지 디바이스 컴퓨팅에 활용될 것으로 기대 한다."}
{"patent_id": "10-2023-0121871", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발 명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하 고, 본 발명의 범위는 상기 상세한 설명은 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으 로 해석되어야 한다."}
{"patent_id": "10-2023-0121871", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 종래의 멤커패시터의 구조를 개략적으로 도시하는 다이어그램이다. 도 2는 본 발명의 일 실시예에 따른 멤커패시터의 구조를 개략적으로 도시하는 다이어그램이다. 도 3a 및 도 3b는 종래의 멤커패시터에 있어서 프로그래밍 단계 및 소거 단계를 각각 나타내는 에너지 밴드 다 이어그램이다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 멤커패시터에 있어서 프로그래밍 단계 및 소거 단계를 각각 나타 내는 에너지 밴드 다이어그램이다. 도 5는 질소 도핑에 따른 가전자 에너지 레벨 상승을 설명하기 위한 다이어그램이다. 도 6은 종래의 멤커패시터의 펄스 인가에 따른 커패시턴스 변화를 개략적으로 도시하는 그래프이다. 도 7은 본 발명의 일 실시예에 따른 멤커패시터의 펄스 신호에 따른 커패시턴스의 변화를 개략적으로 도시하는 그래프이다. 도 8a 및 도 8b는 종래의 멤커패시터의 커패시턴스 최소값 대비 최대값의 비율(on-off ratio)를 설명하기 위한 다이어그램이다. 도 9a 및 도 9b는 본 발명의 일 실시예에 따른 멤커패시터의 커패시턴스 최소값 대비 최대값의 비율을 설명하기 위한 다이어그램이다. 도 10은 본 발명의 일 실시예에 따른 멤커패시터를 이용한 메모리 어레이의 구조를 개략적으로 도시하는 다이어그램이다. 도 11은 본 발명의 다른 일 실시예에 따른 멤커패시터를 이용한 메모리 어레이의 구조를 개략적으로 도시하는 다이어그램이다. 도 12는 본 발명의 일 실시예에 따른 수직형 메모리 장치를 개략적으로 도시하는 다이어그램이다. 도 13은 본 발명의 일 실시예에 따른 적층형 메모리 장치를 개략적으로 도시하는 다이어그램이다."}
