
Slave_Smart_Home_.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000694  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000708  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000008  00800060  00800060  00000708  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000708  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000738  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000e8  00000000  00000000  00000774  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001074  00000000  00000000  0000085c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000081d  00000000  00000000  000018d0  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000007e5  00000000  00000000  000020ed  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000170  00000000  00000000  000028d4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000492  00000000  00000000  00002a44  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000004a8  00000000  00000000  00002ed6  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000a8  00000000  00000000  0000337e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  2c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  30:	0c 94 99 01 	jmp	0x332	; 0x332 <__vector_12>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	a8 36       	cpi	r26, 0x68	; 104
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 60 00 	call	0xc0	; 0xc0 <main>
  74:	0c 94 48 03 	jmp	0x690	; 0x690 <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <HW_Init>:
unsigned char i,j;


void HW_Init(void)
{
	Port_Direction(C,output);
  7c:	61 e0       	ldi	r22, 0x01	; 1
  7e:	83 e3       	ldi	r24, 0x33	; 51
  80:	0e 94 f0 01 	call	0x3e0	; 0x3e0 <Port_Direction>
	Port_Direction(D,output);
  84:	61 e0       	ldi	r22, 0x01	; 1
  86:	80 e3       	ldi	r24, 0x30	; 48
  88:	0e 94 f0 01 	call	0x3e0	; 0x3e0 <Port_Direction>
	Pin_Direction(A,0,input);
  8c:	40 e0       	ldi	r20, 0x00	; 0
  8e:	60 e0       	ldi	r22, 0x00	; 0
  90:	89 e3       	ldi	r24, 0x39	; 57
  92:	0e 94 d3 01 	call	0x3a6	; 0x3a6 <Pin_Direction>
	Pin_Direction(A,1,input);
  96:	40 e0       	ldi	r20, 0x00	; 0
  98:	61 e0       	ldi	r22, 0x01	; 1
  9a:	89 e3       	ldi	r24, 0x39	; 57
  9c:	0e 94 d3 01 	call	0x3a6	; 0x3a6 <Pin_Direction>
	Pin_Direction(A,2,output);
  a0:	41 e0       	ldi	r20, 0x01	; 1
  a2:	62 e0       	ldi	r22, 0x02	; 2
  a4:	89 e3       	ldi	r24, 0x39	; 57
  a6:	0e 94 d3 01 	call	0x3a6	; 0x3a6 <Pin_Direction>
	Pin_Direction(A,3,input);
  aa:	40 e0       	ldi	r20, 0x00	; 0
  ac:	63 e0       	ldi	r22, 0x03	; 3
  ae:	89 e3       	ldi	r24, 0x39	; 57
  b0:	0e 94 d3 01 	call	0x3a6	; 0x3a6 <Pin_Direction>
	Pin_Direction(A,4,output);
  b4:	41 e0       	ldi	r20, 0x01	; 1
  b6:	64 e0       	ldi	r22, 0x04	; 4
  b8:	89 e3       	ldi	r24, 0x39	; 57
  ba:	0e 94 d3 01 	call	0x3a6	; 0x3a6 <Pin_Direction>
  be:	08 95       	ret

000000c0 <main>:


int main (void)
{

   HW_Init();
  c0:	0e 94 3e 00 	call	0x7c	; 0x7c <HW_Init>
   SPI_Init();
  c4:	0e 94 07 02 	call	0x40e	; 0x40e <SPI_Init>
   ADC_init();
  c8:	0e 94 a8 01 	call	0x350	; 0x350 <ADC_init>
   sei();  //Global Interrupt
  cc:	78 94       	sei

	Bin_Set(C,0);
  ce:	60 e0       	ldi	r22, 0x00	; 0
  d0:	83 e3       	ldi	r24, 0x33	; 51
  d2:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  d6:	2f e9       	ldi	r18, 0x9F	; 159
  d8:	86 e8       	ldi	r24, 0x86	; 134
  da:	91 e0       	ldi	r25, 0x01	; 1
  dc:	21 50       	subi	r18, 0x01	; 1
  de:	80 40       	sbci	r24, 0x00	; 0
  e0:	90 40       	sbci	r25, 0x00	; 0
  e2:	e1 f7       	brne	.-8      	; 0xdc <main+0x1c>
  e4:	00 c0       	rjmp	.+0      	; 0xe6 <main+0x26>
  e6:	00 00       	nop
	_delay_ms(500);
	while (1) 

	{
		Temperatue=(ADC_u16Read()*0.25);
  e8:	0e 94 b0 01 	call	0x360	; 0x360 <ADC_u16Read>
  ec:	bc 01       	movw	r22, r24
  ee:	80 e0       	ldi	r24, 0x00	; 0
  f0:	90 e0       	ldi	r25, 0x00	; 0
  f2:	0e 94 3e 02 	call	0x47c	; 0x47c <__floatunsisf>
  f6:	20 e0       	ldi	r18, 0x00	; 0
  f8:	30 e0       	ldi	r19, 0x00	; 0
  fa:	40 e8       	ldi	r20, 0x80	; 128
  fc:	5e e3       	ldi	r21, 0x3E	; 62
  fe:	0e 94 a4 02 	call	0x548	; 0x548 <__mulsf3>
 102:	0e 94 0f 02 	call	0x41e	; 0x41e <__fixunssfsi>
 106:	70 93 66 00 	sts	0x0066, r23	; 0x800066 <Temperatue+0x1>
 10a:	60 93 65 00 	sts	0x0065, r22	; 0x800065 <Temperatue>
		store = SPI_DATA;
 10e:	80 91 61 00 	lds	r24, 0x0061	; 0x800061 <SPI_DATA>
 112:	80 93 64 00 	sts	0x0064, r24	; 0x800064 <store>
	
	       	if( Bin_Read(A,1))
 116:	61 e0       	ldi	r22, 0x01	; 1
 118:	89 e3       	ldi	r24, 0x39	; 57
 11a:	0e 94 fb 01 	call	0x3f6	; 0x3f6 <Bin_Read>
 11e:	88 23       	and	r24, r24
 120:	a1 f0       	breq	.+40     	; 0x14a <main+0x8a>
	       	{
		       	Bin_Set(C,1);
 122:	61 e0       	ldi	r22, 0x01	; 1
 124:	83 e3       	ldi	r24, 0x33	; 51
 126:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
 12a:	8d ee       	ldi	r24, 0xED	; 237
 12c:	92 e0       	ldi	r25, 0x02	; 2
 12e:	01 97       	sbiw	r24, 0x01	; 1
 130:	f1 f7       	brne	.-4      	; 0x12e <main+0x6e>
 132:	00 c0       	rjmp	.+0      	; 0x134 <main+0x74>
 134:	00 00       	nop
		       	_delay_ms(3);
		       	Bin_Rest(C,1);
 136:	61 e0       	ldi	r22, 0x01	; 1
 138:	83 e3       	ldi	r24, 0x33	; 51
 13a:	0e 94 c5 01 	call	0x38a	; 0x38a <Bin_Rest>
 13e:	8d ee       	ldi	r24, 0xED	; 237
 140:	92 e0       	ldi	r25, 0x02	; 2
 142:	01 97       	sbiw	r24, 0x01	; 1
 144:	f1 f7       	brne	.-4      	; 0x142 <main+0x82>
 146:	00 c0       	rjmp	.+0      	; 0x148 <main+0x88>
 148:	00 00       	nop
		       	_delay_ms(3);
	       	}
	       	
	       	if( Bin_Read(A,3))
 14a:	63 e0       	ldi	r22, 0x03	; 3
 14c:	89 e3       	ldi	r24, 0x39	; 57
 14e:	0e 94 fb 01 	call	0x3f6	; 0x3f6 <Bin_Read>
 152:	88 23       	and	r24, r24
 154:	a1 f0       	breq	.+40     	; 0x17e <main+0xbe>
	       	{
		       	Bin_Set(A,2);
 156:	62 e0       	ldi	r22, 0x02	; 2
 158:	89 e3       	ldi	r24, 0x39	; 57
 15a:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
 15e:	8d ee       	ldi	r24, 0xED	; 237
 160:	92 e0       	ldi	r25, 0x02	; 2
 162:	01 97       	sbiw	r24, 0x01	; 1
 164:	f1 f7       	brne	.-4      	; 0x162 <main+0xa2>
 166:	00 c0       	rjmp	.+0      	; 0x168 <main+0xa8>
 168:	00 00       	nop
		       	_delay_ms(3);
		       	Bin_Rest(A,2);
 16a:	62 e0       	ldi	r22, 0x02	; 2
 16c:	89 e3       	ldi	r24, 0x39	; 57
 16e:	0e 94 c5 01 	call	0x38a	; 0x38a <Bin_Rest>
 172:	8d ee       	ldi	r24, 0xED	; 237
 174:	92 e0       	ldi	r25, 0x02	; 2
 176:	01 97       	sbiw	r24, 0x01	; 1
 178:	f1 f7       	brne	.-4      	; 0x176 <main+0xb6>
 17a:	00 c0       	rjmp	.+0      	; 0x17c <main+0xbc>
 17c:	00 00       	nop
		       	_delay_ms(3);
			 }

			   
		if(store==1)
 17e:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <store>
 182:	81 30       	cpi	r24, 0x01	; 1
 184:	79 f4       	brne	.+30     	; 0x1a4 <main+0xe4>
		{
			  Bin_Set(D,2);
 186:	62 e0       	ldi	r22, 0x02	; 2
 188:	80 e3       	ldi	r24, 0x30	; 48
 18a:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
 18e:	9f e9       	ldi	r25, 0x9F	; 159
 190:	26 e8       	ldi	r18, 0x86	; 134
 192:	81 e0       	ldi	r24, 0x01	; 1
 194:	91 50       	subi	r25, 0x01	; 1
 196:	20 40       	sbci	r18, 0x00	; 0
 198:	80 40       	sbci	r24, 0x00	; 0
 19a:	e1 f7       	brne	.-8      	; 0x194 <main+0xd4>
 19c:	00 c0       	rjmp	.+0      	; 0x19e <main+0xde>
 19e:	00 00       	nop
			_delay_ms(500);
			SPI_DATA = 0;
 1a0:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <SPI_DATA>

			Bin_Set(D,3);
			SPI_DATA = 0;
		}*/

		if(store==3)
 1a4:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <store>
 1a8:	83 30       	cpi	r24, 0x03	; 3
 1aa:	31 f4       	brne	.+12     	; 0x1b8 <main+0xf8>
		{

			Bin_Set(D,4);
 1ac:	64 e0       	ldi	r22, 0x04	; 4
 1ae:	80 e3       	ldi	r24, 0x30	; 48
 1b0:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
			SPI_DATA = 0;
 1b4:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <SPI_DATA>
		}

		if(store==4)
 1b8:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <store>
 1bc:	84 30       	cpi	r24, 0x04	; 4
 1be:	31 f4       	brne	.+12     	; 0x1cc <main+0x10c>
		{

			Bin_Set(D,5);
 1c0:	65 e0       	ldi	r22, 0x05	; 5
 1c2:	80 e3       	ldi	r24, 0x30	; 48
 1c4:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
			SPI_DATA = 0;
 1c8:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <SPI_DATA>
		}


       if(store==5 && Window_Flag==0)
 1cc:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <store>
 1d0:	85 30       	cpi	r24, 0x05	; 5
 1d2:	b1 f4       	brne	.+44     	; 0x200 <main+0x140>
 1d4:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 1d8:	81 11       	cpse	r24, r1
 1da:	12 c0       	rjmp	.+36     	; 0x200 <main+0x140>
       {
           Bin_Set(A,4);
 1dc:	64 e0       	ldi	r22, 0x04	; 4
 1de:	89 e3       	ldi	r24, 0x39	; 57
 1e0:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
 1e4:	9f e3       	ldi	r25, 0x3F	; 63
 1e6:	2d e0       	ldi	r18, 0x0D	; 13
 1e8:	83 e0       	ldi	r24, 0x03	; 3
 1ea:	91 50       	subi	r25, 0x01	; 1
 1ec:	20 40       	sbci	r18, 0x00	; 0
 1ee:	80 40       	sbci	r24, 0x00	; 0
 1f0:	e1 f7       	brne	.-8      	; 0x1ea <main+0x12a>
 1f2:	00 c0       	rjmp	.+0      	; 0x1f4 <main+0x134>
 1f4:	00 00       	nop
           _delay_ms(1000);
           PORTA &=~(1<<4);
 1f6:	dc 98       	cbi	0x1b, 4	; 27
           PORTA &=~(1<<4);
 1f8:	dc 98       	cbi	0x1b, 4	; 27
           Window_Flag =1;
 1fa:	81 e0       	ldi	r24, 0x01	; 1
 1fc:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
       }
       
		if(store==5)
 200:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <store>
 204:	85 30       	cpi	r24, 0x05	; 5
 206:	09 f0       	breq	.+2      	; 0x20a <main+0x14a>
 208:	4c c0       	rjmp	.+152    	; 0x2a2 <main+0x1e2>
		{
			Bin_Set(D,6);
 20a:	66 e0       	ldi	r22, 0x06	; 6
 20c:	80 e3       	ldi	r24, 0x30	; 48
 20e:	0e 94 b8 01 	call	0x370	; 0x370 <Bin_Set>
 212:	83 ed       	ldi	r24, 0xD3	; 211
 214:	90 e3       	ldi	r25, 0x30	; 48
 216:	01 97       	sbiw	r24, 0x01	; 1
 218:	f1 f7       	brne	.-4      	; 0x216 <main+0x156>
 21a:	00 c0       	rjmp	.+0      	; 0x21c <main+0x15c>
 21c:	00 00       	nop
			_delay_ms(50);
			PORTC = 0b0111 | ((Temperatue%10)<<4); 
 21e:	40 91 65 00 	lds	r20, 0x0065	; 0x800065 <Temperatue>
 222:	50 91 66 00 	lds	r21, 0x0066	; 0x800066 <Temperatue+0x1>
 226:	9a 01       	movw	r18, r20
 228:	ad ec       	ldi	r26, 0xCD	; 205
 22a:	bc ec       	ldi	r27, 0xCC	; 204
 22c:	0e 94 39 03 	call	0x672	; 0x672 <__umulhisi3>
 230:	96 95       	lsr	r25
 232:	87 95       	ror	r24
 234:	96 95       	lsr	r25
 236:	87 95       	ror	r24
 238:	96 95       	lsr	r25
 23a:	87 95       	ror	r24
 23c:	9c 01       	movw	r18, r24
 23e:	22 0f       	add	r18, r18
 240:	33 1f       	adc	r19, r19
 242:	88 0f       	add	r24, r24
 244:	99 1f       	adc	r25, r25
 246:	88 0f       	add	r24, r24
 248:	99 1f       	adc	r25, r25
 24a:	88 0f       	add	r24, r24
 24c:	99 1f       	adc	r25, r25
 24e:	82 0f       	add	r24, r18
 250:	93 1f       	adc	r25, r19
 252:	48 1b       	sub	r20, r24
 254:	59 0b       	sbc	r21, r25
 256:	42 95       	swap	r20
 258:	40 7f       	andi	r20, 0xF0	; 240
 25a:	47 60       	ori	r20, 0x07	; 7
 25c:	45 bb       	out	0x15, r20	; 21
 25e:	87 ea       	ldi	r24, 0xA7	; 167
 260:	91 e6       	ldi	r25, 0x61	; 97
 262:	01 97       	sbiw	r24, 0x01	; 1
 264:	f1 f7       	brne	.-4      	; 0x262 <main+0x1a2>
 266:	00 c0       	rjmp	.+0      	; 0x268 <main+0x1a8>
 268:	00 00       	nop
			_delay_ms(100);
			PORTC = 0b1011 |  ((Temperatue/10)<<4);
 26a:	20 91 65 00 	lds	r18, 0x0065	; 0x800065 <Temperatue>
 26e:	30 91 66 00 	lds	r19, 0x0066	; 0x800066 <Temperatue+0x1>
 272:	0e 94 39 03 	call	0x672	; 0x672 <__umulhisi3>
 276:	96 95       	lsr	r25
 278:	87 95       	ror	r24
 27a:	96 95       	lsr	r25
 27c:	87 95       	ror	r24
 27e:	96 95       	lsr	r25
 280:	87 95       	ror	r24
 282:	82 95       	swap	r24
 284:	80 7f       	andi	r24, 0xF0	; 240
 286:	8b 60       	ori	r24, 0x0B	; 11
 288:	85 bb       	out	0x15, r24	; 21
 28a:	87 ea       	ldi	r24, 0xA7	; 167
 28c:	91 e6       	ldi	r25, 0x61	; 97
 28e:	01 97       	sbiw	r24, 0x01	; 1
 290:	f1 f7       	brne	.-4      	; 0x28e <main+0x1ce>
 292:	00 c0       	rjmp	.+0      	; 0x294 <main+0x1d4>
 294:	00 00       	nop
			_delay_ms(100);
			SPI_DATA = 0;
 296:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <SPI_DATA>
			Flag_Air=1;
 29a:	81 e0       	ldi	r24, 0x01	; 1
 29c:	80 93 62 00 	sts	0x0062, r24	; 0x800062 <Flag_Air>
 2a0:	05 c0       	rjmp	.+10     	; 0x2ac <main+0x1ec>
		}
		
		if(Flag_Air==1)
 2a2:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <Flag_Air>
 2a6:	81 30       	cpi	r24, 0x01	; 1
 2a8:	09 f0       	breq	.+2      	; 0x2ac <main+0x1ec>
 2aa:	1e cf       	rjmp	.-452    	; 0xe8 <main+0x28>
 2ac:	83 ed       	ldi	r24, 0xD3	; 211
 2ae:	90 e3       	ldi	r25, 0x30	; 48
 2b0:	01 97       	sbiw	r24, 0x01	; 1
 2b2:	f1 f7       	brne	.-4      	; 0x2b0 <main+0x1f0>
 2b4:	00 c0       	rjmp	.+0      	; 0x2b6 <main+0x1f6>
 2b6:	00 00       	nop
		{
			_delay_ms(50);
			PORTC = 0b1011 |  ((Temperatue%10)<<4);
 2b8:	40 91 65 00 	lds	r20, 0x0065	; 0x800065 <Temperatue>
 2bc:	50 91 66 00 	lds	r21, 0x0066	; 0x800066 <Temperatue+0x1>
 2c0:	9a 01       	movw	r18, r20
 2c2:	ad ec       	ldi	r26, 0xCD	; 205
 2c4:	bc ec       	ldi	r27, 0xCC	; 204
 2c6:	0e 94 39 03 	call	0x672	; 0x672 <__umulhisi3>
 2ca:	96 95       	lsr	r25
 2cc:	87 95       	ror	r24
 2ce:	96 95       	lsr	r25
 2d0:	87 95       	ror	r24
 2d2:	96 95       	lsr	r25
 2d4:	87 95       	ror	r24
 2d6:	9c 01       	movw	r18, r24
 2d8:	22 0f       	add	r18, r18
 2da:	33 1f       	adc	r19, r19
 2dc:	88 0f       	add	r24, r24
 2de:	99 1f       	adc	r25, r25
 2e0:	88 0f       	add	r24, r24
 2e2:	99 1f       	adc	r25, r25
 2e4:	88 0f       	add	r24, r24
 2e6:	99 1f       	adc	r25, r25
 2e8:	82 0f       	add	r24, r18
 2ea:	93 1f       	adc	r25, r19
 2ec:	48 1b       	sub	r20, r24
 2ee:	59 0b       	sbc	r21, r25
 2f0:	42 95       	swap	r20
 2f2:	40 7f       	andi	r20, 0xF0	; 240
 2f4:	4b 60       	ori	r20, 0x0B	; 11
 2f6:	45 bb       	out	0x15, r20	; 21
 2f8:	87 ea       	ldi	r24, 0xA7	; 167
 2fa:	91 e6       	ldi	r25, 0x61	; 97
 2fc:	01 97       	sbiw	r24, 0x01	; 1
 2fe:	f1 f7       	brne	.-4      	; 0x2fc <main+0x23c>
 300:	00 c0       	rjmp	.+0      	; 0x302 <main+0x242>
 302:	00 00       	nop
			_delay_ms(100);
			PORTC = 0b0111 | ((Temperatue/10)<<4);
 304:	20 91 65 00 	lds	r18, 0x0065	; 0x800065 <Temperatue>
 308:	30 91 66 00 	lds	r19, 0x0066	; 0x800066 <Temperatue+0x1>
 30c:	0e 94 39 03 	call	0x672	; 0x672 <__umulhisi3>
 310:	96 95       	lsr	r25
 312:	87 95       	ror	r24
 314:	96 95       	lsr	r25
 316:	87 95       	ror	r24
 318:	96 95       	lsr	r25
 31a:	87 95       	ror	r24
 31c:	82 95       	swap	r24
 31e:	80 7f       	andi	r24, 0xF0	; 240
 320:	87 60       	ori	r24, 0x07	; 7
 322:	85 bb       	out	0x15, r24	; 21
 324:	87 ea       	ldi	r24, 0xA7	; 167
 326:	91 e6       	ldi	r25, 0x61	; 97
 328:	01 97       	sbiw	r24, 0x01	; 1
 32a:	f1 f7       	brne	.-4      	; 0x328 <main+0x268>
 32c:	00 c0       	rjmp	.+0      	; 0x32e <main+0x26e>
 32e:	00 00       	nop
 330:	db ce       	rjmp	.-586    	; 0xe8 <main+0x28>

00000332 <__vector_12>:
	}
}

//ISR
ISR (SPI_STC_vect)
{
 332:	1f 92       	push	r1
 334:	0f 92       	push	r0
 336:	0f b6       	in	r0, 0x3f	; 63
 338:	0f 92       	push	r0
 33a:	11 24       	eor	r1, r1
 33c:	8f 93       	push	r24
	SPI_DATA = SPDR;
 33e:	8f b1       	in	r24, 0x0f	; 15
 340:	80 93 61 00 	sts	0x0061, r24	; 0x800061 <SPI_DATA>
 344:	8f 91       	pop	r24
 346:	0f 90       	pop	r0
 348:	0f be       	out	0x3f, r0	; 63
 34a:	0f 90       	pop	r0
 34c:	1f 90       	pop	r1
 34e:	18 95       	reti

00000350 <ADC_init>:

#include "ADC.h"

void ADC_init(void)
{
	ADCSRA=(1<<ADPS0)|(1<<ADPS1);       //Enable ADC and Select Prescaler (8)
 350:	83 e0       	ldi	r24, 0x03	; 3
 352:	86 b9       	out	0x06, r24	; 6
	ADMUX|=(1<<ADLAR);                                                    //8 bit mood (just ADCH) (left adjusted
 354:	3d 9a       	sbi	0x07, 5	; 7
	ADMUX|=(1<<MUX0);                                                     // Select Channel
 356:	38 9a       	sbi	0x07, 0	; 7
	ADMUX=(1<<REFS0)|(1<<REFS1);
 358:	80 ec       	ldi	r24, 0xC0	; 192
 35a:	87 b9       	out	0x07, r24	; 7
	ADCSRA|=(1<<ADEN);
 35c:	37 9a       	sbi	0x06, 7	; 6
 35e:	08 95       	ret

00000360 <ADC_u16Read>:
}
unsigned short ADC_u16Read(void)
{
	unsigned short read_val;
	
	 ADCSRA|=(1<<ADSC);                                                                //start conversion
 360:	36 9a       	sbi	0x06, 6	; 6
	 while((ADCSRA &(1<<ADIF))==0);                                        //wait the conversion stop
 362:	34 9b       	sbis	0x06, 4	; 6
 364:	fe cf       	rjmp	.-4      	; 0x362 <ADC_u16Read+0x2>
	 read_val=ADCL|ADCH;
 366:	94 b1       	in	r25, 0x04	; 4
 368:	85 b1       	in	r24, 0x05	; 5
	 return read_val;
 36a:	89 2b       	or	r24, r25
 36c:	90 e0       	ldi	r25, 0x00	; 0
 36e:	08 95       	ret

00000370 <Bin_Set>:
uint8_t  Port_Write(uint8_t  base , uint8_t  value)
{
			uint8_t   result;
			(*(volatile uint8_t *)(base+2))=value;
			return result;
}
 370:	e8 2f       	mov	r30, r24
 372:	f0 e0       	ldi	r31, 0x00	; 0
 374:	82 81       	ldd	r24, Z+2	; 0x02
 376:	21 e0       	ldi	r18, 0x01	; 1
 378:	30 e0       	ldi	r19, 0x00	; 0
 37a:	02 c0       	rjmp	.+4      	; 0x380 <Bin_Set+0x10>
 37c:	22 0f       	add	r18, r18
 37e:	33 1f       	adc	r19, r19
 380:	6a 95       	dec	r22
 382:	e2 f7       	brpl	.-8      	; 0x37c <Bin_Set+0xc>
 384:	28 2b       	or	r18, r24
 386:	22 83       	std	Z+2, r18	; 0x02
 388:	08 95       	ret

0000038a <Bin_Rest>:
 38a:	e8 2f       	mov	r30, r24
 38c:	f0 e0       	ldi	r31, 0x00	; 0
 38e:	82 81       	ldd	r24, Z+2	; 0x02
 390:	21 e0       	ldi	r18, 0x01	; 1
 392:	30 e0       	ldi	r19, 0x00	; 0
 394:	02 c0       	rjmp	.+4      	; 0x39a <Bin_Rest+0x10>
 396:	22 0f       	add	r18, r18
 398:	33 1f       	adc	r19, r19
 39a:	6a 95       	dec	r22
 39c:	e2 f7       	brpl	.-8      	; 0x396 <Bin_Rest+0xc>
 39e:	20 95       	com	r18
 3a0:	28 23       	and	r18, r24
 3a2:	22 83       	std	Z+2, r18	; 0x02
 3a4:	08 95       	ret

000003a6 <Pin_Direction>:
 3a6:	41 30       	cpi	r20, 0x01	; 1
 3a8:	69 f4       	brne	.+26     	; 0x3c4 <Pin_Direction+0x1e>
 3aa:	e8 2f       	mov	r30, r24
 3ac:	f0 e0       	ldi	r31, 0x00	; 0
 3ae:	21 81       	ldd	r18, Z+1	; 0x01
 3b0:	81 e0       	ldi	r24, 0x01	; 1
 3b2:	90 e0       	ldi	r25, 0x00	; 0
 3b4:	02 c0       	rjmp	.+4      	; 0x3ba <Pin_Direction+0x14>
 3b6:	88 0f       	add	r24, r24
 3b8:	99 1f       	adc	r25, r25
 3ba:	6a 95       	dec	r22
 3bc:	e2 f7       	brpl	.-8      	; 0x3b6 <Pin_Direction+0x10>
 3be:	82 2b       	or	r24, r18
 3c0:	81 83       	std	Z+1, r24	; 0x01
 3c2:	08 95       	ret
 3c4:	e8 2f       	mov	r30, r24
 3c6:	f0 e0       	ldi	r31, 0x00	; 0
 3c8:	21 81       	ldd	r18, Z+1	; 0x01
 3ca:	81 e0       	ldi	r24, 0x01	; 1
 3cc:	90 e0       	ldi	r25, 0x00	; 0
 3ce:	02 c0       	rjmp	.+4      	; 0x3d4 <Pin_Direction+0x2e>
 3d0:	88 0f       	add	r24, r24
 3d2:	99 1f       	adc	r25, r25
 3d4:	6a 95       	dec	r22
 3d6:	e2 f7       	brpl	.-8      	; 0x3d0 <Pin_Direction+0x2a>
 3d8:	80 95       	com	r24
 3da:	82 23       	and	r24, r18
 3dc:	81 83       	std	Z+1, r24	; 0x01
 3de:	08 95       	ret

000003e0 <Port_Direction>:
 3e0:	61 30       	cpi	r22, 0x01	; 1
 3e2:	29 f4       	brne	.+10     	; 0x3ee <Port_Direction+0xe>
 3e4:	e8 2f       	mov	r30, r24
 3e6:	f0 e0       	ldi	r31, 0x00	; 0
 3e8:	8f ef       	ldi	r24, 0xFF	; 255
 3ea:	81 83       	std	Z+1, r24	; 0x01
 3ec:	08 95       	ret
 3ee:	e8 2f       	mov	r30, r24
 3f0:	f0 e0       	ldi	r31, 0x00	; 0
 3f2:	11 82       	std	Z+1, r1	; 0x01
 3f4:	08 95       	ret

000003f6 <Bin_Read>:


uint8_t  Bin_Read(uint8_t  base , uint8_t   bin)
{
			uint8_t  result;
			result = (*(volatile uint8_t *)(base)) & (1<<bin);
 3f6:	e8 2f       	mov	r30, r24
 3f8:	f0 e0       	ldi	r31, 0x00	; 0
 3fa:	20 81       	ld	r18, Z
			return result;
 3fc:	81 e0       	ldi	r24, 0x01	; 1
 3fe:	90 e0       	ldi	r25, 0x00	; 0
 400:	02 c0       	rjmp	.+4      	; 0x406 <__LOCK_REGION_LENGTH__+0x6>
 402:	88 0f       	add	r24, r24
 404:	99 1f       	adc	r25, r25
 406:	6a 95       	dec	r22
 408:	e2 f7       	brpl	.-8      	; 0x402 <__LOCK_REGION_LENGTH__+0x2>
}
 40a:	82 23       	and	r24, r18
 40c:	08 95       	ret

0000040e <SPI_Init>:
			SPCR &=~((1<<0) | (1<<1));  //fosc/4
			
			//Bit 6 – SPE: SPI Enable
			SPCR |=(1<<6);*/
			 /*Make this pins as input in slave*/
			 DDRB &= ~( (1<<SS) | (1<<MOSI) | (1<<SCK) );
 40e:	87 b3       	in	r24, 0x17	; 23
 410:	8f 74       	andi	r24, 0x4F	; 79
 412:	87 bb       	out	0x17, r24	; 23
			 
			 /* SPE bit is written to one, the SPI is enabled*/
			 SPCR = ( (1<<SPE)  | (1<<SPR0) );
 414:	81 e4       	ldi	r24, 0x41	; 65
 416:	8d b9       	out	0x0d, r24	; 13
			 SPCR |=(1<<SPIE); //interrupt Enable
 418:	6f 9a       	sbi	0x0d, 7	; 13
			 /*Slave SPI mode when written to zero*/
			 SPCR &=~(1<<MSTR);
 41a:	6c 98       	cbi	0x0d, 4	; 13
 41c:	08 95       	ret

0000041e <__fixunssfsi>:
 41e:	0e 94 83 02 	call	0x506	; 0x506 <__fp_splitA>
 422:	88 f0       	brcs	.+34     	; 0x446 <__fixunssfsi+0x28>
 424:	9f 57       	subi	r25, 0x7F	; 127
 426:	98 f0       	brcs	.+38     	; 0x44e <__fixunssfsi+0x30>
 428:	b9 2f       	mov	r27, r25
 42a:	99 27       	eor	r25, r25
 42c:	b7 51       	subi	r27, 0x17	; 23
 42e:	b0 f0       	brcs	.+44     	; 0x45c <__fixunssfsi+0x3e>
 430:	e1 f0       	breq	.+56     	; 0x46a <__fixunssfsi+0x4c>
 432:	66 0f       	add	r22, r22
 434:	77 1f       	adc	r23, r23
 436:	88 1f       	adc	r24, r24
 438:	99 1f       	adc	r25, r25
 43a:	1a f0       	brmi	.+6      	; 0x442 <__fixunssfsi+0x24>
 43c:	ba 95       	dec	r27
 43e:	c9 f7       	brne	.-14     	; 0x432 <__fixunssfsi+0x14>
 440:	14 c0       	rjmp	.+40     	; 0x46a <__fixunssfsi+0x4c>
 442:	b1 30       	cpi	r27, 0x01	; 1
 444:	91 f0       	breq	.+36     	; 0x46a <__fixunssfsi+0x4c>
 446:	0e 94 9d 02 	call	0x53a	; 0x53a <__fp_zero>
 44a:	b1 e0       	ldi	r27, 0x01	; 1
 44c:	08 95       	ret
 44e:	0c 94 9d 02 	jmp	0x53a	; 0x53a <__fp_zero>
 452:	67 2f       	mov	r22, r23
 454:	78 2f       	mov	r23, r24
 456:	88 27       	eor	r24, r24
 458:	b8 5f       	subi	r27, 0xF8	; 248
 45a:	39 f0       	breq	.+14     	; 0x46a <__fixunssfsi+0x4c>
 45c:	b9 3f       	cpi	r27, 0xF9	; 249
 45e:	cc f3       	brlt	.-14     	; 0x452 <__fixunssfsi+0x34>
 460:	86 95       	lsr	r24
 462:	77 95       	ror	r23
 464:	67 95       	ror	r22
 466:	b3 95       	inc	r27
 468:	d9 f7       	brne	.-10     	; 0x460 <__fixunssfsi+0x42>
 46a:	3e f4       	brtc	.+14     	; 0x47a <__fixunssfsi+0x5c>
 46c:	90 95       	com	r25
 46e:	80 95       	com	r24
 470:	70 95       	com	r23
 472:	61 95       	neg	r22
 474:	7f 4f       	sbci	r23, 0xFF	; 255
 476:	8f 4f       	sbci	r24, 0xFF	; 255
 478:	9f 4f       	sbci	r25, 0xFF	; 255
 47a:	08 95       	ret

0000047c <__floatunsisf>:
 47c:	e8 94       	clt
 47e:	09 c0       	rjmp	.+18     	; 0x492 <__floatsisf+0x12>

00000480 <__floatsisf>:
 480:	97 fb       	bst	r25, 7
 482:	3e f4       	brtc	.+14     	; 0x492 <__floatsisf+0x12>
 484:	90 95       	com	r25
 486:	80 95       	com	r24
 488:	70 95       	com	r23
 48a:	61 95       	neg	r22
 48c:	7f 4f       	sbci	r23, 0xFF	; 255
 48e:	8f 4f       	sbci	r24, 0xFF	; 255
 490:	9f 4f       	sbci	r25, 0xFF	; 255
 492:	99 23       	and	r25, r25
 494:	a9 f0       	breq	.+42     	; 0x4c0 <__floatsisf+0x40>
 496:	f9 2f       	mov	r31, r25
 498:	96 e9       	ldi	r25, 0x96	; 150
 49a:	bb 27       	eor	r27, r27
 49c:	93 95       	inc	r25
 49e:	f6 95       	lsr	r31
 4a0:	87 95       	ror	r24
 4a2:	77 95       	ror	r23
 4a4:	67 95       	ror	r22
 4a6:	b7 95       	ror	r27
 4a8:	f1 11       	cpse	r31, r1
 4aa:	f8 cf       	rjmp	.-16     	; 0x49c <__floatsisf+0x1c>
 4ac:	fa f4       	brpl	.+62     	; 0x4ec <__floatsisf+0x6c>
 4ae:	bb 0f       	add	r27, r27
 4b0:	11 f4       	brne	.+4      	; 0x4b6 <__floatsisf+0x36>
 4b2:	60 ff       	sbrs	r22, 0
 4b4:	1b c0       	rjmp	.+54     	; 0x4ec <__floatsisf+0x6c>
 4b6:	6f 5f       	subi	r22, 0xFF	; 255
 4b8:	7f 4f       	sbci	r23, 0xFF	; 255
 4ba:	8f 4f       	sbci	r24, 0xFF	; 255
 4bc:	9f 4f       	sbci	r25, 0xFF	; 255
 4be:	16 c0       	rjmp	.+44     	; 0x4ec <__floatsisf+0x6c>
 4c0:	88 23       	and	r24, r24
 4c2:	11 f0       	breq	.+4      	; 0x4c8 <__floatsisf+0x48>
 4c4:	96 e9       	ldi	r25, 0x96	; 150
 4c6:	11 c0       	rjmp	.+34     	; 0x4ea <__floatsisf+0x6a>
 4c8:	77 23       	and	r23, r23
 4ca:	21 f0       	breq	.+8      	; 0x4d4 <__floatsisf+0x54>
 4cc:	9e e8       	ldi	r25, 0x8E	; 142
 4ce:	87 2f       	mov	r24, r23
 4d0:	76 2f       	mov	r23, r22
 4d2:	05 c0       	rjmp	.+10     	; 0x4de <__floatsisf+0x5e>
 4d4:	66 23       	and	r22, r22
 4d6:	71 f0       	breq	.+28     	; 0x4f4 <__floatsisf+0x74>
 4d8:	96 e8       	ldi	r25, 0x86	; 134
 4da:	86 2f       	mov	r24, r22
 4dc:	70 e0       	ldi	r23, 0x00	; 0
 4de:	60 e0       	ldi	r22, 0x00	; 0
 4e0:	2a f0       	brmi	.+10     	; 0x4ec <__floatsisf+0x6c>
 4e2:	9a 95       	dec	r25
 4e4:	66 0f       	add	r22, r22
 4e6:	77 1f       	adc	r23, r23
 4e8:	88 1f       	adc	r24, r24
 4ea:	da f7       	brpl	.-10     	; 0x4e2 <__floatsisf+0x62>
 4ec:	88 0f       	add	r24, r24
 4ee:	96 95       	lsr	r25
 4f0:	87 95       	ror	r24
 4f2:	97 f9       	bld	r25, 7
 4f4:	08 95       	ret

000004f6 <__fp_split3>:
 4f6:	57 fd       	sbrc	r21, 7
 4f8:	90 58       	subi	r25, 0x80	; 128
 4fa:	44 0f       	add	r20, r20
 4fc:	55 1f       	adc	r21, r21
 4fe:	59 f0       	breq	.+22     	; 0x516 <__fp_splitA+0x10>
 500:	5f 3f       	cpi	r21, 0xFF	; 255
 502:	71 f0       	breq	.+28     	; 0x520 <__fp_splitA+0x1a>
 504:	47 95       	ror	r20

00000506 <__fp_splitA>:
 506:	88 0f       	add	r24, r24
 508:	97 fb       	bst	r25, 7
 50a:	99 1f       	adc	r25, r25
 50c:	61 f0       	breq	.+24     	; 0x526 <__fp_splitA+0x20>
 50e:	9f 3f       	cpi	r25, 0xFF	; 255
 510:	79 f0       	breq	.+30     	; 0x530 <__fp_splitA+0x2a>
 512:	87 95       	ror	r24
 514:	08 95       	ret
 516:	12 16       	cp	r1, r18
 518:	13 06       	cpc	r1, r19
 51a:	14 06       	cpc	r1, r20
 51c:	55 1f       	adc	r21, r21
 51e:	f2 cf       	rjmp	.-28     	; 0x504 <__fp_split3+0xe>
 520:	46 95       	lsr	r20
 522:	f1 df       	rcall	.-30     	; 0x506 <__fp_splitA>
 524:	08 c0       	rjmp	.+16     	; 0x536 <__fp_splitA+0x30>
 526:	16 16       	cp	r1, r22
 528:	17 06       	cpc	r1, r23
 52a:	18 06       	cpc	r1, r24
 52c:	99 1f       	adc	r25, r25
 52e:	f1 cf       	rjmp	.-30     	; 0x512 <__fp_splitA+0xc>
 530:	86 95       	lsr	r24
 532:	71 05       	cpc	r23, r1
 534:	61 05       	cpc	r22, r1
 536:	08 94       	sec
 538:	08 95       	ret

0000053a <__fp_zero>:
 53a:	e8 94       	clt

0000053c <__fp_szero>:
 53c:	bb 27       	eor	r27, r27
 53e:	66 27       	eor	r22, r22
 540:	77 27       	eor	r23, r23
 542:	cb 01       	movw	r24, r22
 544:	97 f9       	bld	r25, 7
 546:	08 95       	ret

00000548 <__mulsf3>:
 548:	0e 94 b7 02 	call	0x56e	; 0x56e <__mulsf3x>
 54c:	0c 94 28 03 	jmp	0x650	; 0x650 <__fp_round>
 550:	0e 94 1a 03 	call	0x634	; 0x634 <__fp_pscA>
 554:	38 f0       	brcs	.+14     	; 0x564 <__mulsf3+0x1c>
 556:	0e 94 21 03 	call	0x642	; 0x642 <__fp_pscB>
 55a:	20 f0       	brcs	.+8      	; 0x564 <__mulsf3+0x1c>
 55c:	95 23       	and	r25, r21
 55e:	11 f0       	breq	.+4      	; 0x564 <__mulsf3+0x1c>
 560:	0c 94 11 03 	jmp	0x622	; 0x622 <__fp_inf>
 564:	0c 94 17 03 	jmp	0x62e	; 0x62e <__fp_nan>
 568:	11 24       	eor	r1, r1
 56a:	0c 94 9e 02 	jmp	0x53c	; 0x53c <__fp_szero>

0000056e <__mulsf3x>:
 56e:	0e 94 7b 02 	call	0x4f6	; 0x4f6 <__fp_split3>
 572:	70 f3       	brcs	.-36     	; 0x550 <__mulsf3+0x8>

00000574 <__mulsf3_pse>:
 574:	95 9f       	mul	r25, r21
 576:	c1 f3       	breq	.-16     	; 0x568 <__mulsf3+0x20>
 578:	95 0f       	add	r25, r21
 57a:	50 e0       	ldi	r21, 0x00	; 0
 57c:	55 1f       	adc	r21, r21
 57e:	62 9f       	mul	r22, r18
 580:	f0 01       	movw	r30, r0
 582:	72 9f       	mul	r23, r18
 584:	bb 27       	eor	r27, r27
 586:	f0 0d       	add	r31, r0
 588:	b1 1d       	adc	r27, r1
 58a:	63 9f       	mul	r22, r19
 58c:	aa 27       	eor	r26, r26
 58e:	f0 0d       	add	r31, r0
 590:	b1 1d       	adc	r27, r1
 592:	aa 1f       	adc	r26, r26
 594:	64 9f       	mul	r22, r20
 596:	66 27       	eor	r22, r22
 598:	b0 0d       	add	r27, r0
 59a:	a1 1d       	adc	r26, r1
 59c:	66 1f       	adc	r22, r22
 59e:	82 9f       	mul	r24, r18
 5a0:	22 27       	eor	r18, r18
 5a2:	b0 0d       	add	r27, r0
 5a4:	a1 1d       	adc	r26, r1
 5a6:	62 1f       	adc	r22, r18
 5a8:	73 9f       	mul	r23, r19
 5aa:	b0 0d       	add	r27, r0
 5ac:	a1 1d       	adc	r26, r1
 5ae:	62 1f       	adc	r22, r18
 5b0:	83 9f       	mul	r24, r19
 5b2:	a0 0d       	add	r26, r0
 5b4:	61 1d       	adc	r22, r1
 5b6:	22 1f       	adc	r18, r18
 5b8:	74 9f       	mul	r23, r20
 5ba:	33 27       	eor	r19, r19
 5bc:	a0 0d       	add	r26, r0
 5be:	61 1d       	adc	r22, r1
 5c0:	23 1f       	adc	r18, r19
 5c2:	84 9f       	mul	r24, r20
 5c4:	60 0d       	add	r22, r0
 5c6:	21 1d       	adc	r18, r1
 5c8:	82 2f       	mov	r24, r18
 5ca:	76 2f       	mov	r23, r22
 5cc:	6a 2f       	mov	r22, r26
 5ce:	11 24       	eor	r1, r1
 5d0:	9f 57       	subi	r25, 0x7F	; 127
 5d2:	50 40       	sbci	r21, 0x00	; 0
 5d4:	9a f0       	brmi	.+38     	; 0x5fc <__mulsf3_pse+0x88>
 5d6:	f1 f0       	breq	.+60     	; 0x614 <__mulsf3_pse+0xa0>
 5d8:	88 23       	and	r24, r24
 5da:	4a f0       	brmi	.+18     	; 0x5ee <__mulsf3_pse+0x7a>
 5dc:	ee 0f       	add	r30, r30
 5de:	ff 1f       	adc	r31, r31
 5e0:	bb 1f       	adc	r27, r27
 5e2:	66 1f       	adc	r22, r22
 5e4:	77 1f       	adc	r23, r23
 5e6:	88 1f       	adc	r24, r24
 5e8:	91 50       	subi	r25, 0x01	; 1
 5ea:	50 40       	sbci	r21, 0x00	; 0
 5ec:	a9 f7       	brne	.-22     	; 0x5d8 <__mulsf3_pse+0x64>
 5ee:	9e 3f       	cpi	r25, 0xFE	; 254
 5f0:	51 05       	cpc	r21, r1
 5f2:	80 f0       	brcs	.+32     	; 0x614 <__mulsf3_pse+0xa0>
 5f4:	0c 94 11 03 	jmp	0x622	; 0x622 <__fp_inf>
 5f8:	0c 94 9e 02 	jmp	0x53c	; 0x53c <__fp_szero>
 5fc:	5f 3f       	cpi	r21, 0xFF	; 255
 5fe:	e4 f3       	brlt	.-8      	; 0x5f8 <__mulsf3_pse+0x84>
 600:	98 3e       	cpi	r25, 0xE8	; 232
 602:	d4 f3       	brlt	.-12     	; 0x5f8 <__mulsf3_pse+0x84>
 604:	86 95       	lsr	r24
 606:	77 95       	ror	r23
 608:	67 95       	ror	r22
 60a:	b7 95       	ror	r27
 60c:	f7 95       	ror	r31
 60e:	e7 95       	ror	r30
 610:	9f 5f       	subi	r25, 0xFF	; 255
 612:	c1 f7       	brne	.-16     	; 0x604 <__mulsf3_pse+0x90>
 614:	fe 2b       	or	r31, r30
 616:	88 0f       	add	r24, r24
 618:	91 1d       	adc	r25, r1
 61a:	96 95       	lsr	r25
 61c:	87 95       	ror	r24
 61e:	97 f9       	bld	r25, 7
 620:	08 95       	ret

00000622 <__fp_inf>:
 622:	97 f9       	bld	r25, 7
 624:	9f 67       	ori	r25, 0x7F	; 127
 626:	80 e8       	ldi	r24, 0x80	; 128
 628:	70 e0       	ldi	r23, 0x00	; 0
 62a:	60 e0       	ldi	r22, 0x00	; 0
 62c:	08 95       	ret

0000062e <__fp_nan>:
 62e:	9f ef       	ldi	r25, 0xFF	; 255
 630:	80 ec       	ldi	r24, 0xC0	; 192
 632:	08 95       	ret

00000634 <__fp_pscA>:
 634:	00 24       	eor	r0, r0
 636:	0a 94       	dec	r0
 638:	16 16       	cp	r1, r22
 63a:	17 06       	cpc	r1, r23
 63c:	18 06       	cpc	r1, r24
 63e:	09 06       	cpc	r0, r25
 640:	08 95       	ret

00000642 <__fp_pscB>:
 642:	00 24       	eor	r0, r0
 644:	0a 94       	dec	r0
 646:	12 16       	cp	r1, r18
 648:	13 06       	cpc	r1, r19
 64a:	14 06       	cpc	r1, r20
 64c:	05 06       	cpc	r0, r21
 64e:	08 95       	ret

00000650 <__fp_round>:
 650:	09 2e       	mov	r0, r25
 652:	03 94       	inc	r0
 654:	00 0c       	add	r0, r0
 656:	11 f4       	brne	.+4      	; 0x65c <__fp_round+0xc>
 658:	88 23       	and	r24, r24
 65a:	52 f0       	brmi	.+20     	; 0x670 <__fp_round+0x20>
 65c:	bb 0f       	add	r27, r27
 65e:	40 f4       	brcc	.+16     	; 0x670 <__fp_round+0x20>
 660:	bf 2b       	or	r27, r31
 662:	11 f4       	brne	.+4      	; 0x668 <__fp_round+0x18>
 664:	60 ff       	sbrs	r22, 0
 666:	04 c0       	rjmp	.+8      	; 0x670 <__fp_round+0x20>
 668:	6f 5f       	subi	r22, 0xFF	; 255
 66a:	7f 4f       	sbci	r23, 0xFF	; 255
 66c:	8f 4f       	sbci	r24, 0xFF	; 255
 66e:	9f 4f       	sbci	r25, 0xFF	; 255
 670:	08 95       	ret

00000672 <__umulhisi3>:
 672:	a2 9f       	mul	r26, r18
 674:	b0 01       	movw	r22, r0
 676:	b3 9f       	mul	r27, r19
 678:	c0 01       	movw	r24, r0
 67a:	a3 9f       	mul	r26, r19
 67c:	70 0d       	add	r23, r0
 67e:	81 1d       	adc	r24, r1
 680:	11 24       	eor	r1, r1
 682:	91 1d       	adc	r25, r1
 684:	b2 9f       	mul	r27, r18
 686:	70 0d       	add	r23, r0
 688:	81 1d       	adc	r24, r1
 68a:	11 24       	eor	r1, r1
 68c:	91 1d       	adc	r25, r1
 68e:	08 95       	ret

00000690 <_exit>:
 690:	f8 94       	cli

00000692 <__stop_program>:
 692:	ff cf       	rjmp	.-2      	; 0x692 <__stop_program>
