#-------------------------------------------------------------------------------
#--                             SVN HEADER
#--$HeadURL:  $
#--$Author: jlarin $
#--$Revision: 5184 $
#--$Date: 2009-09-17 13:30:59 -0400 (Thu, 17 Sep 2009) $
#-------------------------------------------------------------------------------
#
# Snap file: Pcie-->xilinx endpoint 
#
# This file lists information on a collection of files and directories 
# for use by various scripts. Type cosnap -snaphelp for more info.
#


#------------------------------------------------------------------------------------------------------------------------------------------------------------#
# alias definition
#------------------------------------------------------------------------------------------------------------------------------------------------------------#

# Nsys-model
alias @Iris3PcieXilPcie ..
                             
#------------------------------------------------------------------------------------------------------------------------------------------------------------#
# VHDL files
#------------------------------------------------------------------------------------------------------------------------------------------------------------#

#Version venant de ISE14.7 (Coregen)
#@Iris3PcieXilPcie/xil_pcie_axi_pcie_pipe_misc.vhd                   sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pcie_pipe_pipeline.vhd               sim        syn              # jlarin
#
#@Iris3PcieXilPcie/xil_pcie_axi_pcie_bram_7x.vhd                     sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pcie_brams_7x.vhd                    sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pcie_bram_top_7x.vhd                 sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pcie_7x.vhd                          sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_axi_basic_tx_thrtl_ctl.vhd           sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_axi_basic_tx_pipeline.vhd            sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_axi_basic_tx.vhd                     sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_axi_basic_rx_null_gen.vhd            sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_axi_basic_rx_pipeline.vhd            sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_axi_basic_rx.vhd                     sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_axi_basic_top.vhd                    sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pcie_top.vhd                         sim        syn              # jlarin
#
#@Iris3PcieXilPcie/xil_pcie_axi_qpll_drp.v                           sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pipe_reset.v                         sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pipe_clock.v                         sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_rxeq_scan.v                          sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pipe_eq.v                            sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_gtp_pipe_drp.v                       sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_gtp_pipe_rate.v                      sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pipe_sync.v                          sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_qpll_reset.v                         sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_qpll_wrapper.v                       sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_gt_wrapper.v                         sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_gtp_pipe_reset.v                     sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_qpll_drp.v                           sim        syn              # jlarin
#
#@Iris3PcieXilPcie/xil_pcie_axi_pipe_user.v                          sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_pipe_wrapper.v                       sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_gt_rx_valid_filter_7x.vhd            sim        syn              # jlarin
#@Iris3PcieXilPcie/xil_pcie_axi_gt_top.vhd                           sim        syn              # jlarin
#
#@Iris3PcieXilPcie/xil_pcie_axi.vhd                                  sim        syn              # jlarin
#

@Iris3PcieXilPcie/source/pcie_7x_axi_basic_rx.vhd                   sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_axi_basic_rx_null_gen.vhd          sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_axi_basic_rx_pipeline.vhd          sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_axi_basic_top.vhd                  sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_axi_basic_tx.vhd                   sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_axi_basic_tx_pipeline.vhd          sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_axi_basic_tx_thrtl_ctl.vhd         sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_core_top.vhd                       sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gtp_cpllpd_ovrd.v                  sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gtp_pipe_drp.v                     sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gtp_pipe_rate.v                    sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gtp_pipe_reset.v                   sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gtx_cpllpd_ovrd.v                  sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gt_common.v                        sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gt_rx_valid_filter_7x.vhd          sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gt_top.vhd                         sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_gt_wrapper.v                       sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie2_top.vhd                      sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_7x.vhd                        sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_brams_7x.vhd                  sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_bram_7x.vhd                   sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_bram_top_7x.vhd               sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_pipe_lane.vhd                 sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_pipe_misc.vhd                 sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_pipe_pipeline.vhd             sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pcie_top.vhd                       sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_drp.v                         sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_eq.v                          sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_rate.v                        sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_reset.v                       sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_sync.v                        sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_user.v                        sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_wrapper.v                     sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_qpll_drp.v                         sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_qpll_reset.v                       sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_qpll_wrapper.v                     sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_rxeq_scan.v                        sim        syn               # jlarin
@Iris3PcieXilPcie/source/pcie_7x_pipe_clock.v                       sim        syn               # jlarin

@Iris3PcieXilPcie/sim/pcie_7x.vhd                                   sim                          # jlarin
@Iris3PcieXilPcie/synth/pcie_7x.vhd                                            syn               # jlarin










































