# 8.1 从零造一个计算机

## 1.半加器

::: tip

实现两个二进制数相加，获得结果和进位。

:::

单位二进制加法：`0 + 0 = 0(无进位)`、`0 + 1 = 1(无进位)`、`1 + 0 = 1(无进位)`、`1 + 1 = 0(进位1)`

写成真值表(A,B输入，S输出，C进位输出)为

| A    | B    | S    | C    |
| ---- | ---- | ---- | ---- |
| 0    | 0    | 0    | 0    |
| 0    | 1    | 1    | 0    |
| 1    | 0    | 1    | 0    |
| 1    | 1    | 0    | 1    |

实现这样一个运算的逻辑电路称为`半加器`

$S=\overline{A} B+A\overline{B} =A\oplus B$

$C=AB$

![image-20230801232736431](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230801232736431.png)

## 2.一位全加器

::: tip

实现两个二进制数和进位位相加，获得结果和进位。

:::

| A    | B    | CI   | S    | CO   |
| ---- | ---- | ---- | ---- | ---- |
| 0    | 0    | 0    | 0    | 0    |
| 0    | 0    | 1    | 1    | 0    |
| 0    | 1    | 0    | 1    | 0    |
| 0    | 1    | 1    | 0    | 1    |
| 1    | 0    | 0    | 1    | 0    |
| 1    | 0    | 1    | 0    | 1    |
| 1    | 1    | 0    | 0    | 1    |
| 1    | 1    | 1    | 1    | 1    |

其实

![image-20230802002214673](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802002214673.png)

## 8位全加器

![image-20230802205903340](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802205903340.png)

## 8位取反器

![image-20230802205835348](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802205835348.png)

## SR锁存器

作用：SR都为0是可以保存1比特。

|  R   |  S   |  Q   |  Q'  |
| :--: | :--: | :--: | :--: |
|  0   |  0   | 不变 | 不变 |
|  0   |  1   |  1   |  0   |
|  1   |  0   |  0   |  1   |
|  1   |  1   |  0   |  0   |

 ![image-20230802014916831](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802014916831.png)

该电路有以下特点：

- 刚上电时，输出的状态是不确定的，只确定两个输出是相反的。
- 当其中一个输出为1时，输出状态立刻确定，见上面真值表。
- 当两个输出都为0时，输出状态保持不变。
- 当两个输出都为1时，输出都为0，则无法通过单个输出判断状态，此时触发器状态不确定(应避免此情况)。

## 门控SR锁存器

> 添加一个EN，作为锁存功能(这样做的目的是方便对锁存功能进行统一管理)。

![image-20230802083305833](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802083305833.png)



## D锁存器

> 抛弃掉RS的锁存功能，R和S总是相反的，将D接到S端，D取反接到R端，两个输入合成一个输入，就构成了D触发器。

![image-20230802083532961](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802083532961.png)

## D边沿触发器

> 在上升沿存数

![image-20230802084625996](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802084625996.png)

#### 解决初始状态问题

> 上面的不管是RS触发器还是D触发器还是D边沿触发器，都存在刚上电时状态不确定的情况，因此，需要添加设置其初始状态的功能。

## T触发器

> T触发器的T的意思是Toggle，即翻转，如果说D边沿触发器是一个周期做一个动作，T触发器就是一个周期翻转一次状态(具体的动作)，原理就是把输出的非再接入到输入。

![image-20230802102054843](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802102054843.png)

## 计数器

![image-20230802174836575](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802174836575.png)

## 三态门

总线冲突问题：如果将多个`存储器`连到一起做数据交换，那么就会存在一个输入会连到多个输出的问题，就会发生数据冲突，那么有没有办法在需要数据交换时将两个寄存器单独连接在一起。这个办法就是三态门。

![image-20230802112732865](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802112732865.png)

## 1byte寄存器

- 端口S仅做比较有三态门和无三态门时的区别，实际并无此端口
- 当W使能时，和时钟信号一起作用，可以将存储器输入写到存储器输出
- 当R使能时，三态门连通，存储器输出连到寄存器输出；当R不使能时，寄存器输出处于高阻态。

![image-20230802140610237](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802140610237.png)

Set：置1

Clear：清零

WSignal：写时钟信号

W：允许写

R：允许读

## 8x1byte存储器

> 上面提到的D边沿触发器可以在上升沿中将输入写入输出，利用这样的功能我们可以实现一个`单字节存储器`。

![image-20230802145658222](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802145658222.png)

功能：通过Clear清0 ，Pre置1，在DI端输入8位数据，给CP一个上升沿，DI数据就被写入到DO上

Din：输入

Clear：全部清零

Set：全部置1

WSignal：写信号

Rin：写允许

Win：读允许

Ain：控制选择哪个寄存器

## 8x2byte存储器

位扩展法

![image-20230802151705110](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802151705110.png)

## 16x1byte存储器

字扩展法

![image-20230802160225539](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802160225539.png)

## 修改寄存器：将读写位合一

#### 同时读写的问题

可以参考D触发器中Reset和Set不能同时为1的处理逻辑。 将输入从R和W，调整位WE，表示写启用。

#### 接入片选信号

将片选信号作为输入，作为3态门的输入条件之一。

### 修改1byte寄存器

![image-20230802163248245](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802163248245.png)

WE：WE=1，写有效。WE=0，读有效。

CS：片选，CS=1芯片才有效。

### 修改8x1Byte存储器

![image-20230802173231036](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802173231036.png)

## 修改8x2Byte存储器

![image-20230802173345966](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802173345966.png)

## 修改16x1Byte存储器

![image-20230802201020476](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802201020476.png)

由于Ain需要逐步增加，所以改成计数器

## 修改计数器

增加一个开关

![image-20230802175449022](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230802175449022.png)

## PC

![image-20230803111931771](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230803111931771.png)

En=1，为计数

En=0，为写入

## ALU改进

![image-20230803162929507](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230803162929507.png)

PSW第0位为加减溢出位，第1位为0检测位。第2位为结果奇偶位。

## PC改进

将改进的ALU放进PC

![image-20230803164019457](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230803164019457.png)

## 修改寄存器

合成一位

![](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230803201000483.png)

## 修改存储器

![image-20230803201905681](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230803201905681.png)

## 修改PC

![image-20230803202219360](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230803202219360.png)

## 内存控制器

![image-20230804122350991](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230804122350991.png)

## 接到总线上

![image-20230804122516297](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230804122516297.png)

## 把内存控制器内存移出去

控制存储器（CM）用于存放微程序，在CPU内部，用ROM实现

![image-20230805201926459](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230805201926459.png)

## 重大修改

RAM为上升沿、异步读取。

RAM时钟信号接入非门。

ROM时钟信号不接非门。

![image-20230806140300387](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230806140300387.png)

```python
import os
dirname=os.path.dirname(__file__)
filename=os.path.join(dirname,'')
WE_A = 2 ** 0
CS_A = 2 ** 1

WE_B = 2 ** 2
CS_B = 2 ** 3

WE_C = 2 ** 4
CS_C = 2 ** 5

ALU_ADD=0
ALU_SUB=2**6
ALU_OUT = 2 ** 7

WE_M = 2 ** 8
CS_M = 2 ** 9

CS_PC = 2 ** 10
WE_PC = 2 ** 11
EN_PC = 2 ** 12

HLT = 2 ** 15

micro = [
    CS_M|CS_A|WE_A|WE_PC|EN_PC|CS_PC,#将内存读入寄存器A
    CS_M|CS_B|WE_B|WE_PC|EN_PC|CS_PC,#将内存读入寄存器B
    ALU_OUT|CS_C|WE_C,#alu写入寄存器C
    CS_C|WE_M|CS_M|WE_PC|EN_PC|CS_PC,#写入内存
    HLT
]

with open('micro.bin', 'wb') as f:
    for var in micro:
        byte = var.to_bytes(2, byteorder='little')
        f.write(byte)
        print(var, byte)

print('生成成功')
# print((CS_M|CS_A|WE_A).to_bytes(2,'big'))
```

## 修改ALU

![image-20230803202356602](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230803202356602.png)

## 制作5-32译码器

```python
import os
dirname=os.path.dirname(__file__)
filename=os.path.join(dirname,'532decoder.bin')

with open(filename,'wb') as file:
    for var in range(32):
        value=1<<var
        result=value.to_bytes(4,byteorder='little')
        file.write(result)
```

![image-20230806161110915](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230806161110915.png)

## 4个8位异或门做成32位异或门

![image-20230806161226689](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230806161226689.png)

## 将寄存器CS/WE合并成IO

![image-20230806190831670](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230806190831670.png)

## CPU框架

![image-20230806194632771](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230806194632771.png)

## CPU

![image-20230807145914466](https://csnotes.oss-cn-beijing.aliyuncs.com/photos/image-20230807145914466.png)