### Testbench Code 핵심 첨부 및 설명
<img src="/History/img/img13.png" width=500> <br>
- 게이트 시뮬레이션은 RTL구현에서 합성이후 시뮬레이션 단계로 이떄부터는 이상적인 동작을 넘어 실제 동작과 같은 환경과 같이 테스트 하게 됩니다.
이과정을 통해 알수 있는것은 합성이 완벽하게 되었는지 와 앞선 신호가 X를 출력할때 그 이후 신호들이 모두 X를 출력하는 X-problem문제까지 찾을수 있습니다. <br>
- 게이트 시뮬레이션 테스트 결과는 합성에 문제가 있었던 부분과 코드에서 초기화 하지 않은 부분들을 찾을 수 있게 되어 실제 Chip이 오동작을 일으키는 문제를 방지할수 있습니다. <br>
- 게이트 시뮬레이션과 RTL 시뮬레이션에서 큰차이점은 게이트 시뮬레이션은 실제와 같이 동작하기에 배열로 정리한 데이터들이 사실 큰 비트들로 순서대로 전달되는것을 확인할수 있습니다. <br>
- 하지만 이렇게 되면 저희가 테스트 결과를 확인하기에 보기 어렵기 때문에 테스트 벤치 코드에서 입/출력 데이터 비트들을 다시 배열로 볼수 있게 정리해서 새로운 변수에 저장하여 쉽게 디버깅이 가능했습니다. <br>   



###  Gate Simulation 결과

<img src="/History/img/img11.png" width=1000> <br>
<img src="/History/img/img12.png" width=1000> <br>