---
title: 04 处理机体系结构
tags:
  - c
  - 系统
  - 流水线
categories:
  - course
  - csapp
toc_number: false
abbrlink: 25669
date: 2023-06-12 17:41:15
---

## 4.1 Y86-64 指令集体系结构

首先，定义一个简单的指令集 “Y86-64” 作为 x86-64 的简化版。

### 4.1.1 程序员可见状态

<img src="https://s2.loli.net/2023/07/12/SkfQ1tLeWvGiErU.png" width=500>

在 Y86 中，以下状态对**汇编**程序员可见：

- 15 个 8 字节的寄存器
- 条件码：Y86 中只设定了三个
- PC
- 内存
- 状态码：标识程序是正常运行还是发生异常

### 4.1.2 Y86 指令和编码

#### 指令的一般形式

<img src="https://s2.loli.net/2023/07/12/w17phn5qIOR6Fav.png" width=500>

<img src="https://s2.loli.net/2023/07/12/x4J5irHaFzqbP3B.png" width=500>

指令一般分配三个部分

- {% label 第一个字节 orange%}表明指令类型
	- 高四位为 {% label 代码部分 orange%}：表示指令的{% label 行为 orange%}
	- 低四位为 {% label 功能部分 orange%}：表示指令在{% label 满足 orange%}条件码某种组合时才会执行
- {% label 第二个字节 orange%}指明指令的操作数（如果有的话）
	- 用长四位的序号唯一标识一个寄存器
	- 如果操作数不是寄存器，则用 **F** 表示。所以 Y86 一共有 15 个寄存器。
 - {% label 指令末尾 orange%}表示地址或立即数的值。

#### mov类

<img src="https://s2.loli.net/2023/07/12/7ZJgxoTcBkyWhRf.png" width=400>

- **i：立即数；r：寄存器，m:内存**
- 内存引用{% label 不支持变址 orange%}寻址
- 和 x86 一样不{% label 支持内存移动到内存 orange%}

#### 整数操作指令

<img src="https://s2.loli.net/2023/07/12/7AICTGiRSyfch5N.png" width=400>

- **只能对寄存器**进行操作

#### 跳转指令

<img src="https://s2.loli.net/2023/07/12/OptjP3bmhK6YJL8.png" width=400>

- 指令末尾附加跳转地址

#### 条件传送

<img src="https://s2.loli.net/2023/07/12/6tyHrLWFfKTnBE3.png" width=400>

- `comvXX` 指令和 `rrmovq` 指令的功能都是传送数据，所以两者的{% label 代码部分相同 orange%}，功能部分不同。

#### 其他指令

<img src="https://s2.loli.net/2023/07/12/nDat9oG6lmczJVM.png" width=400>


当执行 `pushq %rsp` 和 `popq %rsp` 时会带来{% label 歧义 orange%}。Y86 的处理和 x86 一样都是压入 `%rsp` 的{% label 原始值 orange%}

### 4.1.4 Y86-64 异常

程序员可见状态中的{% label 状态码 orange%} stat，用不同的代码值表示计算机所处的不同状态。

| 值  | 命名 | 含义           |
| --- | ---- | -------------- |
| 1   | AOK  | 正常           |
| 2   | HLT  | 执行 halt 指令 |
| 3   | ADR  | 遇到非法地址   |
| 4   | INS  | 遇到非法指令   |

## 4.2 逻辑设计和HCL

数字系统三个组成部分：
- 组合逻辑
- 存储器单元
- 时钟信号

**硬件描述语言** (HDL) 可以用来描述{% label 硬件结构 orange%}，主要包括 Verilog，VHDL。**逻辑合成程序**（Logic Synthesis）可以根据 HDL 的描述来生成有效的电路设计。

**硬件控制语言**（HCL）只表达硬件设计的{% label 控制部分 orange%}，只有有限的操作集合，也没有模块化

### 4.2.1 逻辑门

![Pasted image 20230612200523.png](https://s2.loli.net/2023/07/12/hTgFqz9IlrZiYN5.png)

| 逻辑门 | HCL        |
| ------ | ---------- |
| AND    | y = a&&b   |
| OR     | y = a\|\|b |
| NOT    | y=!a       |

### 4.2.2 组合电路

将多个逻辑门组合在一块，就能构成**组合电路**。

一些常用的组合逻辑：

位相等测试电路 `(a&&b)||(!a&&!b)`

多路复用器（MUX）`(s&&a)||(!s&&b)`

![Pasted image 20230612202544.png](https://s2.loli.net/2023/07/12/4fAHYtVQ79wq5zx.png)


以上都是对单个**位**进行运算，可以进一步扩展实现对**字**进行操作。

字相等测试电路：测试两个字是否相等

![Pasted image 20230612202614.png](https://s2.loli.net/2023/07/12/4AqTxvt5wX8FJBf.png)

```hcl
bool Eq=(A==B);
```

字级多路复用器电路：选择某个字作为输出

![Pasted image 20230612202641.png](https://s2.loli.net/2023/07/12/5WwoAJO9qQsSYet.png)

```hcl
word Out = [
	s:A;
	1:B;
]
```

四路复用器：从四个字中选一个输出

<img src="https://s2.loli.net/2023/07/12/hTJB6oC7zdFjHip.png" width=300>

```hcl
word Out4 = [
	!s1 && !s2 : A;
	!s1 : B;
	!s2 : C;
	1 : D;
]
```

### 4.2.5 存储器和时钟

**组合逻辑电路**不储存信息，而仅仅是响应不同的输入信号。所以引入**时序电路**，它具备一定程度的存储能力，但需要由一个具有周期信号的**时钟**控制。

存储设备：

1. **时钟寄存器 (寄存器)**：存储单个字
2. **随机访问寄存器 (内存)**：存储多个字
	1. 虚拟内存系统
	2. 寄存器文件

> 硬件中的“寄存器”与上一章提到的寄存器不同。上一章的寄存器在硬件上是“寄存器文件”中存储的字。

**硬件寄存器：**

![Pasted image 20230626205610.png](https://s2.loli.net/2023/07/12/ABcqDlTUdaShKuF.png)

每当时钟达到上升沿时，值才会从输入传送到输出。

**寄存器文件：**

![Pasted image 20230626210127.png](https://s2.loli.net/2023/07/12/uiYeLq1c4mRVXyx.png)

寄存器文件有两个读端口，一个写端口。每个端口搭配一个地址输入，实现对指定单元的操作。对寄存器文件{% label 写入 orange%}是由{% label 时钟信号 orange%}控制的，当时钟到达上升沿时，数据才会写入寄存器文件。

**虚拟文件系统：**

![Pasted image 20230626210804.png](https://s2.loli.net/2023/07/12/X5Q41EYUMbrgytP.png)

读/写信号控制存储器当前是进行读还是写；地址如果超过范围就会将 error 设置为 1

## 4.3 顺序实现

### 4.3.1 指令划分为阶段

1. 取指
	1. 取出指令指示符，包括两个 4位部分 `icode` (**指令代码**)和 `ifun` （**指令功能**）。
	2. 如果有的话，还会取出**寄存器指示符字节** `rA` `rB` 和 **8字节常数字** `valC`
	3. 根据所取的指令长度，计算 `valP`
2. 译码：读取两个寄存器（操作数）的值
3. 执行
4. 访存：读/写内存
5. 写回：将结果写回寄存器文件
6. 更新 PC

### 4.3.2 SEQ 硬件结构

![Pasted image 20230626223145.png](https://s2.loli.net/2023/07/12/NKdzUbHlcQaCLxt.png)

- 寄存器文件有两个读端口，保证可以同时读取两个操作数；有两个写端口，分别接收 `valE` 和 `valM`。
- 指令执行完成后，PC 值可能为：
	- 在取值阶段通过顺序方式计算的 `valP`
	- 内存值 `valM`
	- `call` 或 `jmp` 指令中的 `valC`

![Pasted image 20230626223233.png](https://s2.loli.net/2023/07/12/qQCBk35Tfj4NcJ2.png)

- 白色方框， `PC` 是唯一的**时钟寄存器**；蓝色方框是**硬件单元**，应把他视作一个黑盒；灰色圆角框表示**控制逻辑块**，从一组信号源中选择；白色圆代表线路的名字
- 粗线传输字长的数据；细线传输字节的数据；虚线传输单个位的数据

### 4.3.3 SEQ 的时序

SEQ 的硬件包括组合逻辑和两种存储器：**时钟寄存器**和**随机访问存储器**。其中，存储器受时钟信号的控制。

Y86 遵循原则**从不回读**，从不需要为了完成一条指令而读取该指令更新的状态。
例如 `pushq %rsp` 必须是将 `%rsp` 压栈再减 8。

![Pasted image 20230628193958.png](https://s2.loli.net/2023/07/12/6IWqKBSrFcR8e9b.png)

每当时钟周期触发上升沿时，就会执行一条指令。

### 4.3.4 SEQ 各阶段的实现

**取指：**

<img src="https://s2.loli.net/2023/07/12/7PRd8cx4DatIbHN.png" width=400>

1. 以 PC 为首地址，取出连续的 10 个字节
2. 第一个字节分为 `icode` 和 `ifun`，其他字节为 `Align`
3. 分析 `icode` 计算出三个一位信号：
	1. `instr_valid` 指令是否{% label 合法 orange%}
	2. `need_regids` 指令是否包括{% label 寄存器 orange%}
	3. `need_valC` 指令是否包括{% label 常数字 orange%}
4. PC 增加器根据 `need_regids` 和 `need_valC` 的值计算 `valP`
 
**译码：**

<img src="https://s2.loli.net/2023/07/12/JU9it2oBPk3eyCr.png" width=400>

1. `srcA` 和 `srcB` 指示要读取的两个寄存器的序号，如果是 `0xF` 则表示不需要读取该寄存器
2. 还需要 `icode` 信号决定 `srcA` 应为 `rA` 还是 `rsp`
3. 读取的值为 `valA` 和 `valB`

**执行：**

<img src="https://s2.loli.net/2023/07/12/l6AbtxWD3pgOM5s.png" width=400>

1. 根据 `icode`
	1. 设置 `ALU fun` ，ALU 会根据此值进行不同的运算
	2. 设置 `Set CC` ，ALU 运算是否会改变条件码寄存器
	3. 设置 ALU 的两个操作数
2. `cond` 根据 `ifun` 和 `CC` 生成 `Cnd`，然后根据结果判断是否要分支

**访存：**

<img src="https://s2.loli.net/2023/07/12/WRghn5B796iMZyA.png" width=400>

1. 根据  `icode` 
	1. 判断是读内存还是写内存
	2. 判断是否有真的需要读/写内存，控制 `mem_addr` 和 `mem_data`
2. 访存结束后生成状态码

**写回：**

<img src="https://s2.loli.net/2023/07/12/JU9it2oBPk3eyCr.png" width=400>

1. 输入 `valM` 和 `valE`
2. 和译码阶段不同，写回需要结合 `Cnd` `icode` 来判断是否输入 `dstE` 和 `dstM`

**更新 PC：**

分为几种情况：
1. `call` 指令时，PC 为 `valC`
2. `ret` 指令时，PC 为 `valM`
3. `jmp` 类指令时，如果 `Cnd` 为 1，则 PC 为 `valC`
4. 其他情况，`PC` 为 `valP` 

## 4.4 流水线通用原理

流水线化显著提高了系统的**吞吐量**(单位时间服务顾客总数)，但增加了**延迟**(服务单个顾客花费的时间)。

**非流水线化的硬件系统：**

<img src="https://s2.loli.net/2023/07/12/ukilOLR378CK6Ff.png" width=500>

- 执行一条指令的延迟为 $300+20 = 320$ 皮秒
- 吞吐量为 $\frac{1}{320ps}\frac{1000ps}{1ns}=3.12GIPS$

**流水线化的硬件系统：**

<img src="https://s2.loli.net/2023/07/12/EMdqQBc7HjNJClu.png" width=500>

- 将一条指令的执行分为 ABC 三个阶段，阶段间添加**流水线寄存器**
- 延迟提高 $(100+20)\times3=360 ps$
- 吞吐量提高 $\frac{1}{120ps}\frac{1000ps}{1ns}=8.33GIPS$

### 4.4.3 流水线的局限性

一些因素会影响流水线的效率：

**不一致的划分：**

<img src="https://s2.loli.net/2023/07/12/IEvBPnZsjqwfKNi.png" width=500>

1. 延迟较小的阶段（如 A，B）出现**空闲**，导致延迟提高 ($510ps$)
2. 吞吐量取决于延迟最大的阶段，导致吞吐量收到影响

**流水线过深：**

<img src="https://s2.loli.net/2023/07/12/BvRpinKuzWSV2Xx.png" width=500>

1. 流水线加深带来的收益会变得越来越小
2. 流水线寄存器的延迟变成流水线吞吐量的一个制约因素

## 4.5 Y86-64 实现流水线

