# Tilelink总线

## Tilelink-UL

TileLink是RISC-V开放指令集生态系统中的一种总线协议，TileLink-UL（Uncached Lightweight）是Tilelink总线协议的轻量级变体，主要用于简单的无缓存、请求-响应事务。

主要用于连接低性能的外设以减小总线的面积消耗，有两种类型的操作可供**代理**使用，这两种操作都是访存操作：

ps：代理是指参与通信的设备或模块，他们通过TileLink总线执行不同角色的操作，每个代理根据其功能分为主代理（Master Agent）、从代理（Slave Agent），在TL-UL模式下，主代理发起读写请求，从代理负责响应这些请求，代理模式的设计是为了简化通信结构，使TileLink协议可以应用于各种芯片设计，支持不同的通信模式和设备类型。



1、读（Get）操作：从内存中读取数据

2、写（Put）操作：向内存中写入数据，写操作支持在字节粒度上具有**部分写掩码（通路掩码）**

这里的部分写掩码是一种机制，指定某些字节为有效位，仅更新有效位的字节内数据，例如32位宽的写操作中，通路掩码是：1101，数据：0xAABBCCDD，则写入了第一（0xAA）、第二（0xBB）、第四位（0xDD）字节，这样能够优化总数据传输效率，降低硬件资源的消耗。

读写操作都是在**请求/响应事务结构**中完成的，在TL-UL中，每个信息都在一个beat中，不支持“簇发”操作（Burst），适用于低宽带、简单的外围设备通信。

ps：每个信息在一个beat中：信息独立、单次传输、不需延续，在一个单位时间完成，不被拆分。

ps：簇发操作：在多个连续beat内传输一个完整的数据块，通常用于提升宽带。

ps：beat：一个beat往往对应于一个时间周期，数据传输一次，称为一个节拍beat，突发传输需要多个beat进行传输，那么就需要连续时钟周期来完成一个完整的数据传输。



TL-UL定义了访存操作的三种请求和两种响应信息类型，另一个角度：一个读操作，两个写操作。

![image-20241112104832775](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241112104832775.png)

对于第一行，Get请求是主设备向从设备请求读取数据，其操作编码是4，通过A通道发送请求，其响应类型是AccessAckData

对于第二行，AccessAckData响应的操作编码是1，是Get操作的响应，通过D通道发送响应，除了会携带响应数据，还会携带一些数据

对于第三行，PutFullData请求是主设备请求写入一块完成的数据块到从设备，其操作编码是0，通过A通过发送请求，其响应类型是AccessAck

对于第四行，PutPartialData，同第三行，表示主设备请求部分写入数据块

对于第五行，AccessAck，是两个写操作的响应类型

ps：A通道和D通道是什么？A通道实际就是主设备发起请求，D通道有两个功能，返回响应或者发送数据，所以对于TL-UL的写操作的一个beat信息传递，就包含了A通道发起请求，D通道传输数据，D通道返回响应；对于读操作，就包含A通道发起请求，D通道返回数据和响应

ps：编码为什么会有相同的情况？因为决定一条信息并不完全由编码来决定，还会通过信息通道和上下文来解读编码含义。





### 请求响应事务结构（TL，有簇发操作）

响应信号：是由接收请求的代理（一般为从代理）发送回 发送请求的代理（一般为主代理）的一种信息，用于指示请求的结果，是否成功执行、是否发生错误等

定义响应信号何时发送的规则：

允许响应信息的第一个beat是有效的的要求有两条：1）响应信息的第一个beat可以在请求信息的第一个beat变为有效的同一周期内变为有效   2）在请求信息的第一个节拍之后的任意时间时变为有效（请求通道上的ready信号和valid信号在请求信息的第一个节拍内都是高电平时才可以）

valid信号：发送方是否准备好发送数据（自己的状态）、ready信号：接收方是否准备好接收数据（对方的状态），这两个信号包含在第一个beat数据中

ps：接收方和发送方并不是固定的设备，在不同的通道中，其指代是相反的，例如：CPU发送请求给内存，那么在请求通道中CPU是发送方，内存是接收方，内存接收到信息后，需要反馈结果，所以有接收通道，此时发送方是内存，接收方是CPU



在同一个周期内，请求信息的第一个节拍和响应信息的第一个节拍在同一个周期内有效时，只能有几种情况是合法的。

![image-20241111165944475](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241111165944475.png)

以下情况是合法的：

请求通道：valid高，ready高

响应通道：valid高，ready高

请求通道：valid高，ready低

响应通道：valid高，ready低



提问：为什么同一个周期内，可以同时发生请求和响应？

时间传递的瞬时性？

响应的意义是为了反应数据传输是否成功？是否出错？数据还没到为什么可以响应？





对于一个簇发响应的第一个节拍之后的节拍也可以在任意长的延迟后出现（在这段延迟时间内，不能有其他信息的节拍插入或交错）



响应信息可以与请求的第一个节拍并行组合地接收，与前进进度的规则相互作用。**前进进度规则**定义了在接收响应的代理如何处理响应信号d_ready d_valid的，例如，当d_ready信号为低电平而d_valid信号为高电平时代理如何处理。



ps：TL中有五个通道，包括了前面的响应和请求通道，以及这里的数据通道。

d_ready和d_valid是数据通道的信号，用于控制响应数据的流动，确保数据传输的完整性和有效性。



请求和响应可能在同一周期到达，主设备可能无法立即处理响应，在主设备的D通道输入端添加寄存器（或称缓冲），以暂存响应数据，这样使得系统遵循前进进度规则，允许从设备尽快响应，提高通信效率。



**这里还需要写更多，目前先打住**





### 数据流和波形

以下会展示一些TL-UL的get put操作的波形图和信息序列图

信息序列图（Massage Sequence Charts，MSC）是用于展示不同代理之间的信息发送顺序、依赖关系和它们如何在时间轴上进行交互。

其时间流动是从上到下的，即从图的顶部到底部流动



图18是get和put操作的波形图，下面对该图进行解释：

1、clock：时钟信号，图中的两条虚线所夹区域就是一个时钟周期，clock的凸起表示高电平，凹下表示低电平，一个完整的高-低波动，构成一个周期，每个周期中其他信号的变化都与时钟周期同步，也就是，将时钟周期的上升沿和下降沿作为其他信号的触发事件

2、a_ready和a_valid，a_ready表示从设备是否准备好接收信号，a_valid表示主发出信号的信号是否有效，如果是高电平，说明已经准备好/有效

3、a_address，请求的地址字段，表示的是读取或写入数据的目标地址

4、a_opcode，操作码字段，用于指示请求的类型，0-写操作，1-部分写操作，4-读操作

5、a_mask：掩码字段，控制哪些字节被有效操作，比如写操作和读操作，都需要操作全部字节，所以是0xf，部分写操作如果只操作低两字节，那么就是0x3

6、a_data：在写操作时，主设备通过这个字段指定要写入的数据内容

7、d_ready和d_valid：d_valid表示从设备的响应是否有效，d_ready表示主设备是否准备好接收从设备的响应

8、d_opcode：响应操作码，用于指示响应的类型，0-AccessAck，1-AccessAckData

9、d_data：用于从设备在响应中传递数据（提问：这里传递的数据是有可能包括响应状态以及实际数据？根据图18，感觉只有实际数据？）



![image-20241112140219229](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241112140219229.png)

提问：一个beat的时间和时钟周期真的是一对一吗？不是说一个beat对应于一个操作吗？

提问：重积分符号，重积分符号表示事务的持续时间或数据传输的持续时间？





Read backing memory：在Slave收到了读数据请求，Slave去存储数据的物理存储器或缓存区域拿去所需数据。



![image-20241112141056401](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241112141056401.png)



Write backing memory：把Master传过来的数据写到存储数据的物理存储器或者缓存中。

![image-20241112141115720](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241112141115720.png)



这是多级别的主从代理对（多层代理通信结构）

Master代理：主设备是发起请求的设备，是发起数据传输/操作的设备

Hierarchical代理：层级代理是介于主设备和从设备之间的中介层，通常用于处理复杂的多级请求和响应机制，用于转发来自Master的请求或者来自slave的响应进行处理并传递回master，并且有一些多层代理结构中，是可能出现一个层级代理负责多个master和多个slave代理的通信的（层级代理是可以有多层的，也就是可以Master<->Hierarchical1<->Hierarchical2<->Slave）

层级代理的作用：一个复杂系统中，主设备和从设备之间可能会使用不同的协议，或者设备的通信速率、功能、资源不同，因此层级代理的功能除了请求转发、响应转发之外，还有如下功能：1）层级代理内部实现了不同协议之间的转换，使得不同类型的设备之间能够互通2）当多个master同时发起请求，层级代理起到调度和负载均衡，避免设备过载影响系统性能（从代理A负载过重，就调度给从代理B处理） 3）层级代理可以对频繁访问的数据进行缓存，减小对下层设备的请求压力。（当主设备请求数据时，层级代理先检查缓存，若缓存中有对应数据，则直接返回，或者，缓存从设备的响应，如果其他设备发出了相同的请求，那么就直接返回缓存的数据。）

图中的Forward A和Forward D转发的意思，也就是Hierarchical层转发通道A的Get操作

![image-20241112141138896](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241112141138896.png)





### 五种报文类型的信号编码



TL通道汇总：

![image-20241113102719399](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241113102719399.png)

TL信号类型：

![image-20241113102732079](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241113102732079.png)

TL每条链路参数：

![image-20241113102744101](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241113102744101.png)

#### Get

Get操作是主代理发出的请求，希望访问特定的数据块以便读取，table 16是Get信息的字段

a_opcode - 操作的编码是4，操作有0~4，所以Width设置为3bit

a_param - 当前为未来性能提示预留的参数，默认设为0（目前五个操作都没有用到该字段）

a_size - 请求代理希望读取的数据宽度，以log2(字节)表示，a_size表示产生的AccessAckData响应信息的大小，也就是希望访问的空间大小（Byte），在TL-UL中a_size不能大于物理数据总线的宽度。（这里log2(1) = 0，那么a_size=0，访问1个字节；log2(4)=2，访问4个字节，4个字节也就是32位宽）

a_source - 是发出该请求的主代理的唯一标识符，它将被Slave Agent复制，以确保响应被正确路由

a_address - 请求的目标的地址，必须与a_size对齐（内存对齐：char类型-放在任意地址 short类型-放在2的整数倍地址，int放在4整数倍地址，举个例子a_size=2，请求4个字节的内容，那么a_address就应该是0x0 0x4 0x8）

a_mask - 选择字节通道进行读取，要求与a_size a_address对应，a_mask-0xf-所有字节有效

a_data - 当master想要写数据时，就会使用a_data字段

ps：考虑到格式一致性，所以对于所有通道的字段都是统一的，所以Get信息中也会有a_data、a_corrupt字段，这些字段在Get操作中没有意义。

提问：a_address和a_size的对齐问题是否理解正确？如果是32位机，a_size的width=z=2（0，1，2->00 01 10），通过对1做<<位运算就可以知道需要访问的空间大小？

关于Width，a_opcode为3，因为TL-UL的操作只有5种，也就是0~5，那么需要3bit存储；a_size的width根据物理位宽决定，如果是32位机，那么a_size的取值只有00 01 10，所以只需要2bit存储；a_source的width根据唯一标识符的长度来决定；a_address根据位宽决定，32位机就是32bit；a_mask的每一个位决定了是否访问一个byte，所以需要4bit；a_data因为是UL版本，所以一次传输内容只能是物理位宽的长度，所以是32bit



关于a_source，a_source并不是存储的master设备的标识符，而是一个master下子设备的编号，也就是说如果系统最多支持一个master有四个不同的子模块发起请求，那么此时a_source就是2，即00 01 10 11就可以确定是是哪一个子模块了，而对于master的标识符，是根据**片上网络（NoC）/总线仲裁器**决定的

![image-20241113093339897](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241113093339897.png)

大胆猜测：

对于一个32位机，仅最多支持4个子模块的系统中，对于请求操作的字节构成如下：

![image-20241113150302439](https://raw.githubusercontent.com/upsetgrass/typora_pic_bed/main/image-20241113150302439.png)

共需要10个字节。（是否需要考虑内存对齐？）









## Tilelink











# AXI总线

## AXI4-Lite



## AXI4