`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: Jan  7 2021 16:01:05 KST (Jan  7 2021 07:01:05 UTC)

module float2fix_Subi127u8_4_0(in1, out1);
  input [7:0] in1;
  output [7:0] out1;
  wire [7:0] in1;
  wire [7:0] out1;
  wire sub_21_2_n_1, sub_21_2_n_2, sub_21_2_n_4, sub_21_2_n_5,
       sub_21_2_n_7, sub_21_2_n_10;
  INVX1 g7(.A (in1[0]), .Y (out1[0]));
  XNOR2X1 sub_21_2_g170(.A (in1[7]), .B (sub_21_2_n_10), .Y (out1[7]));
  ADDHX1 sub_21_2_g171(.A (in1[6]), .B (sub_21_2_n_7), .CO
       (sub_21_2_n_10), .S (out1[6]));
  XNOR2X1 sub_21_2_g172(.A (in1[5]), .B (sub_21_2_n_5), .Y (out1[5]));
  XNOR2X1 sub_21_2_g173(.A (in1[3]), .B (sub_21_2_n_2), .Y (out1[3]));
  AND3XL sub_21_2_g174(.A (in1[4]), .B (in1[5]), .C (sub_21_2_n_4), .Y
       (sub_21_2_n_7));
  XOR2XL sub_21_2_g175(.A (in1[4]), .B (sub_21_2_n_4), .Y (out1[4]));
  NAND2X1 sub_21_2_g176(.A (in1[4]), .B (sub_21_2_n_4), .Y
       (sub_21_2_n_5));
  AND3XL sub_21_2_g177(.A (in1[2]), .B (in1[3]), .C (sub_21_2_n_1), .Y
       (sub_21_2_n_4));
  XOR2XL sub_21_2_g178(.A (in1[2]), .B (sub_21_2_n_1), .Y (out1[2]));
  NAND2X1 sub_21_2_g179(.A (in1[2]), .B (sub_21_2_n_1), .Y
       (sub_21_2_n_2));
  ADDHX1 sub_21_2_g180(.A (in1[1]), .B (in1[0]), .CO (sub_21_2_n_1), .S
       (out1[1]));
endmodule


