> [!question] 触发器、寄存器及存储器之间有什么关系？

触发器是存储器的基本单元，用于存储一个比特的数据。
寄存器是一种特殊的高速存储器，用于临时保存CPU操作所需的数据。
存储器是计算机中用于存储数据和程序的设备，包括RAM和ROM等。
简而言之，触发器是存储器的组成部分，寄存器是存储器的一种，而存储器是计算机中用于存储数据的整体设备。

> [!question] 请说明指令INT 25H 的执行过程。

1. 关中断
2. 压FR,CS,IP
3. 根据类型码取出中断向量转去执行中断程序
4. 恢复现场
5. 开中断

> [!question] 8259A 中断控制器的功能是什么？三个寄存器IRR，IMR 和 ISR的作用是什么？

8259A中断控制器管理中断请求，TRR存储请求状态，IMR控制中断屏蔽，ISR记录当前处理中断


> [!question]  简述8086 CPU可屏蔽中断的响应过程？

1. 接口发出中断请求信号到 INTR
2. 如 CPU 允许中断（IF=1），当前指令执行完后，CPU 进行中断响应
3. 中断类型码送 CPU
4. 保护断点和现场，当前的PSW、CS 和 IP 推入堆栈
5. 清除IF 和TF
6. 从中断向量表中取新值。（4 * N）作为 IP，（4 * N+2）作为CS，N 代表中断类型码。
7. 转入中断服务程序
8. 开放中断
9. IRET 指令使IP、CS和PSW 弹出堆栈
10.  返回被中断的主程序

**中断：** 中断是指计算机在执行期间，由于内部或外部事件而暂停执行正在执行的程序，并转而执行其他程序或操作的过程。

**中断源:** 引起中断的来源

**中断类型码:** 对中断源的编码

**向量地址:** 向量在中断向量表中对应的连续几个单元的最小地址

**中断向量:** 中断处理服务程序的入口地址

**中断向量表:** 存放中断向量的一块连续的内存空间


关于中断响应使用总线周期的情况，以INTR为例：
1. 第一个响应中断周期INTA；
2. 第二个取类型码周期INTA，从D0-D7取回中断类型码；
3. 将FR寄存器压栈保护后，关闭TF和IF标志位；
4. 将当前的CS压栈保护；
5. 将当前的IP压栈保护；
6. 从`类型号*4`对应单元取回入口地址的偏移地址送入IP；
7. 从`类型号*4+2`对应单元取回入口地址的段地址送入CS。

>对于内部中断和NMI中断，响应过程没有1和2两步。


> [!question] 在对存储器芯片进行片选时，全译码方式、部分译码方式和线选方式各有何特点？

1. 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码，采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。
2. 部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号，采用部分译码法时，由于未參加译码的高位地址与存储器地址无关，因此存在地址重叠问题。
3. 线选法是直接以系统的地址线作为存储器芯片的片选信号，线选法只把用到的地址线与存储器芯片的片选端直接相连即可，总线使用少。


> [!question] 8086CPU 与存储器连接时需要考虑哪几方面的因素

1. 存储器容量
2. 存储空间的安排
3. 总线上的存储器存取信号及时序
4. 数据总线宽度

> [!question] 什么是中断类型码、中断向量、中断向量表？在基于 8086/8088的微机系统中，中断类型码和中断向量之间有什么关系？

处理机处理的每种中断的编号为中断类型码。
中断向量是指中断处理程序的入口地址
中断向量表是存放所有类型中断处理程序入口地址的一个连续的内存区域。
在8086系统中，中断类型乘以4得到向量表的地址指针，从此处读出4字节内容即为

> [!question] 比较 SRAM 和 DRAM的特点

SRAM（静态随机读写存储器）：一般用作 Cache
存储器的数据信息只要不断电，就不会丢失，不需要定时刷新，简化了外部电路，内部电路结构复杂，集成度较低，功耗较大，制作成本较高。
 相对动态 DRAM，存取速度更快。
 
DRAM（动态随机读写存储器）：一般用作内存
集成度高、功耗小，制作成本低，适合制作大规模和超大规模集成电路，微机内存储器几乎都是由DRAM组成。
由于电容存在漏电现象，存储的数据不能长久保存，因此离要专门的动态刷新电路，定期给电容补充电荷，以避免存储数据的丢失或歧变。

> [!question] 简述CPU 与I/O接口间实现中断传送方式的主要优点。

1. 实现并行处理。CPU 与IO 接口并行工作，当IO 接口未准备就绪时，CPU 可执行其他程序，当I/O按口准备就绪时，I/O接口向CPU 发出中断申请，CPU 按受中断申请实现数据传送，从而提高了 CPU 的利用率。
2. 实现实时处理，CPU一旦收到I/O按口的中断请求，立即响应中断。
3. 实现分时操作，当 CPU 同时接到多个1/O 接口的中断请求后，先判优后响应。
4. 实现故障处理，在工作过程中一旦出现故障，如断电、读写错误等，可以通过中断方式请求CPU处理

> [!question] CPU 与外设间通信为什么需要设置接口电路？

CPU 与外设间设置接口电路的原因主要包含以下四个方面。
1. CPU 与外设二者的信号不兼容，包括信号线的功能定义、逻辑定义和时序关系。
2. CPU 与外设的速度不匹配，CPU 的速度快，外设的速度慢。
3. 若不通过接口，而由 CPU 直接对外设的操作实施控制，会使 CPU 处于穷于应付与外设打交道之中，大大降低 CPU 的效率。
4. 若外设直按由 CPU 控制，会使外设的硬件结构依赖于 CPU，对外设的发展不利。

> [!question] 简述存储器扩展的类型。

位扩展：当存储器的容量要求与芯片的容量相同，但位数不同，就篇要进行位上扩展。
字扩展：当存储器的位数与芯片的相同，但是容量不足时，就离要在字上扩展。
字位同时扩展：是指在内存容量和数据位长宽两个方向上同时扩展。

> [!question]  在最小模式下，8086CPU一个基本的总线周期一般由几个时钟周期组成？以读总线周期为例，请说明在每个时钟周期中，CPU 做了哪些工作？

8086一个基本的总线周期一般由4个时钟周期（T1，Tz,Ts, T4）组成：

T1：CPU 向数据/地址分时复用总线上发出访问存储器或1/O 端口的地址信息
T2：CPU 从总线上撤销地址，发出RD读控制信号，使复用总线的低8位处于高阻状态。
T3：数据/地址分时复用总线的低8位上出现 从内存或I/O端口读入的数据
T4:：8086完成数据传送，控制信号变为无效，结束总线周期

1. 传地址
2. 发出控制信号，低八高阻
3. 低八读入数据
4. 结束

> [!question] 一般接口电路中应具有哪些电路器件？

1. 输入/输出数据锁存器和缓冲器，用于解决 CPU 与外设之间速度不匹配的矛盾以及起隔离和缓冲的作用
2. 控制命令和状态寄存器，用来存放CPU对外设的控制命令以及外设的状态信息
3. 地址译码器，用于选择按口电路中的不同端口（寄存器）
4. 读写控制逻辑
5. 中断控制逻辑

> [!question] 简述8086CPU 响应可屏蔽中断的条件。

1. 无总线请求。系统中其他的总线设备没有向CPU 发总线请求，无总线竞争； 
2. 无更高级中断源的请求
3. 当前指令完成
4. 开中断
5. CPU 通过INTA引脚连续发送两个负脉冲，外设接口在接到第二个负脉冲后，发送中断类型码，此时 CPU 才开始处理中断。


> [!question] 8088被称为伪16位机的原因如下：

1. 内部操作基于16位设计，拥有16位暂存器和内部寄存器。
2. 外部数据总线为8位，处理16位数据时需分两次进行。


> [!question] 基于8086的微计算机系统中，存储器是如何组织的？存储器是如何与处理器总线连接的？

1. 8086为16位微处理器，可访问 1M 字节的存储器空间。
2. 1M 字节的存储器分为两个512K字节的存储体，分别命名为偶存储体和奇存储体。
3. 偶体的数据线连接D7~D0， “体选"信号接地址线A0；奇体的数据线连接D15~D8，“体选"信号接BHE信号。
4. A0信号有效时允许访问偶体中的低字节存储单元，BHE信号有效时允许访问奇体中的高字节存储单元，实现 8086 的低字节访问、高字节访问及字访问。


> [!question] 简述 CPU 和外设之间的数据传送方式有哪几种？分别用什么方法启动数据传输过程。

1. **无条件传送方式**：在这种方式下，CPU发出命令后，不需要判断外设的状态，直接进行数据传输
2. **查询方式**：在这种方式下，CPU通过程序来检测接口中状态寄存器中的“准备好”（READY）位，以确定当前是否可以进行数据传输
3. **中断方式**：当接口中有数据需要输入到CPU或准备好接收数据时，接口会向CPU发送一个外部中断请求。CPU在得到中断请求后，如果响应中断，就会运行中断处理程序来实现输入/输出
4. **DMA方式**：在这种方式下，当外设要求传输数据时，接口会向DMA控制器发送DMA请求信号。DMA控制器转而向CPU发送一个总线请求信号，以请求得到总线控制权。如果得到DMA允许，那么就可以在没有CPU参与的情况下实现DMA传输。

这四种方式各有特点，适用于不同的场景和需求。在实际使用中，可以根据具体的系统设计和性能要求选择合适的数据传输方式。


> [!question] 什么是I/O接口？什么是端口？I/O接口的有哪些功能？

1. 接口：与外设交换数据的通路
2. 端口：接口电路中可被 CPU 直接访问的寄存器
3. 接口功能：地址译码、数据缓冲、电平转换、格式转换、逻辑控制。


> [!question] 汇编语言程序的开发有哪4个步骤，分别利用什么程序完成、产生什么输出文件。

1. **编辑源程序**：使用文本编辑器编写`.asm`或`.s`后缀的汇编源代码文件。
2. **汇编成目标程序**：通过汇编器将源代码转换为`.obj`或`.o`后缀的目标文件。
3. **链接成可执行程序**：使用链接器将目标文件链接成可执行文件，如Windows上的`.exe`或Unix/Linux上的无后缀文件。
4. **运行程序**：直接运行产生的可执行文件，查看运行结果。


> [!question] 8086处理器的籀入控制信号有 RESET，HOLD，NMI 和 INTR，其含义各是什么？当它们有效时，8086 CPU 将出现何种反应？

1. **RESET**（复位信号输入）：当RESET信号有效时，它将迫使处理器回到其初始状态。具体来说，内部寄存器的状态会被重置为DS、SS、ES、FR、IP=0000H，CS=FFFFH，并且指令队列会被清空。复位后，CPU将从CS_10H+IP=FFFFH_10H+0000H=FFFF0H地址单元中取第一条指令执行，从而启动系统。
2. **HOLD**（总线保持请求信号）：这是一个由其他总线主模块发给CPU的信号。当某个总线主模块希望使用系统总线时，它会发出高电平的HOLD信号。此时，CPU会暂停对总线的控制，等待其他总线主模块完成操作后再继续。
3. **NMI**（非屏蔽中断请求输入信号）：当NMI信号有效时，它表示有不可屏蔽的中断请求发生。与可屏蔽中断不同，NMI中断请求无法被CPU屏蔽，因此一旦NMI信号有效，CPU必须立即响应并处理该中断。
4. **INTR**（可屏蔽中断请求输入信号）：当INTR信号有效时，它表示有可屏蔽的中断请求发生。与NMI不同，可屏蔽中断请求可以被CPU通过特定的指令或设置进行屏蔽。如果CPU允许处理该中断，它会暂停当前操作，跳转到中断处理程序执行中断服务。

> [!question] DMA 控制器有哪两种工作状态？并说明 DMA 传送的一般过程。


（1）DMA 控制器有两种工作状态：

①主方式：DMA 控制器8237A 是系统总线的主控者，取代 CPU 控制 DMA 传送。
②从方式：在成为主控者之前，必须由 CPU 对它编程以确定通道的选择、数据传送的模式、存储器区域首地址、传送总字节数等。这时对于CPU来说，8237A只是个外部设备，是系统总线的从设备。

（2）DMA 传送的一般过程： 

①外设向 DMAC 发出 DMA 请求；
②DMAC 向 CPU 发出 DMA 请求；
③CPU 执行完当前的总线周期后，向 DMAC发出响应请求的应答信号，CPU 让出总线的控制权，由 DMAC 控制；
④DMAC 向外设发出 DMA 请求的应答信号；
⑤进行 DMA 传送，传送完毕，CPU 重新控制总线

> [!question] 2.8259A的 ICW2 设置了中断类型码的哪几位？说明对8259A分别设置 ICW2为30H、 38H、36H有什么差别？ 

2. 答：ICW2设置了中断类型码的高5位，所以中断类型码基值必须是能被8整除的值。若ICW2设置为30H，则8级中断的类型码依次为30H~37H。若设置为38H，则8级中断的类型码依次为38H~3FH。若设置36H，中断类型码为30H~37H，因其高5位仍为 00110B.


> [!question] 8086微机系统中存储器为什么要分段？哪几个寄存器与分段有关？

（1） ①8086CPU 提供了20位的地址总线，可寻址 1MB 存储空间，而8086 内部寄存器都是16位的，寻址能力是64KB。（2分）②因此，为能实现对存储器寻址20位的物理地址，可将1MB的存储空间划分为若干个逻辑段， 每个逻辑段可寻址64KB，（3分）③各逻辑段之间可以部分、完全覆盖，连续、不连续等非常灵活。（1分）

> [!question] 什么是中断源？识别中断源有哪些方法？

引起中断的原因或发出中断申请的来源，称为中断源。

（2）识别方法①每个中断源都有一条中断请求信号线，且固定一个中断服务程序的入口地址，（2分）CPU 一旦检测到某条信号线有中断申请，就进入相应的中断服务程序（2分）。

②向量中断，使用向量中断系统的中断源，除了能输出中断请求信号外，还能在 CPU 响应了它的中断请求后输出一个中断向量，（2分）CPU根据这个中断向量能够获得该中断源程序的入口地址，从而为其服务。（2分）

> [!question]  触发器、寄存器及存储器之间有什么关系？请画出4位缓冲寄存器电路原理图。

1. 触发器是计算机记忆装置的基本单元，一个触发器能存储一位二进制代码。（2分）
2. 寄存器是由触发器组成的，一个触发器只有一个1位寄存器，多个触发器就可以组成一个多位寄存器。（2分）
3. 存储器由大量寄存器组成的，其中每一个寄存器称为一个存储单元，它可以存放一个有独立意义的二进制代码。


> [!question]  程序控制传送方式有哪几种？程序控制传送方式的特点是什么

程序控制传送方式主要有以下几种：
- 立即寻址；
- 直接寻址；
- 寄存器寻址；
- 寄存器间接寻址。

其特点包括：
- 由 CPU 执行程序来控制数据传送；
- 具有较大的灵活性；
- 能够实现复杂的数据传送操作。

> [!question] 在对存储器芯片进行片选时，有全译码方式、部分泽码方式及线选方式，简述这3种方式各自的概念及优缺点。

**全译码方式（全译码片选法）**：全译码法将片内寻址外的全部高位地址线作地址译码器的输入，把经译码器译码后的输出作各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。

优点：每片（或组）芯片的地址范围是唯一确定的，而且是连续的，便于扩展：不会产生地址重叠的存储区；能够得到最大容量的存储空间。
缺点：对译码电路要求较高。

**部分译码方式（局部译码片选法）**：部分译码方式只对部分高位地址总线进行译码，以产生片选信号，剩余高位线或空着，或直接用作其他存储芯片的片选控制信号。

优点：简化了地址译码逻辑，对译码电路要求不高。
缺点：有地址重叠。

**线选方式**： 用除片内寻址外的高位地址直接（或经反相器）分别接至各个存储芯片的片选端，需把用到的地址线与存储器芯片的片选端直接相连即可，总线使用少。

优点：片选地址简单。
缺点：地址不连续。

> [!question]  在8086系统中，什么是逻辑地址和物理地址？他们之同的关系是什么？

**逻辑地址**是程序中对存储器地址的表示，由段基址和偏移地址组成。
**物理地址**是CPU实际访问的存储器地址，是唯一的。
逻辑地址通过计算转换为物理地址，即物理地址 = 段基址 × 16 + 偏移地址。


> [!question]  同步传输方式和异步传输万式的特点各是什么？


同步传输方式的特点：

1. 效率高：由于发送方和接收方使用相同的时钟频率，数据可以连续、快速地传输，无需在每个字符前后添加额外的控制位，因此传输效率较高。

2. 需要精确的时钟同步：同步传输要求发送和接收设备之间有精确的时钟同步机制，以确保数据的正确传输。如果时钟频率不匹配或存在偏差，可能会导致数据丢失或错误。

3. 适用于大量数据传输：由于同步传输的高效率特性，它更适合于需要传输大量数据的场景，如文件传输、视频流等。

异步传输方式的特点：

1. 灵活性好：异步传输在每个字符前后都添加起始位和停止位，使得接收方可以独立地确定每个字符的开始和结束，不需要发送和接收设备之间的严格时钟同步。

2. 适用于低速或不稳定环境：由于异步传输对时钟同步的要求较低，它更适用于低速或通信环境不稳定的情况，如串口通信等。

3. 效率相对较低：由于每个字符都需要额外的起始位和停止位，异步传输的效率相对较低，特别是在传输大量数据时，这种开销会变得更加明显。

> [!question]  冯•诺依曼计算机的基本设计思想是什么？

（1）采用二进制，机器用二进制表示数据和指令。

（2） 存储程序，将程序和数据存放在存储器中。

（3）程序控制，计算机在工作时从存储器取出指令加以执行，自动完成计算任务。

（4）指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行。

（5）计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成。



> [!question]  简述8086内部中断的种类及特点

（1）内部中断又称软件中断，是通过软件调用的不可屏蔽中断，包括溢出中断、除法出错中断、单步中断、INTn 指令中断及单字节 INT3 指令中断。
（2）中断类型码或者包含在指令中，或者是预先规定的； 
（3）不执行 INTA 总线周期；
（4）除单步中断外，任何内部中断都无法禁止；
（5）除单步中断外，任何内部中断的优先级都比任何外部中断的高。


> [!question]  I/O接口电路采用统一编址或独立编址时对微处理器有无特殊要求？

1/0接口电路采用统一编址时对微处理器无特殊要求，只需将1/O接口电路当作存储对于一样对待即可；

而独立编址时则对微处理器有特殊要求，需要CPU 的指令系统中包含有访内存指令和访外设指令以及专门的访内存的操作和访外设操作的控制逻辑。