## RAILS
VCC 11 ; GND 14
## INPUTS
12 ; 25 ; 
## OUTPUTS
33 ; 22 ; 
## NETLIST
U1 PMOS 12 11 13 
U2 NMOS 12 13 14 
U3 PMOS 25 11 22 
U4 PMOS 13 11 22 
U5 NMOS 25 22 23 
U6 NMOS 13 23 14 
U7 PMOS 22 11 33 
U8 NMOS 22 33 14 
## TESTBENCH
## TEST_IN
12 ; 25 ; 
## TEST_OUT
33 ; 22 ; 
## TEST_VECTORS
0 ; 0 ; 
## SIMULATE
## TEST_VECTORS
0 ; 1 ; 
## SIMULATE
## TEST_VECTORS
1 ; 0 ; 
## SIMULATE
## TEST_VECTORS
1 ; 1 ; 
## SIMULATE
## END_TEST
## END_SIMULATION
