# VHDL Stoppuhr Controller

_Gruppe: Ben Bekir Ertugrul, Frederik H√∂ft, Manuele Waldheim und Henri Betz_

---

Dieses Dokument dient als √úbersicht der erbrachten Leistungen innerhalb des VHDL-Projektes.

## Implementation des Stoppuhr-Controllers

Der Stoppuhr-Controller wurde als Automat in VDL implementiert. Die Zust√§nde und die Zustands√ºberg√§nge des Automaten werden in der folgenden Abbildung veranschaulicht.
![](./assets/images/stopwatch-automaton.png)

Wie dargestellt sind die Zustands√ºberg√§nge prim√§r von zwei Kn√∂pfen abh√§ngig:
- Button 1 = Start/Stopp (High-active)
- Button 2 = Reset (High-active)

Es gibt jedoch auch einen dritten Knopf, welcher einen System-Reset ausl√∂st und damit direkt in Zustand "zero" f√ºhrt:
- Button 3 = System-Reset (Low-active)

Um die Metastabilit√§t zu ber√ºcksichtigen, wurden vor jeden Input (Start/Stopp, Reset, System-Reset) jeweils zwei Synchronisations-Flipflops in Reihe geschaltet, die durch einen Prozess verwaltet werden.

Die Ausg√§nge der Zust√§nde lauten wie folgt:
- Output 1 = Watch running (High-active)
- Output 2 = Watch reset (High-active)

### Testabdeckung

Die zur Verf√ºgung gestellte Testbench wurde in das Projekt eingebunden und f√ºr alle Tests benutzt.
Die Testabdeckung liegt bei 100%. Es wurden alle Zust√§nds√ºberg√§nge, inklusive der System Resets getestet.


## Selbstentwickelter Test-Preprocessor

_Der source code finden Sie in `/csharp-comment-parser/src`. Pre-compiled executables f√ºr Windows/Linux x64 sind verf√ºgbar in der [GitHub Releases](https://github.com/frederik-hoeft/fhdw-vhdl-stopwatch/releases)._

---

Um die Tests des Stoppuhr-Controllers m√∂glichst angenehm zu gestalten, wurde ein C\#/.NET Programm erstellt, welches annotierte CSV Dateien in TXT Dateien umwandelt. Dies erm√∂glicht es mithilfe von CSV kompatiblen Editoren (wie Microsoft Excel) Testdaten anzulegen und mit Notizen zu versehen, was die Daten auch f√ºr Dritte einsichtiger macht. Die Testdaten werden dann ohne die Kommentare in TXT Dateien kopiert, in denen sie so aufbereitet werden, dass sie f√ºr das Testframework genutzt werden k√∂nnen.

### CSV Struktur
Damit das C\#-Programm die Testdaten verarbeiten kann, wird der Aufbau der CSV Datei wie folgt vorgeschrieben:
- Die erste Zeile kann f√ºr Kommentare o.√Ñ. verwendet werden.
- Die erste Spalte kann f√ºr Kommentare o.√Ñ. verwendet werden.
- Die Input-Daten fangen ab Zeile 2 Spalte 2 an. F√ºr jedes Input-Feld wird eine neue Spalte hinzugef√ºgt.
- Die Output-Daten werden durch eine leere Spalte von den Input-Daten getrennt. F√ºr jedes Output-Feld wird eine neue Spalte hinzugef√ºgt.
- Ein Input-Output-Datenpaar steht in einer Zeile.

Der folgende Bildschirmausschnitt veranschaulicht die oben beschriebene Struktur anhand eines Beispiels mit drei Input-Feldern und zwei Output-Feldern. **(1)**
![](./assets/images/csv-structure.png)

### TXT Struktur
Pro CSV Datei werden zwei TXT Dateien erstellt. Eine Datei beinhaltet die Input-Felder und eine Datei beinhaltet die Output-Felder. Daten in verschiedenen Spalten werden durch Leerzeichen separiert. Die Daten werden unter Beeinhaltung der angegebenen Reihenfolge kopiert, jedoch wird der letzte Input-Datensatz, sowie der erste Output-Datensatz zwei Mal eingef√ºgt, da die Zustands√§nderung um einen Takt nach hinten verschoben ist.

Die generierten Dateien passend zu Beispiel **(1)** sehen wie folgt aus:

*Input.txt*
```
0 0 0
0 0 1
0 1 1
1 0 1
1 0 1
1 1 1
0 1 1
0 0 1
0 0 1
0 1 1
1 0 1
0 1 1
1 0 1
1 0 1
```

*Output.txt*
```
0 0
0 0
0 0
0 0
1 0
1 0
1 0
1 0
1 0
1 0
1 0
0 0
0 0
0 0
```

## Konzept zur Realisierung der Stoppuhr

<img style="width: 15rem" src="assets/ctr.png">

_(Angenommen wir finden einen 6-Bit Z√§hler mit identischen Steuer-Anschl√ºssen_ üôÇ _)_

Vom Algorithmus her eigentlich das selbe prinzip wie in unserer 8051 Uhr, nur in HW:

1. Verwendung von 3 6-Bit Z√§hlern (Sekunden, Minuten, Stunden) und einem $n$-Bit Z√§hler, der in der Lage ist Sekunden basierend auf der Clock Frequenz zu z√§hlen, also $f_{sysclk} = \frac{1}{x} \implies n = \lceil\log_2{x}\rceil$.
2. Outputs unseres Controllers, wie folgt anschlie√üen:
    - $CLK$ aller Elemente an die System Clock.
    - $\overline{LOAD}$ und $ENP$ aller Z√§hler auf High (nichts laden, enable).
    - `watch_reset` durch je einen inverter (f√ºr jeden Z√§hler einen, wird sp√§ter wichtig f√ºr overflow-handling) und dann an $\overline{CLR}$ der Z√§hler anschlie√üen (low-aktiv).
    - `watch_running` an $ENT$ vom $n$-Bit Z√§hler, sodass der $n$-Bit Z√§hler anf√§ngt takte zu z√§hlen.
3. Unser $n$-bit Z√§hler soll nur bis $x - 1$ z√§hlen (sodass jede Sekunde ein Overflow entsteht) und unsere Sekunden/Minuten Z√§hler bis $59$. Der Stunden z√§hler muss nicht zwingend bei 24 overflowen, weil die Stoppwatch theoretisch auch einfach mehr als 24 stunden z√§hlen kann / also bis $63$ (6 Bit) z√§hlen passt schon.
    - Daf√ºr brauchen wir modulo logik, bzw wir schauen, wann der output des jeweiligen Z√§hlers dem gew√ºnschten Wert entspricht (Gatterverbund, 1-Aktiv $\iff$ maximalwert erreicht, sonst 0). Dieses signal dann an $ENT$ port vom n√§chsten Z√§hler anschlie√üen, sodass also also z.B. nach 59 sekunden eine Minute inkrementiert wird (im folge-takt), und gleichzeitig dieses overflow-signal in unserer eigenes $\overline{CLR}$ leiten (vom overflowing Z√§hler). Dazu eine OR-Verbindung von `watch_reset` und unserem overflow-signal erstellen *bevor* das signal durch den Inverter dieses Z√§hlers flie√üt, bzw lassen sich Inverter + OR dann durch NOR ersetzen als vereinfachung. Auf jeden fall so dass nur der aktuelle z√§hler zur√ºckgesetzt wird und das overflow signal/carry den n√§chsten Z√§hler inkrementiert. 
4. die Z√§hlerst√§nde dann f√ºr den benutzer entsprechend Visualisieren (z.b. mit 7-segment anzeige oder √§hnlichem)
5. ggf. noch den System-Reset f√ºr die $\overline{CLR}$ Signale ber√ºcksichtigen, da ansonsten die Z√§hlerst√§nde nicht auf 0 initialisiert werden, wenn der Controller zur√ºckgesetzt wird. Diesen und andere m√∂gliche Sonderf√§lle m√ºsste man sich dann nochmal im Konkreten √ºberlegen, aber als grobes Konzept und als Grundlage f√ºr weitere Verfeinerungen sollte unser Ansatz sicherlich gen√ºgen. 

_Ich habe leider LogicWorks schon deinstalliert, ansonsten h√§tten wir diese Flie√ütextbeschreibung auch f√ºr Sie als Schaltnetz, oder zumindest als Blockschaltbild, visualisiert._