TimeQuest Timing Analyzer report for lab_7
Mon Dec 05 11:15:44 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab_7                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 233.43 MHz ; 233.43 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.284 ; -46.662       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.284 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 4.322      ;
; -3.243 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.287      ;
; -3.243 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.287      ;
; -3.243 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.287      ;
; -3.184 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 4.222      ;
; -3.143 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.187      ;
; -3.143 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.187      ;
; -3.143 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.187      ;
; -3.081 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 4.119      ;
; -3.048 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.083      ;
; -3.040 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.084      ;
; -3.040 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.084      ;
; -3.040 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 4.084      ;
; -3.038 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 4.077      ;
; -3.038 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 4.077      ;
; -3.038 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 4.077      ;
; -3.029 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.064      ;
; -2.938 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.977      ;
; -2.938 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.977      ;
; -2.938 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.977      ;
; -2.920 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.955      ;
; -2.915 ; r1:inst7|q_signal[0]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 3.946      ;
; -2.890 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.920      ;
; -2.867 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.906      ;
; -2.835 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.874      ;
; -2.835 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.874      ;
; -2.835 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.874      ;
; -2.824 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.862      ;
; -2.824 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.862      ;
; -2.802 ; r1:inst7|q_signal[1]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 3.833      ;
; -2.783 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.827      ;
; -2.783 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.827      ;
; -2.783 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.827      ;
; -2.783 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.827      ;
; -2.783 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.827      ;
; -2.783 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.827      ;
; -2.774 ; r1:inst7|q_signal[2]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 3.805      ;
; -2.767 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.806      ;
; -2.755 ; acc:inst10|store_signal[4] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.785      ;
; -2.732 ; r1:inst7|q_signal[5]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 3.763      ;
; -2.722 ; acc:inst10|store_signal[5] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.752      ;
; -2.713 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.751      ;
; -2.686 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.724      ;
; -2.681 ; acc:inst10|store_signal[6] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.716      ;
; -2.672 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.716      ;
; -2.672 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.716      ;
; -2.672 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.716      ;
; -2.664 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.703      ;
; -2.661 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 3.692      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[0]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[1]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[2]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[3]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[4]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[5]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[6]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.653 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[7]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.696      ;
; -2.645 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.689      ;
; -2.645 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.689      ;
; -2.645 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.689      ;
; -2.633 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 3.664      ;
; -2.618 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.656      ;
; -2.596 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.634      ;
; -2.578 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.617      ;
; -2.578 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.617      ;
; -2.578 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.617      ;
; -2.578 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.617      ;
; -2.578 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.617      ;
; -2.578 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.617      ;
; -2.577 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.621      ;
; -2.577 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.621      ;
; -2.577 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.621      ;
; -2.555 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.599      ;
; -2.555 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.599      ;
; -2.555 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.599      ;
; -2.540 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.576      ;
; -2.536 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.572      ;
; -2.505 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 3.543      ;
; -2.467 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.506      ;
; -2.467 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.506      ;
; -2.467 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.506      ;
; -2.464 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.508      ;
; -2.464 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.508      ;
; -2.464 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.008      ; 3.508      ;
; -2.453 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.489      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[0]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[1]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[2]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[3]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[4]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[5]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[6]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.450 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[7]       ; clk          ; clk         ; 1.000        ; 0.007      ; 3.493      ;
; -2.448 ; r1:inst7|q_signal[6]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.005     ; 3.479      ;
; -2.440 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.479      ;
; -2.440 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.479      ;
; -2.440 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.479      ;
; -2.424 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.460      ;
; -2.407 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.446      ;
; -2.407 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.446      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pc_arith:inst|y.s15        ; pc_arith:inst|y.s15        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; acc:inst10|store_signal[7] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; pc_arith:inst|y.s9         ; pc_arith:inst|y.s10        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; pc_arith:inst|y.s13        ; pc_arith:inst|y.s14        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.537 ; pc_arith:inst|y.s14        ; pc_arith:inst|y.s15        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.554 ; pc_arith:inst|y.s0         ; pc_arith:inst|y.s1         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.663 ; pc_arith:inst|y.s4         ; pc_arith:inst|y.s5         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.668 ; pc_arith:inst|y.s6         ; pc_arith:inst|y.s7         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.668 ; pc_arith:inst|y.s11        ; pc_arith:inst|y.s12        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.669 ; pc_arith:inst|y.s8         ; pc_arith:inst|y.s9         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.678 ; pc_arith:inst|y.s2         ; pc_arith:inst|y.s3         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.696 ; pc_arith:inst|y.s12        ; pc_arith:inst|y.s13        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.962      ;
; 0.837 ; pc_arith:inst|y.s3         ; pc_arith:inst|y.s4         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; pc_arith:inst|y.s7         ; pc_arith:inst|y.s8         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.846 ; pc_arith:inst|y.s10        ; pc_arith:inst|y.s11        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; pc_arith:inst|y.s5         ; pc_arith:inst|y.s6         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.927 ; pc_arith:inst|y.s1         ; pc_arith:inst|y.s2         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 1.211 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.218 ; acc:inst10|store_signal[5] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.376 ; acc:inst10|store_signal[6] ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.537 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.806      ;
; 1.561 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.827      ;
; 1.597 ; acc:inst10|store_signal[4] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.619 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.888      ;
; 1.649 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.008      ; 1.923      ;
; 1.669 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.936      ;
; 1.677 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.945      ;
; 1.709 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.710 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.979      ;
; 1.737 ; r1:inst7|q_signal[2]       ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.999      ;
; 1.737 ; acc:inst10|store_signal[4] ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.769 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.771 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.040      ;
; 1.802 ; r1:inst7|q_signal[6]       ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.004     ; 2.064      ;
; 1.871 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.140      ;
; 1.883 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.008      ; 2.157      ;
; 1.928 ; r1:inst7|q_signal[1]       ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; -0.004     ; 2.190      ;
; 1.936 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.205      ;
; 1.944 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.213      ;
; 1.950 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.219      ;
; 1.966 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.232      ;
; 2.006 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.274      ;
; 2.008 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.276      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[0]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[1]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[2]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[3]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[4]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[5]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[6]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.010 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[7]       ; clk          ; clk         ; 0.000        ; 0.007      ; 2.283      ;
; 2.036 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.305      ;
; 2.041 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.310      ;
; 2.041 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.008      ; 2.315      ;
; 2.063 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.332      ;
; 2.078 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.093 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.361      ;
; 2.099 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.367      ;
; 2.121 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.389      ;
; 2.126 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.008      ; 2.400      ;
; 2.127 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.008      ; 2.401      ;
; 2.131 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.400      ;
; 2.135 ; r1:inst7|q_signal[5]       ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.402      ;
; 2.150 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.417      ;
; 2.158 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.427      ;
; 2.161 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.427      ;
; 2.168 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.435      ;
; 2.173 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.005      ; 2.444      ;
; 2.185 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.454      ;
; 2.189 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.457      ;
; 2.200 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.469      ;
; 2.202 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.471      ;
; 2.202 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.005      ; 2.473      ;
; 2.206 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.008      ; 2.480      ;
; 2.216 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.484      ;
; 2.255 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.524      ;
; 2.269 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.538      ;
; 2.275 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.008      ; 2.549      ;
; 2.280 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.546      ;
; 2.281 ; r1:inst7|q_signal[2]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.548      ;
; 2.285 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.005      ; 2.556      ;
; 2.287 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.556      ;
; 2.293 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.562      ;
; 2.294 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.563      ;
; 2.297 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.008      ; 2.571      ;
; 2.299 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.004     ; 2.561      ;
; 2.309 ; r1:inst7|q_signal[1]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.576      ;
; 2.312 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.580      ;
; 2.315 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.584      ;
; 2.316 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.005      ; 2.587      ;
; 2.327 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.595      ;
; 2.327 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.004     ; 2.589      ;
; 2.351 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.618      ;
; 2.357 ; r1:inst7|q_signal[0]       ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; -0.004     ; 2.619      ;
; 2.358 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.627      ;
; 2.369 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.005      ; 2.640      ;
; 2.379 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.646      ;
; 2.383 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 2.652      ;
; 2.388 ; acc:inst10|store_signal[5] ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.005     ; 2.649      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s1         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s1         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s10        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s10        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s11        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s11        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s12        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s12        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s13        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s13        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s14        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s14        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s15        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s15        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s6         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s6         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s7         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s7         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s8         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s8         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s9         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s9         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[6]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; clk        ; 3.545  ; 3.545  ; Rise       ; clk             ;
;  Input[0] ; clk        ; 3.315  ; 3.315  ; Rise       ; clk             ;
;  Input[1] ; clk        ; 3.342  ; 3.342  ; Rise       ; clk             ;
;  Input[2] ; clk        ; 3.323  ; 3.323  ; Rise       ; clk             ;
;  Input[3] ; clk        ; 3.524  ; 3.524  ; Rise       ; clk             ;
;  Input[4] ; clk        ; 3.545  ; 3.545  ; Rise       ; clk             ;
;  Input[5] ; clk        ; 3.330  ; 3.330  ; Rise       ; clk             ;
;  Input[6] ; clk        ; -0.248 ; -0.248 ; Rise       ; clk             ;
;  Input[7] ; clk        ; -0.248 ; -0.248 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; clk        ; 0.478  ; 0.478  ; Rise       ; clk             ;
;  Input[0] ; clk        ; -3.085 ; -3.085 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -3.112 ; -3.112 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -3.093 ; -3.093 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -3.294 ; -3.294 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -3.315 ; -3.315 ; Rise       ; clk             ;
;  Input[5] ; clk        ; -3.100 ; -3.100 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.478  ; 0.478  ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.478  ; 0.478  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  output[0] ; clk        ; 6.404 ; 6.404 ; Rise       ; clk             ;
;  output[1] ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  output[2] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  output[3] ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  output[4] ; clk        ; 6.628 ; 6.628 ; Rise       ; clk             ;
;  output[5] ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  output[6] ; clk        ; 6.404 ; 6.404 ; Rise       ; clk             ;
;  output[7] ; clk        ; 6.745 ; 6.745 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  output[0] ; clk        ; 6.404 ; 6.404 ; Rise       ; clk             ;
;  output[1] ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  output[2] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  output[3] ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  output[4] ; clk        ; 6.628 ; 6.628 ; Rise       ; clk             ;
;  output[5] ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  output[6] ; clk        ; 6.404 ; 6.404 ; Rise       ; clk             ;
;  output[7] ; clk        ; 6.745 ; 6.745 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.969 ; -12.878       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.969 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 2.007      ;
; -0.969 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 2.007      ;
; -0.969 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 2.007      ;
; -0.905 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.943      ;
; -0.905 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.943      ;
; -0.905 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.943      ;
; -0.893 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.927      ;
; -0.881 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.916      ;
; -0.881 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.916      ;
; -0.881 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.916      ;
; -0.877 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.915      ;
; -0.877 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.915      ;
; -0.877 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.915      ;
; -0.829 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.863      ;
; -0.817 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.852      ;
; -0.817 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.852      ;
; -0.817 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.852      ;
; -0.801 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.835      ;
; -0.796 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.834      ;
; -0.796 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.834      ;
; -0.796 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.834      ;
; -0.789 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.824      ;
; -0.789 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.824      ;
; -0.789 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.824      ;
; -0.771 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.802      ;
; -0.757 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.788      ;
; -0.750 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.788      ;
; -0.750 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.788      ;
; -0.750 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.788      ;
; -0.725 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.763      ;
; -0.725 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.763      ;
; -0.725 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.763      ;
; -0.720 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.754      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[0]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[1]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[2]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[3]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[4]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[5]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[6]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s5         ; r1:inst7|q_signal[7]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.753      ;
; -0.716 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.754      ;
; -0.716 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.754      ;
; -0.716 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.754      ;
; -0.710 ; r1:inst7|q_signal[0]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.739      ;
; -0.708 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.743      ;
; -0.708 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.743      ;
; -0.708 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.743      ;
; -0.707 ; pc_arith:inst|y.s5         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.742      ;
; -0.707 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.738      ;
; -0.689 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.717      ;
; -0.674 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.708      ;
; -0.662 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.697      ;
; -0.662 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.697      ;
; -0.662 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.697      ;
; -0.659 ; r1:inst7|q_signal[1]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.688      ;
; -0.651 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.689      ;
; -0.651 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.689      ;
; -0.651 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.689      ;
; -0.650 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.688      ;
; -0.650 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.688      ;
; -0.650 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.688      ;
; -0.649 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.683      ;
; -0.645 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.683      ;
; -0.645 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.683      ;
; -0.645 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 1.683      ;
; -0.643 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.678      ;
; -0.641 ; r1:inst7|q_signal[2]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.670      ;
; -0.640 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.674      ;
; -0.637 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.672      ;
; -0.637 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.672      ;
; -0.637 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.672      ;
; -0.637 ; acc:inst10|store_signal[4] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.665      ;
; -0.628 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.663      ;
; -0.628 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.663      ;
; -0.628 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.663      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[0]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[1]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[2]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[3]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[4]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[5]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[6]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.624 ; pc_arith:inst|y.s15        ; r1:inst7|q_signal[7]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.661      ;
; -0.615 ; r1:inst7|q_signal[5]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.644      ;
; -0.615 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[0] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.650      ;
; -0.612 ; acc:inst10|store_signal[5] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 1.640      ;
; -0.589 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.618      ;
; -0.587 ; acc:inst10|store_signal[6] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.618      ;
; -0.575 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.609      ;
; -0.574 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.608      ;
; -0.572 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.601      ;
; -0.569 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.603      ;
; -0.563 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.598      ;
; -0.563 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.598      ;
; -0.563 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.598      ;
; -0.562 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.597      ;
; -0.562 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.597      ;
; -0.562 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 1.597      ;
; -0.559 ; pc_arith:inst|y.s2         ; r1:inst7|q_signal[0]       ; clk          ; clk         ; 1.000        ; 0.005      ; 1.596      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; pc_arith:inst|y.s15        ; pc_arith:inst|y.s15        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; acc:inst10|store_signal[7] ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; pc_arith:inst|y.s9         ; pc_arith:inst|y.s10        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; pc_arith:inst|y.s13        ; pc_arith:inst|y.s14        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; pc_arith:inst|y.s14        ; pc_arith:inst|y.s15        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.282 ; pc_arith:inst|y.s0         ; pc_arith:inst|y.s1         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.434      ;
; 0.317 ; pc_arith:inst|y.s12        ; pc_arith:inst|y.s13        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.326 ; pc_arith:inst|y.s4         ; pc_arith:inst|y.s5         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; pc_arith:inst|y.s11        ; pc_arith:inst|y.s12        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; pc_arith:inst|y.s6         ; pc_arith:inst|y.s7         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; pc_arith:inst|y.s8         ; pc_arith:inst|y.s9         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.334 ; pc_arith:inst|y.s2         ; pc_arith:inst|y.s3         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.403 ; pc_arith:inst|y.s7         ; pc_arith:inst|y.s8         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; pc_arith:inst|y.s3         ; pc_arith:inst|y.s4         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; pc_arith:inst|y.s10        ; pc_arith:inst|y.s11        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.412 ; pc_arith:inst|y.s5         ; pc_arith:inst|y.s6         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.418 ; pc_arith:inst|y.s1         ; pc_arith:inst|y.s2         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.529 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.534 ; acc:inst10|store_signal[5] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.616 ; acc:inst10|store_signal[6] ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.669 ; acc:inst10|store_signal[4] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.678 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.834      ;
; 0.723 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.730 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.006      ; 0.888      ;
; 0.731 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.884      ;
; 0.742 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.897      ;
; 0.743 ; acc:inst10|store_signal[4] ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.895      ;
; 0.753 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.758 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.912      ;
; 0.759 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.914      ;
; 0.782 ; r1:inst7|q_signal[2]       ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.932      ;
; 0.785 ; r1:inst7|q_signal[6]       ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.935      ;
; 0.795 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.950      ;
; 0.832 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.984      ;
; 0.832 ; r1:inst7|q_signal[1]       ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.982      ;
; 0.844 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.999      ;
; 0.846 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.004      ;
; 0.875 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.030      ;
; 0.884 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.036      ;
; 0.890 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.045      ;
; 0.892 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.047      ;
; 0.896 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.051      ;
; 0.897 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.052      ;
; 0.897 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.055      ;
; 0.899 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.054      ;
; 0.900 ; acc:inst10|store_signal[3] ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.907 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.061      ;
; 0.907 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.061      ;
; 0.910 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.063      ;
; 0.912 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.066      ;
; 0.913 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.067      ;
; 0.916 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.070      ;
; 0.920 ; r1:inst7|q_signal[5]       ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.073      ;
; 0.927 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.080      ;
; 0.930 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.085      ;
; 0.947 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.102      ;
; 0.955 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.113      ;
; 0.962 ; r1:inst7|q_signal[2]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.115      ;
; 0.963 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.118      ;
; 0.964 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.122      ;
; 0.964 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.122      ;
; 0.969 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.124      ;
; 0.971 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.123      ;
; 0.972 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.127      ;
; 0.975 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.125      ;
; 0.978 ; pc_arith:inst|y.s14        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.132      ;
; 0.979 ; pc_arith:inst|y.s8         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.134      ;
; 0.980 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.135      ;
; 0.980 ; r1:inst7|q_signal[1]       ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.133      ;
; 0.982 ; r1:inst7|q_signal[4]       ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.135      ;
; 0.986 ; r1:inst7|q_signal[0]       ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.136      ;
; 0.987 ; pc_arith:inst|y.s11        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.141      ;
; 0.990 ; acc:inst10|store_signal[0] ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.145      ;
; 0.992 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.142      ;
; 0.993 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.148      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[0]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[1]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[2]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[3]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[4]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[5]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[6]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s7         ; r1:inst7|q_signal[7]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.153      ;
; 0.996 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.151      ;
; 0.998 ; pc_arith:inst|y.s13        ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.153      ;
; 0.999 ; pc_arith:inst|y.s10        ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.154      ;
; 0.999 ; r1:inst7|q_signal[3]       ; acc:inst10|store_signal[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.152      ;
; 1.002 ; pc_arith:inst|y.s0         ; acc:inst10|store_signal[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.157      ;
; 1.007 ; acc:inst10|store_signal[1] ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.162      ;
; 1.012 ; pc_arith:inst|y.s4         ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.166      ;
; 1.013 ; pc_arith:inst|y.s2         ; acc:inst10|store_signal[3] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.171      ;
; 1.014 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.169      ;
; 1.015 ; acc:inst10|store_signal[5] ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.003     ; 1.164      ;
; 1.018 ; r1:inst7|q_signal[5]       ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.168      ;
; 1.020 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.006      ; 1.178      ;
; 1.028 ; pc_arith:inst|y.s7         ; acc:inst10|store_signal[6] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.183      ;
; 1.028 ; acc:inst10|store_signal[2] ; acc:inst10|store_signal[4] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.183      ;
; 1.029 ; pc_arith:inst|y.s15        ; acc:inst10|store_signal[7] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.183      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; acc:inst10|store_signal[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; acc:inst10|store_signal[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s1         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s1         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s10        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s10        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s11        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s11        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s12        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s12        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s13        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s13        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s14        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s14        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s15        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s15        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s3         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s3         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s4         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s4         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s5         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s5         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s6         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s6         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s7         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s7         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s8         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s8         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pc_arith:inst|y.s9         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pc_arith:inst|y.s9         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1:inst7|q_signal[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1:inst7|q_signal[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|store_signal[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|store_signal[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|q_signal[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|q_signal[6]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; clk        ; 1.913  ; 1.913  ; Rise       ; clk             ;
;  Input[0] ; clk        ; 1.807  ; 1.807  ; Rise       ; clk             ;
;  Input[1] ; clk        ; 1.829  ; 1.829  ; Rise       ; clk             ;
;  Input[2] ; clk        ; 1.818  ; 1.818  ; Rise       ; clk             ;
;  Input[3] ; clk        ; 1.897  ; 1.897  ; Rise       ; clk             ;
;  Input[4] ; clk        ; 1.913  ; 1.913  ; Rise       ; clk             ;
;  Input[5] ; clk        ; 1.820  ; 1.820  ; Rise       ; clk             ;
;  Input[6] ; clk        ; -0.439 ; -0.439 ; Rise       ; clk             ;
;  Input[7] ; clk        ; -0.439 ; -0.439 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; clk        ; 0.559  ; 0.559  ; Rise       ; clk             ;
;  Input[0] ; clk        ; -1.687 ; -1.687 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -1.698 ; -1.698 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -1.793 ; -1.793 ; Rise       ; clk             ;
;  Input[5] ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.559  ; 0.559  ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.559  ; 0.559  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.670 ; 3.670 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[3] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  output[4] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  output[5] ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  output[6] ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  output[7] ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.670 ; 3.670 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[3] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  output[4] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  output[5] ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  output[6] ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  output[7] ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.284  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -3.284  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -46.662 ; 0.0   ; 0.0      ; 0.0     ; -33.38              ;
;  clk             ; -46.662 ; 0.000 ; N/A      ; N/A     ; -33.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; clk        ; 3.545  ; 3.545  ; Rise       ; clk             ;
;  Input[0] ; clk        ; 3.315  ; 3.315  ; Rise       ; clk             ;
;  Input[1] ; clk        ; 3.342  ; 3.342  ; Rise       ; clk             ;
;  Input[2] ; clk        ; 3.323  ; 3.323  ; Rise       ; clk             ;
;  Input[3] ; clk        ; 3.524  ; 3.524  ; Rise       ; clk             ;
;  Input[4] ; clk        ; 3.545  ; 3.545  ; Rise       ; clk             ;
;  Input[5] ; clk        ; 3.330  ; 3.330  ; Rise       ; clk             ;
;  Input[6] ; clk        ; -0.248 ; -0.248 ; Rise       ; clk             ;
;  Input[7] ; clk        ; -0.248 ; -0.248 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; clk        ; 0.559  ; 0.559  ; Rise       ; clk             ;
;  Input[0] ; clk        ; -1.687 ; -1.687 ; Rise       ; clk             ;
;  Input[1] ; clk        ; -1.709 ; -1.709 ; Rise       ; clk             ;
;  Input[2] ; clk        ; -1.698 ; -1.698 ; Rise       ; clk             ;
;  Input[3] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  Input[4] ; clk        ; -1.793 ; -1.793 ; Rise       ; clk             ;
;  Input[5] ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  Input[6] ; clk        ; 0.559  ; 0.559  ; Rise       ; clk             ;
;  Input[7] ; clk        ; 0.559  ; 0.559  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  output[0] ; clk        ; 6.404 ; 6.404 ; Rise       ; clk             ;
;  output[1] ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  output[2] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  output[3] ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  output[4] ; clk        ; 6.628 ; 6.628 ; Rise       ; clk             ;
;  output[5] ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  output[6] ; clk        ; 6.404 ; 6.404 ; Rise       ; clk             ;
;  output[7] ; clk        ; 6.745 ; 6.745 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.670 ; 3.670 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[3] ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  output[4] ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  output[5] ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  output[6] ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  output[7] ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 838      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 838      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 05 11:15:44 2022
Info: Command: quartus_sta lab_7 -c lab_7
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.284       -46.662 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.969
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.969       -12.878 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Mon Dec 05 11:15:44 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


