
\part*{Ejercicio 6}
Se nos pidió implementar un Flip-Flop D y un Latch SR a partir de compuertas lógicas discretas, medir sus parámetros que consideramos importantes para la caracterización de su funcionamiento y comparar con equivalentes comerciales. Para verificar las tablas características de funcionamiento de los dispositivos se utilizó una placa experimental Arduino UNO para programar las distintas configuraciones de señales de entrada, y se midieron señales de entrada y salida en un osciloscopio digital. 

\subsection*{Latch SR}

%\begin{figure}[H]
%\centering
%\input{ejercicio6/circuito_sr}
%\caption{Latch SR implementado} \label{6_fig1}
%\end{figure}

%\begin{wrapfigure}{l}{6.5cm}
%\begin{center}
%\resizebox{.5\linewidth}{!}{\parbox{\linewidth}{\input{ejercicio6/circuito_sr}}}
%\caption{Latch SR implementado} 
%\label{6_fig1}
%\end{center}
%\end{wrapfigure}

\newcommand{\myboxa}
{%
    \begin{wrapfigure}{o}{0.3\textwidth}
\begin{center}
\resizebox{.5\linewidth}{!}{\parbox{\linewidth}{\input{ejercicio6/circuito_sr}}}
\caption{Latch SR implementado} 
\label{6_fig1}
\end{center}
    \end{wrapfigure}\par\noindent
}

\myboxa

Para la implementación del Latch SR se siguió el diseño del \emph{Gated SR Latch}, encontrado en la sección 5.2 de \emph{Fundamentals of Digital Logic with Verilog Design}, el mismo se muestra en la Figura \ref{6_fig1}. El dispositivo se implemetó utilizando compuertas NAND 74HC00, de tecnología CMOS.

Se analizó su correcto funcionamiento para las distintas configuraciones de señales de entrada, y se obtuvo la siguiente tabla característica:

\begin{center}
\begin{tabular}{ccc|c}
Clk & S & R & Q(t+1) \\ 
\hline 
0 & x & x & Q(t) \\ 
1 & 0 & 0 & Q(t) \\ 
1 & 1 & 0 & 1 \\ 
1 & 0 & 1 & 0 \\ 
1 & 1 & 1 & ? \\
\end{tabular} 
\end{center}

\begin{figure}[H]
\begin{center}
\includegraphics[scale=0.15]{ejercicio6/sr_1.png}
\caption{Estado inestable del Latch SR} \label{6_fig4}
\end{center}
\end{figure}

Las respuestas obtenidas para las distintas configuraciones coinciden con los valores teóricos esperados. Sin embargo, como lo indica el análisis del circuito, la configuración de señales de entrada $Clk=1$, $S=1$ y $R=1$ presenta una inestabilidad, en la cual el valor de salida $Q(t=1)$ no se establece en ningún valor. Para esta configuración, se registró en la Figura \ref{6_fig4} la forma de la salida.

En cuanto a los tiempos de respuesta de la compuerta, se midieron los tiempos de rise, fall y propagación, obteniendose los siguientes valores:

\begin{center}
\begin{tabular}{|c|c|}
\hline 
Rise Time & 27.6 nseg \\ 
\hline 
Fall Time & 26.8 nseg \\ 
\hline 
Propagación & 12.7 nseg \\ 
\hline 
\end{tabular} 
\end{center}

Se buscaron integrados comerciales de tecnología CMOS que implementen un Latch SR para comparar los parámetros medidos. El integrado CD4043 hallado es un integrado 3-state, motivo por el cual, quizás, difieran sus parámetros de los nuestros. Los tiempos de respuesta presentes en la hoja de datos del CD4043 son:

\begin{center}
\begin{tabular}{|c|c|}
\hline 
Rise Time & 100 nseg \\ 
\hline 
Fall Time & 100 nseg \\ 
\hline 
Propagación & 150 nseg \\ 
\hline 
\end{tabular} 
\end{center}


\subsection*{Flip-Flop D}
Para la implementación del Flip-Flop D, se siguió al igual que para el Latch SR el diseño presentado en la sección 5.3 y 5.4 de \emph{Fundamentals of Digital Logic with Verilog Design}. Se utilizó la configuración de dos Latch D master-slave, para lograr un Flip-Flop D activado por flanco ascendente. 

\begin{figure}[H]
\centering
\resizebox{.5\linewidth}{!}{\parbox{\linewidth}{\input{ejercicio6/circuito_d}}}
\caption{Modulo Latch D} \label{6_fig2}
\end{figure}

En la Figura \ref{6_fig2} se muestra la implementación de un módulo Latch D, el cual se utilzará, como se explicó para implementar el Flip-Flop D, ilustrado en la Figura \ref{6_fig3}


\begin{figure}[H]
\centering
\resizebox{.5\linewidth}{!}{\parbox{\linewidth}{\input{ejercicio6/circuito_ffd}}}
\caption{Diagrama Flip-Flop D} \label{6_fig3}
\end{figure}

La respuesta de las salidas en función a las entradas fue la esperada, cumpliéndose la siguiente tabla característica de un Flip-Flop D de flanco ascendente:

\begin{center}
\begin{tabular}{cc|c}
Clk & D & Q(t+1) \\ 
\hline 
\texttiming[timing/c/rising arrows, timing/c/arrow pos=.7]{2{C}} & 0 & 0 \\ 
\texttiming[timing/c/rising arrows, timing/c/arrow pos=.7]{2{C}} & 1 & 1 \\ 
\texttiming[timing/c/falling arrows, timing/c/arrow pos=.7]{HC}  & x & Q(t) \\
\end{tabular} 
\end{center}

Se midieron los tiempos de rise, fall y de propagación. Se obtuvieron los siguientes resultados:


\begin{center}
\begin{tabular}{|c|c|}
\hline 
Tiempo de Propagación & 18.8 nseg \\ 
\hline 
Rise Time & 27.8 nseg \\ 
\hline 
Fall Time & 27.6 nseg \\ 
\hline 
\end{tabular} 
\end{center}

Los resultados obtenidos se contrastan con los datos provistos por la hoja de datos del integrado comercial 74HC74, que implementa un Flip-Flop D. Los tiempos de propagación y de transición que se especifican son:

\begin{center}
\begin{tabular}{|c|c|}
\hline 
Tiempo de Propagación & 17 nseg \\ 
\hline 
Tiempo de Transición & 7 nseg \\ 
\hline 
\end{tabular} 
\end{center}

La diferencia apreciada entre los tiempos de transición medidos y los especificados en la hoja de datos del integrado comercial, puede deberse a que los tiempos de transición de las señales provistas por el Arduino UNO son significativamente mayores a los tiempos de respuesta de las compuertas utilizadas para implementar el Flip Flop, por lo tanto esto induce un error en la medición. 
