###############################################################################################################
# Core-Level Timing Constraints for axi_dwidth_converter Component "axi_lite_dwidth_converter_0"
###############################################################################################################
#
# This component is not configured to perform asynchronous clock-domain-crossing.
# No timing core-level constraints are needed.
# (Synchronous clock-domain-crossings, if any, remain covered by your system-level PERIOD constraints.)
