0.7
2020.2
Nov 18 2020
09:47:47
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.sim/sim_1/behav/xsim/glbl.v,1605673889,verilog,,,,glbl,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sim_1/new/clk_test.sv,1620416140,systemVerilog,,,,clk_test,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sim_1/new/decoder_test.sv,1620268378,systemVerilog,,,,decoder_test,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sim_1/new/tdm_test.sv,1620423506,systemVerilog,,,,tdm_test,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/BCD_to_sevenSeg.sv,1620340516,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/counter_nbit.sv,,BCD_to_sevenSeg,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/clock_divider.sv,1620315225,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/top_module.sv,,clock_divider,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/counter_nbit.sv,1620340180,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/decoder_nbit.sv,,counter_nbit,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/decoder_nbit.sv,1620340510,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/mux.sv,,decoder_nbit,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/mux.sv,1620406601,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/new_clock_divider.sv,,mux,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/new_clock_divider.sv,1620416015,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/tdm_display.sv,,new_clock_divider,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/tdm_display.sv,1620423741,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sim_1/new/tdm_test.sv,,tdm_display,,uvm,,,,,,
C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sources_1/new/top_module.sv,1620416017,systemVerilog,,C:/Users/juanp/Documents/USM/2021-1/ELO212 Lab.Digitales/Proyectos/sesion_3/sesion_3.srcs/sim_1/new/clk_test.sv,,top_module,,uvm,,,,,,
