---
title: "Control Logic"
permalink: /docs/control/
excerpt: "Control Logic del BEAM computer"
---
[![Control Logic del BEAM computer](../../assets/control/40-beam-control.png "Control Logic del BEAM computer"){:width="100%"}](../../assets/control/40-beam-control.png)

**WORK IN PROGRESS**

[![Schema della Control Logic dell'NQSAP](../../assets/control/40-control-logic-schema-nqsap.png "Schema logico della Control Logic dell'NQSAP"){:width="100%"}](../../assets/control/40-control-logic-schema-nqsap.png)

*Schema della Control Logic dell'NQSAP, leggermente modificato al solo scopo di migliorarne la leggibilit√†.*

In questa pagina si analizzano le Control Logic dell'NQSAP e del BEAM, si evidenziano le differenze con la Control Logic del SAP computer di Ben Eater e si fanno approfondimenti sugli argomenti che avevo trovato pi√π ostici e pi√π interessanti.

In generale, la gestione delle istruzioni consta di tre capisaldi: registro delle istruzioni, ring counter e microcode.

### Instruction Register

Nell'NQSAP e nel BEAM l'Instruction Register (IR) √® incluso nello schema della Control Logic, mentre negli schemi del SAP l'IR era su un foglio separato.

L'Instruction Register del SAP presentava istruzioni lunghe un byte che al loro interno includevano sia l'istruzione stessa sia l'operando:

- i 4 bit meno significativi erano riservatia all'operando;
- i 4 bit pi√π significativi erano dedicati all'istruzione.

Nell'immagine seguente, tratta dal video <a href="https://youtu.be/JUVt_KYAp-I?t=1837" target="_blank">Reprogramming CPU microcode with an Arduino</a> di Ben Eater, si vede come ogni byte di un semplice programma di somma e sottrazione includa sia l'operazione sia l'operando:

![Somma e sottrazione nel SAP](../../assets/control/40-lda-15-add-14.png "Somma e sottrazione nel SAP"){:width="50%"}

Ad esempio:

- L'istruzione LDA 15 all'indirizzo di memoria 0000 √® composta dai 4 bit MSB 0001 che nel microcode definiscono un'operazione di caricamento accumulatore e dai 4 bit LSB 1111 che indicano l'indirizzo di memoria 15 nel quale √® presente il valore da caricare nell'accumulatore A.
- L'istruzione ADD 14 all'indirizzo di memoria 1 √® composta dai 4 bit MSB 0010 che nel microcode definiscono un'operazione di somma e dai 4 bit LSB 1110 che indicano l'indirizzo di memoria 14 nel quale √® presente il valore da sommare al valore gi√† presente nell'accumulatore A.

| Mnemonico | Indirizzo | Istruzione.Operando |
| -         | -         | -                   |
| LDA 15    | 0000      |       0001.1111     |
| ADD 14    | 0001      |       0010.1110     |
| SUB 13    | 0010      |       0011.1101     |
| OUT       | 0011      |       1110.0000     |
| HLT       | 0100      |       1111.0000     |
|           |    .      |                     |
|           |    .      |                     |
|           |    .      |                     |
| 7         | 1101      |       0000.0111     |
| 6         | 1110      |       0000.0110     |
| 5         | 1111      |       0000.0101     |

Una fondamentale differenza tra Instruction Register del SAP ed Instruction Register dell'NQSAP e del BEAM √® che

Il 6502 ha un set di istruzioni relativamente piccolo, composto da 56 istruzioni di base. Tuttavia, queste istruzioni possono essere utilizzate in diverse modalit√† di indirizzamento, il che porta il numero totale di combinazioni possibili a circa 150.

Per poter gestire questo numero di istruzioni, l'opcode occuper√† un intero byte e l'architettura del computer dovr√† presentare istruzioni di lunghezza diversa:

- un solo byte per le istruzioni con indirizzamento Implicito e Accumulatore, che non hanno dunque bisogno di opcode;
- due o tre* byte per tutte le altre istruzioni che hanno bisogno di un operando nella forma di indirizzo di memoria o di valore assoluto.

\* Notare che in un computer con 256 byte di RAM le modalit√† di indirizzamento con 3 byte non sono necesarie, perch√© un operando della lunghezza di un unico byte √® in grado di indirizzare tutta la memoria del computer, come brevemente discusso anche nella sezione [Indirizzamenti](alu/#indirizzamenti) della pagina dedicata all'ALU.

In conseguenza di questo:

- Il bus tra IR e CL deve avere 8 bit
- sono necessarie EEPROM 28C256 da 32K con 15 indirizzi:
  - 8 per le istruzioni (256) ==> Instruction Register da 8 bit
  - 4 per le microistruzioni (16)
  - 2 per selezionare le ROM
  - Ne resta uno libero e dunque teoricamente potrebbero essere sufficienti EEPROM da 128Kb, che per√≤ <a href="https://eu.mouser.com/c/semiconductors/memory-ics/eeprom/?interface%20type=Parallel" target="_blank">non sono prodotte</a> con l'interfaccia parallela.

Per indirizzare i problemi di glitching Tom ha bufferizzato l'IR, cio√® due FF da 8 registri in cascata, cos√¨ il primo viene aggiornato al normale caricamento dell'IR (che corrisponderebbe a T7 (step 1), ma causando un glitch sulla ROM)‚Ä¶ invece di collegare il FF agli ingressi delle ROM, viene collegato a un altro FF che viene caricato col Falling Edge del CLK / Rising Edge del CLK, cos√¨ le uscite delle ROM vengono aggiornate alla fine della microistruzione quando i segnali sono stabili üòÅ


[![Schema della Control Logic del SAP computer](../../assets/control/40-control-logic-schema-SAP.png "Schema logico della Control Logic del SAP computer"){:width="100%"}](../../assets/control/40-control-logic-schema-SAP.png)
*Schema della Control Logic del SAP computer.*

La complessit√† dell'NQSAP √® tale per cui i soli 16 segnali disponibili nella Control Logic del SAP non sarebbero stati sufficienti per pilotare moduli complessi come ad esempio l'ALU e il registro dei Flag; in conseguenza di questo, diventava necessario ampliare in maniera considerevole il numero di linee di controllo utilizzabili.

### I 74LS138 per la gestione dei segnali

L'aumento del numero di EEPROM e l'inserimento di quattro 3-Line To 8-Line Decoders/Demultiplexers <a href="https://www.ti.com/lit/ds/symlink/sn74ls138.pdf" target="_blank">74LS138</a> (DEMUX) ha permesso di gestire l'elevato numero di segnali richiesti dall'NQSAP.

Come visibile nello schema, ogni '138 presenta 8 pin di output, 3 pin di selezione e 3 pin di Enable; connettendo opportunamente i pin di selezione ed Enable, √® possibile pilotare ben quattro '138 (per un totale di 32 segnali di output) usando solo 8 segnali in uscita da una singola EEPROM. In altre parole, i '138 fungono da *demoltiplicatori* e permettono di indirizzare un numero elevato di segnali a partire da un numero limitato di linee in ingresso.

Quando attive, le uscite dei '138 presentano uno stato LO; questa circostanza risulta molto comoda per la gestione dei segnali del computer, in quanto molti dei chip presenti nei vari moduli utilizzano ingressi di Enable invertiti (ad esempio i transceiver 74LS245 e i registri 74LS377).

I '138 presentano un solo output attivo alla volta; la configurazione dei pin di selezione ed Enable adottata nello schema permette di creare due coppie di '138, ognuna delle quali presenta un solo output attivo alla volta:

- una coppia dedicata ai segnali di lettura dai registri;
- una coppia dedicata ai segnali di scrittura sui registri.

Un effetto collaterale positivo in questo tipo di gestione sta nel fatto che risulter√† impossibile attivare pi√π di un registro Read contemporaneamente, evitando cos√¨ possibili involontari cortocircuiti tra uscite allo stato HI e uscite allo stato LO di moduli diversi.

Il ragionamento per le scritture √® diverso, perch√© √® invece realmente necessario essere in grado di scrivere su pi√π registri contemporaneamente. Un operazione di questo tipo non causa contenzioso sul bus ed √® utilizzata, ad esempio, dall'istruzione di somma ADC, che prevede uno step che scrive contemporaneamente sul registro A e sul registro dei Flag.

Nello schema si pu√≤ notare che tutti i registri del computer che *non hanno tra loro* la necessit√† di essere attivi contemporaneamente - tanto in lettura quanto in scrittura - sono indirizzati con i DEMUX.

Sono invece indispensabili segnali di controllo provenienti direttamente dalle EEPROM in tre casi:

- quando un registro presenta pi√π segnali di ingresso che possono essere attivi contemporaneamente (ad esempio il registro dei [Flag](../flags/#componenti-e-funzionamento), oppure il registro [H](../alu/#il-registro-h));
- quando √® necessario poter scrivere su pi√π registri contemporaneamente (ad esempio A e H, oppure Flag e A, oppure Flag e H*);
- quando occorrono altri segnali di controllo totalmente indipendenti (ad esempio per lo Stack, oppure per la gestione del [Carry Input](../flags/#il-carry-e-i-registri-h-e-alu) per ALU ed H).

\* In questo secondo caso, i segnali provenienti direttamente dalle EEPROM devono essere utilizzati per attivare i registri che *hanno* la necessit√† di poter essere attivi in contemporanea con un altro registro connesso ai '138 e che √® dunque, per natura, mutualmente esclusivo rispetto agli altri registri pilotati dai '138.

Riassumendo:

- una prima EEPROM gestisce quattro DEMUX che pilotano i segnali di *lettura* di tutti i registri, i segnali di *scrittura* di tutti i registri (eccetto H e Flag) ed alcuni altri segnali di controllo;
- altre tre EEPROM gestiscono tutti gli altri segnali.

Notare che i segnali di uscita dei '138 realmente utilizzabili sono 30 e non 32, perch√© il microcode deve prevedere casi nei quali nessuno dei registri pilotati dai '138 debba essere attivo; in questa circostanza, uno dei pin di output di ogni coppia di '138 dovr√† essere scollegato. Ad esempio, nel caso dell'NQSAP, un output 0000.0000 della prima EEPROM attiver√† i pin D0 del primo '138 e del terzo '138: entrambi i pin sono scollegati, dunque sar√† sufficiente mettere in output 0x00 sulla prima EEPROM per non attivare alcuno tra tutti i registri gestiti dai '138.

## Tabella segnali dell'NQSAP e del BEAM

√à forse utile fare qui una tabella cheriassume tutti i vari segnali utilizzati nel computer ?

	‚Ä¢ C0 e C1 *** sono usati per determinare se il Carry da salvare nel Flags Register deve venire dal Carry dell'ALU o da H (H-MSB o H-LSB) (dall'ALU per operazioni matematiche o da H per operazioni di Shift)
	‚Ä¢ DY e DZ, usati nel modulo D, X e Y
		‚óã per selezionare (con DY) se usare index di X o Y, oppure
		‚óã se utilizzare solo D (attivando DZ)
sono condivisi con C0 e C1 ***

SE Stack Enable, vedi pagina Stack Pointer, condivisi con C0 e C1*** (chiamiamoli SU Stack Up e SD Stack Down) per definire se fare conteggio Up o Down

CC e CS per selezionare che tipo di Carry dobbiamo presentare all'ALU e ad H (quello effettivamente presente in FLAG C, oppure 0, oppure 1), vedi spiegazione in Flags

‚Ä¢ Gli indirizzi pi√π alti delle ROM sono utilizzati per selezionarle (hardwired)

‚Ä¢ Se /LDR-ACTIVE viene attivato (LO), LDR-ACTIVE passa a HI e disattiva le ROM2 e ROM3 collegate via /OE.

## CONTROL LOGIC PART 1

Le istruzioni sono fatte di pi√π step, chiamati microistruzioni. La Control Logic deve settare correttamente la Control Word per ogni microistruzione cos√¨ quando arriva il clock questa viene eseguita. Dobbiamo dunque sapere sempre quale istruzione stiamo eseguendo e a che step siamo. Ci serve un contatore per tracciare la microistruzione. Usiamo 74LS161 che pu√≤ contare da 0 a 15.

NB: Dobbiamo settare la Control Logic tra un clock e l'altro‚Ä¶ come a dire che la Control Logic deve "essere pronta" prima che l'istruzione venga eseguita: possiamo usare un NOT per invertire il clock e usare questo per gestire il 74LS161 della Control Logic.

- I registri sono aggiornati al Rising Edge del CLK, che corrisponde al Falling Edge del /CLK. 
CLK gestisce tutti i registri principali: PC, MAR, RAM, IR, A, B, Flag: al Rising Edge del CLK, avvengono le azioni di caricamento dei registri. 
Quando c'√® il segnale CE Counter Enable attivo, il PC viene incrementato al Rising Edge e l'indirizzo viene aumentato di uno.

- Le microistruzioni sono aggiornate al Falling Edge del CLK, che corrisponde al Rising Edge del /CLK.

‚Ä¢ /CLK gestisce il Ring Counter e di conseguenza la Control Logic: √® sfasato di 180¬∞, dunque al Falling Edge di CLK corrisponde il Rising Edge di /CLK

Il 74LS138 √® un decoder che pu√≤ prendere i 3 bit (ce ne bastano 3 per gestire 8 cicli, visto che gli step delle microistruzioni sono al massimo 6) e convertirli in singoli bit che rappresentano lo step della microistruzione corrente e poi uno di questi, l'ultimo, che resetta il 74LS161 in modo da risparmiare i cicli di clock inutilizzati.

A questo punto abbiamo nell'Instruction Register l'istruzione attualmente in esecuzione e nel contatore lo step, che rappresenta la microistruzione. Possiamo usare una Combinational Logic per settare i nostri segnali da abilitare per ogni microistruzione. Per esempio quando siamo in T0, che √® la prima microistruzione, prendiamo l'uscita del 74LS138, la neghiamo con un NOT per portarla positiva e attiviamo CO e MI e poi Clock. Alla successiva attiviamo RO e II  e poi Clock e alla successiva attiviamo CE e poi Clock.
E poich√© CE pu√≤ essere inserito nella stessa microistruzione di RO e II possiamo ridurre la lunghezza delle microistruzioni a un massimo di 5 (step 0-4).

15/06/2023: ho deciso di fare come Tom e mettere alla fine di ogni istruzione una microistruzione di reset cos√¨ da poter anticipare la fine dell'istruzione e passare alla prossima senza dover aspettare tutti i cicli a vuoto. Spiegare il legame con il funzionamento del 161 , che permette di caricare zero sui suoi ingressi, ed √® il metodo che viene utilizzato per resettare il ring counter e riportarlo allo step t zero.

## Forse interessante da tenere, espandere, collegare ad altri paragrafi

Praticamente ora abbiamo il contatore delle microistruzioni (T0-T4) e il contatore dell'istruzione (Instruction Register MSB). Posso creare una **combinational logic** che, a seconda dell'istruzione che ho caricato nell'Instruction Register + il T0/4 dove mi trovo mi permetta di avere in uscita i segnali corretti da applicare al computer.

Praticamente ho due fasi:
‚Ä¢ Fetch, in cui carico l'istruzione dalla RAM nell'Instruction Register
‚Ä¢ Dopo la fase di Fetch so "cosa devo fare", perch√© a questo punto ho l'istruzione nell'Instruction Register

La realizzazione del comuter SAP mi ha permesso finalmente di capire cosa sia il microcode di un computer moderno.

√à piuttosto comune leggere ad esempio che √® necessario aggiornare il bios dei server per indirizzare falle di sicurezza che sono state scoperte e che potrebbero essere utilizzate dagli hacker per ... 
Non capendo come potesse essere aggiornata una CPU, dal momento che si tratta di un componente non programmabile , non riuscivo a comprendere come fosse possibile arginare i problemi di sicurezza; con il microcode ho capito

Ritornando alla dimensione delle EEPROM da utilizzare per il microcode, nei miei appunti trovo traccia di diverse revisioni, ad esempio:

- come notavo anche nelal costruzione del modulo RAM in cui si indicavano le 256 istruzioni, notavo che servivano 28c64. ram/#mux-program-mode-e-run-mode 

erano necessari 8 bit di istruzioni, 3 di step e 2 di flag = 13 pin totali, portanto si rendevano necessarie delle 28C64‚Ä¶ e avevo dimenticato che mi sarebbe servito un bit aggiuntivo per la selezione delle due EEPROM

mi servono EEPROM 28C64 per avere 256 (8 bit) istruzioni + 3 step + 2 flag, ma dimenticavo che avendo due ROM gemelle dovevo gestirne anche la selezione e dunque aggiungere un ulteriore bit, pertanto mi servirebbero delle 28C128;

- avrei potuto per√≤ ridurre il numero di istruzioni a 64, dunque mi sarebbero bastati 6 bit per indirizzarle e ridurre cos√¨ il numero totale di indirizzi richiesti...

- ... ma forse mi sarebbero serviti altri segnali di controllo oltre ai 16  disponibili in due ROM e dunque me ne sarebbe servita una terza... e dunque due bit di indirizzamento

Posso sicuramente dire che avevo le idee ancora confuse.

## Ring Counter

Vedi spiegazione per resettare in maniera sincrona il 74LS161 sulla pagina dei chip
	‚Ä¢ Praticamente usando il '161:
		‚óã con /CLR, che √® asincrono, faccio il reset "hardware"
			¬ß 17/06/2023 Tom segnala che questo segnale asincrono non √® invece ideale per pulire il Ring Counter utilizzando il microcode perch√©, essendo appunto asincrono, non sarebbe gestito dal clock: infatti, non appena attivato, andrebbe a resettare il ciclo di microistruzione esattamente all'inizio invece che quando arriva il impulso di clock!
			¬ß 04/07/2023 Va invece benissimo per fare il reset del Program Counter üòÅ anche col clock stoppato
			¬ß A dire il vero si potrebbe comunque utilizzare questo segnale, ma significherebbe dover aggiungere una microistruzione dedicata al reset alla fine di tutte le altre microistruzioni. Utilizzando una modalit√† di reset sincrona su questo chip si potrebbe invece aggiungere il segnale di reset all'ultima microistruzione del ciclo.
		‚óã con il /LOAD ("N") e tutti i pin di input a 0, il Ring Counter si resetta in sincrono con il /CLK üòÅ. Assomiglia un po' al JUMP del Program Counter. Notare il /CLK, che √® invertito rispetto al CLK principale e che dunque permette di lasciar terminare l'esecuzione della microistruzione corrente prima di fare il LOAD.

		‚óã questo forse significa che poich√© il '138 √® un decoder 3-to-8 devo metterne due "in cascata"? Posso farlo?
		
3 uscite del 161 vanno al 138 per pilotare 8 led (2^3 = 8); per il 9¬∞ LED Tom √® il solito furbo: invece di mettere due 138 per pilotare 16 led, aggiunge un led al quarto pin del 161, cos√¨ ad esempio 11 = 3 + 8 e dunque si accendono il 3* led di 8 pilotato dal 138 e quello dell'"Extended Time" pilotato dal 161

	‚Ä¢ Gli ingressi D0-D3 sono tutti a 0, cos√¨ quando arriva il /LOAD (o /PE) sincrono (segnale "N" per Tom), il conteggio ricomincia da zero
	‚Ä¢ Le uscite Q0-Q2 del 161 vanno a MA0-MA2 per avere 8 step di microistruzioni, ma se aggiungo un quarto pin al contatore, posso avere 16 step
	‚Ä¢ Il /LOAD arriva da N 17 della ROM0
CEP e CET sono a +Vcc

## Instruction Register





## Fare spiega su EEPROM input e output

Stavo anche iniziando a pensare come avrebbe funzionato la fase di Fetch con un Instruction Register che conteneva la sola istruzione e non operando istruzione + operando, come nel computer SAP**.

Immaginavo che una istruzione di somma tra l'Accumulatore e il valore contenuto in una cella di memoria specifica avrebbe avuto questa sequenza:

| Step | Segnale   | Operazione |
| ---- | ------    | ----------- |
|    0 | CO-MI     | Carico l'indirizzo dell'istruzione nel MAR |
|    1 | RO-II-CE  | Leggo l'istruzione dalla RAM e la metto nell'Instruction Register; incremento il Program Counter che punta cos√¨ alla locazione che contiene l'operando |
|    2 | CO-MI     | Metto nel MAR l'indirizzo della cella che contiene l'operando |
|    3 | RO-MI     | Leggo dalla RAM l'operando, che rappresenta l'indirizzo della locazione che contiene il valore che desidero addizionare all'accumulatore |
|    4 | RO-BI-CE  | Leggo dalla RAM il valore contenuto nella locazione selezionata e lo posiziono nel registro B; incremento il Program Counter che punta cos√¨ alla locazione che contiene la prossima istruzione |
|    5 | EO-AI     | Metto in A il valore della somma A + B |

Legenda dei segnali:

| Segnale | Operazione              | Descrizione                                                       |
| ------  | ----------              | -----------                                                       |
| CO      | Counter Output          | Il contenuto del Program Counter viene esposto sul bus            |
| MI      | MAR In                  | Il contenuto del bus viene caricato nel Memory Address Register   |
| RO      | RAM Output              | Il contenuto della RAM viene esposto sul bus                      |
| II      | Instruction Register In | Il contenuto del bus viene caricato nell'Instruction Register     |
| CE      | Counter Enable          | Il Program Counter viene incrementato                             |
| BI      | B Register In           | Il contenuto del bus viene caricato nel registro B                |
| AI      | A Register In           | Il contenuto del bus viene caricato nel registro A                |
| EO      | Sum Out                 | L'adder computa A+B e il suo risultato viene esposto sul bus      |

** Le istruzioni del computer SAP includevano in un byte sia l'opcode sia l'operando, come descritto anche in precedenza in questa stessa pagina:

>... un unico byte di cui i 4 Most Significant Bit (MSB) rappresentano l'opcode e di cui i 4 Least Significant Bit (LSB) sono l'operando

Introducendo gli Step, riflettevo anche sul fatto che per talune operazioni, da quanto capivo approfondendo l'NQSAP, avere pi√π di 8 microistruzioni sarebbe stato molto util: ecco che, ancora una volta, dovevo riconsiderare il numero di bit di indirizzamento necessari per le EEPROM

Ricordiamo che "Praticamente ho due fasi:

- Fetch, in cui carico l'istruzione dalla RAM nell'Instruction Register
- Dopo la fase di Fetch so "cosa devo fare", perch√© a questo punto ho l'istruzione nell'Instruction Register", che attiva opportunamente le EEPROM in modo da aver in uscita i corretti segnali di Control Logic‚Ä¶
- 02/09/2022 ‚Ä¶ e a quel punto legger√≤ la locazione dell'operando, il cui contenuto
  - ‚óã se √® una istruzione "indiretta" mi dar√† il valore della locazione reale da indirizzare per leggerne il contenuto o scrivervi un valore
  - ‚óã se √® un istruzione diretta conterr√† il valore da lavorare
- "Sicuramente" avr√≤ bisogno di EEPROM pi√π grandi, perch√© dovranno ospitare gli 8 MSB e gli 8 LSB attuali, ma anche altri 8 bit di segnali‚Ä¶ 02/09/2022 ma forse anche no, come visto sopra non mi servono (per ora) altri segnali‚Ä¶ e addirittura, come visto in seguito, forse non mi serve nemmeno IO
In seguito ho compreso il decoder 3-8 che usa Tom Nisbet per poter gestire tanti segnali con poche linee

8-bit CPU control logic: Part 2
https://www.youtube.com/watch?v=X7rCxs1ppyY

NB: Dobbiamo settare la Control Logic tra un clock e l'altro‚Ä¶ come a dire che la Control Logic deve "essere pronta" prima che l'istruzione venga eseguita: possiamo usare un NOT per invertire il clock e usare questo per gestire il 74LS161 della Control Logic.

	‚Ä¢ I registri sono aggiornati al Rising Edge del CLK, che corrisponde al Falling Edge del /CLK.
	‚Ä¢ Le microistruzioni sono aggiornate al Falling Edge del CLK, che corrisponde al Rising Edge del /CLK.
	‚Ä¢ CLK gestisce tutti i registri principali: PC, MAR, RAM, IR, A, B, Flag: al Rising Edge del CLK, avvengono le azioni di caricamento dei registri. Quando c'√® il segnale CE Counter Enable attivo, il PC viene incrementato al Rising Edge e l'indirizzo viene aumentato di uno.
	‚Ä¢ /CLK gestisce il Ring Counter e di conseguenza la Control Logic: √® sfasato di 180¬∞, dunque al Falling Edge di CLK corrisponde il Rising Edge di /CLK

Control Logic
8-bit CPU control logic: Part 1 
https://www.youtube.com/watch?v=dXdoim96v5A

Prima cosa che facciamo √® leggere un comando e metterlo nell'Instruction Register, che tiene traccia del comando che stiamo eseguendo.

‚Ä¢ Prima fase: FETCH. Poich√© la prima istruzione sta nell'indirizzo 0, devo mettere 0 dal Program Counter PC (comando CO esporta il PC sul bus) al Memory Address Register MAR (comando MI legge dal bus e setta l'indirizzo sulla RAM) cos√¨ da poter indirizzare la RAM e leggere il comando.
‚Ä¢ Una volta che ho la RAM attiva all'indirizzo zero, copio il contenuto della RAM nell'Instruction Register IR passando dal bus (comando RO e comando II).
‚Ä¢ Poi incrementiamo il PC col comando Counter Enable CE (nel video successivo il CE viene inserito nella microistruzione con RO II).
‚Ä¢ Ora eseguiamo l'istruzione LDA 14, che prende il contenuto della cella 14 e lo scrive in A. Dunque poich√© il valore 14 sono i 4 LSB del comando, sono i led gialli dell'IR e col comando Instruction Register Out IO ne copio il valore nel bus e poi, caricando MI, indirizzo la cella di memoria 14 che √® quella che contiene il valore (28 nel mio caso) che esporto nel bus col comando RAM Out RO e che caricher√≤ in A col comando AI. 

‚Ä¢ ADD 15 ha sempre una prima fase di Fetch, uguale per tutte le istruzioni, e poi come sopra il valore 15 √® quello della cella 15 e dunque Instruction Register Out IO che posiziona sul bus i 4 LSb del comando ADD 15, poi MI cos√¨ setto l'indirizzo 15 della RAM, il cui contenuto metto sul bus col comando RAM Out RO e lo carico in B con BI cos√¨ avr√≤ a disposizione la somma di A e B, che metto sul bus con EO e che ricarico in A con AI. 

‚Ä¢ Prossima istruzione all'indirizzo 3 √® OUT che mette sul display il risultato della somma che avevo latchato in A. La prima fase di Fetch √® uguale alle altre. Poi faccio AO per mettere A sul bus e OI. 


8-bit CPU control logic: Part 3
https://www.youtube.com/watch?v=dHWFpkGsxOs

La fase Fetch √® uguale per tutte le istruzioni, dunque istruzione XXXX e imposto solo gli step.
Per LDA uso il valore 0001 e imposto gli step con le microistruzioni opportune.
Per ADD uso il valore 0010 e imposto gli step con le microistruzioni opportune.
Per OUT uso il valore 1110 e imposto gli step con le microistruzioni opportune.

Praticamente ora abbiamo il contatore delle microistruzioni (T0-T4) e il contatore dell'istruzione (Instruction Register MSB). Posso creare una combinational logic che, a seconda dell'istruzione che ho caricato nell'Instruction Register + il T0/4 dove mi trovo mi permetta di avere in uscita i segnali corretti da applicare al computer. Praticamente ho due fasi:
‚Ä¢ Fetch, in cui carico l'istruzione dalla RAM nell'Instruction Register
Dopo la fase di Fetch so "cosa devo fare", perch√© a questo punto ho l'istruzione nell'Instruction Register



Il Flags Register emula quello del 6502 con questi flag:
‚Ä¢ Zero
‚Ä¢ Carry
‚Ä¢ OVerflow che non mi √® chiarissimo cosa sia
‚Ä¢ Negative

E' differente dall'8-bit computer originario, dove un unico FF '173 memorizzava entrambi i flag nello stesso momento - e dunque, ricordo qualcosa, si era ripetuta per 4 volte la programmazione delle EEPROM perch√© avendo due flag C ed F le combinazioni possibili sono 4 (00, 01, 10, 11) e dunque avevo bisogno di 4 set di microcode, uno per ogni combinazione degli indirizzi in ingresso C ed F. Da verificare.
		23/10/2022 In questo nuovo caso le istruzioni non variano a seconda dello stato dei flag, che non sono pi√π Input alle ROM che poi variavano l'output in base all'indirizzo/flag presentato in ingresso! Nella configurazione sviluppata da Tom, a un certo punto nel codice si trova un'istruzione di salto condizionale legata a un flag, magari JZ: ad essa corrisponde un segnale in uscita di JUMP (uguale per tutte le istruzioni) che attiva con /E il Selector 151; la selezione del flag da mettere in uscita dipende dal microcode (i 3 bit Select del 151 sono direttamente collegati all'Instruction Register) perci√≤ se per esempio l'istruzione di JZ Jump on Zero √® 010 questo andr√† a selezionare il pin I2 di ingresso del 151 che, se attivo (cio√® output FF del flag Z = 1), andr√† ad abilitare il PC-LOAD e permettere il caricamento del nuovo indirizzo nel PC üòé
	
	La logica del salto condizionale del SAP-1 era implementata nel microcode, utilizzando linee di indirizzamento delle ROM. Poich√© i flag dell'NQSAP sono implementati in hardware, non c'√® bisogno di usare linee preziose linee di indirizzamento delle ROM. Miglioramenti derivanti:
	        ‚Ä¢ √® possibile settare i flag anche singolarmente
	        ‚Ä¢ risparmio delle linee di indirizzamento ROM
	        ‚Ä¢ non si modifica l'output della ROM durante l'esecuzione della singola istruzione (ma nel SAP-1 come si comportava? 04/10/2022 l'ho compreso andando a rileggere gli appunti del BE 8 bit computer). Teoricamente, e l'avevo letto anche altrove, questo potrebbe essere un problema perch√© causa "glitching".
	


MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE

MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE MICROCODE

‚Ä¢ Nota che  livello generale ha definito due fasi di Fetch F1 ed F2 che sono comuni a tutte le istruzioni e sono sempre ripetute.
	‚Ä¢ NQSAP: 
		‚óã 8 step compresi due di Fetch
		‚óã #define F1    RP | WM       // Instruction fetch step 1
		‚óã #define F2    RR | WI |PI   // Instruction fetch step 2
	‚Ä¢ NQSAP-PCB:
		‚óã 16 step compresi due di Fetch
		‚óã #define F1    RP | WM | PI  // Instruction fetch step 1: instruction address from PC to MAR
#define F2    RR | WI       // Instruction fetch step 2: instruction from RAM to IR

- ‚Ä¢ Le istruzioni di Branch Relative consumano molti cicli, perci√≤ Tom ha aggiunto anche delle istruzioni di Jump Relative. Evidenziare che ho risolto questa problematica facendo un instruction register a 16 step



Per fare il microcode sto usando:
‚Ä¢ https://www.masswerk.at/6502/6502_instruction_set.html
‚Ä¢ https://www.masswerk.at/6502/ che √® utile per simulare le istruzioni e capire quali Flag esse modifichino durante la loro esecuzione.
‚Ä¢ Ad esempio inizialmente ho trovato difficolt√† a capire quali Flag fossero modificati da CPY, che viene indicata come:

‚Ä¢ In quali combinazioni si attivano i vari flag N, Z e C?
‚Ä¢ Ho trovato supporto su http://www.6502.org/tutorials/compare_beyond.html nel quale si spiega che fare un confronto equivale a settare il carry e fare la differenza, ma senza effettivamente scrivere il risultato nel registro di partenza:
CMP NUM
		is very similar to:
SEC
SBC NUM

	        ‚Ä¢ If the Z flag is 0, then A <> NUM and BNE will branch
	        ‚Ä¢ If the Z flag is 1, then A = NUM and BEQ will branch
	        ‚Ä¢ If the C flag is 0, then A (unsigned) < NUM (unsigned) and BCC will branch
	        ‚Ä¢ If the C flag is 1, then A (unsigned) >= NUM (unsigned) and BCS will branch
	
	Facciamo le prove:
	Codice:
	        LDY #$40
	        CPY #$30
	Viene attivato il C, coerentemente con quanto spiegato sopra‚Ä¶ direi perch√© nell'equivalenza si fa il SEC prima di SBC; essendo il numero da comparare inferiore, non faccio "il prestito" (borrow) del Carry e dunque alla fine dell'istruzione me lo ritrovo attivo come in partenza.
	
	
	Codice:
	        LDY #$40
	        CPY #$40
	Vengono attivati sia Z sia C: Z perch√© 40 - 40 = 0 e dunque il risultato √® Zero e il contenuto del registro e del confronto numeri sono uguali; essendo il numero da comparare inferiore, non faccio "il prestito" (borrow) del Carry.
	
	
	
	Codice:
	        LDY #$40
	        CPY #$50
	No Z e C, coerentemente con quanto spiegato sopra, ma N, perch√© il numero risultante √® negativo: in 2C il primo bit √® 1 ‚ò∫Ô∏è. C √® diventato Zero perch√© l'ho "preso in prestito".
	
	
	
	
	Su BEAM: LDY #$40; CPY #$30 e ottengo nessun Flag, mentre dovrei avere C.
	 La ALU presenta il COUT acceso, dunque la sua uscita √® a livello logico basso. DA CAPIRE!!! Cosa volevo dire?
	
	Teoricamente dunque dovrei attivare l‚Äôingresso di uno del 151 di Carry Input settando opportunamente i segnali C0 e C1.
	
	In conseguenza di questo, verifico sul BEAM il comportamento del Carry Out dell'ALU nei 3 casi descritti e poi modifico il microcode di conseguenza. In effetti, il comportamento non era quello desiderato da teoria e ho fatto le modifiche necessarie:
	
	        ‚Ä¢ Aggiunti i segnali C0 e C1, che non avevo ancora cablato, che permettono al 151 di scelta del Carry Input di selezionare cosa prendere in ingresso. L'ALU emette un Carry invertito (0 = Attivo), dunque, per poter settare a 1 il Flag del Carry Input, lo devo prendere in ingresso dall'ALU attraverso una NOT su uno dei 4 ingressi attivi del 151, che seleziono appunto con i segnali C0 e C1 attivando il solo C0.
	        ‚Ä¢ Ho poi incluso nel microcode anche LF, in quanto ho definito l'utilizzo di LF su tutte le istruzioni di comparazione, tranne CPX abs.
	        ‚Ä¢ Considerare anche che tipo di Carry devo iniettare nella ALU‚Ä¶ In realt√†, poich√© per fare il confronto utilizzo l‚Äôistruzione SBC, devo utilizzare il normale LHHL con Carry, cio√® CIN = LO, che nel microcode corrisponde ad attivare il segnale CS.
	
	Ho posizionato in uscita sul Carry dell'ALU un LED (ricordare che l'uscita √® negata, dunque anodo a Vcc e catodo verso il pin del chip). Anche l‚Äôingresso Carry √® negato e dunque attivo a zero, pertanto anche qui ho un LED con anodo a Vcc e catodo sul Pin.
	
	Dopo queste modifiche, le istruzioni di comparazione sembrano funzionare correttamente.
	
	TO DO: finire http://www.6502.org/tutorials/compare_beyond.html da "In fact, many 6502 assemblers will allow BLT (Branch on Less Than) "
	
	        ‚Ä¢ Vedere bene quali istruzioni CP* hanno bisogno di LF, anche sul file XLS
	
Altre referenze Tom Nisbet per Flags	‚Ä¢ Question for all 74ls181 alu people on reddit led to the design of the oVerflow flag.
	‚Ä¢ How to add a decremental and incremental circuit to the ALU ? on reddit inspired the idea to drive the PC load line from the flags instead of running the flags through the microcode.
	‚Ä¢ Opcodes and Flag decoding circuit on reddit has a different approach to conditional jumps using hardware. Instead of driving the LOAD line of the PC, the circuit sits between the Instruction Register and the ROM and conditionally jams a NOP or JMP instruction to the microcode depending on the state of the flags. One interesting part of the design is that the opcodes of the jump instructions are arranged so that the flag of interest can be determined by bits from the IR. NQSAP already did something similar with the ALU select lines, so the concept was used again for the conditional jump select lines.

[![Schema della control logic del BEAM](../../assets/control/40-control-logic-schema.png "Schema della control logic del BEAM"){:width="100%"}](../../assets/control/40-control-logic-schema.png)

*Schema della control logic del BEAM.*

## Differenze tra Moduli Flag dell'NQSAP e del BEAM

La Control Logic del computer BEAM riprende tutto ci√≤ che √® stato sviluppato da Tom Nisbet nell'NQSAP. Una differenza sostanziale sta nell'Instruction Register, che √® sviluppato in modalit√† bufferizzata, come fatto da Tom nell'NQSAP PCB per rimediare ai problemi di Glitching.

[![Schema logico del modulo Flag del computer BEAM](../../assets/flags/30-flag-beam-schematics.png "Schema logico del modulo Flag del computer BEAM"){:width="100%"}](../../assets/flags/30-flag-beam-schematics.png)

*Schema logico del modulo Flag del computer BEAM.*

Come indicato anche nella pagina dell'ALU, bisogna notare che il computer NQSAP prevedeva solo 8 step per le microistruzioni. Poich√© per emulare le istruzioni del 6502 di salto condizionale, di scorrimento / rotazione e di salto a subroutine servono pi√π step, sul computer BEAM sono stati previsti 16 step.

## Note

- Attenzione : nello schema c√® una led bar collegata al ring counter, Una led bar collegata alle uscite a - quattro a 11del bass delle rom, ma probabilmente qui manca un pezzettino di led bar per arrivare ai 12 indirizzi totaliindirizzatidai 12 pine in pi√π manca la led bar del registro delle istruzioni
- Il computer NQSAP prevedeva 8 step per le microistruzioni, mentre il BEAM ne prevede 16. Come descritto in maggior dettaglio nella sezione riservate al microcode, con soli 8 step non sarebbe stato possibile emulare alcune delle istruzioni del 6502, come quelle di salto relativo ed altre. Questa √® in realt√† una differenza architetturale pi√π legata alla Control Logic, per√≤ l‚Äôimpatto principale sul numero di step disponibili si riflette in particolar modo sull‚ÄôALU ed ha dunque sicuramente senso citarla in questa sezione.

## Link utili

- I video di Ben Eater che descrivono la <a href="https://eater.net/8bit/control" target="_blank">Control Logic e il microcode</a>.

## TO DO

- aggiornare lo schema Kicad con le le bar a 8 segmenti e aggiornare questa pagina con lo schema aggiornato
- Evidenziare la nomenclatura dei segnali da fare nella pagina della control logic : l'approccio di ben era centri con rispetto al modulo , mentre l'approccio del computer NQSAP √® relativo al computer nella sua interezza
- non trovo riferimenti ad HL e HR in nessuna pagina; Poich√© in questa pagina sto parlando del fatto che per alcuni registri sono necessari pi√π segnali di controllo , come nel caso del registro h virgola che necessita di HLanche di HR volevo fare un link al registro h nella pagina del modulo ALU , ma vedo che anche l√¨ non c√® nessuna indicazione di HL anche di HR ("quando un registro presenta pi√π segnali di ingresso che possono essere attivi contemporaneamente (ad esempio il registro dei Flag, oppure il registro H");)
- far notare che il led che mostra gli step sono 8+1 e non 16, furbata,
- Ho aggiunto anche una barra a led per mostrare l'indirizzo correntemente In input sulle EEPROM
