<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>基础 on 我的Verilog学习笔记</title><link>/%E5%9F%BA%E7%A1%80/</link><description>Recent content in 基础 on 我的Verilog学习笔记</description><generator>Hugo -- gohugo.io</generator><language>zh-cn</language><lastBuildDate>Fri, 24 Jun 2022 17:25:09 +0800</lastBuildDate><atom:link href="/%E5%9F%BA%E7%A1%80/index.xml" rel="self" type="application/rss+xml"/><item><title>简介</title><link>/%E5%9F%BA%E7%A1%80/1-verilog-basics/</link><pubDate>Fri, 24 Jun 2022 17:25:09 +0800</pubDate><guid>/%E5%9F%BA%E7%A1%80/1-verilog-basics/</guid><description> Verilog 是一种硬件描述语言，可以用来描述数字电路的行为。比如下面这个 Flip-Flop，在时钟的上升沿处，其输出 Q 会等于输入 D。用 Verilog 描述为：
always@(posedge clock) Q&amp;lt;=D;</description></item></channel></rss>