TimeQuest Timing Analyzer report for sha256_optimizePowerArea
Wed May 14 15:43:26 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'STN_from_comp'
 13. Slow Model Hold: 'STN_from_comp'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'STN_from_comp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'STN_from_comp'
 30. Fast Model Hold: 'STN_from_comp'
 31. Fast Model Hold: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'STN_from_comp'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sha256_optimizePowerArea                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clk           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }           ;
; STN_from_comp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { STN_from_comp } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                      ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 533.05 MHz ; 420.17 MHz      ; clk           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 599.88 MHz ; 420.17 MHz      ; STN_from_comp ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -0.876 ; -31.328       ;
; STN_from_comp ; -0.667 ; -2.309        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; STN_from_comp ; 0.391 ; 0.000         ;
; clk           ; 0.391 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -1.380 ; -42.380       ;
; STN_from_comp ; -1.380 ; -7.380        ;
+---------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                    ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.876 ; state                ; load_counter[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.912      ;
; -0.876 ; state                ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.912      ;
; -0.876 ; state                ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.912      ;
; -0.876 ; state                ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.912      ;
; -0.860 ; loading_active       ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.896      ;
; -0.847 ; state                ; Wt_to_comp[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[5]~reg0   ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[8]~reg0   ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[11]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[15]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[17]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[19]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[21]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[24]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[26]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[28]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[30]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.847 ; state                ; Wt_to_comp[31]~reg0  ; clk          ; clk         ; 1.000        ; -0.009     ; 1.874      ;
; -0.833 ; state                ; Wt_to_comp[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[6]~reg0   ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[12]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[13]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[16]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[20]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[22]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[23]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.833 ; state                ; Wt_to_comp[25]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.865      ;
; -0.812 ; loading_active       ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.848      ;
; -0.739 ; state                ; start_to_sche~reg0   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.776      ;
; -0.739 ; state                ; start_to_comp~reg0   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.776      ;
; -0.623 ; state                ; Wt_to_comp[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.011     ; 1.648      ;
; -0.623 ; state                ; Wt_to_comp[9]~reg0   ; clk          ; clk         ; 1.000        ; -0.011     ; 1.648      ;
; -0.623 ; state                ; Wt_to_comp[10]~reg0  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.648      ;
; -0.623 ; state                ; Wt_to_comp[14]~reg0  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.648      ;
; -0.623 ; state                ; Wt_to_comp[18]~reg0  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.648      ;
; -0.609 ; state                ; Wt_to_comp[27]~reg0  ; clk          ; clk         ; 1.000        ; -0.002     ; 1.643      ;
; -0.573 ; loading_active       ; load_counter[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; loading_active       ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; loading_active       ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.609      ;
; -0.573 ; loading_active       ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.609      ;
; -0.500 ; state                ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.536      ;
; -0.456 ; load_counter[3]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.492      ;
; -0.454 ; state                ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.490      ;
; -0.453 ; load_counter[3]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.489      ;
; -0.421 ; load_counter[1]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.457      ;
; -0.418 ; load_counter[1]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.454      ;
; -0.381 ; state                ; Wt_to_comp[7]~reg0   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.418      ;
; -0.381 ; state                ; Wt_to_comp[29]~reg0  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.418      ;
; -0.320 ; load_counter[0]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.356      ;
; -0.317 ; load_counter[0]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.353      ;
; -0.166 ; load_counter[2]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.202      ;
; -0.163 ; load_counter[2]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.098 ; load_counter[0]      ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.134      ;
; -0.093 ; load_counter[0]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.129      ;
; -0.091 ; load_counter[0]      ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.047 ; load_counter[1]      ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.083      ;
; -0.046 ; load_counter[1]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.082      ;
; 0.237  ; load_counter[2]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; state                ; state                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; write_enable_in~reg0 ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; load_counter[0]      ; load_counter[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; load_counter[1]      ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; load_counter[3]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; load_counter[2]      ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'STN_from_comp'                                                                                     ;
+--------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; -0.667 ; round_counter[1] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.703      ;
; -0.625 ; round_counter[0] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.661      ;
; -0.596 ; round_counter[1] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.632      ;
; -0.557 ; round_counter[2] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.593      ;
; -0.554 ; round_counter[0] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.590      ;
; -0.526 ; round_counter[3] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.562      ;
; -0.525 ; round_counter[1] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.561      ;
; -0.486 ; round_counter[2] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.522      ;
; -0.483 ; round_counter[0] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.519      ;
; -0.455 ; round_counter[4] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; round_counter[3] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.491      ;
; -0.454 ; round_counter[1] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.490      ;
; -0.415 ; round_counter[2] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.451      ;
; -0.412 ; round_counter[0] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.448      ;
; -0.069 ; round_counter[4] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.105      ;
; -0.069 ; round_counter[3] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.105      ;
; -0.067 ; round_counter[1] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.103      ;
; -0.032 ; round_counter[2] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.068      ;
; -0.031 ; round_counter[5] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.067      ;
; -0.029 ; round_counter[0] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 1.065      ;
; 0.379  ; round_counter[0] ; round_counter[0] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------+------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'STN_from_comp'                                                                                     ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; round_counter[0] ; round_counter[0] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.657      ;
; 0.799 ; round_counter[0] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; round_counter[5] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; round_counter[2] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.068      ;
; 0.837 ; round_counter[1] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.103      ;
; 0.839 ; round_counter[3] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; round_counter[4] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.105      ;
; 1.182 ; round_counter[0] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.448      ;
; 1.185 ; round_counter[2] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.451      ;
; 1.224 ; round_counter[1] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; round_counter[4] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; round_counter[3] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.491      ;
; 1.253 ; round_counter[0] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.519      ;
; 1.256 ; round_counter[2] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.522      ;
; 1.295 ; round_counter[1] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; round_counter[3] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.562      ;
; 1.324 ; round_counter[0] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.590      ;
; 1.327 ; round_counter[2] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.593      ;
; 1.366 ; round_counter[1] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.632      ;
; 1.395 ; round_counter[0] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.661      ;
; 1.437 ; round_counter[1] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 1.703      ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                    ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; state                ; state                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; load_counter[0]      ; load_counter[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; load_counter[2]      ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; load_counter[3]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; loading_active       ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; load_counter[1]      ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; write_enable_in~reg0 ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; load_counter[2]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.816 ; load_counter[1]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; load_counter[1]      ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.861 ; load_counter[0]      ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.127      ;
; 0.863 ; load_counter[0]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.129      ;
; 0.868 ; load_counter[0]      ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.933 ; load_counter[2]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.199      ;
; 0.936 ; load_counter[2]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 1.008 ; state                ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.274      ;
; 1.008 ; state                ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.274      ;
; 1.008 ; state                ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.274      ;
; 1.026 ; state                ; load_counter[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.087 ; load_counter[0]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.090 ; load_counter[0]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.356      ;
; 1.151 ; state                ; Wt_to_comp[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.418      ;
; 1.151 ; state                ; Wt_to_comp[29]~reg0  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.418      ;
; 1.188 ; load_counter[1]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.191 ; load_counter[1]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.223 ; load_counter[3]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; state                ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.226 ; load_counter[3]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.270 ; state                ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.343 ; loading_active       ; load_counter[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.343 ; loading_active       ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.343 ; loading_active       ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.343 ; loading_active       ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.379 ; state                ; Wt_to_comp[27]~reg0  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.643      ;
; 1.393 ; state                ; Wt_to_comp[1]~reg0   ; clk          ; clk         ; 0.000        ; -0.011     ; 1.648      ;
; 1.393 ; state                ; Wt_to_comp[9]~reg0   ; clk          ; clk         ; 0.000        ; -0.011     ; 1.648      ;
; 1.393 ; state                ; Wt_to_comp[10]~reg0  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.648      ;
; 1.393 ; state                ; Wt_to_comp[14]~reg0  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.648      ;
; 1.393 ; state                ; Wt_to_comp[18]~reg0  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.648      ;
; 1.509 ; state                ; start_to_sche~reg0   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.776      ;
; 1.509 ; state                ; start_to_comp~reg0   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.776      ;
; 1.582 ; loading_active       ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.848      ;
; 1.603 ; state                ; Wt_to_comp[2]~reg0   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[3]~reg0   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[6]~reg0   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[12]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[13]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[16]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[20]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[22]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[23]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.603 ; state                ; Wt_to_comp[25]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.865      ;
; 1.617 ; state                ; Wt_to_comp[0]~reg0   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[4]~reg0   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[5]~reg0   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[8]~reg0   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[11]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[15]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[17]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[19]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[21]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[24]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[26]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[28]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[30]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
; 1.617 ; state                ; Wt_to_comp[31]~reg0  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.874      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[18]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[18]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[19]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[19]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[20]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[20]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[21]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[21]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[22]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[22]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[23]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[23]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[24]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[24]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[25]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[25]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[26]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[26]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[27]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[27]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[28]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[28]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[29]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[29]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[30]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[30]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[31]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[31]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; loading_active          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; loading_active          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; start_to_comp~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; start_to_comp~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; start_to_sche~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; start_to_sche~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; write_enable_in~reg0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; write_enable_in~reg0    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[0]~reg0|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[0]~reg0|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[10]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[10]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[11]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[11]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[12]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[12]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[13]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[13]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[14]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[14]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[15]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[15]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[16]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[16]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[17]~reg0|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'STN_from_comp'                                                                         ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; STN_from_comp ; Rise       ; STN_from_comp                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[5]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; STN_from_comp|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; STN_from_comp|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[5]|clk           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; Wt_from_sche[*]    ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  Wt_from_sche[0]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  Wt_from_sche[1]   ; clk        ; 3.125 ; 3.125 ; Rise       ; clk             ;
;  Wt_from_sche[2]   ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  Wt_from_sche[3]   ; clk        ; 3.461 ; 3.461 ; Rise       ; clk             ;
;  Wt_from_sche[4]   ; clk        ; 3.475 ; 3.475 ; Rise       ; clk             ;
;  Wt_from_sche[5]   ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  Wt_from_sche[6]   ; clk        ; 3.116 ; 3.116 ; Rise       ; clk             ;
;  Wt_from_sche[7]   ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  Wt_from_sche[8]   ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  Wt_from_sche[9]   ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  Wt_from_sche[10]  ; clk        ; 3.362 ; 3.362 ; Rise       ; clk             ;
;  Wt_from_sche[11]  ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  Wt_from_sche[12]  ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
;  Wt_from_sche[13]  ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  Wt_from_sche[14]  ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  Wt_from_sche[15]  ; clk        ; 3.171 ; 3.171 ; Rise       ; clk             ;
;  Wt_from_sche[16]  ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  Wt_from_sche[17]  ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  Wt_from_sche[18]  ; clk        ; 3.133 ; 3.133 ; Rise       ; clk             ;
;  Wt_from_sche[19]  ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  Wt_from_sche[20]  ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  Wt_from_sche[21]  ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  Wt_from_sche[22]  ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  Wt_from_sche[23]  ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  Wt_from_sche[24]  ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  Wt_from_sche[25]  ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  Wt_from_sche[26]  ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  Wt_from_sche[27]  ; clk        ; 3.107 ; 3.107 ; Rise       ; clk             ;
;  Wt_from_sche[28]  ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  Wt_from_sche[29]  ; clk        ; 3.192 ; 3.192 ; Rise       ; clk             ;
;  Wt_from_sche[30]  ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  Wt_from_sche[31]  ; clk        ; 3.306 ; 3.306 ; Rise       ; clk             ;
; start              ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
; wrapper_data_valid ; clk        ; 1.392 ; 1.392 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; Wt_from_sche[*]    ; clk        ; -2.877 ; -2.877 ; Rise       ; clk             ;
;  Wt_from_sche[0]   ; clk        ; -3.648 ; -3.648 ; Rise       ; clk             ;
;  Wt_from_sche[1]   ; clk        ; -2.895 ; -2.895 ; Rise       ; clk             ;
;  Wt_from_sche[2]   ; clk        ; -3.374 ; -3.374 ; Rise       ; clk             ;
;  Wt_from_sche[3]   ; clk        ; -3.231 ; -3.231 ; Rise       ; clk             ;
;  Wt_from_sche[4]   ; clk        ; -3.245 ; -3.245 ; Rise       ; clk             ;
;  Wt_from_sche[5]   ; clk        ; -3.751 ; -3.751 ; Rise       ; clk             ;
;  Wt_from_sche[6]   ; clk        ; -2.886 ; -2.886 ; Rise       ; clk             ;
;  Wt_from_sche[7]   ; clk        ; -4.004 ; -4.004 ; Rise       ; clk             ;
;  Wt_from_sche[8]   ; clk        ; -3.361 ; -3.361 ; Rise       ; clk             ;
;  Wt_from_sche[9]   ; clk        ; -3.896 ; -3.896 ; Rise       ; clk             ;
;  Wt_from_sche[10]  ; clk        ; -3.132 ; -3.132 ; Rise       ; clk             ;
;  Wt_from_sche[11]  ; clk        ; -3.885 ; -3.885 ; Rise       ; clk             ;
;  Wt_from_sche[12]  ; clk        ; -3.216 ; -3.216 ; Rise       ; clk             ;
;  Wt_from_sche[13]  ; clk        ; -3.170 ; -3.170 ; Rise       ; clk             ;
;  Wt_from_sche[14]  ; clk        ; -3.806 ; -3.806 ; Rise       ; clk             ;
;  Wt_from_sche[15]  ; clk        ; -2.941 ; -2.941 ; Rise       ; clk             ;
;  Wt_from_sche[16]  ; clk        ; -3.400 ; -3.400 ; Rise       ; clk             ;
;  Wt_from_sche[17]  ; clk        ; -3.941 ; -3.941 ; Rise       ; clk             ;
;  Wt_from_sche[18]  ; clk        ; -2.903 ; -2.903 ; Rise       ; clk             ;
;  Wt_from_sche[19]  ; clk        ; -3.358 ; -3.358 ; Rise       ; clk             ;
;  Wt_from_sche[20]  ; clk        ; -3.387 ; -3.387 ; Rise       ; clk             ;
;  Wt_from_sche[21]  ; clk        ; -3.564 ; -3.564 ; Rise       ; clk             ;
;  Wt_from_sche[22]  ; clk        ; -3.221 ; -3.221 ; Rise       ; clk             ;
;  Wt_from_sche[23]  ; clk        ; -3.155 ; -3.155 ; Rise       ; clk             ;
;  Wt_from_sche[24]  ; clk        ; -3.592 ; -3.592 ; Rise       ; clk             ;
;  Wt_from_sche[25]  ; clk        ; -3.436 ; -3.436 ; Rise       ; clk             ;
;  Wt_from_sche[26]  ; clk        ; -3.728 ; -3.728 ; Rise       ; clk             ;
;  Wt_from_sche[27]  ; clk        ; -2.877 ; -2.877 ; Rise       ; clk             ;
;  Wt_from_sche[28]  ; clk        ; -3.810 ; -3.810 ; Rise       ; clk             ;
;  Wt_from_sche[29]  ; clk        ; -2.962 ; -2.962 ; Rise       ; clk             ;
;  Wt_from_sche[30]  ; clk        ; -3.617 ; -3.617 ; Rise       ; clk             ;
;  Wt_from_sche[31]  ; clk        ; -3.076 ; -3.076 ; Rise       ; clk             ;
; start              ; clk        ; -3.215 ; -3.215 ; Rise       ; clk             ;
; wrapper_data_valid ; clk        ; -1.078 ; -1.078 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; STN_to_sche           ; STN_from_comp ; 4.289  ; 4.289  ; Rise       ; STN_from_comp   ;
; round_t[*]            ; STN_from_comp ; 6.402  ; 6.402  ; Rise       ; STN_from_comp   ;
;  round_t[0]           ; STN_from_comp ; 6.402  ; 6.402  ; Rise       ; STN_from_comp   ;
;  round_t[1]           ; STN_from_comp ; 6.045  ; 6.045  ; Rise       ; STN_from_comp   ;
;  round_t[2]           ; STN_from_comp ; 6.350  ; 6.350  ; Rise       ; STN_from_comp   ;
;  round_t[3]           ; STN_from_comp ; 6.096  ; 6.096  ; Rise       ; STN_from_comp   ;
;  round_t[4]           ; STN_from_comp ; 6.076  ; 6.076  ; Rise       ; STN_from_comp   ;
;  round_t[5]           ; STN_from_comp ; 6.053  ; 6.053  ; Rise       ; STN_from_comp   ;
; STN_to_sche           ; STN_from_comp ; 4.289  ; 4.289  ; Fall       ; STN_from_comp   ;
; Wt_to_comp[*]         ; clk           ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  Wt_to_comp[0]        ; clk           ; 6.363  ; 6.363  ; Rise       ; clk             ;
;  Wt_to_comp[1]        ; clk           ; 6.345  ; 6.345  ; Rise       ; clk             ;
;  Wt_to_comp[2]        ; clk           ; 6.332  ; 6.332  ; Rise       ; clk             ;
;  Wt_to_comp[3]        ; clk           ; 6.574  ; 6.574  ; Rise       ; clk             ;
;  Wt_to_comp[4]        ; clk           ; 7.518  ; 7.518  ; Rise       ; clk             ;
;  Wt_to_comp[5]        ; clk           ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  Wt_to_comp[6]        ; clk           ; 6.593  ; 6.593  ; Rise       ; clk             ;
;  Wt_to_comp[7]        ; clk           ; 6.418  ; 6.418  ; Rise       ; clk             ;
;  Wt_to_comp[8]        ; clk           ; 6.811  ; 6.811  ; Rise       ; clk             ;
;  Wt_to_comp[9]        ; clk           ; 6.337  ; 6.337  ; Rise       ; clk             ;
;  Wt_to_comp[10]       ; clk           ; 6.358  ; 6.358  ; Rise       ; clk             ;
;  Wt_to_comp[11]       ; clk           ; 7.049  ; 7.049  ; Rise       ; clk             ;
;  Wt_to_comp[12]       ; clk           ; 6.574  ; 6.574  ; Rise       ; clk             ;
;  Wt_to_comp[13]       ; clk           ; 6.334  ; 6.334  ; Rise       ; clk             ;
;  Wt_to_comp[14]       ; clk           ; 6.573  ; 6.573  ; Rise       ; clk             ;
;  Wt_to_comp[15]       ; clk           ; 6.790  ; 6.790  ; Rise       ; clk             ;
;  Wt_to_comp[16]       ; clk           ; 6.597  ; 6.597  ; Rise       ; clk             ;
;  Wt_to_comp[17]       ; clk           ; 7.051  ; 7.051  ; Rise       ; clk             ;
;  Wt_to_comp[18]       ; clk           ; 6.599  ; 6.599  ; Rise       ; clk             ;
;  Wt_to_comp[19]       ; clk           ; 6.361  ; 6.361  ; Rise       ; clk             ;
;  Wt_to_comp[20]       ; clk           ; 6.333  ; 6.333  ; Rise       ; clk             ;
;  Wt_to_comp[21]       ; clk           ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  Wt_to_comp[22]       ; clk           ; 6.597  ; 6.597  ; Rise       ; clk             ;
;  Wt_to_comp[23]       ; clk           ; 6.824  ; 6.824  ; Rise       ; clk             ;
;  Wt_to_comp[24]       ; clk           ; 7.191  ; 7.191  ; Rise       ; clk             ;
;  Wt_to_comp[25]       ; clk           ; 6.825  ; 6.825  ; Rise       ; clk             ;
;  Wt_to_comp[26]       ; clk           ; 7.269  ; 7.269  ; Rise       ; clk             ;
;  Wt_to_comp[27]       ; clk           ; 6.372  ; 6.372  ; Rise       ; clk             ;
;  Wt_to_comp[28]       ; clk           ; 7.531  ; 7.531  ; Rise       ; clk             ;
;  Wt_to_comp[29]       ; clk           ; 6.356  ; 6.356  ; Rise       ; clk             ;
;  Wt_to_comp[30]       ; clk           ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  Wt_to_comp[31]       ; clk           ; 6.818  ; 6.818  ; Rise       ; clk             ;
; message_word_addr[*]  ; clk           ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  message_word_addr[0] ; clk           ; 7.580  ; 7.580  ; Rise       ; clk             ;
;  message_word_addr[1] ; clk           ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  message_word_addr[2] ; clk           ; 7.164  ; 7.164  ; Rise       ; clk             ;
;  message_word_addr[3] ; clk           ; 7.601  ; 7.601  ; Rise       ; clk             ;
; message_word_in[*]    ; clk           ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  message_word_in[0]   ; clk           ; 10.484 ; 10.484 ; Rise       ; clk             ;
;  message_word_in[1]   ; clk           ; 10.379 ; 10.379 ; Rise       ; clk             ;
;  message_word_in[2]   ; clk           ; 10.423 ; 10.423 ; Rise       ; clk             ;
;  message_word_in[3]   ; clk           ; 10.607 ; 10.607 ; Rise       ; clk             ;
;  message_word_in[4]   ; clk           ; 10.359 ; 10.359 ; Rise       ; clk             ;
;  message_word_in[5]   ; clk           ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  message_word_in[6]   ; clk           ; 10.402 ; 10.402 ; Rise       ; clk             ;
;  message_word_in[7]   ; clk           ; 10.813 ; 10.813 ; Rise       ; clk             ;
;  message_word_in[8]   ; clk           ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  message_word_in[9]   ; clk           ; 10.385 ; 10.385 ; Rise       ; clk             ;
;  message_word_in[10]  ; clk           ; 11.043 ; 11.043 ; Rise       ; clk             ;
;  message_word_in[11]  ; clk           ; 10.415 ; 10.415 ; Rise       ; clk             ;
;  message_word_in[12]  ; clk           ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  message_word_in[13]  ; clk           ; 10.274 ; 10.274 ; Rise       ; clk             ;
;  message_word_in[14]  ; clk           ; 10.272 ; 10.272 ; Rise       ; clk             ;
;  message_word_in[15]  ; clk           ; 11.046 ; 11.046 ; Rise       ; clk             ;
;  message_word_in[16]  ; clk           ; 10.815 ; 10.815 ; Rise       ; clk             ;
;  message_word_in[17]  ; clk           ; 10.883 ; 10.883 ; Rise       ; clk             ;
;  message_word_in[18]  ; clk           ; 10.761 ; 10.761 ; Rise       ; clk             ;
;  message_word_in[19]  ; clk           ; 10.796 ; 10.796 ; Rise       ; clk             ;
;  message_word_in[20]  ; clk           ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  message_word_in[21]  ; clk           ; 10.109 ; 10.109 ; Rise       ; clk             ;
;  message_word_in[22]  ; clk           ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  message_word_in[23]  ; clk           ; 10.533 ; 10.533 ; Rise       ; clk             ;
;  message_word_in[24]  ; clk           ; 10.420 ; 10.420 ; Rise       ; clk             ;
;  message_word_in[25]  ; clk           ; 10.134 ; 10.134 ; Rise       ; clk             ;
;  message_word_in[26]  ; clk           ; 10.504 ; 10.504 ; Rise       ; clk             ;
;  message_word_in[27]  ; clk           ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  message_word_in[28]  ; clk           ; 10.455 ; 10.455 ; Rise       ; clk             ;
;  message_word_in[29]  ; clk           ; 11.045 ; 11.045 ; Rise       ; clk             ;
;  message_word_in[30]  ; clk           ; 10.573 ; 10.573 ; Rise       ; clk             ;
;  message_word_in[31]  ; clk           ; 10.803 ; 10.803 ; Rise       ; clk             ;
; start_to_comp         ; clk           ; 6.416  ; 6.416  ; Rise       ; clk             ;
; start_to_sche         ; clk           ; 6.359  ; 6.359  ; Rise       ; clk             ;
; wrapper_data_request  ; clk           ; 9.516  ; 9.516  ; Rise       ; clk             ;
; write_enable_in       ; clk           ; 6.609  ; 6.609  ; Rise       ; clk             ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; STN_to_sche           ; STN_from_comp ; 4.289  ; 4.289  ; Rise       ; STN_from_comp   ;
; round_t[*]            ; STN_from_comp ; 6.045  ; 6.045  ; Rise       ; STN_from_comp   ;
;  round_t[0]           ; STN_from_comp ; 6.402  ; 6.402  ; Rise       ; STN_from_comp   ;
;  round_t[1]           ; STN_from_comp ; 6.045  ; 6.045  ; Rise       ; STN_from_comp   ;
;  round_t[2]           ; STN_from_comp ; 6.350  ; 6.350  ; Rise       ; STN_from_comp   ;
;  round_t[3]           ; STN_from_comp ; 6.096  ; 6.096  ; Rise       ; STN_from_comp   ;
;  round_t[4]           ; STN_from_comp ; 6.076  ; 6.076  ; Rise       ; STN_from_comp   ;
;  round_t[5]           ; STN_from_comp ; 6.053  ; 6.053  ; Rise       ; STN_from_comp   ;
; STN_to_sche           ; STN_from_comp ; 4.289  ; 4.289  ; Fall       ; STN_from_comp   ;
; Wt_to_comp[*]         ; clk           ; 6.332  ; 6.332  ; Rise       ; clk             ;
;  Wt_to_comp[0]        ; clk           ; 6.363  ; 6.363  ; Rise       ; clk             ;
;  Wt_to_comp[1]        ; clk           ; 6.345  ; 6.345  ; Rise       ; clk             ;
;  Wt_to_comp[2]        ; clk           ; 6.332  ; 6.332  ; Rise       ; clk             ;
;  Wt_to_comp[3]        ; clk           ; 6.574  ; 6.574  ; Rise       ; clk             ;
;  Wt_to_comp[4]        ; clk           ; 7.518  ; 7.518  ; Rise       ; clk             ;
;  Wt_to_comp[5]        ; clk           ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  Wt_to_comp[6]        ; clk           ; 6.593  ; 6.593  ; Rise       ; clk             ;
;  Wt_to_comp[7]        ; clk           ; 6.418  ; 6.418  ; Rise       ; clk             ;
;  Wt_to_comp[8]        ; clk           ; 6.811  ; 6.811  ; Rise       ; clk             ;
;  Wt_to_comp[9]        ; clk           ; 6.337  ; 6.337  ; Rise       ; clk             ;
;  Wt_to_comp[10]       ; clk           ; 6.358  ; 6.358  ; Rise       ; clk             ;
;  Wt_to_comp[11]       ; clk           ; 7.049  ; 7.049  ; Rise       ; clk             ;
;  Wt_to_comp[12]       ; clk           ; 6.574  ; 6.574  ; Rise       ; clk             ;
;  Wt_to_comp[13]       ; clk           ; 6.334  ; 6.334  ; Rise       ; clk             ;
;  Wt_to_comp[14]       ; clk           ; 6.573  ; 6.573  ; Rise       ; clk             ;
;  Wt_to_comp[15]       ; clk           ; 6.790  ; 6.790  ; Rise       ; clk             ;
;  Wt_to_comp[16]       ; clk           ; 6.597  ; 6.597  ; Rise       ; clk             ;
;  Wt_to_comp[17]       ; clk           ; 7.051  ; 7.051  ; Rise       ; clk             ;
;  Wt_to_comp[18]       ; clk           ; 6.599  ; 6.599  ; Rise       ; clk             ;
;  Wt_to_comp[19]       ; clk           ; 6.361  ; 6.361  ; Rise       ; clk             ;
;  Wt_to_comp[20]       ; clk           ; 6.333  ; 6.333  ; Rise       ; clk             ;
;  Wt_to_comp[21]       ; clk           ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  Wt_to_comp[22]       ; clk           ; 6.597  ; 6.597  ; Rise       ; clk             ;
;  Wt_to_comp[23]       ; clk           ; 6.824  ; 6.824  ; Rise       ; clk             ;
;  Wt_to_comp[24]       ; clk           ; 7.191  ; 7.191  ; Rise       ; clk             ;
;  Wt_to_comp[25]       ; clk           ; 6.825  ; 6.825  ; Rise       ; clk             ;
;  Wt_to_comp[26]       ; clk           ; 7.269  ; 7.269  ; Rise       ; clk             ;
;  Wt_to_comp[27]       ; clk           ; 6.372  ; 6.372  ; Rise       ; clk             ;
;  Wt_to_comp[28]       ; clk           ; 7.531  ; 7.531  ; Rise       ; clk             ;
;  Wt_to_comp[29]       ; clk           ; 6.356  ; 6.356  ; Rise       ; clk             ;
;  Wt_to_comp[30]       ; clk           ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  Wt_to_comp[31]       ; clk           ; 6.818  ; 6.818  ; Rise       ; clk             ;
; message_word_addr[*]  ; clk           ; 6.778  ; 6.778  ; Rise       ; clk             ;
;  message_word_addr[0] ; clk           ; 7.178  ; 7.178  ; Rise       ; clk             ;
;  message_word_addr[1] ; clk           ; 7.392  ; 7.392  ; Rise       ; clk             ;
;  message_word_addr[2] ; clk           ; 6.778  ; 6.778  ; Rise       ; clk             ;
;  message_word_addr[3] ; clk           ; 7.180  ; 7.180  ; Rise       ; clk             ;
; message_word_in[*]    ; clk           ; 10.109 ; 10.109 ; Rise       ; clk             ;
;  message_word_in[0]   ; clk           ; 10.484 ; 10.484 ; Rise       ; clk             ;
;  message_word_in[1]   ; clk           ; 10.379 ; 10.379 ; Rise       ; clk             ;
;  message_word_in[2]   ; clk           ; 10.423 ; 10.423 ; Rise       ; clk             ;
;  message_word_in[3]   ; clk           ; 10.607 ; 10.607 ; Rise       ; clk             ;
;  message_word_in[4]   ; clk           ; 10.359 ; 10.359 ; Rise       ; clk             ;
;  message_word_in[5]   ; clk           ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  message_word_in[6]   ; clk           ; 10.402 ; 10.402 ; Rise       ; clk             ;
;  message_word_in[7]   ; clk           ; 10.813 ; 10.813 ; Rise       ; clk             ;
;  message_word_in[8]   ; clk           ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  message_word_in[9]   ; clk           ; 10.385 ; 10.385 ; Rise       ; clk             ;
;  message_word_in[10]  ; clk           ; 11.043 ; 11.043 ; Rise       ; clk             ;
;  message_word_in[11]  ; clk           ; 10.415 ; 10.415 ; Rise       ; clk             ;
;  message_word_in[12]  ; clk           ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  message_word_in[13]  ; clk           ; 10.274 ; 10.274 ; Rise       ; clk             ;
;  message_word_in[14]  ; clk           ; 10.272 ; 10.272 ; Rise       ; clk             ;
;  message_word_in[15]  ; clk           ; 11.046 ; 11.046 ; Rise       ; clk             ;
;  message_word_in[16]  ; clk           ; 10.815 ; 10.815 ; Rise       ; clk             ;
;  message_word_in[17]  ; clk           ; 10.883 ; 10.883 ; Rise       ; clk             ;
;  message_word_in[18]  ; clk           ; 10.761 ; 10.761 ; Rise       ; clk             ;
;  message_word_in[19]  ; clk           ; 10.796 ; 10.796 ; Rise       ; clk             ;
;  message_word_in[20]  ; clk           ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  message_word_in[21]  ; clk           ; 10.109 ; 10.109 ; Rise       ; clk             ;
;  message_word_in[22]  ; clk           ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  message_word_in[23]  ; clk           ; 10.533 ; 10.533 ; Rise       ; clk             ;
;  message_word_in[24]  ; clk           ; 10.420 ; 10.420 ; Rise       ; clk             ;
;  message_word_in[25]  ; clk           ; 10.134 ; 10.134 ; Rise       ; clk             ;
;  message_word_in[26]  ; clk           ; 10.504 ; 10.504 ; Rise       ; clk             ;
;  message_word_in[27]  ; clk           ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  message_word_in[28]  ; clk           ; 10.455 ; 10.455 ; Rise       ; clk             ;
;  message_word_in[29]  ; clk           ; 11.045 ; 11.045 ; Rise       ; clk             ;
;  message_word_in[30]  ; clk           ; 10.573 ; 10.573 ; Rise       ; clk             ;
;  message_word_in[31]  ; clk           ; 10.803 ; 10.803 ; Rise       ; clk             ;
; start_to_comp         ; clk           ; 6.416  ; 6.416  ; Rise       ; clk             ;
; start_to_sche         ; clk           ; 6.359  ; 6.359  ; Rise       ; clk             ;
; wrapper_data_request  ; clk           ; 9.516  ; 9.516  ; Rise       ; clk             ;
; write_enable_in       ; clk           ; 6.609  ; 6.609  ; Rise       ; clk             ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+--------------------+---------------------+-------+----+----+-------+
; Input Port         ; Output Port         ; RR    ; RF ; FR ; FF    ;
+--------------------+---------------------+-------+----+----+-------+
; wrapper_data[0]    ; message_word_in[0]  ; 9.287 ;    ;    ; 9.287 ;
; wrapper_data[1]    ; message_word_in[1]  ; 9.449 ;    ;    ; 9.449 ;
; wrapper_data[2]    ; message_word_in[2]  ; 9.427 ;    ;    ; 9.427 ;
; wrapper_data[3]    ; message_word_in[3]  ; 9.607 ;    ;    ; 9.607 ;
; wrapper_data[4]    ; message_word_in[4]  ; 9.385 ;    ;    ; 9.385 ;
; wrapper_data[5]    ; message_word_in[5]  ; 8.501 ;    ;    ; 8.501 ;
; wrapper_data[6]    ; message_word_in[6]  ; 9.429 ;    ;    ; 9.429 ;
; wrapper_data[7]    ; message_word_in[7]  ; 9.201 ;    ;    ; 9.201 ;
; wrapper_data[8]    ; message_word_in[8]  ; 9.453 ;    ;    ; 9.453 ;
; wrapper_data[9]    ; message_word_in[9]  ; 9.122 ;    ;    ; 9.122 ;
; wrapper_data[10]   ; message_word_in[10] ; 9.384 ;    ;    ; 9.384 ;
; wrapper_data[11]   ; message_word_in[11] ; 9.429 ;    ;    ; 9.429 ;
; wrapper_data[12]   ; message_word_in[12] ; 9.327 ;    ;    ; 9.327 ;
; wrapper_data[13]   ; message_word_in[13] ; 8.972 ;    ;    ; 8.972 ;
; wrapper_data[14]   ; message_word_in[14] ; 9.023 ;    ;    ; 9.023 ;
; wrapper_data[15]   ; message_word_in[15] ; 9.814 ;    ;    ; 9.814 ;
; wrapper_data[16]   ; message_word_in[16] ; 9.149 ;    ;    ; 9.149 ;
; wrapper_data[17]   ; message_word_in[17] ; 9.282 ;    ;    ; 9.282 ;
; wrapper_data[18]   ; message_word_in[18] ; 8.853 ;    ;    ; 8.853 ;
; wrapper_data[19]   ; message_word_in[19] ; 9.601 ;    ;    ; 9.601 ;
; wrapper_data[20]   ; message_word_in[20] ; 9.464 ;    ;    ; 9.464 ;
; wrapper_data[21]   ; message_word_in[21] ; 9.108 ;    ;    ; 9.108 ;
; wrapper_data[22]   ; message_word_in[22] ; 9.734 ;    ;    ; 9.734 ;
; wrapper_data[23]   ; message_word_in[23] ; 9.540 ;    ;    ; 9.540 ;
; wrapper_data[24]   ; message_word_in[24] ; 9.483 ;    ;    ; 9.483 ;
; wrapper_data[25]   ; message_word_in[25] ; 9.186 ;    ;    ; 9.186 ;
; wrapper_data[26]   ; message_word_in[26] ; 9.315 ;    ;    ; 9.315 ;
; wrapper_data[27]   ; message_word_in[27] ; 9.484 ;    ;    ; 9.484 ;
; wrapper_data[28]   ; message_word_in[28] ; 8.871 ;    ;    ; 8.871 ;
; wrapper_data[29]   ; message_word_in[29] ; 9.684 ;    ;    ; 9.684 ;
; wrapper_data[30]   ; message_word_in[30] ; 9.622 ;    ;    ; 9.622 ;
; wrapper_data[31]   ; message_word_in[31] ; 8.868 ;    ;    ; 8.868 ;
; wrapper_data_valid ; message_word_in[0]  ; 6.688 ;    ;    ; 6.688 ;
; wrapper_data_valid ; message_word_in[1]  ; 6.340 ;    ;    ; 6.340 ;
; wrapper_data_valid ; message_word_in[2]  ; 6.361 ;    ;    ; 6.361 ;
; wrapper_data_valid ; message_word_in[3]  ; 6.557 ;    ;    ; 6.557 ;
; wrapper_data_valid ; message_word_in[4]  ; 6.332 ;    ;    ; 6.332 ;
; wrapper_data_valid ; message_word_in[5]  ; 6.372 ;    ;    ; 6.372 ;
; wrapper_data_valid ; message_word_in[6]  ; 6.340 ;    ;    ; 6.340 ;
; wrapper_data_valid ; message_word_in[7]  ; 6.751 ;    ;    ; 6.751 ;
; wrapper_data_valid ; message_word_in[8]  ; 6.352 ;    ;    ; 6.352 ;
; wrapper_data_valid ; message_word_in[9]  ; 6.358 ;    ;    ; 6.358 ;
; wrapper_data_valid ; message_word_in[10] ; 6.976 ;    ;    ; 6.976 ;
; wrapper_data_valid ; message_word_in[11] ; 6.357 ;    ;    ; 6.357 ;
; wrapper_data_valid ; message_word_in[12] ; 6.767 ;    ;    ; 6.767 ;
; wrapper_data_valid ; message_word_in[13] ; 6.064 ;    ;    ; 6.064 ;
; wrapper_data_valid ; message_word_in[14] ; 6.083 ;    ;    ; 6.083 ;
; wrapper_data_valid ; message_word_in[15] ; 6.991 ;    ;    ; 6.991 ;
; wrapper_data_valid ; message_word_in[16] ; 6.761 ;    ;    ; 6.761 ;
; wrapper_data_valid ; message_word_in[17] ; 6.821 ;    ;    ; 6.821 ;
; wrapper_data_valid ; message_word_in[18] ; 6.694 ;    ;    ; 6.694 ;
; wrapper_data_valid ; message_word_in[19] ; 7.019 ;    ;    ; 7.019 ;
; wrapper_data_valid ; message_word_in[20] ; 6.373 ;    ;    ; 6.373 ;
; wrapper_data_valid ; message_word_in[21] ; 6.088 ;    ;    ; 6.088 ;
; wrapper_data_valid ; message_word_in[22] ; 7.022 ;    ;    ; 7.022 ;
; wrapper_data_valid ; message_word_in[23] ; 6.737 ;    ;    ; 6.737 ;
; wrapper_data_valid ; message_word_in[24] ; 6.400 ;    ;    ; 6.400 ;
; wrapper_data_valid ; message_word_in[25] ; 6.089 ;    ;    ; 6.089 ;
; wrapper_data_valid ; message_word_in[26] ; 6.727 ;    ;    ; 6.727 ;
; wrapper_data_valid ; message_word_in[27] ; 6.355 ;    ;    ; 6.355 ;
; wrapper_data_valid ; message_word_in[28] ; 6.399 ;    ;    ; 6.399 ;
; wrapper_data_valid ; message_word_in[29] ; 6.989 ;    ;    ; 6.989 ;
; wrapper_data_valid ; message_word_in[30] ; 6.539 ;    ;    ; 6.539 ;
; wrapper_data_valid ; message_word_in[31] ; 6.748 ;    ;    ; 6.748 ;
+--------------------+---------------------+-------+----+----+-------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+--------------------+---------------------+-------+----+----+-------+
; Input Port         ; Output Port         ; RR    ; RF ; FR ; FF    ;
+--------------------+---------------------+-------+----+----+-------+
; wrapper_data[0]    ; message_word_in[0]  ; 9.287 ;    ;    ; 9.287 ;
; wrapper_data[1]    ; message_word_in[1]  ; 9.449 ;    ;    ; 9.449 ;
; wrapper_data[2]    ; message_word_in[2]  ; 9.427 ;    ;    ; 9.427 ;
; wrapper_data[3]    ; message_word_in[3]  ; 9.607 ;    ;    ; 9.607 ;
; wrapper_data[4]    ; message_word_in[4]  ; 9.385 ;    ;    ; 9.385 ;
; wrapper_data[5]    ; message_word_in[5]  ; 8.501 ;    ;    ; 8.501 ;
; wrapper_data[6]    ; message_word_in[6]  ; 9.429 ;    ;    ; 9.429 ;
; wrapper_data[7]    ; message_word_in[7]  ; 9.201 ;    ;    ; 9.201 ;
; wrapper_data[8]    ; message_word_in[8]  ; 9.453 ;    ;    ; 9.453 ;
; wrapper_data[9]    ; message_word_in[9]  ; 9.122 ;    ;    ; 9.122 ;
; wrapper_data[10]   ; message_word_in[10] ; 9.384 ;    ;    ; 9.384 ;
; wrapper_data[11]   ; message_word_in[11] ; 9.429 ;    ;    ; 9.429 ;
; wrapper_data[12]   ; message_word_in[12] ; 9.327 ;    ;    ; 9.327 ;
; wrapper_data[13]   ; message_word_in[13] ; 8.972 ;    ;    ; 8.972 ;
; wrapper_data[14]   ; message_word_in[14] ; 9.023 ;    ;    ; 9.023 ;
; wrapper_data[15]   ; message_word_in[15] ; 9.814 ;    ;    ; 9.814 ;
; wrapper_data[16]   ; message_word_in[16] ; 9.149 ;    ;    ; 9.149 ;
; wrapper_data[17]   ; message_word_in[17] ; 9.282 ;    ;    ; 9.282 ;
; wrapper_data[18]   ; message_word_in[18] ; 8.853 ;    ;    ; 8.853 ;
; wrapper_data[19]   ; message_word_in[19] ; 9.601 ;    ;    ; 9.601 ;
; wrapper_data[20]   ; message_word_in[20] ; 9.464 ;    ;    ; 9.464 ;
; wrapper_data[21]   ; message_word_in[21] ; 9.108 ;    ;    ; 9.108 ;
; wrapper_data[22]   ; message_word_in[22] ; 9.734 ;    ;    ; 9.734 ;
; wrapper_data[23]   ; message_word_in[23] ; 9.540 ;    ;    ; 9.540 ;
; wrapper_data[24]   ; message_word_in[24] ; 9.483 ;    ;    ; 9.483 ;
; wrapper_data[25]   ; message_word_in[25] ; 9.186 ;    ;    ; 9.186 ;
; wrapper_data[26]   ; message_word_in[26] ; 9.315 ;    ;    ; 9.315 ;
; wrapper_data[27]   ; message_word_in[27] ; 9.484 ;    ;    ; 9.484 ;
; wrapper_data[28]   ; message_word_in[28] ; 8.871 ;    ;    ; 8.871 ;
; wrapper_data[29]   ; message_word_in[29] ; 9.684 ;    ;    ; 9.684 ;
; wrapper_data[30]   ; message_word_in[30] ; 9.622 ;    ;    ; 9.622 ;
; wrapper_data[31]   ; message_word_in[31] ; 8.868 ;    ;    ; 8.868 ;
; wrapper_data_valid ; message_word_in[0]  ; 6.688 ;    ;    ; 6.688 ;
; wrapper_data_valid ; message_word_in[1]  ; 6.340 ;    ;    ; 6.340 ;
; wrapper_data_valid ; message_word_in[2]  ; 6.361 ;    ;    ; 6.361 ;
; wrapper_data_valid ; message_word_in[3]  ; 6.557 ;    ;    ; 6.557 ;
; wrapper_data_valid ; message_word_in[4]  ; 6.332 ;    ;    ; 6.332 ;
; wrapper_data_valid ; message_word_in[5]  ; 6.372 ;    ;    ; 6.372 ;
; wrapper_data_valid ; message_word_in[6]  ; 6.340 ;    ;    ; 6.340 ;
; wrapper_data_valid ; message_word_in[7]  ; 6.751 ;    ;    ; 6.751 ;
; wrapper_data_valid ; message_word_in[8]  ; 6.352 ;    ;    ; 6.352 ;
; wrapper_data_valid ; message_word_in[9]  ; 6.358 ;    ;    ; 6.358 ;
; wrapper_data_valid ; message_word_in[10] ; 6.976 ;    ;    ; 6.976 ;
; wrapper_data_valid ; message_word_in[11] ; 6.357 ;    ;    ; 6.357 ;
; wrapper_data_valid ; message_word_in[12] ; 6.767 ;    ;    ; 6.767 ;
; wrapper_data_valid ; message_word_in[13] ; 6.064 ;    ;    ; 6.064 ;
; wrapper_data_valid ; message_word_in[14] ; 6.083 ;    ;    ; 6.083 ;
; wrapper_data_valid ; message_word_in[15] ; 6.991 ;    ;    ; 6.991 ;
; wrapper_data_valid ; message_word_in[16] ; 6.761 ;    ;    ; 6.761 ;
; wrapper_data_valid ; message_word_in[17] ; 6.821 ;    ;    ; 6.821 ;
; wrapper_data_valid ; message_word_in[18] ; 6.694 ;    ;    ; 6.694 ;
; wrapper_data_valid ; message_word_in[19] ; 7.019 ;    ;    ; 7.019 ;
; wrapper_data_valid ; message_word_in[20] ; 6.373 ;    ;    ; 6.373 ;
; wrapper_data_valid ; message_word_in[21] ; 6.088 ;    ;    ; 6.088 ;
; wrapper_data_valid ; message_word_in[22] ; 7.022 ;    ;    ; 7.022 ;
; wrapper_data_valid ; message_word_in[23] ; 6.737 ;    ;    ; 6.737 ;
; wrapper_data_valid ; message_word_in[24] ; 6.400 ;    ;    ; 6.400 ;
; wrapper_data_valid ; message_word_in[25] ; 6.089 ;    ;    ; 6.089 ;
; wrapper_data_valid ; message_word_in[26] ; 6.727 ;    ;    ; 6.727 ;
; wrapper_data_valid ; message_word_in[27] ; 6.355 ;    ;    ; 6.355 ;
; wrapper_data_valid ; message_word_in[28] ; 6.399 ;    ;    ; 6.399 ;
; wrapper_data_valid ; message_word_in[29] ; 6.989 ;    ;    ; 6.989 ;
; wrapper_data_valid ; message_word_in[30] ; 6.539 ;    ;    ; 6.539 ;
; wrapper_data_valid ; message_word_in[31] ; 6.748 ;    ;    ; 6.748 ;
+--------------------+---------------------+-------+----+----+-------+


+---------------------------------------+
; Fast Model Setup Summary              ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.060 ; 0.000         ;
; STN_from_comp ; 0.264 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; STN_from_comp ; 0.215 ; 0.000         ;
; clk           ; 0.215 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -1.380 ; -42.380       ;
; STN_from_comp ; -1.380 ; -7.380        ;
+---------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                   ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.060 ; state                ; load_counter[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; state                ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; state                ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; state                ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060 ; state                ; Wt_to_comp[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[5]~reg0   ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[8]~reg0   ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[11]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[15]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[17]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[19]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[21]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[24]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[26]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[28]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[30]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.060 ; state                ; Wt_to_comp[31]~reg0  ; clk          ; clk         ; 1.000        ; -0.010     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[6]~reg0   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[12]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[13]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[16]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[20]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[22]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[23]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.065 ; state                ; Wt_to_comp[25]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 0.962      ;
; 0.118 ; state                ; start_to_sche~reg0   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118 ; state                ; start_to_comp~reg0   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.152 ; state                ; Wt_to_comp[27]~reg0  ; clk          ; clk         ; 1.000        ; -0.003     ; 0.877      ;
; 0.155 ; state                ; Wt_to_comp[1]~reg0   ; clk          ; clk         ; 1.000        ; -0.012     ; 0.865      ;
; 0.155 ; state                ; Wt_to_comp[9]~reg0   ; clk          ; clk         ; 1.000        ; -0.012     ; 0.865      ;
; 0.155 ; state                ; Wt_to_comp[10]~reg0  ; clk          ; clk         ; 1.000        ; -0.012     ; 0.865      ;
; 0.155 ; state                ; Wt_to_comp[14]~reg0  ; clk          ; clk         ; 1.000        ; -0.012     ; 0.865      ;
; 0.155 ; state                ; Wt_to_comp[18]~reg0  ; clk          ; clk         ; 1.000        ; -0.012     ; 0.865      ;
; 0.156 ; loading_active       ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.876      ;
; 0.161 ; loading_active       ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.871      ;
; 0.198 ; loading_active       ; load_counter[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; loading_active       ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; loading_active       ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; loading_active       ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.271 ; state                ; Wt_to_comp[7]~reg0   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.761      ;
; 0.271 ; state                ; Wt_to_comp[29]~reg0  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.761      ;
; 0.317 ; state                ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.715      ;
; 0.321 ; load_counter[3]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.711      ;
; 0.323 ; load_counter[3]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.709      ;
; 0.335 ; load_counter[1]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.697      ;
; 0.337 ; load_counter[1]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.695      ;
; 0.342 ; state                ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.690      ;
; 0.374 ; load_counter[0]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.658      ;
; 0.376 ; load_counter[0]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.656      ;
; 0.463 ; load_counter[2]      ; loading_active       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.569      ;
; 0.465 ; load_counter[2]      ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.567      ;
; 0.486 ; load_counter[0]      ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.546      ;
; 0.491 ; load_counter[0]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.541      ;
; 0.493 ; load_counter[0]      ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.539      ;
; 0.508 ; load_counter[1]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; load_counter[1]      ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.524      ;
; 0.632 ; load_counter[2]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; state                ; state                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; write_enable_in~reg0 ; write_enable_in~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; load_counter[0]      ; load_counter[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; load_counter[1]      ; load_counter[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; load_counter[3]      ; load_counter[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; load_counter[2]      ; load_counter[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'STN_from_comp'                                                                                    ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; 0.264 ; round_counter[1] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.768      ;
; 0.279 ; round_counter[0] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.753      ;
; 0.299 ; round_counter[1] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.733      ;
; 0.314 ; round_counter[2] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.718      ;
; 0.314 ; round_counter[0] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.718      ;
; 0.333 ; round_counter[3] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.699      ;
; 0.334 ; round_counter[1] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.698      ;
; 0.349 ; round_counter[2] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.683      ;
; 0.349 ; round_counter[0] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.683      ;
; 0.368 ; round_counter[4] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.664      ;
; 0.368 ; round_counter[3] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.664      ;
; 0.369 ; round_counter[1] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.663      ;
; 0.384 ; round_counter[2] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; round_counter[0] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.648      ;
; 0.508 ; round_counter[4] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; round_counter[3] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; round_counter[1] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.523      ;
; 0.519 ; round_counter[0] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; round_counter[5] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; round_counter[2] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.510      ;
; 0.665 ; round_counter[0] ; round_counter[0] ; STN_from_comp ; STN_from_comp ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'STN_from_comp'                                                                                     ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; round_counter[0] ; round_counter[0] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; round_counter[2] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; round_counter[5] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; round_counter[0] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; round_counter[1] ; round_counter[1] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; round_counter[3] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; round_counter[4] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.524      ;
; 0.496 ; round_counter[0] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; round_counter[2] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.648      ;
; 0.511 ; round_counter[1] ; round_counter[2] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; round_counter[4] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; round_counter[3] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; round_counter[0] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; round_counter[2] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.683      ;
; 0.546 ; round_counter[1] ; round_counter[3] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; round_counter[3] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.699      ;
; 0.566 ; round_counter[0] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; round_counter[2] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.718      ;
; 0.581 ; round_counter[1] ; round_counter[4] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.733      ;
; 0.601 ; round_counter[0] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.753      ;
; 0.616 ; round_counter[1] ; round_counter[5] ; STN_from_comp ; STN_from_comp ; 0.000        ; 0.000      ; 0.768      ;
+-------+------------------+------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                    ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state                ; state                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; load_counter[0]      ; load_counter[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; load_counter[2]      ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; load_counter[3]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; loading_active       ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; load_counter[1]      ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; write_enable_in~reg0 ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; load_counter[2]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.372 ; load_counter[1]      ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; load_counter[1]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.387 ; load_counter[0]      ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; load_counter[0]      ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; load_counter[0]      ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.415 ; load_counter[2]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.567      ;
; 0.417 ; load_counter[2]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.469 ; state                ; load_counter[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.504 ; load_counter[0]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; load_counter[0]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.525 ; state                ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; state                ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; state                ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.538 ; state                ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; load_counter[1]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; load_counter[1]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.557 ; load_counter[3]      ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; load_counter[3]      ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.563 ; state                ; loading_active       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.609 ; state                ; Wt_to_comp[7]~reg0   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; state                ; Wt_to_comp[29]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.682 ; loading_active       ; load_counter[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; loading_active       ; load_counter[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; loading_active       ; load_counter[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; loading_active       ; load_counter[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.719 ; loading_active       ; write_enable_in~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.871      ;
; 0.725 ; state                ; Wt_to_comp[1]~reg0   ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
; 0.725 ; state                ; Wt_to_comp[9]~reg0   ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
; 0.725 ; state                ; Wt_to_comp[10]~reg0  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
; 0.725 ; state                ; Wt_to_comp[14]~reg0  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
; 0.725 ; state                ; Wt_to_comp[18]~reg0  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.865      ;
; 0.728 ; state                ; Wt_to_comp[27]~reg0  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.877      ;
; 0.762 ; state                ; start_to_sche~reg0   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.762 ; state                ; start_to_comp~reg0   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.815 ; state                ; Wt_to_comp[2]~reg0   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[3]~reg0   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[6]~reg0   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[12]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[13]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[16]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[20]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[22]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[23]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.815 ; state                ; Wt_to_comp[25]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[0]~reg0   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[4]~reg0   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[5]~reg0   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[8]~reg0   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[11]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[15]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[17]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[19]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[21]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[24]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[26]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[28]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[30]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
; 0.820 ; state                ; Wt_to_comp[31]~reg0  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.962      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[18]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[18]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[19]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[19]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[20]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[20]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[21]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[21]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[22]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[22]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[23]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[23]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[24]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[24]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[25]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[25]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[26]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[26]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[27]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[27]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[28]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[28]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[29]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[29]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[30]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[30]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[31]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[31]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; load_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; load_counter[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; loading_active          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; loading_active          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; start_to_comp~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; start_to_comp~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; start_to_sche~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; start_to_sche~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; write_enable_in~reg0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; write_enable_in~reg0    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[0]~reg0|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[0]~reg0|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[10]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[10]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[11]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[11]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[12]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[12]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[13]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[13]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[14]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[14]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[15]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[15]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[16]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Wt_to_comp[16]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Wt_to_comp[17]~reg0|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'STN_from_comp'                                                                         ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; STN_from_comp ; Rise       ; STN_from_comp                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[5]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; STN_from_comp|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; STN_from_comp|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; STN_from_comp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; STN_from_comp ; Rise       ; round_counter[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; STN_from_comp ; Rise       ; round_counter[5]|clk           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; Wt_from_sche[*]    ; clk        ; 2.301 ; 2.301 ; Rise       ; clk             ;
;  Wt_from_sche[0]   ; clk        ; 2.038 ; 2.038 ; Rise       ; clk             ;
;  Wt_from_sche[1]   ; clk        ; 1.679 ; 1.679 ; Rise       ; clk             ;
;  Wt_from_sche[2]   ; clk        ; 1.910 ; 1.910 ; Rise       ; clk             ;
;  Wt_from_sche[3]   ; clk        ; 1.894 ; 1.894 ; Rise       ; clk             ;
;  Wt_from_sche[4]   ; clk        ; 1.854 ; 1.854 ; Rise       ; clk             ;
;  Wt_from_sche[5]   ; clk        ; 2.142 ; 2.142 ; Rise       ; clk             ;
;  Wt_from_sche[6]   ; clk        ; 1.687 ; 1.687 ; Rise       ; clk             ;
;  Wt_from_sche[7]   ; clk        ; 2.301 ; 2.301 ; Rise       ; clk             ;
;  Wt_from_sche[8]   ; clk        ; 1.893 ; 1.893 ; Rise       ; clk             ;
;  Wt_from_sche[9]   ; clk        ; 2.238 ; 2.238 ; Rise       ; clk             ;
;  Wt_from_sche[10]  ; clk        ; 1.792 ; 1.792 ; Rise       ; clk             ;
;  Wt_from_sche[11]  ; clk        ; 2.227 ; 2.227 ; Rise       ; clk             ;
;  Wt_from_sche[12]  ; clk        ; 1.885 ; 1.885 ; Rise       ; clk             ;
;  Wt_from_sche[13]  ; clk        ; 1.845 ; 1.845 ; Rise       ; clk             ;
;  Wt_from_sche[14]  ; clk        ; 2.174 ; 2.174 ; Rise       ; clk             ;
;  Wt_from_sche[15]  ; clk        ; 1.715 ; 1.715 ; Rise       ; clk             ;
;  Wt_from_sche[16]  ; clk        ; 1.930 ; 1.930 ; Rise       ; clk             ;
;  Wt_from_sche[17]  ; clk        ; 2.271 ; 2.271 ; Rise       ; clk             ;
;  Wt_from_sche[18]  ; clk        ; 1.684 ; 1.684 ; Rise       ; clk             ;
;  Wt_from_sche[19]  ; clk        ; 1.889 ; 1.889 ; Rise       ; clk             ;
;  Wt_from_sche[20]  ; clk        ; 1.921 ; 1.921 ; Rise       ; clk             ;
;  Wt_from_sche[21]  ; clk        ; 2.039 ; 2.039 ; Rise       ; clk             ;
;  Wt_from_sche[22]  ; clk        ; 1.884 ; 1.884 ; Rise       ; clk             ;
;  Wt_from_sche[23]  ; clk        ; 1.816 ; 1.816 ; Rise       ; clk             ;
;  Wt_from_sche[24]  ; clk        ; 2.058 ; 2.058 ; Rise       ; clk             ;
;  Wt_from_sche[25]  ; clk        ; 1.952 ; 1.952 ; Rise       ; clk             ;
;  Wt_from_sche[26]  ; clk        ; 2.134 ; 2.134 ; Rise       ; clk             ;
;  Wt_from_sche[27]  ; clk        ; 1.693 ; 1.693 ; Rise       ; clk             ;
;  Wt_from_sche[28]  ; clk        ; 2.184 ; 2.184 ; Rise       ; clk             ;
;  Wt_from_sche[29]  ; clk        ; 1.731 ; 1.731 ; Rise       ; clk             ;
;  Wt_from_sche[30]  ; clk        ; 2.019 ; 2.019 ; Rise       ; clk             ;
;  Wt_from_sche[31]  ; clk        ; 1.798 ; 1.798 ; Rise       ; clk             ;
; start              ; clk        ; 2.298 ; 2.298 ; Rise       ; clk             ;
; wrapper_data_valid ; clk        ; 0.384 ; 0.384 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; Wt_from_sche[*]    ; clk        ; -1.559 ; -1.559 ; Rise       ; clk             ;
;  Wt_from_sche[0]   ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  Wt_from_sche[1]   ; clk        ; -1.559 ; -1.559 ; Rise       ; clk             ;
;  Wt_from_sche[2]   ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  Wt_from_sche[3]   ; clk        ; -1.774 ; -1.774 ; Rise       ; clk             ;
;  Wt_from_sche[4]   ; clk        ; -1.734 ; -1.734 ; Rise       ; clk             ;
;  Wt_from_sche[5]   ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
;  Wt_from_sche[6]   ; clk        ; -1.567 ; -1.567 ; Rise       ; clk             ;
;  Wt_from_sche[7]   ; clk        ; -2.181 ; -2.181 ; Rise       ; clk             ;
;  Wt_from_sche[8]   ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  Wt_from_sche[9]   ; clk        ; -2.118 ; -2.118 ; Rise       ; clk             ;
;  Wt_from_sche[10]  ; clk        ; -1.672 ; -1.672 ; Rise       ; clk             ;
;  Wt_from_sche[11]  ; clk        ; -2.107 ; -2.107 ; Rise       ; clk             ;
;  Wt_from_sche[12]  ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
;  Wt_from_sche[13]  ; clk        ; -1.725 ; -1.725 ; Rise       ; clk             ;
;  Wt_from_sche[14]  ; clk        ; -2.054 ; -2.054 ; Rise       ; clk             ;
;  Wt_from_sche[15]  ; clk        ; -1.595 ; -1.595 ; Rise       ; clk             ;
;  Wt_from_sche[16]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  Wt_from_sche[17]  ; clk        ; -2.151 ; -2.151 ; Rise       ; clk             ;
;  Wt_from_sche[18]  ; clk        ; -1.564 ; -1.564 ; Rise       ; clk             ;
;  Wt_from_sche[19]  ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  Wt_from_sche[20]  ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  Wt_from_sche[21]  ; clk        ; -1.919 ; -1.919 ; Rise       ; clk             ;
;  Wt_from_sche[22]  ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
;  Wt_from_sche[23]  ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  Wt_from_sche[24]  ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  Wt_from_sche[25]  ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  Wt_from_sche[26]  ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  Wt_from_sche[27]  ; clk        ; -1.573 ; -1.573 ; Rise       ; clk             ;
;  Wt_from_sche[28]  ; clk        ; -2.064 ; -2.064 ; Rise       ; clk             ;
;  Wt_from_sche[29]  ; clk        ; -1.611 ; -1.611 ; Rise       ; clk             ;
;  Wt_from_sche[30]  ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  Wt_from_sche[31]  ; clk        ; -1.678 ; -1.678 ; Rise       ; clk             ;
; start              ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
; wrapper_data_valid ; clk        ; -0.202 ; -0.202 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; STN_to_sche           ; STN_from_comp ; 2.294 ; 2.294 ; Rise       ; STN_from_comp   ;
; round_t[*]            ; STN_from_comp ; 3.626 ; 3.626 ; Rise       ; STN_from_comp   ;
;  round_t[0]           ; STN_from_comp ; 3.626 ; 3.626 ; Rise       ; STN_from_comp   ;
;  round_t[1]           ; STN_from_comp ; 3.452 ; 3.452 ; Rise       ; STN_from_comp   ;
;  round_t[2]           ; STN_from_comp ; 3.605 ; 3.605 ; Rise       ; STN_from_comp   ;
;  round_t[3]           ; STN_from_comp ; 3.485 ; 3.485 ; Rise       ; STN_from_comp   ;
;  round_t[4]           ; STN_from_comp ; 3.465 ; 3.465 ; Rise       ; STN_from_comp   ;
;  round_t[5]           ; STN_from_comp ; 3.461 ; 3.461 ; Rise       ; STN_from_comp   ;
; STN_to_sche           ; STN_from_comp ; 2.294 ; 2.294 ; Fall       ; STN_from_comp   ;
; Wt_to_comp[*]         ; clk           ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  Wt_to_comp[0]        ; clk           ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  Wt_to_comp[1]        ; clk           ; 3.631 ; 3.631 ; Rise       ; clk             ;
;  Wt_to_comp[2]        ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[3]        ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[4]        ; clk           ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  Wt_to_comp[5]        ; clk           ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  Wt_to_comp[6]        ; clk           ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  Wt_to_comp[7]        ; clk           ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  Wt_to_comp[8]        ; clk           ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  Wt_to_comp[9]        ; clk           ; 3.622 ; 3.622 ; Rise       ; clk             ;
;  Wt_to_comp[10]       ; clk           ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  Wt_to_comp[11]       ; clk           ; 3.956 ; 3.956 ; Rise       ; clk             ;
;  Wt_to_comp[12]       ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[13]       ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[14]       ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[15]       ; clk           ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  Wt_to_comp[16]       ; clk           ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  Wt_to_comp[17]       ; clk           ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  Wt_to_comp[18]       ; clk           ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  Wt_to_comp[19]       ; clk           ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  Wt_to_comp[20]       ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[21]       ; clk           ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  Wt_to_comp[22]       ; clk           ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  Wt_to_comp[23]       ; clk           ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  Wt_to_comp[24]       ; clk           ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  Wt_to_comp[25]       ; clk           ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  Wt_to_comp[26]       ; clk           ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  Wt_to_comp[27]       ; clk           ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  Wt_to_comp[28]       ; clk           ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  Wt_to_comp[29]       ; clk           ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  Wt_to_comp[30]       ; clk           ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  Wt_to_comp[31]       ; clk           ; 3.842 ; 3.842 ; Rise       ; clk             ;
; message_word_addr[*]  ; clk           ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  message_word_addr[0] ; clk           ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  message_word_addr[1] ; clk           ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  message_word_addr[2] ; clk           ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  message_word_addr[3] ; clk           ; 4.216 ; 4.216 ; Rise       ; clk             ;
; message_word_in[*]    ; clk           ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  message_word_in[0]   ; clk           ; 5.619 ; 5.619 ; Rise       ; clk             ;
;  message_word_in[1]   ; clk           ; 5.553 ; 5.553 ; Rise       ; clk             ;
;  message_word_in[2]   ; clk           ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  message_word_in[3]   ; clk           ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  message_word_in[4]   ; clk           ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  message_word_in[5]   ; clk           ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  message_word_in[6]   ; clk           ; 5.573 ; 5.573 ; Rise       ; clk             ;
;  message_word_in[7]   ; clk           ; 5.805 ; 5.805 ; Rise       ; clk             ;
;  message_word_in[8]   ; clk           ; 5.574 ; 5.574 ; Rise       ; clk             ;
;  message_word_in[9]   ; clk           ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  message_word_in[10]  ; clk           ; 5.914 ; 5.914 ; Rise       ; clk             ;
;  message_word_in[11]  ; clk           ; 5.584 ; 5.584 ; Rise       ; clk             ;
;  message_word_in[12]  ; clk           ; 5.675 ; 5.675 ; Rise       ; clk             ;
;  message_word_in[13]  ; clk           ; 5.517 ; 5.517 ; Rise       ; clk             ;
;  message_word_in[14]  ; clk           ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  message_word_in[15]  ; clk           ; 5.918 ; 5.918 ; Rise       ; clk             ;
;  message_word_in[16]  ; clk           ; 5.809 ; 5.809 ; Rise       ; clk             ;
;  message_word_in[17]  ; clk           ; 5.820 ; 5.820 ; Rise       ; clk             ;
;  message_word_in[18]  ; clk           ; 5.736 ; 5.736 ; Rise       ; clk             ;
;  message_word_in[19]  ; clk           ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  message_word_in[20]  ; clk           ; 5.600 ; 5.600 ; Rise       ; clk             ;
;  message_word_in[21]  ; clk           ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  message_word_in[22]  ; clk           ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  message_word_in[23]  ; clk           ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  message_word_in[24]  ; clk           ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  message_word_in[25]  ; clk           ; 5.465 ; 5.465 ; Rise       ; clk             ;
;  message_word_in[26]  ; clk           ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  message_word_in[27]  ; clk           ; 5.563 ; 5.563 ; Rise       ; clk             ;
;  message_word_in[28]  ; clk           ; 5.588 ; 5.588 ; Rise       ; clk             ;
;  message_word_in[29]  ; clk           ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  message_word_in[30]  ; clk           ; 5.649 ; 5.649 ; Rise       ; clk             ;
;  message_word_in[31]  ; clk           ; 5.764 ; 5.764 ; Rise       ; clk             ;
; start_to_comp         ; clk           ; 3.679 ; 3.679 ; Rise       ; clk             ;
; start_to_sche         ; clk           ; 3.639 ; 3.639 ; Rise       ; clk             ;
; wrapper_data_request  ; clk           ; 5.153 ; 5.153 ; Rise       ; clk             ;
; write_enable_in       ; clk           ; 3.765 ; 3.765 ; Rise       ; clk             ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; STN_to_sche           ; STN_from_comp ; 2.294 ; 2.294 ; Rise       ; STN_from_comp   ;
; round_t[*]            ; STN_from_comp ; 3.452 ; 3.452 ; Rise       ; STN_from_comp   ;
;  round_t[0]           ; STN_from_comp ; 3.626 ; 3.626 ; Rise       ; STN_from_comp   ;
;  round_t[1]           ; STN_from_comp ; 3.452 ; 3.452 ; Rise       ; STN_from_comp   ;
;  round_t[2]           ; STN_from_comp ; 3.605 ; 3.605 ; Rise       ; STN_from_comp   ;
;  round_t[3]           ; STN_from_comp ; 3.485 ; 3.485 ; Rise       ; STN_from_comp   ;
;  round_t[4]           ; STN_from_comp ; 3.465 ; 3.465 ; Rise       ; STN_from_comp   ;
;  round_t[5]           ; STN_from_comp ; 3.461 ; 3.461 ; Rise       ; STN_from_comp   ;
; STN_to_sche           ; STN_from_comp ; 2.294 ; 2.294 ; Fall       ; STN_from_comp   ;
; Wt_to_comp[*]         ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[0]        ; clk           ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  Wt_to_comp[1]        ; clk           ; 3.631 ; 3.631 ; Rise       ; clk             ;
;  Wt_to_comp[2]        ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[3]        ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[4]        ; clk           ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  Wt_to_comp[5]        ; clk           ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  Wt_to_comp[6]        ; clk           ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  Wt_to_comp[7]        ; clk           ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  Wt_to_comp[8]        ; clk           ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  Wt_to_comp[9]        ; clk           ; 3.622 ; 3.622 ; Rise       ; clk             ;
;  Wt_to_comp[10]       ; clk           ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  Wt_to_comp[11]       ; clk           ; 3.956 ; 3.956 ; Rise       ; clk             ;
;  Wt_to_comp[12]       ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[13]       ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[14]       ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[15]       ; clk           ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  Wt_to_comp[16]       ; clk           ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  Wt_to_comp[17]       ; clk           ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  Wt_to_comp[18]       ; clk           ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  Wt_to_comp[19]       ; clk           ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  Wt_to_comp[20]       ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[21]       ; clk           ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  Wt_to_comp[22]       ; clk           ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  Wt_to_comp[23]       ; clk           ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  Wt_to_comp[24]       ; clk           ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  Wt_to_comp[25]       ; clk           ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  Wt_to_comp[26]       ; clk           ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  Wt_to_comp[27]       ; clk           ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  Wt_to_comp[28]       ; clk           ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  Wt_to_comp[29]       ; clk           ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  Wt_to_comp[30]       ; clk           ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  Wt_to_comp[31]       ; clk           ; 3.842 ; 3.842 ; Rise       ; clk             ;
; message_word_addr[*]  ; clk           ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  message_word_addr[0] ; clk           ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  message_word_addr[1] ; clk           ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  message_word_addr[2] ; clk           ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  message_word_addr[3] ; clk           ; 4.035 ; 4.035 ; Rise       ; clk             ;
; message_word_in[*]    ; clk           ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  message_word_in[0]   ; clk           ; 5.619 ; 5.619 ; Rise       ; clk             ;
;  message_word_in[1]   ; clk           ; 5.553 ; 5.553 ; Rise       ; clk             ;
;  message_word_in[2]   ; clk           ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  message_word_in[3]   ; clk           ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  message_word_in[4]   ; clk           ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  message_word_in[5]   ; clk           ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  message_word_in[6]   ; clk           ; 5.573 ; 5.573 ; Rise       ; clk             ;
;  message_word_in[7]   ; clk           ; 5.805 ; 5.805 ; Rise       ; clk             ;
;  message_word_in[8]   ; clk           ; 5.574 ; 5.574 ; Rise       ; clk             ;
;  message_word_in[9]   ; clk           ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  message_word_in[10]  ; clk           ; 5.914 ; 5.914 ; Rise       ; clk             ;
;  message_word_in[11]  ; clk           ; 5.584 ; 5.584 ; Rise       ; clk             ;
;  message_word_in[12]  ; clk           ; 5.675 ; 5.675 ; Rise       ; clk             ;
;  message_word_in[13]  ; clk           ; 5.517 ; 5.517 ; Rise       ; clk             ;
;  message_word_in[14]  ; clk           ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  message_word_in[15]  ; clk           ; 5.918 ; 5.918 ; Rise       ; clk             ;
;  message_word_in[16]  ; clk           ; 5.809 ; 5.809 ; Rise       ; clk             ;
;  message_word_in[17]  ; clk           ; 5.820 ; 5.820 ; Rise       ; clk             ;
;  message_word_in[18]  ; clk           ; 5.736 ; 5.736 ; Rise       ; clk             ;
;  message_word_in[19]  ; clk           ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  message_word_in[20]  ; clk           ; 5.600 ; 5.600 ; Rise       ; clk             ;
;  message_word_in[21]  ; clk           ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  message_word_in[22]  ; clk           ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  message_word_in[23]  ; clk           ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  message_word_in[24]  ; clk           ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  message_word_in[25]  ; clk           ; 5.465 ; 5.465 ; Rise       ; clk             ;
;  message_word_in[26]  ; clk           ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  message_word_in[27]  ; clk           ; 5.563 ; 5.563 ; Rise       ; clk             ;
;  message_word_in[28]  ; clk           ; 5.588 ; 5.588 ; Rise       ; clk             ;
;  message_word_in[29]  ; clk           ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  message_word_in[30]  ; clk           ; 5.649 ; 5.649 ; Rise       ; clk             ;
;  message_word_in[31]  ; clk           ; 5.764 ; 5.764 ; Rise       ; clk             ;
; start_to_comp         ; clk           ; 3.679 ; 3.679 ; Rise       ; clk             ;
; start_to_sche         ; clk           ; 3.639 ; 3.639 ; Rise       ; clk             ;
; wrapper_data_request  ; clk           ; 5.153 ; 5.153 ; Rise       ; clk             ;
; write_enable_in       ; clk           ; 3.765 ; 3.765 ; Rise       ; clk             ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+--------------------+---------------------+-------+----+----+-------+
; Input Port         ; Output Port         ; RR    ; RF ; FR ; FF    ;
+--------------------+---------------------+-------+----+----+-------+
; wrapper_data[0]    ; message_word_in[0]  ; 5.254 ;    ;    ; 5.254 ;
; wrapper_data[1]    ; message_word_in[1]  ; 5.275 ;    ;    ; 5.275 ;
; wrapper_data[2]    ; message_word_in[2]  ; 5.271 ;    ;    ; 5.271 ;
; wrapper_data[3]    ; message_word_in[3]  ; 5.348 ;    ;    ; 5.348 ;
; wrapper_data[4]    ; message_word_in[4]  ; 5.242 ;    ;    ; 5.242 ;
; wrapper_data[5]    ; message_word_in[5]  ; 4.818 ;    ;    ; 4.818 ;
; wrapper_data[6]    ; message_word_in[6]  ; 5.271 ;    ;    ; 5.271 ;
; wrapper_data[7]    ; message_word_in[7]  ; 5.215 ;    ;    ; 5.215 ;
; wrapper_data[8]    ; message_word_in[8]  ; 5.302 ;    ;    ; 5.302 ;
; wrapper_data[9]    ; message_word_in[9]  ; 5.132 ;    ;    ; 5.132 ;
; wrapper_data[10]   ; message_word_in[10] ; 5.308 ;    ;    ; 5.308 ;
; wrapper_data[11]   ; message_word_in[11] ; 5.275 ;    ;    ; 5.275 ;
; wrapper_data[12]   ; message_word_in[12] ; 5.312 ;    ;    ; 5.312 ;
; wrapper_data[13]   ; message_word_in[13] ; 5.056 ;    ;    ; 5.056 ;
; wrapper_data[14]   ; message_word_in[14] ; 5.100 ;    ;    ; 5.100 ;
; wrapper_data[15]   ; message_word_in[15] ; 5.498 ;    ;    ; 5.498 ;
; wrapper_data[16]   ; message_word_in[16] ; 5.202 ;    ;    ; 5.202 ;
; wrapper_data[17]   ; message_word_in[17] ; 5.247 ;    ;    ; 5.247 ;
; wrapper_data[18]   ; message_word_in[18] ; 5.014 ;    ;    ; 5.014 ;
; wrapper_data[19]   ; message_word_in[19] ; 5.432 ;    ;    ; 5.432 ;
; wrapper_data[20]   ; message_word_in[20] ; 5.294 ;    ;    ; 5.294 ;
; wrapper_data[21]   ; message_word_in[21] ; 5.119 ;    ;    ; 5.119 ;
; wrapper_data[22]   ; message_word_in[22] ; 5.448 ;    ;    ; 5.448 ;
; wrapper_data[23]   ; message_word_in[23] ; 5.391 ;    ;    ; 5.391 ;
; wrapper_data[24]   ; message_word_in[24] ; 5.328 ;    ;    ; 5.328 ;
; wrapper_data[25]   ; message_word_in[25] ; 5.173 ;    ;    ; 5.173 ;
; wrapper_data[26]   ; message_word_in[26] ; 5.234 ;    ;    ; 5.234 ;
; wrapper_data[27]   ; message_word_in[27] ; 5.305 ;    ;    ; 5.305 ;
; wrapper_data[28]   ; message_word_in[28] ; 5.026 ;    ;    ; 5.026 ;
; wrapper_data[29]   ; message_word_in[29] ; 5.427 ;    ;    ; 5.427 ;
; wrapper_data[30]   ; message_word_in[30] ; 5.356 ;    ;    ; 5.356 ;
; wrapper_data[31]   ; message_word_in[31] ; 5.013 ;    ;    ; 5.013 ;
; wrapper_data_valid ; message_word_in[0]  ; 3.472 ;    ;    ; 3.472 ;
; wrapper_data_valid ; message_word_in[1]  ; 3.287 ;    ;    ; 3.287 ;
; wrapper_data_valid ; message_word_in[2]  ; 3.306 ;    ;    ; 3.306 ;
; wrapper_data_valid ; message_word_in[3]  ; 3.391 ;    ;    ; 3.391 ;
; wrapper_data_valid ; message_word_in[4]  ; 3.281 ;    ;    ; 3.281 ;
; wrapper_data_valid ; message_word_in[5]  ; 3.294 ;    ;    ; 3.294 ;
; wrapper_data_valid ; message_word_in[6]  ; 3.286 ;    ;    ; 3.286 ;
; wrapper_data_valid ; message_word_in[7]  ; 3.531 ;    ;    ; 3.531 ;
; wrapper_data_valid ; message_word_in[8]  ; 3.295 ;    ;    ; 3.295 ;
; wrapper_data_valid ; message_word_in[9]  ; 3.303 ;    ;    ; 3.303 ;
; wrapper_data_valid ; message_word_in[10] ; 3.638 ;    ;    ; 3.638 ;
; wrapper_data_valid ; message_word_in[11] ; 3.301 ;    ;    ; 3.301 ;
; wrapper_data_valid ; message_word_in[12] ; 3.542 ;    ;    ; 3.542 ;
; wrapper_data_valid ; message_word_in[13] ; 3.169 ;    ;    ; 3.169 ;
; wrapper_data_valid ; message_word_in[14] ; 3.184 ;    ;    ; 3.184 ;
; wrapper_data_valid ; message_word_in[15] ; 3.650 ;    ;    ; 3.650 ;
; wrapper_data_valid ; message_word_in[16] ; 3.541 ;    ;    ; 3.541 ;
; wrapper_data_valid ; message_word_in[17] ; 3.548 ;    ;    ; 3.548 ;
; wrapper_data_valid ; message_word_in[18] ; 3.458 ;    ;    ; 3.458 ;
; wrapper_data_valid ; message_word_in[19] ; 3.664 ;    ;    ; 3.664 ;
; wrapper_data_valid ; message_word_in[20] ; 3.317 ;    ;    ; 3.317 ;
; wrapper_data_valid ; message_word_in[21] ; 3.195 ;    ;    ; 3.195 ;
; wrapper_data_valid ; message_word_in[22] ; 3.668 ;    ;    ; 3.668 ;
; wrapper_data_valid ; message_word_in[23] ; 3.523 ;    ;    ; 3.523 ;
; wrapper_data_valid ; message_word_in[24] ; 3.342 ;    ;    ; 3.342 ;
; wrapper_data_valid ; message_word_in[25] ; 3.192 ;    ;    ; 3.192 ;
; wrapper_data_valid ; message_word_in[26] ; 3.461 ;    ;    ; 3.461 ;
; wrapper_data_valid ; message_word_in[27] ; 3.300 ;    ;    ; 3.300 ;
; wrapper_data_valid ; message_word_in[28] ; 3.320 ;    ;    ; 3.320 ;
; wrapper_data_valid ; message_word_in[29] ; 3.648 ;    ;    ; 3.648 ;
; wrapper_data_valid ; message_word_in[30] ; 3.386 ;    ;    ; 3.386 ;
; wrapper_data_valid ; message_word_in[31] ; 3.496 ;    ;    ; 3.496 ;
+--------------------+---------------------+-------+----+----+-------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+--------------------+---------------------+-------+----+----+-------+
; Input Port         ; Output Port         ; RR    ; RF ; FR ; FF    ;
+--------------------+---------------------+-------+----+----+-------+
; wrapper_data[0]    ; message_word_in[0]  ; 5.254 ;    ;    ; 5.254 ;
; wrapper_data[1]    ; message_word_in[1]  ; 5.275 ;    ;    ; 5.275 ;
; wrapper_data[2]    ; message_word_in[2]  ; 5.271 ;    ;    ; 5.271 ;
; wrapper_data[3]    ; message_word_in[3]  ; 5.348 ;    ;    ; 5.348 ;
; wrapper_data[4]    ; message_word_in[4]  ; 5.242 ;    ;    ; 5.242 ;
; wrapper_data[5]    ; message_word_in[5]  ; 4.818 ;    ;    ; 4.818 ;
; wrapper_data[6]    ; message_word_in[6]  ; 5.271 ;    ;    ; 5.271 ;
; wrapper_data[7]    ; message_word_in[7]  ; 5.215 ;    ;    ; 5.215 ;
; wrapper_data[8]    ; message_word_in[8]  ; 5.302 ;    ;    ; 5.302 ;
; wrapper_data[9]    ; message_word_in[9]  ; 5.132 ;    ;    ; 5.132 ;
; wrapper_data[10]   ; message_word_in[10] ; 5.308 ;    ;    ; 5.308 ;
; wrapper_data[11]   ; message_word_in[11] ; 5.275 ;    ;    ; 5.275 ;
; wrapper_data[12]   ; message_word_in[12] ; 5.312 ;    ;    ; 5.312 ;
; wrapper_data[13]   ; message_word_in[13] ; 5.056 ;    ;    ; 5.056 ;
; wrapper_data[14]   ; message_word_in[14] ; 5.100 ;    ;    ; 5.100 ;
; wrapper_data[15]   ; message_word_in[15] ; 5.498 ;    ;    ; 5.498 ;
; wrapper_data[16]   ; message_word_in[16] ; 5.202 ;    ;    ; 5.202 ;
; wrapper_data[17]   ; message_word_in[17] ; 5.247 ;    ;    ; 5.247 ;
; wrapper_data[18]   ; message_word_in[18] ; 5.014 ;    ;    ; 5.014 ;
; wrapper_data[19]   ; message_word_in[19] ; 5.432 ;    ;    ; 5.432 ;
; wrapper_data[20]   ; message_word_in[20] ; 5.294 ;    ;    ; 5.294 ;
; wrapper_data[21]   ; message_word_in[21] ; 5.119 ;    ;    ; 5.119 ;
; wrapper_data[22]   ; message_word_in[22] ; 5.448 ;    ;    ; 5.448 ;
; wrapper_data[23]   ; message_word_in[23] ; 5.391 ;    ;    ; 5.391 ;
; wrapper_data[24]   ; message_word_in[24] ; 5.328 ;    ;    ; 5.328 ;
; wrapper_data[25]   ; message_word_in[25] ; 5.173 ;    ;    ; 5.173 ;
; wrapper_data[26]   ; message_word_in[26] ; 5.234 ;    ;    ; 5.234 ;
; wrapper_data[27]   ; message_word_in[27] ; 5.305 ;    ;    ; 5.305 ;
; wrapper_data[28]   ; message_word_in[28] ; 5.026 ;    ;    ; 5.026 ;
; wrapper_data[29]   ; message_word_in[29] ; 5.427 ;    ;    ; 5.427 ;
; wrapper_data[30]   ; message_word_in[30] ; 5.356 ;    ;    ; 5.356 ;
; wrapper_data[31]   ; message_word_in[31] ; 5.013 ;    ;    ; 5.013 ;
; wrapper_data_valid ; message_word_in[0]  ; 3.472 ;    ;    ; 3.472 ;
; wrapper_data_valid ; message_word_in[1]  ; 3.287 ;    ;    ; 3.287 ;
; wrapper_data_valid ; message_word_in[2]  ; 3.306 ;    ;    ; 3.306 ;
; wrapper_data_valid ; message_word_in[3]  ; 3.391 ;    ;    ; 3.391 ;
; wrapper_data_valid ; message_word_in[4]  ; 3.281 ;    ;    ; 3.281 ;
; wrapper_data_valid ; message_word_in[5]  ; 3.294 ;    ;    ; 3.294 ;
; wrapper_data_valid ; message_word_in[6]  ; 3.286 ;    ;    ; 3.286 ;
; wrapper_data_valid ; message_word_in[7]  ; 3.531 ;    ;    ; 3.531 ;
; wrapper_data_valid ; message_word_in[8]  ; 3.295 ;    ;    ; 3.295 ;
; wrapper_data_valid ; message_word_in[9]  ; 3.303 ;    ;    ; 3.303 ;
; wrapper_data_valid ; message_word_in[10] ; 3.638 ;    ;    ; 3.638 ;
; wrapper_data_valid ; message_word_in[11] ; 3.301 ;    ;    ; 3.301 ;
; wrapper_data_valid ; message_word_in[12] ; 3.542 ;    ;    ; 3.542 ;
; wrapper_data_valid ; message_word_in[13] ; 3.169 ;    ;    ; 3.169 ;
; wrapper_data_valid ; message_word_in[14] ; 3.184 ;    ;    ; 3.184 ;
; wrapper_data_valid ; message_word_in[15] ; 3.650 ;    ;    ; 3.650 ;
; wrapper_data_valid ; message_word_in[16] ; 3.541 ;    ;    ; 3.541 ;
; wrapper_data_valid ; message_word_in[17] ; 3.548 ;    ;    ; 3.548 ;
; wrapper_data_valid ; message_word_in[18] ; 3.458 ;    ;    ; 3.458 ;
; wrapper_data_valid ; message_word_in[19] ; 3.664 ;    ;    ; 3.664 ;
; wrapper_data_valid ; message_word_in[20] ; 3.317 ;    ;    ; 3.317 ;
; wrapper_data_valid ; message_word_in[21] ; 3.195 ;    ;    ; 3.195 ;
; wrapper_data_valid ; message_word_in[22] ; 3.668 ;    ;    ; 3.668 ;
; wrapper_data_valid ; message_word_in[23] ; 3.523 ;    ;    ; 3.523 ;
; wrapper_data_valid ; message_word_in[24] ; 3.342 ;    ;    ; 3.342 ;
; wrapper_data_valid ; message_word_in[25] ; 3.192 ;    ;    ; 3.192 ;
; wrapper_data_valid ; message_word_in[26] ; 3.461 ;    ;    ; 3.461 ;
; wrapper_data_valid ; message_word_in[27] ; 3.300 ;    ;    ; 3.300 ;
; wrapper_data_valid ; message_word_in[28] ; 3.320 ;    ;    ; 3.320 ;
; wrapper_data_valid ; message_word_in[29] ; 3.648 ;    ;    ; 3.648 ;
; wrapper_data_valid ; message_word_in[30] ; 3.386 ;    ;    ; 3.386 ;
; wrapper_data_valid ; message_word_in[31] ; 3.496 ;    ;    ; 3.496 ;
+--------------------+---------------------+-------+----+----+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.876  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  STN_from_comp   ; -0.667  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -0.876  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -33.637 ; 0.0   ; 0.0      ; 0.0     ; -49.76              ;
;  STN_from_comp   ; -2.309  ; 0.000 ; N/A      ; N/A     ; -7.380              ;
;  clk             ; -31.328 ; 0.000 ; N/A      ; N/A     ; -42.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; Wt_from_sche[*]    ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  Wt_from_sche[0]   ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  Wt_from_sche[1]   ; clk        ; 3.125 ; 3.125 ; Rise       ; clk             ;
;  Wt_from_sche[2]   ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  Wt_from_sche[3]   ; clk        ; 3.461 ; 3.461 ; Rise       ; clk             ;
;  Wt_from_sche[4]   ; clk        ; 3.475 ; 3.475 ; Rise       ; clk             ;
;  Wt_from_sche[5]   ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
;  Wt_from_sche[6]   ; clk        ; 3.116 ; 3.116 ; Rise       ; clk             ;
;  Wt_from_sche[7]   ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  Wt_from_sche[8]   ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  Wt_from_sche[9]   ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  Wt_from_sche[10]  ; clk        ; 3.362 ; 3.362 ; Rise       ; clk             ;
;  Wt_from_sche[11]  ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  Wt_from_sche[12]  ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
;  Wt_from_sche[13]  ; clk        ; 3.400 ; 3.400 ; Rise       ; clk             ;
;  Wt_from_sche[14]  ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  Wt_from_sche[15]  ; clk        ; 3.171 ; 3.171 ; Rise       ; clk             ;
;  Wt_from_sche[16]  ; clk        ; 3.630 ; 3.630 ; Rise       ; clk             ;
;  Wt_from_sche[17]  ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  Wt_from_sche[18]  ; clk        ; 3.133 ; 3.133 ; Rise       ; clk             ;
;  Wt_from_sche[19]  ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  Wt_from_sche[20]  ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
;  Wt_from_sche[21]  ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  Wt_from_sche[22]  ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  Wt_from_sche[23]  ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  Wt_from_sche[24]  ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  Wt_from_sche[25]  ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  Wt_from_sche[26]  ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  Wt_from_sche[27]  ; clk        ; 3.107 ; 3.107 ; Rise       ; clk             ;
;  Wt_from_sche[28]  ; clk        ; 4.040 ; 4.040 ; Rise       ; clk             ;
;  Wt_from_sche[29]  ; clk        ; 3.192 ; 3.192 ; Rise       ; clk             ;
;  Wt_from_sche[30]  ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  Wt_from_sche[31]  ; clk        ; 3.306 ; 3.306 ; Rise       ; clk             ;
; start              ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
; wrapper_data_valid ; clk        ; 1.392 ; 1.392 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; Wt_from_sche[*]    ; clk        ; -1.559 ; -1.559 ; Rise       ; clk             ;
;  Wt_from_sche[0]   ; clk        ; -1.918 ; -1.918 ; Rise       ; clk             ;
;  Wt_from_sche[1]   ; clk        ; -1.559 ; -1.559 ; Rise       ; clk             ;
;  Wt_from_sche[2]   ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  Wt_from_sche[3]   ; clk        ; -1.774 ; -1.774 ; Rise       ; clk             ;
;  Wt_from_sche[4]   ; clk        ; -1.734 ; -1.734 ; Rise       ; clk             ;
;  Wt_from_sche[5]   ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
;  Wt_from_sche[6]   ; clk        ; -1.567 ; -1.567 ; Rise       ; clk             ;
;  Wt_from_sche[7]   ; clk        ; -2.181 ; -2.181 ; Rise       ; clk             ;
;  Wt_from_sche[8]   ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  Wt_from_sche[9]   ; clk        ; -2.118 ; -2.118 ; Rise       ; clk             ;
;  Wt_from_sche[10]  ; clk        ; -1.672 ; -1.672 ; Rise       ; clk             ;
;  Wt_from_sche[11]  ; clk        ; -2.107 ; -2.107 ; Rise       ; clk             ;
;  Wt_from_sche[12]  ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
;  Wt_from_sche[13]  ; clk        ; -1.725 ; -1.725 ; Rise       ; clk             ;
;  Wt_from_sche[14]  ; clk        ; -2.054 ; -2.054 ; Rise       ; clk             ;
;  Wt_from_sche[15]  ; clk        ; -1.595 ; -1.595 ; Rise       ; clk             ;
;  Wt_from_sche[16]  ; clk        ; -1.810 ; -1.810 ; Rise       ; clk             ;
;  Wt_from_sche[17]  ; clk        ; -2.151 ; -2.151 ; Rise       ; clk             ;
;  Wt_from_sche[18]  ; clk        ; -1.564 ; -1.564 ; Rise       ; clk             ;
;  Wt_from_sche[19]  ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
;  Wt_from_sche[20]  ; clk        ; -1.801 ; -1.801 ; Rise       ; clk             ;
;  Wt_from_sche[21]  ; clk        ; -1.919 ; -1.919 ; Rise       ; clk             ;
;  Wt_from_sche[22]  ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
;  Wt_from_sche[23]  ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  Wt_from_sche[24]  ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  Wt_from_sche[25]  ; clk        ; -1.832 ; -1.832 ; Rise       ; clk             ;
;  Wt_from_sche[26]  ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  Wt_from_sche[27]  ; clk        ; -1.573 ; -1.573 ; Rise       ; clk             ;
;  Wt_from_sche[28]  ; clk        ; -2.064 ; -2.064 ; Rise       ; clk             ;
;  Wt_from_sche[29]  ; clk        ; -1.611 ; -1.611 ; Rise       ; clk             ;
;  Wt_from_sche[30]  ; clk        ; -1.899 ; -1.899 ; Rise       ; clk             ;
;  Wt_from_sche[31]  ; clk        ; -1.678 ; -1.678 ; Rise       ; clk             ;
; start              ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
; wrapper_data_valid ; clk        ; -0.202 ; -0.202 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; STN_to_sche           ; STN_from_comp ; 4.289  ; 4.289  ; Rise       ; STN_from_comp   ;
; round_t[*]            ; STN_from_comp ; 6.402  ; 6.402  ; Rise       ; STN_from_comp   ;
;  round_t[0]           ; STN_from_comp ; 6.402  ; 6.402  ; Rise       ; STN_from_comp   ;
;  round_t[1]           ; STN_from_comp ; 6.045  ; 6.045  ; Rise       ; STN_from_comp   ;
;  round_t[2]           ; STN_from_comp ; 6.350  ; 6.350  ; Rise       ; STN_from_comp   ;
;  round_t[3]           ; STN_from_comp ; 6.096  ; 6.096  ; Rise       ; STN_from_comp   ;
;  round_t[4]           ; STN_from_comp ; 6.076  ; 6.076  ; Rise       ; STN_from_comp   ;
;  round_t[5]           ; STN_from_comp ; 6.053  ; 6.053  ; Rise       ; STN_from_comp   ;
; STN_to_sche           ; STN_from_comp ; 4.289  ; 4.289  ; Fall       ; STN_from_comp   ;
; Wt_to_comp[*]         ; clk           ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  Wt_to_comp[0]        ; clk           ; 6.363  ; 6.363  ; Rise       ; clk             ;
;  Wt_to_comp[1]        ; clk           ; 6.345  ; 6.345  ; Rise       ; clk             ;
;  Wt_to_comp[2]        ; clk           ; 6.332  ; 6.332  ; Rise       ; clk             ;
;  Wt_to_comp[3]        ; clk           ; 6.574  ; 6.574  ; Rise       ; clk             ;
;  Wt_to_comp[4]        ; clk           ; 7.518  ; 7.518  ; Rise       ; clk             ;
;  Wt_to_comp[5]        ; clk           ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  Wt_to_comp[6]        ; clk           ; 6.593  ; 6.593  ; Rise       ; clk             ;
;  Wt_to_comp[7]        ; clk           ; 6.418  ; 6.418  ; Rise       ; clk             ;
;  Wt_to_comp[8]        ; clk           ; 6.811  ; 6.811  ; Rise       ; clk             ;
;  Wt_to_comp[9]        ; clk           ; 6.337  ; 6.337  ; Rise       ; clk             ;
;  Wt_to_comp[10]       ; clk           ; 6.358  ; 6.358  ; Rise       ; clk             ;
;  Wt_to_comp[11]       ; clk           ; 7.049  ; 7.049  ; Rise       ; clk             ;
;  Wt_to_comp[12]       ; clk           ; 6.574  ; 6.574  ; Rise       ; clk             ;
;  Wt_to_comp[13]       ; clk           ; 6.334  ; 6.334  ; Rise       ; clk             ;
;  Wt_to_comp[14]       ; clk           ; 6.573  ; 6.573  ; Rise       ; clk             ;
;  Wt_to_comp[15]       ; clk           ; 6.790  ; 6.790  ; Rise       ; clk             ;
;  Wt_to_comp[16]       ; clk           ; 6.597  ; 6.597  ; Rise       ; clk             ;
;  Wt_to_comp[17]       ; clk           ; 7.051  ; 7.051  ; Rise       ; clk             ;
;  Wt_to_comp[18]       ; clk           ; 6.599  ; 6.599  ; Rise       ; clk             ;
;  Wt_to_comp[19]       ; clk           ; 6.361  ; 6.361  ; Rise       ; clk             ;
;  Wt_to_comp[20]       ; clk           ; 6.333  ; 6.333  ; Rise       ; clk             ;
;  Wt_to_comp[21]       ; clk           ; 6.786  ; 6.786  ; Rise       ; clk             ;
;  Wt_to_comp[22]       ; clk           ; 6.597  ; 6.597  ; Rise       ; clk             ;
;  Wt_to_comp[23]       ; clk           ; 6.824  ; 6.824  ; Rise       ; clk             ;
;  Wt_to_comp[24]       ; clk           ; 7.191  ; 7.191  ; Rise       ; clk             ;
;  Wt_to_comp[25]       ; clk           ; 6.825  ; 6.825  ; Rise       ; clk             ;
;  Wt_to_comp[26]       ; clk           ; 7.269  ; 7.269  ; Rise       ; clk             ;
;  Wt_to_comp[27]       ; clk           ; 6.372  ; 6.372  ; Rise       ; clk             ;
;  Wt_to_comp[28]       ; clk           ; 7.531  ; 7.531  ; Rise       ; clk             ;
;  Wt_to_comp[29]       ; clk           ; 6.356  ; 6.356  ; Rise       ; clk             ;
;  Wt_to_comp[30]       ; clk           ; 7.722  ; 7.722  ; Rise       ; clk             ;
;  Wt_to_comp[31]       ; clk           ; 6.818  ; 6.818  ; Rise       ; clk             ;
; message_word_addr[*]  ; clk           ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  message_word_addr[0] ; clk           ; 7.580  ; 7.580  ; Rise       ; clk             ;
;  message_word_addr[1] ; clk           ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  message_word_addr[2] ; clk           ; 7.164  ; 7.164  ; Rise       ; clk             ;
;  message_word_addr[3] ; clk           ; 7.601  ; 7.601  ; Rise       ; clk             ;
; message_word_in[*]    ; clk           ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  message_word_in[0]   ; clk           ; 10.484 ; 10.484 ; Rise       ; clk             ;
;  message_word_in[1]   ; clk           ; 10.379 ; 10.379 ; Rise       ; clk             ;
;  message_word_in[2]   ; clk           ; 10.423 ; 10.423 ; Rise       ; clk             ;
;  message_word_in[3]   ; clk           ; 10.607 ; 10.607 ; Rise       ; clk             ;
;  message_word_in[4]   ; clk           ; 10.359 ; 10.359 ; Rise       ; clk             ;
;  message_word_in[5]   ; clk           ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  message_word_in[6]   ; clk           ; 10.402 ; 10.402 ; Rise       ; clk             ;
;  message_word_in[7]   ; clk           ; 10.813 ; 10.813 ; Rise       ; clk             ;
;  message_word_in[8]   ; clk           ; 10.403 ; 10.403 ; Rise       ; clk             ;
;  message_word_in[9]   ; clk           ; 10.385 ; 10.385 ; Rise       ; clk             ;
;  message_word_in[10]  ; clk           ; 11.043 ; 11.043 ; Rise       ; clk             ;
;  message_word_in[11]  ; clk           ; 10.415 ; 10.415 ; Rise       ; clk             ;
;  message_word_in[12]  ; clk           ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  message_word_in[13]  ; clk           ; 10.274 ; 10.274 ; Rise       ; clk             ;
;  message_word_in[14]  ; clk           ; 10.272 ; 10.272 ; Rise       ; clk             ;
;  message_word_in[15]  ; clk           ; 11.046 ; 11.046 ; Rise       ; clk             ;
;  message_word_in[16]  ; clk           ; 10.815 ; 10.815 ; Rise       ; clk             ;
;  message_word_in[17]  ; clk           ; 10.883 ; 10.883 ; Rise       ; clk             ;
;  message_word_in[18]  ; clk           ; 10.761 ; 10.761 ; Rise       ; clk             ;
;  message_word_in[19]  ; clk           ; 10.796 ; 10.796 ; Rise       ; clk             ;
;  message_word_in[20]  ; clk           ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  message_word_in[21]  ; clk           ; 10.109 ; 10.109 ; Rise       ; clk             ;
;  message_word_in[22]  ; clk           ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  message_word_in[23]  ; clk           ; 10.533 ; 10.533 ; Rise       ; clk             ;
;  message_word_in[24]  ; clk           ; 10.420 ; 10.420 ; Rise       ; clk             ;
;  message_word_in[25]  ; clk           ; 10.134 ; 10.134 ; Rise       ; clk             ;
;  message_word_in[26]  ; clk           ; 10.504 ; 10.504 ; Rise       ; clk             ;
;  message_word_in[27]  ; clk           ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  message_word_in[28]  ; clk           ; 10.455 ; 10.455 ; Rise       ; clk             ;
;  message_word_in[29]  ; clk           ; 11.045 ; 11.045 ; Rise       ; clk             ;
;  message_word_in[30]  ; clk           ; 10.573 ; 10.573 ; Rise       ; clk             ;
;  message_word_in[31]  ; clk           ; 10.803 ; 10.803 ; Rise       ; clk             ;
; start_to_comp         ; clk           ; 6.416  ; 6.416  ; Rise       ; clk             ;
; start_to_sche         ; clk           ; 6.359  ; 6.359  ; Rise       ; clk             ;
; wrapper_data_request  ; clk           ; 9.516  ; 9.516  ; Rise       ; clk             ;
; write_enable_in       ; clk           ; 6.609  ; 6.609  ; Rise       ; clk             ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; STN_to_sche           ; STN_from_comp ; 2.294 ; 2.294 ; Rise       ; STN_from_comp   ;
; round_t[*]            ; STN_from_comp ; 3.452 ; 3.452 ; Rise       ; STN_from_comp   ;
;  round_t[0]           ; STN_from_comp ; 3.626 ; 3.626 ; Rise       ; STN_from_comp   ;
;  round_t[1]           ; STN_from_comp ; 3.452 ; 3.452 ; Rise       ; STN_from_comp   ;
;  round_t[2]           ; STN_from_comp ; 3.605 ; 3.605 ; Rise       ; STN_from_comp   ;
;  round_t[3]           ; STN_from_comp ; 3.485 ; 3.485 ; Rise       ; STN_from_comp   ;
;  round_t[4]           ; STN_from_comp ; 3.465 ; 3.465 ; Rise       ; STN_from_comp   ;
;  round_t[5]           ; STN_from_comp ; 3.461 ; 3.461 ; Rise       ; STN_from_comp   ;
; STN_to_sche           ; STN_from_comp ; 2.294 ; 2.294 ; Fall       ; STN_from_comp   ;
; Wt_to_comp[*]         ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[0]        ; clk           ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  Wt_to_comp[1]        ; clk           ; 3.631 ; 3.631 ; Rise       ; clk             ;
;  Wt_to_comp[2]        ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[3]        ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[4]        ; clk           ; 4.168 ; 4.168 ; Rise       ; clk             ;
;  Wt_to_comp[5]        ; clk           ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  Wt_to_comp[6]        ; clk           ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  Wt_to_comp[7]        ; clk           ; 3.681 ; 3.681 ; Rise       ; clk             ;
;  Wt_to_comp[8]        ; clk           ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  Wt_to_comp[9]        ; clk           ; 3.622 ; 3.622 ; Rise       ; clk             ;
;  Wt_to_comp[10]       ; clk           ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  Wt_to_comp[11]       ; clk           ; 3.956 ; 3.956 ; Rise       ; clk             ;
;  Wt_to_comp[12]       ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[13]       ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[14]       ; clk           ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  Wt_to_comp[15]       ; clk           ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  Wt_to_comp[16]       ; clk           ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  Wt_to_comp[17]       ; clk           ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  Wt_to_comp[18]       ; clk           ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  Wt_to_comp[19]       ; clk           ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  Wt_to_comp[20]       ; clk           ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  Wt_to_comp[21]       ; clk           ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  Wt_to_comp[22]       ; clk           ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  Wt_to_comp[23]       ; clk           ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  Wt_to_comp[24]       ; clk           ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  Wt_to_comp[25]       ; clk           ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  Wt_to_comp[26]       ; clk           ; 4.046 ; 4.046 ; Rise       ; clk             ;
;  Wt_to_comp[27]       ; clk           ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  Wt_to_comp[28]       ; clk           ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  Wt_to_comp[29]       ; clk           ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  Wt_to_comp[30]       ; clk           ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  Wt_to_comp[31]       ; clk           ; 3.842 ; 3.842 ; Rise       ; clk             ;
; message_word_addr[*]  ; clk           ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  message_word_addr[0] ; clk           ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  message_word_addr[1] ; clk           ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  message_word_addr[2] ; clk           ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  message_word_addr[3] ; clk           ; 4.035 ; 4.035 ; Rise       ; clk             ;
; message_word_in[*]    ; clk           ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  message_word_in[0]   ; clk           ; 5.619 ; 5.619 ; Rise       ; clk             ;
;  message_word_in[1]   ; clk           ; 5.553 ; 5.553 ; Rise       ; clk             ;
;  message_word_in[2]   ; clk           ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  message_word_in[3]   ; clk           ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  message_word_in[4]   ; clk           ; 5.538 ; 5.538 ; Rise       ; clk             ;
;  message_word_in[5]   ; clk           ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  message_word_in[6]   ; clk           ; 5.573 ; 5.573 ; Rise       ; clk             ;
;  message_word_in[7]   ; clk           ; 5.805 ; 5.805 ; Rise       ; clk             ;
;  message_word_in[8]   ; clk           ; 5.574 ; 5.574 ; Rise       ; clk             ;
;  message_word_in[9]   ; clk           ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  message_word_in[10]  ; clk           ; 5.914 ; 5.914 ; Rise       ; clk             ;
;  message_word_in[11]  ; clk           ; 5.584 ; 5.584 ; Rise       ; clk             ;
;  message_word_in[12]  ; clk           ; 5.675 ; 5.675 ; Rise       ; clk             ;
;  message_word_in[13]  ; clk           ; 5.517 ; 5.517 ; Rise       ; clk             ;
;  message_word_in[14]  ; clk           ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  message_word_in[15]  ; clk           ; 5.918 ; 5.918 ; Rise       ; clk             ;
;  message_word_in[16]  ; clk           ; 5.809 ; 5.809 ; Rise       ; clk             ;
;  message_word_in[17]  ; clk           ; 5.820 ; 5.820 ; Rise       ; clk             ;
;  message_word_in[18]  ; clk           ; 5.736 ; 5.736 ; Rise       ; clk             ;
;  message_word_in[19]  ; clk           ; 5.795 ; 5.795 ; Rise       ; clk             ;
;  message_word_in[20]  ; clk           ; 5.600 ; 5.600 ; Rise       ; clk             ;
;  message_word_in[21]  ; clk           ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  message_word_in[22]  ; clk           ; 5.937 ; 5.937 ; Rise       ; clk             ;
;  message_word_in[23]  ; clk           ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  message_word_in[24]  ; clk           ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  message_word_in[25]  ; clk           ; 5.465 ; 5.465 ; Rise       ; clk             ;
;  message_word_in[26]  ; clk           ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  message_word_in[27]  ; clk           ; 5.563 ; 5.563 ; Rise       ; clk             ;
;  message_word_in[28]  ; clk           ; 5.588 ; 5.588 ; Rise       ; clk             ;
;  message_word_in[29]  ; clk           ; 5.917 ; 5.917 ; Rise       ; clk             ;
;  message_word_in[30]  ; clk           ; 5.649 ; 5.649 ; Rise       ; clk             ;
;  message_word_in[31]  ; clk           ; 5.764 ; 5.764 ; Rise       ; clk             ;
; start_to_comp         ; clk           ; 3.679 ; 3.679 ; Rise       ; clk             ;
; start_to_sche         ; clk           ; 3.639 ; 3.639 ; Rise       ; clk             ;
; wrapper_data_request  ; clk           ; 5.153 ; 5.153 ; Rise       ; clk             ;
; write_enable_in       ; clk           ; 3.765 ; 3.765 ; Rise       ; clk             ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Progagation Delay                                                  ;
+--------------------+---------------------+-------+----+----+-------+
; Input Port         ; Output Port         ; RR    ; RF ; FR ; FF    ;
+--------------------+---------------------+-------+----+----+-------+
; wrapper_data[0]    ; message_word_in[0]  ; 9.287 ;    ;    ; 9.287 ;
; wrapper_data[1]    ; message_word_in[1]  ; 9.449 ;    ;    ; 9.449 ;
; wrapper_data[2]    ; message_word_in[2]  ; 9.427 ;    ;    ; 9.427 ;
; wrapper_data[3]    ; message_word_in[3]  ; 9.607 ;    ;    ; 9.607 ;
; wrapper_data[4]    ; message_word_in[4]  ; 9.385 ;    ;    ; 9.385 ;
; wrapper_data[5]    ; message_word_in[5]  ; 8.501 ;    ;    ; 8.501 ;
; wrapper_data[6]    ; message_word_in[6]  ; 9.429 ;    ;    ; 9.429 ;
; wrapper_data[7]    ; message_word_in[7]  ; 9.201 ;    ;    ; 9.201 ;
; wrapper_data[8]    ; message_word_in[8]  ; 9.453 ;    ;    ; 9.453 ;
; wrapper_data[9]    ; message_word_in[9]  ; 9.122 ;    ;    ; 9.122 ;
; wrapper_data[10]   ; message_word_in[10] ; 9.384 ;    ;    ; 9.384 ;
; wrapper_data[11]   ; message_word_in[11] ; 9.429 ;    ;    ; 9.429 ;
; wrapper_data[12]   ; message_word_in[12] ; 9.327 ;    ;    ; 9.327 ;
; wrapper_data[13]   ; message_word_in[13] ; 8.972 ;    ;    ; 8.972 ;
; wrapper_data[14]   ; message_word_in[14] ; 9.023 ;    ;    ; 9.023 ;
; wrapper_data[15]   ; message_word_in[15] ; 9.814 ;    ;    ; 9.814 ;
; wrapper_data[16]   ; message_word_in[16] ; 9.149 ;    ;    ; 9.149 ;
; wrapper_data[17]   ; message_word_in[17] ; 9.282 ;    ;    ; 9.282 ;
; wrapper_data[18]   ; message_word_in[18] ; 8.853 ;    ;    ; 8.853 ;
; wrapper_data[19]   ; message_word_in[19] ; 9.601 ;    ;    ; 9.601 ;
; wrapper_data[20]   ; message_word_in[20] ; 9.464 ;    ;    ; 9.464 ;
; wrapper_data[21]   ; message_word_in[21] ; 9.108 ;    ;    ; 9.108 ;
; wrapper_data[22]   ; message_word_in[22] ; 9.734 ;    ;    ; 9.734 ;
; wrapper_data[23]   ; message_word_in[23] ; 9.540 ;    ;    ; 9.540 ;
; wrapper_data[24]   ; message_word_in[24] ; 9.483 ;    ;    ; 9.483 ;
; wrapper_data[25]   ; message_word_in[25] ; 9.186 ;    ;    ; 9.186 ;
; wrapper_data[26]   ; message_word_in[26] ; 9.315 ;    ;    ; 9.315 ;
; wrapper_data[27]   ; message_word_in[27] ; 9.484 ;    ;    ; 9.484 ;
; wrapper_data[28]   ; message_word_in[28] ; 8.871 ;    ;    ; 8.871 ;
; wrapper_data[29]   ; message_word_in[29] ; 9.684 ;    ;    ; 9.684 ;
; wrapper_data[30]   ; message_word_in[30] ; 9.622 ;    ;    ; 9.622 ;
; wrapper_data[31]   ; message_word_in[31] ; 8.868 ;    ;    ; 8.868 ;
; wrapper_data_valid ; message_word_in[0]  ; 6.688 ;    ;    ; 6.688 ;
; wrapper_data_valid ; message_word_in[1]  ; 6.340 ;    ;    ; 6.340 ;
; wrapper_data_valid ; message_word_in[2]  ; 6.361 ;    ;    ; 6.361 ;
; wrapper_data_valid ; message_word_in[3]  ; 6.557 ;    ;    ; 6.557 ;
; wrapper_data_valid ; message_word_in[4]  ; 6.332 ;    ;    ; 6.332 ;
; wrapper_data_valid ; message_word_in[5]  ; 6.372 ;    ;    ; 6.372 ;
; wrapper_data_valid ; message_word_in[6]  ; 6.340 ;    ;    ; 6.340 ;
; wrapper_data_valid ; message_word_in[7]  ; 6.751 ;    ;    ; 6.751 ;
; wrapper_data_valid ; message_word_in[8]  ; 6.352 ;    ;    ; 6.352 ;
; wrapper_data_valid ; message_word_in[9]  ; 6.358 ;    ;    ; 6.358 ;
; wrapper_data_valid ; message_word_in[10] ; 6.976 ;    ;    ; 6.976 ;
; wrapper_data_valid ; message_word_in[11] ; 6.357 ;    ;    ; 6.357 ;
; wrapper_data_valid ; message_word_in[12] ; 6.767 ;    ;    ; 6.767 ;
; wrapper_data_valid ; message_word_in[13] ; 6.064 ;    ;    ; 6.064 ;
; wrapper_data_valid ; message_word_in[14] ; 6.083 ;    ;    ; 6.083 ;
; wrapper_data_valid ; message_word_in[15] ; 6.991 ;    ;    ; 6.991 ;
; wrapper_data_valid ; message_word_in[16] ; 6.761 ;    ;    ; 6.761 ;
; wrapper_data_valid ; message_word_in[17] ; 6.821 ;    ;    ; 6.821 ;
; wrapper_data_valid ; message_word_in[18] ; 6.694 ;    ;    ; 6.694 ;
; wrapper_data_valid ; message_word_in[19] ; 7.019 ;    ;    ; 7.019 ;
; wrapper_data_valid ; message_word_in[20] ; 6.373 ;    ;    ; 6.373 ;
; wrapper_data_valid ; message_word_in[21] ; 6.088 ;    ;    ; 6.088 ;
; wrapper_data_valid ; message_word_in[22] ; 7.022 ;    ;    ; 7.022 ;
; wrapper_data_valid ; message_word_in[23] ; 6.737 ;    ;    ; 6.737 ;
; wrapper_data_valid ; message_word_in[24] ; 6.400 ;    ;    ; 6.400 ;
; wrapper_data_valid ; message_word_in[25] ; 6.089 ;    ;    ; 6.089 ;
; wrapper_data_valid ; message_word_in[26] ; 6.727 ;    ;    ; 6.727 ;
; wrapper_data_valid ; message_word_in[27] ; 6.355 ;    ;    ; 6.355 ;
; wrapper_data_valid ; message_word_in[28] ; 6.399 ;    ;    ; 6.399 ;
; wrapper_data_valid ; message_word_in[29] ; 6.989 ;    ;    ; 6.989 ;
; wrapper_data_valid ; message_word_in[30] ; 6.539 ;    ;    ; 6.539 ;
; wrapper_data_valid ; message_word_in[31] ; 6.748 ;    ;    ; 6.748 ;
+--------------------+---------------------+-------+----+----+-------+


+--------------------------------------------------------------------+
; Minimum Progagation Delay                                          ;
+--------------------+---------------------+-------+----+----+-------+
; Input Port         ; Output Port         ; RR    ; RF ; FR ; FF    ;
+--------------------+---------------------+-------+----+----+-------+
; wrapper_data[0]    ; message_word_in[0]  ; 5.254 ;    ;    ; 5.254 ;
; wrapper_data[1]    ; message_word_in[1]  ; 5.275 ;    ;    ; 5.275 ;
; wrapper_data[2]    ; message_word_in[2]  ; 5.271 ;    ;    ; 5.271 ;
; wrapper_data[3]    ; message_word_in[3]  ; 5.348 ;    ;    ; 5.348 ;
; wrapper_data[4]    ; message_word_in[4]  ; 5.242 ;    ;    ; 5.242 ;
; wrapper_data[5]    ; message_word_in[5]  ; 4.818 ;    ;    ; 4.818 ;
; wrapper_data[6]    ; message_word_in[6]  ; 5.271 ;    ;    ; 5.271 ;
; wrapper_data[7]    ; message_word_in[7]  ; 5.215 ;    ;    ; 5.215 ;
; wrapper_data[8]    ; message_word_in[8]  ; 5.302 ;    ;    ; 5.302 ;
; wrapper_data[9]    ; message_word_in[9]  ; 5.132 ;    ;    ; 5.132 ;
; wrapper_data[10]   ; message_word_in[10] ; 5.308 ;    ;    ; 5.308 ;
; wrapper_data[11]   ; message_word_in[11] ; 5.275 ;    ;    ; 5.275 ;
; wrapper_data[12]   ; message_word_in[12] ; 5.312 ;    ;    ; 5.312 ;
; wrapper_data[13]   ; message_word_in[13] ; 5.056 ;    ;    ; 5.056 ;
; wrapper_data[14]   ; message_word_in[14] ; 5.100 ;    ;    ; 5.100 ;
; wrapper_data[15]   ; message_word_in[15] ; 5.498 ;    ;    ; 5.498 ;
; wrapper_data[16]   ; message_word_in[16] ; 5.202 ;    ;    ; 5.202 ;
; wrapper_data[17]   ; message_word_in[17] ; 5.247 ;    ;    ; 5.247 ;
; wrapper_data[18]   ; message_word_in[18] ; 5.014 ;    ;    ; 5.014 ;
; wrapper_data[19]   ; message_word_in[19] ; 5.432 ;    ;    ; 5.432 ;
; wrapper_data[20]   ; message_word_in[20] ; 5.294 ;    ;    ; 5.294 ;
; wrapper_data[21]   ; message_word_in[21] ; 5.119 ;    ;    ; 5.119 ;
; wrapper_data[22]   ; message_word_in[22] ; 5.448 ;    ;    ; 5.448 ;
; wrapper_data[23]   ; message_word_in[23] ; 5.391 ;    ;    ; 5.391 ;
; wrapper_data[24]   ; message_word_in[24] ; 5.328 ;    ;    ; 5.328 ;
; wrapper_data[25]   ; message_word_in[25] ; 5.173 ;    ;    ; 5.173 ;
; wrapper_data[26]   ; message_word_in[26] ; 5.234 ;    ;    ; 5.234 ;
; wrapper_data[27]   ; message_word_in[27] ; 5.305 ;    ;    ; 5.305 ;
; wrapper_data[28]   ; message_word_in[28] ; 5.026 ;    ;    ; 5.026 ;
; wrapper_data[29]   ; message_word_in[29] ; 5.427 ;    ;    ; 5.427 ;
; wrapper_data[30]   ; message_word_in[30] ; 5.356 ;    ;    ; 5.356 ;
; wrapper_data[31]   ; message_word_in[31] ; 5.013 ;    ;    ; 5.013 ;
; wrapper_data_valid ; message_word_in[0]  ; 3.472 ;    ;    ; 3.472 ;
; wrapper_data_valid ; message_word_in[1]  ; 3.287 ;    ;    ; 3.287 ;
; wrapper_data_valid ; message_word_in[2]  ; 3.306 ;    ;    ; 3.306 ;
; wrapper_data_valid ; message_word_in[3]  ; 3.391 ;    ;    ; 3.391 ;
; wrapper_data_valid ; message_word_in[4]  ; 3.281 ;    ;    ; 3.281 ;
; wrapper_data_valid ; message_word_in[5]  ; 3.294 ;    ;    ; 3.294 ;
; wrapper_data_valid ; message_word_in[6]  ; 3.286 ;    ;    ; 3.286 ;
; wrapper_data_valid ; message_word_in[7]  ; 3.531 ;    ;    ; 3.531 ;
; wrapper_data_valid ; message_word_in[8]  ; 3.295 ;    ;    ; 3.295 ;
; wrapper_data_valid ; message_word_in[9]  ; 3.303 ;    ;    ; 3.303 ;
; wrapper_data_valid ; message_word_in[10] ; 3.638 ;    ;    ; 3.638 ;
; wrapper_data_valid ; message_word_in[11] ; 3.301 ;    ;    ; 3.301 ;
; wrapper_data_valid ; message_word_in[12] ; 3.542 ;    ;    ; 3.542 ;
; wrapper_data_valid ; message_word_in[13] ; 3.169 ;    ;    ; 3.169 ;
; wrapper_data_valid ; message_word_in[14] ; 3.184 ;    ;    ; 3.184 ;
; wrapper_data_valid ; message_word_in[15] ; 3.650 ;    ;    ; 3.650 ;
; wrapper_data_valid ; message_word_in[16] ; 3.541 ;    ;    ; 3.541 ;
; wrapper_data_valid ; message_word_in[17] ; 3.548 ;    ;    ; 3.548 ;
; wrapper_data_valid ; message_word_in[18] ; 3.458 ;    ;    ; 3.458 ;
; wrapper_data_valid ; message_word_in[19] ; 3.664 ;    ;    ; 3.664 ;
; wrapper_data_valid ; message_word_in[20] ; 3.317 ;    ;    ; 3.317 ;
; wrapper_data_valid ; message_word_in[21] ; 3.195 ;    ;    ; 3.195 ;
; wrapper_data_valid ; message_word_in[22] ; 3.668 ;    ;    ; 3.668 ;
; wrapper_data_valid ; message_word_in[23] ; 3.523 ;    ;    ; 3.523 ;
; wrapper_data_valid ; message_word_in[24] ; 3.342 ;    ;    ; 3.342 ;
; wrapper_data_valid ; message_word_in[25] ; 3.192 ;    ;    ; 3.192 ;
; wrapper_data_valid ; message_word_in[26] ; 3.461 ;    ;    ; 3.461 ;
; wrapper_data_valid ; message_word_in[27] ; 3.300 ;    ;    ; 3.300 ;
; wrapper_data_valid ; message_word_in[28] ; 3.320 ;    ;    ; 3.320 ;
; wrapper_data_valid ; message_word_in[29] ; 3.648 ;    ;    ; 3.648 ;
; wrapper_data_valid ; message_word_in[30] ; 3.386 ;    ;    ; 3.386 ;
; wrapper_data_valid ; message_word_in[31] ; 3.496 ;    ;    ; 3.496 ;
+--------------------+---------------------+-------+----+----+-------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk           ; clk           ; 71       ; 0        ; 0        ; 0        ;
; STN_from_comp ; STN_from_comp ; 21       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk           ; clk           ; 71       ; 0        ; 0        ; 0        ;
; STN_from_comp ; STN_from_comp ; 21       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 68    ; 68   ;
; Unconstrained Input Port Paths  ; 158   ; 158  ;
; Unconstrained Output Ports      ; 79    ; 79   ;
; Unconstrained Output Port Paths ; 147   ; 147  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 14 15:43:25 2025
Info: Command: quartus_sta sha256_optimizePowerArea -c sha256_optimizePowerArea
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sha256_optimizePowerArea.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name STN_from_comp STN_from_comp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.876
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.876       -31.328 clk 
    Info (332119):    -0.667        -2.309 STN_from_comp 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 STN_from_comp 
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clk 
    Info (332119):    -1.380        -7.380 STN_from_comp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.060
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.060         0.000 clk 
    Info (332119):     0.264         0.000 STN_from_comp 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 STN_from_comp 
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clk 
    Info (332119):    -1.380        -7.380 STN_from_comp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4625 megabytes
    Info: Processing ended: Wed May 14 15:43:26 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


