TimeQuest Timing Analyzer report for main
Mon Mar 16 17:12:29 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_main'
 12. Slow Model Setup: 'KEY3'
 13. Slow Model Setup: 'clk_rom'
 14. Slow Model Hold: 'KEY3'
 15. Slow Model Hold: 'clk_main'
 16. Slow Model Hold: 'clk_rom'
 17. Slow Model Recovery: 'clk_main'
 18. Slow Model Removal: 'clk_main'
 19. Slow Model Minimum Pulse Width: 'clk_main'
 20. Slow Model Minimum Pulse Width: 'clk_rom'
 21. Slow Model Minimum Pulse Width: 'KEY3'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'clk_main'
 32. Fast Model Setup: 'KEY3'
 33. Fast Model Setup: 'clk_rom'
 34. Fast Model Hold: 'KEY3'
 35. Fast Model Hold: 'clk_main'
 36. Fast Model Hold: 'clk_rom'
 37. Fast Model Recovery: 'clk_main'
 38. Fast Model Removal: 'clk_main'
 39. Fast Model Minimum Pulse Width: 'clk_main'
 40. Fast Model Minimum Pulse Width: 'clk_rom'
 41. Fast Model Minimum Pulse Width: 'KEY3'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; main                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_main   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_main } ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom }  ;
; KEY3       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY3 }     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                    ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 329.27 MHz  ; 200.0 MHz       ; clk_main   ; limit due to high minimum pulse width violation (tch)         ;
; 1199.04 MHz ; 420.17 MHz      ; KEY3       ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -3.635 ; -99.653       ;
; KEY3     ; -1.459 ; -6.831        ;
; clk_rom  ; -0.210 ; -0.210        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; KEY3     ; -0.952 ; -8.037        ;
; clk_main ; 0.391  ; 0.000         ;
; clk_rom  ; 0.686  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.279 ; -2.844        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.468 ; -0.468        ;
+----------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -2.000 ; -149.380           ;
; clk_rom  ; -1.423 ; -18.456            ;
; KEY3     ; -1.380 ; -1.380             ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_main'                                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.635 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.608      ;
; -3.635 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.608      ;
; -3.635 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.608      ;
; -3.635 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.608      ;
; -3.635 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.608      ;
; -3.635 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.608      ;
; -3.390 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.363      ;
; -3.390 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.363      ;
; -3.390 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.363      ;
; -3.390 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.363      ;
; -3.390 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.363      ;
; -3.390 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.363      ;
; -3.385 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.358      ;
; -3.385 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.358      ;
; -3.385 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.358      ;
; -3.385 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.358      ;
; -3.385 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.358      ;
; -3.385 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.358      ;
; -3.373 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.346      ;
; -3.373 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.346      ;
; -3.373 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.346      ;
; -3.373 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.346      ;
; -3.373 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.346      ;
; -3.373 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.346      ;
; -3.370 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.343      ;
; -3.370 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.343      ;
; -3.370 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.343      ;
; -3.370 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.343      ;
; -3.370 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.343      ;
; -3.370 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.343      ;
; -3.368 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.341      ;
; -3.368 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.341      ;
; -3.368 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.341      ;
; -3.368 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.341      ;
; -3.368 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.341      ;
; -3.368 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.341      ;
; -3.140 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.113      ;
; -3.140 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.113      ;
; -3.140 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.113      ;
; -3.140 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.113      ;
; -3.140 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.113      ;
; -3.140 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.113      ;
; -3.136 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.109      ;
; -3.136 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.109      ;
; -3.136 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.109      ;
; -3.136 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.109      ;
; -3.136 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.109      ;
; -3.136 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.109      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.134 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.107      ;
; -3.132 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.105      ;
; -3.132 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.105      ;
; -3.132 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.105      ;
; -3.132 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.105      ;
; -3.132 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.105      ;
; -3.132 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.105      ;
; -3.131 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.104      ;
; -3.131 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.104      ;
; -3.131 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.104      ;
; -3.131 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.104      ;
; -3.131 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.104      ;
; -3.131 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.104      ;
; -3.129 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.102      ;
; -3.129 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.102      ;
; -3.129 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.102      ;
; -3.129 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.102      ;
; -3.129 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.102      ;
; -3.129 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.008      ; 4.102      ;
; -2.037 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 1.000        ; -0.775     ; 2.227      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.025     ; 2.854      ;
; -1.856 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.775     ; 2.046      ;
; -1.835 ; fifo:FILA|mde_b:MOORE|y_next.init_524                                                                                        ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ; KEY3         ; clk_main    ; 0.500        ; -1.888     ; 0.483      ;
; -1.703 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.725      ;
; -1.659 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.681      ;
; -1.640 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 1.000        ; 0.057      ; 2.662      ;
; -1.613 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 1.000        ; -0.775     ; 1.803      ;
; -1.612 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 1.000        ; -0.775     ; 1.802      ;
; -1.608 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 1.000        ; -0.775     ; 1.798      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY3'                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.459 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.856      ;
; -1.428 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.825      ;
; -1.275 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.672      ;
; -1.197 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.594      ;
; -1.171 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.568      ;
; -1.143 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.540      ;
; -1.116 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; clk_main     ; KEY3        ; 0.500        ; 1.081      ; 1.563      ;
; -1.043 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 1.199      ; 1.609      ;
; -1.021 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.418      ;
; -1.020 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.397      ;
; -0.903 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.280      ;
; -0.899 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 2.296      ;
; -0.877 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.254      ;
; -0.843 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.580      ;
; -0.828 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.097      ;
; -0.812 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.549      ;
; -0.784 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; clk_main     ; KEY3        ; 0.500        ; 1.196      ; 1.541      ;
; -0.768 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.145      ;
; -0.767 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.144      ;
; -0.736 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.113      ;
; -0.727 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 2.104      ;
; -0.715 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; 0.500        ; 1.889      ; 1.985      ;
; -0.659 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.396      ;
; -0.617 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.031      ; 2.015      ;
; -0.605 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 1.982      ;
; -0.594 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.031      ; 1.992      ;
; -0.583 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 1.960      ;
; -0.581 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.318      ;
; -0.560 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.914      ; 2.298      ;
; -0.555 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.292      ;
; -0.527 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.264      ;
; -0.497 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.889      ; 1.875      ;
; -0.463 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; clk_main     ; KEY3        ; 0.500        ; 1.886      ; 2.176      ;
; -0.451 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 1.888      ; 1.828      ;
; -0.426 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.031      ; 1.824      ;
; -0.405 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.142      ;
; -0.382 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 2.030      ; 1.779      ;
; -0.318 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; clk_main     ; KEY3        ; 0.500        ; 1.875      ; 2.024      ;
; -0.283 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.913      ; 2.020      ;
; -0.006 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 1.914      ; 1.744      ;
; 0.083  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; 0.500        ; 4.609      ; 3.892      ;
; 0.211  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; 0.500        ; 4.727      ; 3.883      ;
; 0.333  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; 0.500        ; 4.585      ; 3.633      ;
; 0.352  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; 0.500        ; 4.585      ; 3.722      ;
; 0.423  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; 0.500        ; 4.724      ; 3.862      ;
; 0.566  ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ; clk_main     ; KEY3        ; 0.500        ; 1.915      ; 0.839      ;
; 0.583  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; 1.000        ; 4.609      ; 3.892      ;
; 0.608  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; 0.500        ; 4.571      ; 3.794      ;
; 0.684  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; 0.500        ; 4.583      ; 3.726      ;
; 0.711  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; 1.000        ; 4.727      ; 3.883      ;
; 0.736  ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ; clk_main     ; KEY3        ; 0.500        ; 2.029      ; 0.855      ;
; 0.739  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; 0.500        ; 4.610      ; 3.695      ;
; 0.833  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; 1.000        ; 4.585      ; 3.633      ;
; 0.852  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; 1.000        ; 4.585      ; 3.722      ;
; 0.923  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; 1.000        ; 4.724      ; 3.862      ;
; 1.108  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; 1.000        ; 4.571      ; 3.794      ;
; 1.184  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; 1.000        ; 4.583      ; 3.726      ;
; 1.239  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; 1.000        ; 4.610      ; 3.695      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.210 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_rom     ; 1.000        ; 0.054      ; 1.229      ;
; 0.035  ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_rom     ; 1.000        ; 0.054      ; 0.984      ;
; 0.037  ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_rom     ; 1.000        ; 0.054      ; 0.982      ;
; 0.042  ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_rom     ; 1.000        ; 0.054      ; 0.977      ;
; 0.043  ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_rom     ; 1.000        ; 0.054      ; 0.976      ;
; 0.045  ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_rom     ; 1.000        ; 0.054      ; 0.974      ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY3'                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.952 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; 0.000        ; 4.585      ; 3.633      ;
; -0.915 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; 0.000        ; 4.610      ; 3.695      ;
; -0.863 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; 0.000        ; 4.585      ; 3.722      ;
; -0.862 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; 0.000        ; 4.724      ; 3.862      ;
; -0.857 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; 0.000        ; 4.583      ; 3.726      ;
; -0.844 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; 0.000        ; 4.727      ; 3.883      ;
; -0.777 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; 0.000        ; 4.571      ; 3.794      ;
; -0.717 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; 0.000        ; 4.609      ; 3.892      ;
; -0.674 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ; clk_main     ; KEY3        ; -0.500       ; 2.029      ; 0.855      ;
; -0.576 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ; clk_main     ; KEY3        ; -0.500       ; 1.915      ; 0.839      ;
; -0.452 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; -0.500       ; 4.585      ; 3.633      ;
; -0.415 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; -0.500       ; 4.610      ; 3.695      ;
; -0.363 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; -0.500       ; 4.585      ; 3.722      ;
; -0.362 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; -0.500       ; 4.724      ; 3.862      ;
; -0.357 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; -0.500       ; 4.583      ; 3.726      ;
; -0.344 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; -0.500       ; 4.727      ; 3.883      ;
; -0.277 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; -0.500       ; 4.571      ; 3.794      ;
; -0.217 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; -0.500       ; 4.609      ; 3.892      ;
; 0.249  ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 1.779      ;
; 0.293  ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.031      ; 1.824      ;
; 0.330  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.914      ; 1.744      ;
; 0.440  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 1.828      ;
; 0.461  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.031      ; 1.992      ;
; 0.484  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.031      ; 2.015      ;
; 0.486  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.889      ; 1.875      ;
; 0.572  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 1.960      ;
; 0.594  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 1.982      ;
; 0.596  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; -0.500       ; 1.889      ; 1.985      ;
; 0.607  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.020      ;
; 0.649  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; clk_main     ; KEY3        ; -0.500       ; 1.875      ; 2.024      ;
; 0.709  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.097      ;
; 0.716  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.104      ;
; 0.725  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.113      ;
; 0.729  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.142      ;
; 0.756  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.144      ;
; 0.757  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.145      ;
; 0.766  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.296      ;
; 0.790  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; clk_main     ; KEY3        ; -0.500       ; 1.886      ; 2.176      ;
; 0.845  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; clk_main     ; KEY3        ; -0.500       ; 1.196      ; 1.541      ;
; 0.851  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.264      ;
; 0.866  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.254      ;
; 0.879  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.292      ;
; 0.884  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.914      ; 2.298      ;
; 0.888  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.418      ;
; 0.892  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.280      ;
; 0.905  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.318      ;
; 0.910  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 1.199      ; 1.609      ;
; 0.982  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; clk_main     ; KEY3        ; -0.500       ; 1.081      ; 1.563      ;
; 0.983  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.396      ;
; 1.009  ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 1.888      ; 2.397      ;
; 1.010  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.540      ;
; 1.038  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.568      ;
; 1.064  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.594      ;
; 1.136  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.549      ;
; 1.142  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.672      ;
; 1.167  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 1.913      ; 2.580      ;
; 1.295  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.825      ;
; 1.326  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 2.030      ; 2.856      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_main'                                                                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                   ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.657      ;
; 0.539 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.805      ;
; 0.822 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.088      ;
; 0.824 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.090      ;
; 0.850 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.116      ;
; 0.894 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.160      ;
; 0.897 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.163      ;
; 0.960 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.226      ;
; 0.961 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.227      ;
; 0.963 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.229      ;
; 0.964 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.230      ;
; 0.989 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.255      ;
; 1.097 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.363      ;
; 1.100 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.366      ;
; 1.101 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.367      ;
; 1.141 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.407      ;
; 1.220 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.486      ;
; 1.223 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                    ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.490      ;
; 1.245 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.511      ;
; 1.251 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.517      ;
; 1.254 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                    ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.520      ;
; 1.255 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                    ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.522      ;
; 1.336 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.603      ;
; 1.343 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.610      ;
; 1.448 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.714      ;
; 1.455 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.722      ;
; 1.456 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.723      ;
; 1.458 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.725      ;
; 1.471 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.738      ;
; 1.517 ; fifo:FILA|mde_b:MOORE|y_next.waiit_455                                                                                      ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -1.199     ; 0.084      ;
; 1.531 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                            ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.797      ;
; 1.651 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.918      ;
; 1.656 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                          ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.946      ;
; 1.658 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 1.925      ;
; 1.675 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                          ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.965      ;
; 1.677 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 1.967      ;
; 1.699 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.965      ;
; 1.706 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.972      ;
; 1.779 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.046      ;
; 1.787 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.054      ;
; 1.811 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.101      ;
; 1.825 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.091      ;
; 1.825 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                          ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.115      ;
; 1.827 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                    ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.093      ;
; 1.827 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.117      ;
; 1.830 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.097      ;
; 1.838 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.104      ;
; 1.905 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                            ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.195      ;
; 1.910 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                    ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.176      ;
; 1.913 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 2.180      ;
; 1.942 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.233      ;
; 1.946 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.237      ;
; 1.947 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.238      ;
; 1.961 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.252      ;
; 1.965 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.256      ;
; 1.966 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.257      ;
; 1.972 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                          ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 2.238      ;
; 2.005 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.296      ;
; 2.009 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.300      ;
; 2.010 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.301      ;
; 2.025 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                          ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.056      ; 2.315      ;
; 2.190 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.481      ;
; 2.192 ; fifo:FILA|mde_b:MOORE|y_next.readFull_317                                                                                   ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -1.874     ; 0.084      ;
; 2.205 ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478                                                                                    ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -1.887     ; 0.084      ;
; 2.206 ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501                                                                                     ; fifo:FILA|mde_b:MOORE|y_present.waitMT                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -1.888     ; 0.084      ;
; 2.209 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.500      ;
; 2.231 ; fifo:FILA|mde_b:MOORE|y_next.reead_386                                                                                      ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -1.913     ; 0.084      ;
; 2.232 ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340                                                                                   ; fifo:FILA|mde_b:MOORE|y_present.waitFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -1.914     ; 0.084      ;
; 2.233 ; fifo:FILA|mde_b:MOORE|y_next.reead2_363                                                                                     ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -1.915     ; 0.084      ;
; 2.253 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.544      ;
; 2.339 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; -0.775     ; 1.798      ;
; 2.343 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; -0.775     ; 1.802      ;
; 2.344 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; -0.775     ; 1.803      ;
; 2.346 ; fifo:FILA|mde_b:MOORE|y_next.wriite_432                                                                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -2.028     ; 0.084      ;
; 2.347 ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409                                                                                    ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -2.029     ; 0.084      ;
; 2.371 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.662      ;
; 2.390 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.681      ;
; 2.434 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.057      ; 2.725      ;
; 2.587 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; -0.775     ; 2.046      ;
; 2.605 ; fifo:FILA|mde_b:MOORE|y_next.init_524                                                                                       ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ; KEY3         ; clk_main    ; -0.500       ; -1.888     ; 0.483      ;
; 2.645 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_main     ; clk_main    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_main     ; clk_main    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_main     ; clk_main    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_main     ; clk_main    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_main     ; clk_main    ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_main     ; clk_main    ; 0.000        ; -0.025     ; 2.854      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.686 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_rom     ; 0.000        ; 0.054      ; 0.974      ;
; 0.688 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_rom     ; 0.000        ; 0.054      ; 0.976      ;
; 0.689 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_rom     ; 0.000        ; 0.054      ; 0.977      ;
; 0.694 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_rom     ; 0.000        ; 0.054      ; 0.982      ;
; 0.696 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_rom     ; 0.000        ; 0.054      ; 0.984      ;
; 0.941 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_rom     ; 0.000        ; 0.054      ; 1.229      ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_main'                                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 1.315      ;
; -0.094 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.500        ; 2.696      ; 3.326      ;
; -0.094 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.500        ; 2.696      ; 3.326      ;
; -0.094 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.500        ; 2.696      ; 3.326      ;
; -0.090 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.500        ; 2.696      ; 3.322      ;
; -0.090 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.500        ; 2.696      ; 3.322      ;
; -0.090 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.500        ; 2.696      ; 3.322      ;
; -0.010 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.690      ; 3.236      ;
; -0.010 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.690      ; 3.236      ;
; -0.010 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.690      ; 3.236      ;
; -0.010 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.690      ; 3.236      ;
; -0.010 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.690      ; 3.236      ;
; -0.010 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 2.690      ; 3.236      ;
; 0.050  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.183      ;
; 0.050  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.183      ;
; 0.057  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.500        ; 2.697      ; 3.176      ;
; 0.406  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 1.000        ; 2.696      ; 3.326      ;
; 0.406  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 1.000        ; 2.696      ; 3.326      ;
; 0.406  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 1.000        ; 2.696      ; 3.326      ;
; 0.410  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 1.000        ; 2.696      ; 3.322      ;
; 0.410  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 1.000        ; 2.696      ; 3.322      ;
; 0.410  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 1.000        ; 2.696      ; 3.322      ;
; 0.490  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.690      ; 3.236      ;
; 0.490  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.690      ; 3.236      ;
; 0.490  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.690      ; 3.236      ;
; 0.490  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.690      ; 3.236      ;
; 0.490  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.690      ; 3.236      ;
; 0.490  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 2.690      ; 3.236      ;
; 0.550  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.183      ;
; 0.550  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.183      ;
; 0.557  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 1.000        ; 2.697      ; 3.176      ;
; 0.738  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.500        ; 3.528      ; 3.326      ;
; 1.238  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 1.000        ; 3.528      ; 3.326      ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_main'                                                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.468 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.000        ; 3.528      ; 3.326      ;
; 0.032  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; -0.500       ; 3.528      ; 3.326      ;
; 0.213  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.176      ;
; 0.220  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.183      ;
; 0.220  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.000        ; 2.697      ; 3.183      ;
; 0.280  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.690      ; 3.236      ;
; 0.280  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.690      ; 3.236      ;
; 0.280  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.690      ; 3.236      ;
; 0.280  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.690      ; 3.236      ;
; 0.280  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.690      ; 3.236      ;
; 0.280  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 2.690      ; 3.236      ;
; 0.360  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.000        ; 2.696      ; 3.322      ;
; 0.360  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.000        ; 2.696      ; 3.322      ;
; 0.360  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.000        ; 2.696      ; 3.322      ;
; 0.364  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.000        ; 2.696      ; 3.326      ;
; 0.364  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.000        ; 2.696      ; 3.326      ;
; 0.364  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.000        ; 2.696      ; 3.326      ;
; 0.713  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.176      ;
; 0.720  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.183      ;
; 0.720  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; -0.500       ; 2.697      ; 3.183      ;
; 0.780  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.690      ; 3.236      ;
; 0.780  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.690      ; 3.236      ;
; 0.780  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.690      ; 3.236      ;
; 0.780  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.690      ; 3.236      ;
; 0.780  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.690      ; 3.236      ;
; 0.780  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 2.690      ; 3.236      ;
; 0.860  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; -0.500       ; 2.696      ; 3.322      ;
; 0.860  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; -0.500       ; 2.696      ; 3.322      ;
; 0.860  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; -0.500       ; 2.696      ; 3.322      ;
; 0.864  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; -0.500       ; 2.696      ; 3.326      ;
; 0.864  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; -0.500       ; 2.696      ; 3.326      ;
; 0.864  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; -0.500       ; 2.696      ; 3.326      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
; 1.049  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.315      ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_main'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_rom ; Rise       ; clk_rom                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~clkctrl|inclk[0]                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~clkctrl|inclk[0]                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~clkctrl|outclk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~clkctrl|outclk                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY3'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; KEY3  ; Rise       ; KEY3                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_524|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_524|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_317|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_317|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_363|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_363|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_386|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_386|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_455|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_455|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_340|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_340|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_501|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_501|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_409|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_409|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_432|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_432|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_478|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_478|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_524     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_524     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY3      ; KEY3       ; 0.417 ; 0.417 ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; 3.653 ; 3.653 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 0.157 ; 0.157 ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.799 ; 0.799 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; 0.952  ; 0.952  ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; -2.239 ; -2.239 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 1.485  ; 1.485  ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.809  ; 0.809  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; H0[*]     ; clk_main   ; 12.776 ; 12.776 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 9.547  ; 9.547  ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 12.776 ; 12.776 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 12.774 ; 12.774 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 12.759 ; 12.759 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 12.904 ; 12.904 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 12.761 ; 12.761 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 12.692 ; 12.692 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 12.904 ; 12.904 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 12.877 ; 12.877 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 12.889 ; 12.889 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 12.889 ; 12.889 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 11.203 ; 11.203 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 10.505 ; 10.505 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 9.784  ; 9.784  ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 10.505 ; 10.505 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 10.489 ; 10.489 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 10.500 ; 10.500 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 8.526  ; 8.526  ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 6.701  ; 6.701  ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 8.280  ; 8.280  ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 8.287  ; 8.287  ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 8.526  ; 8.526  ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 8.350  ; 8.350  ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 8.350  ; 8.350  ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 7.621  ; 7.621  ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 7.438  ; 7.438  ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 6.609  ; 6.609  ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 7.238  ; 7.238  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; H0[*]     ; clk_main   ; 9.547  ; 9.547  ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 9.547  ; 9.547  ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 10.506 ; 10.506 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 10.504 ; 10.504 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 10.494 ; 10.494 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 10.492 ; 10.492 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 10.492 ; 10.492 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 10.633 ; 10.633 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 10.847 ; 10.847 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 10.817 ; 10.817 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 10.369 ; 10.369 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 10.830 ; 10.830 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 10.369 ; 10.369 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 9.784  ; 9.784  ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 9.784  ; 9.784  ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 10.172 ; 10.172 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 10.161 ; 10.161 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 10.173 ; 10.173 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 6.701  ; 6.701  ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 6.701  ; 6.701  ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 7.288  ; 7.288  ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 7.294  ; 7.294  ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 7.541  ; 7.541  ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 6.922  ; 6.922  ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 7.366  ; 7.366  ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 6.922  ; 6.922  ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 7.134  ; 7.134  ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 6.609  ; 6.609  ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 7.106  ; 7.106  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -1.678 ; -42.058       ;
; KEY3     ; -0.398 ; -1.030        ;
; clk_rom  ; 0.454  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; KEY3     ; -0.721 ; -5.186        ;
; clk_main ; 0.215  ; 0.000         ;
; clk_rom  ; 0.285  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk_main ; 0.288 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_main ; -0.267 ; -1.382        ;
+----------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_main ; -2.000 ; -149.380           ;
; clk_rom  ; -1.423 ; -18.456            ;
; KEY3     ; -1.380 ; -1.380             ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_main'                                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.678 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.682      ;
; -1.678 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.682      ;
; -1.678 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.682      ;
; -1.678 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.682      ;
; -1.678 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.682      ;
; -1.678 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.682      ;
; -1.566 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.570      ;
; -1.566 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.570      ;
; -1.566 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.570      ;
; -1.566 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.570      ;
; -1.566 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.570      ;
; -1.566 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.570      ;
; -1.562 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.566      ;
; -1.562 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.566      ;
; -1.562 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.566      ;
; -1.562 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.566      ;
; -1.562 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.566      ;
; -1.562 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.566      ;
; -1.557 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.561      ;
; -1.557 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.561      ;
; -1.557 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.561      ;
; -1.557 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.561      ;
; -1.557 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.561      ;
; -1.557 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.561      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.554 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.558      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_main     ; clk_main    ; 1.000        ; -0.017     ; 2.442      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.447 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.451      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.445 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.449      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -1.443 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5                   ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 1.000        ; 0.005      ; 2.447      ;
; -0.483 ; fifo:FILA|mde_b:MOORE|y_next.init_524                                                                                        ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ; KEY3         ; clk_main    ; 0.500        ; -0.788     ; 0.227      ;
; -0.357 ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409                                                                                     ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                      ; KEY3         ; clk_main    ; 0.500        ; -0.847     ; 0.042      ;
; -0.356 ; fifo:FILA|mde_b:MOORE|y_next.wriite_432                                                                                      ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; KEY3         ; clk_main    ; 0.500        ; -0.846     ; 0.042      ;
; -0.312 ; fifo:FILA|mde_b:MOORE|y_next.reead2_363                                                                                      ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ; KEY3         ; clk_main    ; 0.500        ; -0.802     ; 0.042      ;
; -0.311 ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340                                                                                    ; fifo:FILA|mde_b:MOORE|y_present.waitFull                                                                                     ; KEY3         ; clk_main    ; 0.500        ; -0.801     ; 0.042      ;
; -0.310 ; fifo:FILA|mde_b:MOORE|y_next.reead_386                                                                                       ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; KEY3         ; clk_main    ; 0.500        ; -0.800     ; 0.042      ;
; -0.298 ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501                                                                                      ; fifo:FILA|mde_b:MOORE|y_present.waitMT                                                                                       ; KEY3         ; clk_main    ; 0.500        ; -0.788     ; 0.042      ;
; -0.297 ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478                                                                                     ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; KEY3         ; clk_main    ; 0.500        ; -0.787     ; 0.042      ;
; -0.290 ; fifo:FILA|mde_b:MOORE|y_next.readFull_317                                                                                    ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; KEY3         ; clk_main    ; 0.500        ; -0.780     ; 0.042      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY3'                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.398 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.272      ;
; -0.389 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.263      ;
; -0.314 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.188      ;
; -0.276 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.150      ;
; -0.268 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.142      ;
; -0.265 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.139      ;
; -0.228 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 1.090      ;
; -0.197 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.071      ;
; -0.152 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 1.026      ;
; -0.146 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 1.008      ;
; -0.142 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; clk_main     ; KEY3        ; 0.500        ; 0.574      ; 0.722      ;
; -0.138 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 1.000      ;
; -0.129 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 1.159      ;
; -0.129 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.948      ;
; -0.120 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 1.150      ;
; -0.104 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.966      ;
; -0.094 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.956      ;
; -0.089 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.622      ; 0.737      ;
; -0.089 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.908      ;
; -0.085 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.947      ;
; -0.067 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.929      ;
; -0.045 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 1.075      ;
; -0.033 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.849      ; 0.908      ;
; -0.022 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.884      ;
; -0.020 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 0.894      ;
; -0.010 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.872      ;
; -0.004 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; clk_main     ; KEY3        ; 0.500        ; 0.786      ; 1.020      ;
; -0.004 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 1.034      ;
; -0.004 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 1.034      ;
; 0.004  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 1.026      ;
; 0.004  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 1.026      ;
; 0.008  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.854      ;
; 0.018  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; clk_main     ; KEY3        ; 0.500        ; 0.619      ; 0.714      ;
; 0.039  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; 0.500        ; 0.788      ; 0.823      ;
; 0.047  ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.849      ; 0.828      ;
; 0.060  ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; 0.500        ; 0.848      ; 0.814      ;
; 0.075  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 0.955      ;
; 0.087  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; clk_main     ; KEY3        ; 0.500        ; 0.780      ; 0.924      ;
; 0.120  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.801      ; 0.910      ;
; 0.238  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; 0.500        ; 0.802      ; 0.793      ;
; 0.472  ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ; clk_main     ; KEY3        ; 0.500        ; 0.802      ; 0.405      ;
; 0.537  ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ; clk_main     ; KEY3        ; 0.500        ; 0.847      ; 0.423      ;
; 0.556  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; 0.500        ; 2.470      ; 1.920      ;
; 0.632  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; 0.500        ; 2.518      ; 1.912      ;
; 0.733  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; 0.500        ; 2.515      ; 1.895      ;
; 0.735  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; 0.500        ; 2.458      ; 1.754      ;
; 0.751  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; 0.500        ; 2.458      ; 1.781      ;
; 0.850  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; 0.500        ; 2.450      ; 1.831      ;
; 0.919  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; 0.500        ; 2.456      ; 1.767      ;
; 0.950  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; 0.500        ; 2.471      ; 1.750      ;
; 1.056  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; 1.000        ; 2.470      ; 1.920      ;
; 1.132  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; 1.000        ; 2.518      ; 1.912      ;
; 1.233  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; 1.000        ; 2.515      ; 1.895      ;
; 1.235  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; 1.000        ; 2.458      ; 1.754      ;
; 1.251  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; 1.000        ; 2.458      ; 1.781      ;
; 1.350  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; 1.000        ; 2.450      ; 1.831      ;
; 1.419  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; 1.000        ; 2.456      ; 1.767      ;
; 1.450  ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; 1.000        ; 2.471      ; 1.750      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_rom     ; 1.000        ; 0.061      ; 0.606      ;
; 0.571 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_rom     ; 1.000        ; 0.061      ; 0.489      ;
; 0.572 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_rom     ; 1.000        ; 0.061      ; 0.488      ;
; 0.573 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_rom     ; 1.000        ; 0.061      ; 0.487      ;
; 0.575 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_rom     ; 1.000        ; 0.061      ; 0.485      ;
; 0.576 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_rom     ; 1.000        ; 0.061      ; 0.484      ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY3'                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.721 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; 0.000        ; 2.471      ; 1.750      ;
; -0.704 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; 0.000        ; 2.458      ; 1.754      ;
; -0.689 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; 0.000        ; 2.456      ; 1.767      ;
; -0.677 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; 0.000        ; 2.458      ; 1.781      ;
; -0.620 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; 0.000        ; 2.515      ; 1.895      ;
; -0.619 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; 0.000        ; 2.450      ; 1.831      ;
; -0.606 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; 0.000        ; 2.518      ; 1.912      ;
; -0.550 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; 0.000        ; 2.470      ; 1.920      ;
; -0.221 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; KEY3         ; KEY3        ; -0.500       ; 2.471      ; 1.750      ;
; -0.204 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; KEY3         ; KEY3        ; -0.500       ; 2.458      ; 1.754      ;
; -0.189 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; KEY3         ; KEY3        ; -0.500       ; 2.456      ; 1.767      ;
; -0.177 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; KEY3         ; KEY3        ; -0.500       ; 2.458      ; 1.781      ;
; -0.120 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; KEY3         ; KEY3        ; -0.500       ; 2.515      ; 1.895      ;
; -0.119 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; KEY3         ; KEY3        ; -0.500       ; 2.450      ; 1.831      ;
; -0.106 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; KEY3         ; KEY3        ; -0.500       ; 2.518      ; 1.912      ;
; -0.050 ; KEY3                                                               ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; KEY3         ; KEY3        ; -0.500       ; 2.470      ; 1.920      ;
; 0.076  ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ; clk_main     ; KEY3        ; -0.500       ; 0.847      ; 0.423      ;
; 0.103  ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ; clk_main     ; KEY3        ; -0.500       ; 0.802      ; 0.405      ;
; 0.466  ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 0.814      ;
; 0.479  ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.849      ; 0.828      ;
; 0.491  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.802      ; 0.793      ;
; 0.535  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.823      ;
; 0.546  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 0.894      ;
; 0.559  ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.849      ; 0.908      ;
; 0.566  ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.854      ;
; 0.584  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.872      ;
; 0.595  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ; clk_main     ; KEY3        ; -0.500       ; 0.619      ; 0.714      ;
; 0.596  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.884      ;
; 0.609  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 0.910      ;
; 0.615  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.622      ; 0.737      ;
; 0.620  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.908      ;
; 0.641  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.929      ;
; 0.644  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ; clk_main     ; KEY3        ; -0.500       ; 0.780      ; 0.924      ;
; 0.648  ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ; clk_main     ; KEY3        ; -0.500       ; 0.574      ; 0.722      ;
; 0.654  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 0.955      ;
; 0.659  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.947      ;
; 0.660  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.init_524     ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.948      ;
; 0.668  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.956      ;
; 0.678  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 0.966      ;
; 0.678  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.026      ;
; 0.712  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 1.000      ;
; 0.720  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 1.008      ;
; 0.723  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.071      ;
; 0.725  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 1.026      ;
; 0.725  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 1.026      ;
; 0.733  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 1.034      ;
; 0.733  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 1.034      ;
; 0.734  ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ; clk_main     ; KEY3        ; -0.500       ; 0.786      ; 1.020      ;
; 0.774  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 1.075      ;
; 0.791  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.139      ;
; 0.794  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.142      ;
; 0.802  ; fifo:FILA|mde_b:MOORE|y_present.init                               ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ; clk_main     ; KEY3        ; -0.500       ; 0.788      ; 1.090      ;
; 0.802  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.150      ;
; 0.840  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.188      ;
; 0.849  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 1.150      ;
; 0.858  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ; clk_main     ; KEY3        ; -0.500       ; 0.801      ; 1.159      ;
; 0.915  ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.263      ;
; 0.924  ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ; clk_main     ; KEY3        ; -0.500       ; 0.848      ; 1.272      ;
+--------+--------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_main'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.399      ;
; 0.369 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.523      ;
; 0.381 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.533      ;
; 0.404 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.556      ;
; 0.408 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.560      ;
; 0.428 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.580      ;
; 0.432 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.584      ;
; 0.433 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.585      ;
; 0.435 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.587      ;
; 0.443 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.595      ;
; 0.504 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.661      ;
; 0.539 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.691      ;
; 0.556 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                   ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.714      ;
; 0.565 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.717      ;
; 0.594 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.747      ;
; 0.598 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.751      ;
; 0.657 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.809      ;
; 0.660 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                      ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                      ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.813      ;
; 0.667 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.820      ;
; 0.677 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.830      ;
; 0.689 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                           ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.841      ;
; 0.704 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                         ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.903      ;
; 0.713 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                         ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.912      ;
; 0.726 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.925      ;
; 0.728 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.881      ;
; 0.732 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.885      ;
; 0.770 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.969      ;
; 0.776 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                         ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.975      ;
; 0.779 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 0.978      ;
; 0.780 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.932      ;
; 0.784 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.936      ;
; 0.809 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.962      ;
; 0.812 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.001      ; 0.965      ;
; 0.815 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.967      ;
; 0.821 ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                           ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 1.020      ;
; 0.824 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.024      ;
; 0.825 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                      ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.977      ;
; 0.827 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.027      ;
; 0.827 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.027      ;
; 0.829 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.981      ;
; 0.832 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.032      ;
; 0.835 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.035      ;
; 0.835 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.035      ;
; 0.838 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.990      ;
; 0.847 ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                   ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.999      ;
; 0.857 ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                      ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.009      ;
; 0.857 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.057      ;
; 0.860 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.060      ;
; 0.860 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.060      ;
; 0.862 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_main    ; 0.000        ; -0.165     ; 0.835      ;
; 0.865 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_main    ; 0.000        ; -0.165     ; 0.838      ;
; 0.865 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_main    ; 0.000        ; -0.165     ; 0.838      ;
; 0.876 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                         ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.061      ; 1.075      ;
; 0.900 ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                         ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 1.052      ;
; 0.941 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.141      ;
; 0.949 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.149      ;
; 0.974 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.174      ;
; 0.979 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_main    ; 0.000        ; -0.165     ; 0.952      ;
; 1.012 ; fifo:FILA|mde_b:MOORE|y_next.waiit_455                                                                     ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -0.622     ; 0.042      ;
; 1.022 ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                     ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.222      ;
; 1.030 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.230      ;
; 1.055 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                    ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; 0.062      ; 1.255      ;
; 1.060 ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                      ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ; clk_main     ; clk_main    ; 0.000        ; -0.165     ; 1.033      ;
; 1.170 ; fifo:FILA|mde_b:MOORE|y_next.readFull_317                                                                  ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -0.780     ; 0.042      ;
; 1.177 ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478                                                                   ; fifo:FILA|mde_b:MOORE|y_present.writeMT                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -0.787     ; 0.042      ;
; 1.178 ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501                                                                    ; fifo:FILA|mde_b:MOORE|y_present.waitMT                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -0.788     ; 0.042      ;
; 1.190 ; fifo:FILA|mde_b:MOORE|y_next.reead_386                                                                     ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ; KEY3         ; clk_main    ; -0.500       ; -0.800     ; 0.042      ;
; 1.191 ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340                                                                  ; fifo:FILA|mde_b:MOORE|y_present.waitFull                                                                                     ; KEY3         ; clk_main    ; -0.500       ; -0.801     ; 0.042      ;
; 1.192 ; fifo:FILA|mde_b:MOORE|y_next.reead2_363                                                                    ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -0.802     ; 0.042      ;
; 1.236 ; fifo:FILA|mde_b:MOORE|y_next.wriite_432                                                                    ; fifo:FILA|mde_b:MOORE|y_present.wriite                                                                                       ; KEY3         ; clk_main    ; -0.500       ; -0.846     ; 0.042      ;
; 1.237 ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409                                                                   ; fifo:FILA|mde_b:MOORE|y_present.wriite2                                                                                      ; KEY3         ; clk_main    ; -0.500       ; -0.847     ; 0.042      ;
; 1.363 ; fifo:FILA|mde_b:MOORE|y_next.init_524                                                                      ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ; KEY3         ; clk_main    ; -0.500       ; -0.788     ; 0.227      ;
; 2.304 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 0.000        ; 0.005      ; 2.447      ;
; 2.304 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_rom      ; clk_main    ; 0.000        ; 0.005      ; 2.447      ;
; 2.304 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 0.000        ; 0.005      ; 2.447      ;
; 2.304 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 0.000        ; 0.005      ; 2.447      ;
; 2.304 ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk_rom      ; clk_main    ; 0.000        ; 0.005      ; 2.447      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.285 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ; clk_main     ; clk_rom     ; 0.000        ; 0.061      ; 0.484      ;
; 0.286 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ; clk_main     ; clk_rom     ; 0.000        ; 0.061      ; 0.485      ;
; 0.288 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ; clk_main     ; clk_rom     ; 0.000        ; 0.061      ; 0.487      ;
; 0.289 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ; clk_main     ; clk_rom     ; 0.000        ; 0.061      ; 0.488      ;
; 0.290 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ; clk_main     ; clk_rom     ; 0.000        ; 0.061      ; 0.489      ;
; 0.407 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ; clk_main     ; clk_rom     ; 0.000        ; 0.061      ; 0.606      ;
+-------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_main'                                                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.288 ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 1.000        ; 0.000      ; 0.744      ;
; 0.420 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.500        ; 1.669      ; 1.781      ;
; 0.420 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.500        ; 1.669      ; 1.781      ;
; 0.420 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.500        ; 1.669      ; 1.781      ;
; 0.425 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.777      ;
; 0.425 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.777      ;
; 0.425 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.777      ;
; 0.455 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.747      ;
; 0.455 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.747      ;
; 0.460 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.500        ; 1.670      ; 1.742      ;
; 0.485 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.664      ; 1.711      ;
; 0.485 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.664      ; 1.711      ;
; 0.485 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.664      ; 1.711      ;
; 0.485 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.664      ; 1.711      ;
; 0.485 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.664      ; 1.711      ;
; 0.485 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.500        ; 1.664      ; 1.711      ;
; 0.647 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.500        ; 1.896      ; 1.781      ;
; 0.920 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 1.000        ; 1.669      ; 1.781      ;
; 0.920 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 1.000        ; 1.669      ; 1.781      ;
; 0.920 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 1.000        ; 1.669      ; 1.781      ;
; 0.925 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.777      ;
; 0.925 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.777      ;
; 0.925 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.777      ;
; 0.955 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.747      ;
; 0.955 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.747      ;
; 0.960 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 1.000        ; 1.670      ; 1.742      ;
; 0.985 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.664      ; 1.711      ;
; 0.985 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.664      ; 1.711      ;
; 0.985 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.664      ; 1.711      ;
; 0.985 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.664      ; 1.711      ;
; 0.985 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.664      ; 1.711      ;
; 0.985 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 1.000        ; 1.664      ; 1.711      ;
; 1.147 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 1.000        ; 1.896      ; 1.781      ;
+-------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_main'                                                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.267 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; 0.000        ; 1.896      ; 1.781      ;
; -0.105 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.664      ; 1.711      ;
; -0.105 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.664      ; 1.711      ;
; -0.105 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.664      ; 1.711      ;
; -0.105 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.664      ; 1.711      ;
; -0.105 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.664      ; 1.711      ;
; -0.105 ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; 0.000        ; 1.664      ; 1.711      ;
; -0.080 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.742      ;
; -0.075 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.747      ;
; -0.075 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.747      ;
; -0.045 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.777      ;
; -0.045 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.777      ;
; -0.045 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; 0.000        ; 1.670      ; 1.777      ;
; -0.040 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; 0.000        ; 1.669      ; 1.781      ;
; -0.040 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; 0.000        ; 1.669      ; 1.781      ;
; -0.040 ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; 0.000        ; 1.669      ; 1.781      ;
; 0.233  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waiit                              ; KEY3         ; clk_main    ; -0.500       ; 1.896      ; 1.781      ;
; 0.395  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.664      ; 1.711      ;
; 0.395  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.664      ; 1.711      ;
; 0.395  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.664      ; 1.711      ;
; 0.395  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.664      ; 1.711      ;
; 0.395  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.664      ; 1.711      ;
; 0.395  ; KEY3                                 ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS           ; KEY3         ; clk_main    ; -0.500       ; 1.664      ; 1.711      ;
; 0.420  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.readFull                           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.742      ;
; 0.425  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.init                               ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.747      ;
; 0.425  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitMT                             ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.747      ;
; 0.455  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead                              ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.777      ;
; 0.455  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.reead2                             ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.777      ;
; 0.455  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.waitFull                           ; KEY3         ; clk_main    ; -0.500       ; 1.670      ; 1.777      ;
; 0.460  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite                             ; KEY3         ; clk_main    ; -0.500       ; 1.669      ; 1.781      ;
; 0.460  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.wriite2                            ; KEY3         ; clk_main    ; -0.500       ; 1.669      ; 1.781      ;
; 0.460  ; KEY3                                 ; fifo:FILA|mde_b:MOORE|y_present.writeMT                            ; KEY3         ; clk_main    ; -0.500       ; 1.669      ; 1.781      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
; 0.592  ; fifo:FILA|mde_b:MOORE|y_present.init ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS   ; clk_main     ; clk_main    ; 0.000        ; 0.000      ; 0.744      ;
+--------+--------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_main'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mainram:MEMORIA_RAM|altsyncram:altsyncram_component|altsyncram_50d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_main ; Rise       ; clk_main                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D0|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; contador8bit:CONTADOR|reg8bit:REG|reg4bit:REG2|ffd:D1|qS                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:FRENTE|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D0|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D1|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D2|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|contador8bit:TRAZEIRA|reg8bit:REG|reg4bit:REG1|ffd:D3|qS                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.init                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.readFull                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.reead2                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_main ; Rise       ; fifo:FILA|mde_b:MOORE|y_present.waiit                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_rom ; Rise       ; mainrom:ROM|altsyncram:altsyncram_component|altsyncram_lt71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_rom ; Rise       ; clk_rom                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~clkctrl|inclk[0]                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~clkctrl|inclk[0]                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_rom ; Rise       ; clk_rom~clkctrl|outclk                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_rom ; Rise       ; clk_rom~clkctrl|outclk                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY3'                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; KEY3  ; Rise       ; KEY3                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|Selector12~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_524|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.init_524|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_317|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.readFull_317|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_363|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead2_363|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_386|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.reead_386|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_455|datac         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waiit_455|datac         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_340|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitFull_340|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_501|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.waitMT_501|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_409|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite2_409|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_432|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.wriite_432|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_478|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; FILA|MOORE|y_next.writeMT_478|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Rise       ; KEY3|combout                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_524     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.init_524     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.readFull_317 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead2_363   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.reead_386    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waiit_455    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitFull_340 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.waitMT_501   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite2_409  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.wriite_432   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY3  ; Fall       ; fifo:FILA|mde_b:MOORE|y_next.writeMT_478  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; -0.056 ; -0.056 ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; 1.947  ; 1.947  ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; -0.289 ; -0.289 ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; -0.009 ; -0.009 ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; 0.721  ; 0.721  ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; -1.376 ; -1.376 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 0.969  ; 0.969  ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.728  ; 0.728  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; H0[*]     ; clk_main   ; 7.080 ; 7.080 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 5.684 ; 5.684 ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 7.080 ; 7.080 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 7.078 ; 7.078 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 7.065 ; 7.065 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 7.128 ; 7.128 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 7.067 ; 7.067 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 7.044 ; 7.044 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 7.128 ; 7.128 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 7.109 ; 7.109 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 7.121 ; 7.121 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 7.121 ; 7.121 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 6.391 ; 6.391 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 6.115 ; 6.115 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 5.778 ; 5.778 ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 6.110 ; 6.110 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 6.097 ; 6.097 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 6.115 ; 6.115 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 4.594 ; 4.594 ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 3.811 ; 3.811 ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 4.471 ; 4.471 ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 4.484 ; 4.484 ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 4.594 ; 4.594 ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 4.541 ; 4.541 ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 4.541 ; 4.541 ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 4.225 ; 4.225 ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 4.125 ; 4.125 ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 3.759 ; 3.759 ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 4.054 ; 4.054 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; H0[*]     ; clk_main   ; 5.684 ; 5.684 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 5.684 ; 5.684 ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 6.090 ; 6.090 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 6.089 ; 6.089 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 6.080 ; 6.080 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 6.082 ; 6.082 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 6.082 ; 6.082 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 6.178 ; 6.178 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 6.263 ; 6.263 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 6.241 ; 6.241 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 6.049 ; 6.049 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 6.255 ; 6.255 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 6.049 ; 6.049 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 5.778 ; 5.778 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 5.778 ; 5.778 ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 5.950 ; 5.950 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 5.942 ; 5.942 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 5.953 ; 5.953 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 3.811 ; 3.811 ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 3.811 ; 3.811 ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 4.046 ; 4.046 ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 4.056 ; 4.056 ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 4.168 ; 4.168 ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 3.919 ; 3.919 ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 4.124 ; 4.124 ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 3.919 ; 3.919 ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 4.001 ; 4.001 ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 3.759 ; 3.759 ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 3.985 ; 3.985 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.635   ; -0.952 ; -0.279   ; -0.468  ; -2.000              ;
;  KEY3            ; -1.459   ; -0.952 ; N/A      ; N/A     ; -1.380              ;
;  clk_main        ; -3.635   ; 0.215  ; -0.279   ; -0.468  ; -2.000              ;
;  clk_rom         ; -0.210   ; 0.285  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -106.694 ; -8.037 ; -2.844   ; -1.382  ; -169.216            ;
;  KEY3            ; -6.831   ; -8.037 ; N/A      ; N/A     ; -1.380              ;
;  clk_main        ; -99.653  ; 0.000  ; -2.844   ; -1.382  ; -149.380            ;
;  clk_rom         ; -0.210   ; 0.000  ; N/A      ; N/A     ; -18.456             ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY3      ; KEY3       ; 0.417 ; 0.417 ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; 3.653 ; 3.653 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 0.157 ; 0.157 ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.799 ; 0.799 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY3      ; KEY3       ; 0.952  ; 0.952  ; Fall       ; KEY3            ;
; SW0       ; KEY3       ; -1.376 ; -1.376 ; Fall       ; KEY3            ;
; SW1       ; KEY3       ; 1.485  ; 1.485  ; Fall       ; KEY3            ;
; SW1       ; clk_main   ; 0.809  ; 0.809  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; H0[*]     ; clk_main   ; 12.776 ; 12.776 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 9.547  ; 9.547  ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 12.776 ; 12.776 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 12.774 ; 12.774 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 12.759 ; 12.759 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 12.904 ; 12.904 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 12.761 ; 12.761 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 12.692 ; 12.692 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 12.904 ; 12.904 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 12.877 ; 12.877 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 12.889 ; 12.889 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 12.889 ; 12.889 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 11.203 ; 11.203 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 10.505 ; 10.505 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 9.784  ; 9.784  ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 10.505 ; 10.505 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 10.489 ; 10.489 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 10.500 ; 10.500 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 8.526  ; 8.526  ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 6.701  ; 6.701  ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 8.280  ; 8.280  ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 8.287  ; 8.287  ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 8.526  ; 8.526  ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 8.350  ; 8.350  ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 8.350  ; 8.350  ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 7.621  ; 7.621  ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 7.438  ; 7.438  ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 6.609  ; 6.609  ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 7.238  ; 7.238  ; Rise       ; clk_main        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; H0[*]     ; clk_main   ; 5.684 ; 5.684 ; Rise       ; clk_main        ;
;  H0[0]    ; clk_main   ; 5.684 ; 5.684 ; Rise       ; clk_main        ;
;  H0[1]    ; clk_main   ; 6.090 ; 6.090 ; Rise       ; clk_main        ;
;  H0[2]    ; clk_main   ; 6.089 ; 6.089 ; Rise       ; clk_main        ;
;  H0[3]    ; clk_main   ; 6.080 ; 6.080 ; Rise       ; clk_main        ;
; H1[*]     ; clk_main   ; 6.082 ; 6.082 ; Rise       ; clk_main        ;
;  H1[0]    ; clk_main   ; 6.082 ; 6.082 ; Rise       ; clk_main        ;
;  H1[1]    ; clk_main   ; 6.178 ; 6.178 ; Rise       ; clk_main        ;
;  H1[2]    ; clk_main   ; 6.263 ; 6.263 ; Rise       ; clk_main        ;
;  H1[3]    ; clk_main   ; 6.241 ; 6.241 ; Rise       ; clk_main        ;
; H2[*]     ; clk_main   ; 6.049 ; 6.049 ; Rise       ; clk_main        ;
;  H2[0]    ; clk_main   ; 6.255 ; 6.255 ; Rise       ; clk_main        ;
;  H2[1]    ; clk_main   ; 6.049 ; 6.049 ; Rise       ; clk_main        ;
; H3[*]     ; clk_main   ; 5.778 ; 5.778 ; Rise       ; clk_main        ;
;  H3[0]    ; clk_main   ; 5.778 ; 5.778 ; Rise       ; clk_main        ;
;  H3[1]    ; clk_main   ; 5.950 ; 5.950 ; Rise       ; clk_main        ;
;  H3[2]    ; clk_main   ; 5.942 ; 5.942 ; Rise       ; clk_main        ;
;  H3[3]    ; clk_main   ; 5.953 ; 5.953 ; Rise       ; clk_main        ;
; HX0[*]    ; clk_main   ; 3.811 ; 3.811 ; Rise       ; clk_main        ;
;  HX0[0]   ; clk_main   ; 3.811 ; 3.811 ; Rise       ; clk_main        ;
;  HX0[1]   ; clk_main   ; 4.046 ; 4.046 ; Rise       ; clk_main        ;
;  HX0[2]   ; clk_main   ; 4.056 ; 4.056 ; Rise       ; clk_main        ;
;  HX0[3]   ; clk_main   ; 4.168 ; 4.168 ; Rise       ; clk_main        ;
; HX1[*]    ; clk_main   ; 3.919 ; 3.919 ; Rise       ; clk_main        ;
;  HX1[0]   ; clk_main   ; 4.124 ; 4.124 ; Rise       ; clk_main        ;
;  HX1[1]   ; clk_main   ; 3.919 ; 3.919 ; Rise       ; clk_main        ;
;  HX1[2]   ; clk_main   ; 4.001 ; 4.001 ; Rise       ; clk_main        ;
; LEDR0     ; clk_main   ; 3.759 ; 3.759 ; Rise       ; clk_main        ;
; LEDR1     ; clk_main   ; 3.985 ; 3.985 ; Rise       ; clk_main        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 98       ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_main ; 78       ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 0        ; 10       ; 0        ; 0        ;
; clk_main   ; clk_rom  ; 6        ; 0        ; 0        ; 0        ;
; clk_main   ; KEY3     ; 0        ; 0        ; 42       ; 0        ;
; KEY3       ; KEY3     ; 0        ; 0        ; 8        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 98       ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_main ; 78       ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 0        ; 10       ; 0        ; 0        ;
; clk_main   ; clk_rom  ; 6        ; 0        ; 0        ; 0        ;
; clk_main   ; KEY3     ; 0        ; 0        ; 42       ; 0        ;
; KEY3       ; KEY3     ; 0        ; 0        ; 8        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 8        ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 16       ; 16       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_main   ; clk_main ; 8        ; 0        ; 0        ; 0        ;
; KEY3       ; clk_main ; 16       ; 16       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 101   ; 101  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Mar 16 17:12:26 2020
Info: Command: quartus_sta fifo -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_main clk_main
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
    Info (332105): create_clock -period 1.000 -name KEY3 KEY3
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.635       -99.653 clk_main 
    Info (332119):    -1.459        -6.831 KEY3 
    Info (332119):    -0.210        -0.210 clk_rom 
Info (332146): Worst-case hold slack is -0.952
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.952        -8.037 KEY3 
    Info (332119):     0.391         0.000 clk_main 
    Info (332119):     0.686         0.000 clk_rom 
Info (332146): Worst-case recovery slack is -0.279
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.279        -2.844 clk_main 
Info (332146): Worst-case removal slack is -0.468
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.468        -0.468 clk_main 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -149.380 clk_main 
    Info (332119):    -1.423       -18.456 clk_rom 
    Info (332119):    -1.380        -1.380 KEY3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.678
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.678       -42.058 clk_main 
    Info (332119):    -0.398        -1.030 KEY3 
    Info (332119):     0.454         0.000 clk_rom 
Info (332146): Worst-case hold slack is -0.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.721        -5.186 KEY3 
    Info (332119):     0.215         0.000 clk_main 
    Info (332119):     0.285         0.000 clk_rom 
Info (332146): Worst-case recovery slack is 0.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.288         0.000 clk_main 
Info (332146): Worst-case removal slack is -0.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.267        -1.382 clk_main 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -149.380 clk_main 
    Info (332119):    -1.423       -18.456 clk_rom 
    Info (332119):    -1.380        -1.380 KEY3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Mon Mar 16 17:12:28 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


