# Lab 3 Note

Lab 3 的难度较大,主要在于连线.

task 1 实现译码器,为了直观且易修改,可以选择case语句细分每条指令,最后单独赋值;当然,如果你对译码器的理解较深,也可以使用组合逻辑电路直接生成信号,大概长下面这样,具体细节自行完善:(如果无法显示,参看lab3目录下的图片文件)

![image-20240703155143216](C:\Users\29475\AppData\Roaming\Typora\typora-user-images\image-20240703155143216.png)

task 2 组装简单单周期CPU,照着数据通路连线即可.**请确保你使用的每根线(wire)均已定义!**

task 3 关于CPU的一些小问题,作业和考试中也会涉及,请自行回答.

具体内容见代码中的实现.**仅作参考,请确保你已经完全明白代码内容了!**
