Fitter report for spectrum_analyzer
Sat Jan 14 21:31:51 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 14 21:31:51 2023       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; spectrum_analyzer                           ;
; Top-level Entity Name              ; spectrum_analyzer                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,444 / 49,760 ( 5 % )                      ;
;     Total combinational functions  ; 2,372 / 49,760 ( 5 % )                      ;
;     Dedicated logic registers      ; 779 / 49,760 ( 2 % )                        ;
; Total registers                    ; 779                                         ;
; Total pins                         ; 22 / 360 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 808,960 / 1,677,312 ( 48 % )                ;
; Embedded Multiplier 9-bit elements ; 13 / 288 ( 5 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                 ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; Node                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                         ; Destination Port ; Destination Port Name ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; fft:fft|dA[0][0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][0]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][0]~_Duplicate_2                            ; Q                ;                       ;
; fft:fft|dA[0][1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][1]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][2]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][3]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][4]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][5]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][6]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][7]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][8]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][9]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[0][9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][10]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[0][10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][11]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[0][11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][12]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[0][12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[0][31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[0][31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[0][31]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[0][31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][0]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][0]~_Duplicate_2                            ; Q                ;                       ;
; fft:fft|dA[1][1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][1]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][2]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][3]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][4]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][5]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][6]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][7]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][8]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][9]~_Duplicate_1                            ; Q                ;                       ;
; fft:fft|dA[1][9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][10]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[1][10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][11]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[1][11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][12]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[1][12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|dA[1][31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; fft:fft|dA[1][31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|dA[1][31]~_Duplicate_1                           ; Q                ;                       ;
; fft:fft|dA[1][31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1 ; DATAB            ;                       ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3410 ) ; 0.00 % ( 0 / 3410 )        ; 0.00 % ( 0 / 3410 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3410 ) ; 0.00 % ( 0 / 3410 )        ; 0.00 % ( 0 / 3410 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3392 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/tomek/vhdl/spctr/spectrum_analyzer/output_files/spectrum_analyzer.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 2,444 / 49,760 ( 5 % )       ;
;     -- Combinational with no register       ; 1665                         ;
;     -- Register only                        ; 72                           ;
;     -- Combinational with a register        ; 707                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 811                          ;
;     -- 3 input functions                    ; 1003                         ;
;     -- <=2 input functions                  ; 558                          ;
;     -- Register only                        ; 72                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 1490                         ;
;     -- arithmetic mode                      ; 882                          ;
;                                             ;                              ;
; Total registers*                            ; 779 / 51,509 ( 2 % )         ;
;     -- Dedicated logic registers            ; 779 / 49,760 ( 2 % )         ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 198 / 3,110 ( 6 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 22 / 360 ( 6 % )             ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 100 / 182 ( 55 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 808,960 / 1,677,312 ( 48 % ) ;
; Total block memory implementation bits      ; 921,600 / 1,677,312 ( 55 % ) ;
; Embedded Multiplier 9-bit elements          ; 13 / 288 ( 5 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 4                            ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 3.1% / 3.0% / 3.2%           ;
; Peak interconnect usage (total/H/V)         ; 21.0% / 19.9% / 22.6%        ;
; Maximum fan-out                             ; 797                          ;
; Highest non-global fan-out                  ; 105                          ;
; Total fan-out                               ; 12323                        ;
; Average fan-out                             ; 3.62                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2444 / 49760 ( 5 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1665                 ; 0                              ;
;     -- Register only                        ; 72                   ; 0                              ;
;     -- Combinational with a register        ; 707                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 811                  ; 0                              ;
;     -- 3 input functions                    ; 1003                 ; 0                              ;
;     -- <=2 input functions                  ; 558                  ; 0                              ;
;     -- Register only                        ; 72                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1490                 ; 0                              ;
;     -- arithmetic mode                      ; 882                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 779                  ; 0                              ;
;     -- Dedicated logic registers            ; 779 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 198 / 3110 ( 6 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 22                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 13 / 288 ( 5 % )     ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 808960               ; 0                              ;
; Total RAM block bits                        ; 921600               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 100 / 182 ( 54 % )   ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 73                   ; 1                              ;
;     -- Registered Input Connections         ; 72                   ; 0                              ;
;     -- Output Connections                   ; 1                    ; 73                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 12978                ; 84                             ;
;     -- Registered Connections               ; 4652                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 74                             ;
;     -- hard_block:auto_generated_inst       ; 74                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 1                              ;
;     -- Output Ports                         ; 19                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk    ; P11   ; 3        ; 34           ; 0            ; 28           ; 810                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; din    ; AB9   ; 3        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; switch ; C10   ; 7        ; 51           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; blue[0]  ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[1]  ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[2]  ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[3]  ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[0] ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[1] ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[2] ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[3] ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; h_sync   ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lrcl     ; AB8   ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mic_gnd  ; AA11  ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mic_vcc  ; AA12  ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[0]   ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[1]   ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[2]   ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[3]   ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sclk     ; Y10   ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel      ; AB7   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_sync   ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 48 ( 17 % )  ; 3.3V          ; --           ;
; 4        ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 1 / 52 ( 2 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; red[0]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; mic_gnd                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; mic_vcc                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; sel                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; lrcl                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; din                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; switch                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; v_sync                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; blue[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; h_sync                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; blue[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; blue[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; green[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; green[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; blue[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; green[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; red[1]                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; green[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; red[3]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; red[2]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; sclk                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; bclk|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock0                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 50.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 208 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 25.0 MHz                                                          ;
; Freq max lock                 ; 54.18 MHz                                                         ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 12                                                                ;
; N value                       ; 1                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 27                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_1                                                             ;
; Inclk0 signal                 ; clk                                                               ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 3    ; 53  ; 2.83 MHz         ; 0 (0 ps)    ; 0.21 (208 ps)    ; 50/50      ; C0      ; 212           ; 106/106 Even ; --            ; 1       ; 0       ; bclk|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; red[0]   ; Missing drive strength ;
; red[1]   ; Missing drive strength ;
; red[2]   ; Missing drive strength ;
; red[3]   ; Missing drive strength ;
; green[0] ; Missing drive strength ;
; green[1] ; Missing drive strength ;
; green[2] ; Missing drive strength ;
; green[3] ; Missing drive strength ;
; blue[0]  ; Missing drive strength ;
; blue[1]  ; Missing drive strength ;
; blue[2]  ; Missing drive strength ;
; blue[3]  ; Missing drive strength ;
; h_sync   ; Missing drive strength ;
; v_sync   ; Missing drive strength ;
; mic_vcc  ; Missing drive strength ;
; mic_gnd  ; Missing drive strength ;
; sel      ; Missing drive strength ;
; lrcl     ; Missing drive strength ;
; sclk     ; Missing drive strength ;
+----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                              ; Entity Name         ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |spectrum_analyzer                                ; 2444 (17)   ; 779 (0)                   ; 0 (0)         ; 808960      ; 100  ; 1          ; 13           ; 1       ; 6         ; 22   ; 0            ; 1665 (17)    ; 72 (0)            ; 707 (0)          ; 0          ; |spectrum_analyzer                                                                                                                                               ; spectrum_analyzer   ; work         ;
;    |bclk:bclk|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|bclk:bclk                                                                                                                                     ; bclk                ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|bclk:bclk|altpll:altpll_component                                                                                                             ; altpll              ; work         ;
;          |bclk_altpll:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated                                                                                  ; bclk_altpll         ; work         ;
;    |chart_controller:chart|                       ; 963 (293)   ; 226 (44)                  ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 719 (234)    ; 12 (3)            ; 232 (63)         ; 0          ; |spectrum_analyzer|chart_controller:chart                                                                                                                        ; chart_controller    ; work         ;
;       |draw_line:line|                            ; 555 (555)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 382 (382)    ; 5 (5)             ; 168 (168)        ; 0          ; |spectrum_analyzer|chart_controller:chart|draw_line:line                                                                                                         ; draw_line           ; work         ;
;       |lpm_mult:Mult0|                            ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0                                                                                                         ; lpm_mult            ; work         ;
;          |multcore:mult_core|                     ; 31 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore            ; work         ;
;             |mpar_add:padder|                     ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                   |add_sub_bkg:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bkg:auto_generated                      ; add_sub_bkg         ; work         ;
;                |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add            ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub         ; work         ;
;                      |add_sub_9vg:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9vg:auto_generated ; add_sub_9vg         ; work         ;
;       |lpm_mult:Mult1|                            ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1                                                                                                         ; lpm_mult            ; work         ;
;          |multcore:mult_core|                     ; 25 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (9)       ; 0 (0)             ; 2 (2)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore            ; work         ;
;             |mpar_add:padder|                     ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add            ; work         ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub         ; work         ;
;                   |add_sub_drg:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                      ; add_sub_drg         ; work         ;
;                |mpar_add:sub_par_add|             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add            ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub         ; work         ;
;                      |add_sub_hrg:auto_generated| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated ; add_sub_hrg         ; work         ;
;       |plot_ram:plt_ram|                          ; 59 (0)      ; 10 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 4 (0)             ; 6 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|plot_ram:plt_ram                                                                                                       ; plot_ram            ; work         ;
;          |altsyncram:altsyncram_component|        ; 59 (0)      ; 10 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 4 (0)             ; 6 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component                                                                       ; altsyncram          ; work         ;
;             |altsyncram_i7o3:auto_generated|      ; 59 (10)     ; 10 (10)                   ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 4 (4)             ; 6 (6)            ; 0          ; |spectrum_analyzer|chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated                                        ; altsyncram_i7o3     ; work         ;
;                |decode_09a:decode2|               ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2                     ; decode_09a          ; work         ;
;                |mux_93b:mux3|                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|mux_93b:mux3                           ; mux_93b             ; work         ;
;    |fft:fft|                                      ; 1270 (447)  ; 406 (255)                 ; 0 (0)         ; 16384       ; 2    ; 0          ; 13           ; 1       ; 6         ; 0    ; 0            ; 864 (193)    ; 45 (40)           ; 361 (211)        ; 0          ; |spectrum_analyzer|fft:fft                                                                                                                                       ; fft                 ; work         ;
;       |butterfly:butterfly_struct|                ; 626 (626)   ; 151 (151)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 475 (475)    ; 5 (5)             ; 146 (146)        ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct                                                                                                            ; butterfly           ; work         ;
;          |lpm_mult:Mult0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult0                                                                                             ; lpm_mult            ; work         ;
;             |mult_ogs:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult0|mult_ogs:auto_generated                                                                     ; mult_ogs            ; work         ;
;          |lpm_mult:Mult1|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult1                                                                                             ; lpm_mult            ; work         ;
;             |mult_mgs:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult1|mult_mgs:auto_generated                                                                     ; mult_mgs            ; work         ;
;          |lpm_mult:Mult2|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult2                                                                                             ; lpm_mult            ; work         ;
;             |mult_mgs:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult2|mult_mgs:auto_generated                                                                     ; mult_mgs            ; work         ;
;          |lpm_mult:Mult3|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult3                                                                                             ; lpm_mult            ; work         ;
;             |mult_ogs:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly_struct|lpm_mult:Mult3|mult_ogs:auto_generated                                                                     ; mult_ogs            ; work         ;
;       |lpm_divide:Mod0|                           ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0                                                                                                                       ; lpm_divide          ; work         ;
;          |lpm_divide_ikl:auto_generated|          ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0|lpm_divide_ikl:auto_generated                                                                                         ; lpm_divide_ikl      ; work         ;
;             |sign_div_unsign_hkh:divider|         ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0|lpm_divide_ikl:auto_generated|sign_div_unsign_hkh:divider                                                             ; sign_div_unsign_hkh ; work         ;
;                |alt_u_div_cfe:divider|            ; 97 (97)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 1 (1)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0|lpm_divide_ikl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_cfe:divider                                       ; alt_u_div_cfe       ; work         ;
;       |lpm_divide:Mod1|                           ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1                                                                                                                       ; lpm_divide          ; work         ;
;          |lpm_divide_ikl:auto_generated|          ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1|lpm_divide_ikl:auto_generated                                                                                         ; lpm_divide_ikl      ; work         ;
;             |sign_div_unsign_hkh:divider|         ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1|lpm_divide_ikl:auto_generated|sign_div_unsign_hkh:divider                                                             ; sign_div_unsign_hkh ; work         ;
;                |alt_u_div_cfe:divider|            ; 99 (98)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 3 (2)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1|lpm_divide_ikl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_cfe:divider                                       ; alt_u_div_cfe       ; work         ;
;                   |add_sub_u3c:add_sub_1|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1|lpm_divide_ikl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_cfe:divider|add_sub_u3c:add_sub_1                 ; add_sub_u3c         ; work         ;
;       |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult0                                                                                                                        ; lpm_mult            ; work         ;
;          |mult_6hs:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated                                                                                                ; mult_6hs            ; work         ;
;       |lpm_mult:Mult1|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult1                                                                                                                        ; lpm_mult            ; work         ;
;          |mult_6hs:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated                                                                                                ; mult_6hs            ; work         ;
;       |lpm_mult:Mult2|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult2                                                                                                                        ; lpm_mult            ; work         ;
;          |mult_0ls:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult2|mult_0ls:auto_generated                                                                                                ; mult_0ls            ; work         ;
;       |ram_ip:ram|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|ram_ip:ram                                                                                                                            ; ram_ip              ; work         ;
;          |altsyncram:altsyncram_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|ram_ip:ram|altsyncram:altsyncram_component                                                                                            ; altsyncram          ; work         ;
;             |altsyncram_8mo3:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated                                                             ; altsyncram_8mo3     ; work         ;
;       |vector_inverter:inverter|                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|vector_inverter:inverter                                                                                                              ; vector_inverter     ; work         ;
;    |fifo:fifoA|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fifo:fifoA                                                                                                                                    ; fifo                ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fifo:fifoA|altsyncram:altsyncram_component                                                                                                    ; altsyncram          ; work         ;
;          |altsyncram_p7p3:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated                                                                     ; altsyncram_p7p3     ; work         ;
;    |fifo:fifoB|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fifo:fifoB                                                                                                                                    ; fifo                ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fifo:fifoB|altsyncram:altsyncram_component                                                                                                    ; altsyncram          ; work         ;
;          |altsyncram_p7p3:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fifo:fifoB|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated                                                                     ; altsyncram_p7p3     ; work         ;
;    |i2s_receiver:i2s|                             ; 86 (86)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 71 (71)          ; 0          ; |spectrum_analyzer|i2s_receiver:i2s                                                                                                                              ; i2s_receiver        ; work         ;
;    |queue:i2s_queue|                              ; 45 (45)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 34 (34)          ; 0          ; |spectrum_analyzer|queue:i2s_queue                                                                                                                               ; queue               ; work         ;
;    |shift_reg:reg|                                ; 40 (0)      ; 4 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 3 (0)             ; 17 (0)           ; 0          ; |spectrum_analyzer|shift_reg:reg                                                                                                                                 ; shift_reg           ; work         ;
;       |altsyncram:altsyncram_component|           ; 40 (0)      ; 4 (0)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 3 (0)             ; 17 (0)           ; 0          ; |spectrum_analyzer|shift_reg:reg|altsyncram:altsyncram_component                                                                                                 ; altsyncram          ; work         ;
;          |altsyncram_a0p3:auto_generated|         ; 40 (4)      ; 4 (4)                     ; 0 (0)         ; 524288      ; 64   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 3 (3)             ; 17 (1)           ; 0          ; |spectrum_analyzer|shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated                                                                  ; altsyncram_a0p3     ; work         ;
;             |decode_c7a:decode3|                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|decode_c7a:decode3                                               ; decode_c7a          ; work         ;
;             |mux_b3b:mux4|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 16 (16)          ; 0          ; |spectrum_analyzer|shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|mux_b3b:mux4                                                     ; mux_b3b             ; work         ;
;    |vga_controller:vga|                           ; 71 (71)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 4 (4)             ; 40 (40)          ; 0          ; |spectrum_analyzer|vga_controller:vga                                                                                                                            ; vga_controller      ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; red[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; h_sync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v_sync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mic_vcc  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mic_gnd  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lrcl     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sclk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; switch   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; din      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; clk                                   ;                   ;         ;
;      - vga_controller:vga|pixel_x[0]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[1]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[2]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[3]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[4]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[5]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[6]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[7]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[8]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[9]  ; 1                 ; 0       ;
;      - vga_controller:vga|pixel_x[10] ; 1                 ; 0       ;
;      - fft:fft|state_m.wait_for_ram   ; 1                 ; 0       ;
; switch                                ;                   ;         ;
;      - fft:fft|Selector60~0           ; 0                 ; 6       ;
;      - fft:fft|Selector59~1           ; 0                 ; 6       ;
; din                                   ;                   ;         ;
;      - i2s_receiver:i2s|l_data_int~25 ; 1                 ; 6       ;
+---------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0]                                                            ; PLL_1              ; 73      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; chart_controller:chart|Equal1~1                                                                                                          ; LCCOMB_X37_Y8_N30  ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; chart_controller:chart|Equal3~0                                                                                                          ; LCCOMB_X38_Y8_N30  ; 42      ; Latch enable ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; chart_controller:chart|addressA[0]~10                                                                                                    ; LCCOMB_X38_Y18_N24 ; 23      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|draw_line:line|err[31]~3                                                                                          ; LCCOMB_X36_Y19_N16 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|draw_line:line|state.DRAW                                                                                         ; FF_X36_Y19_N29     ; 81      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|draw_line:line|state.INIT_0                                                                                       ; FF_X36_Y19_N3      ; 50      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|draw_line:line|state.INIT_1                                                                                       ; FF_X36_Y19_N13     ; 89      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|draw_line:line|x_i[0]~10                                                                                          ; LCCOMB_X32_Y15_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|draw_line:line|y_i[1]~7                                                                                           ; LCCOMB_X32_Y15_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode345w[3] ; LCCOMB_X52_Y9_N22  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode362w[3] ; LCCOMB_X51_Y11_N16 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode372w[3] ; LCCOMB_X51_Y11_N14 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode382w[3] ; LCCOMB_X51_Y11_N24 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode392w[3] ; LCCOMB_X52_Y9_N10  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode402w[3] ; LCCOMB_X51_Y12_N12 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode412w[3] ; LCCOMB_X51_Y12_N8  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode422w[3] ; LCCOMB_X52_Y9_N6   ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode443w[3] ; LCCOMB_X52_Y9_N8   ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode454w[3] ; LCCOMB_X51_Y11_N6  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode464w[3] ; LCCOMB_X51_Y11_N28 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode474w[3] ; LCCOMB_X51_Y11_N30 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode484w[3] ; LCCOMB_X52_Y9_N4   ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode494w[3] ; LCCOMB_X51_Y12_N0  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode504w[3] ; LCCOMB_X51_Y12_N18 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode514w[3] ; LCCOMB_X52_Y9_N30  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode534w[3] ; LCCOMB_X51_Y11_N26 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode545w[3] ; LCCOMB_X51_Y11_N18 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode555w[3] ; LCCOMB_X51_Y11_N20 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode565w[3] ; LCCOMB_X51_Y11_N4  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode575w[3] ; LCCOMB_X52_Y9_N14  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode585w[3] ; LCCOMB_X51_Y12_N14 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode595w[3] ; LCCOMB_X51_Y12_N24 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode605w[3] ; LCCOMB_X52_Y9_N16  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode625w[3] ; LCCOMB_X52_Y9_N26  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode636w[3] ; LCCOMB_X51_Y11_N22 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode646w[3] ; LCCOMB_X51_Y11_N8  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode656w[3] ; LCCOMB_X51_Y11_N10 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode666w[3] ; LCCOMB_X52_Y9_N18  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode676w[3] ; LCCOMB_X51_Y12_N6  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode686w[3] ; LCCOMB_X51_Y12_N28 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|decode_09a:decode2|w_anode696w[3] ; LCCOMB_X52_Y9_N12  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; chart_controller:chart|process_0~2                                                                                                       ; LCCOMB_X38_Y8_N28  ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                      ; PIN_P11            ; 14      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                      ; PIN_P11            ; 797     ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; fft:fft|Selector50~0                                                                                                                     ; LCCOMB_X47_Y23_N26 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|Selector63~4                                                                                                                     ; LCCOMB_X44_Y19_N4  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|addrA[8]~9                                                                                                                       ; LCCOMB_X45_Y22_N30 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|addrB[0]~11                                                                                                                      ; LCCOMB_X44_Y22_N28 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|butterfly:butterfly_struct|state.idle                                                                                            ; FF_X52_Y18_N23     ; 66      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|butterfly:butterfly_struct|state~10                                                                                              ; LCCOMB_X52_Y18_N24 ; 86      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|column_counter_next[7]~0                                                                                                         ; LCCOMB_X45_Y22_N10 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|counter_n[8]                                                                                                                     ; FF_X46_Y24_N21     ; 22      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fft:fft|counter_n_next[7]~12                                                                                                             ; LCCOMB_X47_Y23_N16 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fft:fft|lpm_mult:Mult2|mult_0ls:auto_generated|mac_out2~DATAOUT2                                                                         ; DSPOUT_X48_Y21_N2  ; 81      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft:fft|lpm_mult:Mult2|mult_0ls:auto_generated|mac_out2~DATAOUT5                                                                         ; DSPOUT_X48_Y21_N2  ; 69      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft:fft|lpm_mult:Mult2|mult_0ls:auto_generated|mac_out2~DATAOUT6                                                                         ; DSPOUT_X48_Y21_N2  ; 74      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft:fft|pair_counter[1]~27                                                                                                               ; LCCOMB_X43_Y23_N8  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fft:fft|pair_counter[1]~28                                                                                                               ; LCCOMB_X43_Y22_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|state_m.transform                                                                                                                ; FF_X44_Y22_N1      ; 47      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft:fft|state_m.transform_end                                                                                                            ; FF_X43_Y21_N27     ; 22      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; fft:fft|state_m.wait_for_ram                                                                                                             ; FF_X44_Y19_N29     ; 81      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; fft:fft|wr                                                                                                                               ; LCCOMB_X44_Y19_N14 ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; i2s_receiver:i2s|l_data[11]~0                                                                                                            ; LCCOMB_X45_Y9_N8   ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i2s_receiver:i2s|l_data_int[23]~2                                                                                                        ; LCCOMB_X45_Y9_N0   ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; queue:i2s_queue|ram_data[9]~19                                                                                                           ; LCCOMB_X46_Y9_N28  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|decode_c7a:decode3|w_anode827w[2]                           ; LCCOMB_X46_Y26_N16 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|decode_c7a:decode3|w_anode840w[2]                           ; LCCOMB_X46_Y26_N30 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|decode_c7a:decode3|w_anode848w[2]                           ; LCCOMB_X46_Y26_N26 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|decode_c7a:decode3|w_anode856w[2]                           ; LCCOMB_X46_Y26_N10 ; 16      ; Write enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:vga|Equal0~3                                                                                                              ; LCCOMB_X38_Y10_N6  ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 73      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; chart_controller:chart|Equal1~1                                               ; LCCOMB_X37_Y8_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; chart_controller:chart|Equal3~0                                               ; LCCOMB_X38_Y8_N30 ; 42      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; clk                                                                           ; PIN_P11           ; 797     ; 29                                   ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; chart_controller:chart|plot_ram:plt_ram|altsyncram:altsyncram_component|altsyncram_i7o3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 262144       ; 1            ; 262144       ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 262144                      ; 1                           ; 262144                      ; 1                           ; 262144              ; 32   ; None ; M9K_X53_Y8_N0, M9K_X33_Y8_N0, M9K_X53_Y6_N0, M9K_X33_Y9_N0, M9K_X53_Y3_N0, M9K_X33_Y7_N0, M9K_X73_Y4_N0, M9K_X33_Y4_N0, M9K_X53_Y10_N0, M9K_X53_Y11_N0, M9K_X73_Y11_N0, M9K_X73_Y13_N0, M9K_X53_Y9_N0, M9K_X53_Y13_N0, M9K_X73_Y12_N0, M9K_X73_Y7_N0, M9K_X33_Y12_N0, M9K_X33_Y13_N0, M9K_X33_Y5_N0, M9K_X53_Y4_N0, M9K_X73_Y15_N0, M9K_X53_Y7_N0, M9K_X53_Y15_N0, M9K_X73_Y10_N0, M9K_X33_Y10_N0, M9K_X33_Y11_N0, M9K_X73_Y14_N0, M9K_X33_Y6_N0, M9K_X73_Y5_N0, M9K_X53_Y12_N0, M9K_X73_Y8_N0, M9K_X53_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ALTSYNCRAM                      ; AUTO ; True Dual Port   ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X53_Y18_N0, M9K_X53_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 512          ; 12           ; 512          ; 12           ; yes                    ; yes                     ; yes                    ; yes                     ; 6144   ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None ; M9K_X53_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo:fifoB|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Single Clock ; 512          ; 12           ; 512          ; 12           ; yes                    ; yes                     ; yes                    ; yes                     ; 6144   ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None ; M9K_X53_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ALTSYNCRAM                           ; AUTO ; True Dual Port   ; Single Clock ; 32768        ; 16           ; 32768        ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 524288 ; 32768                       ; 16                          ; 32768                       ; 16                          ; 524288              ; 64   ; None ; M9K_X5_Y28_N0, M9K_X5_Y24_N0, M9K_X33_Y36_N0, M9K_X53_Y36_N0, M9K_X53_Y22_N0, M9K_X53_Y28_N0, M9K_X53_Y30_N0, M9K_X53_Y24_N0, M9K_X53_Y23_N0, M9K_X53_Y33_N0, M9K_X73_Y27_N0, M9K_X53_Y41_N0, M9K_X5_Y23_N0, M9K_X33_Y24_N0, M9K_X33_Y21_N0, M9K_X33_Y27_N0, M9K_X33_Y34_N0, M9K_X33_Y22_N0, M9K_X53_Y35_N0, M9K_X53_Y27_N0, M9K_X53_Y31_N0, M9K_X53_Y34_N0, M9K_X73_Y33_N0, M9K_X73_Y30_N0, M9K_X53_Y38_N0, M9K_X33_Y31_N0, M9K_X53_Y39_N0, M9K_X53_Y40_N0, M9K_X33_Y30_N0, M9K_X33_Y23_N0, M9K_X73_Y36_N0, M9K_X33_Y33_N0, M9K_X33_Y25_N0, M9K_X53_Y25_N0, M9K_X33_Y15_N0, M9K_X33_Y16_N0, M9K_X73_Y21_N0, M9K_X5_Y25_N0, M9K_X33_Y14_N0, M9K_X73_Y25_N0, M9K_X33_Y17_N0, M9K_X53_Y29_N0, M9K_X5_Y19_N0, M9K_X33_Y18_N0, M9K_X33_Y20_N0, M9K_X5_Y27_N0, M9K_X5_Y26_N0, M9K_X73_Y20_N0, M9K_X53_Y17_N0, M9K_X53_Y20_N0, M9K_X53_Y26_N0, M9K_X73_Y23_N0, M9K_X53_Y32_N0, M9K_X33_Y29_N0, M9K_X53_Y21_N0, M9K_X33_Y28_N0, M9K_X53_Y37_N0, M9K_X73_Y22_N0, M9K_X33_Y32_N0, M9K_X33_Y26_N0, M9K_X5_Y29_N0, M9K_X5_Y21_N0, M9K_X5_Y20_N0, M9K_X33_Y19_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 13          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 6           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_out2                                ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|lpm_mult:Mult0|mult_6hs:auto_generated|mac_mult1                            ;                            ; DSPMULT_X68_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_out2                                ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|lpm_mult:Mult1|mult_6hs:auto_generated|mac_mult1                            ;                            ; DSPMULT_X68_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft:fft|butterfly:butterfly_struct|lpm_mult:Mult2|mult_mgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly_struct|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|butterfly:butterfly_struct|lpm_mult:Mult3|mult_ogs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly_struct|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|butterfly:butterfly_struct|lpm_mult:Mult1|mult_mgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly_struct|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|butterfly:butterfly_struct|lpm_mult:Mult0|mult_ogs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly_struct|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|lpm_mult:Mult2|mult_0ls:auto_generated|mac_out2                                ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|lpm_mult:Mult2|mult_0ls:auto_generated|mac_mult1                            ;                            ; DSPMULT_X48_Y21_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,109 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 153 / 5,382 ( 3 % )     ;
; C4 interconnects      ; 3,171 / 106,704 ( 3 % ) ;
; Direct links          ; 643 / 148,641 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 1,063 / 49,760 ( 2 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 249 / 5,406 ( 5 % )     ;
; R4 interconnects      ; 3,561 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.34) ; Number of LABs  (Total = 198) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 25                            ;
; 2                                           ; 6                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 5                             ;
; 10                                          ; 3                             ;
; 11                                          ; 4                             ;
; 12                                          ; 6                             ;
; 13                                          ; 7                             ;
; 14                                          ; 13                            ;
; 15                                          ; 11                            ;
; 16                                          ; 107                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.04) ; Number of LABs  (Total = 198) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 117                           ;
; 1 Clock enable                     ; 63                            ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 10                            ;
; 2 Clock enables                    ; 8                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.58) ; Number of LABs  (Total = 198) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 16                            ;
; 2                                            ; 16                            ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 6                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 8                             ;
; 15                                           ; 13                            ;
; 16                                           ; 26                            ;
; 17                                           ; 6                             ;
; 18                                           ; 12                            ;
; 19                                           ; 5                             ;
; 20                                           ; 6                             ;
; 21                                           ; 12                            ;
; 22                                           ; 9                             ;
; 23                                           ; 5                             ;
; 24                                           ; 5                             ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 4                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 8                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.98) ; Number of LABs  (Total = 198) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 33                            ;
; 2                                               ; 12                            ;
; 3                                               ; 5                             ;
; 4                                               ; 4                             ;
; 5                                               ; 5                             ;
; 6                                               ; 7                             ;
; 7                                               ; 9                             ;
; 8                                               ; 9                             ;
; 9                                               ; 21                            ;
; 10                                              ; 10                            ;
; 11                                              ; 14                            ;
; 12                                              ; 4                             ;
; 13                                              ; 12                            ;
; 14                                              ; 9                             ;
; 15                                              ; 7                             ;
; 16                                              ; 22                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 2                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.61) ; Number of LABs  (Total = 198) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 12                            ;
; 3                                            ; 12                            ;
; 4                                            ; 8                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 7                             ;
; 10                                           ; 8                             ;
; 11                                           ; 6                             ;
; 12                                           ; 7                             ;
; 13                                           ; 11                            ;
; 14                                           ; 7                             ;
; 15                                           ; 11                            ;
; 16                                           ; 15                            ;
; 17                                           ; 13                            ;
; 18                                           ; 8                             ;
; 19                                           ; 7                             ;
; 20                                           ; 4                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 5                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 4                             ;
; 32                                           ; 1                             ;
; 33                                           ; 3                             ;
; 34                                           ; 4                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 22        ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 22        ; 22        ; 22        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 22           ; 0         ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 19           ; 22           ; 22           ; 19           ; 22           ; 22           ; 22           ; 22           ; 0         ; 0         ; 0         ; 22           ; 22           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; red[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; red[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; red[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; red[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; h_sync             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; v_sync             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mic_vcc            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mic_gnd            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; lrcl               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sclk               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; switch             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; din                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 8.6               ;
; I/O             ; clk                  ; 3.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                   ; Destination Register                                                                                              ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; clk                                                                                               ; fft:fft|state_m.wait_for_ram                                                                                      ; 1.268             ;
; fft:fft|dataAi[21]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a21~porta_datain_reg0 ; 0.387             ;
; fft:fft|dataAi[26]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.387             ;
; chart_controller:chart|addressA[7]                                                                ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a8~porta_address_reg0      ; 0.146             ;
; fft:fft|next_state.butterfly                                                                      ; fft:fft|state_m.butterfly                                                                                         ; 0.124             ;
; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|out_address_reg_a[1] ; chart_controller:chart|pixel_a[11]                                                                                ; 0.122             ;
; fft:fft|dataBi[5]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a5~portb_datain_reg0  ; 0.116             ;
; fft:fft|dataBi[3]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a3~portb_datain_reg0  ; 0.116             ;
; fft:fft|dataBi[4]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a4~portb_datain_reg0  ; 0.116             ;
; fft:fft|next_state.transform_end                                                                  ; fft:fft|state_m.transform_end                                                                                     ; 0.115             ;
; fft:fft|general_ram_addr_reg[7]                                                                   ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a44~portb_address_reg0     ; 0.114             ;
; fft:fft|general_ram_addr_reg[8]                                                                   ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a44~portb_address_reg0     ; 0.114             ;
; fft:fft|general_ram_addr_reg[9]                                                                   ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a44~portb_address_reg0     ; 0.114             ;
; fft:fft|general_ram_addr_reg[10]                                                                  ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a44~portb_address_reg0     ; 0.114             ;
; fft:fft|general_ram_addr_reg[11]                                                                  ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a44~portb_address_reg0     ; 0.114             ;
; chart_controller:chart|addressA[12]                                                               ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a8~porta_address_reg0      ; 0.114             ;
; fft:fft|general_ram_addr_reg[6]                                                                   ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a29~portb_address_reg0     ; 0.113             ;
; fft:fft|dataAi[2]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.108             ;
; fft:fft|dataAi[0]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.108             ;
; fft:fft|general_ram_addr_reg[5]                                                                   ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a29~portb_address_reg0     ; 0.104             ;
; fft:fft|dataBi[6]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a6~portb_datain_reg0  ; 0.099             ;
; fft:fft|dataBi[13]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a13~portb_datain_reg0 ; 0.099             ;
; fft:fft|dataBi[1]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a1~portb_datain_reg0  ; 0.099             ;
; fft:fft|dataBi[10]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a10~portb_datain_reg0 ; 0.099             ;
; fft:fft|dataBi[11]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a11~portb_datain_reg0 ; 0.099             ;
; fft:fft|dataBi[9]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a9~portb_datain_reg0  ; 0.099             ;
; fft:fft|dataBi[12]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a12~portb_datain_reg0 ; 0.099             ;
; fft:fft|dataBi[7]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a7~portb_datain_reg0  ; 0.099             ;
; fft:fft|dataBi[14]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a14~portb_datain_reg0 ; 0.099             ;
; fft:fft|dataBi[8]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a8~portb_datain_reg0  ; 0.099             ;
; fft:fft|dataBi[15]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a15~portb_datain_reg0 ; 0.099             ;
; chart_controller:chart|addressA[8]                                                                ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a8~porta_address_reg0      ; 0.094             ;
; fft:fft|dataAi[8]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.091             ;
; fft:fft|dataAi[12]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.091             ;
; fft:fft|dataAi[6]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.091             ;
; fft:fft|dataAi[10]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.091             ;
; chart_controller:chart|addressA[11]                                                               ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a8~porta_address_reg0      ; 0.088             ;
; queue:i2s_queue|ram_address[2]                                                                    ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_address_reg0         ; 0.088             ;
; queue:i2s_queue|ram_address[4]                                                                    ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_address_reg0         ; 0.088             ;
; queue:i2s_queue|ram_address[6]                                                                    ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_address_reg0         ; 0.088             ;
; chart_controller:chart|addressA[9]                                                                ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a8~porta_address_reg0      ; 0.088             ;
; chart_controller:chart|addressA[10]                                                               ; shift_reg:reg|altsyncram:altsyncram_component|altsyncram_a0p3:auto_generated|ram_block1a8~porta_address_reg0      ; 0.088             ;
; fft:fft|dataAi[16]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a16~porta_datain_reg0 ; 0.079             ;
; fft:fft|dataBi[24]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a24~portb_datain_reg0 ; 0.074             ;
; fft:fft|dataBi[19]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a19~portb_datain_reg0 ; 0.071             ;
; fft:fft|dataAi[14]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.070             ;
; fft:fft|dataAi[7]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.070             ;
; fft:fft|dataAi[1]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.070             ;
; fft:fft|dataAi[11]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.070             ;
; fft:fft|dataAi[15]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.070             ;
; fft:fft|dataAi[13]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.070             ;
; queue:i2s_queue|ram_data[3]                                                                       ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a3~porta_datain_reg0          ; 0.067             ;
; fft:fft|dataBi[26]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a26~portb_datain_reg0 ; 0.066             ;
; queue:i2s_queue|ram_data[9]                                                                       ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_datain_reg0          ; 0.065             ;
; queue:i2s_queue|ram_data[10]                                                                      ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a11~porta_datain_reg0         ; 0.065             ;
; fft:fft|dataAi[23]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.064             ;
; fft:fft|dataAi[30]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.064             ;
; fft:fft|dataAi[24]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a24~porta_datain_reg0 ; 0.062             ;
; fft:fft|dataAi[22]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a22~porta_datain_reg0 ; 0.062             ;
; fft:fft|dataAi[25]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a25~porta_datain_reg0 ; 0.062             ;
; fft:fft|dataAi[31]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a31~porta_datain_reg0 ; 0.061             ;
; fft:fft|dataAi[29]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a29~porta_datain_reg0 ; 0.061             ;
; fft:fft|dataAi[18]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a18~porta_datain_reg0 ; 0.061             ;
; fft:fft|dataAi[27]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a27~porta_datain_reg0 ; 0.061             ;
; queue:i2s_queue|ram_address[1]                                                                    ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_address_reg0         ; 0.059             ;
; queue:i2s_queue|ram_address[3]                                                                    ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_address_reg0         ; 0.059             ;
; queue:i2s_queue|ram_address[5]                                                                    ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_address_reg0         ; 0.059             ;
; queue:i2s_queue|ram_address[7]                                                                    ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a9~porta_address_reg0         ; 0.059             ;
; fft:fft|dataAi[9]                                                                                 ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.058             ;
; fft:fft|dataAi[20]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a20~porta_datain_reg0 ; 0.056             ;
; fft:fft|dataAi[19]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a19~porta_datain_reg0 ; 0.056             ;
; fft:fft|dataAi[28]                                                                                ; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ram_block1a28~porta_datain_reg0 ; 0.056             ;
; queue:i2s_queue|ram_data[1]                                                                       ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a1~porta_datain_reg0          ; 0.053             ;
; queue:i2s_queue|ram_data[0]                                                                       ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a0~porta_datain_reg0          ; 0.053             ;
; queue:i2s_queue|ram_data[2]                                                                       ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a2~porta_datain_reg0          ; 0.046             ;
; queue:i2s_queue|ram_data[7]                                                                       ; fifo:fifoA|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a7~porta_datain_reg0          ; 0.046             ;
; queue:i2s_queue|ram_data[6]                                                                       ; fifo:fifoB|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a6~porta_datain_reg0          ; 0.045             ;
; queue:i2s_queue|ram_data[5]                                                                       ; fifo:fifoB|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a5~porta_datain_reg0          ; 0.045             ;
; queue:i2s_queue|ram_data[4]                                                                       ; fifo:fifoB|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a4~porta_datain_reg0          ; 0.038             ;
; queue:i2s_queue|ram_data[8]                                                                       ; fifo:fifoB|altsyncram:altsyncram_component|altsyncram_p7p3:auto_generated|ram_block1a8~porta_datain_reg0          ; 0.038             ;
+---------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 80 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "spectrum_analyzer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 3, clock division of 53, and phase shift of 0 degrees (0 ps) for bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] port File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 51 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'spectrum_analyzer.sdc'
Warning (332060): Node: vga_controller:vga|pixel_x[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch chart_controller:chart|x1[9] is being clocked by vga_controller:vga|pixel_x[0]
Warning (332060): Node: fft:fft|state_m.wait_for_ram was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch fft:fft|wr is being clocked by fft:fft|state_m.wait_for_ram
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: bclk|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Fall) to clk (Rise) (setup and hold)
    Critical Warning (332169): From clk (Rise) to clk (Fall) (setup and hold)
    Critical Warning (332169): From clk (Fall) to clk (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/tomek/vhdl/spctr/spectrum_analyzer/spectrum_analyzer.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_controller:vga|pixel_x[0] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[1] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[2] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[3] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[4] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[5] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[6] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[7] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[8] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176357): Destination node vga_controller:vga|pixel_x[9] File: /home/tomek/vhdl/spctr/spectrum_analyzer/vga_controller.vhd Line: 37
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node chart_controller:chart|Equal3~0  File: /home/tomek/vhdl/spctr/spectrum_analyzer/chart_controller.vhd Line: 132
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node chart_controller:chart|green[1]~1 File: /home/tomek/vhdl/spctr/spectrum_analyzer/chart_controller.vhd Line: 11
        Info (176357): Destination node chart_controller:chart|green[1]~2 File: /home/tomek/vhdl/spctr/spectrum_analyzer/chart_controller.vhd Line: 11
        Info (176357): Destination node chart_controller:chart|blue[0]~3 File: /home/tomek/vhdl/spctr/spectrum_analyzer/chart_controller.vhd Line: 11
        Info (176357): Destination node chart_controller:chart|blue[1]~8 File: /home/tomek/vhdl/spctr/spectrum_analyzer/chart_controller.vhd Line: 11
Info (176353): Automatically promoted node chart_controller:chart|Equal1~1  File: /home/tomek/vhdl/spctr/spectrum_analyzer/chart_controller.vhd Line: 108
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 56 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 30 register duplicates
Warning (15064): PLL "bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|pll1" output port clk[0] feeds output pin "sclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 44
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X45_Y11 to location X55_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 3.57 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (169177): 3 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at P11 File: /home/tomek/vhdl/spctr/spectrum_analyzer/spectrum_analyzer.vhd Line: 8
    Info (169178): Pin switch uses I/O standard 3.3-V LVTTL at C10 File: /home/tomek/vhdl/spctr/spectrum_analyzer/spectrum_analyzer.vhd Line: 20
    Info (169178): Pin din uses I/O standard 3.3-V LVTTL at AB9 File: /home/tomek/vhdl/spctr/spectrum_analyzer/spectrum_analyzer.vhd Line: 18
Info (144001): Generated suppressed messages file /home/tomek/vhdl/spctr/spectrum_analyzer/output_files/spectrum_analyzer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 888 megabytes
    Info: Processing ended: Sat Jan 14 21:31:52 2023
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:01:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/tomek/vhdl/spctr/spectrum_analyzer/output_files/spectrum_analyzer.fit.smsg.


