Fitter report for Element_Test_Bed
Sat May 04 16:18:59 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat May 04 16:18:59 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Element_Test_Bed                            ;
; Top-level Entity Name              ; RegisterFile                                ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE75F29C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 594 / 75,408 ( < 1 % )                      ;
;     Total combinational functions  ; 594 / 75,408 ( < 1 % )                      ;
;     Dedicated logic registers      ; 416 / 75,408 ( < 1 % )                      ;
; Total registers                    ; 416                                         ;
; Total pins                         ; 111 / 427 ( 26 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 2,810,880 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 400 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE75F29C8                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 2                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; RegisterFile   ;              ; n_reset    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1243 ) ; 0.00 % ( 0 / 1243 )        ; 0.00 % ( 0 / 1243 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1243 ) ; 0.00 % ( 0 / 1243 )        ; 0.00 % ( 0 / 1243 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1235 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Element_Test_Bed/output_files/Element_Test_Bed.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 594 / 75,408 ( < 1 % ) ;
;     -- Combinational with no register       ; 178                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 416                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 517                    ;
;     -- 3 input functions                    ; 72                     ;
;     -- <=2 input functions                  ; 5                      ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 594                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 416 / 77,471 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 416 / 75,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,063 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 50 / 4,713 ( 1 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 111 / 427 ( 26 % )     ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 305 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,810,880 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,810,880 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0.6% / 0.6% / 0.6%     ;
; Peak interconnect usage (total/H/V)         ; 8.0% / 8.5% / 9.4%     ;
; Maximum fan-out                             ; 416                    ;
; Highest non-global fan-out                  ; 191                    ;
; Total fan-out                               ; 4139                   ;
; Average fan-out                             ; 3.33                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 594 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )              ;
;     -- Combinational with no register       ; 178                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 416                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 517                   ; 0                              ;
;     -- 3 input functions                    ; 72                    ; 0                              ;
;     -- <=2 input functions                  ; 5                     ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 594                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 416                   ; 0                              ;
;     -- Dedicated logic registers            ; 416 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 50 / 4713 ( 1 % )     ; 0 / 4713 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 111                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4135                  ; 4                              ;
;     -- Registered Connections               ; 832                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 47                    ; 0                              ;
;     -- Output Ports                         ; 64                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clear         ; Y2    ; 2        ; 0            ; 30           ; 14           ; 416                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; clk           ; J1    ; 1        ; 0            ; 30           ; 7            ; 416                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelA[0]  ; J28   ; 6        ; 94           ; 31           ; 7            ; 191                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelA[1]  ; J27   ; 6        ; 94           ; 31           ; 0            ; 161                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelA[2]  ; D20   ; 7        ; 67           ; 62           ; 14           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelA[3]  ; F19   ; 7        ; 78           ; 62           ; 14           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelB[0]  ; D21   ; 7        ; 78           ; 62           ; 7            ; 191                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelB[1]  ; B22   ; 7        ; 73           ; 62           ; 14           ; 161                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelB[2]  ; H25   ; 6        ; 94           ; 53           ; 21           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rdRegSelB[3]  ; F26   ; 6        ; 94           ; 52           ; 14           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[0]  ; K26   ; 6        ; 94           ; 49           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[10] ; H24   ; 6        ; 94           ; 55           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[11] ; G15   ; 7        ; 53           ; 62           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[12] ; C21   ; 7        ; 76           ; 62           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[13] ; G25   ; 6        ; 94           ; 56           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[14] ; A21   ; 7        ; 73           ; 62           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[15] ; A22   ; 7        ; 73           ; 62           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[16] ; C17   ; 7        ; 62           ; 62           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[17] ; F17   ; 7        ; 56           ; 62           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[18] ; D19   ; 7        ; 62           ; 62           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[19] ; B21   ; 7        ; 71           ; 62           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[1]  ; E28   ; 6        ; 94           ; 50           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[20] ; G17   ; 7        ; 62           ; 62           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[21] ; H23   ; 6        ; 94           ; 55           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[22] ; G18   ; 7        ; 56           ; 62           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[23] ; G27   ; 6        ; 94           ; 47           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[24] ; D26   ; 6        ; 94           ; 54           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[25] ; B18   ; 7        ; 60           ; 62           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[26] ; A17   ; 7        ; 51           ; 62           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[27] ; G16   ; 7        ; 58           ; 62           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[28] ; D24   ; 7        ; 80           ; 62           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[29] ; F15   ; 7        ; 58           ; 62           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[2]  ; G28   ; 6        ; 94           ; 47           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[30] ; E25   ; 7        ; 56           ; 62           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[31] ; A18   ; 7        ; 60           ; 62           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[3]  ; H26   ; 6        ; 94           ; 52           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[4]  ; D27   ; 6        ; 94           ; 54           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[5]  ; B25   ; 7        ; 88           ; 62           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[6]  ; C22   ; 7        ; 78           ; 62           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[7]  ; F27   ; 6        ; 94           ; 49           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[8]  ; M21   ; 6        ; 94           ; 47           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; regDataIn[9]  ; J26   ; 6        ; 94           ; 45           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; wrRegSel[0]   ; A25   ; 7        ; 90           ; 62           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; wrRegSel[1]   ; F25   ; 6        ; 94           ; 58           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; wrRegSel[2]   ; D22   ; 7        ; 92           ; 62           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; wrRegSel[3]   ; C25   ; 7        ; 85           ; 62           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; wrStrobe      ; D25   ; 7        ; 85           ; 62           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; regDataOutA[0]  ; K27   ; 6        ; 94           ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[10] ; P25   ; 6        ; 94           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[11] ; D28   ; 6        ; 94           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[12] ; C13   ; 8        ; 45           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[13] ; C26   ; 7        ; 92           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[14] ; C18   ; 7        ; 69           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[15] ; A26   ; 7        ; 90           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[16] ; L23   ; 6        ; 94           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[17] ; B17   ; 7        ; 51           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[18] ; D12   ; 8        ; 43           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[19] ; A10   ; 8        ; 34           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[1]  ; F22   ; 7        ; 88           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[20] ; F18   ; 7        ; 69           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[21] ; C15   ; 7        ; 49           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[22] ; C20   ; 7        ; 67           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[23] ; M25   ; 6        ; 94           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[24] ; C19   ; 7        ; 67           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[25] ; B19   ; 7        ; 60           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[26] ; J25   ; 6        ; 94           ; 45           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[27] ; G14   ; 8        ; 40           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[28] ; E26   ; 6        ; 94           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[29] ; A12   ; 8        ; 40           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[2]  ; E21   ; 7        ; 88           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[30] ; E18   ; 7        ; 71           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[31] ; D18   ; 7        ; 67           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[3]  ; A19   ; 7        ; 60           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[4]  ; C16   ; 7        ; 53           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[5]  ; D23   ; 7        ; 83           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[6]  ; F24   ; 6        ; 94           ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[7]  ; F28   ; 6        ; 94           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[8]  ; E22   ; 7        ; 92           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutA[9]  ; K25   ; 6        ; 94           ; 49           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[0]  ; L25   ; 6        ; 94           ; 48           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[10] ; N25   ; 6        ; 94           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[11] ; P27   ; 6        ; 94           ; 38           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[12] ; L27   ; 6        ; 94           ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[13] ; D13   ; 8        ; 45           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[14] ; E17   ; 7        ; 53           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[15] ; C27   ; 6        ; 94           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[16] ; L24   ; 6        ; 94           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[17] ; C14   ; 8        ; 45           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[18] ; A11   ; 8        ; 36           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[19] ; D17   ; 7        ; 62           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[1]  ; L26   ; 6        ; 94           ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[20] ; A23   ; 7        ; 85           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[21] ; C24   ; 7        ; 80           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[22] ; B26   ; 7        ; 92           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[23] ; M28   ; 6        ; 94           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[24] ; B23   ; 7        ; 85           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[25] ; D15   ; 7        ; 49           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[26] ; E15   ; 7        ; 49           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[27] ; E24   ; 7        ; 56           ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[28] ; G26   ; 6        ; 94           ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[29] ; D14   ; 8        ; 45           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[2]  ; K28   ; 6        ; 94           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[30] ; J22   ; 6        ; 94           ; 57           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[31] ; D16   ; 7        ; 53           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[3]  ; E27   ; 6        ; 94           ; 50           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[4]  ; C23   ; 7        ; 83           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[5]  ; E19   ; 7        ; 78           ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[6]  ; M26   ; 6        ; 94           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[7]  ; F21   ; 7        ; 88           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[8]  ; M27   ; 6        ; 94           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regDataOutB[9]  ; L28   ; 6        ; 94           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P25      ; DIFFIO_R20p, CRC_ERROR                   ; Use as regular IO        ; regDataOutA[10]         ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R19p, CLKUSR                      ; Use as regular IO        ; regDataOutB[11]         ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R11n, nWE                         ; Use as regular IO        ; regDataIn[2]            ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R11p, nOE                         ; Use as regular IO        ; regDataIn[23]           ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R9n, nAVD                         ; Use as regular IO        ; regDataOutA[7]          ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R9p                               ; Use as regular IO        ; regDataIn[7]            ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R8n, PADD23                       ; Use as regular IO        ; regDataIn[1]            ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R5n, PADD22                       ; Use as regular IO        ; regDataOutA[11]         ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R5p, PADD21                       ; Use as regular IO        ; regDataIn[4]            ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; regDataOutB[15]         ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T39p, PADD0                       ; Use as regular IO        ; rdRegSelB[1]            ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T36n, PADD1                       ; Use as regular IO        ; regDataOutA[14]         ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T36p, PADD2                       ; Use as regular IO        ; regDataOutA[31]         ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T33n, PADD3                       ; Use as regular IO        ; regDataIn[16]           ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T33p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; regDataOutB[19]         ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T32n, PADD5                       ; Use as regular IO        ; regDataOutA[3]          ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T32p, PADD6                       ; Use as regular IO        ; regDataOutA[25]         ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T31n, PADD7                       ; Use as regular IO        ; regDataIn[31]           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T31p, PADD8                       ; Use as regular IO        ; regDataIn[25]           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T27n, PADD9                       ; Use as regular IO        ; regDataOutA[4]          ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T27p, PADD10                      ; Use as regular IO        ; regDataOutB[31]         ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T26n, PADD11                      ; Use as regular IO        ; regDataIn[26]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T26p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; regDataOutA[17]         ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T25n, PADD13                      ; Use as regular IO        ; regDataOutA[21]         ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T25p, PADD14                      ; Use as regular IO        ; regDataOutB[25]         ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T23p, PADD15                      ; Use as regular IO        ; regDataOutB[29]         ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T22p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; regDataOutA[18]         ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T19n, DATA2                       ; Use as regular IO        ; regDataOutB[18]         ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T18n, PADD18                      ; Use as regular IO        ; regDataOutA[19]         ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 45 ( 11 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 49 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 59 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 52 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 43 / 48 ( 90 % ) ; 3.3V          ; --           ;
; 7        ; 57 / 59 ( 97 % ) ; 3.3V          ; --           ;
; 8        ; 9 / 57 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 412        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 409        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 418        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 399        ; 8        ; regDataOutA[19]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 397        ; 8        ; regDataOutB[18]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 392        ; 8        ; regDataOutA[29]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 384        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 382        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 377        ; 7        ; regDataIn[26]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 365        ; 7        ; regDataIn[31]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 363        ; 7        ; regDataOutA[3]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 350        ; 7        ; regDataIn[14]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 348        ; 7        ; regDataIn[15]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 337        ; 7        ; regDataOutB[20]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 330        ; 7        ; wrRegSel[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A26      ; 329        ; 7        ; regDataOutA[15]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB16     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 160        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 162        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 161        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 163        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 413        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 410        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 419        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 400        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 398        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 385        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 383        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 378        ; 7        ; regDataOutA[17]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 366        ; 7        ; regDataIn[25]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 364        ; 7        ; regDataOutA[25]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 351        ; 7        ; regDataIn[19]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 349        ; 7        ; rdRegSelB[1]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 338        ; 7        ; regDataOutB[24]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 331        ; 7        ; regDataIn[5]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B26      ; 326        ; 7        ; regDataOutB[22]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 422        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 420        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 416        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 403        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 414        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 390        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 386        ; 8        ; regDataOutA[12]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 388        ; 8        ; regDataOutB[17]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 380        ; 7        ; regDataOutA[21]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 375        ; 7        ; regDataOutA[4]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 361        ; 7        ; regDataIn[16]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 354        ; 7        ; regDataOutA[14]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 358        ; 7        ; regDataOutA[24]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 356        ; 7        ; regDataOutA[22]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 347        ; 7        ; regDataIn[12]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 343        ; 7        ; regDataIn[6]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ; 339        ; 7        ; regDataOutB[4]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 341        ; 7        ; regDataOutB[21]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ; 336        ; 7        ; wrRegSel[3]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C26      ; 325        ; 7        ; regDataOutA[13]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C27      ; 316        ; 6        ; regDataOutB[15]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 424        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 423        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 421        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 417        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 404        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 415        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 391        ; 8        ; regDataOutA[18]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 387        ; 8        ; regDataOutB[13]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 389        ; 8        ; regDataOutB[29]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 381        ; 7        ; regDataOutB[25]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 376        ; 7        ; regDataOutB[31]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 362        ; 7        ; regDataOutB[19]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 355        ; 7        ; regDataOutA[31]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 359        ; 7        ; regDataIn[18]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 357        ; 7        ; rdRegSelA[2]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 344        ; 7        ; rdRegSelB[0]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 327        ; 7        ; wrRegSel[2]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D23      ; 340        ; 7        ; regDataOutA[5]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D24      ; 342        ; 7        ; regDataIn[28]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D25      ; 335        ; 7        ; wrStrobe                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D26      ; 317        ; 6        ; regDataIn[24]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D27      ; 315        ; 6        ; regDataIn[4]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D28      ; 314        ; 6        ; regDataOutA[11]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 405        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 396        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 379        ; 7        ; regDataOutB[26]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 373        ; 7        ; regDataOutB[14]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 352        ; 7        ; regDataOutA[30]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ; 346        ; 7        ; regDataOutB[5]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 332        ; 7        ; regDataOutA[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 328        ; 7        ; regDataOutA[8]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 370        ; 7        ; regDataOutB[27]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E25      ; 369        ; 7        ; regDataIn[30]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E26      ; 313        ; 6        ; regDataOutA[28]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E27      ; 309        ; 6        ; regDataOutB[3]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E28      ; 308        ; 6        ; regDataIn[1]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 406        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 395        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 367        ; 7        ; regDataIn[29]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 371        ; 7        ; regDataIn[17]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 353        ; 7        ; regDataOutA[20]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 345        ; 7        ; rdRegSelA[3]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 333        ; 7        ; regDataOutB[7]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F22      ; 334        ; 7        ; regDataOutA[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 324        ; 6        ; regDataOutA[6]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 323        ; 6        ; wrRegSel[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 311        ; 6        ; rdRegSelB[3]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F27      ; 307        ; 6        ; regDataIn[7]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F28      ; 306        ; 6        ; regDataOutA[7]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 411        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 401        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 394        ; 8        ; regDataOutA[27]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 374        ; 7        ; regDataIn[11]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 368        ; 7        ; regDataIn[27]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 360        ; 7        ; regDataIn[20]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 372        ; 7        ; regDataIn[22]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G25      ; 321        ; 6        ; regDataIn[13]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 320        ; 6        ; regDataOutB[28]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G27      ; 301        ; 6        ; regDataIn[23]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G28      ; 300        ; 6        ; regDataIn[2]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 402        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 319        ; 6        ; regDataIn[21]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 318        ; 6        ; regDataIn[10]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 312        ; 6        ; rdRegSelB[2]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 310        ; 6        ; regDataIn[3]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 53         ; 1        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 322        ; 6        ; regDataOutB[30]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 299        ; 6        ; regDataOutA[26]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 298        ; 6        ; regDataIn[9]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 273        ; 6        ; rdRegSelA[1]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J28      ; 272        ; 6        ; rdRegSelA[0]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 305        ; 6        ; regDataOutA[9]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 304        ; 6        ; regDataIn[0]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 296        ; 6        ; regDataOutA[0]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 295        ; 6        ; regDataOutB[2]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 294        ; 6        ; regDataOutA[16]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 293        ; 6        ; regDataOutB[16]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 303        ; 6        ; regDataOutB[0]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ; 297        ; 6        ; regDataOutB[1]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L27      ; 292        ; 6        ; regDataOutB[12]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L28      ; 291        ; 6        ; regDataOutB[9]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 302        ; 6        ; regDataIn[8]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 277        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M24      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 290        ; 6        ; regDataOutA[23]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 289        ; 6        ; regDataOutB[6]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 288        ; 6        ; regDataOutB[8]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 287        ; 6        ; regDataOutB[23]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 45         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 275        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 286        ; 6        ; regDataOutB[10]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 44         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 46         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 48         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 50         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 47         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 49         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 278        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 276        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 274        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 280        ; 6        ; regDataOutA[10]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 284        ; 6        ; regDataOutB[11]                                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 51         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 55         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 54         ; 2        ; clear                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 271        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 270        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+-----------------+-----------------------------+
; Pin Name        ; Reason                      ;
+-----------------+-----------------------------+
; regDataOutA[0]  ; Missing drive strength      ;
; regDataOutA[1]  ; Missing drive strength      ;
; regDataOutA[2]  ; Missing drive strength      ;
; regDataOutA[3]  ; Missing drive strength      ;
; regDataOutA[4]  ; Missing drive strength      ;
; regDataOutA[5]  ; Missing drive strength      ;
; regDataOutA[6]  ; Missing drive strength      ;
; regDataOutA[7]  ; Missing drive strength      ;
; regDataOutA[8]  ; Missing drive strength      ;
; regDataOutA[9]  ; Missing drive strength      ;
; regDataOutA[10] ; Missing drive strength      ;
; regDataOutA[11] ; Missing drive strength      ;
; regDataOutA[12] ; Missing drive strength      ;
; regDataOutA[13] ; Missing drive strength      ;
; regDataOutA[14] ; Missing drive strength      ;
; regDataOutA[15] ; Missing drive strength      ;
; regDataOutA[16] ; Missing drive strength      ;
; regDataOutA[17] ; Missing drive strength      ;
; regDataOutA[18] ; Missing drive strength      ;
; regDataOutA[19] ; Missing drive strength      ;
; regDataOutA[20] ; Missing drive strength      ;
; regDataOutA[21] ; Missing drive strength      ;
; regDataOutA[22] ; Missing drive strength      ;
; regDataOutA[23] ; Missing drive strength      ;
; regDataOutA[24] ; Missing drive strength      ;
; regDataOutA[25] ; Missing drive strength      ;
; regDataOutA[26] ; Missing drive strength      ;
; regDataOutA[27] ; Missing drive strength      ;
; regDataOutA[28] ; Missing drive strength      ;
; regDataOutA[29] ; Missing drive strength      ;
; regDataOutA[30] ; Missing drive strength      ;
; regDataOutA[31] ; Missing drive strength      ;
; regDataOutB[0]  ; Missing drive strength      ;
; regDataOutB[1]  ; Missing drive strength      ;
; regDataOutB[2]  ; Missing drive strength      ;
; regDataOutB[3]  ; Missing drive strength      ;
; regDataOutB[4]  ; Missing drive strength      ;
; regDataOutB[5]  ; Missing drive strength      ;
; regDataOutB[6]  ; Missing drive strength      ;
; regDataOutB[7]  ; Missing drive strength      ;
; regDataOutB[8]  ; Missing drive strength      ;
; regDataOutB[9]  ; Missing drive strength      ;
; regDataOutB[10] ; Missing drive strength      ;
; regDataOutB[11] ; Missing drive strength      ;
; regDataOutB[12] ; Missing drive strength      ;
; regDataOutB[13] ; Missing drive strength      ;
; regDataOutB[14] ; Missing drive strength      ;
; regDataOutB[15] ; Missing drive strength      ;
; regDataOutB[16] ; Missing drive strength      ;
; regDataOutB[17] ; Missing drive strength      ;
; regDataOutB[18] ; Missing drive strength      ;
; regDataOutB[19] ; Missing drive strength      ;
; regDataOutB[20] ; Missing drive strength      ;
; regDataOutB[21] ; Missing drive strength      ;
; regDataOutB[22] ; Missing drive strength      ;
; regDataOutB[23] ; Missing drive strength      ;
; regDataOutB[24] ; Missing drive strength      ;
; regDataOutB[25] ; Missing drive strength      ;
; regDataOutB[26] ; Missing drive strength      ;
; regDataOutB[27] ; Missing drive strength      ;
; regDataOutB[28] ; Missing drive strength      ;
; regDataOutB[29] ; Missing drive strength      ;
; regDataOutB[30] ; Missing drive strength      ;
; regDataOutB[31] ; Missing drive strength      ;
; regDataOutA[0]  ; Missing location assignment ;
; regDataOutA[1]  ; Missing location assignment ;
; regDataOutA[2]  ; Missing location assignment ;
; regDataOutA[3]  ; Missing location assignment ;
; regDataOutA[4]  ; Missing location assignment ;
; regDataOutA[5]  ; Missing location assignment ;
; regDataOutA[6]  ; Missing location assignment ;
; regDataOutA[7]  ; Missing location assignment ;
; regDataOutA[8]  ; Missing location assignment ;
; regDataOutA[9]  ; Missing location assignment ;
; regDataOutA[10] ; Missing location assignment ;
; regDataOutA[11] ; Missing location assignment ;
; regDataOutA[12] ; Missing location assignment ;
; regDataOutA[13] ; Missing location assignment ;
; regDataOutA[14] ; Missing location assignment ;
; regDataOutA[15] ; Missing location assignment ;
; regDataOutA[16] ; Missing location assignment ;
; regDataOutA[17] ; Missing location assignment ;
; regDataOutA[18] ; Missing location assignment ;
; regDataOutA[19] ; Missing location assignment ;
; regDataOutA[20] ; Missing location assignment ;
; regDataOutA[21] ; Missing location assignment ;
; regDataOutA[22] ; Missing location assignment ;
; regDataOutA[23] ; Missing location assignment ;
; regDataOutA[24] ; Missing location assignment ;
; regDataOutA[25] ; Missing location assignment ;
; regDataOutA[26] ; Missing location assignment ;
; regDataOutA[27] ; Missing location assignment ;
; regDataOutA[28] ; Missing location assignment ;
; regDataOutA[29] ; Missing location assignment ;
; regDataOutA[30] ; Missing location assignment ;
; regDataOutA[31] ; Missing location assignment ;
; regDataOutB[0]  ; Missing location assignment ;
; regDataOutB[1]  ; Missing location assignment ;
; regDataOutB[2]  ; Missing location assignment ;
; regDataOutB[3]  ; Missing location assignment ;
; regDataOutB[4]  ; Missing location assignment ;
; regDataOutB[5]  ; Missing location assignment ;
; regDataOutB[6]  ; Missing location assignment ;
; regDataOutB[7]  ; Missing location assignment ;
; regDataOutB[8]  ; Missing location assignment ;
; regDataOutB[9]  ; Missing location assignment ;
; regDataOutB[10] ; Missing location assignment ;
; regDataOutB[11] ; Missing location assignment ;
; regDataOutB[12] ; Missing location assignment ;
; regDataOutB[13] ; Missing location assignment ;
; regDataOutB[14] ; Missing location assignment ;
; regDataOutB[15] ; Missing location assignment ;
; regDataOutB[16] ; Missing location assignment ;
; regDataOutB[17] ; Missing location assignment ;
; regDataOutB[18] ; Missing location assignment ;
; regDataOutB[19] ; Missing location assignment ;
; regDataOutB[20] ; Missing location assignment ;
; regDataOutB[21] ; Missing location assignment ;
; regDataOutB[22] ; Missing location assignment ;
; regDataOutB[23] ; Missing location assignment ;
; regDataOutB[24] ; Missing location assignment ;
; regDataOutB[25] ; Missing location assignment ;
; regDataOutB[26] ; Missing location assignment ;
; regDataOutB[27] ; Missing location assignment ;
; regDataOutB[28] ; Missing location assignment ;
; regDataOutB[29] ; Missing location assignment ;
; regDataOutB[30] ; Missing location assignment ;
; regDataOutB[31] ; Missing location assignment ;
; rdRegSelA[0]    ; Missing location assignment ;
; rdRegSelA[1]    ; Missing location assignment ;
; rdRegSelA[3]    ; Missing location assignment ;
; rdRegSelA[2]    ; Missing location assignment ;
; rdRegSelB[0]    ; Missing location assignment ;
; rdRegSelB[1]    ; Missing location assignment ;
; rdRegSelB[3]    ; Missing location assignment ;
; rdRegSelB[2]    ; Missing location assignment ;
; regDataIn[0]    ; Missing location assignment ;
; clk             ; Missing location assignment ;
; clear           ; Missing location assignment ;
; wrRegSel[0]     ; Missing location assignment ;
; wrStrobe        ; Missing location assignment ;
; wrRegSel[3]     ; Missing location assignment ;
; wrRegSel[1]     ; Missing location assignment ;
; wrRegSel[2]     ; Missing location assignment ;
; regDataIn[1]    ; Missing location assignment ;
; regDataIn[2]    ; Missing location assignment ;
; regDataIn[3]    ; Missing location assignment ;
; regDataIn[4]    ; Missing location assignment ;
; regDataIn[5]    ; Missing location assignment ;
; regDataIn[6]    ; Missing location assignment ;
; regDataIn[7]    ; Missing location assignment ;
; regDataIn[8]    ; Missing location assignment ;
; regDataIn[9]    ; Missing location assignment ;
; regDataIn[10]   ; Missing location assignment ;
; regDataIn[11]   ; Missing location assignment ;
; regDataIn[12]   ; Missing location assignment ;
; regDataIn[13]   ; Missing location assignment ;
; regDataIn[14]   ; Missing location assignment ;
; regDataIn[15]   ; Missing location assignment ;
; regDataIn[16]   ; Missing location assignment ;
; regDataIn[17]   ; Missing location assignment ;
; regDataIn[18]   ; Missing location assignment ;
; regDataIn[19]   ; Missing location assignment ;
; regDataIn[20]   ; Missing location assignment ;
; regDataIn[21]   ; Missing location assignment ;
; regDataIn[22]   ; Missing location assignment ;
; regDataIn[23]   ; Missing location assignment ;
; regDataIn[24]   ; Missing location assignment ;
; regDataIn[25]   ; Missing location assignment ;
; regDataIn[26]   ; Missing location assignment ;
; regDataIn[27]   ; Missing location assignment ;
; regDataIn[28]   ; Missing location assignment ;
; regDataIn[29]   ; Missing location assignment ;
; regDataIn[30]   ; Missing location assignment ;
; regDataIn[31]   ; Missing location assignment ;
+-----------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                   ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name          ; Entity Name  ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+--------------+
; |RegisterFile              ; 594 (18)    ; 416 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 111  ; 0            ; 178 (18)     ; 0 (0)             ; 416 (0)          ; |RegisterFile                ; RegisterFile ; work         ;
;    |COUNT_32:r4|           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|COUNT_32:r4    ; COUNT_32     ; work         ;
;    |COUNT_32:r5|           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|COUNT_32:r5    ; COUNT_32     ; work         ;
;    |COUNT_32:r6|           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|COUNT_32:r6    ; COUNT_32     ; work         ;
;    |COUNT_32:r7|           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|COUNT_32:r7    ; COUNT_32     ; work         ;
;    |MUX_16x32:muxA|        ; 288 (288)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 192 (192)        ; |RegisterFile|MUX_16x32:muxA ; MUX_16x32    ; work         ;
;    |MUX_16x32:muxB|        ; 288 (288)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 224 (224)        ; |RegisterFile|MUX_16x32:muxB ; MUX_16x32    ; work         ;
;    |REG_32:r10|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r10     ; REG_32       ; work         ;
;    |REG_32:r11|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r11     ; REG_32       ; work         ;
;    |REG_32:r12|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r12     ; REG_32       ; work         ;
;    |REG_32:r13|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r13     ; REG_32       ; work         ;
;    |REG_32:r14|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r14     ; REG_32       ; work         ;
;    |REG_32:r15|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r15     ; REG_32       ; work         ;
;    |REG_32:r3|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r3      ; REG_32       ; work         ;
;    |REG_32:r8|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r8      ; REG_32       ; work         ;
;    |REG_32:r9|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |RegisterFile|REG_32:r9      ; REG_32       ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; regDataOutA[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutA[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; regDataOutB[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rdRegSelA[0]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rdRegSelA[1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rdRegSelA[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rdRegSelA[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rdRegSelB[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rdRegSelB[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rdRegSelB[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rdRegSelB[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clear           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; wrRegSel[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wrStrobe        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wrRegSel[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wrRegSel[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wrRegSel[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[9]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[10]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[11]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[12]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[13]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[14]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[15]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[16]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[17]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[18]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[19]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[20]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[21]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[22]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[23]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[24]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[25]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; regDataIn[26]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[27]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[28]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[29]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[30]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; regDataIn[31]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                              ;
+-------------------------------+-------------------+---------+
; Source Pin / Fanout           ; Pad To Core Index ; Setting ;
+-------------------------------+-------------------+---------+
; rdRegSelA[0]                  ;                   ;         ;
; rdRegSelA[1]                  ;                   ;         ;
; rdRegSelA[3]                  ;                   ;         ;
;      - MUX_16x32:muxA|Mux31~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux31~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux30~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux29~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux29~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux28~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux27~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux27~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux26~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux25~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux25~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux24~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux23~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux23~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux22~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux21~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux21~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux20~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux19~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux19~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux18~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux17~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux17~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux16~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux15~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux15~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux14~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux13~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux13~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux12~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux11~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux11~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux10~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux9~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux9~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux8~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux7~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux7~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux6~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux5~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux5~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux4~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux3~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux3~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux2~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux1~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux1~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxA|Mux0~5  ; 0                 ; 6       ;
; rdRegSelA[2]                  ;                   ;         ;
;      - MUX_16x32:muxA|Mux31~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux30~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux30~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux29~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux28~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux28~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux27~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux26~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux26~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux25~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux24~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux24~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux23~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux22~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux22~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux21~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux20~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux20~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux19~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux18~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux18~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux17~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux16~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux16~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux15~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux14~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux14~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux13~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux12~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux12~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux11~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux10~5 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux10~8 ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux9~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux8~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux8~8  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux7~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux6~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux6~8  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux5~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux4~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux4~8  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux3~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux2~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux2~8  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux1~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux0~5  ; 1                 ; 6       ;
;      - MUX_16x32:muxA|Mux0~8  ; 1                 ; 6       ;
; rdRegSelB[0]                  ;                   ;         ;
;      - MUX_16x32:muxB|Mux31~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~3 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~3  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~6  ; 1                 ; 6       ;
; rdRegSelB[1]                  ;                   ;         ;
;      - MUX_16x32:muxB|Mux31~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~0 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~1 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~2 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~4 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~6 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~7 ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~7  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~0  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~1  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~2  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~4  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~6  ; 1                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~7  ; 1                 ; 6       ;
; rdRegSelB[3]                  ;                   ;         ;
;      - MUX_16x32:muxB|Mux31~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux31~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~5  ; 0                 ; 6       ;
; rdRegSelB[2]                  ;                   ;         ;
;      - MUX_16x32:muxB|Mux31~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux30~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux29~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux28~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux27~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux26~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux25~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux24~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux23~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux22~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux21~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux20~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux19~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux18~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux17~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux16~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux15~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux14~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux13~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux12~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux11~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~5 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux10~8 ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux9~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux8~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux7~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux6~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux5~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux4~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux3~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux2~8  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux1~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~5  ; 0                 ; 6       ;
;      - MUX_16x32:muxB|Mux0~8  ; 0                 ; 6       ;
; regDataIn[0]                  ;                   ;         ;
;      - REG_32:r3|q[0]         ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[0]   ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[0]   ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[0]   ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[0]   ; 0                 ; 6       ;
;      - REG_32:r8|q[0]         ; 0                 ; 6       ;
;      - REG_32:r9|q[0]         ; 0                 ; 6       ;
;      - REG_32:r10|q[0]        ; 0                 ; 6       ;
;      - REG_32:r11|q[0]        ; 0                 ; 6       ;
;      - REG_32:r12|q[0]        ; 0                 ; 6       ;
;      - REG_32:r13|q[0]        ; 0                 ; 6       ;
;      - REG_32:r14|q[0]        ; 0                 ; 6       ;
;      - REG_32:r15|q[0]        ; 0                 ; 6       ;
; clk                           ;                   ;         ;
; clear                         ;                   ;         ;
; wrRegSel[0]                   ;                   ;         ;
;      - Equal5~8               ; 1                 ; 6       ;
;      - Equal5~10              ; 1                 ; 6       ;
;      - Equal5~13              ; 1                 ; 6       ;
;      - Equal5~15              ; 1                 ; 6       ;
;      - Equal5~19              ; 1                 ; 6       ;
;      - Equal5~24              ; 1                 ; 6       ;
;      - Equal5~25              ; 1                 ; 6       ;
; wrStrobe                      ;                   ;         ;
;      - Equal5~8               ; 0                 ; 6       ;
;      - Equal5~10              ; 0                 ; 6       ;
;      - Equal5~13              ; 0                 ; 6       ;
;      - Equal5~15              ; 0                 ; 6       ;
;      - Equal5~19              ; 0                 ; 6       ;
;      - Equal5~24              ; 0                 ; 6       ;
;      - Equal5~25              ; 0                 ; 6       ;
; wrRegSel[3]                   ;                   ;         ;
;      - Equal5~8               ; 1                 ; 6       ;
;      - Equal5~10              ; 1                 ; 6       ;
;      - Equal5~13              ; 1                 ; 6       ;
;      - Equal5~15              ; 1                 ; 6       ;
;      - Equal5~19              ; 1                 ; 6       ;
;      - Equal5~24              ; 1                 ; 6       ;
;      - Equal5~25              ; 1                 ; 6       ;
; wrRegSel[1]                   ;                   ;         ;
;      - Equal5~9               ; 0                 ; 6       ;
;      - Equal5~11              ; 0                 ; 6       ;
;      - Equal5~12              ; 0                 ; 6       ;
;      - Equal5~14              ; 0                 ; 6       ;
;      - Equal5~16              ; 0                 ; 6       ;
;      - Equal5~17              ; 0                 ; 6       ;
;      - Equal5~18              ; 0                 ; 6       ;
;      - Equal5~20              ; 0                 ; 6       ;
;      - Equal5~21              ; 0                 ; 6       ;
;      - Equal5~22              ; 0                 ; 6       ;
;      - Equal5~23              ; 0                 ; 6       ;
; wrRegSel[2]                   ;                   ;         ;
;      - Equal5~9               ; 0                 ; 6       ;
;      - Equal5~11              ; 0                 ; 6       ;
;      - Equal5~12              ; 0                 ; 6       ;
;      - Equal5~13              ; 0                 ; 6       ;
;      - Equal5~15              ; 0                 ; 6       ;
;      - Equal5~20              ; 0                 ; 6       ;
;      - Equal5~21              ; 0                 ; 6       ;
;      - Equal5~22              ; 0                 ; 6       ;
;      - Equal5~23              ; 0                 ; 6       ;
; regDataIn[1]                  ;                   ;         ;
;      - REG_32:r3|q[1]         ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[1]   ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[1]   ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[1]   ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[1]   ; 1                 ; 6       ;
;      - REG_32:r8|q[1]         ; 1                 ; 6       ;
;      - REG_32:r9|q[1]         ; 1                 ; 6       ;
;      - REG_32:r10|q[1]        ; 1                 ; 6       ;
;      - REG_32:r11|q[1]        ; 1                 ; 6       ;
;      - REG_32:r12|q[1]        ; 1                 ; 6       ;
;      - REG_32:r13|q[1]        ; 1                 ; 6       ;
;      - REG_32:r14|q[1]        ; 1                 ; 6       ;
;      - REG_32:r15|q[1]        ; 1                 ; 6       ;
; regDataIn[2]                  ;                   ;         ;
;      - REG_32:r3|q[2]         ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[2]   ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[2]   ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[2]   ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[2]   ; 1                 ; 6       ;
;      - REG_32:r8|q[2]         ; 1                 ; 6       ;
;      - REG_32:r9|q[2]         ; 1                 ; 6       ;
;      - REG_32:r10|q[2]        ; 1                 ; 6       ;
;      - REG_32:r11|q[2]        ; 1                 ; 6       ;
;      - REG_32:r12|q[2]        ; 1                 ; 6       ;
;      - REG_32:r13|q[2]        ; 1                 ; 6       ;
;      - REG_32:r14|q[2]        ; 1                 ; 6       ;
;      - REG_32:r15|q[2]        ; 1                 ; 6       ;
; regDataIn[3]                  ;                   ;         ;
;      - REG_32:r3|q[3]         ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[3]   ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[3]   ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[3]   ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[3]   ; 1                 ; 6       ;
;      - REG_32:r8|q[3]         ; 1                 ; 6       ;
;      - REG_32:r9|q[3]         ; 1                 ; 6       ;
;      - REG_32:r10|q[3]        ; 1                 ; 6       ;
;      - REG_32:r11|q[3]        ; 1                 ; 6       ;
;      - REG_32:r12|q[3]        ; 1                 ; 6       ;
;      - REG_32:r13|q[3]        ; 1                 ; 6       ;
;      - REG_32:r14|q[3]        ; 1                 ; 6       ;
;      - REG_32:r15|q[3]        ; 1                 ; 6       ;
; regDataIn[4]                  ;                   ;         ;
;      - REG_32:r3|q[4]         ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[4]   ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[4]   ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[4]   ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[4]   ; 0                 ; 6       ;
;      - REG_32:r8|q[4]         ; 0                 ; 6       ;
;      - REG_32:r9|q[4]         ; 0                 ; 6       ;
;      - REG_32:r10|q[4]        ; 0                 ; 6       ;
;      - REG_32:r11|q[4]        ; 0                 ; 6       ;
;      - REG_32:r12|q[4]        ; 0                 ; 6       ;
;      - REG_32:r13|q[4]        ; 0                 ; 6       ;
;      - REG_32:r14|q[4]        ; 0                 ; 6       ;
;      - REG_32:r15|q[4]        ; 0                 ; 6       ;
; regDataIn[5]                  ;                   ;         ;
;      - REG_32:r3|q[5]         ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[5]   ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[5]   ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[5]   ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[5]   ; 1                 ; 6       ;
;      - REG_32:r8|q[5]         ; 1                 ; 6       ;
;      - REG_32:r9|q[5]         ; 1                 ; 6       ;
;      - REG_32:r10|q[5]        ; 1                 ; 6       ;
;      - REG_32:r11|q[5]        ; 1                 ; 6       ;
;      - REG_32:r12|q[5]        ; 1                 ; 6       ;
;      - REG_32:r13|q[5]        ; 1                 ; 6       ;
;      - REG_32:r14|q[5]        ; 1                 ; 6       ;
;      - REG_32:r15|q[5]        ; 1                 ; 6       ;
; regDataIn[6]                  ;                   ;         ;
;      - REG_32:r3|q[6]         ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[6]   ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[6]   ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[6]   ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[6]   ; 0                 ; 6       ;
;      - REG_32:r8|q[6]         ; 0                 ; 6       ;
;      - REG_32:r9|q[6]         ; 0                 ; 6       ;
;      - REG_32:r10|q[6]        ; 0                 ; 6       ;
;      - REG_32:r11|q[6]        ; 0                 ; 6       ;
;      - REG_32:r12|q[6]        ; 0                 ; 6       ;
;      - REG_32:r13|q[6]        ; 0                 ; 6       ;
;      - REG_32:r14|q[6]        ; 0                 ; 6       ;
;      - REG_32:r15|q[6]        ; 0                 ; 6       ;
; regDataIn[7]                  ;                   ;         ;
;      - REG_32:r3|q[7]         ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[7]   ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[7]   ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[7]   ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[7]   ; 0                 ; 6       ;
;      - REG_32:r8|q[7]         ; 0                 ; 6       ;
;      - REG_32:r9|q[7]         ; 0                 ; 6       ;
;      - REG_32:r10|q[7]        ; 0                 ; 6       ;
;      - REG_32:r11|q[7]        ; 0                 ; 6       ;
;      - REG_32:r12|q[7]        ; 0                 ; 6       ;
;      - REG_32:r13|q[7]        ; 0                 ; 6       ;
;      - REG_32:r14|q[7]        ; 0                 ; 6       ;
;      - REG_32:r15|q[7]        ; 0                 ; 6       ;
; regDataIn[8]                  ;                   ;         ;
;      - REG_32:r3|q[8]         ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[8]   ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[8]   ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[8]   ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[8]   ; 0                 ; 6       ;
;      - REG_32:r8|q[8]         ; 0                 ; 6       ;
;      - REG_32:r9|q[8]         ; 0                 ; 6       ;
;      - REG_32:r10|q[8]        ; 0                 ; 6       ;
;      - REG_32:r11|q[8]        ; 0                 ; 6       ;
;      - REG_32:r12|q[8]        ; 0                 ; 6       ;
;      - REG_32:r13|q[8]        ; 0                 ; 6       ;
;      - REG_32:r14|q[8]        ; 0                 ; 6       ;
;      - REG_32:r15|q[8]        ; 0                 ; 6       ;
; regDataIn[9]                  ;                   ;         ;
;      - REG_32:r3|q[9]         ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[9]   ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[9]   ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[9]   ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[9]   ; 1                 ; 6       ;
;      - REG_32:r8|q[9]         ; 1                 ; 6       ;
;      - REG_32:r9|q[9]         ; 1                 ; 6       ;
;      - REG_32:r10|q[9]        ; 1                 ; 6       ;
;      - REG_32:r11|q[9]        ; 1                 ; 6       ;
;      - REG_32:r12|q[9]        ; 1                 ; 6       ;
;      - REG_32:r13|q[9]        ; 1                 ; 6       ;
;      - REG_32:r14|q[9]        ; 1                 ; 6       ;
;      - REG_32:r15|q[9]        ; 1                 ; 6       ;
; regDataIn[10]                 ;                   ;         ;
;      - REG_32:r3|q[10]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[10]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[10]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[10]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[10]  ; 1                 ; 6       ;
;      - REG_32:r8|q[10]        ; 1                 ; 6       ;
;      - REG_32:r9|q[10]        ; 1                 ; 6       ;
;      - REG_32:r10|q[10]       ; 1                 ; 6       ;
;      - REG_32:r11|q[10]       ; 1                 ; 6       ;
;      - REG_32:r12|q[10]       ; 1                 ; 6       ;
;      - REG_32:r13|q[10]       ; 1                 ; 6       ;
;      - REG_32:r14|q[10]       ; 1                 ; 6       ;
;      - REG_32:r15|q[10]       ; 1                 ; 6       ;
; regDataIn[11]                 ;                   ;         ;
;      - REG_32:r3|q[11]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[11]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[11]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[11]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[11]  ; 0                 ; 6       ;
;      - REG_32:r8|q[11]        ; 0                 ; 6       ;
;      - REG_32:r9|q[11]        ; 0                 ; 6       ;
;      - REG_32:r10|q[11]       ; 0                 ; 6       ;
;      - REG_32:r11|q[11]       ; 0                 ; 6       ;
;      - REG_32:r12|q[11]       ; 0                 ; 6       ;
;      - REG_32:r13|q[11]       ; 0                 ; 6       ;
;      - REG_32:r14|q[11]       ; 0                 ; 6       ;
;      - REG_32:r15|q[11]       ; 0                 ; 6       ;
; regDataIn[12]                 ;                   ;         ;
;      - REG_32:r3|q[12]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[12]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[12]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[12]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[12]  ; 1                 ; 6       ;
;      - REG_32:r8|q[12]        ; 1                 ; 6       ;
;      - REG_32:r9|q[12]        ; 1                 ; 6       ;
;      - REG_32:r10|q[12]       ; 1                 ; 6       ;
;      - REG_32:r11|q[12]       ; 1                 ; 6       ;
;      - REG_32:r12|q[12]       ; 1                 ; 6       ;
;      - REG_32:r13|q[12]       ; 1                 ; 6       ;
;      - REG_32:r14|q[12]       ; 1                 ; 6       ;
;      - REG_32:r15|q[12]       ; 1                 ; 6       ;
; regDataIn[13]                 ;                   ;         ;
;      - REG_32:r3|q[13]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[13]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[13]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[13]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[13]  ; 0                 ; 6       ;
;      - REG_32:r8|q[13]        ; 0                 ; 6       ;
;      - REG_32:r9|q[13]        ; 0                 ; 6       ;
;      - REG_32:r10|q[13]       ; 0                 ; 6       ;
;      - REG_32:r11|q[13]       ; 0                 ; 6       ;
;      - REG_32:r12|q[13]       ; 0                 ; 6       ;
;      - REG_32:r13|q[13]       ; 0                 ; 6       ;
;      - REG_32:r14|q[13]       ; 0                 ; 6       ;
;      - REG_32:r15|q[13]       ; 0                 ; 6       ;
; regDataIn[14]                 ;                   ;         ;
;      - REG_32:r3|q[14]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[14]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[14]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[14]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[14]  ; 1                 ; 6       ;
;      - REG_32:r8|q[14]        ; 1                 ; 6       ;
;      - REG_32:r9|q[14]        ; 1                 ; 6       ;
;      - REG_32:r10|q[14]       ; 1                 ; 6       ;
;      - REG_32:r11|q[14]       ; 1                 ; 6       ;
;      - REG_32:r12|q[14]       ; 1                 ; 6       ;
;      - REG_32:r13|q[14]       ; 1                 ; 6       ;
;      - REG_32:r14|q[14]       ; 1                 ; 6       ;
;      - REG_32:r15|q[14]       ; 1                 ; 6       ;
; regDataIn[15]                 ;                   ;         ;
;      - REG_32:r3|q[15]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[15]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[15]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[15]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[15]  ; 0                 ; 6       ;
;      - REG_32:r8|q[15]        ; 0                 ; 6       ;
;      - REG_32:r9|q[15]        ; 0                 ; 6       ;
;      - REG_32:r10|q[15]       ; 0                 ; 6       ;
;      - REG_32:r11|q[15]       ; 0                 ; 6       ;
;      - REG_32:r12|q[15]       ; 0                 ; 6       ;
;      - REG_32:r13|q[15]       ; 0                 ; 6       ;
;      - REG_32:r14|q[15]       ; 0                 ; 6       ;
;      - REG_32:r15|q[15]       ; 0                 ; 6       ;
; regDataIn[16]                 ;                   ;         ;
;      - REG_32:r3|q[16]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[16]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[16]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[16]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[16]  ; 1                 ; 6       ;
;      - REG_32:r8|q[16]        ; 1                 ; 6       ;
;      - REG_32:r9|q[16]        ; 1                 ; 6       ;
;      - REG_32:r10|q[16]       ; 1                 ; 6       ;
;      - REG_32:r11|q[16]       ; 1                 ; 6       ;
;      - REG_32:r12|q[16]       ; 1                 ; 6       ;
;      - REG_32:r13|q[16]       ; 1                 ; 6       ;
;      - REG_32:r14|q[16]       ; 1                 ; 6       ;
;      - REG_32:r15|q[16]       ; 1                 ; 6       ;
; regDataIn[17]                 ;                   ;         ;
;      - REG_32:r3|q[17]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[17]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[17]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[17]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[17]  ; 1                 ; 6       ;
;      - REG_32:r8|q[17]        ; 1                 ; 6       ;
;      - REG_32:r9|q[17]        ; 1                 ; 6       ;
;      - REG_32:r10|q[17]       ; 1                 ; 6       ;
;      - REG_32:r11|q[17]       ; 1                 ; 6       ;
;      - REG_32:r12|q[17]       ; 1                 ; 6       ;
;      - REG_32:r13|q[17]       ; 1                 ; 6       ;
;      - REG_32:r14|q[17]       ; 1                 ; 6       ;
;      - REG_32:r15|q[17]       ; 1                 ; 6       ;
; regDataIn[18]                 ;                   ;         ;
;      - REG_32:r3|q[18]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[18]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[18]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[18]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[18]  ; 1                 ; 6       ;
;      - REG_32:r8|q[18]        ; 1                 ; 6       ;
;      - REG_32:r9|q[18]        ; 1                 ; 6       ;
;      - REG_32:r10|q[18]       ; 1                 ; 6       ;
;      - REG_32:r11|q[18]       ; 1                 ; 6       ;
;      - REG_32:r12|q[18]       ; 1                 ; 6       ;
;      - REG_32:r13|q[18]       ; 1                 ; 6       ;
;      - REG_32:r14|q[18]       ; 1                 ; 6       ;
;      - REG_32:r15|q[18]       ; 1                 ; 6       ;
; regDataIn[19]                 ;                   ;         ;
;      - REG_32:r3|q[19]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[19]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[19]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[19]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[19]  ; 1                 ; 6       ;
;      - REG_32:r8|q[19]        ; 1                 ; 6       ;
;      - REG_32:r9|q[19]        ; 1                 ; 6       ;
;      - REG_32:r10|q[19]       ; 1                 ; 6       ;
;      - REG_32:r11|q[19]       ; 1                 ; 6       ;
;      - REG_32:r12|q[19]       ; 1                 ; 6       ;
;      - REG_32:r13|q[19]       ; 1                 ; 6       ;
;      - REG_32:r14|q[19]       ; 1                 ; 6       ;
;      - REG_32:r15|q[19]       ; 1                 ; 6       ;
; regDataIn[20]                 ;                   ;         ;
;      - REG_32:r3|q[20]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[20]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[20]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[20]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[20]  ; 0                 ; 6       ;
;      - REG_32:r8|q[20]        ; 0                 ; 6       ;
;      - REG_32:r9|q[20]        ; 0                 ; 6       ;
;      - REG_32:r10|q[20]       ; 0                 ; 6       ;
;      - REG_32:r11|q[20]       ; 0                 ; 6       ;
;      - REG_32:r12|q[20]       ; 0                 ; 6       ;
;      - REG_32:r13|q[20]       ; 0                 ; 6       ;
;      - REG_32:r14|q[20]       ; 0                 ; 6       ;
;      - REG_32:r15|q[20]       ; 0                 ; 6       ;
; regDataIn[21]                 ;                   ;         ;
;      - REG_32:r3|q[21]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[21]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[21]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[21]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[21]  ; 0                 ; 6       ;
;      - REG_32:r8|q[21]        ; 0                 ; 6       ;
;      - REG_32:r9|q[21]        ; 0                 ; 6       ;
;      - REG_32:r10|q[21]       ; 0                 ; 6       ;
;      - REG_32:r11|q[21]       ; 0                 ; 6       ;
;      - REG_32:r12|q[21]       ; 0                 ; 6       ;
;      - REG_32:r13|q[21]       ; 0                 ; 6       ;
;      - REG_32:r14|q[21]       ; 0                 ; 6       ;
;      - REG_32:r15|q[21]       ; 0                 ; 6       ;
; regDataIn[22]                 ;                   ;         ;
;      - REG_32:r3|q[22]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[22]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[22]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[22]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[22]  ; 0                 ; 6       ;
;      - REG_32:r8|q[22]        ; 0                 ; 6       ;
;      - REG_32:r9|q[22]        ; 0                 ; 6       ;
;      - REG_32:r10|q[22]       ; 0                 ; 6       ;
;      - REG_32:r11|q[22]       ; 0                 ; 6       ;
;      - REG_32:r12|q[22]       ; 0                 ; 6       ;
;      - REG_32:r13|q[22]       ; 0                 ; 6       ;
;      - REG_32:r14|q[22]       ; 0                 ; 6       ;
;      - REG_32:r15|q[22]       ; 0                 ; 6       ;
; regDataIn[23]                 ;                   ;         ;
;      - REG_32:r3|q[23]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[23]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[23]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[23]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[23]  ; 0                 ; 6       ;
;      - REG_32:r8|q[23]        ; 0                 ; 6       ;
;      - REG_32:r9|q[23]        ; 0                 ; 6       ;
;      - REG_32:r10|q[23]       ; 0                 ; 6       ;
;      - REG_32:r11|q[23]       ; 0                 ; 6       ;
;      - REG_32:r12|q[23]       ; 0                 ; 6       ;
;      - REG_32:r13|q[23]       ; 0                 ; 6       ;
;      - REG_32:r14|q[23]       ; 0                 ; 6       ;
;      - REG_32:r15|q[23]       ; 0                 ; 6       ;
; regDataIn[24]                 ;                   ;         ;
;      - REG_32:r3|q[24]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[24]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[24]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[24]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[24]  ; 0                 ; 6       ;
;      - REG_32:r8|q[24]        ; 0                 ; 6       ;
;      - REG_32:r9|q[24]        ; 0                 ; 6       ;
;      - REG_32:r10|q[24]       ; 0                 ; 6       ;
;      - REG_32:r11|q[24]       ; 0                 ; 6       ;
;      - REG_32:r12|q[24]       ; 0                 ; 6       ;
;      - REG_32:r13|q[24]       ; 0                 ; 6       ;
;      - REG_32:r14|q[24]       ; 0                 ; 6       ;
;      - REG_32:r15|q[24]       ; 0                 ; 6       ;
; regDataIn[25]                 ;                   ;         ;
;      - REG_32:r3|q[25]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[25]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[25]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[25]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[25]  ; 1                 ; 6       ;
;      - REG_32:r8|q[25]        ; 1                 ; 6       ;
;      - REG_32:r9|q[25]        ; 1                 ; 6       ;
;      - REG_32:r10|q[25]       ; 1                 ; 6       ;
;      - REG_32:r11|q[25]       ; 1                 ; 6       ;
;      - REG_32:r12|q[25]       ; 1                 ; 6       ;
;      - REG_32:r13|q[25]       ; 1                 ; 6       ;
;      - REG_32:r14|q[25]       ; 1                 ; 6       ;
;      - REG_32:r15|q[25]       ; 1                 ; 6       ;
; regDataIn[26]                 ;                   ;         ;
;      - REG_32:r3|q[26]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[26]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[26]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[26]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[26]  ; 0                 ; 6       ;
;      - REG_32:r8|q[26]        ; 0                 ; 6       ;
;      - REG_32:r9|q[26]        ; 0                 ; 6       ;
;      - REG_32:r10|q[26]       ; 0                 ; 6       ;
;      - REG_32:r11|q[26]       ; 0                 ; 6       ;
;      - REG_32:r12|q[26]       ; 0                 ; 6       ;
;      - REG_32:r13|q[26]       ; 0                 ; 6       ;
;      - REG_32:r14|q[26]       ; 0                 ; 6       ;
;      - REG_32:r15|q[26]       ; 0                 ; 6       ;
; regDataIn[27]                 ;                   ;         ;
;      - REG_32:r3|q[27]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[27]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[27]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[27]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[27]  ; 0                 ; 6       ;
;      - REG_32:r8|q[27]        ; 0                 ; 6       ;
;      - REG_32:r9|q[27]        ; 0                 ; 6       ;
;      - REG_32:r10|q[27]       ; 0                 ; 6       ;
;      - REG_32:r11|q[27]       ; 0                 ; 6       ;
;      - REG_32:r12|q[27]       ; 0                 ; 6       ;
;      - REG_32:r13|q[27]       ; 0                 ; 6       ;
;      - REG_32:r14|q[27]       ; 0                 ; 6       ;
;      - REG_32:r15|q[27]       ; 0                 ; 6       ;
; regDataIn[28]                 ;                   ;         ;
;      - REG_32:r3|q[28]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[28]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[28]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[28]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[28]  ; 0                 ; 6       ;
;      - REG_32:r8|q[28]        ; 0                 ; 6       ;
;      - REG_32:r9|q[28]        ; 0                 ; 6       ;
;      - REG_32:r10|q[28]       ; 0                 ; 6       ;
;      - REG_32:r11|q[28]       ; 0                 ; 6       ;
;      - REG_32:r12|q[28]       ; 0                 ; 6       ;
;      - REG_32:r13|q[28]       ; 0                 ; 6       ;
;      - REG_32:r14|q[28]       ; 0                 ; 6       ;
;      - REG_32:r15|q[28]       ; 0                 ; 6       ;
; regDataIn[29]                 ;                   ;         ;
;      - REG_32:r3|q[29]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[29]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[29]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[29]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[29]  ; 0                 ; 6       ;
;      - REG_32:r8|q[29]        ; 0                 ; 6       ;
;      - REG_32:r9|q[29]        ; 0                 ; 6       ;
;      - REG_32:r10|q[29]       ; 0                 ; 6       ;
;      - REG_32:r11|q[29]       ; 0                 ; 6       ;
;      - REG_32:r12|q[29]       ; 0                 ; 6       ;
;      - REG_32:r13|q[29]       ; 0                 ; 6       ;
;      - REG_32:r14|q[29]       ; 0                 ; 6       ;
;      - REG_32:r15|q[29]       ; 0                 ; 6       ;
; regDataIn[30]                 ;                   ;         ;
;      - REG_32:r3|q[30]        ; 0                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[30]  ; 0                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[30]  ; 0                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[30]  ; 0                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[30]  ; 0                 ; 6       ;
;      - REG_32:r8|q[30]        ; 0                 ; 6       ;
;      - REG_32:r9|q[30]        ; 0                 ; 6       ;
;      - REG_32:r10|q[30]       ; 0                 ; 6       ;
;      - REG_32:r11|q[30]       ; 0                 ; 6       ;
;      - REG_32:r12|q[30]       ; 0                 ; 6       ;
;      - REG_32:r13|q[30]       ; 0                 ; 6       ;
;      - REG_32:r14|q[30]       ; 0                 ; 6       ;
;      - REG_32:r15|q[30]       ; 0                 ; 6       ;
; regDataIn[31]                 ;                   ;         ;
;      - REG_32:r3|q[31]        ; 1                 ; 6       ;
;      - COUNT_32:r4|Pre_Q[31]  ; 1                 ; 6       ;
;      - COUNT_32:r5|Pre_Q[31]  ; 1                 ; 6       ;
;      - COUNT_32:r6|Pre_Q[31]  ; 1                 ; 6       ;
;      - COUNT_32:r7|Pre_Q[31]  ; 1                 ; 6       ;
;      - REG_32:r8|q[31]        ; 1                 ; 6       ;
;      - REG_32:r9|q[31]        ; 1                 ; 6       ;
;      - REG_32:r10|q[31]       ; 1                 ; 6       ;
;      - REG_32:r11|q[31]       ; 1                 ; 6       ;
;      - REG_32:r12|q[31]       ; 1                 ; 6       ;
;      - REG_32:r13|q[31]       ; 1                 ; 6       ;
;      - REG_32:r14|q[31]       ; 1                 ; 6       ;
;      - REG_32:r15|q[31]       ; 1                 ; 6       ;
+-------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                        ;
+-----------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Equal5~12 ; LCCOMB_X74_Y52_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~14 ; LCCOMB_X74_Y52_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~16 ; LCCOMB_X73_Y52_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~17 ; LCCOMB_X73_Y52_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~18 ; LCCOMB_X74_Y52_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~19 ; LCCOMB_X74_Y52_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~20 ; LCCOMB_X74_Y52_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~21 ; LCCOMB_X74_Y52_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~22 ; LCCOMB_X74_Y52_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~23 ; LCCOMB_X74_Y52_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~24 ; LCCOMB_X74_Y52_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~25 ; LCCOMB_X74_Y52_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal5~9  ; LCCOMB_X74_Y52_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clear     ; PIN_Y2             ; 416     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk       ; PIN_J1             ; 416     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+-----------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clear ; PIN_Y2   ; 416     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; clk   ; PIN_J1   ; 416     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,240 / 238,469 ( < 1 % ) ;
; C16 interconnects     ; 80 / 7,238 ( 1 % )        ;
; C4 interconnects      ; 814 / 146,424 ( < 1 % )   ;
; Direct links          ; 119 / 238,469 ( < 1 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )           ;
; Local interconnects   ; 322 / 81,264 ( < 1 % )    ;
; R24 interconnects     ; 100 / 7,153 ( 1 % )       ;
; R4 interconnects      ; 934 / 201,722 ( < 1 % )   ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.88) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 3                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 4                            ;
; 13                                          ; 3                            ;
; 14                                          ; 4                            ;
; 15                                          ; 7                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.88) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 48                           ;
; 1 Clock                            ; 48                           ;
; 1 Clock enable                     ; 9                            ;
; 2 Clock enables                    ; 39                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.20) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 6                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 5                            ;
; 24                                           ; 4                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 12.94) ; Number of LABs  (Total = 50) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 6                            ;
; 3                                                ; 0                            ;
; 4                                                ; 2                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 1                            ;
; 8                                                ; 3                            ;
; 9                                                ; 0                            ;
; 10                                               ; 1                            ;
; 11                                               ; 2                            ;
; 12                                               ; 7                            ;
; 13                                               ; 1                            ;
; 14                                               ; 3                            ;
; 15                                               ; 1                            ;
; 16                                               ; 8                            ;
; 17                                               ; 2                            ;
; 18                                               ; 2                            ;
; 19                                               ; 1                            ;
; 20                                               ; 2                            ;
; 21                                               ; 0                            ;
; 22                                               ; 1                            ;
; 23                                               ; 0                            ;
; 24                                               ; 5                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 24.24) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 5                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 5                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 4                            ;
; 32                                           ; 2                            ;
; 33                                           ; 3                            ;
; 34                                           ; 2                            ;
; 35                                           ; 1                            ;
; 36                                           ; 3                            ;
; 37                                           ; 1                            ;
; 38                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 111       ; 0            ; 0            ; 111       ; 111       ; 0            ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 111       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 111          ; 111          ; 111          ; 111          ; 111          ; 0         ; 111          ; 111          ; 0         ; 0         ; 111          ; 111          ; 111          ; 111          ; 64           ; 111          ; 111          ; 64           ; 111          ; 111          ; 111          ; 111          ; 111          ; 111          ; 111          ; 111          ; 111          ; 0         ; 111          ; 111          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; regDataOutA[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutA[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataOutB[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelA[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelA[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelA[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelA[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelB[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelB[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelB[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdRegSelB[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clear              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wrRegSel[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wrStrobe           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wrRegSel[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wrRegSel[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wrRegSel[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; regDataIn[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device EP4CE75F29C8 for design "Element_Test_Bed"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C8 is compatible
    Info (176445): Device EP4CE30F29C8 is compatible
    Info (176445): Device EP4CE55F29C8 is compatible
    Info (176445): Device EP4CE115F29C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 111 pins of 111 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Element_Test_Bed.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J1 (CLK1, DIFFCLK_0n)) File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clear~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 24
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 109 (unused VREF, 3.3V VCCIO, 45 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  57 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X71_Y50 to location X82_Y62
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 47 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin rdRegSelA[0] uses I/O standard 3.3-V LVTTL at J28 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 27
    Info (169178): Pin rdRegSelA[1] uses I/O standard 3.3-V LVTTL at J27 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 27
    Info (169178): Pin rdRegSelA[3] uses I/O standard 3.3-V LVTTL at F19 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 27
    Info (169178): Pin rdRegSelA[2] uses I/O standard 3.3-V LVTTL at D20 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 27
    Info (169178): Pin rdRegSelB[0] uses I/O standard 3.3-V LVTTL at D21 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 28
    Info (169178): Pin rdRegSelB[1] uses I/O standard 3.3-V LVTTL at B22 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 28
    Info (169178): Pin rdRegSelB[3] uses I/O standard 3.3-V LVTTL at F26 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 28
    Info (169178): Pin rdRegSelB[2] uses I/O standard 3.3-V LVTTL at H25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 28
    Info (169178): Pin regDataIn[0] uses I/O standard 3.3-V LVTTL at K26 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at J1 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 23
    Info (169178): Pin clear uses I/O standard 3.3-V LVTTL at Y2 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 24
    Info (169178): Pin wrRegSel[0] uses I/O standard 3.3-V LVTTL at A25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 26
    Info (169178): Pin wrStrobe uses I/O standard 3.3-V LVTTL at D25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 25
    Info (169178): Pin wrRegSel[3] uses I/O standard 3.3-V LVTTL at C25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 26
    Info (169178): Pin wrRegSel[1] uses I/O standard 3.3-V LVTTL at F25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 26
    Info (169178): Pin wrRegSel[2] uses I/O standard 3.3-V LVTTL at D22 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 26
    Info (169178): Pin regDataIn[1] uses I/O standard 3.3-V LVTTL at E28 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[2] uses I/O standard 3.3-V LVTTL at G28 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[3] uses I/O standard 3.3-V LVTTL at H26 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[4] uses I/O standard 3.3-V LVTTL at D27 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[5] uses I/O standard 3.3-V LVTTL at B25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[6] uses I/O standard 3.3-V LVTTL at C22 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[7] uses I/O standard 3.3-V LVTTL at F27 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[8] uses I/O standard 3.3-V LVTTL at M21 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[9] uses I/O standard 3.3-V LVTTL at J26 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[10] uses I/O standard 3.3-V LVTTL at H24 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[11] uses I/O standard 3.3-V LVTTL at G15 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[12] uses I/O standard 3.3-V LVTTL at C21 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[13] uses I/O standard 3.3-V LVTTL at G25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[14] uses I/O standard 3.3-V LVTTL at A21 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[15] uses I/O standard 3.3-V LVTTL at A22 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[16] uses I/O standard 3.3-V LVTTL at C17 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[17] uses I/O standard 3.3-V LVTTL at F17 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[18] uses I/O standard 3.3-V LVTTL at D19 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[19] uses I/O standard 3.3-V LVTTL at B21 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[20] uses I/O standard 3.3-V LVTTL at G17 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[21] uses I/O standard 3.3-V LVTTL at H23 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[22] uses I/O standard 3.3-V LVTTL at G18 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[23] uses I/O standard 3.3-V LVTTL at G27 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[24] uses I/O standard 3.3-V LVTTL at D26 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[25] uses I/O standard 3.3-V LVTTL at B18 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[26] uses I/O standard 3.3-V LVTTL at A17 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[27] uses I/O standard 3.3-V LVTTL at G16 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[28] uses I/O standard 3.3-V LVTTL at D24 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[29] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[30] uses I/O standard 3.3-V LVTTL at E25 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
    Info (169178): Pin regDataIn[31] uses I/O standard 3.3-V LVTTL at A18 File: C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Components/RegisterFile/RegisterFile.vhd Line: 29
Info (144001): Generated suppressed messages file C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Element_Test_Bed/output_files/Element_Test_Bed.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1170 megabytes
    Info: Processing ended: Sat May 04 16:18:59 2019
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Doug/Documents/GitHub/R32V2020/VHDL/Element_Test_Bed/output_files/Element_Test_Bed.fit.smsg.


