////////////////////////////////////////////////////////////////////////////////
// Copyright (c) 1995-2008 Xilinx, Inc.  All rights reserved.
////////////////////////////////////////////////////////////////////////////////
//   ____  ____
//  /   /\/   /
// /___/  \  /    Vendor: Xilinx
// \   \   \/     Version: K.39
//  \   \         Application: netgen
//  /   /         Filename: routed.v
// /___/   /\     Timestamp: Fri Oct 24 13:54:06 2008
// \   \  /  \ 
//  \___\/\___\
//             
// Command	: -sim -ofmt verilog -ne -w -tm xilinx_pci_exp_ep -sdf_path ..\..\implement\results routed.ncd 
// Device	: 5vlx110tff1136-1 (PRODUCTION 1.62 2008-08-19)
// Input file	: routed.ncd
// Output file	: routed.v
// # of Modules	: 1
// Design Name	: xilinx_pci_exp_ep
// Xilinx        : D:\Xilinx10.1\ISE
//             
// Purpose:    
//     This verilog netlist is a verification model and uses simulation 
//     primitives which may not represent the true implementation of the 
//     device, however the netlist is functionally correct and should not 
//     be modified. This file cannot be synthesized and should only be used 
//     with supported simulation tools.
//             
// Reference:  
//     Development System Reference Guide, Chapter 23 and Synthesis and Simulation Design Guide, Chapter 6
//             
////////////////////////////////////////////////////////////////////////////////

`timescale 1 ns/1 ps

module xilinx_pci_exp_ep (
  sys_clk_n, sys_clk_p, refclkout, sys_reset_n, pci_exp_txn, pci_exp_txp, pci_exp_rxn, pci_exp_rxp
);
  input sys_clk_n;
  input sys_clk_p;
  output refclkout;
  input sys_reset_n;
  output [0 : 0] pci_exp_txn;
  output [0 : 0] pci_exp_txp;
  input [0 : 0] pci_exp_rxn;
  input [0 : 0] pci_exp_rxp;
  wire NlwRenamedSig_IO_sys_reset_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000;
  wire trn_clk_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv;
  wire app_PIO_PIO_EP_EP_RX_req_tc_o_not0001;
  wire app_PIO_PIO_EP_EP_RX_N11;
  wire app_PIO_PIO_EP_EP_MEM_rst_n_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001;
  wire trn_tdst_rdy_n_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_26165;
  wire trn_tsrc_rdy_n_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168;
  wire trn_tsof_n_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_26170;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_7__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_8__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_9__0;
  wire ep_BU2_U0_pcie_ep0_core_clk;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_26189;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_26218;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_26219;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_26221;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_26222;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N89;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_26237;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_intr_26238;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N16;
  wire ep_cfg_dcommand_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_26250;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_26255;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_26257;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_26258;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_26259;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_26260;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_26261;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_26262;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_26263;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_26264;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_3_26312;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317;
  wire app_PIO_PIO_EP_EP_RX_N3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw;
  wire ep_BU2_U0_pcie_ep0_mgmt_rden;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329;
  wire ep_BU2_U0_pcie_ep0_mgmt_wren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_26385;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390;
  wire trn_rdst_rdy_n_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_26392;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_26393;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_26468;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_26469;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_26470;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_enable_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_26477;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_26478;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N492;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_26485;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_26487;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_26489;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_26494;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_26495;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_26496;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_26497;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_26498;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_26499;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000_0;
  wire ep_cfg_dcommand_9_;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_26649;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_26663;
  wire ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_received;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d_26665;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o_26669;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695;
  wire app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_26696;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In5_26697;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In72_26698;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In36_26699;
  wire app_PIO_PIO_EP_EP_RX_N6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_26715;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_26717;
  wire GLOBAL_LOGIC0;
  wire GLOBAL_LOGIC1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword;
  wire ep_BU2_U0_pcie_ep0_app_reset_n_26738;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_26813;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814;
  wire ep_BU2_U0_pcie_ep0_llk_rx_eof_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_71_26825;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_7_26826;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_6_26827;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_8_26828;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_26831;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_26832;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_26840;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_26848;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_26850;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_26851;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_26852;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_26853;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_26855;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_71_26857;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_7_26858;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_6_26859;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_0_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_2_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_4_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_5_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_9_;
  wire ep_cfg_dcommand_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968;
  wire ep_cfg_command_8_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_26982;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy_7__bdd0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149;
  wire ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_27151;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n_int;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_27162;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_27206;
  wire app_PIO_PIO_EP_EP_RX_wr_en_o_27207;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_27260;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_27261;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_27262;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_27263;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_;
  wire ep_cfg_command_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268;
  wire ep_BU2_U0_pcie_ep0_llk_rx_sof_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_27270;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_27275;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_27292;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_27295;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_27307;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error;
  wire app_PIO_PIO_EP_EP_TX_N6;
  wire app_PIO_PIO_EP_EP_TX_N0;
  wire app_PIO_PIO_EP_EP_RX_req_ep_o_27343;
  wire app_PIO_PIO_EP_EP_RX_req_td_o_27350;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_27386;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_27387;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_27388;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o_27390;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_27391;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_27392;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_27394;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N826;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_27397;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N827;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_27400;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_27401;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_27404;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_27405;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_27406;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_27407;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_27411;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_27412;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_27413;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_27414;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_27415;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_10_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_10_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_40_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_40_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_32_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_32_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_41_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_41_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_33_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_33_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_50_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_50_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_42_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_42_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_34_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_34_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_51_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_51_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_43_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_43_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_35_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_35_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_60_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_60_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_52_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_52_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_44_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_44_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_36_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_36_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_61_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_61_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_53_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_53_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_45_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_45_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_37_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_37_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_62_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_62_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_54_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_54_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_46_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_46_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_38_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_38_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_71_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_63_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_63_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_55_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_55_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_47_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_47_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_39_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_39_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_64_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_64_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_56_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_56_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_48_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_48_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_65_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_65_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_57_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_57_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_49_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_49_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_66_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_66_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_58_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_58_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_67_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_67_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_59_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_59_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001;
  wire ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_27550;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_27551;
  wire app_PIO_PIO_EP_EP_RX_N19;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000060_27553;
  wire app_PIO_PIO_EP_EP_RX_N21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_27557;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_27558;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_27560;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_27564;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_27565;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_27566;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_27578;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In74_27580;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In32_27583;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In18_27584;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N509;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In11_27586;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In129_27587;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In63_27588;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N515;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N514;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In60_27591;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmemlock_d1a_27592;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_lock_check_q3_27593;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_5_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_27598;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N139;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N135;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N133;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N91;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N131;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N129;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N127;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N121;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N125;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N119;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N117;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N115;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_27669;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_27670;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_27671;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_64_27683;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N101;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N175;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N171;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N169;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N167;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N165;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N143;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N163;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N141;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N161;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N155;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N153;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N157;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N151;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N149;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N147;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N145;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_1__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_2__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_3__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_5__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_6__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_7__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_8__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_9__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_27770;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_27771;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_27772;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_5_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_f7_0;
  wire app_PIO_PIO_EP_EP_TX_req_compl_q_27777;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N787;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_27787;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_27788;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_27801;
  wire app_PIO_PIO_EP_EP_RX_N23;
  wire app_PIO_PIO_EP_EP_RX_N20;
  wire app_PIO_PIO_EP_EP_RX_N10;
  wire ep_BU2_N2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_dllp_ack_l0_r_27840;
  wire trn_lnk_up_n_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_27842;
  wire ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg_27843;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_27846;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_27847;
  wire ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N506;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_27871;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_27879;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_27880;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_27881;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_27896;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_27897;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_27902;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_27904;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_o_27906;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_27908;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_8_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_8_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000;
  wire trn_teof_n_c;
  wire app_PIO_PIO_EP_EP_RX_N17;
  wire app_PIO_PIO_EP_EP_RX_N111;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_27978;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_27985;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_lock_27986;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_27987;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_27994;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_27997;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_28007;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_28008;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_sync_done_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_ready_r_28012;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013;
  wire ep_BU2_U0_pcie_ep0_GTPRESET;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg_28016;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_phase_align_r_28017;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tx_sync_reset;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032;
  wire app_PIO_N01;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_5_;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_6_;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_7_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_11_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_21_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_28042;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_16_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_17_;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_28048;
  wire ep_BU2_U0_pcie_ep0_mgmt_wdata_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_28053;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_28058;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n_28064;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_28065;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_28066;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_28067;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_N14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_28069;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_or0000;
  wire ep_BU2_U0_pcie_ep0_llk_rx_src_rdy_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_28121;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N802;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2_28129;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N783;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000052_28135;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N311;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N500;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_28152;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_0__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N807;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_1__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N392;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_2__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N442;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_3__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N795;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_4__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N409;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_28231;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_5__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N766;
  wire ep_BU2_U0_pcie_ep0_llk_tx_sof_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_6__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_28244;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N731;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N733;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N734;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N523;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_28254;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In126_28258;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N455;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007_28262;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_or0000;
  wire trn_tsrc_dsc_n_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_28268;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_28270;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_28273;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N451;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_28276;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_28277;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_28278;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_28282;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_28283;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_28284;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N502;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001_28289;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_7__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_6__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_5__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_4__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_3__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_2__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_1__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000028_28301;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000064_28302;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_28304;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N61;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_28308;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_28309;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_28311;
  wire ep_BU2_N01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_4__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N83;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_28317;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_28322;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000133_28330;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000306_28336;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000169_28337;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N727;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_28359;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1;
  wire ep_BU2_U0_pcie_ep0_llk_tx_eof_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_8_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In24_28382;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In87_28383;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_28385;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credit_limited_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n;
  wire ep_BU2_U0_pcie_ep0_clock_lock;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_28395;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_28396;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_28403;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_28407;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_28408;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0000_28410;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N449;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In;
  wire app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_28413;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_28419;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000040_28421;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_user_cfg_rst_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000076_28431;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_28439;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_28441;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_3_28451;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000294_28452;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N772;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000294_28457;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N769;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000135_28465;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000171_28466;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_28467;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_28468;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_28483;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_28497;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N447;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_28499;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_upd_28503;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N529;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_chan_bond_done;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In19_28534;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001;
  wire ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In52_28540;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N721;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_RESET_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N718;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_nonposted_or_rem_28568;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_28569;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N715;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_28577;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N712;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_28583;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_28584;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N709;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N655;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N706;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N703;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N649;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N622;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_28614;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m1_delayed_elec_idle_reset_28615;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_10_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_40_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_32_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N700;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N646;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N619;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_41_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_33_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N736;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0004;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0005;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_42_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_34_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_43_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_35_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_44_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_36_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_45_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_37_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_46_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_38_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_47_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_39_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_upd_28715;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N724;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N670;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N643;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N616;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N589;
  wire app_PIO_PIO_EP_EP_MEM_rd_data3_en;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N691;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N667;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N613;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N586;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N658;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N664;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N637;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N610;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N583;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N556;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_10_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N625;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_40_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_32_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_41_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_33_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_50_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_42_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_34_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_51_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_43_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_35_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_60_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_52_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_44_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_36_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_61_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_53_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_45_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_37_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_70_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_62_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_54_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_46_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_38_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_71_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_63_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_55_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_47_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_39_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_64_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_56_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_48_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_65_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_57_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_49_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N634;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N607;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N580;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N553;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_66_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_58_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_67_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_59_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N592;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N631;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N604;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N577;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N550;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N559;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N628;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N601;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N574;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N547;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N544;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N571;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N541;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N568;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N538;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N565;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N535;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N562;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N799;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N478;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_28935;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N42;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_28939;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_28940;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_28942;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N747;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_28992;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_upd_28993;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_0__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_29031;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_upd_29129;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_14_29140;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_48_29141;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_81_29143;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0001;
  wire app_PIO_PIO_EP_wr_busy;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001201_29167;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_29189;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_1_29190;
  wire app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_1_29191;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_29192;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_inv;
  wire app_PIO_N6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_29195;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_29196;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_29199;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_29200;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_29201;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N394;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_begin_r_29210;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_29235;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_29236;
  wire app_PIO_N106;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_29242;
  wire app_PIO_PIO_EP_EP_TX_N8;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_79;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_3_29245;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N789;
  wire app_PIO_N108;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_rst_n_inv261;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000131_29269;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000197_29276;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_29277;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credits_near_gte_far_29278;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N822;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_not0001;
  wire ep_BU2_U0_pcie_ep0_llk_tx_src_dsc_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In8_29295;
  wire app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_29308;
  wire app_PIO_PIO_EP_EP_RX_N4;
  wire ep_cfg_command_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d_29342;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0003_inv;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_29441;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_29450;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXENPMAPHASEALIGN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000046_29452;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0003;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_delayed_elec_idle_reset_29520;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0001;
  wire app_PIO_PIO_EP_EP_MEM__cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000;
  wire ep_cfg_dcommand_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv;
  wire app_PIO_PIO_EP_EP_RX_req_compl_o_29538;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_29539;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_29540;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_29541;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_29542;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N741;
  wire trn_reset_n_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_mark_addr_inv;
  wire ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle_29558;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001;
  wire app_PIO_PIO_EP_EP_MEM__and0000;
  wire app_PIO_PIO_EP_EP_MEM_write_en_29563;
  wire app_PIO_PIO_EP_EP_MEM__and0001;
  wire app_PIO_PIO_EP_EP_MEM__and0002;
  wire app_PIO_PIO_EP_EP_MEM__and0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset_29573;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_8_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned;
  wire app_PIO_PIO_EP_EP_MEM_rd_data2_en;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0;
  wire app_PIO_PIO_EP_EP_MEM_rd_data0_en;
  wire app_PIO_PIO_EP_EP_MEM_rd_data1_en;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv;
  wire ep_BU2_U0_pcie_ep0_llk_rx_dst_req_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N476;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000018_29615;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002;
  wire app_PIO_PIO_EP_EP_TX_N9;
  wire app_PIO_N10_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe_input0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000253_29662;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_29663;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_3_29666;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpls_buffered_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpls_buffered_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000149_29702;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000061_29703;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000047_29705;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_user_system_error;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In15_29710;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In16_29711;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In66_29712;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_114_29713;
  wire ep_BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_1_;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In82_29726;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In17_29727;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_29747;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_8__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_9__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_10__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_0__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_1__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_2__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_3__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_4__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_5__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_6__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_7__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__29776;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__29781;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__29793;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__29802;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__29813;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__29814;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_0__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_1__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_2__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__29821;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_3__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_4__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_5__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_6__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__29830;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_7__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_8__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_9__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_10__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_11__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__29841;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__29842;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_10__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__29848;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__29853;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__29858;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__29863;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__29868;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__29870;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__29871;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__29877;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__29886;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__29899;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__29900;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__29907;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__29912;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__29916;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__29917;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__29921;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__29926;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__29932;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__29937;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__29941;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__29942;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__29943;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__29944;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__29945;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__29946;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__29947;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__29948;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__29953;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__29958;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__29961;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__29962;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_10__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__29965;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__29966;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__29967;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__29968;
  wire pci_exp_rxn_29969;
  wire pci_exp_rxp_29970;
  wire pci_exp_txn_29971;
  wire pci_exp_txp_29972;
  wire refclkout_OBUF_29973;
  wire V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN;
  wire V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren;
  wire sys_clk_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_refclk_out;
  wire app_PIO_N32_0;
  wire app_PIO_N30_0;
  wire app_PIO_N28_0;
  wire app_PIO_N12_0;
  wire app_PIO_N26_0;
  wire app_PIO_N40_0;
  wire app_PIO_N24_0;
  wire app_PIO_N38_0;
  wire app_PIO_N22_0;
  wire app_PIO_N20_0;
  wire app_PIO_N34_0;
  wire app_PIO_N18_0;
  wire app_PIO_N16_0;
  wire app_PIO_N14_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_;
  wire app_PIO_N80;
  wire app_PIO_N78;
  wire app_PIO_N88;
  wire app_PIO_N86;
  wire app_PIO_PIO_EP_EP_RX_N7;
  wire app_PIO_N84;
  wire app_PIO_N82;
  wire app_PIO_N102;
  wire app_PIO_N100;
  wire app_PIO_N94;
  wire app_PIO_N92;
  wire app_PIO_N36;
  wire app_PIO_N98;
  wire app_PIO_N96;
  wire app_PIO_N90;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N749;
  wire app_PIO_N104;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N395;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N814;
  wire app_PIO_PIO_EP_EP_TX_compl_done_o_30546;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N740;
  wire app_PIO_N74;
  wire app_PIO_N76;
  wire app_PIO_N8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N829;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux000030_30552;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_not0001;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000088_30554;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051_30555;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_45_30556;
  wire app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_47_30557;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N81;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N52;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N458;
  wire app_PIO_N4;
  wire app_PIO_N2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N591;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N558;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N720;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N717;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N543;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N540;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N537;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N534;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N714;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N711;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N657;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N624;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N708;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N705;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N804;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N723;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N690;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N694;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N693;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N702;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N699;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N697;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N696;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N669;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N666;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N673;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N672;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N676;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N675;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000_30598;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N379;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N654;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000_30602;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N809;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N640;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N639;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N652;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N651;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N661;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N660;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N679;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N678;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N682;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N681;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N800;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N95;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N621;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N618;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N642;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N688;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N687;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N685;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N684;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N615;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N612;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N648;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N645;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N663;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_44_30629;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N636;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N633;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N630;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N627;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N609;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N606;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N93;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N774;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N582;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N579;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N603;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N600;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N549;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N546;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N726;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N797;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N564;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N561;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N555;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N552;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N521;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N576;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N588;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N585;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N573;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N595;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N594;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N598;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N597;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N567;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N570;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N123;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N465;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N44;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N48;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N46;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N137;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N159;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000038_30676;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N508;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_71_30678;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_38_30682;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000087_30684;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In12_30685;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_2_30686;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In37_30687;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000_4__bdd0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N792;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N791;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_30691;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_np_req;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N50;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N67;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N79;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N64;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N65;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_30701;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N446;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N173;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001241_30707;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N381;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000010_30710;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2_30712;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000060_30713;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N806;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N391;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N408;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N765;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N411;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d1_30719;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N85;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N441;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N794;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N389;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N87;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_upd_30733;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N377;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_8_30740;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N383;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N785;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000076_30746;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N824;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N771;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N781;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_5_f7_30752;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N768;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_upd_30757;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000076_30759;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000024_30760;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N779;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_5_f7_30765;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N475;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_5_f7_30779;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001_30781;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_30785;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2_30786;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In54_30794;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N375;
  wire ep_BU2_N4;
  wire ep_BU2_N7;
  wire ep_BU2_N6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N107;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N732;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N524;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_30821;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N413;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub00006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N397;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N62;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N817;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N517;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_4_30842;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N738;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N737;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N456;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_4_30849;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credits_near_gte_far_cmp_ge0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5_13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4_11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3_43;
  wire ProtoComp538_CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2_39;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1_37;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi_35;
  wire ProtoComp539_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_7__rt_103;
  wire ProtoComp540_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_6__rt_95;
  wire ProtoComp540_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_11__rt_128;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_10__rt_122;
  wire ProtoComp541_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_9__rt_119;
  wire ProtoComp541_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_8__rt_116;
  wire ProtoComp541_A5LUT_O5;
  wire ProtoComp542_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__rt_236;
  wire ProtoComp545_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2__rt_229;
  wire ProtoComp545_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1__rt_226;
  wire ProtoComp545_B5LUT_O5;
  wire ProtoComp545_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__rt_262;
  wire ProtoComp546_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2__rt_255;
  wire ProtoComp546_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1__rt_252;
  wire ProtoComp546_B5LUT_O5;
  wire ProtoComp546_A5LUT_O5;
  wire ProtoComp547_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr;
  wire ProtoComp547_C5LUT_O5;
  wire ProtoComp547_B5LUT_O5;
  wire ProtoComp547_A5LUT_O5;
  wire ProtoComp548_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr4;
  wire ProtoComp548_C5LUT_O5;
  wire ProtoComp548_B5LUT_O5;
  wire ProtoComp548_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr8;
  wire ProtoComp550_CYINITVCC_1;
  wire ProtoComp554_D5LUT_O5;
  wire ProtoComp554_C5LUT_O5;
  wire ProtoComp554_B5LUT_O5;
  wire ProtoComp554_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_3__rt_486;
  wire ProtoComp556_D5LUT_O5;
  wire ProtoComp556_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_2__rt_477;
  wire ProtoComp556_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_1__rt_474;
  wire ProtoComp556_B5LUT_O5;
  wire ProtoComp556_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_7__rt_514;
  wire ProtoComp557_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_6__rt_506;
  wire ProtoComp557_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_5__rt_503;
  wire ProtoComp557_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_4__rt_500;
  wire ProtoComp557_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__rt_542;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_3_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_2_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_1_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_0_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_2__rt_533;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_1__rt_530;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__rt_570;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_7_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_6_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_5_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_4_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_6__rt_562;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_5__rt_559;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_4__rt_556;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__rt_598;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_9_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_8_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_10__rt_590;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_9__rt_587;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_8__rt_584;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_0__rt_623;
  wire ProtoComp563_CYINITVCC_1_713;
  wire ProtoComp566_CYINITVCC_1;
  wire ProtoComp566_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_cmp_eq0000;
  wire ProtoComp567_B5LUT_O5;
  wire ProtoComp568_CYINITVCC_1_844;
  wire ProtoComp571_CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000;
  wire ProtoComp572_C5LUT_O5;
  wire ProtoComp573_D5LUT_O5;
  wire ProtoComp573_CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_2;
  wire ProtoComp573_C5LUT_O5;
  wire ProtoComp573_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_0__rt_938;
  wire ProtoComp573_A5LUT_O5;
  wire ProtoComp574_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_2;
  wire ProtoComp574_C5LUT_O5;
  wire ProtoComp574_B5LUT_O5;
  wire ProtoComp574_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_9_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_2;
  wire ProtoComp575_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_0__rt_1017;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_3__rt_1093;
  wire ProtoComp579_D5LUT_O5;
  wire ProtoComp579_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_2__rt_1084;
  wire ProtoComp579_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_1__rt_1081;
  wire ProtoComp579_B5LUT_O5;
  wire ProtoComp579_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_7__rt_1122;
  wire ProtoComp580_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_6__rt_1114;
  wire ProtoComp580_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_5__rt_1111;
  wire ProtoComp580_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_4__rt_1108;
  wire ProtoComp580_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_8__rt_1133;
  wire ProtoComp582_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__ProtoComp568_CYINITVCC_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_3__rt_1266;
  wire ProtoComp585_D5LUT_O5;
  wire ProtoComp585_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_2__rt_1257;
  wire ProtoComp585_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_1__rt_1254;
  wire ProtoComp585_B5LUT_O5;
  wire ProtoComp585_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_7__rt_1295;
  wire ProtoComp586_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_7_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_6_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_5_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_4_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_6__rt_1287;
  wire ProtoComp586_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_5__rt_1284;
  wire ProtoComp586_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_4__rt_1281;
  wire ProtoComp586_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__rt_1322;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_11_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_10_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_9_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_8_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_10__rt_1316;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_9__rt_1313;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_8__rt_1310;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_A5LUT_O5;
  wire ProtoComp587_CYINITVCC_1_1353;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_3__ProtoComp587_CYINITVCC_1;
  wire ProtoComp590_CYINITVCC_1;
  wire ProtoComp592_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_9_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_9__rt_1599;
  wire ProtoComp595_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_7__rt_1644;
  wire ProtoComp596_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_6__rt_1637;
  wire ProtoComp596_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_11__rt_1662;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_10__rt_1657;
  wire ProtoComp597_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_9__rt_1655;
  wire ProtoComp597_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_8__rt_1653;
  wire ProtoComp597_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__rt_1687;
  wire ProtoComp598_CYINITGND_0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2__rt_1680;
  wire ProtoComp598_C5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1__rt_1677;
  wire ProtoComp598_B5LUT_O5;
  wire ProtoComp598_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_3__ProtoComp563_CYINITVCC_1;
  wire ProtoComp599_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int;
  wire ProtoComp599_C5LUT_O5;
  wire ProtoComp599_B5LUT_O5;
  wire ProtoComp599_A5LUT_O5;
  wire ProtoComp600_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int4;
  wire ProtoComp600_C5LUT_O5;
  wire ProtoComp600_B5LUT_O5;
  wire ProtoComp600_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int8;
  wire sys_reset_n_INBUF_B;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXVALIDN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL70;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL71;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL70;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL71;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL72;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL73;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL74;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL75;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL76;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL77;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL61;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL60;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL61;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL62;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL63;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL64;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL65;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL66;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL67;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL50;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL51;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL50;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL51;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL52;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL53;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL54;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL55;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL56;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL57;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL40;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL41;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL40;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL41;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL42;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL43;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL44;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL45;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL46;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL47;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL32;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL33;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL34;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL35;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL36;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL37;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_URREPORTINGENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_INTERRUPTDISABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_SERRENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PARITYERRORRESPONSE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_BUSMASTERENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCUPDATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLSBFCUPDATED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXNONFCOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLRXACKOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACENTEREDL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACRXL0SSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEWSTATEACK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLPMUPDATED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPM;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTURNOFFREQ;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTXL0SSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYDEVICE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL1STATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRINHIBITTRANSFERS;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEEN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEREQOUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEACK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXBEACON;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERCONTROLLERCONTROL;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MEMSPACEENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_IOSPACEENABLE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPTRANSMITTED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MSIENABLE0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTALEGACYINT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDNONFATALERROUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDFATALERROUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDCORRERROUT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0NONFATALERRMSGRCVD;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FATALERRMSGRCVD;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CORRERRMSGRCVD;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UNLOCKRECEIVED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ASAUTONOMOUSINITCOMPLETED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASTXSTATE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKTRAINING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKUP;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACUPSTREAMDOWNSTREAM;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CFGLOOPBACKACK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FIRSTCFGWRITEOCCURRED;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_DLLTXPMDLLPOUTSTANDING;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPECRCOK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXECRCBADN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRX4DWHEADERN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGPARTIALN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGAVAILABLEN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXEOPN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSOPN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSRCDSCN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCONFIGREADYN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMRXHOTRESETN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLK_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLK_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXO_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXO_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_33946;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_33945;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_33944;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_33943;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DRDY;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBDCM;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBOUT_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT1_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT0_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DCLK;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DEN;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DWE;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RST_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBIN_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKIN2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_DOP4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_DOP5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_DBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_SBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKL_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKU_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDENL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXSTATUS10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXSTATUS11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXSTATUS12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO02;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISK10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISK11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA110;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA111;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA112;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA113;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA114;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA115;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISK01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE00;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE01;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA08;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA09;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA010;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA011;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA012;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA013;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA014;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA015;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXOVERSAMPLEERR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXOVERSAMPLEERR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DRDY;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXPRBSERR1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXPRBSERR0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXELECIDLE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_PHYSTATUS1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANISALIGNED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANREALIGN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANBONDSEQ1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEISALIGNED1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEREALIGN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCOMMADET1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANREALIGN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANBONDSEQ0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEISALIGNED0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEREALIGN0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCOMMADET0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RESETDONE1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXVALID1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXP1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXOUTCLK1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRECCLK1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXOUTCLK0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRECCLK0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXN1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXP1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK21_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK1_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK21_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK1_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK20_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK0_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK20_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK0_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL0;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL1;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL2;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL3;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL4;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATB;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATA;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBU_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKAL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBL_INT;
  wire app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA8;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA9;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA10;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA11;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA13;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA14;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA15;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA16;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA17;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA18;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA19;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA20;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA21;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA22;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA23;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA24;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA25;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA26;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA27;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA28;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA29;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA30;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA31;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INTNOT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP7;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_SBITERR;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL4;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENL_INT;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_7_;
  wire app_PIO_PIO_EP_EP_MEM_write_en_mux0000;
  wire app_PIO_PIO_EP_EP_RX_wr_en_o_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_49_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_51_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_50_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_48_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_67_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_65_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_64_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_66_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_39_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_37_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_36_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_38_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_43_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_42_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N764;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_0__7160;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N757;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N758;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6__7138;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N763;
  wire app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_In;
  wire app_PIO_N171;
  wire app_PIO_N170;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_2_rstpot_7452;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_1_rstpot_7451;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_0_rstpot_7449;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_3_rstpot_7446;
  wire app_PIO_N169;
  wire app_PIO_N36_pack_2;
  wire app_PIO_N137;
  wire app_PIO_N168;
  wire ProtoComp702_D6LUT_O6;
  wire app_PIO_N173;
  wire app_PIO_N172;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_55_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_54_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_53_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_52_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_56_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_57_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_58_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_63_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_62_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_60_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_35_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_33_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_32_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_34_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_41_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_40_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_10_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_8_;
  wire app_PIO_N148;
  wire app_PIO_N149;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_rstpot_8354;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_1_rstpot_8439;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_0_rstpot_8425;
  wire app_PIO_N160;
  wire app_PIO_N161;
  wire app_PIO_N163;
  wire app_PIO_N162;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_71_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_47_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_46_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_44_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_45_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_61_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_59_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_27_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_mux0000_8759;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_3_rstpot_8781;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_4_rstpot_8779;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_2_rstpot_8777;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_mux0000;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_62_;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_63_;
  wire app_PIO_N146;
  wire app_PIO_N167;
  wire app_PIO_N166;
  wire app_PIO_N147;
  wire app_PIO_N165;
  wire app_PIO_N164;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_mux0000_9000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_1;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_;
  wire app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_61__9027;
  wire app_PIO_PIO_EP_EP_TX_compl_done_o_mux0000;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_mux0000_9101;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In_9175;
  wire app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In;
  wire app_PIO_N152;
  wire app_PIO_N157;
  wire app_PIO_N156;
  wire app_PIO_N153;
  wire app_PIO_N158;
  wire app_PIO_N159;
  wire app_PIO_N40;
  wire ProtoComp632_D6LUT_O6;
  wire app_PIO_N141;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_70_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_23_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_20_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_22_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_26_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_25_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_30_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_28_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_29_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_31_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N755;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_mux0000_9526;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N756;
  wire app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000;
  wire app_PIO_N155;
  wire app_PIO_N154;
  wire app_PIO_N151;
  wire app_PIO_N150;
  wire app_PIO_N145;
  wire app_PIO_N144;
  wire app_PIO_N38;
  wire app_PIO_N38_ProtoComp632_D6LUT_O6;
  wire app_PIO_N139;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_mux0000;
  wire app_PIO_N142;
  wire app_PIO_N143;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_12_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_15_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_13_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_14_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_10053;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_10051;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_10050;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_10048;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_10093;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_10091;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_10090;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_10120;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_10118;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_10117;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_10115;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_10158;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_10156;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_10155;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_10153;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_10191;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_10189;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_10186;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_10281;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_10294;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_10292;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_10318;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_10340;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_10338;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_10354;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_10373;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_10371;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_10385;
  wire app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_8__pack_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_9__pack_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_mux0000_10428;
  wire app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_10540;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_10551;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_10562;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_10584;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_10582;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_10581;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_10579;
  wire app_PIO_N121;
  wire app_PIO_N120;
  wire app_PIO_N20;
  wire app_PIO_N119;
  wire app_PIO_N118;
  wire app_PIO_N18;
  wire app_PIO_N113;
  wire app_PIO_N112;
  wire app_PIO_N12;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux0000;
  wire ProtoComp796_D6LUT_O6;
  wire app_PIO_N125;
  wire app_PIO_N124;
  wire app_PIO_N24;
  wire app_PIO_N26;
  wire app_PIO_N126;
  wire app_PIO_N127;
  wire app_PIO_N135;
  wire app_PIO_N134;
  wire app_PIO_N34;
  wire app_PIO_N133;
  wire app_PIO_N132;
  wire app_PIO_N32;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_10917;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_10915;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_10914;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_10912;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_10938;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_10966;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_10964;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_10963;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_10961;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_11000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_10987;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_11013;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_11038;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_11036;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_11035;
  wire app_PIO_N28;
  wire app_PIO_N10;
  wire app_PIO_N110;
  wire app_PIO_N129;
  wire app_PIO_N128;
  wire app_PIO_N111;
  wire app_PIO_N131;
  wire app_PIO_N130;
  wire app_PIO_N30;
  wire app_PIO_PIO_EP_EP_RX_req_ep_o_mux0000;
  wire app_PIO_PIO_EP_EP_RX_req_td_o_mux0000;
  wire app_PIO_N22;
  wire app_PIO_N122;
  wire app_PIO_N123;
  wire app_PIO_N14;
  wire app_PIO_N16;
  wire app_PIO_N116;
  wire app_PIO_N115;
  wire app_PIO_N114;
  wire app_PIO_N117;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_11392;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_11409;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_11407;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_11404;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_11432;
  wire app_PIO_PIO_EP_EP_TX_trn_tsof_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_rstpot_11772;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_11804;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_11802;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_11801;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_11799;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_ProtoComp796_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_12397;
  wire app_PIO_PIO_EP_EP_TX_trn_teof_n_mux0000;
  wire app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n_mux0000;
  wire app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_151;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N833;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N834;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_rstpot_12792;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_ProtoComp796_D6LUT_O6;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_1_12803;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N843;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N844;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_13068;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_13066;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_13065;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_13063;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_13089;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_In;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_13714;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_mux0000_7_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1_14077;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_135_14087;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N841;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N842;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_In_14135;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_7_1_14402;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_1_14418;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_14924;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_14964;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000_15238;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000_15597;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_1_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_1_15803;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_1_15815;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_1_15920;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_1_16023;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_1_16035;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_1_16049;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_lock_n;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_1_16166;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N840;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N839;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_mux0001_16247;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000_16351;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000_16347;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000_16345;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_1_16428;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000_16443;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N837;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_mux0000_16558;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N838;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000_16592;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000_16589;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000_16617;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_6_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_4_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000_16665;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000_16663;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000_16691;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_1_16709;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_1_16720;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_1_16886;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_1_17020;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_1_17043;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_1_17078;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_1_17089;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_17126;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0003;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_1_17630;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_1_17674;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_1_17689;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000_17717;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In135_17841;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_1_17852;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_1_17896;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_1_17935;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom00001;
  wire ProtoComp1012_D5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0__rt_18461;
  wire ProtoComp1012_CYINITVCC_1;
  wire ProtoComp1012_B5LUT_O5;
  wire ProtoComp1012_A5LUT_O5;
  wire ProtoComp1013_C5LUT_O5;
  wire ProtoComp1013_A5LUT_O5;
  wire ProtoComp1013_B5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_lock_check_q3_18507;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In105;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_1_18641;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_1_18665;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_18813;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_index0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_1_18972;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_1_19001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In109_19262;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_1_19318;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_d1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0002;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0006;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_not00011;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In124;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_In;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_In;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0005;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_1_19800;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_1_19811;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_and0000;
  wire ProtoComp1077_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out141;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_1_20058;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_1_20084;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_1_20097;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_20156;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N832;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N831;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_20366;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_xor0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_20413;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N846;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N845;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_20573;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001_20695;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0007;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_td_q2_credits_add0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000_20769;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_20940;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or00011;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_21204;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N836;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_N835;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_21240;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq000111;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_3;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_4_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_8_22189;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_f7_22185;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_71_22184;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0008;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_f7_22600;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_71_22599;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_8_22598;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_2__rt_22741;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_1__rt_22738;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_7_22844;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_5_f7_pack_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_22838;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_22867;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_7_22866;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_5_f7_22862;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_5_f7_pack_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_7_23349;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_23347;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_71_23400;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_8_23399;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_f7_23383;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_71_23715;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_8_23696;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_23692;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_23980;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_23977;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_7_23975;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_5_f7_pack_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_24020;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_7_24019;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_24047;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_7_24046;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_5_f7_24044;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned_0_xor0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_In;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_71_24212;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_8_24211;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_24210;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_rt_24234;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0009;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not0001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_cmp_eq0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_71_24368;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_8_24367;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_24366;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_phase_align_c;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_or00001;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_1_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_ready_c1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In79;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_dllp_ack_l0;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In171;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or00001_24994;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_4_25076;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3_25074;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_3_25136;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_4_25134;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_71;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_4_25169;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_3_25138;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_31_25195;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_41_25193;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_1_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_0_2;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_and0000_25269;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_6_1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_4_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_5_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_19_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_17_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_18_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_21_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_24_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre1;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_1_25592;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000_25763;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_3_25789;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_4_25787;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_72;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_12__rt_25840;
  wire ProtoComp1344_A5LUT_O5;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_8__rt_25854;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_9__rt_25852;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0CLK_36515;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_add_sub_b;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and0000;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_9_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_11_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_16_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_0_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_7_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_2_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_3_;
  wire ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and0000;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__CO_3__UNCONNECTED;
  wire GND;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__S_3__UNCONNECTED;
  wire VCC;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_REL_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_7_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_6_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_49_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_48_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_51_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_50_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_67_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_66_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_65_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_64_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_39_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_38_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_37_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_36_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_1_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_0_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_43_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_42_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_5_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_4_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_3_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_2_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_17_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_19_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_18_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_16_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_55_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_52_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_54_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_53_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_57_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_56_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_58_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_60_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_63_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_62_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_35_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_34_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_33_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_32_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_11_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_41_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_40_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_10_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_9_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_8_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_71_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_47_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_45_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_46_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_44_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_61_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_59_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_27_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_70_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_23_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_22_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_21_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_20_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_26_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_25_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_24_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_30_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_29_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_28_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_31_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_12_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_13_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_15_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_14_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data91_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data92_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data91_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data92_SP_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_lock_check_q3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMD_D1_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMD_O_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_Q15_UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__O_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__S_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__S_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_0__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__DI_1__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__DI_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__DI_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__O_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__O_3__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__S_2__UNCONNECTED;
  wire NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__S_3__UNCONNECTED;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_mgmt_addr;
  wire [7 : 0] app_PIO_PIO_EP_EP_RX_req_tag_o;
  wire [63 : 0] trn_rd_c;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in;
  wire [15 : 0] app_PIO_PIO_EP_EP_RX_req_rid_o;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num;
  wire [49 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata;
  wire [49 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata;
  wire [48 : 48] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_100_cy;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub0000_cy;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc;
  wire [12 : 2] app_PIO_PIO_EP_EP_RX_req_addr_o;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count;
  wire [31 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15;
  wire [31 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr;
  wire [15 : 8] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata;
  wire [10 : 0] app_PIO_PIO_EP_EP_RX_wr_addr_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_pre_wr_data;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr;
  wire [10 : 6] ep_BU2_U0_pcie_ep0_mgmt_pso;
  wire [1 : 0] app_PIO_PIO_EP_EP_RX_req_attr_o;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr;
  wire [6 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q;
  wire [6 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q;
  wire [63 : 48] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc;
  wire [0 : 0] trn_trem_n_c;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td;
  wire [7 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09;
  wire [5 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rxchanisaligned;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_wr_be_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_RX_wr_data_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_post_wr_data;
  wire [5 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits;
  wire [4 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_mgmt_bwren;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing;
  wire [5 : 5] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_tc;
  wire [7 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr;
  wire [6 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_req_be_o;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag;
  wire [9 : 0] app_PIO_PIO_EP_EP_RX_req_len_o;
  wire [63 : 0] trn_td_c;
  wire [2 : 0] app_PIO_PIO_EP_EP_RX_req_tc_o;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_100_cy;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length;
  wire [5 : 5] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_llk_rx_valid_n;
  wire [7 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr;
  wire [6 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap;
  wire [7 : 5] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_ddd;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_dd;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d;
  wire [3 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data;
  wire [6 : 2] ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data;
  wire [12 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_llk_tx_data;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_llk_tx_ch_tc;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_pipe_reset_reg;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_llk_rx_preferred_type;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_negotiated_link_width_d;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_phy_status;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_phy_status_reg;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_100_cy;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub0000_cy;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub__AUX_100_cy;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub0000_cy;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_power_down_reg;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0;
  wire [7 : 7] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_mgmt_stats_credit;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_elec_idle_reg;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_RESETDONE;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_valid_reg;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data;
  wire [7 : 0] cfg_bus_number_c;
  wire [12 : 0] ep_BU2_U0_pcie_ep0_fe_l0_completer_id;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_compliance_reg;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg;
  wire [15 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_chanisaligned_reg;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_k_reg;
  wire [47 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o;
  wire [49 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000;
  wire [31 : 0] ep_BU2_U0_pcie_ep0_mgmt_rdata;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_k_reg;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset;
  wire [28 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_llk_rx_data;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_llk_tx_enable_n;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data1_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data2_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data0_o;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_rd_data3_o;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_valid;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out;
  wire [49 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_power_down_reg;
  wire [4 : 0] cfg_device_number_c;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_polarity_reg;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_l0_dl_up_down;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_status;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_status_reg;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_100_cy;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub0000_cy;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_elec_idle_reg;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_PLLLKDET_OUT;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cpls_buffered_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_llk_tx_chan_space;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_llk_tc_status;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up;
  wire [3 : 3] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd;
  wire [9 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal;
  wire [2 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub0000_cy;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_num;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_icdrreset;
  wire [5 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut;
  wire [5 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_lut;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_lut;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000;
  wire [12 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_lut;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_lut;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000;
  wire [5 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut;
  wire [9 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_lut;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut;
  wire [5 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000;
  wire [8 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000;
  wire [12 : 2] app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000;
  wire [10 : 0] app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000;
  wire [31 : 0] app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000;
  wire [31 : 0] app_PIO_PIO_EP_EP_MEM_w_pre_wr_data;
  wire [7 : 0] app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000;
  wire [7 : 0] app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001;
  wire [7 : 0] app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002;
  wire [63 : 0] app_PIO_PIO_EP_EP_TX_trn_td_mux0000;
  wire [7 : 0] app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000;
  wire [3 : 0] app_PIO_PIO_EP_EP_RX_req_be_o_mux0000;
  wire [41 : 32] app_PIO_PIO_EP_EP_RX_req_len_o_mux0000;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000;
  wire [31 : 16] app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000;
  wire [45 : 44] app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000;
  wire [15 : 8] app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000;
  wire [54 : 52] app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result;
  wire [36 : 34] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000;
  wire [63 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000;
  wire [7 : 7] app_PIO_PIO_EP_EP_TX_trn_trem_n_mux0000;
  wire [29 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000;
  wire [7 : 7] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000;
  wire [5 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000;
  wire [6 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000;
  wire [7 : 7] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_addsub0000;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw;
  wire [63 : 48] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d;
  wire [5 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000;
  wire [6 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000;
  wire [9 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000;
  wire [7 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000;
  wire [7 : 7] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext;
  wire [1 : 1] ep_BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error_ext;
  wire [11 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_Result;
  wire [6 : 2] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out_mux0000;
  wire [4 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000;
  wire [2 : 1] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000;
  wire [2 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre;
  wire [1 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000;
  wire [3 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000;
  wire [0 : 0] ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out_mux0000;
  wire [10 : 4] ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000;
  assign
    V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN = sys_clk_n,
    V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP = sys_clk_p,
    NlwRenamedSig_IO_sys_reset_n = sys_reset_n,
    pci_exp_txn[0] = pci_exp_txn_29971,
    pci_exp_txp[0] = pci_exp_txp_29972,
    pci_exp_rxn_29969 = pci_exp_rxn[0],
    pci_exp_rxp_29970 = pci_exp_rxp[0];
  initial $sdf_annotate("../../implement/results/routed.sdf");
  X_CARRY4 #(
    .LOC ( "SLICE_X97Y92" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__CO_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credits_near_gte_far_cmp_ge0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__DI_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5_13, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4_11}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__O_0__UNCONNECTED}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_5__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[4]})
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credits_near_gte_far (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credits_near_gte_far_cmp_ge0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credits_near_gte_far_29278),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y92" ),
    .INIT ( 64'hC30000C3C30000C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut_5_ (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_10__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[11]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y92" ),
    .INIT ( 32'h3000FF30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_10__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi5_13)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y92" ),
    .INIT ( 64'hC0300C03C0300C03 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut_4_ (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_8__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_9__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[9]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y92" ),
    .INIT ( 32'h3300F330 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_8__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_9__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi4_11)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 64'hC30000C3C30000C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut_3_ (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_6__0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_7__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[7]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[3])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 32'h0CCF0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3 (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_6__0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_7__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3_43)
  );
  X_ONE #(
    .LOC ( "SLICE_X97Y91" ))
  ProtoComp538_CYINITVCC (
    .O(ProtoComp538_CYINITVCC_1)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X97Y91" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp538_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi3_43, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2_39, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1_37, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi_35}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 64'h9090090990900909 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut_2_ (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_4__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_5__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[5]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[2])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 32'h4D4D4444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_4__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_5__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi2_39)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 64'hC0300C03C0300C03 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut_1_ (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_2__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_3__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[3]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 32'h3F0F0300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1 (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_2__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_3__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi1_37)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 64'h8844221188442211 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut_0_ (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_0__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_1__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[1]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y91" ),
    .INIT ( 32'h5500DD44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_0__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_1__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Mcompar_pd_credits_near_gte_far_cmp_ge0000_lutdi_35)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 64'h0FF00FF00FF00FF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[3]),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[3])
  );
  X_ZERO #(
    .LOC ( "SLICE_X95Y88" ))
  ProtoComp539_CYINITGND (
    .O(ProtoComp539_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X95Y88" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp539_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__29776, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[2]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 64'h0FF00FF00FF00FF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[2]),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 64'h33CC33CC33CC33CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut_1_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[1]),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y88" ),
    .INIT ( 64'h0FF00FF00FF00FF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[0]),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[7]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_7__rt_103)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__88_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp540_D5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X95Y89" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_3__29776),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__29781, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp540_D5LUT_O5, ProtoComp540_C5LUT_O5, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_7__rt_103, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_6__rt_95, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_6__rt_95)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__89_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp540_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 64'h33CC33CC33CC33CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut_5_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[5]),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y89" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[4]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_lut[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_11__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[11]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_11__rt_128)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X95Y90" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_cy_7__29781),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Maccum_user_pd_data_credits_in_xor_11__DI_3__UNCONNECTED, 
ProtoComp541_C5LUT_O5, ProtoComp541_B5LUT_O5, ProtoComp541_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[10], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_11__rt_128, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_10__rt_122, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_9__rt_119, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_8__rt_116})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_10__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[10]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_10__rt_122)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__85_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp541_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_9__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[9]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_9__rt_119)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__86_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp541_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Result[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_8__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[8]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in_8__rt_116)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X95Y90" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__87_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp541_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[3]),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[3])
  );
  X_ZERO #(
    .LOC ( "SLICE_X103Y85" ))
  ProtoComp542_CYINITGND (
    .O(ProtoComp542_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X103Y85" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp542_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__29793, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[2]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[1]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y85" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[0]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[7]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X103Y86" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_3__29793),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__29802, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 64'h0FF00FF00FF00FF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_6_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[6]),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[5]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y86" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[4]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_11_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[11]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X103Y87" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_cy_7__29802),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[11], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[9], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 64'h0FF00FF00FF00FF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_10_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[10]),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_9_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[9]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y87" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut_8_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[8]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Maccum_tx_cd_credits_consumed_nocfg_lut[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[3]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__rt_236)
  );
  X_ZERO #(
    .LOC ( "SLICE_X94Y50" ))
  ProtoComp545_CYINITGND (
    .O(ProtoComp545_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X94Y50" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3_ (
    .CI(GND),
    .CYINIT(ProtoComp545_CYINITGND_0),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3__DI_3__UNCONNECTED, ProtoComp545_C5LUT_O5, 
ProtoComp545_B5LUT_O5, ProtoComp545_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_2, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_2
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_2, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_2}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3__rt_236, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2__rt_229, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1__rt_226, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2__rt_229)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__34_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp545_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1__rt_226)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__35_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp545_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X94Y50" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_8_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp545_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[3]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__rt_262)
  );
  X_ZERO #(
    .LOC ( "SLICE_X98Y47" ))
  ProtoComp546_CYINITGND (
    .O(ProtoComp546_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X98Y47" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3_ (
    .CI(GND),
    .CYINIT(ProtoComp546_CYINITGND_0),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3__DI_3__UNCONNECTED, ProtoComp546_C5LUT_O5, 
ProtoComp546_B5LUT_O5, ProtoComp546_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3__rt_262, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2__rt_255, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1__rt_252, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2__rt_255)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__42_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp546_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1__rt_252)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__43_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp546_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X98Y47" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_10_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp546_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 64'hFF778800FF778800 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_3_ (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[3]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[3])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__55_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp547_D5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X16Y49" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_inv),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__29813, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__CO_0__UNCONNECTED}),
    .DI({ProtoComp547_D5LUT_O5, ProtoComp547_C5LUT_O5, ProtoComp547_B5LUT_O5, ProtoComp547_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 64'hFF887700FF887700 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_2_ (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[2]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[2])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__54_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp547_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 64'hE4CCE4CCE4CCE4CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_1_ (
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[1]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__53_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp547_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 64'hF5FFA000F5FFA000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_0_ (
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[0]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y49" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__52_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp547_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr7),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 64'hF3C0FF00F3C0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_7_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[7]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[7])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__59_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp548_D5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X16Y50" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_3__29813),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__29814, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp548_D5LUT_O5, ProtoComp548_C5LUT_O5, ProtoComp548_B5LUT_O5, ProtoComp548_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr7, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr4}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 64'hFFC03F00FFC03F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_6_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[6]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[6])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__58_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp548_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 64'hF5FFA000F5FFA000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_5_ (
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[5]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__57_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp548_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr4),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 64'hEECC44CCEECC44CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_4_ (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[4]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X16Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__56_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp548_A5LUT_O5)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X16Y51" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_cy_7__29814),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr8}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_xor_8__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[8]})
  );
  X_FF #(
    .LOC ( "SLICE_X16Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr8),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y51" ),
    .INIT ( 64'hFFF00F00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut_8_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_waddr_lut[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[3]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_3__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X96Y82" ))
  ProtoComp550_CYINITVCC (
    .O(ProtoComp550_CYINITVCC_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X96Y82" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp550_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__29821, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 64'hCC33CC33CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_2_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_2__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 64'hAAAAAAAA55555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_1_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_1__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y82" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_0__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[7]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 64'hC3C3C3C3C3C3C3C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_7_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_7__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[6]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X96Y83" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_3__29821),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__29830, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 64'hCC33CC33CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_6_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_6__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[5]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 64'hAAAAAAAA55555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_5_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_5__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[4]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y83" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_4_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_4__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[11]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 64'hCC33CC33CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_11_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[11]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_11__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[10]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X96Y84" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_cy_7__29830),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 64'hCC33CC33CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_10_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_10__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[9]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 64'hAAAAAAAA55555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_9_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[9]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_9__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int_sub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[8]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y84" ),
    .INIT ( 64'hFF0000FFFF0000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut_8_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_8__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cd_space_remaining_int_sub0000_lut[8])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_7__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_6__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_5__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_4__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_7__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[7])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_14_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp554_D5LUT_O5)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X80Y43" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__29841),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__29842, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp554_D5LUT_O5, ProtoComp554_C5LUT_O5, ProtoComp554_B5LUT_O5, ProtoComp554_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_6__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[6])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_15_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp554_C5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_5__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_16_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp554_B5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_4__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y43" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_17_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp554_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_3__rt_486)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__6_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp556_D5LUT_O5)
  );
  X_ZERO #(
    .LOC ( "SLICE_X107Y51" ))
  ProtoComp556_CYINITGND (
    .O(ProtoComp556_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X107Y51" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp556_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__29848, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__CO_0__UNCONNECTED}),
    .DI({ProtoComp556_D5LUT_O5, ProtoComp556_C5LUT_O5, ProtoComp556_B5LUT_O5, ProtoComp556_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[3], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[1], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_3__rt_486, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_2__rt_477, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_1__rt_474, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_2__rt_477)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__5_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp556_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_1__rt_474)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__4_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp556_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y51" ),
    .INIT ( 32'hFFFFFFFF ))
  ep_BU2_N1_3_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp556_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[7]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_7__rt_514)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__10_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp557_D5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X107Y52" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_3__29848),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__29853, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp557_D5LUT_O5, ProtoComp557_C5LUT_O5, ProtoComp557_B5LUT_O5, ProtoComp557_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[7], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[5], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_7__rt_514, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_6__rt_506, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_5__rt_503, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_4__rt_500})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_6__rt_506)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__9_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp557_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_5__rt_503)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__8_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp557_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_4__rt_500)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y52" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__7_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp557_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_3_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__rt_542)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__16_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_D5LUT_O5)
  );
  X_ZERO #(
    .LOC ( "SLICE_X107Y47" ))
  ProtoComp556_CYINITGND_1 (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_2_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X107Y47" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__29858, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_3_1, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_2_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_1_1, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_0_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__rt_542, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_2__rt_533, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_1__rt_530, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_2__rt_533)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__15_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_1_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_1__rt_530)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__14_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_0_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y47" ),
    .INIT ( 32'hFFFFFFFF ))
  ep_BU2_N1_4_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_3__ProtoComp556_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_7_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[7]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__rt_570)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__20_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_D5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_6_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X107Y48" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_3__29858),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__29863, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_7_1, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_6_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_5_1, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_4_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__rt_570, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_6__rt_562, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_5__rt_559, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_4__rt_556})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_6__rt_562)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__19_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_5_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_5__rt_559)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__18_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_4_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_4__rt_556)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y48" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__17_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_7__ProtoComp557_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[11]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__rt_598)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__24_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_D5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_10 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X107Y49" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_7__29863),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__29868, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_D5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[11], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_9_1, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_8_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__rt_598, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_10__rt_590, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_9__rt_587, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_8__rt_584})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_10__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[10]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_10__rt_590)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__23_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_9 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_9_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_9__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[9]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_9__rt_587)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__22_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_8 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_8_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_8__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[8]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_8__rt_584)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__21_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_11__ProtoComp557_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 64'h5FA05FA05FA05FA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_3_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[3])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X46Y35" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0003_inv),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__29870, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_0__rt_623}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 64'h5FA05FA05FA05FA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_2_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[2])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 64'h00FFFF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[1])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 64'hF00F00FFF00F00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X46Y35" ),
    .INIT ( 32'hFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_0__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[0]),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_0__rt_623)
  );
  X_FF #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 64'h55AAFF0055AAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_7_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[7])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X46Y36" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_3__29870),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__29871, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 64'h55AAFF0055AAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_6_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[6])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 64'h0FF00FF0FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[5])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y36" ),
    .INIT ( 64'h0FF00FF0FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[4])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X46Y37" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_cy_7__29871),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__DI_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[8]}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__O_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[8]}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_xor_9__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[8]})
  );
  X_FF #(
    .LOC ( "SLICE_X46Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[9]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y37" ),
    .INIT ( 64'h5FA05FA05FA05FA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_9_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[9]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[9])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y37" ),
    .INIT ( 64'h5FA05FA05FA05FA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut_8_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_int_lut[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 64'hF0F0F0F00F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X100Y83" ))
  ProtoComp563_CYINITVCC (
    .O(ProtoComp563_CYINITVCC_1_713)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X100Y83" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp563_CYINITVCC_1_713),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__29877, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 64'hAAAA5555AAAA5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_2_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_1_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y83" ),
    .INIT ( 64'hFF0000FFFF0000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 64'hF0F00F0FF0F00F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X100Y84" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_3__29877),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__29886, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_6_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_5_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y84" ),
    .INIT ( 64'hFF0000FFFF0000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 64'hA5A5A5A5A5A5A5A5 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_11_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X100Y85" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_cy_7__29886),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 64'hF0F00F0FF0F00F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_10_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_9_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_sub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y85" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut_8_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_nocfg[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_sub0000_lut[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y61" ),
    .INIT ( 64'h8020080240100401 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_3_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X90Y61" ))
  ProtoComp566_CYINITVCC (
    .O(ProtoComp566_CYINITVCC_1)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X90Y61" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp566_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, ProtoComp566_B5LUT_O5, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y61" ),
    .INIT ( 64'h8008400420021001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_2_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y61" ),
    .INIT ( 64'h0000040100000401 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_1_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X90Y61" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__25_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp566_B5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y61" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_0_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[0])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X90Y62" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__DI_2__UNCONNECTED, ProtoComp567_B5LUT_O5, 
GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__O_0__UNCONNECTED}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[4]})
  );
  X_FF #(
    .LOC ( "SLICE_X90Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_26496),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y62" ),
    .INIT ( 64'h8484212184842121 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_5_ (
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X90Y62" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__21_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp567_B5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y62" ),
    .INIT ( 64'h8020080240100401 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_4_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut[4])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_3__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_2__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_1__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_0__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y81" ),
    .INIT ( 64'hF0F0F0F00F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X97Y81" ))
  ProtoComp568_CYINITVCC (
    .O(ProtoComp568_CYINITVCC_1_844)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X97Y81" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp568_CYINITVCC_1_844),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__29899, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y81" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_2_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y81" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_1_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y81" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[0])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_7__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_6__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_5__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_4__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y82" ),
    .INIT ( 64'hF0F0F0F00F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[7])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X97Y82" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_3__29899),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__29900, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y82" ),
    .INIT ( 64'hAAAA5555AAAA5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_6_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[6])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y82" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_5_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y82" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y62" ),
    .INIT ( 64'h8200410000820041 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_3_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X92Y62" ))
  ProtoComp571_CYINITVCC (
    .O(ProtoComp571_CYINITVCC_1)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X92Y62" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp571_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y62" ),
    .INIT ( 64'h0000000400000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_2_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y62" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_1_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y62" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_0_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[0])
  );
  X_FF #(
    .LOC ( "SLICE_X92Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_26498),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X92Y63" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__CO_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__DI_3__UNCONNECTED, 
ProtoComp572_C5LUT_O5, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__O_0__UNCONNECTED}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6__S_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y63" ),
    .INIT ( 64'h9009900990099009 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_6_ (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[6])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X92Y63" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__27_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp572_C5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y63" ),
    .INIT ( 64'h8040080420100201 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_5_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y63" ),
    .INIT ( 64'h8200410000820041 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_4_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut[4])
  );
  X_FF #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_3__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[3])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_27_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp573_D5LUT_O5)
  );
  X_ONE #(
    .LOC ( "SLICE_X30Y20" ))
  ProtoComp573_CYINITVCC (
    .O(ProtoComp573_CYINITVCC_1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X30Y20" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp573_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__29907, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__CO_0__UNCONNECTED}),
    .DI({ProtoComp573_D5LUT_O5, ProtoComp573_C5LUT_O5, ProtoComp573_B5LUT_O5, ProtoComp573_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_2}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_0__rt_938})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_2__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[2])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_26_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp573_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_1__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_25_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp573_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_0__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_0__rt_938)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y20" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__78_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp573_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_7__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[7]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[7])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_31_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp574_D5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X30Y21" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_3__29907),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__29912, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp574_D5LUT_O5, ProtoComp574_C5LUT_O5, ProtoComp574_B5LUT_O5, ProtoComp574_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_2}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_6__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[6])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_30_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp574_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_5__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_29_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp574_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_4__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y21" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_28_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp574_A5LUT_O5)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X30Y22" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_cy_7__29912),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__DI_1__UNCONNECTED, ProtoComp575_A5LUT_O5}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__O_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_9_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_2}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_xor_9__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[8]})
  );
  X_FF #(
    .LOC ( "SLICE_X30Y22" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_9_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[9]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y22" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_9__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[9]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[9])
  );
  X_FF #(
    .LOC ( "SLICE_X30Y22" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y22" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut_8__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[8]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_data_count_pkt_down_lut[8])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X30Y22" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_32_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp575_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[3]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X20Y42" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000_inv),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__29916, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[2], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_0__rt_1017}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[2]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[2]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_1_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_0_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X20Y42" ),
    .INIT ( 32'hFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_0__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[0]),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_0__rt_1017)
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_7_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[7]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X20Y43" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_3__29916),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__29917, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[6], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_6_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[6]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[5]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y43" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[4]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[4])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X20Y44" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_cy_7__29917),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[8]}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_xor_8__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[8]})
  );
  X_SFF #(
    .LOC ( "SLICE_X20Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y44" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut_8_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[8]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_oq_pktcnt_lut[8])
  );
  X_FF #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_3__rt_1093)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__73_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp579_D5LUT_O5)
  );
  X_ZERO #(
    .LOC ( "SLICE_X12Y50" ))
  ProtoComp579_CYINITGND (
    .O(ProtoComp579_CYINITGND_0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X12Y50" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp579_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__29921, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__CO_0__UNCONNECTED}),
    .DI({ProtoComp579_D5LUT_O5, ProtoComp579_C5LUT_O5, ProtoComp579_B5LUT_O5, ProtoComp579_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_3__rt_1093, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_2__rt_1084, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_1__rt_1081, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_2__rt_1084)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__72_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp579_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_1__rt_1081)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__71_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp579_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y50" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_22_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp579_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[7]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_7__rt_1122)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__77_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp580_D5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X12Y51" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_3__29921),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__29926, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp580_D5LUT_O5, ProtoComp580_C5LUT_O5, ProtoComp580_B5LUT_O5, ProtoComp580_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_7__rt_1122, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_6__rt_1114, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_5__rt_1111, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_4__rt_1108})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_6__rt_1114)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__76_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp580_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_5__rt_1111)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__75_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp580_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_4__rt_1108)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X12Y51" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__74_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp580_A5LUT_O5)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X12Y52" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_cy_7__29926),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_1}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_bram_raddr_xor_8__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_8__rt_1133})
  );
  X_FF #(
    .LOC ( "SLICE_X12Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y52" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_8__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[8]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr_8__rt_1133)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_3__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_2__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_1__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y20" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[3])
  );
  X_ZERO #(
    .LOC ( "SLICE_X31Y20" ))
  ProtoComp582_CYINITGND (
    .O(ProtoComp582_CYINITGND_0)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X31Y20" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp582_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__29932, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[1], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y20" ),
    .INIT ( 64'h0F0F0F0FF0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y20" ),
    .INIT ( 64'h55555555AAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_1_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y20" ),
    .INIT ( 64'h0F0FF0F00F0FF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[0])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_7__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_6__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_5__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_4__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y21" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[7])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X31Y21" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_3__29932),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__29937, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y21" ),
    .INIT ( 64'h0F0F0F0FF0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_6_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[6])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y21" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y21" ),
    .INIT ( 64'h0F0FF0F00F0FF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[4])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_3__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_2__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_1__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_0__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y88" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X96Y88" ))
  ProtoComp568_CYINITVCC_1 (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__ProtoComp568_CYINITVCC_1)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X96Y88" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__ProtoComp568_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__29941, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y88" ),
    .INIT ( 64'hF0F00F0FF0F00F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y88" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y88" ),
    .INIT ( 64'hA5A5A5A5A5A5A5A5 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_0_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[0])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_7__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_6__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_5__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_4__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y89" ),
    .INIT ( 64'hFFFF00000000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[7])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X96Y89" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_3__29941),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__29942, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y89" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_6_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[6])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y89" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y89" ),
    .INIT ( 64'hA5A5A5A5A5A5A5A5 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_4_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[4])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_10__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_9__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_11__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered_8__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y90" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_11_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[11]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[11])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X96Y90" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_cy_7__29942),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_pd_credits_buffered[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y90" ),
    .INIT ( 64'hFFFF00000000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_10_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[10])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y90" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_9_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[9])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y90" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut_8_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_pd_data_credits_in[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_pd_credits_buffered_lut[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_3 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[3]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_3__rt_1266)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__107_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp585_D5LUT_O5)
  );
  X_ZERO #(
    .LOC ( "SLICE_X101Y82" ))
  ProtoComp585_CYINITGND (
    .O(ProtoComp585_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_2 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X101Y82" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp585_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__29943, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__CO_0__UNCONNECTED}),
    .DI({ProtoComp585_D5LUT_O5, ProtoComp585_C5LUT_O5, ProtoComp585_B5LUT_O5, ProtoComp585_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_2, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_2, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_2}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_3__rt_1266, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_2__rt_1257, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_1__rt_1254, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_2__rt_1257)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__106_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp585_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_1 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_1__rt_1254)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__105_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp585_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_0 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y82" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_55_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp585_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_7 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_7_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[7]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_7__rt_1295)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__111_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp586_D5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_6 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_6_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X101Y83" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_3__29943),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__29944, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp586_D5LUT_O5, ProtoComp586_C5LUT_O5, ProtoComp586_B5LUT_O5, ProtoComp586_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_7_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_6_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_5_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_4_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_7__rt_1295, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_6__rt_1287, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_5__rt_1284, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_4__rt_1281})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[6]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_6__rt_1287)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__110_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp586_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_5 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_5_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_5__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[5]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_5__rt_1284)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__109_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp586_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_4 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_4_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_4__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[4]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_4__rt_1281)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y83" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__108_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp586_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_11_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[11]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__rt_1322)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_10 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_10_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X101Y84" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_cy_7__29944),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_l0_stats_cfg_transmitted_cnt_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_C5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_B5LUT_O5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_11_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_10_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_9_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_8_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__rt_1322, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_10__rt_1316, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_9__rt_1313, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_8__rt_1310})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_10__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[10]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_10__rt_1316)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__114_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_9 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_9_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_9__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[9]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_9__rt_1313)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__113_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_8 (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_8_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_8__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt[8]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_8__rt_1310)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X101Y84" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__112_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_11__ProtoComp541_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 64'hAAAAAAAA55555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_3_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X98Y83" ))
  ProtoComp587_CYINITVCC (
    .O(ProtoComp587_CYINITVCC_1_1353)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X98Y83" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp587_CYINITVCC_1_1353),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__29945, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 64'hF0F00F0FF0F00F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y83" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_0_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X98Y84" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_3__29945),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__29946, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_6_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 64'hC3C3C3C3C3C3C3C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_5_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y84" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 64'hAAAAAAAA55555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_11_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X98Y85" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_cy_7__29946),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[10], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 64'hF0F00F0FF0F00F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_10_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 64'hC3C3C3C3C3C3C3C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_9_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available_sub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_available[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y85" ),
    .INIT ( 64'hFF0000FFFF0000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut_8_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_available_sub0000_lut[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 64'h9999999999999999 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_3_ (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X98Y91" ))
  ProtoComp587_CYINITVCC_1 (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_3__ProtoComp587_CYINITVCC_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X98Y91" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_3__ProtoComp587_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__29947, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 64'h9999999999999999 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_2_ (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 64'hFFFF00000000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y91" ),
    .INIT ( 64'hCC33CC33CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_0_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X98Y92" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_3__29947),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__29948, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 64'h9999999999999999 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_6_ (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 64'hFF0000FFFF0000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y92" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_11_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X98Y93" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_cy_7__29948),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[10], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[9], ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 64'hF0F00F0FF0F00F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_10_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 64'h9999999999999999 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_9_ (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available_sub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_available[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y93" ),
    .INIT ( 64'hFF0000FFFF0000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut_8_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_pd_credits_available_sub0000_lut[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y61" ),
    .INIT ( 64'h8400008421000021 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_3_ (
    .ADR3(cfg_bus_number_c[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .ADR5(cfg_bus_number_c[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .ADR2(cfg_bus_number_c[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X85Y61" ))
  ProtoComp590_CYINITVCC (
    .O(ProtoComp590_CYINITVCC_1)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X85Y61" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp590_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy[3], 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__CO_0__UNCONNECTED}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3__O_0__UNCONNECTED}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y61" ),
    .INIT ( 64'h9009000000009009 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_2_ (
    .ADR0(cfg_bus_number_c[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .ADR3(cfg_bus_number_c[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .ADR4(cfg_bus_number_c[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y61" ),
    .INIT ( 64'h8008400420021001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_1_ (
    .ADR2(cfg_device_number_c[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .ADR5(cfg_device_number_c[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .ADR0(cfg_bus_number_c[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y61" ),
    .INIT ( 64'h8200008241000041 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_0_ (
    .ADR5(cfg_device_number_c[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .ADR3(cfg_device_number_c[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .ADR1(cfg_device_number_c[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[0])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[3]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[3])
  );
  X_ZERO #(
    .LOC ( "SLICE_X33Y20" ))
  ProtoComp592_CYINITGND (
    .O(ProtoComp592_CYINITGND_0)
  );
  X_FF #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X33Y20" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp592_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__29953, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_3_3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_2_3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_3}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_2_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[2]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[2])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_1_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[1]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[1])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_0_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y20" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_0_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[0]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[0])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[7]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[7])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X33Y21" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_3__29953),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__29958, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_7_3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_6_3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_3}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_6_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[6]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[6])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_5_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[5]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[5])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_4_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y21" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_4_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[4]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[4])
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X33Y22" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_cy_7__29958),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__DI_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[8]}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__O_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_9_2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_3}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_xor_9__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_9__rt_1599, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[8]})
  );
  X_FF #(
    .LOC ( "SLICE_X33Y22" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_9_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[9]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y22" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_9__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[9]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_9__rt_1599)
  );
  X_FF #(
    .LOC ( "SLICE_X33Y22" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Result_8_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y22" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut_8_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[8]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Maccum_data_count_pkt_up_lut[8])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_3__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_2__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_1__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_0__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y78" ),
    .INIT ( 64'h0FF00FF00FF00FF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut_3_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[3])
  );
  X_ZERO #(
    .LOC ( "SLICE_X89Y78" ))
  ProtoComp595_CYINITGND (
    .O(ProtoComp595_CYINITGND_0)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X89Y78" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp595_CYINITGND_0),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__29961, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y78" ),
    .INIT ( 64'h55555555AAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut_2_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y78" ),
    .INIT ( 64'h3C3C3C3C3C3C3C3C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut_1_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y78" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut_0_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[0])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_7__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_6__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_5__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_4__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y79" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_7__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[7]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_7__rt_1644)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X89Y79" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__95_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp596_D5LUT_O5)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X89Y79" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_3__29961),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__29962, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp596_D5LUT_O5, ProtoComp596_C5LUT_O5, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_7__rt_1644, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_6__rt_1637, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y79" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_6__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[6]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_6__rt_1637)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X89Y79" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__96_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp596_C5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y79" ),
    .INIT ( 64'h3C3C3C3C3C3C3C3C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut_5_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y79" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut_4_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_lut[4])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_10__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_9__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_8__0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y80" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_11__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_11__rt_1662)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X89Y80" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_cy_7__29962),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0000_xor_11__DI_3__UNCONNECTED, 
ProtoComp597_C5LUT_O5, ProtoComp597_B5LUT_O5, ProtoComp597_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_11__rt_1662, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_10__rt_1657, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_9__rt_1655, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_8__rt_1653})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y80" ),
    .INIT ( 64'hCCCCCCCCCCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_10__rt (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[10]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_10__rt_1657)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X89Y80" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__92_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp597_C5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y80" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_9__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[9]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_9__rt_1655)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X89Y80" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__93_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp597_B5LUT_O5)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y80" ),
    .INIT ( 64'hF0F0F0F0F0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_8__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[8]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_8__rt_1653)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X89Y80" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__94_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp597_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[3]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__rt_1687)
  );
  X_ZERO #(
    .LOC ( "SLICE_X88Y50" ))
  ProtoComp598_CYINITGND (
    .O(ProtoComp598_CYINITGND_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X88Y50" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3_ (
    .CI(GND),
    .CYINIT(ProtoComp598_CYINITGND_0),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3__DI_3__UNCONNECTED, ProtoComp598_C5LUT_O5, 
ProtoComp598_B5LUT_O5, ProtoComp598_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_1
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3__rt_1687, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2__rt_1680, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1__rt_1677, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[2]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2__rt_1680)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__38_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp598_C5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[1]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1__rt_1677)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__39_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp598_B5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[0]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X88Y50" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_9_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp598_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 64'hCCCCCCCC33333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_3_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[3])
  );
  X_ONE #(
    .LOC ( "SLICE_X104Y86" ))
  ProtoComp563_CYINITVCC_1 (
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_3__ProtoComp563_CYINITVCC_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X104Y86" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_3__ProtoComp563_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__29965, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_2_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_1_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y86" ),
    .INIT ( 64'hAAAA5555AAAA5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_0_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 64'hFF00FF0000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_7_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X104Y87" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_3__29965),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__29966, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__CO_0__UNCONNECTED}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[4]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 64'hAAAA5555AAAA5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_6_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 64'hF00FF00FF00FF00F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_5_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y87" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_4_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 64'hCCCCCCCC33333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_11_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X104Y88" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_cy_7__29966),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]
, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 64'hCCCC3333CCCC3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_10_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 64'hFF0000FFFF0000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_9_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_sub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y88" ),
    .INIT ( 64'h9999999999999999 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut_8_ (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Msub_tx_cd_credits_consumed_diff_sub0000_lut[8])
  );
  X_FF #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 64'h3FFF00003FFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_3_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[3])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__63_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp599_D5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X35Y20" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3_ (
    .CI(GND),
    .CYINIT(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_mark_addr_inv),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__29967, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__CO_0__UNCONNECTED}),
    .DI({ProtoComp599_D5LUT_O5, ProtoComp599_C5LUT_O5, ProtoComp599_B5LUT_O5, ProtoComp599_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 64'h3FFF00003FFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_2_ (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[2])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__62_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp599_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 64'h3F00FF003F00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_1_ (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__61_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp599_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 64'hFFC0FF00FFC0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_0_ (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y20" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__60_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp599_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int7),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 64'h3F00FF003F00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_7_ (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[7])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__67_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp600_D5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X35Y21" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_3__29967),
    .CYINIT(GND),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__29968, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__CO_0__UNCONNECTED}),
    .DI({ProtoComp600_D5LUT_O5, ProtoComp600_C5LUT_O5, ProtoComp600_B5LUT_O5, ProtoComp600_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int7, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int4}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 64'h3F00FF003F00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_6_ (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[6])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__66_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp600_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 64'h3F00FF003F00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_5_ (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[5])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__65_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp600_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int4),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 64'h3F00FF003F00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_4_ (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X35Y21" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__64_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp600_A5LUT_O5)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X35Y22" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_cy_7__29968),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int8}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_xor_8__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[8]})
  );
  X_FF #(
    .LOC ( "SLICE_X35Y22" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int8),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y22" ),
    .INIT ( 64'h3F00FF003F00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut_8_ (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_packet_size_int[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mcount_packet_size_int_lut[8])
  );
  X_IPAD #(
    .LOC ( "IOB_X0Y44" ))
  sys_reset_n_PAD (
    .PAD(NlwRenamedSig_IO_sys_reset_n)
  );
  X_PU #(
    .LOC ( "IOB_X0Y44" ))
  sys_reset_n_PULLUP (
    .O(NlwRenamedSig_IO_sys_reset_n)
  );
  X_INV #(
    .LOC ( "IOB_X0Y44" ))
  sys_reset_n_IMUX (
    .I(sys_reset_n_INBUF_B),
    .O(ep_BU2_U0_pcie_ep0_GTPRESET)
  );
  X_BUF #(
    .LOC ( "IOB_X0Y44" ))
  sys_reset_n_ibuf (
    .I(NlwRenamedSig_IO_sys_reset_n),
    .O(sys_reset_n_INBUF_B)
  );
  X_OPAD #(
    .LOC ( "IOB_X0Y159" ))
  refclkout_PAD (
    .PAD(refclkout)
  );
  X_OBUF #(
    .LOC ( "IOB_X0Y159" ))
  refclkout_OBUF (
    .I(refclkout_OBUF_29973),
    .O(refclkout)
  );
  X_BUF #(
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLK_INT)
  );
  X_BUF #(
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLK_INT)
  );
  X_BUF #(
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLOINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLO_INT)
  );
  X_BUF #(
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXOINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXO_INT)
  );
  X_BUF #(
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXOINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXO_INT)
  );
  X_BUF #(
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXOINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXO_INT)
  );
  X_BUF #(
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXOINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXO_INT)
  );
  X_PCIE_INTERNAL_1_1 #(
    .RETRYRAMREADLATENCY ( 3 ),
    .RETRYRAMWRITELATENCY ( 1 ),
    .RETRYRAMWIDTH ( 0 ),
    .RETRYWRITEPIPE ( "FALSE" ),
    .RETRYREADADDRPIPE ( "FALSE" ),
    .RETRYREADDATAPIPE ( "FALSE" ),
    .XLINKSUPPORTED ( "FALSE" ),
    .INFINITECOMPLETIONS ( "TRUE" ),
    .TLRAMREADLATENCY ( 3 ),
    .TLRAMWRITELATENCY ( 1 ),
    .TLRAMWIDTH ( 0 ),
    .RAMSHARETXRX ( "FALSE" ),
    .L0SEXITLATENCY ( 7 ),
    .L0SEXITLATENCYCOMCLK ( 7 ),
    .L1EXITLATENCY ( 7 ),
    .L1EXITLATENCYCOMCLK ( 7 ),
    .DUALCORESLAVE ( "FALSE" ),
    .DUALCOREENABLE ( "FALSE" ),
    .DUALROLECFGCNTRLROOTEPN ( 0 ),
    .RXREADADDRPIPE ( "FALSE" ),
    .RXREADDATAPIPE ( "FALSE" ),
    .TXWRITEPIPE ( "FALSE" ),
    .TXREADADDRPIPE ( "FALSE" ),
    .TXREADDATAPIPE ( "FALSE" ),
    .RXWRITEPIPE ( "FALSE" ),
    .LLKBYPASS ( "FALSE" ),
    .PCIEREVISION ( 1 ),
    .SELECTDLLIF ( "FALSE" ),
    .SELECTASMODE ( "FALSE" ),
    .ISSWITCH ( "FALSE" ),
    .UPSTREAMFACING ( "TRUE" ),
    .SLOTIMPLEMENTED ( "FALSE" ),
    .BAR0EXIST ( "TRUE" ),
    .BAR1EXIST ( "FALSE" ),
    .BAR2EXIST ( "FALSE" ),
    .BAR3EXIST ( "FALSE" ),
    .BAR4EXIST ( "FALSE" ),
    .BAR5EXIST ( "FALSE" ),
    .BAR0ADDRWIDTH ( 0 ),
    .BAR1ADDRWIDTH ( 0 ),
    .BAR2ADDRWIDTH ( 0 ),
    .BAR3ADDRWIDTH ( 0 ),
    .BAR4ADDRWIDTH ( 0 ),
    .BAR0PREFETCHABLE ( "FALSE" ),
    .BAR1PREFETCHABLE ( "FALSE" ),
    .BAR2PREFETCHABLE ( "FALSE" ),
    .BAR3PREFETCHABLE ( "FALSE" ),
    .BAR4PREFETCHABLE ( "FALSE" ),
    .BAR5PREFETCHABLE ( "FALSE" ),
    .BAR0IOMEMN ( 0 ),
    .BAR1IOMEMN ( 0 ),
    .BAR2IOMEMN ( 0 ),
    .BAR3IOMEMN ( 0 ),
    .BAR4IOMEMN ( 0 ),
    .BAR5IOMEMN ( 0 ),
    .XPMAXPAYLOAD ( 2 ),
    .XPRCBCONTROL ( 0 ),
    .LOWPRIORITYVCCOUNT ( 0 ),
    .PMCAPABILITYDSI ( "FALSE" ),
    .PMCAPABILITYD1SUPPORT ( "FALSE" ),
    .PMCAPABILITYD2SUPPORT ( "FALSE" ),
    .PMDATASCALE0 ( 0 ),
    .PMDATASCALE1 ( 0 ),
    .PMDATASCALE2 ( 0 ),
    .PMDATASCALE3 ( 0 ),
    .PMDATASCALE4 ( 0 ),
    .PMDATASCALE5 ( 0 ),
    .PMDATASCALE6 ( 0 ),
    .PMDATASCALE7 ( 0 ),
    .PMDATASCALE8 ( 0 ),
    .PCIECAPABILITYSLOTIMPL ( "FALSE" ),
    .LINKSTATUSSLOTCLOCKCONFIG ( "TRUE" ),
    .SLOTCAPABILITYATTBUTTONPRESENT ( "FALSE" ),
    .SLOTCAPABILITYPOWERCONTROLLERPRESENT ( "FALSE" ),
    .SLOTCAPABILITYMSLSENSORPRESENT ( "FALSE" ),
    .SLOTCAPABILITYATTINDICATORPRESENT ( "FALSE" ),
    .SLOTCAPABILITYPOWERINDICATORPRESENT ( "FALSE" ),
    .SLOTCAPABILITYHOTPLUGSURPRISE ( "FALSE" ),
    .SLOTCAPABILITYHOTPLUGCAPABLE ( "FALSE" ),
    .AERCAPABILITYECRCGENCAPABLE ( "FALSE" ),
    .AERCAPABILITYECRCCHECKCAPABLE ( "FALSE" ),
    .PBCAPABILITYSYSTEMALLOCATED ( "FALSE" ),
    .RESETMODE ( "TRUE" ),
    .CLKDIVIDED ( "TRUE" ),
    .VC0TXFIFOBASEP ( 13'h0000 ),
    .VC0TXFIFOBASENP ( 13'h0100 ),
    .VC0TXFIFOBASEC ( 13'h0118 ),
    .VC0TXFIFOLIMITP ( 13'h00FF ),
    .VC0TXFIFOLIMITNP ( 13'h0117 ),
    .VC0TXFIFOLIMITC ( 13'h0217 ),
    .VC0TOTALCREDITSPH ( 7'h08 ),
    .VC0TOTALCREDITSNPH ( 7'h08 ),
    .VC0TOTALCREDITSCH ( 7'h00 ),
    .VC0TOTALCREDITSPD ( 11'h080 ),
    .VC0TOTALCREDITSCD ( 11'h000 ),
    .VC0RXFIFOBASEP ( 13'h0000 ),
    .VC0RXFIFOBASENP ( 13'h0118 ),
    .VC0RXFIFOBASEC ( 13'h0130 ),
    .VC0RXFIFOLIMITP ( 13'h0117 ),
    .VC0RXFIFOLIMITNP ( 13'h012F ),
    .VC0RXFIFOLIMITC ( 13'h03FF ),
    .VC1TXFIFOBASEP ( 13'h0218 ),
    .VC1TXFIFOBASENP ( 13'h0218 ),
    .VC1TXFIFOBASEC ( 13'h0218 ),
    .VC1TXFIFOLIMITP ( 13'h0217 ),
    .VC1TXFIFOLIMITNP ( 13'h0217 ),
    .VC1TXFIFOLIMITC ( 13'h0217 ),
    .VC1TOTALCREDITSPH ( 7'h00 ),
    .VC1TOTALCREDITSNPH ( 7'h00 ),
    .VC1TOTALCREDITSCH ( 7'h00 ),
    .VC1TOTALCREDITSPD ( 11'h000 ),
    .VC1TOTALCREDITSCD ( 11'h000 ),
    .VC1RXFIFOBASEP ( 13'h0400 ),
    .VC1RXFIFOBASENP ( 13'h0400 ),
    .VC1RXFIFOBASEC ( 13'h0400 ),
    .VC1RXFIFOLIMITP ( 13'h03FF ),
    .VC1RXFIFOLIMITNP ( 13'h03FF ),
    .VC1RXFIFOLIMITC ( 13'h03FF ),
    .ACTIVELANESIN ( 8'h01 ),
    .TXTSNFTS ( 255 ),
    .TXTSNFTSCOMCLK ( 255 ),
    .RETRYRAMSIZE ( 12'h009 ),
    .EXTCFGCAPPTR ( 8'h00 ),
    .EXTCFGXPCAPPTR ( 12'h000 ),
    .BAR0MASKWIDTH ( 6'h14 ),
    .BAR1MASKWIDTH ( 6'h20 ),
    .BAR2MASKWIDTH ( 6'h20 ),
    .BAR3MASKWIDTH ( 6'h20 ),
    .BAR4MASKWIDTH ( 6'h20 ),
    .BAR5MASKWIDTH ( 6'h20 ),
    .CONFIGROUTING ( 3'h1 ),
    .XPDEVICEPORTTYPE ( 4'h0 ),
    .HEADERTYPE ( 8'h00 ),
    .VENDORID ( 16'h10EE ),
    .DEVICEID ( 16'h5050 ),
    .REVISIONID ( 8'h00 ),
    .CLASSCODE ( 24'h050000 ),
    .CARDBUSCISPOINTER ( 32'h00000000 ),
    .SUBSYSTEMVENDORID ( 16'h10EE ),
    .SUBSYSTEMID ( 16'h5050 ),
    .CAPABILITIESPOINTER ( 8'h40 ),
    .INTERRUPTPIN ( 8'h01 ),
    .PMCAPABILITYNEXTPTR ( 8'h48 ),
    .PMCAPABILITYAUXCURRENT ( 3'h0 ),
    .PMCAPABILITYPMESUPPORT ( 5'h01 ),
    .PMSTATUSCONTROLDATASCALE ( 2'h0 ),
    .PMDATA0 ( 8'h00 ),
    .PMDATA1 ( 8'h00 ),
    .PMDATA2 ( 8'h00 ),
    .PMDATA3 ( 8'h00 ),
    .PMDATA4 ( 8'h00 ),
    .PMDATA5 ( 8'h00 ),
    .PMDATA6 ( 8'h00 ),
    .PMDATA7 ( 8'h00 ),
    .PMDATA8 ( 8'h00 ),
    .MSICAPABILITYNEXTPTR ( 8'h60 ),
    .MSICAPABILITYMULTIMSGCAP ( 3'h0 ),
    .PCIECAPABILITYNEXTPTR ( 8'h00 ),
    .PCIECAPABILITYINTMSGNUM ( 5'h00 ),
    .DEVICECAPABILITYENDPOINTL0SLATENCY ( 3'h7 ),
    .DEVICECAPABILITYENDPOINTL1LATENCY ( 3'h7 ),
    .LINKCAPABILITYMAXLINKWIDTH ( 6'h01 ),
    .LINKCAPABILITYASPMSUPPORT ( 2'h1 ),
    .SLOTCAPABILITYSLOTPOWERLIMITVALUE ( 8'h00 ),
    .SLOTCAPABILITYSLOTPOWERLIMITSCALE ( 2'h0 ),
    .SLOTCAPABILITYPHYSICALSLOTNUM ( 13'h0000 ),
    .AERCAPABILITYNEXTPTR ( 12'h144 ),
    .VCCAPABILITYNEXTPTR ( 12'h000 ),
    .PORTVCCAPABILITYEXTENDEDVCCOUNT ( 3'h0 ),
    .PORTVCCAPABILITYVCARBCAP ( 8'h00 ),
    .PORTVCCAPABILITYVCARBTABLEOFFSET ( 8'h00 ),
    .DSNCAPABILITYNEXTPTR ( 12'h000 ),
    .DEVICESERIALNUMBER ( 64'h0000000000000000 ),
    .PBCAPABILITYNEXTPTR ( 12'h100 ),
    .PBCAPABILITYDW0BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW0DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW0PMSUBSTATE ( 3'h0 ),
    .PBCAPABILITYDW0PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW0TYPE ( 3'h0 ),
    .PBCAPABILITYDW0POWERRAIL ( 3'h0 ),
    .PBCAPABILITYDW1BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW1DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW1PMSUBSTATE ( 3'h0 ),
    .PBCAPABILITYDW1PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW1TYPE ( 3'h0 ),
    .PBCAPABILITYDW1POWERRAIL ( 3'h0 ),
    .PBCAPABILITYDW2BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW2DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW2PMSUBSTATE ( 3'h0 ),
    .PBCAPABILITYDW2PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW2TYPE ( 3'h0 ),
    .PBCAPABILITYDW2POWERRAIL ( 3'h0 ),
    .PBCAPABILITYDW3BASEPOWER ( 8'h00 ),
    .PBCAPABILITYDW3DATASCALE ( 2'h0 ),
    .PBCAPABILITYDW3PMSUBSTATE ( 3'h0 ),
    .PBCAPABILITYDW3PMSTATE ( 2'h0 ),
    .PBCAPABILITYDW3TYPE ( 3'h0 ),
    .PBCAPABILITYDW3POWERRAIL ( 3'h0 ),
    .AERBASEPTR ( 12'h10C ),
    .DSNBASEPTR ( 12'h100 ),
    .MSIBASEPTR ( 12'h048 ),
    .PBBASEPTR ( 12'h144 ),
    .PMBASEPTR ( 12'h040 ),
    .VCBASEPTR ( 12'h154 ),
    .XPBASEPTR ( 8'h60 ),
    .LOC ( "PCIE_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep (
    .PIPERXELECIDLEL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle[0]),
    .PIPEPHYSTATUSL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_phy_status[0]),
    .PIPERXDATAKL0(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out[0]),
    .PIPERXVALIDL0(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out[0]),
    .PIPERXCHANISALIGNEDL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rxchanisaligned[0]),
    .PIPERXELECIDLEL1(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL1(GLOBAL_LOGIC0),
    .PIPERXDATAKL1(GLOBAL_LOGIC0),
    .PIPERXVALIDL1(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL1(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL2(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL2(GLOBAL_LOGIC0),
    .PIPERXDATAKL2(GLOBAL_LOGIC0),
    .PIPERXVALIDL2(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL2(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL3(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL3(GLOBAL_LOGIC0),
    .PIPERXDATAKL3(GLOBAL_LOGIC0),
    .PIPERXVALIDL3(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL3(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL4(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL4(GLOBAL_LOGIC0),
    .PIPERXDATAKL4(GLOBAL_LOGIC0),
    .PIPERXVALIDL4(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL4(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL5(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL5(GLOBAL_LOGIC0),
    .PIPERXDATAKL5(GLOBAL_LOGIC0),
    .PIPERXVALIDL5(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL5(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL6(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL6(GLOBAL_LOGIC0),
    .PIPERXDATAKL6(GLOBAL_LOGIC0),
    .PIPERXVALIDL6(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL6(GLOBAL_LOGIC0),
    .PIPERXELECIDLEL7(GLOBAL_LOGIC1),
    .PIPEPHYSTATUSL7(GLOBAL_LOGIC0),
    .PIPERXDATAKL7(GLOBAL_LOGIC0),
    .PIPERXVALIDL7(GLOBAL_LOGIC0),
    .PIPERXCHANISALIGNEDL7(GLOBAL_LOGIC0),
    .CRMCORECLKRXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKRXO_INT),
    .CRMUSERCLKRXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKRXO_INT),
    .CRMCORECLKTXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKTXO_INT),
    .CRMUSERCLKTXO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLKTXO_INT),
    .CRMCORECLKDLO(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLKDLO_INT),
    .CRMCORECLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMCORECLK_INT),
    .CRMUSERCLK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMUSERCLK_INT),
    .CRMURSTN(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n),
    .CRMNVRSTN(GLOBAL_LOGIC1),
    .CRMMGMTRSTN(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n),
    .CRMUSERCFGRSTN(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_user_cfg_rst_n),
    .CRMMACRSTN(GLOBAL_LOGIC1),
    .CRMLINKRSTN(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n),
    .CRMTXHOTRESETN(GLOBAL_LOGIC1),
    .CRMCFGBRIDGEHOTRESET(GLOBAL_LOGIC0),
    .LLKTXSRCRDYN(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .LLKTXSRCDSCN(ep_BU2_U0_pcie_ep0_llk_tx_src_dsc_n),
    .LLKTXCOMPLETEN(GLOBAL_LOGIC1),
    .LLKTXSOFN(ep_BU2_U0_pcie_ep0_llk_tx_sof_n),
    .LLKTXEOFN(ep_BU2_U0_pcie_ep0_llk_tx_eof_n),
    .LLKTXSOPN(GLOBAL_LOGIC1),
    .LLKTXEOPN(GLOBAL_LOGIC1),
    .LLKTXCREATEECRCN(GLOBAL_LOGIC1),
    .LLKTX4DWHEADERN(GLOBAL_LOGIC1),
    .LLKRXDSTREQN(ep_BU2_U0_pcie_ep0_llk_rx_dst_req_n),
    .LLKRXDSTCONTREQN(ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n),
    .MGMTWREN(ep_BU2_U0_pcie_ep0_mgmt_wren),
    .MGMTRDEN(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .MAINPOWER(GLOBAL_LOGIC1),
    .AUXPOWER(GLOBAL_LOGIC0),
    .L0TLLINKRETRAIN(GLOBAL_LOGIC0),
    .CROSSLINKSEED(GLOBAL_LOGIC1),
    .COMPLIANCEAVOID(GLOBAL_LOGIC0),
    .L0VC0PREVIEWEXPAND(GLOBAL_LOGIC0),
    .L0CFGLOOPBACKMASTER(GLOBAL_LOGIC0),
    .L0DLLHOLDLINKUP(GLOBAL_LOGIC0),
    .L0CFGASSPANTREEOWNEDSTATE(GLOBAL_LOGIC0),
    .L0ASE(GLOBAL_LOGIC0),
    .L0CFGDISABLESCRAMBLE(GLOBAL_LOGIC0),
    .L0CFGEXTENDEDSYNC(GLOBAL_LOGIC0),
    .L0CFGLINKDISABLE(GLOBAL_LOGIC0),
    .L0SENDUNLOCKMESSAGE(GLOBAL_LOGIC0),
    .L0ALLDOWNRXPORTSINL0S(GLOBAL_LOGIC0),
    .L0UPSTREAMRXPORTINL0S(GLOBAL_LOGIC0),
    .L0TRANSACTIONSPENDING(GLOBAL_LOGIC0),
    .L0ALLDOWNPORTSINL1(GLOBAL_LOGIC0),
    .L0FWDCORRERRIN(GLOBAL_LOGIC0),
    .L0FWDFATALERRIN(GLOBAL_LOGIC0),
    .L0FWDNONFATALERRIN(GLOBAL_LOGIC0),
    .L0SETCOMPLETERABORTERROR(GLOBAL_LOGIC0),
    .L0SETDETECTEDCORRERROR(GLOBAL_LOGIC0),
    .L0SETDETECTEDFATALERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error),
    .L0SETDETECTEDNONFATALERROR(GLOBAL_LOGIC0),
    .L0SETLINKDETECTEDPARITYERROR(GLOBAL_LOGIC0),
    .L0SETLINKMASTERDATAPARITY(GLOBAL_LOGIC0),
    .L0SETLINKRECEIVEDMASTERABORT(GLOBAL_LOGIC0),
    .L0SETLINKRECEIVEDTARGETABORT(GLOBAL_LOGIC0),
    .L0SETLINKSYSTEMERROR(GLOBAL_LOGIC0),
    .L0SETLINKSIGNALLEDTARGETABORT(GLOBAL_LOGIC0),
    .L0SETUSERDETECTEDPARITYERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error),
    .L0SETUSERMASTERDATAPARITY(ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity),
    .L0SETUSERRECEIVEDMASTERABORT(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort),
    .L0SETUSERRECEIVEDTARGETABORT(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort),
    .L0SETUSERSYSTEMERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_user_system_error),
    .L0SETUSERSIGNALLEDTARGETABORT(GLOBAL_LOGIC0),
    .L0SETCOMPLETIONTIMEOUTUNCORRERROR(GLOBAL_LOGIC0),
    .L0SETCOMPLETIONTIMEOUTCORRERROR(GLOBAL_LOGIC0),
    .L0SETUNEXPECTEDCOMPLETIONUNCORRERROR(GLOBAL_LOGIC0),
    .L0SETUNEXPECTEDCOMPLETIONCORRERROR(GLOBAL_LOGIC0),
    .L0SETUNSUPPORTEDREQUESTNONPOSTEDERROR(GLOBAL_LOGIC0),
    .L0SETUNSUPPORTEDREQUESTOTHERERROR(ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error),
    .L0LEGACYINTFUNCT0(GLOBAL_LOGIC0),
    .L0FWDASSERTINTALEGACYINT(GLOBAL_LOGIC0),
    .L0FWDASSERTINTBLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDASSERTINTCLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDASSERTINTDLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTALEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTBLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTCLEGACYINT(GLOBAL_LOGIC0),
    .L0FWDDEASSERTINTDLEGACYINT(GLOBAL_LOGIC0),
    .L0ELECTROMECHANICALINTERLOCKENGAGED(GLOBAL_LOGIC0),
    .L0MRLSENSORCLOSEDN(GLOBAL_LOGIC0),
    .L0POWERFAULTDETECTED(GLOBAL_LOGIC0),
    .L0PRESENCEDETECTSLOTEMPTYN(GLOBAL_LOGIC0),
    .L0ATTENTIONBUTTONPRESSED(GLOBAL_LOGIC0),
    .L0TXBEACON(GLOBAL_LOGIC0),
    .L0WAKEN(GLOBAL_LOGIC1),
    .L0PMEREQIN(GLOBAL_LOGIC0),
    .L0ROOTTURNOFFREQ(GLOBAL_LOGIC0),
    .L0TXCFGPM(GLOBAL_LOGIC0),
    .L0PWRNEWSTATEREQ(GLOBAL_LOGIC0),
    .L0CFGL0SENTRYSUP(GLOBAL_LOGIC0),
    .L0CFGL0SENTRYENABLE(GLOBAL_LOGIC0),
    .L0TXTLTLPEDB(GLOBAL_LOGIC0),
    .L0TXTLTLPREQ(GLOBAL_LOGIC0),
    .L0TXTLTLPREQEND(GLOBAL_LOGIC0),
    .L0TXTLTLPWIDTH(GLOBAL_LOGIC0),
    .L0TLASFCCREDSTARVATION(GLOBAL_LOGIC0),
    .L0TXTLSBFCUPDATE(GLOBAL_LOGIC0),
    .PIPETXDATAKL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0),
    .PIPETXELECIDLEL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0),
    .PIPETXDETECTRXLOOPBACKL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0),
    .PIPETXCOMPLIANCEL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0),
    .PIPERXPOLARITYL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0),
    .PIPEDESKEWLANESL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL0),
    .PIPERESETL0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0),
    .PIPETXDATAKL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL1),
    .PIPETXELECIDLEL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL1),
    .PIPETXDETECTRXLOOPBACKL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL1),
    .PIPETXCOMPLIANCEL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL1),
    .PIPERXPOLARITYL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL1),
    .PIPEDESKEWLANESL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL1),
    .PIPERESETL1(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL1),
    .PIPETXDATAKL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL2),
    .PIPETXELECIDLEL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL2),
    .PIPETXDETECTRXLOOPBACKL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL2),
    .PIPETXCOMPLIANCEL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL2),
    .PIPERXPOLARITYL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL2),
    .PIPEDESKEWLANESL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL2),
    .PIPERESETL2(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL2),
    .PIPETXDATAKL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL3),
    .PIPETXELECIDLEL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL3),
    .PIPETXDETECTRXLOOPBACKL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL3),
    .PIPETXCOMPLIANCEL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL3),
    .PIPERXPOLARITYL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL3),
    .PIPEDESKEWLANESL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL3),
    .PIPERESETL3(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL3),
    .PIPETXDATAKL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL4),
    .PIPETXELECIDLEL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL4),
    .PIPETXDETECTRXLOOPBACKL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL4),
    .PIPETXCOMPLIANCEL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL4),
    .PIPERXPOLARITYL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL4),
    .PIPEDESKEWLANESL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL4),
    .PIPERESETL4(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL4),
    .PIPETXDATAKL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL5),
    .PIPETXELECIDLEL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL5),
    .PIPETXDETECTRXLOOPBACKL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL5),
    .PIPETXCOMPLIANCEL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL5),
    .PIPERXPOLARITYL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL5),
    .PIPEDESKEWLANESL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL5),
    .PIPERESETL5(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL5),
    .PIPETXDATAKL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL6),
    .PIPETXELECIDLEL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL6),
    .PIPETXDETECTRXLOOPBACKL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL6),
    .PIPETXCOMPLIANCEL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL6),
    .PIPERXPOLARITYL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL6),
    .PIPEDESKEWLANESL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL6),
    .PIPERESETL6(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL6),
    .PIPETXDATAKL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL7),
    .PIPETXELECIDLEL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL7),
    .PIPETXDETECTRXLOOPBACKL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL7),
    .PIPETXCOMPLIANCEL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL7),
    .PIPERXPOLARITYL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL7),
    .PIPEDESKEWLANESL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL7),
    .PIPERESETL7(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL7),
    .MIMRXBWEN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .MIMRXBREN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .MIMTXBWEN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .MIMTXBREN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .MIMDLLBWEN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen),
    .MIMDLLBREN(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren),
    .CRMRXHOTRESETN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMRXHOTRESETN),
    .CRMDOHOTRESETN(ep_BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n),
    .CRMPWRSOFTRESETN(ep_BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n),
    .LLKTXDSTRDYN(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .LLKTXCONFIGREADYN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCONFIGREADYN),
    .LLKRXSRCRDYN(ep_BU2_U0_pcie_ep0_llk_rx_src_rdy_n),
    .LLKRXSRCLASTREQN(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .LLKRXSRCDSCN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSRCDSCN),
    .LLKRXSOFN(ep_BU2_U0_pcie_ep0_llk_rx_sof_n),
    .LLKRXEOFN(ep_BU2_U0_pcie_ep0_llk_rx_eof_n),
    .LLKRXSOPN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSOPN),
    .LLKRXEOPN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXEOPN),
    .LLKRXCHCONFIGAVAILABLEN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGAVAILABLEN),
    .LLKRXCHCONFIGPARTIALN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGPARTIALN),
    .LLKRX4DWHEADERN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRX4DWHEADERN),
    .LLKRXECRCBADN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXECRCBADN),
    .L0RXDLLTLPECRCOK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPECRCOK),
    .DLLTXPMDLLPOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_DLLTXPMDLLPOUTSTANDING),
    .L0FIRSTCFGWRITEOCCURRED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FIRSTCFGWRITEOCCURRED),
    .L0CFGLOOPBACKACK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CFGLOOPBACKACK),
    .L0MACUPSTREAMDOWNSTREAM(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACUPSTREAMDOWNSTREAM),
    .L0MACLINKUP(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKUP),
    .L0MACLINKTRAINING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKTRAINING),
    .L0DLLASTXSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASTXSTATE),
    .L0ASAUTONOMOUSINITCOMPLETED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ASAUTONOMOUSINITCOMPLETED),
    .L0UNLOCKRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UNLOCKRECEIVED),
    .L0CORRERRMSGRCVD(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CORRERRMSGRCVD),
    .L0FATALERRMSGRCVD(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FATALERRMSGRCVD),
    .L0NONFATALERRMSGRCVD(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0NONFATALERRMSGRCVD),
    .L0FWDCORRERROUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDCORRERROUT),
    .L0FWDFATALERROUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDFATALERROUT),
    .L0FWDNONFATALERROUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDNONFATALERROUT),
    .L0RECEIVEDASSERTINTALEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTALEGACYINT),
    .L0RECEIVEDASSERTINTBLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT),
    .L0RECEIVEDASSERTINTCLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT),
    .L0RECEIVEDASSERTINTDLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT),
    .L0RECEIVEDDEASSERTINTALEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT),
    .L0RECEIVEDDEASSERTINTBLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT),
    .L0RECEIVEDDEASSERTINTCLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT),
    .L0RECEIVEDDEASSERTINTDLEGACYINT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT),
    .L0MSIENABLE0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MSIENABLE0),
    .L0STATSDLLPRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPRECEIVED),
    .L0STATSDLLPTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPTRANSMITTED),
    .L0STATSOSRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSRECEIVED),
    .L0STATSOSTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSTRANSMITTED),
    .L0STATSTLPRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPRECEIVED),
    .L0STATSTLPTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPTRANSMITTED),
    .L0STATSCFGRECEIVED(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_received),
    .L0STATSCFGTRANSMITTED(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .L0STATSCFGOTHERRECEIVED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERRECEIVED),
    .L0STATSCFGOTHERTRANSMITTED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERTRANSMITTED),
    .IOSPACEENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_IOSPACEENABLE),
    .MEMSPACEENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MEMSPACEENABLE),
    .L0POWERCONTROLLERCONTROL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERCONTROLLERCONTROL),
    .L0TOGGLEELECTROMECHANICALINTERLOCK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK),
    .L0RXBEACON(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXBEACON),
    .L0PMEACK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEACK),
    .L0PMEREQOUT(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEREQOUT),
    .L0PMEEN(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEEN),
    .L0PWRINHIBITTRANSFERS(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRINHIBITTRANSFERS),
    .L0PWRL1STATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL1STATE),
    .L0PWRL23READYDEVICE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYDEVICE),
    .L0PWRL23READYSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYSTATE),
    .L0PWRTXL0SSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTXL0SSTATE),
    .L0PWRTURNOFFREQ(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTURNOFFREQ),
    .L0RXDLLPM(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPM),
    .L0TXDLLPMUPDATED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLPMUPDATED),
    .L0MACNEWSTATEACK(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEWSTATEACK),
    .L0MACRXL0SSTATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACRXL0SSTATE),
    .L0MACENTEREDL0(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACENTEREDL0),
    .L0DLLRXACKOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLRXACKOUTSTANDING),
    .L0DLLTXOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXOUTSTANDING),
    .L0DLLTXNONFCOUTSTANDING(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXNONFCOUTSTANDING),
    .L0TXDLLSBFCUPDATED(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLSBFCUPDATED),
    .L0RXDLLSBFCUPDATE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCUPDATE),
    .BUSMASTERENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_BUSMASTERENABLE),
    .PARITYERRORRESPONSE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PARITYERRORRESPONSE),
    .SERRENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_SERRENABLE),
    .INTERRUPTDISABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_INTERRUPTDISABLE),
    .URREPORTINGENABLE(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_URREPORTINGENABLE),
    .PIPERXSTATUSL0({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_status[2], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_status[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_status[0]}),
    .PIPERXDATAL0({ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[7], ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[5], ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[3], ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[1], ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[0]}),
    .PIPERXSTATUSL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL2({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL2({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL3({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL3({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL4({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL4({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL5({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL5({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL6({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL6({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXSTATUSL7({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .PIPERXDATAL7({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .MIMRXBRDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[0]}),
    .MIMTXBRDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[0]}),
    .MIMDLLBRDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[0]}),
    .LLKTXDATA({ep_BU2_U0_pcie_ep0_llk_tx_data[63], ep_BU2_U0_pcie_ep0_llk_tx_data[62], ep_BU2_U0_pcie_ep0_llk_tx_data[61], 
ep_BU2_U0_pcie_ep0_llk_tx_data[60], ep_BU2_U0_pcie_ep0_llk_tx_data[59], ep_BU2_U0_pcie_ep0_llk_tx_data[58], ep_BU2_U0_pcie_ep0_llk_tx_data[57], 
ep_BU2_U0_pcie_ep0_llk_tx_data[56], ep_BU2_U0_pcie_ep0_llk_tx_data[55], ep_BU2_U0_pcie_ep0_llk_tx_data[54], ep_BU2_U0_pcie_ep0_llk_tx_data[53], 
ep_BU2_U0_pcie_ep0_llk_tx_data[52], ep_BU2_U0_pcie_ep0_llk_tx_data[51], ep_BU2_U0_pcie_ep0_llk_tx_data[50], ep_BU2_U0_pcie_ep0_llk_tx_data[49], 
ep_BU2_U0_pcie_ep0_llk_tx_data[48], ep_BU2_U0_pcie_ep0_llk_tx_data[47], ep_BU2_U0_pcie_ep0_llk_tx_data[46], ep_BU2_U0_pcie_ep0_llk_tx_data[45], 
ep_BU2_U0_pcie_ep0_llk_tx_data[44], ep_BU2_U0_pcie_ep0_llk_tx_data[43], ep_BU2_U0_pcie_ep0_llk_tx_data[42], ep_BU2_U0_pcie_ep0_llk_tx_data[41], 
ep_BU2_U0_pcie_ep0_llk_tx_data[40], ep_BU2_U0_pcie_ep0_llk_tx_data[39], ep_BU2_U0_pcie_ep0_llk_tx_data[38], ep_BU2_U0_pcie_ep0_llk_tx_data[37], 
ep_BU2_U0_pcie_ep0_llk_tx_data[36], ep_BU2_U0_pcie_ep0_llk_tx_data[35], ep_BU2_U0_pcie_ep0_llk_tx_data[34], ep_BU2_U0_pcie_ep0_llk_tx_data[33], 
ep_BU2_U0_pcie_ep0_llk_tx_data[32], ep_BU2_U0_pcie_ep0_llk_tx_data[31], ep_BU2_U0_pcie_ep0_llk_tx_data[30], ep_BU2_U0_pcie_ep0_llk_tx_data[29], 
ep_BU2_U0_pcie_ep0_llk_tx_data[28], ep_BU2_U0_pcie_ep0_llk_tx_data[27], ep_BU2_U0_pcie_ep0_llk_tx_data[26], ep_BU2_U0_pcie_ep0_llk_tx_data[25], 
ep_BU2_U0_pcie_ep0_llk_tx_data[24], ep_BU2_U0_pcie_ep0_llk_tx_data[23], ep_BU2_U0_pcie_ep0_llk_tx_data[22], ep_BU2_U0_pcie_ep0_llk_tx_data[21], 
ep_BU2_U0_pcie_ep0_llk_tx_data[20], ep_BU2_U0_pcie_ep0_llk_tx_data[19], ep_BU2_U0_pcie_ep0_llk_tx_data[18], ep_BU2_U0_pcie_ep0_llk_tx_data[17], 
ep_BU2_U0_pcie_ep0_llk_tx_data[16], ep_BU2_U0_pcie_ep0_llk_tx_data[15], ep_BU2_U0_pcie_ep0_llk_tx_data[14], ep_BU2_U0_pcie_ep0_llk_tx_data[13], 
ep_BU2_U0_pcie_ep0_llk_tx_data[12], ep_BU2_U0_pcie_ep0_llk_tx_data[11], ep_BU2_U0_pcie_ep0_llk_tx_data[10], ep_BU2_U0_pcie_ep0_llk_tx_data[9], 
ep_BU2_U0_pcie_ep0_llk_tx_data[8], ep_BU2_U0_pcie_ep0_llk_tx_data[7], ep_BU2_U0_pcie_ep0_llk_tx_data[6], ep_BU2_U0_pcie_ep0_llk_tx_data[5], 
ep_BU2_U0_pcie_ep0_llk_tx_data[4], ep_BU2_U0_pcie_ep0_llk_tx_data[3], ep_BU2_U0_pcie_ep0_llk_tx_data[2], ep_BU2_U0_pcie_ep0_llk_tx_data[1], 
ep_BU2_U0_pcie_ep0_llk_tx_data[0]}),
    .LLKTXENABLEN({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_llk_tx_enable_n[0]}),
    .LLKTXCHTC({ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[2], ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[1], ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[0]}),
    .LLKTXCHFIFO({ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1], ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]}),
    .LLKRXCHTC({ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2], ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]}),
    .LLKRXCHFIFO({ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0]}),
    .MGMTWDATA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_mgmt_wdata_24_, GLOBAL_LOGIC0, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_21_, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_19_, 
ep_BU2_U0_pcie_ep0_mgmt_wdata_18_, ep_BU2_U0_pcie_ep0_mgmt_wdata_17_, ep_BU2_U0_pcie_ep0_mgmt_wdata_16_, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_11_, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_9_, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_mgmt_wdata_5_, ep_BU2_U0_pcie_ep0_mgmt_wdata_4_, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_wdata_2_, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_mgmt_wdata_0_}),
    .MGMTBWREN({ep_BU2_U0_pcie_ep0_mgmt_bwren[0], GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_mgmt_bwren[0], ep_BU2_U0_pcie_ep0_mgmt_bwren[0]}),
    .MGMTADDR({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_mgmt_addr[6], ep_BU2_U0_pcie_ep0_mgmt_addr[5], 
ep_BU2_U0_pcie_ep0_mgmt_addr[4], ep_BU2_U0_pcie_ep0_mgmt_addr[3], ep_BU2_U0_pcie_ep0_mgmt_addr[2], ep_BU2_U0_pcie_ep0_mgmt_addr[1], 
ep_BU2_U0_pcie_ep0_mgmt_addr[0]}),
    .MGMTSTATSCREDITSEL({ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[6], ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[5], 
ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[4], ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[3], ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[2], GLOBAL_LOGIC0, 
GLOBAL_LOGIC0}),
    .CFGNEGOTIATEDLINKWIDTH({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGVCID({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0REPLAYTIMERADJUSTMENT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0ACKNAKTIMERADJUSTMENT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGASSTATECHANGECMD({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0ASTURNPOOLBITSCONSUMED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0ASPORTCOUNT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGVCENABLE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGNEGOTIATEDMAXP({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0PORTNUMBER({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0PACKETHEADERFROMUSER({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0})
,
    .L0MSIREQUEST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXCFGPMTYPE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0PWRNEXTLINKSTATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0CFGL0SEXITLAT({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPDATA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPEND({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPENABLE({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLTLPLATENCY({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLSBFCDATA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0}),
    .L0TXTLFCNPOSTBYPCRED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCNPOSTBYPUPDATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCPOSTORDCRED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCPOSTORDUPDATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCCMPLMCCRED({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0TXTLFCCMPLMCUPDATE({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .L0RXTLTLPNONINITIALIZEDVC({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0
}),
    .PIPETXDATAL0({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[7], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[5], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[4], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[2], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[0]}),
    .PIPEPOWERDOWNL0({ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[1], ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[0]}),
    .PIPETXDATAL1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL17, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL10}),
    .PIPEPOWERDOWNL1({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL10}),
    .PIPETXDATAL2({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL27, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL25, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL23, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL21, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL20}),
    .PIPEPOWERDOWNL2({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL21, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL20}),
    .PIPETXDATAL3({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL37, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL36, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL35, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL34, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL33, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL32, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL31, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL30}),
    .PIPEPOWERDOWNL3({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL31, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL30}),
    .PIPETXDATAL4({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL47, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL46, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL45, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL44, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL43, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL42, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL41, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL40}),
    .PIPEPOWERDOWNL4({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL41, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL40}),
    .PIPETXDATAL5({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL57, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL56, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL55, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL54, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL53, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL52, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL51, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL50}),
    .PIPEPOWERDOWNL5({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL51, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL50}),
    .PIPETXDATAL6({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL67, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL66, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL65, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL64, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL63, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL62, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL61, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL60}),
    .PIPEPOWERDOWNL6({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL61, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL60}),
    .PIPETXDATAL7({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL77, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL76, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL75, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL74, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL73, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL72, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL71, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL70}),
    .PIPEPOWERDOWNL7({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL71, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL70}),
    .MIMRXBWDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[0]}),
    .MIMRXBWADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0]}),
    .MIMRXBRADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0]}),
    .MIMTXBWDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[0]}),
    .MIMTXBWADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0]}),
    .MIMTXBRADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD10, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0]}),
    .MIMDLLBWDATA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[0]}),
    .MIMDLLBWADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD9, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[0]}),
    .MIMDLLBRADD({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD9, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[0]}),
    .LLKTCSTATUS({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTCSTATUS1, ep_BU2_U0_pcie_ep0_llk_tc_status[0]}),
    .LLKTXCHANSPACE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHANSPACE8, 
ep_BU2_U0_pcie_ep0_llk_tx_chan_space[7], ep_BU2_U0_pcie_ep0_llk_tx_chan_space[6], ep_BU2_U0_pcie_ep0_llk_tx_chan_space[5], 
ep_BU2_U0_pcie_ep0_llk_tx_chan_space[4], ep_BU2_U0_pcie_ep0_llk_tx_chan_space[3], ep_BU2_U0_pcie_ep0_llk_tx_chan_space[2], 
ep_BU2_U0_pcie_ep0_llk_tx_chan_space[1], ep_BU2_U0_pcie_ep0_llk_tx_chan_space[0]}),
    .LLKTXCHPOSTEDREADYN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHPOSTEDREADYN0}),
    .LLKTXCHNONPOSTEDREADYN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN6
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHNONPOSTEDREADYN0}),
    .LLKTXCHCOMPLETIONREADYN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCHCOMPLETIONREADYN0}),
    .LLKRXDATA({ep_BU2_U0_pcie_ep0_llk_rx_data[63], ep_BU2_U0_pcie_ep0_llk_rx_data[62], ep_BU2_U0_pcie_ep0_llk_rx_data[61], 
ep_BU2_U0_pcie_ep0_llk_rx_data[60], ep_BU2_U0_pcie_ep0_llk_rx_data[59], ep_BU2_U0_pcie_ep0_llk_rx_data[58], ep_BU2_U0_pcie_ep0_llk_rx_data[57], 
ep_BU2_U0_pcie_ep0_llk_rx_data[56], ep_BU2_U0_pcie_ep0_llk_rx_data[55], ep_BU2_U0_pcie_ep0_llk_rx_data[54], ep_BU2_U0_pcie_ep0_llk_rx_data[53], 
ep_BU2_U0_pcie_ep0_llk_rx_data[52], ep_BU2_U0_pcie_ep0_llk_rx_data[51], ep_BU2_U0_pcie_ep0_llk_rx_data[50], ep_BU2_U0_pcie_ep0_llk_rx_data[49], 
ep_BU2_U0_pcie_ep0_llk_rx_data[48], ep_BU2_U0_pcie_ep0_llk_rx_data[47], ep_BU2_U0_pcie_ep0_llk_rx_data[46], ep_BU2_U0_pcie_ep0_llk_rx_data[45], 
ep_BU2_U0_pcie_ep0_llk_rx_data[44], ep_BU2_U0_pcie_ep0_llk_rx_data[43], ep_BU2_U0_pcie_ep0_llk_rx_data[42], ep_BU2_U0_pcie_ep0_llk_rx_data[41], 
ep_BU2_U0_pcie_ep0_llk_rx_data[40], ep_BU2_U0_pcie_ep0_llk_rx_data[39], ep_BU2_U0_pcie_ep0_llk_rx_data[38], ep_BU2_U0_pcie_ep0_llk_rx_data[37], 
ep_BU2_U0_pcie_ep0_llk_rx_data[36], ep_BU2_U0_pcie_ep0_llk_rx_data[35], ep_BU2_U0_pcie_ep0_llk_rx_data[34], ep_BU2_U0_pcie_ep0_llk_rx_data[33], 
ep_BU2_U0_pcie_ep0_llk_rx_data[32], ep_BU2_U0_pcie_ep0_llk_rx_data[31], ep_BU2_U0_pcie_ep0_llk_rx_data[30], ep_BU2_U0_pcie_ep0_llk_rx_data[29], 
ep_BU2_U0_pcie_ep0_llk_rx_data[28], ep_BU2_U0_pcie_ep0_llk_rx_data[27], ep_BU2_U0_pcie_ep0_llk_rx_data[26], ep_BU2_U0_pcie_ep0_llk_rx_data[25], 
ep_BU2_U0_pcie_ep0_llk_rx_data[24], ep_BU2_U0_pcie_ep0_llk_rx_data[23], ep_BU2_U0_pcie_ep0_llk_rx_data[22], ep_BU2_U0_pcie_ep0_llk_rx_data[21], 
ep_BU2_U0_pcie_ep0_llk_rx_data[20], ep_BU2_U0_pcie_ep0_llk_rx_data[19], ep_BU2_U0_pcie_ep0_llk_rx_data[18], ep_BU2_U0_pcie_ep0_llk_rx_data[17], 
ep_BU2_U0_pcie_ep0_llk_rx_data[16], ep_BU2_U0_pcie_ep0_llk_rx_data[15], ep_BU2_U0_pcie_ep0_llk_rx_data[14], ep_BU2_U0_pcie_ep0_llk_rx_data[13], 
ep_BU2_U0_pcie_ep0_llk_rx_data[12], ep_BU2_U0_pcie_ep0_llk_rx_data[11], ep_BU2_U0_pcie_ep0_llk_rx_data[10], ep_BU2_U0_pcie_ep0_llk_rx_data[9], 
ep_BU2_U0_pcie_ep0_llk_rx_data[8], ep_BU2_U0_pcie_ep0_llk_rx_data[7], ep_BU2_U0_pcie_ep0_llk_rx_data[6], ep_BU2_U0_pcie_ep0_llk_rx_data[5], 
ep_BU2_U0_pcie_ep0_llk_rx_data[4], ep_BU2_U0_pcie_ep0_llk_rx_data[3], ep_BU2_U0_pcie_ep0_llk_rx_data[2], ep_BU2_U0_pcie_ep0_llk_rx_data[1], 
ep_BU2_U0_pcie_ep0_llk_rx_data[0]}),
    .LLKRXVALIDN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXVALIDN1, ep_BU2_U0_pcie_ep0_llk_rx_valid_n[0]}),
    .LLKRXPREFERREDTYPE({ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[15], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[14], 
ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[13], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[12], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[11], 
ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[10], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[9], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[8], 
ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[7], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[6], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[5], 
ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[4], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[3], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[2], 
ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[1], ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[0]}),
    .LLKRXCHPOSTEDAVAILABLEN({ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]}),
    .LLKRXCHNONPOSTEDAVAILABLEN({ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]}),
    .LLKRXCHCOMPLETIONAVAILABLEN({ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[7], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[6], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[5], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[4], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[3], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[2], 
ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[1], ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]}),
    .LLKRXCHPOSTEDPARTIALN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN0}),
    .LLKRXCHNONPOSTEDPARTIALN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN0}),
    .LLKRXCHCOMPLETIONPARTIALN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN0}),
    .MGMTRDATA({ep_BU2_U0_pcie_ep0_mgmt_rdata[31], ep_BU2_U0_pcie_ep0_mgmt_rdata[30], ep_BU2_U0_pcie_ep0_mgmt_rdata[29], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[28], ep_BU2_U0_pcie_ep0_mgmt_rdata[27], ep_BU2_U0_pcie_ep0_mgmt_rdata[26], ep_BU2_U0_pcie_ep0_mgmt_rdata[25], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[24], ep_BU2_U0_pcie_ep0_mgmt_rdata[23], ep_BU2_U0_pcie_ep0_mgmt_rdata[22], ep_BU2_U0_pcie_ep0_mgmt_rdata[21], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[20], ep_BU2_U0_pcie_ep0_mgmt_rdata[19], ep_BU2_U0_pcie_ep0_mgmt_rdata[18], ep_BU2_U0_pcie_ep0_mgmt_rdata[17], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[16], ep_BU2_U0_pcie_ep0_mgmt_rdata[15], ep_BU2_U0_pcie_ep0_mgmt_rdata[14], ep_BU2_U0_pcie_ep0_mgmt_rdata[13], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[12], ep_BU2_U0_pcie_ep0_mgmt_rdata[11], ep_BU2_U0_pcie_ep0_mgmt_rdata[10], ep_BU2_U0_pcie_ep0_mgmt_rdata[9], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[8], ep_BU2_U0_pcie_ep0_mgmt_rdata[7], ep_BU2_U0_pcie_ep0_mgmt_rdata[6], ep_BU2_U0_pcie_ep0_mgmt_rdata[5], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[4], ep_BU2_U0_pcie_ep0_mgmt_rdata[3], ep_BU2_U0_pcie_ep0_mgmt_rdata[2], ep_BU2_U0_pcie_ep0_mgmt_rdata[1], 
ep_BU2_U0_pcie_ep0_mgmt_rdata[0]}),
    .MGMTPSO({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO16, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO14, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO11, ep_BU2_U0_pcie_ep0_mgmt_pso[10], ep_BU2_U0_pcie_ep0_mgmt_pso[9], ep_BU2_U0_pcie_ep0_mgmt_pso[8], 
ep_BU2_U0_pcie_ep0_mgmt_pso[7], ep_BU2_U0_pcie_ep0_mgmt_pso[6], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MGMTPSO0}),
    .MGMTSTATSCREDIT({ep_BU2_U0_pcie_ep0_mgmt_stats_credit[11], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[10], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[9], 
ep_BU2_U0_pcie_ep0_mgmt_stats_credit[8], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[7], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[6], 
ep_BU2_U0_pcie_ep0_mgmt_stats_credit[5], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[4], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[3], 
ep_BU2_U0_pcie_ep0_mgmt_stats_credit[2], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[1], ep_BU2_U0_pcie_ep0_mgmt_stats_credit[0]}),
    .L0RXMACLINKERROR({ep_BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error[1], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR0}),
    .L0MACNEGOTIATEDLINKWIDTH({ep_BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width[3], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEGOTIATEDLINKWIDTH0}),
    .L0LTSSMSTATE({ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[3], ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[2], ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[1], 
ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[0]}),
    .L0DLLVCSTATUS({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS0}),
    .L0DLUPDOWN({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN1, ep_BU2_U0_pcie_ep0_pcie_blk_l0_dl_up_down[0]}),
    .L0DLLERRORVECTOR({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR4, ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[3], ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[2], 
ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[1], ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[0]}),
    .L0DLLASRXSTATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE0}),
    .L0COMPLETERID({ep_BU2_U0_pcie_ep0_fe_l0_completer_id[12], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[11], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[10], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[9], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[8], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[7], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[6], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[5], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[4], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[3], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[2], ep_BU2_U0_pcie_ep0_fe_l0_completer_id[1], 
ep_BU2_U0_pcie_ep0_fe_l0_completer_id[0]}),
    .L0ERRMSGREQID({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID0}),
    .L0MULTIMSGEN0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN02, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN01, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN00}),
    .MAXPAYLOADSIZE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXPAYLOADSIZE0}),
    .MAXREADREQUESTSIZE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MAXREADREQUESTSIZE0}),
    .L0ATTENTIONINDICATORCONTROL({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL0}),
    .L0POWERINDICATORCONTROL({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL0}),
    .L0PWRSTATE0({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE01, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE00}),
    .L0RXDLLPMTYPE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE0}),
    .L0RXDLLTLPEND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND0}),
    .L0RXDLLSBFCDATA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA18, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA16, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA14, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA12, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA10, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA8, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA0}),
    .L0TXDLLFCNPOSTBYPUPDATED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED0}),
    .L0TXDLLFCPOSTORDUPDATED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED0}),
    .L0TXDLLFCCMPLMCUPDATED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED6
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED0}),
    .L0RXDLLFCNPOSTBYPCRED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED19, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED17, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED0}),
    .L0RXDLLFCNPOSTBYPUPDATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE6, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE4, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE0}),
    .L0RXDLLFCPOSTORDCRED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED23, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED21, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED19, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED17, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED0}),
    .L0RXDLLFCPOSTORDUPDATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE6
, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE0}),
    .L0RXDLLFCCMPLMCCRED({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED23, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED21, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED19, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED17, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED15, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED13, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED11, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED9, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED0}),
    .L0RXDLLFCCMPLMCUPDATE({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE7, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE5, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE0}),
    .L0UCBYPFOUND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND0}),
    .L0UCORDFOUND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND3, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND1, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND0}),
    .L0MCFOUND({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND0}),
    .L0TRANSFORMEDVC({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC2, ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC0})
  );
  X_IBUFDS #(
    .LOC ( "BUFDS_X0Y2" ))
  refclk_ibuf (
    .I(V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN),
    .IB(V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP),
    .O(sys_clk_c)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0001),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENALINV (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data1_en),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X0Y15" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32 (
    .ENAU(app_PIO_PIO_EP_EP_MEM_rd_data1_en),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0001),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001, 
app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001, 
app_PIO_PIO_EP_EP_MEM__and0001, app_PIO_PIO_EP_EP_MEM__and0001}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data1_o[31], app_PIO_PIO_EP_EP_MEM_rd_data1_o[30], app_PIO_PIO_EP_EP_MEM_rd_data1_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[28], app_PIO_PIO_EP_EP_MEM_rd_data1_o[27], app_PIO_PIO_EP_EP_MEM_rd_data1_o[26], app_PIO_PIO_EP_EP_MEM_rd_data1_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[24], app_PIO_PIO_EP_EP_MEM_rd_data1_o[23], app_PIO_PIO_EP_EP_MEM_rd_data1_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[21], app_PIO_PIO_EP_EP_MEM_rd_data1_o[20], app_PIO_PIO_EP_EP_MEM_rd_data1_o[19], app_PIO_PIO_EP_EP_MEM_rd_data1_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[17], app_PIO_PIO_EP_EP_MEM_rd_data1_o[16], app_PIO_PIO_EP_EP_MEM_rd_data1_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[14], app_PIO_PIO_EP_EP_MEM_rd_data1_o[13], app_PIO_PIO_EP_EP_MEM_rd_data1_o[12], app_PIO_PIO_EP_EP_MEM_rd_data1_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[10], app_PIO_PIO_EP_EP_MEM_rd_data1_o[9], app_PIO_PIO_EP_EP_MEM_rd_data1_o[8], app_PIO_PIO_EP_EP_MEM_rd_data1_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data1_o[6], app_PIO_PIO_EP_EP_MEM_rd_data1_o[5], app_PIO_PIO_EP_EP_MEM_rd_data1_o[4], app_PIO_PIO_EP_EP_MEM_rd_data1_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data1_o[2], app_PIO_PIO_EP_EP_MEM_rd_data1_o[1], app_PIO_PIO_EP_EP_MEM_rd_data1_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem32_DOPB0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0002),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENALINV (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data2_en),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X0Y13" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64 (
    .ENAU(app_PIO_PIO_EP_EP_MEM_rd_data2_en),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0002),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002, 
app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002, 
app_PIO_PIO_EP_EP_MEM__and0002, app_PIO_PIO_EP_EP_MEM__and0002}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data2_o[31], app_PIO_PIO_EP_EP_MEM_rd_data2_o[30], app_PIO_PIO_EP_EP_MEM_rd_data2_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[28], app_PIO_PIO_EP_EP_MEM_rd_data2_o[27], app_PIO_PIO_EP_EP_MEM_rd_data2_o[26], app_PIO_PIO_EP_EP_MEM_rd_data2_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[24], app_PIO_PIO_EP_EP_MEM_rd_data2_o[23], app_PIO_PIO_EP_EP_MEM_rd_data2_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[21], app_PIO_PIO_EP_EP_MEM_rd_data2_o[20], app_PIO_PIO_EP_EP_MEM_rd_data2_o[19], app_PIO_PIO_EP_EP_MEM_rd_data2_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[17], app_PIO_PIO_EP_EP_MEM_rd_data2_o[16], app_PIO_PIO_EP_EP_MEM_rd_data2_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[14], app_PIO_PIO_EP_EP_MEM_rd_data2_o[13], app_PIO_PIO_EP_EP_MEM_rd_data2_o[12], app_PIO_PIO_EP_EP_MEM_rd_data2_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[10], app_PIO_PIO_EP_EP_MEM_rd_data2_o[9], app_PIO_PIO_EP_EP_MEM_rd_data2_o[8], app_PIO_PIO_EP_EP_MEM_rd_data2_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data2_o[6], app_PIO_PIO_EP_EP_MEM_rd_data2_o[5], app_PIO_PIO_EP_EP_MEM_rd_data2_o[4], app_PIO_PIO_EP_EP_MEM_rd_data2_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data2_o[2], app_PIO_PIO_EP_EP_MEM_rd_data2_o[1], app_PIO_PIO_EP_EP_MEM_rd_data2_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem64_DOPB0})
  );
  X_BUF #(
    .LOC ( "PLL_ADV_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_33946)
  );
  X_BUF #(
    .LOC ( "PLL_ADV_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_33945)
  );
  X_BUF #(
    .LOC ( "PLL_ADV_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_33944)
  );
  X_BUF #(
    .LOC ( "PLL_ADV_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2 (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_33943)
  );
  X_INV #(
    .LOC ( "PLL_ADV_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RSTINV (
    .I(ep_BU2_U0_pcie_ep0_PLLLKDET_OUT[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RST_INTNOT)
  );
  X_BUF #(
    .LOC ( "PLL_ADV_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBIN (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBOUT_INT),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBIN_INT)
  );
  X_PLL_ADV #(
    .COMPENSATION ( "INTERNAL" ),
    .BANDWIDTH ( "OPTIMIZED" ),
    .DIVCLK_DIVIDE ( 1 ),
    .RESET_ON_LOSS_OF_LOCK ( "FALSE" ),
    .PLL_PMCD_MODE ( "FALSE" ),
    .RST_DEASSERT_CLK ( "CLKIN1" ),
    .EN_REL ( "FALSE" ),
    .CLKOUT0_DESKEW_ADJUST ( "0" ),
    .CLKOUT1_DESKEW_ADJUST ( "0" ),
    .CLKOUT2_DESKEW_ADJUST ( "0" ),
    .CLKOUT3_DESKEW_ADJUST ( "0" ),
    .CLKOUT4_DESKEW_ADJUST ( "0" ),
    .CLKOUT5_DESKEW_ADJUST ( "0" ),
    .CLKFBOUT_DESKEW_ADJUST ( "0" ),
    .CLKOUT0_DIVIDE ( 2 ),
    .CLKOUT0_PHASE ( 0.000000 ),
    .CLKOUT0_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT1_DIVIDE ( 8 ),
    .CLKOUT1_PHASE ( 0.000000 ),
    .CLKOUT1_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT2_DIVIDE ( 4 ),
    .CLKOUT2_PHASE ( 0.000000 ),
    .CLKOUT2_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT3_DIVIDE ( 4 ),
    .CLKOUT3_PHASE ( 0.000000 ),
    .CLKOUT3_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT4_DIVIDE ( 1 ),
    .CLKOUT4_PHASE ( 0.000000 ),
    .CLKOUT4_DUTY_CYCLE ( 0.500000 ),
    .CLKOUT5_DIVIDE ( 1 ),
    .CLKOUT5_PHASE ( 0.000000 ),
    .CLKOUT5_DUTY_CYCLE ( 0.500000 ),
    .CLKFBOUT_MULT ( 5 ),
    .CLKFBOUT_PHASE ( 0.000000 ),
    .REF_JITTER ( 0.100000 ),
    .CLKIN1_PERIOD ( 10.0000000000000000 ),
    .CLKIN2_PERIOD ( 10.0000000000000000 ),
    .LOC ( "PLL_ADV_X0Y0" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i (
    .CLKIN1(refclkout_OBUF_29973),
    .CLKIN2(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKIN2),
    .CLKFBIN(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBIN_INT),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_RST_INTNOT),
    .CLKINSEL(GLOBAL_LOGIC1),
    .DWE(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DWE),
    .DEN(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DEN),
    .DCLK(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DCLK),
    .REL(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_REL_UNCONNECTED),
    .CLKOUT0(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT0_INT),
    .CLKOUT1(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT1_INT),
    .CLKOUT2(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT2_INT),
    .CLKOUT3(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_INT),
    .CLKOUT4(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_INT),
    .CLKOUT5(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_INT),
    .CLKFBOUT(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBOUT_INT),
    .CLKOUTDCM0(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM0),
    .CLKOUTDCM1(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM1),
    .CLKOUTDCM2(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM2),
    .CLKOUTDCM3(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM3),
    .CLKOUTDCM4(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM4),
    .CLKOUTDCM5(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM5),
    .CLKFBDCM(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBDCM),
    .LOCKED(ep_BU2_U0_pcie_ep0_clock_lock),
    .DRDY(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DRDY),
    .DADDR({ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR4, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR3, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR2, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR1, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR0}),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI15, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI14, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI13, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI12, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI11, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI10, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI9, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI8, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI7, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI6, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI5, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI4, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI3, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI2, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI1, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI0}),
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO15, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO14, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO13, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO11, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO10, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO9, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO8, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO7, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO6, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO5, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO4, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO3, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO2, 
ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO1, ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKALINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INTNOT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAUINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INTNOT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKALINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X3Y13" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INTNOT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INTNOT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[32]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[32]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1__ram_tdp2_inst_DOPB0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKALINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INTNOT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAUINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INTNOT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKALINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X3Y12" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(ep_BU2_U0_pcie_ep0_core_clk),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAU_INTNOT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKAL_INTNOT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[32]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[62], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[61]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[59], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[56], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[55], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[53], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[50], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[49], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[47], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[44], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[43], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[41], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[38], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[37], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[35], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[32]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1__ram_tdp2_inst_DOPB0})
  );
  X_INV #(
    .LOC ( "RAMB36_X1Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKLINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKL_INTNOT)
  );
  X_INV #(
    .LOC ( "RAMB36_X1Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKUINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKU_INTNOT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X1Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRCLKLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRCLKL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X1Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDCLKLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDCLKL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X1Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDENLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDENL_INT)
  );
  X_RAMB36SDP_EXP #(
    .DO_REG ( 0 ),
    .EN_ECC_WRITE ( "FALSE" ),
    .EN_ECC_READ ( "FALSE" ),
    .EN_ECC_SCRUB ( "FALSE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT ( 72'h000000000000000000 ),
    .SRVAL ( 72'h000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X1Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank (
    .RDENU(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .RDENL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDENL_INT),
    .WRENU(GLOBAL_LOGIC1),
    .WRENL(GLOBAL_LOGIC1),
    .SSRU(GLOBAL_LOGIC0),
    .SSRL(GLOBAL_LOGIC0),
    .RDCLKU(trn_clk_c),
    .RDCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDCLKL_INT),
    .WRCLKU(trn_clk_c),
    .WRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRCLKL_INT),
    .RDRCLKU(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKU_INTNOT),
    .RDRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDRCLKL_INTNOT),
    .REGCEU(GLOBAL_LOGIC0),
    .REGCEL(GLOBAL_LOGIC0),
    .SBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_SBITERR),
    .DBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_DBITERR),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[63], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[61], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[60], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[59], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[58], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[57], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[55], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[54], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[53], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[52], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[51], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[49], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[48], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[47], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[45], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[43], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[42], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[41], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[40], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[39], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[37], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[36], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[35], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[34], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[33], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[31], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[30], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[29], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[28], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[27], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[25], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[24], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[23], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[22], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[21], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[19], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[18], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[17], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[16], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[15], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[13], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[12], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[11], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[9], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[7], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[5], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[3], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[1], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[0]}),
    .DIP({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_nonposted_or_rem_28568, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[2], ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[1], GLOBAL_LOGIC0}),
    .RDADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRL0}),
    .RDADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_raddr[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_RDADDRU0}),
    .WRADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRL0}),
    .WRADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_WRADDRU0}),
    .WEU({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int}),
    .WEL({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int}),
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_63_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_62_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_61_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_60_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_59_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_58_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_57_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_56_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_55_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_54_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_53_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_52_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_51_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_50_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_49_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_48_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_47_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_46_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_45_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_44_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_43_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_42_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_41_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_40_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_39_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_38_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_37_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_36_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_35_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_34_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_33_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_32_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_31_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_30_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_29_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_28_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_27_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_26_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_25_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_24_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_23_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_22_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_21_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_20_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_19_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_18_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_17_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_16_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_15_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_14_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_13_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_12_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_11_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_10_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_9_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_8_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_7_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_6_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_5_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_4_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_3_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_2_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_1_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_0_}),
    .DOP({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_71_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_70_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_DOP5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_DOP4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_67_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_66_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_65_, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_64_}),
    .ECCPARITY({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY7, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY6, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY5, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY4, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY3, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY2, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Mram_regBank_ECCPARITY0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0003),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENALINV (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data3_en),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X0Y14" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom (
    .ENAU(app_PIO_PIO_EP_EP_MEM_rd_data3_en),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0003),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003, 
app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003, 
app_PIO_PIO_EP_EP_MEM__and0003, app_PIO_PIO_EP_EP_MEM__and0003}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data3_o[31], app_PIO_PIO_EP_EP_MEM_rd_data3_o[30], app_PIO_PIO_EP_EP_MEM_rd_data3_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[28], app_PIO_PIO_EP_EP_MEM_rd_data3_o[27], app_PIO_PIO_EP_EP_MEM_rd_data3_o[26], app_PIO_PIO_EP_EP_MEM_rd_data3_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[24], app_PIO_PIO_EP_EP_MEM_rd_data3_o[23], app_PIO_PIO_EP_EP_MEM_rd_data3_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[21], app_PIO_PIO_EP_EP_MEM_rd_data3_o[20], app_PIO_PIO_EP_EP_MEM_rd_data3_o[19], app_PIO_PIO_EP_EP_MEM_rd_data3_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[17], app_PIO_PIO_EP_EP_MEM_rd_data3_o[16], app_PIO_PIO_EP_EP_MEM_rd_data3_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[14], app_PIO_PIO_EP_EP_MEM_rd_data3_o[13], app_PIO_PIO_EP_EP_MEM_rd_data3_o[12], app_PIO_PIO_EP_EP_MEM_rd_data3_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[10], app_PIO_PIO_EP_EP_MEM_rd_data3_o[9], app_PIO_PIO_EP_EP_MEM_rd_data3_o[8], app_PIO_PIO_EP_EP_MEM_rd_data3_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data3_o[6], app_PIO_PIO_EP_EP_MEM_rd_data3_o[5], app_PIO_PIO_EP_EP_MEM_rd_data3_o[4], app_PIO_PIO_EP_EP_MEM_rd_data3_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data3_o[2], app_PIO_PIO_EP_EP_MEM_rd_data3_o[1], app_PIO_PIO_EP_EP_MEM_rd_data3_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA2, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA1, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB2, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB1, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_mem_erom_DOPB0})
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK21INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK21_INT)
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK1INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK1_INT)
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK21INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK21_INT)
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK1INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK1_INT)
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK20INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK20_INT)
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK0INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK0_INT)
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK20INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK20_INT)
  );
  X_BUF #(
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK0INV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK0_INT)
  );
  X_GTP_DUAL #(
    .PLL_TXDIVSEL_OUT_0 ( 1 ),
    .PLL_RXDIVSEL_OUT_0 ( 1 ),
    .PLL_TXDIVSEL_OUT_1 ( 1 ),
    .PLL_RXDIVSEL_OUT_1 ( 1 ),
    .PLL_DIVSEL_FB ( 5 ),
    .PLL_DIVSEL_REF ( 2 ),
    .PLL_TXDIVSEL_COMM_OUT ( 1 ),
    .PLL_SATA_0 ( "FALSE" ),
    .PLL_SATA_1 ( "FALSE" ),
    .TX_DIFF_BOOST_0 ( "TRUE" ),
    .TX_DIFF_BOOST_1 ( "TRUE" ),
    .OOB_CLK_DIVIDER ( 4 ),
    .TX_SYNC_FILTERB ( 1 ),
    .AC_CAP_DIS_0 ( "FALSE" ),
    .AC_CAP_DIS_1 ( "FALSE" ),
    .RCV_TERM_GND_0 ( "TRUE" ),
    .RCV_TERM_GND_1 ( "TRUE" ),
    .RCV_TERM_MID_0 ( "TRUE" ),
    .RCV_TERM_MID_1 ( "TRUE" ),
    .TERMINATION_IMP_0 ( 50 ),
    .TERMINATION_IMP_1 ( 50 ),
    .TERMINATION_OVRD ( "FALSE" ),
    .RCV_TERM_VTTRX_0 ( "FALSE" ),
    .RCV_TERM_VTTRX_1 ( "FALSE" ),
    .CLKINDC_B ( "TRUE" ),
    .PCOMMA_DETECT_0 ( "TRUE" ),
    .MCOMMA_DETECT_0 ( "TRUE" ),
    .COMMA_DOUBLE_0 ( "FALSE" ),
    .ALIGN_COMMA_WORD_0 ( 1 ),
    .DEC_PCOMMA_DETECT_0 ( "TRUE" ),
    .DEC_MCOMMA_DETECT_0 ( "TRUE" ),
    .DEC_VALID_COMMA_ONLY_0 ( "TRUE" ),
    .PCOMMA_DETECT_1 ( "TRUE" ),
    .MCOMMA_DETECT_1 ( "TRUE" ),
    .COMMA_DOUBLE_1 ( "FALSE" ),
    .ALIGN_COMMA_WORD_1 ( 1 ),
    .DEC_PCOMMA_DETECT_1 ( "TRUE" ),
    .DEC_MCOMMA_DETECT_1 ( "TRUE" ),
    .DEC_VALID_COMMA_ONLY_1 ( "TRUE" ),
    .RX_LOSS_OF_SYNC_FSM_0 ( "FALSE" ),
    .RX_LOS_INVALID_INCR_0 ( 8 ),
    .RX_LOS_THRESHOLD_0 ( 128 ),
    .RX_LOSS_OF_SYNC_FSM_1 ( "FALSE" ),
    .RX_LOS_INVALID_INCR_1 ( 8 ),
    .RX_LOS_THRESHOLD_1 ( 128 ),
    .RX_BUFFER_USE_0 ( "TRUE" ),
    .RX_DECODE_SEQ_MATCH_0 ( "TRUE" ),
    .RX_BUFFER_USE_1 ( "TRUE" ),
    .RX_DECODE_SEQ_MATCH_1 ( "TRUE" ),
    .CLK_COR_MIN_LAT_0 ( 16 ),
    .CLK_COR_MAX_LAT_0 ( 18 ),
    .CLK_CORRECT_USE_0 ( "TRUE" ),
    .CLK_COR_PRECEDENCE_0 ( "TRUE" ),
    .CLK_COR_DET_LEN_0 ( 1 ),
    .CLK_COR_ADJ_LEN_0 ( 1 ),
    .CLK_COR_KEEP_IDLE_0 ( "FALSE" ),
    .CLK_COR_INSERT_IDLE_FLAG_0 ( "FALSE" ),
    .CLK_COR_REPEAT_WAIT_0 ( 5 ),
    .CLK_COR_SEQ_2_USE_0 ( "FALSE" ),
    .CLK_COR_MIN_LAT_1 ( 16 ),
    .CLK_COR_MAX_LAT_1 ( 18 ),
    .CLK_CORRECT_USE_1 ( "TRUE" ),
    .CLK_COR_PRECEDENCE_1 ( "TRUE" ),
    .CLK_COR_DET_LEN_1 ( 1 ),
    .CLK_COR_ADJ_LEN_1 ( 1 ),
    .CLK_COR_KEEP_IDLE_1 ( "FALSE" ),
    .CLK_COR_INSERT_IDLE_FLAG_1 ( "FALSE" ),
    .CLK_COR_REPEAT_WAIT_1 ( 5 ),
    .CLK_COR_SEQ_2_USE_1 ( "FALSE" ),
    .CHAN_BOND_MODE_0 ( "OFF" ),
    .CHAN_BOND_LEVEL_0 ( 0 ),
    .CHAN_BOND_SEQ_LEN_0 ( 4 ),
    .CHAN_BOND_SEQ_2_USE_0 ( "TRUE" ),
    .CHAN_BOND_1_MAX_SKEW_0 ( 7 ),
    .CHAN_BOND_2_MAX_SKEW_0 ( 7 ),
    .CHAN_BOND_MODE_1 ( "OFF" ),
    .CHAN_BOND_LEVEL_1 ( 0 ),
    .CHAN_BOND_SEQ_LEN_1 ( 4 ),
    .CHAN_BOND_SEQ_2_USE_1 ( "TRUE" ),
    .CHAN_BOND_1_MAX_SKEW_1 ( 7 ),
    .CHAN_BOND_2_MAX_SKEW_1 ( 7 ),
    .PCI_EXPRESS_MODE_0 ( "TRUE" ),
    .PCI_EXPRESS_MODE_1 ( "TRUE" ),
    .RX_STATUS_FMT_0 ( "PCIE" ),
    .TX_BUFFER_USE_0 ( "TRUE" ),
    .TX_XCLK_SEL_0 ( "TXOUT" ),
    .RX_XCLK_SEL_0 ( "RXREC" ),
    .RX_STATUS_FMT_1 ( "PCIE" ),
    .TX_BUFFER_USE_1 ( "TRUE" ),
    .TX_XCLK_SEL_1 ( "TXOUT" ),
    .RX_XCLK_SEL_1 ( "RXREC" ),
    .RX_SLIDE_MODE_0 ( "PCS" ),
    .RX_SLIDE_MODE_1 ( "PCS" ),
    .SATA_MIN_BURST_0 ( 4 ),
    .SATA_MAX_BURST_0 ( 7 ),
    .SATA_MIN_INIT_0 ( 12 ),
    .SATA_MAX_INIT_0 ( 22 ),
    .SATA_MIN_WAKE_0 ( 4 ),
    .SATA_MAX_WAKE_0 ( 7 ),
    .SATA_MIN_BURST_1 ( 4 ),
    .SATA_MAX_BURST_1 ( 7 ),
    .SATA_MIN_INIT_1 ( 12 ),
    .SATA_MAX_INIT_1 ( 22 ),
    .SATA_MIN_WAKE_1 ( 4 ),
    .SATA_MAX_WAKE_1 ( 7 ),
    .CLK25_DIVIDER ( 4 ),
    .OVERSAMPLE_MODE ( "FALSE" ),
    .SIM_GTPRESET_SPEEDUP ( 1 ),
    .SIM_PLL_PERDIV2 ( 9'h190 ),
    .SIM_RECEIVER_DETECT_PASS0 ( "TRUE" ),
    .SIM_RECEIVER_DETECT_PASS1 ( "TRUE" ),
    .SIM_MODE ( "FAST" ),
    .OOBDETECT_THRESHOLD_0 ( 3'b010 ),
    .OOBDETECT_THRESHOLD_1 ( 3'b010 ),
    .PMA_CDR_SCAN_0 ( 27'h6C07640 ),
    .PMA_CDR_SCAN_1 ( 27'h6C07640 ),
    .PMA_RX_CFG_0 ( 25'h09F0089 ),
    .PMA_RX_CFG_1 ( 25'h09F0089 ),
    .TERMINATION_CTRL ( 5'b10100 ),
    .TXRX_INVERT_0 ( 5'b00000 ),
    .TXRX_INVERT_1 ( 5'b00000 ),
    .PCOMMA_10B_VALUE_0 ( 10'b0101111100 ),
    .MCOMMA_10B_VALUE_0 ( 10'b1010000011 ),
    .COMMA_10B_ENABLE_0 ( 10'b1111111111 ),
    .PCOMMA_10B_VALUE_1 ( 10'b0101111100 ),
    .MCOMMA_10B_VALUE_1 ( 10'b1010000011 ),
    .COMMA_10B_ENABLE_1 ( 10'b1111111111 ),
    .CLK_COR_SEQ_1_1_0 ( 10'b0100011100 ),
    .CLK_COR_SEQ_1_2_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_3_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_4_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_1_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_2_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_3_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_4_0 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_ENABLE_0 ( 4'b1111 ),
    .CLK_COR_SEQ_2_ENABLE_0 ( 4'b1111 ),
    .CLK_COR_SEQ_1_1_1 ( 10'b0100011100 ),
    .CLK_COR_SEQ_1_2_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_3_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_4_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_1_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_2_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_3_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_2_4_1 ( 10'b0000000000 ),
    .CLK_COR_SEQ_1_ENABLE_1 ( 4'b1111 ),
    .CLK_COR_SEQ_2_ENABLE_1 ( 4'b1111 ),
    .CHAN_BOND_SEQ_1_1_0 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_2_0 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_3_0 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_4_0 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_2_1_0 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_2_0 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_3_0 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_2_4_0 ( 10'b0100011100 ),
    .CHAN_BOND_SEQ_1_ENABLE_0 ( 4'b1111 ),
    .CHAN_BOND_SEQ_2_ENABLE_0 ( 4'b1111 ),
    .CHAN_BOND_SEQ_1_1_1 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_2_1 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_3_1 ( 10'b0001001010 ),
    .CHAN_BOND_SEQ_1_4_1 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_2_1_1 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_2_1 ( 10'b0100111100 ),
    .CHAN_BOND_SEQ_2_3_1 ( 10'b0110111100 ),
    .CHAN_BOND_SEQ_2_4_1 ( 10'b0100011100 ),
    .CHAN_BOND_SEQ_1_ENABLE_1 ( 4'b1111 ),
    .CHAN_BOND_SEQ_2_ENABLE_1 ( 4'b1111 ),
    .TRANS_TIME_FROM_P2_0 ( 16'h003C ),
    .TRANS_TIME_NON_P2_0 ( 16'h0019 ),
    .TRANS_TIME_TO_P2_0 ( 16'h0064 ),
    .TRANS_TIME_FROM_P2_1 ( 16'h003C ),
    .TRANS_TIME_NON_P2_1 ( 16'h0019 ),
    .TRANS_TIME_TO_P2_1 ( 16'h0064 ),
    .PRBS_ERR_THRESHOLD_0 ( 32'h00000001 ),
    .PRBS_ERR_THRESHOLD_1 ( 32'h00000001 ),
    .SATA_BURST_VAL_0 ( 3'b100 ),
    .SATA_IDLE_VAL_0 ( 3'b011 ),
    .COM_BURST_VAL_0 ( 4'b1111 ),
    .SATA_BURST_VAL_1 ( 3'b100 ),
    .SATA_IDLE_VAL_1 ( 3'b011 ),
    .COM_BURST_VAL_1 ( 4'b1111 ),
    .PCS_COM_CFG ( 28'h1680A0E ),
    .LOC ( "GTP_DUAL_X0Y2" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i (
    .CLKIN(sys_clk_c),
    .TXUSRCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK0_INT),
    .TXUSRCLK20(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK20_INT),
    .RXUSRCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK0_INT),
    .RXUSRCLK20(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK20_INT),
    .TXUSRCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK1_INT),
    .TXUSRCLK21(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXUSRCLK21_INT),
    .RXUSRCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK1_INT),
    .RXUSRCLK21(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXUSRCLK21_INT),
    .RXP0(pci_exp_rxp_29970),
    .RXN0(pci_exp_rxn_29969),
    .RXP1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXP1),
    .RXN1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXN1),
    .GTPRESET(ep_BU2_U0_pcie_ep0_GTPRESET),
    .RXCDRRESET0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0000),
    .TXRESET0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0002),
    .RXRESET0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0001),
    .RXBUFRESET0(GLOBAL_LOGIC0),
    .RXCDRRESET1(GLOBAL_LOGIC0),
    .TXRESET1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0002),
    .RXRESET1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0001),
    .RXBUFRESET1(GLOBAL_LOGIC0),
    .PLLPOWERDOWN(GLOBAL_LOGIC0),
    .REFCLKPWRDNB(GLOBAL_LOGIC1),
    .RXENEQB0(GLOBAL_LOGIC1),
    .RXENEQB1(GLOBAL_LOGIC1),
    .INTDATAWIDTH(GLOBAL_LOGIC1),
    .TXDATAWIDTH0(GLOBAL_LOGIC0),
    .TXDATAWIDTH1(GLOBAL_LOGIC0),
    .TXENPMAPHASEALIGN(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXENPMAPHASEALIGN),
    .TXPMASETPHASE(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_phase_align_r_28017),
    .RXPMASETPHASE0(GLOBAL_LOGIC0),
    .RXPMASETPHASE1(GLOBAL_LOGIC0),
    .TXENC8B10BUSE0(GLOBAL_LOGIC1),
    .TXPOLARITY0(GLOBAL_LOGIC0),
    .TXINHIBIT0(GLOBAL_LOGIC0),
    .TXENC8B10BUSE1(GLOBAL_LOGIC1),
    .TXPOLARITY1(GLOBAL_LOGIC0),
    .TXINHIBIT1(GLOBAL_LOGIC0),
    .RXPOLARITY0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_polarity_reg[0]),
    .RXENPCOMMAALIGN0(GLOBAL_LOGIC1),
    .RXENMCOMMAALIGN0(GLOBAL_LOGIC1),
    .RXSLIDE0(GLOBAL_LOGIC0),
    .RXCOMMADETUSE0(GLOBAL_LOGIC1),
    .RXDEC8B10BUSE0(GLOBAL_LOGIC1),
    .RXENCHANSYNC0(GLOBAL_LOGIC1),
    .RXDATAWIDTH0(GLOBAL_LOGIC0),
    .RXPOLARITY1(GLOBAL_LOGIC0),
    .RXENPCOMMAALIGN1(GLOBAL_LOGIC1),
    .RXENMCOMMAALIGN1(GLOBAL_LOGIC1),
    .RXSLIDE1(GLOBAL_LOGIC0),
    .RXCOMMADETUSE1(GLOBAL_LOGIC1),
    .RXDEC8B10BUSE1(GLOBAL_LOGIC1),
    .RXENCHANSYNC1(GLOBAL_LOGIC0),
    .RXDATAWIDTH1(GLOBAL_LOGIC0),
    .TXELECIDLE0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_elec_idle_reg[0]),
    .TXDETECTRX0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[0]),
    .TXELECIDLE1(GLOBAL_LOGIC1),
    .TXDETECTRX1(GLOBAL_LOGIC0),
    .TXCOMSTART0(GLOBAL_LOGIC0),
    .TXCOMTYPE0(GLOBAL_LOGIC0),
    .TXCOMSTART1(GLOBAL_LOGIC0),
    .TXCOMTYPE1(GLOBAL_LOGIC0),
    .PLLLKDETEN(GLOBAL_LOGIC1),
    .PRBSCNTRESET0(GLOBAL_LOGIC0),
    .PRBSCNTRESET1(GLOBAL_LOGIC0),
    .DCLK(GLOBAL_LOGIC0),
    .DEN(GLOBAL_LOGIC0),
    .DWE(GLOBAL_LOGIC0),
    .RXENSAMPLEALIGN0(GLOBAL_LOGIC0),
    .RXENSAMPLEALIGN1(GLOBAL_LOGIC0),
    .RXELECIDLERESET0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset[0]),
    .RXELECIDLERESET1(GLOBAL_LOGIC0),
    .RXENELECIDLERESETB(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb[0]),
    .REFCLKOUT(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_refclk_out),
    .RXRECCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRECCLK0),
    .TXOUTCLK0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXOUTCLK0),
    .RXRECCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRECCLK1),
    .TXOUTCLK1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXOUTCLK1),
    .TXP0(pci_exp_txp_29972),
    .TXN0(pci_exp_txn_29971),
    .TXP1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXP1),
    .TXN1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXN1),
    .RXVALID0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_valid_reg[0]),
    .RXVALID1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXVALID1),
    .RESETDONE0(ep_BU2_U0_pcie_ep0_pcie_blk_RESETDONE[0]),
    .RESETDONE1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RESETDONE1),
    .RXCOMMADET0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCOMMADET0),
    .RXBYTEREALIGN0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEREALIGN0),
    .RXBYTEISALIGNED0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEISALIGNED0),
    .RXCHANBONDSEQ0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANBONDSEQ0),
    .RXCHANREALIGN0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANREALIGN0),
    .RXCHANISALIGNED0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_chanisaligned_reg[0]),
    .RXCOMMADET1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCOMMADET1),
    .RXBYTEREALIGN1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEREALIGN1),
    .RXBYTEISALIGNED1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBYTEISALIGNED1),
    .RXCHANBONDSEQ1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANBONDSEQ1),
    .RXCHANREALIGN1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANREALIGN1),
    .RXCHANISALIGNED1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHANISALIGNED1),
    .PHYSTATUS0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_phy_status_reg[0]),
    .PHYSTATUS1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_PHYSTATUS1),
    .RXELECIDLE0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .RXELECIDLE1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXELECIDLE1),
    .PLLLKDET(ep_BU2_U0_pcie_ep0_PLLLKDET_OUT[0]),
    .RXPRBSERR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXPRBSERR0),
    .RXPRBSERR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXPRBSERR1),
    .DRDY(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DRDY),
    .RXOVERSAMPLEERR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXOVERSAMPLEERR0),
    .RXOVERSAMPLEERR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXOVERSAMPLEERR1),
    .TXDATA0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[7], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[6], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[5], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[3], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[1], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[0]}),
    .TXBYPASS8B10B0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARISK0({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_k_reg[0]}),
    .TXCHARDISPMODE0({GLOBAL_LOGIC0, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_compliance_reg[0]}),
    .TXCHARDISPVAL0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXDATA1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXBYPASS8B10B1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARISK1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARDISPMODE1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXCHARDISPVAL1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPOWERDOWN0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_power_down_reg[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_power_down_reg[0]}),
    .RXPOWERDOWN0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_power_down_reg[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_power_down_reg[0]}),
    .TXPOWERDOWN1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXPOWERDOWN1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .LOOPBACK0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .LOOPBACK1({GLOBAL_LOGIC0, GLOBAL_LOGIC1, GLOBAL_LOGIC0}),
    .TXDIFFCTRL0({GLOBAL_LOGIC1, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXBUFDIFFCTRL0({GLOBAL_LOGIC1, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPREEMPHASIS0({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .TXDIFFCTRL1({GLOBAL_LOGIC1, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXBUFDIFFCTRL1({GLOBAL_LOGIC1, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXPREEMPHASIS1({GLOBAL_LOGIC1, GLOBAL_LOGIC1, GLOBAL_LOGIC1}),
    .RXEQMIX0({GLOBAL_LOGIC0, GLOBAL_LOGIC1}),
    .RXEQPOLE0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXEQMIX1({GLOBAL_LOGIC0, GLOBAL_LOGIC1}),
    .RXEQPOLE1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXCHBONDI0({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXCHBONDI1({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXENPRBSTST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXENPRBSTST0({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .TXENPRBSTST1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXENPRBSTST1({GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DADDR({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DI({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .GTPTEST({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RXDATA0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA015, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA014, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA013, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA012, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA011, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA010, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA09, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA08, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[6], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[4], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[2], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[0]}),
    .RXNOTINTABLE0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE00}),
    .RXDISPERR0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR00}),
    .RXCHARISK0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISK01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_k_reg[0]}),
    .RXRUNDISP0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP00}),
    .RXCHARISCOMMA0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA00}),
    .RXDATA1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA115, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA114, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA113, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA112, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA111, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA110, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA18, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA16, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA14, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA12, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDATA10}),
    .RXNOTINTABLE1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXNOTINTABLE10}),
    .RXDISPERR1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXDISPERR10}),
    .RXCHARISK1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISK11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISK10}),
    .RXRUNDISP1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXRUNDISP10}),
    .RXCHARISCOMMA1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHARISCOMMA10}),
    .TXKERR0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR00}),
    .TXRUNDISP0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP00}),
    .TXBUFSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS00}),
    .TXKERR1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXKERR10}),
    .TXRUNDISP1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXRUNDISP10}),
    .TXBUFSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_TXBUFSTATUS10}),
    .RXLOSSOFSYNC0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC00}),
    .RXCHBONDO0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO02, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO01, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO00
}),
    .RXBUFSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS02, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS00}),
    .RXLOSSOFSYNC1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXLOSSOFSYNC10}),
    .RXCHBONDO1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO11, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCHBONDO10
}),
    .RXBUFSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS12, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXBUFSTATUS10}),
    .RXSTATUS0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_status_reg[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_status_reg[1], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_status_reg[0]}),
    .RXCLKCORCNT0({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT02, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT01, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT00}),
    .RXSTATUS1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXSTATUS12, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXSTATUS11, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXSTATUS10})
,
    .RXCLKCORCNT1({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT12, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT11, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_RXCLKCORCNT10}),
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO15, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO14, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO13, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO12, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO11, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO10, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO9, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO8, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO7, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO6, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO5, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO4, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO3, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO2, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO1, ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_GTD_0__GT_i_DO0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBLINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBUINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKALINV (
    .I(trn_clk_c),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBLINV (
    .I(app_PIO_PIO_EP_EP_MEM__cmp_eq0000),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENALINV (
    .I(app_PIO_PIO_EP_EP_MEM_rd_data0_en),
    .O(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 1 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "WRITE_FIRST" ),
    .WRITE_MODE_B ( "WRITE_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X0Y12" ))
  app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem (
    .ENAU(app_PIO_PIO_EP_EP_MEM_rd_data0_en),
    .ENAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENAL_INT),
    .ENBU(app_PIO_PIO_EP_EP_MEM__cmp_eq0000),
    .ENBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKAL_INT),
    .CLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBU_INT),
    .CLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CLKBL_INT),
    .REGCLKAU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAU_INT),
    .REGCLKAL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKAL_INT),
    .REGCLKBU(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBU_INT),
    .REGCLKBL(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATA),
    .CASCADEINLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINLATB),
    .CASCADEINREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGA),
    .CASCADEINREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEINREGB),
    .CASCADEOUTLATA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATA),
    .CASCADEOUTLATB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTLATB),
    .CASCADEOUTREGA(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGA),
    .CASCADEOUTREGB(app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_CASCADEOUTREGB),
    .DIA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPA({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIB({app_PIO_PIO_EP_EP_MEM_post_wr_data[31], app_PIO_PIO_EP_EP_MEM_post_wr_data[30], app_PIO_PIO_EP_EP_MEM_post_wr_data[29], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[28], app_PIO_PIO_EP_EP_MEM_post_wr_data[27], app_PIO_PIO_EP_EP_MEM_post_wr_data[26], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[25], app_PIO_PIO_EP_EP_MEM_post_wr_data[24], app_PIO_PIO_EP_EP_MEM_post_wr_data[23], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[22], app_PIO_PIO_EP_EP_MEM_post_wr_data[21], app_PIO_PIO_EP_EP_MEM_post_wr_data[20], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[19], app_PIO_PIO_EP_EP_MEM_post_wr_data[18], app_PIO_PIO_EP_EP_MEM_post_wr_data[17], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[16], app_PIO_PIO_EP_EP_MEM_post_wr_data[15], app_PIO_PIO_EP_EP_MEM_post_wr_data[14], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[13], app_PIO_PIO_EP_EP_MEM_post_wr_data[12], app_PIO_PIO_EP_EP_MEM_post_wr_data[11], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[10], app_PIO_PIO_EP_EP_MEM_post_wr_data[9], app_PIO_PIO_EP_EP_MEM_post_wr_data[8], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[7], app_PIO_PIO_EP_EP_MEM_post_wr_data[6], app_PIO_PIO_EP_EP_MEM_post_wr_data[5], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[4], app_PIO_PIO_EP_EP_MEM_post_wr_data[3], app_PIO_PIO_EP_EP_MEM_post_wr_data[2], 
app_PIO_PIO_EP_EP_MEM_post_wr_data[1], app_PIO_PIO_EP_EP_MEM_post_wr_data[0]}),
    .DIPB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .ADDRAL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAL0}),
    .ADDRAU({app_PIO_PIO_EP_EP_RX_req_addr_o[10], app_PIO_PIO_EP_EP_RX_req_addr_o[9], app_PIO_PIO_EP_EP_RX_req_addr_o[8], 
app_PIO_PIO_EP_EP_RX_req_addr_o[7], app_PIO_PIO_EP_EP_RX_req_addr_o[6], app_PIO_PIO_EP_EP_RX_req_addr_o[5], app_PIO_PIO_EP_EP_RX_req_addr_o[4], 
app_PIO_PIO_EP_EP_RX_req_addr_o[3], app_PIO_PIO_EP_EP_RX_req_addr_o[2], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBL0}),
    .ADDRBU({app_PIO_PIO_EP_EP_RX_wr_addr_o[8], app_PIO_PIO_EP_EP_RX_wr_addr_o[7], app_PIO_PIO_EP_EP_RX_wr_addr_o[6], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[5], app_PIO_PIO_EP_EP_RX_wr_addr_o[4], app_PIO_PIO_EP_EP_RX_wr_addr_o[3], app_PIO_PIO_EP_EP_RX_wr_addr_o[2], 
app_PIO_PIO_EP_EP_RX_wr_addr_o[1], app_PIO_PIO_EP_EP_RX_wr_addr_o[0], GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU4, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_ADDRBU0}),
    .WEAU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEAL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000, 
app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000, 
app_PIO_PIO_EP_EP_MEM__and0000, app_PIO_PIO_EP_EP_MEM__and0000}),
    .DOA({app_PIO_PIO_EP_EP_MEM_rd_data0_o[31], app_PIO_PIO_EP_EP_MEM_rd_data0_o[30], app_PIO_PIO_EP_EP_MEM_rd_data0_o[29], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[28], app_PIO_PIO_EP_EP_MEM_rd_data0_o[27], app_PIO_PIO_EP_EP_MEM_rd_data0_o[26], app_PIO_PIO_EP_EP_MEM_rd_data0_o[25]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[24], app_PIO_PIO_EP_EP_MEM_rd_data0_o[23], app_PIO_PIO_EP_EP_MEM_rd_data0_o[22], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[21], app_PIO_PIO_EP_EP_MEM_rd_data0_o[20], app_PIO_PIO_EP_EP_MEM_rd_data0_o[19], app_PIO_PIO_EP_EP_MEM_rd_data0_o[18]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[17], app_PIO_PIO_EP_EP_MEM_rd_data0_o[16], app_PIO_PIO_EP_EP_MEM_rd_data0_o[15], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[14], app_PIO_PIO_EP_EP_MEM_rd_data0_o[13], app_PIO_PIO_EP_EP_MEM_rd_data0_o[12], app_PIO_PIO_EP_EP_MEM_rd_data0_o[11]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[10], app_PIO_PIO_EP_EP_MEM_rd_data0_o[9], app_PIO_PIO_EP_EP_MEM_rd_data0_o[8], app_PIO_PIO_EP_EP_MEM_rd_data0_o[7]
, app_PIO_PIO_EP_EP_MEM_rd_data0_o[6], app_PIO_PIO_EP_EP_MEM_rd_data0_o[5], app_PIO_PIO_EP_EP_MEM_rd_data0_o[4], app_PIO_PIO_EP_EP_MEM_rd_data0_o[3], 
app_PIO_PIO_EP_EP_MEM_rd_data0_o[2], app_PIO_PIO_EP_EP_MEM_rd_data0_o[1], app_PIO_PIO_EP_EP_MEM_rd_data0_o[0]}),
    .DOPA({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPA0}),
    .DOB({app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[31], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[30], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[29], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[28], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[27], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[26], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[25], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[24], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[23], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[22], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[21], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[20], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[19], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[18], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[17], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[16], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[15], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[14], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[13], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[12], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[11], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[10], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[9], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[8], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[7], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[6], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[5], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[4], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[3], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[2], 
app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[1], app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[0]}),
    .DOPB({app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB3, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB2, app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB1, 
app_PIO_PIO_EP_EP_MEM_EP_MEM_ep_io_mem_DOPB0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKALINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INTNOT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAUINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INTNOT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBLINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBUINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKALINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X3Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(trn_clk_c),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INTNOT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INTNOT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata[0]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata[0]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0__ram_tdp2_inst_DOPB0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKALINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INTNOT)
  );
  X_INV #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAUINV (
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INTNOT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBLINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBUINV (
    .I(trn_clk_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKALINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENALINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT)
  );
  X_RAMB36_EXP #(
    .DOA_REG ( 0 ),
    .DOB_REG ( 1 ),
    .READ_WIDTH_A ( 36 ),
    .READ_WIDTH_B ( 36 ),
    .WRITE_WIDTH_A ( 36 ),
    .WRITE_WIDTH_B ( 36 ),
    .WRITE_MODE_A ( "READ_FIRST" ),
    .WRITE_MODE_B ( "READ_FIRST" ),
    .RAM_EXTENSION_A ( "NONE" ),
    .RAM_EXTENSION_B ( "NONE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT_A ( 36'h000000000 ),
    .INIT_B ( 36'h000000000 ),
    .SRVAL_A ( 36'h000000000 ),
    .SRVAL_B ( 36'h000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X3Y10" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst (
    .ENAU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen),
    .ENAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENAL_INT),
    .ENBU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren),
    .ENBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ENBL_INT),
    .SSRAU(GLOBAL_LOGIC0),
    .SSRAL(GLOBAL_LOGIC0),
    .SSRBU(GLOBAL_LOGIC0),
    .SSRBL(GLOBAL_LOGIC0),
    .CLKAU(ep_BU2_U0_pcie_ep0_core_clk),
    .CLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKAL_INT),
    .CLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBU_INT),
    .CLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CLKBL_INT),
    .REGCLKAU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAU_INTNOT),
    .REGCLKAL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKAL_INTNOT),
    .REGCLKBU(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBU_INT),
    .REGCLKBL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_REGCLKBL_INT),
    .REGCEAU(GLOBAL_LOGIC1),
    .REGCEAL(GLOBAL_LOGIC1),
    .REGCEBU(GLOBAL_LOGIC1),
    .REGCEBL(GLOBAL_LOGIC1),
    .CASCADEINLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATA),
    .CASCADEINLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINLATB),
    .CASCADEINREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGA),
    .CASCADEINREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEINREGB),
    .CASCADEOUTLATA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATA),
    .CASCADEOUTLATB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTLATB),
    .CASCADEOUTREGA(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGA),
    .CASCADEOUTREGB(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_CASCADEOUTREGB),
    .DIA({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata[0]}),
    .DIPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPA0}),
    .DIB({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, 
GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DIPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DIPB0}),
    .ADDRAL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAL0}),
    .ADDRAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRAU0}),
    .ADDRBL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBL0}),
    .ADDRBU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_ADDRBU0}),
    .WEAU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEAL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen}),
    .WEBU({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .WEBL({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .DOA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA31, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA30, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA29, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA28, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA27, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA26, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA25, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA24, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA23, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA22, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA21, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA20, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA19, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA18, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA17, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA16, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA15, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA14, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA13, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA12, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA11, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA10, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA9, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA8, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOA0}),
    .DOPA({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPA0}),
    .DOB({ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[29]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata[0]}),
    .DOPB({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0__ram_tdp2_inst_DOPB0})
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y9" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKLINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y9" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKLINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y9" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKLINV (
    .I(ep_BU2_U0_pcie_ep0_core_clk),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y9" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENL_INT)
  );
  X_BUF #(
    .LOC ( "RAMB36_X3Y9" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENLINV (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENL_INT)
  );
  X_RAMB36SDP_EXP #(
    .DO_REG ( 1 ),
    .EN_ECC_WRITE ( "FALSE" ),
    .EN_ECC_READ ( "FALSE" ),
    .EN_ECC_SCRUB ( "FALSE" ),
    .SIM_COLLISION_CHECK ( "ALL" ),
    .INIT ( 72'h000000000000000000 ),
    .SRVAL ( 72'h000000000000000000 ),
    .INIT_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_10 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_11 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_12 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_13 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_14 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_15 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_16 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_17 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_18 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_19 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_1F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_20 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_21 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_22 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_23 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_24 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_25 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_26 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_27 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_28 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_29 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_2F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_30 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_31 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_32 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_33 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_34 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_35 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_36 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_37 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_38 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_39 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_3F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_40 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_41 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_42 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_43 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_44 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_45 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_46 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_47 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_48 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_49 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_4F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_50 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_51 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_52 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_53 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_54 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_55 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_56 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_57 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_58 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_59 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_5F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_60 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_61 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_62 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_63 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_64 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_65 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_66 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_67 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_68 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_69 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_6F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_70 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_71 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_72 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_73 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_74 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_75 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_76 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_77 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_78 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_79 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INIT_7F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_00 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_01 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_02 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_03 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_04 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_05 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_06 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_07 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_08 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_09 ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0A ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0B ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0C ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0D ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0E ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .INITP_0F ( 256'h0000000000000000000000000000000000000000000000000000000000000000 ),
    .LOC ( "RAMB36_X3Y9" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst (
    .RDENU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren),
    .RDENL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDENL_INT),
    .WRENU(ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen),
    .WRENL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRENL_INT),
    .SSRU(GLOBAL_LOGIC0),
    .SSRL(GLOBAL_LOGIC0),
    .RDCLKU(ep_BU2_U0_pcie_ep0_core_clk),
    .RDCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDCLKL_INT),
    .WRCLKU(ep_BU2_U0_pcie_ep0_core_clk),
    .WRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRCLKL_INT),
    .RDRCLKU(ep_BU2_U0_pcie_ep0_core_clk),
    .RDRCLKL(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDRCLKL_INT),
    .REGCEU(GLOBAL_LOGIC1),
    .REGCEL(GLOBAL_LOGIC1),
    .SBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_SBITERR),
    .DBITERR(ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DBITERR),
    .DI({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata[0]}),
    .DIP({GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0, GLOBAL_LOGIC0}),
    .RDADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL0}),
    .RDADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU0}),
    .WRADDRL({GLOBAL_LOGIC1, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[7], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[4], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[0], ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL0}),
    .WRADDRU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[8], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[6]
, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[5], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[2], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd[0], 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU0}),
    .WEU({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen}),
    .WEL({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen, ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen}),
    .DO({ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[63], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[62], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[61], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[60], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[59], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[58], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[57], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[56], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[55], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[54], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[53], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[52], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[51], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[50], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[49], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[48], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[47], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[46], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[45], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[44], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[43], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[42], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[41], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[40], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[39], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[38], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[37], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[36], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[35], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[34], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[33], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[32], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[31], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[30], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[29], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[28], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[27], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[26], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[25], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[24], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[23], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[22], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[21], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[20], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[19], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[18], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[17], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[16], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[15], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[14], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[13], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[12], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[10], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[9], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[8], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[7], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[6], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[5], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[4], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[3], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[1], ep_BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata[0]}),
    .DOP({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP0}),
    .ECCPARITY({ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY7, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY6, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY5, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY4, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY3, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY2, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY1, 
ep_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY0})
  );
  X_FF #(
    .LOC ( "SLICE_X4Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_7_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_7_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X4Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_7_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_7_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_7_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_7_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X4Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_6_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X4Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_6_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_6_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_6_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_6_),
    .CE(GLOBAL_LOGIC0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X4Y65" ),
    .INIT ( 64'h000000CC000000CC ))
  app_PIO_PIO_EP_EP_MEM__and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_MEM_write_en_29563),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X5Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_write_en (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_write_en_mux0000),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_29563),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X5Y65" ),
    .INIT ( 64'h3222322232223222 ))
  app_PIO_PIO_EP_EP_MEM_write_en_mux00001 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR1(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205),
    .ADR3(app_PIO_PIO_EP_EP_MEM_write_en_29563),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_en_o_27207),
    .ADR0(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_27206),
    .O(app_PIO_PIO_EP_EP_MEM_write_en_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X5Y67" ),
    .INIT ( 64'h0A0A0A0A00000000 ))
  app_PIO_PIO_EP_EP_MEM__and00021 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR0(app_PIO_PIO_EP_EP_MEM_write_en_29563),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__and0002)
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[7]),
    .O(trn_rd_c[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 64'hF0F0F0F0FF00FD20 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_7_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_7_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_7_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[6]),
    .O(trn_rd_c[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 64'hF0FFF0FDF000F020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_6_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_6_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[5]),
    .O(trn_rd_c[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 64'hDDDC888CDDDD8888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_5_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_5_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[4]),
    .O(trn_rd_c[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y61" ),
    .INIT ( 64'hDDDC888CDDDD8888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_4_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_4_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[4])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[8]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y63" ),
    .INIT ( 64'hF0FFF0AAF000F0AA ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_8_1 (
    .ADR1(VCC),
    .ADR0(trn_rd_c[40]),
    .ADR5(trn_rd_c[8]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[8]),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR3(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[7]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y63" ),
    .INIT ( 64'hFC30FF33FC30CC00 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_7_1 (
    .ADR0(VCC),
    .ADR5(trn_rd_c[39]),
    .ADR2(trn_rd_c[7]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR1(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[6]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y63" ),
    .INIT ( 64'hEE22FC30EE22FC30 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_6_1 (
    .ADR5(VCC),
    .ADR2(trn_rd_c[38]),
    .ADR0(trn_rd_c[6]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR1(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[7]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 64'hFEEEFAAAFCCCF000 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_7_1 (
    .ADR1(trn_rd_c[41]),
    .ADR0(trn_rd_c[9]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N17),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[7]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N111),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[6]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 64'hFEEEFCCCFAAAF000 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_6_1 (
    .ADR0(trn_rd_c[40]),
    .ADR1(trn_rd_c[8]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N17),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[6]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N111),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[5]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 64'hFFECECECFFA0A0A0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_5_1 (
    .ADR0(trn_rd_c[39]),
    .ADR1(trn_rd_c[7]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N17),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N111),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[7]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y64" ),
    .INIT ( 64'hFEEEFAAAFCCCF000 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_7_1 (
    .ADR0(trn_rd_c[39]),
    .ADR1(trn_rd_c[7]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR2(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[7])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y65" ),
    .INIT ( 64'h00AA00AA00AA00AA ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_Out11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205),
    .ADR0(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_27206),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001)
  );
  X_FF #(
    .LOC ( "SLICE_X6Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_en_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_en_o_mux0000),
    .O(app_PIO_PIO_EP_EP_RX_wr_en_o_27207),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y65" ),
    .INIT ( 64'hECECA0A0A0A0A0A0 ))
  app_PIO_PIO_EP_EP_RX_wr_en_o_mux00001 (
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_wr_en_o_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y65" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_Out01 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205),
    .ADR5(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_27206),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000)
  );
  X_FF #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_15 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[15]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 64'hCCCCFF00F0F0AAAA ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_15_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[15]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[15]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[15]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[15]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[15])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_14 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[14]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 64'hF0F0CCCCFF00AAAA ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_14_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[14]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[14]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[14]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[14]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[14])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_13 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[13]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 64'hFA50FA50DDDD8888 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_13_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[13]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[13]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[13]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[13]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[13])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_0 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[0]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y66" ),
    .INIT ( 64'hEF4FE545EA4AE040 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_5 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[0]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[0]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[0]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[0]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[0])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_19 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[19]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 64'hD8D8D8D8FFAA5500 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_19_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[19]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[19]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[19]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[19]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[19])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_18 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[18]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 64'hFA0AFA0ACFCFC0C0 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_18_1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[18]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[18]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[18]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[18]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[18])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_17 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[17]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 64'hFF55AA00D8D8D8D8 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_17_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[17]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[17]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[17]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[17]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[17])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_16 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[16]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y67" ),
    .INIT ( 64'hF5F5A0A0DD88DD88 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_16_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[16]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[16]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[16]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[16]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[16])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_23 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[23]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 64'hF0F0CCCCFF00AAAA ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_23_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[23]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[23]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[23]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[23]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[23])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_22 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[22]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 64'hF0F0CCCCFF00AAAA ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_22_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[22]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[22]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[22]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[22]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[22])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_21 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[21]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 64'hEFE5EAE04F454A40 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_21_1 (
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[21]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[21]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[21]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[21]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[21])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_20 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[20]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y68" ),
    .INIT ( 64'hEEFA44FAEE504450 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_20_1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[20]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[20]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[20]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[20]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[20])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_31 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[31]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 64'hCFC0CFC0FAFA0A0A ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_31_1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[31]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[31]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[31]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[31]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[31])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_30 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[30]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 64'hFAFCFA0C0AFC0A0C ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_30_1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[30]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[30]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[30]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[30]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[30])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_29 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[29]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 64'hCCCCAAAAFF00F0F0 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_29_1 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[29]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[29]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[29]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[29]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[29])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_28 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[28]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y69" ),
    .INIT ( 64'hFFAAD8D85500D8D8 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_28_1 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[28]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[28]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[28]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[28]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[28])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_26 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[2]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y70" ),
    .INIT ( 64'hBBBB8888BBBB8888 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_2_1 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[26]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_25 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[1]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y70" ),
    .INIT ( 64'hFFAA00AAFFAA00AA ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_1_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[25]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X6Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_24 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[0]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y70" ),
    .INIT ( 64'hF0AAF0AAF0AAF0AA ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_0_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[24]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y72" ),
    .INIT ( 64'hFF00000000000000 ))
  app_PIO_PIO_EP_EP_MEM__and00031 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_MEM_write_en_29563),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__and0003)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y73" ),
    .INIT ( 64'hAAAA0000AAAA0000 ))
  app_PIO_PIO_EP_EP_MEM_rd_data_o_mux0000_0_111 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data3_en)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y74" ),
    .INIT ( 64'hF000F000F000F000 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0003)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X6Y77" ),
    .INIT ( 64'h0F000F000F000F00 ))
  app_PIO_PIO_EP_EP_MEM_rd_data_o_mux0000_0_41 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data1_en)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y64" ),
    .INIT ( 64'h0FFF0F5F0FAF0FFF ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_21 (
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_N10)
  );
  X_FF #(
    .LOC ( "SLICE_X7Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[9]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y64" ),
    .INIT ( 64'hFFFFF888F888F888 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_9_1 (
    .ADR4(trn_rd_c[41]),
    .ADR0(trn_rd_c[9]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N20),
    .ADR2(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[8]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y64" ),
    .INIT ( 64'hFFEAFFC0EAEAC0C0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_8_1 (
    .ADR4(trn_rd_c[40]),
    .ADR1(trn_rd_c[8]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR5(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_23 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[7]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 64'hCCCCCCCCF0F0F0F0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_7_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[23]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[7])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_22 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[6]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 64'hFFCC3300FFCC3300 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_6_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[22]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[6])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_21 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[5]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 64'hAACCAACCAACCAACC ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_5_1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[21]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[5])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_20 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[4]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y65" ),
    .INIT ( 64'hFFAAFFAA00AA00AA ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_4_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[20]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[4])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[4]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 64'hFFECECECFFA0A0A0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_4_1 (
    .ADR4(trn_rd_c[38]),
    .ADR2(trn_rd_c[6]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N17),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[4]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N111),
    .ADR3(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[4])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[6]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 64'hFFFFF888F888F888 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_6_1 (
    .ADR1(trn_rd_c[38]),
    .ADR2(trn_rd_c[6]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N20),
    .ADR5(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[5]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 64'hFFECFFA0ECECA0A0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_5_1 (
    .ADR3(trn_rd_c[37]),
    .ADR4(trn_rd_c[5]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N20),
    .ADR0(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[4]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y66" ),
    .INIT ( 64'hFFF8FF88F8F88888 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_4_1 (
    .ADR3(trn_rd_c[36]),
    .ADR4(trn_rd_c[4]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR0(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[4])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_19 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[3]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 64'hFFFFCCCC33330000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_3_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[19]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[3])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_18 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[2]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 64'hBBBBBBBB88888888 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_2_1 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[18]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[2])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_17 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[1]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 64'hF0FFF0FFF000F000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[17]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[1])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_16 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[0]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y67" ),
    .INIT ( 64'hF0AAF0AAF0AAF0AA ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001_0_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[16]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[8]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0001[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y68" ),
    .INIT ( 64'h5500550055005500 ))
  app_PIO_PIO_EP_EP_MEM_rd_data_o_mux0000_0_21 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data2_en)
  );
  X_FF #(
    .LOC ( "SLICE_X7Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_27 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[3]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y68" ),
    .INIT ( 64'hEEEE4444EEEE4444 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_3_1 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_pre_wr_data[27]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_31 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[7]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 64'hCCFFCC00CCFFCC00 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_7_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[31]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[7]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_30 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[6]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 64'hCCCCFFFFCCCC0000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_6_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[30]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[6]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_29 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[5]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 64'hE2E2E2E2E2E2E2E2 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_5_1 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[29]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[5]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_28 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[4]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y69" ),
    .INIT ( 64'hCACACACACACACACA ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000_4_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[28]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[4]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0000[4])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_27 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[27]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 64'hFF00F0F0CCCCAAAA ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_27_1 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[27]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[27]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[27]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[27]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[27])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_26 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[26]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 64'hFCFC0C0CAFA0AFA0 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_26_1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[26]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[26]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[26]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[26]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[26])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_25 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[25]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 64'hFADD50DDFA885088 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_25_1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[25]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[25]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[25]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[25]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[25])
  );
  X_FF #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_24 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[24]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y70" ),
    .INIT ( 64'hEFEAE5E04F4A4540 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_24_1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[24]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[24]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[24]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[24]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[24])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y72" ),
    .INIT ( 64'h00FF000000000000 ))
  app_PIO_PIO_EP_EP_MEM__and00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_MEM_write_en_29563),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .O(app_PIO_PIO_EP_EP_MEM__and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X7Y75" ),
    .INIT ( 64'h0F000F000F000F00 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_31 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0001)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_51_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_51_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_50_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_50_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_49_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_49_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_48_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_48_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_7_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_7_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_6_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_5_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_4_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_49_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_49_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_49_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_49_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_49_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_49_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_48_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_48_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_48_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_48_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_48_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_48_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_51_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_51_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_51_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_51_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_51_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_51_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_50_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_50_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_50_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_50_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_50_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_50_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_39_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_39_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_38_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_38_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_37_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_37_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_36_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_36_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_67 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_67_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_67_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_67_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_67_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_67_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_67_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_66 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_66_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_66_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_66_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_66_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_66_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_66_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_65 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_65_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_65_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_65_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_65_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_65_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_65_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_64 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_64_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_64_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_64_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_64_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_64_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_64_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_39_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_39_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_39_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_39_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_39_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_39_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_38_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_38_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_38_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_38_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_38_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_38_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_37_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_37_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_37_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_37_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_37_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_37_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_36_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_36_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_36_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_36_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_36_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_36_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_1_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_1_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_1_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_1_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_1_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_0_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_0_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_0_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_0_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_0_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_43_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_43_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_43_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_43_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_43_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_43_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_42_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_42_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y60" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_42_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_42_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_42_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_42_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_5_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_5_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_5_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_5_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_5_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_4_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_4_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_4_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_4_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_4_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_3_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_3_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_3_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_3_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_3_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_2_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X8Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_2_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_2_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_2_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_2_),
    .CE(GLOBAL_LOGIC0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y62" ),
    .INIT ( 64'h0000000000AA0000 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_21 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_N17)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y62" ),
    .INIT ( 64'h2020202040404040 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_31 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_N20)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y62" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[8]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y62" ),
    .INIT ( 64'hFFECFFA0ECECA0A0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_8_1 (
    .ADR1(trn_rd_c[42]),
    .ADR2(trn_rd_c[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N17),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[8]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N111),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_15 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[7]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 64'hF0FFF000F0FFF000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[15]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[7])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_14 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[6]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 64'hFFFF00FFFF000000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[14]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[6])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_13 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[5]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 64'hFFCCFFCC33003300 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_5_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[13]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[5])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_12 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[4]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y63" ),
    .INIT ( 64'hFF33FF33CC00CC00 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_4_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[4])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[11]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y64" ),
    .INIT ( 64'hBE14FF00FF00FF00 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_11_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[11])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y64" ),
    .INIT ( 64'h0033003300330033 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_41 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y64" ),
    .INIT ( 64'hFFFFEEEEFFFFEEEE ))
  app_PIO_PIO_EP_EP_MEM_wr_busy_o1 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_en_o_27207),
    .ADR4(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205),
    .ADR0(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_27206),
    .O(app_PIO_PIO_EP_wr_busy)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y65" ),
    .INIT ( 64'hAAAAFF00CCCCF0F0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9_34_SW0 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data1_o[17]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data2_o[17]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[17]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[17]),
    .O(app_PIO_N78)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[9]),
    .O(trn_td_c[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y65" ),
    .INIT ( 64'hBA108800AA008800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_9_34 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[9]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR5(app_PIO_N78),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[9])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y65" ),
    .INIT ( 64'hDD88FAFADD885050 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8_34_SW0 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[16]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[16]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[16]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data3_o[16]),
    .O(app_PIO_N80)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[8]),
    .O(trn_td_c[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y65" ),
    .INIT ( 64'hCCC0CCC000A00000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_8_34 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR1(trn_td_c[8]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR4(app_PIO_N80),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[3]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 64'hFEFAFCF0EEAACC00 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_3_1 (
    .ADR2(trn_rd_c[37]),
    .ADR4(trn_rd_c[5]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N17),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N111),
    .ADR5(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[2]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 64'hFEFAFCF0EEAACC00 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_2_1 (
    .ADR2(trn_rd_c[36]),
    .ADR4(trn_rd_c[4]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N17),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N111),
    .ADR5(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[1]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 64'hFFF8FF88F8F88888 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_1_1 (
    .ADR1(trn_rd_c[35]),
    .ADR2(trn_rd_c[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N17),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N111),
    .ADR0(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[3]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y66" ),
    .INIT ( 64'hFEEEFCCCFAAAF000 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_3_1 (
    .ADR1(trn_rd_c[35]),
    .ADR4(trn_rd_c[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N20),
    .ADR3(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_3 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[3]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 64'hFFF00F00ACACACAC ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_3_1 (
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[3]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[3]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[3]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[3]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[3])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_2 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[2]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 64'hCCCCAAAAFF00F0F0 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_2_1 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[2]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[2]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[2]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[2]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[2])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_1 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[1]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 64'hD8FFD855D8AAD800 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_1_1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[1]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[1]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[1]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[1])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_12 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[12]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y67" ),
    .INIT ( 64'hFCFAFC0A0CFA0C0A ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_12_1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[12]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[12]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[12]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[12])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_11 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[11]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 64'hCCAACCAAFFF000F0 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_11_1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[11]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[11]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[11])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_10 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[10]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 64'hFFB8CCB833B800B8 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_10_1 (
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[10]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[10]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[10]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[10]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[10])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_9 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[9]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 64'hE2FFE2CCE233E200 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_9_1 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[9]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[9]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[9])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_8 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[8]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y68" ),
    .INIT ( 64'hBB88BB88FCFC3030 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_8_1 (
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[8]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[8]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[8]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[8]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y69" ),
    .INIT ( 64'hFDB97531ECA86420 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5_34_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data1_o[29]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[29]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[29]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[29]),
    .O(app_PIO_N86)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[5]),
    .O(trn_td_c[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y69" ),
    .INIT ( 64'hFA00FA0008080000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_5_34 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[5]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR1(app_PIO_N86),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y69" ),
    .INIT ( 64'hFFE4AAE455E400E4 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4_34_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[28]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[28]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[28]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[28]),
    .O(app_PIO_N88)
  );
  X_FF #(
    .LOC ( "SLICE_X8Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[4]),
    .O(trn_td_c[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y69" ),
    .INIT ( 64'hBA10AA0088008800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_4_34 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[4]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR4(app_PIO_N88),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[4])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_7 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[7]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 64'hFF55AA00E4E4E4E4 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_7_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[7]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[7]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[7]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[7]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[7])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_6 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[6]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 64'hFA50EEEEFA504444 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_6_1 (
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[6]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[6]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[6]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[6]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[6])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_5 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[5]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 64'hAAAACCCCF0F0FF00 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_5_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[5]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[5]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[5]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[5]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[5])
  );
  X_FF #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_pre_wr_data_4 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0000),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[4]),
    .O(app_PIO_PIO_EP_EP_MEM_pre_wr_data[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y70" ),
    .INIT ( 64'hAAF0AAF0FFCC00CC ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_4_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data2[4]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data1[4]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data0[4]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data3[4]),
    .O(app_PIO_PIO_EP_EP_MEM_w_pre_wr_data[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X8Y71" ),
    .INIT ( 64'hFFF0AACC00F0AACC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_95_SW0 (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[25]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[25]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data0_o[25]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[25]),
    .O(app_PIO_N108)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[19]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y54" ),
    .INIT ( 64'hFEEEFCCCFAAAF000 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_19_1 (
    .ADR5(trn_rd_c[51]),
    .ADR4(trn_rd_c[19]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N20),
    .ADR2(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[19])
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[51]),
    .O(trn_rd_c[51]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 64'hAFAFAFABA0A0A0A8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_51_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_51_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_51_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[51])
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[50]),
    .O(trn_rd_c[50]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 64'hFAFAFAFE0A0A0A02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_50_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_50_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_50_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[50])
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[49]),
    .O(trn_rd_c[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 64'hFFFFABAA0000A8AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_49_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_49_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_49_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[49])
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[48]),
    .O(trn_rd_c[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y55" ),
    .INIT ( 64'hAAAAFEFFAAAA0200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_48_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_48_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_48_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[48])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_67 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_67_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_67_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_66 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_66_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_66_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_65 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_65_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_65_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_64 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_64_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_64_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X9Y58" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N763),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N764),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6__7138),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X9Y58" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_0_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N757),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N758),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_0__7160),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y58" ),
    .INIT ( 64'h1000000010000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6__F (
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_67_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_64_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_66_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_65_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N763)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6__7138),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y58" ),
    .INIT ( 64'h000000CC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6__G (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_66_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_65_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_64_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_67_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N764)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y58" ),
    .INIT ( 64'h00C0000000030000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_0__F (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_67_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_65_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_66_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_64_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N757)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_0__7160),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y58" ),
    .INIT ( 64'h2001200120012001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_0__G (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_67_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_64_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_66_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_65_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N758)
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[39]),
    .O(trn_rd_c[39]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 64'hF5F5F4F5A0A0B0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_39_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_39_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_39_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[39])
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[38]),
    .O(trn_rd_c[38]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 64'hFF55FF45AA00BA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_38_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_38_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_38_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[38])
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[37]),
    .O(trn_rd_c[37]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 64'hAAAAAAAAFFFB0008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_37_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_37_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_37_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[37])
  );
  X_SFF #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[36]),
    .O(trn_rd_c[36]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y59" ),
    .INIT ( 64'hFFFF00FDFF020000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_36_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_36_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_36_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[36])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[10]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y63" ),
    .INIT ( 64'hFFEAFFC0EAEAC0C0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_10_1 (
    .ADR5(trn_rd_c[42]),
    .ADR1(trn_rd_c[10]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N23),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[10]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR4(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y63" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[10]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y63" ),
    .INIT ( 64'hACAFACA0ACAFACA0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_1 (
    .ADR5(VCC),
    .ADR4(trn_rd_c[42]),
    .ADR1(trn_rd_c[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR2(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[10])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y63" ),
    .INIT ( 64'h0000000033333333 ))
  app_PIO_PIO_EP_EP_MEM_rd_data_o_mux0000_0_31 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .O(app_PIO_PIO_EP_EP_MEM_rd_data0_en)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_27206),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y64" ),
    .INIT ( 64'h0A0A0A0A5A5A5A5A ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_9_11 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_N7)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[9]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y64" ),
    .INIT ( 64'hF666F000F000F000 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_9_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N7),
    .ADR2(app_PIO_PIO_EP_EP_RX_N111),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[9])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y64" ),
    .INIT ( 64'hFFFF0F0FAFAFFFFF ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_11 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_N111)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[10]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y64" ),
    .INIT ( 64'hFF000000FF808080 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_10_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N7),
    .ADR4(app_PIO_PIO_EP_EP_RX_N111),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[10])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y65" ),
    .INIT ( 64'h0000FFFF00000000 ))
  app_PIO_PIO_EP_EP_MEM_w_pre_wr_data_0_21 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_addr_o[9]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_addr_o[10]),
    .O(app_PIO_PIO_EP_EP_MEM__cmp_eq0002)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_In),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y65" ),
    .INIT ( 64'h5555555555005500 ))
  app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_In1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_27205),
    .ADR0(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd1_27206),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_en_o_27207),
    .O(app_PIO_PIO_EP_EP_MEM_wr_mem_state_FSM_FFd2_In)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y66" ),
    .INIT ( 64'hF3C0F3C0BBBB8888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_34_SW0 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data1_o[31]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[31]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[31]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[31]),
    .O(app_PIO_N82)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[7]),
    .O(trn_td_c[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y66" ),
    .INIT ( 64'hFFCC200000002000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_34 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(trn_td_c[7]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR2(app_PIO_N82),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[7])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y66" ),
    .INIT ( 64'hB8FFB833B8CCB800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6_34_SW0 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[30]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[30]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[30]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[30]),
    .O(app_PIO_N84)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[6]),
    .O(trn_td_c[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y66" ),
    .INIT ( 64'hA08CA080A080A080 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_6_34 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(trn_td_c[6]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR4(app_PIO_N84),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[6])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y67" ),
    .INIT ( 64'hCACACACAFFF00F00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11_34_SW0 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[19]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[19]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[19]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data3_o[19]),
    .O(app_PIO_N100)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[11]),
    .O(trn_td_c[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y67" ),
    .INIT ( 64'hEE00EE0020200000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_11_34 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[11]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR2(app_PIO_N100),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[11])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y67" ),
    .INIT ( 64'hFFB833B8CCB800B8 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10_34_SW0 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[18]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[18]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[18]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[18]),
    .O(app_PIO_N102)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[10]),
    .O(trn_td_c[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y67" ),
    .INIT ( 64'h88D8888888008800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_10_34 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR1(trn_td_c[10]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR4(app_PIO_N102),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_11 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[3]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 64'hAAFFAA00AAFFAA00 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_3_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[11]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[19]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[3])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_10 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[2]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 64'hAAFFAAFFAA00AA00 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_2_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[10]),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[2])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_9 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[1]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 64'hCCCCCCCCFF00FF00 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_1_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[9]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[1])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_8 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[0]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y68" ),
    .INIT ( 64'hEEEE2222EEEE2222 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002_0_1 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[8]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0002[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y69" ),
    .INIT ( 64'hF7B3E6A2D591C480 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15_34_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data1_o[23]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[23]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[23]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[23]),
    .O(app_PIO_N92)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[15]),
    .O(trn_td_c[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y69" ),
    .INIT ( 64'hFA00FA0008080000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_15_34 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[15]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR1(app_PIO_N92),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[15])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y69" ),
    .INIT ( 64'hEEF322F3EEC022C0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14_34_SW0 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[22]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[22]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[22]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[22]),
    .O(app_PIO_N94)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[14]),
    .O(trn_td_c[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y69" ),
    .INIT ( 64'hAA00EA40AA000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_14_34 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[14]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR1(app_PIO_N94),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[14])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_7 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[7]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 64'hFFFFF0F00F0F0000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_pre_wr_data[7]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[7])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_6 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[6]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 64'hFF0FFF0FF000F000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[6]),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[6])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_5 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[5]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 64'hFFFFFF000000FF00 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_pre_wr_data[5]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[5])
  );
  X_FF #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_4 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[4]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y70" ),
    .INIT ( 64'hEEEE2222EEEE2222 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_4_1 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_pre_wr_data[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[4])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X9Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_38 (
    .IA(app_PIO_N170),
    .IB(app_PIO_N171),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[17]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y71" ),
    .INIT ( 64'hFFFFFFFFC0008080 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_38_F (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data1_o[9]),
    .ADR5(app_PIO_N38_0),
    .O(app_PIO_N170)
  );
  X_FF #(
    .LOC ( "SLICE_X9Y71" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[17]),
    .O(trn_td_c[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y71" ),
    .INIT ( 64'hFFFFFFFFA0008080 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_38_G (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[9]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data2_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_N38_0),
    .O(app_PIO_N171)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X9Y71" ),
    .INIT ( 64'hAFCFAFC0A0CFA0C0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_93_SW0 (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[24]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[24]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[24]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[24]),
    .O(app_PIO_N106)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_3_rstpot_7446),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 64'hFF00FF00FF00DD22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_3_rstpot (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_3_rstpot_7446)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_2_rstpot_7452),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 64'hFD02FD02FD02FD02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_2_rstpot (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_2_rstpot_7452)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_1_rstpot_7451),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 64'hAA55AA55FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_1_rstpot (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_1_rstpot_7451)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_0_rstpot_7449),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y51" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_0_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1_0_rstpot_7449)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_3_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_2_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_1_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_0_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[22]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 64'hFEFAEEAAFCF0CC00 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_22_1 (
    .ADR0(trn_rd_c[54]),
    .ADR4(trn_rd_c[22]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[22]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR3(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[22])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[21]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 64'hFFEAFFC0EAEAC0C0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_21_1 (
    .ADR0(trn_rd_c[53]),
    .ADR1(trn_rd_c[21]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N23),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[21]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR3(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[21])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[20]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 64'hFFFFECA0ECA0ECA0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_20_1 (
    .ADR0(trn_rd_c[52]),
    .ADR5(trn_rd_c[20]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[20]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR1(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[20])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[23]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y54" ),
    .INIT ( 64'hFFFFECA0ECA0ECA0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_23_1 (
    .ADR2(trn_rd_c[55]),
    .ADR5(trn_rd_c[23]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[23]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR1(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[23])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y55" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[18]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y55" ),
    .INIT ( 64'hFEFAEEAAFCF0CC00 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_18_1 (
    .ADR1(trn_rd_c[50]),
    .ADR4(trn_rd_c[18]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N23),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[18]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR5(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[18])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y55" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[17]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y55" ),
    .INIT ( 64'hFFEAEAEAFFC0C0C0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_17_1 (
    .ADR4(trn_rd_c[49]),
    .ADR1(trn_rd_c[17]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N23),
    .ADR0(app_PIO_PIO_EP_EP_RX_wr_data_o[17]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR5(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[17])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y55" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[16]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y55" ),
    .INIT ( 64'hFFFFEAC0EAC0EAC0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_16_1 (
    .ADR2(trn_rd_c[48]),
    .ADR5(trn_rd_c[16]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[16]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR0(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[16])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_43_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_43_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_42_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_42_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_41_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_41_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_40_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_40_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X10Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[0]),
    .O(trn_rd_c[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y60" ),
    .INIT ( 64'hCCCCFFFDCCCC0008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_0_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_0_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X10Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[1]),
    .O(trn_rd_c[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y60" ),
    .INIT ( 64'hAAAAAAAAFFFB0008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_1_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_1_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y61" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[3]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y61" ),
    .INIT ( 64'hFF00FF00AAAAAAAA ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_3_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N4),
    .ADR0(trn_rd_c[3]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[3])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y61" ),
    .INIT ( 64'hFFFFFFFFF3FF33FF ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_0_11 (
    .ADR0(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_26696),
    .ADR5(app_PIO_PIO_EP_EP_RX_N19),
    .ADR4(trn_rd_c[61]),
    .ADR2(trn_rd_c[57]),
    .ADR1(trn_rd_c[62]),
    .O(app_PIO_PIO_EP_EP_RX_N4)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y64" ),
    .INIT ( 64'hDDDDFFFFDDDDFFFF ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_10_11 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_N3)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[9]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y64" ),
    .INIT ( 64'hFF00FF00CCCCF0F0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_9_1 (
    .ADR0(VCC),
    .ADR2(trn_rd_c[41]),
    .ADR1(trn_rd_c[9]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[9]),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR5(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[2]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y65" ),
    .INIT ( 64'hFF00FF00FFFF0000 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[2]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N4),
    .ADR4(trn_rd_c[2]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[1]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y65" ),
    .INIT ( 64'hFFAAFFAA55005500 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_1_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_be_o[1]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N4),
    .ADR3(trn_rd_c[1]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[0]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y65" ),
    .INIT ( 64'hDD88DD88DD88DD88 ))
  app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000_0_2 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N4),
    .ADR3(trn_rd_c[0]),
    .O(app_PIO_PIO_EP_EP_RX_wr_be_o_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[0]),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 64'hFFEAEAEAFFC0C0C0 ))
  app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000_0_1 (
    .ADR0(trn_rd_c[34]),
    .ADR2(trn_rd_c[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N17),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_addr_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N111),
    .ADR5(app_PIO_PIO_EP_EP_RX_N20),
    .O(app_PIO_PIO_EP_EP_RX_wr_addr_o_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[2]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 64'hFEFAFCF0EEAACC00 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_2_1 (
    .ADR4(trn_rd_c[34]),
    .ADR2(trn_rd_c[2]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[2]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N20),
    .ADR1(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[1]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 64'hFFFFF888F888F888 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_1_1 (
    .ADR4(trn_rd_c[33]),
    .ADR1(trn_rd_c[1]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[1]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N20),
    .ADR2(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[0]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y66" ),
    .INIT ( 64'hFEFAFCF0EEAACC00 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_0_1 (
    .ADR2(trn_rd_c[32]),
    .ADR4(trn_rd_c[0]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N20),
    .ADR3(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[0])
  );
  X_BUF   trn_td_c_18__trn_td_c_18__CMUX_Delay (
    .I(app_PIO_N36_pack_2),
    .O(app_PIO_N36)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X10Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_38_SW0 (
    .IA(ProtoComp702_D6LUT_O6),
    .IB(app_PIO_N137),
    .O(app_PIO_N36_pack_2),
    .SEL(trn_td_c[18])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X10Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_38 (
    .IA(app_PIO_N168),
    .IB(app_PIO_N169),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[18]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y69" ),
    .INIT ( 64'h0000000000000000 ))
  app_PIO_N136_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ProtoComp702_D6LUT_O6)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y69" ),
    .INIT ( 64'hC8C8C8C8C8C8C8C8 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_38_SW0_G (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N137)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y69" ),
    .INIT ( 64'hEFAAEAAAAAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_38_F (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[10]),
    .ADR0(app_PIO_N36),
    .O(app_PIO_N168)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[18]),
    .O(trn_td_c[18]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y69" ),
    .INIT ( 64'hFFFFFFFF8C008000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_18_38_G (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[10]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[10]),
    .ADR3(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_N36),
    .O(app_PIO_N169)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X10Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_38 (
    .IA(app_PIO_N172),
    .IB(app_PIO_N173),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[16]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y71" ),
    .INIT ( 64'hFEAAAAAABAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_38_F (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[8]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[8]),
    .ADR0(app_PIO_N40_0),
    .O(app_PIO_N172)
  );
  X_FF #(
    .LOC ( "SLICE_X10Y71" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[16]),
    .O(trn_td_c[16]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X10Y71" ),
    .INIT ( 64'hFAEAAAAABAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_38_G (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[8]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[8]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N9),
    .ADR0(app_PIO_N40_0),
    .O(app_PIO_N173)
  );
  X_SFF #(
    .LOC ( "SLICE_X11Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[43]),
    .O(trn_rd_c[43]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y60" ),
    .INIT ( 64'hFF0EF100FF0FF000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_43_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_43_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_43_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[43])
  );
  X_SFF #(
    .LOC ( "SLICE_X11Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[42]),
    .O(trn_rd_c[42]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y60" ),
    .INIT ( 64'hF0AAF0B8F0AAF0AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_42_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_42_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_42_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[42])
  );
  X_SFF #(
    .LOC ( "SLICE_X11Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[3]),
    .O(trn_rd_c[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y61" ),
    .INIT ( 64'hAAAAAAAAF0F0F0B8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_3_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_3_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X11Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[2]),
    .O(trn_rd_c[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y61" ),
    .INIT ( 64'hF0F0F0F0AAAAAAE2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_2_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_2_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X11Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[12]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y64" ),
    .INIT ( 64'hFF4F0040FFFF0000 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_12_1 (
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0_),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y65" ),
    .INIT ( 64'hF000F000F000F000 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In51 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .O(app_PIO_PIO_EP_EP_RX_N23)
  );
  X_FF #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_3 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[3]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 64'hFCFCFCFC30303030 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_3_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[3]),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[3])
  );
  X_FF #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_2 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[2]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 64'hCCCCFFFFCCCC0000 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_2_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_pre_wr_data[2]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[2])
  );
  X_FF #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_1 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[1]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 64'hCCF0CCF0CCF0CCF0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_1_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[1])
  );
  X_FF #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_0 (
    .CE(app_PIO_PIO_EP_EP_MEM_wr_mem_state_cmp_eq0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[0]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y66" ),
    .INIT ( 64'hFFF000F0FFF000F0 ))
  app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_be_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_pre_wr_data[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .O(app_PIO_PIO_EP_EP_MEM_post_wr_data_mux0003[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y67" ),
    .INIT ( 64'hFD75B931EC64A820 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13_34_SW0 (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[21]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[21]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[21]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[21]),
    .O(app_PIO_N96)
  );
  X_FF #(
    .LOC ( "SLICE_X11Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[13]),
    .O(trn_td_c[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y67" ),
    .INIT ( 64'hAA00E040AA00A000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_13_34 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[13]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR5(app_PIO_N96),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[13])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y67" ),
    .INIT ( 64'hBF8FB383BC8CB080 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12_34_SW0 (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[20]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[20]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[20]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data3_o[20]),
    .O(app_PIO_N98)
  );
  X_FF #(
    .LOC ( "SLICE_X11Y67" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[12]),
    .O(trn_td_c[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X11Y67" ),
    .INIT ( 64'hEE00EE0020200000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_12_34 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[12]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR4(app_PIO_N98),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_17_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_17_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_17_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_17_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_17_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_17_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_19_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_19_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_19_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_19_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_19_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_19_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_18_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_18_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_18_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_18_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_18_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_16_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_16_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_16_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_16_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_16_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_16_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_55_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_55_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_55_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_55_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_55_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_55_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_52_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_52_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_52_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_52_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_52_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_52_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_54_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_54_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_54_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_54_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_54_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_54_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_53_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_53_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_53_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_53_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_53_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_53_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_57_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_57_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_57_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_57_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_57_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_57_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_56_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_56_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_56_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_56_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_56_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_56_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_58_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_58_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_58_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_58_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_58_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_58_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_60_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_60_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_60_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_60_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_60_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_60_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_63_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_63_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_63_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_63_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_63_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_63_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_62_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_62_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y56" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_62_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_62_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_62_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_62_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[25]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y57" ),
    .INIT ( 64'hFFECFFA0ECECA0A0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_25_1 (
    .ADR2(trn_rd_c[57]),
    .ADR1(trn_rd_c[25]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[25]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR5(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[25])
  );
  X_FF #(
    .LOC ( "SLICE_X12Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[24]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X12Y57" ),
    .INIT ( 64'hFFFFEAC0EAC0EAC0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_24_1 (
    .ADR4(trn_rd_c[56]),
    .ADR1(trn_rd_c[24]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[24]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR0(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[24])
  );
  X_FF #(
    .LOC ( "SLICE_X12Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_35_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_35_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_34_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_34_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_33_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_33_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_32_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_32_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_35_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_35_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_35_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_35_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_35_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_35_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_34_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_34_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_34_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_34_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_34_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_34_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_33_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_33_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_33_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_33_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_33_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_33_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_32_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_32_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_32_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_32_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_32_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_32_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_11_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_11_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y60" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_11_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_11_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_11_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_11_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_41_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_41_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y60" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_41_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_41_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_41_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_41_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_40_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_40_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y60" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_40_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_40_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_40_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_40_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_10_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_10_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_10_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_10_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_10_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_10_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_9_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_9_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_9_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_9_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_9_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X12Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_8_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X12Y61" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_8_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_8_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_8_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_8_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X13Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_19_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_19_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X13Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_18_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X13Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_17_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_17_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X13Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_16_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_16_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[19]),
    .O(trn_rd_c[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 64'hFF33FF31CC00CE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_19_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_19_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_19_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[19])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[18]),
    .O(trn_rd_c[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 64'hF3F3F3F1C0C0C0E0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_18_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_18_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[18])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[17]),
    .O(trn_rd_c[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 64'hFFAB00A8FFAA00AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_17_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_17_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_17_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[17])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[16]),
    .O(trn_rd_c[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y53" ),
    .INIT ( 64'hFFFF00FDFF020000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_16_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_16_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_16_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[16])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[55]),
    .O(trn_rd_c[55]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 64'hCFCFCFCDC0C0C0C8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_55_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_55_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_55_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[55])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[54]),
    .O(trn_rd_c[54]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 64'hCACACACCCACACACA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_54_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_54_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_54_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[54])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[53]),
    .O(trn_rd_c[53]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 64'hFF00FFFDFF000200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_53_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_53_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_53_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[53])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[52]),
    .O(trn_rd_c[52]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y54" ),
    .INIT ( 64'hAAAAFE02AAAAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_52_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_52_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_52_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[52])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[62]),
    .O(trn_rd_c[62]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y56" ),
    .INIT ( 64'hE2E2E2E2E2E2F0E2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_62_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_62_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_62_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[62])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[58]),
    .O(trn_rd_c[58]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y56" ),
    .INIT ( 64'hFC30FC30FC30FE10 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_58_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_58_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_58_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[58])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[56]),
    .O(trn_rd_c[56]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y56" ),
    .INIT ( 64'hCCFECC04CCFFCC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_56_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_56_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_56_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[56])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[35]),
    .O(trn_rd_c[35]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 64'hF3C0F3C0F3C0F1E0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_35_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_35_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_35_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[35])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[34]),
    .O(trn_rd_c[34]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 64'hBBBB8888BABB8A88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_34_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_34_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_34_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[34])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[33]),
    .O(trn_rd_c[33]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 64'hFFFFFF0400FB0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_33_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_33_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_33_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[33])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[32]),
    .O(trn_rd_c[32]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y59" ),
    .INIT ( 64'hF0FFF0FBF000F040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_32_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_32_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_32_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[32])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[41]),
    .O(trn_rd_c[41]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y60" ),
    .INIT ( 64'hD8D8D8CCD8D8D8D8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_41_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_41_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_41_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[41])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[11]),
    .O(trn_rd_c[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y60" ),
    .INIT ( 64'hDD88DD88DD88CDC8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_11_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_11_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_11_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[40]),
    .O(trn_rd_c[40]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y60" ),
    .INIT ( 64'hFF00FF00FFFD0200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_40_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_40_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_40_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[40])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[9]),
    .O(trn_rd_c[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y61" ),
    .INIT ( 64'hFC30FC30FC30FE10 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_9_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_9_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[10]),
    .O(trn_rd_c[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y61" ),
    .INIT ( 64'hFA0AFA0AFA0AFE02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_10_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_10_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_10_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[10])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y61" ),
    .INIT ( 64'hFFFFFFFFFFFFFFF5 ))
  app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_SW0 (
    .ADR1(VCC),
    .ADR3(trn_rd_c[33]),
    .ADR5(trn_rd_c[35]),
    .ADR2(trn_rd_c[34]),
    .ADR0(trn_rd_c[32]),
    .ADR4(trn_rd_c[36]),
    .O(app_PIO_N6)
  );
  X_SFF #(
    .LOC ( "SLICE_X13Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[8]),
    .O(trn_rd_c[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y61" ),
    .INIT ( 64'hFFFF3233CDCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_8_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_8_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[5]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 64'hEE44FF55EE44AA00 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_5_1 (
    .ADR2(VCC),
    .ADR5(trn_rd_c[37]),
    .ADR1(trn_rd_c[5]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR0(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[4]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 64'hFF33EE22CC00EE22 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_4_1 (
    .ADR2(VCC),
    .ADR0(trn_rd_c[36]),
    .ADR5(trn_rd_c[4]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR1(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[4])
  );
  X_FF #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[3]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 64'hFFAC00ACFFAC00AC ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_3_1 (
    .ADR5(VCC),
    .ADR1(trn_rd_c[35]),
    .ADR0(trn_rd_c[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR3(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[2]),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y66" ),
    .INIT ( 64'hFFAFFFA000AF00A0 ))
  app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000_2_1 (
    .ADR1(VCC),
    .ADR4(trn_rd_c[34]),
    .ADR0(trn_rd_c[2]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR3(app_PIO_PIO_EP_EP_RX_N3),
    .O(app_PIO_PIO_EP_EP_RX_req_addr_o_mux0000[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y69" ),
    .INIT ( 64'hF3C0F3C0EEEE2222 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3_34_SW0 (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[27]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data2_o[27]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[27]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[27]),
    .O(app_PIO_N90)
  );
  X_FF #(
    .LOC ( "SLICE_X13Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[3]),
    .O(trn_td_c[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y69" ),
    .INIT ( 64'hCC00A820CC008800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_3_34 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_td_c[3]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR5(app_PIO_N90),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[3])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X13Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_38 (
    .IA(app_PIO_N148),
    .IB(app_PIO_N149),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[28]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y70" ),
    .INIT ( 64'hFFFFFFFF80888000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_38_F (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data0_o[4]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N9),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[4]),
    .ADR5(app_PIO_N16_0),
    .O(app_PIO_N148)
  );
  X_FF #(
    .LOC ( "SLICE_X13Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[28]),
    .O(trn_td_c[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X13Y70" ),
    .INIT ( 64'hFFFFFFFF80888000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_38_G (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data2_o[4]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_N16_0),
    .O(app_PIO_N149)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_70_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_55_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_55_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_54_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_54_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_53_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_53_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_52_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_52_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y53" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_rstpot_8354),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X14Y53" ),
    .INIT ( 64'hFF55FF55AA00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_rstpot (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N502),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N749),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_rstpot_8354)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X14Y53" ),
    .INIT ( 64'h555555551A5A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_rstpot_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden),
    .ADR3(trn_rdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N749)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_63_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_63_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_62_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_62_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_61_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_61_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_60_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_60_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_11_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_11_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_10_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_10_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_9_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_8_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X14Y56" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[26]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X14Y56" ),
    .INIT ( 64'hFEFAEEAAFCF0CC00 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_26_1 (
    .ADR0(trn_rd_c[58]),
    .ADR2(trn_rd_c[26]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[26]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR1(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[26])
  );
  X_FF #(
    .LOC ( "SLICE_X14Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[27]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X14Y57" ),
    .INIT ( 64'hFEEEFAAAFCCCF000 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_27_1 (
    .ADR5(trn_rd_c[59]),
    .ADR1(trn_rd_c[27]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR2(app_PIO_PIO_EP_EP_RX_wr_data_o[27]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR3(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[27])
  );
  X_FF #(
    .LOC ( "SLICE_X14Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[30]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X14Y59" ),
    .INIT ( 64'hFFFFECA0ECA0ECA0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_30_1 (
    .ADR2(trn_rd_c[62]),
    .ADR4(trn_rd_c[30]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[30]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N20),
    .ADR1(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[30])
  );
  X_FF #(
    .LOC ( "SLICE_X14Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[29]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X14Y59" ),
    .INIT ( 64'hFFFFECA0ECA0ECA0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_29_1 (
    .ADR4(trn_rd_c[61]),
    .ADR0(trn_rd_c[29]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[29]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR1(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[29])
  );
  X_FF #(
    .LOC ( "SLICE_X14Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[28]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X14Y59" ),
    .INIT ( 64'hFFF8FF88F8F88888 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_28_1 (
    .ADR1(trn_rd_c[60]),
    .ADR2(trn_rd_c[28]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR5(app_PIO_PIO_EP_EP_RX_wr_data_o[28]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR3(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[28])
  );
  X_FF #(
    .LOC ( "SLICE_X15Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_0_rstpot_8425),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y53" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_0_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[0]),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_0_rstpot_8425)
  );
  X_FF #(
    .LOC ( "SLICE_X15Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_1_rstpot_8439),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y53" ),
    .INIT ( 64'hF00FF00FFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_1_rstpot (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_1_rstpot_8439)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y53" ),
    .INIT ( 64'h00FF00F000F000F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_aempty_int_not0001311 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X15Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[57]),
    .O(trn_rd_c[57]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y55" ),
    .INIT ( 64'hAAAAFE02AAAAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_57_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_57_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_57_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[57])
  );
  X_SFF #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[63]),
    .O(trn_rd_c[63]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 64'hCCF0CCE4CCF0CCF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_63_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_63_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_63_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[63])
  );
  X_SFF #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[59]),
    .O(trn_rd_c[59]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 64'hE4E4E4F0E4E4E4E4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_59_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_59_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_59_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[59])
  );
  X_SFF #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[61]),
    .O(trn_rd_c[61]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 64'hFFCD00C8FFCC00CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_61_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_61_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_61_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[61])
  );
  X_SFF #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[60]),
    .O(trn_rd_c[60]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y56" ),
    .INIT ( 64'hCCCCFE04CCCCFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_60_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_60_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_60_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[60])
  );
  X_FF #(
    .LOC ( "SLICE_X15Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[11]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y60" ),
    .INIT ( 64'hFFFFECA0ECA0ECA0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_11_1 (
    .ADR5(trn_rd_c[43]),
    .ADR2(trn_rd_c[11]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N20),
    .ADR1(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[11])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X15Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_38 (
    .IA(app_PIO_N160),
    .IB(app_PIO_N161),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[22]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y69" ),
    .INIT ( 64'hFFC0FF00FF88FF00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_38_F (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[14]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N9),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data1_o[14]),
    .ADR3(app_PIO_N28_0),
    .O(app_PIO_N160)
  );
  X_FF #(
    .LOC ( "SLICE_X15Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[22]),
    .O(trn_td_c[22]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y69" ),
    .INIT ( 64'hFFC0FF40FF80FF00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_38_G (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[14]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[14]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(app_PIO_N28_0),
    .O(app_PIO_N161)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y69" ),
    .INIT ( 64'hFFD8AAD855D800D8 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_41_SW0 (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[26]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data2_o[26]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[26]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[26]),
    .O(app_PIO_N104)
  );
  X_FF #(
    .LOC ( "SLICE_X15Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[2]),
    .O(trn_td_c[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y69" ),
    .INIT ( 64'hFEFAEEAAFEFAEEAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_41 (
    .ADR5(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_N8),
    .ADR2(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_79),
    .ADR3(trn_td_c[2]),
    .ADR0(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_3_29245),
    .ADR4(app_PIO_N104),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[2])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X15Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_38 (
    .IA(app_PIO_N162),
    .IB(app_PIO_N163),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[21]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y71" ),
    .INIT ( 64'hFCECCCCCCCECCCCC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_38_F (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data0_o[13]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data1_o[13]),
    .ADR1(app_PIO_N30_0),
    .O(app_PIO_N162)
  );
  X_FF #(
    .LOC ( "SLICE_X15Y71" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[21]),
    .O(trn_td_c[21]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X15Y71" ),
    .INIT ( 64'hFCCCCCCCECCCECCC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_38_G (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[13]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[13]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_N30_0),
    .O(app_PIO_N163)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y52" ),
    .INIT ( 64'h15BF15BF00000505 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_not00011 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y52" ),
    .INIT ( 64'hFFFFEEEEFFFFEEEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_mux0000_SW0 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N394)
  );
  X_SFF #(
    .LOC ( "SLICE_X16Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y52" ),
    .INIT ( 64'h5F5F5F5F55FF4444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y52" ),
    .INIT ( 64'h55FF55FF55FF55FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_or00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(trn_rdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_47_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_47_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_46_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_46_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_45_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_45_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y53" ),
    .INIT ( 64'h00AA000000AA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_not00011 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_71_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_44_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_44_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y53" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_not0001_SW1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N502)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_71 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_71_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_71_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_71_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_71_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_71_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_47_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_47_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_47_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_47_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_47_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_47_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_45_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_45_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_45_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_45_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_45_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_45_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_46_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_46_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_46_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_46_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_46_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_46_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_44_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_44_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y55" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_44_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_44_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_44_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_44_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_61_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_61_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y56" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_61_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_61_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_61_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_61_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_59_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_59_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y56" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_59_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_59_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_59_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_59_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_27_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_27_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X16Y57" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_27_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_27_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_27_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_27_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[14]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 64'hFFF8FF88F8F88888 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_14_1 (
    .ADR1(trn_rd_c[46]),
    .ADR2(trn_rd_c[14]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[14]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR5(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[14])
  );
  X_FF #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[13]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 64'hFFECFFA0ECECA0A0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_13_1 (
    .ADR2(trn_rd_c[45]),
    .ADR1(trn_rd_c[13]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[13]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N20),
    .ADR5(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[13])
  );
  X_FF #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[12]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 64'hFFFFEAC0EAC0EAC0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_12_1 (
    .ADR4(trn_rd_c[44]),
    .ADR1(trn_rd_c[12]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR0(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[15]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X16Y58" ),
    .INIT ( 64'hFFEAFFC0EAEAC0C0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_15_1 (
    .ADR3(trn_rd_c[47]),
    .ADR1(trn_rd_c[15]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N23),
    .ADR4(app_PIO_PIO_EP_EP_RX_wr_data_o[15]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N20),
    .ADR0(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[15])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y46" ),
    .INIT ( 64'hFFFF0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take1 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_26478),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y52" ),
    .INIT ( 64'hFAFAFAFAFFFAFFFA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_mux0000_SW1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_71_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N395)
  );
  X_SFF #(
    .LOC ( "SLICE_X17Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_mux0000_8759),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y52" ),
    .INIT ( 64'hFDFDFCFCECECFCFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_mux0000 (
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N394),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N395),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_mux0000_8759)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_2_rstpot_8777),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y53" ),
    .INIT ( 64'hFF00FF00FF0033CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_2_rstpot (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_2_rstpot_8777)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_4_rstpot_8779),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y53" ),
    .INIT ( 64'hCCCCCCCCCCCCC9CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_4_rstpot (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_4_rstpot_8779)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_3_rstpot_8781),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y53" ),
    .INIT ( 64'hFEFFFEFF01000100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_3_rstpot (
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_not0003_inv),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_int_3_rstpot_8781)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y54" ),
    .INIT ( 64'hFFFF2222FFFF2222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_not00011 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y54" ),
    .INIT ( 64'h1100330311003300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden1 (
    .ADR0(trn_rdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y54" ),
    .INIT ( 64'hCCCCCCCCCECECECE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress1 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y54" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y54" ),
    .INIT ( 64'hAAFAAAFFAAAAAAFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_mux00001 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(trn_rdst_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[47]),
    .O(trn_rd_c[47]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 64'hFF0FFF0BF000F400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_47_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_47_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_47_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[47])
  );
  X_SFF #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[46]),
    .O(trn_rd_c[46]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 64'hCFC0CFC0CFC0CDC8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_46_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_46_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_46_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[46])
  );
  X_SFF #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[45]),
    .O(trn_rd_c[45]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 64'hCCCCAAAACCCCACAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_45_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_45_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_45_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[45])
  );
  X_SFF #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[44]),
    .O(trn_rd_c[44]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y55" ),
    .INIT ( 64'hFAFA0A0AFBFA080A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_44_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_44_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_44_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[44])
  );
  X_SFF #(
    .LOC ( "SLICE_X17Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y56" ),
    .INIT ( 64'hFF0FF000F000F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_71_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X17Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[27]),
    .O(trn_rd_c[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y57" ),
    .INIT ( 64'hFF00FFFDFF000200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_27_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_27_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_27_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[27])
  );
  X_FF #(
    .LOC ( "SLICE_X17Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_63_),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_7_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y58" ),
    .INIT ( 64'hFF05FA00FF0FF000 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_63_1 (
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_N19),
    .ADR0(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_7_),
    .ADR4(trn_rd_c[63]),
    .ADR5(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_63_)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_62_),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_6_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y58" ),
    .INIT ( 64'hFFFA0500FFF00F00 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_62_1 (
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_N19),
    .ADR0(trn_rd_c[57]),
    .ADR4(app_PIO_PIO_EP_EP_RX_tlp_type_6_),
    .ADR3(trn_rd_c[62]),
    .ADR5(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_62_)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[31]),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y59" ),
    .INIT ( 64'hFEFCFAF0EECCAA00 ))
  app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000_31_1 (
    .ADR4(trn_rd_c[63]),
    .ADR2(trn_rd_c[31]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N23),
    .ADR3(app_PIO_PIO_EP_EP_RX_wr_data_o[31]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N20),
    .ADR0(app_PIO_PIO_EP_EP_RX_N10),
    .O(app_PIO_PIO_EP_EP_RX_wr_data_o_mux0000[31])
  );
  X_FF #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[3]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 64'hFA0AFA0AFA0AFA0A ))
  app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_3_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR0(trn_rd_c[3]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[2]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 64'hFF0FFF0FF000F000 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR5(trn_rd_c[2]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[1]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 64'hFF00F0F0FF00F0F0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[1]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[0]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y66" ),
    .INIT ( 64'hFF00F0F0FF00F0F0 ))
  app_PIO_PIO_EP_EP_RX_req_be_o_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[0]),
    .O(app_PIO_PIO_EP_EP_RX_req_be_o_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y69" ),
    .INIT ( 64'h4400440000000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_3 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_3_29245)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X17Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_38 (
    .IA(app_PIO_N146),
    .IB(app_PIO_N147),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[29]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X17Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_38 (
    .IA(app_PIO_N166),
    .IB(app_PIO_N167),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[19]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y70" ),
    .INIT ( 64'hFFFF8080FFFFC000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_38_F (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[5]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N9),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[5]),
    .ADR4(app_PIO_N14_0),
    .O(app_PIO_N146)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[29]),
    .O(trn_td_c[29]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y70" ),
    .INIT ( 64'hFFFF8088FFFF8000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_38_G (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[5]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[5]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N9),
    .ADR4(app_PIO_N14_0),
    .O(app_PIO_N147)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y70" ),
    .INIT ( 64'hFFFFFFFFD8000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_38_F (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[11]),
    .ADR5(app_PIO_N34_0),
    .O(app_PIO_N166)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[19]),
    .O(trn_td_c[19]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y70" ),
    .INIT ( 64'hFEF0F0F0F2F0F0F0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_38_G (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data3_o[11]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_TX_N9),
    .ADR2(app_PIO_N34_0),
    .O(app_PIO_N167)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X17Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_38 (
    .IA(app_PIO_N164),
    .IB(app_PIO_N165),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[20]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y71" ),
    .INIT ( 64'hFFD0FF00FF80FF00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_38_F (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[12]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[12]),
    .ADR3(app_PIO_N32_0),
    .O(app_PIO_N164)
  );
  X_FF #(
    .LOC ( "SLICE_X17Y71" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[20]),
    .O(trn_td_c[20]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X17Y71" ),
    .INIT ( 64'hFFC0FF40FF80FF00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_38_G (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[12]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[12]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(app_PIO_N32_0),
    .O(app_PIO_N165)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y51" ),
    .INIT ( 64'hAFAF0000FFEFFFEF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_mux0000_SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_28254),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N814)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_mux0000_9000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_28254),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y51" ),
    .INIT ( 64'h5000000050FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_mux0000 (
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N814),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_mux0000_9000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y51" ),
    .INIT ( 64'hFFFFFFFFFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_mux0000_SW1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N741)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y51" ),
    .INIT ( 64'h1515151500FF3FFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_not00011 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR1(trn_rdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 64'hFF00FF00FF00CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_bq_pktcnt_xor_3_11 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 64'hEE11EE11EE11EE11 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_bq_pktcnt_xor_2_11 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_bq_pktcnt_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y52" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_bq_pktcnt_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pktcnt[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_1)
  );
  X_FF #(
    .LOC ( "SLICE_X18Y56" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_61__9027),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_5_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y56" ),
    .INIT ( 64'hFE00FE00FE00FEF0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_61_ (
    .ADR0(app_PIO_N01),
    .ADR1(trn_rd_c[60]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_5_),
    .ADR2(trn_rd_c[61]),
    .ADR5(trn_rd_c[57]),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_61__9027)
  );
  X_FF #(
    .LOC ( "SLICE_X18Y56" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_tlp_type_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_1_),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y56" ),
    .INIT ( 64'hFF00FF00AA0AAA0A ))
  app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_N19),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_1_),
    .ADR0(trn_rd_c[57]),
    .ADR2(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_57_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y56" ),
    .INIT ( 64'hFFFEFFFEFFFEFFFE ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In31 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(trn_rd_c[56]),
    .ADR0(trn_rd_c[58]),
    .ADR1(trn_rd_c[59]),
    .ADR2(trn_rd_c[60]),
    .O(app_PIO_PIO_EP_EP_RX_N19)
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[25]),
    .O(trn_rd_c[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y57" ),
    .INIT ( 64'hFFFF0F0BF0F40000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_25_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_25_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_25_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[25])
  );
  X_SFF #(
    .LOC ( "SLICE_X18Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[24]),
    .O(trn_rd_c[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y57" ),
    .INIT ( 64'hFFFFF0F40F0B0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_24_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_24_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_24_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[24])
  );
  X_FF #(
    .LOC ( "SLICE_X18Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y58" ),
    .INIT ( 64'hFFFFFFFFFEFACC00 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In84 (
    .ADR3(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_26696),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In5_26697),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In72_26698),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In36_26699),
    .ADR0(app_PIO_PIO_EP_EP_RX_N6),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In)
  );
  X_FF #(
    .LOC ( "SLICE_X18Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_compl_done_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_compl_done_o_mux0000),
    .O(app_PIO_PIO_EP_EP_TX_compl_done_o_30546),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y58" ),
    .INIT ( 64'hFF00EE00FFFFEECC ))
  app_PIO_PIO_EP_EP_TX_compl_done_o_mux00001 (
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR3(app_PIO_PIO_EP_EP_TX_compl_done_o_30546),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .O(app_PIO_PIO_EP_EP_TX_compl_done_o_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X18Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y58" ),
    .INIT ( 64'hFFFFFEAAFFFFFAAA ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In99 (
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In82_29726),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In17_29727),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In52_28540),
    .ADR5(app_PIO_PIO_EP_EP_RX_N6),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X18Y58" ),
    .INIT ( 64'hFFFFFFFFFACAF333 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In110 (
    .ADR5(app_PIO_PIO_EP_EP_RX_tlp_type_7_),
    .ADR4(app_PIO_PIO_EP_EP_RX_tlp_type_6_),
    .ADR1(app_PIO_PIO_EP_EP_TX_compl_done_o_30546),
    .ADR3(app_PIO_PIO_EP_EP_RX_tlp_type_5_),
    .ADR2(app_PIO_PIO_EP_EP_RX_tlp_type_1_),
    .ADR0(app_PIO_PIO_EP_wr_busy),
    .O(app_PIO_PIO_EP_EP_RX_N6)
  );
  X_FF #(
    .LOC ( "SLICE_X19Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y51" ),
    .INIT ( 64'h0000222200002222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_mux0000_SW0 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N740)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_mux0000_9101),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y51" ),
    .INIT ( 64'hF4F7F7F7F4F7C4C4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_mux0000 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N741),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N740),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_mux0000_9101)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y51" ),
    .INIT ( 64'hECECECEC0000CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_mux00001 (
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y51" ),
    .INIT ( 64'hAAAAAAAAAABBAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not000111 (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_28254),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y52" ),
    .INIT ( 64'hCC00FFBF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_not00011 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and0002),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(trn_rdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y53" ),
    .INIT ( 64'h3322332233223322 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_empty_int_28285),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_rden),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y56" ),
    .INIT ( 64'h0000000000040000 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In36 (
    .ADR2(app_PIO_N74),
    .ADR0(trn_rd_c[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(trn_rdst_rdy_n_c),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In36_26699)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y56" ),
    .INIT ( 64'hFFFFFFFFFFFFFFED ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In41_SW0 (
    .ADR4(trn_rd_c[60]),
    .ADR1(trn_rd_c[56]),
    .ADR3(trn_rd_c[59]),
    .ADR0(trn_rd_c[62]),
    .ADR2(trn_rd_c[61]),
    .ADR5(trn_rd_c[58]),
    .O(app_PIO_N74)
  );
  X_SFF #(
    .LOC ( "SLICE_X19Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[26]),
    .O(trn_rd_c[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y56" ),
    .INIT ( 64'hFFFF5455ABAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_26_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_26_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[26])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y56" ),
    .INIT ( 64'hFFEEFFEEFFEEFFEE ))
  app_PIO_PIO_EP_EP_RX_tlp_type_mux0000_61__SW0 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(trn_rd_c[59]),
    .ADR0(trn_rd_c[58]),
    .ADR3(trn_rd_c[56]),
    .O(app_PIO_N01)
  );
  X_FF #(
    .LOC ( "SLICE_X19Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In_9175),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y57" ),
    .INIT ( 64'h0A730A505F335F00 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR4(app_PIO_N8),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In_9175)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y57" ),
    .INIT ( 64'h0000004400000000 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_In_SW0 (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(app_PIO_PIO_EP_EP_RX_N11),
    .ADR0(trn_rdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_N8)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y57" ),
    .INIT ( 64'hFFB7FFB7FFB7FFB7 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In41_SW1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_N19),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_26696),
    .ADR0(trn_rd_c[57]),
    .ADR2(trn_rd_c[61]),
    .O(app_PIO_N76)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y57" ),
    .INIT ( 64'h0000000000000800 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In52 (
    .ADR4(app_PIO_N76),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(trn_rd_c[62]),
    .ADR5(trn_rdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In52_28540)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y58" ),
    .INIT ( 64'hCCCCCCCCCCCC4040 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In17 (
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In17_29727)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y58" ),
    .INIT ( 64'hCCCC8888CCCC8888 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In5 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In5_26697)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y58" ),
    .INIT ( 64'hF0F0F0F0FFFFFFFF ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In72 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_In72_26698)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y58" ),
    .INIT ( 64'hF0F3F0F3F0F3F0F3 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In82 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In82_29726)
  );
  X_FF #(
    .LOC ( "SLICE_X19Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y59" ),
    .INIT ( 64'h1F100F001F100F00 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In1 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_In)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y60" ),
    .INIT ( 64'hFFE2FFE2FFFFFFFF ))
  app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000_44_11 (
    .ADR4(VCC),
    .ADR1(trn_rd_c[57]),
    .ADR2(trn_rd_c[61]),
    .ADR0(trn_rd_c[62]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_26696),
    .O(app_PIO_PIO_EP_EP_RX_N11)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y60" ),
    .INIT ( 64'h0000000000000001 ))
  app_PIO_PIO_EP_EP_RX_state_cmp_eq0001 (
    .ADR5(trn_rd_c[41]),
    .ADR3(trn_rd_c[40]),
    .ADR2(trn_rd_c[39]),
    .ADR1(trn_rd_c[38]),
    .ADR0(trn_rd_c[37]),
    .ADR4(app_PIO_N6),
    .O(app_PIO_PIO_EP_EP_RX_state_cmp_eq0001_26696)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X19Y68" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_38 (
    .IA(app_PIO_N152),
    .IB(app_PIO_N153),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[26]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X19Y68" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_38 (
    .IA(app_PIO_N156),
    .IB(app_PIO_N157),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[24]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y68" ),
    .INIT ( 64'hFFA8FF20FF00FF00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_38_F (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[2]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_TX_N9),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[2]),
    .ADR3(app_PIO_N20_0),
    .O(app_PIO_N152)
  );
  X_FF #(
    .LOC ( "SLICE_X19Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[26]),
    .O(trn_td_c[26]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y68" ),
    .INIT ( 64'hFFA8FF20FF00FF00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_38_G (
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[2]),
    .ADR0(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(app_PIO_N20_0),
    .O(app_PIO_N153)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y68" ),
    .INIT ( 64'hFFFF88A0FFFF0000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_38_F (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[0]),
    .ADR4(app_PIO_N24_0),
    .O(app_PIO_N156)
  );
  X_FF #(
    .LOC ( "SLICE_X19Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[24]),
    .O(trn_td_c[24]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y68" ),
    .INIT ( 64'hFFFF88A0FFFF0000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_38_G (
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data3_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR4(app_PIO_N24_0),
    .O(app_PIO_N157)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X19Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_38 (
    .IA(app_PIO_N158),
    .IB(app_PIO_N159),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[23]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y69" ),
    .INIT ( 64'hFABAAAAAEAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_38_F (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data0_o[15]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data1_o[15]),
    .ADR0(app_PIO_N26_0),
    .O(app_PIO_N158)
  );
  X_FF #(
    .LOC ( "SLICE_X19Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[23]),
    .O(trn_td_c[23]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y69" ),
    .INIT ( 64'hFFFFFFFFA8002000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_38_G (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[15]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[15]),
    .ADR0(app_PIO_PIO_EP_EP_TX_N9),
    .ADR5(app_PIO_N26_0),
    .O(app_PIO_N159)
  );
  X_BUF   app_PIO_N40_app_PIO_N40_CMUX_Delay (
    .I(app_PIO_N40),
    .O(app_PIO_N40_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X19Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_38_SW0 (
    .IA(ProtoComp632_D6LUT_O6),
    .IB(app_PIO_N141),
    .O(app_PIO_N40),
    .SEL(trn_td_c[16])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y71" ),
    .INIT ( 64'h0000000000000000 ))
  app_PIO_N140_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ProtoComp632_D6LUT_O6)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X19Y71" ),
    .INIT ( 64'hCCCCCCCCCCCC0000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_16_38_SW0_G (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N141)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y45" ),
    .INIT ( 64'hFFFFFFFFCCCCC0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_not00011 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_26478),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y45" ),
    .INIT ( 64'h4444CCCC4544CDCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_28254),
    .ADR4(trn_rdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_70_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_70_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_70_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_70_),
    .CE(GLOBAL_LOGIC0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y52" ),
    .INIT ( 64'h040415040C0C3F0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001),
    .ADR5(trn_rdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_71_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_23_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_23_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_23_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_23_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_23_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_22_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_22_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_22_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_22_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_22_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_22_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_21_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_21_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_21_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_21_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_21_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_21_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_20_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_20_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_20_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_20_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_20_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_20_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_59_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_59_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_58_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_58_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_57_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_57_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_56_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_56_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_26_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y56" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_26_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_26_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_26_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_26_),
    .CE(GLOBAL_LOGIC0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X20Y56" ),
    .INIT ( 64'h000FFFFF000FFFFF ))
  app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000060 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(trn_rd_c[61]),
    .ADR3(trn_rd_c[62]),
    .ADR2(trn_rd_c[57]),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000060_27553)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_25_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_25_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y57" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_25_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_25_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_25_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_25_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_24_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_24_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y57" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_24_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_24_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_24_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_24_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_30_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_30_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_30_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_30_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_30_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_30_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_29_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_29_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_29_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_29_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_29_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_28_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_28_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_28_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_28_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_28_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_28_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X20Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_31_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_31_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X20Y59" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_31_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_31_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_31_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_31_),
    .CE(GLOBAL_LOGIC0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y42" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux000030_SW0 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N783)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y42" ),
    .INIT ( 64'hFFFFFFFFFFEEFFEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux0000104_SW0_SW0 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N829)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y42" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux0000104_SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N829),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N802)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y43" ),
    .INIT ( 64'h0000000000CC00C8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux000030 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2_28129),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N783),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux000030_30552)
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y43" ),
    .INIT ( 64'hFCFCF0F0FCFCF070 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux0000104 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N802),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux000030_30552),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2_28129),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y44" ),
    .INIT ( 64'hD2F0D2F0D2F0D2F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not00011 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2_28129),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y45" ),
    .INIT ( 64'hF0FFF0FF00FF00BB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rd_en_fwft1_SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_28254),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pkt_avail_28130),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(trn_rdst_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N492)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y45" ),
    .INIT ( 64'hFF00F500FF00F500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2_28129),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N492),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X21Y51" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_mux0000 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N755),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N756),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_mux0000_9526),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y51" ),
    .INIT ( 64'hCC000000CCCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_mux0000_F (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR3(trn_rdst_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N755)
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_mux0000_9526),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y51" ),
    .INIT ( 64'hEE022202EECE2202 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_mux0000_G (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_trn_in_progress),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_70_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_70_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR3(trn_rdst_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N756)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y51" ),
    .INIT ( 64'h0000000000000A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and00021 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_oq_28254),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and0002)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y51" ),
    .INIT ( 64'h000075FF000077FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_not00011 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and0002),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(trn_rdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_empty_28253),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[23]),
    .O(trn_rd_c[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 64'hFF00F0F0FF00F4B0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_23_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_23_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[23])
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[22]),
    .O(trn_rd_c[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 64'hF0F0FF00F0F0FB40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_22_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_22_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_22_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[22])
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[21]),
    .O(trn_rd_c[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 64'hFFFFF1F00E0F0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_21_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_21_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_21_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[21])
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[20]),
    .O(trn_rd_c[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y53" ),
    .INIT ( 64'hFFFF0E0FF1F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_20_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_20_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_20_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[20])
  );
  X_FF #(
    .LOC ( "SLICE_X21Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_31_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_31_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_30_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_30_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_29_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_28_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_28_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_27_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_27_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_26_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_25_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_25_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_24_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_24_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y56" ),
    .INIT ( 64'hEFAFCC8CFFFACCC8 ))
  app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(trn_rdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051_30555)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y56" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000088 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(trn_rdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000088_30554)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y56" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000),
    .O(trn_rdst_rdy_n_c),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y56" ),
    .INIT ( 64'hEEFEAAFAEEEEAAAA ))
  app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000093 (
    .ADR3(app_PIO_PIO_EP_EP_RX_N19),
    .ADR5(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000060_27553),
    .ADR4(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000088_30554),
    .ADR2(app_PIO_PIO_EP_EP_RX_N21),
    .ADR0(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux000051_30555),
    .ADR1(app_PIO_PIO_EP_EP_RX_N6),
    .O(app_PIO_PIO_EP_EP_RX_trn_rdst_rdy_n_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[31]),
    .O(trn_rd_c[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 64'hCCFFCCFDCC00CC08 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_31_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_31_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_31_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[31])
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[30]),
    .O(trn_rd_c[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 64'hEE22EF20EE22EE22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_30_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_30_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_30_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[30])
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[29]),
    .O(trn_rd_c[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 64'hCCFFCCFDCC00CC08 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_29_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_29_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[29])
  );
  X_SFF #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[28]),
    .O(trn_rd_c[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y59" ),
    .INIT ( 64'hFFCCFFCE00CC00C4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_28_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_28_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_28_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[28])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X21Y68" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_38 (
    .IA(app_PIO_N154),
    .IB(app_PIO_N155),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[25]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y68" ),
    .INIT ( 64'h0505000000000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_7_20 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_79)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y68" ),
    .INIT ( 64'hEEFAAAAAAAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_38_F (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data1_o[1]),
    .ADR0(app_PIO_N22_0),
    .O(app_PIO_N154)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[25]),
    .O(trn_td_c[25]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y68" ),
    .INIT ( 64'hEEFAAAAAAAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_38_G (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_MEM_rd_data3_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data2_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR0(app_PIO_N22_0),
    .O(app_PIO_N155)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X21Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_38 (
    .IA(app_PIO_N150),
    .IB(app_PIO_N151),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[27]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y69" ),
    .INIT ( 64'hEEFCCCCCCCCCCCCC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_38_F (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data0_o[3]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data1_o[3]),
    .ADR1(app_PIO_N18_0),
    .O(app_PIO_N150)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y69" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[27]),
    .O(trn_td_c[27]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y69" ),
    .INIT ( 64'hFCEECCCCCCCCCCCC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_38_G (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR2(app_PIO_PIO_EP_EP_MEM_rd_data3_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[3]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_N18_0),
    .O(app_PIO_N151)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X21Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_38 (
    .IA(app_PIO_N144),
    .IB(app_PIO_N145),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[30]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y70" ),
    .INIT ( 64'hEEECCECCCCCCCCCC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_38_F (
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[6]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[6]),
    .ADR1(app_PIO_N12_0),
    .O(app_PIO_N144)
  );
  X_FF #(
    .LOC ( "SLICE_X21Y70" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[30]),
    .O(trn_td_c[30]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y70" ),
    .INIT ( 64'hFECECCCCCCCCCCCC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_38_G (
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data3_o[6]),
    .ADR0(app_PIO_PIO_EP_EP_MEM_rd_data2_o[6]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR1(app_PIO_N12_0),
    .O(app_PIO_N145)
  );
  X_BUF   app_PIO_N38_app_PIO_N38_CMUX_Delay (
    .I(app_PIO_N38),
    .O(app_PIO_N38_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X21Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_38_SW0 (
    .IA(app_PIO_N38_ProtoComp632_D6LUT_O6),
    .IB(app_PIO_N139),
    .O(app_PIO_N38),
    .SEL(trn_td_c[17])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y71" ),
    .INIT ( 64'h0000000000000000 ))
  app_PIO_N138_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(app_PIO_N38_ProtoComp632_D6LUT_O6)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X21Y71" ),
    .INIT ( 64'hAAAA8888AAAA8888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_17_38_SW0_G (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N139)
  );
  X_SFF #(
    .LOC ( "SLICE_X22Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d_29342),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2_28129),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X22Y42" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X22Y42" ),
    .INIT ( 64'h5555555555FF55FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_mux00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_26478),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X22Y45" ),
    .INIT ( 64'h0F0FFFFF5FFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_inv1 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X22Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_23_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X22Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_22_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_22_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X22Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_21_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_21_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X22Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_20_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_20_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X22Y68" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_38 (
    .IA(app_PIO_N142),
    .IB(app_PIO_N143),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[31]),
    .SEL(app_PIO_PIO_EP_EP_RX_req_addr_o[12])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X22Y68" ),
    .INIT ( 64'hFAEABAAAAAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_38_F (
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR3(app_PIO_PIO_EP_EP_MEM_rd_data0_o[7]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N9),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data1_o[7]),
    .ADR0(app_PIO_N10_0),
    .O(app_PIO_N142)
  );
  X_FF #(
    .LOC ( "SLICE_X22Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[31]),
    .O(trn_td_c[31]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X22Y68" ),
    .INIT ( 64'hFAAABAAAEAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_38_G (
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[11]),
    .ADR4(app_PIO_PIO_EP_EP_MEM_rd_data3_o[7]),
    .ADR5(app_PIO_PIO_EP_EP_MEM_rd_data2_o[7]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N9),
    .ADR0(app_PIO_N10_0),
    .O(app_PIO_N143)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X22Y68" ),
    .INIT ( 64'h000000FF00000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_2_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_1_29190),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_1_29191),
    .O(app_PIO_PIO_EP_EP_TX_N9)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y42" ),
    .INIT ( 64'hEEEEAAAAEEEEAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_not00011 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_26478),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_rden_28128),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y42" ),
    .INIT ( 64'hFFFFFFFFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X23Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_26478),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y42" ),
    .INIT ( 64'h3111311131113111 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rd_en_fwft1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_26477),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_26478),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N492),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y43" ),
    .INIT ( 64'h333F333F33333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000_inv2 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_71_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_empty_26479),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N492),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d2_28129),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_pktcnt_and0000_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y45" ),
    .INIT ( 64'hEEEE0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren1 (
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_wren)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y68" ),
    .INIT ( 64'h0000CCC0CCC0C000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_47 (
    .ADR0(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N6),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_47_30557)
  );
  X_FF #(
    .LOC ( "SLICE_X23Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[1]),
    .O(trn_td_c[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y68" ),
    .INIT ( 64'hFFFCFCFCFFCCCCCC ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_95 (
    .ADR0(VCC),
    .ADR3(app_PIO_PIO_EP_EP_TX_N8),
    .ADR5(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_79),
    .ADR4(trn_td_c[1]),
    .ADR2(app_PIO_N108),
    .ADR1(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_47_30557),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y68" ),
    .INIT ( 64'h59001F0059001F00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_45 (
    .ADR5(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .ADR3(app_PIO_PIO_EP_EP_TX_N6),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_45_30556)
  );
  X_FF #(
    .LOC ( "SLICE_X23Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[0]),
    .O(trn_td_c[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y68" ),
    .INIT ( 64'hFFFFEEAAFFFFCC00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_93 (
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_N8),
    .ADR0(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_79),
    .ADR3(trn_td_c[0]),
    .ADR5(app_PIO_N106),
    .ADR4(app_PIO_PIO_EP_EP_TX_trn_td_mux0000_0_45_30556),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X23Y69" ),
    .INIT ( 64'hEEEE0000EEEE0000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33_21 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_N8)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y45" ),
    .INIT ( 64'hF0A03020A0A02020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not00011 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_28304),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_waddr_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y51" ),
    .INIT ( 64'hA0FF00FFA0FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_or00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390),
    .ADR0(trn_rdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_15_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_14_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_14_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_13_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_13_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_bram_style_fifo_dout_reg_12_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_12_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y56" ),
    .INIT ( 64'h0000030000000300 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_not00011 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd1_26695),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR4(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR3(app_PIO_PIO_EP_EP_RX_N21),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X24Y56" ),
    .INIT ( 64'h000000CC00000000 ))
  app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_In41 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR4(trn_rdst_rdy_n_c),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_N21)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_12_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_12_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X24Y57" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_12_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_12_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_12_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_12_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_13_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_13_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X24Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_13_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_13_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_13_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_13_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_15_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X24Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_15_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_15_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_15_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_15_),
    .CE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X24Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_internal_fifo_newdata_take),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_14_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_14_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X24Y58" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_14_0 (
    .A0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[0]),
    .A1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[1]),
    .A2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[2]),
    .A3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_data_count_m1[3]),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_14_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_Mshreg_dout_int_14_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_dout_int_14_),
    .CE(GLOBAL_LOGIC0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y45" ),
    .INIT ( 64'h0000202000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not00011 (
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_28304),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rewind_addr_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y56" ),
    .INIT ( 64'hFFFAEE44FFFAEE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0000_SW0 (
    .ADR5(VCC),
    .ADR0(trn_rd_c[58]),
    .ADR4(trn_rd_c[57]),
    .ADR2(trn_rd_c[56]),
    .ADR1(trn_rd_c[62]),
    .ADR3(trn_rd_c[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N81)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y56" ),
    .INIT ( 64'h0000000000000A00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0000 (
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104),
    .ADR5(trn_rd_c[60]),
    .ADR4(trn_rd_c[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N81),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0000_28410)
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[15]),
    .O(trn_rd_c[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 64'hFA50FB40FA50FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_15_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_15_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[15])
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[14]),
    .O(trn_rd_c[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 64'hFA50FB40FA50FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_14_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_14_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_14_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[14])
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[13]),
    .O(trn_rd_c[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 64'hFFFF0000CCCECCC4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_13_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_13_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_13_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[13])
  );
  X_SFF #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[12]),
    .O(trn_rd_c[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X25Y58" ),
    .INIT ( 64'hCCCCCCCCFFFD0008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000_12_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_bq_28055),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_output_stage_12_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_pkt_avail_28056),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_packet_in_progress_28057),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bq_fifo_output_stage_12_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_mux0000[12])
  );
  X_SFF #(
    .LOC ( "SLICE_X26Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_28439),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_d_29342),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X26Y50" ),
    .INIT ( 64'hCCCC0000CCCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge__and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X26Y50" ),
    .INIT ( 64'hFFFFFFCCCCF3CCC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_nonposted_or_rem_SW0 (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[58]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[62]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N52)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X26Y50" ),
    .INIT ( 64'h50F050F050F072F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_nonposted_or_rem (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_28569),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N52),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_nonposted_or_rem_28568)
  );
  X_FF #(
    .LOC ( "SLICE_X26Y61" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[36]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X26Y61" ),
    .INIT ( 64'hFF00FF00FF3FC000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_36_1 (
    .ADR0(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_N19),
    .ADR2(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .ADR4(trn_rd_c[36]),
    .ADR1(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[36])
  );
  X_FF #(
    .LOC ( "SLICE_X26Y68" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_1_29190),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X27Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[41]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X27Y60" ),
    .INIT ( 64'hFF03FF0FFC00F000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_41_1 (
    .ADR0(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_N19),
    .ADR4(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .ADR5(trn_rd_c[41]),
    .ADR1(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[41])
  );
  X_FF #(
    .LOC ( "SLICE_X27Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[40]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X27Y60" ),
    .INIT ( 64'hFE02FA0AFE02FA0A ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_40_1 (
    .ADR5(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_N19),
    .ADR4(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .ADR0(trn_rd_c[40]),
    .ADR1(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[40])
  );
  X_SFF #(
    .LOC ( "SLICE_X28Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_28439),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y39" ),
    .INIT ( 64'h0032003000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_28304),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_wr_en_int)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_10048),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[3]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[3]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_10048),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_10050),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[35]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[3]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_10050),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_10051),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[4]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[4]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_10051),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_10053),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[2]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[2]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_10053),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_10091),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[39]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y49" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_10091),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_10093),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[38]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y49" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[6]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_10093),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_10090),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[32]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y49" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_10090),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_10115),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[59]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_10115),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_10117),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[60]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_10117),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_10118),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[62]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_10118),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_10120),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[61]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_10120),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_10153),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[57]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_10153),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_10155),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[56]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_10155),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_10156),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[58]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_10156),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_10158),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[6]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[6]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_10158),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_10189),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_10189),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_10191),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[1]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_10191),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_10186),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[7]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X28Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_10186),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X28Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[39]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y60" ),
    .INIT ( 64'hFF00FF5FFF00A000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_39_1 (
    .ADR1(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR2(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .ADR5(trn_rd_c[39]),
    .ADR0(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[39])
  );
  X_FF #(
    .LOC ( "SLICE_X28Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[38]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y60" ),
    .INIT ( 64'hFF00FF5FFF00A000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_38_1 (
    .ADR1(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_N19),
    .ADR2(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .ADR5(trn_rd_c[38]),
    .ADR0(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[38])
  );
  X_FF #(
    .LOC ( "SLICE_X28Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[37]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y60" ),
    .INIT ( 64'hFF05FA00FF0FF000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_37_1 (
    .ADR1(VCC),
    .ADR2(app_PIO_PIO_EP_EP_RX_N19),
    .ADR0(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .ADR4(trn_rd_c[37]),
    .ADR5(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[37])
  );
  X_FF #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[35]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 64'hFF00FF00FF3FC000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_35_1 (
    .ADR0(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_N19),
    .ADR2(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .ADR4(trn_rd_c[35]),
    .ADR1(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[35])
  );
  X_FF #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[34]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 64'hFF00FF00FF3FC000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_34_1 (
    .ADR0(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_N19),
    .ADR2(trn_rd_c[57]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .ADR4(trn_rd_c[34]),
    .ADR1(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[34])
  );
  X_FF #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[33]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 64'hFFFFFAAA05550000 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_33_1 (
    .ADR1(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_N19),
    .ADR2(trn_rd_c[57]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .ADR4(trn_rd_c[33]),
    .ADR3(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[33])
  );
  X_FF #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[32]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X28Y61" ),
    .INIT ( 64'hF0E4E4E4F0E4E4E4 ))
  app_PIO_PIO_EP_EP_RX_req_len_o_mux0000_32_1 (
    .ADR5(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_N19),
    .ADR4(trn_rd_c[57]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .ADR1(trn_rd_c[32]),
    .ADR3(trn_rd_c[61]),
    .O(app_PIO_PIO_EP_EP_RX_req_len_o_mux0000[32])
  );
  X_FF #(
    .LOC ( "SLICE_X29Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_27978),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y51" ),
    .INIT ( 64'hA5A5A5A5A5A5A5A5 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_0_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X29Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_27978),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y51" ),
    .INIT ( 64'hFFFFFFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X29Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_27978),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X29Y51" ),
    .INIT ( 64'h0000FFFF00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X30Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_10281),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[52]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y47" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_10281),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_10292),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[34]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[2]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_10292),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_10294),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[53]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_10294),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_10318),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[27]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y49" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[27]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_10318),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_10340),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[43]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[43]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_10340),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_10338),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[19]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[19]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_10338),
    .CE(GLOBAL_LOGIC1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y50" ),
    .INIT ( 64'hFFFFA000FFFFA000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_26982),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_10354),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[40]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_10354),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_10371),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[41]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_10371),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_10373),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[26]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[26]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_10373),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_10385),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[36]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X30Y53" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[4]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_10385),
    .CE(GLOBAL_LOGIC1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y64" ),
    .INIT ( 64'hFFCC3300FFCC3300 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR3(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR4(trn_tdst_rdy_n_c),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X30Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_compl_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_o_29538),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X30Y65" ),
    .INIT ( 64'h0888088808880888 ))
  app_PIO_PIO_EP_EP_RX_req_compl_o_mux00001 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR0(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_o_mux0000)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_9__pack_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[9])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_8__pack_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y22" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_mux0000_SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_5__0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_4__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_3__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_2__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_1__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_clear_addr_d_26483),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N458)
  );
  X_FF #(
    .LOC ( "SLICE_X31Y22" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_mux0000_10428),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_26477),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X31Y22" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_cy_7__29937),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__DI_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[8]}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__O_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_9__pack_1, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_8__pack_1}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_xor_9__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y22" ),
    .INIT ( 64'h0000000000000004 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_mux0000 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_7__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_6__0),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N458),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_empty_int_mux0000_10428)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y22" ),
    .INIT ( 64'h00FF00FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_9_ (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[9])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y22" ),
    .INIT ( 64'h5555AAAA5555AAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut_8_ (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_up[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_Madd_data_count_pkt_lut[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y34" ),
    .INIT ( 64'h00C800C000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_new_oq_pkt_wr_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[23]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 64'hFF0FFF0FF000F000 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_23_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR5(trn_rd_c[23]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[23])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[22]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 64'hFF0FF000FF0FF000 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_22_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR4(trn_rd_c[22]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[22])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[21]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 64'hFF00F0F0FF00F0F0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_21_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[21]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[21])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[20]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y53" ),
    .INIT ( 64'hAAAAFF00AAAAFF00 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_20_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR3(trn_rd_c[20]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[20])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_attr_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000[45]),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y58" ),
    .INIT ( 64'hFC0CFC0CFC0CFC0C ))
  app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000_45_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR1(trn_rd_c[45]),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000[45])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_attr_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000[44]),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y58" ),
    .INIT ( 64'hAFA0AFA0AFA0AFA0 ))
  app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000_44_2 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR3(trn_rd_c[44]),
    .O(app_PIO_PIO_EP_EP_RX_req_attr_o_mux0000[44])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_11 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[27]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y59" ),
    .INIT ( 64'hFC30FC30FC30FC30 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_27_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[27]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[27])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[11]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 64'hFFFF00FFFF000000 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_11_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N11),
    .ADR5(trn_rd_c[11]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[11])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[10]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 64'hFFFF00FFFF000000 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_10_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N11),
    .ADR5(trn_rd_c[10]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[9]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 64'hEE22EE22EE22EE22 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_9_1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N11),
    .ADR0(trn_rd_c[9]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[8]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y60" ),
    .INIT ( 64'hFC30FC30FC30FC30 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_8_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[8]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X31Y61" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_RX_req_compl_with_data_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_mux0000),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_29308),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y61" ),
    .INIT ( 64'hFF7FFF7FFF7FFF7F ))
  app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_mux00001 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(app_PIO_PIO_EP_EP_RX_state_FSM_FFd4_26320),
    .ADR3(app_PIO_PIO_EP_EP_RX_state_FSM_FFd3_26317),
    .ADR2(app_PIO_PIO_EP_EP_RX_state_FSM_FFd2_26321),
    .O(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X31Y64" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_In),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_1_29191),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X31Y64" ),
    .INIT ( 64'hA0A0A0ECA0A0A0EC ))
  app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In1 (
    .ADR5(VCC),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_28413),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR1(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .O(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X32Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_and0001),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_10540),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[5]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X32Y49" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[5]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_10540),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_10551),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[29]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X32Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[29]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_10551),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_10562),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[63]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X32Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[63]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_10562),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_10579),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[47]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_10579),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_10581),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[45]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_10581),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_10582),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[44]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_10582),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_10584),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[51]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X32Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[51]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_10584),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X32Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000[54]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y54" ),
    .INIT ( 64'hFF0FF000FF0FF000 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_54_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR4(trn_rd_c[54]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000[54])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000[53]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y54" ),
    .INIT ( 64'hAAAAFF00AAAAFF00 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_53_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR3(trn_rd_c[53]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000[53])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000[52]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y54" ),
    .INIT ( 64'hFF00F0F0FF00F0F0 ))
  app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000_52_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[52]),
    .O(app_PIO_PIO_EP_EP_RX_req_tc_o_mux0000[52])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_10 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[26]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y57" ),
    .INIT ( 64'hFF00FF00FFFF0000 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_26_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N11),
    .ADR4(trn_rd_c[26]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[26])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_9 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[25]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y57" ),
    .INIT ( 64'hFFAAFFAA55005500 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_25_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N11),
    .ADR3(trn_rd_c[25]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[25])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_8 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[24]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y57" ),
    .INIT ( 64'hFA50FA50FA50FA50 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_24_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .ADR0(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[24]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[24])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_7 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[15]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 64'hFF33FF33CC00CC00 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_15_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N11),
    .ADR5(trn_rd_c[15]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[15])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_6 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[14]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 64'hFC30FC30FC30FC30 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_14_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[14]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[14])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_5 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[13]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 64'hFF00FF00F0F0F0F0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_13_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[13]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[13])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_4 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[12]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y58" ),
    .INIT ( 64'hFF00FF00AAAAAAAA ))
  app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000_12_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .ADR5(app_PIO_PIO_EP_EP_RX_N11),
    .ADR0(trn_rd_c[12]),
    .O(app_PIO_PIO_EP_EP_RX_req_tag_o_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_15 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[31]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 64'hFF33FF33CC00CC00 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_31_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N11),
    .ADR5(trn_rd_c[31]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[31])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_14 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[30]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 64'hFF33CC00FF33CC00 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_30_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .ADR1(app_PIO_PIO_EP_EP_RX_N11),
    .ADR4(trn_rd_c[30]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[30])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_13 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[29]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 64'hAAF0AAF0AAF0AAF0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_29_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[29]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[29])
  );
  X_FF #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_12 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[28]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X32Y59" ),
    .INIT ( 64'hAAF0AAF0AAF0AAF0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_28_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .ADR3(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[28]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[28])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y34" ),
    .INIT ( 64'hF000F00000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_and000111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst__and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_3 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[19]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 64'hFFF0FFF00F000F00 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_19_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR3(trn_rd_c[19]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[19])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_2 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[18]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 64'hFF0FFF0FF000F000 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_18_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_N11),
    .ADR5(trn_rd_c[18]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[18])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_1 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[17]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 64'hFF00F0F0FF00F0F0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_17_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[17]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[17])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_0 (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[16]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y53" ),
    .INIT ( 64'hAAAAFF00AAAAFF00 ))
  app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000_16_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_RX_N11),
    .ADR3(trn_rd_c[16]),
    .O(app_PIO_PIO_EP_EP_RX_req_rid_o_mux0000[16])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[37]),
    .O(trn_td_c[37]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 64'hEECEAA0AECCCA000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_37_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_len_o[5]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_addr_o[5]),
    .ADR3(trn_td_c[37]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N6),
    .ADR0(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[37])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[36]),
    .O(trn_td_c[36]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 64'hEECEECCCAA0AA000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_36_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_len_o[4]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_addr_o[4]),
    .ADR3(trn_td_c[36]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N6),
    .ADR0(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[36])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[35]),
    .O(trn_td_c[35]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 64'hFF88F8F888888888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_35_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[3]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[3]),
    .ADR3(trn_td_c[35]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N6),
    .ADR5(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[35])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[34]),
    .O(trn_td_c[34]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y62" ),
    .INIT ( 64'hFF88F8F888888888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_34_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_addr_o[2]),
    .ADR3(trn_td_c[34]),
    .ADR1(app_PIO_PIO_EP_EP_TX_N6),
    .ADR5(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[34])
  );
  X_FF #(
    .LOC ( "SLICE_X33Y65" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_req_compl_q (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_compl_o_29538),
    .O(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y66" ),
    .INIT ( 64'hFFFFFFFFFFFF1111 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33__SW0 (
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .O(app_PIO_N2)
  );
  X_FF #(
    .LOC ( "SLICE_X33Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[33]),
    .O(trn_td_c[33]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y66" ),
    .INIT ( 64'hF8F08800F8FA88AA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33_ (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_len_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR1(trn_td_c[33]),
    .ADR0(app_PIO_PIO_EP_EP_TX_N0),
    .ADR5(app_PIO_N2),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[33])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y66" ),
    .INIT ( 64'hAFAFAFAFAAAFAAAF ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32__SW0 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_be_o[2]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_be_o[1]),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_be_o[3]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_be_o[0]),
    .O(app_PIO_N4)
  );
  X_FF #(
    .LOC ( "SLICE_X33Y66" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[32]),
    .O(trn_td_c[32]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X33Y66" ),
    .INIT ( 64'hFDF1DD11F0F00000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_32_ (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_len_o[0]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N6),
    .ADR3(trn_td_c[32]),
    .ADR5(app_PIO_PIO_EP_EP_TX_N0),
    .ADR0(app_PIO_N4),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[32])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y23" ),
    .INIT ( 64'h3F3FFFFF3F3FFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_mark_addr_inv1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_mark_addr_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y51" ),
    .INIT ( 64'hA0A0A0A0A0A0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and00011 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_28104),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0001)
  );
  X_BUF   app_PIO_N20_app_PIO_N20_AMUX_Delay (
    .I(app_PIO_N20),
    .O(app_PIO_N20_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X34Y68" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_38_SW0 (
    .IA(app_PIO_N120),
    .IB(app_PIO_N121),
    .O(app_PIO_N20),
    .SEL(trn_td_c[26])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y68" ),
    .INIT ( 64'h0000A0A00000A0A0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_38_SW0_F (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR2(cfg_bus_number_c[2]),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N120)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y68" ),
    .INIT ( 64'hAAAAEAC0AAAAEAC0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_26_38_SW0_G (
    .ADR5(VCC),
    .ADR2(cfg_bus_number_c[2]),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N121)
  );
  X_BUF   app_PIO_N18_app_PIO_N18_AMUX_Delay (
    .I(app_PIO_N18),
    .O(app_PIO_N18_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X34Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_38_SW0 (
    .IA(app_PIO_N118),
    .IB(app_PIO_N119),
    .O(app_PIO_N18),
    .SEL(trn_td_c[27])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y69" ),
    .INIT ( 64'h0088008800880088 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_38_SW0_F (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(cfg_bus_number_c[3]),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N118)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y69" ),
    .INIT ( 64'hFFFFFF8800880088 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_27_38_SW0_G (
    .ADR2(VCC),
    .ADR1(cfg_bus_number_c[3]),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N119)
  );
  X_BUF   app_PIO_N12_app_PIO_N12_AMUX_Delay (
    .I(app_PIO_N12),
    .O(app_PIO_N12_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X34Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_38_SW0 (
    .IA(app_PIO_N112),
    .IB(app_PIO_N113),
    .O(app_PIO_N12),
    .SEL(trn_td_c[30])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y70" ),
    .INIT ( 64'h2020202020202020 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_38_SW0_F (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(cfg_bus_number_c[6]),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N112)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X34Y70" ),
    .INIT ( 64'hFFFFECEC20202020 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_30_38_SW0_G (
    .ADR3(VCC),
    .ADR2(cfg_bus_number_c[6]),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N113)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y34" ),
    .INIT ( 64'hFFFF0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_and00011 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y49" ),
    .INIT ( 64'hF0F0C0C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_not00011 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X35Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_26982),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y49" ),
    .INIT ( 64'h0080000000800000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux00001 (
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X35Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0001),
    .CLK(trn_clk_c),
    .I(ProtoComp796_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_26392),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_and0000_28410),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y51" ),
    .INIT ( 64'h0000000000000000 ))
  cfg_function_number_c_0__81_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ProtoComp796_D6LUT_O6)
  );
  X_FF #(
    .LOC ( "SLICE_X35Y61" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_TX_req_compl_with_data_q (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_compl_with_data_o_29308),
    .O(app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_28413),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_BUF   app_PIO_N24_app_PIO_N24_AMUX_Delay (
    .I(app_PIO_N24),
    .O(app_PIO_N24_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X35Y68" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_38_SW0 (
    .IA(app_PIO_N124),
    .IB(app_PIO_N125),
    .O(app_PIO_N24),
    .SEL(trn_td_c[24])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y68" ),
    .INIT ( 64'h0A0A0A0A00000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_38_SW0_F (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(cfg_bus_number_c[0]),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N124)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y68" ),
    .INIT ( 64'hAEACAEACAAA0AAA0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_24_38_SW0_G (
    .ADR4(VCC),
    .ADR5(cfg_bus_number_c[0]),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N125)
  );
  X_BUF   app_PIO_N26_app_PIO_N26_CMUX_Delay (
    .I(app_PIO_N26),
    .O(app_PIO_N26_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X35Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_38_SW0 (
    .IA(app_PIO_N126),
    .IB(app_PIO_N127),
    .O(app_PIO_N26),
    .SEL(trn_td_c[23])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y69" ),
    .INIT ( 64'h3333000000000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_38_SW0_F (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR4(cfg_device_number_c[4]),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N126)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y69" ),
    .INIT ( 64'hCCFFCCC0CCC0CCC0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_23_38_SW0_G (
    .ADR0(VCC),
    .ADR4(cfg_device_number_c[4]),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N127)
  );
  X_BUF   app_PIO_N34_app_PIO_N34_AMUX_Delay (
    .I(app_PIO_N34),
    .O(app_PIO_N34_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X35Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_38_SW0 (
    .IA(app_PIO_N134),
    .IB(app_PIO_N135),
    .O(app_PIO_N34),
    .SEL(trn_td_c[19])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y70" ),
    .INIT ( 64'h0088008800880088 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_38_SW0_F (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(cfg_device_number_c[0]),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N134)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y70" ),
    .INIT ( 64'hFFF8FFF800880088 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_19_38_SW0_G (
    .ADR4(VCC),
    .ADR1(cfg_device_number_c[0]),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N135)
  );
  X_BUF   app_PIO_N32_app_PIO_N32_AMUX_Delay (
    .I(app_PIO_N32),
    .O(app_PIO_N32_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X35Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_38_SW0 (
    .IA(app_PIO_N132),
    .IB(app_PIO_N133),
    .O(app_PIO_N32),
    .SEL(trn_td_c[20])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y71" ),
    .INIT ( 64'h5000500050005000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_38_SW0_F (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR2(cfg_device_number_c[1]),
    .ADR3(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N132)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X35Y71" ),
    .INIT ( 64'hAAAAF888AAAAF888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_20_38_SW0_G (
    .ADR5(VCC),
    .ADR2(cfg_device_number_c[1]),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N133)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_10912),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[14]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[14]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_10912),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_10914),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[13]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[13]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_10914),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_10915),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[12]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[12]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_10915),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_10917),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[11]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y48" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[11]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_10917),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_10938),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[46]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y49" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_10938),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_10961),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[18]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[18]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_10961),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_10963),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[28]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[28]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_10963),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_10964),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[31]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[31]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_10964),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_10966),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[16]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[16]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_10966),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_10987),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[55]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[55]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_10987),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_11000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[33]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_11000),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_11013),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[42]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[42]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_11013),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_11038),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[49]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[49]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_11038),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_11036),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[48]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[48]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_11036),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_11035),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[50]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X36Y54" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[50]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_11035),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[10]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y62" ),
    .INIT ( 64'hF0F0F0F0F0F0E4F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_10_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X36Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[11]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y62" ),
    .INIT ( 64'hFFFFFFFB00000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_11_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(trn_td_c[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[11])
  );
  X_FF #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 64'hF0F0F1F0F0F0E0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_7_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 64'hFFFFFEFF00001000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_6_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 64'hAAAAAAAAAAAEAAA2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_5_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y63" ),
    .INIT ( 64'hFFFFFFFB00040000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_4_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y64" ),
    .INIT ( 64'hFFEAC0C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5__SW2 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N558)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y64" ),
    .INIT ( 64'hF3F7F0F5F3B3F0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N559),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N558),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y64" ),
    .INIT ( 64'hFFA0A0A0FF808080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N591)
  );
  X_FF #(
    .LOC ( "SLICE_X36Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y64" ),
    .INIT ( 64'hFFFFEEFE11F100F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N592),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N591),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[4])
  );
  X_BUF   app_PIO_N10_app_PIO_N10_CMUX_Delay (
    .I(app_PIO_N10),
    .O(app_PIO_N10_0)
  );
  X_BUF   app_PIO_N10_app_PIO_N10_AMUX_Delay (
    .I(app_PIO_N28),
    .O(app_PIO_N28_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X36Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_38_SW0 (
    .IA(app_PIO_N110),
    .IB(app_PIO_N111),
    .O(app_PIO_N10),
    .SEL(trn_td_c[31])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X36Y69" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_38_SW0 (
    .IA(app_PIO_N128),
    .IB(app_PIO_N129),
    .O(app_PIO_N28),
    .SEL(trn_td_c[22])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y69" ),
    .INIT ( 64'h00000000F0F00000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_38_SW0_F (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR4(cfg_bus_number_c[7]),
    .ADR2(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N110)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y69" ),
    .INIT ( 64'hFFFCFFCC00F00000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_31_38_SW0_G (
    .ADR0(VCC),
    .ADR4(cfg_bus_number_c[7]),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N111)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y69" ),
    .INIT ( 64'h4040404040404040 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_38_SW0_F (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(cfg_device_number_c[3]),
    .ADR2(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N128)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y69" ),
    .INIT ( 64'hAAAAEAC0AAAAEAC0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_22_38_SW0_G (
    .ADR5(VCC),
    .ADR1(cfg_device_number_c[3]),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N129)
  );
  X_BUF   app_PIO_N30_app_PIO_N30_AMUX_Delay (
    .I(app_PIO_N30),
    .O(app_PIO_N30_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X36Y71" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_38_SW0 (
    .IA(app_PIO_N130),
    .IB(app_PIO_N131),
    .O(app_PIO_N30),
    .SEL(trn_td_c[21])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y71" ),
    .INIT ( 64'h0088008800880088 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_38_SW0_F (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(cfg_device_number_c[2]),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N130)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X36Y71" ),
    .INIT ( 64'hFF00FF00F888F888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_21_38_SW0_G (
    .ADR4(VCC),
    .ADR1(cfg_device_number_c[2]),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N131)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y36" ),
    .INIT ( 64'hFCFDFFFFFCFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_not0001110 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_write_pkt_in_progress_reg_28305),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_28304),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11)
  );
  X_FF #(
    .LOC ( "SLICE_X37Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_td_o (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_td_o_mux0000),
    .O(app_PIO_PIO_EP_EP_RX_req_td_o_27350),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y54" ),
    .INIT ( 64'hEE44EE44EE44EE44 ))
  app_PIO_PIO_EP_EP_RX_req_td_o_mux00001 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_td_o_27350),
    .ADR0(app_PIO_PIO_EP_EP_RX_N11),
    .ADR1(trn_rd_c[47]),
    .O(app_PIO_PIO_EP_EP_RX_req_td_o_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X37Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_RX_req_ep_o (
    .CE(app_PIO_PIO_EP_EP_RX_req_tc_o_not0001),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_RX_req_ep_o_mux0000),
    .O(app_PIO_PIO_EP_EP_RX_req_ep_o_27343),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y54" ),
    .INIT ( 64'hFA50FA50FA50FA50 ))
  app_PIO_PIO_EP_EP_RX_req_ep_o_mux00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(app_PIO_PIO_EP_EP_RX_req_ep_o_27343),
    .ADR0(app_PIO_PIO_EP_EP_RX_N11),
    .ADR2(trn_rd_c[46]),
    .O(app_PIO_PIO_EP_EP_RX_req_ep_o_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y62" ),
    .INIT ( 64'hEAEAEAC0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11__SW2 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N717)
  );
  X_FF #(
    .LOC ( "SLICE_X37Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y62" ),
    .INIT ( 64'hAFAABFBBAFAA8F88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N718),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N717),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[11])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y62" ),
    .INIT ( 64'hFFFFA800A800A800 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N720)
  );
  X_FF #(
    .LOC ( "SLICE_X37Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y62" ),
    .INIT ( 64'hFF00FFAAFC0CFEAE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N721),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N720),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X37Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y63" ),
    .INIT ( 64'hFFFFFFFB00000008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_9_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X37Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y63" ),
    .INIT ( 64'hFFFF0004FFFB0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_8_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y64" ),
    .INIT ( 64'hFCF8CC88F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7__SW2 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR1(trn_td_c[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N540)
  );
  X_FF #(
    .LOC ( "SLICE_X37Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y64" ),
    .INIT ( 64'hFFFF3075FFBA3030 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N541),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N540),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[7])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y64" ),
    .INIT ( 64'hFFA0A0A0FF808080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N543)
  );
  X_FF #(
    .LOC ( "SLICE_X37Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y64" ),
    .INIT ( 64'hCCFCCCFCDDFD88F8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N544),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[6])
  );
  X_BUF   app_PIO_N22_app_PIO_N22_CMUX_Delay (
    .I(app_PIO_N22),
    .O(app_PIO_N22_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X37Y68" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_38_SW0 (
    .IA(app_PIO_N122),
    .IB(app_PIO_N123),
    .O(app_PIO_N22),
    .SEL(trn_td_c[25])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y68" ),
    .INIT ( 64'h00FF000000000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_38_SW0_F (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(cfg_bus_number_c[1]),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N122)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X37Y68" ),
    .INIT ( 64'hCCFFCC88CC88CC88 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_25_38_SW0_G (
    .ADR2(VCC),
    .ADR4(cfg_bus_number_c[1]),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N123)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_26980),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X38Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q[5]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X38Y47" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_28569),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y63" ),
    .INIT ( 64'h8888B8AA00003000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8__SW3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N538)
  );
  X_BUF   app_PIO_N16_app_PIO_N16_CMUX_Delay (
    .I(app_PIO_N16),
    .O(app_PIO_N16_0)
  );
  X_BUF   app_PIO_N16_app_PIO_N16_AMUX_Delay (
    .I(app_PIO_N14),
    .O(app_PIO_N14_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X38Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_38_SW0 (
    .IA(app_PIO_N116),
    .IB(app_PIO_N117),
    .O(app_PIO_N16),
    .SEL(trn_td_c[28])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X38Y70" ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_38_SW0 (
    .IA(app_PIO_N114),
    .IB(app_PIO_N115),
    .O(app_PIO_N14),
    .SEL(trn_td_c[29])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y70" ),
    .INIT ( 64'h00000000FF000000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_38_SW0_F (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(cfg_bus_number_c[4]),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N116)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y70" ),
    .INIT ( 64'hCCCCCCCCFF888888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_28_38_SW0_G (
    .ADR2(VCC),
    .ADR3(cfg_bus_number_c[4]),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N117)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y70" ),
    .INIT ( 64'h5050000050500000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_38_SW0_F (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR2(cfg_bus_number_c[5]),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N114)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X38Y70" ),
    .INIT ( 64'hFE50EE00FE50EE00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_29_38_SW0_G (
    .ADR5(VCC),
    .ADR2(cfg_bus_number_c[5]),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_N115)
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y38" ),
    .INIT ( 64'hFF000000FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X39Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_26978),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X39Y62" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[38]),
    .O(trn_td_c[38]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y62" ),
    .INIT ( 64'hFFA0ECECA0A0A0A0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_38_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[6]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_addr_o[6]),
    .ADR3(trn_td_c[38]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR5(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[38])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y62" ),
    .INIT ( 64'hF022F03000220000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N721)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y62" ),
    .INIT ( 64'hAA30AA2200300000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11__SW3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N718)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y63" ),
    .INIT ( 64'h8888B8AA00003000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N541)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y63" ),
    .INIT ( 64'h8080B3A0808080A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N544)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y63" ),
    .INIT ( 64'hAA0EAA02000C0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N559)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X39Y63" ),
    .INIT ( 64'hAA0E000CAA020000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N592)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_11392),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[54]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X40Y49" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_11392),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_11407),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[37]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X40Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37 (
    .A0(GLOBAL_LOGIC1),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[5]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_11407),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_11409),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[23]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X40Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[23]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_11409),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_11404),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[30]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X40Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[30]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_11404),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_11432),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[25]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X40Y52" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[25]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_11432),
    .CE(GLOBAL_LOGIC1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y63" ),
    .INIT ( 64'hFFE0E0E0FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N534)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y63" ),
    .INIT ( 64'hAFAABFBBAFAA8F88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N535),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N534),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[9])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y63" ),
    .INIT ( 64'hFAAAF000F888F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N537)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y63" ),
    .INIT ( 64'hAAACFFFFAAACAAAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N538),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N537),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X40Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y64" ),
    .INIT ( 64'hAAAAAAACAAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_2_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y64" ),
    .INIT ( 64'hC5C4C0C405000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N625)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y64" ),
    .INIT ( 64'hF4F5040004000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N658)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y65" ),
    .INIT ( 64'hFCF0F8F0CC008800 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[13]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N711)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y65" ),
    .INIT ( 64'hAAAAAACCFAFAFAFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N712),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N711),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[13])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y65" ),
    .INIT ( 64'hFF888888F8888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N714)
  );
  X_FF #(
    .LOC ( "SLICE_X40Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y65" ),
    .INIT ( 64'hFFFFFDFC57035500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N715),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N714),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X40Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[15]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y66" ),
    .INIT ( 64'hF0F0F0F0F0F0F4B0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_15_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(trn_td_c[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[15])
  );
  X_FF #(
    .LOC ( "SLICE_X40Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[14]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y66" ),
    .INIT ( 64'hFF00FF00FF00FB40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_14_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[14])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X40Y66" ),
    .INIT ( 64'hAAEF004000400040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N709)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y49" ),
    .INIT ( 64'h0000000003030303 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR5(trn_tsof_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[41]),
    .O(trn_td_c[41]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y60" ),
    .INIT ( 64'hFF88F8F888888888 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_41_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_len_o[9]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_tag_o[1]),
    .ADR3(trn_td_c[41]),
    .ADR0(app_PIO_PIO_EP_EP_TX_N6),
    .ADR5(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[41])
  );
  X_FF #(
    .LOC ( "SLICE_X41Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[40]),
    .O(trn_td_c[40]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y60" ),
    .INIT ( 64'hFFA0ECECA0A0A0A0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_40_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_len_o[8]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[0]),
    .ADR3(trn_td_c[40]),
    .ADR0(app_PIO_PIO_EP_EP_TX_N6),
    .ADR5(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[40])
  );
  X_FF #(
    .LOC ( "SLICE_X41Y60" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[39]),
    .O(trn_td_c[39]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y60" ),
    .INIT ( 64'hEAEAEAAAC0C0C000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_39_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_len_o[7]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR1(trn_td_c[39]),
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR5(app_PIO_PIO_EP_EP_TX_N6),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[39])
  );
  X_FF #(
    .LOC ( "SLICE_X41Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y63" ),
    .INIT ( 64'hFFFFFEFF00000200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_3_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X41Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y63" ),
    .INIT ( 64'hAAAAAAAEAAAAAAA2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_1_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X41Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y63" ),
    .INIT ( 64'hFFFFFFFB00000008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_0_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y64" ),
    .INIT ( 64'hEEEACCC0AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR1(trn_td_c[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N624)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y64" ),
    .INIT ( 64'hAABBFAFBAA88FAF8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N625),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N624),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[3])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y64" ),
    .INIT ( 64'hEAC0EAC0EAC0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N657)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y64" ),
    .INIT ( 64'hFFFFEFEE1F110F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N658),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N657),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y65" ),
    .INIT ( 64'hCC000A0ACC000C00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N715)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[12]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y65" ),
    .INIT ( 64'hCCCCCCDCCCCCCC8C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_12_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X41Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[13]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y65" ),
    .INIT ( 64'hFFFF0000FEFF0200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_13_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[13])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y65" ),
    .INIT ( 64'hC0CA000AC0CC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N712)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y66" ),
    .INIT ( 64'hECA0ECA0ECA0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[15]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N705)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y66" ),
    .INIT ( 64'hAAAAACACFFAAFFAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N706),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N705),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[15])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y66" ),
    .INIT ( 64'hFECCFA00CCCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[14]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N708)
  );
  X_FF #(
    .LOC ( "SLICE_X41Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X41Y66" ),
    .INIT ( 64'hFFFFFDFC57035500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N709),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N708),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[14])
  );
  X_FF #(
    .LOC ( "SLICE_X42Y53" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_TX_trn_tsof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_tsof_n_mux0000),
    .O(trn_tsof_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X42Y53" ),
    .INIT ( 64'hEE00EEEEFF55FFFF ))
  app_PIO_PIO_EP_EP_TX_trn_tsof_n_mux00001 (
    .ADR2(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .ADR3(trn_tsof_n_c),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_tsof_n_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X42Y63" ),
    .INIT ( 64'hFF00232000002020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0__SW3 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N724)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X42Y66" ),
    .INIT ( 64'hC0CA000AC0CC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N706)
  );
  X_FF #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[45]),
    .O(trn_td_c[45]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 64'hFEF0EE00F4F04400 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_45_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_attr_o[1]),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[5]),
    .ADR5(trn_td_c[45]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR3(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[45])
  );
  X_FF #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[44]),
    .O(trn_td_c[44]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 64'hFCF0CC00FAF0AA00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_44_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_attr_o[0]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_tag_o[4]),
    .ADR1(trn_td_c[44]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR3(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[44])
  );
  X_FF #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[43]),
    .O(trn_td_c[43]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 64'hFA00C8C8FA00C8C8 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_43_1 (
    .ADR5(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tag_o[3]),
    .ADR3(trn_td_c[43]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[43])
  );
  X_FF #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[42]),
    .O(trn_td_c[42]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X43Y58" ),
    .INIT ( 64'hFA32C800FA32C800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_42_1 (
    .ADR5(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_tag_o[2]),
    .ADR3(trn_td_c[42]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[42])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y35" ),
    .INIT ( 64'hA0A0A0A0A0A0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_and00011 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0003_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y36" ),
    .INIT ( 64'hC0C00000C0C00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_rstpot_SW1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N804)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_rstpot_11772),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_28304),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y36" ),
    .INIT ( 64'h0CCC0CCC0CCE0CCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_rstpot (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_28304),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N478),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N804),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_full_rstpot_11772)
  );
  X_SFF #(
    .LOC ( "SLICE_X44Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y43" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or00011 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_26813),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X44Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_27978),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y44" ),
    .INIT ( 64'h3F3F3F3F3F3F3F3F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_11799),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[17]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[17]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_11799),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_11801),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[15]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[15]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_11801),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_11802),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[22]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[22]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_11802),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_11804),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[20]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X44Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[20]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_11804),
    .CE(GLOBAL_LOGIC1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y63" ),
    .INIT ( 64'hFAF8AA88F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1__SW2 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N690)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y63" ),
    .INIT ( 64'hF1F1FFF1E0E0FFE0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N691),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N690),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y63" ),
    .INIT ( 64'hFAF8AA88F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N723)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y63" ),
    .INIT ( 64'hFF0CFF0CFF5DAE0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N724),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N723),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y68" ),
    .INIT ( 64'hFFFFE000E000E000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[19]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N693)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y68" ),
    .INIT ( 64'hF1F1FFF1E0E0FFE0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N694),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N693),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[19])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y68" ),
    .INIT ( 64'hAAEF004000400040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N694)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y69" ),
    .INIT ( 64'hFFF8888888888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[16]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N702)
  );
  X_FF #(
    .LOC ( "SLICE_X44Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X44Y69" ),
    .INIT ( 64'hFFFFEFEE1F110F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N703),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N702),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[16])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q[5]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X45Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_26393),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y51" ),
    .INIT ( 64'h00000000C0C00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_and00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_26390),
    .ADR5(trn_rdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsrc_rdy_26319),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_np_26392),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[53]),
    .O(trn_td_c[53]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 64'hFECCFA00DCCC5000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_53_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_tc_o[1]),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[5]),
    .ADR5(trn_td_c[53]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N6),
    .ADR3(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[53])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[52]),
    .O(trn_td_c[52]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 64'hFBF0BB00F8F08800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_52_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_tc_o[0]),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[4]),
    .ADR0(trn_td_c[52]),
    .ADR4(app_PIO_PIO_EP_EP_TX_N6),
    .ADR3(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[52])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[46]),
    .O(trn_td_c[46]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 64'hFCF8F0F8CC880088 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_46_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_ep_o_27343),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_tag_o[6]),
    .ADR4(trn_td_c[46]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR1(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[46])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[54]),
    .O(trn_td_c[54]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y54" ),
    .INIT ( 64'hFCF8CC88F0F80088 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_54_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_tc_o[2]),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[6]),
    .ADR5(trn_td_c[54]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR1(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[54])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[60]),
    .O(trn_td_c[60]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y59" ),
    .INIT ( 64'hFC30FC30A820A820 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_60_1 (
    .ADR4(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[12]),
    .ADR3(trn_td_c[60]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[60])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[58]),
    .O(trn_td_c[58]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y59" ),
    .INIT ( 64'hFF33CC00AA228800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_58_1 (
    .ADR2(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[10]),
    .ADR3(trn_td_c[58]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[58])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y59" ),
    .INIT ( 64'h00000000FF00FF00 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_33_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_1_29191),
    .ADR3(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .O(app_PIO_PIO_EP_EP_TX_N6)
  );
  X_FF #(
    .LOC ( "SLICE_X45Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[59]),
    .O(trn_td_c[59]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y59" ),
    .INIT ( 64'hFFFFFC30FFFFA820 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_59_1 (
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[11]),
    .ADR3(trn_td_c[59]),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR4(app_PIO_PIO_EP_EP_TX_N6),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[59])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y63" ),
    .INIT ( 64'h88BA888A00300000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1__SW3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N691)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y63" ),
    .INIT ( 64'h0033003300330033 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or000041 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y63" ),
    .INIT ( 64'hF0220022F0300000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N535)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y67" ),
    .INIT ( 64'hFAAAF000EAAAC000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[17]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N699)
  );
  X_FF #(
    .LOC ( "SLICE_X45Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y67" ),
    .INIT ( 64'hFFFFFAFE00CC50DC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N700),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N699),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[17])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[19]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y68" ),
    .INIT ( 64'hFFFF0000FFFB0400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_19_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(trn_td_c[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[19])
  );
  X_FF #(
    .LOC ( "SLICE_X45Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[17]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y68" ),
    .INIT ( 64'hFFFF0000FEFF1000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_17_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[17])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y68" ),
    .INIT ( 64'h88DC0050888C0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N700)
  );
  X_FF #(
    .LOC ( "SLICE_X45Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[16]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y69" ),
    .INIT ( 64'hFF00FF00FE04FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_16_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[16])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X45Y69" ),
    .INIT ( 64'hC0C0C0C00000EA40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N703)
  );
  X_SFF #(
    .LOC ( "SLICE_X46Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_ProtoComp796_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y49" ),
    .INIT ( 64'h0000000000000000 ))
  cfg_function_number_c_0__84_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_ProtoComp796_D6LUT_O6)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y51" ),
    .INIT ( 64'hFFFFAAAAFFFFAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or000021 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR4(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y51" ),
    .INIT ( 64'h000A330BFF0FCC0E ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X46Y52" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y52" ),
    .INIT ( 64'h0F0F0C0C000A0008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(trn_tsof_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y52" ),
    .INIT ( 64'hBBBBBFBBBBBBBFBF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not00011 (
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .ADR5(trn_tsof_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X46Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[55]),
    .O(trn_td_c[55]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y54" ),
    .INIT ( 64'hFAFAFA0000FA0000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_55_1 (
    .ADR1(VCC),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[7]),
    .ADR5(trn_td_c[55]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[55])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[50]),
    .O(trn_td_c[50]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y54" ),
    .INIT ( 64'hC8FAC800C8FAC800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_50_1 (
    .ADR5(VCC),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[2]),
    .ADR1(trn_td_c[50]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[50])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[63]),
    .O(trn_td_c[63]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y59" ),
    .INIT ( 64'hFF0FF000AA0AA000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_63_1 (
    .ADR1(VCC),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_rid_o[15]),
    .ADR3(trn_td_c[63]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[63])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[61]),
    .O(trn_td_c[61]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y59" ),
    .INIT ( 64'hFC0CFC0CA808A808 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_61_1 (
    .ADR4(VCC),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[13]),
    .ADR3(trn_td_c[61]),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[61])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y59" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[62]),
    .O(trn_td_c[62]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y59" ),
    .INIT ( 64'hFFC0EAEAC0C0C0C0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_62_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_TX_req_compl_with_data_q_28413),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[14]),
    .ADR3(trn_td_c[62]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR5(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[62])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y59" ),
    .INIT ( 64'hFFFFFFFFAAAAAAAA ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_1_11 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_N0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y68" ),
    .INIT ( 64'hFFC0C0C0FF808080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR1(trn_td_c[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N696)
  );
  X_FF #(
    .LOC ( "SLICE_X46Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y68" ),
    .INIT ( 64'hF0F0E2E2FFF0FFE2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N697),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N696),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[18])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y68" ),
    .INIT ( 64'hCC00CC000A0A0C00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N697)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y69" ),
    .INIT ( 64'hDDCD100010001000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N667)
  );
  X_FF #(
    .LOC ( "SLICE_X46Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[27]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y69" ),
    .INIT ( 64'hF0F0F0F0F0F2F0D0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_27_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[27])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[26]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y70" ),
    .INIT ( 64'hFFFE0010FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_26_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[26])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[25]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y70" ),
    .INIT ( 64'hFFFF0000FFFD0020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_25_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[25])
  );
  X_FF #(
    .LOC ( "SLICE_X46Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[24]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y70" ),
    .INIT ( 64'hCCCCCCCCCCCCCCE4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_24_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[24])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y71" ),
    .INIT ( 64'hF8F88888F8888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[26]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N669)
  );
  X_FF #(
    .LOC ( "SLICE_X46Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X46Y71" ),
    .INIT ( 64'hCCEECCEECFEFC0EA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N670),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N669),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[26])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y35" ),
    .INIT ( 64'hFFFF00000000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not00021 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int_not0002)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y36" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_not000158_SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N747)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y36" ),
    .INIT ( 64'hFFFFFFFF7FFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_not00012_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N478)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y36" ),
    .INIT ( 64'h0000400000004000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_rstpot_SW1 (
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N478),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N799)
  );
  X_SFF #(
    .LOC ( "SLICE_X47Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y52" ),
    .INIT ( 64'h0E000F0004000500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .ADR4(trn_tsof_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y52" ),
    .INIT ( 64'h3322332200220322 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not00011 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR2(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[49]),
    .O(trn_td_c[49]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 64'hFC30FC30FC300000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_49_1 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[1]),
    .ADR3(trn_td_c[49]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[49])
  );
  X_FF #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[48]),
    .O(trn_td_c[48]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 64'hFC30FC30FC300000 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_48_1 (
    .ADR0(VCC),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(app_PIO_PIO_EP_EP_RX_req_rid_o[0]),
    .ADR3(trn_td_c[48]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[48])
  );
  X_FF #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[47]),
    .O(trn_td_c[47]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 64'hF8FAF8F088AA8800 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_47_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_td_o_27350),
    .ADR4(app_PIO_PIO_EP_EP_RX_req_tag_o[7]),
    .ADR1(trn_td_c[47]),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .ADR0(app_PIO_PIO_EP_EP_TX_N0),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[47])
  );
  X_FF #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[51]),
    .O(trn_td_c[51]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y54" ),
    .INIT ( 64'hFAC8FAC800C800C8 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_51_1 (
    .ADR4(VCC),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_RX_req_rid_o[3]),
    .ADR5(trn_td_c[51]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[51])
  );
  X_FF #(
    .LOC ( "SLICE_X47Y57" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[57]),
    .O(trn_td_c[57]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y57" ),
    .INIT ( 64'hFBFBFBF0F8F8F8F0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_57_1 (
    .ADR3(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR5(app_PIO_PIO_EP_EP_RX_req_rid_o[9]),
    .ADR0(trn_td_c[57]),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR2(app_PIO_PIO_EP_EP_TX_N6),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[57])
  );
  X_FF #(
    .LOC ( "SLICE_X47Y58" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[56]),
    .O(trn_td_c[56]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y58" ),
    .INIT ( 64'hFF00AAAAF000A0A0 ))
  app_PIO_PIO_EP_EP_TX_trn_td_mux0000_56_1 (
    .ADR1(VCC),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_RX_req_rid_o[8]),
    .ADR3(trn_td_c[56]),
    .ADR2(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_td_mux0000[56])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y63" ),
    .INIT ( 64'hFF05FF05FF05FF05 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_cmp_eq0001111 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y64" ),
    .INIT ( 64'h0C000C0400000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not00011 (
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(trn_tsrc_rdy_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X47Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[18]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y68" ),
    .INIT ( 64'hAAAAAAAAAAAABA8A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_18_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(trn_td_c[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[18])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y69" ),
    .INIT ( 64'hFFFFC080C080C080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[27]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N666)
  );
  X_FF #(
    .LOC ( "SLICE_X47Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y69" ),
    .INIT ( 64'hFFFD5575FFFC0030 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N667),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N666),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[27])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y70" ),
    .INIT ( 64'hFEAAAAAAFC000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[25]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N672)
  );
  X_FF #(
    .LOC ( "SLICE_X47Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y70" ),
    .INIT ( 64'hF3F0F3F0F7F5B3A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N673),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N672),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[25])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y70" ),
    .INIT ( 64'hF0540044F0100000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N673)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y71" ),
    .INIT ( 64'hC0C00000CEC40A00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N670)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y71" ),
    .INIT ( 64'hCC000000CCE400A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N676)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y71" ),
    .INIT ( 64'hEAEAC0C0EAAAC000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR1(trn_td_c[24]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N675)
  );
  X_FF #(
    .LOC ( "SLICE_X47Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X47Y71" ),
    .INIT ( 64'hFFFFFCFE03AB00AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N676),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N675),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[24])
  );
  X_FF #(
    .LOC ( "SLICE_X48Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_12397),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X48Y38" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_12397),
    .CE(GLOBAL_LOGIC1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y49" ),
    .INIT ( 64'h0011001100550055 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(trn_teof_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR1(trn_tsrc_dsc_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done)
  );
  X_FF #(
    .LOC ( "SLICE_X48Y50" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_TX_trn_teof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_teof_n_mux0000),
    .O(trn_teof_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y50" ),
    .INIT ( 64'hFF55FF5555555555 ))
  app_PIO_PIO_EP_EP_TX_trn_teof_n_mux00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(trn_teof_n_c),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_teof_n_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y52" ),
    .INIT ( 64'hFFFF0000AAAA222A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y52" ),
    .INIT ( 64'h7373FFFF7373FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000_SW0 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR1(trn_tsrc_dsc_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .ADR2(trn_tsof_n_c),
    .ADR4(trn_teof_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N379)
  );
  X_SFF #(
    .LOC ( "SLICE_X48Y52" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001),
    .O(trn_tdst_rdy_n_c),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000_30598),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y52" ),
    .INIT ( 64'hF1F3FFFFF1F0FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N379),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_29441),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000_30598)
  );
  X_FF #(
    .LOC ( "SLICE_X48Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[39]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X48Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[37]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X48Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[35]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X48Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[33]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X48Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y58" ),
    .INIT ( 64'hCC33CC33CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_1_11 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y58" ),
    .INIT ( 64'h00CC000000CC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y76" ),
    .INIT ( 64'hFCCCECCCF000A000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[30]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N654)
  );
  X_FF #(
    .LOC ( "SLICE_X48Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X48Y76" ),
    .INIT ( 64'hF1F1E0E0FFF1FFE0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N655),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N654),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[30])
  );
  X_SFF #(
    .LOC ( "SLICE_X49Y52" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000_30602),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y52" ),
    .INIT ( 64'h555573FF555573FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000_SW2 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR1(trn_tsrc_dsc_n_c),
    .ADR2(trn_tsof_n_c),
    .ADR3(trn_teof_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N809)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y52" ),
    .INIT ( 64'h0E0EFFFF0C0FFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000 (
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_29441),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_27409),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N809),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000_30602)
  );
  X_FF #(
    .LOC ( "SLICE_X49Y53" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n_mux0000),
    .O(trn_tsrc_dsc_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y53" ),
    .INIT ( 64'hFF00FF00FF33FF33 ))
  app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n_mux00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(trn_tsrc_dsc_n_c),
    .ADR5(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR1(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .O(app_PIO_PIO_EP_EP_TX_trn_tsrc_dsc_n_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y58" ),
    .INIT ( 64'h30FF30FF30FF30FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y58" ),
    .INIT ( 64'hFFFFFFFFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X49Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y58" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result[0])
  );
  X_FF #(
    .LOC ( "SLICE_X49Y62" ),
    .INIT ( 1'b1 ))
  app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n_mux0000),
    .O(trn_tsrc_rdy_n_c),
    .RST(GND),
    .SET(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y62" ),
    .INIT ( 64'hFF11DD1111111111 ))
  app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n_mux00001 (
    .ADR2(VCC),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .ADR0(app_PIO_PIO_EP_EP_TX_req_compl_q_27777),
    .O(app_PIO_PIO_EP_EP_TX_trn_tsrc_rdy_n_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X49Y63" ),
    .INIT ( 64'h0030003000300030 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or000031 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y51" ),
    .INIT ( 64'h0000111100001111 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start1 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_26165),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start)
  );
  X_SFF #(
    .LOC ( "SLICE_X50Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y56" ),
    .INIT ( 64'hFFFFA0ECA0ECA0EC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_35_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[35]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000[35])
  );
  X_FF #(
    .LOC ( "SLICE_X50Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[41]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y57" ),
    .INIT ( 64'hAAABAAAAAAA8AAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_41_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[41])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y57" ),
    .INIT ( 64'hF0F0445000004400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N619)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[43]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y58" ),
    .INIT ( 64'hF0F0F0F0F0F0E4F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_43_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[43])
  );
  X_FF #(
    .LOC ( "SLICE_X50Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[42]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y58" ),
    .INIT ( 64'hF0F0F0F0F0F0E4F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_42_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[42])
  );
  X_FF #(
    .LOC ( "SLICE_X50Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[40]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y58" ),
    .INIT ( 64'hFF00FF00FF04FB00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_40_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[40])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X50Y59" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_1511 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N833),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N834),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_151),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y59" ),
    .INIT ( 64'hDC54DC5499009900 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_1511_F (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N833)
  );
  X_SFF #(
    .LOC ( "SLICE_X50Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_151),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y59" ),
    .INIT ( 64'h55115511FEBAFEBA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_1511_G (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N834)
  );
  X_SFF #(
    .LOC ( "SLICE_X50Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y62" ),
    .INIT ( 64'hDFD54F458A804A40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X50Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y62" ),
    .INIT ( 64'hA0A0FF00CACACCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[11]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 64'hFF00FF00FF00CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_11_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[11])
  );
  X_FF #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[10]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 64'hFF00FF00FF00F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_10_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 64'hFF05FA00FF05FA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_9_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[9]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y63" ),
    .INIT ( 64'hFE04FE04FE04FE04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_8_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[8])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y66" ),
    .INIT ( 64'hF8F88888F8888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[35]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N639)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y66" ),
    .INIT ( 64'hF0F0E2E2FFF0FFE2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N640),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N639),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[35])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y66" ),
    .INIT ( 64'hF0220022F0300000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N640)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[34]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y67" ),
    .INIT ( 64'hFF00FF00FF02FD00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_34_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[34])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y67" ),
    .INIT ( 64'h8800880088F88808 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N643)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y75" ),
    .INIT ( 64'h8080D5808080C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N652)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y75" ),
    .INIT ( 64'hFF88FF8088888080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR1(trn_td_c[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N651)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y75" ),
    .INIT ( 64'hFFFF4444FFF444F4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N652),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N651),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[31])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y76" ),
    .INIT ( 64'hEECCEAC0AA00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N660)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y76" ),
    .INIT ( 64'hF3F0F7F5F3F0B3A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N661),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N660),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[29])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y76" ),
    .INIT ( 64'hCC00CC000A0A0C00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N661)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y77" ),
    .INIT ( 64'hFFC0C0C0EAC0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[23]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N678)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y77" ),
    .INIT ( 64'hFFFFFCFE00AA30BA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N679),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N678),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[23])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y77" ),
    .INIT ( 64'hF0F0000022302200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N679)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y78" ),
    .INIT ( 64'hFEEEF000F000F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[22]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N681)
  );
  X_FF #(
    .LOC ( "SLICE_X50Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y78" ),
    .INIT ( 64'hF3F0F7F5F3F0B3A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N682),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N681),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[22])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X50Y78" ),
    .INIT ( 64'hA0A0A0A00000CCA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22__SW3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N682)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y36" ),
    .INIT ( 64'hFF3FFF3FFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_rstpot_SW2 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_int[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N800)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_rstpot_12792),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_26715),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y36" ),
    .INIT ( 64'hFF04FF04FF045F04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_rstpot (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N747),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_data_count_pkt_down_not0001),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_N11),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_26715),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N799),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N800),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_rstpot_12792)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_ProtoComp796_D6LUT_O6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_29441),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y52" ),
    .INIT ( 64'h0000000000000000 ))
  cfg_function_number_c_0__83_SLICEL_D6LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_ProtoComp796_D6LUT_O6)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y56" ),
    .INIT ( 64'hAAFF00FFAAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33__SW0 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N95)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_1_12803),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N95),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y56" ),
    .INIT ( 64'h303F303C00F000F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_1 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_1_12803)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y57" ),
    .INIT ( 64'hFFC8C8C8FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[41]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N618)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y57" ),
    .INIT ( 64'hAAAFEEEFAAA0EEEC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N619),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N618),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[41])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y57" ),
    .INIT ( 64'hFFC0C0C0EAC0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[40]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N621)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y57" ),
    .INIT ( 64'hCFCCCFCCDFDD8F88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N622),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N621),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[40])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y58" ),
    .INIT ( 64'hCCCC00E4000000A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N613)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y58" ),
    .INIT ( 64'hC0C000EAC0C00040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N622)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y58" ),
    .INIT ( 64'hF2020202F3000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N616)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X51Y59" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_ (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N843),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N844),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000[34]),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y59" ),
    .INIT ( 64'h5757161655551414 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34__F (
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N843)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y59" ),
    .INIT ( 64'hFFBBFFBBBB33AA22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34__G (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N844)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y61" ),
    .INIT ( 64'hCFC00F00BABA8A8A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X51Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y62" ),
    .INIT ( 64'h0000FF00A0A0AAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux00001 (
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[11]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 64'hFFF4CFC43B300B00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_11_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[11]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[11])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[10]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 64'hFFF43B30CFC40B00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_10_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[10]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 64'hAACCF0F0AACCAAF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_9_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[9]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y63" ),
    .INIT ( 64'hF0CCAAAAF0CCF0AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_8_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[35]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y66" ),
    .INIT ( 64'hF0F1F0F0F0E0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_35_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[35])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[33]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y66" ),
    .INIT ( 64'hFFFFFFEF00000020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_33_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[33])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y67" ),
    .INIT ( 64'hEAC0EAC0EAC0AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N642)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y67" ),
    .INIT ( 64'hFFFFFFF4444F4444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N643),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N642),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[34])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[31]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y75" ),
    .INIT ( 64'hF0F0F0F0F1E0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_31_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(trn_td_c[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[31])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y76" ),
    .INIT ( 64'h8888DC8C00005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N655)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[30]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y76" ),
    .INIT ( 64'hFFFEFFFF00100000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_30_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[30])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[29]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y76" ),
    .INIT ( 64'hCCCCCCCCCCCCCCAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_29_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[29])
  );
  X_FF #(
    .LOC ( "SLICE_X51Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[23]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y76" ),
    .INIT ( 64'hFFFF0000FFEF0040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_23_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[23])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y77" ),
    .INIT ( 64'hFEFACC00CC00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[20]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N687)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y77" ),
    .INIT ( 64'hF3F0F7F5F3F0B3A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N688),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N687),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[20])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y77" ),
    .INIT ( 64'hF0F0000022302200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N688)
  );
  X_FF #(
    .LOC ( "SLICE_X51Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[22]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X51Y78" ),
    .INIT ( 64'hFFFF0010FFEF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_22_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[22])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_13063),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[10]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[10]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_13063),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_13065),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[21]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[21]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_13065),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_13066),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[9]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[9]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_13066),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_13068),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[8]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X52Y50" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[8]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_13068),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_13089),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o[24]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X52Y51" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC1),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[24]),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_13089),
    .CE(GLOBAL_LOGIC1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y52" ),
    .INIT ( 64'h0000000011111111 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done1 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_27598),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y55" ),
    .INIT ( 64'hEAEAFFEAC0C0FFC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_36_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[36]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000[36])
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[40]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[41]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[40]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[38]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[39]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[38]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[36]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[37]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y56" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data7_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[36]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y57" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y57" ),
    .INIT ( 64'h0000777400007777 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_26485),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux0000)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[34]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[35]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[34]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[32]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[33]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[32]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[30]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[31]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X52Y58" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data6_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[30]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y61" ),
    .INIT ( 64'h88E2FFF088E200F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y61" ),
    .INIT ( 64'hCFBA0F8AC0BA008A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y61" ),
    .INIT ( 64'h2200E2E22200E2E2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux00001 (
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X52Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y62" ),
    .INIT ( 64'hE4E4EE445050EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[39]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 64'hAAAAAAAAABA8AAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_39_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(trn_td_c[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[39])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[38]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 64'hF0F0F0F0F0E2F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_38_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[38])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[37]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 64'hFFFFFFEF00100000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_37_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[37])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[36]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y63" ),
    .INIT ( 64'hFFFF0010FFEF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_36_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[36])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 64'hFF00FF00FF33CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_7_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 64'hFF00FF00FF33CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_6_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 64'hFF00FF00FF55AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_5_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y64" ),
    .INIT ( 64'hFF00FF00FA50FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_4_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y66" ),
    .INIT ( 64'hC0C00000E2F02200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N649)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[32]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y66" ),
    .INIT ( 64'hFFFF0000FFFD0020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_32_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[32])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y66" ),
    .INIT ( 64'hF044F05000440000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N646)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y74" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[28]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y74" ),
    .INIT ( 64'hF0F0F0F0F0F2F0D0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_28_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[28])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y75" ),
    .INIT ( 64'hC055C000C040C040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N664)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y78" ),
    .INIT ( 64'hFAAAF000F888F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21__SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[21]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N684)
  );
  X_FF #(
    .LOC ( "SLICE_X52Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y78" ),
    .INIT ( 64'hABABFFABA8A8FFA8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N685),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N684),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[21])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X52Y78" ),
    .INIT ( 64'hF0F0000044504400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N685)
  );
  X_FF #(
    .LOC ( "SLICE_X53Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_29663),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y50" ),
    .INIT ( 64'hFFEAFFFF00400000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_27598),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N7),
    .ADR2(trn_teof_n_c),
    .ADR1(trn_tsrc_dsc_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 64'hFFFF88F888F888F8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_3_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[40]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[40]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_3_)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 64'hFAFEAAEEF0FC00CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_2_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[39]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_2_)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 64'hFFFFBA30BA30BA30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_1_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[38]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_1_)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y56" ),
    .INIT ( 64'hFBFABBAAF3F03300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[37]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[37]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y58" ),
    .INIT ( 64'hEAEAC0C0EAAAC000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[43]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N612)
  );
  X_FF #(
    .LOC ( "SLICE_X53Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y58" ),
    .INIT ( 64'hABABFFABA8A8FFA8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N613),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N612),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[43])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y58" ),
    .INIT ( 64'hFFC0EAC0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N615)
  );
  X_FF #(
    .LOC ( "SLICE_X53Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y58" ),
    .INIT ( 64'hFF1FEF0FFF11EE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N616),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N615),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[42])
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 64'hCACAFA0A0C0CFA0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 64'hE2E2EE223030EE22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[10]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 64'h8F808F80EFEF4040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y62" ),
    .INIT ( 64'hAFA00F00DCDC8C8C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X53Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_In),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y63" ),
    .INIT ( 64'hFA50FA50FA50FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_In1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_In)
  );
  X_FF #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 64'hFFCEBB8A75443100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_7_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 64'hFFCE7544BB8A3100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_6_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 64'hBBF0BBB888F088B8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_5_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y64" ),
    .INIT ( 64'hE2FFE2F3E200E2C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_4_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y66" ),
    .INIT ( 64'hFECCFA00CCCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[33]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N645)
  );
  X_FF #(
    .LOC ( "SLICE_X53Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y66" ),
    .INIT ( 64'hAAACAAACFFFFAAAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N646),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N645),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[33])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y66" ),
    .INIT ( 64'hFFA0FF80A0A08080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[32]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N648)
  );
  X_FF #(
    .LOC ( "SLICE_X53Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y66" ),
    .INIT ( 64'hF5F0F5F0F7F3D5C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N649),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N648),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[32])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y75" ),
    .INIT ( 64'hECECECA0A0A0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[28]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N663)
  );
  X_FF #(
    .LOC ( "SLICE_X53Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y75" ),
    .INIT ( 64'hFFFF5500FDFC7530 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N664),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N663),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[28])
  );
  X_FF #(
    .LOC ( "SLICE_X53Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[20]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y77" ),
    .INIT ( 64'hF0F1F0F0F0E0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_20_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[20])
  );
  X_FF #(
    .LOC ( "SLICE_X53Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[21]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X53Y78" ),
    .INIT ( 64'hFFFE0010FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_21_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[21])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y50" ),
    .INIT ( 64'h5F5F5F5F5F5F5F5F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux000070_SW0_SW0 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(trn_tsrc_dsc_n_c),
    .ADR2(trn_teof_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N822)
  );
  X_FF #(
    .LOC ( "SLICE_X54Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X54Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X54Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[39]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X54Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[37]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X54Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[35]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X54Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[33]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y63" ),
    .INIT ( 64'hAA00AA000000E2C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37__SW3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N634)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y63" ),
    .INIT ( 64'hCCCC00000A0C0A00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N631)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y63" ),
    .INIT ( 64'hCCCC0A0C00000A00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N628)
  );
  X_FF #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[15]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 64'hFF00FF00FF0FF000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_15_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[15])
  );
  X_FF #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[14]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 64'hFF00FF00FC30FC30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_14_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[14])
  );
  X_FF #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[13]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 64'hFF00FF00FA50FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_13_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[13])
  );
  X_FF #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[12]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y64" ),
    .INIT ( 64'hFF00FF00FA50FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_12_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[19]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 64'hFF00FF00FF00F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_19_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[19]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[19])
  );
  X_FF #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[18]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 64'hF0F0F0F0F0F0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_18_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[18])
  );
  X_FF #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[17]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 64'hFF05FF05FA00FA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_17_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[17]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[17])
  );
  X_FF #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[16]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X54Y66" ),
    .INIT ( 64'hFE04FE04FE04FE04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_16_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[16]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[16])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y63" ),
    .INIT ( 64'hA000F444A000B000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N637)
  );
  X_FF #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[15]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 64'hFAFAFF225050DD00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_15_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[15])
  );
  X_FF #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[14]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 64'hF5F5FD20A0A0FD20 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_14_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[14]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[14])
  );
  X_FF #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[13]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 64'hCFCCC0CCAFAFA0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_13_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[13]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[13]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[13])
  );
  X_FF #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[12]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X55Y64" ),
    .INIT ( 64'hFCFF0C00ACACACAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_12_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[12]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_13714),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X56Y46" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC1),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_13714),
    .CE(GLOBAL_LOGIC1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y50" ),
    .INIT ( 64'h2B2B0000EFEF0202 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31__SW0 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N101)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_26170),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y51" ),
    .INIT ( 64'hFFFF0000FEFF1000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux00001 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_26165),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_tsof_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y52" ),
    .INIT ( 64'h3F3F3E323C3C3E32 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_44 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_44_30629)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y52" ),
    .INIT ( 64'h00FF000000FF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_64 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_44_30629),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_64_27683)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y53" ),
    .INIT ( 64'hCC00CC000E0A0400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44__SW3 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N610)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y53" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_27598),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y53" ),
    .INIT ( 64'hF55FF50FF50FF50F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux00001 (
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[47]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 64'hF0F0F0F0F0F0E2F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_47_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[47])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[46]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 64'hAAAAAAAAAAAAB8AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_46_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[46])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[45]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 64'hFFFFFFFB00000040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_45_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[45])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[44]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y54" ),
    .INIT ( 64'hFFFFFFFB00040000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_44_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[44])
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X56Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data91_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data91_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X56Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data91_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[48]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[49]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X56Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data92_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[49]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X56Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data92_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data92_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(GLOBAL_LOGIC0)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y57" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_26165),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y57" ),
    .INIT ( 64'hF3F3F3F1FFFFFFFD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_26485),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y58" ),
    .INIT ( 64'hFFCECECEFF0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[60]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y60" ),
    .INIT ( 64'hAAAAAAAAAAAAAACA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_60_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[60])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[61]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y60" ),
    .INIT ( 64'hAAAAAAAAAAAAAACA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_61_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_td_c[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[61])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y63" ),
    .INIT ( 64'hFFEAC0C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37__SW2 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[37]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N633)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y63" ),
    .INIT ( 64'hCDCDFFCDC8C8FFC8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N634),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N633),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[37])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y63" ),
    .INIT ( 64'hF888F888F888F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR1(trn_td_c[36]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N636)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y63" ),
    .INIT ( 64'hAFAAAFAABFBB8F88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N637),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N636),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[36])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y64" ),
    .INIT ( 64'hF8F8F88888888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39__SW2 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N627)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y64" ),
    .INIT ( 64'hFFFF11F1EEFE00F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N628),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N627),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[39])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y64" ),
    .INIT ( 64'hEEAAECA0CC00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N630)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y64" ),
    .INIT ( 64'hF3F0F3F0F7F5B3A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N631),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N630),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[38])
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 64'hB9B9FC302020FC30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 64'h9090CC009090CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux00001 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[14]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[14]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 64'hDFD58A804F454A40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y65" ),
    .INIT ( 64'h8A808A804A404A40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux00001 (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[12]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_mux0000_7_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y66" ),
    .INIT ( 64'h5500CC00DD000044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_mux0000_7_11 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_mux0000_7_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 64'hA0CAFFCCA0CA00CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[27]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 64'hC0ACFFAAC0AC00AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[26]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 64'hEEE23E322E220E02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[25]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y68" ),
    .INIT ( 64'hEE3E2E0EE2322202 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[24]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 64'h88F0EEFF88F02200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[23]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 64'hC0FFB8AAC000B8AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[22]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 64'hF773A262D5518040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y69" ),
    .INIT ( 64'hEF2FE02C2F232020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[20]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[23]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 64'hFF00FF00EE22EE22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_23_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[23]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[23])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[22]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 64'hFF00FF00FF33CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_22_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[22])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[21]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 64'hFFEEFFEE00440044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_21_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[21]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[21])
  );
  X_FF #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[20]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X56Y75" ),
    .INIT ( 64'hCCD8CCD8CCD8CCD8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_20_1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[20]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[20])
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1_14077),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N101),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y50" ),
    .INIT ( 64'h040A0400040A0400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[31]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1_14077)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_135_14087),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_64_27683),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y52" ),
    .INIT ( 64'h0C00CCC0CC0CC0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_135 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_135_14087)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y53" ),
    .INIT ( 64'hEEEAAAAACCC00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[45]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N606)
  );
  X_FF #(
    .LOC ( "SLICE_X57Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y53" ),
    .INIT ( 64'hFF11FFF1EE00FEF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N607),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N606),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[45])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y53" ),
    .INIT ( 64'hFECCCCCCFA000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[44]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N609)
  );
  X_FF #(
    .LOC ( "SLICE_X57Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y53" ),
    .INIT ( 64'hAFAAAFAABFBB8F88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N610),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N609),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[44])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y54" ),
    .INIT ( 64'hC0E20022C0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N607)
  );
  X_FF #(
    .LOC ( "SLICE_X57Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[31]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X57Y57" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_In (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N841),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N842),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_In_14135),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y57" ),
    .INIT ( 64'h0101010100000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_In_F (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_26485),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N841)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_In_14135),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y57" ),
    .INIT ( 64'hBABAAAAABABAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_In_G (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N842)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y58" ),
    .INIT ( 64'h3030FF30BABAFFBA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_26485),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y58" ),
    .INIT ( 64'hAAAAFFFF55FFFFAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or00001 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X57Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[63]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y59" ),
    .INIT ( 64'hCCCDCCC8CCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_63_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[63])
  );
  X_FF #(
    .LOC ( "SLICE_X57Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[62]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y59" ),
    .INIT ( 64'hCCCCCCCACCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_62_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[62])
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 64'h8C2C8C2C80208020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux00001 (
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[43]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 64'hC4648020C4648020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux00001 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[42]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 64'hCC33AA000000AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux00001 (
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[41]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y61" ),
    .INIT ( 64'hC3C3F0000000F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux00001 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[40]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 64'h8C2C8C2C80208020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux00001 (
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[39]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 64'hCC3CC0300C0C0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux00001 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[38]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 64'hC030AA00C030AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux00001 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[37]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y63" ),
    .INIT ( 64'hBB44884433000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux00001 (
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[36]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 64'h88FF220088002200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux00001 (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 64'hC0AA3000C0AA3000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux00001 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 64'hF03CC00C30300000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux00001 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[33]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y66" ),
    .INIT ( 64'hFA3ECA0E3A320A02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[32]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 64'hB2B2FF338282CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[19]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 64'hC3C3CC000000CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux00001 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[18]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 64'hCCC03C300C000C00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux00001 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y68" ),
    .INIT ( 64'h8C802C208C802C20 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux00001 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[16]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 64'h88FFE2F08800E2F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 64'hC0FFB8AAC000B8AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[30]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 64'hBF3B8F0BB0388008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y69" ),
    .INIT ( 64'hBF3BB0388F0B8008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[28]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[23]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 64'hAEA2AEA2FFF00F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_23_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[23]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[23])
  );
  X_FF #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[22]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 64'hFFF2AFA25D500D00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_22_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[22]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[22])
  );
  X_FF #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[21]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 64'hCCCCF0CCAAAAF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_21_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[21]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[21]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[21])
  );
  X_FF #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[20]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X57Y75" ),
    .INIT ( 64'hE2E2FFF3E2E200C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_20_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[20]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[20]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[20])
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y26" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_27550),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_28403),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X58Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X58Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[29]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X58Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[27]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X58Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[25]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X58Y50" ),
    .INIT ( 1'b0 ))
  app_PIO_PIO_EP_EP_TX_trn_trem_n_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(app_PIO_PIO_EP_EP_TX_trn_trem_n_mux0000[7]),
    .O(trn_trem_n_c[0]),
    .SET(GND),
    .RST(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y50" ),
    .INIT ( 64'hEE00EE00CCCCCCCC ))
  app_PIO_PIO_EP_EP_TX_trn_trem_n_mux0000_7_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(app_PIO_PIO_EP_EP_TX_state_FSM_FFd1_26537),
    .ADR3(trn_trem_n_c[0]),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR0(app_PIO_PIO_EP_EP_TX_state_FSM_FFd2_26539),
    .O(app_PIO_PIO_EP_EP_TX_trn_trem_n_mux0000[7])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y55" ),
    .INIT ( 64'h0000FF00CCCCFFCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_7__SW0 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N93)
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_7_1_14402),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N93),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y55" ),
    .INIT ( 64'h3300330300000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_7_1 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[49]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_7_1_14402)
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_1_14418),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N175),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y58" ),
    .INIT ( 64'h00AF00AA00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_1 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_1_14418)
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 64'h4400C48088009180 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_22_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[22])
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 64'h4400C48088009180 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_23_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[23])
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 64'h5C000C00AA050000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_24_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[24])
  );
  X_SFF #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y62" ),
    .INIT ( 64'h5000CC00A000A050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_25_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[25])
  );
  X_FF #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 64'hFBC8FBF83B080B08 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_3_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 64'hFBC8FBEA73405140 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_2_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 64'hCCFCAAFFCC0CAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_1_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X58Y64" ),
    .INIT ( 64'hCCFCCC0CAAFFAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_0_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y25" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y36" ),
    .INIT ( 64'h3033303330337577 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe_input0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_28317),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n_int),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y36" ),
    .INIT ( 64'hFF55FF55FF57FF55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n_int1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_28069),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_28309),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_28317),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_27397),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n_int)
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y53" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y53" ),
    .INIT ( 64'hFFAAFFAA00000A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000_7_1 (
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000[7])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y58" ),
    .INIT ( 64'hFFF8FFFFFFF8FFF8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[32]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N175)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y58" ),
    .INIT ( 64'h0000000044440000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out91 (
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y59" ),
    .INIT ( 64'hAA000000FB404040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63__SW3 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N547)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y59" ),
    .INIT ( 64'hF0F0000044504400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N550)
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y61" ),
    .INIT ( 64'h4C440800C100C100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_27_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[27])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y61" ),
    .INIT ( 64'h44008800E400A044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_28_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[28])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y61" ),
    .INIT ( 64'h6E0164010A000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_29_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[29])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y62" ),
    .INIT ( 64'h5000CC00A000A050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_26_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[26])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y63" ),
    .INIT ( 64'h44E4000088A00044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_21_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[21])
  );
  X_FF #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 64'hFF00FF00FF55AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_3_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 64'hFF00FF00EE44EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_2_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 64'hFF00FF00EE44EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_1_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y64" ),
    .INIT ( 64'hFF00FF00FA50FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_0_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y65" ),
    .INIT ( 64'h3000B080C0008380 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_18_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[18])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y65" ),
    .INIT ( 64'h2020E0208080C202 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_19_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[19])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X59Y65" ),
    .INIT ( 64'h4F88000440880004 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_20_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[20])
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X59Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[2]),
    .SET(GND),
    .RST(GND)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[28]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[29]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[28]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[26]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[27]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[26]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[24]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[25]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X60Y49" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data5_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[24]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_27401),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y50" ),
    .INIT ( 64'hEFEECFCCAFAA0F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux000070 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_29663),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_27401),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N774),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y50" ),
    .INIT ( 64'h0033000005340504 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux000070_SW0 (
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N822),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_27598),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N774)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y50" ),
    .INIT ( 64'hF0000000F0D80088 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_28359),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N727)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y53" ),
    .INIT ( 64'hEAEAC0C0EAC0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[53]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N579)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y53" ),
    .INIT ( 64'hABABFFABA8A8FFA8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N580),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N579),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[53])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y53" ),
    .INIT ( 64'hECECECCCA0A0A000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[52]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N582)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y53" ),
    .INIT ( 64'hCFDFCF8FCCDDCC88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N583),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N582),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[52])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y54" ),
    .INIT ( 64'hFFFFC080C080C080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[47]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N600)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y54" ),
    .INIT ( 64'hBBAABFAFBBAAB3A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N601),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N600),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[47])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y54" ),
    .INIT ( 64'hECA0ECA0ECA0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR1(trn_td_c[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N603)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y54" ),
    .INIT ( 64'hFFFFFDFC57035500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N604),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N603),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[46])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y58" ),
    .INIT ( 64'hEEAACC00ECA0CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[63]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N546)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y58" ),
    .INIT ( 64'hF0F0E2E2FFF0FFE2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N547),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N546),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[63])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y58" ),
    .INIT ( 64'hFCF0ECA0CC00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N549)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y58" ),
    .INIT ( 64'hF5F7F5D5F0F3F0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N550),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N549),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[62])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[59]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y59" ),
    .INIT ( 64'hAAAAAAB8AAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_59_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(trn_td_c[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[59])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[58]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y59" ),
    .INIT ( 64'hF0F0F0E2F0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_58_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[58])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[57]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y59" ),
    .INIT ( 64'hFFFF0002FFFD0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_57_1 (
    .ADR3(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[57])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y59" ),
    .INIT ( 64'hF0F0000044504400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N565)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y60" ),
    .INIT ( 64'hFF00454000004040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60__SW3 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N556)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y60" ),
    .INIT ( 64'hCCCC540400005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N553)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y60" ),
    .INIT ( 64'hA0ACA0AA000C0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N562)
  );
  X_FF #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[27]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 64'hFF00FF33FF00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_27_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[27]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[27])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[26]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 64'hFF00FC30FF00FC30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_26_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[26]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[26])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[25]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 64'hFFFFFFF0000F0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_25_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[25]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[25])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[24]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y68" ),
    .INIT ( 64'hAAAFAAA0AAAFAAA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_24_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[24]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[24])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[31]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 64'hFF11EE00FF11EE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_31_1 (
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[31]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[31])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[30]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 64'hFF11EE00FF11EE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_30_1 (
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[30]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[30])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[29]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 64'hAAAAAAAAAACCAACC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_29_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[29])
  );
  X_FF #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[28]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X60Y75" ),
    .INIT ( 64'hAAAAAAAAAAF0AAF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_28_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[28]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[28])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y49" ),
    .INIT ( 64'hFFFFA080A080A080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_trem_n_c[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_28359),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N726)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_14924),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_27565),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y49" ),
    .INIT ( 64'hCDCDC8C8FFCDFFC8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N727),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_27565),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N726),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_14924)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_28359),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y50" ),
    .INIT ( 64'hFFFF0000FFEF0040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux00001 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n[0]),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_trem_n_c[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_14964),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y51" ),
    .INIT ( 64'hEAEAFFEAC0C0FFC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_26170),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N797),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_14964)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y51" ),
    .INIT ( 64'h0055306400003020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_SW2 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_26165),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR0(trn_tdst_rdy_n_c),
    .ADR5(trn_tsof_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N797)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y53" ),
    .INIT ( 64'hCC000000FD202020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52__SW3 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N583)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[52]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y53" ),
    .INIT ( 64'hFF01FE00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_52_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[52])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[53]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y53" ),
    .INIT ( 64'hFFFF0002FFFD0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_53_1 (
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(trn_td_c[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[53])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y53" ),
    .INIT ( 64'hF054F01000440000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N580)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[55]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y54" ),
    .INIT ( 64'hCCCCCCCACCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_55_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[55])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[54]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y54" ),
    .INIT ( 64'hCCCCCCCACCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_54_1 (
    .ADR2(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[54])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y54" ),
    .INIT ( 64'hF5040404F1000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N601)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y54" ),
    .INIT ( 64'hF504F10004040000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N604)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y59" ),
    .INIT ( 64'hFCF8F0F0CC880000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N561)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y59" ),
    .INIT ( 64'hABFFABABA8FFA8A8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N562),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N561),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[59])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y59" ),
    .INIT ( 64'hEECCAA00ECCCA000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N564)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y59" ),
    .INIT ( 64'hFFFFFBFA37053300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N565),
    .ADR0(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N564),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[58])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y60" ),
    .INIT ( 64'hFCCCECCCF000A000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N552)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y60" ),
    .INIT ( 64'hFFEE0022FFFEF0F2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N553),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N552),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[61])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y60" ),
    .INIT ( 64'hFCF0CC00ECA0CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR2(trn_td_c[60]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N555)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y60" ),
    .INIT ( 64'hFFFFFDFC57035500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N556),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N555),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[60])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[19]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 64'hAAAAF0AACCCCF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_19_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[19]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[19]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[19])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[18]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 64'hCCCCF0CCAAAAF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_18_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[18]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[18]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[18])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[17]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 64'hFFF25D50AFA20D00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_17_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[17]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[17])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[16]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y66" ),
    .INIT ( 64'hFFF25D50AFA20D00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_16_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[16]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[16])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[27]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 64'hD8D8D8D8FF00DD88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_27_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[27]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[27]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[27])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[26]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 64'hE4E4E4E4FF00F5A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_26_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[26]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[26]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[26])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[25]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 64'hFFAF5000DD88DD88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_25_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[25]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[25])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[24]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y68" ),
    .INIT ( 64'hFFAF5000DD88DD88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_24_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[24]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[24]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[24])
  );
  X_SFF #(
    .LOC ( "SLICE_X61Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X61Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X61Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X61Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_bus_number_c[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[31]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 64'hFCFCFF443030BB00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_31_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[31]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[31])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[30]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 64'hF3F3FB40C0C0FB40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_30_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[30]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[30])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[29]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 64'hCFAFC0A0CCAFCCA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_29_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[29]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[29]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[29])
  );
  X_FF #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[28]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X61Y75" ),
    .INIT ( 64'hCFAFC0A0CCAFCCA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_28_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[28]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[28]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[28])
  );
  X_FF #(
    .LOC ( "SLICE_X62Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y48" ),
    .INIT ( 64'hF0C000C0F0C000C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y48" ),
    .INIT ( 64'hACAC0000ACAC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux00001 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y48" ),
    .INIT ( 64'hB8B80000B8B80000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux00001 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000_15238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_27406),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y49" ),
    .INIT ( 64'hEEAAFEFACC00FCF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_28268),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_27406),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N521),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000_15238)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y49" ),
    .INIT ( 64'h0055005533660044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000_SW3 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR4(trn_tsrc_dsc_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N521)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y50" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_28268),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y50" ),
    .INIT ( 64'hFFFFFFFFFFFDFFFD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux00001 (
    .ADR4(VCC),
    .ADR5(trn_tdst_rdy_n_c),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(trn_tsrc_dsc_n_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X62Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y53" ),
    .INIT ( 64'hFC5EAC0E5C540C04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[44]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y54" ),
    .INIT ( 64'hFECCCCCCFA000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N576)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y54" ),
    .INIT ( 64'hFFFF2222FFF222F2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N577),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N576),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[54])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y54" ),
    .INIT ( 64'hF0440044F0500000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N574)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y55" ),
    .INIT ( 64'hF888F888F888F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51__SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[51]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N585)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y55" ),
    .INIT ( 64'hFFFF03ABFCFE00AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N586),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N585),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[51])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y55" ),
    .INIT ( 64'hFFC0EAC0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[50]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N588)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y55" ),
    .INIT ( 64'hFFFFFFF2222F2222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N589),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR2(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N588),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[50])
  );
  X_FF #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[51]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 64'hF0F0F0F0F0F0F0B8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_51_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[51])
  );
  X_FF #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[50]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 64'hF0F0F0F0F0F0F0B8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_50_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[50])
  );
  X_FF #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[49]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 64'hCCCCCCCCCCCCCACC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_49_1 (
    .ADR5(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(trn_td_c[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[49])
  );
  X_FF #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[48]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y56" ),
    .INIT ( 64'hFFFFFEFF01000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_48_1 (
    .ADR0(trn_tdst_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(trn_td_c[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[48])
  );
  X_SFF #(
    .LOC ( "SLICE_X62Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y57" ),
    .INIT ( 64'hA5A5AA000000AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux00001 (
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[46]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y59" ),
    .INIT ( 64'hB1A01100B0B00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N568)
  );
  X_FF #(
    .LOC ( "SLICE_X62Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[56]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y60" ),
    .INIT ( 64'hAAAAAAAAAAAAAEA2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_56_1 (
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(trn_td_c[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000[56])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X62Y60" ),
    .INIT ( 64'h8888D8CC00005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N571)
  );
  X_SFF #(
    .LOC ( "SLICE_X62Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X62Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X62Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X62Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y43" ),
    .INIT ( 64'h00AA00AA00AE00AE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not00011 (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X63Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[6]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y49" ),
    .INIT ( 64'hFFFF88F888F888F8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_5_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[25]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y49" ),
    .INIT ( 64'hFFFFA0ECA0ECA0EC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_4_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[24]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y54" ),
    .INIT ( 64'hFECCCCCCFA000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[55]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N573)
  );
  X_FF #(
    .LOC ( "SLICE_X63Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y54" ),
    .INIT ( 64'hFFFF2222FFF222F2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N574),
    .ADR5(trn_tsrc_rdy_n_c),
    .ADR3(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N573),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[55])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y54" ),
    .INIT ( 64'hF0440044F0500000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N577)
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y55" ),
    .INIT ( 64'h8F2080208F208020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux00001 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[47]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y55" ),
    .INIT ( 64'hFF00312000002020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51__SW3 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N586)
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y55" ),
    .INIT ( 64'hEE33E2E22200E2E2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[45]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y56" ),
    .INIT ( 64'hF8F8F88888888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR5(trn_td_c[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N594)
  );
  X_FF #(
    .LOC ( "SLICE_X63Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y56" ),
    .INIT ( 64'hF0F0E2E2FFF0FFE2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N595),
    .ADR1(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N594),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[49])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y56" ),
    .INIT ( 64'h808F808880808088 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N595)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y56" ),
    .INIT ( 64'hA0A00000ACAA0C00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50__SW3 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N589)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y57" ),
    .INIT ( 64'hECA0ECA0ECA0CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48__SW2 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR0(trn_td_c[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N597)
  );
  X_FF #(
    .LOC ( "SLICE_X63Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y57" ),
    .INIT ( 64'hFFFFFDFC55007530 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48_ (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N598),
    .ADR4(trn_tsrc_rdy_n_c),
    .ADR1(trn_tdst_rdy_n_c),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N597),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[48])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y57" ),
    .INIT ( 64'h88DC888C00500000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48__SW3 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_28123),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N12),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N598)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y59" ),
    .INIT ( 64'hFEFACC00CC00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57__SW2 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR4(trn_td_c[57]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N567)
  );
  X_FF #(
    .LOC ( "SLICE_X63Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y59" ),
    .INIT ( 64'hF2F2F2FFF2F2F222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N568),
    .ADR3(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N567),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[57])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y60" ),
    .INIT ( 64'hFCF0F8F0CC008800 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56__SW2 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N8),
    .ADR3(trn_td_c[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_27164),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N9),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N570)
  );
  X_FF #(
    .LOC ( "SLICE_X63Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y60" ),
    .INIT ( 64'hAAEEAFEFAAEEA0EC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N571),
    .ADR2(trn_tsrc_rdy_n_c),
    .ADR4(trn_tdst_rdy_n_c),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N570),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000[56])
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y67" ),
    .INIT ( 64'hBBAA3300BBAA3300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_0_1 (
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[31]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y67" ),
    .INIT ( 64'hAAEEAAEE00CC00CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_1_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[30]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X63Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X63Y67" ),
    .INIT ( 64'hF0FAF0FA00AA00AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_2_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[29]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X64Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_28282),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_28940),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_28939),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y43" ),
    .INIT ( 64'hFFF0FFF0FFF0FFF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_28583),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_28935),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N6)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_27978),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000_15597),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_26981),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y43" ),
    .INIT ( 64'h00000000FFCCFEFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_28939),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N6),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_28283),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_28992),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000_15597)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[34]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_35_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[35]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_34_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[34]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[32]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_33_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[33]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_32_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[32]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[30]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_31_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[31]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data6_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_30_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[30]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[2]),
    .SET(GND),
    .RST(GND)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[40]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_41_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[41]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_40_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[40]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[38]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_39_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[39]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_38_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[38]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[36]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_37_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[37]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y51" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data7_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_36_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[36]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[46]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_47_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[47]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_46_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[46]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[44]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_45_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[45]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_44_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[44]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[42]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_43_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[43]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X64Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data8_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_42_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[42]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X64Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data91_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data91_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X64Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data91_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[48]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[49]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X64Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data92_DP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[49]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD64_ADV #(
    .LOC ( "SLICE_X64Y55" ),
    .INIT ( 64'h0000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data92_SP (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR3(GLOBAL_LOGIC1),
    .RADR4(GLOBAL_LOGIC1),
    .RADR5(GLOBAL_LOGIC1),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49_),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data92_SP_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR3(GLOBAL_LOGIC1),
    .WADR4(GLOBAL_LOGIC1),
    .WADR5(GLOBAL_LOGIC1),
    .WE1(VCC),
    .WE2(VCC),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[47]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[45]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[43]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X64Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[41]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X64Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_1_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y58" ),
    .INIT ( 64'h48004800C988C988 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_1_11 (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_1_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X64Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_1_15803),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N121),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y61" ),
    .INIT ( 64'h4000400044044000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[44]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_1_15803)
  );
  X_SFF #(
    .LOC ( "SLICE_X64Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_1_15815),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N139),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y64" ),
    .INIT ( 64'h00000000A0A03000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_1_15815)
  );
  X_SFF #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 64'hAAAAFFAA0000FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_3_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[28]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 64'hA0A0FFA0A0A0FFA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_4_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[27]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 64'hAFAAAFAA0F000F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_5_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[26]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X64Y67" ),
    .INIT ( 64'hCFCCCFCC0F000F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_6_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X65Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_28282),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_26470),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_28935),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_28282),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_28284),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_28283),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_26499),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_28992),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_35_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_34_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_33_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_32_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X65Y48" ),
    .INIT ( 64'hC0F0C0F0C000C000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X65Y48" ),
    .INIT ( 64'hF0F000F0F0000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[47]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[46]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[45]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[44]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X65Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[31]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_47_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_46_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_45_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_44_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X65Y61" ),
    .INIT ( 64'hFAF0FEFCAA00EECC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3__SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N121)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X65Y61" ),
    .INIT ( 64'hEECCFEFCAA00FAF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2__SW0 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N123)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_1_15920),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N123),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X65Y61" ),
    .INIT ( 64'h00000000F0004400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[43]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_1_15920)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X65Y64" ),
    .INIT ( 64'hFFFFCE0ACE0ACE0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N139)
  );
  X_SFF #(
    .LOC ( "SLICE_X65Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .CLK(trn_clk_c),
    .I(cfg_device_number_c[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X66Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_28940),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X66Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_27566),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y43" ),
    .INIT ( 64'h3333333333333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not00011_INV_0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_27565),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X66Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y46" ),
    .INIT ( 64'hF0F0F0F000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X66Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[29]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X66Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[25]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_39_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_38_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_37_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_36_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_43_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_42_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_41_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_40_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[43]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 64'hFF11EE00FF11EE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_43_1 (
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[43]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[43])
  );
  X_FF #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[42]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 64'hFF00EE44FF00EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_42_1 (
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[42]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[42])
  );
  X_FF #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[41]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 64'hFF00FF00FA0AFA0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_41_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[41]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[41])
  );
  X_FF #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[40]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y57" ),
    .INIT ( 64'hCCCCCCCCCFC0CFC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_40_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[40]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[40])
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y60" ),
    .INIT ( 64'hFCD5FFA4FCD5FFA4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_1 (
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_1_16023),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N91),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y61" ),
    .INIT ( 64'h4040000044400400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[41]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_1_16023)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_1_16035),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N119),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y62" ),
    .INIT ( 64'h4400000044005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[45]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_1_16035)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y63" ),
    .INIT ( 64'hEFEECFCCAFAA0F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N135)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X66Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_1_16049),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N135),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y64" ),
    .INIT ( 64'h5500000010100000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_1_16049)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X66Y64" ),
    .INIT ( 64'hFDFCDDCCF5F05500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N131)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_27564),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y43" ),
    .INIT ( 64'h7F702F2077722722 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_27564),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_27565),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_27566),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X67Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_lock_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y45" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_lock_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o_26669),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_lock_n)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y46" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_27400),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y47" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not00011_INV_0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_27401),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[43]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[42]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[41]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[40]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[43]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 64'hCCCCEE44F0F0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_43_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[43]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[43]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[43])
  );
  X_FF #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[42]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 64'hCCCCEE44F0F0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_42_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[42]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[42]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[42])
  );
  X_FF #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[41]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 64'hDF8FD080DD8DD888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_41_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[41]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[41]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[41])
  );
  X_FF #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[40]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y57" ),
    .INIT ( 64'hEFE04F40EFEA4540 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_40_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[40]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[40])
  );
  X_FF #(
    .LOC ( "SLICE_X67Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[47]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[45]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[43]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y61" ),
    .INIT ( 64'hAF0FAA00AF0FAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0__SW0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N91)
  );
  X_FF #(
    .LOC ( "SLICE_X67Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[41]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y61" ),
    .INIT ( 64'hEFAFCF0FEEAACC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N119)
  );
  X_SFF #(
    .LOC ( "SLICE_X67Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_1_16166),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N131),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X67Y64" ),
    .INIT ( 64'h00000000A0A000C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_1_16166)
  );
  X_SFF #(
    .LOC ( "SLICE_X67Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y36" ),
    .INIT ( 64'h3C3CCCCC3C3C3333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_0_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub00006),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_100_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y36" ),
    .INIT ( 64'hFFFFFFFFFFFFDDDD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_100_cy_2_11 (
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_100_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X68Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y37" ),
    .INIT ( 64'h5FFFFAFFA0000500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_1_1 (
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X68Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_27671),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y37" ),
    .INIT ( 64'h3F153F15C0EAC0EA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_3_1 (
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_27670),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_27671),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_27669),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X68Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub00006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y37" ),
    .INIT ( 64'hC0FFC0C0C0FFC0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_27669),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_27670),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_27671),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub00006)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[35]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[34]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[33]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[32]),
    .SET(GND),
    .RST(GND)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X68Y47" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_mux0001 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N839),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N840),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_mux0001_16247),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y47" ),
    .INIT ( 64'hFFFF3FFFE2E22222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_mux0001_F (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_28058),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_27400),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_28308),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N839)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_mux0001_16247),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_28309),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y47" ),
    .INIT ( 64'hF1E0E0E0F1F1F1F1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_mux0001_G (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_27404),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N465),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_27401),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N840)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y47" ),
    .INIT ( 64'hCFEE0FEECFEE0FEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_mux0001_SW1 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_28308),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_27401),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N465)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y47" ),
    .INIT ( 64'h5F4E4E4E0A4E4E4E ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_27400),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_27401),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[27]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y49" ),
    .INIT ( 64'hEAEAC0C0FFEAFFC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_6_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[28]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y49" ),
    .INIT ( 64'hFDFCDDCCF5F05500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_5_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[27]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y49" ),
    .INIT ( 64'hFDFCF5F0DDCC5500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[26]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_3_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[5]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[4]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[3]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[2]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[1]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y55" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data1_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[0]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000_16345),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 64'hB2B29090FF33CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[59]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000_16345)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000_16347),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 64'hB9B92020FC30FC30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[60]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000_16347)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 64'hFFA5FFA5F324F324 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_1 (
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000_16351),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y60" ),
    .INIT ( 64'hDDF088F055D800D8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000_16351)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[46]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[47]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[46]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[44]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[45]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[44]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[42]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[43]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X68Y61" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data8_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[42]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_1_16428),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N117),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y62" ),
    .INIT ( 64'h5000000050004040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[46]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_1_16428)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y63" ),
    .INIT ( 64'hADADADAD08080808 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000_SW0 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N44)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000_16443),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y63" ),
    .INIT ( 64'hFFEE40EEFF444044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N44),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000_16443)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 64'hACACFC0C0000A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[51]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 64'hAFA0CFC00000A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[50]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 64'hADADAA000808AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[49]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y64" ),
    .INIT ( 64'hADADAA000808AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y66" ),
    .INIT ( 64'hAFAA0F00AFAA0F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_7_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[24]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y66" ),
    .INIT ( 64'hEFEEAFAACFCC0F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_8_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[15]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[23]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X68Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y66" ),
    .INIT ( 64'hECECFFECA0A0FFA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_9_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[14]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[9])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X68Y66" ),
    .INIT ( 64'h0000F0000000F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out101 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014)
  );
  X_FF #(
    .LOC ( "SLICE_X69Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_27670),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y36" ),
    .INIT ( 64'hCCCC030300000303 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub00006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub__AUX_100_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y36" ),
    .INIT ( 64'h8888000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub0000_cy_2_11 (
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_99_addsub0000_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 64'hF333F000F333F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_27669),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_27670),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_27671),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[2])
  );
  X_FF #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 64'hFF333333FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_27669),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_27670),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_27671),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1])
  );
  X_FF #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 64'h3C3CF0F0F0F03C3C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y37" ),
    .INIT ( 64'hC0EAC0EAC0EAC0EA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_0_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_27669),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_27670),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_27671),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt[0])
  );
  X_FF #(
    .LOC ( "SLICE_X69Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_28282),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_28584),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_28583),
    .SET(GND),
    .RST(GND)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X69Y47" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_mux0000 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N837),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N838),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_mux0000_16558),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y47" ),
    .INIT ( 64'hFFFFFFFFFFFFFCFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe_input01 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_28308),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_27397),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe_input0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y47" ),
    .INIT ( 64'hAACCAA00AAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_mux0000_F (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_27404),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_28308),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N837)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_mux0000_16558),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_28308),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y47" ),
    .INIT ( 64'hC0C0C0C000F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_only_mux0000_G (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_28058),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N838)
  );
  X_FF #(
    .LOC ( "SLICE_X69Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X69Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X69Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X69Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y57" ),
    .INIT ( 64'h88888888EE44EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000_SW0 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N46)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000_16589),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y57" ),
    .INIT ( 64'hF4F4EE44F0F0EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N46),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000_16589)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y57" ),
    .INIT ( 64'hD8D8D8D844444444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000_SW0 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N48)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000_16592),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y57" ),
    .INIT ( 64'hFFF00F00FCFC8C8C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[52]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N48),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000_16592)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000_16617),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y59" ),
    .INIT ( 64'hEE444444F0FAF050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[62]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000_16617)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_4_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y60" ),
    .INIT ( 64'h0F000000A0550050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_4_11 (
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_4_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_6_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y60" ),
    .INIT ( 64'h0C000C0091109110 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_6_11 (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_6_1)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y61" ),
    .INIT ( 64'h9900AAAA99000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux00001 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[63]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000_16663),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y61" ),
    .INIT ( 64'hFB3BC8383B0B0808 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[56]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000_16663)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000_16665),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y61" ),
    .INIT ( 64'hEE3E2E0EE2322202 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000_16665)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000_16691),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y62" ),
    .INIT ( 64'hF7D57351A2806240 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000_16691)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y62" ),
    .INIT ( 64'hFFFF8F888F888F88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N117)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y62" ),
    .INIT ( 64'hFFF0F0F0A5050500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_1 (
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y63" ),
    .INIT ( 64'hFFA0A0A0FFECECEC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1__SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N137)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_1_16709),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N137),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y63" ),
    .INIT ( 64'h5500040000000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_1_16709)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_1_16720),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N133),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y64" ),
    .INIT ( 64'h0080008A00800080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_1_16720)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y65" ),
    .INIT ( 64'hFFC0FFEAC0C0EAEA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N129)
  );
  X_SFF #(
    .LOC ( "SLICE_X69Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y65" ),
    .INIT ( 64'hE2EE00C0E22200C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td[55]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X69Y65" ),
    .INIT ( 64'hFF8FFF888F8F8888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3__SW0 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N133)
  );
  X_FF #(
    .LOC ( "SLICE_X69Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[5]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_27669),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y37" ),
    .INIT ( 64'h0000000000000002 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y41" ),
    .INIT ( 64'hF0005AAAF0005AAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom0000111 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_26219),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_26221),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_26222),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom00001)
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_28317),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y47" ),
    .INIT ( 64'h00000F0F00000F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_and000211 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y47" ),
    .INIT ( 64'hDDFFDDFFFDFDDDDD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_mux000081_SW1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_27404),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_28058),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_29192),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N827)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[39]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[38]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[37]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[36]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y50" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y50" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[51]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 64'hFF11FF11EE00EE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_51_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[51]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[51])
  );
  X_FF #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[50]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 64'hFF00FF00FF33CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_50_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[50]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[50])
  );
  X_FF #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[49]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 64'hFFEEFFEE00440044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_49_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[49]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[49])
  );
  X_FF #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[48]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y52" ),
    .INIT ( 64'hCCD8CCD8CCD8CCD8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_48_1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[48]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[48])
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y55" ),
    .INIT ( 64'hEECCEECCAA00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000_1_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_26219),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y55" ),
    .INIT ( 64'h0000000000004444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_21 (
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006)
  );
  X_FF #(
    .LOC ( "SLICE_X70Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_26237),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y61" ),
    .INIT ( 64'h0000000003030000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_11 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y61" ),
    .INIT ( 64'hCCCCFFCC0000FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1__SW0 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N89)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y62" ),
    .INIT ( 64'hFFD5D5D5FFC0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N115)
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_1_16886),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[7]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N125),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y63" ),
    .INIT ( 64'h4000440440004000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_1_16886)
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y64" ),
    .INIT ( 64'hFFFFD5C0D5C0D5C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_7_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y65" ),
    .INIT ( 64'h6E0162010C000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_16_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[16])
  );
  X_SFF #(
    .LOC ( "SLICE_X70Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y65" ),
    .INIT ( 64'h48004800F8040804 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_17_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[17])
  );
  X_FF #(
    .LOC ( "SLICE_X70Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[7]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X70Y67" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_26237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_or00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_28577),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y37" ),
    .INIT ( 64'hFFFAFFFAFFFAFFFA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_or000011 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_or00001)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_26332),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y41" ),
    .INIT ( 64'h3F3FFFFF3333FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom000012 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_26219),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_26222),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_26221),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_103_rom0000)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_27397),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y47" ),
    .INIT ( 64'h3303BB8B3000B888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_mux000081 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N826),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_27397),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N827),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_29192),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y47" ),
    .INIT ( 64'h55555555CCF000F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_28058),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_29192),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y47" ),
    .INIT ( 64'h00000F0500000F05 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0003),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_28058),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y48" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not00031_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0003)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y50" ),
    .INIT ( 64'hAAAA0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_26219),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[51]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 64'hAAAAEE22F0F0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_51_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[51]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[51]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[51])
  );
  X_FF #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[50]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 64'hAAAAEE22F0F0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_50_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[50]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[50]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[50])
  );
  X_FF #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[49]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 64'hDFDDD0D88F8D8088 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_49_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[49]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[49]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[49])
  );
  X_FF #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[48]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y52" ),
    .INIT ( 64'hEFEF4F45E0EA4040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_48_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[48]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[48]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[48])
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_1_17020),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N89),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y60" ),
    .INIT ( 64'h0088000000A80020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[42]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_1_17020)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_1_17043),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N115),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y62" ),
    .INIT ( 64'h0C0000000E000200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[47]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_1_17043)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y63" ),
    .INIT ( 64'hFCF0FEFACC00EEAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N125)
  );
  X_FF #(
    .LOC ( "SLICE_X71Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_1_17078),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N129),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y65" ),
    .INIT ( 64'h0C040C0000040000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_1_17078)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_1_17089),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N161),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y66" ),
    .INIT ( 64'h00C0004400C00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[21]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_1_17089)
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y67" ),
    .INIT ( 64'h33CC33CCFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_2_11 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y67" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X71Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X71Y67" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y41" ),
    .INIT ( 64'h5050555550505555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and00001 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_26255),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_31_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_30_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_29_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_28_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_17126),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X72Y46" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_28244),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_17126),
    .CE(GLOBAL_LOGIC1)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[28]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_29_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[29]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_28_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[28]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[26]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_27_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[27]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_26_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[26]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[24]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_25_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[25]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y47" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data5_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_24_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[24]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_27405),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y48" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not00011_INV_0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_27406),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[47]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 64'hFF00FF33FF00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_47_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[47]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[47])
  );
  X_FF #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[46]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 64'hFF00FC30FF00FC30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_46_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[46]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[46])
  );
  X_FF #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[45]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 64'hAAACAAACAAACAAAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_45_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[45]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[45])
  );
  X_FF #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[44]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y52" ),
    .INIT ( 64'hAAAFAAAFAAA0AAA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_44_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[44]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[44])
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y53" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y53" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000[0])
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[4]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[5]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[4]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[3]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[2]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[1]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X72Y62" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data1_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[0]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y66" ),
    .INIT ( 64'hECECFFECA0A0FFA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_10_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[13]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[21]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y66" ),
    .INIT ( 64'hECECFFECA0A0FFA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_11_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[20]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X72Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y66" ),
    .INIT ( 64'hFFAEAEAEFF0C0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_12_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[19]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[12])
  );
  X_FF #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[35]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 64'hCCCCCCCCCCCCFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_35_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[35])
  );
  X_FF #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[34]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 64'hFF00FF00FF00CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_34_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[34])
  );
  X_FF #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[33]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 64'hFF05FF05FA00FA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_33_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[33]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[33])
  );
  X_FF #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[32]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X72Y68" ),
    .INIT ( 64'hFE04FE04FE04FE04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_32_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[32])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[31]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X73Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[30]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X73Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[29]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X73Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[28]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X73Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_27978),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_28468),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_28467),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_26222),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y44" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not00011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_28468),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X73Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_28244),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X73Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y46" ),
    .INIT ( 64'h0088008C00880088 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_or00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y47" ),
    .INIT ( 64'hFF0FFF0FF000F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_or000011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_or00001)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_27407),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y48" ),
    .INIT ( 64'h50444444FAEEEEEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_27405),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_27406),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_27407),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[47]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 64'hF5F5A0A0FD20FD20 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_47_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[47]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[47]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[47])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[46]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 64'hD8D8D8D8FF00DD88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_46_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[46]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[46])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[45]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 64'hF4B0F4B0FFAA5500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_45_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[45]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[45]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[45])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[44]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y52" ),
    .INIT ( 64'hF4B0F4B0FFAA5500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_44_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[44]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[44]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[44])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y54" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_rst_n_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y65" ),
    .INIT ( 64'hFFAEFF0CAEAE0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_13_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[13])
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y65" ),
    .INIT ( 64'hEAEAFFEAC0C0FFC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_15_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[15])
  );
  X_SFF #(
    .LOC ( "SLICE_X73Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y65" ),
    .INIT ( 64'hF8F8FFF88888FF88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_14_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15[17]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000[14])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 64'hAFAFA0A0EF20EF20 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_35_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[35]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[35])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 64'hFAFA0A0AFF30CF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_34_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[34]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[34])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 64'hE4F0EEEEE4F04444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_33_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[33]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[33])
  );
  X_FF #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X73Y68" ),
    .INIT ( 64'hF5F0DDDDA0F08888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_32_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[32]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[32])
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y31" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_27550),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y31" ),
    .INIT ( 64'hFFCCFFCCFFCCFFCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_29196),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_29195),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y42" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0003),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y42" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00031_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0003)
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_26813),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y43" ),
    .INIT ( 64'hAAAA0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop2 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y43" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop11 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_27391),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_29195),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_29199),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_29200),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_29201),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_26263),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3)
  );
  X_FF #(
    .LOC ( "SLICE_X74Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_28483),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_28584),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X74Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[11]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y44" ),
    .INIT ( 64'hFF000000FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_11_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[11])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[10]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y44" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_10_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_10__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o_26669),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y45" ),
    .INIT ( 64'h0000A0A00000A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o_and00001 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o_27390),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_27391),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_lock_o_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y49" ),
    .INIT ( 64'hBBBBFFFFBBBBFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_or00001 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_26221),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_26222),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[55]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 64'hFF00FF55FF00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_55_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[55]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[55])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[54]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 64'hFF00EE44FF00EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_54_1 (
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[54]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[54])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[53]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 64'hFF00FF00FA0AFA0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_53_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[53]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[53])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[52]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y52" ),
    .INIT ( 64'hAAAAAAAAAFA0AFA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_52_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[52]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[52])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[63]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 64'hFF00FF33FF00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_63_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[63]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[63])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[62]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 64'hFF00FC30FF00FC30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_62_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[62])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[61]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 64'hAAAFAAA0AAAFAAA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_61_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[61]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[61])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[60]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y58" ),
    .INIT ( 64'hAAAFAAAFAAA0AAA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_60_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[60])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[59]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 64'hFF00FF0FFF00F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_59_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[59])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[58]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 64'hFF00FC0CFF00FC0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_58_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[58])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[57]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 64'hFF00FA0AFF00FA0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_57_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[57])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[56]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y59" ),
    .INIT ( 64'hFF00FC0CFF00FC0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_56_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[56]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[56])
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_1_17630),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N167),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y63" ),
    .INIT ( 64'h0F00000004000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[18]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_1_17630)
  );
  X_FF #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[39]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 64'hCCCCCCCCCCAACCAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_39_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[39])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[38]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 64'hFFFFFFAA00550000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_38_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[38]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[38])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[37]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 64'hFF11FF11EE00EE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_37_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[37]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[37])
  );
  X_FF #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[36]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y64" ),
    .INIT ( 64'hFF00FF00EE22EE22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_36_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[36]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000[36])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y65" ),
    .INIT ( 64'hECECFFECA0A0FFA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[27]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N165)
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_1_17674),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N163),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y65" ),
    .INIT ( 64'h3000300011000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[20]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_1_17674)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y66" ),
    .INIT ( 64'hF888FFFFF888F888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[30]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N159)
  );
  X_SFF #(
    .LOC ( "SLICE_X74Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_1_17689),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N159),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X74Y66" ),
    .INIT ( 64'h0000000080D08080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[22]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_1_17689)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y31" ),
    .INIT ( 64'hFF33FF33FF33FF33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not00011 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y42" ),
    .INIT ( 64'hFF0FFF0FFF0FFF0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_26257),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_28419),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y43" ),
    .INIT ( 64'hFF00000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_28467),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_26977),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_26814),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y44" ),
    .INIT ( 64'hFFFF0F0FFFFF0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N8)
  );
  X_FF #(
    .LOC ( "SLICE_X75Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000_17717),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_28483),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y44" ),
    .INIT ( 64'h0000100000001003 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N8),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000_17717)
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_26221),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y45" ),
    .INIT ( 64'h0000AAAA00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and00001 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_29200),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_27391),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y49" ),
    .INIT ( 64'h00000000F0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_26221),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_26222),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur)
  );
  X_FF #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[55]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 64'hF5F5A0A0FD20FD20 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_55_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[55]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[55]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[55])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[54]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 64'hF5F5A0A0FD20FD20 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_54_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[54]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[54]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[54])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[53]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 64'hD8CCD8CCFAFA5050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_53_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[53]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[53])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[52]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y52" ),
    .INIT ( 64'hF5F0A0F0DDDD8888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_52_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[52]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[52]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[52])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[63]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 64'hF0F0FA50CCCCFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_63_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[63]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[63]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[63])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 64'hCCCCFC0CAAAAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_62_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[62]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[62])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 64'hDFD0DDD88F808D88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_61_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[61])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y58" ),
    .INIT ( 64'hEFE0EFEA4F404540 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_60_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[60])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 64'hB8FFB8BBB800B888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_59_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[59])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 64'hDDF0DDD888F088D8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_58_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[58])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 64'hBABA8A8AFF33CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_57_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[57])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y59" ),
    .INIT ( 64'hFFCF3000BB88BB88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_56_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[56]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[56])
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In135_17841),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In60_27591),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y62" ),
    .INIT ( 64'hA2A0A2A2A2AAA2A2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In135 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In129_27587),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In63_27588),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N515),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N514),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In135_17841)
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_1_17852),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N165),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y63" ),
    .INIT ( 64'h0C000C0005000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[19]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_1_17852)
  );
  X_FF #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 64'hF3F3C0C0FB40FB40 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_39_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[39]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[39])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 64'hFCFC3030FF44BB00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_38_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[38])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 64'hD8FAD850CCFACC50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_37_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[37]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[37])
  );
  X_FF #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y64" ),
    .INIT ( 64'hF5DDF0DDA088F088 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_36_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_26983),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[36]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000[36])
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_1_17896),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[7]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N157),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y65" ),
    .INIT ( 64'h3000110030000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[23]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_1_17896)
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y66" ),
    .INIT ( 64'hFFAEFF0CAEAE0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23__SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[31]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N157)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y66" ),
    .INIT ( 64'hFFCECECEFF0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[25]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N169)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y66" ),
    .INIT ( 64'hEAC0FFFFEAC0EAC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[29]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N161)
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X75Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_1_17935),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N169),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X75Y67" ),
    .INIT ( 64'h0000A0000000E040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[17]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_1_17935)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 64'hA0A0A0A0A0A0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_9_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_9__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 64'hAA00AA00AA00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_8_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_8__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_7__0),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X76Y44" ),
    .INIT ( 64'hFF000000FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_6__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X76Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_29199),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X76Y46" ),
    .INIT ( 64'hCFCFCCCCCCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_26264),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_27987),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_26499),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_29542),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X76Y47" ),
    .INIT ( 64'h3333333333333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv1_INV_0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_28244),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_7_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_6_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_5_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_4_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[22]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_23_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[23]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_22_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[22]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[20]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_21_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[21]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_20_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[20]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[18]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_19_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[19]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data4_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_18_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[18]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[23]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[21]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[19]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[17]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X76Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[22]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[23]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[22]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[20]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[21]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[20]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[18]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[19]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X76Y66" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data4_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[18]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_26259),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_26263),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X77Y41" ),
    .INIT ( 64'hFFFFFFF0FFFFFFF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_26260),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_26261),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_26262),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_27_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_26_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_25_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_24_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_26259),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_26259),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_28282),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X77Y43" ),
    .INIT ( 64'h0000000000FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_28282),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_27394),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_28468),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_29200),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X77Y46" ),
    .INIT ( 64'hFFFF0000FFFF0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_27985),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_26499),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_27987),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_26264),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_27404),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_27151),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X77Y47" ),
    .INIT ( 64'hF0F00000F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_27404),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[4]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X77Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X77Y65" ),
    .INIT ( 64'hFFFFCE0ACE0ACE0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20__SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[28]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N163)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X77Y65" ),
    .INIT ( 64'hFFFFAE0CAE0CAE0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18__SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[26]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N167)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[23]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[21]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[19]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X77Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[17]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_27387),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_29196),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_26260),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y41" ),
    .INIT ( 64'h00000000000000C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux00001 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_26467),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_26470),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y42" ),
    .INIT ( 64'hFFFFF0F0FFFFF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_26468),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_26469),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y43" ),
    .INIT ( 64'hAAAA0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_5_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_5__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X78Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y43" ),
    .INIT ( 64'hF0F00000F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_3__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X78Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y43" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_4_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_4__0),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y43" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_27984),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o_27390),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y46" ),
    .INIT ( 64'hC0C0C0C0C0C0E2C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_27985),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_lock_27986),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_lock_check_q3_27593),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_26499),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_27987),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_26264),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_lock_o_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[23]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[22]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[21]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[20]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_23_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_22_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_21_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_20_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[11]),
    .O(cfg_bus_number_c[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[12]),
    .O(cfg_bus_number_c[7]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X78Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X78Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X78Y73" ),
    .INIT ( 64'h5F5F5F5F5F5F5F5F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom000012 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_26237),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_26469),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y40" ),
    .INIT ( 64'h0000000000000002 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_26261),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y41" ),
    .INIT ( 64'h0000040000000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux00001 (
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[27]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[26]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[25]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[24]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_27846),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y43" ),
    .INIT ( 64'h0000100000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or000021 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_26264),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y43" ),
    .INIT ( 64'h0000110000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or00001 (
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_28066),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y43" ),
    .INIT ( 64'h0000000000010000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_27846),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_29542),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_lock (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_28066),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_lock_27986),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X79Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_27985),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y44" ),
    .INIT ( 64'hFFF0FFF0FFF0FFF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_26468),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_28066),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y46" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y46" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y46" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y46" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y47" ),
    .INIT ( 64'hCC88CCD8CC88CC88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_mux000081_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_27397),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_27151),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N826)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[10]),
    .O(cfg_bus_number_c[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[9]),
    .O(cfg_bus_number_c[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[7]),
    .O(cfg_bus_number_c[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[8]),
    .O(cfg_bus_number_c[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[6]),
    .O(cfg_bus_number_c[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[5]),
    .O(cfg_bus_number_c[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[4]),
    .O(cfg_device_number_c[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X79Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X79Y73" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom0000111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_26237),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_103_rom00001)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_3__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_2__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_1__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_0__0)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[27]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_3__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[3])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_18_SLICEL_D5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1012_D5LUT_O5)
  );
  X_ONE #(
    .LOC ( "SLICE_X80Y42" ))
  ProtoComp1012_CYINITVCC (
    .O(ProtoComp1012_CYINITVCC_1)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0__rt_18461),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[26]),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X80Y42" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3_ (
    .CI(GND),
    .CYINIT(ProtoComp1012_CYINITVCC_1),
    .CO({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__29841, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3__CO_0__UNCONNECTED}),
    .DI({ProtoComp1012_D5LUT_O5, ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0], ProtoComp1012_B5LUT_O5, 
ProtoComp1012_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[0]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[3], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[2], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[1], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[0]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 64'hCC33CC33CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_2_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[2]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[2])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 32'hFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[0]),
    .ADR3(VCC),
    .ADR2(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0__rt_18461)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[25]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_1__INV_0 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[1]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[1])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__50_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1012_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[24]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_0__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[0]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[0])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y42" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__51_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1012_A5LUT_O5)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_11__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_10__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_9__0)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_8__0)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[12]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_11__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[11])
  );
  X_FF #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[13]),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X80Y44" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7__29842),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11__DI_3__UNCONNECTED, ProtoComp1013_C5LUT_O5
, ProtoComp1013_B5LUT_O5, ProtoComp1013_A5LUT_O5}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_10__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[10])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_11_SLICEL_C5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1013_C5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[14]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_9__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[9])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_12_SLICEL_B5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1013_B5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[15]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_8__INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut[8])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X80Y44" ),
    .INIT ( 32'hFFFFFFFF ))
  trn_rsrc_dsc_n_c_13_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1013_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_lock_check_q3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_lock_check_q3_18507),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_lock_check_q3_27593),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X80Y46" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_lock_check_q3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmemlock_d1a_27592),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_lock_check_q3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_lock_check_q3_18507),
    .CE(GLOBAL_LOGIC1)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_28231),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_27987),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y48" ),
    .INIT ( 64'h8888888888888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or00001 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y48" ),
    .INIT ( 64'hFFFFFFFFFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X80Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y48" ),
    .INIT ( 64'h0000000000010005 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or000021 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y50" ),
    .INIT ( 64'hFFFF0000CCCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not00011 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[23]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[22]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[21]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[20]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[19]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[18]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[17]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[16]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_19_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_18_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_17_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_16_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y59" ),
    .INIT ( 64'h0000010100000101 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000038 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000038_30676)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y59" ),
    .INIT ( 64'hF0F0F0F100000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000046 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000038_30676),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000046_29452)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y62" ),
    .INIT ( 64'hABABABABABABBBBB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In84_SW0 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N508)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y62" ),
    .INIT ( 64'h1111111111111111 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In129 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In129_27587)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In105),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In11_27586),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y62" ),
    .INIT ( 64'h00001545EABAFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In1051 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In32_27583),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In18_27584),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N508),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N509),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In105)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y62" ),
    .INIT ( 64'hFFFFF0F0F0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In63 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In63_27588)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_1_18641),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N127),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y63" ),
    .INIT ( 64'h080800000D080000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_1_18641)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y64" ),
    .INIT ( 64'hFFFFFFFFFFEEFFEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_71 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[24]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[25]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[31]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_71_30678)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y64" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_81 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[9]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N2),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_71_30678),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_81_29143)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y65" ),
    .INIT ( 64'h0020000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y65" ),
    .INIT ( 64'hF8F8FFF88888FF88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[24]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N171)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_1_18665),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[7]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N145),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y65" ),
    .INIT ( 64'h4400000044005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[15]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_1_18665)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y66" ),
    .INIT ( 64'hFF8FFF888F8F8888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14__SW0 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[22]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N147)
  );
  X_SFF #(
    .LOC ( "SLICE_X80Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg_28016),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y66" ),
    .INIT ( 64'h00000000CC000500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg_or00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg_or0000)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[16]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[17]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[16]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[14]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[15]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[14]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[12]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[13]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X80Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data3_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[12]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 64'h5FFAFFFFA0050000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_1_1 (
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_27879),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 64'h0000000000010000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_27880),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 64'hAAAA050500000505 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux00001 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub00006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_100_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_27881),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y75" ),
    .INIT ( 64'hC0C0000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub0000_cy_2_11 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub0000_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X80Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y76" ),
    .INIT ( 64'h0C0FCCFFF3F03300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_3_1 (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_27880),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_27881),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_27879),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X80Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y76" ),
    .INIT ( 64'h5FAF5FAFA050A050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_2_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X80Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X80Y76" ),
    .INIT ( 64'hF0FC00CCF0FC00CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_27879),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_27880),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_27881),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y41" ),
    .INIT ( 64'hAAAA000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_SW0 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N14)
  );
  X_FF #(
    .LOC ( "SLICE_X81Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_18813),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_28284),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y41" ),
    .INIT ( 64'h0800000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N14),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_18813)
  );
  X_FF #(
    .LOC ( "SLICE_X81Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_index0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y42" ),
    .INIT ( 64'h0C000C000D0C0808 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_cy_1_11 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_index0000)
  );
  X_FF #(
    .LOC ( "SLICE_X81Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_addsub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y42" ),
    .INIT ( 64'hFF0050AFFF005BA4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_xor_1_11 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_addsub0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y42" ),
    .INIT ( 64'hAAAA5A5AAAAA5656 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub00001 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000)
  );
  X_FF #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 64'hFFFF5555F5F5F5F5 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_2_1 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_2__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 64'hFFAA000055000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_1_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_1__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 64'hFCFC0C0C00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_2 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000_0__0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[28]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y43" ),
    .INIT ( 64'h0000000000000101 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or00001 (
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y44" ),
    .INIT ( 64'h0055005000550050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_1_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y44" ),
    .INIT ( 64'h00AA00FA00AA00FA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_0_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing[0])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y47" ),
    .INIT ( 64'hFE02FE02FE02FE02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_2_1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y47" ),
    .INIT ( 64'hFE02FE02FE02FE02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_1_1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y47" ),
    .INIT ( 64'hFF00FF00FF00CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_0_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_28069),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y49" ),
    .INIT ( 64'hCFC0CFC05F000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_mux00002 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_28067),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_27897),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_N14),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_28067),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y50" ),
    .INIT ( 64'hCCCC000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_N14),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y58" ),
    .INIT ( 64'h0500050005000500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd1_26542),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FSM_FFd2_26543),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_26544),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y62" ),
    .INIT ( 64'hDDDDFAFA5555C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In60 (
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In60_27591)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y62" ),
    .INIT ( 64'hFFFFFFFF000400FE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In84_SW1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_28497),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N509)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y62" ),
    .INIT ( 64'hAF55AF00AF00AF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In11 (
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In11_27586)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_1_18972),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N171),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y63" ),
    .INIT ( 64'h0000C0C000005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[16]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_1_18972)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y63" ),
    .INIT ( 64'h0004000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not00011 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y64" ),
    .INIT ( 64'hFFFFFFFFFFFCFFFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_38 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[13]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[14]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[26]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_38_30682)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y64" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_48 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[28]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[29]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[30]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N01),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_38_30682),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_48_29141)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y64" ),
    .INIT ( 64'hFFFFFFFFFEFEFEFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_81_SW0 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[23]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N2)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_1_19001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[6]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N147),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y64" ),
    .INIT ( 64'h4400000044005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[14]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_1_19001)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y65" ),
    .INIT ( 64'hF888FFFFF888F888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[23]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N145)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y66" ),
    .INIT ( 64'h0000100000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_cmp_eq00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X81Y74" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_or00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_28497),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y74" ),
    .INIT ( 64'hFFFAFFFAFFFAFFFA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_or000011 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_or00001)
  );
  X_FF #(
    .LOC ( "SLICE_X81Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y75" ),
    .INIT ( 64'hCCFFCCCC00FF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_27879),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_27880),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_27881),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub00006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y75" ),
    .INIT ( 64'hCC00CC00FFFFCC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_27879),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_27880),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_27881),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub00006)
  );
  X_FF #(
    .LOC ( "SLICE_X81Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y75" ),
    .INIT ( 64'h5A5AAAAA5A5A5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_0_1 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub00006),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_27884),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_100_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y75" ),
    .INIT ( 64'hFFFFFFFFEFEFEFEF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_100_cy_2_11 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub__AUX_100_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X81Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X81Y76" ),
    .INIT ( 64'hFF0C0C0CFF0C0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_27879),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_27880),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_27881),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt[1])
  );
  X_FF #(
    .LOC ( "SLICE_X82Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y43" ),
    .INIT ( 64'hF000F000F000F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y43" ),
    .INIT ( 64'h3333FFCC3300CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_1_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y43" ),
    .INIT ( 64'h3333CC330033FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_0_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw[0])
  );
  X_FF #(
    .LOC ( "SLICE_X82Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y44" ),
    .INIT ( 64'hFF00FF00FF0FF000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y44" ),
    .INIT ( 64'hFF00FF55FF00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y44" ),
    .INIT ( 64'hFF00FA50FF00FA50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_27394),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y46" ),
    .INIT ( 64'h0000000003030303 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y47" ),
    .INIT ( 64'h0F0F0F0FFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmemlock_d1a (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmemlock_d1a_27592),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_28942),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_27263),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y48" ),
    .INIT ( 64'h5050505050505050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_27897),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y49" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux00001_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_27896),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y51" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_24 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[24]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[62]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y54" ),
    .INIT ( 64'hFFCCFFC0CCCCC0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_62_1 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[62])
  );
  X_FF #(
    .LOC ( "SLICE_X82Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[61]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y54" ),
    .INIT ( 64'hFF88F888FF88F888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_61_1 (
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[61])
  );
  X_FF #(
    .LOC ( "SLICE_X82Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[60]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y54" ),
    .INIT ( 64'hF8F8F888F8F8F888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_60_1 (
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[60])
  );
  X_FF #(
    .LOC ( "SLICE_X82Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[19]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[18]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[17]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[16]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y57" ),
    .INIT ( 64'h0000000000000100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000087 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[41]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000087_30684)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_29277),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y57" ),
    .INIT ( 64'hAAAA0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000088 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000046_29452),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and000087_30684),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_app_reset_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_reset_n_c),
    .O(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg_27843),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y59" ),
    .INIT ( 64'h00000000CCCC0000 ))
  ep_BU2_U0_pcie_ep0_mgt_reset_n1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_PLLLKDET_OUT[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_clock_lock),
    .ADR5(ep_BU2_U0_pcie_ep0_GTPRESET),
    .O(trn_reset_n_c)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y61" ),
    .INIT ( 64'h0A0A0A0A0A0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In15 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In15_29710)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y62" ),
    .INIT ( 64'h0A0A0A0A0A0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_2 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_27902),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_27904),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_2_30686)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y62" ),
    .INIT ( 64'hFFFFFFFFF0F0F0E0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_130 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_3_28451),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_2_30686),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_114_29713),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_14_29140),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_81_29143),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_48_29141),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In109_19262),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In12_30685),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y62" ),
    .INIT ( 64'h5544550455445500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In109 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In16_29711),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In66_29712),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In19_28534),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In15_29710),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In109_19262)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y62" ),
    .INIT ( 64'hF500F500A000A000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In12 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In12_30685)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y63" ),
    .INIT ( 64'h00000000FFAAFFAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_valid1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_27902),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface__and0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_27904),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y63" ),
    .INIT ( 64'hF0F00000F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface__and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_intr_26238),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface__and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y64" ),
    .INIT ( 64'hFFFFFFFFFEFEFEFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_48_SW0 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[21]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[20]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N01)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y64" ),
    .INIT ( 64'hFFFFFFFFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_3 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[15]),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_3_28451)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y64" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_14 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[18]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[19]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_14_29140)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X82Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_1_19318),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[5]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N149),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y65" ),
    .INIT ( 64'h4000400050104000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_1_19318)
  );
  X_FF #(
    .LOC ( "SLICE_X82Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[3]),
    .O(cfg_device_number_c[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X82Y66" ),
    .INIT ( 64'hEFEECFCCAFAA0F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[21]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N149)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_29201),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y41" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_29747),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_26262),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y41" ),
    .INIT ( 64'h1010000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux00001 (
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y41" ),
    .INIT ( 64'h0002000200000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux000011 (
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_26468),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y42" ),
    .INIT ( 64'h0000000000000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y43" ),
    .INIT ( 64'hFFFC0300FFFC0300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y43" ),
    .INIT ( 64'hAAAAAAFFAAAAAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y43" ),
    .INIT ( 64'hCCCCCCF0CCCCCCF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_d1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_o_27906),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y44" ),
    .INIT ( 64'h0400040004000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_d11 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_d1)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y46" ),
    .INIT ( 64'h0000000100000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00011 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0001)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0002),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_4_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y47" ),
    .INIT ( 64'h0000000000000010 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00021 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0002)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y47" ),
    .INIT ( 64'h0000000000000100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00031 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y47" ),
    .INIT ( 64'h0000000000004400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00061 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0006)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_or00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_28231),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_28942),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y48" ),
    .INIT ( 64'hFFFFFAFAFFFFFAFA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_or000011 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_o_27906),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_27263),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_28121),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_or00001)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_27 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[27]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_26 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[26]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y49" ),
    .INIT ( 64'hFFFFCCCCFFFFCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not00011 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_27896),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[25]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y49" ),
    .INIT ( 64'hF0FFF0FFF0FFF0FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_27896),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y50" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[31]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y50" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_30 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[30]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y50" ),
    .INIT ( 64'hF3F3FFFFC0C0FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y50" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[29]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y50" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_28 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[28]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y51" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_not00011),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_26853),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_27395),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y51" ),
    .INIT ( 64'hFFBBFFBBFFBBFFBB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_not000111 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_26168),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td[46]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_not00011)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[12]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y60" ),
    .INIT ( 64'hAFAAAFAEAFAAAFAF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In81_SW0 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_27788),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_28497),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_27578),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_27801),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_28577),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N514)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y60" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In74 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_27801),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_27788),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_28497),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_28577),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In74_27580)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y60" ),
    .INIT ( 64'hAAAAEEEEAAAAFFEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_In81_SW1 (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_28577),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_28497),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_27801),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_27788),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N515)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y61" ),
    .INIT ( 64'h000000000A0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In32 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_27578),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_27801),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In32_27583)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y62" ),
    .INIT ( 64'h5050505050505050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_Out01 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_27904),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_27902),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y62" ),
    .INIT ( 64'h00000000AAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In19 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In19_28534)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In37_30687),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y62" ),
    .INIT ( 64'h0400040004000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In1241 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_27578),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In74_27580),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In124)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y62" ),
    .INIT ( 64'hF5FFF5FFFFFA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In37 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_In37_30687)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y63" ),
    .INIT ( 64'h4444444400000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_114 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_27904),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_27902),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_114_29713)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_In),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_27904),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y63" ),
    .INIT ( 64'h0F000F000F000F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_In1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_27904),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface__and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd2_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_In),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_27902),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y63" ),
    .INIT ( 64'h00000000FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_In2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_27902),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface__and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FSM_FFd1_In)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y64" ),
    .INIT ( 64'hFF0000FFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000_4__bdd0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y64" ),
    .INIT ( 64'hF0F0F0F00F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000_4_2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000_4__bdd0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y64" ),
    .INIT ( 64'h5FFF7FFFFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000_4_11 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000_4__bdd0)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X83Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X83Y66" ),
    .INIT ( 64'hFF8FFF888F8F8888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12__SW0 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[20]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N151)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[2]),
    .O(cfg_device_number_c[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[1]),
    .O(cfg_device_number_c[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X83Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_completer_id[0]),
    .O(cfg_device_number_c[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y40" ),
    .INIT ( 64'h000000DD00000044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000_3_1_SW3 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_28419),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_26393),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N791)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y40" ),
    .INIT ( 64'h08F700FF7F80FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N792),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N791),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[3])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y40" ),
    .INIT ( 64'h0040020000400200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000_3_1_SW4 (
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_26393),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_28419),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N792)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_30691),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_29189),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_30691),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y43" ),
    .INIT ( 64'hFFFFFFFF0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_27402),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_27564),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_28121),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y48" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_26507),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_26513),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_42 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[42]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_44 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0005),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y52" ),
    .INIT ( 64'h00000000F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000031 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0005)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_11_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_10_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_9_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_8_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[10]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_11_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[11]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_10_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[10]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[9]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[8]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_7_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[7]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y57" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data2_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[6]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMD_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMD_D1_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMD (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMD_O_UNCONNECTED),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[16]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_17_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[17]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_16_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[16]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[14]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_15_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[15]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_14_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[14]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[12]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_13_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[13]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y60" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_Mram_lutram_data3_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp[1]),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_12_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[12]),
    .WADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[0]),
    .WADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp[1]),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_27572)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[15]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[13]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[11]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf__varindex0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[9]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y63" ),
    .INIT ( 64'h0500050005000500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In21 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N16)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_1_19800),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[2]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N155),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y64" ),
    .INIT ( 64'h00000000F4000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[10]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_1_19800)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_1_19811),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N141),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y65" ),
    .INIT ( 64'h00D000C000100000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[9]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_1_19811)
  );
  X_SFF #(
    .LOC ( "SLICE_X84Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X84Y66" ),
    .INIT ( 64'hEFCFAF0FEECCAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[19]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N153)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMD_D1 (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMD_D1_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMD (
    .RADR0(GLOBAL_LOGIC0),
    .RADR1(GLOBAL_LOGIC0),
    .RADR2(GLOBAL_LOGIC0),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMD_O_UNCONNECTED),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[10]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMC_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[11]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMC (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[10]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[8]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMB_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[9]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMB (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[8]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_FF #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[6]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMA_D1 (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[7]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_RAMD32 #(
    .LOC ( "SLICE_X84Y67" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_Mram_lutram_data2_RAMA (
    .RADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[0]),
    .RADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[1]),
    .RADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp[2]),
    .RADR3(GLOBAL_LOGIC0),
    .RADR4(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[6]),
    .WADR0(GLOBAL_LOGIC0),
    .WADR1(GLOBAL_LOGIC0),
    .WADR2(GLOBAL_LOGIC0),
    .WADR3(GLOBAL_LOGIC0),
    .WADR4(GLOBAL_LOGIC0),
    .WE(GLOBAL_LOGIC0)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y40" ),
    .INIT ( 64'hFB04F20DDF20FB04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000_2_11 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_26393),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_np_req),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_28419),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y40" ),
    .INIT ( 64'h6C93CC33936C33CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000_0_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_28419),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_26393),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y40" ),
    .INIT ( 64'hF5AF0A5050F5AF0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000_1_1 (
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_discard_np_28419),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_drain_np_26393),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_np_req),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count_mux0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y40" ),
    .INIT ( 64'hCCCCC8C800000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_np_req1 (
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_np_req)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_27387),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y41" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_27386),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y45" ),
    .INIT ( 64'hFE04FE04FE04FE04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_1_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X85Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y45" ),
    .INIT ( 64'hFF05FF05FA00FA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_0_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X85Y48" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[19]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y48" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_18 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[18]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y48" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[17]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y48" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_16 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[16]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y48" ),
    .INIT ( 64'hAAAAAAAAFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n_SW0 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_28317),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_28069),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N83)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y49" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000135 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[44]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[42]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[43]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[45]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000135_28465)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y51" ),
    .INIT ( 64'hFCFCFCF0CCCCCC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_63_1 (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[63]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[15]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[63])
  );
  X_FF #(
    .LOC ( "SLICE_X85Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[51]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y53" ),
    .INIT ( 64'hFFF0F0F0FFC0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_51_1 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[51]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[51])
  );
  X_FF #(
    .LOC ( "SLICE_X85Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[59]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 64'hFFE0E0E0FFE0E0E0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_59_1 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[11]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[59])
  );
  X_FF #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[58]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 64'hFFFCFCFCFF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_58_1 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[58])
  );
  X_FF #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[57]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 64'hFFFFC0C0FFC0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_57_1 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[57])
  );
  X_FF #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[56]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y56" ),
    .INIT ( 64'hFFFFFFC0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_56_1 (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[56])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y60" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In66 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_28497),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_27788),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_28577),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In66_29712)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000_0)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y62" ),
    .INIT ( 64'hC000C00000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_and00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_27398),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_and0000)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X85Y62" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy[3]),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__CO_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__DI_1__UNCONNECTED, ProtoComp1077_A5LUT_O5}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__O_0__UNCONNECTED}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[4]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y62" ),
    .INIT ( 64'h9999999999999999 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_4_ (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR0(cfg_bus_number_c[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[63]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut[4])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X85Y62" ),
    .INIT ( 32'h00000000 ))
  cfg_function_number_c_0__16_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1077_A5LUT_O5)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_intr (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out141),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_intr_26238),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N16),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y63" ),
    .INIT ( 64'hEEEE000044440000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out1411 (
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out141)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y63" ),
    .INIT ( 64'hEFCFEECCAF0FAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6__SW0 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[14]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N127)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y64" ),
    .INIT ( 64'hFFFF8F888F888F88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[18]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N155)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_1_20058),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N143),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y64" ),
    .INIT ( 64'h00C500C000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_1_20058)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y65" ),
    .INIT ( 64'hFFAEAEAEFF0C0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9__SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[17]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N141)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_1_20084),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[3]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N153),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y65" ),
    .INIT ( 64'h3011000030000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_1_20084)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y65" ),
    .INIT ( 64'hF8F8FFF88888FF88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8__SW0 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[16]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N143)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_1_20097),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09[4]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_N151),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y66" ),
    .INIT ( 64'h0A0A000000080008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_1_20097)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[15]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[13]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[11]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X85Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf__varindex0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata[9]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X85Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X85Y68" ),
    .INIT ( 64'h7F7F80807FFF8000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_td_q2_credits_add0000_xor_3_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y35" ),
    .INIT ( 64'hFFD200D2FFD2FFD2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N50),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y35" ),
    .INIT ( 64'hFFFF0000FFFE0001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5__SW0 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N50)
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y35" ),
    .INIT ( 64'h47CFCF4774FCFC74 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y35" ),
    .INIT ( 64'h0000000300000003 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_21 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y36" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_27994),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y36" ),
    .INIT ( 64'h2000000020000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_SW0 (
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_27994),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N67)
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_20156),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_27414),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y36" ),
    .INIT ( 64'h00000000FF80FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_27414),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N67),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_20156)
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_26258),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_27415),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y40" ),
    .INIT ( 64'hFFFEFFFEFFFEFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or00001 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_27411),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_27412),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_27413),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_27414),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y40" ),
    .INIT ( 64'h55FF55FF55FF55FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_28007),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_27391),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y41" ),
    .INIT ( 64'hEEEEEEEEEEEEEEEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or00001 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_27415),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_28008),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_26255),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y42" ),
    .INIT ( 64'hCC00FF00CC00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_26255),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_26257),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y42" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00041_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y45" ),
    .INIT ( 64'hFFEEFFEE00220022 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_8_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_27307),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y46" ),
    .INIT ( 64'h0200020002000200 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux00001 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[43]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_o_27906),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_26494),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y54" ),
    .INIT ( 64'hFFAAFF00EEAACC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_50_1 (
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[50]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[50])
  );
  X_FF #(
    .LOC ( "SLICE_X86Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y54" ),
    .INIT ( 64'hEEEEEECCAAAAAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_49_1 (
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[49]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[49])
  );
  X_FF #(
    .LOC ( "SLICE_X86Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y54" ),
    .INIT ( 64'hFFEECCCCFFAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_48_1 (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[48])
  );
  X_FF #(
    .LOC ( "SLICE_X86Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X86Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[12]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y56" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_29192),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y68" ),
    .INIT ( 64'h0FF05FA00FF05FA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_td_q2_credits_add0000_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X86Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X86Y68" ),
    .INIT ( 64'h0FFF5FFFF000A000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_td_q2_credits_add0000_xor_2_11 (
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_add0000[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y34" ),
    .INIT ( 64'hE44EB11BEEEEBBBB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_1_11 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y34" ),
    .INIT ( 64'h0A5F0A5FAAFFAAFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_0_11 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y34" ),
    .INIT ( 64'hFC03FC03FC03FC03 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_1_SW0 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y34" ),
    .INIT ( 64'hAFAF9F9FFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N2),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[2])
  );
  X_MUX2 #(
    .LOC ( "SLICE_X87Y35" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N831),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N832),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[3]),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y35" ),
    .INIT ( 64'hFFFC0003FFFC0003 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_F (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N831)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y35" ),
    .INIT ( 64'hAAAAFFFFAAA5FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_G (
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N832)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y35" ),
    .INIT ( 64'hDDDDD7DDDDDDD7DD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6__SW0 (
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N79)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y35" ),
    .INIT ( 64'hFAF90A09FAFA0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd1),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N79),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000[6])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y36" ),
    .INIT ( 64'h0000000000000003 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW0 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_27994),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N64)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y36" ),
    .INIT ( 64'h8000000080000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW1 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_27994),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N65)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y36" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_20366),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_27413),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y36" ),
    .INIT ( 64'h007E00FE007F00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N64),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N65),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_20366)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_27386),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y39" ),
    .INIT ( 64'h0000000000005050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq00001 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_27994),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y40" ),
    .INIT ( 64'hFAA0A0A0FAA0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux000011 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_27392),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_26258),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_28007),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y41" ),
    .INIT ( 64'h0000000011111111 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and00001 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_26255),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_xor0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_27411),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y42" ),
    .INIT ( 64'h966996693CC33CC3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mxor_malformed_rem_xor0000_xo_2_1 (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_27392),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_xor0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_26258),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y42" ),
    .INIT ( 64'h0022002200220022 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_q_1_and000011 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_26255),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_26257),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst__and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y42" ),
    .INIT ( 64'hFFFFFFAAFFAAAA22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_SW0 (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_27392),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N12)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_20413),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_27412),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y42" ),
    .INIT ( 64'h0030000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_26255),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_26257),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_20413)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_27392),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y44" ),
    .INIT ( 64'hF0F0F0F0F0F0FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_27392),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y45" ),
    .INIT ( 64'hDDDDDDDDFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or00001 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_27560),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y46" ),
    .INIT ( 64'h0400040004000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux00001 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[23]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_22 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[22]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[21]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y49" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_20 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[20]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_30701),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 64'h0000000020222022 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and00001 (
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000_0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[49]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[50]),
    .ADR2(ep_cfg_dcommand_9_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 64'hF000F000F000F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_26495),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_26496),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 64'hF0F0F0F000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_26497),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_26498),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_26499),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y54" ),
    .INIT ( 64'hFEFCFAF0EECCAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_30701),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_26494),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_26495),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_26496),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_26497),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_26498),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X87Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt[12]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_15 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_15_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_14 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_14_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_13 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_13_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_12 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_12_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y60" ),
    .INIT ( 64'hFFFFFFFFAAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In18 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_28577),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_27788),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_In18_27584)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y61" ),
    .INIT ( 64'hEEEEEEEEEEEEEEEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In16 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_27578),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_27801),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_In16_29711)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X87Y65" ),
    .INIT ( 64'h0000000000002000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not00011 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X87Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y35" ),
    .INIT ( 64'h0000000000110011 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_11 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4__bdd0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X88Y41" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N845),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N846),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux0000),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_26218),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y41" ),
    .INIT ( 64'h0000001100010000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or000011 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y41" ),
    .INIT ( 64'hCCFFCCFFFEBCFEAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_F (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N845)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_29235),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y41" ),
    .INIT ( 64'hCCFFCCFFFFBDFEAC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_G (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N846)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_20573),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[3]),
    .SET(GND),
    .RST(GND)
  );
  X_SRLC16E #(
    .LOC ( "SLICE_X88Y42" ),
    .INIT ( 16'h0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3 (
    .A0(GLOBAL_LOGIC0),
    .A1(GLOBAL_LOGIC0),
    .A2(GLOBAL_LOGIC0),
    .A3(GLOBAL_LOGIC0),
    .CLK(trn_clk_c),
    .D(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_26258),
    .Q15(NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_Q15_UNCONNECTED),
    .Q(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_20573),
    .CE(GLOBAL_LOGIC1)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_26852),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y43" ),
    .INIT ( 64'h3232323222222222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux00001 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_26848),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_26850),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_26851),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y45" ),
    .INIT ( 64'hF7317310F731F731 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N446)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_28499),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y45" ),
    .INIT ( 64'hFF00FF00FE00AE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N447),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N446),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_28273),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y49" ),
    .INIT ( 64'h0000000000040000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000028 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000028_28301)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_46 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_40 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y51" ),
    .INIT ( 64'h7BFFDEFFFF7BFFDE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_mux00001_SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N173)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y51" ),
    .INIT ( 64'hF6FFF6FFFFF6FFF6 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_mux00001 (
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N173),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_N14)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_50 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[50]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[49]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_48 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[48]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[55]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 64'hFFEEFF00EEEE0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_55_1 (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[55]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[55])
  );
  X_FF #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[54]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 64'hFFE0E0E0FFE0E0E0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_54_1 (
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[54])
  );
  X_FF #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[53]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 64'hFFFF8888FF888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_53_1 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[53])
  );
  X_FF #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_26471),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o[52]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y55" ),
    .INIT ( 64'hECECECECECA0ECA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_52_1 (
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d[52])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y56" ),
    .INIT ( 64'hFFFFFFFFFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N10)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001_20695),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y56" ),
    .INIT ( 64'h0000010D0000013D ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N10),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001_20695)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0007),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y57" ),
    .INIT ( 64'h0010001000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and00071 (
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0007)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_td_q2_credits_add0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y68" ),
    .INIT ( 64'h0F5A0F5A0F5A0F5A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_td_q2_credits_add00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_td_q2_credits_add0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X88Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y78" ),
    .INIT ( 64'hAA30AA0020300000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_3__SW4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N795)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y78" ),
    .INIT ( 64'hCFFFCFCFCFCFCFCF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not00011 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X88Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[11]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y80" ),
    .INIT ( 64'h0000000000008000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_11_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_11__0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[11])
  );
  X_FF #(
    .LOC ( "SLICE_X88Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[10]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y80" ),
    .INIT ( 64'h0000080000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_10_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_10__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X88Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X88Y80" ),
    .INIT ( 64'h0000080000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_9_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_9__0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[9])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y41" ),
    .INIT ( 64'hCC00CC00CC00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000_SW0 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_29236),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_26849),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N0)
  );
  X_SFF #(
    .LOC ( "SLICE_X89Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000_20769),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_28008),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y41" ),
    .INIT ( 64'hFFFFFFFFFFFFFAFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_28499),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_29235),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_26218),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_26852),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000_20769)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y43" ),
    .INIT ( 64'h0000000000000101 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and000061 (
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 64'hFF00FF00FF00F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 64'hFF00FF00FF00AAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_6_1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 64'hFF11FF11EE00EE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_5_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[5])
  );
  X_FF #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y44" ),
    .INIT ( 64'hFF00FF00EE44EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_4_1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[4])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y45" ),
    .INIT ( 64'h40DC03CFCCFF43DF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N447)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y45" ),
    .INIT ( 64'hFF00FF00EE22EE22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_9_1 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[9])
  );
  X_FF #(
    .LOC ( "SLICE_X89Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_26848),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y47" ),
    .INIT ( 64'hFFF0FFF100000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_26848),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X89Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_28441),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y48" ),
    .INIT ( 64'h2000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_28273),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y48" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000172 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000135_28465),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000171_28466),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N3)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y49" ),
    .INIT ( 64'h1111111111111111 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001241 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001241_30707)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y49" ),
    .INIT ( 64'h8000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001561 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000135_28465),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000171_28466),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000028_28301),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000064_28302),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001201_29167),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001241_30707),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y50" ),
    .INIT ( 64'hFFFFFFFF3FCFF3FC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV1 (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N381),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y50" ),
    .INIT ( 64'h5AFFFF5A5AFFFF5A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00014_SW0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N381)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y50" ),
    .INIT ( 64'h0000842100008421 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00014 (
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N381),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y51" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001201 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[55]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[63]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001201_29167)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[51]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y54" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000064 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[49]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[50]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[48]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000064_28302)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_54 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[54]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X89Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_53 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[53]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y59" ),
    .INIT ( 64'hDDDDDDDDDDDDDDDD ))
  app_PIO_PIO_EP_EP_TX_rst_n_inv1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(trn_reset_n_c),
    .ADR1(trn_lnk_up_n_c),
    .O(app_PIO_PIO_EP_EP_MEM_rst_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y63" ),
    .INIT ( 64'h0000000000000020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X89Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X89Y69" ),
    .INIT ( 64'h000C0000000C0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000197 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_len_eq1_q2_29277),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credits_near_gte_far_29278),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000197_29276)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y39" ),
    .INIT ( 64'hFFFFFFFF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_20940),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_28270),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y39" ),
    .INIT ( 64'h4000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N4),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_20940)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y39" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000010 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000010_30710)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_27787),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y39" ),
    .INIT ( 64'h33B3139333331313 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N787),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000010_30710),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2_30712),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_29242),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_27407),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2_30712),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y45" ),
    .INIT ( 64'h0000000000000002 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000060 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000060_30713)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y45" ),
    .INIT ( 64'hFFFCFFCC00300000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000083 (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_27752),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000018_29615),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000060_30713),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y46" ),
    .INIT ( 64'h0001000100010001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000018 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000018_29615)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_32 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[47]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[47]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[46]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[45]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[45]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[44]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[44]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle_29558),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y48" ),
    .INIT ( 64'h0000000000CC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle_and00001 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_28152),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y48" ),
    .INIT ( 64'hFFFFFF00FFFFFF02 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N83),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_27268),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_only_27397),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_26167),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_or_eof_q2_only_28309),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_src_rdy_n)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_27896),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or00011),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y50" ),
    .INIT ( 64'hAAAAA0A0AAAAA0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or000111 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or00011)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y50" ),
    .INIT ( 64'h5555555F5555555F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq000011 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq00001)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_28152),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y52" ),
    .INIT ( 64'hFF00FF0000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_and_block_mux000041 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[55]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y77" ),
    .INIT ( 64'hE000AAAAE000AAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_1__SW1 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N392)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y77" ),
    .INIT ( 64'h00000000CCCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y77" ),
    .INIT ( 64'hF4F0440004000400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_0__SW4 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N807)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y78" ),
    .INIT ( 64'hCC00000088000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_1__SW0 (
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N391)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y78" ),
    .INIT ( 64'h0A3ACAFAFA3ACA0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_1_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_1__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N392),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N391),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y78" ),
    .INIT ( 64'hC0C0C0C040000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_0__SW3 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N806)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y78" ),
    .INIT ( 64'h444EE4EEEE4EE444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_0_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_0__0),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N807),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N806),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y79" ),
    .INIT ( 64'hC000000080000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_5__SW4 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N765)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y79" ),
    .INIT ( 64'h747430FCFC30B8B8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_5_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_5__0),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N766),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N765),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[5])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y79" ),
    .INIT ( 64'hF0000000A0000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_4__SW0 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N408)
  );
  X_FF #(
    .LOC ( "SLICE_X90Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y79" ),
    .INIT ( 64'h05AFF5A0CCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_4_ (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_4__0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N409),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N408),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[4])
  );
  X_FF #(
    .LOC ( "SLICE_X90Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y80" ),
    .INIT ( 64'h00AACCAA00AA00AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_8_1 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_8__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[8])
  );
  X_FF #(
    .LOC ( "SLICE_X90Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y80" ),
    .INIT ( 64'hF0AACCAAF0AA00AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_6_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_6__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N411),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[6])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y80" ),
    .INIT ( 64'hC000000080000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_6__SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N411)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y82" ),
    .INIT ( 64'h7FFF8000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_xor_5_11 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y82" ),
    .INIT ( 64'h6AAAAAAA6AAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_xor_4_11 (
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y82" ),
    .INIT ( 64'h0000FFFFFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000_6_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy_7__bdd0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[6])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y82" ),
    .INIT ( 64'h8000000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy_7_21 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy_7__bdd0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X90Y83" ),
    .INIT ( 64'h3300330033003300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_upd_29129),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d1_30719),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d1_30719),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X90Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_upd_29129),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d1_30719),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y38" ),
    .INIT ( 64'hFFFFFFFFFFFFF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1__SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N20)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y38" ),
    .INIT ( 64'h0000000002000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N20),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y39" ),
    .INIT ( 64'h7FDFF7FD7FDFF7FD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_SW0 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_27787),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N85)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_26211),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_21204),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_29236),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y39" ),
    .INIT ( 64'h3F3F1D2E3F3F3F3F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_28270),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N85),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_27908),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_26850),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_21204)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_27908),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y42" ),
    .INIT ( 64'h00550055AAAAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y42" ),
    .INIT ( 64'hFFF0FFFFFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N787)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X91Y43" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_N835),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_N836),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_21240),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y43" ),
    .INIT ( 64'h000000000C11000C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_F (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N835)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_21240),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_26851),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y43" ),
    .INIT ( 64'h0000000001010101 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_G (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N836)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y45" ),
    .INIT ( 64'hFFEE0022FFEE0022 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_3_1 (
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X91Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y45" ),
    .INIT ( 64'hFFFFFFCC00330000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_0_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X91Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y46" ),
    .INIT ( 64'hFF00FF00FF00CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_1_1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X91Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y46" ),
    .INIT ( 64'hFF05FA00FF05FA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_2_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X91Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_34 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_37 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_36 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_38 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y48" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000171 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[33]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[34]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[36]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[40]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000171_28466)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y48" ),
    .INIT ( 64'hFFFFFFFF7FFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[35]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[37]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[38]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000135_28465),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000171_28466),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq000111),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y50" ),
    .INIT ( 64'h0000AA000000AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq0001111 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq000111)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[43]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[43]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[41]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[41]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[40]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[40]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[42]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[42]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_52 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[52]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_29192),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y64" ),
    .INIT ( 64'h0000000800000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not00011 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y76" ),
    .INIT ( 64'h5500000055000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_q1_reg_28016),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofpd_q2_rose)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y77" ),
    .INIT ( 64'hCA8A0A0A0A0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_2__SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N442)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y78" ),
    .INIT ( 64'h88880000C8880000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_3__SW3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_q1_reg_26182),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_26181),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_reg_26183),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N794)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y78" ),
    .INIT ( 64'h0F55CCCCAAF0CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_3_ (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_3__0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N795),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N794),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[3])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y78" ),
    .INIT ( 64'hC000000080000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_2__SW0 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N441)
  );
  X_FF #(
    .LOC ( "SLICE_X91Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y78" ),
    .INIT ( 64'h4E444EEEEEE444E4 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_2_ (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_2__0),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N442),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N441),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X91Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y79" ),
    .INIT ( 64'h2222E2E222222222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_7_1 (
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_upd_d2_26172),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_addsub0000_7__0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000[7])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y79" ),
    .INIT ( 64'hC000FFFF80000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_5__SW5 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N766)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y79" ),
    .INIT ( 64'hEA0AEA0A0A0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in_mux0000_4__SW1 (
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sofcpl_q2_rose),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_q2_cpl_second_cycle_28162),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N409)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y79" ),
    .INIT ( 64'h8000800080008000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy_2_11 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits_prev_28161),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_user_cd_data_credits_in_addsub0001_cy[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[3]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 64'h7F807F807F807F80 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_xor_3_11 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 64'h6A6A6A6A6A6A6A6A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_xor_2_11 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 64'h00FFFF0000FFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_xor_1_11 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y80" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y82" ),
    .INIT ( 64'hF0000000F0000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy_7__bdd0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X91Y82" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X91Y82" ),
    .INIT ( 64'h3333CCCCFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000_7_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_trn_pfc_cplh_cl_plus1_add0000_cy_7__bdd0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_pfc_cplh_cl_plus1_add0000[7])
  );
  X_FF #(
    .LOC ( "SLICE_X92Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_26850),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y38" ),
    .INIT ( 64'hFFFF2222FFFF22F2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y38" ),
    .INIT ( 64'hFFFFFCFCFFFFFCFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022_SW0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N389)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_29747),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y38" ),
    .INIT ( 64'h0000300000003700 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N389),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y43" ),
    .INIT ( 64'hA0A0A0A0A0A0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000_1_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_valid_n[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_27560),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_28311),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_27307),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_29450),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_27551),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_26855),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y48" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_28385),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_27151),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[51]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[51]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[50]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[50]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[49]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[48]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y52" ),
    .INIT ( 64'hFF00FA0AFF00FA0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y52" ),
    .INIT ( 64'hCCCCC5C0CCCCC5C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux00001 (
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_27151),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n_int),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y60" ),
    .INIT ( 64'h0040004000400040 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000306 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_cfg_command_1_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_27263),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000306_28336)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[3]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[2]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[1]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[0]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[3]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[2]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[1]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[0]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y66" ),
    .INIT ( 64'hFFFFFFFFFFFEFFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect1 (
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_dd_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d[1]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_dd[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_ddd_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_dd[1]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_ddd[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_upd (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_upd_29129),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y106" ),
    .INIT ( 64'h0055AAFF00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_enable_inv1 (
    .ADR2(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_26831),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_26832),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_enable_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y106" ),
    .INIT ( 64'hCAFFCAF0CA0FCA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_A31 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_71_26825),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_7_26826),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_6_26827),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_8_26828),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[0])
  );
  X_FF #(
    .LOC ( "SLICE_X92Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y107" ),
    .INIT ( 64'hAAAAFF00CCCCF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_6 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_6_26827)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y108" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y108" ),
    .INIT ( 64'hFEBADC9876325410 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_71 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[14]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[12]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_71_26857)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y108" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y108" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X92Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y108" ),
    .INIT ( 64'hF0AAF0AACCFFCC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_8 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_8_26828)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 64'h33CCFF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_initial_header_read_cntr_xor_3_11 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_3_3)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 64'h7788778877887788 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_initial_header_read_cntr_xor_2_11 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_2_3)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_initial_header_read_cntr_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_1_3)
  );
  X_SFF #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_3),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X92Y119" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_initial_header_read_cntr_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_0_3)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y36" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y36" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_not00011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_26715),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y38" ),
    .INIT ( 64'hFF00FF00FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00004_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N87)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y38" ),
    .INIT ( 64'h0000000001000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00004 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N87),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y38" ),
    .INIT ( 64'hFFFFFFFFF0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y38" ),
    .INIT ( 64'hFFFFFFFF0FA00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000021 (
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y39" ),
    .INIT ( 64'h0000000000000011 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000031 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y39" ),
    .INIT ( 64'hCCCDCCCCCCCDCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_2_1 (
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X93Y43" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_26257),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y43" ),
    .INIT ( 64'hFF00FF00FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_eof_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_28053),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y45" ),
    .INIT ( 64'hAA00AA00AA00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_27391),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_27551),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y46" ),
    .INIT ( 64'hF0F0F0F000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_27388),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_27388),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y47" ),
    .INIT ( 64'hFE04FE04FE04FE04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux00001 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_27388),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[46]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[39]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[55]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[55]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[54]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[54]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[53]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[53]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[52]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[52]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y52" ),
    .INIT ( 64'h00000F0000000F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[23]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[22]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[21]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[20]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y59" ),
    .INIT ( 64'h0000000000008000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not00011 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_26495),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y60" ),
    .INIT ( 64'h0000000030000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and00001 (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_27263),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_),
    .ADR4(ep_cfg_command_1_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y60" ),
    .INIT ( 64'h0000000000004000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not00011 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y64" ),
    .INIT ( 64'h0000002000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not00011 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[3]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y65" ),
    .INIT ( 64'h0000000000040000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not00011 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[2]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[1]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[0]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 64'hFFFFFFFFFFFFFFF0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_3_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[3]),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 64'hFFFFFFFFFFFFFFF0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_2_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[2]),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 64'hFFFFFFFFFFFFFFF0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_1_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[1]),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y66" ),
    .INIT ( 64'hFFFFFFFFFFFFFFF0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_0_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_dd[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_ddd[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d[0]),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error_ext[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y69" ),
    .INIT ( 64'hFFFFFFFFFCFCFCFC ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_retime_1_or00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_ddd[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_dd[1]),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error_ext[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_upd (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_and0000),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_upd_30733),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y85" ),
    .INIT ( 64'h00AA000000AA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_and00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_upd_30733),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_upd_28993),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_upd_29129),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y106" ),
    .INIT ( 64'hF5A0EEEEF5A04444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_7 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_7_26826)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y107" ),
    .INIT ( 64'hFD5DAD0DF858A808 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_71 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[14]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[15]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_Mmux_Q_71_26825)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag0_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y108" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y108" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y108" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X93Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y119" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt00001_INV_0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X93Y119" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr_cmp_lt0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_4_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X93Y119" ),
    .INIT ( 64'h7F807F80FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_initial_header_read_cntr_xor_4_11 (
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result_4_2)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y41" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_enable_n_not00011_INV_0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_29189),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_enable_n[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y48" ),
    .INIT ( 64'h9999999999999999 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or00001_SW0 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N377)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y48" ),
    .INIT ( 64'hFFB3FF73FF33FF33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N377),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_28385),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_56 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[56]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_58 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[58]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[57]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[19]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[18]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[17]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[16]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[15]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[14]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[13]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[12]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_cfg_dcommand_9_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_cfg_dcommand_3_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_cfg_dcommand_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y61" ),
    .INIT ( 64'h0000000000000008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not00011 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y64" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000133 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[10]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[16]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[15]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[14]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000133_28330)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y80" ),
    .INIT ( 64'hFF33FF33FF33FF33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000061 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000061_29703)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y80" ),
    .INIT ( 64'h5000FF505000FF50 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000047 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000047_29705)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y82" ),
    .INIT ( 64'hF7FF515555F70051 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000076_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N529)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X94Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y84" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000131 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000131_29269)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y106" ),
    .INIT ( 64'hFE3EF232CE0EC202 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_8 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[10]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_8_30740)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y106" ),
    .INIT ( 64'hC0CCC0CCCCCC00CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and00001 (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_26832),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_26831),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y106" ),
    .INIT ( 64'hCFCFFA0AC0C0FA0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_A31 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_71_26857),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_7_26858),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_6_26859),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_8_30740),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_tag_out[1])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_13__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_13__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_f7_22185),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X94Y112" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_8_22189),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_71_22184),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_f7_22185),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X94Y112" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y112" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X94Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y112" ),
    .INIT ( 64'hAAAAF0F0CCCCFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_8 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_8_22189)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X94Y112" ),
    .INIT ( 64'hCCCCF0F0FF00AAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_71 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[13]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[12]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_71_22184)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_26834),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_27388),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_28396),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y48" ),
    .INIT ( 64'h060F0F0F0F060F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_28385),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y48" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[1]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y48" ),
    .INIT ( 64'h8400008421000021 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv31 (
    .ADR2(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y48" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3[0]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_fifo[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y50" ),
    .INIT ( 64'h3FFF3FFF3FFF3FFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00011 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y50" ),
    .INIT ( 64'h33FFFF33CCFFFFCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00004_SW0 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N383)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y50" ),
    .INIT ( 64'h0000900900009009 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00004 (
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N383),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[59]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[58]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[58]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[57]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[57]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[56]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[56]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[7]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[6]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[5]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y57" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[4]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_cfg_dcommand_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y59" ),
    .INIT ( 64'h0000000002000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not00011 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y64" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000169 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[12]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[31]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[30]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000169_28337)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y65" ),
    .INIT ( 64'hFFFFFCFCFFFFFCFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000253_SW0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[18]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[17]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N785)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y65" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000253 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[27]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[26]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[25]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[23]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[22]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N785),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000253_29662)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y80" ),
    .INIT ( 64'hCFFCFCCF8FF8F88F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000149 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cpls_buffered_cy[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000131_29269),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000047_29705),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000076_30746),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000149_29702)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y80" ),
    .INIT ( 64'h7010000077110000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000076 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000061_29703),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N529),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_credits[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_space_remaining_int[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000076_30746)
  );
  X_SFF #(
    .LOC ( "SLICE_X95Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_upd (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_upd_28993),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y106" ),
    .INIT ( 64'hF0CCAAFFF0CCAA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_7 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_7_26858)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X95Y106" ),
    .INIT ( 64'hCCAAFFF0CCAA00F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_6 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_data[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal_tag1_Mmux_Q_6_26859)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y112" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y112" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X95Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_43 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[43]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[43]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_42 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[42]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[42]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_41 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[41]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[41]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_40 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[40]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[40]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or00001),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_26855),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y49" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or000011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_26853),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or00001)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[63]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[62]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[61]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[60]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[39]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[39]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[38]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[38]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[37]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[37]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[36]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[36]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0008),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_27558),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y55" ),
    .INIT ( 64'h0000000003000300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out41 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0008)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[11]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[10]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[9]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[8]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[3]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[2]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[1]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[0]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y63" ),
    .INIT ( 64'h8080808000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000311_SW0 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000169_28337),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000133_28330),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000076_28431),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000040_28421),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N824)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_26497),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y63" ),
    .INIT ( 64'hFF00FF00FD00F500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000311 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000306_28336),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N824),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000253_29662),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[16]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[16]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[15]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[14]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[13]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[27]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[26]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[25]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y85" ),
    .INIT ( 64'hCFCF4DCF0CCF0C4D ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt00002181_SW0 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N771)
  );
  X_SFF #(
    .LOC ( "SLICE_X96Y85" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_26832),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y85" ),
    .INIT ( 64'hBABABAFBFBFBBAFB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt00002181 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000294_28452),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N772),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[11]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N771),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y105" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_12__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_12__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_f7_22600),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X96Y107" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_8_22598),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_71_22599),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_f7_22600),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X96Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y107" ),
    .INIT ( 64'hAAAAF0F0CCCCFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_8 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_8_22598)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X96Y107" ),
    .INIT ( 64'hFF00CCCCAAAAF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_71 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_71_22599)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y110" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y110" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y110" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X96Y110" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_28396),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_28395),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[2]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[1]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3[0]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_ch_tc[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_27 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[27]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[27]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_26 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[26]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[26]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_25 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[25]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[25]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[24]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y55" ),
    .INIT ( 64'hFFFFFFBAFFFFFFAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_27558),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_27557),
    .ADR5(ep_cfg_dcommand_3_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_26219),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data[48]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_26237),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_28441),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d_26665),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .O(ep_cfg_command_8_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .O(ep_cfg_command_6_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_cfg_command_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y64" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000040 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[28]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[29]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000040_28421)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y64" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000076 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[21]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[20]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000076_28431)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[28]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[24]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[24]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_23 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[23]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[23]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_22 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[22]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[22]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[21]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[21]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[31]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[30]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[29]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_BUF   ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__DMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_11__0)
  );
  X_BUF   ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_10__0)
  );
  X_BUF   ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__BMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_9__0)
  );
  X_BUF   ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl_0__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered_8__0)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 64'hA5A5A5A5A5A5A5A5 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_11_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[11])
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_1__rt_22738),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X97Y83" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_cy_7__29900),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_xor_11__DI_3__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[8]}),
    .O({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_near_end_cd_credits_buffered[8]}),
    .S({ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[11], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[10], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[9], 
ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[8]})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 64'hAAAA5555AAAA5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_10_ (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[10]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[10]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[10])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 32'hF0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_1__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_1__rt_22738)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_2__rt_22741),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 64'hC3C3C3C3C3C3C3C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_9_ (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[9]),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[9])
  );
  X_LUT5 #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 32'hFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_2__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .ADR3(VCC),
    .ADR2(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_2__rt_22741)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y83" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut_8_ (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_user_cd_data_credits_in[8]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_near_end_cd_credits_buffered_lut[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cplh_cl_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y84" ),
    .INIT ( 64'hFFFF0F0F5F5F0505 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000294_SW0 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N781)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y84" ),
    .INIT ( 64'h3000F3003030F3F3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000294 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[8]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N781),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt0000294_28452)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y85" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_26832),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cd_credit_limited_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_27275),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_d_28388),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y85" ),
    .INIT ( 64'h0CCF0CCF0C0C0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cd_credit_limited_cmp_lt00002181_SW1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[10]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cplh_cl[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N772)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X97Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y96" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credit_limited_inv1_INV_0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_26831),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_pd_credit_limited_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y104" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_3__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_5_f7_pack_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_5_f7_30752)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X97Y105" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_5_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_7_22844),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_22838),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_5_f7_pack_1),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X97Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y105" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y105" ),
    .INIT ( 64'hF0FFF000F0FFF000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_A31 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_5_f7_30752),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[2])
  );
  X_FF #(
    .LOC ( "SLICE_X97Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y105" ),
    .INIT ( 64'hAAAAFF00CCCCF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_7 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_7_22844)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y105" ),
    .INIT ( 64'hCCCCF0F0AAAAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_Mmux_Q_6_22838)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal2_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y109" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y109" ),
    .INIT ( 64'hF3F3C0C0F3F3C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_A31 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_5_f7_0),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[6])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_3__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_5_f7_22862),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_5_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X97Y110" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_5_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_7_22866),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_22867),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_5_f7_22862),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X97Y110" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y110" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X97Y110" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y110" ),
    .INIT ( 64'hCCCCAAAAFF00F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_7 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_7_22866)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X97Y110" ),
    .INIT ( 64'hCCCCF0F0AAAAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal6_Mmux_Q_6_22867)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y35" ),
    .INIT ( 64'hF0F00000F0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y40" ),
    .INIT ( 64'h3333333333333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_dsc_n1_INV_0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_29242),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_src_dsc_n)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y41" ),
    .INIT ( 64'h5575557555757575 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_rst_n_inv2611 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_28403),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_rst_n_inv261)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y43" ),
    .INIT ( 64'h1100110011001000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000310 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_51 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[51]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[51]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_50 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[50]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[50]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_49 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[49]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[49]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y45" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_48 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[48]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[48]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedfatal (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_28053),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[35]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[35]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y51" ),
    .INIT ( 64'h00FFFFFF00FFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR4(ep_cfg_command_6_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y70" ),
    .INIT ( 64'h0000111100001111 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not00011 (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR0(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y70" ),
    .INIT ( 64'hFFFBFFFBFFFBFFFB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or00001 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y94" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y94" ),
    .INIT ( 64'hFFFFFFFFAA00AA00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_0_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y94" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y94" ),
    .INIT ( 64'hFFCCFFCCFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_4_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y94" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y94" ),
    .INIT ( 64'hFCFCFCFCF0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_5_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y95" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y95" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y95" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y96" ),
    .INIT ( 64'h8EAF8EAF0A8E8EAF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt00002181_SW0 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N768)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y96" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_26831),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y96" ),
    .INIT ( 64'hFF57FF01FFDFFF45 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt00002181 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000294_28457),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N769),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N768),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X98Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_upd (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_and0000),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_upd_30757),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X98Y99" ),
    .INIT ( 64'h00000000FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_upd_28503),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_upd_28715),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_upd_30757),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y109" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y109" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y109" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y109" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X98Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y35" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y35" ),
    .INIT ( 64'h00000000FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y39" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y39" ),
    .INIT ( 64'h0055005500550055 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_and00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_count[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_oq_fifo_afull_26715),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y40" ),
    .INIT ( 64'hFBFBFFFFFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_cont_req_n1 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y40" ),
    .INIT ( 64'hFFFFFFFFFFFFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or000111 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y41" ),
    .INIT ( 64'h0050005000505050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not000121 (
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_28403),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y41" ),
    .INIT ( 64'hCCCCDCDCCCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011 (
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y42" ),
    .INIT ( 64'h0100550000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl11 (
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_28403),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y43" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y43" ),
    .INIT ( 64'hFFFFFFFFFAFFFAFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N311),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y43" ),
    .INIT ( 64'hFFFFFFFF33333737 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux0000111 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N311)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_47 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[47]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[47]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_46 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[46]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[46]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_45 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[45]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[45]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y46" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_44 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[44]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[44]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y47" ),
    .INIT ( 64'h8800008844000044 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000076 (
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000052_28135),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000076_30759)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y47" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y47" ),
    .INIT ( 64'hFFDDFDDDFF55F555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000098 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N311),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000076_30759),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_system_error),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y50" ),
    .INIT ( 64'h9009900990099009 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000052 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux000052_28135)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_59 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[59]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[59]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_58 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[58]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[58]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y52" ),
    .INIT ( 64'hF5F5FFFFFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_SW0_SW0 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_data[59]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_tx_data[57]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_28152),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N500)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_57 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[57]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[57]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_56 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[56]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[56]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y55" ),
    .INIT ( 64'h55FF55FF55FF55FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_inc_dec_b_not00011 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_27558),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_20 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[20]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[20]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[19]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[19]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[18]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[18]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rdata[17]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1[17]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y70" ),
    .INIT ( 64'hFAC8FAC8FAC8F0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000214 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000197_29276),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000149_29702),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_27149),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000024_30760),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y70" ),
    .INIT ( 64'hCEECECCECEECCEEC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000024 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpls_buffered_2_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpls_buffered_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tlp_halt_or000024_30760)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y83" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y84" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_cpld_cl_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_cpld_cl[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y89" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_pd_credits_consumed[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y91" ),
    .INIT ( 64'hFFCCCCCCFFCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_11_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[11])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y91" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y91" ),
    .INIT ( 64'hFFFFFFFFC0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_9_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y91" ),
    .INIT ( 64'hFFCCFFCCFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_8_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y92" ),
    .INIT ( 64'hFAFAAAAAFAFAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_7_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y92" ),
    .INIT ( 64'hFAFAAAAAFAFAAAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_10_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[10])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y93" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y93" ),
    .INIT ( 64'hFFAAFF00FFAAFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_2_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y93" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y93" ),
    .INIT ( 64'hFAFAF0F0FAFAF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_1_1 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y93" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y93" ),
    .INIT ( 64'hFFFFF0F0FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y94" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y94" ),
    .INIT ( 64'hFAF0FAF0FAF0FAF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000_6_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000071_27367),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_mux0000[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y95" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y95" ),
    .INIT ( 64'hF0F000F0FFFFF0FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000294_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N779)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y95" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y95" ),
    .INIT ( 64'h0000CC0CCC0CFF0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000294 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N779),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt0000294_28457)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y95" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y95" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y96" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y96" ),
    .INIT ( 64'h0F00FFFF00000F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_pd_credit_limited_cmp_lt00002181_SW1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_pd_cl[9]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_trn_pfc_ph_cl[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N769)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_upd (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_upd_28503),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_upd (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_ph_cl_upd_28715),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_enable_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 64'hFF00FF00FF00CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_cal_addr_xor_3_11 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_enable_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 64'hFF00FF00CC33CC33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_cal_addr_xor_2_11 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_enable_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 64'hAA55AA55AA55AA55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_cal_addr_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_enable_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y106" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Mcount_cal_addr_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_Result[0])
  );
  X_FF #(
    .LOC ( "SLICE_X99Y108" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_0__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_0__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_5_f7_pack_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_5_f7_30765)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X99Y109" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_5_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_7_23349),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_23347),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_5_f7_pack_1),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X99Y109" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y109" ),
    .INIT ( 64'hF3F3C0C0F3F3C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_A31 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_5_f7_30765),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[4])
  );
  X_FF #(
    .LOC ( "SLICE_X99Y109" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X99Y109" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y109" ),
    .INIT ( 64'hFEAEF4A45E0E5404 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_7 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_7_23349)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y109" ),
    .INIT ( 64'hEFEAE5E04F4A4540 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_23347)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y111" ),
    .INIT ( 64'h3333FFFF3333FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_or00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X99Y111" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X99Y111" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_11__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_11__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_f7_23383),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X99Y112" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_8_23399),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_71_23400),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_6_f7_23383),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X99Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X99Y112" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y112" ),
    .INIT ( 64'hCCAACCAAF0FFF000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_8 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[9]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[10]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[8]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_8_23399)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X99Y112" ),
    .INIT ( 64'hCCAAF0FFCCAAF000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_71 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[14]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[12]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal4_Mmux_Q_71_23400)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y40" ),
    .INIT ( 64'hFFAAFFAAFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_SW0 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_28144),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N475)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y40" ),
    .INIT ( 64'h0333AAFFFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N476),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N475),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_dst_req_n)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y43" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedtargetabort (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_29450),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_55 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[55]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[55]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_54 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[54]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[54]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_53 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[53]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[53]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_52 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[52]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[52]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y49" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or0000),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y49" ),
    .INIT ( 64'hA0A0A0A0A0A0A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_26221),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_26222),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_39 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[39]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[39]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_38 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[38]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[38]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_37 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[37]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[37]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_36 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[36]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[36]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[32]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[32]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[33]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[33]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1[34]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[34]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y52" ),
    .INIT ( 64'hCC3333CCCC3333CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_cpl_in_count_add0000_Madd_xor_0_11 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_27847),
    .ADR3(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y52" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_tx_dst_rdy_n),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n_int),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_data[61]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_tx_data[60]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_data[58]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N500),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_27847)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y59" ),
    .INIT ( 64'h3C0FF0C33C0FF0C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_0_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub00006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub__AUX_100_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y59" ),
    .INIT ( 64'hFFFEB333FFFEB333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub__AUX_100_cy_2_11 (
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub__AUX_100_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 64'h95956A6AAA95556A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_3_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_27770),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_27771),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_27772),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 64'hC0C0C0C0FFFFC0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_27772),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_27770),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_27771),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 64'hA9A6A9A6A9A6A9A6 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_2_1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_27772),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y60" ),
    .INIT ( 64'h0000000000000100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_or00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_27801),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y61" ),
    .INIT ( 64'hFEFEFEFEFEFEFEFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_or000011 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_or00001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y63" ),
    .INIT ( 64'hFCFCFCFCFCFCFEFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv1 (
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_26717),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .ADR2(ep_BU2_U0_pcie_ep0_GTPRESET),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 64'h33CCFF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_3_11 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_Result[3])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 64'h7788778877887788 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_2_11 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_Result[2])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_Result[1])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y64" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_Result[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 64'hFF0037C8FF007F80 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_cpl_in_count_add0000_Madd_xor_4_11 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_27847),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N506),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 64'h37C8FF007F80FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_cpl_in_count_add0000_Madd_xor_3_11 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_27847),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 64'h55AA77887788FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_cpl_in_count_add0000_Madd_xor_2_11 (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_27847),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y67" ),
    .INIT ( 64'h556666AA556666AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_cpl_in_count_add0000_Madd_xor_1_11 (
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_and0000_27847),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count_add0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y70" ),
    .INIT ( 64'h3C0FF03CC3F00FC3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cpls_buffered_xor_4_11 (
    .ADR0(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cpls_buffered_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpls_buffered_4_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y70" ),
    .INIT ( 64'hF3FF303373F71031 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cpls_buffered_cy_2_11 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cpls_buffered_cy[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y70" ),
    .INIT ( 64'h4BB4D22D0FF0C33C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Msub_cpls_buffered_xor_2_11 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpls_buffered_2_)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_27261),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_27261),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_27261),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_27261),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_27261),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y80" ),
    .INIT ( 64'h0001000100000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_cmp_eq00001 (
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_27270),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_d_28345),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_27262),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y90" ),
    .INIT ( 64'h0000000000200020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_cmp_eq00001 (
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_27295),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_d_28714),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y92" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_27292),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_d_27365),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 64'hCCCCCACACCCCCCAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000_5_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[11]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_27997),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 64'hCDCDCCDDC8C8CC88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000_4_1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_27997),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 64'hFFFEFDFC0004080C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000_3_1 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[11]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_27997),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y98" ),
    .INIT ( 64'hFF00FF00FE02AEA2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000_2_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[11]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_27997),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[2])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_15__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_15__AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_23692),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X100Y99" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_8_23696),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_71_23715),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_23692),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y99" ),
    .INIT ( 64'hAAFFAA00CCF0CCF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_8 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[10]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[9]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_8_23696)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y99" ),
    .INIT ( 64'hF0AAF0AACCFFCC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_71 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[14]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[13]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_71_23715)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y100" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y100" ),
    .INIT ( 64'hDDDDDDDD88888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_A31 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[7])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y101" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y101" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X100Y102" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_27997),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y105" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y105" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y106" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X100Y106" ),
    .INIT ( 64'hFFFF5555AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_A31 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_5_f7_0),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[3])
  );
  X_FF #(
    .LOC ( "SLICE_X100Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_15 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[15]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_14 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[13]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[14]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_13 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[13]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X100Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedparityerror (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_28395),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y44" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedmasterabort (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_28311),
    .O(ep_BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y48" ),
    .INIT ( 64'h3333333333333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_sof_n1_INV_0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_28152),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_sof_n)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_35 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[35]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[35]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_34 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[34]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[34]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_33 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[33]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[33]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y51" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_32 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[32]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[32]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_27770),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y59" ),
    .INIT ( 64'hFF00003300000033 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux00001 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub00006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub__AUX_100_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_27771),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y59" ),
    .INIT ( 64'h0FC00F000F000C00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub0000_cy_2_11 (
    .ADR0(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub0000_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 64'hC0FFC0FFC0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_1_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_27772),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_27770),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_27771),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1])
  );
  X_FF #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 64'hFFFF0000FCF3030C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_1_1 (
    .ADR0(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_27559),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub00006),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 64'hFF444444FF444444 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_3_1 (
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_27772),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_27770),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_27771),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_99_addsub00006)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y60" ),
    .INIT ( 64'hFF0C0C0CFF0C0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_2_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_27772),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_27770),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_27771),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_31 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[31]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[31]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_30 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[30]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[30]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_29 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[29]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[29]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_28 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[28]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[28]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y62" ),
    .INIT ( 64'h3333333333333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not00001_INV_0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_clock_lock),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y63" ),
    .INIT ( 64'h000000A8000000AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMMGMTRSTN1 (
    .ADR4(ep_BU2_U0_pcie_ep0_GTPRESET),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_clock_lock),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_26717),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y63" ),
    .INIT ( 64'h000000FF00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_26717),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y63" ),
    .INIT ( 64'hFFFFFBFFFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_or00001 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_chan_bond_done),
    .ADR3(ep_BU2_U0_pcie_ep0_PLLLKDET_OUT[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .ADR1(ep_BU2_U0_pcie_ep0_clock_lock),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000),
    .ADR0(ep_BU2_U0_pcie_ep0_GTPRESET),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y64" ),
    .INIT ( 64'hFFFFFFFFFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_GTPRESET),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y67" ),
    .INIT ( 64'h33FF33FF33FF33FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_Madd_cpl_in_count_add0000_Madd_cy_2_11_SW0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_cpl_in_count[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N506)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_26717),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y67" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux00001_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0001_inv),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_27162),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_27162),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_27162),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_27162),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_rx_ch_credits_received[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_ch_27261),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_ch_credits_consumed[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y85" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_27275),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y85" ),
    .INIT ( 64'h0000000000220000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_cmp_eq00001 (
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ch_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_27270),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y87" ),
    .INIT ( 64'h0022000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_cmp_eq00001 (
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_cd_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y90" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_27262),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_pd_d_28153),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_27295),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y91" ),
    .INIT ( 64'h0000000000001100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_cmp_eq00001 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_ph_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y91" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_27292),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y91" ),
    .INIT ( 64'h0000000008000800 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_cmp_eq00001 (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txlim_pd_cmp_eq0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y93" ),
    .INIT ( 64'h0000000000000001 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_trn_pfc_pd_cl_cmp_eq000035_27366)
  );
  X_SFF #(
    .LOC ( "SLICE_X101Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_stats_credit_sel[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y98" ),
    .INIT ( 64'hFF01FF51FE00AE00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000_6_1 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[11]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_initial_header_read_27997),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X101Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_12 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[12]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_5__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_5__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_23980),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X101Y100" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_7_23975),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_23977),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_23980),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X101Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y100" ),
    .INIT ( 64'hFEBA7632DC985410 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_7 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_7_23975)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y100" ),
    .INIT ( 64'hF7B3E6A2D591C480 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_23977)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_3__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_3__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_5_f7_pack_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_5_f7_30779)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X101Y105" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_5_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_7_24019),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_24020),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_5_f7_pack_1),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X101Y105" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y105" ),
    .INIT ( 64'hBB88F3F3BB88C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_7 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_7_24019)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y105" ),
    .INIT ( 64'hBBBBFC308888FC30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_24020)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y105" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y105" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y105" ),
    .INIT ( 64'hEEEEEEEE22222222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_A31 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_5_f7_30779),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_seq_out[5])
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_4__ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_4__CMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_5_f7_24044),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_5_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X101Y106" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_5_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_7_24046),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_24047),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_5_f7_24044),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_FF #(
    .LOC ( "SLICE_X101Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y106" ),
    .INIT ( 64'hF3F3EE22C0C0EE22 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_7 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_7_24046)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X101Y106" ),
    .INIT ( 64'hEE22F3F3EE22C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_24047)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y106" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y107" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y107" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y108" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y109" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y109" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X101Y109" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y38" ),
    .INIT ( 64'hFFFFFCFEFFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N449),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001_28289),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001_30781)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y38" ),
    .INIT ( 64'h7777777777777F77 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N451),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001_28289)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001_30781),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y40" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y40" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y40" ),
    .INIT ( 64'hFF00FF0FFF00FF0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N449)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y41" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_eof_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_27151),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_eof_n)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y56" ),
    .INIT ( 64'h0C0C0C0C0C0C0C0C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_pipe_reset_reg[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y56" ),
    .INIT ( 64'h0FFF0FFF0FFF0FFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_inc_dec_b_not00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_26385),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_mux0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_27557),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y59" ),
    .INIT ( 64'h0030003000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out31 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_tc_status[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_27842),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y63" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_26250),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n_28064),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y64" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned_0_xor0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y64" ),
    .INIT ( 64'h3C3C3C3C3C3C3C3C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_Mxor_pipe_lane_present_aligned_0_xor0000_Result1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rxchanisaligned[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned_0_xor0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_In),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y65" ),
    .INIT ( 64'h5544554455445544 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_In1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_26189),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_In)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y66" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(trn_lnk_up_n_c),
    .O(ep_BU2_U0_pcie_ep0_trn_lnk_up_n_reg_27843),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y66" ),
    .INIT ( 64'h00000000FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_27842),
    .O(trn_lnk_up_n_c)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y66" ),
    .INIT ( 64'hFFFF0000FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and00003_SW1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_dllp_ack_l0_r_27840),
    .ADR4(trn_lnk_up_n_c),
    .O(ep_BU2_N2)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_28042),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y69" ),
    .INIT ( 64'hFFFF5555FFFF5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_26489),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_28325),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y70" ),
    .INIT ( 64'hFF000000FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_28760),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_26649),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wren),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y71" ),
    .INIT ( 64'h4040000040400000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwrw_rom (
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y71" ),
    .INIT ( 64'hFF11FF00FF11FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not00021 (
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw),
    .ADR1(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y72" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_27871),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y72" ),
    .INIT ( 64'h00000000CCCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_26663),
    .ADR5(ep_BU2_U0_pcie_ep0_mgmt_pso[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y82" ),
    .INIT ( 64'hFF55FF55FF55FF55 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_l0_stats_cfg_transmitted_cnt_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y87" ),
    .INIT ( 64'h0F0FFFFF0F0FFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_diff_not0001_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X102Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_27260),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y97" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y97" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y97" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X102Y97" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_24210),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X102Y107" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_8_24211),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_71_24212),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_6_f7_24210),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y107" ),
    .INIT ( 64'hBF8FB383BC8CB080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_8 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[9]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[8]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_8_24211)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X102Y107" ),
    .INIT ( 64'hFBCB3B0BF8C83808 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_71 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[14]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[13]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal5_Mmux_Q_71_24212)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001_28289),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_rt_24234),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y38" ),
    .INIT ( 64'hFFFF0000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000_rt_24234)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001_28289),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y40" ),
    .INIT ( 64'hFFFFFFFF22222222 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_SW1 (
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N476)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_63 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[63]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[63]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_62 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[62]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[62]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_61 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[61]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[61]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_60 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2[60]),
    .O(ep_BU2_U0_pcie_ep0_llk_tx_data[60]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0009),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_26385),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y56" ),
    .INIT ( 64'h0022002200000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Out51 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd4_26226),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd2_26227),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd1_26228),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_FFd3_26225),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0009)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y58" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m1_delayed_elec_idle_reset (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m1_delayed_elec_idle_reset_28615),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_pipe_reset_reg[0])
  );
  X_FF #(
    .LOC ( "SLICE_X103Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m2_delayed_elec_idle_reset (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m1_delayed_elec_idle_reset_28615),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_28614),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_pipe_reset_reg[0])
  );
  X_FF #(
    .LOC ( "SLICE_X103Y63" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_28065),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y63" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_26250),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n_28064),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y64" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_chan_bond_done1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rxchanisaligned[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_chan_bond_done)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y65" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_30785),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2_30786),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y65" ),
    .INIT ( 64'hCCCCFFFCCCCCFCFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In8 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rxchanisaligned[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_lane_present_aligned[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_26189),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In8_29295)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y65" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_26250),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y65" ),
    .INIT ( 64'hBBBBBBBBBBBBBBBB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not00011 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2_30786),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_30785),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y65" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_l0_dl_up_down[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_30785),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y69" ),
    .INIT ( 64'h33333333FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_27842),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected (
    .CE(ep_BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_28048),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_26649),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y70" ),
    .INIT ( 64'h0303030303030303 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y70" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0001_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y70" ),
    .INIT ( 64'hFFFFFFFF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_27871),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y71" ),
    .INIT ( 64'h3333FFFF3333FF33 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_or00001 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329),
    .ADR3(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y72" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_pso[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_26663),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_27162),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y80" ),
    .INIT ( 64'h0500000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_cmp_eq00001 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_rxrcd_ch_cmp_eq0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X103Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_cmp_eq0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_27260),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y88" ),
    .INIT ( 64'h00000000000A0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_cmp_eq00001 (
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_sel_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_cmp_eq0000)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y97" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y97" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y97" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y97" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X103Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal6_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_BUF 
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_AMUX_Delay (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_24366),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_0)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X103Y108" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_8_24367),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_71_24368),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_6_f7_24366),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y108" ),
    .INIT ( 64'hFDF8ADA85D580D08 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_8 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[10]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[9]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_8_24367)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X103Y108" ),
    .INIT ( 64'hEFEA4F4AE5E04540 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_71 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[14]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[13]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[12]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_data[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal3_Mmux_Q_71_24368)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y37" ),
    .INIT ( 64'hCCCDCCCDCCCDCCCD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001_SW0 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_28276),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_28277),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_28278),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N451)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y40" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_28407),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y40" ),
    .INIT ( 64'h330033FF000000FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux00001 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_28408),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N12),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y40" ),
    .INIT ( 64'hFEFE0000FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or00001 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y40" ),
    .INIT ( 64'hFDFDFDFDFDFDFDDD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_28408),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y41" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y41" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y42" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y42" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[63]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[63]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_phase_align_r (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_phase_align_c),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_phase_align_r_28017),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tx_sync_reset),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y52" ),
    .INIT ( 64'hFFFF330033003300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_phase_align_c1 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[12]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_phase_align_r_28017),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[9]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_29031),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_phase_align_c)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[9]),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_29031),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_begin_r_29210),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tx_sync_reset),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y55" ),
    .INIT ( 64'hF0FF00FFF0F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub00006)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y55" ),
    .INIT ( 64'h4C4C404080808C8C ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_0_1 (
    .ADR3(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub00006),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_100_cy[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_or00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_27578),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y56" ),
    .INIT ( 64'hFFEEFFEEFFEEFFEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_or000011 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_or00001)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_delayed_elec_idle_reset (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_28614),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_delayed_elec_idle_reset_29520),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_pipe_reset_reg[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_or00001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_27788),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[1]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y61" ),
    .INIT ( 64'hFFFFFCFCFFFFFCFC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_or000011 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_or00001)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_valid (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_valid_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_valid[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_k (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_k_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y63" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y64" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__reset_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_pipe_reset_reg[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_data_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_data_reg[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y66" ),
    .INIT ( 64'h0000000000008000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[6]),
    .ADR5(ep_BU2_N01),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k[0]),
    .ADR4(ep_BU2_N2),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_negotiated_link_width_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y66" ),
    .INIT ( 64'hF000FFFF00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_valid[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_valid_out_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y67" ),
    .INIT ( 64'h0000000000008000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In126 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_26189),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In126_28258)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y67" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In54 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In54_30794)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y67" ),
    .INIT ( 64'h0001000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In87 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In54_30794),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_26189),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In87_28383)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_1_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[1]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y67" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_1_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_1_)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y68" ),
    .INIT ( 64'h00000F00FFFFFF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In24 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_26189),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In24_28382)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y69" ),
    .INIT ( 64'hF0F0F0F0FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR2(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y69" ),
    .INIT ( 64'hCC00C000CC00C000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_26663),
    .ADR1(ep_BU2_U0_pcie_ep0_fe_l0_stats_cfg_received),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d_26665),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_26487),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y70" ),
    .INIT ( 64'hFFFFFFFF01000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not00011 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y70" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_d_user_reset_n_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 64'h33CCFF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_3_11 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[3])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 64'h3FC03FC03FC03FC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_2_11 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X104Y71" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[0])
  );
  X_FF #(
    .LOC ( "SLICE_X104Y75" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_detect_rx_loopback (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X104Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X104Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y37" ),
    .INIT ( 64'h3333000033310000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_28277),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y37" ),
    .INIT ( 64'h55FF55FF44CC44CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer1 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_src_last_req_n),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_28278),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_28276),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001),
    .CLK(trn_clk_c),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_28408),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y39" ),
    .INIT ( 64'hFF00FF00FF00F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and00011 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y40" ),
    .INIT ( 64'hFE54FE54AE04AE04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000_1_1_SW0 (
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_29540),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_29539),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_29541),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N375)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y40" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y40" ),
    .INIT ( 64'hA50FC30F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000_0_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_28407),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_29539),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N375),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y40" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y40" ),
    .INIT ( 64'hF00FF00FFF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000_1_2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N12),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y40" ),
    .INIT ( 64'h737FFFFF737FFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000_1_1 (
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_28407),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N4),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_29539),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N375),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N12)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y41" ),
    .INIT ( 64'hF0F0F0C0F0F0F0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_0_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y41" ),
    .INIT ( 64'hFFFAFFFA00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_1_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_28175),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_28176),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_fifo[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_ready_r (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_ready_c1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_ready_r_28012),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_ready_r_28012),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tx_sync_reset),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y52" ),
    .INIT ( 64'h8888888888888888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_ready_c11 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_phase_align_r_28017),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_next_ready_c1)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_begin_r (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_begin_r_29210),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_RESET_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y55" ),
    .INIT ( 64'hC0FFC0FFC0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y55" ),
    .INIT ( 64'hFF88FFFFFF00EEFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_100_cy_2_11 (
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_100_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X105Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y55" ),
    .INIT ( 64'hAA00050000000500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux00001 (
    .ADR1(VCC),
    .ADR3(ep_cfg_dcommand_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub00006),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub__AUX_100_cy[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y55" ),
    .INIT ( 64'h3830383030203020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub0000_cy_2_11 (
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_99_addsub0000_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 64'h88880000A8A8A0A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_0_1 (
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR0(ep_cfg_dcommand_0_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 64'h80808080AAAA8080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_1_1 (
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR0(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 64'h0000000000000100 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and00001 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y56" ),
    .INIT ( 64'hF555F00000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_3_1 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR5(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X105Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset_29573),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_pipe_reset_reg[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y60" ),
    .INIT ( 64'h0A0A0A0A0A0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset_and00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_delayed_elec_idle_reset_29520),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_28614),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset_and0000)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y64" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_elec_idle_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_elec_idle[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y65" ),
    .INIT ( 64'hBBFFFFFFFFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In791_SW0 (
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[3]),
    .O(ep_BU2_N4)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In79),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In8_29295),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y65" ),
    .INIT ( 64'hC0C040C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In791 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR4(ep_BU2_N4),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_In79)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y66" ),
    .INIT ( 64'hFFFFFFFFFFFFEFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and00003_SW0 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[5]),
    .O(ep_BU2_N01)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_dllp_ack_l0_r (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_dllp_ack_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_dllp_ack_l0_r_27840),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y66" ),
    .INIT ( 64'h0000400000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and00003 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_negotiated_link_width_d[3]),
    .ADR0(trn_lnk_up_n_c),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[6]),
    .ADR4(ep_BU2_N01),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_dllp_ack_l0)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y74" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In1711_SW0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[2]),
    .O(ep_BU2_N6)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y74" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In171),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_26189),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In24_28382),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y74" ),
    .INIT ( 64'h8000808880008000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In1711 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In126_28258),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In87_28383),
    .ADR4(ep_BU2_N7),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[7]),
    .ADR2(ep_BU2_N6),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In171)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y74" ),
    .INIT ( 64'hFFFFF7F7FF7FFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd2_In1711_SW1 (
    .ADR4(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_fe_l0_ltssm_state[0]),
    .O(ep_BU2_N7)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error[1]),
    .O(ep_BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_GTPRESET),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y71" ),
    .INIT ( 64'hFFFF0000FFFF5555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or00001 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_mgmt_rden),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_26329),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y71" ),
    .INIT ( 64'h7F80FF007F80FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_4_11 (
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result[4])
  );
  X_FF #(
    .LOC ( "SLICE_X105Y72" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_bwren_0 (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv),
    .O(ep_BU2_U0_pcie_ep0_mgmt_bwren[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y72" ),
    .INIT ( 64'h3333333333333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv1_INV_0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_negotiated_link_width_d_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_negotiated_link_width_d[3]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_11 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y86" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y87" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[11]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X105Y88" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_service_txcon_cd_d_28933),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_tx_cd_credits_consumed_int[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y100" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y100" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X105Y100" ),
    .INIT ( 64'hF0F0CCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and00011 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_6_f7_0),
    .ADR5(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_cal_addr[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_srl_gen_0__srl_cal7_Mmux_Q_5_f7_0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X105Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y29" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y29" ),
    .INIT ( 64'h5FFF5FFF5FFF5FFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt00001 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y29" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y29" ),
    .INIT ( 64'h33333333FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y29" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00031 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y30" ),
    .INIT ( 64'hFFFDFFDDFDFDDDDD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre21 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N42)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y30" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y30" ),
    .INIT ( 64'h0011005500100050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_2_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N42),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y30" ),
    .INIT ( 64'hFEFAEEAA00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1__SW0 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N107)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y30" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y30" ),
    .INIT ( 64'h3333333320332020 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0000),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0001),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N107),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y31" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y31" ),
    .INIT ( 64'hFFFF0000F0F0F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_26840),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y31" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y31" ),
    .INIT ( 64'hEE44EE44EE44EE44 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_1_1 (
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_26840),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y31" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y31" ),
    .INIT ( 64'hFFFF5555AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_0_1 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_26840),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y32" ),
    .INIT ( 64'hAAFFAAFFAABBAABB ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0__SW0 (
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N61)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y32" ),
    .INIT ( 64'hFFFFFFFFFFEEFFEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2__SW0 (
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N22)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y32" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y32" ),
    .INIT ( 64'h0000FFFF0000FFFE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N22),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y33" ),
    .INIT ( 64'hFFFFFFFFEEEEEEEE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or0000_SW0 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N18)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y33" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or00001_24994),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_28322),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y33" ),
    .INIT ( 64'hFFFFFFFFFFFFFFFA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or00001 (
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N18),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or00001_24994)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y34" ),
    .INIT ( 64'h0101010101010101 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt00001 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y34" ),
    .INIT ( 64'hFF000000FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y34" ),
    .INIT ( 64'hFFB8CCB833B800B8 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_3 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_3_26312)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y34" ),
    .INIT ( 64'h33003300FFFF3300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_7_or00001 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[7])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y37" ),
    .INIT ( 64'hC3C3C3C3C3C3C3C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and000021 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N25)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_28277),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y37" ),
    .INIT ( 64'h0082004100000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and00001 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N25),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y37" ),
    .INIT ( 64'h3300BBAA3300BBAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_1_or00001 (
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[1])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_28322),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_28278),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y37" ),
    .INIT ( 64'hFFFFFFFDFF5FFFFD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3_SW3 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N734)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X106Y38" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_4_25076),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3_25074),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_mux0000),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y38" ),
    .INIT ( 64'h0010001030103010 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_4 (
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N523),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N524),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_4_25076)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y38" ),
    .INIT ( 64'h350035F0350F35FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3 (
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N733),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_N734),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N731),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N732),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3_25074)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y38" ),
    .INIT ( 64'hFF77DD55BB339911 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_4_SW1 (
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N524)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y38" ),
    .INIT ( 64'hFFBBFFFFFF30FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3_SW1 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N732)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y39" ),
    .INIT ( 64'h00C0000050500000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00001 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[14]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y39" ),
    .INIT ( 64'h00005000C0005000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00061 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0006)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y39" ),
    .INIT ( 64'h2705000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00031 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[8]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0003)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y39" ),
    .INIT ( 64'hDADA8A8AD0D08080 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_preferred_avail_mux0000_2_f7_SW0 (
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0006),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0002),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0003),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N736)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X106Y40" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_4_25134),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_3_25136),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_71),
    .SEL(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y40" ),
    .INIT ( 64'h008050D000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00051 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[4]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0005)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y40" ),
    .INIT ( 64'hFFFFFFFFFFFFFCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not00011 (
    .ADR0(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_28407),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_28408),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y40" ),
    .INIT ( 64'hFAFA5050DD88DD88 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_4_25134)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y40" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_71),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_29539),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y40" ),
    .INIT ( 64'hBBFC88FCBB308830 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_3 (
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_71_3_25136)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X106Y41" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_4_25169),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_3_25138),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000[0]),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_rst_n_inv261),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y41" ),
    .INIT ( 64'h00500000C0500000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00021 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0002)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_rst_n_inv261),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_rst_n_inv261),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y41" ),
    .INIT ( 64'hDFDAD5D08F8A8580 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_4_25169)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y41" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_rst_n_inv261),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y41" ),
    .INIT ( 64'hFEAEF4A45E0E5404 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_3 (
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[12]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[10]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[8]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[14]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_3_25138)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X106Y42" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_2_f7_0 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_41_25193),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_31_25195),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000[1]),
    .SEL(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y42" ),
    .INIT ( 64'hFF33FFFF3333FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007_SW0 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N455)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y42" ),
    .INIT ( 64'hFCFAFC0A0CFA0C0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_41 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_41_25193)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y42" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int[1]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y42" ),
    .INIT ( 64'hAFAFCFC0A0A0CFC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_31 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[13]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[11]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[9]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[15]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_31_25195)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y44" ),
    .INIT ( 64'hFCAFFCA00CAF0CA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_3 (
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[6]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_3_29666)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y46" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_26265),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y46" ),
    .INIT ( 64'hFFFFFFFF0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_sof_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y47" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_62 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[62]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[62]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y47" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_26256),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y47" ),
    .INIT ( 64'hFFFFFFFF33333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_src_rdy_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[59]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[59]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_61 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[61]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[61]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y48" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_60 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[60]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[60]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y51" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_TXENPMAPHASEALIGN1_INV_0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_begin_r_29210),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXENPMAPHASEALIGN)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y52" ),
    .INIT ( 64'h0A0A0A0A0A0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and00011 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rxreset_29573),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y52" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_29031),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y52" ),
    .INIT ( 64'h0000FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb_0_not00001_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y52" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_30821),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_or0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y52" ),
    .INIT ( 64'h0000FF000000FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and00021 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_30821),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i__and0002)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y53" ),
    .INIT ( 64'hFF00FFFF0000FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_or00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_ready_r_28012),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_or0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y53" ),
    .INIT ( 64'hAFAFAFAFAFAFAFAF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_RESET_inv1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_RESETDONE[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_RESET_inv)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt_cmp_lt0000),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_1_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_sync_done_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y53" ),
    .INIT ( 64'h55AA55AA55AA55AA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Mcount_mgt_txreset_cnt_xor_1_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[1]),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_1_2)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt_cmp_lt0000),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_0_2),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_sync_done_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y53" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Mcount_mgt_txreset_cnt_xor_0_11_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[0]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result_0_2)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y54" ),
    .INIT ( 64'hFFFFFDFDFFFFFDFD ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_and0000_SW0 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_cpl_second_cycle_29558),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N413)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y54" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_and0000_25269),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_26175),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y54" ),
    .INIT ( 64'h0000000000008000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_and0000 (
    .ADR1(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N413),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_tx_chan_space[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_chan_space_cpl_empty_and0000_25269)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y55" ),
    .INIT ( 64'hDDCC5500DDCC5500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_1_1 (
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y55" ),
    .INIT ( 64'hA0A0A0A0A08282A0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_1_1 (
    .ADR0(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y55" ),
    .INIT ( 64'hF000F000FAAAFAAA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_2_1 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[2])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y56" ),
    .INIT ( 64'h8080AA808080AA80 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_2_1 (
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR0(ep_cfg_dcommand_0_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y59" ),
    .INIT ( 64'hFFFF000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMURSTN1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_28065),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y59" ),
    .INIT ( 64'h0505050505050505 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_1_1_SW0 (
    .ADR4(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR0(ep_cfg_dcommand_2_),
    .ADR2(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N789)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y60" ),
    .INIT ( 64'hAFAF0F0FAAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_3_1 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub00006)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y60" ),
    .INIT ( 64'h0F0CAA88F0C05544 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_0_1 (
    .ADR1(ep_cfg_command_8_),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub00006),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_100_cy[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419),
    .ADR3(ep_cfg_dcommand_2_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y60" ),
    .INIT ( 64'hC0000000C0000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub0000_cy_2_11 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub0000_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y60" ),
    .INIT ( 64'hA0800000A5840504 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux00001 (
    .ADR3(ep_cfg_command_8_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub00006),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_100_cy[2]),
    .ADR1(ep_cfg_dcommand_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_99_addsub0000_cy[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux0000)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[3]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 64'hC0EAC0EAC0EA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_0_1 (
    .ADR5(ep_cfg_dcommand_2_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR4(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 64'hCE0ACE0ACE0A0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_1_1 (
    .ADR5(ep_cfg_dcommand_2_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR4(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[1])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 64'hFA323232FA000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_2_1 (
    .ADR0(ep_cfg_dcommand_2_),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR2(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y61" ),
    .INIT ( 64'h3CCC2888C3CC8288 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(ep_cfg_dcommand_2_),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0]),
    .ADR4(ep_cfg_command_8_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[2])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y62" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_phy_status_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_phy_status_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_phy_status[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_power_down1_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_power_down_reg[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y62" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_power_down0_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_power_down_reg[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y64" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_elec_idle_reg[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_chanisaligned (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_chanisaligned_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rxchanisaligned[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_5_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_5_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 64'h0000333300003333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_5_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_5_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_4_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_4_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 64'h0000333300003333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_4_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_4_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_2_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_2_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 64'h000F000F000F000F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_2_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_0_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_0_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y66" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_0_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_6_1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y67" ),
    .INIT ( 64'h0C0CCCCC0C0CCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_6_12 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_6_1)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out_mux0000[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y68" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out_mux0000_0_2 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_k[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_k_out_mux0000[0])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_5_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[5]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y68" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_5_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_5_)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_4_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y68" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[4]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_4_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_19 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_19_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_19_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y69" ),
    .INIT ( 64'hAAAA0000AAAA0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_19_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_28048),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_19_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_21 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_21_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_21_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y71" ),
    .INIT ( 64'hC0C0C0C0C0C0C0C0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_21_1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR2(ep_BU2_U0_pcie_ep0_mgmt_pso[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_21_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_17 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_17_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_17_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y71" ),
    .INIT ( 64'hFF00FF0000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_17_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR5(ep_BU2_U0_pcie_ep0_mgmt_pso[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_17_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y71" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_18 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_18_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_18_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y71" ),
    .INIT ( 64'hFF000000FF000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_18_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR4(ep_BU2_U0_pcie_ep0_mgmt_pso[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_18_)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y72" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_24 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_24_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_24_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y72" ),
    .INIT ( 64'h000F000F000F000F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_24_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_24_)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y73" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_compliance (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_compliance_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[7]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 64'hCCCCEFFFCCCCECCE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_7_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[7])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[8]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[2]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 64'h0000112200301321 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_8_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[8])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[9]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[1]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 64'hFF00FF14FF0EFF19 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_9_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[9])
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[10]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[0]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X106Y76" ),
    .INIT ( 64'h00100018000D0007 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_10_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[10])
  );
  X_FF #(
    .LOC ( "SLICE_X106Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data6 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data_k (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_k_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data4 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[4]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_9 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_8 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X106Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_10 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[10]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y98" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y100" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y100" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y102" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y102" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y102" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X106Y102" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y29" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y29" ),
    .INIT ( 64'h00FF00FF00FF00FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt00001_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y29" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y29" ),
    .INIT ( 64'h005F005F005F005F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt00001 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y29" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y29" ),
    .INIT ( 64'h0000000033333333 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y30" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_26840),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y30" ),
    .INIT ( 64'hFFFFFFFFF8F88888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre11 (
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N42),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre1)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y30" ),
    .INIT ( 64'hCC00CC00CC00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00011 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y30" ),
    .INIT ( 64'hCD05CF0F00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0__SW0 (
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N397)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y30" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_1_25592),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high[0]),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0000),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y30" ),
    .INIT ( 64'h20202033A0A0A0FF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_1 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N397),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_1_25592)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y31" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y31" ),
    .INIT ( 64'h333333333333FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt00001 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y31" ),
    .INIT ( 64'h7777777777777777 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_21 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y32" ),
    .INIT ( 64'hFFFFFFFF00000505 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1__SW2 (
    .ADR3(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N817)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y32" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[1]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y32" ),
    .INIT ( 64'h000F000C000F000D ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1_ (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N817),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y32" ),
    .INIT ( 64'hF2F3F2F3F2F2F2F2 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0__SW1 (
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N62)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y32" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y32" ),
    .INIT ( 64'h0000FFFF0F010FEF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0_ (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N61),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N62),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre[0])
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_6 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[6]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y34" ),
    .INIT ( 64'h0CAE0CAE0CAE0CAE ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_6_or00001 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[6])
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y34" ),
    .INIT ( 64'h3F330F003F330F00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_5_or00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[5]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y34" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y34" ),
    .INIT ( 64'h7733550077335500 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_4_or00001 (
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[3]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y37" ),
    .INIT ( 64'h00FFCCFF0000CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_3_or00001 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[3])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y37" ),
    .INIT ( 64'hC3C3C3C3C3C3C3C3 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_2_f7_SW0 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N517)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y37" ),
    .INIT ( 64'hFCAF0CAFFCA00CA0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_4 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_4_30842)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y37" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_28276),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y37" ),
    .INIT ( 64'h8202800000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and00001 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N25),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_N517),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_3_26312),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_74_4_30842),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y38" ),
    .INIT ( 64'hFFDFFFCFDFDFDFCF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3_SW2 (
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N733)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[2]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y38" ),
    .INIT ( 64'h50505050DCDCDCDC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_2_or00001 (
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y38" ),
    .INIT ( 64'hFF88FFFFFF30FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3_SW0 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[7]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[4]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N731)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y38" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available[0]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y38" ),
    .INIT ( 64'h7F5F330077553300 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_0_or00011 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int[0])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y39" ),
    .INIT ( 64'hFF00AAAAF0F0FFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_preferred_avail_mux0000_2_f7_SW2 (
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0006),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0002),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0003),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N738)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y39" ),
    .INIT ( 64'hF0F0FF00AAAACCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_preferred_avail_mux0000_2_f7_SW1 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0004),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0005),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0000),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0001),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N737)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y39" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y39" ),
    .INIT ( 64'hAAFCAA30AAFCAA30 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_preferred_avail_mux0000_2_f7 (
    .ADR5(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007_28262),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N736),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N738),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_N737),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y39" ),
    .INIT ( 64'hE4AAE4AAE400E400 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_4_SW0 (
    .ADR4(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N523)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y40" ),
    .INIT ( 64'hFFFFFFFFFFCCCCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not00011 (
    .ADR0(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_28407),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y40" ),
    .INIT ( 64'hFFFFFFFEFFF0FFF0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not00011 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_28408),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0001),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not0001)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y40" ),
    .INIT ( 64'hFCFCF0F0FCFCF0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000_SW0 (
    .ADR0(VCC),
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_28407),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_28279),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_28408),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N16)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y40" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000_25763),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y40" ),
    .INIT ( 64'h0000111100001113 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_28280),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N16),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_28173),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_28250),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_28124),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000_25763)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y41" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_4 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[4]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y41" ),
    .INIT ( 64'h4000000040F00000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00041 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0004)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y41" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_llk_rx_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y41" ),
    .INIT ( 64'h10100000D0100000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00011 (
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[6]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0001)
  );
  X_MUX2 #(
    .LOC ( "SLICE_X107Y42" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_2_f7 (
    .IA(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_4_25787),
    .IB(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_3_25789),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_72),
    .SEL(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y42" ),
    .INIT ( 64'hF3C0BBBBF3C08888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_4 (
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[2]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_4_25787)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y42" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst__COND_72),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_29540),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y42" ),
    .INIT ( 64'hF0AAFFCCF0AA00CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_3 (
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[6]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[5]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[4]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_72_3_25789)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y42" ),
    .INIT ( 64'hDFFFDFFFDFFFDFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007_SW1 (
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_28260),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_26281),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_N456)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y42" ),
    .INIT ( 64'h0404BFBF000FFF0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007 (
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_26280),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_preferred_type[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_N455),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_N456),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007_28262)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y44" ),
    .INIT ( 64'hFEF45E54AEA40E04 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_4 (
    .ADR0(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_4_30849)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y44" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d (
    .CE(ep_BU2_U0_pcie_ep0_app_reset_n_26738),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_29541),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y44" ),
    .INIT ( 64'hFFFFFF0F0FFF0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux00001 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_llk_rx_ch_tc[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_3_29666),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_26279),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux__COND_73_4_30849),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y50" ),
    .INIT ( 64'h5555555555555555 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv1_INV_0 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_phase_align_r_28017),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X107Y50" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_cy_11__29868),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__DI_0__UNCONNECTED}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__O_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__O_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[12]}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__S_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_sync_counter_r_xor_12__S_1__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_12__rt_25840})
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y50" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_12 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[12]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[12]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_TXPMASETPHASE_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y50" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_12__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r[12]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_sync_counter_r_12__rt_25840)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y53" ),
    .INIT ( 64'h33333333FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt_cmp_lt00001 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_mgt_txreset_cnt_cmp_lt0000)
  );
  X_CARRY4 #(
    .LOC ( "SLICE_X107Y53" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9_ (
    .CI(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_cy_7__29853),
    .CYINIT(GND),
    .CO({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_1__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__CO_0__UNCONNECTED}),
    .DI({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__DI_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__DI_2__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__DI_1__UNCONNECTED, ProtoComp1344_A5LUT_O5}),
    .O({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__O_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__O_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[9], ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[8]}),
    .S({NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__S_3__UNCONNECTED, 
NLW_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_Mcount_wait_before_sync_r_xor_9__S_2__UNCONNECTED, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_9__rt_25852, 
ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_8__rt_25854})
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y53" ),
    .INIT ( 64'h5050505050505050 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tx_sync_reset1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR4(VCC),
    .ADR3(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_RESETDONE[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tx_sync_reset)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_9 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[9]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y53" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_9__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[9]),
    .ADR4(VCC),
    .ADR5(VCC),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_9__rt_25852)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y53" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_8 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_Result[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[8]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_stable_r_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y53" ),
    .INIT ( 64'hFF00FF00FF00FF00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_8__rt (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r[8]),
    .ADR4(VCC),
    .ADR5(GLOBAL_LOGIC1),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_wait_before_sync_r_8__rt_25854)
  );
  X_LUT5 #(
    .LOC ( "SLICE_X107Y53" ),
    .INIT ( 32'h00000000 ))
  ep_BU2_gt4_do_0__11_SLICEL_A5LUT (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .O(ProtoComp1344_A5LUT_O5)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y54" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_sync_done_inv),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_rst_pcie_28013),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_GTPRESET)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y54" ),
    .INIT ( 64'h0F0F0F0F0F0F0F0F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_sync_done_inv1_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_tile0_txsync_i_ready_r_28012),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_sync_done_inv)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_1 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y55" ),
    .INIT ( 64'hC0C0C0C0C00C0CC0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(ep_cfg_dcommand_0_),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[1]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y55" ),
    .INIT ( 64'h33CC33CC33CC33CC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Msub_cor_num_xor_0_11 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR5(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_26242),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_num[0])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y55" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y55" ),
    .INIT ( 64'h0CCCC0000444C888 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_1 (
    .ADR1(ep_cfg_dcommand_0_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_28031),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_num[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_26337),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_28032),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000[3])
  );
  X_INV   ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0CLK (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_icdrreset[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0CLK_36515)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y56" ),
    .INIT ( 64'h00CC000000CC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0_and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_RESETDONE[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_valid_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0_and0000)
  );
  X_LATCHE #(
    .LOC ( "SLICE_X107Y56" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0 (
    .GE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0__INV_ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0CLK_36515),
    .I(GLOBAL_LOGIC0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_cdrreset_0_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y56" ),
    .INIT ( 64'hCC00CC00CC00CC00 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_icdrreset_0_and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_RESETDONE[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_elec_idle_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_icdrreset[0])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y59" ),
    .INIT ( 64'hCCCCCCCC00000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl1 (
    .ADR0(VCC),
    .ADR4(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_27557),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_26220),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y59" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_add_sub_b),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y59" ),
    .INIT ( 64'h00000000FFFFFFFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_Mrom_COND_102_rom000011_INV_0 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR4(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_add_sub_b)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y59" ),
    .INIT ( 64'hFF00000000000000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMUSERCFGRSTN1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(VCC),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_28065),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_rb_crm_user_cfg_rst_n)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 64'h8F8F88888F008800 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_3_1 (
    .ADR3(ep_cfg_dcommand_2_),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_0 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 64'h0F0FF0F00F00F000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR3(ep_cfg_dcommand_2_),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR5(ep_cfg_command_8_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[3])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 64'hFF00FFF00000F0F0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_2 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[2]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y60" ),
    .INIT ( 64'h007F00FD00800002 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_1_1 (
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_N789),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000[1])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y61" ),
    .INIT ( 64'hC0C0EAEAC0C0EAEA ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_1_1 (
    .ADR3(VCC),
    .ADR5(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[1]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[1])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y61" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y61" ),
    .INIT ( 64'h0000000000010000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and00001 (
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[0]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_27419),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and0000)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y61" ),
    .INIT ( 64'hFF0A0A0AFF0A0A0A ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_2_1 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt[2]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_26968),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_26967),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_26966),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2])
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y61" ),
    .INIT ( 64'hFFFFFAFFFFFFFAFF ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_100_cy_2_11 (
    .ADR5(VCC),
    .ADR1(VCC),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[1]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[0]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub__AUX_100_cy[2])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y62" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_power_down1_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_power_down_reg[1]),
    .SET(GND),
    .RST(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y62" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_power_down0_FDCP (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_power_down_reg[0]),
    .RST(GND),
    .SET(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_elec_idle_not0000)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y65" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_polarity (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_polarity_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_status_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_status_reg[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_status[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_status_1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_status_reg[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_status[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y66" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__rx_status_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_rx_status_reg[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_status[0]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_16 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_16_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_16_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y67" ),
    .INIT ( 64'hCCCC0000CCCC0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_16_1 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_28042),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_16_)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_11_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_11_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y67" ),
    .INIT ( 64'h000F000F000F000F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_11_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_11_)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y67" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_9_),
    .O(ep_BU2_U0_pcie_ep0_mgmt_wdata_9_),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y67" ),
    .INIT ( 64'h000F000F000F000F ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_9_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR5(VCC),
    .ADR4(VCC),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_9_)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_3_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[3]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_3_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[3]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_3_)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_2_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[2]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_2_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_2_)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_7 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_7_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[7]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_7_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[7]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_7_)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_0_),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out[0]),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y68" ),
    .INIT ( 64'hF0000000FFFF0000 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_0_1 (
    .ADR0(VCC),
    .ADR1(VCC),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data[0]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l7_out_and0000),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd3_26188),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_curr_state_FSM_FFd1_26187),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_mux0000_0_)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_pso[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_26487),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y69" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and0000),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_26489),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y69" ),
    .INIT ( 64'h0000CCCC0000CCCC ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and00001 (
    .ADR0(VCC),
    .ADR5(VCC),
    .ADR2(VCC),
    .ADR3(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_26487),
    .ADR4(ep_BU2_U0_pcie_ep0_mgmt_pso[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and0000)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y76" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[4]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[6]),
    .SRST(GND),
    .SSET(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y76" ),
    .INIT ( 64'h0000300000000003 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_4_1 (
    .ADR0(VCC),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[4])
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[5]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y76" ),
    .INIT ( 64'hFF12FF18FF12FF10 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_5_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[5])
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y76" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[6]),
    .O(ep_BU2_U0_pcie_ep0_mgmt_addr[4]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_LUT6 #(
    .LOC ( "SLICE_X107Y76" ),
    .INIT ( 64'h0000000000000008 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_6_1 (
    .ADR3(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_26135),
    .ADR5(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[0]),
    .ADR4(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[1]),
    .ADR1(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[2]),
    .ADR0(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[3]),
    .ADR2(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000[6])
  );
  X_FF #(
    .LOC ( "SLICE_X107Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data3 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data2 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data1 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y77" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data0 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y78" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_flop_0__tx_data5 (
    .CE(VCC),
    .CLK(ep_BU2_U0_pcie_ep0_core_clk),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_tx_data_reg[5]),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y79" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_5 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[5]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_SFF #(
    .LOC ( "SLICE_X107Y80" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d_7 (
    .CE(VCC),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_mgmt_stats_credit[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_mgmt_stats_credit_d[7]),
    .SSET(GND),
    .SRST(ep_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FSM_Scst_inv),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y98" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal5_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_3 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[2]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[3]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y99" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_2 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[1]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[2]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y99" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_1 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[0]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[1]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y99" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data_0 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[11]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal4_data[0]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y100" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal3_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y101" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_11 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[10]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[11]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y101" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_10 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[9]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[10]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y101" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_9 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[8]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[9]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y101" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_8 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[7]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[8]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y102" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_7 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[6]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[7]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y102" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_6 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[5]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[6]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y102" ),
    .INIT ( 1'b0 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_5 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[4]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[5]),
    .SET(GND),
    .RST(GND)
  );
  X_FF #(
    .LOC ( "SLICE_X107Y102" ),
    .INIT ( 1'b1 ))
  ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data_4 (
    .CE(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit__and0001),
    .CLK(trn_clk_c),
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[3]),
    .O(ep_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_ll_credit_sub_srl_gen_0__srl_sub_cal2_data[4]),
    .SET(GND),
    .RST(GND)
  );
  X_ZERO   GLOBAL_LOGIC0_GND (
    .O(GLOBAL_LOGIC0)
  );
  X_ONE   GLOBAL_LOGIC1_VCC (
    .O(GLOBAL_LOGIC1)
  );
  X_IPAD #(
    .LOC ( "IPAD_X1Y12" ))
  pci_exp_rxn_0__IPAD (
    .PAD(pci_exp_rxn_29969)
  );
  X_IPAD #(
    .LOC ( "IPAD_X1Y13" ))
  pci_exp_rxp_0__IPAD (
    .PAD(pci_exp_rxp_29970)
  );
  X_OPAD #(
    .LOC ( "OPAD_X0Y8" ))
  pci_exp_txn_0__OPAD (
    .PAD(pci_exp_txn_29971)
  );
  X_OPAD #(
    .LOC ( "OPAD_X0Y9" ))
  pci_exp_txp_0__OPAD (
    .PAD(pci_exp_txp_29972)
  );
  X_IPAD #(
    .LOC ( "IPAD_X1Y16" ))
  sys_clk_n_IPAD (
    .PAD(V5_IBUFDS_GT_RETARGET_ML_IBUF_2_ML_NEW_IN)
  );
  X_IPAD #(
    .LOC ( "IPAD_X1Y17" ))
  sys_clk_p_IPAD (
    .PAD(V5_IBUFDS_GT_RETARGET_ML_IBUF_1_ML_NEW_IP)
  );
  X_CKBUF #(
    .LOC ( "BUFGCTRL_X0Y11" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_coreclk_pll_bufg_BUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT0_INT),
    .O(ep_BU2_U0_pcie_ep0_core_clk)
  );
  X_CKBUF #(
    .LOC ( "BUFGCTRL_X0Y1" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_notsame_usrclk_pll_bufg_BUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT1_INT),
    .O(trn_clk_c)
  );
  X_CKBUF #(
    .LOC ( "BUFGCTRL_X0Y6" ))
  ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_bufg2_BUF (
    .I(ep_BU2_U0_pcie_ep0_pcie_blk_SIO__pcie_gt_wrapper_i_gt_refclk_out),
    .O(refclkout_OBUF_29973)
  );
  X_ZERO   NlwBlock_xilinx_pci_exp_ep_GND (
    .O(GND)
  );
  X_ONE   NlwBlock_xilinx_pci_exp_ep_VCC (
    .O(VCC)
  );
endmodule


`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;

    wire GSR;
    wire GTS;
    wire PRLD;

    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (weak1, weak0) GSR = GSR_int;
    assign (weak1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

endmodule

