Fitter report for projeto02
Mon Mar 16 11:19:44 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Clock Delay Control Summary
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 16 11:19:44 2020      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; projeto02                                  ;
; Top-level Entity Name              ; projeto02                                  ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 487 / 33,216 ( 1 % )                       ;
;     Total combinational functions  ; 384 / 33,216 ( 1 % )                       ;
;     Dedicated logic registers      ; 252 / 33,216 ( < 1 % )                     ;
; Total registers                    ; 252                                        ;
; Total pins                         ; 51 / 475 ( 11 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 832 / 483,840 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 708 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 708 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 705     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Aty/Documents/UFRN/Sistemas Digitais/Projeto 02 - FIFO/output_files/projeto02.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 487 / 33,216 ( 1 % )      ;
;     -- Combinational with no register       ; 235                       ;
;     -- Register only                        ; 103                       ;
;     -- Combinational with a register        ; 149                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 309                       ;
;     -- 3 input functions                    ; 26                        ;
;     -- <=2 input functions                  ; 49                        ;
;     -- Register only                        ; 103                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 361                       ;
;     -- arithmetic mode                      ; 23                        ;
;                                             ;                           ;
; Total registers*                            ; 252 / 34,593 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 252 / 33,216 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 42 / 2,076 ( 2 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 51 / 475 ( 11 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 1 / 105 ( < 1 % )         ;
; Total block memory bits                     ; 832 / 483,840 ( < 1 % )   ;
; Total block memory implementation bits      ; 4,608 / 483,840 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 4 / 16 ( 25 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 6% / 4%              ;
; Maximum fan-out                             ; 228                       ;
; Highest non-global fan-out                  ; 61                        ;
; Total fan-out                               ; 2480                      ;
; Average fan-out                             ; 3.22                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 487 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 235                   ; 0                              ;
;     -- Register only                        ; 103                   ; 0                              ;
;     -- Combinational with a register        ; 149                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 309                   ; 0                              ;
;     -- 3 input functions                    ; 26                    ; 0                              ;
;     -- <=2 input functions                  ; 49                    ; 0                              ;
;     -- Register only                        ; 103                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 361                   ; 0                              ;
;     -- arithmetic mode                      ; 23                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 252                   ; 0                              ;
;     -- Dedicated logic registers            ; 252 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 42 / 2076 ( 2 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 51                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 832                   ; 0                              ;
; Total RAM block bits                        ; 4608                  ; 0                              ;
; M4K                                         ; 1 / 105 ( < 1 % )     ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
; Clock delay control block                   ; 1 / 16 ( 6 % )        ; 0 / 16 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2480                  ; 0                              ;
;     -- Registered Connections               ; 670                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 0                              ;
;     -- Output Ports                         ; 47                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY3     ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW0      ; N25   ; 5        ; 65           ; 19           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW1      ; N26   ; 5        ; 65           ; 19           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock_27 ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LEDR0           ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR1           ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX0[0]      ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX0[1]      ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX0[2]      ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX0[3]      ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX0[4]      ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX0[5]      ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX0[6]      ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX1[0]      ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX1[1]      ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX1[2]      ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX1[3]      ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX1[4]      ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX1[5]      ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX1[6]      ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX2[0]      ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX2[1]      ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX2[2]      ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX2[3]      ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX2[4]      ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX2[5]      ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX2[6]      ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX3[0]      ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX3[1]      ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX3[2]      ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX3[3]      ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX3[4]      ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX3[5]      ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX3[6]      ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX4[0]      ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX4[1]      ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX4[2]      ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX4[3]      ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX4[4]      ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX4[5]      ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX4[6]      ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX5[0]      ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX5[1]      ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX5[2]      ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX5[3]      ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX5[4]      ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX5[5]      ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; P02HEX5[6]      ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; est_maq_fifo[0] ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; est_maq_fifo[1] ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; est_maq_fifo[2] ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 64 ( 22 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 5 / 58 ( 9 % )   ; 3.3V          ; --           ;
; 8        ; 7 / 56 ( 13 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; est_maq_fifo[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; est_maq_fifo[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; P02HEX1[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; P02HEX1[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; P02HEX3[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; P02HEX3[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; P02HEX0[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; P02HEX2[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; P02HEX1[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; P02HEX2[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; P02HEX2[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; P02HEX0[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; P02HEX2[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; P02HEX2[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; P02HEX0[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; P02HEX0[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR0                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; P02HEX0[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; clock_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW0                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW1                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; P02HEX5[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; P02HEX5[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; P02HEX5[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; P02HEX5[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; P02HEX5[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; P02HEX4[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; P02HEX4[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; P02HEX5[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; P02HEX4[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; P02HEX4[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; P02HEX5[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; P02HEX4[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; P02HEX4[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; P02HEX4[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; P02HEX3[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; P02HEX0[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; P02HEX0[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; P02HEX1[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; P02HEX1[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; P02HEX2[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; P02HEX1[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; P02HEX3[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY3                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; est_maq_fifo[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; P02HEX1[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; P02HEX3[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; P02HEX2[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; P02HEX3[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; P02HEX3[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                 ;
+---------------------+------------+-----------------+------------------+---------------------+
; Name                ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+---------------------+------------+-----------------+------------------+---------------------+
; KEY3~clk_delay_ctrl ; KEY3       ; CLKDELAYCTRL_G7 ; none             ; N/A                 ;
+---------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |projeto02                                              ; 487 (0)     ; 252 (0)                   ; 0 (0)         ; 832         ; 1    ; 0            ; 0       ; 0         ; 51   ; 0            ; 235 (0)      ; 103 (0)           ; 149 (0)          ; |projeto02                                                                                                                                ;              ;
;    |bitToBcd13bitsToD7Seg:DisplayContador|              ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayContador                                                                                          ;              ;
;       |bitToBcd13bits:BtB|                              ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB                                                                       ;              ;
;          |ciBitToBcd:ciBtB15|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB15                                                    ;              ;
;          |ciBitToBcd:ciBtB18|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18                                                    ;              ;
;          |ciBitToBcd:ciBtB21|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21                                                    ;              ;
;       |d7Seg:D7S0|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0                                                                               ;              ;
;       |d7Seg:D7S1|                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1                                                                               ;              ;
;    |bitToBcd13bitsToD7Seg:DisplayRead|                  ; 109 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (0)      ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead                                                                                              ;              ;
;       |bitToBcd13bits:BtB|                              ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB                                                                           ;              ;
;          |ciBitToBcd:ciBtB01|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB01                                                        ;              ;
;          |ciBitToBcd:ciBtB02|                           ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02                                                        ;              ;
;          |ciBitToBcd:ciBtB03|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB03                                                        ;              ;
;          |ciBitToBcd:ciBtB04|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB04                                                        ;              ;
;          |ciBitToBcd:ciBtB05|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB05                                                        ;              ;
;          |ciBitToBcd:ciBtB06|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB06                                                        ;              ;
;          |ciBitToBcd:ciBtB07|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB07                                                        ;              ;
;          |ciBitToBcd:ciBtB08|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB08                                                        ;              ;
;          |ciBitToBcd:ciBtB09|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB09                                                        ;              ;
;          |ciBitToBcd:ciBtB10|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB10                                                        ;              ;
;          |ciBitToBcd:ciBtB11|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB11                                                        ;              ;
;          |ciBitToBcd:ciBtB12|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB12                                                        ;              ;
;          |ciBitToBcd:ciBtB13|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB13                                                        ;              ;
;          |ciBitToBcd:ciBtB14|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB14                                                        ;              ;
;          |ciBitToBcd:ciBtB15|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB15                                                        ;              ;
;          |ciBitToBcd:ciBtB16|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB16                                                        ;              ;
;          |ciBitToBcd:ciBtB17|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB17                                                        ;              ;
;          |ciBitToBcd:ciBtB18|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18                                                        ;              ;
;          |ciBitToBcd:ciBtB19|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB19                                                        ;              ;
;          |ciBitToBcd:ciBtB20|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB20                                                        ;              ;
;          |ciBitToBcd:ciBtB21|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21                                                        ;              ;
;       |d7Seg:D7S0|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0                                                                                   ;              ;
;       |d7Seg:D7S1|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1                                                                                   ;              ;
;       |d7Seg:D7S2|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2                                                                                   ;              ;
;       |d7Seg:D7S3|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |projeto02|bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3                                                                                   ;              ;
;    |contador6Bits:Contador|                             ; 7 (1)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (0)            ; |projeto02|contador6Bits:Contador                                                                                                         ;              ;
;       |ffjk:Q0|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|contador6Bits:Contador|ffjk:Q0                                                                                                 ;              ;
;       |ffjk:Q1|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|contador6Bits:Contador|ffjk:Q1                                                                                                 ;              ;
;       |ffjk:Q2|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|contador6Bits:Contador|ffjk:Q2                                                                                                 ;              ;
;       |ffjk:Q3|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|contador6Bits:Contador|ffjk:Q3                                                                                                 ;              ;
;       |ffjk:Q4|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|contador6Bits:Contador|ffjk:Q4                                                                                                 ;              ;
;       |ffjk:Q5|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|contador6Bits:Contador|ffjk:Q5                                                                                                 ;              ;
;    |divisorClock:DClock|                                ; 47 (47)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 25 (25)          ; |projeto02|divisorClock:DClock                                                                                                            ;              ;
;    |fifo:FIFO16x13|                                     ; 299 (0)     ; 221 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 103 (0)           ; 118 (0)          ; |projeto02|fifo:FIFO16x13                                                                                                                 ;              ;
;       |blocoDeControleFIFO:BlocodeControle|             ; 16 (16)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |projeto02|fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle                                                                             ;              ;
;       |datapathFIFO:Datapath|                           ; 283 (0)     ; 216 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 103 (0)           ; 113 (0)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath                                                                                           ;              ;
;          |Comparador_4Bits:comparador_wr1_com_rd|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr1_com_rd                                                    ;              ;
;             |Comparador:Comp2|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr1_com_rd|Comparador:Comp2                                   ;              ;
;             |Comparador:Comp4|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr1_com_rd|Comparador:Comp4                                   ;              ;
;          |Comparador_4Bits:comparador_wr_com_rd1|       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd1                                                    ;              ;
;             |Comparador:Comp2|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd1|Comparador:Comp2                                   ;              ;
;             |Comparador:Comp4|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd1|Comparador:Comp4                                   ;              ;
;          |Comparador_4Bits:comparador_wr_com_rd|        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd                                                     ;              ;
;             |Comparador:Comp1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd|Comparador:Comp1                                    ;              ;
;             |Comparador:Comp4|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd|Comparador:Comp4                                    ;              ;
;          |SUM_4Bits:somador_rd1|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_rd1                                                                     ;              ;
;             |SUM_2Bits:SUM02|                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_rd1|SUM_2Bits:SUM02                                                     ;              ;
;                |SUM_1Bit:SUM01|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_rd1|SUM_2Bits:SUM02|SUM_1Bit:SUM01                                      ;              ;
;          |SUM_4Bits:somador_wr1|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_wr1                                                                     ;              ;
;             |SUM_2Bits:SUM02|                           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_wr1|SUM_2Bits:SUM02                                                     ;              ;
;                |SUM_1Bit:SUM01|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_wr1|SUM_2Bits:SUM02|SUM_1Bit:SUM01                                      ;              ;
;          |bancoDeRegistrador16X13:BancoDeRegistradores| ; 261 (0)     ; 208 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 103 (0)           ; 105 (0)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores                                              ;              ;
;             |MUX16_1_13Bits:MUX_rd|                     ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 104 (0)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd                        ;              ;
;                |MUX2_1_13Bits:muxFinal|                 ; 140 (140)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 104 (104)        ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal ;              ;
;             |decodificador1X16:Dec_wr|                  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr                     ;              ;
;             |reg13Bits:Reg00|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00                              ;              ;
;             |reg13Bits:Reg01|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 10 (10)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01                              ;              ;
;             |reg13Bits:Reg02|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 6 (6)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02                              ;              ;
;             |reg13Bits:Reg03|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03                              ;              ;
;             |reg13Bits:Reg04|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 7 (7)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04                              ;              ;
;             |reg13Bits:Reg05|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05                              ;              ;
;             |reg13Bits:Reg06|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06                              ;              ;
;             |reg13Bits:Reg07|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 7 (7)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07                              ;              ;
;             |reg13Bits:Reg08|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 7 (7)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08                              ;              ;
;             |reg13Bits:Reg09|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09                              ;              ;
;             |reg13Bits:Reg10|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10                              ;              ;
;             |reg13Bits:Reg11|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 6 (6)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11                              ;              ;
;             |reg13Bits:Reg12|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12                              ;              ;
;             |reg13Bits:Reg13|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 6 (6)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13                              ;              ;
;             |reg13Bits:Reg14|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 7 (7)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14                              ;              ;
;             |reg13Bits:Reg15|                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15                              ;              ;
;          |contador4Bits:Contador_RD|                    ; 5 (1)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD                                                                 ;              ;
;             |ffjk:Q0|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q0                                                         ;              ;
;             |ffjk:Q1|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q1                                                         ;              ;
;             |ffjk:Q2|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q2                                                         ;              ;
;             |ffjk:Q3|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q3                                                         ;              ;
;          |contador4Bits:Contador_WR|                    ; 5 (1)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (0)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR                                                                 ;              ;
;             |ffjk:Q0|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q0                                                         ;              ;
;             |ffjk:Q1|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q1                                                         ;              ;
;             |ffjk:Q2|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q2                                                         ;              ;
;             |ffjk:Q3|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |projeto02|fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q3                                                         ;              ;
;    |romFIFO:ROM|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 832         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|romFIFO:ROM                                                                                                                    ;              ;
;       |altsyncram:altsyncram_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 832         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|romFIFO:ROM|altsyncram:altsyncram_component                                                                                    ;              ;
;          |altsyncram_kt71:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 832         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |projeto02|romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated                                                     ;              ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; LEDR1           ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR0           ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX5[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX5[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX5[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX5[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX5[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX5[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX5[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX4[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX4[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX4[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX4[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX4[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX4[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX4[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX3[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX3[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX3[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX3[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX3[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX3[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX3[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX2[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX2[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX2[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX2[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX2[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX0[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX0[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX0[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX0[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX0[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX0[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; P02HEX0[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; est_maq_fifo[0] ; Output   ; --            ; --            ; --                    ; --  ;
; est_maq_fifo[1] ; Output   ; --            ; --            ; --                    ; --  ;
; est_maq_fifo[2] ; Output   ; --            ; --            ; --                    ; --  ;
; SW1             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW0             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY3            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock_27        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SW1                 ;                   ;         ;
; SW0                 ;                   ;         ;
; KEY3                ;                   ;         ;
; clock_27            ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; KEY3                                                                                                                    ; PIN_W26           ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; KEY3~clk_delay_ctrl                                                                                                     ; CLKDELAYCTRL_G7   ; 11      ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clock_27                                                                                                                ; PIN_D13           ; 25      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; divisorClock:DClock|ax                                                                                                  ; LCFF_X34_Y8_N9    ; 228     ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.start                                                         ; LCFF_X34_Y1_N23   ; 216     ; Async. clear ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[0]~12  ; LCCOMB_X20_Y1_N26 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[10]~1  ; LCCOMB_X20_Y1_N6  ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[11]~4  ; LCCOMB_X17_Y1_N18 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[12]~7  ; LCCOMB_X20_Y1_N22 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[13]~9  ; LCCOMB_X20_Y1_N10 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[14]~15 ; LCCOMB_X20_Y1_N2  ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[15]~17 ; LCCOMB_X20_Y1_N14 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[1]~11  ; LCCOMB_X17_Y1_N0  ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[2]~3   ; LCCOMB_X20_Y1_N28 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[3]~2   ; LCCOMB_X17_Y1_N24 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[4]~8   ; LCCOMB_X20_Y1_N24 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[5]~5   ; LCCOMB_X21_Y1_N30 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[6]~16  ; LCCOMB_X20_Y1_N0  ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[7]~14  ; LCCOMB_X17_Y1_N22 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[8]~10  ; LCCOMB_X20_Y1_N16 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[9]~13  ; LCCOMB_X20_Y1_N8  ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+-----------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                                            ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; KEY3~clk_delay_ctrl                                             ; CLKDELAYCTRL_G7 ; 11      ; Global Clock         ; GCLK7            ; --                        ;
; clock_27                                                        ; PIN_D13         ; 25      ; Global Clock         ; GCLK11           ; --                        ;
; divisorClock:DClock|ax                                          ; LCFF_X34_Y8_N9  ; 228     ; Global Clock         ; GCLK12           ; --                        ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.start ; LCFF_X34_Y1_N23 ; 216     ; Global Clock         ; GCLK15           ; --                        ;
+-----------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q0|qS                                                            ; 61      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q1|qS                                                            ; 55      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q3|qS                                                            ; 54      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q2|qS                                                            ; 52      ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.leitura                                                                    ; 27      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q2|qS                                                            ; 22      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q3|qS                                                            ; 19      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q1|qS                                                            ; 18      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q0|qS                                                            ; 18      ;
; divisorClock:DClock|Equal0~6                                                                                                         ; 16      ;
; divisorClock:DClock|Equal0~5                                                                                                         ; 16      ;
; divisorClock:DClock|Equal0~4                                                                                                         ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[9]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[10]                                                   ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[11]                                                   ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[12]                                                   ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[1]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[2]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[3]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[4]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[5]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[6]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[7]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[8]                                                    ; 16      ;
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|q_a[0]                                                    ; 16      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[15]~17              ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[6]~16               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[14]~15              ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[7]~14               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[9]~13               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[0]~12               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[1]~11               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[8]~10               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[13]~9               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[4]~8                ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[12]~7               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[5]~5                ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[11]~4               ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[2]~3                ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[3]~2                ; 13      ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[10]~1               ; 13      ;
; contador6Bits:Contador|ffjk:Q0|qS                                                                                                    ; 12      ;
; contador6Bits:Contador|ffjk:Q3|qS                                                                                                    ; 12      ;
; contador6Bits:Contador|ffjk:Q4|qS                                                                                                    ; 11      ;
; contador6Bits:Contador|ffjk:Q1|qS                                                                                                    ; 10      ;
; contador6Bits:Contador|ffjk:Q5|qS                                                                                                    ; 10      ;
; contador6Bits:Contador|ffjk:Q2|qS                                                                                                    ; 10      ;
; SW1                                                                                                                                  ; 9       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|resp_and[0]~0                                                         ; 9       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.escrita                                                                    ; 9       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[1]~3                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[0]~2                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[3]~0                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB20|BtB_out[1]~2                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB20|BtB_out[0]~1                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB20|BtB_out[3]                                                   ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB19|BtB_out[1]~2                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB19|BtB_out[0]~0                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB19|BtB_out[3]                                                   ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB13|BtB_out[3]~3                                                 ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB16|BtB_out[3]~0                                                 ; 7       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~29  ; 7       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~19  ; 7       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~9   ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[1]~3                                             ; 7       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[0]~2                                             ; 7       ;
; SW0                                                                                                                                  ; 5       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[0]  ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[2]~1                                                 ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB20|BtB_out[2]~0                                                 ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB19|BtB_out[2]~1                                                 ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB10|BtB_out~0                                                    ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB08|BtB_out[3]~0                                                 ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB04|BtB_out~0                                                    ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB06|BtB_out[3]                                                   ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB01|BtB_out~1                                                    ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB03|BtB_out[3]~3                                                 ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out[3]                                                   ; 5       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~39  ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[2]~1                                             ; 5       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.p_escrita                                                                  ; 5       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd|Comparador:Comp4|out_eq~1                                 ; 5       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.p_leitura                                                                  ; 5       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out[2]~9                                                 ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[0]~6                ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|decodificador1X16:Dec_wr|d_out[10]~0               ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[1]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB17|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[3]                                                   ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[2]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB15|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB15|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB15|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB17|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB17|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB16|BtB_out[0]~3                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB17|BtB_out[3]                                                   ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB14|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB15|BtB_out[3]                                                   ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[3]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB12|BtB_out[0]~3                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB12|BtB_out[1]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB12|BtB_out[2]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB14|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB14|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB16|BtB_out[1]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB16|BtB_out[2]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB14|BtB_out[3]                                                   ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB11|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB12|BtB_out[3]~0                                                 ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[4]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB09|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB09|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB09|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB11|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB11|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB13|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB13|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB13|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB11|BtB_out[3]                                                   ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB08|BtB_out[0]~3                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB09|BtB_out[3]                                                   ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[5]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB07|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB07|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB07|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB08|BtB_out[1]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB08|BtB_out[2]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB07|BtB_out[3]                                                   ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB05|BtB_out[0]~3                                                 ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[6]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB05|BtB_out[1]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB05|BtB_out[2]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB06|BtB_out[0]~2                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB06|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB06|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB05|BtB_out[3]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB03|BtB_out[0]~2                                                 ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[7]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB03|BtB_out[1]~1                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB03|BtB_out[2]~0                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out[0]~8                                                 ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out[1]~6                                                 ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[8]  ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB01|BtB_out~0                                                    ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB15|BtB_out~0                                                ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB21|BtB_out[3]~0                                             ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[0]~3                                             ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[1]~2                                             ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[2]~1                                             ; 4       ;
; bitToBcd13bitsToD7Seg:DisplayContador|bitToBcd13bits:BtB|ciBitToBcd:ciBtB18|BtB_out[3]~0                                             ; 4       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd|Comparador:Comp4|out_eq~0                                 ; 4       ;
; contador6Bits:Contador|resp_and[2]                                                                                                   ; 3       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd|Comparador:Comp1|out_eq~0                                 ; 3       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~129 ; 3       ;
; divisorClock:DClock|cnt[21]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[20]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[23]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[22]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[17]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[19]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[18]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[16]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[15]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[14]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[13]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[12]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[0]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[1]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[11]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[10]                                                                                                          ; 2       ;
; divisorClock:DClock|cnt[2]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[3]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[4]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[5]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[7]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[8]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[6]                                                                                                           ; 2       ;
; divisorClock:DClock|cnt[9]                                                                                                           ; 2       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd|Comparador:Comp4|out_eq                                   ; 2       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado~9                                                                          ; 2       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr1_com_rd|Comparador:Comp4|out_eq~1                                ; 2       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector2~0                                                                       ; 2       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd1|Comparador:Comp4|out_eq~1                                ; 2       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out~2                                                    ; 2       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.start~feeder                                                               ; 1       ;
; KEY3                                                                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~13                                                                            ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~3                                                                             ; 1       ;
; divisorClock:DClock|cnt~18                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~17                                                                                                           ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0|D_out~10                                                                                ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0|D_out~9                                                                                 ; 1       ;
; divisorClock:DClock|cnt~16                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~15                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~14                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~13                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~12                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~11                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~10                                                                                                           ; 1       ;
; divisorClock:DClock|cnt~9                                                                                                            ; 1       ;
; divisorClock:DClock|cnt~8                                                                                                            ; 1       ;
; divisorClock:DClock|cnt~7                                                                                                            ; 1       ;
; divisorClock:DClock|cnt~6                                                                                                            ; 1       ;
; divisorClock:DClock|cnt~5                                                                                                            ; 1       ;
; divisorClock:DClock|cnt~4                                                                                                            ; 1       ;
; divisorClock:DClock|ax~0                                                                                                             ; 1       ;
; divisorClock:DClock|Equal0~3                                                                                                         ; 1       ;
; divisorClock:DClock|Equal0~2                                                                                                         ; 1       ;
; divisorClock:DClock|Equal0~1                                                                                                         ; 1       ;
; divisorClock:DClock|Equal0~0                                                                                                         ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector1~1                                                                       ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector1~0                                                                       ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector3~1                                                                       ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector3~0                                                                       ; 1       ;
; contador6Bits:Contador|ffjk:Q0|qS~0                                                                                                  ; 1       ;
; contador6Bits:Contador|ffjk:Q1|qS~0                                                                                                  ; 1       ;
; contador6Bits:Contador|ffjk:Q5|qS~0                                                                                                  ; 1       ;
; contador6Bits:Contador|ffjk:Q3|qS~0                                                                                                  ; 1       ;
; contador6Bits:Contador|ffjk:Q4|qS~0                                                                                                  ; 1       ;
; contador6Bits:Contador|ffjk:Q2|qS~0                                                                                                  ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector2~2                                                                       ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr1_com_rd|Comparador:Comp2|out_eq~0                                ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_wr1|SUM_2Bits:SUM02|SUM_1Bit:SUM01|C_out~0                                    ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr1_com_rd|Comparador:Comp4|out_eq~0                                ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector2~1                                                                       ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q1|qS~0                                                          ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q1|qS~0                                                          ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q2|qS~0                                                          ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q2|qS~0                                                          ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q3|qS~0                                                          ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|resp_and[2]                                                           ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q3|qS~0                                                          ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_RD|ffjk:Q0|qS~0                                                          ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|contador4Bits:Contador_WR|ffjk:Q0|qS~0                                                          ; 1       ;
; divisorClock:DClock|ax                                                                                                               ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector0~2                                                                       ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector0~1                                                                       ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector0~0                                                                       ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|SUM_4Bits:somador_rd1|SUM_2Bits:SUM02|SUM_1Bit:SUM01|C_out~0                                    ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd1|Comparador:Comp4|out_eq~0                                ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|Comparador_4Bits:comparador_wr_com_rd1|Comparador:Comp2|out_eq~0                                ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.start                                                                      ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|saida_mv_fifo[1]                                                                  ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|saida_mv_fifo[0]                                                                  ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0|D_out~8                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0|D_out~7                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0|D_out~6                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0|D_out~5                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S0|D_out~4                                                                                 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~128 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~127 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~126 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~125 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~124 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~123 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~122 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~121 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~120 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[0]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[0]                              ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1|D_out~6                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1|D_out~5                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1|D_out~4                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1|D_out~3                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1|D_out~2                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1|D_out~1                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S1|D_out~0                                                                                 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~119 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~118 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~117 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~116 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~115 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~114 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~113 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~112 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~111 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~110 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[1]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[1]                              ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2|D_out~6                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2|D_out~5                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2|D_out~4                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2|D_out~3                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2|D_out~2                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2|D_out~1                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S2|D_out~0                                                                                 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~109 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~108 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~107 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~106 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~105 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~104 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~103 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~102 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~101 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~100 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[2]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[2]                              ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3|D_out~6                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3|D_out~5                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3|D_out~4                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3|D_out~3                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3|D_out~2                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3|D_out~1                                                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|d7Seg:D7S3|D_out~0                                                                                 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~99  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~98  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~97  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~96  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~95  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~94  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~93  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~92  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~91  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~90  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[3]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~89  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~88  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~87  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~86  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~85  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~84  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~83  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~82  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~81  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~80  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[4]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~79  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~78  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~77  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~76  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~75  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~74  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~73  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~72  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~71  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~70  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[5]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~69  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~68  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~67  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~66  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~65  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~64  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~63  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~62  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~61  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~60  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[6]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~59  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~58  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~57  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~56  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~55  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~54  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~53  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~52  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~51  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~50  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[7]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[7]                              ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out[0]~7                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out[1]~5                                                 ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~49  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~48  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~47  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~46  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~45  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~44  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~43  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~42  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~41  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~40  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[8]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d[9]  ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out[2]~4                                                 ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayRead|bitToBcd13bits:BtB|ciBitToBcd:ciBtB02|BtB_out~3                                                    ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~38  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~37  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~36  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~35  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~34  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~33  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~32  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~31  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~30  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[9]                              ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~28  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~27  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~26  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~25  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~24  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~23  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~22  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~21  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~20  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[12]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~18  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~17  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~16  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~15  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~14  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~13  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~12  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~11  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~10  ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[10]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~8   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg15|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~7   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg06|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg14|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg07|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~6   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~5   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg09|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~4   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg00|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg01|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg08|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~3   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg13|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~2   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg04|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg12|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg05|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~1   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg11|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|MUX16_1_13Bits:MUX_rd|MUX2_1_13Bits:muxFinal|d~0   ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg02|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg03|qs[11]                             ; 1       ;
; fifo:FIFO16x13|datapathFIFO:Datapath|bancoDeRegistrador16X13:BancoDeRegistradores|reg13Bits:Reg10|qs[11]                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0|D_out~6                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0|D_out~5                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0|D_out~4                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0|D_out~3                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0|D_out~2                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0|D_out~1                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S0|D_out~0                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~12                                                                            ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~11                                                                            ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~10                                                                            ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~9                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~8                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~7                                                                             ; 1       ;
; bitToBcd13bitsToD7Seg:DisplayContador|d7Seg:D7S1|D_out~6                                                                             ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|led_cheio_ff                                                                      ; 1       ;
; fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|led_vazio_ff                                                                      ; 1       ;
; divisorClock:DClock|Add0~46                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~45                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~44                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~43                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~42                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~41                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~40                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~39                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~38                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~37                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~36                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~35                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~34                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~33                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~32                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~31                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~30                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~29                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~28                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~27                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~26                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~25                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~24                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~23                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~22                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~21                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~20                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~19                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~18                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~17                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~16                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~15                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~14                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~13                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~12                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~11                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~10                                                                                                          ; 1       ;
; divisorClock:DClock|Add0~9                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~8                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~7                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~6                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~5                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~4                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~3                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~2                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~1                                                                                                           ; 1       ;
; divisorClock:DClock|Add0~0                                                                                                           ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+----------------------+-----------------+-----------------+
; Name                                                                                  ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+----------------------+-----------------+-----------------+
; romFIFO:ROM|altsyncram:altsyncram_component|altsyncram_kt71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 64           ; 13           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 832  ; 64                          ; 13                          ; --                          ; --                          ; 832                 ; 1    ; romFIFO.mif ; M4K_X13_Y1 ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 624 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 10 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 233 / 60,840 ( < 1 % ) ;
; Direct links                ; 117 / 94,460 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 189 / 33,216 ( < 1 % ) ;
; R24 interconnects           ; 29 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 420 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.60) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 4                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.69) ; Number of LABs  (Total = 42) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 23                           ;
; 1 Clock                            ; 29                           ;
; 1 Clock enable                     ; 2                            ;
; 2 Async. clears                    ; 1                            ;
; 2 Clock enables                    ; 16                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.88) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 7                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 4                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.31) ; Number of LABs  (Total = 42) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 4                            ;
; 10                                              ; 6                            ;
; 11                                              ; 1                            ;
; 12                                              ; 6                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.95) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 5                            ;
; 7                                            ; 5                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "projeto02"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto02.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node divisorClock:DClock|ax 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divisorClock:DClock|ax~0
Info (176353): Automatically promoted node KEY3 (placed in PIN W26 (LVDS139p, CDPCLK4/DQS3R/CQ3R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|estado.start 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fifo:FIFO16x13|blocoDeControleFIFO:BlocodeControle|Selector0~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X11_Y0 to location X21_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.42 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 47 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "P02HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "est_maq_fifo[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "est_maq_fifo[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "est_maq_fifo[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Aty/Documents/UFRN/Sistemas Digitais/Projeto 02 - FIFO/output_files/projeto02.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4885 megabytes
    Info: Processing ended: Mon Mar 16 11:19:44 2020
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Aty/Documents/UFRN/Sistemas Digitais/Projeto 02 - FIFO/output_files/projeto02.fit.smsg.


