# Implementace jednoduchÃ©ho RISC-V procesoru

Tato roÄnÃ­kovÃ¡ prÃ¡ce se zabÃ½vÃ¡ nÃ¡vrhem a implementacÃ­ jednocyklovÃ©ho procesoru na architektuÅ™e RISC-V. Procesor je navrÅ¾en v jazyce VHDL a otestovÃ¡n pomocÃ­ simulace i nasazenÃ­m na FPGA desce.

## ğŸ“„ ShrnutÃ­

- **Architektura:** RISC-V (picoRISC-V subset)
- **Typ:** JednocyklovÃ½ procesor
- **Technologie:** VHDL, FPGA (Spartan-3E)
- **CÃ­lovÃ¡ platforma:** Xilinx ISE, ISIM, Sigasi + VS Code
- **Autor:** JiÅ™Ã­ ÄŒernohorskÃ½
- **VedoucÃ­ prÃ¡ce:** Ing. Petr Socha, Ph.D.
- **Å kolnÃ­ rok:** 2024/2025

## ğŸ§  Funkce procesoru

### PodporovanÃ© instrukce (11 instrukcÃ­):
- **ÄŒtenÃ­/zÃ¡pis:** `lw`, `sw`
- **ALU operace:** `add`, `addi`, `sub`, `and`, `or`, `slt`
- **Skoky a volÃ¡nÃ­:** `beq`, `jal`, `jalr`

### KlÃ­ÄovÃ© komponenty:
- **Å˜adiÄ:** Generuje Å™Ã­dicÃ­ signÃ¡ly na zÃ¡kladÄ› `opcode`, `funct3`, `funct7`.
- **ALU:** Aritmeticko-logickÃ¡ jednotka s operacemi +, -, AND, OR, SLT.
- **Registre:** 32 registrÅ¯ Å¡Ã­Å™ky 32 bitÅ¯ (0. registr = nula).
- **PamÄ›Å¥:**
  - **InstrukÄnÃ­ pamÄ›Å¥:** 1KB (256 instrukcÃ­), hard-coded.
  - **DatovÃ¡ pamÄ›Å¥:** 512 B, podpora I/O (LED na adrese 0, DIP pÅ™epÃ­naÄe na adrese 4).
- **Top-Level Architektura:** HarvardskÃ¡ architektura (oddÄ›lenÃ¡ pamÄ›Å¥ dat a programu).

## ğŸ”¬ TestovÃ¡nÃ­

### Simulace:
Program v assembleru:
```assembly
addi x13,x13,1
addi x12,x12,5
lw x10,4(x0)
beq x10,x0,-4
addi x11,x11,1
beq x11,x12,8
beq x0,x0,-8
...
```
- LED dioda blikÃ¡ pÅ™i vypnutÃ©m pÅ™epÃ­naÄi, zhasne pÅ™i zapnutÃ©m.
- Simulace provedena v ISIM.

### NasazenÃ­ na FPGA:
- PÅ¯vodnÃ­ RAM se neveÅ¡la do FPGA kvÅ¯li syntÃ©ze do LUT â€“ nahrazeno blokovou pamÄ›tÃ­ od Xilinxu.
- I pÅ™es optimalizace nebyla funkÄnost na reÃ¡lnÃ©m FPGA zatÃ­m ovÄ›Å™ena (moÅ¾nÃ½ problÃ©m s ÄasovÃ¡nÃ­m).

## ğŸ“ Struktura projektu

```
/Implementace_CPU.docx      # Dokumentace projektu
/CPU.zip                    # VHDL zdrojovÃ© kÃ³dy
```

## ğŸ› ï¸ NÃ¡stroje a prostÅ™edÃ­

- **Xilinx ISE + ISIM** â€“ syntÃ©za, implementace a simulace
- **Sigasi Studio (Visual HDL)** â€“ vÃ½vojovÃ© prostÅ™edÃ­ pro VHDL
- **SPARTAN-3E FPGA board** â€“ cÃ­lovÃ¡ platforma

## ğŸ’¡ MoÅ¾nosti rozÅ¡Ã­Å™enÃ­

- Podpora vÃ­ce instrukcÃ­ (vÄetnÄ› pÅ™eruÅ¡enÃ­)
- VÃ­cecyklovÃ¡ architektura
- Podpora nahrÃ¡vÃ¡nÃ­ instrukcÃ­ do pamÄ›ti
- Optimalizace pro niÅ¾Å¡Ã­ vyuÅ¾itÃ­ logickÃ½ch prvkÅ¯ FPGA

## ğŸ“š PouÅ¾itÃ© zdroje

1. Ing. Michal Å tÄ›panovskÃ½, Ph.D. â€“ PÅ™ednÃ¡Å¡ky o RISC mikroarchitektuÅ™e (BI-APS, FIT ÄŒVUT)
2. [RISC-V Instruction Encoder/Decoder](https://luplab.gitlab.io/rvcodecjs/)

## ğŸ“Œ Licence

Projekt je vytvoÅ™en jako Å¡kolnÃ­ roÄnÃ­kovÃ¡ prÃ¡ce. VeÅ¡kerÃ½ kÃ³d a dokumentace jsou poskytovÃ¡ny pro studijnÃ­ ÃºÄely.
