	component AltPLL is
		port (
			altpll_100k_clk : out std_logic;        -- clk
			altpll_12m_clk  : out std_logic;        -- clk
			altpll_50m_clk  : out std_logic;        -- clk
			altpll_800k_clk : out std_logic;        -- clk
			i_clk_clk       : in  std_logic := 'X'; -- clk
			i_reset_reset   : in  std_logic := 'X'  -- reset
		);
	end component AltPLL;

