TimeQuest Timing Analyzer report for Testbench
Wed Apr 10 15:34:08 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'in_clk'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width: 'in_clk'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width: 'in_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Clock Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Testbench                                          ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; in_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { in_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; in_clk ; -3.000 ; -42.000                         ;
+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'in_clk'                                                                               ;
+--------+--------------+----------------+-----------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+-----------------+--------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; in_clk ; Rise       ; in_clk                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:aluZero|int_q                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:branch_FF|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:jmp_FF|int_q                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:memRead_FF|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:memWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:1:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:2:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:3:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:4:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:5:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:6:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_lsb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_msb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:4:dff|int_q ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:5:dff|int_q ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_lsb|int_q    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:5:dff|int_q   ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:aluZero|int_q                          ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:3:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:6:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:1:dff|int_q   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:3:dff|int_q   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:6:dff|int_q   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_lsb|int_q      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_msb|int_q      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_msb|int_q    ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:branch_FF|int_q                        ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:2:dff|int_q   ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:memWrite_FF|int_q                      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:1:dff|int_q ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:2:dff|int_q ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:memRead_FF|int_q                       ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:4:dff|int_q   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:jmp_FF|int_q                           ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; in_clk~input|o                                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; in_clk~inputclkctrl|inclk[0]                     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; in_clk~inputclkctrl|outclk                       ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|\gen:4:dff|int_q|clk                   ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|\gen:4:dff|int_q|clk                   ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|\gen:5:dff|int_q|clk                   ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|dff_lsb|int_q|clk                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|\gen:5:dff|int_q|clk                     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; regWrite_FF|int_q|clk                            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; resALU|\gen:1:dff|int_q|clk                      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|dff_msb|int_q|clk                      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|\gen:5:dff|int_q|clk                   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|\gen:1:dff|int_q|clk                     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|\gen:3:dff|int_q|clk                     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|dff_lsb|int_q|clk                        ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; resALU|dff_msb|int_q|clk                         ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|\gen:1:dff|int_q|clk                   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|\gen:3:dff|int_q|clk                   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; aluZero|int_q|clk                                ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|\gen:3:dff|int_q|clk                   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|\gen:6:dff|int_q|clk                   ;
+--------+--------------+----------------+-----------------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.491  ; 1.922  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 1.130  ; 1.563  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 1.314  ; 1.737  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 1.098  ; 1.527  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 1.488  ; 1.922  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 1.312  ; 1.734  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 1.318  ; 1.747  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 1.491  ; 1.921  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 1.315  ; 1.744  ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; -0.747 ; -0.550 ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; 1.466  ; 1.899  ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; 1.484  ; 1.895  ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; 1.296  ; 1.725  ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; 1.106  ; 1.539  ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; 1.115  ; 1.547  ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; 1.308  ; 1.727  ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; 1.484  ; 1.895  ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; 1.287  ; 1.716  ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; 1.315  ; 1.737  ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; 1.357  ; 1.778  ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; 1.463  ; 1.871  ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; 1.112  ; 1.545  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 1.122  ; 1.554  ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; 1.715  ; 2.134  ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; 1.452  ; 1.885  ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; 1.353  ; 1.775  ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; 1.297  ; 1.716  ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; 1.289  ; 1.707  ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; 1.310  ; 1.731  ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; 1.132  ; 1.564  ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; 1.321  ; 1.751  ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; 1.452  ; 1.885  ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; 1.337  ; 1.746  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 1.292  ; 1.717  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.530  ; 1.981  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.927 ; -0.746 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 1.348  ; 1.778  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 1.328  ; 1.756  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 1.152  ; 1.585  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 1.516  ; 1.946  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 1.530  ; 1.981  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 1.116  ; 1.548  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 1.494  ; 1.927  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; -0.721 ; -1.128 ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -0.752 ; -1.162 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.924 ; -1.326 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.721 ; -1.128 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -1.104 ; -1.527 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -0.921 ; -1.323 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.926 ; -1.335 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -1.105 ; -1.524 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.925 ; -1.333 ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; 1.047  ; 0.861  ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; -1.080 ; -1.503 ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; -0.729 ; -1.139 ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; -0.905 ; -1.314 ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; -0.729 ; -1.139 ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; -0.738 ; -1.147 ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; -0.919 ; -1.317 ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; -1.099 ; -1.500 ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; -0.896 ; -1.305 ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; -0.925 ; -1.326 ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; -0.965 ; -1.365 ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; -1.082 ; -1.479 ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; -0.735 ; -1.145 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -0.745 ; -1.154 ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; -1.326 ; -1.732 ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; -0.755 ; -1.164 ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; -0.961 ; -1.363 ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; -0.907 ; -1.306 ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; -0.904 ; -1.300 ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; -0.919 ; -1.320 ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; -0.755 ; -1.164 ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; -0.931 ; -1.340 ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; -1.068 ; -1.491 ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; -0.947 ; -1.336 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -0.901 ; -1.306 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.219  ; 1.049  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 1.219  ; 1.049  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -0.957 ; -1.366 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.937 ; -1.345 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.775 ; -1.185 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -1.131 ; -1.551 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -1.147 ; -1.583 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -0.739 ; -1.148 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -1.108 ; -1.531 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 8.413 ; 8.403 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 5.831 ; 5.797 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 8.413 ; 8.403 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 5.804 ; 5.770 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 5.888 ; 5.807 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 5.929 ; 5.850 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 5.773 ; 5.702 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 5.908 ; 5.829 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 5.929 ; 5.849 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 5.910 ; 5.829 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 5.881 ; 5.799 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 6.981 ; 7.010 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 6.099 ; 6.018 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 6.484 ; 6.483 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 5.819 ; 5.785 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 6.981 ; 7.010 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 5.905 ; 5.825 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 5.900 ; 5.820 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 5.860 ; 5.780 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 5.774 ; 5.696 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 6.225 ; 6.173 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 5.642 ; 5.576 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 5.822 ; 5.788 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 6.272 ; 6.227 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 5.999 ; 5.942 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 5.907 ; 5.825 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 5.906 ; 5.827 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 5.995 ; 5.942 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 5.857 ; 5.778 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 5.832 ; 5.798 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 5.890 ; 5.809 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 5.999 ; 5.942 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 5.910 ; 5.829 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 5.862 ; 5.781 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 5.864 ; 5.785 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 5.956 ; 5.876 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 5.790 ; 5.716 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 5.838 ; 5.804 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 5.891 ; 5.810 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 5.834 ; 5.800 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 5.808 ; 5.774 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 5.586 ; 5.513 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 5.643 ; 5.607 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 8.125 ; 8.111 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 5.617 ; 5.581 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 5.701 ; 5.619 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 5.742 ; 5.662 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 5.586 ; 5.513 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 5.721 ; 5.641 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 5.740 ; 5.659 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 5.723 ; 5.640 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 5.693 ; 5.611 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 5.586 ; 5.507 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 5.903 ; 5.822 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 6.297 ; 6.294 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 5.632 ; 5.596 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 6.750 ; 6.775 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 5.718 ; 5.636 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 5.713 ; 5.631 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 5.674 ; 5.594 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 5.586 ; 5.507 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 6.020 ; 5.967 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 5.455 ; 5.387 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 5.635 ; 5.599 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 6.066 ; 6.021 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 5.645 ; 5.590 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 5.719 ; 5.637 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 5.719 ; 5.638 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 5.801 ; 5.747 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 5.670 ; 5.590 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 5.645 ; 5.609 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 5.703 ; 5.621 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 5.808 ; 5.750 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 5.724 ; 5.641 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 5.675 ; 5.593 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 5.602 ; 5.527 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 5.677 ; 5.596 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 5.768 ; 5.686 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 5.602 ; 5.527 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 5.651 ; 5.615 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 5.705 ; 5.623 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 5.646 ; 5.610 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 5.621 ; 5.585 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 5.882 ; 5.801 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; in_clk ; -3.000 ; -42.000                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'in_clk'                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; in_clk ; Rise       ; in_clk                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:aluZero|int_q                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:branch_FF|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:jmp_FF|int_q                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:memRead_FF|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:memWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:1:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:2:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:3:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:4:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:5:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:6:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_lsb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_msb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:4:dff|int_q ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:5:dff|int_q ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_lsb|int_q    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:5:dff|int_q   ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:3:dff|int_q   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:aluZero|int_q                          ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:3:dff|int_q ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:6:dff|int_q ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_msb|int_q    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:1:dff|int_q   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:6:dff|int_q   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_lsb|int_q      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_msb|int_q      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:branch_FF|int_q                        ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:memWrite_FF|int_q                      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:2:dff|int_q   ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:jmp_FF|int_q                           ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:1:dff|int_q ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:2:dff|int_q ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:4:dff|int_q   ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:memRead_FF|int_q                       ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~input|o                                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|inclk[0]                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|outclk                       ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; enARdFF_2:memRead_FF|int_q                       ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:4:dff|int_q|clk                   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|dff_msb|int_q|clk                      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; branchALU|\gen:4:dff|int_q|clk                   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; branchALU|\gen:5:dff|int_q|clk                   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; branchALU|dff_lsb|int_q|clk                      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; regWrite_FF|int_q|clk                            ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:1:dff|int_q ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:4:dff|int_q   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; rdData2|\gen:5:dff|int_q|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:1:dff|int_q|clk                      ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:2:dff|int_q ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:3:dff|int_q|clk                   ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; enARdFF_2:jmp_FF|int_q                           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; rdData2|\gen:3:dff|int_q|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|dff_msb|int_q|clk                         ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.255  ; 1.605  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 0.936  ; 1.278  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 1.094  ; 1.430  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 0.903  ; 1.244  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 1.255  ; 1.605  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 1.086  ; 1.426  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 1.097  ; 1.436  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 1.249  ; 1.602  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 1.098  ; 1.436  ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; -0.652 ; -0.468 ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; 1.231  ; 1.581  ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; 1.241  ; 1.582  ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; 1.079  ; 1.416  ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; 0.912  ; 1.254  ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; 0.921  ; 1.262  ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; 1.085  ; 1.421  ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; 1.241  ; 1.582  ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; 1.070  ; 1.407  ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; 1.091  ; 1.427  ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; 1.127  ; 1.468  ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; 1.236  ; 1.559  ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; 0.917  ; 1.259  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 0.928  ; 1.269  ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; 1.468  ; 1.796  ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; 1.217  ; 1.567  ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; 1.129  ; 1.465  ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; 1.076  ; 1.412  ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; 1.081  ; 1.402  ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; 1.082  ; 1.423  ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; 0.938  ; 1.279  ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; 1.103  ; 1.441  ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; 1.217  ; 1.567  ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; 1.109  ; 1.440  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 1.072  ; 1.409  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.299  ; 1.658  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.812 ; -0.649 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 1.128  ; 1.467  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 1.107  ; 1.445  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 0.957  ; 1.299  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 1.274  ; 1.627  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 1.299  ; 1.658  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 0.923  ; 1.264  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 1.258  ; 1.608  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; -0.567 ; -0.895 ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -0.598 ; -0.926 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.747 ; -1.070 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.567 ; -0.895 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -0.913 ; -1.254 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -0.739 ; -1.066 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.750 ; -1.074 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -0.906 ; -1.251 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.751 ; -1.076 ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; 0.922  ; 0.744  ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; -0.889 ; -1.230 ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; -0.574 ; -0.902 ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; -0.731 ; -1.056 ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; -0.574 ; -0.902 ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; -0.585 ; -0.912 ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; -0.739 ; -1.061 ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; -0.901 ; -1.234 ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; -0.722 ; -1.047 ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; -0.745 ; -1.067 ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; -0.780 ; -1.107 ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; -0.898 ; -1.213 ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; -0.580 ; -0.908 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -0.591 ; -0.918 ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; -1.122 ; -1.442 ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; -0.601 ; -0.928 ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; -0.782 ; -1.105 ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; -0.731 ; -1.053 ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; -0.737 ; -1.045 ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; -0.736 ; -1.063 ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; -0.601 ; -0.928 ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; -0.757 ; -1.082 ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; -0.877 ; -1.218 ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; -0.763 ; -1.081 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -0.726 ; -1.050 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.076  ; 0.919  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 1.076  ; 0.919  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -0.781 ; -1.106 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.760 ; -1.085 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.620 ; -0.948 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -0.933 ; -1.277 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -0.957 ; -1.307 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -0.586 ; -0.913 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -0.916 ; -1.257 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 7.577 ; 7.517 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 5.218 ; 5.152 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 7.577 ; 7.517 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 5.191 ; 5.125 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 5.277 ; 5.169 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 5.317 ; 5.213 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 5.143 ; 5.077 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 5.297 ; 5.192 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 5.315 ; 5.206 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 5.299 ; 5.191 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 5.270 ; 5.161 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 6.287 ; 6.251 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 5.475 ; 5.358 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 5.756 ; 5.744 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 5.206 ; 5.140 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 6.287 ; 6.251 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 5.295 ; 5.187 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 5.290 ; 5.182 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 5.249 ; 5.145 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 5.144 ; 5.072 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 5.582 ; 5.484 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 5.018 ; 4.967 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 5.210 ; 5.144 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 5.629 ; 5.536 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 5.374 ; 5.292 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 5.296 ; 5.187 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 5.295 ; 5.189 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 5.374 ; 5.280 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 5.246 ; 5.141 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 5.220 ; 5.154 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 5.278 ; 5.172 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 5.373 ; 5.292 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 5.299 ; 5.191 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 5.251 ; 5.144 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 5.454 ; 5.339 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 5.254 ; 5.148 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 5.342 ; 5.233 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 5.160 ; 5.091 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 5.226 ; 5.160 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 5.281 ; 5.174 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 5.221 ; 5.155 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 5.195 ; 5.129 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 5.454 ; 5.339 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 4.973 ; 4.908 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 5.052 ; 4.986 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 7.317 ; 7.254 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 5.026 ; 4.960 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 5.107 ; 4.999 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 5.147 ; 5.043 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 4.973 ; 4.908 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 5.127 ; 5.023 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 5.143 ; 5.035 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 5.130 ; 5.022 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 5.100 ; 4.991 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 4.975 ; 4.903 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 5.297 ; 5.181 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 5.590 ; 5.578 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 5.041 ; 4.975 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 6.078 ; 6.039 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 5.126 ; 5.018 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 5.120 ; 5.012 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 5.081 ; 4.976 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 4.975 ; 4.903 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 5.400 ; 5.303 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 4.853 ; 4.802 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 5.044 ; 4.978 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 5.448 ; 5.355 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 5.054 ; 4.973 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 5.127 ; 5.018 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 5.126 ; 5.020 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 5.201 ; 5.108 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 5.077 ; 4.973 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 5.054 ; 4.988 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 5.110 ; 5.003 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 5.201 ; 5.118 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 5.130 ; 5.022 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 5.082 ; 4.976 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 4.991 ; 4.921 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 5.084 ; 4.978 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 5.172 ; 5.063 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 4.991 ; 4.921 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 5.061 ; 4.995 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 5.112 ; 5.006 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 5.055 ; 4.989 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 5.029 ; 4.963 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 5.276 ; 5.161 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; in_clk ; -3.000 ; -43.011                        ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'in_clk'                                                                                ;
+--------+--------------+----------------+-----------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+-----------------+--------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; in_clk ; Rise       ; in_clk                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:aluZero|int_q                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:branch_FF|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:jmp_FF|int_q                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:memRead_FF|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:memWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:1:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:2:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:3:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:4:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:5:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:6:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_lsb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_msb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:5:dff|int_q ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_lsb|int_q    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:4:dff|int_q ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:5:dff|int_q   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:aluZero|int_q                          ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:branch_FF|int_q                        ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:memWrite_FF|int_q                      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:6:dff|int_q ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:dff_msb|int_q    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:1:dff|int_q   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:2:dff|int_q   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:3:dff|int_q   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:6:dff|int_q   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_lsb|int_q      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:2:dff|int_q ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:3:dff|int_q ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:dff_msb|int_q      ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:branchALU|enARdFF_2:\gen:1:dff|int_q ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:jmp_FF|int_q                           ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; enARdFF_2:memRead_FF|int_q                       ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:rdData2|enARdFF_2:\gen:4:dff|int_q   ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; in_clk~input|o                                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; in_clk~inputclkctrl|inclk[0]                     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; in_clk~inputclkctrl|outclk                       ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|\gen:4:dff|int_q|clk                   ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; regWrite_FF|int_q|clk                            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|\gen:4:dff|int_q|clk                   ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|dff_msb|int_q|clk                      ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|\gen:5:dff|int_q|clk                   ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|dff_lsb|int_q|clk                      ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; resALU|\gen:1:dff|int_q|clk                      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; memToReg_FF|int_q|clk                            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|\gen:5:dff|int_q|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|\gen:1:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; RegDstRes|\gen:3:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; aluZero|int_q|clk                                ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; branchALU|\gen:3:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; memWrite_FF|int_q|clk                            ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|\gen:2:dff|int_q|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|\gen:3:dff|int_q|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|\gen:6:dff|int_q|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; in_clk ; Rise       ; rdData2|dff_msb|int_q|clk                        ;
+--------+--------------+----------------+-----------------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 0.819  ; 1.373  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 0.610  ; 1.161  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 0.715  ; 1.272  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 0.592  ; 1.139  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 0.819  ; 1.373  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 0.712  ; 1.274  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 0.714  ; 1.274  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 0.807  ; 1.366  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 0.723  ; 1.283  ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; -0.453 ; -0.094 ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; 0.796  ; 1.350  ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; 0.822  ; 1.362  ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; 0.702  ; 1.262  ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; 0.587  ; 1.138  ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; 0.598  ; 1.149  ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; 0.711  ; 1.264  ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; 0.822  ; 1.362  ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; 0.693  ; 1.253  ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; 0.708  ; 1.267  ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; 0.740  ; 1.301  ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; 0.779  ; 1.323  ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; 0.593  ; 1.144  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 0.607  ; 1.158  ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; 0.940  ; 1.498  ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; 0.783  ; 1.336  ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; 0.745  ; 1.304  ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; 0.708  ; 1.261  ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; 0.685  ; 1.242  ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; 0.701  ; 1.262  ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; 0.615  ; 1.166  ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; 0.728  ; 1.288  ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; 0.783  ; 1.336  ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; 0.736  ; 1.284  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 0.703  ; 1.260  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 0.829  ; 1.395  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.568 ; -0.209 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 0.748  ; 1.308  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 0.729  ; 1.289  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 0.633  ; 1.184  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 0.829  ; 1.387  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 0.827  ; 1.395  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 0.602  ; 1.153  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 0.820  ; 1.374  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; -0.377 ; -0.910 ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -0.395 ; -0.932 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.495 ; -1.037 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.377 ; -0.910 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -0.599 ; -1.146 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -0.491 ; -1.040 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.493 ; -1.039 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -0.587 ; -1.139 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.501 ; -1.048 ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; 0.622  ; 0.269  ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; -0.577 ; -1.124 ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; -0.372 ; -0.909 ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; -0.481 ; -1.028 ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; -0.372 ; -0.909 ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; -0.383 ; -0.920 ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; -0.489 ; -1.029 ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; -0.602 ; -1.136 ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; -0.472 ; -1.019 ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; -0.487 ; -1.032 ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; -0.518 ; -1.066 ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; -0.562 ; -1.099 ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; -0.378 ; -0.915 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -0.392 ; -0.929 ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; -0.718 ; -1.268 ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; -0.400 ; -0.937 ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; -0.524 ; -1.070 ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; -0.488 ; -1.027 ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; -0.466 ; -1.009 ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; -0.479 ; -1.026 ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; -0.400 ; -0.937 ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; -0.507 ; -1.054 ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; -0.563 ; -1.110 ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; -0.514 ; -1.049 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -0.481 ; -1.025 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 0.732  ; 0.379  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 0.732  ; 0.379  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -0.525 ; -1.072 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.507 ; -1.054 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.418 ; -0.955 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -0.609 ; -1.161 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -0.606 ; -1.166 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -0.387 ; -0.924 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -0.600 ; -1.147 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 4.937 ; 5.165 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 3.499 ; 3.484 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 4.937 ; 5.165 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 3.469 ; 3.454 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 3.456 ; 3.483 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 3.498 ; 3.525 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 3.385 ; 3.397 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 3.479 ; 3.506 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 3.478 ; 3.508 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 3.478 ; 3.505 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 3.444 ; 3.471 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 4.117 ; 4.254 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 3.576 ; 3.615 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 3.942 ; 3.964 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 3.486 ; 3.471 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 4.117 ; 4.254 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 3.474 ; 3.500 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 3.468 ; 3.494 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 3.436 ; 3.463 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 3.384 ; 3.395 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 3.696 ; 3.701 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 3.307 ; 3.317 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 3.487 ; 3.472 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 3.733 ; 3.742 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 3.569 ; 3.574 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 3.475 ; 3.502 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 3.475 ; 3.502 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 3.569 ; 3.559 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 3.433 ; 3.460 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 3.499 ; 3.484 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 3.461 ; 3.487 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 3.533 ; 3.574 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 3.477 ; 3.505 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 3.435 ; 3.461 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 3.557 ; 3.597 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 3.435 ; 3.462 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 3.506 ; 3.536 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 3.393 ; 3.405 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 3.506 ; 3.491 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 3.467 ; 3.493 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 3.502 ; 3.487 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 3.472 ; 3.457 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 3.557 ; 3.597 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 3.272 ; 3.282 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 3.386 ; 3.370 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 4.764 ; 4.983 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 3.356 ; 3.340 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 3.342 ; 3.367 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 3.385 ; 3.410 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 3.272 ; 3.282 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 3.365 ; 3.390 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 3.363 ; 3.391 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 3.365 ; 3.390 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 3.331 ; 3.356 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 3.270 ; 3.280 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 3.458 ; 3.495 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 3.829 ; 3.850 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 3.373 ; 3.357 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 3.976 ; 4.107 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 3.360 ; 3.384 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 3.355 ; 3.379 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 3.323 ; 3.348 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 3.270 ; 3.280 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 3.574 ; 3.577 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 3.194 ; 3.203 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 3.374 ; 3.358 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 3.610 ; 3.617 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 3.319 ; 3.344 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 3.362 ; 3.387 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 3.362 ; 3.387 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 3.452 ; 3.440 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 3.319 ; 3.344 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 3.386 ; 3.370 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 3.348 ; 3.373 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 3.417 ; 3.455 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 3.363 ; 3.388 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 3.321 ; 3.345 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 3.279 ; 3.290 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 3.322 ; 3.347 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 3.391 ; 3.419 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 3.279 ; 3.290 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 3.393 ; 3.377 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 3.354 ; 3.378 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 3.388 ; 3.372 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 3.359 ; 3.343 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 3.438 ; 3.476 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  in_clk          ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -43.011             ;
;  in_clk          ; N/A   ; N/A  ; N/A      ; N/A     ; -43.011             ;
+------------------+-------+------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.491  ; 1.922  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 1.130  ; 1.563  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 1.314  ; 1.737  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 1.098  ; 1.527  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 1.488  ; 1.922  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 1.312  ; 1.734  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 1.318  ; 1.747  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 1.491  ; 1.921  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 1.315  ; 1.744  ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; -0.453 ; -0.094 ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; 1.466  ; 1.899  ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; 1.484  ; 1.895  ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; 1.296  ; 1.725  ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; 1.106  ; 1.539  ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; 1.115  ; 1.547  ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; 1.308  ; 1.727  ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; 1.484  ; 1.895  ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; 1.287  ; 1.716  ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; 1.315  ; 1.737  ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; 1.357  ; 1.778  ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; 1.463  ; 1.871  ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; 1.112  ; 1.545  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 1.122  ; 1.554  ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; 1.715  ; 2.134  ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; 1.452  ; 1.885  ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; 1.353  ; 1.775  ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; 1.297  ; 1.716  ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; 1.289  ; 1.707  ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; 1.310  ; 1.731  ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; 1.132  ; 1.564  ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; 1.321  ; 1.751  ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; 1.452  ; 1.885  ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; 1.337  ; 1.746  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 1.292  ; 1.717  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.530  ; 1.981  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.568 ; -0.209 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 1.348  ; 1.778  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 1.328  ; 1.756  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 1.152  ; 1.585  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 1.516  ; 1.946  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 1.530  ; 1.981  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 1.116  ; 1.548  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 1.494  ; 1.927  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; -0.377 ; -0.895 ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -0.395 ; -0.926 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.495 ; -1.037 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.377 ; -0.895 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -0.599 ; -1.146 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -0.491 ; -1.040 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.493 ; -1.039 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -0.587 ; -1.139 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.501 ; -1.048 ; Rise       ; in_clk          ;
; in_aluZero       ; in_clk     ; 1.047  ; 0.861  ; Rise       ; in_clk          ;
; in_branch        ; in_clk     ; -0.577 ; -1.124 ; Rise       ; in_clk          ;
; in_branchALU[*]  ; in_clk     ; -0.372 ; -0.902 ; Rise       ; in_clk          ;
;  in_branchALU[0] ; in_clk     ; -0.481 ; -1.028 ; Rise       ; in_clk          ;
;  in_branchALU[1] ; in_clk     ; -0.372 ; -0.902 ; Rise       ; in_clk          ;
;  in_branchALU[2] ; in_clk     ; -0.383 ; -0.912 ; Rise       ; in_clk          ;
;  in_branchALU[3] ; in_clk     ; -0.489 ; -1.029 ; Rise       ; in_clk          ;
;  in_branchALU[4] ; in_clk     ; -0.602 ; -1.136 ; Rise       ; in_clk          ;
;  in_branchALU[5] ; in_clk     ; -0.472 ; -1.019 ; Rise       ; in_clk          ;
;  in_branchALU[6] ; in_clk     ; -0.487 ; -1.032 ; Rise       ; in_clk          ;
;  in_branchALU[7] ; in_clk     ; -0.518 ; -1.066 ; Rise       ; in_clk          ;
; in_jmp           ; in_clk     ; -0.562 ; -1.099 ; Rise       ; in_clk          ;
; in_memRead       ; in_clk     ; -0.378 ; -0.908 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -0.392 ; -0.918 ; Rise       ; in_clk          ;
; in_memWrite      ; in_clk     ; -0.718 ; -1.268 ; Rise       ; in_clk          ;
; in_rdData2[*]    ; in_clk     ; -0.400 ; -0.928 ; Rise       ; in_clk          ;
;  in_rdData2[0]   ; in_clk     ; -0.524 ; -1.070 ; Rise       ; in_clk          ;
;  in_rdData2[1]   ; in_clk     ; -0.488 ; -1.027 ; Rise       ; in_clk          ;
;  in_rdData2[2]   ; in_clk     ; -0.466 ; -1.009 ; Rise       ; in_clk          ;
;  in_rdData2[3]   ; in_clk     ; -0.479 ; -1.026 ; Rise       ; in_clk          ;
;  in_rdData2[4]   ; in_clk     ; -0.400 ; -0.928 ; Rise       ; in_clk          ;
;  in_rdData2[5]   ; in_clk     ; -0.507 ; -1.054 ; Rise       ; in_clk          ;
;  in_rdData2[6]   ; in_clk     ; -0.563 ; -1.110 ; Rise       ; in_clk          ;
;  in_rdData2[7]   ; in_clk     ; -0.514 ; -1.049 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -0.481 ; -1.025 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.219  ; 1.049  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 1.219  ; 1.049  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -0.525 ; -1.072 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.507 ; -1.054 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.418 ; -0.948 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -0.609 ; -1.161 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -0.606 ; -1.166 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -0.387 ; -0.913 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -0.600 ; -1.147 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 8.413 ; 8.403 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 5.831 ; 5.797 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 8.413 ; 8.403 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 5.804 ; 5.770 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 5.888 ; 5.807 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 5.929 ; 5.850 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 5.773 ; 5.702 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 5.908 ; 5.829 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 5.929 ; 5.849 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 5.910 ; 5.829 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 5.881 ; 5.799 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 6.981 ; 7.010 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 6.099 ; 6.018 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 6.484 ; 6.483 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 5.819 ; 5.785 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 6.981 ; 7.010 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 5.905 ; 5.825 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 5.900 ; 5.820 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 5.860 ; 5.780 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 5.774 ; 5.696 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 6.225 ; 6.173 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 5.642 ; 5.576 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 5.822 ; 5.788 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 6.272 ; 6.227 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 5.999 ; 5.942 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 5.907 ; 5.825 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 5.906 ; 5.827 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 5.995 ; 5.942 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 5.857 ; 5.778 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 5.832 ; 5.798 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 5.890 ; 5.809 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 5.999 ; 5.942 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 5.910 ; 5.829 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 5.862 ; 5.781 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 5.864 ; 5.785 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 5.956 ; 5.876 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 5.790 ; 5.716 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 5.838 ; 5.804 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 5.891 ; 5.810 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 5.834 ; 5.800 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 5.808 ; 5.774 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; out_RegDstRes[*]  ; in_clk     ; 3.272 ; 3.282 ; Rise       ; in_clk          ;
;  out_RegDstRes[0] ; in_clk     ; 3.386 ; 3.370 ; Rise       ; in_clk          ;
;  out_RegDstRes[1] ; in_clk     ; 4.764 ; 4.983 ; Rise       ; in_clk          ;
;  out_RegDstRes[2] ; in_clk     ; 3.356 ; 3.340 ; Rise       ; in_clk          ;
;  out_RegDstRes[3] ; in_clk     ; 3.342 ; 3.367 ; Rise       ; in_clk          ;
;  out_RegDstRes[4] ; in_clk     ; 3.385 ; 3.410 ; Rise       ; in_clk          ;
;  out_RegDstRes[5] ; in_clk     ; 3.272 ; 3.282 ; Rise       ; in_clk          ;
;  out_RegDstRes[6] ; in_clk     ; 3.365 ; 3.390 ; Rise       ; in_clk          ;
;  out_RegDstRes[7] ; in_clk     ; 3.363 ; 3.391 ; Rise       ; in_clk          ;
; out_aluZero       ; in_clk     ; 3.365 ; 3.390 ; Rise       ; in_clk          ;
; out_branch        ; in_clk     ; 3.331 ; 3.356 ; Rise       ; in_clk          ;
; out_branchALU[*]  ; in_clk     ; 3.270 ; 3.280 ; Rise       ; in_clk          ;
;  out_branchALU[0] ; in_clk     ; 3.458 ; 3.495 ; Rise       ; in_clk          ;
;  out_branchALU[1] ; in_clk     ; 3.829 ; 3.850 ; Rise       ; in_clk          ;
;  out_branchALU[2] ; in_clk     ; 3.373 ; 3.357 ; Rise       ; in_clk          ;
;  out_branchALU[3] ; in_clk     ; 3.976 ; 4.107 ; Rise       ; in_clk          ;
;  out_branchALU[4] ; in_clk     ; 3.360 ; 3.384 ; Rise       ; in_clk          ;
;  out_branchALU[5] ; in_clk     ; 3.355 ; 3.379 ; Rise       ; in_clk          ;
;  out_branchALU[6] ; in_clk     ; 3.323 ; 3.348 ; Rise       ; in_clk          ;
;  out_branchALU[7] ; in_clk     ; 3.270 ; 3.280 ; Rise       ; in_clk          ;
; out_jmp           ; in_clk     ; 3.574 ; 3.577 ; Rise       ; in_clk          ;
; out_memRead       ; in_clk     ; 3.194 ; 3.203 ; Rise       ; in_clk          ;
; out_memToReg      ; in_clk     ; 3.374 ; 3.358 ; Rise       ; in_clk          ;
; out_memWrite      ; in_clk     ; 3.610 ; 3.617 ; Rise       ; in_clk          ;
; out_rdData2[*]    ; in_clk     ; 3.319 ; 3.344 ; Rise       ; in_clk          ;
;  out_rdData2[0]   ; in_clk     ; 3.362 ; 3.387 ; Rise       ; in_clk          ;
;  out_rdData2[1]   ; in_clk     ; 3.362 ; 3.387 ; Rise       ; in_clk          ;
;  out_rdData2[2]   ; in_clk     ; 3.452 ; 3.440 ; Rise       ; in_clk          ;
;  out_rdData2[3]   ; in_clk     ; 3.319 ; 3.344 ; Rise       ; in_clk          ;
;  out_rdData2[4]   ; in_clk     ; 3.386 ; 3.370 ; Rise       ; in_clk          ;
;  out_rdData2[5]   ; in_clk     ; 3.348 ; 3.373 ; Rise       ; in_clk          ;
;  out_rdData2[6]   ; in_clk     ; 3.417 ; 3.455 ; Rise       ; in_clk          ;
;  out_rdData2[7]   ; in_clk     ; 3.363 ; 3.388 ; Rise       ; in_clk          ;
; out_regWrite      ; in_clk     ; 3.321 ; 3.345 ; Rise       ; in_clk          ;
; out_resALU[*]     ; in_clk     ; 3.279 ; 3.290 ; Rise       ; in_clk          ;
;  out_resALU[0]    ; in_clk     ; 3.322 ; 3.347 ; Rise       ; in_clk          ;
;  out_resALU[1]    ; in_clk     ; 3.391 ; 3.419 ; Rise       ; in_clk          ;
;  out_resALU[2]    ; in_clk     ; 3.279 ; 3.290 ; Rise       ; in_clk          ;
;  out_resALU[3]    ; in_clk     ; 3.393 ; 3.377 ; Rise       ; in_clk          ;
;  out_resALU[4]    ; in_clk     ; 3.354 ; 3.378 ; Rise       ; in_clk          ;
;  out_resALU[5]    ; in_clk     ; 3.388 ; 3.372 ; Rise       ; in_clk          ;
;  out_resALU[6]    ; in_clk     ; 3.359 ; 3.343 ; Rise       ; in_clk          ;
;  out_resALU[7]    ; in_clk     ; 3.438 ; 3.476 ; Rise       ; in_clk          ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_aluZero      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branchALU[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_rdData2[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_memRead      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_memWrite     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_branch       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_jmp          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_regWrite     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_memToReg     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_RegDstRes[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; in_aluZero      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rst          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branchALU[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rdData2[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_memRead      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_memWrite     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_branch       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_jmp          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_regWrite     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_memToReg     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_aluZero      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_resALU[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_resALU[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_resALU[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; out_branchALU[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; out_rdData2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_memRead      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; out_memWrite     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_branch       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_jmp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_regWrite     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_memToReg     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; out_RegDstRes[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_aluZero      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_resALU[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_resALU[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_resALU[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; out_branchALU[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; out_rdData2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_memRead      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; out_memWrite     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_branch       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_jmp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_regWrite     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_memToReg     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; out_RegDstRes[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_aluZero      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_resALU[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_resALU[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_resALU[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; out_branchALU[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_branchALU[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; out_rdData2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_rdData2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_memRead      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_memWrite     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_branch       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_jmp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_regWrite     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_memToReg     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; out_RegDstRes[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_RegDstRes[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 39    ; 39   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Apr 10 15:34:04 2024
Info: Command: quartus_sta Testbench -c Testbench
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Testbench.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name in_clk in_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 in_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.000 in_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -43.011 in_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4608 megabytes
    Info: Processing ended: Wed Apr 10 15:34:08 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


