`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  5 2021 02:02:40 CST (May  4 2021 18:02:40 UTC)

module DC_Filter_Add_12U_194_1(in1, out1);
  input [11:0] in1;
  output [11:0] out1;
  wire [11:0] in1;
  wire [11:0] out1;
  wire add_21_2_n_0, add_21_2_n_3, add_21_2_n_4, add_21_2_n_6,
       add_21_2_n_8, add_21_2_n_9, add_21_2_n_10, add_21_2_n_11;
  wire add_21_2_n_12, add_21_2_n_14, add_21_2_n_15, add_21_2_n_16,
       add_21_2_n_17, add_21_2_n_18, add_21_2_n_20, add_21_2_n_21;
  wire add_21_2_n_41, add_21_2_n_42, add_21_2_n_43, add_21_2_n_44,
       add_21_2_n_46, add_21_2_n_47, add_21_2_n_48, add_21_2_n_49;
  assign out1[0] = in1[0];
  assign out1[1] = in1[1];
  assign out1[2] = in1[2];
  assign out1[3] = in1[3];
  INVX1 g7(.A (in1[4]), .Y (out1[4]));
  MXI2XL add_21_2_g191(.A (add_21_2_n_6), .B (in1[9]), .S0
       (add_21_2_n_21), .Y (out1[9]));
  MXI2XL add_21_2_g192(.A (add_21_2_n_41), .B (add_21_2_n_42), .S0
       (add_21_2_n_17), .Y (out1[7]));
  MXI2XL add_21_2_g193(.A (add_21_2_n_3), .B (in1[11]), .S0
       (add_21_2_n_20), .Y (out1[11]));
  MXI2XL add_21_2_g194(.A (add_21_2_n_4), .B (in1[10]), .S0
       (add_21_2_n_0), .Y (out1[10]));
  NOR2X1 add_21_2_g197(.A (add_21_2_n_9), .B (add_21_2_n_18), .Y
       (add_21_2_n_21));
  NOR2X1 add_21_2_g198(.A (add_21_2_n_14), .B (add_21_2_n_18), .Y
       (add_21_2_n_20));
  NAND2BX1 add_21_2_g199(.AN (add_21_2_n_16), .B (add_21_2_n_17), .Y
       (out1[6]));
  NOR2X4 add_21_2_g201(.A (add_21_2_n_12), .B (add_21_2_n_15), .Y
       (add_21_2_n_18));
  NAND2X1 add_21_2_g202(.A (add_21_2_n_47), .B (add_21_2_n_10), .Y
       (add_21_2_n_17));
  NOR2X1 add_21_2_g203(.A (add_21_2_n_46), .B (add_21_2_n_10), .Y
       (add_21_2_n_16));
  NOR2X6 add_21_2_g204(.A (add_21_2_n_43), .B (add_21_2_n_10), .Y
       (add_21_2_n_15));
  NAND2X1 add_21_2_g205(.A (in1[10]), .B (add_21_2_n_11), .Y
       (add_21_2_n_14));
  MXI2XL add_21_2_g206(.A (add_21_2_n_8), .B (in1[5]), .S0 (in1[4]), .Y
       (out1[5]));
  NOR2X2 add_21_2_g207(.A (add_21_2_n_44), .B (add_21_2_n_49), .Y
       (add_21_2_n_12));
  NOR2X4 add_21_2_g209(.A (add_21_2_n_6), .B (add_21_2_n_9), .Y
       (add_21_2_n_11));
  NAND2X8 add_21_2_g210(.A (in1[5]), .B (in1[4]), .Y (add_21_2_n_10));
  CLKINVX3 add_21_2_g211(.A (in1[8]), .Y (add_21_2_n_9));
  INVX1 add_21_2_g212(.A (in1[5]), .Y (add_21_2_n_8));
  CLKINVX4 add_21_2_g214(.A (in1[9]), .Y (add_21_2_n_6));
  INVXL add_21_2_g216(.A (in1[10]), .Y (add_21_2_n_4));
  INVXL add_21_2_g217(.A (in1[11]), .Y (add_21_2_n_3));
  MXI2XL add_21_2_g2(.A (in1[8]), .B (add_21_2_n_9), .S0
       (add_21_2_n_18), .Y (out1[8]));
  NOR2BX1 add_21_2_g218(.AN (add_21_2_n_11), .B (add_21_2_n_18), .Y
       (add_21_2_n_0));
  INVXL add_21_2_fopt(.A (add_21_2_n_42), .Y (add_21_2_n_41));
  INVXL add_21_2_fopt219(.A (add_21_2_n_43), .Y (add_21_2_n_42));
  CLKINVX2 add_21_2_fopt220(.A (in1[7]), .Y (add_21_2_n_43));
  CLKINVX4 add_21_2_fopt221(.A (in1[7]), .Y (add_21_2_n_44));
  INVXL add_21_2_fopt222(.A (add_21_2_n_48), .Y (add_21_2_n_46));
  INVXL add_21_2_fopt223(.A (add_21_2_n_48), .Y (add_21_2_n_47));
  BUFX2 add_21_2_fopt224(.A (in1[6]), .Y (add_21_2_n_48));
  CLKINVX3 add_21_2_fopt225(.A (in1[6]), .Y (add_21_2_n_49));
endmodule


