# EDA 04：薄膜沉積與金屬化

> **目標讀者**：零基礎學生、準備 TSMC 薄膜 / 金屬製程工程師面試者
> **預備知識**：基礎化學（化學反應概念即可）
> **學習時間**：約 90 分鐘

---

## 🔰 本章基礎觀念（零基礎必讀）

### 為什麼需要薄膜沉積？

IC 是一層一層「蓋」起來的。每一層都是一種特定材料的薄膜：
- **絕緣層**（SiO₂, Si₃N₄, High-k）→ 隔開不同導體
- **導電層**（金屬 Cu/Al/W, 多晶矽）→ 連接電路
- **阻障層**（TaN/Ta, TiN/Ti）→ 防止材料互相擴散

### 生活比喻

| 薄膜技術 | 生活比喻 |
|---------|---------|
| CVD | 像蒸籠裡食物表面凝結的水滴（氣體遇到表面反應凝結） |
| PVD/濺鍍 | 像用高壓水槍打碎一塊肥皂，碎片飛濺到牆上沾住 |
| ALD | 像一層一層刷油漆，每次只刷一層分子厚度 |
| 電鍍 | 像電鍍金屬首飾（離子在電場中沉積到表面） |

---

## 一、CVD（Chemical Vapor Deposition，化學氣相沉積）

### 1.1 CVD 基本原理

反應氣體（前驅物）被送入腔體 → 在加熱的晶圓表面發生化學反應 → 生成固態薄膜 + 氣態副產物排出

```
    反應氣體進入
         │
         ▼
    ┌──────────────────┐
    │   反應腔體         │
    │                   │
    │   氣相傳輸          │ ← 氣體擴散到表面
    │     │              │
    │     ▼              │
    │   表面吸附 → 反應   │ ← 化學反應生成薄膜
    │     │              │
    │   ┌─────────┐     │
    │   │ 薄膜     │     │
    │   │─────────│     │
    │   │ 晶圓     │     │
    │   └─────────┘     │
    │                   │
    │   副產物排出 →     │
    └──────────────────┘
```

### 1.2 CVD 的種類

#### APCVD（Atmospheric Pressure CVD，常壓 CVD）

- 壓力：大氣壓（760 Torr）
- 溫度：300～500°C
- 優點：速率快、設備簡單
- 缺點：均勻性差、階梯覆蓋差
- 用途：BPSG（硼磷矽玻璃）等絕緣層

#### LPCVD（Low Pressure CVD，低壓 CVD）

- 壓力：0.1～10 Torr
- 溫度：500～900°C
- 優點：**均勻性好、階梯覆蓋好** ★
- 缺點：溫度高
- 用途：多晶矽（Poly-Si）、Si₃N₄、SiO₂

**為什麼低壓反而更均勻？**
- 低壓 → 氣體分子平均自由程增加 → 擴散更快 → 表面反應速率主導（而非氣體傳輸主導）→ 均勻性好

#### PECVD（Plasma Enhanced CVD，電漿增強 CVD）

- 壓力：0.1～5 Torr
- 溫度：**200～400°C** ★ 低溫製程關鍵
- 原理：電漿提供能量，降低反應所需溫度
- 優點：低溫沉積，適用於已有金屬層的晶圓
- 缺點：薄膜品質比 LPCVD 差（含 H 較多）
- 用途：**BEOL 介電層、氮化矽保護層**

#### HDPCVD（High Density Plasma CVD，高密度電漿 CVD）

- 同時進行沉積和濺蝕（Sputter etch）
- 優秀的**間隙填充能力（Gap Fill）**
- 用途：STI（淺溝槽隔離）填充、IMD（金屬間介電層）

### 1.3 CVD 常見反應

| 沉積材料 | 反應前驅物 | 反應方程式 | CVD 類型 |
|---------|-----------|-----------|---------|
| SiO₂ | SiH₄ + O₂ | SiH₄ + O₂ → SiO₂ + 2H₂ | PECVD |
| SiO₂ | TEOS + O₂ | Si(OC₂H₅)₄ → SiO₂ + ... | PECVD/LPCVD |
| Si₃N₄ | SiH₄ + NH₃ | 3SiH₄ + 4NH₃ → Si₃N₄ + 12H₂ | LPCVD/PECVD |
| Poly-Si | SiH₄ | SiH₄ → Si + 2H₂ | LPCVD |
| W | WF₆ + H₂ | WF₆ + 3H₂ → W + 6HF | CVD |

### 1.4 階梯覆蓋率（Step Coverage）

$$\boxed{\text{Step Coverage} = \frac{t_{sidewall}}{t_{top}} \times 100\%}$$

- 100% = 完美（側壁和頂部一樣厚）→ 保形沉積（Conformal）
- LPCVD：~100%（保形）
- PECVD：50～80%
- PVD：10～50%（視線沉積，Side coverage 差）

---

## 二、PVD（Physical Vapor Deposition，物理氣相沉積）

### 2.1 蒸鍍（Evaporation）

- 加熱材料至蒸發 → 蒸氣在晶圓上凝結
- **視線沉積（Line-of-sight）**：只有「看得到」源的地方才有沉積
- 階梯覆蓋差
- 用途：實驗室、簡單金屬層

### 2.2 濺鍍（Sputtering）★IC 製造主流 PVD

```
    Ar 氣體
      │
      ▼
  ┌──────────────────┐
  │                  │
  │   靶材 (Target)   │ ← 欲沉積的材料
  │   ────────────   │
  │        ↑         │
  │   Ar⁺ 離子轟擊   │ ← 電漿中的 Ar⁺ 打到靶材
  │        │         │
  │        ▼         │
  │   靶材原子飛出    │ ← 被打出的原子
  │        ↓         │
  │   ┌─────────┐   │
  │   │ 薄膜     │   │ ← 沉積到晶圓上
  │   │─────────│   │
  │   │ 晶圓     │   │
  │   └─────────┘   │
  └──────────────────┘
```

原理：
1. 腔體中充入 Ar 氣體
2. 施加電場產生 Ar 電漿
3. Ar⁺ 離子加速撞擊靶材（Target）
4. 靶材原子被「打」出來，飛到晶圓上沉積

**優點**：
- 可沉積幾乎任何材料（金屬、合金、化合物）
- 薄膜附著力好
- 純度高

**用途**：金屬阻障層（TaN, TiN）、金屬種子層（Cu seed）、鋁金屬層

### 2.3 PVD vs CVD 比較

| 比較項目 | PVD（濺鍍） | CVD |
|---------|------------|-----|
| 原理 | 物理轟擊 | 化學反應 |
| 階梯覆蓋 | **差**（視線沉積） | **好**（保形） |
| 沉積溫度 | 低（室溫～300°C） | 中高（200～900°C） |
| 薄膜純度 | 高 | 可能含 H, C |
| 沉積速率 | 中等 | 可快可慢 |
| 主要用途 | 金屬層、阻障層 | 介電層、多晶矽 |

---

## 三、ALD（Atomic Layer Deposition，原子層沉積）★先進製程必備

### 3.1 為什麼需要 ALD？

先進製程（< 10nm）需要：
- **極薄的薄膜**（1～10 nm）
- **完美的均勻性**和**保形性**
- **原子級厚度控制**

CVD 和 PVD 在這些方面都有局限，ALD 完美解決。

### 3.2 ALD 原理（自限制反應）

ALD 的核心是**自限制（Self-limiting）**：每個週期只長一層原子。

```
    ALD 一個週期（以 Al₂O₃ 為例）
    ================================

    步驟1：脈衝 A 前驅物（TMA: Al(CH₃)₃）
    ┌──────────────┐
    │ Al-CH₃ Al-CH₃│  ← TMA 與表面 OH 反應
    │──────────────│     反應完就停（自限制）
    │   基板        │
    └──────────────┘

    步驟2：沖洗（Purge，用 N₂ 或 Ar）
    ← 移除多餘的 TMA 和副產物

    步驟3：脈衝 B 前驅物（H₂O）
    ┌──────────────┐
    │  Al₂O₃ + OH  │  ← H₂O 與 Al-CH₃ 反應
    │──────────────│     反應完就停（自限制）
    │   基板        │
    └──────────────┘

    步驟4：沖洗
    ← 移除多餘的 H₂O 和副產物

    → 完成一個週期，沉積約 0.1 nm 的 Al₂O₃
    → 重複 N 個週期 → 得到精確 N×0.1 nm 的薄膜
```

### 3.3 ALD 的特性

| 特性 | 說明 |
|------|------|
| 厚度控制 | **原子級精度**（~0.1 nm/cycle） |
| 均勻性 | 極佳（自限制反應，不受氣體流量影響） |
| 保形性 | **接近 100%**（即使高深寬比溝槽） |
| 溫度 | 低（100～400°C） |
| 速率 | **慢**（~0.1 nm/cycle，1 nm 需要 10 個週期） |
| 成本 | 高（速率慢，前驅物貴） |

### 3.4 ALD 在先進製程的應用

| 應用 | 材料 | 說明 |
|------|------|------|
| High-k 閘介電層 | HfO₂ | 取代 SiO₂，減少漏電 ★ |
| Metal Gate | TiN, TaN | 取代多晶矽閘極 ★ |
| 間隔物（Spacer） | SiN, SiO₂ | FinFET/GAA 的自對準結構 |
| 擴散阻障層 | TaN | 銅互連的阻障 |
| 封裝層 | Al₂O₃ | 保護層 |

---

## 四、外延（Epitaxy）

### 4.1 什麼是外延？

外延是在晶圓表面**按照基板的晶格結構生長一層新的單晶薄膜**。

### 4.2 同質外延 vs 異質外延

| 類型 | 說明 | 範例 |
|------|------|------|
| 同質外延（Homoepitaxy） | 在 Si 基板上長 Si | 低摻雜 Si 外延層（用於 CMOS） |
| 異質外延（Heteroepitaxy） | 在 Si 基板上長不同材料 | SiGe on Si ★（用於 pMOS 通道應變） |

### 4.3 外延方法

- **VPE（Vapor Phase Epitaxy）**：最常用，用 SiH₄ 或 SiCl₄ 做前驅物
- **MBE（Molecular Beam Epitaxy）**：超高真空中分子束沉積，精度極高但慢
- **SEG（Selective Epitaxial Growth）**：只在露出的矽區域生長，SiO₂/SiN 上不長

### 4.4 SiGe 外延 ★先進製程重要

在 pMOS 的 Source/Drain 區域生長 SiGe（鍺矽合金）：
- SiGe 晶格常數比 Si 大（Ge 原子更大）
- 在 Si 通道中產生**壓縮應變（Compressive Strain）**
- 電洞遷移率提升 **30～50%** → pMOS 性能大幅提升

---

## 五、BEOL 金屬化（Back End of Line Metallization）

### 5.1 FEOL vs BEOL

```
    ┌──────────────────────────────┐
    │  M10 ─── 最頂層金屬（粗線）   │
    │  M9                         │
    │  M8                         │
    │  ...         BEOL           │  ← 後段製程
    │  M3          (金屬互連)      │     （本節重點）
    │  M2                         │
    │  M1 ─── 最底層金屬（細線）   │
    ├──────────────────────────────┤
    │  Contact（接觸孔）           │
    ├──────────────────────────────┤
    │  Gate                       │
    │  S/D         FEOL           │  ← 前段製程
    │  STI         (電晶體)       │
    │  Well                       │
    │  Si Substrate               │
    └──────────────────────────────┘
```

先進製程可能有 **10～15 層金屬**（TSMC N3 有 ~13 層金屬）。

### 5.2 從鋁到銅的演進

#### 鋁製程（傳統，> 180nm）

```
   沉積全面金屬層（PVD 鋁）
   ┌──────────────────────┐
   │ ████████████████████ │  ← 整面的鋁
   │──────────────────────│
   │       ILD (SiO₂)     │
   └──────────────────────┘
          │
          ▼  微影 + 蝕刻
   ┌──────────────────────┐
   │ ██    ████    ██     │  ← 蝕刻出線路圖案
   │──────────────────────│
   │       ILD (SiO₂)     │
   └──────────────────────┘
```

問題：鋁的電阻率較高（2.65 μΩ·cm），且蝕刻 Al 越來越困難。

#### 銅製程 ★大馬士革（Damascene）

銅不能用傳統方式蝕刻（沒有好的蝕刻氣體），所以用**反向**做法：

```
    大馬士革製程（Damascene）
    ========================

    ① 沉積 ILD（介電層）
    ┌──────────────────────┐
    │      ILD (SiO₂)      │
    │──────────────────────│
    │       下層             │
    └──────────────────────┘

    ② 微影 + 蝕刻溝槽
    ┌──────────────────────┐
    │    ┌──┐  ┌────┐  ┌──┐│  ← 在介電層中蝕刻出溝槽
    │    │  │  │    │  │  ││
    │────┴──┴──┴────┴──┴──┤│
    │       下層             │
    └──────────────────────┘

    ③ 沉積 Barrier（TaN/Ta）+ Cu Seed → 銅電鍍
    ┌──────────────────────┐
    │ Cu  ┌Cu┐  ┌ Cu ┐ Cu ││  ← 銅填滿溝槽（也覆蓋表面）
    │    │  │  │    │  │  ││
    │────┴──┴──┴────┴──┴──┤│
    └──────────────────────┘

    ④ CMP 磨平
    ┌──────────────────────┐
    │    ┌Cu┐  ┌ Cu ┐  ┌Cu┐│  ← 磨掉表面多餘的銅
    │    │  │  │    │  │  ││     只留溝槽中的銅線
    │────┴──┴──┴────┴──┴──┤│
    └──────────────────────┘
```

**為什麼叫大馬士革？** 因為這種「在材料中嵌入金屬」的工藝類似古代大馬士革刀的金屬鑲嵌工藝。

### 5.3 雙大馬士革（Dual Damascene）

同時做出**金屬線（Trench）+ 通孔（Via）**，減少步驟。

```
    雙大馬士革
    =========

    ILD 中同時蝕刻出 Trench + Via：

    ┌────────────────────────┐
    │  ┌────────┐            │  ← Trench（金屬線溝槽）
    │  │  ┌──┐  │            │
    │  │  │  │  │            │  ← Via（通孔，連接上下層）
    │  │  │  │  │            │
    │──┴──┴──┴──┴────────────│
    │       下層金屬           │
    └────────────────────────┘

    填入 Barrier + Cu：

    ┌────────────────────────┐
    │  ┌─Cu──────┐           │  ← 一次填入，Trench + Via 同時完成
    │  │  ┌Cu┐  │           │
    │  │  │Cu│  │           │
    │  │  │Cu│  │           │
    │──┴──┴──┴──┴────────────│
    │       下層金屬           │
    └────────────────────────┘
```

### 5.4 銅製程的關鍵步驟

| 步驟 | 方法 | 材料 | 目的 |
|------|------|------|------|
| 擴散阻障層 | PVD / ALD | TaN/Ta | 防止 Cu 擴散到介電層 ★ |
| 銅種子層 | PVD | Cu (~50nm) | 電鍍的起始層 |
| 銅填充 | **電鍍（ECP）** | Cu | 填滿溝槽 |
| 退火 | 熱處理 | — | 銅晶粒生長，降低電阻 |
| CMP | 化學機械研磨 | — | 磨平表面 |
| 蓋帽層 | CVD | SiCN / CoWP | 防止銅氧化和擴散 |

> **為什麼需要阻障層？** 銅會快速擴散到矽和 SiO₂ 中，形成深能階缺陷（deep-level trap），嚴重影響元件可靠性。TaN/Ta 阻障層阻止銅擴散。

### 5.5 鋁 vs 銅比較

| 性質 | 鋁 (Al) | 銅 (Cu) |
|------|---------|---------|
| 電阻率 (μΩ·cm) | 2.65 | **1.68** ★ 低 37% |
| 電遷移抗性 | 差 | **好** ★ |
| 蝕刻 | 容易（RIE） | 困難（需大馬士革） |
| 需要阻障層？ | 不一定 | **必須**（Cu 會擴散） |
| 製程節點 | > 180nm | **≤ 130nm** |

---

## 六、先進互連趨勢

### 6.1 銅的極限

隨著線寬縮小，銅互連面臨嚴重問題：

| 問題 | 原因 |
|------|------|
| 電阻率上升 | 線寬 < 電子平均自由程（~40nm）→ 表面散射和晶界散射 |
| 阻障層佔比過大 | 阻障層厚度不能無限縮小 → 佔據越來越多截面積 |
| 可靠性下降 | 電流密度增加 → 電遷移問題加劇 |

### 6.2 替代材料

| 材料 | 電阻率 (bulk) | 優勢 | 狀態 |
|------|-------------|------|------|
| Cu（銅） | 1.68 μΩ·cm | 低電阻、成熟 | 目前主流 |
| Co（鈷） | 6.24 μΩ·cm | 不需厚阻障層、填充好 | 用於底層接觸 |
| Ru（釕） | 7.1 μΩ·cm | 無需阻障層、抗電遷移 | 研發中 |
| Mo（鉬） | 5.3 μΩ·cm | 無需阻障層 | 研發中 |

> 雖然 Co/Ru 的 bulk 電阻率比 Cu 高，但在極細線寬下（< 15nm），扣除阻障層後的**有效電阻**可能更低。

### 6.3 Low-k 介電質

$$RC = \rho \cdot \frac{L}{A} \cdot \epsilon_0 \epsilon_r \cdot \frac{A}{d} = \rho \epsilon_0 \epsilon_r \frac{L}{d}$$

降低互連 RC delay 需要：降低 $\rho$（用銅）和降低 $\epsilon_r$（用 Low-k）。

| 材料 | 介電常數 k | 用途 |
|------|-----------|------|
| SiO₂ | 3.9 | 傳統 |
| FSG | 3.5 | 略優 |
| SiCOH（CDO） | 2.7～3.0 | ★ 目前主流 |
| 多孔 Low-k | 2.0～2.5 | 先進製程 |
| Air Gap | ~1.0 | ★★ 最先進（中間留空氣） |

---

### 數值例題 1：互連 RC Delay

**題目**：一條金屬線長度 $L = 1$ mm, 寬度 $W = 50$ nm, 厚度 $T = 100$ nm, 間距 $S = 50$ nm, ILD 厚度 $H = 100$ nm。銅電阻率 $\rho = 2.0$ μΩ·cm（含散射效應），ILD 介電常數 $k = 3.0$。計算：
(a) 線電阻 R
(b) 線間電容 C（簡化為平行板模型）
(c) RC delay

**解答**：

**(a)** 線電阻：
$$R = \rho \cdot \frac{L}{W \times T} = 2.0 \times 10^{-6} \times \frac{0.1}{50 \times 10^{-7} \times 100 \times 10^{-7}}$$

$$= 2.0 \times 10^{-6} \times \frac{0.1}{5 \times 10^{-11}} = 2.0 \times 10^{-6} \times 2 \times 10^{9} = \boxed{4000 \text{ Ω}}$$

**(b)** 線間電容（簡化平行板）：
$$C = \epsilon_0 \epsilon_r \frac{T \times L}{S} = 8.854 \times 10^{-12} \times 3.0 \times \frac{100 \times 10^{-9} \times 10^{-3}}{50 \times 10^{-9}}$$

$$= 2.656 \times 10^{-11} \times \frac{10^{-10}}{5 \times 10^{-8}} = 2.656 \times 10^{-11} \times 2 \times 10^{-3} = \boxed{5.31 \times 10^{-14} \text{ F} = 0.053 \text{ fF}}$$

**(c)** RC delay：
$$RC = 4000 \times 5.31 \times 10^{-14} = \boxed{2.12 \times 10^{-10} \text{ s} = 0.212 \text{ ns}}$$

> 注意：這只是一條線。先進 SoC 中有數十億條互連，RC delay 的總影響非常巨大。

---

### 數值例題 2：ALD 厚度計算

**題目**：使用 ALD 沉積 HfO₂，每個週期生長 0.11 nm。若需要 3 nm 的閘介電層，需要幾個週期？若每個週期耗時 4 秒，總沉積時間？

**解答**：

週期數：$N = 3 / 0.11 = 27.3$ → 取整 **28 個週期**

實際厚度：$28 \times 0.11 = 3.08$ nm

總時間：$28 \times 4 = 112$ 秒 $\approx$ **1.87 分鐘**

> 相比之下，CVD 沉積 3nm 可能只要幾秒，但無法達到 ALD 的原子級控制精度。

---

### 數值例題 3：阻障層佔比問題

**題目**：大馬士革銅互連，金屬線寬 $W$ = 30 nm，阻障層（TaN/Ta）在兩側各 3 nm，底部 3 nm。求有效銅線寬和銅佔比。若改用 Ru（免阻障層），銅佔比改善多少？

**解答**：

**有 Barrier 的銅**：
- 有效銅線寬：$30 - 2 \times 3 = 24$ nm
- 銅佔比：$24/30 = 80\%$
- 但面積佔比（假設高度也扣 3nm，高 50nm）：
  - 銅面積：$24 \times 47 = 1128$ nm²
  - 總面積：$30 \times 50 = 1500$ nm²
  - 佔比：$1128/1500 = \boxed{75.2\%}$

**免 Barrier 的 Ru**：
- 全部 30 nm 都是導電材料
- 佔比：**100%**
- 改善：$(100 - 75.2)/75.2 = \boxed{33\%}$ 截面積增加

> 雖然 Ru 的 bulk 電阻率比 Cu 高 4 倍，但在 < 20nm 線寬時，免阻障層的優勢可能使有效電阻更低。

---

## 關鍵術語表

| 術語 | 英文全名 | 說明 |
|------|---------|------|
| CVD | Chemical Vapor Deposition | 化學氣相沉積 |
| LPCVD | Low Pressure CVD | 低壓 CVD，保形性好 |
| PECVD | Plasma Enhanced CVD | 電漿增強 CVD，低溫 |
| PVD | Physical Vapor Deposition | 物理氣相沉積 |
| 濺鍍 | Sputtering | PVD 主流方式 |
| ALD | Atomic Layer Deposition | 原子層沉積，原子級控制 |
| 外延 | Epitaxy | 單晶薄膜生長 |
| BEOL | Back End of Line | 後段製程（金屬互連） |
| FEOL | Front End of Line | 前段製程（電晶體） |
| 大馬士革 | Damascene | 銅互連的製作方式 |
| Barrier | Diffusion Barrier | 擴散阻障層（如 TaN/Ta） |
| ECP | Electrochemical Plating | 銅電鍍 |
| CMP | Chemical Mechanical Polishing | 化學機械研磨 |
| High-k | High-k Dielectric | 高介電常數材料（如 HfO₂） |
| Low-k | Low-k Dielectric | 低介電常數材料 |
| HKMG | High-k Metal Gate | 高介電常數金屬閘極 |
| ILD | Interlayer Dielectric | 層間介電層 |
| Via | — | 通孔（連接上下金屬層） |
| Step Coverage | — | 階梯覆蓋率 |
| Air Gap | — | 空氣間隙（超低 k） |

---

## 題型鑑別

| 看到什麼關鍵字 | 對應技術 | 答題方向 |
|---------------|---------|---------|
| 保形性、均勻性 | LPCVD > PECVD > PVD | 比較階梯覆蓋率 |
| 低溫沉積 | PECVD（有金屬層時） | 解釋為什麼不能用高溫 |
| 原子級控制、High-k | ALD | 自限制反應機制 |
| 銅互連、大馬士革 | Damascene 製程 | 製程步驟 + 為何不蝕刻銅 |
| 阻障層 | TaN/Ta | 防止銅擴散 |
| RC delay、Low-k | 互連延遲 | 計算 R 和 C |
| SiGe 應變 | 外延 | 提升電洞遷移率 |

---

## ✅ 自我檢測

### 基礎題

<details>
<summary>Q1：LPCVD、PECVD、PVD 三者在階梯覆蓋率（Step Coverage）的表現如何排序？為什麼？</summary>

**答案**：
**LPCVD > PECVD > PVD**

- **LPCVD (~100%)**：低壓使氣體分子平均自由程長，可以深入溝槽底部和側壁，表面反應速率主導
- **PECVD (50～80%)**：壓力較高，氣體傳輸受限，但仍有化學反應驅動
- **PVD (10～50%)**：物理視線沉積，只有直接「看到」源的位置有沉積，溝槽底部和側壁沉積很少
</details>

<details>
<summary>Q2：ALD 的「自限制」機制是什麼意思？為什麼這使得 ALD 的厚度控制特別精確？</summary>

**答案**：
**自限制（Self-limiting）**：每個前驅物脈衝中，前驅物分子只與表面的反應位點反應。一旦所有位點都反應完畢，即使繼續通入前驅物也不會有更多沉積（因為已經沒有可反應的位點了）。

這意味著：
1. 每個週期沉積的厚度是**固定的**（~0.1 nm）
2. 與前驅物的量無關（只要夠就行）
3. 與反應時間無關（只要夠長就行）
4. 總厚度 = 週期數 × 每週期厚度 → **數位化控制**
</details>

<details>
<summary>Q3：為什麼銅互連需要擴散阻障層？鋁互連不需要嗎？</summary>

**答案**：
- **銅的問題**：Cu 在 SiO₂ 和 Si 中擴散速度極快，會形成深能階缺陷，破壞電晶體特性。必須用 TaN/Ta 阻障層隔開
- **鋁的情況**：Al 在 SiO₂ 中的擴散非常慢，不需要專門的擴散阻障層。但 Al 直接接觸 Si 時需要 Ti/TiN 阻障層（防止鋁尖刺 Al spiking）
</details>

<details>
<summary>Q4：解釋大馬士革（Damascene）製程的核心流程。為什麼銅不用傳統的「沉積 → 蝕刻」方式？</summary>

**答案**：
**核心流程**：先在介電層中蝕刻出溝槽 → 沉積阻障層 + 銅種子層 → 電鍍銅填滿 → CMP 磨平

**為什麼不蝕刻銅**：
1. 銅沒有好的揮發性蝕刻副產物（不像 Al 有 AlCl₃）
2. 銅的蝕刻副產物會重新沉積，污染腔體
3. 銅蝕刻的選擇比差
4. 因此發明了「反向」做法：先挖溝槽，再填銅 → 大馬士革製程
</details>

### 進階題

<details>
<summary>Q5：為什麼先進製程（< 5nm）考慮用鈷（Co）或釕（Ru）取代銅（Cu）做底層互連？</summary>

**答案**：
雖然 Co/Ru 的 bulk 電阻率比 Cu 高，但在極細線寬有優勢：
1. **免阻障層或極薄阻障層**：Cu 需要 ~3nm TaN/Ta 阻障層，佔據大量截面積。Co/Ru 不需要或只需極薄阻障層
2. **有效截面積大**：去掉阻障層後，有效導電截面積增大 → 有效電阻可能更低
3. **可靠性好**：Co/Ru 的電遷移抗性比 Cu 好
4. **填充性好**：Co/Ru 可以用 CVD 保形沉積，避免 Cu 電鍍在極小溝槽中的填充問題
</details>

<details>
<summary>Q6：為什麼 PECVD 的沉積溫度比 LPCVD 低？低溫為什麼重要？</summary>

**答案**：
- **為什麼低溫**：PECVD 用電漿的能量（電子撞擊解離氣體分子）代替熱能來驅動化學反應，所以基板不需要高溫
- **低溫為什麼重要**：在 BEOL 階段，晶圓上已經有銅互連。銅在 ~400°C 以上會氧化和擴散。因此 BEOL 的所有製程溫度必須控制在 **< 400°C**（稱為 thermal budget 限制）。只有 PECVD 能在這個溫度範圍內沉積高品質的介電層
</details>

---

> **下一章**：[eda_05_邏輯合成與時序分析.md](eda_05_邏輯合成與時序分析.md) —— EDA 的核心：從程式碼到電路，從電路到時序
