---
layout: post
title:  "DDR1 Spec 翻译"
date:   2020-02-12 20:46
categories: DDR
tags:  DDR1 RubyGems
---
* content
{:toc}



# DDR1 SDRAM Spec 中文版
------
**由于作者也是刚跨入DDR 方向，水平有限，难免有对概念理解不到位的地方，希望各位同行能友好交流指正。**
-----
DDDR1 支持的设备规格如下表所示：
------
x4 | x8 | x16
----|----|------
16 M X4 (4 M X4 X4 banks) | 8 M X8 (2 M X8 X4 banks)|4 M X16 (1 M X16 X4 banks)
 32 M X4 (8 M X4 X4 banks)| 16 M X8 (4 M X8 X4 banks),|8 M X16 (2 M X16 X4 banks)
 64 M X4 (16 M X4 X4 banks)| 32 M X8 (8 M X8 X4 banks)|16 M X16 (4 M X16 X4 banks)
 128 M X4 (32 M X4 X4 banks)| 64 M X8 (16 M X8 X4 banks)|32 M X16 (8 M X16 X4 banks)
 256 M X4 (64 M X4 X4 banks)|128 M X8 (32 M X8 X4 banks)| 64 M X16 (16 M X16 X4 banks)
   其中第一行的x4,x8，x16分别表示的是与之对应的DDR SDRAM 类型每一个cell 中存储的bit 数，x4表示的是每cell  存储4bit,x8表示每cell 存储8bit数据。DDR1规定所有类型的设备都只有4个Bank，其中Bank可以抽象为一张表格，一个Bank就代表一张表格，16M，32M，64M 分别代表这种规格的设备存储容量，M 代表的是Mbits,1M=1024bit。
   ----------
# Features
 * 1.双数据速率的架构，每个时钟周期可以传输2笔data;
 * 2.双向的数据选通（DQS)与数据一起发送/接收，用于在接收器处捕获数据;
 * 3.DQS 信号与Read data是沿对齐的，与write data是中间对齐；
 * 4.输入时钟是一对差分时钟信号，CK与 ~CK；
 * 5.DLL将DQ和DQs的转换与CK的转换对齐，此处的转换可以理解为跳变;
 * 6.命令在CK的上升沿进入，数据和数据屏蔽参考DQS的双沿；
 * 7.4个内部Bank，同时并发操作；
 * 8.针对写数据提供了Data Mask;
 * 9.突发长度支持2，4，8；
 * 10.CAS 延迟为2 or 2,5,DDR400 也包括CL=3,（此处的单位是tck）;
 * 11.对每次burst 访问 ，自动预充电功能是可选的；
 * 12.自动刷新和自刷新模式；
 * 13.2.5v I/O(与SSTL_2 兼容)；
 * 14,DDR200、DDR266、DDR333,VDDQ : +2.5 V ±0.2 V;DDR4 VDDQ :+2.6 ±0.1 V;
 * 15.DDR200、DDR266、DDR333,,VDD:+3.3 V ±0.3 V or +2.5 V ±0.2 V ;DDR4 VDD:+2.6 ±0.1 V.
 -------
 ## 常规描述
  DDR SDRAM 是一种高速 CMOS 动态随机访问存储器，内部被设计为具有4个Bank 的DRAM.这些设备包含下面数量的bits:
  	*        64Mb 有 67,108,864 bits
  	*        128 Mb 有 134,217,728 bits
  	*        256 Mb 有 268,435,456 bits
  	*        512 Mb 有 536,870,912 bits
  	*        1 Gb 有 1,073,741,824 bits

-------
 DDR SDRAM 使用了双数据速率的架构，这种架构可以获得高速操作。双倍数据速率架构本质上是2n预取架构，其接口设计为每个时钟周期在I / O引脚传输两个data words。 对DDR SDRAM的单个读取或写入访问实际上是对内部DRAM内核处的单个2n位宽的操作，一个时钟周期的数据传输是以两个相应的n比特位宽，半个时钟周期在IOpin 上传输n比特宽的数据。

双向数据选通（DQS）与数据一起在外部传输，用于在接收器处捕获数据。 DQS是在READ期间由DDR SDRAM发送的选通脉冲，在WRITE期间是由存储控制器发送的选通脉冲。 DQS的边沿与READs的数据对齐，与WRITE的数据中间对齐。

DDR SDRAM从差分时钟（CK和~CK； CK变为高电平和~CK变为低电平的交点被称为CK的上升沿）进行操作。 命令（地址和控制信号）在CK的每个上升沿采样。 输入数据在DQS的两个边沿上都采样，并且输出数据既在DQS的两个变沿上也都参考CK的两个边沿。

对DDR SDRAM的读写访问是通过突发操作发起的。 访问从选定的位置开始，然后按编程的顺序继续进行编程位置的数量。 访问从采样到ACT命令开始，然后是READ或WRITE命令。 与ACTIVE命令一起采样的地址位用于选择要访问的Bank和行。 与READ或WRITE命令一起采样的地址位用于选择突发访问的Bank和起始列位置。

DDR SDRAM提供2、4或8个位置的可编程读或写突发长度。 可以启用自动预充电功能以提供定时行预充电，该预充电在发起的突发访问结束时启动。

与标准SDRAM一样，DDR SDRAM的流水线多Bank体系结构允许并发操作，从而通过隐藏行预充电和Active的时间来提供有效搞带宽。

提供自动刷新模式，以及省电，掉电模式。 所有输入均与JEDEC标准的SSTL_2 兼容。 所有输出均与II类SSTL_2兼容。

初始设备可能具有3.3 V（标称值）的VDD电源。 最终，所有器件都将迁移至2.5 V（标称）的VDD电源。 

本数据手册包含JEDEC DDR器件所需的所有功能。 所有的feature时可以选择不是必需的，本标准只是列出来而已。 某些供应商可能会选择通过提供改进的时序和/或包括可选功能来提供此规范的超集。 用户将受益于所有DDR SDRAM供应商都支持基于本规范要求方面的任何系统设计； 相反，寻求使用任何超集规范的用户有责任验证各个供应商的支持。

注意：本数据手册中所述的功能以及时序规范均适用于DLL Enabled操作模式。

注意：本规范定义了JEDEC X4 / X8 / X16 DDR SDRAM的最低要求。 供应商将以其特定格式提供单独的数据表。 有关可选功能或超集规格，请查阅供应商数据表。

本文同步发布在：https://bennyhe-xian.github.io/
