# 习题集

本习题集按章节编排，包含基础题、综合题和拓展题三个难度等级。

---

## 第一章：计算机系统概论

### 基础题

**1.1** 简述计算机系统的五大功能部件及其作用。

**1.2** 什么是冯·诺依曼体系结构？它有哪些核心特点？

**1.3** 解释"存储程序"的含义及其重要意义。

**1.4** 画出计算机基本结构框图，标明数据流和控制流的方向。

**1.5** 列举计算机系统的主要层次结构，并说明ISA在其中的位置和作用。

### 综合题

**1.6** 某计算机的主频为2.5GHz，执行某程序需要1000万条指令，平均CPI为2。求：
   - (a) 执行该程序所需的时间
   - (b) 该程序的MIPS值

**1.7** 对比冯·诺依曼结构和哈佛结构的优缺点，并举例说明各自的典型应用场景。

**1.8** 说明微体系结构（Microarchitecture）与指令集体系结构（ISA）的区别与联系。

### 拓展题

**1.9** 研究一款现代处理器（如Intel Core i7或ARM Cortex-A），分析其体系结构特点，写一份简短报告（500字左右）。

**1.10** 讨论："软硬件逻辑等价性"如何体现在计算机系统设计中？请举例说明。

---

## 第二章：数据的表示与运算

### 基础题

**2.1** 进行以下数制转换：
   - (a) (173)₁₀ = (?)₂
   - (b) (10110.101)₂ = (?)₁₀
   - (c) (3A7)₁₆ = (?)₂
   - (d) (0.625)₁₀ = (?)₂

**2.2** 用8位二进制表示以下数的原码、反码、补码：
   - (a) +42
   - (b) -42
   - (c) +127
   - (d) -128

**2.3** 计算以下补码加法，并判断是否溢出（8位）：
   - (a) [+45]补 + [+32]补
   - (b) [+70]补 + [+80]补
   - (c) [-60]补 + [-80]补

**2.4** 将十进制数-13.75表示为IEEE 754单精度浮点数格式（写出二进制形式）。

**2.5** 已知IEEE 754单精度浮点数表示为：
   ```
   1 10000010 10100000000000000000000
   ```
   求其对应的十进制值。

### 综合题

**2.6** 设计一个4位二进制补码加法器的逻辑电路图，要求：
   - 输入：两个4位补码数A、B
   - 输出：和S、溢出标志V

**2.7** 使用Booth算法计算 (+7) × (-5)，要求写出详细步骤（8位补码）。

**2.8** 比较原码一位乘法和补码乘法（Booth算法）的优缺点。

**2.9** 设计一个简单的ALU，支持以下功能：
   - 加法
   - 减法
   - 与运算
   - 或运算
   画出框图，标明控制信号。

**2.10** 分析为什么浮点数运算会产生精度损失，并举例说明。

### 拓展题

**2.11** 研究IEEE 754标准中的特殊值（0、∞、NaN）的表示方式及其意义。

**2.12** 设计一个简单的浮点数加法器，画出流程图。

**2.13** 使用Python或C语言实现一个函数，完成任意两个8位补码数的加法运算，并检测溢出。

---

## 第三章：存储系统

### 基础题（3.1-3.2）

**3.1** 说明存储系统采用多级层次结构的原因。

**3.2** 列举存储系统各层次（寄存器、Cache、主存、外存）的典型容量和访问时间。

**3.3** 解释时间局部性和空间局部性原理，并举例说明。

**3.4** 对比SRAM与DRAM的结构、性能、成本、应用。

**3.5** 某计算机主存容量为4GB，按字节编址。求：
   - (a) 地址线的位数
   - (b) 如果用1M×4位的芯片组成，需要多少片？

### 综合题（3.3 Cache）

**3.6** 某计算机系统：
   - 主存容量：64KB
   - Cache容量：1KB
   - 块大小：32B
   
   采用直接映射方式，按字节编址。求：
   - (a) Cache的行数
   - (b) 主存地址如何划分（标记、行号、块内地址）？
   - (c) 主存地址0x3A5C映射到Cache的哪一行？

**3.7** 对于上题，如果改为4路组相联映射，求：
   - (a) 组数
   - (b) 主存地址如何划分？
   - (c) 主存地址0x3A5C映射到哪一组？

**3.8** 某程序访问主存的地址序列为：
   ```
   0, 4, 8, 12, 1, 5, 9, 13, 0, 1, 2, 3
   ```
   Cache有4行，每行可存放4字节，采用直接映射。
   - 分析Cache命中情况
   - 计算命中率

**3.9** 比较LRU、FIFO、随机替换算法的优缺点。在什么情况下LRU可能效果不佳？

**3.10** 解释写直达和写回策略的区别，并分析各自的优缺点。

### 综合题（3.4 虚拟存储器）

**3.11** 某计算机系统：
   - 虚拟地址空间：4GB
   - 物理地址空间：256MB
   - 页大小：4KB
   
   求：
   - (a) 虚拟地址和物理地址的位数
   - (b) 页表项数
   - (c) 若每个页表项4字节，页表占用多少空间？

**3.12** 解释TLB的作用，并画出使用TLB的地址转换流程图。

**3.13** 给定虚拟地址0x12345678，页大小4KB，页表如下：
   | 虚拟页号 | 物理页框号 | 有效位 |
   |----------|------------|--------|
   | 0x1234   | 0x56       | 1      |
   
   求对应的物理地址。

**3.14** 分析页面替换算法（Optimal、LRU、FIFO）在以下访问序列下的表现：
   ```
   访问序列：1, 2, 3, 4, 1, 2, 5, 1, 2, 3, 4, 5
   物理页框数：3
   ```
   分别计算缺页次数。

### 综合题（3.5 外部存储器）

**3.15** 某磁盘系统：
   - 转速：7200 RPM
   - 平均寻道时间：8ms
   - 每磁道扇区数：100
   - 扇区大小：512B
   
   求：
   - (a) 平均旋转延迟
   - (b) 读取一个扇区的平均访问时间

**3.16** 对比磁盘和固态硬盘在性能、可靠性、成本上的差异。

**3.17** 简述RAID 0、RAID 1、RAID 5的工作原理及各自的优缺点。

### 拓展题

**3.18** 设计一个Cache模拟器（使用Python或C语言），要求：
   - 支持直接映射、组相联映射
   - 支持LRU、FIFO替换算法
   - 输出命中率统计

**3.19** 研究现代处理器的Cache层次结构（如三级Cache），分析其设计思想。

**3.20** 分析多级页表如何节省页表空间，并设计一个二级页表方案。

---

## 综合性大题

**4.1** 设计题：设计一个简单的计算机系统，包括：
   - CPU（ALU、寄存器、控制器）
   - 存储系统（Cache、主存）
   - 简单的指令系统
   
   使用Logisim或绘图工具画出结构框图，说明各部件功能。

**4.2** 分析题：假设某程序执行过程中：
   - 总指令数：1亿条
   - Cache命中率：95%
   - Cache访问时间：1个时钟周期
   - 主存访问时间：100个时钟周期
   - 平均每条指令访存1.5次
   
   计算该程序的平均访存时间。

**4.3** 研究题：查阅资料，分析ARM与x86架构在指令集、寄存器、流水线等方面的差异，撰写对比报告（800字）。

---

## 附录：参考答案（部分）

### 第一章参考答案

**1.6**
- (a) 时间 = (指令数 × CPI) / 主频 = (10^7 × 2) / (2.5 × 10^9) = 8ms
- (b) MIPS = 主频 / CPI = 2500 / 2 = 1250 MIPS

### 第二章参考答案

**2.1**
- (a) (173)₁₀ = (10101101)₂
- (b) (10110.101)₂ = 22.625
- (c) (3A7)₁₆ = (001110100111)₂
- (d) (0.625)₁₀ = (0.101)₂

**2.2**
- (a) +42: 原码=00101010, 反码=00101010, 补码=00101010
- (b) -42: 原码=10101010, 反码=11010101, 补码=11010110
- (c) +127: 原码=01111111, 反码=01111111, 补码=01111111
- (d) -128: 补码=10000000（原码和反码无法表示）

**2.3**
- (a) [+45]补=00101101, [+32]补=00100000, 和=01001101=+77, 无溢出
- (b) [+70]补=01000110, [+80]补=01010000, 和=10010110, 正溢出
- (c) [-60]补=11000100, [-80]补=10110000, 和=01110100, 负溢出

### 第三章参考答案

**3.6**
- (a) Cache行数 = 1KB / 32B = 32行
- (b) 主存地址16位，划分为：标记11位 | 行号5位 | 块内地址5位
- (c) 0x3A5C = 0011 1010 0101 1100，行号 = 01011 = 11，映射到第11行

---

**注**：更多答案请参考教材或与老师讨论获取。