TimeQuest Timing Analyzer report for memoriaRAM
Fri Jun 29 14:20:01 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'clk'
 30. Fast Model Hold: 'clk'
 31. Fast Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memoriaRAM                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 1443.0 MHz ; 380.08 MHz      ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.307 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -197.151              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                             ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; reg4bitsNovo:inst2|inst3  ; reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst2|inst2  ; reg4bitsNovo:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst2|inst1  ; reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst2|inst   ; reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst2|inst7  ; reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst3|inst7  ; reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst4|inst7  ; reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst5|inst7  ; reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst12|inst7 ; reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst14|inst7 ; reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst16|inst7 ; reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst18|inst7 ; reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst20|inst7 ; reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst22|inst7 ; reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst24|inst7 ; reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst26|inst7 ; reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst28|inst7 ; reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst30|inst7 ; reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst32|inst7 ; reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst34|inst7 ; reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst36|inst7 ; reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst38|inst7 ; reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst40|inst7 ; reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst42|inst7 ; reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst44|inst7 ; reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst46|inst7 ; reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst48|inst7 ; reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst50|inst7 ; reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst52|inst7 ; reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst54|inst7 ; reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst56|inst7 ; reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst58|inst7 ; reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst60|inst7 ; reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst62|inst7 ; reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst64|inst7 ; reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst66|inst7 ; reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst3|inst   ; reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst5|inst   ; reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst4|inst   ; reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst14|inst  ; reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst18|inst  ; reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst16|inst  ; reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst22|inst  ; reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst20|inst  ; reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst26|inst  ; reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst24|inst  ; reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst30|inst  ; reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst28|inst  ; reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst34|inst  ; reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst32|inst  ; reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst38|inst  ; reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst36|inst  ; reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst42|inst  ; reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst40|inst  ; reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst46|inst  ; reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst44|inst  ; reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst50|inst  ; reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst48|inst  ; reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst54|inst  ; reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst52|inst  ; reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst58|inst  ; reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst56|inst  ; reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst62|inst  ; reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst60|inst  ; reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst66|inst  ; reg4bitsNovo:inst66|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst64|inst  ; reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst3|inst1  ; reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst5|inst1  ; reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst4|inst1  ; reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst14|inst1 ; reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst18|inst1 ; reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst16|inst1 ; reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst22|inst1 ; reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst20|inst1 ; reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst26|inst1 ; reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst24|inst1 ; reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst30|inst1 ; reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst28|inst1 ; reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst34|inst1 ; reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst32|inst1 ; reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst38|inst1 ; reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst36|inst1 ; reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst42|inst1 ; reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst40|inst1 ; reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst46|inst1 ; reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst44|inst1 ; reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst50|inst1 ; reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst48|inst1 ; reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst54|inst1 ; reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst52|inst1 ; reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst58|inst1 ; reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst56|inst1 ; reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst62|inst1 ; reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst60|inst1 ; reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst66|inst1 ; reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst64|inst1 ; reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst3|inst2  ; reg4bitsNovo:inst3|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; reg4bitsNovo:inst5|inst2  ; reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.731      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                              ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; reg4bitsNovo:inst2|inst3  ; reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst2|inst2  ; reg4bitsNovo:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst2|inst1  ; reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst2|inst   ; reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst2|inst7  ; reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst7  ; reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst4|inst7  ; reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst5|inst7  ; reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst12|inst7 ; reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst14|inst7 ; reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst16|inst7 ; reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst18|inst7 ; reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst20|inst7 ; reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst22|inst7 ; reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst24|inst7 ; reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst26|inst7 ; reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst28|inst7 ; reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst30|inst7 ; reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst32|inst7 ; reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst34|inst7 ; reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst36|inst7 ; reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst38|inst7 ; reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst40|inst7 ; reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst42|inst7 ; reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst44|inst7 ; reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst46|inst7 ; reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst48|inst7 ; reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst50|inst7 ; reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst52|inst7 ; reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst54|inst7 ; reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst56|inst7 ; reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst58|inst7 ; reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst60|inst7 ; reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst62|inst7 ; reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst64|inst7 ; reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst66|inst7 ; reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst   ; reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst5|inst   ; reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst4|inst   ; reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst14|inst  ; reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst18|inst  ; reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst16|inst  ; reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst22|inst  ; reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst20|inst  ; reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst26|inst  ; reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst24|inst  ; reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst30|inst  ; reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst28|inst  ; reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst34|inst  ; reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst32|inst  ; reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst38|inst  ; reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst36|inst  ; reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst42|inst  ; reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst40|inst  ; reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst46|inst  ; reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst44|inst  ; reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst50|inst  ; reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst48|inst  ; reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst54|inst  ; reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst52|inst  ; reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst58|inst  ; reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst56|inst  ; reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst62|inst  ; reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst60|inst  ; reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst66|inst  ; reg4bitsNovo:inst66|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst64|inst  ; reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst1  ; reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst5|inst1  ; reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst4|inst1  ; reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst14|inst1 ; reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst18|inst1 ; reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst16|inst1 ; reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst22|inst1 ; reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst20|inst1 ; reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst26|inst1 ; reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst24|inst1 ; reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst30|inst1 ; reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst28|inst1 ; reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst34|inst1 ; reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst32|inst1 ; reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst38|inst1 ; reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst36|inst1 ; reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst42|inst1 ; reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst40|inst1 ; reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst46|inst1 ; reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst44|inst1 ; reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst50|inst1 ; reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst48|inst1 ; reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst54|inst1 ; reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst52|inst1 ; reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst58|inst1 ; reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst56|inst1 ; reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst62|inst1 ; reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst60|inst1 ; reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst66|inst1 ; reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst64|inst1 ; reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst3|inst2  ; reg4bitsNovo:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; reg4bitsNovo:inst5|inst2  ; reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst3  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst7  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R/W         ; clk        ; 6.293 ; 6.293 ; Rise       ; clk             ;
; address[*]  ; clk        ; 7.520 ; 7.520 ; Rise       ; clk             ;
;  address[0] ; clk        ; 7.270 ; 7.270 ; Rise       ; clk             ;
;  address[1] ; clk        ; 7.508 ; 7.508 ; Rise       ; clk             ;
;  address[2] ; clk        ; 7.430 ; 7.430 ; Rise       ; clk             ;
;  address[3] ; clk        ; 7.205 ; 7.205 ; Rise       ; clk             ;
;  address[4] ; clk        ; 7.520 ; 7.520 ; Rise       ; clk             ;
; clear       ; clk        ; 6.832 ; 6.832 ; Rise       ; clk             ;
; data[*]     ; clk        ; 7.460 ; 7.460 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 6.803 ; 6.803 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 7.460 ; 7.460 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 6.650 ; 6.650 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 7.113 ; 7.113 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; R/W         ; clk        ; -4.539 ; -4.539 ; Rise       ; clk             ;
; address[*]  ; clk        ; -5.253 ; -5.253 ; Rise       ; clk             ;
;  address[0] ; clk        ; -5.317 ; -5.317 ; Rise       ; clk             ;
;  address[1] ; clk        ; -5.550 ; -5.550 ; Rise       ; clk             ;
;  address[2] ; clk        ; -5.442 ; -5.442 ; Rise       ; clk             ;
;  address[3] ; clk        ; -5.253 ; -5.253 ; Rise       ; clk             ;
;  address[4] ; clk        ; -5.709 ; -5.709 ; Rise       ; clk             ;
; clear       ; clk        ; -4.743 ; -4.743 ; Rise       ; clk             ;
; data[*]     ; clk        ; -4.809 ; -4.809 ; Rise       ; clk             ;
;  data[0]    ; clk        ; -4.809 ; -4.809 ; Rise       ; clk             ;
;  data[1]    ; clk        ; -5.643 ; -5.643 ; Rise       ; clk             ;
;  data[2]    ; clk        ; -5.524 ; -5.524 ; Rise       ; clk             ;
;  data[3]    ; clk        ; -5.057 ; -5.057 ; Rise       ; clk             ;
;  data[4]    ; clk        ; -5.907 ; -5.907 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_out[*]  ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 11.348 ; 11.348 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 11.383 ; 11.383 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 11.029 ; 11.029 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 10.694 ; 10.694 ; Rise       ; clk             ;
; disp0[*]     ; clk        ; 14.081 ; 14.081 ; Rise       ; clk             ;
;  disp0[0]    ; clk        ; 13.740 ; 13.740 ; Rise       ; clk             ;
;  disp0[1]    ; clk        ; 14.081 ; 14.081 ; Rise       ; clk             ;
;  disp0[2]    ; clk        ; 13.995 ; 13.995 ; Rise       ; clk             ;
;  disp0[3]    ; clk        ; 13.370 ; 13.370 ; Rise       ; clk             ;
;  disp0[4]    ; clk        ; 14.029 ; 14.029 ; Rise       ; clk             ;
; disp1[*]     ; clk        ; 14.201 ; 14.201 ; Rise       ; clk             ;
;  disp1[0]    ; clk        ; 13.601 ; 13.601 ; Rise       ; clk             ;
;  disp1[1]    ; clk        ; 12.985 ; 12.985 ; Rise       ; clk             ;
;  disp1[2]    ; clk        ; 13.788 ; 13.788 ; Rise       ; clk             ;
;  disp1[3]    ; clk        ; 14.201 ; 14.201 ; Rise       ; clk             ;
;  disp1[4]    ; clk        ; 13.789 ; 13.789 ; Rise       ; clk             ;
; disp2[*]     ; clk        ; 14.190 ; 14.190 ; Rise       ; clk             ;
;  disp2[0]    ; clk        ; 13.354 ; 13.354 ; Rise       ; clk             ;
;  disp2[1]    ; clk        ; 13.015 ; 13.015 ; Rise       ; clk             ;
;  disp2[2]    ; clk        ; 14.034 ; 14.034 ; Rise       ; clk             ;
;  disp2[3]    ; clk        ; 14.190 ; 14.190 ; Rise       ; clk             ;
;  disp2[4]    ; clk        ; 13.650 ; 13.650 ; Rise       ; clk             ;
; disp3[*]     ; clk        ; 14.010 ; 14.010 ; Rise       ; clk             ;
;  disp3[0]    ; clk        ; 14.010 ; 14.010 ; Rise       ; clk             ;
;  disp3[1]    ; clk        ; 13.053 ; 13.053 ; Rise       ; clk             ;
;  disp3[2]    ; clk        ; 13.980 ; 13.980 ; Rise       ; clk             ;
;  disp3[3]    ; clk        ; 13.540 ; 13.540 ; Rise       ; clk             ;
;  disp3[4]    ; clk        ; 13.822 ; 13.822 ; Rise       ; clk             ;
; enULAregs    ; clk        ; 10.409 ; 10.409 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_out[*]  ; clk        ; 9.083  ; 9.083  ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 9.795  ; 9.795  ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 10.074 ; 10.074 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 9.589  ; 9.589  ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 9.083  ; 9.083  ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 9.439  ; 9.439  ; Rise       ; clk             ;
; disp0[*]     ; clk        ; 9.588  ; 9.588  ; Rise       ; clk             ;
;  disp0[0]    ; clk        ; 9.609  ; 9.609  ; Rise       ; clk             ;
;  disp0[1]    ; clk        ; 9.588  ; 9.588  ; Rise       ; clk             ;
;  disp0[2]    ; clk        ; 9.797  ; 9.797  ; Rise       ; clk             ;
;  disp0[3]    ; clk        ; 10.062 ; 10.062 ; Rise       ; clk             ;
;  disp0[4]    ; clk        ; 10.054 ; 10.054 ; Rise       ; clk             ;
; disp1[*]     ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  disp1[0]    ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  disp1[1]    ; clk        ; 9.703  ; 9.703  ; Rise       ; clk             ;
;  disp1[2]    ; clk        ; 9.867  ; 9.867  ; Rise       ; clk             ;
;  disp1[3]    ; clk        ; 10.616 ; 10.616 ; Rise       ; clk             ;
;  disp1[4]    ; clk        ; 10.243 ; 10.243 ; Rise       ; clk             ;
; disp2[*]     ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  disp2[0]    ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
;  disp2[1]    ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  disp2[2]    ; clk        ; 10.291 ; 10.291 ; Rise       ; clk             ;
;  disp2[3]    ; clk        ; 10.284 ; 10.284 ; Rise       ; clk             ;
;  disp2[4]    ; clk        ; 10.489 ; 10.489 ; Rise       ; clk             ;
; disp3[*]     ; clk        ; 9.588  ; 9.588  ; Rise       ; clk             ;
;  disp3[0]    ; clk        ; 10.056 ; 10.056 ; Rise       ; clk             ;
;  disp3[1]    ; clk        ; 9.588  ; 9.588  ; Rise       ; clk             ;
;  disp3[2]    ; clk        ; 9.755  ; 9.755  ; Rise       ; clk             ;
;  disp3[3]    ; clk        ; 10.487 ; 10.487 ; Rise       ; clk             ;
;  disp3[4]    ; clk        ; 9.969  ; 9.969  ; Rise       ; clk             ;
; enULAregs    ; clk        ; 9.834  ; 9.834  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; R/W        ; data_out[0] ; 15.387 ; 11.509 ; 11.509 ; 15.387 ;
; R/W        ; data_out[1] ; 15.556 ; 11.509 ; 11.509 ; 15.556 ;
; R/W        ; data_out[2] ; 15.168 ; 11.509 ; 11.509 ; 15.168 ;
; R/W        ; data_out[3] ; 14.625 ; 10.887 ; 10.887 ; 14.625 ;
; R/W        ; data_out[4] ; 14.558 ; 10.887 ; 10.887 ; 14.558 ;
; address[0] ; data_out[0] ; 17.773 ; 17.458 ; 17.458 ; 17.773 ;
; address[0] ; data_out[1] ; 17.184 ; 17.550 ; 17.550 ; 17.184 ;
; address[0] ; data_out[2] ; 17.526 ; 17.213 ; 17.213 ; 17.526 ;
; address[0] ; data_out[3] ; 16.780 ; 16.882 ; 16.882 ; 16.780 ;
; address[0] ; data_out[4] ; 16.335 ; 16.395 ; 16.395 ; 16.335 ;
; address[1] ; data_out[0] ; 17.610 ; 18.040 ; 18.040 ; 17.610 ;
; address[1] ; data_out[1] ; 17.778 ; 17.817 ; 17.817 ; 17.778 ;
; address[1] ; data_out[2] ; 17.518 ; 17.793 ; 17.793 ; 17.518 ;
; address[1] ; data_out[3] ; 17.120 ; 17.148 ; 17.148 ; 17.120 ;
; address[1] ; data_out[4] ; 16.616 ; 16.676 ; 16.676 ; 16.616 ;
; address[2] ; data_out[0] ; 17.419 ; 17.945 ; 17.945 ; 17.419 ;
; address[2] ; data_out[1] ; 17.656 ; 17.739 ; 17.739 ; 17.656 ;
; address[2] ; data_out[2] ; 17.439 ; 17.698 ; 17.698 ; 17.439 ;
; address[2] ; data_out[3] ; 17.042 ; 16.923 ; 16.923 ; 17.042 ;
; address[2] ; data_out[4] ; 16.538 ; 16.582 ; 16.582 ; 16.538 ;
; address[3] ; data_out[0] ; 17.194 ; 17.704 ; 17.704 ; 17.194 ;
; address[3] ; data_out[1] ; 17.029 ; 17.478 ; 17.478 ; 17.029 ;
; address[3] ; data_out[2] ; 17.220 ; 17.457 ; 17.457 ; 17.220 ;
; address[3] ; data_out[3] ; 16.817 ; 16.797 ; 16.797 ; 16.817 ;
; address[3] ; data_out[4] ; 16.313 ; 16.325 ; 16.325 ; 16.313 ;
; address[4] ; data_out[0] ; 16.307 ; 15.841 ; 15.841 ; 16.307 ;
; address[4] ; data_out[1] ; 15.951 ; 16.152 ; 16.152 ; 15.951 ;
; address[4] ; data_out[2] ; 16.060 ; 15.835 ; 15.835 ; 16.060 ;
; address[4] ; data_out[3] ; 14.950 ; 15.774 ; 15.774 ; 14.950 ;
; address[4] ; data_out[4] ; 15.293 ; 15.315 ; 15.315 ; 15.293 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; R/W        ; data_out[0] ; 11.363 ; 11.363 ; 11.363 ; 11.363 ;
; R/W        ; data_out[1] ; 11.363 ; 11.363 ; 11.363 ; 11.363 ;
; R/W        ; data_out[2] ; 11.363 ; 11.363 ; 11.363 ; 11.363 ;
; R/W        ; data_out[3] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; R/W        ; data_out[4] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; address[0] ; data_out[0] ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; address[0] ; data_out[1] ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; address[0] ; data_out[2] ; 13.542 ; 13.542 ; 13.542 ; 13.542 ;
; address[0] ; data_out[3] ; 12.920 ; 12.920 ; 12.920 ; 12.920 ;
; address[0] ; data_out[4] ; 12.920 ; 12.920 ; 12.920 ; 12.920 ;
; address[1] ; data_out[0] ; 13.780 ; 13.780 ; 13.780 ; 13.780 ;
; address[1] ; data_out[1] ; 13.780 ; 13.780 ; 13.780 ; 13.780 ;
; address[1] ; data_out[2] ; 13.780 ; 13.780 ; 13.780 ; 13.780 ;
; address[1] ; data_out[3] ; 13.158 ; 13.158 ; 13.158 ; 13.158 ;
; address[1] ; data_out[4] ; 13.158 ; 13.158 ; 13.158 ; 13.158 ;
; address[2] ; data_out[0] ; 12.669 ; 12.669 ; 12.669 ; 12.669 ;
; address[2] ; data_out[1] ; 12.669 ; 12.669 ; 12.669 ; 12.669 ;
; address[2] ; data_out[2] ; 12.669 ; 12.669 ; 12.669 ; 12.669 ;
; address[2] ; data_out[3] ; 12.047 ; 12.047 ; 12.047 ; 12.047 ;
; address[2] ; data_out[4] ; 12.047 ; 12.047 ; 12.047 ; 12.047 ;
; address[3] ; data_out[0] ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; address[3] ; data_out[1] ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; address[3] ; data_out[2] ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; address[3] ; data_out[3] ; 11.981 ; 11.981 ; 11.981 ; 11.981 ;
; address[3] ; data_out[4] ; 11.981 ; 11.981 ; 11.981 ; 11.981 ;
; address[4] ; data_out[0] ; 13.707 ; 14.620 ; 14.620 ; 13.707 ;
; address[4] ; data_out[1] ; 14.316 ; 14.529 ; 14.529 ; 14.316 ;
; address[4] ; data_out[2] ; 14.150 ; 14.234 ; 14.234 ; 14.150 ;
; address[4] ; data_out[3] ; 13.934 ; 13.562 ; 13.562 ; 13.934 ;
; address[4] ; data_out[4] ; 13.704 ; 13.678 ; 13.678 ; 13.704 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; disp0[*]  ; clk        ; 9.680  ;      ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 9.710  ;      ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 10.037 ;      ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 9.706  ;      ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 9.680  ;      ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 10.007 ;      ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 9.676  ;      ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 9.686  ;      ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 9.713  ;      ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 9.676  ;      ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 10.331 ;      ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 10.024 ;      ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 9.676  ;      ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 9.700  ;      ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 10.007 ;      ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 10.341 ;      ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 10.341 ;      ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 9.676  ;      ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 9.713  ;      ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 10.283 ;      ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 9.713  ;      ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 10.283 ;      ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 10.331 ;      ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 10.014 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; disp0[*]  ; clk        ; 7.797 ;      ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 7.827 ;      ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 8.154 ;      ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 7.823 ;      ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 7.797 ;      ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 8.124 ;      ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 7.793 ;      ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 7.803 ;      ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 7.830 ;      ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 7.793 ;      ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 8.448 ;      ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 8.141 ;      ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 7.793 ;      ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 7.817 ;      ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 8.124 ;      ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 8.458 ;      ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 8.458 ;      ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 7.793 ;      ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 7.830 ;      ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 8.400 ;      ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 7.830 ;      ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 8.400 ;      ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 8.448 ;      ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 8.131 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; disp0[*]  ; clk        ; 9.680     ;           ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 9.710     ;           ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 10.037    ;           ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 9.706     ;           ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 9.680     ;           ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 10.007    ;           ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 9.676     ;           ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 9.686     ;           ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 9.713     ;           ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 9.676     ;           ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 10.331    ;           ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 10.024    ;           ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 9.676     ;           ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 9.700     ;           ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 10.007    ;           ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 10.341    ;           ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 10.341    ;           ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 9.676     ;           ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 9.713     ;           ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 10.283    ;           ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 9.713     ;           ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 10.283    ;           ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 10.331    ;           ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 10.014    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; disp0[*]  ; clk        ; 7.797     ;           ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 7.827     ;           ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 8.154     ;           ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 7.823     ;           ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 7.797     ;           ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 8.124     ;           ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 7.793     ;           ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 7.803     ;           ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 7.830     ;           ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 7.793     ;           ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 8.448     ;           ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 8.141     ;           ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 7.793     ;           ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 7.817     ;           ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 8.124     ;           ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 8.458     ;           ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 8.458     ;           ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 7.793     ;           ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 7.830     ;           ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 8.400     ;           ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 7.830     ;           ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 8.400     ;           ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 8.448     ;           ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 8.131     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.665 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -161.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                             ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.665 ; reg4bitsNovo:inst2|inst3  ; reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst2|inst2  ; reg4bitsNovo:inst2|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst2|inst1  ; reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst2|inst   ; reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst2|inst7  ; reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst3|inst7  ; reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst4|inst7  ; reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst5|inst7  ; reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst12|inst7 ; reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst14|inst7 ; reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst16|inst7 ; reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst18|inst7 ; reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst20|inst7 ; reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst22|inst7 ; reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst24|inst7 ; reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst26|inst7 ; reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst28|inst7 ; reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst30|inst7 ; reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst32|inst7 ; reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst34|inst7 ; reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst36|inst7 ; reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst38|inst7 ; reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst40|inst7 ; reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst42|inst7 ; reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst44|inst7 ; reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst46|inst7 ; reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst48|inst7 ; reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst50|inst7 ; reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst52|inst7 ; reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst54|inst7 ; reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst56|inst7 ; reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst58|inst7 ; reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst60|inst7 ; reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst62|inst7 ; reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst64|inst7 ; reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst66|inst7 ; reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst3|inst   ; reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst5|inst   ; reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst4|inst   ; reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst14|inst  ; reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst18|inst  ; reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst16|inst  ; reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst22|inst  ; reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst20|inst  ; reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst26|inst  ; reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst24|inst  ; reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst30|inst  ; reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst28|inst  ; reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst34|inst  ; reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst32|inst  ; reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst38|inst  ; reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst36|inst  ; reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst42|inst  ; reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst40|inst  ; reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst46|inst  ; reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst44|inst  ; reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst50|inst  ; reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst48|inst  ; reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst54|inst  ; reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst52|inst  ; reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst58|inst  ; reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst56|inst  ; reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst62|inst  ; reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst60|inst  ; reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst66|inst  ; reg4bitsNovo:inst66|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst64|inst  ; reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst3|inst1  ; reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst5|inst1  ; reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst4|inst1  ; reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst14|inst1 ; reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst18|inst1 ; reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst16|inst1 ; reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst22|inst1 ; reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst20|inst1 ; reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst26|inst1 ; reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst24|inst1 ; reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst30|inst1 ; reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst28|inst1 ; reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst34|inst1 ; reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst32|inst1 ; reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst38|inst1 ; reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst36|inst1 ; reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst42|inst1 ; reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst40|inst1 ; reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst46|inst1 ; reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst44|inst1 ; reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst50|inst1 ; reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst48|inst1 ; reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst54|inst1 ; reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst52|inst1 ; reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst58|inst1 ; reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst56|inst1 ; reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst62|inst1 ; reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst60|inst1 ; reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst66|inst1 ; reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst64|inst1 ; reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst3|inst2  ; reg4bitsNovo:inst3|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; reg4bitsNovo:inst5|inst2  ; reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                              ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; reg4bitsNovo:inst2|inst3  ; reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst2|inst2  ; reg4bitsNovo:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst2|inst1  ; reg4bitsNovo:inst2|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst2|inst   ; reg4bitsNovo:inst2|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst2|inst7  ; reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst7  ; reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst4|inst7  ; reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst5|inst7  ; reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst12|inst7 ; reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst14|inst7 ; reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst16|inst7 ; reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst18|inst7 ; reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst20|inst7 ; reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst22|inst7 ; reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst24|inst7 ; reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst26|inst7 ; reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst28|inst7 ; reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst30|inst7 ; reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst32|inst7 ; reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst34|inst7 ; reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst36|inst7 ; reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst38|inst7 ; reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst40|inst7 ; reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst42|inst7 ; reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst44|inst7 ; reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst46|inst7 ; reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst48|inst7 ; reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst50|inst7 ; reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst52|inst7 ; reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst54|inst7 ; reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst56|inst7 ; reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst58|inst7 ; reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst60|inst7 ; reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst62|inst7 ; reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst64|inst7 ; reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst66|inst7 ; reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst   ; reg4bitsNovo:inst3|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst5|inst   ; reg4bitsNovo:inst5|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst4|inst   ; reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst14|inst  ; reg4bitsNovo:inst14|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst12|inst  ; reg4bitsNovo:inst12|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst18|inst  ; reg4bitsNovo:inst18|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst16|inst  ; reg4bitsNovo:inst16|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst22|inst  ; reg4bitsNovo:inst22|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst20|inst  ; reg4bitsNovo:inst20|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst26|inst  ; reg4bitsNovo:inst26|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst24|inst  ; reg4bitsNovo:inst24|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst30|inst  ; reg4bitsNovo:inst30|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst28|inst  ; reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst34|inst  ; reg4bitsNovo:inst34|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst32|inst  ; reg4bitsNovo:inst32|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst38|inst  ; reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst36|inst  ; reg4bitsNovo:inst36|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst42|inst  ; reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst40|inst  ; reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst46|inst  ; reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst44|inst  ; reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst50|inst  ; reg4bitsNovo:inst50|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst48|inst  ; reg4bitsNovo:inst48|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst54|inst  ; reg4bitsNovo:inst54|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst52|inst  ; reg4bitsNovo:inst52|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst58|inst  ; reg4bitsNovo:inst58|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst56|inst  ; reg4bitsNovo:inst56|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst62|inst  ; reg4bitsNovo:inst62|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst60|inst  ; reg4bitsNovo:inst60|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst66|inst  ; reg4bitsNovo:inst66|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst64|inst  ; reg4bitsNovo:inst64|inst  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst1  ; reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst5|inst1  ; reg4bitsNovo:inst5|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst4|inst1  ; reg4bitsNovo:inst4|inst1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst14|inst1 ; reg4bitsNovo:inst14|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst12|inst1 ; reg4bitsNovo:inst12|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst18|inst1 ; reg4bitsNovo:inst18|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst16|inst1 ; reg4bitsNovo:inst16|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst22|inst1 ; reg4bitsNovo:inst22|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst20|inst1 ; reg4bitsNovo:inst20|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst26|inst1 ; reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst24|inst1 ; reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst30|inst1 ; reg4bitsNovo:inst30|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst28|inst1 ; reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst34|inst1 ; reg4bitsNovo:inst34|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst32|inst1 ; reg4bitsNovo:inst32|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst38|inst1 ; reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst36|inst1 ; reg4bitsNovo:inst36|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst42|inst1 ; reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst40|inst1 ; reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst46|inst1 ; reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst44|inst1 ; reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst50|inst1 ; reg4bitsNovo:inst50|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst48|inst1 ; reg4bitsNovo:inst48|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst54|inst1 ; reg4bitsNovo:inst54|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst52|inst1 ; reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst58|inst1 ; reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst56|inst1 ; reg4bitsNovo:inst56|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst62|inst1 ; reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst60|inst1 ; reg4bitsNovo:inst60|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst66|inst1 ; reg4bitsNovo:inst66|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst64|inst1 ; reg4bitsNovo:inst64|inst1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst3|inst2  ; reg4bitsNovo:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg4bitsNovo:inst5|inst2  ; reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst28|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst28|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg4bitsNovo:inst2|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg4bitsNovo:inst2|inst7  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R/W         ; clk        ; 2.701 ; 2.701 ; Rise       ; clk             ;
; address[*]  ; clk        ; 3.194 ; 3.194 ; Rise       ; clk             ;
;  address[0] ; clk        ; 3.042 ; 3.042 ; Rise       ; clk             ;
;  address[1] ; clk        ; 3.179 ; 3.179 ; Rise       ; clk             ;
;  address[2] ; clk        ; 3.141 ; 3.141 ; Rise       ; clk             ;
;  address[3] ; clk        ; 3.071 ; 3.071 ; Rise       ; clk             ;
;  address[4] ; clk        ; 3.194 ; 3.194 ; Rise       ; clk             ;
; clear       ; clk        ; 2.843 ; 2.843 ; Rise       ; clk             ;
; data[*]     ; clk        ; 3.110 ; 3.110 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 2.826 ; 2.826 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 3.110 ; 3.110 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 3.106 ; 3.106 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 2.775 ; 2.775 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 2.972 ; 2.972 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; R/W         ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
; address[*]  ; clk        ; -2.250 ; -2.250 ; Rise       ; clk             ;
;  address[0] ; clk        ; -2.250 ; -2.250 ; Rise       ; clk             ;
;  address[1] ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
;  address[2] ; clk        ; -2.372 ; -2.372 ; Rise       ; clk             ;
;  address[3] ; clk        ; -2.308 ; -2.308 ; Rise       ; clk             ;
;  address[4] ; clk        ; -2.461 ; -2.461 ; Rise       ; clk             ;
; clear       ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
; data[*]     ; clk        ; -2.035 ; -2.035 ; Rise       ; clk             ;
;  data[0]    ; clk        ; -2.035 ; -2.035 ; Rise       ; clk             ;
;  data[1]    ; clk        ; -2.426 ; -2.426 ; Rise       ; clk             ;
;  data[2]    ; clk        ; -2.355 ; -2.355 ; Rise       ; clk             ;
;  data[3]    ; clk        ; -2.132 ; -2.132 ; Rise       ; clk             ;
;  data[4]    ; clk        ; -2.498 ; -2.498 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 5.443 ; 5.443 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 5.344 ; 5.344 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
; disp0[*]     ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  disp0[0]    ; clk        ; 6.411 ; 6.411 ; Rise       ; clk             ;
;  disp0[1]    ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  disp0[2]    ; clk        ; 6.499 ; 6.499 ; Rise       ; clk             ;
;  disp0[3]    ; clk        ; 6.279 ; 6.279 ; Rise       ; clk             ;
;  disp0[4]    ; clk        ; 6.540 ; 6.540 ; Rise       ; clk             ;
; disp1[*]     ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  disp1[0]    ; clk        ; 6.292 ; 6.292 ; Rise       ; clk             ;
;  disp1[1]    ; clk        ; 6.157 ; 6.157 ; Rise       ; clk             ;
;  disp1[2]    ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  disp1[3]    ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
;  disp1[4]    ; clk        ; 6.525 ; 6.525 ; Rise       ; clk             ;
; disp2[*]     ; clk        ; 6.562 ; 6.562 ; Rise       ; clk             ;
;  disp2[0]    ; clk        ; 6.199 ; 6.199 ; Rise       ; clk             ;
;  disp2[1]    ; clk        ; 6.135 ; 6.135 ; Rise       ; clk             ;
;  disp2[2]    ; clk        ; 6.473 ; 6.473 ; Rise       ; clk             ;
;  disp2[3]    ; clk        ; 6.562 ; 6.562 ; Rise       ; clk             ;
;  disp2[4]    ; clk        ; 6.378 ; 6.378 ; Rise       ; clk             ;
; disp3[*]     ; clk        ; 6.522 ; 6.522 ; Rise       ; clk             ;
;  disp3[0]    ; clk        ; 6.479 ; 6.479 ; Rise       ; clk             ;
;  disp3[1]    ; clk        ; 6.172 ; 6.172 ; Rise       ; clk             ;
;  disp3[2]    ; clk        ; 6.522 ; 6.522 ; Rise       ; clk             ;
;  disp3[3]    ; clk        ; 6.397 ; 6.397 ; Rise       ; clk             ;
;  disp3[4]    ; clk        ; 6.470 ; 6.470 ; Rise       ; clk             ;
; enULAregs    ; clk        ; 5.185 ; 5.185 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 4.712 ; 4.712 ; Rise       ; clk             ;
; disp0[*]     ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  disp0[0]    ; clk        ; 4.766 ; 4.766 ; Rise       ; clk             ;
;  disp0[1]    ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  disp0[2]    ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  disp0[3]    ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  disp0[4]    ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
; disp1[*]     ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  disp1[0]    ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  disp1[1]    ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
;  disp1[2]    ; clk        ; 4.887 ; 4.887 ; Rise       ; clk             ;
;  disp1[3]    ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  disp1[4]    ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
; disp2[*]     ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  disp2[0]    ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  disp2[1]    ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  disp2[2]    ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
;  disp2[3]    ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
;  disp2[4]    ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
; disp3[*]     ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  disp3[0]    ; clk        ; 4.956 ; 4.956 ; Rise       ; clk             ;
;  disp3[1]    ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  disp3[2]    ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  disp3[3]    ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  disp3[4]    ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
; enULAregs    ; clk        ; 4.894 ; 4.894 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; R/W        ; data_out[0] ; 7.223 ; 5.764 ; 5.764 ; 7.223 ;
; R/W        ; data_out[1] ; 7.271 ; 5.762 ; 5.762 ; 7.271 ;
; R/W        ; data_out[2] ; 7.119 ; 5.762 ; 5.762 ; 7.119 ;
; R/W        ; data_out[3] ; 6.937 ; 5.504 ; 5.504 ; 6.937 ;
; R/W        ; data_out[4] ; 6.905 ; 5.504 ; 5.504 ; 6.905 ;
; address[0] ; data_out[0] ; 8.074 ; 7.993 ; 7.993 ; 8.074 ;
; address[0] ; data_out[1] ; 7.858 ; 8.027 ; 8.027 ; 7.858 ;
; address[0] ; data_out[2] ; 7.991 ; 7.905 ; 7.905 ; 7.991 ;
; address[0] ; data_out[3] ; 7.731 ; 7.791 ; 7.791 ; 7.731 ;
; address[0] ; data_out[4] ; 7.559 ; 7.616 ; 7.616 ; 7.559 ;
; address[1] ; data_out[0] ; 8.130 ; 8.218 ; 8.218 ; 8.130 ;
; address[1] ; data_out[1] ; 8.153 ; 8.124 ; 8.124 ; 8.153 ;
; address[1] ; data_out[2] ; 8.091 ; 8.135 ; 8.135 ; 8.091 ;
; address[1] ; data_out[3] ; 7.928 ; 7.847 ; 7.847 ; 7.928 ;
; address[1] ; data_out[4] ; 7.753 ; 7.685 ; 7.685 ; 7.753 ;
; address[2] ; data_out[0] ; 8.092 ; 8.181 ; 8.181 ; 8.092 ;
; address[2] ; data_out[1] ; 8.085 ; 8.123 ; 8.123 ; 8.085 ;
; address[2] ; data_out[2] ; 8.052 ; 8.098 ; 8.098 ; 8.052 ;
; address[2] ; data_out[3] ; 7.890 ; 7.814 ; 7.814 ; 7.890 ;
; address[2] ; data_out[4] ; 7.715 ; 7.691 ; 7.691 ; 7.715 ;
; address[3] ; data_out[0] ; 8.022 ; 8.125 ; 8.125 ; 8.022 ;
; address[3] ; data_out[1] ; 7.914 ; 8.053 ; 8.053 ; 7.914 ;
; address[3] ; data_out[2] ; 7.989 ; 8.042 ; 8.042 ; 7.989 ;
; address[3] ; data_out[3] ; 7.820 ; 7.750 ; 7.750 ; 7.820 ;
; address[3] ; data_out[4] ; 7.645 ; 7.588 ; 7.588 ; 7.645 ;
; address[4] ; data_out[0] ; 7.594 ; 7.515 ; 7.515 ; 7.594 ;
; address[4] ; data_out[1] ; 7.478 ; 7.564 ; 7.564 ; 7.478 ;
; address[4] ; data_out[2] ; 7.511 ; 7.478 ; 7.478 ; 7.511 ;
; address[4] ; data_out[3] ; 7.082 ; 7.411 ; 7.411 ; 7.082 ;
; address[4] ; data_out[4] ; 7.186 ; 7.245 ; 7.245 ; 7.186 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; R/W        ; data_out[0] ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; R/W        ; data_out[1] ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; R/W        ; data_out[2] ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; R/W        ; data_out[3] ; 5.452 ; 5.452 ; 5.452 ; 5.452 ;
; R/W        ; data_out[4] ; 5.452 ; 5.452 ; 5.452 ; 5.452 ;
; address[0] ; data_out[0] ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; address[0] ; data_out[1] ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; address[0] ; data_out[2] ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; address[0] ; data_out[3] ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; address[0] ; data_out[4] ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; address[1] ; data_out[0] ; 6.673 ; 6.673 ; 6.673 ; 6.673 ;
; address[1] ; data_out[1] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; address[1] ; data_out[2] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; address[1] ; data_out[3] ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; address[1] ; data_out[4] ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; address[2] ; data_out[0] ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; address[2] ; data_out[1] ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; address[2] ; data_out[2] ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; address[2] ; data_out[3] ; 5.951 ; 5.951 ; 5.951 ; 5.951 ;
; address[2] ; data_out[4] ; 5.951 ; 5.951 ; 5.951 ; 5.951 ;
; address[3] ; data_out[0] ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; address[3] ; data_out[1] ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; address[3] ; data_out[2] ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; address[3] ; data_out[3] ; 5.933 ; 5.933 ; 5.933 ; 5.933 ;
; address[3] ; data_out[4] ; 5.933 ; 5.933 ; 5.933 ; 5.933 ;
; address[4] ; data_out[0] ; 6.622 ; 6.914 ; 6.914 ; 6.622 ;
; address[4] ; data_out[1] ; 6.820 ; 6.912 ; 6.912 ; 6.820 ;
; address[4] ; data_out[2] ; 6.744 ; 6.810 ; 6.810 ; 6.744 ;
; address[4] ; data_out[3] ; 6.669 ; 6.562 ; 6.562 ; 6.669 ;
; address[4] ; data_out[4] ; 6.565 ; 6.587 ; 6.587 ; 6.565 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; disp0[*]  ; clk        ; 4.859 ;      ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 4.889 ;      ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 5.024 ;      ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 4.890 ;      ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 4.859 ;      ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 4.994 ;      ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 4.860 ;      ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 4.870 ;      ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 4.893 ;      ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 4.860 ;      ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 5.136 ;      ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 5.014 ;      ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 4.860 ;      ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 4.879 ;      ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 4.994 ;      ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 5.146 ;      ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 5.146 ;      ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 4.860 ;      ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 4.893 ;      ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 5.113 ;      ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 4.893 ;      ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 5.113 ;      ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 5.136 ;      ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 5.004 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; disp0[*]  ; clk        ; 4.101 ;      ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 4.131 ;      ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 4.266 ;      ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 4.132 ;      ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 4.101 ;      ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 4.236 ;      ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 4.102 ;      ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 4.112 ;      ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 4.135 ;      ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 4.102 ;      ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 4.378 ;      ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 4.256 ;      ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 4.102 ;      ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 4.121 ;      ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 4.236 ;      ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 4.388 ;      ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 4.388 ;      ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 4.102 ;      ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 4.135 ;      ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 4.355 ;      ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 4.135 ;      ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 4.355 ;      ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 4.378 ;      ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 4.246 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; disp0[*]  ; clk        ; 4.859     ;           ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 4.889     ;           ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 5.024     ;           ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 4.890     ;           ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 4.859     ;           ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 4.994     ;           ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 4.860     ;           ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 4.870     ;           ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 4.893     ;           ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 4.860     ;           ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 5.136     ;           ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 5.014     ;           ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 4.860     ;           ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 4.879     ;           ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 4.994     ;           ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 5.146     ;           ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 5.146     ;           ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 4.860     ;           ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 4.893     ;           ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 5.113     ;           ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 4.893     ;           ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 5.113     ;           ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 5.136     ;           ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 5.004     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; disp0[*]  ; clk        ; 4.101     ;           ; Rise       ; clk             ;
;  disp0[0] ; clk        ; 4.131     ;           ; Rise       ; clk             ;
;  disp0[1] ; clk        ; 4.266     ;           ; Rise       ; clk             ;
;  disp0[2] ; clk        ; 4.132     ;           ; Rise       ; clk             ;
;  disp0[3] ; clk        ; 4.101     ;           ; Rise       ; clk             ;
;  disp0[4] ; clk        ; 4.236     ;           ; Rise       ; clk             ;
; disp1[*]  ; clk        ; 4.102     ;           ; Rise       ; clk             ;
;  disp1[0] ; clk        ; 4.112     ;           ; Rise       ; clk             ;
;  disp1[1] ; clk        ; 4.135     ;           ; Rise       ; clk             ;
;  disp1[2] ; clk        ; 4.102     ;           ; Rise       ; clk             ;
;  disp1[3] ; clk        ; 4.378     ;           ; Rise       ; clk             ;
;  disp1[4] ; clk        ; 4.256     ;           ; Rise       ; clk             ;
; disp2[*]  ; clk        ; 4.102     ;           ; Rise       ; clk             ;
;  disp2[0] ; clk        ; 4.121     ;           ; Rise       ; clk             ;
;  disp2[1] ; clk        ; 4.236     ;           ; Rise       ; clk             ;
;  disp2[2] ; clk        ; 4.388     ;           ; Rise       ; clk             ;
;  disp2[3] ; clk        ; 4.388     ;           ; Rise       ; clk             ;
;  disp2[4] ; clk        ; 4.102     ;           ; Rise       ; clk             ;
; disp3[*]  ; clk        ; 4.135     ;           ; Rise       ; clk             ;
;  disp3[0] ; clk        ; 4.355     ;           ; Rise       ; clk             ;
;  disp3[1] ; clk        ; 4.135     ;           ; Rise       ; clk             ;
;  disp3[2] ; clk        ; 4.355     ;           ; Rise       ; clk             ;
;  disp3[3] ; clk        ; 4.378     ;           ; Rise       ; clk             ;
;  disp3[4] ; clk        ; 4.246     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.307 ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; 0.307 ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -197.151            ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; -197.151            ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R/W         ; clk        ; 6.293 ; 6.293 ; Rise       ; clk             ;
; address[*]  ; clk        ; 7.520 ; 7.520 ; Rise       ; clk             ;
;  address[0] ; clk        ; 7.270 ; 7.270 ; Rise       ; clk             ;
;  address[1] ; clk        ; 7.508 ; 7.508 ; Rise       ; clk             ;
;  address[2] ; clk        ; 7.430 ; 7.430 ; Rise       ; clk             ;
;  address[3] ; clk        ; 7.205 ; 7.205 ; Rise       ; clk             ;
;  address[4] ; clk        ; 7.520 ; 7.520 ; Rise       ; clk             ;
; clear       ; clk        ; 6.832 ; 6.832 ; Rise       ; clk             ;
; data[*]     ; clk        ; 7.460 ; 7.460 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 6.803 ; 6.803 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 7.460 ; 7.460 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 6.650 ; 6.650 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 7.113 ; 7.113 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; R/W         ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
; address[*]  ; clk        ; -2.250 ; -2.250 ; Rise       ; clk             ;
;  address[0] ; clk        ; -2.250 ; -2.250 ; Rise       ; clk             ;
;  address[1] ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
;  address[2] ; clk        ; -2.372 ; -2.372 ; Rise       ; clk             ;
;  address[3] ; clk        ; -2.308 ; -2.308 ; Rise       ; clk             ;
;  address[4] ; clk        ; -2.461 ; -2.461 ; Rise       ; clk             ;
; clear       ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
; data[*]     ; clk        ; -2.035 ; -2.035 ; Rise       ; clk             ;
;  data[0]    ; clk        ; -2.035 ; -2.035 ; Rise       ; clk             ;
;  data[1]    ; clk        ; -2.426 ; -2.426 ; Rise       ; clk             ;
;  data[2]    ; clk        ; -2.355 ; -2.355 ; Rise       ; clk             ;
;  data[3]    ; clk        ; -2.132 ; -2.132 ; Rise       ; clk             ;
;  data[4]    ; clk        ; -2.498 ; -2.498 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_out[*]  ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 11.348 ; 11.348 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 11.383 ; 11.383 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 11.029 ; 11.029 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 10.694 ; 10.694 ; Rise       ; clk             ;
; disp0[*]     ; clk        ; 14.081 ; 14.081 ; Rise       ; clk             ;
;  disp0[0]    ; clk        ; 13.740 ; 13.740 ; Rise       ; clk             ;
;  disp0[1]    ; clk        ; 14.081 ; 14.081 ; Rise       ; clk             ;
;  disp0[2]    ; clk        ; 13.995 ; 13.995 ; Rise       ; clk             ;
;  disp0[3]    ; clk        ; 13.370 ; 13.370 ; Rise       ; clk             ;
;  disp0[4]    ; clk        ; 14.029 ; 14.029 ; Rise       ; clk             ;
; disp1[*]     ; clk        ; 14.201 ; 14.201 ; Rise       ; clk             ;
;  disp1[0]    ; clk        ; 13.601 ; 13.601 ; Rise       ; clk             ;
;  disp1[1]    ; clk        ; 12.985 ; 12.985 ; Rise       ; clk             ;
;  disp1[2]    ; clk        ; 13.788 ; 13.788 ; Rise       ; clk             ;
;  disp1[3]    ; clk        ; 14.201 ; 14.201 ; Rise       ; clk             ;
;  disp1[4]    ; clk        ; 13.789 ; 13.789 ; Rise       ; clk             ;
; disp2[*]     ; clk        ; 14.190 ; 14.190 ; Rise       ; clk             ;
;  disp2[0]    ; clk        ; 13.354 ; 13.354 ; Rise       ; clk             ;
;  disp2[1]    ; clk        ; 13.015 ; 13.015 ; Rise       ; clk             ;
;  disp2[2]    ; clk        ; 14.034 ; 14.034 ; Rise       ; clk             ;
;  disp2[3]    ; clk        ; 14.190 ; 14.190 ; Rise       ; clk             ;
;  disp2[4]    ; clk        ; 13.650 ; 13.650 ; Rise       ; clk             ;
; disp3[*]     ; clk        ; 14.010 ; 14.010 ; Rise       ; clk             ;
;  disp3[0]    ; clk        ; 14.010 ; 14.010 ; Rise       ; clk             ;
;  disp3[1]    ; clk        ; 13.053 ; 13.053 ; Rise       ; clk             ;
;  disp3[2]    ; clk        ; 13.980 ; 13.980 ; Rise       ; clk             ;
;  disp3[3]    ; clk        ; 13.540 ; 13.540 ; Rise       ; clk             ;
;  disp3[4]    ; clk        ; 13.822 ; 13.822 ; Rise       ; clk             ;
; enULAregs    ; clk        ; 10.409 ; 10.409 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; data_out[*]  ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 4.712 ; 4.712 ; Rise       ; clk             ;
; disp0[*]     ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  disp0[0]    ; clk        ; 4.766 ; 4.766 ; Rise       ; clk             ;
;  disp0[1]    ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  disp0[2]    ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  disp0[3]    ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  disp0[4]    ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
; disp1[*]     ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  disp1[0]    ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  disp1[1]    ; clk        ; 4.833 ; 4.833 ; Rise       ; clk             ;
;  disp1[2]    ; clk        ; 4.887 ; 4.887 ; Rise       ; clk             ;
;  disp1[3]    ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  disp1[4]    ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
; disp2[*]     ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  disp2[0]    ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  disp2[1]    ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  disp2[2]    ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
;  disp2[3]    ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
;  disp2[4]    ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
; disp3[*]     ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  disp3[0]    ; clk        ; 4.956 ; 4.956 ; Rise       ; clk             ;
;  disp3[1]    ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  disp3[2]    ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  disp3[3]    ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  disp3[4]    ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
; enULAregs    ; clk        ; 4.894 ; 4.894 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; R/W        ; data_out[0] ; 15.387 ; 11.509 ; 11.509 ; 15.387 ;
; R/W        ; data_out[1] ; 15.556 ; 11.509 ; 11.509 ; 15.556 ;
; R/W        ; data_out[2] ; 15.168 ; 11.509 ; 11.509 ; 15.168 ;
; R/W        ; data_out[3] ; 14.625 ; 10.887 ; 10.887 ; 14.625 ;
; R/W        ; data_out[4] ; 14.558 ; 10.887 ; 10.887 ; 14.558 ;
; address[0] ; data_out[0] ; 17.773 ; 17.458 ; 17.458 ; 17.773 ;
; address[0] ; data_out[1] ; 17.184 ; 17.550 ; 17.550 ; 17.184 ;
; address[0] ; data_out[2] ; 17.526 ; 17.213 ; 17.213 ; 17.526 ;
; address[0] ; data_out[3] ; 16.780 ; 16.882 ; 16.882 ; 16.780 ;
; address[0] ; data_out[4] ; 16.335 ; 16.395 ; 16.395 ; 16.335 ;
; address[1] ; data_out[0] ; 17.610 ; 18.040 ; 18.040 ; 17.610 ;
; address[1] ; data_out[1] ; 17.778 ; 17.817 ; 17.817 ; 17.778 ;
; address[1] ; data_out[2] ; 17.518 ; 17.793 ; 17.793 ; 17.518 ;
; address[1] ; data_out[3] ; 17.120 ; 17.148 ; 17.148 ; 17.120 ;
; address[1] ; data_out[4] ; 16.616 ; 16.676 ; 16.676 ; 16.616 ;
; address[2] ; data_out[0] ; 17.419 ; 17.945 ; 17.945 ; 17.419 ;
; address[2] ; data_out[1] ; 17.656 ; 17.739 ; 17.739 ; 17.656 ;
; address[2] ; data_out[2] ; 17.439 ; 17.698 ; 17.698 ; 17.439 ;
; address[2] ; data_out[3] ; 17.042 ; 16.923 ; 16.923 ; 17.042 ;
; address[2] ; data_out[4] ; 16.538 ; 16.582 ; 16.582 ; 16.538 ;
; address[3] ; data_out[0] ; 17.194 ; 17.704 ; 17.704 ; 17.194 ;
; address[3] ; data_out[1] ; 17.029 ; 17.478 ; 17.478 ; 17.029 ;
; address[3] ; data_out[2] ; 17.220 ; 17.457 ; 17.457 ; 17.220 ;
; address[3] ; data_out[3] ; 16.817 ; 16.797 ; 16.797 ; 16.817 ;
; address[3] ; data_out[4] ; 16.313 ; 16.325 ; 16.325 ; 16.313 ;
; address[4] ; data_out[0] ; 16.307 ; 15.841 ; 15.841 ; 16.307 ;
; address[4] ; data_out[1] ; 15.951 ; 16.152 ; 16.152 ; 15.951 ;
; address[4] ; data_out[2] ; 16.060 ; 15.835 ; 15.835 ; 16.060 ;
; address[4] ; data_out[3] ; 14.950 ; 15.774 ; 15.774 ; 14.950 ;
; address[4] ; data_out[4] ; 15.293 ; 15.315 ; 15.315 ; 15.293 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; R/W        ; data_out[0] ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; R/W        ; data_out[1] ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; R/W        ; data_out[2] ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; R/W        ; data_out[3] ; 5.452 ; 5.452 ; 5.452 ; 5.452 ;
; R/W        ; data_out[4] ; 5.452 ; 5.452 ; 5.452 ; 5.452 ;
; address[0] ; data_out[0] ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; address[0] ; data_out[1] ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; address[0] ; data_out[2] ; 6.534 ; 6.534 ; 6.534 ; 6.534 ;
; address[0] ; data_out[3] ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; address[0] ; data_out[4] ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; address[1] ; data_out[0] ; 6.673 ; 6.673 ; 6.673 ; 6.673 ;
; address[1] ; data_out[1] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; address[1] ; data_out[2] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; address[1] ; data_out[3] ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; address[1] ; data_out[4] ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; address[2] ; data_out[0] ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; address[2] ; data_out[1] ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; address[2] ; data_out[2] ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; address[2] ; data_out[3] ; 5.951 ; 5.951 ; 5.951 ; 5.951 ;
; address[2] ; data_out[4] ; 5.951 ; 5.951 ; 5.951 ; 5.951 ;
; address[3] ; data_out[0] ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; address[3] ; data_out[1] ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; address[3] ; data_out[2] ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; address[3] ; data_out[3] ; 5.933 ; 5.933 ; 5.933 ; 5.933 ;
; address[3] ; data_out[4] ; 5.933 ; 5.933 ; 5.933 ; 5.933 ;
; address[4] ; data_out[0] ; 6.622 ; 6.914 ; 6.914 ; 6.622 ;
; address[4] ; data_out[1] ; 6.820 ; 6.912 ; 6.912 ; 6.820 ;
; address[4] ; data_out[2] ; 6.744 ; 6.810 ; 6.810 ; 6.744 ;
; address[4] ; data_out[3] ; 6.669 ; 6.562 ; 6.562 ; 6.669 ;
; address[4] ; data_out[4] ; 6.565 ; 6.587 ; 6.587 ; 6.565 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 160      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 160      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 1310  ; 1310 ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 900   ; 900  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 29 14:20:00 2018
Info: Command: quartus_sta memoriaRAM -c memoriaRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoriaRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.307         0.000 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -197.151 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.665         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -161.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Fri Jun 29 14:20:01 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


