Fitter report for exmachine
Thu Dec 04 06:46:55 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 04 06:46:55 2014           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; exmachine                                       ;
; Top-level Entity Name              ; TOP_UNIOC                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,448 / 4,608 ( 75 % )                          ;
;     Total combinational functions  ; 3,054 / 4,608 ( 66 % )                          ;
;     Dedicated logic registers      ; 1,760 / 4,608 ( 38 % )                          ;
; Total registers                    ; 1760                                            ;
; Total pins                         ; 52 / 89 ( 58 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 45,248 / 119,808 ( 38 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4914 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4914 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4912    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Makara/Documents/GitHub/elec_2014/exmachine/output_files/exmachine.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,448 / 4,608 ( 75 % )    ;
;     -- Combinational with no register       ; 1688                      ;
;     -- Register only                        ; 394                       ;
;     -- Combinational with a register        ; 1366                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1551                      ;
;     -- 3 input functions                    ; 583                       ;
;     -- <=2 input functions                  ; 920                       ;
;     -- Register only                        ; 394                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2305                      ;
;     -- arithmetic mode                      ; 749                       ;
;                                             ;                           ;
; Total registers*                            ; 1,760 / 4,851 ( 36 % )    ;
;     -- Dedicated logic registers            ; 1,760 / 4,608 ( 38 % )    ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 245 / 288 ( 85 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 52 / 89 ( 58 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 16 / 26 ( 62 % )          ;
; Total block memory bits                     ; 45,248 / 119,808 ( 38 % ) ;
; Total block memory implementation bits      ; 73,728 / 119,808 ( 62 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 1 / 8 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 21% / 20% / 21%           ;
; Peak interconnect usage (total/H/V)         ; 24% / 22% / 25%           ;
; Maximum fan-out                             ; 1776                      ;
; Highest non-global fan-out                  ; 573                       ;
; Total fan-out                               ; 15703                     ;
; Average fan-out                             ; 3.07                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3448 / 4608 ( 75 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1688                 ; 0                              ;
;     -- Register only                        ; 394                  ; 0                              ;
;     -- Combinational with a register        ; 1366                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1551                 ; 0                              ;
;     -- 3 input functions                    ; 583                  ; 0                              ;
;     -- <=2 input functions                  ; 920                  ; 0                              ;
;     -- Register only                        ; 394                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2305                 ; 0                              ;
;     -- arithmetic mode                      ; 749                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1760                 ; 0                              ;
;     -- Dedicated logic registers            ; 1760 / 4608 ( 38 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 245 / 288 ( 85 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 52                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 45248                ; 0                              ;
; Total RAM block bits                        ; 73728                ; 0                              ;
; M4K                                         ; 16 / 26 ( 61 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 15751                ; 0                              ;
;     -- Registered Connections               ; 4708                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 29                   ; 0                              ;
;     -- Output Ports                         ; 15                   ; 0                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADDR[0]    ; 27    ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[1]    ; 31    ; 1        ; 0            ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[2]    ; 32    ; 1        ; 0            ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[3]    ; 40    ; 4        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[4]    ; 41    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[5]    ; 42    ; 4        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[6]    ; 43    ; 4        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[7]    ; 44    ; 4        ; 3            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ALE        ; 70    ; 4        ; 26           ; 0            ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR1[0] ; 74    ; 3        ; 28           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR1[1] ; 73    ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR2[0] ; 76    ; 3        ; 28           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR2[1] ; 75    ; 3        ; 28           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR3[0] ; 86    ; 3        ; 28           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR3[1] ; 81    ; 3        ; 28           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR4[0] ; 92    ; 3        ; 28           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CODEUR4[1] ; 87    ; 3        ; 28           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; H          ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RD         ; 67    ; 4        ; 24           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESET      ; 72    ; 4        ; 26           ; 0            ; 0           ; 573                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_H_1    ; 121   ; 2        ; 19           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_H_2    ; 129   ; 2        ; 12           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_MOSI_1 ; 122   ; 2        ; 19           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_MOSI_2 ; 133   ; 2        ; 7            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SS_1   ; 125   ; 2        ; 14           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SPI_SS_2   ; 134   ; 2        ; 7            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RX_1  ; 136   ; 2        ; 3            ; 14           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RX_2  ; 141   ; 2        ; 1            ; 14           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; WR         ; 69    ; 4        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DIRBUF1    ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DIRBUF2    ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MOT1[0]    ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MOT1[1]    ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MOT2[0]    ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MOT2[1]    ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SERVO_C1   ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SERVO_C2   ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SERVO_C3   ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SERVO_C4   ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SERVO_D    ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_MISO_1 ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_MISO_2 ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TX_1  ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TX_2  ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DATA[0] ; 65    ; 4        ; 21           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
; DATA[1] ; 64    ; 4        ; 21           ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
; DATA[2] ; 60    ; 4        ; 14           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
; DATA[3] ; 59    ; 4        ; 14           ; 0            ; 1           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
; DATA[4] ; 58    ; 4        ; 12           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
; DATA[5] ; 57    ; 4        ; 12           ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
; DATA[6] ; 52    ; 4        ; 7            ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
; DATA[7] ; 48    ; 4        ; 5            ; 0            ; 0           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; RD (inverted)        ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 19 ( 42 % )  ; 3.3V          ; --           ;
; 2        ; 13 / 23 ( 57 % ) ; 3.3V          ; --           ;
; 3        ; 16 / 23 ( 70 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 24 ( 71 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; H                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; DIRBUF2                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; DIRBUF1                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; ADDR[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; ADDR[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; ADDR[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; ADDR[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; ADDR[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; ADDR[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; ADDR[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; ADDR[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; DATA[7]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; DATA[6]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; DATA[5]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; DATA[4]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; DATA[3]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; DATA[2]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; DATA[1]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; DATA[0]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RD                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; WR                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; ALE                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; CODEUR1[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; CODEUR1[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; CODEUR2[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; CODEUR2[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; CODEUR3[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; CODEUR3[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; CODEUR4[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; CODEUR4[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; MOT1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; MOT1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; UART_TX_2                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; MOT2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; MOT2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; SERVO_C1                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; SERVO_C2                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; SERVO_C4                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; SERVO_D                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; SERVO_C3                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; SPI_MISO_1                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; SPI_MISO_2                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; UART_TX_1                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; SPI_H_1                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; SPI_MOSI_1                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; SPI_SS_1                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; SPI_H_2                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; SPI_MOSI_2                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; SPI_SS_2                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; UART_RX_1                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; UART_RX_2                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                             ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------+--------------+
; |TOP_UNIOC                                   ; 3448 (905)  ; 1760 (483)                ; 0 (0)         ; 45248       ; 16   ; 0            ; 0       ; 0         ; 52   ; 0            ; 1688 (440)   ; 394 (288)         ; 1366 (182)       ; |TOP_UNIOC                                                                                                      ; work         ;
;    |COMPTEUR_32:com1|                        ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 32 (32)          ; |TOP_UNIOC|COMPTEUR_32:com1                                                                                     ; work         ;
;    |COMPTEUR_32:com2|                        ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 32 (32)          ; |TOP_UNIOC|COMPTEUR_32:com2                                                                                     ; work         ;
;    |COMPTEUR_32:com3|                        ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 33 (33)          ; |TOP_UNIOC|COMPTEUR_32:com3                                                                                     ; work         ;
;    |COMPTEUR_32:com4|                        ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 32 (32)          ; |TOP_UNIOC|COMPTEUR_32:com4                                                                                     ; work         ;
;    |COUNTER_ROTATIF:counterrot1|             ; 28 (28)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 22 (22)          ; |TOP_UNIOC|COUNTER_ROTATIF:counterrot1                                                                          ; work         ;
;    |COUNTER_ROTATIF:counterrot2|             ; 28 (28)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 22 (22)          ; |TOP_UNIOC|COUNTER_ROTATIF:counterrot2                                                                          ; work         ;
;    |COUNTER_ROTATIF:counterrot3|             ; 28 (28)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 22 (22)          ; |TOP_UNIOC|COUNTER_ROTATIF:counterrot3                                                                          ; work         ;
;    |COUNTER_ROTATIF:counterrot4|             ; 28 (28)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 22 (22)          ; |TOP_UNIOC|COUNTER_ROTATIF:counterrot4                                                                          ; work         ;
;    |COUNTEUR_XYR_HIRES:counterxyr1|          ; 417 (291)   ; 116 (116)                 ; 0 (0)         ; 43200       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 283 (157)    ; 7 (7)             ; 127 (126)        ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1                                                                       ; work         ;
;       |ADDER_46:addx|                        ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx                                                         ; work         ;
;       |ADDER_46:addy|                        ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 1 (1)            ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy                                                         ; work         ;
;       |ADDER_46:subx|                        ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx                                                         ; work         ;
;       |ADDER_46:suby|                        ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby                                                         ; work         ;
;       |TABLE_SINUS:sin|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 43200       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin                                                       ; work         ;
;          |altsyncram:TABLE_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 43200       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0                                ; work         ;
;             |altsyncram_pdp1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 43200       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated ; work         ;
;    |PWM_GEN:moteurs|                         ; 191 (191)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 82 (82)          ; |TOP_UNIOC|PWM_GEN:moteurs                                                                                      ; work         ;
;    |SERVO_SERIAL:servos|                     ; 547 (547)   ; 325 (325)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 222 (222)    ; 62 (62)           ; 263 (263)        ; |TOP_UNIOC|SERVO_SERIAL:servos                                                                                  ; work         ;
;    |TIME_GENERATOR:timer|                    ; 157 (157)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 109 (109)        ; |TOP_UNIOC|TIME_GENERATOR:timer                                                                                 ; work         ;
;    |UART_RX_FIFO:rx1|                        ; 202 (69)    ; 105 (53)                  ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (16)      ; 2 (2)             ; 110 (51)         ; |TOP_UNIOC|UART_RX_FIFO:rx1                                                                                     ; work         ;
;       |UART_RX:uart|                         ; 133 (133)   ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 59 (59)          ; |TOP_UNIOC|UART_RX_FIFO:rx1|UART_RX:uart                                                                        ; work         ;
;       |altsyncram:fifo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_RX_FIFO:rx1|altsyncram:fifo_rtl_0                                                               ; work         ;
;          |altsyncram_m5c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_RX_FIFO:rx1|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated                                ; work         ;
;    |UART_RX_FIFO:rx2|                        ; 223 (91)    ; 105 (53)                  ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (37)     ; 7 (7)             ; 99 (47)          ; |TOP_UNIOC|UART_RX_FIFO:rx2                                                                                     ; work         ;
;       |UART_RX:uart|                         ; 132 (132)   ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 52 (52)          ; |TOP_UNIOC|UART_RX_FIFO:rx2|UART_RX:uart                                                                        ; work         ;
;       |altsyncram:fifo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_RX_FIFO:rx2|altsyncram:fifo_rtl_0                                                               ; work         ;
;          |altsyncram_m5c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_RX_FIFO:rx2|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated                                ; work         ;
;    |UART_TX_FIFO:tx1|                        ; 217 (84)    ; 105 (54)                  ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (30)     ; 14 (14)           ; 91 (40)          ; |TOP_UNIOC|UART_TX_FIFO:tx1                                                                                     ; work         ;
;       |UART_TX:uart|                         ; 133 (133)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 51 (51)          ; |TOP_UNIOC|UART_TX_FIFO:tx1|UART_TX:uart                                                                        ; work         ;
;       |altsyncram:fifo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_TX_FIFO:tx1|altsyncram:fifo_rtl_0                                                               ; work         ;
;          |altsyncram_m5c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_TX_FIFO:tx1|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated                                ; work         ;
;    |UART_TX_FIFO:tx2|                        ; 217 (84)    ; 105 (54)                  ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (30)     ; 13 (13)           ; 93 (41)          ; |TOP_UNIOC|UART_TX_FIFO:tx2                                                                                     ; work         ;
;       |UART_TX:uart|                         ; 133 (133)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 52 (52)          ; |TOP_UNIOC|UART_TX_FIFO:tx2|UART_TX:uart                                                                        ; work         ;
;       |altsyncram:fifo_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_TX_FIFO:tx2|altsyncram:fifo_rtl_0                                                               ; work         ;
;          |altsyncram_m5c1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_UNIOC|UART_TX_FIFO:tx2|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated                                ; work         ;
;    |XRAM_SLAVE:xram|                         ; 20 (20)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |TOP_UNIOC|XRAM_SLAVE:xram                                                                                      ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; DATA[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADDR[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ADDR[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ADDR[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ADDR[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADDR[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADDR[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADDR[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADDR[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; DIRBUF1    ; Output   ; --            ; --            ; --                    ; --  ;
; DIRBUF2    ; Output   ; --            ; --            ; --                    ; --  ;
; MOT1[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; MOT1[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; MOT2[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; MOT2[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; SERVO_D    ; Output   ; --            ; --            ; --                    ; --  ;
; SERVO_C1   ; Output   ; --            ; --            ; --                    ; --  ;
; SERVO_C2   ; Output   ; --            ; --            ; --                    ; --  ;
; SERVO_C3   ; Output   ; --            ; --            ; --                    ; --  ;
; SERVO_C4   ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TX_1  ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TX_2  ; Output   ; --            ; --            ; --                    ; --  ;
; SPI_MISO_1 ; Output   ; --            ; --            ; --                    ; --  ;
; SPI_MOSI_1 ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_MISO_2 ; Output   ; --            ; --            ; --                    ; --  ;
; SPI_MOSI_2 ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_H_1    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_H_2    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_SS_1   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_SS_2   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; RD         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RESET      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; H          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ALE        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; UART_RX_2  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; UART_RX_1  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CODEUR1[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CODEUR1[0] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CODEUR2[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CODEUR2[0] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CODEUR4[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CODEUR4[0] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CODEUR3[1] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CODEUR3[0] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; WR         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; DATA[0]                                              ;                   ;         ;
;      - UART_TX_1_DATA[0]                             ; 1                 ; 6       ;
;      - UART_TX_2_DATA[0]                             ; 1                 ; 6       ;
;      - SOFT_RESET~5                                  ; 1                 ; 6       ;
;      - UART_TX_3_DATA[0]                             ; 1                 ; 6       ;
;      - UART_TX_4_DATA[0]                             ; 1                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[0]                    ; 1                 ; 6       ;
; DATA[1]                                              ;                   ;         ;
;      - UART_TX_1_DATA[1]                             ; 1                 ; 6       ;
;      - UART_TX_2_DATA[1]                             ; 1                 ; 6       ;
;      - UART_TX_3_DATA[1]                             ; 1                 ; 6       ;
;      - UART_TX_4_DATA[1]                             ; 1                 ; 6       ;
;      - RELATION~2                                    ; 1                 ; 6       ;
;      - BR1~4                                         ; 1                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[1]                    ; 1                 ; 6       ;
; DATA[2]                                              ;                   ;         ;
;      - SOFT_RESET~4                                  ; 0                 ; 6       ;
;      - UART_TX_1_DATA[2]                             ; 0                 ; 6       ;
;      - UART_TX_2_DATA[2]                             ; 0                 ; 6       ;
;      - UART_TX_3_DATA[2]                             ; 0                 ; 6       ;
;      - UART_TX_4_DATA[2]                             ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[2]                    ; 0                 ; 6       ;
; DATA[3]                                              ;                   ;         ;
;      - SOFT_RESET~0                                  ; 0                 ; 6       ;
;      - UART_TX_1_DATA[3]                             ; 0                 ; 6       ;
;      - UART_TX_2_DATA[3]                             ; 0                 ; 6       ;
;      - UART_TX_3_DATA[3]                             ; 0                 ; 6       ;
;      - UART_TX_4_DATA[3]                             ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[3]                    ; 0                 ; 6       ;
; DATA[4]                                              ;                   ;         ;
;      - UART_TX_1_DATA[4]                             ; 1                 ; 6       ;
;      - UART_TX_2_DATA[4]                             ; 1                 ; 6       ;
;      - UART_TX_3_DATA[4]                             ; 1                 ; 6       ;
;      - UART_TX_4_DATA[4]                             ; 1                 ; 6       ;
;      - RELATION~5                                    ; 1                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[4]                    ; 1                 ; 6       ;
; DATA[5]                                              ;                   ;         ;
;      - UART_TX_1_DATA[5]                             ; 1                 ; 6       ;
;      - UART_TX_2_DATA[5]                             ; 1                 ; 6       ;
;      - UART_TX_3_DATA[5]                             ; 1                 ; 6       ;
;      - UART_TX_4_DATA[5]                             ; 1                 ; 6       ;
;      - RELATION~4                                    ; 1                 ; 6       ;
;      - BR1~5                                         ; 1                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[5]                    ; 1                 ; 6       ;
; DATA[6]                                              ;                   ;         ;
;      - UART_TX_1_DATA[6]                             ; 1                 ; 6       ;
;      - UART_TX_2_DATA[6]                             ; 1                 ; 6       ;
;      - UART_TX_3_DATA[6]                             ; 1                 ; 6       ;
;      - UART_TX_4_DATA[6]                             ; 1                 ; 6       ;
;      - RELATION~3                                    ; 1                 ; 6       ;
;      - BR1~1                                         ; 1                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[6]                    ; 1                 ; 6       ;
; DATA[7]                                              ;                   ;         ;
;      - MOTEUR1~0                                     ; 1                 ; 6       ;
;      - UART_TX_1_DATA[7]                             ; 1                 ; 6       ;
;      - UART_TX_2_DATA[7]                             ; 1                 ; 6       ;
;      - UART_TX_3_DATA[7]                             ; 1                 ; 6       ;
;      - UART_TX_4_DATA[7]                             ; 1                 ; 6       ;
;      - BR1~2                                         ; 1                 ; 6       ;
;      - XRAM_SLAVE:xram|addr_ff[7]                    ; 1                 ; 6       ;
; ADDR[0]                                              ;                   ;         ;
; ADDR[1]                                              ;                   ;         ;
; ADDR[2]                                              ;                   ;         ;
; ADDR[3]                                              ;                   ;         ;
; ADDR[4]                                              ;                   ;         ;
; ADDR[5]                                              ;                   ;         ;
; ADDR[6]                                              ;                   ;         ;
; ADDR[7]                                              ;                   ;         ;
; SPI_MOSI_1                                           ;                   ;         ;
; SPI_MOSI_2                                           ;                   ;         ;
; SPI_H_1                                              ;                   ;         ;
; SPI_H_2                                              ;                   ;         ;
; SPI_SS_1                                             ;                   ;         ;
; SPI_SS_2                                             ;                   ;         ;
; RD                                                   ;                   ;         ;
;      - DATA[0]                                       ; 0                 ; 6       ;
;      - DATA[1]                                       ; 0                 ; 6       ;
;      - DATA[2]                                       ; 0                 ; 6       ;
;      - DATA[3]                                       ; 0                 ; 6       ;
;      - DATA[4]                                       ; 0                 ; 6       ;
;      - DATA[5]                                       ; 0                 ; 6       ;
;      - DATA[6]                                       ; 0                 ; 6       ;
;      - DATA[7]                                       ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rrstrobe~5                    ; 0                 ; 6       ;
;      - DIRBUF1                                       ; 0                 ; 6       ;
; RESET                                                ;                   ;         ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|etat[0]         ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[7]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[6]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[5]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[4]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[3]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[2]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[1]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[0]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|etat[0]         ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[7]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[6]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[5]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[4]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[3]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[2]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[1]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[0]   ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|commande                     ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|commande                     ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[1]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[2]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[3]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[4]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[5]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[6]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[7]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[8]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[9]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[10]     ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[11]     ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[12]     ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[1]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[2]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[3]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[4]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[5]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[6]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[7]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[8]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[9]      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[10]     ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[11]     ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[12]     ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer[12]     ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|etat[0]         ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer[12]     ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|etat[0]         ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|BUFFOUT[0]        ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|BUFFOUT[1]        ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|BUFFOUT[0]        ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|BUFFOUT[1]        ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|BUFFOUT[0]        ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|BUFFOUT[1]        ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|BUFFOUT[0]        ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|BUFFOUT[1]        ; 0                 ; 6       ;
;      - retardReadStrobe1[0]                          ; 0                 ; 6       ;
;      - retardReadStrobe2[0]                          ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|etat[10]~0      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|etat[10]~0      ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|PWM1~4                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~0                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy[15]~1                    ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|PWM2~1                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~2                        ; 0                 ; 6       ;
;      - comb~0                                        ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|etat[9]~1       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|etat[9]~2       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[6]~1 ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|etat[2]~1       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|etat[2]~2       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[3]~1 ; 0                 ; 6       ;
;      - comb~1                                        ; 0                 ; 6       ;
;      - comb~2                                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|compteur[31]~0                ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~4                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~7                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~10                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~13                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~16                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~19                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~22                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~25                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~28                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~31                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~34                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~37                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~40                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~43                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~46                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~49                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~52                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~55                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~58                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~61                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~64                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~67                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~70                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~73                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~76                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~79                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~82                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~93                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~94                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~95                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~96                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~3                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~4                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~5                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~6                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~7                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~8                        ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~9                        ; 0                 ; 6       ;
;      - SOFT_RESET~0                                  ; 0                 ; 6       ;
;      - SOFT_RESET[2]~3                               ; 0                 ; 6       ;
;      - MOTEUR1~0                                     ; 0                 ; 6       ;
;      - MOTEUR2[3]~0                                  ; 0                 ; 6       ;
;      - MOTEUR1[7]~2                                  ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~10                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~11                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~12                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~13                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~14                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~15                       ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|copy~16                       ; 0                 ; 6       ;
;      - SOFT_RESET~4                                  ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|etats~16                  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~37      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[29]~38  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer[31]~39  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|fifo~19                      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|rpos~0                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|rpos~1                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|rpos~2                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|rpos~3                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|rpos~4                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|rpos~5                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~37      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[13]~38  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer[31]~39  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|fifo~19                      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|rpos~0                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|rpos~1                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|rpos~2                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|rpos~3                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|rpos~4                       ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|rpos~5                       ; 0                 ; 6       ;
;      - SOFT_RESET~5                                  ; 0                 ; 6       ;
;      - RELATION~2                                    ; 0                 ; 6       ;
;      - RELATION~3                                    ; 0                 ; 6       ;
;      - RELATION~4                                    ; 0                 ; 6       ;
;      - RELATION~5                                    ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rwstrobe~0                    ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rwstrobe~1                    ; 0                 ; 6       ;
;      - SERVO3[1]~0                                   ; 0                 ; 6       ;
;      - SERVO3[11]~1                                  ; 0                 ; 6       ;
;      - SERVO4[5]~1                                   ; 0                 ; 6       ;
;      - SERVO4[8]~2                                   ; 0                 ; 6       ;
;      - SERVO2[2]~1                                   ; 0                 ; 6       ;
;      - SERVO2[12]~2                                  ; 0                 ; 6       ;
;      - SERVO1[0]~1                                   ; 0                 ; 6       ;
;      - SERVO1[12]~2                                  ; 0                 ; 6       ;
;      - SERVO7[4]~0                                   ; 0                 ; 6       ;
;      - SERVO7[14]~1                                  ; 0                 ; 6       ;
;      - SERVO8[7]~0                                   ; 0                 ; 6       ;
;      - SERVO8[14]~1                                  ; 0                 ; 6       ;
;      - SERVO6[7]~0                                   ; 0                 ; 6       ;
;      - SERVO6[14]~1                                  ; 0                 ; 6       ;
;      - SERVO5[4]~1                                   ; 0                 ; 6       ;
;      - SERVO5[8]~2                                   ; 0                 ; 6       ;
;      - SERVO11[5]~0                                  ; 0                 ; 6       ;
;      - SERVO11[13]~1                                 ; 0                 ; 6       ;
;      - SERVO12[14]~2                                 ; 0                 ; 6       ;
;      - SERVO10[0]~0                                  ; 0                 ; 6       ;
;      - SERVO10[8]~2                                  ; 0                 ; 6       ;
;      - SERVO9[7]~0                                   ; 0                 ; 6       ;
;      - SERVO9[8]~1                                   ; 0                 ; 6       ;
;      - SERVO15[3]~0                                  ; 0                 ; 6       ;
;      - SERVO15[13]~1                                 ; 0                 ; 6       ;
;      - SERVO16[6]~0                                  ; 0                 ; 6       ;
;      - SERVO16[15]~1                                 ; 0                 ; 6       ;
;      - SERVO14[3]~1                                  ; 0                 ; 6       ;
;      - SERVO14[10]~2                                 ; 0                 ; 6       ;
;      - SERVO13[7]~3                                  ; 0                 ; 6       ;
;      - SERVO13[8]~4                                  ; 0                 ; 6       ;
;      - BR1[2]~0                                      ; 0                 ; 6       ;
;      - BR1~1                                         ; 0                 ; 6       ;
;      - BR1~2                                         ; 0                 ; 6       ;
;      - BR1[8]~3                                      ; 0                 ; 6       ;
;      - BR1~4                                         ; 0                 ; 6       ;
;      - BR1~5                                         ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|wpos[19]~34                  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|wpos[19]~35                  ; 0                 ; 6       ;
;      - UART_TX_1_DATA[0]~1                           ; 0                 ; 6       ;
;      - BR2[2]~0                                      ; 0                 ; 6       ;
;      - BR2[8]~1                                      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|wpos[19]~34                  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|wpos[19]~35                  ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~2                       ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|compt[0]~0                   ; 0                 ; 6       ;
;      - comb~3                                        ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~19                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~36                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~53                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~18                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|compt[0]~0                   ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~18                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|compt[0]~0                   ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~35                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~35                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~36                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~36                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~53                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~53                      ; 0                 ; 6       ;
;      - MOTEUR3[2]~0                                  ; 0                 ; 6       ;
;      - MOTEUR4[0]~1                                  ; 0                 ; 6       ;
;      - RELATION[12]~8                                ; 0                 ; 6       ;
;      - RELATION[1]~9                                 ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|wpos[3]~34                   ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|wpos[3]~35                   ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|wpos[21]~34                  ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|wpos[21]~35                  ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|rpos~0                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|rpos~0                       ; 0                 ; 6       ;
;      - RELATION[22]~11                               ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|fifo~15                      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|rpos~1                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|rpos~2                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|rpos~3                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|rpos~4                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|rpos~5                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|rpos~1                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|rpos~2                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|fifo~15                      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|rpos~3                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|rpos~4                       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|rpos~5                       ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~34                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|compt[31]~0                  ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~35                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~36                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~53                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~54                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~55                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~56                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~59                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~54                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~54                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~55                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~55                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~56                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~56                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~59                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~59                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~54                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~55                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~56                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~59                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~60                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~63                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~64                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~65                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~60                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~60                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~61                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~61                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~62                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~62                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~65                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~65                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~60                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~61                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~62                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~65                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~66                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~69                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~70                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~71                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~66                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~67                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~66                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~69                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~70                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~71                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~68                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~71                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~66                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~67                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~68                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~71                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~72                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~75                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~76                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~77                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~72                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~72                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~73                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~73                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~74                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~74                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~77                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~77                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~72                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~73                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~74                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~77                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~78                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~81                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~82                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~83                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~78                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~79                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~78                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~81                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~82                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~83                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~80                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~83                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~78                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~79                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~80                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~83                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~84                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~87                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~88                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~89                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~84                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~84                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~85                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~85                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~86                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~86                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~89                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~89                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~84                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~85                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~86                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~89                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~90                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~93                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~94                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com1|Add0~95                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~90                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~93                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~90                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~91                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~94                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com2|Add0~95                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~92                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com3|Add0~95                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~90                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~91                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~92                      ; 0                 ; 6       ;
;      - COMPTEUR_32:com4|Add0~95                      ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rwstrobe~2                    ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|BUFFIN[1]         ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|BUFFIN[0]         ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|BUFFIN[1]         ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|BUFFIN[0]         ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|BUFFIN[1]         ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|BUFFIN[0]         ; 0                 ; 6       ;
;      - RESET_R_FPGA[3]~2                             ; 0                 ; 6       ;
;      - RESET_Y_FPGA[12]~1                            ; 0                 ; 6       ;
;      - RESET_X_FPGA[9]~1                             ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|BUFFIN[1]         ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|BUFFIN[0]         ; 0                 ; 6       ;
;      - RESET_Y_FPGA[18]~2                            ; 0                 ; 6       ;
;      - RESET_X_FPGA[17]~3                            ; 0                 ; 6       ;
;      - RESET_Y_FPGA[2]~3                             ; 0                 ; 6       ;
;      - RESET_X_FPGA[0]~4                             ; 0                 ; 6       ;
;      - RESET_Y_FPGA[26]~4                            ; 0                 ; 6       ;
;      - RESET_X_FPGA[25]~5                            ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|READY~1         ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|READY~1         ; 0                 ; 6       ;
;      - retardReadStrobe2~0                           ; 0                 ; 6       ;
;      - retardReadStrobe1~0                           ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[2]~2 ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[2]~2 ; 0                 ; 6       ;
;      - RESET_R_FPGA[15]~3                            ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rwstrobe~3                    ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|lastBuffin~0      ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|lastBuffin~1      ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|lastBuffin~0      ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|lastBuffin~1      ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|lastBuffin~0      ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|lastBuffin~1      ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|lastBuffin~0      ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|lastBuffin~1      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|etat[1]~0       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|etat[8]~1       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer[3]~0    ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer[1]~3    ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer~13      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer[17]~38  ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer~59      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|etat[2]~0       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|etat[8]~1       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer[10]~0   ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer[1]~3    ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer~13      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer[26]~38  ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer[30]~56  ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer~60      ; 0                 ; 6       ;
;      - retardReadStrobe2~1                           ; 0                 ; 6       ;
;      - retardReadStrobe1~1                           ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rwstrobe~4                    ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff1~7           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot1|buff0~7           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff1~7           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot2|buff0~7           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff1~7           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot4|buff0~7           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff1~7           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~0           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~1           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~2           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~3           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~4           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~5           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~6           ; 0                 ; 6       ;
;      - COUNTER_ROTATIF:counterrot3|buff0~7           ; 0                 ; 6       ;
;      - retardReadStrobe2~2                           ; 0                 ; 6       ;
;      - retardReadStrobe1~2                           ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rwstrobe~5                    ; 0                 ; 6       ;
;      - retardReadStrobe2~3                           ; 0                 ; 6       ;
;      - retardReadStrobe1~3                           ; 0                 ; 6       ;
;      - retardReadStrobe2~4                           ; 0                 ; 6       ;
;      - retardReadStrobe1~4                           ; 0                 ; 6       ;
;      - retardReadStrobe2~5                           ; 0                 ; 6       ;
;      - retardReadStrobe1~5                           ; 0                 ; 6       ;
;      - retardReadStrobe2~6                           ; 0                 ; 6       ;
;      - retardReadStrobe1~6                           ; 0                 ; 6       ;
;      - retardReadStrobe2~7                           ; 0                 ; 6       ;
;      - retardReadStrobe1~7                           ; 0                 ; 6       ;
;      - retardReadStrobe2~8                           ; 0                 ; 6       ;
;      - retardReadStrobe1~8                           ; 0                 ; 6       ;
;      - retardReadStrobe2~9                           ; 0                 ; 6       ;
;      - retardReadStrobe1~9                           ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rrstrobe~0                    ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rrstrobe~1                    ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rrstrobe~2                    ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rrstrobe~3                    ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rrstrobe~4                    ; 0                 ; 6       ;
;      - XRAM_SLAVE:xram|rrstrobe~5                    ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|CLK0_OUT~5                ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|CLK2_OUT~4                ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|CLK3_OUT~4                ; 0                 ; 6       ;
;      - PWM_GEN:moteurs|Add0~97                       ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur[31]~68           ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~69               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~70               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~71               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~72               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~73               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~74               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~75               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~76               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~77               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~78               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~79               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~80               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~81               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~82               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~83               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~84               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~85               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~86               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~87               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~88               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~89               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~90               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~91               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~92               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~93               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~94               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~95               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~96               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~97               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~98               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~99               ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|compteur~100              ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|etats~47                  ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|etats~48                  ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|etats~49                  ; 0                 ; 6       ;
;      - SERVO_SERIAL:servos|etats~50                  ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~53      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~54      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~55      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~56      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~57      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~58      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~59      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~60      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~61      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~62      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~63      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~64      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~65      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~66      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~67      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~68      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~69      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx1|UART_TX:uart|delayer~70      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~53      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~54      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~55      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~56      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~57      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~58      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~59      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~60      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~61      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~62      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~63      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~64      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~65      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~66      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~67      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~68      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~69      ; 0                 ; 6       ;
;      - UART_TX_FIFO:tx2|UART_TX:uart|delayer~70      ; 0                 ; 6       ;
;      - SERVO12[3]~3                                  ; 0                 ; 6       ;
;      - COUNTEUR_XYR_HIRES:counterxyr1|buffRot~49     ; 0                 ; 6       ;
;      - COUNTEUR_XYR_HIRES:counterxyr1|buffRot~50     ; 0                 ; 6       ;
; H                                                    ;                   ;         ;
; ALE                                                  ;                   ;         ;
;      - XRAM_SLAVE:xram|addr_ff[7]                    ; 1                 ; 0       ;
;      - XRAM_SLAVE:xram|addr_ff[6]                    ; 1                 ; 0       ;
;      - XRAM_SLAVE:xram|addr_ff[1]                    ; 1                 ; 0       ;
;      - XRAM_SLAVE:xram|addr_ff[2]                    ; 1                 ; 0       ;
;      - XRAM_SLAVE:xram|addr_ff[4]                    ; 1                 ; 0       ;
;      - XRAM_SLAVE:xram|addr_ff[5]                    ; 1                 ; 0       ;
;      - XRAM_SLAVE:xram|addr_ff[3]                    ; 1                 ; 0       ;
;      - XRAM_SLAVE:xram|addr_ff[0]                    ; 1                 ; 0       ;
; UART_RX_2                                            ;                   ;         ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|READY~1         ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[2]~2 ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|buffSortie~9    ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|etat[1]~0       ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer[3]~0    ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer[1]~3    ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer~11      ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|delayer~59      ; 1                 ; 6       ;
;      - UART_RX_FIFO:rx2|UART_RX:uart|etat~11         ; 1                 ; 6       ;
; UART_RX_1                                            ;                   ;         ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|READY~1         ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[2]~2 ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|buffSortie~9    ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|etat[2]~0       ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer[10]~0   ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer[1]~3    ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer~11      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|delayer~60      ; 0                 ; 6       ;
;      - UART_RX_FIFO:rx1|UART_RX:uart|etat~11         ; 0                 ; 6       ;
; CODEUR1[1]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot1|buff1~5           ; 1                 ; 6       ;
; CODEUR1[0]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot1|buff0~5           ; 0                 ; 6       ;
; CODEUR2[1]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot2|buff1~5           ; 1                 ; 6       ;
; CODEUR2[0]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot2|buff0~5           ; 0                 ; 6       ;
; CODEUR4[1]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot4|buff1~5           ; 1                 ; 6       ;
; CODEUR4[0]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot4|buff0~5           ; 0                 ; 6       ;
; CODEUR3[1]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot3|buff1~5           ; 0                 ; 6       ;
; CODEUR3[0]                                           ;                   ;         ;
;      - COUNTER_ROTATIF:counterrot3|buff0~5           ; 0                 ; 6       ;
; WR                                                   ;                   ;         ;
;      - XRAM_SLAVE:xram|rwstrobe~5                    ; 0                 ; 6       ;
+------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                         ;
+-----------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; ALE                                           ; PIN_70             ; 8       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; BR1[2]~0                                      ; LCCOMB_X18_Y9_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; BR1[8]~3                                      ; LCCOMB_X15_Y7_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; BR2[2]~0                                      ; LCCOMB_X18_Y10_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; BR2[8]~1                                      ; LCCOMB_X18_Y10_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; COMPTEUR_32:com1|compt[0]~0                   ; LCCOMB_X22_Y1_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; COMPTEUR_32:com2|compt[0]~0                   ; LCCOMB_X22_Y4_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; COMPTEUR_32:com3|compt[0]~0                   ; LCCOMB_X26_Y6_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; COMPTEUR_32:com4|compt[31]~0                  ; LCCOMB_X9_Y13_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[20]~7  ; LCCOMB_X20_Y5_N0   ; 116     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; H                                             ; PIN_17             ; 1776    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; MOTEUR1[7]~2                                  ; LCCOMB_X15_Y7_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MOTEUR2[3]~0                                  ; LCCOMB_X15_Y10_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MOTEUR3[2]~0                                  ; LCCOMB_X18_Y10_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MOTEUR4[0]~1                                  ; LCCOMB_X15_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PWM_GEN:moteurs|compteur[31]~0                ; LCCOMB_X27_Y13_N22 ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PWM_GEN:moteurs|copy[15]~1                    ; LCCOMB_X26_Y13_N10 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RD                                            ; PIN_67             ; 10      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; RELATION[12]~8                                ; LCCOMB_X18_Y7_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RELATION[1]~9                                 ; LCCOMB_X18_Y4_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RELATION[22]~11                               ; LCCOMB_X18_Y7_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET                                         ; PIN_72             ; 573     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; RESET_R_FPGA[15]~3                            ; LCCOMB_X17_Y3_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_R_FPGA[3]~2                             ; LCCOMB_X19_Y5_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_X_FPGA[0]~4                             ; LCCOMB_X19_Y6_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_X_FPGA[17]~3                            ; LCCOMB_X18_Y7_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_X_FPGA[25]~5                            ; LCCOMB_X18_Y7_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_X_FPGA[9]~1                             ; LCCOMB_X19_Y6_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_Y_FPGA[12]~1                            ; LCCOMB_X17_Y7_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_Y_FPGA[18]~2                            ; LCCOMB_X18_Y7_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_Y_FPGA[26]~4                            ; LCCOMB_X21_Y7_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RESET_Y_FPGA[2]~3                             ; LCCOMB_X18_Y5_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO10[0]~0                                  ; LCCOMB_X13_Y7_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO10[8]~2                                  ; LCCOMB_X15_Y8_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO11[13]~1                                 ; LCCOMB_X14_Y5_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO11[5]~0                                  ; LCCOMB_X9_Y6_N18   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO12[14]~2                                 ; LCCOMB_X15_Y9_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO12[3]~3                                  ; LCCOMB_X13_Y8_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO13[7]~3                                  ; LCCOMB_X14_Y7_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO13[8]~4                                  ; LCCOMB_X14_Y5_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO14[10]~2                                 ; LCCOMB_X14_Y7_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO14[3]~1                                  ; LCCOMB_X13_Y7_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO15[13]~1                                 ; LCCOMB_X13_Y9_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO15[3]~0                                  ; LCCOMB_X14_Y9_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO16[15]~1                                 ; LCCOMB_X18_Y10_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO16[6]~0                                  ; LCCOMB_X18_Y10_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO1[0]~1                                   ; LCCOMB_X18_Y11_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO1[12]~2                                  ; LCCOMB_X18_Y11_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO2[12]~2                                  ; LCCOMB_X14_Y11_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO2[2]~1                                   ; LCCOMB_X17_Y9_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO3[11]~1                                  ; LCCOMB_X13_Y10_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO3[1]~0                                   ; LCCOMB_X10_Y9_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO4[5]~1                                   ; LCCOMB_X14_Y9_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO4[8]~2                                   ; LCCOMB_X14_Y11_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO5[4]~1                                   ; LCCOMB_X10_Y9_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO5[8]~2                                   ; LCCOMB_X14_Y10_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO6[14]~1                                  ; LCCOMB_X13_Y11_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO6[7]~0                                   ; LCCOMB_X13_Y9_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO7[14]~1                                  ; LCCOMB_X14_Y8_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO7[4]~0                                   ; LCCOMB_X15_Y7_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO8[14]~1                                  ; LCCOMB_X15_Y8_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO8[7]~0                                   ; LCCOMB_X10_Y8_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO9[7]~0                                   ; LCCOMB_X12_Y7_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO9[8]~1                                   ; LCCOMB_X17_Y8_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|com0[0]~3                 ; LCCOMB_X7_Y11_N28  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|com1[0]~3                 ; LCCOMB_X7_Y11_N20  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|com2[31]~3                ; LCCOMB_X5_Y11_N8   ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|com3[0]~3                 ; LCCOMB_X7_Y11_N24  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|compteur[31]~68           ; LCCOMB_X5_Y11_N16  ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|copy0[11]~4               ; LCCOMB_X5_Y11_N28  ; 192     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|etats~46                  ; LCCOMB_X5_Y11_N22  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|etats~47                  ; LCCOMB_X7_Y11_N12  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|etats~48                  ; LCCOMB_X7_Y11_N14  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|etats~49                  ; LCCOMB_X5_Y11_N2   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SERVO_SERIAL:servos|etats~50                  ; LCCOMB_X7_Y11_N8   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SOFT_RESET[2]~3                               ; LCCOMB_X17_Y7_N10  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TIME_GENERATOR:timer|Equal0~10                ; LCCOMB_X9_Y7_N14   ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TIME_GENERATOR:timer|int_milis[26]~1          ; LCCOMB_X9_Y7_N22   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; TIME_GENERATOR:timer|int_sec[0]~26            ; LCCOMB_X10_Y7_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[2]~2 ; LCCOMB_X18_Y6_N14  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer~60      ; LCCOMB_X15_Y1_N28  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx1|fifo~15                      ; LCCOMB_X24_Y6_N16  ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx1|wpos[21]~34                  ; LCCOMB_X21_Y6_N2   ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx1|wpos[21]~35                  ; LCCOMB_X24_Y6_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[2]~2 ; LCCOMB_X20_Y13_N20 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer~59      ; LCCOMB_X21_Y12_N22 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx2|fifo~15                      ; LCCOMB_X15_Y12_N8  ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx2|wpos[3]~34                   ; LCCOMB_X7_Y1_N2    ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UART_RX_FIFO:rx2|wpos[3]~35                   ; LCCOMB_X14_Y5_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_1_DATA[0]~2                           ; LCCOMB_X12_Y3_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_2_DATA[0]~0                           ; LCCOMB_X12_Y3_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_3_DATA[0]~3                           ; LCCOMB_X14_Y6_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_4_DATA[0]~0                           ; LCCOMB_X14_Y7_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[6]~1 ; LCCOMB_X4_Y3_N20   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx1|UART_TX:uart|delayer[29]~38  ; LCCOMB_X3_Y4_N26   ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[9]~2       ; LCCOMB_X2_Y3_N28   ; 10      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx1|commande                     ; LCFF_X5_Y3_N1      ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx1|fifo~19                      ; LCCOMB_X13_Y7_N8   ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx1|wpos[19]~34                  ; LCCOMB_X12_Y12_N22 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx1|wpos[19]~35                  ; LCCOMB_X13_Y7_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[3]~1 ; LCCOMB_X9_Y10_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx2|UART_TX:uart|delayer[13]~38  ; LCCOMB_X19_Y13_N16 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[2]~2       ; LCCOMB_X6_Y12_N20  ; 10      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx2|commande                     ; LCFF_X7_Y5_N1      ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx2|fifo~19                      ; LCCOMB_X17_Y7_N30  ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx2|wpos[19]~34                  ; LCCOMB_X18_Y5_N6   ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; UART_TX_FIFO:tx2|wpos[19]~35                  ; LCCOMB_X17_Y7_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; comb~1                                        ; LCCOMB_X9_Y6_N16   ; 106     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; comb~3                                        ; LCCOMB_X18_Y2_N24  ; 116     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; H    ; PIN_17   ; 1776    ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; RESET                                                                                                                            ; 573     ;
; SERVO_SERIAL:servos|copy0[11]~4                                                                                                  ; 192     ;
; XRAM_SLAVE:xram|addr_ff[3]                                                                                                       ; 177     ;
; XRAM_SLAVE:xram|addr_ff[0]                                                                                                       ; 146     ;
; XRAM_SLAVE:xram|addr_ff[1]                                                                                                       ; 146     ;
; XRAM_SLAVE:xram|addr_ff[2]                                                                                                       ; 137     ;
; SOFT_RESET[7]                                                                                                                    ; 132     ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[20]~7                                                                                     ; 116     ;
; comb~3                                                                                                                           ; 116     ;
; XRAM_SLAVE:xram|addr_ff[4]                                                                                                       ; 106     ;
; comb~1                                                                                                                           ; 106     ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[28]~2                                                                                    ; 58      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[35]~1                                                                                    ; 58      ;
; RELATION~5                                                                                                                       ; 54      ;
; SOFT_RESET~5                                                                                                                     ; 54      ;
; SOFT_RESET~4                                                                                                                     ; 54      ;
; SOFT_RESET~0                                                                                                                     ; 54      ;
; SOFT_RESET[3]                                                                                                                    ; 53      ;
; RELATION~4                                                                                                                       ; 51      ;
; RELATION~3                                                                                                                       ; 51      ;
; RELATION~2                                                                                                                       ; 51      ;
; SERVO_SERIAL:servos|Equal3~2                                                                                                     ; 51      ;
; MOTEUR1~0                                                                                                                        ; 50      ;
; SERVO_SERIAL:servos|compteur[31]~68                                                                                              ; 44      ;
; PWM_GEN:moteurs|compteur[31]~0                                                                                                   ; 44      ;
; SOFT_RESET[2]                                                                                                                    ; 42      ;
; TIME_GENERATOR:timer|Equal0~10                                                                                                   ; 38      ;
; UART_TX_FIFO:tx2|UART_TX:uart|Equal9~1                                                                                           ; 38      ;
; UART_TX_FIFO:tx1|UART_TX:uart|Equal9~1                                                                                           ; 38      ;
; UART_RX_FIFO:rx1|UART_RX:uart|Equal0~2                                                                                           ; 37      ;
; COUNTER_ROTATIF:counterrot4|BUFFOUT[0]                                                                                           ; 37      ;
; COUNTER_ROTATIF:counterrot2|BUFFOUT[0]                                                                                           ; 37      ;
; UART_RX_FIFO:rx2|UART_RX:uart|Equal0~2                                                                                           ; 34      ;
; UART_TX_FIFO:tx2|UART_TX:uart|Equal10~10                                                                                         ; 34      ;
; UART_TX_FIFO:tx1|UART_TX:uart|Equal10~10                                                                                         ; 34      ;
; PWM_GEN:moteurs|Equal1~2                                                                                                         ; 33      ;
; COMPTEUR_32:com4|compt[31]~0                                                                                                     ; 32      ;
; UART_RX_FIFO:rx1|wpos[21]~35                                                                                                     ; 32      ;
; UART_RX_FIFO:rx1|wpos[21]~34                                                                                                     ; 32      ;
; UART_RX_FIFO:rx2|wpos[3]~35                                                                                                      ; 32      ;
; UART_RX_FIFO:rx2|wpos[3]~34                                                                                                      ; 32      ;
; COMPTEUR_32:com3|compt[0]~0                                                                                                      ; 32      ;
; COMPTEUR_32:com2|compt[0]~0                                                                                                      ; 32      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[20]~4                                                                                     ; 32      ;
; COMPTEUR_32:com1|compt[0]~0                                                                                                      ; 32      ;
; UART_TX_FIFO:tx2|wpos[19]~35                                                                                                     ; 32      ;
; UART_TX_FIFO:tx2|wpos[19]~34                                                                                                     ; 32      ;
; UART_TX_FIFO:tx1|wpos[19]~35                                                                                                     ; 32      ;
; UART_TX_FIFO:tx1|wpos[19]~34                                                                                                     ; 32      ;
; TIME_GENERATOR:timer|int_milis[26]~1                                                                                             ; 32      ;
; comb~0                                                                                                                           ; 32      ;
; COUNTER_ROTATIF:counterrot3|BUFFOUT[0]                                                                                           ; 32      ;
; COUNTER_ROTATIF:counterrot1|BUFFOUT[0]                                                                                           ; 32      ;
; UART_TX_FIFO:tx2|UART_TX:uart|delayer[13]~38                                                                                     ; 31      ;
; UART_TX_FIFO:tx1|UART_TX:uart|delayer[29]~38                                                                                     ; 31      ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[10]~0                                                                                      ; 30      ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[3]~0                                                                                       ; 29      ;
; XRAM_SLAVE:xram|addr_ff[7]                                                                                                       ; 28      ;
; XRAM_SLAVE:xram|addr_ff[5]                                                                                                       ; 27      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[22]                                                                                       ; 27      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[21]                                                                                       ; 27      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[20]                                                                                       ; 27      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[19]                                                                                       ; 27      ;
; SERVO_SERIAL:servos|Equal0~9                                                                                                     ; 25      ;
; SERVO_SERIAL:servos|Equal0~4                                                                                                     ; 25      ;
; PWM_GEN:moteurs|Equal0~9                                                                                                         ; 22      ;
; PWM_GEN:moteurs|Equal0~4                                                                                                         ; 22      ;
; comb~2                                                                                                                           ; 20      ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[17]~38                                                                                     ; 19      ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[26]~38                                                                                     ; 18      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[23]                                                                                       ; 17      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[30]                                                                                       ; 16      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[29]                                                                                       ; 16      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[28]                                                                                       ; 16      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[27]                                                                                       ; 16      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[26]                                                                                       ; 16      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[25]                                                                                       ; 16      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[24]                                                                                       ; 16      ;
; Mux6~25                                                                                                                          ; 16      ;
; SERVO_SERIAL:servos|CLK0_OUT~2                                                                                                   ; 16      ;
; PWM_GEN:moteurs|copy[15]~1                                                                                                       ; 16      ;
; SERVO_SERIAL:servos|Equal2~0                                                                                                     ; 14      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[19]                                                                                      ; 14      ;
; SERVO_SERIAL:servos|com3[0]~3                                                                                                    ; 13      ;
; SERVO_SERIAL:servos|com3[0]~2                                                                                                    ; 13      ;
; SERVO_SERIAL:servos|com2[31]~3                                                                                                   ; 13      ;
; SERVO_SERIAL:servos|com2[31]~2                                                                                                   ; 13      ;
; SERVO_SERIAL:servos|com1[0]~3                                                                                                    ; 13      ;
; SERVO_SERIAL:servos|com1[0]~2                                                                                                    ; 13      ;
; SERVO_SERIAL:servos|com0[0]~3                                                                                                    ; 13      ;
; SERVO_SERIAL:servos|com0[0]~2                                                                                                    ; 13      ;
; SERVO_SERIAL:servos|etats~16                                                                                                     ; 13      ;
; Mux6~6                                                                                                                           ; 13      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[39]                                                                                      ; 13      ;
; UART_TX_FIFO:tx2|commande                                                                                                        ; 13      ;
; UART_TX_FIFO:tx1|commande                                                                                                        ; 13      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[23]~_wirecell                                                                             ; 12      ;
; XRAM_SLAVE:xram|addr_ff[6]                                                                                                       ; 12      ;
; UART_RX_FIFO:rx2|UART_RX:uart|Equal1~9                                                                                           ; 12      ;
; UART_RX_FIFO:rx2|UART_RX:uart|Equal1~4                                                                                           ; 12      ;
; tx1c~1                                                                                                                           ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|Add0~12                                                                           ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|Add0~10                                                                           ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|Add0~8                                                                            ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|Add0~6                                                                            ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|Add0~4                                                                            ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|Add0~2                                                                            ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|Add0~0                                                                            ; 12      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[27]                                                                                      ; 12      ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[1]~3                                                                                       ; 11      ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[1]~3                                                                                       ; 11      ;
; Mux0~2                                                                                                                           ; 11      ;
; UART_TX_1_DATA[0]~0                                                                                                              ; 11      ;
; tx2c~0                                                                                                                           ; 11      ;
; RD                                                                                                                               ; 10      ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[2]~0                                                                                          ; 10      ;
; UART_RX_FIFO:rx1|UART_RX:uart|Equal1~10                                                                                          ; 10      ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[1]~0                                                                                          ; 10      ;
; UART_RX_FIFO:rx1|UART_RX:uart|Equal1~9                                                                                           ; 10      ;
; UART_RX_FIFO:rx1|UART_RX:uart|Equal1~4                                                                                           ; 10      ;
; Mux2~2                                                                                                                           ; 10      ;
; Mux6~12                                                                                                                          ; 10      ;
; Mux6~11                                                                                                                          ; 10      ;
; Mux0~3                                                                                                                           ; 10      ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[2]~2                                                                                          ; 10      ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[2]~1                                                                                          ; 10      ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[9]~2                                                                                          ; 10      ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[9]~1                                                                                          ; 10      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[35]                                                                                      ; 10      ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[31]                                                                                      ; 10      ;
; UART_RX_1                                                                                                                        ; 9       ;
; UART_RX_2                                                                                                                        ; 9       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[8]~1                                                                                          ; 9       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[8]~1                                                                                          ; 9       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[2]~2                                                                                    ; 9       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[2]~2                                                                                    ; 9       ;
; TIME_GENERATOR:timer|int_sec[0]~26                                                                                               ; 9       ;
; Mux2~5                                                                                                                           ; 9       ;
; TIME_GENERATOR:timer|Equal1~10                                                                                                   ; 9       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[16]                                                                                      ; 9       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[23]                                                                                      ; 9       ;
; ALE                                                                                                                              ; 8       ;
; UART_TX_3_DATA[0]~3                                                                                                              ; 8       ;
; SERVO12[3]~3                                                                                                                     ; 8       ;
; RESET_R_FPGA[15]~3                                                                                                               ; 8       ;
; RESET_X_FPGA[25]~5                                                                                                               ; 8       ;
; RESET_Y_FPGA[26]~4                                                                                                               ; 8       ;
; RESET_X_FPGA[0]~4                                                                                                                ; 8       ;
; RESET_Y_FPGA[2]~3                                                                                                                ; 8       ;
; RESET_X_FPGA[17]~3                                                                                                               ; 8       ;
; RESET_Y_FPGA[18]~2                                                                                                               ; 8       ;
; RESET_X_FPGA[9]~1                                                                                                                ; 8       ;
; RESET_Y_FPGA[12]~1                                                                                                               ; 8       ;
; RESET_R_FPGA[3]~2                                                                                                                ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot~13                                                                                        ; 8       ;
; UART_TX_4_DATA[0]~0                                                                                                              ; 8       ;
; RELATION[22]~11                                                                                                                  ; 8       ;
; RELATION[1]~9                                                                                                                    ; 8       ;
; RELATION[12]~8                                                                                                                   ; 8       ;
; MOTEUR4[0]~1                                                                                                                     ; 8       ;
; MOTEUR3[2]~0                                                                                                                     ; 8       ;
; UART_TX_2_DATA[0]~0                                                                                                              ; 8       ;
; BR2[8]~1                                                                                                                         ; 8       ;
; BR2[2]~0                                                                                                                         ; 8       ;
; UART_TX_1_DATA[0]~2                                                                                                              ; 8       ;
; BR1[8]~3                                                                                                                         ; 8       ;
; BR1[2]~0                                                                                                                         ; 8       ;
; SERVO13[8]~4                                                                                                                     ; 8       ;
; SERVO13[7]~3                                                                                                                     ; 8       ;
; SERVO14[10]~2                                                                                                                    ; 8       ;
; SERVO14[3]~1                                                                                                                     ; 8       ;
; SERVO16[15]~1                                                                                                                    ; 8       ;
; SERVO16[6]~0                                                                                                                     ; 8       ;
; SERVO15[13]~1                                                                                                                    ; 8       ;
; SERVO15[3]~0                                                                                                                     ; 8       ;
; SERVO9[8]~1                                                                                                                      ; 8       ;
; SERVO9[7]~0                                                                                                                      ; 8       ;
; SERVO10[8]~2                                                                                                                     ; 8       ;
; SERVO10[0]~0                                                                                                                     ; 8       ;
; SERVO12[14]~2                                                                                                                    ; 8       ;
; SERVO11[13]~1                                                                                                                    ; 8       ;
; SERVO11[5]~0                                                                                                                     ; 8       ;
; SERVO5[8]~2                                                                                                                      ; 8       ;
; SERVO5[4]~1                                                                                                                      ; 8       ;
; SERVO6[14]~1                                                                                                                     ; 8       ;
; SERVO6[7]~0                                                                                                                      ; 8       ;
; SERVO8[14]~1                                                                                                                     ; 8       ;
; SERVO8[7]~0                                                                                                                      ; 8       ;
; SERVO7[14]~1                                                                                                                     ; 8       ;
; SERVO7[4]~0                                                                                                                      ; 8       ;
; SERVO1[12]~2                                                                                                                     ; 8       ;
; SERVO1[0]~1                                                                                                                      ; 8       ;
; SERVO2[12]~2                                                                                                                     ; 8       ;
; SERVO2[2]~1                                                                                                                      ; 8       ;
; SERVO2[12]~0                                                                                                                     ; 8       ;
; SERVO4[8]~2                                                                                                                      ; 8       ;
; SERVO4[5]~1                                                                                                                      ; 8       ;
; SERVO3[11]~1                                                                                                                     ; 8       ;
; SERVO3[1]~0                                                                                                                      ; 8       ;
; Mux6~26                                                                                                                          ; 8       ;
; MOTEUR1[7]~2                                                                                                                     ; 8       ;
; MOTEUR2[3]~0                                                                                                                     ; 8       ;
; TIME_GENERATOR:timer|Equal2~10                                                                                                   ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|buffSortie[3]~1                                                                                    ; 8       ;
; UART_TX_FIFO:tx2|fifo~18                                                                                                         ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|buffSortie[6]~1                                                                                    ; 8       ;
; UART_TX_FIFO:tx1|fifo~18                                                                                                         ; 8       ;
; SERVO_SERIAL:servos|Equal1~10                                                                                                    ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[8]                                                                                            ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[6]                                                                                            ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[5]                                                                                            ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[4]                                                                                            ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[3]                                                                                            ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[2]                                                                                            ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[8]                                                                                            ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[6]                                                                                            ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[5]                                                                                            ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[4]                                                                                            ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[3]                                                                                            ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[2]                                                                                            ; 8       ;
; PWM_GEN:moteurs|copy[15]                                                                                                         ; 8       ;
; PWM_GEN:moteurs|copy[7]                                                                                                          ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[20]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[36]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[19]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[18]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[16]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[32]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[24]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[15]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[31]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[14]                                                                                      ; 8       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[30]                                                                                      ; 8       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[10]                                                                                           ; 8       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[10]                                                                                           ; 8       ;
; DATA[7]~7                                                                                                                        ; 7       ;
; DATA[6]~6                                                                                                                        ; 7       ;
; DATA[5]~5                                                                                                                        ; 7       ;
; DATA[1]~1                                                                                                                        ; 7       ;
; UART_RX_FIFO:rx2|UART_RX:uart|Equal1~10                                                                                          ; 7       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[9]                                                                                            ; 7       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[9]                                                                                            ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[27]                                                                           ; 7       ;
; UART_TX_3_DATA[0]~2                                                                                                              ; 7       ;
; SERVO_SERIAL:servos|etats[9]                                                                                                     ; 7       ;
; SERVO_SERIAL:servos|etats[10]                                                                                                    ; 7       ;
; SERVO_SERIAL:servos|etats[6]                                                                                                     ; 7       ;
; SERVO_SERIAL:servos|etats[7]                                                                                                     ; 7       ;
; SERVO_SERIAL:servos|etats[3]                                                                                                     ; 7       ;
; SERVO_SERIAL:servos|etats[4]                                                                                                     ; 7       ;
; SERVO_SERIAL:servos|etats[0]                                                                                                     ; 7       ;
; SERVO_SERIAL:servos|etats[1]                                                                                                     ; 7       ;
; SERVO_SERIAL:servos|Equal0~10                                                                                                    ; 7       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[7]                                                                                            ; 7       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[1]                                                                                            ; 7       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[7]                                                                                            ; 7       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[1]                                                                                            ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a10               ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[37]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[36]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[28]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[28]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[42]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[34]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[17]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[25]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[17]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[40]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[40]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[14]                                                                                      ; 7       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[22]                                                                                      ; 7       ;
; DATA[4]~4                                                                                                                        ; 6       ;
; DATA[3]~3                                                                                                                        ; 6       ;
; DATA[2]~2                                                                                                                        ; 6       ;
; DATA[0]~0                                                                                                                        ; 6       ;
; RESET_R_FPGA[3]~4                                                                                                                ; 6       ;
; RELATION[12]~12                                                                                                                  ; 6       ;
; Mux6~85                                                                                                                          ; 6       ;
; COUNTER_ROTATIF:counterrot3|BUFFIN[0]                                                                                            ; 6       ;
; COUNTER_ROTATIF:counterrot3|BUFFIN[1]                                                                                            ; 6       ;
; COUNTER_ROTATIF:counterrot4|BUFFIN[0]                                                                                            ; 6       ;
; COUNTER_ROTATIF:counterrot4|BUFFIN[1]                                                                                            ; 6       ;
; COUNTER_ROTATIF:counterrot2|BUFFIN[0]                                                                                            ; 6       ;
; COUNTER_ROTATIF:counterrot2|BUFFIN[1]                                                                                            ; 6       ;
; COUNTER_ROTATIF:counterrot1|BUFFIN[0]                                                                                            ; 6       ;
; COUNTER_ROTATIF:counterrot1|BUFFIN[1]                                                                                            ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~24                                                                            ; 6       ;
; retardReadStrobe1[10]                                                                                                            ; 6       ;
; retardReadStrobe2[10]                                                                                                            ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~15                                                                            ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[19]~13                                                                        ; 6       ;
; RESET_X_FPGA[0]~0                                                                                                                ; 6       ;
; SERVO8[14]~2                                                                                                                     ; 6       ;
; Mux2~6                                                                                                                           ; 6       ;
; Mux2~4                                                                                                                           ; 6       ;
; Mux2~3                                                                                                                           ; 6       ;
; Mux6~27                                                                                                                          ; 6       ;
; Mux6~16                                                                                                                          ; 6       ;
; Mux6~15                                                                                                                          ; 6       ;
; Mux6~14                                                                                                                          ; 6       ;
; Mux6~13                                                                                                                          ; 6       ;
; UART_TX_FIFO:tx2|UART_TX:uart|Equal9~0                                                                                           ; 6       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[9]                                                                                            ; 6       ;
; UART_TX_FIFO:tx1|UART_TX:uart|Equal9~0                                                                                           ; 6       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[9]                                                                                            ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a10~PORTBDATAOUT0 ; 6       ;
; COUNTER_ROTATIF:counterrot2|BUFFOUT[1]                                                                                           ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[21]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[21]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[29]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[20]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[43]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[35]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[27]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[18]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[26]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[33]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[41]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[33]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[32]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[24]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[39]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[23]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[38]                                                                                      ; 6       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~34                                                                                       ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[39]                                                                           ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~15                                                                                       ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[35]~13                                                                        ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~17                                                                            ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~10                                                                                       ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry~11                                                                            ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~8                                                                                        ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[23]~10                                                                        ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~4                                                                                        ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~12                                                                            ; 5       ;
; RESET_Y_FPGA[26]~0                                                                                                               ; 5       ;
; SERVO13[7]~0                                                                                                                     ; 5       ;
; SOFT_RESET[2]~3                                                                                                                  ; 5       ;
; SERVO_SERIAL:servos|Equal19~7                                                                                                    ; 5       ;
; SERVO_SERIAL:servos|com3[11]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com3[12]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com3[9]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[10]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com3[7]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[8]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[5]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[6]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[3]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[4]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[1]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[2]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com3[0]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|Equal15~7                                                                                                    ; 5       ;
; SERVO_SERIAL:servos|com2[11]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com2[12]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com2[9]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[10]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com2[7]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[8]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[5]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[6]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[3]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[4]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[1]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[2]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com2[0]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|Equal11~7                                                                                                    ; 5       ;
; SERVO_SERIAL:servos|com1[11]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com1[12]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com1[9]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[10]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com1[7]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[8]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[5]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[6]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[3]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[4]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[1]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[2]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com1[0]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|Equal7~7                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com0[11]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com0[12]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com0[9]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[10]                                                                                                     ; 5       ;
; SERVO_SERIAL:servos|com0[7]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[8]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[5]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[6]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[3]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[4]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[1]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[2]                                                                                                      ; 5       ;
; SERVO_SERIAL:servos|com0[0]                                                                                                      ; 5       ;
; PWM_GEN:moteurs|compteur[6]                                                                                                      ; 5       ;
; PWM_GEN:moteurs|compteur[5]                                                                                                      ; 5       ;
; PWM_GEN:moteurs|compteur[4]                                                                                                      ; 5       ;
; PWM_GEN:moteurs|compteur[3]                                                                                                      ; 5       ;
; PWM_GEN:moteurs|compteur[2]                                                                                                      ; 5       ;
; PWM_GEN:moteurs|compteur[1]                                                                                                      ; 5       ;
; PWM_GEN:moteurs|compteur[0]                                                                                                      ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[12]                                                                                      ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a8~PORTBDATAOUT0  ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a5                ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[9]                                                                                       ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[29]                                                                                      ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[37]                                                                                      ; 5       ;
; UART_RX_FIFO:rx1|wpos[5]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx2|wpos[5]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx1|wpos[4]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx2|wpos[4]                                                                                                         ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[34]                                                                                      ; 5       ;
; UART_RX_FIFO:rx1|wpos[3]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx2|wpos[3]                                                                                                         ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[25]                                                                                      ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[41]                                                                                      ; 5       ;
; UART_RX_FIFO:rx1|wpos[2]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx2|wpos[2]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx1|wpos[1]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx2|wpos[1]                                                                                                         ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[15]                                                                                      ; 5       ;
; UART_RX_FIFO:rx1|wpos[0]                                                                                                         ; 5       ;
; UART_RX_FIFO:rx2|wpos[0]                                                                                                         ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[22]                                                                                      ; 5       ;
; UART_TX_FIFO:tx2|wpos[5]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx2|wpos[4]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx2|wpos[3]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx2|wpos[2]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx2|wpos[1]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx2|wpos[0]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx1|wpos[5]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx1|wpos[4]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx1|wpos[3]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx1|wpos[2]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx1|wpos[1]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx1|wpos[0]                                                                                                         ; 5       ;
; UART_TX_FIFO:tx2|UART_TX:uart|etat[0]                                                                                            ; 5       ;
; UART_TX_FIFO:tx1|UART_TX:uart|etat[0]                                                                                            ; 5       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry[14]~19                                                                        ; 4       ;
; SERVO_SERIAL:servos|etats~46                                                                                                     ; 4       ;
; UART_RX_FIFO:rx1|UART_RX:uart|READY~0                                                                                            ; 4       ;
; UART_RX_FIFO:rx2|UART_RX:uart|READY~0                                                                                            ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry~15                                                                            ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~25                                                                            ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|Equal1~1                                                                                          ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[35]~18                                                                        ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[31]                                                                           ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry~8                                                                             ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[14]~11                                                                        ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[14]~12                                                                        ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[19]~2                                                                         ; 4       ;
; UART_TX_1_DATA[0]~1                                                                                                              ; 4       ;
; BR1~2                                                                                                                            ; 4       ;
; SERVO13[8]~1                                                                                                                     ; 4       ;
; UART_RX_FIFO:rx1|rpos[3]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx1|rpos[2]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx1|rpos[1]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx1|rpos[5]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx1|rpos[4]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx2|rpos[5]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx2|rpos[4]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx2|rpos[3]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx2|rpos[2]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx2|rpos[1]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx1|rpos[0]                                                                                                         ; 4       ;
; UART_RX_FIFO:rx2|rpos[0]                                                                                                         ; 4       ;
; BR2[15]                                                                                                                          ; 4       ;
; BR2[14]                                                                                                                          ; 4       ;
; BR2[13]                                                                                                                          ; 4       ;
; BR2[12]                                                                                                                          ; 4       ;
; BR2[11]                                                                                                                          ; 4       ;
; BR2[10]                                                                                                                          ; 4       ;
; BR2[9]                                                                                                                           ; 4       ;
; BR2[8]                                                                                                                           ; 4       ;
; BR2[5]                                                                                                                           ; 4       ;
; BR2[4]                                                                                                                           ; 4       ;
; BR2[7]                                                                                                                           ; 4       ;
; BR2[6]                                                                                                                           ; 4       ;
; BR1[11]                                                                                                                          ; 4       ;
; BR1[10]                                                                                                                          ; 4       ;
; BR1[15]                                                                                                                          ; 4       ;
; BR1[14]                                                                                                                          ; 4       ;
; BR1[13]                                                                                                                          ; 4       ;
; BR1[12]                                                                                                                          ; 4       ;
; BR1[9]                                                                                                                           ; 4       ;
; BR1[8]                                                                                                                           ; 4       ;
; BR1[7]                                                                                                                           ; 4       ;
; BR1[6]                                                                                                                           ; 4       ;
; BR1[5]                                                                                                                           ; 4       ;
; BR1[4]                                                                                                                           ; 4       ;
; SERVO_SERIAL:servos|etats~21                                                                                                     ; 4       ;
; UART_TX_FIFO:tx2|rpos[5]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx2|rpos[4]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx2|rpos[3]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx2|rpos[2]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx2|rpos[1]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx2|rpos[0]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx1|rpos[5]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx1|rpos[4]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx1|rpos[3]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx1|rpos[2]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx1|rpos[1]                                                                                                         ; 4       ;
; UART_TX_FIFO:tx1|rpos[0]                                                                                                         ; 4       ;
; SERVO_SERIAL:servos|Equal17~7                                                                                                    ; 4       ;
; SERVO_SERIAL:servos|Equal13~7                                                                                                    ; 4       ;
; SERVO_SERIAL:servos|Equal9~7                                                                                                     ; 4       ;
; SERVO_SERIAL:servos|Equal5~7                                                                                                     ; 4       ;
; SERVO_SERIAL:servos|compteur[0]                                                                                                  ; 4       ;
; PWM_GEN:moteurs|Equal3~7                                                                                                         ; 4       ;
; PWM_GEN:moteurs|Equal0~10                                                                                                        ; 4       ;
; TIME_GENERATOR:timer|int_milis[9]                                                                                                ; 4       ;
; UART_TX_FIFO:tx2|UART_TX:uart|Equal6~0                                                                                           ; 4       ;
; UART_TX_FIFO:tx2|UART_TX:uart|Equal5~0                                                                                           ; 4       ;
; UART_TX_FIFO:tx1|UART_TX:uart|Equal6~0                                                                                           ; 4       ;
; UART_TX_FIFO:tx1|UART_TX:uart|Equal5~0                                                                                           ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[4]                                                                                       ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[8]                                                                                       ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[10]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[11]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[13]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a9~PORTBDATAOUT0  ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a0~PORTBDATAOUT0  ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a0                ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[4]                                                                                       ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a3                ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[7]                                                                                       ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a4~PORTBDATAOUT0  ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a4                ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[8]                                                                                       ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a6~PORTBDATAOUT0  ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a6                ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[10]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a7~PORTBDATAOUT0  ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[44]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[43]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[42]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[26]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[38]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[30]                                                                                      ; 4       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[19]                                                                           ; 3       ;
; COUNTER_ROTATIF:counterrot3|buff0[2]                                                                                             ; 3       ;
; COUNTER_ROTATIF:counterrot3|buff1[2]                                                                                             ; 3       ;
; COUNTER_ROTATIF:counterrot4|buff0[2]                                                                                             ; 3       ;
; COUNTER_ROTATIF:counterrot4|buff1[2]                                                                                             ; 3       ;
; COUNTER_ROTATIF:counterrot2|buff0[2]                                                                                             ; 3       ;
; COUNTER_ROTATIF:counterrot2|buff1[2]                                                                                             ; 3       ;
; COUNTER_ROTATIF:counterrot1|buff0[2]                                                                                             ; 3       ;
; COUNTER_ROTATIF:counterrot1|buff1[2]                                                                                             ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[8]                                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[7]                                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[6]                                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[5]                                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[4]                                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[3]                                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[2]                                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[1]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[8]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[7]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[6]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[5]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[4]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[3]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[2]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[1]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[31]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[30]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[29]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[28]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[27]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[26]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[25]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[24]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[23]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[22]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[21]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[20]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[19]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[18]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[17]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[16]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[15]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[14]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[13]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[11]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[10]                                                                                        ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[9]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[8]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[7]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[6]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[5]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[4]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[0]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[3]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[2]                                                                                         ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer[1]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[31]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[30]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[29]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[28]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[27]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[26]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[25]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[24]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[23]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[22]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[21]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[20]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[19]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[18]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[17]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[16]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[15]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[14]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[13]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[11]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[10]                                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[9]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[8]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[7]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[6]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[5]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[4]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[0]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[3]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[2]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer[1]                                                                                         ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[9]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[9]                                                                                      ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[8]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[8]                                                                                      ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[7]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[7]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[43]~23                                                                        ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[19]                                                                           ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry~16                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[6]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[6]                                                                                      ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[5]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[5]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[39]~22                                                                        ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry~13                                                                            ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[27]~15                                                                        ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[4]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[4]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~31                                                                                       ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[3]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[3]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry~12                                                                            ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[35]~20                                                                        ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[39]~19                                                                        ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~22                                                                            ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[23]                                                                           ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~20                                                                            ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[31]                                                                           ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~19                                                                            ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|buffSortie[2]                                                                                      ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|buffSortie[2]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[39]~14                                                                        ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[31]~17                                                                        ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[23]~14                                                                        ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry~9                                                                             ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry[12]~6                                                                         ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry[8]~2                                                                          ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[13]~8                                                                         ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[10]~5                                                                         ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry~0                                                                             ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[10]~7                                                                         ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~2                                                                             ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[7]~5                                                                          ; 3       ;
; SOFT_RESET[4]                                                                                                                    ; 3       ;
; RELATION[22]~6                                                                                                                   ; 3       ;
; SERVO4[8]~0                                                                                                                      ; 3       ;
; RELATION[23]                                                                                                                     ; 3       ;
; RELATION[7]                                                                                                                      ; 3       ;
; RELATION[15]                                                                                                                     ; 3       ;
; RELATION[22]                                                                                                                     ; 3       ;
; Mux0~4                                                                                                                           ; 3       ;
; RELATION[6]                                                                                                                      ; 3       ;
; RELATION[14]                                                                                                                     ; 3       ;
; RELATION[21]                                                                                                                     ; 3       ;
; RELATION[5]                                                                                                                      ; 3       ;
; RELATION[13]                                                                                                                     ; 3       ;
; RELATION[20]                                                                                                                     ; 3       ;
; RELATION[4]                                                                                                                      ; 3       ;
; RELATION[12]                                                                                                                     ; 3       ;
; RELATION[19]                                                                                                                     ; 3       ;
; RELATION[3]                                                                                                                      ; 3       ;
; RELATION[11]                                                                                                                     ; 3       ;
; RELATION[18]                                                                                                                     ; 3       ;
; RELATION[2]                                                                                                                      ; 3       ;
; RELATION[10]                                                                                                                     ; 3       ;
; RELATION[17]                                                                                                                     ; 3       ;
; RELATION[1]                                                                                                                      ; 3       ;
; RELATION[9]                                                                                                                      ; 3       ;
; RELATION[16]                                                                                                                     ; 3       ;
; RELATION[0]                                                                                                                      ; 3       ;
; RELATION[8]                                                                                                                      ; 3       ;
; TIME_GENERATOR:timer|int_sec[0]                                                                                                  ; 3       ;
; Mux6~7                                                                                                                           ; 3       ;
; UART_TX_2_DATA[1]                                                                                                                ; 3       ;
; UART_TX_2_DATA[0]                                                                                                                ; 3       ;
; UART_TX_2_DATA[4]                                                                                                                ; 3       ;
; UART_TX_2_DATA[5]                                                                                                                ; 3       ;
; UART_TX_2_DATA[6]                                                                                                                ; 3       ;
; UART_TX_2_DATA[7]                                                                                                                ; 3       ;
; UART_TX_2_DATA[2]                                                                                                                ; 3       ;
; tx2c~1                                                                                                                           ; 3       ;
; UART_TX_2_DATA[3]                                                                                                                ; 3       ;
; BR2[3]                                                                                                                           ; 3       ;
; UART_TX_1_DATA[1]                                                                                                                ; 3       ;
; UART_TX_1_DATA[0]                                                                                                                ; 3       ;
; UART_TX_1_DATA[4]                                                                                                                ; 3       ;
; UART_TX_1_DATA[5]                                                                                                                ; 3       ;
; UART_TX_1_DATA[6]                                                                                                                ; 3       ;
; UART_TX_1_DATA[7]                                                                                                                ; 3       ;
; UART_TX_1_DATA[2]                                                                                                                ; 3       ;
; tx1c~0                                                                                                                           ; 3       ;
; UART_TX_1_DATA[3]                                                                                                                ; 3       ;
; BR1[3]                                                                                                                           ; 3       ;
; MOTEUR4[0]~0                                                                                                                     ; 3       ;
; MOTEUR1[7]~1                                                                                                                     ; 3       ;
; XRAM_SLAVE:xram|rwstrobe[4]                                                                                                      ; 3       ;
; MOTEUR1[4]                                                                                                                       ; 3       ;
; MOTEUR2[4]                                                                                                                       ; 3       ;
; MOTEUR1[5]                                                                                                                       ; 3       ;
; MOTEUR2[5]                                                                                                                       ; 3       ;
; MOTEUR1[6]                                                                                                                       ; 3       ;
; MOTEUR2[6]                                                                                                                       ; 3       ;
; MOTEUR1[2]                                                                                                                       ; 3       ;
; MOTEUR2[2]                                                                                                                       ; 3       ;
; MOTEUR1[3]                                                                                                                       ; 3       ;
; MOTEUR2[3]                                                                                                                       ; 3       ;
; MOTEUR1[0]                                                                                                                       ; 3       ;
; MOTEUR2[0]                                                                                                                       ; 3       ;
; MOTEUR1[1]                                                                                                                       ; 3       ;
; MOTEUR2[1]                                                                                                                       ; 3       ;
; TIME_GENERATOR:timer|int_micros[3]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[0]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[1]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[2]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[4]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[5]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[6]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[7]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[8]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_micros[9]                                                                                               ; 3       ;
; TIME_GENERATOR:timer|int_milis[0]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[1]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[2]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[3]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[4]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[5]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[6]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[7]                                                                                                ; 3       ;
; TIME_GENERATOR:timer|int_milis[8]                                                                                                ; 3       ;
; UART_TX_FIFO:tx2|UART_TX:uart|delayer[31]                                                                                        ; 3       ;
; UART_TX_FIFO:tx2|UART_TX:uart|delayer[0]                                                                                         ; 3       ;
; UART_TX_FIFO:tx1|UART_TX:uart|delayer[31]                                                                                        ; 3       ;
; UART_TX_FIFO:tx1|UART_TX:uart|delayer[0]                                                                                         ; 3       ;
; SERVO_SERIAL:servos|etats~15                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|Equal16~7                                                                                                    ; 3       ;
; SERVO_SERIAL:servos|Equal18~7                                                                                                    ; 3       ;
; SERVO_SERIAL:servos|etats[11]                                                                                                    ; 3       ;
; SERVO_SERIAL:servos|etats~14                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|Equal12~7                                                                                                    ; 3       ;
; SERVO_SERIAL:servos|Equal14~7                                                                                                    ; 3       ;
; SERVO_SERIAL:servos|etats[8]                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|etats~13                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|etats[5]                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|Equal8~7                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|Equal10~7                                                                                                    ; 3       ;
; SERVO_SERIAL:servos|etats~12                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|Equal4~7                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|Equal6~7                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|etats[2]                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|compteur[6]                                                                                                  ; 3       ;
; SERVO_SERIAL:servos|compteur[5]                                                                                                  ; 3       ;
; SERVO_SERIAL:servos|compteur[4]                                                                                                  ; 3       ;
; SERVO_SERIAL:servos|compteur[3]                                                                                                  ; 3       ;
; SERVO_SERIAL:servos|compteur[2]                                                                                                  ; 3       ;
; SERVO_SERIAL:servos|compteur[1]                                                                                                  ; 3       ;
; SERVO_SERIAL:servos|Equal1~7                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|Equal1~4                                                                                                     ; 3       ;
; MOTEUR1[7]                                                                                                                       ; 3       ;
; MOTEUR2[7]                                                                                                                       ; 3       ;
; UART_TX_FIFO:tx2|UART_TX:uart|Equal2~0                                                                                           ; 3       ;
; UART_TX_FIFO:tx2|UART_TX:uart|Equal0~0                                                                                           ; 3       ;
; UART_TX_FIFO:tx1|UART_TX:uart|Equal2~0                                                                                           ; 3       ;
; UART_TX_FIFO:tx1|UART_TX:uart|Equal0~0                                                                                           ; 3       ;
; SERVO_SERIAL:servos|CLK3_OUT                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|CLK2_OUT                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|CLK1_OUT                                                                                                     ; 3       ;
; SERVO_SERIAL:servos|CLK0_OUT                                                                                                     ; 3       ;
; UART_RX_FIFO:rx2|UART_RX:uart|etat[0]                                                                                            ; 3       ;
; UART_RX_FIFO:rx1|UART_RX:uart|etat[0]                                                                                            ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[5]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[6]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[7]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX[9]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a9                ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a8                ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a2~PORTBDATAOUT0  ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a2                ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a1~PORTBDATAOUT0  ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a1                ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[5]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[6]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a3~PORTBDATAOUT0  ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a5~PORTBDATAOUT0  ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a7                ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[11]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[12]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[13]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY[44]                                                                                      ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[18]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[17]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[16]                                                                                       ; 3       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[15]                                                                                       ; 3       ;
; SERVO_SERIAL:servos|etats~50                                                                                                     ; 2       ;
; SERVO_SERIAL:servos|etats~49                                                                                                     ; 2       ;
; SERVO_SERIAL:servos|etats~48                                                                                                     ; 2       ;
; SERVO_SERIAL:servos|etats~47                                                                                                     ; 2       ;
; \retard:a~2                                                                                                                      ; 2       ;
; XRAM_SLAVE:xram|rrstrobe[4]                                                                                                      ; 2       ;
; UART_RX_FIFO:rx1|UART_RX:uart|delayer~60                                                                                         ; 2       ;
; UART_RX_FIFO:rx2|UART_RX:uart|delayer~59                                                                                         ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff0[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff0[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff0[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff0[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff0[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff0[4]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff1[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff1[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff1[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff1[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff1[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot3|buff1[4]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff0[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff0[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff0[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff0[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff0[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff0[4]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff1[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff1[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff1[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff1[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff1[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot4|buff1[4]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff0[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff0[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff0[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff0[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff0[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff0[4]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff1[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff1[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff1[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff1[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff1[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot2|buff1[4]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff0[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff0[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff0[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff0[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff0[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff0[4]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff1[6]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff1[1]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff1[0]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff1[5]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff1[3]                                                                                             ; 2       ;
; COUNTER_ROTATIF:counterrot1|buff1[4]                                                                                             ; 2       ;
; RESET_X_FPGA[25]~2                                                                                                               ; 2       ;
; COUNTER_ROTATIF:counterrot3|lastBuffin[1]                                                                                        ; 2       ;
; COUNTER_ROTATIF:counterrot3|lastBuffin[0]                                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|C[9]~4                                                                              ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|C[12]~1                                                                             ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[11]~16                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[9]~25                                                                         ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[8]~24                                                                         ; 2       ;
; COUNTER_ROTATIF:counterrot4|lastBuffin[1]                                                                                        ; 2       ;
; COUNTER_ROTATIF:counterrot4|lastBuffin[0]                                                                                        ; 2       ;
; COUNTER_ROTATIF:counterrot2|lastBuffin[1]                                                                                        ; 2       ;
; COUNTER_ROTATIF:counterrot2|lastBuffin[0]                                                                                        ; 2       ;
; COUNTER_ROTATIF:counterrot1|lastBuffin[1]                                                                                        ; 2       ;
; COUNTER_ROTATIF:counterrot1|lastBuffin[0]                                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~70                                                                                       ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~69                                                                                       ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~28                                                                            ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~27                                                                            ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosX~51                                                                                       ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffPosY~14                                                                                       ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[15]~21                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[31]                                                                                       ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|buffRot[24]~10                                                                                    ; 2       ;
; UART_RX_FIFO:rx1|rpos~5                                                                                                          ; 2       ;
; UART_RX_FIFO:rx1|rpos~4                                                                                                          ; 2       ;
; UART_RX_FIFO:rx1|rpos~3                                                                                                          ; 2       ;
; UART_RX_FIFO:rx1|fifo~15                                                                                                         ; 2       ;
; UART_RX_FIFO:rx1|rpos~2                                                                                                          ; 2       ;
; UART_RX_FIFO:rx1|rpos~1                                                                                                          ; 2       ;
; UART_RX_FIFO:rx2|rpos~5                                                                                                          ; 2       ;
; UART_RX_FIFO:rx2|rpos~4                                                                                                          ; 2       ;
; UART_RX_FIFO:rx2|rpos~3                                                                                                          ; 2       ;
; UART_RX_FIFO:rx2|rpos~2                                                                                                          ; 2       ;
; UART_RX_FIFO:rx2|rpos~1                                                                                                          ; 2       ;
; UART_RX_FIFO:rx2|fifo~15                                                                                                         ; 2       ;
; RELATION[22]~10                                                                                                                  ; 2       ;
; UART_RX_FIFO:rx1|rpos~0                                                                                                          ; 2       ;
; UART_RX_FIFO:rx2|rpos~0                                                                                                          ; 2       ;
; UART_RX_FIFO:rx1|UART_RX:uart|READY                                                                                              ; 2       ;
; UART_RX_FIFO:rx2|UART_RX:uart|READY                                                                                              ; 2       ;
; RELATION[12]~7                                                                                                                   ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~18                                                                            ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~16                                                                            ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[35]                                                                           ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[14]~11                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry~14                                                                            ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry[12]~5                                                                         ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry[10]~4                                                                         ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry[8]~1                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addx|Carry[6]~0                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[9]~4                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[8]~3                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[7]~2                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:subx|Carry[6]~1                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[14]~10                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[12]~9                                                                         ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[10]~6                                                                         ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[8]~5                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[8]~4                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:addy|Carry[6]~3                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[13]~11                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[12]~10                                                                        ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[10]~8                                                                         ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry[6]~4                                                                          ; 2       ;
; COUNTEUR_XYR_HIRES:counterxyr1|ADDER_46:suby|Carry~3                                                                             ; 2       ;
; \retard:a~0                                                                                                                      ; 2       ;
; BR1~5                                                                                                                            ; 2       ;
; BR1~4                                                                                                                            ; 2       ;
; BR1~1                                                                                                                            ; 2       ;
; SERVO14[3]~0                                                                                                                     ; 2       ;
; SERVO1[12]~0                                                                                                                     ; 2       ;
; SERVO5[8]~0                                                                                                                      ; 2       ;
; COMPTEUR_32:com4|compt[31]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[7]                                                                                                        ; 2       ;
; COMPTEUR_32:com4|compt[15]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[23]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[31]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[15]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[23]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[7]                                                                                                        ; 2       ;
; COMPTEUR_32:com3|compt[23]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[7]                                                                                                        ; 2       ;
; COMPTEUR_32:com2|compt[31]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[15]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[15]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[7]                                                                                                        ; 2       ;
; COMPTEUR_32:com1|compt[31]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[23]                                                                                                       ; 2       ;
; Mux0~6                                                                                                                           ; 2       ;
; Mux0~5                                                                                                                           ; 2       ;
; COMPTEUR_32:com4|compt[30]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[6]                                                                                                        ; 2       ;
; COMPTEUR_32:com4|compt[14]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[22]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[30]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[30]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[6]                                                                                                        ; 2       ;
; COMPTEUR_32:com2|compt[6]                                                                                                        ; 2       ;
; COMPTEUR_32:com3|compt[22]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[22]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[14]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[14]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[14]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[6]                                                                                                        ; 2       ;
; COMPTEUR_32:com1|compt[30]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[22]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[29]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[5]                                                                                                        ; 2       ;
; COMPTEUR_32:com4|compt[13]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[21]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[29]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[13]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[21]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[5]                                                                                                        ; 2       ;
; COMPTEUR_32:com2|compt[29]                                                                                                       ; 2       ;
; COMPTEUR_32:com2|compt[13]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[21]                                                                                                       ; 2       ;
; COMPTEUR_32:com3|compt[5]                                                                                                        ; 2       ;
; COMPTEUR_32:com1|compt[13]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[5]                                                                                                        ; 2       ;
; COMPTEUR_32:com1|compt[29]                                                                                                       ; 2       ;
; COMPTEUR_32:com1|compt[21]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[28]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[4]                                                                                                        ; 2       ;
; COMPTEUR_32:com4|compt[12]                                                                                                       ; 2       ;
; COMPTEUR_32:com4|compt[20]                                                                                                       ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                            ; Location                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 3600         ; 12           ; 3600         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 43200 ; 3600                        ; 12                          ; 3600                        ; 12                          ; 43200               ; 12   ; db/exmachine.ram0_TABLE_SINUS_137f8e1b.hdl.mif ; M4K_X11_Y7, M4K_X23_Y3, M4K_X23_Y4, M4K_X23_Y11, M4K_X23_Y5, M4K_X23_Y6, M4K_X23_Y8, M4K_X23_Y9, M4K_X23_Y7, M4K_X11_Y8, M4K_X11_Y9, M4K_X11_Y6 ; Don't care           ; Don't care      ; Don't care      ;
; UART_RX_FIFO:rx1|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                           ; M4K_X23_Y10                                                                                                                                     ; Don't care           ; Don't care      ; Don't care      ;
; UART_RX_FIFO:rx2|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                           ; M4K_X11_Y2                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
; UART_TX_FIFO:tx1|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                           ; M4K_X11_Y3                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
; UART_TX_FIFO:tx2|altsyncram:fifo_rtl_0|altsyncram_m5c1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                           ; M4K_X11_Y5                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,061 / 15,666 ( 32 % ) ;
; C16 interconnects           ; 34 / 812 ( 4 % )        ;
; C4 interconnects            ; 2,365 / 11,424 ( 21 % ) ;
; Direct links                ; 1,204 / 15,666 ( 8 % )  ;
; Global clocks               ; 1 / 8 ( 13 % )          ;
; Local interconnects         ; 1,853 / 4,608 ( 40 % )  ;
; R24 interconnects           ; 44 / 652 ( 7 % )        ;
; R4 interconnects            ; 2,750 / 13,328 ( 21 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.07) ; Number of LABs  (Total = 245) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 7                             ;
; 10                                          ; 5                             ;
; 11                                          ; 8                             ;
; 12                                          ; 12                            ;
; 13                                          ; 10                            ;
; 14                                          ; 18                            ;
; 15                                          ; 23                            ;
; 16                                          ; 142                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.57) ; Number of LABs  (Total = 245) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 12                            ;
; 1 Clock                            ; 203                           ;
; 1 Clock enable                     ; 99                            ;
; 1 Sync. clear                      ; 24                            ;
; 1 Sync. load                       ; 15                            ;
; 2 Clock enables                    ; 31                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.56) ; Number of LABs  (Total = 245) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 8                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 7                             ;
; 16                                           ; 37                            ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 14                            ;
; 20                                           ; 12                            ;
; 21                                           ; 20                            ;
; 22                                           ; 13                            ;
; 23                                           ; 10                            ;
; 24                                           ; 10                            ;
; 25                                           ; 7                             ;
; 26                                           ; 14                            ;
; 27                                           ; 8                             ;
; 28                                           ; 14                            ;
; 29                                           ; 11                            ;
; 30                                           ; 8                             ;
; 31                                           ; 2                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.11) ; Number of LABs  (Total = 245) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 10                            ;
; 2                                                ; 8                             ;
; 3                                                ; 6                             ;
; 4                                                ; 12                            ;
; 5                                                ; 14                            ;
; 6                                                ; 8                             ;
; 7                                                ; 13                            ;
; 8                                                ; 16                            ;
; 9                                                ; 9                             ;
; 10                                               ; 12                            ;
; 11                                               ; 18                            ;
; 12                                               ; 14                            ;
; 13                                               ; 22                            ;
; 14                                               ; 11                            ;
; 15                                               ; 5                             ;
; 16                                               ; 42                            ;
; 17                                               ; 3                             ;
; 18                                               ; 1                             ;
; 19                                               ; 3                             ;
; 20                                               ; 6                             ;
; 21                                               ; 2                             ;
; 22                                               ; 1                             ;
; 23                                               ; 3                             ;
; 24                                               ; 1                             ;
; 25                                               ; 2                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 0                             ;
; 29                                               ; 1                             ;
; 30                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.67) ; Number of LABs  (Total = 245) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 11                            ;
; 4                                            ; 11                            ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 7                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 10                            ;
; 16                                           ; 20                            ;
; 17                                           ; 14                            ;
; 18                                           ; 19                            ;
; 19                                           ; 10                            ;
; 20                                           ; 13                            ;
; 21                                           ; 11                            ;
; 22                                           ; 11                            ;
; 23                                           ; 7                             ;
; 24                                           ; 5                             ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 7                             ;
; 28                                           ; 4                             ;
; 29                                           ; 10                            ;
; 30                                           ; 12                            ;
; 31                                           ; 12                            ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "exmachine"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "COUNTEUR_XYR_HIRES:counterxyr1|TABLE_SINUS:sin|altsyncram:TABLE_rtl_0|altsyncram_pdp1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exmachine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node H (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.43 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 23 output pins without output pin load capacitance assignment
    Info (306007): Pin "DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DIRBUF1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DIRBUF2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MOT1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MOT1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MOT2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MOT2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SERVO_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SERVO_C1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SERVO_C2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SERVO_C3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SERVO_C4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TX_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TX_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_MISO_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_MISO_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Makara/Documents/GitHub/elec_2014/exmachine/output_files/exmachine.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 612 megabytes
    Info: Processing ended: Thu Dec 04 06:46:56 2014
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Makara/Documents/GitHub/elec_2014/exmachine/output_files/exmachine.fit.smsg.


