Verilog具有三元条件运算符 （？：）就像C语言里面：
condition ？ if_true : if_false
可以用于根据一行上的条件（多路复用器）选择两个值之一，而无需在组合的always块中使用if-then.

question:
给定四个无符号数字，找到最小值。

module top_module (
    input [7:0] a, b, c, d,
    output [7:0] min);//

    // assign intermediate_result1 = compare? true: false;
    wire [7:0]k1,k2;
    assign k1 = (a<b)? a : b;
    assign k2 = (c<d)? c : d;
    assign min = (k1<k2)? k1 :k2;
  
endmodule

我的代码：
module top_module (
    input [7:0] a, b, c, d,
    output [7:0] min);//

    // assign intermediate_result1 = compare? true: false;
    wire i;
    assign min = compare? i : a;
    assign min = compare? i : b;
    assign min = compare? i : c;
    assign min = compare? i : d;

endmodule


总结：
当我敲到第5行的时候我不知道怎么继续往下走了，就去找答案了，哈哈。我明白上面的思路了，但是我应该记住它。
