Fitter report for DE2_BaseProject
Sat Dec 07 22:20:09 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec 07 22:20:09 2013       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; DE2_BaseProject                             ;
; Top-level Entity Name              ; DE2_TOP                                     ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C35F672C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,569 / 33,216 ( 20 % )                     ;
;     Total combinational functions  ; 5,310 / 33,216 ( 16 % )                     ;
;     Dedicated logic registers      ; 4,234 / 33,216 ( 13 % )                     ;
; Total registers                    ; 4302                                        ;
; Total pins                         ; 425 / 475 ( 89 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 272,704 / 483,840 ( 56 % )                  ;
; Embedded Multiplier 9-bit elements ; 8 / 70 ( 11 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.79        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  26.2%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                             ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[0]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[1]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[2]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[2]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[3]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[3]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[4]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[4]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[5]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[5]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[6]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[6]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[7]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[7]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[8]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[8]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[9]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[9]                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[10]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[10]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[11]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[11]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[12]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[12]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[13]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[13]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[14]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[14]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[15]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[15]                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                                                                                                                                                                                   ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_dqm[0]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_dqm[1]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                     ; COMBOUT          ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[1]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[2]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[2]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[3]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[3]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[4]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[4]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[5]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[5]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[6]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[7]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[7]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[8]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[8]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[9]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[9]~_Duplicate_1                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[10]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[10]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[11]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[11]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[12]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[12]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[13]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[13]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[13]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[14]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[14]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[14]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[15]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[15]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[15]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[16]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[16]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[16]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[17]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[17]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[17]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[18]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult3                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[18]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[18]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[19]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult3                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[19]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[19]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[20]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult3                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[20]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[20]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[21]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult3                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[21]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[21]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[22]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult3                                                                                                                                                                                                                                 ; DATAA            ;                       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[22]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[22]~_Duplicate_1                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                            ;
+-----------------------------+-----------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                    ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; final_fpga_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; final_fpga_new_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10290 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10290 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 8474    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 347     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 1464    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/pwhite8/vlsi/fpga/DE2_BaseProject.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,569 / 33,216 ( 20 % )    ;
;     -- Combinational with no register       ; 2335                       ;
;     -- Register only                        ; 1259                       ;
;     -- Combinational with a register        ; 2975                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2674                       ;
;     -- 3 input functions                    ; 1675                       ;
;     -- <=2 input functions                  ; 961                        ;
;     -- Register only                        ; 1259                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4683                       ;
;     -- arithmetic mode                      ; 627                        ;
;                                             ;                            ;
; Total registers*                            ; 4,302 / 34,593 ( 12 % )    ;
;     -- Dedicated logic registers            ; 4,234 / 33,216 ( 13 % )    ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 494 / 2,076 ( 24 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 425 / 475 ( 89 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 71 / 105 ( 68 % )          ;
; Total block memory bits                     ; 272,704 / 483,840 ( 56 % ) ;
; Total block memory implementation bits      ; 327,168 / 483,840 ( 68 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 8 / 16 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 8% / 9% / 8%               ;
; Peak interconnect usage (total/H/V)         ; 34% / 35% / 34%            ;
; Maximum fan-out                             ; 3667                       ;
; Highest non-global fan-out                  ; 534                        ;
; Total fan-out                               ; 34980                      ;
; Average fan-out                             ; 3.20                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                   ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 5292 / 33216 ( 16 % ) ; 233 / 33216 ( < 1 % ) ; 1044 / 33216 ( 3 % )           ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2154                  ; 103                   ; 78                             ; 0                              ;
;     -- Register only                        ; 638                   ; 18                    ; 603                            ; 0                              ;
;     -- Combinational with a register        ; 2500                  ; 112                   ; 363                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 2364                  ; 87                    ; 223                            ; 0                              ;
;     -- 3 input functions                    ; 1463                  ; 86                    ; 126                            ; 0                              ;
;     -- <=2 input functions                  ; 827                   ; 42                    ; 92                             ; 0                              ;
;     -- Register only                        ; 638                   ; 18                    ; 603                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 4085                  ; 206                   ; 392                            ; 0                              ;
;     -- arithmetic mode                      ; 569                   ; 9                     ; 49                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total registers                             ; 3206                  ; 130                   ; 966                            ; 0                              ;
;     -- Dedicated logic registers            ; 3138 / 33216 ( 9 % )  ; 130 / 33216 ( < 1 % ) ; 966 / 33216 ( 3 % )            ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 68                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 386 / 2076 ( 19 % )   ; 19 / 2076 ( < 1 % )   ; 94 / 2076 ( 5 % )              ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 425                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 70 ( 11 % )       ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 213312                ; 0                     ; 59392                          ; 0                              ;
; Total RAM block bits                        ; 258048                ; 0                     ; 69120                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 56 / 105 ( 53 % )     ; 0 / 105 ( 0 % )       ; 15 / 105 ( 14 % )              ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ; 2 / 20 ( 10 % )                ;
;                                             ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 3327                  ; 196                   ; 1256                           ; 2                              ;
;     -- Registered Input Connections         ; 3107                  ; 139                   ; 1023                           ; 0                              ;
;     -- Output Connections                   ; 788                   ; 323                   ; 1                              ; 3669                           ;
;     -- Registered Output Connections        ; 118                   ; 283                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 29708                 ; 1477                  ; 5027                           ; 3673                           ;
;     -- Registered Connections               ; 13247                 ; 936                   ; 2848                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 192                   ; 360                   ; 504                            ; 3059                           ;
;     -- sld_hub:auto_hub                     ; 360                   ; 18                    ; 141                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 504                   ; 141                   ; 0                              ; 612                            ;
;     -- hard_block:auto_generated_inst       ; 3059                  ; 0                     ; 612                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 88                    ; 39                    ; 173                            ; 2                              ;
;     -- Output Ports                         ; 225                   ; 55                    ; 126                            ; 3                              ;
;     -- Bidir Ports                          ; 159                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 38                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 44                    ; 117                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 16                    ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 27                    ; 117                            ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK  ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD   ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ0  ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ1  ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT0   ; B3    ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT1   ; C3    ; 2        ; 0            ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK        ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI        ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRDA_TXD      ; AE24  ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                      ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2 ; -                   ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SD_DAT3       ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                         ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 28 / 58 ( 48 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 56 / 59 ( 95 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; IRDA_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK1_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT0                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK0_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ1                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ0                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F14      ; 425        ; 4        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+----------------------------------+--------------------------------------+
; Name                             ; PLL:xpll|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------+
; SDC pin name                     ; xpll|altpll_component|pll            ;
; PLL mode                         ; Normal                               ;
; Compensate clock                 ; clock0                               ;
; Compensated input/output pins    ; --                                   ;
; Self reset on gated loss of lock ; Off                                  ;
; Gate lock counter                ; --                                   ;
; Input frequency 0                ; 50.0 MHz                             ;
; Input frequency 1                ; --                                   ;
; Nominal PFD frequency            ; 50.0 MHz                             ;
; Nominal VCO frequency            ; 1000.0 MHz                           ;
; VCO post scale K counter         ; --                                   ;
; VCO multiply                     ; --                                   ;
; VCO divide                       ; --                                   ;
; Freq min lock                    ; 25.0 MHz                             ;
; Freq max lock                    ; 50.0 MHz                             ;
; M VCO Tap                        ; 0                                    ;
; M Initial                        ; 4                                    ;
; M value                          ; 20                                   ;
; N value                          ; 1                                    ;
; Preserve PLL counter order       ; Off                                  ;
; PLL location                     ; PLL_1                                ;
; Inclk0 signal                    ; CLOCK_50                             ;
; Inclk1 signal                    ; --                                   ;
; Inclk0 signal type               ; Dedicated Pin                        ;
; Inclk1 signal type               ; --                                   ;
+----------------------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                          ;
+----------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+----------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; PLL:xpll|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 4       ; 0       ; xpll|altpll_component|pll|clk[0] ;
; PLL:xpll|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ; xpll|altpll_component|pll|clk[1] ;
+----------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                           ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_TOP                                                                                                                                                                          ; 6569 (1)    ; 4234 (0)                  ; 68 (68)       ; 272704      ; 71   ; 8            ; 0       ; 4         ; 425  ; 0            ; 2335 (1)     ; 1259 (0)          ; 2975 (0)         ; |DE2_TOP                                                                                                                                                                                                                                                                                                                                      ;              ;
;    |PLL:xpll|                                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|PLL:xpll                                                                                                                                                                                                                                                                                                                             ;              ;
;       |altpll:altpll_component|                                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|PLL:xpll|altpll:altpll_component                                                                                                                                                                                                                                                                                                     ;              ;
;    |final_fpga:xfinal_fpga|                                                                                                                                                       ; 5157 (0)    ; 3085 (0)                  ; 0 (0)         ; 196928      ; 52   ; 8            ; 0       ; 4         ; 0    ; 0            ; 2072 (0)     ; 636 (0)           ; 2449 (0)         ; |DE2_TOP|final_fpga:xfinal_fpga                                                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_burst_adapter:burst_adapter|                                                                                                                                 ; 325 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (0)      ; 17 (0)            ; 127 (0)          ; |DE2_TOP|final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                                                     ;              ;
;          |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                                                                                               ; 325 (325)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (181)    ; 17 (17)           ; 127 (127)        ; |DE2_TOP|final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                            ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                                                                                     ; 28 (28)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 18 (18)          ; |DE2_TOP|final_fpga:xfinal_fpga|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                         ;              ;
;       |altera_reset_controller:rst_controller|                                                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                        ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                             ;              ;
;       |dma_engine:dma_engine_0|                                                                                                                                                   ; 184 (179)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 66 (61)      ; 28 (28)           ; 90 (90)          ; |DE2_TOP|final_fpga:xfinal_fpga|dma_engine:dma_engine_0                                                                                                                                                                                                                                                                                       ;              ;
;          |lpm_mult:Mult0|                                                                                                                                                         ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0                                                                                                                                                                                                                                                                        ;              ;
;             |mult_d8t:auto_generated|                                                                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated                                                                                                                                                                                                                                                ;              ;
;       |final_fpga_addr_router:addr_router_001|                                                                                                                                    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 16 (16)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001                                                                                                                                                                                                                                                                        ;              ;
;       |final_fpga_addr_router:addr_router|                                                                                                                                        ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 2 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router                                                                                                                                                                                                                                                                            ;              ;
;       |final_fpga_cmd_xbar_demux:cmd_xbar_demux|                                                                                                                                  ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                      ;              ;
;       |final_fpga_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                                                                          ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 4 (4)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                              ;              ;
;       |final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|                                                                                                                                  ; 59 (55)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (46)      ; 0 (0)             ; 12 (8)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|                                                                                                                                  ; 19 (16)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 1 (1)             ; 5 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|                                                                                                                                  ; 30 (26)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (11)      ; 1 (1)             ; 16 (14)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|                                                                                                                                  ; 12 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 1 (0)             ; 4 (3)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|                                                                                                                                  ; 18 (15)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 1 (1)             ; 4 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ;              ;
;       |final_fpga_cmd_xbar_mux:cmd_xbar_mux|                                                                                                                                      ; 56 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 50 (48)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                          ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                             ;              ;
;       |final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|                                                                                                                              ; 93 (79)     ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (50)      ; 2 (2)             ; 31 (27)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005                                                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                                                                                           ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 0 (0)             ; 4 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                     ;              ;
;             |altera_merlin_arb_adder:adder|                                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                       ;              ;
;       |final_fpga_cpu:cpu|                                                                                                                                                        ; 1950 (1459) ; 1196 (926)                ; 0 (0)         ; 27968       ; 9    ; 4            ; 0       ; 2         ; 0    ; 0            ; 751 (536)    ; 201 (164)         ; 998 (759)        ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu                                                                                                                                                                                                                                                                                            ;              ;
;          |final_fpga_cpu_ic_data_module:final_fpga_cpu_ic_data|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_data_module:final_fpga_cpu_ic_data                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_data_module:final_fpga_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                             ;              ;
;                |altsyncram_c9d1:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_data_module:final_fpga_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_c9d1:auto_generated                                                                                                                                                                              ;              ;
;          |final_fpga_cpu_ic_tag_module:final_fpga_cpu_ic_tag|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1344        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_tag_module:final_fpga_cpu_ic_tag                                                                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1344        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_tag_module:final_fpga_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                               ;              ;
;                |altsyncram_01h1:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1344        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_tag_module:final_fpga_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_01h1:auto_generated                                                                                                                                                                                ;              ;
;          |final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell                                                                                                                                                                                                                                      ;              ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                               ;              ;
;                |altera_mult_add_mpt2:auto_generated|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated                                                                                                                                                           ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                  ;              ;
;                      |ama_multiplier_function:multiplier_block|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                         ;              ;
;                         |lpm_mult:Mult0|                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                          ;              ;
;                            |mult_1l01:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated                                 ;              ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                               ;              ;
;                |altera_mult_add_opt2:auto_generated|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated                                                                                                                                                           ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                  ;              ;
;                      |ama_multiplier_function:multiplier_block|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                         ;              ;
;                         |lpm_mult:Mult0|                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                          ;              ;
;                            |mult_1s01:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated                                 ;              ;
;          |final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|                                                                                                                  ; 377 (85)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (5)      ; 37 (5)            ; 233 (74)         ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci                                                                                                                                                                                                                                      ;              ;
;             |final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|                                                                               ; 134 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 31 (0)            ; 65 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper                                                                                                                                                ;              ;
;                |final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|                                                                              ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 25 (22)           ; 24 (23)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4       ;              ;
;                |final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|                                                                                    ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 6 (2)             ; 49 (49)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck                                                                  ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1             ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2             ;              ;
;                |sld_virtual_jtag_basic:final_fpga_cpu_jtag_debug_module_phy|                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:final_fpga_cpu_jtag_debug_module_phy                                                                                    ;              ;
;             |final_fpga_cpu_nios2_avalon_reg:the_final_fpga_cpu_nios2_avalon_reg|                                                                                                 ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_avalon_reg:the_final_fpga_cpu_nios2_avalon_reg                                                                                                                                                                  ;              ;
;             |final_fpga_cpu_nios2_oci_break:the_final_fpga_cpu_nios2_oci_break|                                                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_oci_break:the_final_fpga_cpu_nios2_oci_break                                                                                                                                                                    ;              ;
;             |final_fpga_cpu_nios2_oci_debug:the_final_fpga_cpu_nios2_oci_debug|                                                                                                   ; 10 (8)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (7)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_oci_debug:the_final_fpga_cpu_nios2_oci_debug                                                                                                                                                                    ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_oci_debug:the_final_fpga_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ;              ;
;             |final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|                                                                                                         ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 1 (1)             ; 57 (57)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem                                                                                                                                                                          ;              ;
;                |final_fpga_cpu_ociram_sp_ram_module:final_fpga_cpu_ociram_sp_ram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|final_fpga_cpu_ociram_sp_ram_module:final_fpga_cpu_ociram_sp_ram                                                                                                         ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|final_fpga_cpu_ociram_sp_ram_module:final_fpga_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                               ;              ;
;                      |altsyncram_qm71:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|final_fpga_cpu_ociram_sp_ram_module:final_fpga_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qm71:auto_generated                                                ;              ;
;          |final_fpga_cpu_register_bank_a_module:final_fpga_cpu_register_bank_a|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_a_module:final_fpga_cpu_register_bank_a                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_a_module:final_fpga_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                             ;              ;
;                |altsyncram_9qg1:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_a_module:final_fpga_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_9qg1:auto_generated                                                                                                                                                              ;              ;
;          |final_fpga_cpu_register_bank_b_module:final_fpga_cpu_register_bank_b|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_b_module:final_fpga_cpu_register_bank_b                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_b_module:final_fpga_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                             ;              ;
;                |altsyncram_aqg1:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_b_module:final_fpga_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_aqg1:auto_generated                                                                                                                                                              ;              ;
;          |final_fpga_cpu_test_bench:the_final_fpga_cpu_test_bench|                                                                                                                ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_test_bench:the_final_fpga_cpu_test_bench                                                                                                                                                                                                                                    ;              ;
;          |lpm_add_sub:Add8|                                                                                                                                                       ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 5 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|lpm_add_sub:Add8                                                                                                                                                                                                                                                                           ;              ;
;             |add_sub_8ri:auto_generated|                                                                                                                                          ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 5 (5)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu:cpu|lpm_add_sub:Add8|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                ;              ;
;       |final_fpga_cpu_data_master_translator:cpu_data_master_translator|                                                                                                          ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                   ;              ;
;       |final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                                          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                              ;              ;
;          |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_data_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                        ;              ;
;       |final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|                                   ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 3 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                       ;              ;
;          |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                 ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|                                                                                              ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 10 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                                                                        ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 10 (10)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                  ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                    ;              ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                          ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:onchip_mem_s1_translator_avalon_universal_slave_0_agent|                                        ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:onchip_mem_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                            ;              ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:onchip_mem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                  ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|                       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                           ;              ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                 ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent|                                     ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                         ;              ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                               ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|                                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                      ;              ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                            ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|          ; 23 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                              ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                             ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|    ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                        ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                       ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                  ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 18 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                      ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                       ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                     ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo| ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                     ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                       ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                    ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                   ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                  ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                               ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 1 (0)             ; 7 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                  ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                   ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                            ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                             ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                          ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                           ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                         ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                          ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                       ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                        ;              ;
;       |final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 8 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                    ;              ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                     ;              ;
;       |final_fpga_dma_engine_0_avalon_master_translator:dma_engine_0_avalon_master_translator|                                                                                    ; 56 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 32 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator:dma_engine_0_avalon_master_translator                                                                                                                                                                                                                        ;              ;
;          |altera_merlin_master_translator:dma_engine_0_avalon_master_translator|                                                                                                  ; 56 (56)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 32 (32)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator:dma_engine_0_avalon_master_translator|altera_merlin_master_translator:dma_engine_0_avalon_master_translator                                                                                                                                                  ;              ;
;       |final_fpga_dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|                    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent                                                                                                                                                        ;              ;
;          |altera_merlin_master_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|                                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent                                                       ;              ;
;       |final_fpga_grab_if_0_avalon_master_translator_avalon_universal_master_0_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_grab_if_0_avalon_master_translator_avalon_universal_master_0_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent                                                                                                                                                              ;              ;
;          |altera_merlin_master_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_grab_if_0_avalon_master_translator_avalon_universal_master_0_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent                                                                ;              ;
;       |final_fpga_jtag_uart:jtag_uart|                                                                                                                                            ; 163 (40)    ; 111 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (17)      ; 20 (2)            ; 101 (21)         ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                ;              ;
;          |alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|                                                                                                               ; 72 (72)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 18 (18)           ; 40 (40)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                       ;              ;
;          |final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|                                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r                                                                                                                                                                                                                ;              ;
;             |scfifo:rfifo|                                                                                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                   ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                        ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                   ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                    ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                           ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                      ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                             ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                   ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                    ;              ;
;          |final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|                                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w                                                                                                                                                                                                                ;              ;
;             |scfifo:wfifo|                                                                                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                   ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                        ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                   ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                    ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                           ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                      ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                             ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                   ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                    ;              ;
;       |final_fpga_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                                  ; 23 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 17 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                                                                  ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 17 (17)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                ;              ;
;       |final_fpga_new_sdram_controller_0:new_sdram_controller_0|                                                                                                                  ; 319 (228)   ; 206 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (108)    ; 50 (8)            ; 156 (112)        ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                                                      ;              ;
;          |final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|                                                          ; 91 (91)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 42 (42)           ; 44 (44)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module                                                                                                                                        ;              ;
;       |final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|                        ; 47 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 15 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                            ;              ;
;          |altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|                                                                          ; 47 (4)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (4)       ; 0 (0)             ; 15 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent                                                              ;              ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                                                       ; 43 (43)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 15 (15)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                ;              ;
;       |final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|  ; 187 (0)     ; 170 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 79 (0)            ; 91 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                      ;              ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                                                   ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 79 (79)           ; 91 (91)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                 ;              ;
;       |final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 184 (0)     ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 21 (0)            ; 148 (0)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                          ;              ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                                                     ; 184 (184)   ; 168 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 21 (21)           ; 148 (148)        ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                       ;              ;
;       |final_fpga_onchip_mem:onchip_mem|                                                                                                                                          ; 36 (0)      ; 1 (0)                     ; 0 (0)         ; 163840      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 16 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem                                                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:the_altsyncram|                                                                                                                                              ; 36 (0)      ; 1 (0)                     ; 0 (0)         ; 163840      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 16 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                    ;              ;
;             |altsyncram_vlc1:auto_generated|                                                                                                                                      ; 36 (1)      ; 1 (1)                     ; 0 (0)         ; 163840      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 16 (1)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated                                                                                                                                                                                                                     ;              ;
;                |decode_1oa:decode3|                                                                                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|decode_1oa:decode3                                                                                                                                                                                                  ;              ;
;                |mux_ujb:mux2|                                                                                                                                                     ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 14 (14)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|mux_ujb:mux2                                                                                                                                                                                                        ;              ;
;       |final_fpga_onchip_mem_s1_translator:onchip_mem_s1_translator|                                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_onchip_mem_s1_translator:onchip_mem_s1_translator                                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_slave_translator:onchip_mem_s1_translator|                                                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_onchip_mem_s1_translator:onchip_mem_s1_translator|altera_merlin_slave_translator:onchip_mem_s1_translator                                                                                                                                                                                          ;              ;
;       |final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|                                                                            ; 50 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 29 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator                                                                                                                                                                                                                ;              ;
;          |altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|                                                                                               ; 50 (50)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 29 (29)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator                                                                                                                                       ;              ;
;       |final_fpga_rsp_xbar_demux:rsp_xbar_demux_001|                                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                  ;              ;
;       |final_fpga_rsp_xbar_demux:rsp_xbar_demux_002|                                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                                                  ;              ;
;       |final_fpga_rsp_xbar_demux:rsp_xbar_demux_003|                                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                                                                  ;              ;
;       |final_fpga_rsp_xbar_demux:rsp_xbar_demux_004|                                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_004                                                                                                                                                                                                                                                                  ;              ;
;       |final_fpga_rsp_xbar_demux:rsp_xbar_demux_006|                                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_006                                                                                                                                                                                                                                                                  ;              ;
;       |final_fpga_rsp_xbar_demux:rsp_xbar_demux|                                                                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                      ;              ;
;       |final_fpga_rsp_xbar_demux_005:rsp_xbar_demux_005|                                                                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux_005:rsp_xbar_demux_005                                                                                                                                                                                                                                                              ;              ;
;       |final_fpga_rsp_xbar_mux:rsp_xbar_mux_001|                                                                                                                                  ; 231 (231)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 0 (0)             ; 108 (108)        ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_mux:rsp_xbar_mux_001                                                                                                                                                                                                                                                                      ;              ;
;       |final_fpga_rsp_xbar_mux:rsp_xbar_mux|                                                                                                                                      ; 147 (147)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 40 (40)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                          ;              ;
;       |final_fpga_sys_clk_timer:sys_clk_timer|                                                                                                                                    ; 154 (154)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 13 (13)           ; 107 (107)        ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                                        ;              ;
;       |final_fpga_sys_clk_timer_s1_translator:sys_clk_timer_s1_translator|                                                                                                        ; 21 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 7 (0)             ; 12 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_sys_clk_timer_s1_translator:sys_clk_timer_s1_translator                                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                                                                                                             ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_sys_clk_timer_s1_translator:sys_clk_timer_s1_translator|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                 ;              ;
;       |final_fpga_sysid_control_slave_translator:sysid_control_slave_translator|                                                                                                  ; 10 (0)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_sysid_control_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                                                          ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                        ;              ;
;       |final_fpga_width_adapter:width_adapter_001|                                                                                                                                ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 33 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                    ;              ;
;          |altera_merlin_width_adapter:width_adapter|                                                                                                                              ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                          ;              ;
;       |final_fpga_width_adapter:width_adapter|                                                                                                                                    ; 51 (0)      ; 50 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 50 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter                                                                                                                                                                                                                                                                        ;              ;
;          |altera_merlin_width_adapter:width_adapter|                                                                                                                              ; 51 (51)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 50 (50)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                              ;              ;
;       |final_fpga_width_adapter_002:width_adapter_002|                                                                                                                            ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 17 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter_002:width_adapter_002                                                                                                                                                                                                                                                                ;              ;
;          |altera_merlin_width_adapter:width_adapter_002|                                                                                                                          ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 17 (17)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter_002:width_adapter_002|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                  ;              ;
;       |final_fpga_width_adapter_002:width_adapter_003|                                                                                                                            ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter_002:width_adapter_003                                                                                                                                                                                                                                                                ;              ;
;          |altera_merlin_width_adapter:width_adapter_002|                                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |DE2_TOP|final_fpga:xfinal_fpga|final_fpga_width_adapter_002:width_adapter_003|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                  ;              ;
;       |grab_if:grab_if_0|                                                                                                                                                         ; 261 (20)    ; 150 (20)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 12 (9)            ; 138 (11)         ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0                                                                                                                                                                                                                                                                                             ;              ;
;          |grab_AVdetect:grab_AVdetect_1|                                                                                                                                          ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 16 (16)          ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1                                                                                                                                                                                                                                                               ;              ;
;          |grab_addressing:grab_addressing_1|                                                                                                                                      ; 106 (106)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 55 (55)          ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1                                                                                                                                                                                                                                                           ;              ;
;          |grab_buffer:grab_buffer_1|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_buffer:grab_buffer_1                                                                                                                                                                                                                                                                   ;              ;
;             |altsyncram:altsyncram_component|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_buffer:grab_buffer_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                   ;              ;
;                |altsyncram_hlp1:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_buffer:grab_buffer_1|altsyncram:altsyncram_component|altsyncram_hlp1:auto_generated                                                                                                                                                                                                    ;              ;
;                   |altsyncram_k6l1:altsyncram1|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_buffer:grab_buffer_1|altsyncram:altsyncram_component|altsyncram_hlp1:auto_generated|altsyncram_k6l1:altsyncram1                                                                                                                                                                        ;              ;
;          |grab_rcontrol:grab_rcontrol_1|                                                                                                                                          ; 58 (58)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 28 (28)          ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1                                                                                                                                                                                                                                                               ;              ;
;          |grab_wcontrol:grab_wcontrol_1|                                                                                                                                          ; 49 (49)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 28 (28)          ; |DE2_TOP|final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1                                                                                                                                                                                                                                                               ;              ;
;       |regfile_final:regfile_final_0|                                                                                                                                             ; 417 (417)   ; 289 (289)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 145 (145)         ; 162 (162)        ; |DE2_TOP|final_fpga:xfinal_fpga|regfile_final:regfile_final_0                                                                                                                                                                                                                                                                                 ;              ;
;    |linebuffer:xlinebuffer|                                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|linebuffer:xlinebuffer                                                                                                                                                                                                                                                                                                               ;              ;
;       |altsyncram:altsyncram_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|linebuffer:xlinebuffer|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                               ;              ;
;          |altsyncram_4gq1:auto_generated|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|linebuffer:xlinebuffer|altsyncram:altsyncram_component|altsyncram_4gq1:auto_generated                                                                                                                                                                                                                                                ;              ;
;    |sld_hub:auto_hub|                                                                                                                                                             ; 233 (1)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (1)      ; 18 (0)            ; 112 (0)          ; |DE2_TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                                                              ; 232 (186)   ; 130 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (85)     ; 18 (17)           ; 112 (85)         ; |DE2_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                                                                                                ; 27 (27)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 11 (11)          ; |DE2_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                                                              ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |DE2_TOP|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                                                               ; 1044 (115)  ; 966 (116)                 ; 0 (0)         ; 59392       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 603 (114)         ; 363 (0)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                                                                     ; 929 (0)     ; 850 (0)                   ; 0 (0)         ; 59392       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 489 (0)           ; 363 (0)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                                                                 ; 929 (266)   ; 850 (264)                 ; 0 (0)         ; 59392       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (11)      ; 489 (243)         ; 363 (10)         ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                                      ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 43 (43)           ; 22 (0)           ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;                |lpm_decode:wdecoder|                                                                                                                                              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                   |decode_rqf:auto_generated|                                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ;              ;
;                |lpm_mux:mux|                                                                                                                                                      ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                   |mux_7oc:auto_generated|                                                                                                                                        ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_7oc:auto_generated                                                                                                                        ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 59392       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;                |altsyncram_0t14:auto_generated|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 59392       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0t14:auto_generated                                                                                                                                           ;              ;
;                   |altsyncram_8hq1:altsyncram1|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 59392       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0t14:auto_generated|altsyncram_8hq1:altsyncram1                                                                                                               ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                                                                      ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 3 (3)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;             |lpm_shiftreg:status_register|                                                                                                                                        ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                                                          ; 93 (93)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 11 (11)           ; 64 (64)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;             |sld_ela_control:ela_control|                                                                                                                                         ; 324 (1)     ; 306 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 184 (0)           ; 122 (1)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                                           ; 292 (0)     ; 290 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 171 (0)           ; 119 (0)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                                                                    ; 174 (174)   ; 174 (174)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 170 (170)         ; 4 (4)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                                                                ; 121 (0)     ; 116 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 118 (0)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                                                                    ; 31 (21)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 9 (0)             ; 6 (5)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                                                    ; 141 (12)    ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (12)      ; 1 (0)             ; 122 (0)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                                                                        ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                   |cntr_9ci:auto_generated|                                                                                                                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9ci:auto_generated                                                       ;              ;
;                |lpm_counter:read_pointer_counter|                                                                                                                                 ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                   |cntr_m4j:auto_generated|                                                                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated                                                                                ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                                                                                                       ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                   |cntr_qbi:auto_generated|                                                                                                                                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated                                                                      ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                                                                                          ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                   |cntr_gui:auto_generated|                                                                                                                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                                                                 ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                                                                  ; 59 (59)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 58 (58)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                                                               ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                                                               ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |DE2_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
;    |vga:xvga|                                                                                                                                                                     ; 152 (152)   ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 2 (2)             ; 69 (69)          ; |DE2_TOP|vga:xvga                                                                                                                                                                                                                                                                                                                             ;              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 171 ps    ; (1) 429 ps            ; (0) 38 ps ;
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[4]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[5]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[6]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[7]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[8]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[9]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[10]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[11]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[12]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[13]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[14]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SRAM_DQ[15]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; OTG_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[8]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[9]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[10]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[11]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[12]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[13]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[14]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DATA[15]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; LCD_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_DAT3       ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SD_CMD        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; I2C_SDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[0]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[1]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[2]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[3]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[4]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[5]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[6]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[7]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[8]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[9]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[10] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[11] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[12] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[13] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[14] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_DATA[15] ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_ADCLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; GPIO_0[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; EXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[0]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[13]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[14]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[15]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[16]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[17]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --        ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; UART_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; IRDA_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --        ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_INT0      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_INT1      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DREQ0     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DREQ1     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --        ;
; TDI           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TCK           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TCS           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TDO           ; Output   ; --            ; --            ; --                    ; --        ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --        ;
; PS2_DAT       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; PS2_CLK       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_INT      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --        ;
; TD_HS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_VS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --        ;
; CLOCK_27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; TD_DATA[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                ;                   ;         ;
; DRAM_DQ[1]                                                                                ;                   ;         ;
; DRAM_DQ[2]                                                                                ;                   ;         ;
; DRAM_DQ[3]                                                                                ;                   ;         ;
; DRAM_DQ[4]                                                                                ;                   ;         ;
; DRAM_DQ[5]                                                                                ;                   ;         ;
; DRAM_DQ[6]                                                                                ;                   ;         ;
; DRAM_DQ[7]                                                                                ;                   ;         ;
; DRAM_DQ[8]                                                                                ;                   ;         ;
; DRAM_DQ[9]                                                                                ;                   ;         ;
; DRAM_DQ[10]                                                                               ;                   ;         ;
; DRAM_DQ[11]                                                                               ;                   ;         ;
; DRAM_DQ[12]                                                                               ;                   ;         ;
; DRAM_DQ[13]                                                                               ;                   ;         ;
; DRAM_DQ[14]                                                                               ;                   ;         ;
; DRAM_DQ[15]                                                                               ;                   ;         ;
; FL_DQ[0]                                                                                  ;                   ;         ;
; FL_DQ[1]                                                                                  ;                   ;         ;
; FL_DQ[2]                                                                                  ;                   ;         ;
; FL_DQ[3]                                                                                  ;                   ;         ;
; FL_DQ[4]                                                                                  ;                   ;         ;
; FL_DQ[5]                                                                                  ;                   ;         ;
; FL_DQ[6]                                                                                  ;                   ;         ;
; FL_DQ[7]                                                                                  ;                   ;         ;
; SRAM_DQ[0]                                                                                ;                   ;         ;
; SRAM_DQ[1]                                                                                ;                   ;         ;
; SRAM_DQ[2]                                                                                ;                   ;         ;
; SRAM_DQ[3]                                                                                ;                   ;         ;
; SRAM_DQ[4]                                                                                ;                   ;         ;
; SRAM_DQ[5]                                                                                ;                   ;         ;
; SRAM_DQ[6]                                                                                ;                   ;         ;
; SRAM_DQ[7]                                                                                ;                   ;         ;
; SRAM_DQ[8]                                                                                ;                   ;         ;
; SRAM_DQ[9]                                                                                ;                   ;         ;
; SRAM_DQ[10]                                                                               ;                   ;         ;
; SRAM_DQ[11]                                                                               ;                   ;         ;
; SRAM_DQ[12]                                                                               ;                   ;         ;
; SRAM_DQ[13]                                                                               ;                   ;         ;
; SRAM_DQ[14]                                                                               ;                   ;         ;
; SRAM_DQ[15]                                                                               ;                   ;         ;
; OTG_DATA[0]                                                                               ;                   ;         ;
; OTG_DATA[1]                                                                               ;                   ;         ;
; OTG_DATA[2]                                                                               ;                   ;         ;
; OTG_DATA[3]                                                                               ;                   ;         ;
; OTG_DATA[4]                                                                               ;                   ;         ;
; OTG_DATA[5]                                                                               ;                   ;         ;
; OTG_DATA[6]                                                                               ;                   ;         ;
; OTG_DATA[7]                                                                               ;                   ;         ;
; OTG_DATA[8]                                                                               ;                   ;         ;
; OTG_DATA[9]                                                                               ;                   ;         ;
; OTG_DATA[10]                                                                              ;                   ;         ;
; OTG_DATA[11]                                                                              ;                   ;         ;
; OTG_DATA[12]                                                                              ;                   ;         ;
; OTG_DATA[13]                                                                              ;                   ;         ;
; OTG_DATA[14]                                                                              ;                   ;         ;
; OTG_DATA[15]                                                                              ;                   ;         ;
; LCD_DATA[0]                                                                               ;                   ;         ;
; LCD_DATA[1]                                                                               ;                   ;         ;
; LCD_DATA[2]                                                                               ;                   ;         ;
; LCD_DATA[3]                                                                               ;                   ;         ;
; LCD_DATA[4]                                                                               ;                   ;         ;
; LCD_DATA[5]                                                                               ;                   ;         ;
; LCD_DATA[6]                                                                               ;                   ;         ;
; LCD_DATA[7]                                                                               ;                   ;         ;
; SD_DAT                                                                                    ;                   ;         ;
; SD_DAT3                                                                                   ;                   ;         ;
; SD_CMD                                                                                    ;                   ;         ;
; I2C_SDAT                                                                                  ;                   ;         ;
; ENET_DATA[0]                                                                              ;                   ;         ;
; ENET_DATA[1]                                                                              ;                   ;         ;
; ENET_DATA[2]                                                                              ;                   ;         ;
; ENET_DATA[3]                                                                              ;                   ;         ;
; ENET_DATA[4]                                                                              ;                   ;         ;
; ENET_DATA[5]                                                                              ;                   ;         ;
; ENET_DATA[6]                                                                              ;                   ;         ;
; ENET_DATA[7]                                                                              ;                   ;         ;
; ENET_DATA[8]                                                                              ;                   ;         ;
; ENET_DATA[9]                                                                              ;                   ;         ;
; ENET_DATA[10]                                                                             ;                   ;         ;
; ENET_DATA[11]                                                                             ;                   ;         ;
; ENET_DATA[12]                                                                             ;                   ;         ;
; ENET_DATA[13]                                                                             ;                   ;         ;
; ENET_DATA[14]                                                                             ;                   ;         ;
; ENET_DATA[15]                                                                             ;                   ;         ;
; AUD_ADCLRCK                                                                               ;                   ;         ;
; AUD_DACLRCK                                                                               ;                   ;         ;
; AUD_BCLK                                                                                  ;                   ;         ;
; GPIO_0[0]                                                                                 ;                   ;         ;
; GPIO_0[1]                                                                                 ;                   ;         ;
; GPIO_0[2]                                                                                 ;                   ;         ;
; GPIO_0[3]                                                                                 ;                   ;         ;
; GPIO_0[4]                                                                                 ;                   ;         ;
; GPIO_0[5]                                                                                 ;                   ;         ;
; GPIO_0[6]                                                                                 ;                   ;         ;
; GPIO_0[7]                                                                                 ;                   ;         ;
; GPIO_0[8]                                                                                 ;                   ;         ;
; GPIO_0[9]                                                                                 ;                   ;         ;
; GPIO_0[10]                                                                                ;                   ;         ;
; GPIO_0[11]                                                                                ;                   ;         ;
; GPIO_0[12]                                                                                ;                   ;         ;
; GPIO_0[13]                                                                                ;                   ;         ;
; GPIO_0[14]                                                                                ;                   ;         ;
; GPIO_0[15]                                                                                ;                   ;         ;
; GPIO_0[16]                                                                                ;                   ;         ;
; GPIO_0[17]                                                                                ;                   ;         ;
; GPIO_0[18]                                                                                ;                   ;         ;
; GPIO_0[19]                                                                                ;                   ;         ;
; GPIO_0[20]                                                                                ;                   ;         ;
; GPIO_0[21]                                                                                ;                   ;         ;
; GPIO_0[22]                                                                                ;                   ;         ;
; GPIO_0[23]                                                                                ;                   ;         ;
; GPIO_0[24]                                                                                ;                   ;         ;
; GPIO_0[25]                                                                                ;                   ;         ;
; GPIO_0[26]                                                                                ;                   ;         ;
; GPIO_0[27]                                                                                ;                   ;         ;
; GPIO_0[28]                                                                                ;                   ;         ;
; GPIO_0[29]                                                                                ;                   ;         ;
; GPIO_0[30]                                                                                ;                   ;         ;
; GPIO_0[31]                                                                                ;                   ;         ;
; GPIO_0[32]                                                                                ;                   ;         ;
; GPIO_0[33]                                                                                ;                   ;         ;
; GPIO_0[34]                                                                                ;                   ;         ;
; GPIO_0[35]                                                                                ;                   ;         ;
; GPIO_1[0]                                                                                 ;                   ;         ;
; GPIO_1[1]                                                                                 ;                   ;         ;
; GPIO_1[2]                                                                                 ;                   ;         ;
; GPIO_1[3]                                                                                 ;                   ;         ;
; GPIO_1[4]                                                                                 ;                   ;         ;
; GPIO_1[5]                                                                                 ;                   ;         ;
; GPIO_1[6]                                                                                 ;                   ;         ;
; GPIO_1[7]                                                                                 ;                   ;         ;
; GPIO_1[8]                                                                                 ;                   ;         ;
; GPIO_1[9]                                                                                 ;                   ;         ;
; GPIO_1[10]                                                                                ;                   ;         ;
; GPIO_1[11]                                                                                ;                   ;         ;
; GPIO_1[12]                                                                                ;                   ;         ;
; GPIO_1[13]                                                                                ;                   ;         ;
; GPIO_1[14]                                                                                ;                   ;         ;
; GPIO_1[15]                                                                                ;                   ;         ;
; GPIO_1[16]                                                                                ;                   ;         ;
; GPIO_1[17]                                                                                ;                   ;         ;
; GPIO_1[18]                                                                                ;                   ;         ;
; GPIO_1[19]                                                                                ;                   ;         ;
; GPIO_1[20]                                                                                ;                   ;         ;
; GPIO_1[21]                                                                                ;                   ;         ;
; GPIO_1[22]                                                                                ;                   ;         ;
; GPIO_1[23]                                                                                ;                   ;         ;
; GPIO_1[24]                                                                                ;                   ;         ;
; GPIO_1[25]                                                                                ;                   ;         ;
; GPIO_1[26]                                                                                ;                   ;         ;
; GPIO_1[27]                                                                                ;                   ;         ;
; GPIO_1[28]                                                                                ;                   ;         ;
; GPIO_1[29]                                                                                ;                   ;         ;
; GPIO_1[30]                                                                                ;                   ;         ;
; GPIO_1[31]                                                                                ;                   ;         ;
; GPIO_1[32]                                                                                ;                   ;         ;
; GPIO_1[33]                                                                                ;                   ;         ;
; GPIO_1[34]                                                                                ;                   ;         ;
; GPIO_1[35]                                                                                ;                   ;         ;
; EXT_CLOCK                                                                                 ;                   ;         ;
; KEY[0]                                                                                    ;                   ;         ;
; KEY[1]                                                                                    ;                   ;         ;
; KEY[2]                                                                                    ;                   ;         ;
; KEY[3]                                                                                    ;                   ;         ;
; SW[1]                                                                                     ;                   ;         ;
; SW[3]                                                                                     ;                   ;         ;
; SW[4]                                                                                     ;                   ;         ;
; SW[5]                                                                                     ;                   ;         ;
; SW[6]                                                                                     ;                   ;         ;
; SW[7]                                                                                     ;                   ;         ;
; SW[8]                                                                                     ;                   ;         ;
; SW[9]                                                                                     ;                   ;         ;
; SW[10]                                                                                    ;                   ;         ;
; SW[11]                                                                                    ;                   ;         ;
; SW[12]                                                                                    ;                   ;         ;
; SW[13]                                                                                    ;                   ;         ;
; SW[14]                                                                                    ;                   ;         ;
; SW[15]                                                                                    ;                   ;         ;
; SW[16]                                                                                    ;                   ;         ;
; SW[17]                                                                                    ;                   ;         ;
; UART_RXD                                                                                  ;                   ;         ;
; IRDA_RXD                                                                                  ;                   ;         ;
; OTG_INT0                                                                                  ;                   ;         ;
; OTG_INT1                                                                                  ;                   ;         ;
; OTG_DREQ0                                                                                 ;                   ;         ;
; OTG_DREQ1                                                                                 ;                   ;         ;
; TDI                                                                                       ;                   ;         ;
; TCK                                                                                       ;                   ;         ;
; TCS                                                                                       ;                   ;         ;
; PS2_DAT                                                                                   ;                   ;         ;
; PS2_CLK                                                                                   ;                   ;         ;
; ENET_INT                                                                                  ;                   ;         ;
; AUD_ADCDAT                                                                                ;                   ;         ;
; TD_HS                                                                                     ;                   ;         ;
; TD_VS                                                                                     ;                   ;         ;
; CLOCK_27                                                                                  ;                   ;         ;
; SW[2]                                                                                     ;                   ;         ;
; SW[0]                                                                                     ;                   ;         ;
; CLOCK_50                                                                                  ;                   ;         ;
; TD_DATA[6]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|field_int~1 ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~1    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~13    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~6                           ; 0                 ; 6       ;
; TD_DATA[4]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|field_int~0 ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|av_int~0    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~0    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~13    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~4                           ; 0                 ; 6       ;
; TD_DATA[5]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|field_int~0 ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|av_int~0    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~0    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~13    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~5                           ; 0                 ; 6       ;
; TD_DATA[0]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~0    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~12    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~0                           ; 0                 ; 6       ;
; TD_DATA[1]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~0    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~12    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~1                           ; 0                 ; 6       ;
; TD_DATA[2]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~1    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~12    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~2                           ; 0                 ; 6       ;
; TD_DATA[3]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~1    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~12    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~3                           ; 0                 ; 6       ;
; TD_DATA[7]                                                                                ;                   ;         ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal1~1    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|state~13    ; 0                 ; 6       ;
;      - final_fpga:xfinal_fpga|grab_if:grab_if_0|vdata_delayed~7                           ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                                                                                                                                                                                                                 ; PIN_D13            ; 113     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                 ; PIN_N2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PLL:xpll|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                                                                   ; PLL_1              ; 3649    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SW[0]                                                                                                                                                                                                                                                                                                                                    ; PIN_N25            ; 57      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y19_N0     ; 600     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                             ; JTAG_X1_Y19_N0     ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                           ; LCCOMB_X28_Y15_N4  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                              ; LCCOMB_X21_Y12_N16 ; 71      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y12_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y13_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                         ; LCFF_X34_Y3_N25    ; 2259    ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; final_fpga:xfinal_fpga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                         ; LCFF_X34_Y3_N25    ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|address_sig[13]~20                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y12_N8  ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|address_sig[13]~21                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y12_N22 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|address_sig[1]~24                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y12_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|line_count[1]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y12_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[4]~12                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y22_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_sig                                                                                                                                                                                                                                                                        ; LCFF_X14_Y22_N1    ; 16      ; Sync. clear, Write enable  ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|start_address[22]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y12_N8  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                       ; LCCOMB_X38_Y15_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[50]                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y15_N16 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y15_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                       ; LCCOMB_X31_Y13_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y13_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                       ; LCCOMB_X44_Y11_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                                                           ; LCCOMB_X44_Y14_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                       ; LCCOMB_X45_Y11_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y11_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                       ; LCCOMB_X41_Y11_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|update_grant~1                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y12_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                           ; LCCOMB_X36_Y15_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y15_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                   ; LCCOMB_X37_Y15_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|update_grant~0                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y15_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Add12~3                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y21_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y13_N20 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y15_N26 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_src2_hazard_M                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y15_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                        ; LCFF_X47_Y18_N1    ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Equal182~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y18_N26 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Equal2~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y16_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_ienable_reg_irq16~1                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y16_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_ld_align_sh8                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y16_N16 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_stall                                                                                                                                                                                                                                                                                    ; LCFF_X46_Y14_N27   ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_stall_d3                                                                                                                                                                                                                                                                                 ; LCFF_X42_Y21_N27   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                    ; LCFF_X47_Y21_N25   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_status_reg_pie~0                                                                                                                                                                                                                                                                             ; LCCOMB_X46_Y14_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_dst_reg                                                                                                                                                                                                                                                                                   ; LCFF_X43_Y16_N1    ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|W_stall                                                                                                                                                                                                                                                                                        ; LCCOMB_X46_Y14_N16 ; 534     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|address[8]                                                                                                                                                                                                                               ; LCFF_X36_Y13_N19   ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|jxuir                                                          ; LCFF_X29_Y22_N5    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                           ; LCCOMB_X30_Y19_N0  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                         ; LCCOMB_X30_Y19_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                           ; LCCOMB_X30_Y19_N8  ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                       ; LCCOMB_X30_Y19_N18 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                              ; LCFF_X31_Y21_N7    ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|sr[11]~13                                                            ; LCCOMB_X29_Y21_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|sr[19]~21                                                            ; LCCOMB_X31_Y22_N26 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|sr[36]~31                                                            ; LCCOMB_X29_Y22_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:final_fpga_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                    ; LCCOMB_X29_Y21_N0  ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:final_fpga_cpu_jtag_debug_module_phy|virtual_state_uir~0                                                                    ; LCCOMB_X29_Y22_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_avalon_reg:the_final_fpga_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                      ; LCCOMB_X30_Y17_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                                                                ; LCCOMB_X30_Y20_N2  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|MonDReg[19]~13                                                                                                                                                               ; LCCOMB_X29_Y20_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|ociram_wr_en                                                                                                                                                                 ; LCCOMB_X30_Y17_N10 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                             ; LCFF_X40_Y12_N17   ; 7       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y12_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y13_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y13_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y13_N20 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_tag_wraddress[5]~5                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y13_N0  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y13_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                         ; LCCOMB_X35_Y18_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                   ; LCCOMB_X36_Y14_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                 ; LCCOMB_X41_Y15_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                ; LCCOMB_X42_Y12_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                              ; LCCOMB_X36_Y14_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                           ; LCCOMB_X41_Y14_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator:dma_engine_0_avalon_master_translator|altera_merlin_master_translator:dma_engine_0_avalon_master_translator|always2~0                                                                                                                                            ; LCCOMB_X28_Y13_N16 ; 31      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|av_readdatavalid~1                                        ; LCCOMB_X21_Y14_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                   ; LCCOMB_X25_Y16_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                             ; LCCOMB_X24_Y17_N12 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                ; LCCOMB_X23_Y17_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                           ; LCCOMB_X23_Y17_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y13_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                            ; LCFF_X32_Y16_N5    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                           ; LCCOMB_X30_Y13_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                           ; LCCOMB_X29_Y16_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y13_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y16_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                             ; LCFF_X30_Y13_N23   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y13_N22 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|Selector27~6                                                                                                                                                                                                                                             ; LCCOMB_X20_Y8_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|Selector34~3                                                                                                                                                                                                                                             ; LCCOMB_X19_Y8_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                               ; LCCOMB_X14_Y8_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|active_rnw~3                                                                                                                                                                                                                                             ; LCCOMB_X21_Y9_N22  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2                                                                                                                                                                                                                                                ; LCCOMB_X19_Y8_N26  ; 18      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|entry_0[40]~0                                                                                                                              ; LCCOMB_X21_Y12_N4  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|entry_1[40]~0                                                                                                                              ; LCCOMB_X21_Y12_N0  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]~1                                                                                                                                                                                                                                              ; LCCOMB_X17_Y8_N26  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                                                                                                                                        ; LCFF_X22_Y9_N5     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7 ; LCCOMB_X20_Y13_N4  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                ; LCCOMB_X21_Y14_N26 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~168                             ; LCCOMB_X4_Y9_N2    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~169                             ; LCCOMB_X4_Y9_N12   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~170                             ; LCCOMB_X4_Y9_N14   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~171                             ; LCCOMB_X4_Y9_N0    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~172                             ; LCCOMB_X4_Y9_N26   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~173                             ; LCCOMB_X4_Y9_N28   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~174                             ; LCCOMB_X4_Y9_N18   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~175                             ; LCCOMB_X4_Y9_N16   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                               ; LCCOMB_X5_Y9_N20   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                 ; LCCOMB_X20_Y14_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                 ; LCCOMB_X20_Y14_N16 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                 ; LCCOMB_X20_Y14_N28 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                 ; LCCOMB_X20_Y14_N0  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                 ; LCCOMB_X20_Y14_N10 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                 ; LCCOMB_X20_Y14_N8  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                 ; LCCOMB_X20_Y13_N18 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                               ; LCFF_X20_Y14_N15   ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~3                             ; LCCOMB_X20_Y14_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                    ; LCCOMB_X21_Y14_N16 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|decode_1oa:decode3|eq_node[0]                                                                                                                                                                                           ; LCCOMB_X38_Y15_N10 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|decode_1oa:decode3|eq_node[1]~1                                                                                                                                                                                         ; LCCOMB_X34_Y15_N26 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~23                                                                                                                    ; LCCOMB_X37_Y8_N0   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~6                                                                                                                     ; LCCOMB_X37_Y8_N30  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux_005:rsp_xbar_demux_005|src0_valid                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y14_N22 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux_005:rsp_xbar_demux_005|src1_valid                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y14_N6  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y10_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y10_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|control_wr_strobe~0                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y10_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y10_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y10_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y11_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~12                                                                                                                                                                                                           ; LCCOMB_X32_Y13_N30 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                      ; LCFF_X32_Y13_N11   ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~12                                                                                                                                                                                                               ; LCCOMB_X29_Y15_N6  ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                          ; LCFF_X40_Y15_N29   ; 72      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal2~3                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y15_N30 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1|address_reg[12]~30                                                                                                                                                                                                                                            ; LCCOMB_X28_Y14_N18 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1|baseline_addr[8]~44                                                                                                                                                                                                                                           ; LCCOMB_X28_Y14_N14 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1|pixcount[1]~13                                                                                                                                                                                                                                                ; LCCOMB_X29_Y13_N30 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|Selector0~5                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y11_N18 ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|buf_raddr1[1]~7                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y14_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|state.WAITING                                                                                                                                                                                                                                                     ; LCFF_X28_Y14_N31   ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|Selector0~4                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y14_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|state.ACTIVE                                                                                                                                                                                                                                                      ; LCFF_X27_Y11_N3    ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|waddr_int[1]~13                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y15_N26 ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAEN_sig~2                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y9_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[2]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y11_N22 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[1]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y11_N4  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAXSIZE_sig[5]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y11_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|EOFIEN_sig~3                                                                                                                                                                                                                                                                        ; LCCOMB_X36_Y9_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GFMT_sig~0                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y10_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GFSTART_sig[10]~3                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y11_N26 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig[22]~8                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y11_N16 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig[5]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HEVALID_sig[9]~2                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y11_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HSSYNC_sig[14]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y11_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HSVALID_sig[4]~2                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HTOTAL_sig[3]~1                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y8_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VESYNC_sig[0]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y11_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VEVALID_sig[9]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y11_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VGAHZOOM_sig[0]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y11_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VSSYNC_sig[14]~2                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y11_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VSVALID_sig[4]~2                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y11_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VTOTAL_sig[5]~3                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y11_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                    ; LCFF_X25_Y24_N25   ; 102     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y23_N12 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y23_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y24_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                                                            ; LCCOMB_X23_Y23_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                           ; LCCOMB_X23_Y23_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y24_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~14                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y24_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~24                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y24_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                                              ; LCFF_X27_Y24_N29   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                                              ; LCFF_X27_Y24_N23   ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y25_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y23_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y23_N16 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~6                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y25_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~12                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y24_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~22                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y24_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~22                                                                                                                                                                                                                                      ; LCCOMB_X22_Y24_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                 ; LCCOMB_X21_Y24_N20 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~24                                                                                                                                                                                                                                 ; LCCOMB_X22_Y24_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                         ; LCFF_X23_Y21_N7    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                        ; LCFF_X23_Y21_N31   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                         ; LCFF_X25_Y24_N1    ; 83      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                         ; LCFF_X25_Y24_N19   ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y21_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                        ; LCFF_X22_Y21_N5    ; 38      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                                                    ; LCCOMB_X20_Y29_N20 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                                                    ; LCCOMB_X20_Y29_N2  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                  ; LCFF_X20_Y27_N3    ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                 ; LCCOMB_X20_Y28_N4  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                    ; LCFF_X27_Y27_N5    ; 360     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                               ; LCCOMB_X20_Y28_N20 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                ; LCCOMB_X20_Y28_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                    ; LCCOMB_X24_Y27_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                          ; LCCOMB_X23_Y27_N4  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9ci:auto_generated|counter_reg_bit1a[5]~0                                    ; LCCOMB_X23_Y27_N6  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|counter_reg_bit1a[4]~0                                                   ; LCCOMB_X24_Y27_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                                                      ; LCCOMB_X25_Y27_N0  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                ; LCCOMB_X23_Y27_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~20                                                                                                                                                                                          ; LCCOMB_X21_Y26_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~10                                                                                                                                                                                     ; LCCOMB_X21_Y26_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                        ; LCCOMB_X20_Y27_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                            ; LCCOMB_X21_Y26_N2  ; 198     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga:xvga|Equal0~10                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y8_N2   ; 38      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga:xvga|Equal1~10                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y9_N2   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga:xvga|hvalid                                                                                                                                                                                                                                                                                                                          ; LCFF_X25_Y11_N27   ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                             ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                         ; PIN_D13          ; 113     ; Global Clock         ; GCLK11           ; --                        ;
; PLL:xpll|altpll:altpll_component|_clk0                                                                                                           ; PLL_1            ; 3649    ; Global Clock         ; GCLK3            ; --                        ;
; SW[0]                                                                                                                                            ; PIN_N25          ; 57      ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                     ; JTAG_X1_Y19_N0   ; 600     ; Global Clock         ; GCLK0            ; --                        ;
; final_fpga:xfinal_fpga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X34_Y3_N25  ; 2259    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                            ; LCFF_X25_Y24_N25 ; 102     ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                 ; LCFF_X23_Y21_N7  ; 12      ; Global Clock         ; GCLK1            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                            ; LCFF_X27_Y27_N5  ; 360     ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|W_stall                                                                                                                                                                                                                                                                                                      ; 534     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                          ; 198     ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                       ; 107     ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src2_hazard_M                                                                                                                                                                                                                                                                                              ; 87      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                       ; 83      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                 ; 83      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                                                ; 81      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                       ; 73      ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                        ; 72      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                                            ; 71      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_stall                                                                                                                                                                                                                                                                                                  ; 71      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|src_data[38]                                                                                                                                                                                                                                                                           ; 69      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|src_data[39]                                                                                                                                                                                                                                                                           ; 69      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                                     ; 64      ;
; final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator:dma_engine_0_avalon_master_translator|altera_merlin_master_translator:dma_engine_0_avalon_master_translator|always2~0                                                                                                                                                          ; 61      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|src_data[40]                                                                                                                                                                                                                                                                           ; 61      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                                                                                                                                          ; 59      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                         ; 56      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                             ; 53      ;
; final_fpga:xfinal_fpga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                       ; 53      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[2]                                                                                                                                                                                                                                                                     ; 52      ;
; final_fpga:xfinal_fpga|final_fpga_onchip_mem_s1_translator:onchip_mem_s1_translator|altera_merlin_slave_translator:onchip_mem_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                  ; 52      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[0]                                                                                                                                                                                                                                                                     ; 51      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~1                                   ; 49      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~0                                   ; 49      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[64]~0                                                                                                                                                                                           ; 49      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1_hazard_M                                                                                                                                                                                                                                                                                              ; 49      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[24]~1                                                                                                                                                                                                                                                                                   ; 48      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[24]~0                                                                                                                                                                                                                                                                                   ; 48      ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~12                                                                                                                                                                                                                             ; 47      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                      ; 47      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 47      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|jtag_ram_access                                                                                                                                                                            ; 46      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|src_data[41]                                                                                                                                                                                                                                                                           ; 45      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[50]                                                                                                                                                                                                                                                                           ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                            ; 42      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                                                                                                                          ; 42      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|rd_address                                                                                                                                               ; 42      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                      ; 42      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|entry_0[40]~0                                                                                                                                            ; 41      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|entry_1[40]~0                                                                                                                                            ; 41      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|active_rnw~3                                                                                                                                                                                                                                                           ; 41      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                                                                           ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[0]                                                                                                                                                                                                                                                                         ; 40      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                            ; 39      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[3]                                                                                                                                                                                                                                                                     ; 39      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                               ; 39      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:final_fpga_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                  ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                      ; 38      ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                    ; 38      ;
; vga:xvga|Equal0~10                                                                                                                                                                                                                                                                                                                                     ; 38      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                          ; 37      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                   ; 37      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                        ; 37      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_kill~2                                                                                                                                                                                                                                                                                                     ; 36      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                     ; 36      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                             ; 36      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                      ; 36      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readen_sig                                                                                                                                                                                                                                                                                              ; 35      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                         ; 34      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                    ; 34      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                          ; 34      ;
; final_fpga:xfinal_fpga|final_fpga_grab_if_0_avalon_master_translator_avalon_universal_master_0_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                 ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                ; 33      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1|address_reg[12]~30                                                                                                                                                                                                                                                          ; 33      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_data_rd_addr_nxt[0]~0                                                                                                                                                                                                                                                                                   ; 33      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_compare_op[0]                                                                                                                                                                                                                                                                                              ; 33      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_compare_op[1]                                                                                                                                                                                                                                                                                              ; 33      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                 ; 33      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                               ; 33      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                            ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_avalon_reg:the_final_fpga_cpu_nios2_avalon_reg|Equal1~0                                                                                                                                                                           ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_pipe_flush_waddr[2]~1                                                                                                                                                                                                                                                                                      ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[49]                                                                                                                                                                                                                                                                           ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                                                                                                           ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|decode_1oa:decode3|eq_node[0]                                                                                                                                                                                                         ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                  ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_rn[2]                                                                                                                                                                                                                                                                                                  ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                      ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                  ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[12]~0                                                                                                                                                                                                                                                                                                   ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                                             ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|jdo[36]                                                                      ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|jdo[37]                                                                      ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                                              ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_src1_hazard_W                                                                                                                                                                                                                                                                                              ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_stall_d3                                                                                                                                                                                                                                                                                               ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_fill_bit                                                                                                                                                                                                                                                                                               ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_src2_hazard_M                                                                                                                                                                                                                                                                                              ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_src2_hazard_W                                                                                                                                                                                                                                                                                              ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                                                                                                     ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                               ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                                                                                                                                                      ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Add12~3                                                                                                                                                                                                                                                                                                      ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Add12~1                                                                                                                                                                                                                                                                                                      ; 32      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_pipe_flush_waddr[2]~0                                                                                                                                                                                                                                                                                      ; 31      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|state.DONE                                                                                                                                                                                                                                                                      ; 31      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|GACTIVE_int2                                                                                                                                                                                                                                                                                                  ; 31      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                                                                              ; 30      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                     ; 30      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                      ; 30      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                                  ; 30      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_avalon_reg:the_final_fpga_cpu_nios2_avalon_reg|oci_ienable[14]                                                                                                                                                                    ; 29      ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter:width_adapter_001|altera_merlin_width_adapter:width_adapter|byte_cnt_reg[1]~12                                                                                                                                                                                                                         ; 29      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                                                                                                                         ; 29      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                             ; 29      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer_s1_translator:sys_clk_timer_s1_translator|altera_merlin_slave_translator:sys_clk_timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                         ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                                                            ; 28      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|state.WAITING                                                                                                                                                                                                                                                                   ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                               ; 27      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux_005:rsp_xbar_demux_005|src1_valid                                                                                                                                                                                                                                                                     ; 27      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                                                                                         ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                                                                      ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                            ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                           ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter_002:width_adapter_002|altera_merlin_width_adapter:width_adapter_002|always9~0                                                                                                                                                                                                                          ; 26      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|Selector0~5                                                                                                                                                                                                                                                                     ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_break                                                                                                                                                                                                                                                                                                 ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                     ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator:dma_engine_0_avalon_master_translator|altera_merlin_master_translator:dma_engine_0_avalon_master_translator|end_begintransfer                                                                                                                                                  ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                             ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                  ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|i_read                                                                                                                                                                                                                                                                                                       ; 26      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_crst                                                                                                                                                                                                                                                                                                  ; 25      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                         ; 25      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                           ; 24      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMALPITCH_sig[1]~0                                                                                                                                                                                                                                                                                ; 24      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_exception                                                                                                                                                                                                                                                                                             ; 24      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                                     ; 24      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                      ; 24      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux_005:rsp_xbar_demux_005|src0_valid                                                                                                                                                                                                                                                                     ; 24      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                             ; 24      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                                                                                                                                                                        ; 24      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|start_address[22]~0                                                                                                                                                                                                                                                                                     ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                             ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                             ; 23      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1|Equal0~3                                                                                                                                                                                                                                                                    ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                             ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                             ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                         ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                                     ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                             ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                             ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                         ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                                                                                      ; 23      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                                               ; 23      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                                    ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                             ; 22      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GFSTART_sig[10]~3                                                                                                                                                                                                                                                                                 ; 22      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig[22]~8                                                                                                                                                                                                                                                                                 ; 22      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[2]~0                                                                                                                                                                                                                                                                                ; 22      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1|baseline_addr[8]~44                                                                                                                                                                                                                                                         ; 22      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|src_data[67]~24                                                                                                                                                                                                                                                                    ; 22      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                         ; 22      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                                                                                                                                                      ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                                                                  ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                                                                  ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                   ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                                                            ; 21      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|process_10~0                                                                                                                                                                                                                                                                                            ; 21      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_iw[4]                                                                                                                                                                                                                                                                                                      ; 21      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                                      ; 21      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                           ; 21      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_006|src1_valid                                                                                                                                                                                                                                                                         ; 21      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                                        ; 21      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                    ; 21      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                          ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~1                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                                                                              ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                               ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                               ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                               ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                               ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|src_data[40]                                                                                                                                                                                                                                                                           ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|src_data[39]                                                                                                                                                                                                                                                                           ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|src_data[38]                                                                                                                                                                                                                                                                           ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                               ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~14                                                                                                                                  ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                               ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                       ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                              ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                               ; 20      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|state.ACTIVE                                                                                                                                                                                                                                                                    ; 20      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_006|src0_valid                                                                                                                                                                                                                                                                         ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                              ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                       ; 19      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~12                                                                                                                                  ; 19      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~7                                                                                                                                   ; 19      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|address_sig[13]~21                                                                                                                                                                                                                                                                                      ; 19      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|address_sig[13]~20                                                                                                                                                                                                                                                                                      ; 19      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                             ; 19      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7               ; 19      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                         ; 19      ;
; vga:xvga|Equal1~10                                                                                                                                                                                                                                                                                                                                     ; 19      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                      ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                      ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|always5~2                                                                                                                                                                                                                                                              ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|sr[19]~21                                                                          ; 18      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|buf_raddr1[1]~7                                                                                                                                                                                                                                                                 ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~13                                                                                                                                  ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~9                                                                                                                                   ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                     ; 18      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~4                                                                                                                                                                                                                                                                                      ; 18      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~2                                                                                                                                                                                                                                                                                      ; 18      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~1                                                                                                                                                                                                                                                                                      ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter_002:width_adapter_003|altera_merlin_width_adapter:width_adapter_002|out_valid~0                                                                                                                                                                                                                        ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                                                                         ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy            ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                               ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                                                                                                                                                              ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|WideOr9~0                                                                                                                                                                                                                                                              ; 18      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GMODE_sig~0                                                                                                                                                                                                                                                                                       ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|d_write                                                                                                                                                                                                                                                                                                      ; 18      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                              ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                            ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                            ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|Equal6~3                                                                                                                                                                                                                                                                                 ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|Equal6~2                                                                                                                                                                                                                                                                                 ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~10                                                                                                                                  ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                   ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|av_sign_bit~2                                                                                                                                                                                                                                                                                                ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_ctrl_ld_signed                                                                                                                                                                                                                                                                                             ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                       ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                                            ; 17      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~9                                                                                                                                                                                                                                                                                      ; 17      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~8                                                                                                                                                                                                                                                                                      ; 17      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~7                                                                                                                                                                                                                                                                                      ; 17      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~6                                                                                                                                                                                                                                                                                      ; 17      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~3                                                                                                                                                                                                                                                                                      ; 17      ;
; final_fpga:xfinal_fpga|final_fpga_width_adapter_002:width_adapter_002|altera_merlin_width_adapter:width_adapter_002|out_valid~0                                                                                                                                                                                                                        ; 17      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GMODE_sig~1                                                                                                                                                                                                                                                                                       ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[9]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[8]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[7]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[6]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[5]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[4]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[3]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[2]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[1]                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m4j:auto_generated|safe_q[0]                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~5                                                                                                                                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                              ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VSSYNC_sig[14]~2                                                                                                                                                                                                                                                                                  ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HSVALID_sig[4]~2                                                                                                                                                                                                                                                                                  ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HEVALID_sig[9]~2                                                                                                                                                                                                                                                                                  ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VTOTAL_sig[5]~3                                                                                                                                                                                                                                                                                   ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                       ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                       ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAXSIZE_sig[5]~0                                                                                                                                                                                                                                                                                 ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HSSYNC_sig[14]~0                                                                                                                                                                                                                                                                                  ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|Equal6~4                                                                                                                                                                                                                                                                                 ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_mux:rsp_xbar_mux_001|src_payload~24                                                                                                                                                                                                                                                                         ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                          ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~175                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~174                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~173                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~172                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~171                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~170                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~169                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~168                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|sr~19                                                                              ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_mux:rsp_xbar_mux|src_payload~16                                                                                                                                                                                                                                                                             ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~0                                                                                                                                                                                                                                                            ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                                                                   ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_src2_imm[15]~6                                                                                                                                                                                                                                                                                             ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_ld_align_sh16                                                                                                                                                                                                                                                                                              ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                      ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VEVALID_sig[9]~0                                                                                                                                                                                                                                                                                  ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VSVALID_sig[4]~2                                                                                                                                                                                                                                                                                  ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VESYNC_sig[0]~0                                                                                                                                                                                                                                                                                   ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HTOTAL_sig[3]~1                                                                                                                                                                                                                                                                                   ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~13                                                                                                                                                                                                                                                                                     ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~12                                                                                                                                                                                                                                                                                     ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~11                                                                                                                                                                                                                                                                                     ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~10                                                                                                                                                                                                                                                                                     ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~5                                                                                                                                                                                                                                                                                      ; 16      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig[5]~0                                                                                                                                                                                                                                                                                   ; 16      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_sig                                                                                                                                                                                                                                                                                      ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|src_data[42]                                                                                                                                                                                                                                                                           ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                              ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_data_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                 ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                                                                                              ; 16      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                                                            ; 15      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                      ; 15      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid                                                                                                                                                                                                                                                                         ; 15      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid                                                                                                                                                                                                                                                                         ; 15      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                              ; 15      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[1]                                                                                                                                                                                                                                                                         ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~1                                                                                                                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                              ; 14      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|waddr_int[1]~13                                                                                                                                                                                                                                                                 ; 14      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                         ; 14      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~6                                                                                                                                   ; 14      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                         ; 14      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                        ; 14      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                                                                                                                                                                            ; 14      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.100000000                                                                                                                                                                                                                                                      ; 14      ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAEN_sig~0                                                                                                                                                                                                                                                                                       ; 14      ;
; vga:xvga|hvalid                                                                                                                                                                                                                                                                                                                                        ; 14      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                         ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_tck:the_final_fpga_cpu_jtag_debug_module_tck|sr[11]~13                                                                          ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                                                                                                                                                            ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|entries[0]                                                                                                                                               ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][94]~0                                            ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src2[0]~0                                                                                                                                                                                                                                                                                              ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src2[1]~1                                                                                                                                                                                                                                                                                              ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src2[2]~2                                                                                                                                                                                                                                                                                              ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src2[3]~3                                                                                                                                                                                                                                                                                              ; 13      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src2[4]~4                                                                                                                                                                                                                                                                                              ; 13      ;
; SW[2]                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                      ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                             ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                         ; 12      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|av_int                                                                                                                                                                                                                                                                          ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|Equal0~4                                                                                                                                                                                                                                                               ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                              ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                         ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:regfile_final_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                 ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]~1                                                                                                                                                                                                                                                            ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|pending~9                                                                                                                                                                                                                                                              ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|entries[1]                                                                                                                                               ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                              ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                         ; 12      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                              ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                        ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                             ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                            ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                          ; 11      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_addressing:grab_addressing_1|pixcount[1]~13                                                                                                                                                                                                                                                              ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[5]~8                                                                                                                                    ; 11      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_AVdetect:grab_AVdetect_1|Equal2~3                                                                                                                                                                                                                                                                        ; 11      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                                                                                                                          ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                                                                                                                                                                            ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid                                                                                                                                                                                                                                                                         ; 11      ;
; final_fpga:xfinal_fpga|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                            ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                                                                                         ; 11      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[0]                                                                                                                                                                                             ; 11      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[1]                                                                                                                                                                                             ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]~0                                                                                                                                                                                                                                                            ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                         ; 11      ;
; final_fpga:xfinal_fpga|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                                     ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                              ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                              ; 11      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                                              ; 11      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[8]                                                                                                                                                                                                                                                                             ; 11      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[7]                                                                                                                                                                                                                                                                             ; 11      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[4]                                                                                                                                                                                                                                                                             ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                              ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                              ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]~1                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                        ; 10      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|line_count[1]~0                                                                                                                                                                                                                                                                                         ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                                                                                                           ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[5]~11                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                                                                                                           ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                                                                                                           ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                                                                                                           ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_grab_if_0_avalon_master_translator_avalon_universal_master_0_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:grab_if_0_avalon_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                         ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_mux:rsp_xbar_mux|src_payload~17                                                                                                                                                                                                                                                                             ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                                                               ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[7]                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[8]                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[24]~65                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[25]~63                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[26]~61                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[27]~59                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[28]~57                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[29]~55                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[30]~53                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[31]~51                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[4]~12                                                                                                                                                                                                                                                                          ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                                                                                                                                                            ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                                                                                                                      ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[6]~49                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[7]~47                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[8]~45                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[9]~43                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[10]~41                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[11]~39                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[12]~37                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[13]~35                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[14]~33                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[15]~31                                                                                                                                                                                                                                                                                  ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[1]~13                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[2]~11                                                                                                                                                                                                                                                                                   ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[3]~9                                                                                                                                                                                                                                                                                    ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[4]~7                                                                                                                                                                                                                                                                                    ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[5]~5                                                                                                                                                                                                                                                                                    ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~1                                                                                                                                                                                               ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                     ; 10      ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                                                          ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|waitrequest                                                                                                                                                                                ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                 ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][50]                                              ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6               ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_demux:rsp_xbar_demux_003|src0_valid                                                                                                                                                                                                                                                                         ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[0]~3                                                                                                                                                                                                                                                                                    ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_addr[11]                                                                                                                                                                                                                                                             ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                                         ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001|Equal5~0                                                                                                                                                                                                                                                                                 ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router|Equal3~1                                                                                                                                                                                                                                                                                     ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|d_read                                                                                                                                                                                                                                                                                                       ; 10      ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][94]                                              ; 10      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[9]                                                                                                                                                                                                                                                                             ; 10      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[6]                                                                                                                                                                                                                                                                             ; 10      ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[5]                                                                                                                                                                                                                                                                             ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                        ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                    ; 9       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|y_toggle                                                                                                                                                                                                                                                                                                      ; 9       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GFMT_sig                                                                                                                                                                                                                                                                                          ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                 ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                   ; 9       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|raddr_sel                                                                                                                                                                                                                                                                       ; 9       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|SOL_final                                                                                                                                                                                                                                                                                               ; 9       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|Selector0~4                                                                                                                                                                                                                                                                     ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_op_rdctl~0                                                                                                                                                                                                                                                                                                 ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ctrl_shift_right_arith~0                                                                                                                                                                                                                                                                                   ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                                                     ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|write                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ctrl_b_not_src~1                                                                                                                                                                                                                                                                                           ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                   ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|av_readdatavalid~1                                                      ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~5                                                                                                                                   ; 9       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[50]                                                                                                                                                                                              ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[16]~29                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[17]~27                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[18]~25                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[19]~23                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[20]~21                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[21]~19                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[22]~17                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_data_unfiltered[23]~15                                                                                                                                                                                                                                                                                  ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                 ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                           ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                                                                         ; 9       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~0                                                                                                                                                                                               ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                   ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|final_fpga_new_sdram_controller_0_input_efifo_module:the_final_fpga_new_sdram_controller_0_input_efifo_module|Equal1~0                                                                                                                                                 ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100                                                                                                                                                                                                                                                      ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.010000000                                                                                                                                                                                                                                                      ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                              ; 9       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                              ; 9       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[3]                                                                                                                                                                                                                                                                             ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                               ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~22                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~12                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~24                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~14                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                  ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|f_select                                                                                                                                                                                                                                                               ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_rsp_xbar_mux:rsp_xbar_mux_001|src_payload~22                                                                                                                                                                                                                                                                         ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                        ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                 ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                        ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|decode_1oa:decode3|eq_node[1]~1                                                                                                                                                                                                       ; 8       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|SOF_final                                                                                                                                                                                                                                                                                               ; 8       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                                                                                                                         ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                                                                                  ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_sel_fill3                                                                                                                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                                                 ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                                                 ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                 ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Equal182~0                                                                                                                                                                                                                                                                                                   ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_count[1]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                                                                                                                      ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                                                                                  ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_sel_fill1                                                                                                                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Equal2~0                                                                                                                                                                                                                                                                                                     ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|av_fill_bit                                                                                                                                                                                                                                                                                                  ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                                                                                  ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_sel_fill2                                                                                                                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                         ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator:dma_engine_0_avalon_master_translator|altera_merlin_master_translator:dma_engine_0_avalon_master_translator|internal_begintransfer                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|WideOr1                                                                                                                                                                                                                                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_ld_align_sh8                                                                                                                                                                                                                                                                                               ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                                                                                  ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_sel_fill0                                                                                                                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[3]                                                                                                                                                                                                                                                                                                 ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|comb~0                                                                                                                                                                                                                                                                 ; 8       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[51]                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                      ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer_s1_translator:sys_clk_timer_s1_translator|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                           ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer_s1_translator:sys_clk_timer_s1_translator|altera_merlin_slave_translator:sys_clk_timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                           ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                                                                                                         ; 8       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                                                                  ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                            ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                                                                                                                                                                                      ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                                                                               ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[12]                                                                                                                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                              ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                             ; 8       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                  ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                      ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                      ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:dma_engine_0_avalon_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                          ; 7       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[68]                                                                                                                                                                                              ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|jdo[35]                                                                      ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                                      ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                           ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                  ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|src_payload~8                                                                                                                                                                                                                                                                      ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|src_payload~5                                                                                                                                                                                                                                                                      ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|src_payload~4                                                                                                                                                                                                                                                                      ; 7       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~2                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|writeen                                                                                                                                                                                                                                                                         ; 7       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[57]~1                                                                                                                                                                                           ; 7       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[78]                                                                                                                                                                                              ; 7       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[77]                                                                                                                                                                                              ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                   ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                   ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                   ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                   ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                   ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                   ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                   ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                    ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                    ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[2]                                                                                                                                                                                                                                                                                                 ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[1]                                                                                                                                                                                                                                                                                                 ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_count[2]                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                       ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_req_accepted~1                                                                                                                                                                                                                                                                                       ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                                                                         ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_valid_from_E                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_shift_rot_stall                                                                                                                                                                                                                                                                                            ; 7       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                                                                ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                         ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:final_fpga_cpu_jtag_debug_module_phy|virtual_state_cdr                                                                                    ; 7       ;
; vga:xvga|lineOddEven_sig                                                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GFMT_sig~0                                                                                                                                                                                                                                                                                        ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001|Equal2~0                                                                                                                                                                                                                                                                                 ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001|Equal4~3                                                                                                                                                                                                                                                                                 ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[2]                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001|Equal4~1                                                                                                                                                                                                                                                                                 ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[6]                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[7]                                                                                                                                                                                                                                                                                               ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                                                                                              ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                                                                                              ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[0]                                                                                                                                                                                                                                                                                                 ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[16]~0                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[17]~1                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[18]~2                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[19]~3                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[20]~4                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[21]~5                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[22]~6                                                                                                                                                                                                                                                                                             ; 7       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[23]~7                                                                                                                                                                                                                                                                                             ; 7       ;
; vga:xvga|rdaddress[9]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[8]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[7]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[6]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[5]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[4]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[3]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[2]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[1]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|rdaddress[0]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|vcounter[15]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|vcounter[14]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|vcounter[13]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|vcounter[12]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|vcounter[8]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[9]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[11]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|vcounter[10]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|vcounter[7]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[6]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[5]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[4]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[3]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[2]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[1]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|vcounter[0]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[14]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|hcounter[15]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|hcounter[12]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|hcounter[13]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|hcounter[10]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|hcounter[11]                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; vga:xvga|hcounter[8]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[9]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[6]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[7]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[4]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[5]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[2]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[3]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[0]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; vga:xvga|hcounter[1]                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_9ci:auto_generated|counter_reg_bit1a[5]~0                                                  ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~24                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][3]                                                                                                                                                                                                                                                                            ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                         ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                         ; 6       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|VGAHZOOM_sig[0]~0                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                              ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_tag_wraddress[5]~5                                                                                                                                                                                                                                                                                        ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                                                                                                                                   ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                                                                                                                                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                                                                                                                                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                                                                                                                                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                                                                                                                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                                                                                    ; 6       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|Equal1~2                                                                                                                                                                                                                                                                                                ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                         ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~3                                           ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                        ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                              ; 6       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[1]                                                                                                                                                                                          ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_count[0]                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                                      ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                         ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|update_grant~0                                                                                                                                                                                                                                                                     ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux_001:cmd_xbar_demux_001|src5_valid~1                                                                                                                                                                                                                                                                   ; 6       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|linecount[0]                                                                                                                                                                                                                                                                    ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[7]                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[4]                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|EOFIEN_sig~2                                                                                                                                                                                                                                                                                      ; 6       ;
; final_fpga:xfinal_fpga|altera_merlin_traffic_limiter:limiter|response_accepted~5                                                                                                                                                                                                                                                                       ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[6]~15                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[7]~14                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[8]~13                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[9]~12                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[10]~11                                                                                                                                                                                                                                                                                                ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[11]~10                                                                                                                                                                                                                                                                                                ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[12]~9                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[13]~8                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[14]~7                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[15]~6                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_status_reg_pie~0                                                                                                                                                                                                                                                                                           ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[13]                                                                                                                                                                                                                                                                                                     ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[15]                                                                                                                                                                                                                                                                                                     ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[16]                                                                                                                                                                                                                                                                                                     ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[2]~3                                                                                                                                                                                                                                                                                                  ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[3]~2                                                                                                                                                                                                                                                                                                  ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[4]~1                                                                                                                                                                                                                                                                                                  ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[5]~0                                                                                                                                                                                                                                                                                                  ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|read_latency_shift_reg~0                                                                                                                                ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_stall~0                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|state.WAITING                                                                                                                                                                                                                                                                   ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[6]                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[5]                                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001|src_channel[6]~0                                                                                                                                                                                                                                                                         ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001|Equal0~0                                                                                                                                                                                                                                                                                 ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                                                                                               ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[8]                                                                                                                                                                                                                                                                                               ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[17]                                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                                       ; 6       ;
; vga:xvga|vsyncN                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; vga:xvga|hsyncN                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                                              ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[24]~8                                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[25]~9                                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[26]~10                                                                                                                                                                                                                                                                                            ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[27]~11                                                                                                                                                                                                                                                                                            ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[28]~12                                                                                                                                                                                                                                                                                            ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[29]~13                                                                                                                                                                                                                                                                                            ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[30]~14                                                                                                                                                                                                                                                                                            ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_src1[31]~15                                                                                                                                                                                                                                                                                            ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[10]                                                                                                                                                                                                                                                                                                ; 6       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1] ; 6       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[2]                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[1]                                                                                                                                                                                                                                                                             ; 6       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|readdata_valid_clk_count[0]                                                                                                                                                                                                                                                                             ; 6       ;
; TD_DATA[5]                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; TD_DATA[4]                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|counter_reg_bit1a[4]~0                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                                                                        ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|safe_q[0]                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][6]                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                                                  ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|control_wr_strobe~0                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig~7                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig~6                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig~5                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GFSTART_sig~2                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig~4                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig~3                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GLPITCH_sig~2                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[12]~23                                                                                                                                  ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_readdata_pre[6]~17                                                                                                                                   ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                         ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[8]                                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[7]                                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[6]                                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_avalon_reg:the_final_fpga_cpu_nios2_avalon_reg|Equal0~2                                                                                                                                                                           ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_data_rd_addr_nxt[2]~6                                                                                                                                                                                                                                                                                   ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_data_rd_addr_nxt[1]~4                                                                                                                                                                                                                                                                                   ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_ic_data_rd_addr_nxt[0]~2                                                                                                                                                                                                                                                                                   ; 5       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|cur_raddrbuf                                                                                                                                                                                                                                                                    ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|jdo[17]                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                         ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_dst_regnum[4]~1                                                                                                                                                                                                                                                                                            ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_status_reg_pie                                                                                                                                                                                                                                                                                             ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                               ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[18]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_jtag_debug_module_wrapper:the_final_fpga_cpu_jtag_debug_module_wrapper|final_fpga_cpu_jtag_debug_module_sysclk:the_final_fpga_cpu_jtag_debug_module_sysclk|jdo[34]                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                         ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|always2~0                                                                                                                                                                                                                                                                                        ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|src_data[71]                                                                                                                                                                                                                                                                           ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_dst_regnum[0]                                                                                                                                                                                                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_dst_regnum[1]                                                                                                                                                                                                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_wr_dst_reg                                                                                                                                                                                                                                                                                                 ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_dst_regnum[4]                                                                                                                                                                                                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Equal4~0                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[25]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[24]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[23]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[22]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[26]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|Equal6~1                                                                                                                                                                                                                                                                        ; 5       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|Equal6~0                                                                                                                                                                                                                                                                        ; 5       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|validfield~0                                                                                                                                                                                                                                                                    ; 5       ;
; vga:xvga|set_SOL                                                                                                                                                                                                                                                                                                                                       ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|comb~1                                                                                                                                                                                                                                                                 ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                       ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator|uav_read                                                                                                                                                                                            ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[14]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_valid~0                                                                                                                                                                                                                                                                                                    ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[0]~5                                                                                                                                                                                                                                                                                                  ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_src1[1]~4                                                                                                                                                                                                                                                                                                  ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux:cmd_xbar_demux|src6_valid~2                                                                                                                                                                                                                                                                           ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|W_stall~3                                                                                                                                                                                                                                                                                                    ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|WideOr1                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux_001:cmd_xbar_demux_001|src6_valid~1                                                                                                                                                                                                                                                                   ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router|src_channel[5]~5                                                                                                                                                                                                                                                                             ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                                   ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_data_master_translator_avalon_universal_master_0_agent:cpu_data_master_translator_avalon_universal_master_0_agent|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|av_readdatavalid~4                                                                                       ; 5       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_wcontrol:grab_wcontrol_1|gspdg_int                                                                                                                                                                                                                                                                       ; 5       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|toggle_line                                                                                                                                                                                                                                                                                             ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|Selector38~2                                                                                                                                                                                                                                                           ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|m_state.000100000                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|pending                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                                                                                                                                                                  ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAEN_sig~1                                                                                                                                                                                                                                                                                       ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|av_write                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[9]                                                                                                                                                                                                                                                                                               ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[10]                                                                                                                                                                                                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_tag[11]                                                                                                                                                                                                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                             ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                             ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                                                                             ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router|Equal4~1                                                                                                                                                                                                                                                                                     ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                 ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_regfile_final_0_avalon_slave_0_translator:regfile_final_0_avalon_slave_0_translator|altera_merlin_slave_translator:regfile_final_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                 ; 5       ;
; vga:xvga|vvalid                                                                                                                                                                                                                                                                                                                                        ; 5       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GMODE_sig[1]                                                                                                                                                                                                                                                                                      ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                                              ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                             ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[15]                                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[14]                                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[13]                                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[12]                                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[11]                                                                                                                                                                                                                                                                                                ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[9]                                                                                                                                                                                                                                                                                                 ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_st_data[8]                                                                                                                                                                                                                                                                                                 ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|lpm_add_sub:Add8|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                                                                                                                                                  ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|lpm_add_sub:Add8|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                                                                                                                                  ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2] ; 5       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6] ; 5       ;
; TD_DATA[6]                                                                                                                                                                                                                                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~20                                                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~10                                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~8                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~22                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~7                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~14                                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~7                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][5]                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][2]                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                       ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_addr_router:addr_router_001|src_data[100]~13                                                                                                                                                                                                                                                                         ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                        ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|Equal6~5                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_sys_clk_timer:sys_clk_timer|Equal0~10                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_avalon_reg:the_final_fpga_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                    ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|src_data[38]                                                                                                                                                                                                                                                                           ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                          ; 4       ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_rcontrol:grab_rcontrol_1|framedone                                                                                                                                                                                                                                                                       ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|WideOr6~0                                                                                                                                                                                                                                                              ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_count[0]                                                                                                                                                                                                                                                             ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|i_refs[0]                                                                                                                                                                                                                                                              ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[19]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[20]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[22]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[21]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[18]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[17]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[16]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[15]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[14]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[13]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[12]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[11]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[10]                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[8]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[7]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[6]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[5]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[4]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[3]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[2]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[1]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|address_sig[1]~19                                                                                                                                                                                                                                                                                       ; 4       ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|first_frame                                                                                                                                                                                                                                                                                             ; 4       ;
; final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAFSTART_sig[9]                                                                                                                                                                                                                                                                                  ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                            ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|address[0]                                                                                                                                                                                                                                             ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                    ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                    ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                       ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                            ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|altera_avalon_sc_fifo:new_sdram_controller_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                    ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|E_ctrl_rot                                                                                                                                                                                                                                                                                                   ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                            ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|alt_jtag_atlantic:final_fpga_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                 ; 4       ;
; vga:xvga|set_SOF                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                                            ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_mask[6]                                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_mask[7]                                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|Equal4~6                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_mask[1]                                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_mask[2]                                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_mask[3]                                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_mask[4]                                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_iw[27]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_rot_mask[5]                                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|D_issue                                                                                                                                                                                                                                                                                                      ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[21]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[20]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[19]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[18]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[17]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                                                     ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                                                      ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|M_mul_cnt[0]                                                                                                                                                                                                                                                                                                 ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                                                                                         ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~1                                                                                                                                                                                                                                                                         ; 4       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_IDLE                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux_005:cmd_xbar_mux_005|src_payload~7                                                                                                                                                                                                                                                                      ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux:cmd_xbar_demux|src5_valid                                                                                                                                                                                                                                                                             ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                                                                                         ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                             ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                                         ; 4       ;
; final_fpga:xfinal_fpga|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]                                                                                                                                                                                   ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                         ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:sys_clk_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                            ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                 ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                                                                                ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux:cmd_xbar_demux|src2_valid                                                                                                                                                                                                                                                                             ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~0                                                                                                                                                                                                                                                                   ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                               ; 4       ;
; final_fpga:xfinal_fpga|final_fpga_cmd_xbar_demux:cmd_xbar_demux|src1_valid                                                                                                                                                                                                                                                                             ; 4       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_data_module:final_fpga_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_c9d1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                       ; M4K_X52_Y14, M4K_X52_Y15, M4K_X52_Y16, M4K_X52_Y12                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_ic_tag_module:final_fpga_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_01h1:auto_generated|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 21           ; 64           ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 1344   ; 64                          ; 21                          ; 64                          ; 21                          ; 1344                ; 1    ; final_fpga_cpu_ic_tag_ram.mif              ; M4K_X52_Y13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_nios2_oci:the_final_fpga_cpu_nios2_oci|final_fpga_cpu_nios2_ocimem:the_final_fpga_cpu_nios2_ocimem|final_fpga_cpu_ociram_sp_ram_module:final_fpga_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qm71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; final_fpga_cpu_ociram_default_contents.mif ; M4K_X26_Y20, M4K_X26_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_a_module:final_fpga_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_9qg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; final_fpga_cpu_rf_ram_a.mif                ; M4K_X52_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_register_bank_b_module:final_fpga_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_aqg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; final_fpga_cpu_rf_ram_b.mif                ; M4K_X52_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_r:the_final_fpga_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M4K_X26_Y13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|final_fpga_jtag_uart:jtag_uart|final_fpga_jtag_uart_scfifo_w:the_final_fpga_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M4K_X26_Y16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|final_fpga_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_vlc1:auto_generated|ALTSYNCRAM                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 5120         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 163840 ; 5120                        ; 32                          ; --                          ; --                          ; 163840              ; 40   ; final_fpga_onchip_mem.hex                  ; M4K_X26_Y11, M4K_X26_Y10, M4K_X26_Y12, M4K_X52_Y8, M4K_X26_Y19, M4K_X26_Y23, M4K_X13_Y17, M4K_X13_Y6, M4K_X13_Y11, M4K_X26_Y7, M4K_X26_Y22, M4K_X52_Y6, M4K_X13_Y7, M4K_X26_Y8, M4K_X52_Y22, M4K_X13_Y18, M4K_X52_Y11, M4K_X13_Y10, M4K_X13_Y19, M4K_X13_Y9, M4K_X13_Y15, M4K_X52_Y9, M4K_X13_Y20, M4K_X26_Y6, M4K_X13_Y16, M4K_X13_Y13, M4K_X26_Y17, M4K_X52_Y20, M4K_X26_Y21, M4K_X26_Y24, M4K_X26_Y14, M4K_X13_Y14, M4K_X52_Y10, M4K_X13_Y21, M4K_X13_Y8, M4K_X52_Y7, M4K_X26_Y9, M4K_X52_Y21, M4K_X52_Y19, M4K_X13_Y12 ; Don't care           ; Don't care      ; Don't care      ;
; final_fpga:xfinal_fpga|grab_if:grab_if_0|grab_buffer:grab_buffer_1|altsyncram:altsyncram_component|altsyncram_hlp1:auto_generated|altsyncram_k6l1:altsyncram1|ALTSYNCRAM                                                                                                                         ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 256                         ; 16                          ; 512                         ; 8                           ; 4096                ; 1    ; None                                       ; M4K_X26_Y15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; Don't care      ;
; linebuffer:xlinebuffer|altsyncram:altsyncram_component|altsyncram_4gq1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 4    ; None                                       ; M4K_X13_Y22, M4K_X13_Y23, M4K_X13_Y24, M4K_X13_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; Don't care      ; Don't care      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0t14:auto_generated|altsyncram_8hq1:altsyncram1|ALTSYNCRAM                                                                ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 58           ; 1024         ; 58           ; yes                    ; no                      ; yes                    ; no                      ; 59392  ; 1024                        ; 58                          ; 1024                        ; 58                          ; 59392               ; 15   ; None                                       ; M4K_X13_Y32, M4K_X13_Y30, M4K_X13_Y28, M4K_X13_Y29, M4K_X26_Y25, M4K_X26_Y27, M4K_X13_Y27, M4K_X13_Y26, M4K_X26_Y29, M4K_X13_Y31, M4K_X26_Y30, M4K_X26_Y31, M4K_X26_Y26, M4K_X26_Y28, M4K_X26_Y32                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|w160w[0]                                                                                                                                                                                                                                  ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1                                                                                                                                                                                                                              ;                            ; DSPMULT_X39_Y13_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_out4                                                                                                                                                                                                                                  ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    final_fpga:xfinal_fpga|dma_engine:dma_engine_0|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult3                                                                                                                                                                                                                              ;                            ; DSPMULT_X39_Y12_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y20_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    final_fpga:xfinal_fpga|final_fpga_cpu:cpu|final_fpga_cpu_mult_cell:the_final_fpga_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 10,436 / 94,460 ( 11 % ) ;
; C16 interconnects           ; 101 / 3,315 ( 3 % )      ;
; C4 interconnects            ; 5,215 / 60,840 ( 9 % )   ;
; Direct links                ; 1,766 / 94,460 ( 2 % )   ;
; Global clocks               ; 8 / 16 ( 50 % )          ;
; Local interconnects         ; 3,514 / 33,216 ( 11 % )  ;
; R24 interconnects           ; 260 / 3,091 ( 8 % )      ;
; R4 interconnects            ; 6,897 / 81,294 ( 8 % )   ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.30) ; Number of LABs  (Total = 494) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 14                            ;
; 3                                           ; 11                            ;
; 4                                           ; 5                             ;
; 5                                           ; 8                             ;
; 6                                           ; 2                             ;
; 7                                           ; 8                             ;
; 8                                           ; 13                            ;
; 9                                           ; 10                            ;
; 10                                          ; 12                            ;
; 11                                          ; 16                            ;
; 12                                          ; 16                            ;
; 13                                          ; 18                            ;
; 14                                          ; 30                            ;
; 15                                          ; 42                            ;
; 16                                          ; 275                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.45) ; Number of LABs  (Total = 494) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 351                           ;
; 1 Clock                            ; 430                           ;
; 1 Clock enable                     ; 209                           ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 66                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 89                            ;
; 2 Clocks                           ; 50                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.99) ; Number of LABs  (Total = 494) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 13                            ;
; 3                                            ; 5                             ;
; 4                                            ; 13                            ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 4                             ;
; 10                                           ; 9                             ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 5                             ;
; 14                                           ; 9                             ;
; 15                                           ; 7                             ;
; 16                                           ; 10                            ;
; 17                                           ; 7                             ;
; 18                                           ; 19                            ;
; 19                                           ; 20                            ;
; 20                                           ; 32                            ;
; 21                                           ; 23                            ;
; 22                                           ; 40                            ;
; 23                                           ; 31                            ;
; 24                                           ; 39                            ;
; 25                                           ; 31                            ;
; 26                                           ; 29                            ;
; 27                                           ; 25                            ;
; 28                                           ; 25                            ;
; 29                                           ; 13                            ;
; 30                                           ; 13                            ;
; 31                                           ; 12                            ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.97) ; Number of LABs  (Total = 494) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 31                            ;
; 2                                               ; 25                            ;
; 3                                               ; 22                            ;
; 4                                               ; 25                            ;
; 5                                               ; 31                            ;
; 6                                               ; 32                            ;
; 7                                               ; 29                            ;
; 8                                               ; 39                            ;
; 9                                               ; 34                            ;
; 10                                              ; 36                            ;
; 11                                              ; 33                            ;
; 12                                              ; 41                            ;
; 13                                              ; 29                            ;
; 14                                              ; 23                            ;
; 15                                              ; 12                            ;
; 16                                              ; 26                            ;
; 17                                              ; 7                             ;
; 18                                              ; 5                             ;
; 19                                              ; 2                             ;
; 20                                              ; 3                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 3                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.85) ; Number of LABs  (Total = 494) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 11                            ;
; 3                                            ; 18                            ;
; 4                                            ; 14                            ;
; 5                                            ; 19                            ;
; 6                                            ; 7                             ;
; 7                                            ; 10                            ;
; 8                                            ; 18                            ;
; 9                                            ; 20                            ;
; 10                                           ; 10                            ;
; 11                                           ; 17                            ;
; 12                                           ; 14                            ;
; 13                                           ; 17                            ;
; 14                                           ; 13                            ;
; 15                                           ; 17                            ;
; 16                                           ; 15                            ;
; 17                                           ; 20                            ;
; 18                                           ; 11                            ;
; 19                                           ; 15                            ;
; 20                                           ; 27                            ;
; 21                                           ; 11                            ;
; 22                                           ; 15                            ;
; 23                                           ; 11                            ;
; 24                                           ; 21                            ;
; 25                                           ; 13                            ;
; 26                                           ; 14                            ;
; 27                                           ; 13                            ;
; 28                                           ; 13                            ;
; 29                                           ; 17                            ;
; 30                                           ; 21                            ;
; 31                                           ; 22                            ;
; 32                                           ; 25                            ;
; 33                                           ; 0                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
; 38                                           ; 0                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+----------------------------------------------+-----------------------------------+
; Option                                       ; Setting                           ;
+----------------------------------------------+-----------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                               ;
; Enable device-wide reset (DEV_CLRn)          ; Off                               ;
; Enable device-wide output enable (DEV_OE)    ; Off                               ;
; Enable INIT_DONE output                      ; Off                               ;
; Configuration scheme                         ; Active Serial                     ;
; Error detection CRC                          ; Off                               ;
; nCEO                                         ; Unreserved                        ;
; ASDO,nCSO                                    ; As input tri-stated               ;
; Reserve all unused pins                      ; As input tri-stated with bus-hold ;
; Base pin-out file on sameframe device        ; Off                               ;
+----------------------------------------------+-----------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "DE2_BaseProject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:xpll|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:xpll|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for PLL:xpll|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'final_fpga/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'final_fpga/synthesis/submodules/final_fpga_cpu.sdc'
Info (332104): Reading SDC File: 'DE2_BaseProject.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332070): Port "DRAM_DQ[0]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[0]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[10]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[10]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[11]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[11]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[12]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[12]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[13]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[13]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[14]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[14]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[15]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[15]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[1]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[1]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[2]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[2]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[3]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[3]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[4]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[4]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[5]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[5]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[6]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[6]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[7]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[7]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[8]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[8]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332070): Port "DRAM_DQ[9]" relative to the rising edge of clock "clock100" does not specify a min-fall input delay
Warning (332070): Port "DRAM_DQ[9]" relative to the rising edge of clock "clock100" does not specify a min-rise input delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: xpll|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   37.000      clock27
    Info (332111):   10.000     clock100
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node PLL:xpll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:xpll|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node CLOCK_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_CLK
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SW[0] (placed in PIN N25 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node final_fpga:xfinal_fpga|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAEN_sig~0
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|DMAEN_sig~2
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GMODE_sig~0
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GFMT_sig~0
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|GMODE_sig~1
        Info (176357): Destination node final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|active_rnw~3
        Info (176357): Destination node final_fpga:xfinal_fpga|final_fpga_new_sdram_controller_0:new_sdram_controller_0|active_cs_n~1
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig[5]~0
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~1
        Info (176357): Destination node final_fpga:xfinal_fpga|regfile_final:regfile_final_0|HESYNC_sig~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~6
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 68 registers into blocks of type I/O
    Extra Info (176218): Packed 38 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 72 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 8.00 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 377 output pins without output pin load capacitance assignment
    Info (306007): Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 143 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[0] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[1] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[2] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[3] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[4] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[5] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[6] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[7] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[8] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[9] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[10] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[11] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[12] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[13] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[14] has a permanently disabled output enable
    Info (169065): Pin OTG_DATA[15] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[0] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[1] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[2] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[3] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[4] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[5] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[6] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[7] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[8] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[9] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[10] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[11] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[12] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[13] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[14] has a permanently disabled output enable
    Info (169065): Pin ENET_DATA[15] has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/pwhite8/vlsi/fpga/DE2_BaseProject.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 39 warnings
    Info: Peak virtual memory: 1164 megabytes
    Info: Processing ended: Sat Dec 07 22:20:11 2013
    Info: Elapsed time: 00:00:47
    Info: Total CPU time (on all processors): 00:01:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/pwhite8/vlsi/fpga/DE2_BaseProject.fit.smsg.


