# p0_log

## 如何设计电路模块

- 模块定义表
- 分析与分层

## CRC校验码

- 20220929- intial and push
- 20220929- 11:23 finish

## GRF寄存器

- 20220929- 12:00 initial but fail
- 20220929- 16:16 finish

## 有限状态机

- 20220929- 16:21 learn
- 20220930- 16:37 learning and google the initial register

## navigation

- 20220930- 18:00 first push but fail
- 20221001- 09:20 debug and find
- 20221001- 09:45 finish

## FSM

- 20221001- 09:50 begin
- 20221001- 10:40 first push and fail
- 20221001- 10:55 find the bug
- 20221001- 11:11 finish

## ftoi

- 20221003- 10:15 begin
- 20221003- 16:14 finish

## 听课笔记

- 寄存器意味着整周期
- 同步复位，异步复位
- 初始化寄存器
- 数据通路：创造功能实现功能
- 架构的思想：机制+策略（数据通路+control）
- 业界难题：汇编变回C语言，反编译
- 对电路要熟用verilog描述