Classic Timing Analyzer report for P_O
Tue Sep 08 23:13:53 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                        ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------------------+----------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                        ; To                                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------------------+----------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; -0.113 ns                        ; i_in                                        ; FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]    ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 14.834 ns                        ; A_7_S:A7S1|dout_4[3]                        ; seg_4[3]                                     ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 4.940 ns                         ; S_in                                        ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 124.44 MHz ( period = 8.036 ns ) ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4] ; A_7_S:A7S1|dout_4[5]                         ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2]         ; A_7_S:A7S1|dout_0[5]                         ; clk        ; clk      ; 126          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                             ;                                              ;            ;          ; 126          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------------------+----------------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                         ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 124.44 MHz ( period = 8.036 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 4.408 ns                ;
; N/A                                     ; 124.47 MHz ( period = 8.034 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 4.401 ns                ;
; N/A                                     ; 124.72 MHz ( period = 8.018 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 4.415 ns                ;
; N/A                                     ; 125.03 MHz ( period = 7.998 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 4.385 ns                ;
; N/A                                     ; 128.37 MHz ( period = 7.790 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 128.40 MHz ( period = 7.788 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 128.67 MHz ( period = 7.772 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 4.292 ns                ;
; N/A                                     ; 129.00 MHz ( period = 7.752 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 4.262 ns                ;
; N/A                                     ; 129.00 MHz ( period = 7.752 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 4.266 ns                ;
; N/A                                     ; 129.03 MHz ( period = 7.750 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 4.259 ns                ;
; N/A                                     ; 129.30 MHz ( period = 7.734 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 4.273 ns                ;
; N/A                                     ; 129.63 MHz ( period = 7.714 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 4.243 ns                ;
; N/A                                     ; 132.03 MHz ( period = 7.574 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 132.38 MHz ( period = 7.554 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 4.167 ns                ;
; N/A                                     ; 132.42 MHz ( period = 7.552 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 4.160 ns                ;
; N/A                                     ; 132.70 MHz ( period = 7.536 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 4.174 ns                ;
; N/A                                     ; 133.05 MHz ( period = 7.516 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 133.98 MHz ( period = 7.464 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.832 ns                ;
; N/A                                     ; 134.81 MHz ( period = 7.418 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                        ; None                      ; 4.114 ns                ;
; N/A                                     ; 135.50 MHz ( period = 7.380 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                        ; None                      ; 4.072 ns                ;
; N/A                                     ; 136.46 MHz ( period = 7.328 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 4.046 ns                ;
; N/A                                     ; 136.80 MHz ( period = 7.310 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.836 ns                ;
; N/A                                     ; 137.17 MHz ( period = 7.290 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 4.027 ns                ;
; N/A                                     ; 137.55 MHz ( period = 7.270 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 4.025 ns                ;
; N/A                                     ; 137.59 MHz ( period = 7.268 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 4.018 ns                ;
; N/A                                     ; 137.89 MHz ( period = 7.252 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 138.27 MHz ( period = 7.232 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 4.002 ns                ;
; N/A                                     ; 139.00 MHz ( period = 7.194 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 139.08 MHz ( period = 7.190 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 139.43 MHz ( period = 7.172 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 140.17 MHz ( period = 7.134 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                        ; None                      ; 3.949 ns                ;
; N/A                                     ; 140.17 MHz ( period = 7.134 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                        ; None                      ; 3.972 ns                ;
; N/A                                     ; 140.61 MHz ( period = 7.112 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 140.92 MHz ( period = 7.096 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 141.00 MHz ( period = 7.092 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 141.52 MHz ( period = 7.066 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.660 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 142.05 MHz ( period = 7.040 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 142.25 MHz ( period = 7.030 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.609 ns                ;
; N/A                                     ; 142.33 MHz ( period = 7.026 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.690 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                        ; None                      ; 3.697 ns                ;
; N/A                                     ; 143.18 MHz ( period = 6.984 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.593 ns                ;
; N/A                                     ; 143.23 MHz ( period = 6.982 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.592 ns                ;
; N/A                                     ; 143.27 MHz ( period = 6.980 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                        ; None                      ; 3.706 ns                ;
; N/A                                     ; 143.64 MHz ( period = 6.962 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 3.871 ns                ;
; N/A                                     ; 143.68 MHz ( period = 6.960 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 144.01 MHz ( period = 6.944 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 144.01 MHz ( period = 6.944 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 3.878 ns                ;
; N/A                                     ; 144.18 MHz ( period = 6.936 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                        ; None                      ; 3.873 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 3.848 ns                ;
; N/A                                     ; 144.72 MHz ( period = 6.910 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 3.849 ns                ;
; N/A                                     ; 144.80 MHz ( period = 6.906 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.549 ns                ;
; N/A                                     ; 144.84 MHz ( period = 6.904 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 3.846 ns                ;
; N/A                                     ; 144.84 MHz ( period = 6.904 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 3.840 ns                ;
; N/A                                     ; 144.89 MHz ( period = 6.902 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 3.861 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 145.18 MHz ( period = 6.888 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 3.834 ns                ;
; N/A                                     ; 145.18 MHz ( period = 6.888 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 145.26 MHz ( period = 6.884 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 145.31 MHz ( period = 6.882 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                        ; None                      ; 3.656 ns                ;
; N/A                                     ; 145.43 MHz ( period = 6.876 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.613 ns                ;
; N/A                                     ; 145.52 MHz ( period = 6.872 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 145.56 MHz ( period = 6.870 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 3.825 ns                ;
; N/A                                     ; 145.60 MHz ( period = 6.868 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                        ; None                      ; 3.605 ns                ;
; N/A                                     ; 145.99 MHz ( period = 6.850 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.525 ns                ;
; N/A                                     ; 145.99 MHz ( period = 6.850 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 146.11 MHz ( period = 6.844 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A                                     ; 146.11 MHz ( period = 6.844 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                        ; None                      ; 3.603 ns                ;
; N/A                                     ; 146.16 MHz ( period = 6.842 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 146.46 MHz ( period = 6.828 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 3.804 ns                ;
; N/A                                     ; 146.50 MHz ( period = 6.826 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.513 ns                ;
; N/A                                     ; 146.58 MHz ( period = 6.822 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                        ; None                      ; 3.606 ns                ;
; N/A                                     ; 146.80 MHz ( period = 6.812 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                        ; None                      ; 3.592 ns                ;
; N/A                                     ; 146.84 MHz ( period = 6.810 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 146.89 MHz ( period = 6.808 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 3.786 ns                ;
; N/A                                     ; 147.15 MHz ( period = 6.796 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.525 ns                ;
; N/A                                     ; 147.32 MHz ( period = 6.788 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.521 ns                ;
; N/A                                     ; 147.32 MHz ( period = 6.788 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.517 ns                ;
; N/A                                     ; 147.45 MHz ( period = 6.782 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.514 ns                ;
; N/A                                     ; 147.49 MHz ( period = 6.780 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.567 ns                ;
; N/A                                     ; 147.84 MHz ( period = 6.764 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 147.97 MHz ( period = 6.758 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                        ; None                      ; 3.607 ns                ;
; N/A                                     ; 148.02 MHz ( period = 6.756 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                        ; None                      ; 3.605 ns                ;
; N/A                                     ; 148.32 MHz ( period = 6.742 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.548 ns                ;
; N/A                                     ; 148.59 MHz ( period = 6.730 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                        ; None                      ; 3.562 ns                ;
; N/A                                     ; 148.63 MHz ( period = 6.728 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                        ; None                      ; 3.591 ns                ;
; N/A                                     ; 148.68 MHz ( period = 6.726 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 148.85 MHz ( period = 6.718 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.460 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.484 ns                ;
; N/A                                     ; 148.94 MHz ( period = 6.714 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                        ; None                      ; 3.556 ns                ;
; N/A                                     ; 148.99 MHz ( period = 6.712 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 149.03 MHz ( period = 6.710 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                        ; None                      ; 3.571 ns                ;
; N/A                                     ; 149.08 MHz ( period = 6.708 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.450 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                        ; None                      ; 3.525 ns                ;
; N/A                                     ; 149.16 MHz ( period = 6.704 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.479 ns                ;
; N/A                                     ; 149.16 MHz ( period = 6.704 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                        ; None                      ; 3.536 ns                ;
; N/A                                     ; 149.34 MHz ( period = 6.696 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 149.39 MHz ( period = 6.694 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.528 ns                ;
; N/A                                     ; 149.75 MHz ( period = 6.678 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                        ; None                      ; 3.702 ns                ;
; N/A                                     ; 149.79 MHz ( period = 6.676 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.519 ns                ;
; N/A                                     ; 149.84 MHz ( period = 6.674 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                        ; None                      ; 3.812 ns                ;
; N/A                                     ; 150.33 MHz ( period = 6.652 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 150.42 MHz ( period = 6.648 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                        ; None                      ; 3.521 ns                ;
; N/A                                     ; 150.51 MHz ( period = 6.644 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 3.716 ns                ;
; N/A                                     ; 150.56 MHz ( period = 6.642 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 3.715 ns                ;
; N/A                                     ; 150.65 MHz ( period = 6.638 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 3.707 ns                ;
; N/A                                     ; 150.65 MHz ( period = 6.638 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 3.707 ns                ;
; N/A                                     ; 150.69 MHz ( period = 6.636 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 3.728 ns                ;
; N/A                                     ; 150.78 MHz ( period = 6.632 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.437 ns                ;
; N/A                                     ; 150.92 MHz ( period = 6.626 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                        ; None                      ; 3.529 ns                ;
; N/A                                     ; 150.97 MHz ( period = 6.624 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.433 ns                ;
; N/A                                     ; 151.01 MHz ( period = 6.622 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                        ; None                      ; 3.482 ns                ;
; N/A                                     ; 151.01 MHz ( period = 6.622 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 3.701 ns                ;
; N/A                                     ; 151.01 MHz ( period = 6.622 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 151.10 MHz ( period = 6.618 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 151.19 MHz ( period = 6.614 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 151.24 MHz ( period = 6.612 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                        ; None                      ; 3.521 ns                ;
; N/A                                     ; 151.29 MHz ( period = 6.610 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.406 ns                ;
; N/A                                     ; 151.29 MHz ( period = 6.610 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                        ; None                      ; 3.516 ns                ;
; N/A                                     ; 151.33 MHz ( period = 6.608 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 3.694 ns                ;
; N/A                                     ; 151.38 MHz ( period = 6.606 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                        ; None                      ; 3.514 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; 151.56 MHz ( period = 6.598 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                        ; None                      ; 3.498 ns                ;
; N/A                                     ; 151.70 MHz ( period = 6.592 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                        ; None                      ; 3.690 ns                ;
; N/A                                     ; 151.84 MHz ( period = 6.586 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 151.88 MHz ( period = 6.584 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                        ; None                      ; 3.463 ns                ;
; N/A                                     ; 151.88 MHz ( period = 6.584 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; 152.07 MHz ( period = 6.576 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 152.11 MHz ( period = 6.574 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                        ; None                      ; 3.495 ns                ;
; N/A                                     ; 152.11 MHz ( period = 6.574 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 152.25 MHz ( period = 6.568 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 152.30 MHz ( period = 6.566 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                        ; None                      ; 3.456 ns                ;
; N/A                                     ; 152.30 MHz ( period = 6.566 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                        ; None                      ; 3.474 ns                ;
; N/A                                     ; 152.39 MHz ( period = 6.562 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 152.44 MHz ( period = 6.560 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.380 ns                ;
; N/A                                     ; 152.44 MHz ( period = 6.560 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 152.58 MHz ( period = 6.554 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                        ; None                      ; 3.667 ns                ;
; N/A                                     ; 152.72 MHz ( period = 6.548 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                        ; None                      ; 3.751 ns                ;
; N/A                                     ; 152.72 MHz ( period = 6.548 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; 152.77 MHz ( period = 6.546 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 152.77 MHz ( period = 6.546 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                        ; None                      ; 3.459 ns                ;
; N/A                                     ; 152.81 MHz ( period = 6.544 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                        ; None                      ; 3.449 ns                ;
; N/A                                     ; 152.86 MHz ( period = 6.542 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.394 ns                ;
; N/A                                     ; 152.91 MHz ( period = 6.540 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                        ; None                      ; 3.456 ns                ;
; N/A                                     ; 152.95 MHz ( period = 6.538 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 152.95 MHz ( period = 6.538 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 153.00 MHz ( period = 6.536 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.391 ns                ;
; N/A                                     ; 153.00 MHz ( period = 6.536 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 153.05 MHz ( period = 6.534 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 3.653 ns                ;
; N/A                                     ; 153.19 MHz ( period = 6.528 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                        ; None                      ; 3.479 ns                ;
; N/A                                     ; 153.23 MHz ( period = 6.526 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_1[1] ; clk        ; clk      ; None                        ; None                      ; 3.457 ns                ;
; N/A                                     ; 153.28 MHz ( period = 6.524 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_1[1] ; clk        ; clk      ; None                        ; None                      ; 3.456 ns                ;
; N/A                                     ; 153.33 MHz ( period = 6.522 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                        ; None                      ; 3.469 ns                ;
; N/A                                     ; 153.37 MHz ( period = 6.520 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 3.646 ns                ;
; N/A                                     ; 153.75 MHz ( period = 6.504 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.375 ns                ;
; N/A                                     ; 153.80 MHz ( period = 6.502 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                        ; None                      ; 3.315 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 3.632 ns                ;
; N/A                                     ; 153.89 MHz ( period = 6.498 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.372 ns                ;
; N/A                                     ; 153.99 MHz ( period = 6.494 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 154.04 MHz ( period = 6.492 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 154.08 MHz ( period = 6.490 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                        ; None                      ; 3.426 ns                ;
; N/A                                     ; 154.13 MHz ( period = 6.488 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                        ; None                      ; 3.472 ns                ;
; N/A                                     ; 154.18 MHz ( period = 6.486 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                        ; None                      ; 3.470 ns                ;
; N/A                                     ; 154.32 MHz ( period = 6.480 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                        ; None                      ; 3.463 ns                ;
; N/A                                     ; 154.32 MHz ( period = 6.480 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 154.32 MHz ( period = 6.480 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                        ; None                      ; 3.332 ns                ;
; N/A                                     ; 154.32 MHz ( period = 6.480 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                        ; None                      ; 3.433 ns                ;
; N/A                                     ; 154.42 MHz ( period = 6.476 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                        ; None                      ; 3.413 ns                ;
; N/A                                     ; 154.42 MHz ( period = 6.476 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                        ; None                      ; 3.700 ns                ;
; N/A                                     ; 154.46 MHz ( period = 6.474 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 154.46 MHz ( period = 6.474 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 154.51 MHz ( period = 6.472 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                        ; None                      ; 3.411 ns                ;
; N/A                                     ; 154.56 MHz ( period = 6.470 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                        ; None                      ; 3.437 ns                ;
; N/A                                     ; 154.70 MHz ( period = 6.464 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                        ; None                      ; 3.329 ns                ;
; N/A                                     ; 154.80 MHz ( period = 6.460 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                        ; None                      ; 3.432 ns                ;
; N/A                                     ; 154.80 MHz ( period = 6.460 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                        ; None                      ; 3.402 ns                ;
; N/A                                     ; 154.85 MHz ( period = 6.458 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                        ; None                      ; 3.456 ns                ;
; N/A                                     ; 154.89 MHz ( period = 6.456 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 154.94 MHz ( period = 6.454 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                        ; None                      ; 3.450 ns                ;
; N/A                                     ; 154.94 MHz ( period = 6.454 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 154.99 MHz ( period = 6.452 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.353 ns                ;
; N/A                                     ; 155.04 MHz ( period = 6.450 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                        ; None                      ; 3.437 ns                ;
; N/A                                     ; 155.09 MHz ( period = 6.448 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                        ; None                      ; 3.433 ns                ;
; N/A                                     ; 155.09 MHz ( period = 6.448 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                        ; None                      ; 3.423 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.348 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 155.33 MHz ( period = 6.438 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.313 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 155.47 MHz ( period = 6.432 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 155.47 MHz ( period = 6.432 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                        ; None                      ; 3.579 ns                ;
; N/A                                     ; 155.52 MHz ( period = 6.430 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 155.62 MHz ( period = 6.426 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                        ; None                      ; 3.412 ns                ;
; N/A                                     ; 155.67 MHz ( period = 6.424 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                        ; None                      ; 3.308 ns                ;
; N/A                                     ; 155.71 MHz ( period = 6.422 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                        ; None                      ; 3.383 ns                ;
; N/A                                     ; 155.71 MHz ( period = 6.422 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                        ; None                      ; 3.387 ns                ;
; N/A                                     ; 155.86 MHz ( period = 6.416 ns )                    ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                        ; None                      ; 3.335 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                              ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                  ;
+------------------------------------------+-------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_0[5] ; clk        ; clk      ; None                       ; None                       ; 2.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_2[5] ; clk        ; clk      ; None                       ; None                       ; 2.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 2.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 2.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 2.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_1[1] ; clk        ; clk      ; None                       ; None                       ; 2.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                       ; None                       ; 2.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                       ; None                       ; 2.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 2.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 2.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 2.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 2.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 2.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                       ; None                       ; 2.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 2.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 2.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                       ; None                       ; 2.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                       ; None                       ; 2.538 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_0[5] ; clk        ; clk      ; None                       ; None                       ; 2.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 2.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 2.876 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 2.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                       ; None                       ; 2.875 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 2.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                       ; None                       ; 2.766 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 2.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                       ; None                       ; 2.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 2.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                       ; None                       ; 2.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 2.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 2.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 2.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                       ; None                       ; 2.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                       ; None                       ; 2.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 3.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 2.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_0[5] ; clk        ; clk      ; None                       ; None                       ; 3.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                       ; None                       ; 2.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 2.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 3.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                       ; None                       ; 2.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 3.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 3.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 2.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 3.388 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 3.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                       ; None                       ; 2.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_2[5] ; clk        ; clk      ; None                       ; None                       ; 3.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                       ; None                       ; 3.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                       ; None                       ; 3.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 3.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 3.521 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 3.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                       ; None                       ; 3.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 3.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 3.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_1[1] ; clk        ; clk      ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                       ; None                       ; 3.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 3.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 3.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 3.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 3.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 3.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 3.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                       ; None                       ; 3.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 3.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 3.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                       ; None                       ; 3.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 3.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                       ; None                       ; 3.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 3.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_2[5] ; clk        ; clk      ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                       ; None                       ; 3.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                       ; None                       ; 3.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 3.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 3.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                       ; None                       ; 3.330 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                       ; None                       ; 3.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 3.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 3.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 3.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                       ; None                       ; 3.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 3.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                       ; None                       ; 3.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                       ; None                       ; 3.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_1[1] ; clk        ; clk      ; None                       ; None                       ; 3.526 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                       ; None                       ; 3.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 3.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 3.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 3.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                       ; None                       ; 3.526 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 3.575 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 3.476 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                       ; None                       ; 3.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 3.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                       ; None                       ; 3.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                       ; None                       ; 3.476 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 3.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 3.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                       ; None                       ; 3.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                       ; None                       ; 3.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 3.936 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                       ; None                       ; 3.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 3.660 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 3.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                       ; None                       ; 3.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                       ; None                       ; 4.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 4.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 4.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 4.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 4.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0] ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                       ; None                       ; 4.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 4.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 4.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 4.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 4.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1] ; A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                       ; None                       ; 4.392 ns                 ;
+------------------------------------------+-------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; tsu                                                                                                ;
+-------+--------------+------------+------+----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To                                           ; To Clock ;
+-------+--------------+------------+------+----------------------------------------------+----------+
; N/A   ; None         ; -0.113 ns  ; i_in ; FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]    ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[13] ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[14] ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[15] ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; clk      ;
; N/A   ; None         ; -4.690 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; clk      ;
; N/A   ; None         ; -4.694 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; clk      ;
; N/A   ; None         ; -4.710 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; clk      ;
+-------+--------------+------------+------+----------------------------------------------+----------+


+----------------------------------------------------------------------------------------------------------+
; tco                                                                                                      ;
+-------+--------------+------------+----------------------------------------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From                                         ; To       ; From Clock ;
+-------+--------------+------------+----------------------------------------------+----------+------------+
; N/A   ; None         ; 14.834 ns  ; A_7_S:A7S1|dout_4[3]                         ; seg_4[3] ; clk        ;
; N/A   ; None         ; 13.717 ns  ; A_7_S:A7S1|dout_4[4]                         ; seg_4[4] ; clk        ;
; N/A   ; None         ; 13.595 ns  ; A_7_S:A7S1|dout_0[2]                         ; seg_6[2] ; clk        ;
; N/A   ; None         ; 13.316 ns  ; A_7_S:A7S1|dout_1[1]                         ; seg_1[1] ; clk        ;
; N/A   ; None         ; 13.138 ns  ; A_7_S:A7S1|dout_3[3]                         ; seg_3[3] ; clk        ;
; N/A   ; None         ; 13.099 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; v[20]    ; clk        ;
; N/A   ; None         ; 12.918 ns  ; A_7_S:A7S1|dout_0[3]                         ; seg_6[3] ; clk        ;
; N/A   ; None         ; 12.901 ns  ; A_7_S:A7S1|dout_0[7]                         ; seg_6[7] ; clk        ;
; N/A   ; None         ; 12.891 ns  ; A_7_S:A7S1|dout_4[2]                         ; seg_4[2] ; clk        ;
; N/A   ; None         ; 12.765 ns  ; A_7_S:A7S1|dout_4[5]                         ; seg_4[5] ; clk        ;
; N/A   ; None         ; 12.720 ns  ; A_7_S:A7S1|dout_3[5]                         ; seg_3[5] ; clk        ;
; N/A   ; None         ; 12.695 ns  ; A_7_S:A7S1|dout_0[5]                         ; seg_6[5] ; clk        ;
; N/A   ; None         ; 12.675 ns  ; A_7_S:A7S1|dout_0[6]                         ; seg_6[6] ; clk        ;
; N/A   ; None         ; 12.663 ns  ; A_7_S:A7S1|dout_5[7]                         ; seg_5[7] ; clk        ;
; N/A   ; None         ; 12.661 ns  ; A_7_S:A7S1|dout_0[1]                         ; seg_6[1] ; clk        ;
; N/A   ; None         ; 12.631 ns  ; A_7_S:A7S1|dout_2[2]                         ; seg_2[2] ; clk        ;
; N/A   ; None         ; 12.630 ns  ; A_7_S:A7S1|dout_2[5]                         ; seg_2[5] ; clk        ;
; N/A   ; None         ; 12.611 ns  ; A_7_S:A7S1|dout_2[3]                         ; seg_2[3] ; clk        ;
; N/A   ; None         ; 12.609 ns  ; A_7_S:A7S1|dout_1[4]                         ; seg_1[4] ; clk        ;
; N/A   ; None         ; 12.552 ns  ; A_7_S:A7S1|dout_2[1]                         ; seg_2[1] ; clk        ;
; N/A   ; None         ; 12.530 ns  ; A_7_S:A7S1|dout_1[6]                         ; seg_1[6] ; clk        ;
; N/A   ; None         ; 12.529 ns  ; A_7_S:A7S1|dout_5[2]                         ; seg_5[2] ; clk        ;
; N/A   ; None         ; 12.519 ns  ; A_7_S:A7S1|dout_1[3]                         ; seg_1[3] ; clk        ;
; N/A   ; None         ; 12.509 ns  ; A_7_S:A7S1|dout_4[1]                         ; seg_4[1] ; clk        ;
; N/A   ; None         ; 12.504 ns  ; A_7_S:A7S1|dout_1[7]                         ; seg_1[7] ; clk        ;
; N/A   ; None         ; 12.494 ns  ; A_7_S:A7S1|dout_5[4]                         ; seg_5[4] ; clk        ;
; N/A   ; None         ; 12.489 ns  ; A_7_S:A7S1|dout_1[5]                         ; seg_1[5] ; clk        ;
; N/A   ; None         ; 12.470 ns  ; A_7_S:A7S1|dout_3[4]                         ; seg_3[4] ; clk        ;
; N/A   ; None         ; 12.395 ns  ; A_7_S:A7S1|dout_1[2]                         ; seg_1[2] ; clk        ;
; N/A   ; None         ; 12.392 ns  ; A_7_S:A7S1|dout_2[6]                         ; seg_2[6] ; clk        ;
; N/A   ; None         ; 12.385 ns  ; A_7_S:A7S1|dout_3[7]                         ; seg_3[7] ; clk        ;
; N/A   ; None         ; 12.371 ns  ; A_7_S:A7S1|dout_5[5]                         ; seg_5[5] ; clk        ;
; N/A   ; None         ; 12.307 ns  ; A_7_S:A7S1|dout_5[1]                         ; seg_5[1] ; clk        ;
; N/A   ; None         ; 12.299 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; v[17]    ; clk        ;
; N/A   ; None         ; 12.206 ns  ; A_7_S:A7S1|dout_2[4]                         ; seg_2[4] ; clk        ;
; N/A   ; None         ; 12.189 ns  ; A_7_S:A7S1|dout_5[3]                         ; seg_5[3] ; clk        ;
; N/A   ; None         ; 12.178 ns  ; A_7_S:A7S1|dout_0[4]                         ; seg_6[4] ; clk        ;
; N/A   ; None         ; 12.121 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; v[7]     ; clk        ;
; N/A   ; None         ; 12.114 ns  ; A_7_S:A7S1|dout_2[7]                         ; seg_2[7] ; clk        ;
; N/A   ; None         ; 12.078 ns  ; A_7_S:A7S1|dout_3[6]                         ; seg_3[6] ; clk        ;
; N/A   ; None         ; 12.043 ns  ; A_7_S:A7S1|dout_4[7]                         ; seg_4[7] ; clk        ;
; N/A   ; None         ; 12.027 ns  ; A_7_S:A7S1|dout_4[6]                         ; seg_4[6] ; clk        ;
; N/A   ; None         ; 11.961 ns  ; A_7_S:A7S1|dout_5[6]                         ; seg_5[6] ; clk        ;
; N/A   ; None         ; 11.892 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; v[1]     ; clk        ;
; N/A   ; None         ; 11.874 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; v[3]     ; clk        ;
; N/A   ; None         ; 11.842 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[13] ; v[13]    ; clk        ;
; N/A   ; None         ; 11.834 ns  ; A_7_S:A7S1|dout_3[2]                         ; seg_3[2] ; clk        ;
; N/A   ; None         ; 11.791 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; v[0]     ; clk        ;
; N/A   ; None         ; 11.708 ns  ; A_7_S:A7S1|dout_3[1]                         ; seg_3[1] ; clk        ;
; N/A   ; None         ; 11.585 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; v[2]     ; clk        ;
; N/A   ; None         ; 11.571 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; v[11]    ; clk        ;
; N/A   ; None         ; 11.524 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[14] ; v[14]    ; clk        ;
; N/A   ; None         ; 11.393 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; v[18]    ; clk        ;
; N/A   ; None         ; 11.353 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; v[4]     ; clk        ;
; N/A   ; None         ; 11.197 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; v[19]    ; clk        ;
; N/A   ; None         ; 11.193 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; v[6]     ; clk        ;
; N/A   ; None         ; 11.126 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; v[16]    ; clk        ;
; N/A   ; None         ; 11.096 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; v[8]     ; clk        ;
; N/A   ; None         ; 10.953 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; v[9]     ; clk        ;
; N/A   ; None         ; 10.899 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; v[12]    ; clk        ;
; N/A   ; None         ; 10.876 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; v[5]     ; clk        ;
; N/A   ; None         ; 10.873 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[15] ; v[15]    ; clk        ;
; N/A   ; None         ; 10.869 ns  ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; v[10]    ; clk        ;
+-------+--------------+------------+----------------------------------------------+----------+------------+


+----------------------------------------------------------------------------------------------------------+
; th                                                                                                       ;
+---------------+-------------+-----------+------+----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To                                           ; To Clock ;
+---------------+-------------+-----------+------+----------------------------------------------+----------+
; N/A           ; None        ; 4.940 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; clk      ;
; N/A           ; None        ; 4.924 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[13] ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[14] ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[15] ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; clk      ;
; N/A           ; None        ; 4.920 ns  ; S_in ; COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; clk      ;
; N/A           ; None        ; 0.343 ns  ; i_in ; FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]    ; clk      ;
+---------------+-------------+-----------+------+----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Sep 08 23:13:52 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off P_O -c P_O --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "A_7_S:A7S1|dout_1[7]" is a latch
    Warning: Node "A_7_S:A7S1|dout_1[6]" is a latch
    Warning: Node "A_7_S:A7S1|dout_1[5]" is a latch
    Warning: Node "A_7_S:A7S1|dout_1[4]" is a latch
    Warning: Node "A_7_S:A7S1|dout_1[3]" is a latch
    Warning: Node "A_7_S:A7S1|dout_1[2]" is a latch
    Warning: Node "A_7_S:A7S1|dout_1[1]" is a latch
    Warning: Node "A_7_S:A7S1|dout_2[7]" is a latch
    Warning: Node "A_7_S:A7S1|dout_2[6]" is a latch
    Warning: Node "A_7_S:A7S1|dout_2[5]" is a latch
    Warning: Node "A_7_S:A7S1|dout_2[4]" is a latch
    Warning: Node "A_7_S:A7S1|dout_2[3]" is a latch
    Warning: Node "A_7_S:A7S1|dout_2[2]" is a latch
    Warning: Node "A_7_S:A7S1|dout_2[1]" is a latch
    Warning: Node "A_7_S:A7S1|dout_3[7]" is a latch
    Warning: Node "A_7_S:A7S1|dout_3[6]" is a latch
    Warning: Node "A_7_S:A7S1|dout_3[5]" is a latch
    Warning: Node "A_7_S:A7S1|dout_3[4]" is a latch
    Warning: Node "A_7_S:A7S1|dout_3[3]" is a latch
    Warning: Node "A_7_S:A7S1|dout_3[2]" is a latch
    Warning: Node "A_7_S:A7S1|dout_3[1]" is a latch
    Warning: Node "A_7_S:A7S1|dout_4[7]" is a latch
    Warning: Node "A_7_S:A7S1|dout_4[6]" is a latch
    Warning: Node "A_7_S:A7S1|dout_4[5]" is a latch
    Warning: Node "A_7_S:A7S1|dout_4[4]" is a latch
    Warning: Node "A_7_S:A7S1|dout_4[3]" is a latch
    Warning: Node "A_7_S:A7S1|dout_4[2]" is a latch
    Warning: Node "A_7_S:A7S1|dout_4[1]" is a latch
    Warning: Node "A_7_S:A7S1|dout_5[7]" is a latch
    Warning: Node "A_7_S:A7S1|dout_5[6]" is a latch
    Warning: Node "A_7_S:A7S1|dout_5[5]" is a latch
    Warning: Node "A_7_S:A7S1|dout_5[4]" is a latch
    Warning: Node "A_7_S:A7S1|dout_5[3]" is a latch
    Warning: Node "A_7_S:A7S1|dout_5[2]" is a latch
    Warning: Node "A_7_S:A7S1|dout_5[1]" is a latch
    Warning: Node "A_7_S:A7S1|dout_0[7]" is a latch
    Warning: Node "A_7_S:A7S1|dout_0[6]" is a latch
    Warning: Node "A_7_S:A7S1|dout_0[5]" is a latch
    Warning: Node "A_7_S:A7S1|dout_0[4]" is a latch
    Warning: Node "A_7_S:A7S1|dout_0[3]" is a latch
    Warning: Node "A_7_S:A7S1|dout_0[2]" is a latch
    Warning: Node "A_7_S:A7S1|dout_0[1]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 10 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "A_7_S:A7S1|Equal0~5" as buffer
    Info: Detected gated clock "A_7_S:A7S1|Equal0~4" as buffer
    Info: Detected gated clock "A_7_S:A7S1|Equal0~3" as buffer
    Info: Detected gated clock "A_7_S:A7S1|Equal0~2" as buffer
    Info: Detected gated clock "A_7_S:A7S1|Equal0~1" as buffer
    Info: Detected gated clock "A_7_S:A7S1|Equal0~0" as buffer
    Info: Detected ripple clock "M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1]" as buffer
    Info: Detected ripple clock "M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0]" as buffer
    Info: Detected ripple clock "M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2]" as buffer
    Info: Detected ripple clock "DIV_FRE:df1|D_BAS:div|q" as buffer
Info: Clock "clk" has Internal fmax of 124.44 MHz between source register "COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]" and destination register "A_7_S:A7S1|dout_4[5]" (period= 8.036 ns)
    Info: + Longest register to register delay is 4.408 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X47_Y48_N11; Fanout = 2; REG Node = 'COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]'
        Info: 2: + IC(0.315 ns) + CELL(0.150 ns) = 0.465 ns; Loc. = LCCOMB_X47_Y48_N18; Fanout = 1; COMB Node = 'M_T:mt1|MUX_6_1:mux6_1|y[0]~27'
        Info: 3: + IC(0.245 ns) + CELL(0.150 ns) = 0.860 ns; Loc. = LCCOMB_X47_Y48_N16; Fanout = 1; COMB Node = 'M_T:mt1|MUX_6_1:mux6_1|y[0]~28'
        Info: 4: + IC(0.435 ns) + CELL(0.271 ns) = 1.566 ns; Loc. = LCCOMB_X47_Y47_N18; Fanout = 14; COMB Node = 'M_T:mt1|MUX_6_1:mux6_1|y[0]~29'
        Info: 5: + IC(1.333 ns) + CELL(0.275 ns) = 3.174 ns; Loc. = LCCOMB_X49_Y47_N2; Fanout = 1; COMB Node = 'SEVEN_SEG:seg1|seg_out[5]~276'
        Info: 6: + IC(0.963 ns) + CELL(0.271 ns) = 4.408 ns; Loc. = LCCOMB_X53_Y48_N0; Fanout = 1; REG Node = 'A_7_S:A7S1|dout_4[5]'
        Info: Total cell delay = 1.117 ns ( 25.34 % )
        Info: Total interconnect delay = 3.291 ns ( 74.66 % )
    Info: - Smallest clock skew is 1.458 ns
        Info: + Shortest clock path from clock "clk" to destination register is 8.385 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.655 ns) + CELL(0.787 ns) = 2.401 ns; Loc. = LCFF_X47_Y47_N21; Fanout = 4; REG Node = 'DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(0.306 ns) + CELL(0.787 ns) = 3.494 ns; Loc. = LCFF_X47_Y47_N31; Fanout = 16; REG Node = 'M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1]'
            Info: 4: + IC(0.312 ns) + CELL(0.150 ns) = 3.956 ns; Loc. = LCCOMB_X47_Y47_N8; Fanout = 4; COMB Node = 'A_7_S:A7S1|Equal0~0'
            Info: 5: + IC(2.705 ns) + CELL(0.000 ns) = 6.661 ns; Loc. = CLKCTRL_G5; Fanout = 7; COMB Node = 'A_7_S:A7S1|Equal0~0clkctrl'
            Info: 6: + IC(1.574 ns) + CELL(0.150 ns) = 8.385 ns; Loc. = LCCOMB_X53_Y48_N0; Fanout = 1; REG Node = 'A_7_S:A7S1|dout_4[5]'
            Info: Total cell delay = 2.833 ns ( 33.79 % )
            Info: Total interconnect delay = 5.552 ns ( 66.21 % )
        Info: - Longest clock path from clock "clk" to source register is 6.927 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.655 ns) + CELL(0.787 ns) = 2.401 ns; Loc. = LCFF_X47_Y47_N21; Fanout = 4; REG Node = 'DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(2.710 ns) + CELL(0.000 ns) = 5.111 ns; Loc. = CLKCTRL_G6; Fanout = 70; COMB Node = 'DIV_FRE:df1|D_BAS:div|q~clkctrl'
            Info: 4: + IC(1.279 ns) + CELL(0.537 ns) = 6.927 ns; Loc. = LCFF_X47_Y48_N11; Fanout = 2; REG Node = 'COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]'
            Info: Total cell delay = 2.283 ns ( 32.96 % )
            Info: Total interconnect delay = 4.644 ns ( 67.04 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is 0.818 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 126 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2]" and destination pin or register "A_7_S:A7S1|dout_0[5]" for clock "clk" (Hold time is 3.201 ns)
    Info: + Largest clock skew is 5.538 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.782 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.655 ns) + CELL(0.787 ns) = 2.401 ns; Loc. = LCFF_X47_Y47_N21; Fanout = 4; REG Node = 'DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(0.306 ns) + CELL(0.787 ns) = 3.494 ns; Loc. = LCFF_X47_Y47_N5; Fanout = 15; REG Node = 'M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0]'
            Info: 4: + IC(0.337 ns) + CELL(0.376 ns) = 4.207 ns; Loc. = LCCOMB_X47_Y47_N16; Fanout = 1; COMB Node = 'A_7_S:A7S1|Equal0~5'
            Info: 5: + IC(2.822 ns) + CELL(0.000 ns) = 7.029 ns; Loc. = CLKCTRL_G4; Fanout = 7; COMB Node = 'A_7_S:A7S1|Equal0~5clkctrl'
            Info: 6: + IC(1.603 ns) + CELL(0.150 ns) = 8.782 ns; Loc. = LCCOMB_X48_Y47_N16; Fanout = 1; REG Node = 'A_7_S:A7S1|dout_0[5]'
            Info: Total cell delay = 3.059 ns ( 34.83 % )
            Info: Total interconnect delay = 5.723 ns ( 65.17 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.244 ns
            Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.655 ns) + CELL(0.787 ns) = 2.401 ns; Loc. = LCFF_X47_Y47_N21; Fanout = 4; REG Node = 'DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(0.306 ns) + CELL(0.537 ns) = 3.244 ns; Loc. = LCFF_X47_Y47_N25; Fanout = 15; REG Node = 'M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2]'
            Info: Total cell delay = 2.283 ns ( 70.38 % )
            Info: Total interconnect delay = 0.961 ns ( 29.62 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 2.087 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X47_Y47_N25; Fanout = 15; REG Node = 'M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2]'
        Info: 2: + IC(0.359 ns) + CELL(0.413 ns) = 0.772 ns; Loc. = LCCOMB_X47_Y47_N18; Fanout = 14; COMB Node = 'M_T:mt1|MUX_6_1:mux6_1|y[0]~29'
        Info: 3: + IC(0.458 ns) + CELL(0.150 ns) = 1.380 ns; Loc. = LCCOMB_X48_Y47_N20; Fanout = 5; COMB Node = 'SEVEN_SEG:seg1|seg_out[5]~269'
        Info: 4: + IC(0.270 ns) + CELL(0.437 ns) = 2.087 ns; Loc. = LCCOMB_X48_Y47_N16; Fanout = 1; REG Node = 'A_7_S:A7S1|dout_0[5]'
        Info: Total cell delay = 1.000 ns ( 47.92 % )
        Info: Total interconnect delay = 1.087 ns ( 52.08 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]" (data pin = "i_in", clock pin = "clk") is -0.113 ns
    Info: + Longest pin to register delay is 6.820 ns
        Info: 1: + IC(0.000 ns) + CELL(0.822 ns) = 0.822 ns; Loc. = PIN_H7; Fanout = 1; PIN Node = 'i_in'
        Info: 2: + IC(5.632 ns) + CELL(0.366 ns) = 6.820 ns; Loc. = LCFF_X49_Y49_N15; Fanout = 2; REG Node = 'FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]'
        Info: Total cell delay = 1.188 ns ( 17.42 % )
        Info: Total interconnect delay = 5.632 ns ( 82.58 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 6.897 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.655 ns) + CELL(0.787 ns) = 2.401 ns; Loc. = LCFF_X47_Y47_N21; Fanout = 4; REG Node = 'DIV_FRE:df1|D_BAS:div|q'
        Info: 3: + IC(2.710 ns) + CELL(0.000 ns) = 5.111 ns; Loc. = CLKCTRL_G6; Fanout = 70; COMB Node = 'DIV_FRE:df1|D_BAS:div|q~clkctrl'
        Info: 4: + IC(1.249 ns) + CELL(0.537 ns) = 6.897 ns; Loc. = LCFF_X49_Y49_N15; Fanout = 2; REG Node = 'FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]'
        Info: Total cell delay = 2.283 ns ( 33.10 % )
        Info: Total interconnect delay = 4.614 ns ( 66.90 % )
Info: tco from clock "clk" to destination pin "seg_4[3]" through register "A_7_S:A7S1|dout_4[3]" is 14.834 ns
    Info: + Longest clock path from clock "clk" to source register is 8.625 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.655 ns) + CELL(0.787 ns) = 2.401 ns; Loc. = LCFF_X47_Y47_N21; Fanout = 4; REG Node = 'DIV_FRE:df1|D_BAS:div|q'
        Info: 3: + IC(0.306 ns) + CELL(0.787 ns) = 3.494 ns; Loc. = LCFF_X47_Y47_N5; Fanout = 15; REG Node = 'M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0]'
        Info: 4: + IC(0.332 ns) + CELL(0.378 ns) = 4.204 ns; Loc. = LCCOMB_X47_Y47_N8; Fanout = 4; COMB Node = 'A_7_S:A7S1|Equal0~0'
        Info: 5: + IC(2.705 ns) + CELL(0.000 ns) = 6.909 ns; Loc. = CLKCTRL_G5; Fanout = 7; COMB Node = 'A_7_S:A7S1|Equal0~0clkctrl'
        Info: 6: + IC(1.566 ns) + CELL(0.150 ns) = 8.625 ns; Loc. = LCCOMB_X49_Y48_N0; Fanout = 1; REG Node = 'A_7_S:A7S1|dout_4[3]'
        Info: Total cell delay = 3.061 ns ( 35.49 % )
        Info: Total interconnect delay = 5.564 ns ( 64.51 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 6.209 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X49_Y48_N0; Fanout = 1; REG Node = 'A_7_S:A7S1|dout_4[3]'
        Info: 2: + IC(3.430 ns) + CELL(2.779 ns) = 6.209 ns; Loc. = PIN_G6; Fanout = 0; PIN Node = 'seg_4[3]'
        Info: Total cell delay = 2.779 ns ( 44.76 % )
        Info: Total interconnect delay = 3.430 ns ( 55.24 % )
Info: th for register "COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11]" (data pin = "S_in", clock pin = "clk") is 4.940 ns
    Info: + Longest clock path from clock "clk" to destination register is 6.929 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.655 ns) + CELL(0.787 ns) = 2.401 ns; Loc. = LCFF_X47_Y47_N21; Fanout = 4; REG Node = 'DIV_FRE:df1|D_BAS:div|q'
        Info: 3: + IC(2.710 ns) + CELL(0.000 ns) = 5.111 ns; Loc. = CLKCTRL_G6; Fanout = 70; COMB Node = 'DIV_FRE:df1|D_BAS:div|q~clkctrl'
        Info: 4: + IC(1.281 ns) + CELL(0.537 ns) = 6.929 ns; Loc. = LCFF_X47_Y49_N25; Fanout = 2; REG Node = 'COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11]'
        Info: Total cell delay = 2.283 ns ( 32.95 % )
        Info: Total interconnect delay = 4.646 ns ( 67.05 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.255 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_G15; Fanout = 21; PIN Node = 'S_in'
        Info: 2: + IC(0.636 ns) + CELL(0.660 ns) = 2.255 ns; Loc. = LCFF_X47_Y49_N25; Fanout = 2; REG Node = 'COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11]'
        Info: Total cell delay = 1.619 ns ( 71.80 % )
        Info: Total interconnect delay = 0.636 ns ( 28.20 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 46 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Tue Sep 08 23:13:53 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


