+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; plasma_de1_soc|rst_controller_001|alt_rst_req_sync_uq1                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|rst_controller_001|alt_rst_sync_uq1                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|rst_controller_001                                                                                                                 ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|rst_controller|alt_rst_req_sync_uq1                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|rst_controller|alt_rst_sync_uq1                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|rst_controller                                                                                                                     ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|avalon_st_adapter                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_cmd_width_adapter|check_and_align_address_to_size                                    ; 49    ; 10             ; 2            ; 10             ; 38     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_cmd_width_adapter                                                                    ; 248   ; 3              ; 4            ; 3              ; 135    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_rsp_width_adapter|uncompressor                                                       ; 62    ; 4              ; 0            ; 4              ; 47     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_rsp_width_adapter                                                                    ; 140   ; 3              ; 0            ; 3              ; 243    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|rsp_mux_001                                                                                                      ; 245   ; 0              ; 2            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|rsp_mux                                                                                                          ; 245   ; 0              ; 2            ; 0              ; 243    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|rsp_demux                                                                                                        ; 246   ; 4              ; 2            ; 4              ; 485    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|cmd_mux|arb|adder                                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|cmd_mux|arb                                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|cmd_mux                                                                                                          ; 487   ; 0              ; 0            ; 0              ; 244    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|cmd_demux_001                                                                                                    ; 245   ; 1              ; 2            ; 1              ; 243    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|cmd_demux                                                                                                        ; 245   ; 1              ; 2            ; 1              ; 243    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 42    ; 5              ; 0            ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 137   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_burst_adapter                                                                        ; 137   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|router_002|the_default_decode                                                                                    ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|router_002                                                                                                       ; 135   ; 0              ; 2            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|router_001|the_default_decode                                                                                    ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|router_001                                                                                                       ; 243   ; 3              ; 3            ; 3              ; 243    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|router|the_default_decode                                                                                        ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|router                                                                                                           ; 243   ; 3              ; 3            ; 3              ; 243    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_agent_rdata_fifo                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_agent_rsp_fifo                                                                       ; 175   ; 39             ; 0            ; 39             ; 134    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_agent|uncompressor                                                                   ; 62    ; 1              ; 0            ; 1              ; 60     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_agent                                                                                ; 345   ; 37             ; 39           ; 37             ; 380    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|hps_0_h2f_axi_master_agent|align_address_to_size                                                                 ; 53    ; 4              ; 1            ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|hps_0_h2f_axi_master_agent                                                                                       ; 789   ; 197            ; 337          ; 197            ; 644    ; 197             ; 197           ; 197             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1|plasma_soc_0_avalon_slave_0_translator                                                                           ; 117   ; 3              ; 2            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_1                                                                                                                  ; 320   ; 0              ; 0            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|avalon_st_adapter                                                                                                ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_cmd_width_adapter                                                                          ; 112   ; 3              ; 0            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_rsp_width_adapter|uncompressor                                                             ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_rsp_width_adapter                                                                          ; 94    ; 3              ; 0            ; 3              ; 107    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|rsp_mux                                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|rsp_demux                                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|cmd_mux                                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|cmd_demux                                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                  ; 91    ; 3              ; 5            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_burst_adapter                                                                              ; 91    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|router_001|the_default_decode                                                                                    ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|router_001                                                                                                       ; 90    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|router|the_default_decode                                                                                        ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|router                                                                                                           ; 108   ; 2              ; 3            ; 2              ; 107    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_agent_rdata_fifo                                                                           ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_agent_rsp_fifo                                                                             ; 130   ; 39             ; 0            ; 39             ; 89     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_agent|uncompressor                                                                         ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_agent                                                                                      ; 222   ; 22             ; 22           ; 22             ; 253    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|plasma_soc_0_avalon_master_0_agent                                                                               ; 184   ; 31             ; 73           ; 31             ; 142    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|sdram_controller_0_s1_translator                                                                                 ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0|plasma_soc_0_avalon_master_0_translator                                                                          ; 116   ; 11             ; 0            ; 11             ; 110    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|mm_interconnect_0                                                                                                                  ; 90    ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|sys_sdram_pll_0|reset_from_locked                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|sys_sdram_pll_0|sys_pll                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|sys_sdram_pll_0                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|sdram_controller_0|the_plasma_de1_soc_sdram_controller_0_input_efifo_module                                                        ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|sdram_controller_0                                                                                                                 ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_spic|spi|spi_bit_cnt                                                                                          ; 8     ; 9              ; 0            ; 9              ; 5      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_spic|spi|spi_clk_cnt                                                                                          ; 36    ; 65             ; 0            ; 65             ; 33     ; 65              ; 65            ; 65              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_spic|spi                                                                                                      ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_spic                                                                                                          ; 74    ; 2              ; 33           ; 2              ; 40     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:3:u_gpio|gpio                                                                                         ; 99    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:3:u_gpio                                                                                              ; 105   ; 2              ; 33           ; 2              ; 69     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:2:u_gpio|gpio                                                                                         ; 99    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:2:u_gpio                                                                                              ; 105   ; 2              ; 33           ; 2              ; 69     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:1:u_gpio|gpio                                                                                         ; 99    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:1:u_gpio                                                                                              ; 105   ; 2              ; 33           ; 2              ; 69     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:0:u_gpio|gpio                                                                                         ; 99    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_gpio:0:u_gpio                                                                                              ; 105   ; 2              ; 33           ; 2              ; 69     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:3:u_counter|counter                                                                                ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:3:u_counter                                                                                        ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:2:u_counter|counter                                                                                ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:2:u_counter                                                                                        ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:1:u_counter|counter                                                                                ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:1:u_counter                                                                                        ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:0:u_counter|counter                                                                                ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_counter:0:u_counter                                                                                        ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:3:u_timer|timer|counter                                                                              ; 68    ; 33             ; 0            ; 33             ; 65     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:3:u_timer|timer                                                                                      ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:3:u_timer                                                                                            ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:2:u_timer|timer|counter                                                                              ; 68    ; 33             ; 0            ; 33             ; 65     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:2:u_timer|timer                                                                                      ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:2:u_timer                                                                                            ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:1:u_timer|timer|counter                                                                              ; 68    ; 33             ; 0            ; 33             ; 65     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:1:u_timer|timer                                                                                      ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:1:u_timer                                                                                            ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:0:u_timer|timer|counter                                                                              ; 68    ; 33             ; 0            ; 33             ; 65     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:0:u_timer|timer                                                                                      ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|\gen_timer:0:u_timer                                                                                            ; 73    ; 2              ; 33           ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_uart|uart                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_uart                                                                                                          ; 74    ; 2              ; 33           ; 2              ; 38     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component3|ag|altsyncram1                                                      ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component3|ag                                                                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component2|ag|altsyncram1                                                      ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component2|ag                                                                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component1|ag|altsyncram1                                                      ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component1|ag                                                                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component0|ag|altsyncram1                                                      ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram|\altera_ram:lpm_ram_io_component0|ag                                                                  ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram|ram                                                                                                       ; 68    ; 0              ; 19           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_ram                                                                                                           ; 73    ; 3              ; 4            ; 3              ; 36     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:31:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:30:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:29:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:28:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:27:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:26:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:25:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:24:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:23:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:22:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:21:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:20:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:19:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:18:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:17:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:16:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:15:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:14:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:13:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:12:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:11:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:10:channel                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:9:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:8:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:7:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:6:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:5:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:4:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:3:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:2:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:1:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc|\ir_channels:0:channel                                                                                ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc|irc                                                                                                       ; 162   ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_irc                                                                                                           ; 105   ; 21             ; 29           ; 21             ; 37     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_avalon_master2wb_slave                                                                                        ; 108   ; 2              ; 3            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_avalon_slave2wb_master                                                                                        ; 108   ; 1              ; 1            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u8_mult                                                                                            ; 70    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u7_shifter                                                                                         ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u6_alu                                                                                             ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u5_bus_mux                                                                                         ; 214   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u4_reg_bank                                                                                        ; 53    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u3_control                                                                                         ; 33    ; 1              ; 0            ; 1              ; 60     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u2_mem_ctrl                                                                                        ; 134   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu|u1_pc_next                                                                                         ; 62    ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu|u1_cpu                                                                                                    ; 36    ; 2              ; 0            ; 2              ; 68     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|u_cpu                                                                                                           ; 39    ; 1              ; 1            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|system_bus                                                                                                      ; 758   ; 6              ; 0            ; 6              ; 139    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc|arbiter                                                                                                         ; 5     ; 4              ; 0            ; 4              ; 2      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0|u_soc                                                                                                                 ; 237   ; 249            ; 0            ; 249            ; 237    ; 249             ; 249           ; 249             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|plasma_soc_0                                                                                                                       ; 121   ; 0              ; 13           ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                             ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                             ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                              ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                    ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                    ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                    ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                    ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                    ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                    ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                    ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                    ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                  ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                 ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                     ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                    ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                 ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                   ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                    ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                              ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                             ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                           ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                      ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                              ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                             ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border|hps_sdram_inst                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io|border                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|hps_io                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0|fpga_interfaces                                                                                                              ; 448   ; 0              ; 0            ; 0              ; 437    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc|hps_0                                                                                                                              ; 449   ; 154            ; 0            ; 154            ; 468    ; 154             ; 154           ; 154             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; plasma_de1_soc                                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 56    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
