clk 1 std_logic bool
arst_n 1 std_logic sc_logic
a_chan_rsc_dat 400 std_logic_vector sc_lv
a_chan_rsc_vld 1 std_logic sc_logic
a_chan_rsc_rdy 1 std_logic sc_logic
b_chan_rsc_dat 400 std_logic_vector sc_lv
b_chan_rsc_vld 1 std_logic sc_logic
b_chan_rsc_rdy 1 std_logic sc_logic
c_chan_rsc_dat 400 std_logic_vector sc_lv
c_chan_rsc_vld 1 std_logic sc_logic
c_chan_rsc_rdy 1 std_logic sc_logic
