\documentclass[mathserif,hyperref]{beamer}

\usepackage[spanish]{babel}
\usepackage[utf8]{inputenc}
\usepackage{amsmath}
\usepackage{array}
\usepackage{adjustbox}
\usepackage{lmodern}

\usetheme{Luebeck}
\usecolortheme[rgb={0.67,0.05,0}]{structure}
\usecolortheme{beaver}

% elimina las siguientes advertencias:
% LaTeX Font Warning: Font shape `OT1/cmss/m/n' in size <4> not available
% (Font)              size <5> substituted on input line 22.
% LaTeX Font Warning: Size substitutions with differences
% (Font)              up to 1.0pt have occurred.

\title{Prueba de oposici√≥n}
\author{Lucas Gabriel Vuotto}
\date{\today}


% Adicional intercala package{beamerthemeshadow}
%\usepackage{beamerthemeshadow}
%  causa que elementos que aparece en el futuro
%  escribe ligero
%\beamersetuncovermixins{\opaqueness<1>{25}}{\opaqueness<2->{15}}
% funciona por tablas tamb\'\i en cuando aplica teTeX$B!D(B
\begin{document}


\begin{frame}
\titlepage %portada
\end{frame}


\begin{frame}
\frametitle{√çndice}
\tableofcontents
\end{frame}


\section{Entorno}

\subsection{Contexto}
\begin{frame}
\frametitle{Contexto}
Para este ejercicio, se asume que los alumnos tienen conocimientos sobre los
siguiente temas:
\begin{itemize}
  \item compuertas l√≥gicas b√°sicas
  \item operaciones con n√∫meros binarios.
  \item dise√±o de circuitos combinatorios.
\end{itemize}

\vspace{0.5cm}
Se recomienda dar este ejercicio \textbf{a modo integratorio}, antes de
comenzar con circuitos secuenciales.
\end{frame}


\subsection{Objetivos}
\begin{frame}
\frametitle{Objetivos}
\begin{itemize}
  \item Repasar circuitos combinatorios, en particular, aritm√©ticos.
  \item Mostrar c√≥mo se realizan los circuitos en la vida real.
\end{itemize}
\end{frame}


\subsection{Justificaci√≥n de la elecci√≥n}
\begin{frame}
\frametitle{Justificaci√≥n de la elecci√≥n}
Se eligi√≥ este ejercicio por ser interesante en el sentido de que ayuda a
darle a los alumnos un vistazo de c√≥mo se hacen las cosas en el mundo real.

\vspace{0.5cm}
Tambi√©n se lo eligi√≥ porque al menos se suele dar en clase el circuito del
\textit{full adder}, mas no su implementaci√≥n con NANDs.
\end{frame}


\section{Ejercicio}

\begin{frame}
\frametitle{Enunciado}
\textbf{Ejercicio 11}
{\tiny Organizaci√≥n del Computador I - pr√°ctica 2 (l√≥gica digital) - segundo
cuatrimestre del 2014.}
\begin{enumerate}
  \item Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo compuertas NAND.
  \item Suponiendo que todas las compuertas elementales tienen el mismo
  retardo \textit{(delay)} $t$, calcule el retardo total del circuito para
  producir todas sus se√±ales de salida.
\end{enumerate}
\end{frame}


\begin{frame}
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
Tabla de verdad de un \textit{full adder}
\begin{columns}
  \column{.5\textwidth}
    \pause
    \begin{center}\begin{tabular}{| c | c || c | c |}
      \hline
      $e_0$ & $e_1$ & $s$ & $c$ \\ \hline
        0   &   0   &  0  &  0  \\
        0   &   1   &  1  &  0  \\
        1   &   0   &  1  &  0  \\
        1   &   1   &  0  &  1  \\
      \hline
    \end{tabular}\end{center}
  \column{.5\textwidth}
    \pause
    \begin{center}\begin{tabular}{| c | c | c || c | c |}
      \hline
      $e_0$ & $e_1$ & $c_e$ & $s$ & $c_s$ \\ \hline
        0   &   0   &   0   &  0  &   0   \\
        0   &   1   &   0   &  1  &   0   \\
        1   &   0   &   0   &  1  &   0   \\
        1   &   1   &   0   &  0  &   1   \\
        0   &   0   &   1   &  1  &   0   \\
        0   &   1   &   1   &  0  &   1   \\
        1   &   0   &   1   &  0  &   1   \\
        1   &   1   &   1   &  1  &   1   \\
      \hline
    \end{tabular}\end{center}
\end{columns}
\end{frame}


\begin{frame}
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
Para los que no recuerdan, esto es la tabla de verdad de un NAND:
\begin{center}\begin{tabular}{| c | c || c |}
  \hline
  $e_0$ & $e_1$ & $e_0$ \texttt{NAND} $e_1$ \\ \hline
    0   &   0   &             1             \\
    0   &   1   &             1             \\
    1   &   0   &             1             \\
    1   &   1   &             0             \\
  \hline
\end{tabular}\end{center}
\end{frame}


\begin{frame}
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Half adder}
\begin{figure}[htp]
  \includegraphics[scale=0.9]{halfadder.pdf}
\end{figure}
\end{frame}


\begin{frame}
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Full adder}
\begin{figure}[htp]
  \includegraphics[scale=0.9]{fulladder.pdf}
\end{figure}
\end{frame}


\begin{frame}[t]
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Full adder}
\begin{columns}[T]
  \column{.3\textwidth}
  \begin{figure}[htp]
    \includegraphics[scale=0.6]{fulladder.pdf}
  \end{figure}
  \column{.7\textwidth}
  \begin{center}\begin{tabular}{| c | c || c |}
    \hline
    $e_0$ & $e_1$ & $e_0$ \texttt{AND} $e_1$ \\ \hline
      0   &   0   &             0            \\
      0   &   1   &             0            \\
      1   &   0   &             0            \\
      1   &   1   &             1            \\
    \hline
  \end{tabular}\end{center}
  \pause
  \begin{center}\begin{tabular}{| c | c || c |}
    \hline
    $e_0$ & $e_1$ & $e_0$ \texttt{NAND} $e_1$ \\ \hline
      0   &   0   &              1            \\
      0   &   1   &              1            \\
      1   &   0   &              1            \\
      1   &   1   &              0            \\
    \hline
  \end{tabular}\end{center}
\end{columns}
\end{frame}


\begin{frame}[t]
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Full adder}
\begin{columns}[T]
  \column{.3\textwidth}
  \begin{figure}[htp]
    \includegraphics[scale=0.6]{fulladder.pdf}
  \end{figure}
  \column{.7\textwidth}
  \begin{center}\begin{tabular}{| c | c || c |}
    \hline
    $e$ & $1$ & NOT $e$ \\ \hline
     0  &  1  &    1    \\
     1  &  1  &    0    \\
    \hline
  \end{tabular}\end{center}
\end{columns}
\end{frame}


\begin{frame}[t]
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Full adder}
\begin{columns}[T]
  \column{.3\textwidth}
  \begin{figure}[htp]
    \includegraphics[scale=0.6]{fulladder.pdf}
  \end{figure}

  \column{.7\textwidth}
  \begin{center}
  \begin{tabular}{| c | c || c |}
    \hline
    $e_0$ & $e_1$ & $e_0$ NAND $e_1$ $(p)$ \\ \hline
      0   &   0   &            1           \\
      0   &   1   &            1           \\
      1   &   0   &            1           \\
      1   &   1   &            0           \\
    \hline
  \end{tabular}
  \pause
  \begin{tabular}{| c | c || c |}
    \hline
    $p$ & 1 & $p$ NAND 1 \\ \hline
     1  & 1 &      0     \\
     1  & 1 &      0     \\
     1  & 1 &      0     \\
     0  & 1 &      1     \\
    \hline
  \end{tabular}
  \end{center}
\end{columns}
% \\ ¬°Grafiquito full adder en la derecha! updateamos la tablita del AND con
% la nueva info.
\end{frame}


\begin{frame}[t]
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Full adder}
\begin{columns}[T]
  \column{.3\textwidth}
  \begin{figure}[htp]
    \includegraphics[scale=0.6]{fulladder.pdf}
  \end{figure}

  \column{.7\textwidth}
  \begin{center}\begin{tabular}{| c | c || c |}
    \hline
    $e_0$ & $e_1$ & $e_0$ OR $e_1$ \\ \hline
      0   &   0   &        0       \\
      0   &   1   &        1       \\
      1   &   0   &        1       \\
      1   &   1   &        1       \\
    \hline
  \end{tabular}\end{center}
  \pause
  \begin{center}\begin{tabular}{| c | c || c |}
    \hline
    $e_0$ & $e_1$ & $e_0$ NAND $e_1$ \\ \hline
      1   &   1   &         0        \\
      1   &   0   &         1        \\
      0   &   1   &         1        \\
      0   &   0   &         1        \\
    \hline
  \end{tabular}\end{center}
\end{columns}
% \\ ¬°Grafiquito full adder en la derecha! ahora hacemos un OR con NANDs,
% pensandolo un poquito \textcolor{red}{$\Rightarrow$ \textbf{ARMAR LA IDEA}}.
\end{frame}


\begin{frame}[t]
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Full adder}
\begin{columns}[T]
  \column{.3\textwidth}
  \begin{figure}[htp]
    \includegraphics[scale=0.6]{fulladder.pdf}
  \end{figure}

  \column{.7\textwidth}
  Recordemos, $e_0$ XOR $e_1$ = ($e_0$ OR $e_1$) AND ($\lnot e_0$ OR $\lnot
  e_1$)
\end{columns}
% \\ ¬°Grafiquito full adder en la derecha! cerramos haciendo un XOR con NANDs,
% tambi√©n con alguna idea de c√≥mo inferirlo.
\end{frame}


\begin{frame}[t]
\frametitle{\small Dise√±ar un \textit{full adder} de 1 bit usando s√≥lo
compuertas NAND}
\textit{Full adder}
\begin{columns}[T]
  \column{.5\textwidth}
  \begin{figure}[htp]
    \includegraphics[scale=0.9]{fulladder.pdf}
  \end{figure}

  \column{.5\textwidth}
  \begin{figure}[htp]
    \includegraphics<1>[scale=0.9]{halfadder.pdf}
    \includegraphics<2>[scale=0.9]{fulladder.pdf}
  \end{figure}
\end{columns}
% \\ ¬°Grafiquito full adder en la derecha! ahora vamos reemplazando en el
% grafico del full adder las compuertas AND, OR y XOR por sus equivalentes en
% NANDs.
\end{frame}


\begin{frame}[t]
\frametitle{\small Sabiendo que las compuertas elementales tienen un delay
de $t$, calcular el retardo total del circuito}
\begin{columns}
  \column{.5\textwidth}
  \begin{figure}[htp]
    \includegraphics<1-2>[scale=0.9]{fulladder.pdf}
    \includegraphics<3>[scale=0.6]{halfadder.pdf}
    \includegraphics<4->[scale=0.9]{fulladder.pdf}
  \end{figure}
  \pause
  \only<2>{$t + 2 (\text{half adder})$}
  \only<3>{$t + 2 (t + t)$}
  \only<4->{$t + 2 (2t) = 5t$}
  \column{.5\textwidth}
  
\end{columns}
\end{frame}


\begin{frame}
\begin{center}\Large ¬øPreguntas?\end{center}
\end{frame}


\end{document}
