Fitter report for 8bitComputer
Mon Feb 25 21:35:40 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 25 21:35:40 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; 8bitComputer                                    ;
; Top-level Entity Name              ; 8bitComputer                                    ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 634 / 22,320 ( 3 % )                            ;
;     Total combinational functions  ; 634 / 22,320 ( 3 % )                            ;
;     Dedicated logic registers      ; 0 / 22,320 ( 0 % )                              ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 25 / 154 ( 16 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; Clk_Out  ; Missing drive strength and slew rate ;
; BusOUT1  ; Missing drive strength and slew rate ;
; BusOUT3  ; Missing drive strength and slew rate ;
; BusOUT4  ; Missing drive strength and slew rate ;
; BusOUT5  ; Missing drive strength and slew rate ;
; BusOUT6  ; Missing drive strength and slew rate ;
; BusOUT7  ; Missing drive strength and slew rate ;
; BusOUT8  ; Missing drive strength and slew rate ;
; BusOUT2  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; Q1         ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; Q2         ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; Q3         ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; Q4         ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; Q5         ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; Q6         ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; Q7         ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; Q8         ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; dff        ; PIN_M10       ; QSF Assignment ;
; Location ;                ;              ; pin_name2  ; PIN_K16       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 707 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 707 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 695     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DTPC/Documents/Quartus/8 bit computer/output_files/8bitComputer.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 634 / 22,320 ( 3 % ) ;
;     -- Combinational with no register       ; 634                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 0                    ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 196                  ;
;     -- 3 input functions                    ; 426                  ;
;     -- <=2 input functions                  ; 12                   ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 634                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 0 / 23,018 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 22,320 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 44 / 1,395 ( 3 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 25 / 154 ( 16 % )    ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 66 ( 0 % )       ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ;
; PLLs                                        ; 1 / 4 ( 25 % )       ;
; Global clocks                               ; 3 / 20 ( 15 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%         ;
; Maximum fan-out                             ; 241                  ;
; Highest non-global fan-out                  ; 99                   ;
; Total fan-out                               ; 2146                 ;
; Average fan-out                             ; 3.04                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 634 / 22320 ( 3 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 634                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 196                 ; 0                              ;
;     -- 3 input functions                    ; 426                 ; 0                              ;
;     -- <=2 input functions                  ; 12                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 634                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 0                   ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 22320 ( 0 % )   ; 0 / 22320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 44 / 1395 ( 3 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 25                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 12                  ; 1                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 9                   ; 4                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2139                ; 12                             ;
;     -- Registered Connections               ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 16                  ; 5                              ;
;     -- hard_block:auto_generated_inst       ; 5                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 16                  ; 1                              ;
;     -- Output Ports                         ; 1                   ; 1                              ;
;     -- Bidir Ports                          ; 8                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; A0          ; L13   ; 5        ; 53           ; 10           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; A1          ; N14   ; 5        ; 53           ; 6            ; 21           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; A2          ; P14   ; 4        ; 49           ; 0            ; 7            ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; A3          ; N16   ; 5        ; 53           ; 9            ; 21           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLK         ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLOCK_50    ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLR         ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; OutEnable   ; E11   ; 7        ; 45           ; 34           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RAM_RE      ; J14   ; 5        ; 53           ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RAM_WE      ; K15   ; 5        ; 53           ; 13           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RERegisterA ; E7    ; 8        ; 16           ; 34           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RERegisterB ; E8    ; 8        ; 20           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Sub         ; C11   ; 7        ; 38           ; 34           ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; WERegisterA ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; WERegisterB ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; pin_name1   ; D12   ; 7        ; 51           ; 34           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Clk_Out ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source         ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------+---------------------+
; BusOUT1 ; A2    ; 8        ; 7            ; 34           ; 7            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~13 (inverted) ; -                   ;
; BusOUT2 ; B3    ; 8        ; 3            ; 34           ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~13 (inverted) ; -                   ;
; BusOUT3 ; A4    ; 8        ; 9            ; 34           ; 21           ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~13 (inverted) ; -                   ;
; BusOUT4 ; A5    ; 8        ; 14           ; 34           ; 21           ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~13 (inverted) ; -                   ;
; BusOUT5 ; B6    ; 8        ; 16           ; 34           ; 7            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~14 (inverted) ; -                   ;
; BusOUT6 ; B7    ; 8        ; 18           ; 34           ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~14 (inverted) ; -                   ;
; BusOUT7 ; A7    ; 8        ; 20           ; 34           ; 21           ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~14 (inverted) ; -                   ;
; BusOUT8 ; C8    ; 8        ; 23           ; 34           ; 14           ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; PC:inst1|inst4~14 (inverted) ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; WERegisterA             ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; WERegisterB             ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; BusOUT8                 ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; RERegisterB             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; BusOUT7                 ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; BusOUT6                 ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; BusOUT5                 ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; RERegisterA             ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; BusOUT4                 ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; BusOUT3                 ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO        ; BusOUT2                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 20 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 5 / 18 ( 28 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % )  ; 2.5V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; BusOUT1                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 236        ; 8        ; BusOUT3                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; BusOUT4                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 220        ; 8        ; BusOUT7                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; CLK                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 188        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 191        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; BusOUT2                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 233        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 226        ; 8        ; BusOUT5                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; BusOUT6                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; CLR                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; BusOUT8                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; WERegisterB                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; Sub                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 174        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 173        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 234        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 178        ; 7        ; pin_name1                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 170        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 169        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 227        ; 8        ; RERegisterA                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; RERegisterB                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 183        ; 7        ; OutEnable                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 197        ; 7        ; WERegisterA                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; Clk_Out                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 159        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 144        ; 5        ; RAM_RE                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RAM_WE                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; A0                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 137        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 117        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; A1                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 132        ; 5        ; A3                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; A2                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 128        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 76         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 107        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 74         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 77         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 108        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 116        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; inst13|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock0                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 50.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                          ;
; Nominal VCO frequency         ; 599.9 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 208 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 25.0 MHz                                                          ;
; Freq max lock                 ; 54.18 MHz                                                         ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 12                                                                ;
; N value                       ; 1                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 27                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_4                                                             ;
; Inclk0 signal                 ; CLOCK_50                                                          ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div   ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+
; pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 10000 ; 0.01 MHz         ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; inst13|altpll_component|auto_generated|pll1|clk[0] ;
; pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 240           ; 120/120 Even ; --            ; 1       ; 0       ;                                                    ;
+------------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                          ; Library Name ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
; |8bitComputer                           ; 634 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 25   ; 0            ; 634 (0)      ; 0 (0)             ; 0 (0)            ; |8bitComputer                                                                ; work         ;
;    |ALU:ALU|                            ; 96 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (81)      ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU                                                        ; work         ;
;       |Adder:inst1|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst1                                            ; work         ;
;       |Adder:inst2|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst2                                            ; work         ;
;       |Adder:inst3|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst3                                            ; work         ;
;       |Adder:inst4|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst4                                            ; work         ;
;       |Adder:inst5|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst5                                            ; work         ;
;       |Adder:inst6|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst6                                            ; work         ;
;       |Adder:inst7|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst7                                            ; work         ;
;       |Adder:inst|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|ALU:ALU|Adder:inst                                             ; work         ;
;    |PC:inst11|                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst11                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst1                      ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst2                      ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst3                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst11|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst16|                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst16                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst1                      ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst2                      ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst3                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst16|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst17|                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst17                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst1                      ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst2                      ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst3                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst17|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst18|                          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst18                                                      ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst18|JK_flip_flop_master_slave:inst                       ; work         ;
;    |PC:inst1|                           ; 26 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (15)      ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst1                                                       ; work         ;
;       |JK_flip_flop_master_slave:inst1| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst1                       ; work         ;
;       |JK_flip_flop_master_slave:inst2| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst2                       ; work         ;
;       |JK_flip_flop_master_slave:inst3| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst3                       ; work         ;
;       |JK_flip_flop_master_slave:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|PC:inst1|JK_flip_flop_master_slave:inst                        ; work         ;
;    |RAM:inst|                           ; 420 (36)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 420 (36)     ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst                                                       ; work         ;
;       |RAMCells:inst|                   ; 384 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 384 (0)      ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst                                         ; work         ;
;          |Register:inst10|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst11|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst12|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst13|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst14|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst15|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst16|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst17|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst18|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst19|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19                         ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst10 ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst11 ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst2  ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst3  ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst4  ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst5  ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst6  ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst7  ; work         ;
;          |Register:inst1|               ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst2|               ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst3|               ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst6|               ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst9|               ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9                          ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst10  ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11  ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst2   ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst3   ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst4   ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst5   ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst6   ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst7   ; work         ;
;          |Register:inst|                ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst                           ; work         ;
;             |DFF_Master_Slave:inst10|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst10   ; work         ;
;             |DFF_Master_Slave:inst11|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11   ; work         ;
;             |DFF_Master_Slave:inst2|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst2    ; work         ;
;             |DFF_Master_Slave:inst3|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst3    ; work         ;
;             |DFF_Master_Slave:inst4|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst4    ; work         ;
;             |DFF_Master_Slave:inst5|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst5    ; work         ;
;             |DFF_Master_Slave:inst6|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst6    ; work         ;
;             |DFF_Master_Slave:inst7|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst7    ; work         ;
;    |Register:ALURegisterB|              ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB                                          ; work         ;
;       |DFF_Master_Slave:inst10|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst10                  ; work         ;
;       |DFF_Master_Slave:inst11|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst11                  ; work         ;
;       |DFF_Master_Slave:inst2|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst2                   ; work         ;
;       |DFF_Master_Slave:inst3|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst3                   ; work         ;
;       |DFF_Master_Slave:inst4|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst4                   ; work         ;
;       |DFF_Master_Slave:inst5|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst5                   ; work         ;
;       |DFF_Master_Slave:inst6|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst6                   ; work         ;
;       |DFF_Master_Slave:inst7|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:ALURegisterB|DFF_Master_Slave:inst7                   ; work         ;
;    |Register:RegisterA|                 ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA                                             ; work         ;
;       |DFF_Master_Slave:inst10|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst10                     ; work         ;
;       |DFF_Master_Slave:inst11|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst11                     ; work         ;
;       |DFF_Master_Slave:inst2|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst2                      ; work         ;
;       |DFF_Master_Slave:inst3|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst3                      ; work         ;
;       |DFF_Master_Slave:inst4|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst4                      ; work         ;
;       |DFF_Master_Slave:inst5|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst5                      ; work         ;
;       |DFF_Master_Slave:inst6|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst6                      ; work         ;
;       |DFF_Master_Slave:inst7|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|Register:RegisterA|DFF_Master_Slave:inst7                      ; work         ;
;    |pll:inst13|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|pll:inst13                                                     ; work         ;
;       |altpll:altpll_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|pll:inst13|altpll:altpll_component                             ; work         ;
;          |pll_altpll:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitComputer|pll:inst13|altpll:altpll_component|pll_altpll:auto_generated   ; work         ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Clk_Out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLR         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; WERegisterA ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; WERegisterB ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLK         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BusOUT1     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BusOUT3     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BusOUT4     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BusOUT5     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BusOUT6     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BusOUT7     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BusOUT8     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BusOUT2     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; A1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RAM_WE      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A0          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A2          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A3          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; OutEnable   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; pin_name1   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Sub         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RAM_RE      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RERegisterB ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RERegisterA ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; CLR                                                                           ;                   ;         ;
; WERegisterA                                                                   ;                   ;         ;
; WERegisterB                                                                   ;                   ;         ;
; CLK                                                                           ;                   ;         ;
; BusOUT1                                                                       ;                   ;         ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst11|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst11|inst5~1  ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst11|inst5~1                  ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst11|inst5~1                     ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst11|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst11|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst11|inst5~1 ; 0                 ; 6       ;
; BusOUT3                                                                       ;                   ;         ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst7|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst7|inst5~1    ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst7|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst7|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst7|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst7|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst7|inst5~1  ; 1                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst7|inst5~1                   ; 1                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst7|inst5~1                      ; 1                 ; 6       ;
; BusOUT4                                                                       ;                   ;         ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst6|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst6|inst5~1    ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst6|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst6|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst6|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst6|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst6|inst5~1  ; 1                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst6|inst5~1                   ; 1                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst6|inst5~1                      ; 1                 ; 6       ;
; BusOUT5                                                                       ;                   ;         ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst5|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst5|inst5~1    ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst5|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst5|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst5|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst5|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst5|inst5~1  ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst5|inst5~1                   ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst5|inst5~1                      ; 0                 ; 6       ;
; BusOUT6                                                                       ;                   ;         ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst2|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst2|inst5~1    ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst2|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst2|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst2|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst2|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst2|inst5~1  ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst4|inst5~1                   ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst4|inst5~1                      ; 0                 ; 6       ;
; BusOUT7                                                                       ;                   ;         ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst4|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst4|inst5~1    ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst4|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst4|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst4|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst4|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst4|inst5~1  ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst2|inst5~1                   ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst2|inst5~1                      ; 0                 ; 6       ;
; BusOUT8                                                                       ;                   ;         ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst3|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst3|inst5~1    ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst3|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst3|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst3|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst3|inst5~1   ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst3|inst5~1  ; 1                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst3|inst5~1                   ; 1                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst3|inst5~1                      ; 1                 ; 6       ;
; BusOUT2                                                                       ;                   ;         ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst10|inst5~1                  ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst10|inst5~1                     ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst10|inst5~1   ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst10|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst10|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst10|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst10|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst10|inst5~1  ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
;      - RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst10|inst5~1 ; 0                 ; 6       ;
; CLOCK_50                                                                      ;                   ;         ;
; A1                                                                            ;                   ;         ;
;      - RAM:inst|inst7~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst9~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst15~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst17~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst11~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst13~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst23~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst25~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst27~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst29~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst31~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst33~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst6~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst8~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst14~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst16~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst10~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst12~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst22~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst24~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst26~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst28~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst30~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst32~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst37~5                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst36~5                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst19~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst21~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst1~5                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst35~5                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst18~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst20~4                                                      ; 0                 ; 6       ;
; RAM_WE                                                                        ;                   ;         ;
;      - RAM:inst|inst37~4                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst36~4                                                      ; 1                 ; 6       ;
;      - PC:inst1|inst4~13                                                      ; 1                 ; 6       ;
;      - PC:inst1|inst4~14                                                      ; 1                 ; 6       ;
; A0                                                                            ;                   ;         ;
;      - RAM:inst|inst37~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst36~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst1~4                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst35~4                                                      ; 0                 ; 6       ;
; A2                                                                            ;                   ;         ;
;      - RAM:inst|inst7~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst9~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst15~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst17~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst11~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst13~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst23~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst25~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst27~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst29~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst31~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst33~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst6~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst8~0                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst14~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst16~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst10~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst12~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst22~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst24~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst26~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst28~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst30~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst32~0                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst37~5                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst36~5                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst19~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst21~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst1~5                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst35~5                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst18~4                                                      ; 0                 ; 6       ;
;      - RAM:inst|inst20~4                                                      ; 0                 ; 6       ;
; A3                                                                            ;                   ;         ;
;      - RAM:inst|inst7~0                                                       ; 1                 ; 6       ;
;      - RAM:inst|inst9~0                                                       ; 1                 ; 6       ;
;      - RAM:inst|inst15~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst17~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst11~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst13~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst23~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst25~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst27~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst29~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst31~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst33~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst6~0                                                       ; 1                 ; 6       ;
;      - RAM:inst|inst8~0                                                       ; 1                 ; 6       ;
;      - RAM:inst|inst14~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst16~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst10~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst12~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst22~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst24~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst26~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst28~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst30~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst32~0                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst37~5                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst36~5                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst19~4                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst21~4                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst1~5                                                       ; 1                 ; 6       ;
;      - RAM:inst|inst35~5                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst18~4                                                      ; 1                 ; 6       ;
;      - RAM:inst|inst20~4                                                      ; 1                 ; 6       ;
; OutEnable                                                                     ;                   ;         ;
;      - PC:inst1|inst4~5                                                       ; 1                 ; 6       ;
;      - PC:inst1|inst4~13                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst10~11                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst11~11                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst12~11                                                      ; 1                 ; 6       ;
;      - PC:inst1|inst4~14                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst13~11                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst14~11                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst15~11                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst9~1                                                        ; 1                 ; 6       ;
; pin_name1                                                                     ;                   ;         ;
;      - PC:inst1|inst4~12                                                      ; 1                 ; 6       ;
;      - PC:inst1|inst4~13                                                      ; 1                 ; 6       ;
;      - ALU:ALU|inst10~12                                                      ; 1                 ; 6       ;
;      - PC:inst1|inst7~0                                                       ; 1                 ; 6       ;
;      - ALU:ALU|inst9~12                                                       ; 1                 ; 6       ;
; Sub                                                                           ;                   ;         ;
;      - ALU:ALU|Adder:inst|inst5                                               ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst|inst2                                               ; 0                 ; 6       ;
;      - ALU:ALU|inst17                                                         ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst2|inst4~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst2|inst6~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst3|inst4~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst3|inst6~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst4|inst4~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst4|inst6~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst5|inst4~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst5|inst6~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst6|inst4~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst6|inst6~0                                            ; 0                 ; 6       ;
;      - ALU:ALU|Adder:inst7|inst4~0                                            ; 0                 ; 6       ;
; RAM_RE                                                                        ;                   ;         ;
;      - RAM:inst|inst1~4                                                       ; 0                 ; 6       ;
;      - RAM:inst|inst35~4                                                      ; 0                 ; 6       ;
; RERegisterB                                                                   ;                   ;         ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst11|inst5~1                  ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst7|inst5~1                   ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst10|inst5~1                  ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst6|inst5~1                   ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst5|inst5~1                   ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst4|inst5~1                   ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst2|inst5~1                   ; 0                 ; 6       ;
;      - Register:ALURegisterB|DFF_Master_Slave:inst3|inst5~1                   ; 0                 ; 6       ;
; RERegisterA                                                                   ;                   ;         ;
;      - Register:RegisterA|DFF_Master_Slave:inst11|inst5~1                     ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst7|inst5~1                      ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst10|inst5~1                     ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst6|inst5~1                      ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst5|inst5~1                      ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst4|inst5~1                      ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst2|inst5~1                      ; 0                 ; 6       ;
;      - Register:RegisterA|DFF_Master_Slave:inst3|inst5~1                      ; 0                 ; 6       ;
+-------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                 ;
+-------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name              ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50          ; PIN_R8             ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; PC:inst1|inst4~13 ; LCCOMB_X24_Y26_N16 ; 4       ; Output enable ; no     ; --                   ; --               ; --                        ;
; PC:inst1|inst4~14 ; LCCOMB_X24_Y26_N12 ; 4       ; Output enable ; no     ; --                   ; --               ; --                        ;
+-------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PC:inst18|JK_flip_flop_master_slave:inst|inst~2                               ; LCCOMB_X26_Y27_N0  ; 241     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; PC:inst1|JK_flip_flop_master_slave:inst3|inst~1                               ; LCCOMB_X25_Y27_N14 ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 4       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; PC:inst18|JK_flip_flop_master_slave:inst|inst~2                              ; 99      ;
; A3~input                                                                     ; 32      ;
; A2~input                                                                     ; 32      ;
; A1~input                                                                     ; 32      ;
; BusOUT2~input                                                                ; 18      ;
; BusOUT8~input                                                                ; 18      ;
; BusOUT7~input                                                                ; 18      ;
; BusOUT6~input                                                                ; 18      ;
; BusOUT5~input                                                                ; 18      ;
; BusOUT4~input                                                                ; 18      ;
; BusOUT3~input                                                                ; 18      ;
; BusOUT1~input                                                                ; 18      ;
; Sub~input                                                                    ; 14      ;
; OutEnable~input                                                              ; 10      ;
; RERegisterA~input                                                            ; 8       ;
; RERegisterB~input                                                            ; 8       ;
; RAM:inst|inst20~4                                                            ; 8       ;
; RAM:inst|inst18~4                                                            ; 8       ;
; RAM:inst|inst35~5                                                            ; 8       ;
; RAM:inst|inst1~5                                                             ; 8       ;
; RAM:inst|inst21~4                                                            ; 8       ;
; RAM:inst|inst19~4                                                            ; 8       ;
; RAM:inst|inst36~5                                                            ; 8       ;
; RAM:inst|inst37~5                                                            ; 8       ;
; RAM:inst|inst32~0                                                            ; 8       ;
; RAM:inst|inst30~0                                                            ; 8       ;
; RAM:inst|inst28~0                                                            ; 8       ;
; RAM:inst|inst26~0                                                            ; 8       ;
; RAM:inst|inst24~0                                                            ; 8       ;
; RAM:inst|inst22~0                                                            ; 8       ;
; RAM:inst|inst12~0                                                            ; 8       ;
; RAM:inst|inst10~0                                                            ; 8       ;
; RAM:inst|inst16~0                                                            ; 8       ;
; RAM:inst|inst14~0                                                            ; 8       ;
; RAM:inst|inst8~0                                                             ; 8       ;
; RAM:inst|inst35~4                                                            ; 8       ;
; RAM:inst|inst6~0                                                             ; 8       ;
; RAM:inst|inst1~4                                                             ; 8       ;
; RAM:inst|inst33~0                                                            ; 8       ;
; RAM:inst|inst31~0                                                            ; 8       ;
; RAM:inst|inst29~0                                                            ; 8       ;
; RAM:inst|inst27~0                                                            ; 8       ;
; RAM:inst|inst25~0                                                            ; 8       ;
; RAM:inst|inst23~0                                                            ; 8       ;
; RAM:inst|inst13~0                                                            ; 8       ;
; RAM:inst|inst11~0                                                            ; 8       ;
; RAM:inst|inst17~0                                                            ; 8       ;
; RAM:inst|inst15~0                                                            ; 8       ;
; RAM:inst|inst9~0                                                             ; 8       ;
; RAM:inst|inst36~4                                                            ; 8       ;
; RAM:inst|inst7~0                                                             ; 8       ;
; RAM:inst|inst37~4                                                            ; 8       ;
; PC:inst1|JK_flip_flop_master_slave:inst1|inst1~1                             ; 6       ;
; pin_name1~input                                                              ; 5       ;
; Register:RegisterA|DFF_Master_Slave:inst11|inst~1                            ; 5       ;
; Register:ALURegisterB|DFF_Master_Slave:inst11|inst~1                         ; 5       ;
; PC:inst11|JK_flip_flop_master_slave:inst1|inst1~1                            ; 5       ;
; A0~input                                                                     ; 4       ;
; RAM_WE~input                                                                 ; 4       ;
; Register:RegisterA|DFF_Master_Slave:inst2|inst~1                             ; 4       ;
; Register:ALURegisterB|DFF_Master_Slave:inst2|inst~1                          ; 4       ;
; Register:RegisterA|DFF_Master_Slave:inst4|inst~1                             ; 4       ;
; Register:ALURegisterB|DFF_Master_Slave:inst4|inst~1                          ; 4       ;
; Register:RegisterA|DFF_Master_Slave:inst5|inst~1                             ; 4       ;
; Register:ALURegisterB|DFF_Master_Slave:inst5|inst~1                          ; 4       ;
; Register:RegisterA|DFF_Master_Slave:inst6|inst~1                             ; 4       ;
; Register:ALURegisterB|DFF_Master_Slave:inst6|inst~1                          ; 4       ;
; Register:RegisterA|DFF_Master_Slave:inst10|inst~1                            ; 4       ;
; Register:RegisterA|DFF_Master_Slave:inst7|inst~1                             ; 4       ;
; Register:ALURegisterB|DFF_Master_Slave:inst7|inst~1                          ; 4       ;
; PC:inst1|JK_flip_flop_master_slave:inst|inst1~1                              ; 4       ;
; PC:inst1|JK_flip_flop_master_slave:inst|inst5~1                              ; 4       ;
; PC:inst1|inst4~14                                                            ; 4       ;
; PC:inst1|JK_flip_flop_master_slave:inst1|inst~2                              ; 4       ;
; PC:inst1|inst4~13                                                            ; 4       ;
; PC:inst17|JK_flip_flop_master_slave:inst3|inst5~1                            ; 4       ;
; PC:inst17|JK_flip_flop_master_slave:inst1|inst5~1                            ; 4       ;
; PC:inst16|JK_flip_flop_master_slave:inst3|inst5~1                            ; 4       ;
; PC:inst16|JK_flip_flop_master_slave:inst1|inst5~1                            ; 4       ;
; PC:inst11|JK_flip_flop_master_slave:inst3|inst5~1                            ; 4       ;
; PC:inst11|JK_flip_flop_master_slave:inst|inst5~1                             ; 4       ;
; PC:inst11|JK_flip_flop_master_slave:inst|inst1~1                             ; 4       ;
; PC:inst11|JK_flip_flop_master_slave:inst3|inst1~1                            ; 4       ;
; PC:inst16|JK_flip_flop_master_slave:inst1|inst1~1                            ; 4       ;
; PC:inst16|JK_flip_flop_master_slave:inst3|inst1~1                            ; 4       ;
; PC:inst17|JK_flip_flop_master_slave:inst1|inst1~1                            ; 4       ;
; PC:inst17|JK_flip_flop_master_slave:inst3|inst1~1                            ; 4       ;
; PC:inst17|JK_flip_flop_master_slave:inst2|inst~2                             ; 4       ;
; PC:inst17|JK_flip_flop_master_slave:inst|inst~2                              ; 4       ;
; PC:inst16|JK_flip_flop_master_slave:inst2|inst~2                             ; 4       ;
; PC:inst16|JK_flip_flop_master_slave:inst|inst~2                              ; 4       ;
; PC:inst11|JK_flip_flop_master_slave:inst2|inst~2                             ; 4       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst10|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst10|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst10|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst10|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst10|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst10|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst10|inst~1          ; 3       ;
; Register:RegisterA|DFF_Master_Slave:inst3|inst~1                             ; 3       ;
; Register:ALURegisterB|DFF_Master_Slave:inst3|inst~1                          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst3|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst3|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst3|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst3|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst3|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst3|inst~1           ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst3|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst4|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst4|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst4|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst4|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst4|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst4|inst~1           ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst4|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst2|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst2|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst2|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst2|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst2|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst2|inst~1           ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst2|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst5|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst5|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst5|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst5|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst5|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst5|inst~1           ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst5|inst~1          ; 3       ;
; PC:inst1|JK_flip_flop_master_slave:inst3|inst5~1                             ; 3       ;
; PC:inst1|JK_flip_flop_master_slave:inst3|inst1~1                             ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst6|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst6|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst6|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst6|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst6|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst6|inst~1           ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst6|inst~1          ; 3       ;
; PC:inst1|JK_flip_flop_master_slave:inst2|inst1~1                             ; 3       ;
; PC:inst1|JK_flip_flop_master_slave:inst2|inst5~1                             ; 3       ;
; PC:inst1|JK_flip_flop_master_slave:inst1|inst5~1                             ; 3       ;
; Register:ALURegisterB|DFF_Master_Slave:inst10|inst~1                         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst7|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst7|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst7|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst7|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst7|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst7|inst~1           ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst7|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst11|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst11|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst11|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11|inst~1          ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst11|inst~1        ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11|inst~1         ; 3       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst11|inst~1         ; 3       ;
; PC:inst1|JK_flip_flop_master_slave:inst1|inst~1                              ; 3       ;
; PC:inst11|JK_flip_flop_master_slave:inst1|inst5~1                            ; 3       ;
; PC:inst11|JK_flip_flop_master_slave:inst2|inst5~1                            ; 3       ;
; PC:inst11|JK_flip_flop_master_slave:inst2|inst1~1                            ; 3       ;
; PC:inst16|JK_flip_flop_master_slave:inst|inst5~1                             ; 3       ;
; PC:inst16|JK_flip_flop_master_slave:inst|inst1~1                             ; 3       ;
; PC:inst16|JK_flip_flop_master_slave:inst2|inst5~1                            ; 3       ;
; PC:inst16|JK_flip_flop_master_slave:inst2|inst1~1                            ; 3       ;
; PC:inst17|JK_flip_flop_master_slave:inst|inst5~1                             ; 3       ;
; PC:inst17|JK_flip_flop_master_slave:inst|inst1~1                             ; 3       ;
; PC:inst17|JK_flip_flop_master_slave:inst2|inst5~1                            ; 3       ;
; PC:inst17|JK_flip_flop_master_slave:inst2|inst1~1                            ; 3       ;
; PC:inst18|JK_flip_flop_master_slave:inst|inst5~1                             ; 3       ;
; PC:inst18|JK_flip_flop_master_slave:inst|inst1~1                             ; 3       ;
; PC:inst11|JK_flip_flop_master_slave:inst2|inst~1                             ; 3       ;
; RAM_RE~input                                                                 ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst10|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst10|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst10|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst10|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst10|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst10|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst10|inst5~2         ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst3|inst5~2                            ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst3|inst5~2                         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst3|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst3|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst3|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst3|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst3|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst3|inst5~2          ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst3|inst5~2         ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst2|inst5~2                            ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst2|inst5~2                         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst4|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst4|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst4|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst4|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst4|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst4|inst5~2          ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst4|inst5~2         ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst4|inst5~2                            ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst4|inst5~2                         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst2|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst2|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst2|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst2|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst2|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst2|inst5~2          ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst2|inst5~2         ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst5|inst5~2                            ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst5|inst5~2                         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst5|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst5|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst5|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst5|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst5|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst5|inst5~2          ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst5|inst5~2         ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst6|inst5~2                            ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst6|inst5~2                         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst6|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst6|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst6|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst6|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst6|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst6|inst5~2          ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst6|inst5~2         ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst10|inst5~2                           ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst10|inst5~2                        ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst7|inst5~2                            ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst7|inst5~2                         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst7|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst7|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst7|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst7|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst7|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst7|inst5~2          ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst7|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst11|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst11|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; Register:RegisterA|DFF_Master_Slave:inst11|inst5~2                           ; 2       ;
; Register:ALURegisterB|DFF_Master_Slave:inst11|inst5~2                        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst11|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11|inst5~2         ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst11|inst5~2       ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11|inst5~2        ; 2       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst11|inst5~2        ; 2       ;
; ALU:ALU|Adder:inst5|inst6~0                                                  ; 2       ;
; ALU:ALU|Adder:inst4|inst6~0                                                  ; 2       ;
; ALU:ALU|Adder:inst3|inst6~0                                                  ; 2       ;
; ALU:ALU|Adder:inst2|inst6~0                                                  ; 2       ;
; PC:inst1|JK_flip_flop_master_slave:inst3|inst~1                              ; 2       ;
; ALU:ALU|Adder:inst1|inst6~0                                                  ; 2       ;
; ALU:ALU|inst17                                                               ; 2       ;
; ALU:ALU|Adder:inst|inst2                                                     ; 2       ;
; ALU:ALU|Adder:inst|inst5                                                     ; 2       ;
; PC:inst11|JK_flip_flop_master_slave:inst2|inst~3                             ; 2       ;
; PC:inst11|JK_flip_flop_master_slave:inst3|inst~1                             ; 2       ;
; PC:inst16|JK_flip_flop_master_slave:inst1|inst~1                             ; 2       ;
; PC:inst16|JK_flip_flop_master_slave:inst3|inst~1                             ; 2       ;
; PC:inst17|JK_flip_flop_master_slave:inst1|inst~1                             ; 2       ;
; PC:inst17|JK_flip_flop_master_slave:inst3|inst~1                             ; 2       ;
; CLOCK_50~input                                                               ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst10|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst10|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst10|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst10|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst10|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst10|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst10|inst5~1         ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst3|inst5~1                            ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst3|inst5~1                         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst3|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst3|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst3|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst3|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst3|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst3|inst5~1          ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst3|inst5~1         ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst2|inst5~1                            ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst2|inst5~1                         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst4|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst4|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst4|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst4|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst4|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst4|inst5~1          ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst4|inst5~1         ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst4|inst5~1                            ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst4|inst5~1                         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst2|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst2|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst2|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst2|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst2|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst2|inst5~1          ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst2|inst5~1         ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst5|inst5~1                            ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst5|inst5~1                         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst5|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst5|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst5|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst5|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst5|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst5|inst5~1          ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst5|inst5~1         ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst6|inst5~1                            ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst6|inst5~1                         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst6|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst6|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst6|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst6|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst6|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst6|inst5~1          ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst6|inst5~1         ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst10|inst5~1                           ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst10|inst5~1                        ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst7|inst5~1                            ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst7|inst5~1                         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst7|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst7|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst7|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst7|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst7|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst7|inst5~1          ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst7|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst19|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst18|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst17|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst16|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst14|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst3|DFF_Master_Slave:inst11|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst2|DFF_Master_Slave:inst11|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst11|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; Register:RegisterA|DFF_Master_Slave:inst11|inst5~1                           ; 1       ;
; Register:ALURegisterB|DFF_Master_Slave:inst11|inst5~1                        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst1|DFF_Master_Slave:inst11|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst|DFF_Master_Slave:inst11|inst5~1         ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst13|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst12|DFF_Master_Slave:inst11|inst5~1       ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11|inst5~1        ; 1       ;
; RAM:inst|RAMCells:inst|Register:inst6|DFF_Master_Slave:inst11|inst5~1        ; 1       ;
; ALU:ALU|inst9~12                                                             ; 1       ;
; ALU:ALU|inst9~11                                                             ; 1       ;
; ALU:ALU|inst9~10                                                             ; 1       ;
; ALU:ALU|inst9~9                                                              ; 1       ;
; ALU:ALU|inst9~8                                                              ; 1       ;
; ALU:ALU|inst9~7                                                              ; 1       ;
; ALU:ALU|inst9~6                                                              ; 1       ;
; ALU:ALU|inst9~5                                                              ; 1       ;
; ALU:ALU|inst9~4                                                              ; 1       ;
; ALU:ALU|inst9~3                                                              ; 1       ;
; ALU:ALU|inst9~2                                                              ; 1       ;
; ALU:ALU|inst9~1                                                              ; 1       ;
; ALU:ALU|Adder:inst1|inst4                                                    ; 1       ;
; ALU:ALU|inst15~11                                                            ; 1       ;
; ALU:ALU|Adder:inst7|inst4~0                                                  ; 1       ;
; ALU:ALU|Adder:inst6|inst6~0                                                  ; 1       ;
; ALU:ALU|inst15~10                                                            ; 1       ;
; ALU:ALU|inst15~9                                                             ; 1       ;
; ALU:ALU|inst15~8                                                             ; 1       ;
; ALU:ALU|inst15~7                                                             ; 1       ;
; ALU:ALU|inst15~6                                                             ; 1       ;
; ALU:ALU|inst15~5                                                             ; 1       ;
; ALU:ALU|inst15~4                                                             ; 1       ;
; ALU:ALU|inst15~3                                                             ; 1       ;
; ALU:ALU|inst15~2                                                             ; 1       ;
; ALU:ALU|inst15~1                                                             ; 1       ;
; ALU:ALU|inst14~11                                                            ; 1       ;
; ALU:ALU|Adder:inst6|inst4~0                                                  ; 1       ;
; ALU:ALU|inst14~10                                                            ; 1       ;
; ALU:ALU|inst14~9                                                             ; 1       ;
; ALU:ALU|inst14~8                                                             ; 1       ;
; ALU:ALU|inst14~7                                                             ; 1       ;
; ALU:ALU|inst14~6                                                             ; 1       ;
; ALU:ALU|inst14~5                                                             ; 1       ;
; ALU:ALU|inst14~4                                                             ; 1       ;
; ALU:ALU|inst14~3                                                             ; 1       ;
; ALU:ALU|inst14~2                                                             ; 1       ;
; ALU:ALU|inst14~1                                                             ; 1       ;
; ALU:ALU|inst13~11                                                            ; 1       ;
; ALU:ALU|Adder:inst5|inst4~0                                                  ; 1       ;
; ALU:ALU|inst13~10                                                            ; 1       ;
; ALU:ALU|inst13~9                                                             ; 1       ;
; ALU:ALU|inst13~8                                                             ; 1       ;
; ALU:ALU|inst13~7                                                             ; 1       ;
; ALU:ALU|inst13~6                                                             ; 1       ;
; ALU:ALU|inst13~5                                                             ; 1       ;
; ALU:ALU|inst13~4                                                             ; 1       ;
; ALU:ALU|inst13~3                                                             ; 1       ;
; ALU:ALU|inst13~2                                                             ; 1       ;
; ALU:ALU|inst13~1                                                             ; 1       ;
; ALU:ALU|inst12~11                                                            ; 1       ;
; ALU:ALU|Adder:inst4|inst4~0                                                  ; 1       ;
; ALU:ALU|inst12~10                                                            ; 1       ;
; ALU:ALU|inst12~9                                                             ; 1       ;
; ALU:ALU|inst12~8                                                             ; 1       ;
; ALU:ALU|inst12~7                                                             ; 1       ;
; ALU:ALU|inst12~6                                                             ; 1       ;
; ALU:ALU|inst12~5                                                             ; 1       ;
; ALU:ALU|inst12~4                                                             ; 1       ;
; ALU:ALU|inst12~3                                                             ; 1       ;
; ALU:ALU|inst12~2                                                             ; 1       ;
; ALU:ALU|inst12~1                                                             ; 1       ;
; ALU:ALU|inst11~12                                                            ; 1       ;
; PC:inst1|inst7~0                                                             ; 1       ;
; ALU:ALU|inst11~11                                                            ; 1       ;
; ALU:ALU|Adder:inst3|inst4~0                                                  ; 1       ;
; ALU:ALU|inst11~10                                                            ; 1       ;
; ALU:ALU|inst11~9                                                             ; 1       ;
; ALU:ALU|inst11~8                                                             ; 1       ;
; ALU:ALU|inst11~7                                                             ; 1       ;
; ALU:ALU|inst11~6                                                             ; 1       ;
; ALU:ALU|inst11~5                                                             ; 1       ;
; ALU:ALU|inst11~4                                                             ; 1       ;
; ALU:ALU|inst11~3                                                             ; 1       ;
; ALU:ALU|inst11~2                                                             ; 1       ;
; ALU:ALU|inst11~1                                                             ; 1       ;
; ALU:ALU|inst10~12                                                            ; 1       ;
; ALU:ALU|inst10~11                                                            ; 1       ;
; ALU:ALU|Adder:inst2|inst4~0                                                  ; 1       ;
; ALU:ALU|inst10~10                                                            ; 1       ;
; ALU:ALU|inst10~9                                                             ; 1       ;
; ALU:ALU|inst10~8                                                             ; 1       ;
; ALU:ALU|inst10~7                                                             ; 1       ;
; ALU:ALU|inst10~6                                                             ; 1       ;
; ALU:ALU|inst10~5                                                             ; 1       ;
; ALU:ALU|inst10~4                                                             ; 1       ;
; ALU:ALU|inst10~3                                                             ; 1       ;
; ALU:ALU|inst10~2                                                             ; 1       ;
; ALU:ALU|inst10~1                                                             ; 1       ;
; PC:inst1|inst4~12                                                            ; 1       ;
; PC:inst1|inst4~11                                                            ; 1       ;
; PC:inst1|inst4~10                                                            ; 1       ;
; PC:inst1|inst4~9                                                             ; 1       ;
; PC:inst1|inst4~8                                                             ; 1       ;
; PC:inst1|inst4~7                                                             ; 1       ;
; PC:inst1|inst4~6                                                             ; 1       ;
; PC:inst1|inst4~5                                                             ; 1       ;
; PC:inst1|inst4~4                                                             ; 1       ;
; PC:inst1|inst4~3                                                             ; 1       ;
; PC:inst1|inst4~2                                                             ; 1       ;
; PC:inst1|inst4~1                                                             ; 1       ;
; PC:inst16|JK_flip_flop_master_slave:inst|inst~1                              ; 1       ;
; PC:inst16|JK_flip_flop_master_slave:inst2|inst~1                             ; 1       ;
; PC:inst17|JK_flip_flop_master_slave:inst|inst~1                              ; 1       ;
; PC:inst17|JK_flip_flop_master_slave:inst2|inst~1                             ; 1       ;
; PC:inst18|JK_flip_flop_master_slave:inst|inst~1                              ; 1       ;
; pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_fbout ; 1       ;
+------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 497 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 25 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 223 / 46,848 ( < 1 % ) ;
; Direct links                ; 71 / 71,559 ( < 1 % )  ;
; Global clocks               ; 3 / 20 ( 15 % )        ;
; Local interconnects         ; 504 / 24,624 ( 2 % )   ;
; R24 interconnects           ; 29 / 2,496 ( 1 % )     ;
; R4 interconnects            ; 187 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.41) ; Number of LABs  (Total = 44) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 20                           ;
; 15                                          ; 8                            ;
; 16                                          ; 12                           ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.41) ; Number of LABs  (Total = 44) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 20                           ;
; 15                                           ; 8                            ;
; 16                                           ; 12                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 3.00) ; Number of LABs  (Total = 44) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 24                           ;
; 3                                               ; 10                           ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.16) ; Number of LABs  (Total = 44) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 3                            ;
; 7                                           ; 8                            ;
; 8                                           ; 10                           ;
; 9                                           ; 3                            ;
; 10                                          ; 5                            ;
; 11                                          ; 5                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 25        ; 0            ; 25        ; 0            ; 0            ; 25        ; 25        ; 0            ; 25        ; 25        ; 0            ; 9            ; 0            ; 0            ; 24           ; 0            ; 9            ; 24           ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 25        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 25           ; 0         ; 25           ; 25           ; 0         ; 0         ; 25           ; 0         ; 0         ; 25           ; 16           ; 25           ; 25           ; 1            ; 25           ; 16           ; 1            ; 25           ; 25           ; 25           ; 16           ; 25           ; 25           ; 25           ; 25           ; 25           ; 0         ; 25           ; 25           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Clk_Out            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLR                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WERegisterA        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WERegisterB        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT3            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT4            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT5            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT6            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT7            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT8            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BusOUT2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_WE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A0                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A2                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A3                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutEnable          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sub                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_RE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RERegisterB        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RERegisterA        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; inst13|altpll_component|auto_generated|pll1|clk[0] ; inst13|altpll_component|auto_generated|pll1|clk[0] ; 4.5               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                           ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; Source Register                                  ; Destination Register                             ; Delay Added in ns ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; PC:inst1|JK_flip_flop_master_slave:inst3|inst5~1 ; PC:inst1|JK_flip_flop_master_slave:inst3|inst1~1 ; 2.342             ;
; PC:inst1|JK_flip_flop_master_slave:inst3|inst1~1 ; PC:inst1|JK_flip_flop_master_slave:inst3|inst1~1 ; 2.191             ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "8bitComputer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 10000, and phase shift of 0 degrees (0 ps) for pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 318 combinational loops as latches.
Info (332104): Reading SDC File: 'output_files/8bitComputer.sdc'
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "inst1|inst2|inst1~1|combout"
    Warning (332126): Node "inst1|inst2|inst1~1|dataa"
    Warning (332126): Node "inst1|inst2|inst5~1|dataa"
    Warning (332126): Node "inst1|inst2|inst5~1|combout"
    Warning (332126): Node "inst1|inst2|inst5~1|datad"
    Warning (332126): Node "inst1|inst2|inst1~1|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "inst11|inst2|inst5~1|combout"
    Warning (332126): Node "inst11|inst2|inst1~1|datab"
    Warning (332126): Node "inst11|inst2|inst1~1|combout"
    Warning (332126): Node "inst11|inst2|inst1~1|dataa"
    Warning (332126): Node "inst11|inst2|inst5~1|dataa"
    Warning (332126): Node "inst11|inst2|inst5~1|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: inst11|inst2|inst1~1|datac  to: inst11|inst2|inst5~1|combout
    Info (332098): From: inst11|inst2|inst5~1|datac  to: inst11|inst2|inst1~1|combout
    Info (332098): From: inst1|inst2|inst1~1|datad  to: inst1|inst2|inst5~1|combout
    Info (332098): From: inst1|inst2|inst5~1|datac  to: inst1|inst2|inst1~1|combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:inst13|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node PC:inst18|JK_flip_flop_master_slave:inst|inst~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PC:inst1|JK_flip_flop_master_slave:inst1|inst~1
        Info (176357): Destination node PC:inst1|JK_flip_flop_master_slave:inst1|inst~2
        Info (176357): Destination node PC:inst1|JK_flip_flop_master_slave:inst|inst5~1
        Info (176357): Destination node PC:inst1|JK_flip_flop_master_slave:inst|inst1~1
        Info (176357): Destination node RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11|inst5~1
        Info (176357): Destination node RAM:inst|RAMCells:inst|Register:inst9|DFF_Master_Slave:inst11|inst5~2
        Info (176357): Destination node RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11|inst5~1
        Info (176357): Destination node RAM:inst|RAMCells:inst|Register:inst10|DFF_Master_Slave:inst11|inst5~2
        Info (176357): Destination node RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11|inst5~1
        Info (176357): Destination node RAM:inst|RAMCells:inst|Register:inst15|DFF_Master_Slave:inst11|inst5~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node PC:inst1|JK_flip_flop_master_slave:inst3|inst~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALU:ALU|inst10~12
        Info (176357): Destination node ALU:ALU|inst11~12
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Q1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Q2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Q3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Q4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Q5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Q6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Q7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Q8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dff" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pin_name2" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.27 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/DTPC/Documents/Quartus/8 bit computer/output_files/8bitComputer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 4970 megabytes
    Info: Processing ended: Mon Feb 25 21:35:40 2019
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DTPC/Documents/Quartus/8 bit computer/output_files/8bitComputer.fit.smsg.


