Реализация лабораторных работ на языке Verilog в рамках курса:
[Архитектура ЭВМ](https://github.com/rvem/itmo-comp-arch-2024 "Репозиторий курса.")


Lab 1
Реализация простейших логических примитивов с помощью nMOS и pMOS транзисторов.

Lab 2
Реализация АЛУ, регистрового файла, четырёхбитного счётчика.

Lab 3
Реализация подмножества архитектуры MIPS в виде простейшего однотактового процессора с ограниченным  набором команд.
Работа с памятью и регистрами так же в упрощённом формате.