## 引言
在现代高性能、高集成度的片上系统 (SoC) 中，为数以十亿计的晶体管提供稳定、洁净且高效的电源，已成为一项极其复杂的挑战。[片上电源管理单元](@entry_id:1129111) (PMU) 正是应对这一挑战的核心技术，其设计的优劣直接决定了芯片的性能、功耗和可靠性。随着工艺节点的不断演进，“[暗硅](@entry_id:748171)”问题日益严峻，单纯追求峰值性能已不再可行，智能化的[电源管理](@entry_id:753652)成为延续摩尔定律生命力的关键。本文旨在系统性地解决如何设计和应用 PMU 以满足复杂 SoC 需求的知识鸿沟。

通过本文的学习，读者将全面掌握片上[电源管理](@entry_id:753652)的核心知识体系。在“原理与机制”一章中，我们将深入剖析各类稳压器的基本架构、关键性能指标以及[电源完整性](@entry_id:1130047)设计的核心方法。接着，在“应用与跨学科连接”一章，我们将展示这些原理如何应用于增强数字与[模拟电路](@entry_id:274672)性能，并探讨其与[系统架构](@entry_id:1132820)、EDA 工具和[硬件安全](@entry_id:169931)的深刻联系。最后，“动手实践”部分将通过具体的计算问题，巩固您对关键概念的理解。本介绍将引导您首先进入第一部分，奠定坚实的理论基础。

## 原理与机制

本章在前一章介绍的基础上，深入探讨[片上电源管理单元](@entry_id:1129111) (PMU) 的核心工作原理与关键机制。我们将从基本的稳压器拓扑结构出发，剖析其性能指标，进而研究为[片上系统](@entry_id:1131845) (SoC) 提供稳定洁净电源所必需的电源分配网络 (PDN) 的设计挑战。最后，我们将介绍用于功耗优化的先进技术，以及[开关稳压器](@entry_id:264517)的建模与分析方法，为理解现代集成电路中的电源管理奠定坚实的理论基础。

### 基本稳压器架构

片上电源管理的核心任务是生成一个稳定、精确的电压，以满足不同电路模块的需求。现代 SoC 通常从一个较高的片外输入电压（例如 $1.8\,\mathrm{V}$）生成多个较低的片上电压轨（例如 $1.0\,\mathrm{V}$ 的内核电压）。实现这一电压转换功能的电路即为电压[稳压](@entry_id:272092)器。根据其工作原理，片上[稳压](@entry_id:272092)器主要分为两大类：[线性稳压器](@entry_id:272206)和[开关稳压器](@entry_id:264517)。

#### [线性稳压器](@entry_id:272206) (Linear Regulators)

[线性稳压器](@entry_id:272206)，尤其是**[低压差稳压器](@entry_id:273294) (Low-Dropout Regulator, LDO)**，是最简洁的[稳压](@entry_id:272092)器形式。其核心是一个由[误差放大](@entry_id:749086)器控制的串联调整管（通常是 MOSFET）。这个调整管工作在线性区或饱和区，功能上等效于一个可变电阻，通过在输入和输出之间产生一个[压降](@entry_id:199916)来“消耗”掉多余的电压，从而将较高的输入电压 $V_{\mathrm{in}}$ 降至所需的输出电压 $V_{\mathrm{out}}$。

[线性稳压器](@entry_id:272206)的主要优点是结构简单、输出噪声低、[瞬态响应](@entry_id:165150)快。然而，其根本性的缺点在于效率。根据功率守恒定律，稳压器的效率 $\eta$ 定义为输出功率 $P_{\mathrm{out}}$ 与输入功率 $P_{\mathrm{in}}$ 之比。对于一个 LDO，其输入电流 $I_{\mathrm{in}}$ 约等于输出电流 $I_{\mathrm{out}}$ 加上其内部控制电路消耗的[静态电流](@entry_id:275067) $I_q$。
$$ \eta = \frac{P_{\mathrm{out}}}{P_{\mathrm{in}}} = \frac{V_{\mathrm{out}} I_{\mathrm{out}}}{V_{\mathrm{in}} I_{\mathrm{in}}} = \frac{V_{\mathrm{out}} I_{\mathrm{out}}}{V_{\mathrm{in}} (I_{\mathrm{out}} + I_q)} $$
从该式可以看出，即使在理想情况下，即[静态电流](@entry_id:275067) $I_q$ 趋近于零时，LDO 的理论最高效率也受限于[电压转换比](@entry_id:1133878) ：
$$ \eta_{\mathrm{max}} = \frac{V_{\mathrm{out}}}{V_{\mathrm{in}}} $$
例如，在一个从 $1.2\,\mathrm{V}$ 输入产生 $1.0\,\mathrm{V}$ 输出的应用场景中，LDO 的理论最高效率仅为 $\frac{1.0\,\mathrm{V}}{1.2\,\mathrm{V}} \approx 0.8333$ 或 $83.33\%$。这意味着，即使设计再完美，也无法使效率超过 $85\%$，因为这违背了能量守恒的基本物理定律。多余的功率 $P_{\mathrm{diss}} = (V_{\mathrm{in}} - V_{\mathrm{out}}) I_{\mathrm{out}}$ 会在调整管上以热量的形式耗散掉。

#### [开关稳压器](@entry_id:264517) (Switching Regulators)

与[线性稳压器](@entry_id:272206)通过耗散能量来调节电压不同，**[开关稳压器](@entry_id:264517)**通过周期性地开关储能元件（电感和电容）来转换电压。理想情况下，这种转换过程不涉及能量损失，因此其理论效率可达 $100\%$。常见的片上[开关稳压器](@entry_id:264517)拓扑包括[同步降压转换器](@entry_id:1132781)（Buck Converter）和[开关电容](@entry_id:197049)转换器（Switched-Capacitor Converter）。

**[同步降压转换器](@entry_id:1132781) (Synchronous Buck Converter)** 是实现电压步降最常见和高效的拓扑之一。它利用一个[高边开关](@entry_id:272020)和一个低边开关（同步整流管）以[占空比](@entry_id:199172) $D$ 对输入电压进行斩波，然后通过一个 LC 低通滤波器平滑输出电压。在连续导通模式 (CCM) 下，理想的输出电压为 $V_{\mathrm{out}} = D \cdot V_{\mathrm{in}}$。

**[开关电容](@entry_id:197049) (SC) 转换器**，也称为电荷泵，仅使用电容和开关网络。它通过周期性地改变电容的连接方式（例如，从输入串联充电，向输出并联放电）来转移电荷，从而实现特定分数比的电压转换。由于 CMOS 工艺可以高质量地制造晶体管（开关）和电容，SC 转换器非常适合全片上集成。

#### 架构比较

选择何种稳压器架构取决于具体的应用需求，涉及效率、输出电流能力、面积、成本和集成复杂度等方面的权衡。我们可以通过一个典型的片上应用场景来具体分析：在 $5\,\mathrm{nm}$ CMOS 工艺中，从 $1.8\,\mathrm{V}$ 输入为数字内核提供 $1.0\,\mathrm{V}$ 电源 。

-   **LDO**：其效率极限约为 $\eta \approx V_{\mathrm{out}}/V_{\mathrm{in}} = 1.0/1.8 \approx 55.6\%$。考虑到[静态电流](@entry_id:275067)，实际效率约在 $50-55\%$。主要的集成挑战是热耗散。功率耗散为 $P_{\mathrm{diss}} = (1.8-1.0) \cdot I_{\mathrm{out}}$。当输出电流达到数百毫安时，产生的热量对于小面积的片上集成是一个严峻的挑战。因此，[全集](@entry_id:264200)成 LDO 的电流能力通常被限制在几十到几百毫安的范围。

-   **SC 转换器**：对于 $1.8\,\mathrm{V} \rightarrow 1.0\,\mathrm{V}$ 的转换，可以设计出转换比接近 $M = 5/9$ 的拓扑。其效率并不受限于电压比，实际设计可以达到 $70-90\%$ 的高效率。由于无需电感，它非常适合全片上集成。其输出电流能力大致与片上飞电容的总容量和开关频率成正比，在 $\mathrm{nF}$ 级的电容和百兆赫兹级的开关频率下，同样可以提供数十到数百毫安的电流。

-   **[同步降压转换器](@entry_id:1132781)**：其[占空比](@entry_id:199172)为 $D \approx 1.0/1.8 \approx 0.56$。它有潜力实现三者中最高的效率（通常大于 $85\%$）。然而，其全片上集成的主要障碍是**电感**。片上螺旋电感的电感值较小（$\mathrm{nH}$ 量级），且品质因数 (Q-factor) 低，串联电阻较大。为了在小电感下维持低输出纹波，需要极高的开关频率，这又会增加[开关损耗](@entry_id:1132728)。电感的高串联电阻也是一个主要的损耗来源。因此，尽管可行，但要从一个全集成的[降压转换器](@entry_id:272865)中获得高效率和数百毫安以上的大电流是极具挑战性的。

### 稳压器的关键性能指标

评估一个稳压器性能的优劣，需要考察一系列量化的技术指标。这些指标描述了稳压器在不同工作条件下的稳定性和精确度。

#### [稳态调节](@entry_id:154258)性能

[稳态](@entry_id:139253)指标描述了[稳压](@entry_id:272092)器在负载电流或输入电压缓慢变化时维持输出电压恒定的能力。

-   **[负载调整率](@entry_id:271934) (Load Regulation)**：定义为在输入电压恒定时，输出电压随负载电流变化的程度，即 $\Delta V_{\mathrm{out}} / \Delta I_{\mathrm{load}}$。其单位通常为 $\mathrm{mV/A}$。从物理上看，[负载调整率](@entry_id:271934)反映了[稳压](@entry_id:272092)器的**闭环输出电阻** $R_{\mathrm{out,CL}}$。一个理想的电压源输出电阻为零，即无论负载电流多大，输出电压都保持不变。

-   **[线性调整率](@entry_id:267089) (Line Regulation)**：定义为在负载电流恒定时，输出电压随输入电压变化的程度，即 $\Delta V_{\mathrm{out}} / \Delta V_{\mathrm{in}}$。其单位通常为 $\mathrm{mV/V}$ 或 $\mathrm{V/V}$。它衡量了稳压器抑制输入电源波动的能力。

负反馈是改善这些[稳态](@entry_id:139253)性能的关键。在一个典型的 LDO 中，反馈环路会极大地降低其输出电阻。一个 LDO 的闭环[输出电阻](@entry_id:276800) $R_{\mathrm{out,CL}}$ 与其开环输出电阻 $R_o$（主要由调整管的[输出电阻](@entry_id:276800)决定）和环路增益 $L$ 之间存在如下关系 ：
$$ R_{\mathrm{out,CL}} = \frac{R_o}{1+L} $$
其中，$L=A\beta$ 是环路增益（$A$ 为误差[放大器增益](@entry_id:261870)，$\beta$ 为[反馈系数](@entry_id:275731)）。例如，一个开环输出电阻为 $R_o = 100\,\mathrm{m\Omega}$ 的 LDO，如果其直流环路增益高达 $A=1000$（假设 $\beta=1$），其闭环输出电阻将被降低至 $R_{\mathrm{out,CL}} = \frac{0.1\,\Omega}{1+1000} \approx 0.09990\,\mathrm{m\Omega}$。这意味着负载电流每变化 $1\,\mathrm{A}$，输出电压仅变化约 $0.09990\,\mathrm{mV}$，展现出极佳的负载调整能力。

#### 动态性能：[电源抑制比](@entry_id:268797) (PSRR)

**[电源抑制比](@entry_id:268797) (Power Supply Rejection Ratio, PSRR)** 是衡量[稳压](@entry_id:272092)器抑制其输入电源上存在的噪声（或纹波）并阻止其传递到输出端的能力。它被定义为输入[电压纹波](@entry_id:1133886)幅度与输出[电压纹波](@entry_id:1133886)幅度之比的对数形式，通常以分贝 (dB) 为单位：
$$ \mathrm{PSRR}(f) = 20\log_{10}\left(\left|\frac{\Delta V_{\mathrm{in}}(j2\pi f)}{\Delta V_{\mathrm{out}}(j2\pi f)}\right|\right) $$
PSRR 是一个频率的函数，其特性由反馈环路的动态行为决定 。

-   **低频段**：在低频时，[环路增益](@entry_id:268715) $T(s)$ 非常高。反馈环路能有效地抑制输入纹波的馈通。PSRR 的值近似与环路增益成正比。因此，提高[误差放大](@entry_id:749086)器的增益 $A_0$ 或调整管的跨导 $g_{mp}$ 都能显著提高低频 PSRR。

-   **中频段**：随着频率升高，[环路增益](@entry_id:268715)因放大器和输出极点的存在而滚降（例如，以 $-20\,\mathrm{dB}/\text{decade}$ 的速率）。由于反馈的效力减弱，PSRR 也随之下降，其曲线形状通常紧随[环路增益](@entry_id:268715)的[滚降](@entry_id:273187)趋势。

-   **高频段**：在非常高的频率下，[环路增益](@entry_id:268715)已经远小于 1，反馈失效。此时，输入纹波主要通过调整管的[寄生电容](@entry_id:270891)（如源漏电容 $C_{sd}$）等无源路径直接馈通到输出。PSRR 趋于一个饱和值，该值由输出电容 $C_{out}$ 和[寄生电容](@entry_id:270891)构成的[电容分压器](@entry_id:275139)决定，例如 $PSRR_{\infty} \approx 20\log_{10}\left(\frac{C_{sd}+C_{out}}{C_{sd}}\right)$。这个高频极限与[环路增益](@entry_id:268715)或[跨导](@entry_id:274251) $g_{mp}$ 无关。

因此，一个优良的 LDO 设计需要在很宽的频率范围内维持足够高的[环路增益](@entry_id:268715)，以获得良好的 PSRR 性能。

### [电源完整性](@entry_id:1130047)与电源分配网络 (PDN)

稳压器只是[电源管理](@entry_id:753652)的第一步。将稳定电压从[稳压](@entry_id:272092)器处无损地输送到成千上万个晶体管所在的负载点，是**[电源完整性](@entry_id:1130047) (Power Integrity, PI)** 所面临的核心挑战。实现这一输送的物理结构就是**电源分配网络 (Power Distribution Network, PDN)**，它由芯片上的金属走线、封装引线、焊球以及各级去耦电容共同构成。

#### 静态与动态 IR [压降](@entry_id:199916)

理想情况下，PDN 是一张[零电阻](@entry_id:145222)的导电网络。然而，真实的金属导线具有电阻。

-   **静态 IR [压降](@entry_id:199916)**：指在电路处于[稳态](@entry_id:139253)工作时，平均电流 $I_{\mathrm{avg}}$ 流过 PDN 的直流电阻 $R_{\mathrm{dc}}$ 时产生的[电压降](@entry_id:263648)，$V_{\mathrm{static}} = I_{\mathrm{avg}} R_{\mathrm{dc}}$。这是最基本的电压损失。

-   **动态 IR [压降](@entry_id:199916)**：指当[数字电路](@entry_id:268512)（如处理器核）在不同工作状态间快速切换时，其消耗的电流会在纳秒甚至皮秒级别内发生剧烈变化。这种快速变化的电流瞬变 $i(t)$ 与 PDN 的频率相关阻抗 $Z(\omega)$ 相互作用，产生的瞬时电压波动，即为动态 IR [压降](@entry_id:199916) 。PDN 的阻抗不仅包括电阻，还包括封装和导线的[寄生电感](@entry_id:268392)，以及各级[去耦电容](@entry_id:1123466)。在频域中，电压噪声 $V(\omega)$ 与电流[频谱](@entry_id:276824) $I(\omega)$ 和 PDN 阻抗 $Z(\omega)$ 的关系遵循[欧姆定律](@entry_id:276027)：$V(\omega) = Z(\omega) I(\omega)$。动态[压降](@entry_id:199916)是导致芯片功能失效和性能下降的主要原因。

#### [去耦电容](@entry_id:1123466)的作用

为了应对动态 IR [压降](@entry_id:199916)，PDN 设计中最重要的元件是**去耦电容 (Decoupling Capacitor, Decap)**。其作用是在负载电流瞬时增大时，作为局部的“电荷储水池”，在远端稳压器来不及响应的瞬间，快速补充负载所需的额外电荷，从而抑制电源电压的跌落。

这个过程可以从[电荷守恒](@entry_id:264158)定律推导出来 。考虑一个连接到负载的电容 $C$。当负载电流瞬时增加 $\Delta I$ 时，如果远端电源由于电感等原因无法立即提供这部分电流，那么这部分电流必须由电容提供，即 $I_C(t) = \Delta I$。根据电容的[本构关系](@entry_id:186508) $I_C = -C \frac{dV}{dt}$（电流从电容流出），我们得到：
$$ \Delta I = -C \frac{dV}{dt} $$
在一段持续时间为 $\Delta t$ 的矩形电流脉冲期间，电压的跌落 $\Delta V$ 为：
$$ \Delta V = \frac{\Delta I \cdot \Delta t}{C} $$
这个简单的公式是 PDN 设计的基石。它告诉我们，为了将电压跌落 $\Delta V$ 控制在特定预算内，对于一个已知的电流瞬变（幅度和持续时间），我们需要提供一个最小的电容值 $C_{\mathrm{min}} = \frac{\Delta I \cdot \Delta t}{\Delta V}$。例如，对于一个幅度为 $\Delta I = 200\,\mathrm{mA}$、持续时间为 $\Delta t = 2\,\mathrm{ns}$ 的电流瞬变，要将电压跌落控制在 $30\,\mathrm{mV}$ 以内，所需的最小电容为 $C_{\mathrm{min}} = \frac{(200 \times 10^{-3}) \cdot (2 \times 10^{-9})}{30 \times 10^{-3}} = \frac{4}{3} \times 10^{-8}\,\mathrm{F}$，即约 $13.3\,\mathrm{nF}$。

#### 系统化 PDN 设计：[目标阻抗](@entry_id:1132863)法

为了系统性地设计 PDN 以满足[噪声预算](@entry_id:1128750)，业界广泛采用**[目标阻抗](@entry_id:1132863)法 (Target Impedance Method)**。其核心思想是：为了确保在最坏的电流瞬变 $\Delta I$ 下，电压噪声不超过允许的最大值 $\Delta V$，PDN 在所有相关频率上的阻抗 $|Z(f)|$ 都必须低于一个预设的“[目标阻抗](@entry_id:1132863)”$Z_{\mathrm{target}}$ 。
$$ Z_{\mathrm{target}} = \frac{\Delta V}{\Delta I} $$
例如，如果允许的电压跌落为 $50\,\mathrm{mV}$，最大电流阶跃为 $100\,\mathrm{mA}$，则[目标阻抗](@entry_id:1132863)为 $Z_{\mathrm{target}} = \frac{0.05\,\mathrm{V}}{0.1\,\mathrm{A}} = 0.5\,\Omega$。

这个阻抗目标必须在多宽的频率范围内满足呢？这个范围由电流瞬变的[频谱](@entry_id:276824)决定。一个快速的电流瞬变含有丰富的高频分量。电流信号的上升时间 $t_r$ 决定了其[频谱](@entry_id:276824)的带宽。一个合理的工程近似是，PDN 的[阻抗控制](@entry_id:1126405)需要覆盖从直流到“[拐点](@entry_id:144929)频率” $f_{\mathrm{max}} \approx 1/t_r$ 的范围 。对于一个上升沿速率为 $50\,\mathrm{mA/ns}$ 的 $100\,\mathrm{mA}$ 电流阶跃，其[上升时间](@entry_id:263755)为 $t_r = \frac{100\,\mathrm{mA}}{50\,\mathrm{mA/ns}} = 2\,\mathrm{ns}$，因此 PDN 阻抗需要在高达 $f_{\mathrm{max}} = 1/(2\,\mathrm{ns}) = 500\,\mathrm{MHz}$ 的频率范围内都保持在 $0.5\,\Omega$ 以下。更精确地，电流瞬变波形（如梯形波）的傅里叶变换可以给出其详细的[频谱](@entry_id:276824) $|I(\omega)|$，从而得到频率相关的阻抗要求 $|Z(\omega)| \le \Delta V / |I(\omega)|$ 。

#### PDN 谐振与反谐振

一个实际的 PDN 包含多个层级的[去耦电容](@entry_id:1123466)：片上电容、封装电容、电路板电容。每个电容都伴随着其自身的等效串联电感 (ESL) 和[等效串联电阻](@entry_id:275904) (ESR)。当这些并联的 RLC 支路组合在一起时，会产生复杂的谐振现象。特别地，在两个并联的 LC 支路之间，可能会出现**反谐振 (anti-resonance)**，即在某个特定频率上，总的并联阻抗呈现一个尖锐的峰值 。

考虑一个简化的模型，其中片上电容 ($C_1$) 及其 ESL ($L_1$) 与封装电容 ($C_2$) 及其 ESL ($L_2$) 并联。在无损情况下，当两个支路的导纳之和为零时，就会发生反谐振。该反谐振角频率 $\omega_{ar}$ 满足：
$$ \omega_{ar} = \sqrt{\frac{C_1 + C_2}{C_1 C_2 (L_1 + L_2)}} $$
这个阻抗峰可能会远高于[目标阻抗](@entry_id:1132863)，对[电源完整性](@entry_id:1130047)构成严重威胁。例如，对于 $C_1 = 20\,\mathrm{nF}$，$L_1 = 40\,\mathrm{pH}$，$C_2 = 200\,\mathrm{nF}$ 和 $L_2 = 1\,\mathrm{nH}$ 的典型参数，计算出的反谐振频率约为 $36.60\,\mathrm{MHz}$。在PDN设计中，必须通过精心选择电容值、种类以及增加阻尼来抑制这些[谐振峰](@entry_id:271281)。

### 功耗与漏电管理先进技术

在先进的 [CMOS](@entry_id:178661) 工艺节点下，即使晶体管处于“关闭”状态，其亚阈值漏电流导致的静态功耗也成为总功耗中不可忽视的部分。因此，现代 PMU 不仅要负责供电，还要实施主动的[功耗管理](@entry_id:753652)策略。

#### 电源门控 (Power Gating)

**电源门控**是一种高效的降低漏[电功](@entry_id:273970)耗的技术。其原理是在一个电路模块（例如一个处理器核）不工作时，通过串联在电源轨上的大尺寸、高阈值的 MOS 晶体管（称为**电源开关**），彻底切断其与主电源 $V_{DD}$（使用 PMOS **头开关 (header switch)**）或地 $V_{SS}$（使用 NMOS **脚开关 (footer switch)**）的连接 。

当模块需要工作时，电源开关导通，将模块连接到电源网络。然而，导通的开关本身具有一定的[导通电阻](@entry_id:172635) $R_{\mathrm{on}}$，会在模块工作时产生额外的 IR [压降](@entry_id:199916)。因此，电源开关网络的设计需要在漏电节省和性能影响之间取得平衡。必须并联足够数量的开关单元，以确保其总导通电阻 $R_{\mathrm{network}} = R_{\mathrm{on,cell}} / N$ 足够小，使得在最大负载电流 $I_{\mathrm{load}}$ 下的[压降](@entry_id:199916) $V_{\mathrm{IR}} = I_{\mathrm{load}} \cdot R_{\mathrm{network}}$ 不超过预设的预算 $V_{\mathrm{IR,max}}$。最小所需的开关单元数量 $N$ 可由下式确定：
$$ N \ge \frac{I_{\mathrm{load}} \cdot R_{\mathrm{on,cell}}}{V_{\mathrm{IR,max}}} $$

#### 体偏压 (Body Biasing)

**体偏压**是一种通过调节 MOS 晶体管体（或衬底）端的电压来动态控制其阈值电压 $V_{th}$ 的技术。

-   **[反向体偏压](@entry_id:1130984) (Reverse Body Biasing, RBB)**：通过施加一个使源极-体极结反偏的电压（例如，对 NMOS 施加负的 $V_{BS}$），可以提高晶体管的阈值电压 $V_{th}$。由于亚阈值漏电流与 $V_{th}$ 呈指数关系，提高 $V_{th}$ 可以极大地降低静态漏电。RBB 通常用于电路待机或低功耗模式。

-   **[正向体偏压](@entry_id:1125255) (Forward Body Biasing, FBB)**：通过施加一个使源极-体极结轻微正偏的电压（但不足以使其大量导通），可以降低晶体管的阈值电压 $V_{th}$。较低的 $V_{th}$ 会增加晶体管的驱动电流，从而提高电路的开关速度和性能。FBB 通常用于电路需要最高性能的活动模式，代价是会增加漏[电功](@entry_id:273970)耗 。

### [开关稳压器](@entry_id:264517)的建模与分析

为了设计能够快速响应负载变化并保持稳定输出的[开关稳压器](@entry_id:264517)，必须为其建立精确的数学模型。由于[开关稳压器](@entry_id:264517)本质上是一个[非线性](@entry_id:637147)的[时变系统](@entry_id:175653)，直接分析非常困难。**[状态空间平均法](@entry_id:1132297) (State-Space Averaging)** 是一种强大的技术，它通过在一个开关周期内对系统的状态方程进行平均，从而得到一个等效的、连续时间的非线性模型。

以一个理想的[同步降压转换器](@entry_id:1132781)为例 ，其状态变量为电感电流 $i_L(t)$ 和电容电压 $v_C(t)$。通过对开关导通和关断两个阶段的状态方程进行加权平均（权重为[占空比](@entry_id:199172) $d(t)$），可以得到如下的[非线性](@entry_id:637147)平均模型：
$$ L \frac{di_L(t)}{dt} = d(t)v_g(t) - v_C(t) $$
$$ C \frac{dv_C(t)}{dt} = i_L(t) - \frac{v_C(t)}{R} $$
其中 $v_g(t)$ 是输入电压。这个模型中存在 $d(t)v_g(t)$ 的乘积项，因此是[非线性](@entry_id:637147)的。

为了设计线性控制器，我们需将此模型在其[稳态](@entry_id:139253)[工作点](@entry_id:173374)（由 $D, V_g, V_C, I_L$ 等[直流分量](@entry_id:272384)定义）附近进行线性化。通过引入小信号扰动（例如 $d(t) = D + \hat{d}(t)$），并忽略高阶小量，我们可以得到系统的**小信号模型**。对这个线性模型进行[拉普拉斯变换](@entry_id:159339)，可以求解出系统重要的传递函数。

-   **控制到输出传递函数 ($G_{vd}(s)$)**：描述了[占空比](@entry_id:199172)扰动 $\hat{D}(s)$ 如何影响输出电压扰动 $\hat{V}(s)$。
    $$ G_{vd}(s) = \frac{\hat{V}(s)}{\hat{D}(s)}\bigg|_{\hat{V}_g = 0} = \frac{V_g}{s^2 LC + s \frac{L}{R} + 1} $$

-   **输入到输出传递函数 ($G_{vg}(s)$)**：也称音频感受性，描述了输入电压扰动 $\hat{V}_g(s)$ 如何影响输出电压扰动 $\hat{V}(s)$。
    $$ G_{vg}(s) = \frac{\hat{V}(s)}{\hat{V}_g(s)}\bigg|_{\hat{D} = 0} = \frac{D}{s^2 LC + s \frac{L}{R} + 1} $$

这些传递函数是典型的[二阶系统](@entry_id:276555)，其动态特性由 $L, C, R$ 共同决定。它们是设计反馈补偿网络以确保整个闭环系统稳定性和动态性能的数学基础。例如，对于参数为 $L = 1.2 \times 10^{-7}\,\mathrm{H}$，$C = 4.7 \times 10^{-8}\,\mathrm{F}$，$R = 0.8\,\Omega$，$V_g = 1.8\,\mathrm{V}$ 和 $D = 0.55$ 的[降压转换器](@entry_id:272865)，其传递函数具体为 ：
$$ G_{vd}(s) = \frac{1.8}{5.64 \times 10^{-15} s^2 + 1.5 \times 10^{-7} s + 1} $$
$$ G_{vg}(s) = \frac{0.55}{5.64 \times 10^{-15} s^2 + 1.5 \times 10^{-7} s + 1} $$
对这些模型的分析和理解，是进行高级[电源管理](@entry_id:753652)单元设计的关键。