# Diplomová práce

## Pracuji na

- research ohledně FPGA (programování v HLS (C/Matlab/Simlink) nevo HDL/Verilog [research.md](/research.md)
- rozfungování serveru a spojení se zybo
  - jaký bude workflow tvoření programů na FPGA s použitím serveru
  - jak se bude build exportovat, přenáše to lokální virtuálky a flashovat do sd karty - návod je na [github.com](https://github.com/Digilent/Petalinux-Zybo) jen na linux, vyzkoušet, jak moc safe je to na macOS
  - šlo by vybuildit na serveru a přenést do macOS a flashnout SD kartu

## Mé denní poznámky ✏️

🔗 [13.10.2022](notes/20221013.md)

🔗 [14.10.2022](notes/20221014.md)

🔗 [29.10.2022](notes/20221029.md)

🔗 [30.10.2022](notes/20221030.md) <-- významný pokrok

🔗 [01.11.2022](notes/20221101.md) <-- významný pokrok

🔗 [03.11.2022](notes/20221103.md) <-- spíše příspěvky do LaTeXu; 📄 [LaTeX dokument DP](/tex/dp.pdf)

## Progress

_Coming soon..._

🟩 🟨 🟨 ⬜️ ⬜️ ⬜️ ⬜️ ⬜️ ⬜️ ⬜️ ⬜️ ⬜️ ⬜️ ◻️ ◻️ ◻️ ▫️ ▫️ ▫️

0. Nápad
1. Research
2. Začal jsem pracovat na popsání FPGA, jejich bloků a částí, obecný teoretický základ nutný k pochopení FPGA, které bude dále programováno

## Tech Stack

- PetaLinux
- Vitis
- Vivado
- Linux
- VS Code
- Figma
- LaTeX
- AutoCAD
