Flow report for Lab4
Tue May 25 15:28:32 2021
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Tue May 25 15:28:32 2021       ;
; Quartus Prime Version              ; 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Revision Name                      ; Lab4                                        ;
; Top-level Entity Name              ; db_Lab4_sys_top                             ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,341 / 6,272 ( 21 % )                      ;
;     Total combinational functions  ; 746 / 6,272 ( 12 % )                        ;
;     Dedicated logic registers      ; 1,084 / 6,272 ( 17 % )                      ;
; Total registers                    ; 1084                                        ;
; Total pins                         ; 1 / 92 ( 1 % )                              ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 3,392 / 276,480 ( 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 05/25/2021 15:27:43 ;
; Main task         ; Compilation         ;
; Revision Name     ; Lab4                ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                  ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------+-----------------+
; Assignment Name                      ; Value                                                                                                                                                                                                  ; Default Value ; Entity Name     ; Section Id      ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------+-----------------+
; COMPILER_SIGNATURE_ID                ; 963351302933.162194566304872                                                                                                                                                                           ; --            ; --              ; --              ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                                                                                                                     ; --            ; --              ; tb_Lab4_sys_top ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; tb_Lab4_sys_top                                                                                                                                                                                        ; --            ; --              ; eda_simulation  ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                                                                                                                                            ; --            ; --              ; eda_simulation  ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)                                                                                                                                                                              ; <None>        ; --              ; --              ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                                                                                                                        ; --            ; --              ; eda_simulation  ;
; EDA_TEST_BENCH_FILE                  ; tb_Lab4_sys_top.sv                                                                                                                                                                                     ; --            ; --              ; tb_Lab4_sys_top ;
; EDA_TEST_BENCH_MODULE_NAME           ; tb_Lab4_sys_top                                                                                                                                                                                        ; --            ; --              ; tb_Lab4_sys_top ;
; EDA_TEST_BENCH_NAME                  ; tb_Lab4_sys_top                                                                                                                                                                                        ; --            ; --              ; eda_simulation  ;
; EDA_TIME_SCALE                       ; 1 ps                                                                                                                                                                                                   ; --            ; --              ; eda_simulation  ;
; ENABLE_SIGNALTAP                     ; On                                                                                                                                                                                                     ; --            ; --              ; --              ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                                                                                                     ; --            ; --              ; --              ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                                                                                                      ; --            ; --              ; --              ;
; MISC_FILE                            ; my_ISSP/synthesis/../my_ISSP.cmp                                                                                                                                                                       ; --            ; --              ; --              ;
; MISC_FILE                            ; my_ISSP/synthesis/../../my_ISSP.qsys                                                                                                                                                                   ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/../../Lab4_sys.qsys                                                                                                                                                                ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/Lab4_sys.v                                                                                                                                                                         ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0.v                                                                                                                                            ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_avalon_st_adapter.v                                                                                                                          ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv                                                                                                         ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_rsp_mux.sv                                                                                                                                   ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/altera_merlin_arbitrator.sv                                                                                                                                             ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_rsp_demux.sv                                                                                                                                 ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_cmd_mux.sv                                                                                                                                   ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_cmd_demux.sv                                                                                                                                 ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_router_001.sv                                                                                                                                ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/Lab4_sys_mm_interconnect_0_router.sv                                                                                                                                    ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/altera_avalon_sc_fifo.v                                                                                                                                                 ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/altera_merlin_slave_agent.sv                                                                                                                                            ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/altera_merlin_burst_uncompressor.sv                                                                                                                                     ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/altera_merlin_master_agent.sv                                                                                                                                           ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/altera_merlin_slave_translator.sv                                                                                                                                       ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/altera_merlin_master_translator.sv                                                                                                                                      ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/my_slave.sv                                                                                                                                                             ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/my_master.sv                                                                                                                                                            ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/simulation/submodules/my_Dslave.sv                                                                                                                                                            ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/synthesis/../Lab4_sys.cmp                                                                                                                                                                     ; --            ; --              ; --              ;
; MISC_FILE                            ; Lab4_sys/synthesis/../../Lab4_sys.qsys                                                                                                                                                                 ; --            ; --              ; --              ;
; NOMINAL_CORE_SUPPLY_VOLTAGE          ; 1.2V                                                                                                                                                                                                   ; --            ; --              ; --              ;
; NUM_PARALLEL_PROCESSORS              ; All                                                                                                                                                                                                    ; --            ; --              ; --              ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                                                                                                                                                                 ; --            ; db_Lab4_sys_top ; Top             ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                                                                                                                                                                 ; --            ; db_Lab4_sys_top ; Top             ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                                                                                                                                                                 ; --            ; db_Lab4_sys_top ; Top             ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                                                                                                                    ; --            ; --              ; --              ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                                                  ; --            ; --              ; --              ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                                                                                                           ; --            ; --              ; --              ;
; SLD_FILE                             ; my_ISSP/synthesis/my_ISSP.debuginfo                                                                                                                                                                    ; --            ; --              ; --              ;
; SLD_FILE                             ; Lab4_sys/synthesis/Lab4_sys.debuginfo                                                                                                                                                                  ; --            ; --              ; --              ;
; SLD_FILE                             ; db/Lab4_auto_stripped.stp                                                                                                                                                                              ; --            ; --              ; --              ;
; SLD_INFO                             ; QSYS_NAME Lab4_sys HAS_SOPCINFO 1 GENERATION_ID 1621942582                                                                                                                                             ; --            ; Lab4_sys        ; --              ;
; SLD_INFO                             ; QSYS_NAME my_ISSP HAS_SOPCINFO 1 GENERATION_ID 1621944726                                                                                                                                              ; --            ; my_ISSP         ; --              ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                                                                                                                    ; --            ; --              ; --              ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                                                                                                          ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                                                                ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=53                                                                                                                                                                                       ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=53                                                                                                                                                                                    ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_BITS=53                                                                                                                                                                          ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                                                                                                                ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                                                 ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=179                                                                                                                                                                          ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                                                          ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=64                                                                                                                                                                                    ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                                             ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                                         ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                                                                                                                      ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                                                 ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                                           ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                                                              ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                                                                                                                    ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=64                                                                                                                                                                                    ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                                               ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_PIPELINE=0                                                                                                                                                                                 ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_PIPELINE=0                                                                                                                                                                                     ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_COUNTER_PIPELINE=0                                                                                                                                                                                 ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                                                   ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                                           ; --            ; --              ; --              ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                                          ; --            ; --              ; --              ;
; SMART_RECOMPILE                      ; On                                                                                                                                                                                                     ; Off           ; --              ; --              ;
; SOPCINFO_FILE                        ; my_ISSP/synthesis/../../my_ISSP.sopcinfo                                                                                                                                                               ; --            ; --              ; --              ;
; SOPCINFO_FILE                        ; Lab4_sys/synthesis/../../Lab4_sys.sopcinfo                                                                                                                                                             ; --            ; --              ; --              ;
; SPD_FILE                             ; Lab4_sys/simulation/../Lab4_sys.spd                                                                                                                                                                    ; --            ; --              ; --              ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                                                                                                     ; --            ; --              ; --              ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                                                                                                     ; --            ; --              ; --              ;
; TOP_LEVEL_ENTITY                     ; db_Lab4_sys_top                                                                                                                                                                                        ; Lab4          ; --              ; --              ;
; USE_SIGNALTAP_FILE                   ; Lab4.stp                                                                                                                                                                                               ; --            ; --              ; --              ;
+--------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:31     ; 1.0                     ; 707 MB              ; 00:00:59                           ;
; Fitter                    ; 00:00:06     ; 1.0                     ; 1071 MB             ; 00:00:07                           ;
; Assembler                 ; 00:00:01     ; 1.0                     ; 537 MB              ; 00:00:01                           ;
; TimeQuest Timing Analyzer ; 00:00:02     ; 1.1                     ; 606 MB              ; 00:00:02                           ;
; EDA Netlist Writer        ; 00:00:04     ; 1.0                     ; 521 MB              ; 00:00:04                           ;
; Total                     ; 00:00:44     ; --                      ; --                  ; 00:01:13                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; LAB2124          ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; LAB2124          ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; LAB2124          ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; LAB2124          ; Windows 7 ; 6.1        ; x86_64         ;
; EDA Netlist Writer        ; LAB2124          ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off Lab4 -c Lab4
quartus_fit --read_settings_files=off --write_settings_files=off Lab4 -c Lab4
quartus_asm --read_settings_files=off --write_settings_files=off Lab4 -c Lab4
quartus_sta Lab4 -c Lab4
quartus_eda --read_settings_files=off --write_settings_files=off Lab4 -c Lab4



