## 建立时间与保持时间
* [1 锁存器、触发器以及寄存器](#1-锁存器、触发器以及寄存器) 
 
### 1 锁存器、触发器以及寄存器
* 锁存器(latch)：锁存器对电平敏感，是电平触发的存储单元。使能时，输出随着输入数据发生变化；锁存时，输出保持不变，输入信号不起作用。
锁存器也被称为透明的锁存器，指的是不锁存时，输出对输入是透明的。常见的锁存器有门控RS锁存器、D锁存器，门级电路原理图如图2-1所示。
<p align="center">  
    <img src=https://github.com/zcl-tju/interview_digital_IC/blob/master/img/fig2-1.png width="60%" height="60%"/> 
    <p align="center">  
        图2-1 锁存器门级原理图  
     
* 触发器(flip-flop, FF)：触发器边沿触发，又被称为双稳态触发器。触发器一直保持其状态，直到收到输入脉冲。当收到输入脉冲时，触发器的输出
根据规则改变状态，然后保持这种状态直到收到另一个脉冲。触发器可以理解为两个不同电平敏感的锁存器串联而成，前一个锁存器决定触发器的建立时间，
后一个锁存器决定了保持时间，下降沿触发的D触发器如图2-2所示。  
<p align="center">  
    <img src=https://github.com/zcl-tju/interview_digital_IC/blob/master/img/fig2-2.png width="50%" height="50%"/> 
    <p align="center">  
        图2-2 D触发器 
     
 * 寄存器(register)：寄存器是用来暂时存放参与运算的数据和运算结果，它被广泛应用于各类数字系统和计算机中。触发器是寄存器的基本构成单元，一个
 触发器能够存储一位数据。  
 
 ### 2 锁存器与触发器的区别
 锁存器和触发器是具有记忆功能的二进制存储器件，是组成各种时序逻辑电路的基本器件之一。主要区别如下：  
 (1) 锁存器由电平触发，非同步控制；触发器由时钟沿触发，同步控制。  
 (2) 锁存器对电平敏感，输出容易产生毛刺；触发器可过滤毛刺。  
 (3) 使用门电路来搭建锁存器和触发器时，锁存器消耗的门资源比触发器少。在ASIC中，使用孙存取的集成度比触发器高，但通常在FPGA中正好相反，因为
 FPGA中没有标准的锁存器单元，但有触发器单元。一个锁存器需要多个
