return {
  cmd = {
    'verible-verilog-ls',
    '--formal_parameters_indentation',
    'indent',
    '--named_parameter_indentation',
    'indent',
    '--named_port_indentation',
    'indent',
    '--port_declarations_indentation',
    'indent',
    '--port_declarations_right_align_packed_dimensions',
    'true',
    '--port_declarations_right_align_unpacked_dimensions',
    'true',
    '--try_wrap_long_lines',
    'true',
  },
}
