Fitter report for Lab_1_SoPC
Wed Oct 26 21:38:22 2022
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 26 21:38:22 2022    ;
; Quartus II Version                 ; 8.0 Build 215 05/29/2008 SJ Full Version ;
; Revision Name                      ; Lab_1_SoPC                               ;
; Top-level Entity Name              ; Lab_1_SoPC                               ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C70F896C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,910 / 68,416 ( 4 % )                   ;
;     Total combinational functions  ; 2,613 / 68,416 ( 4 % )                   ;
;     Dedicated logic registers      ; 1,739 / 68,416 ( 3 % )                   ;
; Total registers                    ; 1739                                     ;
; Total pins                         ; 124 / 622 ( 20 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 865,152 / 1,152,000 ( 75 % )             ;
; Embedded Multiplier 9-bit elements ; 4 / 300 ( 1 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C70F896C6                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                                            ;
+----------------------+-------------------+---------+------------------------------+------------------------+----------------------+
; Name                 ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy            ;
+----------------------+-------------------+---------+------------------------------+------------------------+----------------------+
; Top                  ; 0                 ; 4674    ; Placement and Routing        ; Post-Synthesis Netlist ;                      ;
; sld_hub:sld_hub_inst ; 0                 ; 188     ; Placement and Routing        ; Post-Synthesis Netlist ; sld_hub:sld_hub_inst ;
+----------------------+-------------------+---------+------------------------------+------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-----------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[0]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[1]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[2]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[3]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[4]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[5]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[6]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[7]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[8]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[9]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[10] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[11] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[12] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[13] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[14] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[15] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; NIOS_System_1:inst|cpu:the_cpu|M_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
+-----------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/BER_MED/TP2/Lab_SoPC_2/Hard/Lab_1_SoPC_restored/Lab_1_SoPC.pin.


+--------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                        ;
+---------------------------------------------+----------------------------------------+
; Resource                                    ; Usage                                  ;
+---------------------------------------------+----------------------------------------+
; Total logic elements                        ; 2,910 / 68,416 ( 4 % )                 ;
;     -- Combinational with no register       ; 1171                                   ;
;     -- Register only                        ; 297                                    ;
;     -- Combinational with a register        ; 1442                                   ;
;                                             ;                                        ;
; Logic element usage by number of LUT inputs ;                                        ;
;     -- 4 input functions                    ; 1389                                   ;
;     -- 3 input functions                    ; 861                                    ;
;     -- <=2 input functions                  ; 363                                    ;
;     -- Register only                        ; 297                                    ;
;                                             ;                                        ;
; Logic elements by mode                      ;                                        ;
;     -- normal mode                          ; 2296                                   ;
;     -- arithmetic mode                      ; 317                                    ;
;                                             ;                                        ;
; Total registers*                            ; 1,739 / 70,234 ( 2 % )                 ;
;     -- Dedicated logic registers            ; 1,739 / 68,416 ( 3 % )                 ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )                      ;
;                                             ;                                        ;
; Total LABs:  partially or completely used   ; 216 / 4,276 ( 5 % )                    ;
; User inserted logic elements                ; 0                                      ;
; Virtual pins                                ; 0                                      ;
; I/O pins                                    ; 124 / 622 ( 20 % )                     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                         ;
; Global signals                              ; 7                                      ;
; M4Ks                                        ; 215 / 250 ( 86 % )                     ;
; Total memory bits                           ; 865,152 / 1,152,000 ( 75 % )           ;
; Total RAM block bits                        ; 990,720 / 1,152,000 ( 86 % )           ;
; Embedded Multiplier 9-bit elements          ; 4 / 300 ( 1 % )                        ;
; PLLs                                        ; 0 / 4 ( 0 % )                          ;
; Global clocks                               ; 7 / 16 ( 44 % )                        ;
; JTAGs                                       ; 1 / 1 ( 100 % )                        ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%                           ;
; Peak interconnect usage (total/H/V)         ; 28% / 27% / 32%                        ;
; Maximum fan-out node                        ; iCLK_50~clkctrl                        ;
; Maximum fan-out                             ; 1795                                   ;
; Highest non-global fan-out signal           ; NIOS_System_1:inst|cpu:the_cpu|W_stall ;
; Highest non-global fan-out                  ; 503                                    ;
; Total fan-out                               ; 19939                                  ;
; Average fan-out                             ; 4.05                                   ;
+---------------------------------------------+----------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; iCLK_50   ; AD15  ; 7        ; 49           ; 0            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]   ; T29   ; 6        ; 95           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]   ; T28   ; 6        ; 95           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]   ; U30   ; 6        ; 95           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]   ; U29   ; 6        ; 95           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]    ; AA23  ; 6        ; 95           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]   ; W5    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]   ; V10   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]   ; U9    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]   ; T9    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]   ; L5    ; 2        ; 0            ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]   ; L4    ; 2        ; 0            ; 36           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]   ; L7    ; 2        ; 0            ; 43           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]   ; L8    ; 2        ; 0            ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]    ; AB26  ; 6        ; 95           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]    ; AB25  ; 6        ; 95           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]    ; AC27  ; 6        ; 95           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]    ; AC26  ; 6        ; 95           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]    ; AC24  ; 6        ; 95           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]    ; AC23  ; 6        ; 95           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]    ; AD25  ; 6        ; 95           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]    ; AD24  ; 6        ; 95           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]    ; AE27  ; 6        ; 95           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RXD ; D21   ; 4        ; 71           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; oHEX0_D[0] ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[1] ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[2] ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[3] ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[4] ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[5] ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[6] ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[0] ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[1] ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[2] ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[3] ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[4] ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[5] ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[6] ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[0] ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[1] ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[2] ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[3] ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[4] ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[5] ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[6] ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[0] ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[1] ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[2] ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[3] ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[4] ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[5] ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[6] ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[0] ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[1] ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[2] ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[3] ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[4] ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[5] ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[6] ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[0] ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[1] ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[2] ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[3] ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[4] ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[5] ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[6] ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[0] ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[1] ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[2] ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[3] ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[4] ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[5] ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[6] ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[0] ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[1] ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[2] ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[3] ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[4] ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[5] ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[6] ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_BLON  ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_EN    ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_ON    ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RS    ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RW    ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[0]   ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[1]   ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[2]   ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[3]   ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[4]   ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[5]   ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[6]   ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[7]   ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[0]   ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[10]  ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[11]  ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[12]  ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[13]  ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[14]  ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[15]  ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[16]  ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[17]  ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[1]   ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[2]   ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[3]   ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[4]   ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[5]   ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[6]   ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[7]   ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[8]   ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[9]   ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oUART_TXD  ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                       ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; LCD_D[0] ; E1    ; 2        ; 0            ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[1] ; E3    ; 2        ; 0            ; 46           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[2] ; D2    ; 2        ; 0            ; 45           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[3] ; D3    ; 2        ; 0            ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[4] ; C1    ; 2        ; 0            ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[5] ; C2    ; 2        ; 0            ; 45           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[6] ; C3    ; 2        ; 0            ; 46           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[7] ; B2    ; 2        ; 0            ; 46           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 85 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 54 / 79 ( 68 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 74 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 85 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 22 / 81 ( 27 % ) ; 3.3V          ; --           ;
; 7        ; 10 / 74 ( 14 % ) ; 3.3V          ; --           ;
; 8        ; 30 / 72 ( 42 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 540        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 532        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 528        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 573        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 568        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 565        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 559        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 548        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 547        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 544        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 539        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 531        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 527        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 572        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 564        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 558        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 546        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 538        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 571        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 567        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 537        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; iUART_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 566        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 530        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ; 525        ; 4        ; oUART_TXD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 533        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 529        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H19      ; 524        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ; 523        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                  ; Library Name ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Lab_1_SoPC                                                                                 ; 2910 (2)    ; 1739 (0)                  ; 0 (0)         ; 865152      ; 215  ; 4            ; 0       ; 2         ; 124  ; 0            ; 1171 (2)     ; 297 (0)           ; 1442 (0)         ; |Lab_1_SoPC                                                                                                                                                                                                                                          ; work         ;
;    |NIOS_System_1:inst|                                                                     ; 2784 (1)    ; 1657 (0)                  ; 0 (0)         ; 865152      ; 215  ; 4            ; 0       ; 2         ; 0    ; 0            ; 1127 (1)     ; 279 (0)           ; 1378 (0)         ; |Lab_1_SoPC|NIOS_System_1:inst                                                                                                                                                                                                                       ; work         ;
;       |CPU_MEM:the_CPU_MEM|                                                                 ; 178 (0)     ; 3 (0)                     ; 0 (0)         ; 819200      ; 200  ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 3 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|CPU_MEM:the_CPU_MEM                                                                                                                                                                                                   ; work         ;
;          |altsyncram:the_altsyncram|                                                        ; 178 (0)     ; 3 (0)                     ; 0 (0)         ; 819200      ; 200  ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 3 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram                                                                                                                                                                         ; work         ;
;             |altsyncram_ccb1:auto_generated|                                                ; 178 (3)     ; 3 (3)                     ; 0 (0)         ; 819200      ; 200  ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (0)      ; 0 (0)             ; 3 (3)            ; |Lab_1_SoPC|NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated                                                                                                                                          ; work         ;
;                |decode_8oa:decode3|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3                                                                                                                       ; work         ;
;                |decode_8oa:deep_decode|                                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:deep_decode                                                                                                                   ; work         ;
;                |mux_5kb:mux2|                                                               ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|mux_5kb:mux2                                                                                                                             ; work         ;
;       |CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|                                                ; 26 (26)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 7 (7)            ; |Lab_1_SoPC|NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1                                                                                                                                                                                  ; work         ;
;       |HEX0:the_HEX0|                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|HEX0:the_HEX0                                                                                                                                                                                                         ; work         ;
;       |HEX1:the_HEX1|                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|HEX1:the_HEX1                                                                                                                                                                                                         ; work         ;
;       |HEX2:the_HEX2|                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|HEX2:the_HEX2                                                                                                                                                                                                         ; work         ;
;       |HEX3:the_HEX3|                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|HEX3:the_HEX3                                                                                                                                                                                                         ; work         ;
;       |HEX4_to_HEX7:the_HEX4_to_HEX7|                                                       ; 30 (30)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 28 (28)           ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|HEX4_to_HEX7:the_HEX4_to_HEX7                                                                                                                                                                                         ; work         ;
;       |HEX4_to_HEX7_s1_arbitrator:the_HEX4_to_HEX7_s1|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|HEX4_to_HEX7_s1_arbitrator:the_HEX4_to_HEX7_s1                                                                                                                                                                        ; work         ;
;       |KEYS:the_KEYS|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |Lab_1_SoPC|NIOS_System_1:inst|KEYS:the_KEYS                                                                                                                                                                                                         ; work         ;
;       |LED_G:the_LED_G|                                                                     ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|LED_G:the_LED_G                                                                                                                                                                                                       ; work         ;
;       |LED_R:the_LED_R|                                                                     ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|LED_R:the_LED_R                                                                                                                                                                                                       ; work         ;
;       |NIOS_System_1_reset_clk_domain_synch_module:NIOS_System_1_reset_clk_domain_synch|    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Lab_1_SoPC|NIOS_System_1:inst|NIOS_System_1_reset_clk_domain_synch_module:NIOS_System_1_reset_clk_domain_synch                                                                                                                                      ; work         ;
;       |SWITCHS:the_SWITCHS|                                                                 ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |Lab_1_SoPC|NIOS_System_1:inst|SWITCHS:the_SWITCHS                                                                                                                                                                                                   ; work         ;
;       |SWITCHS_s1_arbitrator:the_SWITCHS_s1|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|SWITCHS_s1_arbitrator:the_SWITCHS_s1                                                                                                                                                                                  ; work         ;
;       |cpu:the_cpu|                                                                         ; 1705 (1396) ; 1067 (886)                ; 0 (0)         ; 44928       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 638 (510)    ; 121 (79)          ; 946 (807)        ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu                                                                                                                                                                                                           ; work         ;
;          |cpu_ic_data_module:cpu_ic_data|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                  ; work         ;
;                |altsyncram_qed1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                   ; work         ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                              ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                    ; work         ;
;                |altsyncram_41g1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1920        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_41g1:auto_generated                                                                                                                     ; work         ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                           ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                        ; work         ;
;                |mult_add_4cr2:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                           ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                   ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                        ; work         ;
;                |mult_add_6cr2:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                           ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                   ; work         ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                  ; 276 (36)    ; 181 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (36)      ; 42 (0)            ; 139 (0)          ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                           ; work         ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|               ; 139 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 42 (0)            ; 51 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                           ; work         ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|              ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 10 (10)          ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                             ; work         ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                    ; 88 (88)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 3 (3)             ; 41 (41)          ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                   ; work         ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                          ; work         ;
;                   |sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst         ; work         ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                 ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                             ; work         ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                               ; work         ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                               ; work         ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                         ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 45 (45)          ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                     ; work         ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                          ; work         ;
;                   |altsyncram:the_altsyncram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                ; work         ;
;                      |altsyncram_t072:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated ; work         ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                  ; work         ;
;                |altsyncram_3nf1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3nf1:auto_generated                                                                                                   ; work         ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                  ; work         ;
;                |altsyncram_4nf1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4nf1:auto_generated                                                                                                   ; work         ;
;          |cpu_test_bench:the_cpu_test_bench|                                                ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                         ; work         ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                      ; 158 (158)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 58 (58)          ; |Lab_1_SoPC|NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                        ; work         ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                        ; 40 (40)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 35 (35)          ; |Lab_1_SoPC|NIOS_System_1:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                          ; work         ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                          ; 32 (32)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 8 (8)            ; |Lab_1_SoPC|NIOS_System_1:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                            ; work         ;
;       |high_res_timer:the_high_res_timer|                                                   ; 139 (139)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 29 (29)           ; 91 (91)          ; |Lab_1_SoPC|NIOS_System_1:inst|high_res_timer:the_high_res_timer                                                                                                                                                                                     ; work         ;
;       |high_res_timer_s1_arbitrator:the_high_res_timer_s1|                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|high_res_timer_s1_arbitrator:the_high_res_timer_s1                                                                                                                                                                    ; work         ;
;       |jtag_uart:the_jtag_uart|                                                             ; 164 (45)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (24)      ; 18 (0)            ; 98 (20)          ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart                                                                                                                                                                                               ; work         ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                    ; 69 (69)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 18 (18)           ; 38 (38)          ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                 ; work         ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                     ; work         ;
;             |scfifo:rfifo|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                        ; work         ;
;                |scfifo_1n21:auto_generated|                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                             ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                              ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                ; work         ;
;                         |cntr_rj7:count_usedw|                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                           ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                  ; work         ;
;                      |cntr_fjb:wr_ptr|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                        ; work         ;
;                      |dpram_5h21:FIFOram|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                     ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                         ; work         ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                     ; work         ;
;             |scfifo:wfifo|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                        ; work         ;
;                |scfifo_1n21:auto_generated|                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                             ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                              ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                ; work         ;
;                         |cntr_rj7:count_usedw|                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                           ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                  ; work         ;
;                      |cntr_fjb:wr_ptr|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                        ; work         ;
;                      |dpram_5h21:FIFOram|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                     ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                         ; work         ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Lab_1_SoPC|NIOS_System_1:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                ; work         ;
;       |lcd:the_lcd|                                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|lcd:the_lcd                                                                                                                                                                                                           ; work         ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                  ; 22 (22)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 7 (7)            ; |Lab_1_SoPC|NIOS_System_1:inst|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                    ; work         ;
;       |sys_clk_timer:the_sys_clk_timer|                                                     ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 18 (18)           ; 102 (102)        ; |Lab_1_SoPC|NIOS_System_1:inst|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                       ; work         ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Lab_1_SoPC|NIOS_System_1:inst|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                      ; work         ;
;       |uart:the_uart|                                                                       ; 130 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 10 (0)            ; 82 (0)           ; |Lab_1_SoPC|NIOS_System_1:inst|uart:the_uart                                                                                                                                                                                                         ; work         ;
;          |uart_regs:the_uart_regs|                                                          ; 47 (47)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 30 (30)          ; |Lab_1_SoPC|NIOS_System_1:inst|uart:the_uart|uart_regs:the_uart_regs                                                                                                                                                                                 ; work         ;
;          |uart_rx:the_uart_rx|                                                              ; 55 (55)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 3 (3)             ; 34 (34)          ; |Lab_1_SoPC|NIOS_System_1:inst|uart:the_uart|uart_rx:the_uart_rx                                                                                                                                                                                     ; work         ;
;          |uart_tx:the_uart_tx|                                                              ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 26 (26)          ; |Lab_1_SoPC|NIOS_System_1:inst|uart:the_uart|uart_tx:the_uart_tx                                                                                                                                                                                     ; work         ;
;       |uart_s1_arbitrator:the_uart_s1|                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Lab_1_SoPC|NIOS_System_1:inst|uart_s1_arbitrator:the_uart_s1                                                                                                                                                                                        ; work         ;
;    |sld_hub:sld_hub_inst|                                                                   ; 124 (27)    ; 82 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (20)      ; 18 (0)            ; 64 (28)          ; |Lab_1_SoPC|sld_hub:sld_hub_inst                                                                                                                                                                                                                     ; work         ;
;       |lpm_decode:instruction_decoder|                                                      ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                      ; work         ;
;          |decode_aoi:auto_generated|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated                                                                                                                                                            ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                       ; work         ;
;       |sld_dffex:BROADCAST|                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:IRF_ENA|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                   ; work         ;
;       |sld_dffex:IRSR|                                                                      ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                      ; work         ;
;       |sld_dffex:RESET|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                     ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                            ; work         ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                                            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                                                                            ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                   ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                   ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                                                   ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                                                                                   ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                           ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                           ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |Lab_1_SoPC|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                             ; work         ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; LCD_D[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; oUART_TXD  ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_EN    ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RS    ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RW    ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_ON    ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_BLON  ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1] ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0] ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; iCLK_50    ; Input    ; 0             ; 0             ; --                    ; --  ;
; iKEY[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[7]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[15]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[6]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[14]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[5]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[13]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[4]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[12]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[3]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[11]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[2]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[10]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[1]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[2]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[17]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[9]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[0]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[16]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[8]     ; Input    ; 6             ; 6             ; --                    ; --  ;
; iUART_RXD  ; Input    ; 6             ; 6             ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; LCD_D[7]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~4416 ; 1                 ; 6       ;
; LCD_D[6]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~4430 ; 0                 ; 6       ;
; LCD_D[5]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~4440 ; 1                 ; 6       ;
; LCD_D[4]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~4450 ; 0                 ; 6       ;
; LCD_D[3]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~4460 ; 1                 ; 6       ;
; LCD_D[2]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~4472 ; 1                 ; 6       ;
; LCD_D[1]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~4482 ; 0                 ; 6       ;
; LCD_D[0]                                                                                                  ;                   ;         ;
;      - NIOS_System_1:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~4495 ; 1                 ; 6       ;
; iCLK_50                                                                                                   ;                   ;         ;
; iKEY[0]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|reset_n_sources~1                                                               ; 0                 ; 6       ;
; iSW[7]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[7]                                             ; 1                 ; 6       ;
; iSW[15]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[15]                                            ; 1                 ; 6       ;
; iSW[6]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[6]                                             ; 0                 ; 6       ;
; iSW[14]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[14]                                            ; 0                 ; 6       ;
; iSW[5]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[5]                                             ; 1                 ; 6       ;
; iSW[13]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[13]                                            ; 0                 ; 6       ;
; iSW[4]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[4]                                             ; 0                 ; 6       ;
; iSW[12]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[12]                                            ; 1                 ; 6       ;
; iSW[3]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[3]                                             ; 0                 ; 6       ;
; iSW[11]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[11]                                            ; 0                 ; 6       ;
; iSW[2]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[2]                                             ; 0                 ; 6       ;
; iKEY[3]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|KEYS:the_KEYS|read_mux_out[2]                                                   ; 1                 ; 6       ;
; iSW[10]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[10]                                            ; 1                 ; 6       ;
; iSW[1]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[1]                                             ; 0                 ; 6       ;
; iKEY[2]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|KEYS:the_KEYS|read_mux_out[1]                                                   ; 1                 ; 6       ;
; iSW[17]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[17]                                            ; 1                 ; 6       ;
; iSW[9]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[9]                                             ; 0                 ; 6       ;
; iSW[0]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[0]                                             ; 0                 ; 6       ;
; iKEY[1]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|KEYS:the_KEYS|read_mux_out[0]                                                   ; 1                 ; 6       ;
; iSW[16]                                                                                                   ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[16]                                            ; 1                 ; 6       ;
; iSW[8]                                                                                                    ;                   ;         ;
;      - NIOS_System_1:inst|SWITCHS:the_SWITCHS|read_mux_out[8]                                             ; 0                 ; 6       ;
; iUART_RXD                                                                                                 ;                   ;         ;
;      - NIOS_System_1:inst|uart:the_uart|uart_rx:the_uart_rx|d1_source_rxd~feeder                          ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1862w[3]~40                                                                                                                 ; LCCOMB_X60_Y22_N20 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1879w[3]~38                                                                                                                 ; LCCOMB_X60_Y22_N12 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1889w[3]~38                                                                                                                 ; LCCOMB_X60_Y22_N8  ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1899w[3]~55                                                                                                                 ; LCCOMB_X60_Y22_N0  ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1909w[3]~39                                                                                                                 ; LCCOMB_X60_Y22_N4  ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1919w[3]~40                                                                                                                 ; LCCOMB_X60_Y22_N28 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1919w[3]~41                                                                                                                 ; LCCOMB_X60_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:decode3|w_anode1929w[3]~42                                                                                                                 ; LCCOMB_X60_Y22_N16 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:deep_decode|w_anode1862w[3]                                                                                                                ; LCCOMB_X60_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:deep_decode|w_anode1879w[3]~70                                                                                                             ; LCCOMB_X60_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:deep_decode|w_anode1889w[3]~70                                                                                                             ; LCCOMB_X60_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:deep_decode|w_anode1899w[3]                                                                                                                ; LCCOMB_X60_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:deep_decode|w_anode1909w[3]~77                                                                                                             ; LCCOMB_X60_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|decode_8oa:deep_decode|w_anode1929w[3]~69                                                                                                             ; LCCOMB_X60_Y22_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|HEX0:the_HEX0|process0~1                                                                                                                                                                                                           ; LCCOMB_X50_Y25_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|HEX1:the_HEX1|process0~1                                                                                                                                                                                                           ; LCCOMB_X50_Y25_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|HEX2:the_HEX2|process0~1                                                                                                                                                                                                           ; LCCOMB_X50_Y25_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|HEX3:the_HEX3|process0~1                                                                                                                                                                                                           ; LCCOMB_X50_Y25_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|HEX4_to_HEX7:the_HEX4_to_HEX7|process0~1                                                                                                                                                                                           ; LCCOMB_X50_Y25_N8  ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|LED_G:the_LED_G|process0~39                                                                                                                                                                                                        ; LCCOMB_X51_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|LED_R:the_LED_R|process0~1                                                                                                                                                                                                         ; LCCOMB_X50_Y25_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|NIOS_System_1_reset_clk_domain_synch_module:NIOS_System_1_reset_clk_domain_synch|data_out                                                                                                                                          ; LCFF_X48_Y26_N25   ; 1443    ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|Add12~97                                                                                                                                                                                                               ; LCCOMB_X60_Y30_N10 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|D_ic_fill_starting                                                                                                                                                                                                     ; LCCOMB_X53_Y29_N24 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                                                        ; LCCOMB_X56_Y27_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                                                        ; LCCOMB_X54_Y25_N16 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|E_ctrl_dst_data_sel_logic_result                                                                                                                                                                                       ; LCFF_X58_Y30_N23   ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                ; LCFF_X56_Y25_N11   ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|Equal145~6                                                                                                                                                                                                             ; LCCOMB_X56_Y25_N14 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|Equal182~48                                                                                                                                                                                                            ; LCCOMB_X61_Y25_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_alu_result[28]~1026                                                                                                                                                                                                  ; LCCOMB_X57_Y26_N24 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                        ; LCFF_X60_Y28_N13   ; 85      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_ienable_reg[3]~52                                                                                                                                                                                                    ; LCCOMB_X57_Y29_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                                                         ; LCCOMB_X56_Y25_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                                                            ; LCFF_X53_Y31_N27   ; 72      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                                                         ; LCFF_X65_Y30_N17   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                            ; LCFF_X60_Y30_N15   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_status_reg_pie~18                                                                                                                                                                                                    ; LCCOMB_X54_Y26_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|M_wr_dst_reg                                                                                                                                                                                                           ; LCFF_X54_Y26_N5    ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|W_stall                                                                                                                                                                                                                ; LCCOMB_X53_Y26_N30 ; 503     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                                                    ; LCFF_X58_Y19_N21   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|prejxdr                                                  ; LCFF_X58_Y19_N11   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                     ; LCCOMB_X57_Y22_N20 ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                   ; LCCOMB_X58_Y21_N10 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                     ; LCCOMB_X58_Y21_N0  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~20                                ; LCCOMB_X58_Y19_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[27]~7120                                           ; LCCOMB_X57_Y22_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[36]~7136                                           ; LCCOMB_X57_Y22_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|internal_sr[4]~7111                                            ; LCCOMB_X60_Y18_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_sdr~27 ; LCCOMB_X58_Y22_N20 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_uir~21 ; LCCOMB_X58_Y19_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~8                                                                                                          ; LCCOMB_X57_Y22_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                                                            ; LCFF_X57_Y22_N29   ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[0]~1953                                                                                                                         ; LCCOMB_X57_Y22_N22 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|internal_MonDReg[18]~1962                                                                                                                        ; LCCOMB_X57_Y22_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|module_input6                                                                                                                                    ; LCCOMB_X51_Y23_N30 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                     ; LCFF_X53_Y25_N11   ; 12      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|ic_fill_ap_offset[1]~21                                                                                                                                                                                                ; LCCOMB_X53_Y25_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|ic_fill_dp_offset_en~1                                                                                                                                                                                                 ; LCCOMB_X54_Y29_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                  ; LCCOMB_X54_Y29_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                            ; LCCOMB_X52_Y30_N28 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                                                            ; LCCOMB_X52_Y30_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|high_res_timer:the_high_res_timer|control_wr_strobe                                                                                                                                                                                ; LCCOMB_X48_Y25_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                                                               ; LCCOMB_X48_Y25_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                                                               ; LCCOMB_X48_Y25_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|high_res_timer:the_high_res_timer|process0~0                                                                                                                                                                                       ; LCCOMB_X43_Y23_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|high_res_timer:the_high_res_timer|process0~1                                                                                                                                                                                       ; LCCOMB_X43_Y23_N10 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|high_res_timer:the_high_res_timer|snap_strobe~16                                                                                                                                                                                   ; LCCOMB_X42_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                      ; LCCOMB_X53_Y20_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                         ; LCFF_X51_Y28_N3    ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~1750                                                                                                                                             ; LCCOMB_X60_Y18_N24 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[0]~149                                                                                                                                                 ; LCCOMB_X56_Y18_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[1]~150                                                                                                                                                 ; LCCOMB_X56_Y18_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                    ; LCFF_X48_Y25_N27   ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|ien_AE~24                                                                                                                                                                                                  ; LCCOMB_X48_Y25_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                                                        ; LCCOMB_X52_Y22_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                                                        ; LCCOMB_X48_Y22_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                                                   ; LCCOMB_X53_Y20_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|rvalid~79                                                                                                                                                                                                  ; LCCOMB_X48_Y25_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                   ; LCCOMB_X52_Y22_N30 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|reset_n_sources~1                                                                                                                                                                                                                  ; LCCOMB_X52_Y24_N4  ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; NIOS_System_1:inst|sys_clk_timer:the_sys_clk_timer|control_wr_strobe                                                                                                                                                                                  ; LCCOMB_X51_Y25_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                 ; LCCOMB_X51_Y25_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                 ; LCCOMB_X51_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|sys_clk_timer:the_sys_clk_timer|process0~0                                                                                                                                                                                         ; LCCOMB_X44_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|sys_clk_timer:the_sys_clk_timer|process0~1                                                                                                                                                                                         ; LCCOMB_X44_Y25_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|sys_clk_timer:the_sys_clk_timer|snap_strobe~22                                                                                                                                                                                     ; LCCOMB_X45_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~19                                                                                                                                                                         ; LCCOMB_X45_Y26_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~11                                                                                                                                                                              ; LCCOMB_X44_Y26_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|uart:the_uart|uart_rx:the_uart_rx|got_new_char                                                                                                                                                                                     ; LCCOMB_X50_Y26_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]~240                                                                                                                                       ; LCCOMB_X43_Y26_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|uart:the_uart|uart_tx:the_uart_tx|process4~0                                                                                                                                                                                       ; LCCOMB_X45_Y25_N22 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_System_1:inst|uart:the_uart|uart_tx:the_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~181                                                                                                                                ; LCCOMB_X45_Y25_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                          ; JTAG_X1_Y26_N0     ; 162     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                          ; JTAG_X1_Y26_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                                                               ; PIN_AD15           ; 1795    ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                                                                       ; LCFF_X53_Y18_N25   ; 35      ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell                                                                                                                                                                                                             ; LCCOMB_X53_Y18_N10 ; 36      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                                 ; LCCOMB_X61_Y18_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~1                                                                                                                                                                                                                 ; LCCOMB_X61_Y18_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~112                                                                                                                                                                                                                ; LCCOMB_X61_Y18_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[2]~113                                                                                                                                                                                                                ; LCCOMB_X61_Y18_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                                                                ; LCCOMB_X60_Y18_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRSR_ENA~24                                                                                                                                                                                                                      ; LCCOMB_X59_Y18_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~78                                                                                                                                                                                                                          ; LCCOMB_X59_Y18_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                             ; LCFF_X57_Y18_N9    ; 23      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~596                                                                                                                                                                                                          ; LCCOMB_X59_Y18_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                                               ; LCFF_X58_Y18_N3    ; 13      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                              ; LCFF_X54_Y18_N3    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                              ; LCFF_X58_Y18_N13   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                                               ; LCFF_X59_Y18_N29   ; 50      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                               ; LCFF_X58_Y18_N17   ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~1265                                                                                                                                                                                          ; LCCOMB_X59_Y18_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~306                                                                                                                                                                                      ; LCCOMB_X62_Y18_N24 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~307                                                                                                                                                                                      ; LCCOMB_X59_Y18_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; NIOS_System_1:inst|NIOS_System_1_reset_clk_domain_synch_module:NIOS_System_1_reset_clk_domain_synch|data_out ; LCFF_X48_Y26_N25   ; 1443    ; Global Clock         ; GCLK9            ; --                        ;
; NIOS_System_1:inst|reset_n_sources~1                                                                         ; LCCOMB_X52_Y24_N4  ; 2       ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                 ; JTAG_X1_Y26_N0     ; 162     ; Global Clock         ; GCLK3            ; --                        ;
; iCLK_50                                                                                                      ; PIN_AD15           ; 1795    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                              ; LCFF_X53_Y18_N25   ; 35      ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell                                                                    ; LCCOMB_X53_Y18_N10 ; 36      ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                      ; LCFF_X58_Y18_N3    ; 13      ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; NIOS_System_1:inst|cpu:the_cpu|W_stall                                                                                                                                                                                                                ; 503     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[9]~1965                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[8]~1964                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[7]~1963                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[6]~1962                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[5]~1961                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[4]~1960                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[3]~1959                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[2]~1958                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[1]~1957                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[0]~1956                                                                                                                                                                    ; 200     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[11]~1967                                                                                                                                                                   ; 192     ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_address[10]~1966                                                                                                                                                                   ; 192     ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|address_reg_a[1]                                                                                                                                      ; 112     ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|address_reg_a[0]                                                                                                                                      ; 86      ;
; NIOS_System_1:inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                        ; 85      ;
; NIOS_System_1:inst|cpu:the_cpu|E_ctrl_src2_choose_imm                                                                                                                                                                                                 ; 80      ;
; NIOS_System_1:inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                                                            ; 72      ;
; NIOS_System_1:inst|cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                                                        ; 72      ;
; NIOS_System_1:inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                                                        ; 69      ;
; NIOS_System_1:inst|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                                                        ; 68      ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~20                                ; 64      ;
; NIOS_System_1:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                                                        ; 51      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                                               ; 50      ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_byteenable[3]~47                                                                                                                                                                   ; 50      ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_byteenable[1]~46                                                                                                                                                                   ; 50      ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_byteenable[2]~45                                                                                                                                                                   ; 50      ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|CPU_MEM_s1_byteenable[0]~44                                                                                                                                                                   ; 50      ;
; NIOS_System_1:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_granted_cpu_jtag_debug_module~60                                                                                                                        ; 50      ;
; NIOS_System_1:inst|cpu:the_cpu|E_src1_hazard_M                                                                                                                                                                                                        ; 49      ;
; NIOS_System_1:inst|cpu:the_cpu|M_wr_data_unfiltered[26]~277                                                                                                                                                                                           ; 48      ;
; NIOS_System_1:inst|cpu:the_cpu|M_wr_data_unfiltered[26]~276                                                                                                                                                                                           ; 48      ;
; NIOS_System_1:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                ; 47      ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                                                                                                    ; 42      ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                                                                                                    ; 42      ;
; NIOS_System_1:inst|uart:the_uart|uart_regs:the_uart_regs|Equal1~94                                                                                                                                                                                    ; 42      ;
; NIOS_System_1:inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                               ; 41      ;
; NIOS_System_1:inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                                                        ; 40      ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|prejxdr                                                  ; 39      ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_sdr~27 ; 39      ;
; NIOS_System_1:inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                         ; 39      ;
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|address_reg_a[2]                                                                                                                                      ; 38      ;
; NIOS_System_1:inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                ; 36      ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|cpu_data_master_requests_CPU_MEM_s1~261                                                                                                                                                       ; 34      ;
; NIOS_System_1:inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                              ; 34      ;
; NIOS_System_1:inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                                                          ; 34      ;
; NIOS_System_1:inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                                                          ; 34      ;
; NIOS_System_1:inst|CPU_MEM_s1_arbitrator:the_CPU_MEM_s1|cpu_instruction_master_read_data_valid_CPU_MEM_s1_shift_register                                                                                                                              ; 33      ;
; NIOS_System_1:inst|uart:the_uart|uart_regs:the_uart_regs|Equal1~91                                                                                                                                                                                    ; 33      ;
; NIOS_System_1:inst|cpu:the_cpu|E_alu_result[1]~18242                                                                                                                                                                                                  ; 33      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; NIOS_System_1:inst|CPU_MEM:the_CPU_MEM|altsyncram:the_altsyncram|altsyncram_ccb1:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 25600        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 819200 ; 25600                       ; 32                          ; --                          ; --                          ; 819200              ; 200  ; CPU_MEM.hex                     ; M4K_X37_Y43, M4K_X37_Y19, M4K_X37_Y39, M4K_X17_Y43, M4K_X17_Y26, M4K_X37_Y20, M4K_X84_Y15, M4K_X84_Y16, M4K_X84_Y13, M4K_X64_Y19, M4K_X64_Y16, M4K_X64_Y21, M4K_X17_Y30, M4K_X17_Y18, M4K_X17_Y42, M4K_X17_Y37, M4K_X17_Y19, M4K_X17_Y29, M4K_X55_Y38, M4K_X84_Y8, M4K_X64_Y38, M4K_X64_Y9, M4K_X84_Y22, M4K_X84_Y19, M4K_X17_Y7, M4K_X17_Y39, M4K_X37_Y12, M4K_X17_Y15, M4K_X37_Y4, M4K_X37_Y18, M4K_X55_Y41, M4K_X55_Y2, M4K_X64_Y46, M4K_X55_Y3, M4K_X64_Y6, M4K_X64_Y11, M4K_X84_Y29, M4K_X84_Y34, M4K_X64_Y40, M4K_X84_Y27, M4K_X84_Y35, M4K_X84_Y26, M4K_X64_Y5, M4K_X55_Y6, M4K_X55_Y13, M4K_X64_Y26, M4K_X64_Y8, M4K_X64_Y10, M4K_X17_Y32, M4K_X17_Y25, M4K_X17_Y12, M4K_X37_Y45, M4K_X37_Y6, M4K_X17_Y34, M4K_X64_Y41, M4K_X84_Y18, M4K_X84_Y17, M4K_X84_Y41, M4K_X84_Y9, M4K_X84_Y14, M4K_X37_Y11, M4K_X17_Y13, M4K_X17_Y40, M4K_X37_Y42, M4K_X17_Y44, M4K_X37_Y44, M4K_X64_Y14, M4K_X64_Y7, M4K_X37_Y14, M4K_X55_Y8, M4K_X55_Y42, M4K_X37_Y25, M4K_X37_Y3, M4K_X37_Y38, M4K_X37_Y7, M4K_X37_Y48, M4K_X17_Y36, M4K_X37_Y26, M4K_X17_Y41, M4K_X17_Y46, M4K_X17_Y33, M4K_X55_Y44, M4K_X55_Y46, M4K_X17_Y35, M4K_X64_Y22, M4K_X17_Y22, M4K_X55_Y27, M4K_X37_Y37, M4K_X17_Y31, M4K_X84_Y30, M4K_X64_Y35, M4K_X17_Y27, M4K_X84_Y33, M4K_X55_Y22, M4K_X55_Y17, M4K_X37_Y29, M4K_X37_Y22, M4K_X37_Y27, M4K_X55_Y18, M4K_X55_Y36, M4K_X17_Y23, M4K_X37_Y36, M4K_X64_Y3, M4K_X17_Y21, M4K_X55_Y45, M4K_X37_Y10, M4K_X84_Y10, M4K_X84_Y11, M4K_X84_Y38, M4K_X84_Y12, M4K_X84_Y31, M4K_X64_Y13, M4K_X64_Y28, M4K_X64_Y15, M4K_X55_Y14, M4K_X64_Y23, M4K_X55_Y15, M4K_X55_Y34, M4K_X84_Y37, M4K_X84_Y23, M4K_X84_Y25, M4K_X55_Y7, M4K_X84_Y7, M4K_X64_Y39, M4K_X55_Y5, M4K_X64_Y4, M4K_X55_Y4, M4K_X17_Y24, M4K_X55_Y16, M4K_X64_Y48, M4K_X64_Y47, M4K_X84_Y28, M4K_X64_Y44, M4K_X84_Y21, M4K_X55_Y35, M4K_X84_Y39, M4K_X55_Y10, M4K_X37_Y8, M4K_X37_Y9, M4K_X64_Y33, M4K_X55_Y12, M4K_X17_Y10, M4K_X64_Y34, M4K_X37_Y32, M4K_X37_Y33, M4K_X55_Y11, M4K_X55_Y9, M4K_X64_Y12, M4K_X17_Y9, M4K_X64_Y2, M4K_X37_Y46, M4K_X37_Y5, M4K_X17_Y38, M4K_X55_Y48, M4K_X37_Y41, M4K_X37_Y34, M4K_X55_Y37, M4K_X55_Y47, M4K_X64_Y45, M4K_X37_Y47, M4K_X37_Y13, M4K_X17_Y17, M4K_X17_Y14, M4K_X17_Y20, M4K_X17_Y28, M4K_X37_Y30, M4K_X55_Y39, M4K_X84_Y36, M4K_X84_Y32, M4K_X64_Y36, M4K_X64_Y37, M4K_X64_Y42, M4K_X55_Y25, M4K_X17_Y11, M4K_X37_Y2, M4K_X17_Y8, M4K_X17_Y16, M4K_X17_Y6, M4K_X37_Y16, M4K_X64_Y24, M4K_X37_Y15, M4K_X37_Y17, M4K_X64_Y17, M4K_X37_Y23, M4K_X55_Y19, M4K_X64_Y18, M4K_X55_Y26, M4K_X37_Y28, M4K_X84_Y20, M4K_X84_Y24, M4K_X37_Y21, M4K_X64_Y20, M4K_X37_Y40, M4K_X55_Y28, M4K_X37_Y35, M4K_X37_Y31, M4K_X37_Y24, M4K_X55_Y40, M4K_X55_Y43, M4K_X64_Y43 ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                            ; M4K_X64_Y31, M4K_X64_Y29, M4K_X64_Y30, M4K_X55_Y33, M4K_X64_Y32, M4K_X55_Y31, M4K_X55_Y30, M4K_X55_Y32                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_41g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920   ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1    ; cpu_ic_tag_ram.mif              ; M4K_X55_Y29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X55_Y23, M4K_X55_Y24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3nf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X64_Y27                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4nf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X64_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X55_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; NIOS_System_1:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X55_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X73_Y28_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X73_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS_System_1:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X73_Y27_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 8,763 / 197,592 ( 4 % ) ;
; C16 interconnects          ; 474 / 6,270 ( 8 % )     ;
; C4 interconnects           ; 5,502 / 123,120 ( 4 % ) ;
; Direct links               ; 445 / 197,592 ( < 1 % ) ;
; Global clocks              ; 7 / 16 ( 44 % )         ;
; Local interconnects        ; 1,426 / 68,416 ( 2 % )  ;
; R24 interconnects          ; 664 / 5,926 ( 11 % )    ;
; R4 interconnects           ; 7,045 / 167,484 ( 4 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.47) ; Number of LABs  (Total = 216) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 5                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 4                             ;
; 6                                           ; 5                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 7                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 8                             ;
; 13                                          ; 15                            ;
; 14                                          ; 11                            ;
; 15                                          ; 13                            ;
; 16                                          ; 128                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.74) ; Number of LABs  (Total = 216) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 180                           ;
; 1 Clock                            ; 196                           ;
; 1 Clock enable                     ; 109                           ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 56                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 32                            ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.94) ; Number of LABs  (Total = 216) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 4                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 4                             ;
; 13                                           ; 0                             ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 10                            ;
; 17                                           ; 2                             ;
; 18                                           ; 21                            ;
; 19                                           ; 20                            ;
; 20                                           ; 3                             ;
; 21                                           ; 15                            ;
; 22                                           ; 14                            ;
; 23                                           ; 11                            ;
; 24                                           ; 9                             ;
; 25                                           ; 11                            ;
; 26                                           ; 6                             ;
; 27                                           ; 14                            ;
; 28                                           ; 11                            ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 4                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.96) ; Number of LABs  (Total = 216) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 13                            ;
; 2                                               ; 9                             ;
; 3                                               ; 4                             ;
; 4                                               ; 8                             ;
; 5                                               ; 13                            ;
; 6                                               ; 7                             ;
; 7                                               ; 11                            ;
; 8                                               ; 18                            ;
; 9                                               ; 22                            ;
; 10                                              ; 14                            ;
; 11                                              ; 21                            ;
; 12                                              ; 6                             ;
; 13                                              ; 4                             ;
; 14                                              ; 16                            ;
; 15                                              ; 6                             ;
; 16                                              ; 25                            ;
; 17                                              ; 5                             ;
; 18                                              ; 5                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.69) ; Number of LABs  (Total = 216) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 5                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 0                             ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 2                             ;
; 16                                           ; 5                             ;
; 17                                           ; 8                             ;
; 18                                           ; 4                             ;
; 19                                           ; 5                             ;
; 20                                           ; 9                             ;
; 21                                           ; 6                             ;
; 22                                           ; 7                             ;
; 23                                           ; 2                             ;
; 24                                           ; 6                             ;
; 25                                           ; 8                             ;
; 26                                           ; 9                             ;
; 27                                           ; 5                             ;
; 28                                           ; 2                             ;
; 29                                           ; 11                            ;
; 30                                           ; 6                             ;
; 31                                           ; 15                            ;
; 32                                           ; 54                            ;
; 33                                           ; 4                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Wed Oct 26 21:37:33 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Lab_1_SoPC -c Lab_1_SoPC
Info: Selected device EP2C70F896C6 for design "Lab_1_SoPC"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G7
    Info: Pin ~nCSO~ is reserved at location K9
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node iCLK_50 (placed in PIN AD15 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node NIOS_System_1:inst|NIOS_System_1_reset_clk_domain_synch_module:NIOS_System_1_reset_clk_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~238
        Info: Destination node NIOS_System_1:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|internal_resetlatch~98
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~446
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~5
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]~_wirecell
Info: Automatically promoted node NIOS_System_1:inst|reset_n_sources~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info: Created 16 register duplicates
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ15_AM1" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FLASH_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_N0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_P0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_N0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_P0" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning: Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DPA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "iAUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_28" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_2" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_3" is assigned to location or region, but does not exist in design
    Warning: Node "iCLK_50_4" is assigned to location or region, but does not exist in design
    Warning: Node "iENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "iEXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "iFLASH_RY_N" is assigned to location or region, but does not exist in design
    Warning: Node "iIRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT0" is assigned to location or region, but does not exist in design
    Warning: Node "iOTG_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_CLK27" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_HS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD1_VS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_CLK27" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_HS" is assigned to location or region, but does not exist in design
    Warning: Node "iTD2_VS" is assigned to location or region, but does not exist in design
    Warning: Node "iUART_RTS" is assigned to location or region, but does not exist in design
    Warning: Node "oAUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "oAUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_BA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_BA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_LDQM0" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_UDQM1" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM0_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_BA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_BA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CKE" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_LDQM0" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_RAS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_UDQM1" is assigned to location or region, but does not exist in design
    Warning: Node "oDRAM1_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_IOR_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_IOW_N" is assigned to location or region, but does not exist in design
    Warning: Node "oENET_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[19]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[20]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[21]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_BYTE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oFLASH_WP_N" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX0_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX1_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX2_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX3_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX4_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX5_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX6_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oHEX7_DP" is assigned to location or region, but does not exist in design
    Warning: Node "oI2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "oIRDA_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "oLEDG[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oOTG_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADSC_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADSP_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_ADV_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_BE_N[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE1_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE2" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CE3_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_GW_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oSRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "oTD1_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oTD2_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "oUART_CTS" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_B[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_G[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_HS" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[0]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[1]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[2]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[3]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[4]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[5]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[6]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[7]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[8]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_R[9]" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning: Node "oVGA_VS" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Estimated most critical path is register to register delay of 10.580 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X58_Y28; Fanout = 2; REG Node = 'NIOS_System_1:inst|cpu:the_cpu|M_ctrl_mul_lsw'
    Info: 2: + IC(0.185 ns) + CELL(0.438 ns) = 0.623 ns; Loc. = LAB_X58_Y28; Fanout = 48; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|M_wr_data_unfiltered[26]~277'
    Info: 3: + IC(0.755 ns) + CELL(0.275 ns) = 1.653 ns; Loc. = LAB_X54_Y28; Fanout = 1; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|M_wr_data_unfiltered[5]~282'
    Info: 4: + IC(1.022 ns) + CELL(0.271 ns) = 2.946 ns; Loc. = LAB_X61_Y28; Fanout = 10; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|M_wr_data_unfiltered[5]~283'
    Info: 5: + IC(0.481 ns) + CELL(0.271 ns) = 3.698 ns; Loc. = LAB_X62_Y28; Fanout = 7; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|M_mul_src2[5]~69'
    Info: 6: + IC(0.874 ns) + CELL(0.393 ns) = 4.965 ns; Loc. = LAB_X59_Y28; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~419'
    Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 5.036 ns; Loc. = LAB_X59_Y28; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~421'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 5.107 ns; Loc. = LAB_X59_Y28; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~423'
    Info: 9: + IC(0.090 ns) + CELL(0.071 ns) = 5.268 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~425'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 5.339 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~427'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 5.410 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~429'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 5.481 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~431'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 5.552 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~433'
    Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 5.623 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~435'
    Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 5.694 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~437'
    Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 5.765 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~439'
    Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 5.836 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~441'
    Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 5.907 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~443'
    Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 5.978 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~445'
    Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 6.049 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~447'
    Info: 21: + IC(0.000 ns) + CELL(0.071 ns) = 6.120 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~449'
    Info: 22: + IC(0.000 ns) + CELL(0.071 ns) = 6.191 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~451'
    Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 6.262 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~453'
    Info: 24: + IC(0.000 ns) + CELL(0.071 ns) = 6.333 ns; Loc. = LAB_X59_Y27; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~455'
    Info: 25: + IC(0.090 ns) + CELL(0.071 ns) = 6.494 ns; Loc. = LAB_X59_Y26; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~457'
    Info: 26: + IC(0.000 ns) + CELL(0.071 ns) = 6.565 ns; Loc. = LAB_X59_Y26; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~459'
    Info: 27: + IC(0.000 ns) + CELL(0.071 ns) = 6.636 ns; Loc. = LAB_X59_Y26; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~461'
    Info: 28: + IC(0.000 ns) + CELL(0.071 ns) = 6.707 ns; Loc. = LAB_X59_Y26; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~463'
    Info: 29: + IC(0.000 ns) + CELL(0.071 ns) = 6.778 ns; Loc. = LAB_X59_Y26; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~465'
    Info: 30: + IC(0.000 ns) + CELL(0.071 ns) = 6.849 ns; Loc. = LAB_X59_Y26; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~467'
    Info: 31: + IC(0.000 ns) + CELL(0.071 ns) = 6.920 ns; Loc. = LAB_X59_Y26; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~469'
    Info: 32: + IC(0.000 ns) + CELL(0.071 ns) = 6.991 ns; Loc. = LAB_X59_Y26; Fanout = 1; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~471'
    Info: 33: + IC(0.000 ns) + CELL(0.410 ns) = 7.401 ns; Loc. = LAB_X59_Y26; Fanout = 1; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|Add7~472'
    Info: 34: + IC(0.318 ns) + CELL(0.437 ns) = 8.156 ns; Loc. = LAB_X58_Y26; Fanout = 1; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|E_arith_result[32]~57'
    Info: 35: + IC(0.290 ns) + CELL(0.275 ns) = 8.721 ns; Loc. = LAB_X58_Y26; Fanout = 4; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|E_br_actually_taken~187'
    Info: 36: + IC(0.618 ns) + CELL(0.437 ns) = 9.776 ns; Loc. = LAB_X57_Y29; Fanout = 2; COMB Node = 'NIOS_System_1:inst|cpu:the_cpu|E_alu_result[0]~18319'
    Info: 37: + IC(0.720 ns) + CELL(0.084 ns) = 10.580 ns; Loc. = LAB_X58_Y29; Fanout = 2; REG Node = 'NIOS_System_1:inst|cpu:the_cpu|M_ienable_reg[0]'
    Info: Total cell delay = 5.137 ns ( 48.55 % )
    Info: Total interconnect delay = 5.443 ns ( 51.45 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 24% of the available device resources in the region that extends from location X48_Y13 to location X59_Y25
Info: Fitter routing operations ending: elapsed time is 00:00:07
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 96 output pins without output pin load capacitance assignment
    Info: Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin oLCD_ON has VCC driving its datain port
    Info: Pin oLCD_BLON has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: NIOS_System_1:inst|cpu:the_cpu|M_alu_result[2] (inverted)
        Info: Type bidirectional pin LCD_D[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin LCD_D[0] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/BER_MED/TP2/Lab_SoPC_2/Hard/Lab_1_SoPC_restored/Lab_1_SoPC.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 414 warnings
    Info: Peak virtual memory: 292 megabytes
    Info: Processing ended: Wed Oct 26 21:38:26 2022
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:00:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/BER_MED/TP2/Lab_SoPC_2/Hard/Lab_1_SoPC_restored/Lab_1_SoPC.fit.smsg.


