TimeQuest Timing Analyzer report for uart_tx_rx
Thu May 02 23:57:30 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50m'
 13. Slow 1200mV 85C Model Hold: 'clk_50m'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50m'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_50m'
 29. Slow 1200mV 0C Model Hold: 'clk_50m'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50m'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk_50m'
 44. Fast 1200mV 0C Model Hold: 'clk_50m'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50m'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; uart_tx_rx                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_50m    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50m } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 337.95 MHz ; 250.0 MHz       ; clk_50m    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_50m ; -1.959 ; -73.281          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_50m ; 0.343 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_50m ; -3.000 ; -61.000                        ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50m'                                                                                                                      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.959 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.892      ;
; -1.950 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.883      ;
; -1.878 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.811      ;
; -1.873 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.806      ;
; -1.825 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.758      ;
; -1.825 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.758      ;
; -1.825 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.758      ;
; -1.825 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.758      ;
; -1.816 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.749      ;
; -1.816 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.749      ;
; -1.816 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.749      ;
; -1.816 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.749      ;
; -1.792 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.725      ;
; -1.791 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.724      ;
; -1.791 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.724      ;
; -1.782 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.715      ;
; -1.782 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.715      ;
; -1.781 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.714      ;
; -1.758 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.691      ;
; -1.738 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.671      ;
; -1.713 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.646      ;
; -1.713 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.646      ;
; -1.708 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.641      ;
; -1.708 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.641      ;
; -1.690 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.623      ;
; -1.689 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.622      ;
; -1.689 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.622      ;
; -1.689 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.622      ;
; -1.689 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.622      ;
; -1.684 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.617      ;
; -1.671 ; transmitter:uart_Tx|bit_pos[1]       ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.052     ; 2.614      ;
; -1.664 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.597      ;
; -1.658 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.591      ;
; -1.658 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.591      ;
; -1.658 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.591      ;
; -1.658 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.591      ;
; -1.624 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.557      ;
; -1.624 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.557      ;
; -1.616 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.549      ;
; -1.616 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.549      ;
; -1.600 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.533      ;
; -1.592 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.525      ;
; -1.592 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.525      ;
; -1.592 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.525      ;
; -1.592 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.525      ;
; -1.591 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.524      ;
; -1.590 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.523      ;
; -1.590 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.523      ;
; -1.589 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.522      ;
; -1.570 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.503      ;
; -1.570 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.503      ;
; -1.556 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.489      ;
; -1.556 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.489      ;
; -1.556 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.489      ;
; -1.556 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.489      ;
; -1.537 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.822      ;
; -1.536 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.821      ;
; -1.536 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.821      ;
; -1.528 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.813      ;
; -1.527 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.812      ;
; -1.527 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.812      ;
; -1.524 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.457      ;
; -1.522 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.455      ;
; -1.522 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.455      ;
; -1.516 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.449      ;
; -1.515 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.448      ;
; -1.507 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.440      ;
; -1.506 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.439      ;
; -1.501 ; receiver:uart_Rx|bit_pos[3]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.434      ;
; -1.499 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.432      ;
; -1.499 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.432      ;
; -1.488 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.773      ;
; -1.485 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.770      ;
; -1.484 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.769      ;
; -1.483 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.768      ;
; -1.480 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.765      ;
; -1.479 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.764      ;
; -1.475 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.408      ;
; -1.475 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.408      ;
; -1.475 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.408      ;
; -1.475 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.408      ;
; -1.453 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.386      ;
; -1.452 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.385      ;
; -1.452 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.385      ;
; -1.448 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.381      ;
; -1.447 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.380      ;
; -1.447 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.380      ;
; -1.433 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.366      ;
; -1.421 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.354      ;
; -1.421 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.354      ;
; -1.392 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[7]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.291      ; 2.678      ;
; -1.392 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[6]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.291      ; 2.678      ;
; -1.392 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[5]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.291      ; 2.678      ;
; -1.392 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[4]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.291      ; 2.678      ;
; -1.392 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[3]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.291      ; 2.678      ;
; -1.392 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[2]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.291      ; 2.678      ;
; -1.392 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[1]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.291      ; 2.678      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50m'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.580      ;
; 0.361 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.580      ;
; 0.398 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.617      ;
; 0.404 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.623      ;
; 0.405 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.429      ; 0.991      ;
; 0.405 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.429      ; 0.991      ;
; 0.405 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.624      ;
; 0.406 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.429      ; 0.992      ;
; 0.410 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.629      ;
; 0.431 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.650      ;
; 0.535 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.755      ;
; 0.556 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.775      ;
; 0.559 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.779      ;
; 0.586 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.820      ;
; 0.598 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.817      ;
; 0.605 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.427      ; 1.189      ;
; 0.605 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.427      ; 1.189      ;
; 0.607 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.427      ; 1.191      ;
; 0.609 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.427      ; 1.193      ;
; 0.609 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.427      ; 1.193      ;
; 0.614 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.833      ;
; 0.616 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.835      ;
; 0.630 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.850      ;
; 0.651 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.870      ;
; 0.651 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.870      ;
; 0.651 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.870      ;
; 0.680 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.915      ;
; 0.718 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.938      ;
; 0.728 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 0.948      ;
; 0.773 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 1.007      ;
; 0.777 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.052      ; 0.986      ;
; 0.779 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.080      ; 1.016      ;
; 0.782 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.052      ; 0.991      ;
; 0.812 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 1.045      ;
; 0.817 ; baudrate:uart_baud|tx_acc[8]             ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.428      ; 1.402      ;
; 0.821 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.040      ;
; 0.839 ; baudrate:uart_baud|tx_acc[8]             ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.428      ; 1.424      ;
; 0.840 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.060      ;
; 0.846 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.066      ;
; 0.852 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.071      ;
; 0.862 ; receiver:uart_Rx|state.RX_STATE_STOP     ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.081      ;
; 0.864 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.083      ;
; 0.878 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 1.113      ;
; 0.883 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.102      ;
; 0.885 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.080      ; 1.122      ;
; 0.897 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 1.131      ;
; 0.897 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 1.131      ;
; 0.898 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 1.132      ;
; 0.905 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.080      ; 1.142      ;
; 0.917 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.080      ; 1.154      ;
; 0.925 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 1.158      ;
; 0.928 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 1.163      ;
; 0.933 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.152      ;
; 0.937 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.052      ; 1.146      ;
; 0.943 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.162      ;
; 0.949 ; baudrate:uart_baud|tx_acc[5]             ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.428      ; 1.534      ;
; 0.956 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.175      ;
; 0.961 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.180      ;
; 0.962 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.181      ;
; 0.969 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.188      ;
; 0.969 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.188      ;
; 0.971 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; baudrate:uart_baud|tx_acc[5]             ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.428      ; 1.556      ;
; 0.977 ; baudrate:uart_baud|rx_acc[2]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.063      ; 1.197      ;
; 0.983 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.202      ;
; 0.985 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.204      ;
; 0.986 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.205      ;
; 0.986 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.205      ;
; 0.992 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.211      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50m'                                                                       ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50m ; Rise       ; clk_50m                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; 0.079  ; 0.263        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Rx          ; clk_50m    ; 4.162 ; 4.697 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 1.995 ; 2.509 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 1.965 ; 2.372 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 1.875 ; 2.331 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 1.714 ; 2.163 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 1.726 ; 2.126 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 1.957 ; 2.392 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 1.593 ; 2.000 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 0.801 ; 0.911 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 1.995 ; 2.509 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.290 ; 0.398 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; 1.383 ; 1.544 ; Rise       ; clk_50m         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -1.565 ; -2.172 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -0.479 ; -0.594 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -1.588 ; -1.987 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -1.491 ; -1.926 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -1.348 ; -1.786 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -1.362 ; -1.752 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -1.581 ; -2.006 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -1.224 ; -1.610 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -0.479 ; -0.594 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -1.620 ; -2.122 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.033  ; -0.089 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; -0.064 ; -0.191 ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Tx           ; clk_50m    ; 9.058  ; 8.942  ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 6.898  ; 6.819  ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 5.894  ; 5.907  ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 10.009 ; 10.437 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 10.009 ; 10.437 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 6.858  ; 7.016  ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 9.956  ; 10.337 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 8.215  ; 8.319  ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 6.265  ; 6.257  ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 6.059  ; 6.068  ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 6.040  ; 6.050  ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 6.300  ; 6.299  ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.939  ; 5.924  ; Rise       ; clk_50m         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+-------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+--------+------------+-----------------+
; Tx           ; clk_50m    ; 8.736 ; 8.625  ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 6.663 ; 6.588  ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 5.700 ; 5.712  ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 5.840 ; 5.849  ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 9.747 ; 10.170 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 6.622 ; 6.774  ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 9.695 ; 10.074 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 7.931 ; 8.032  ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 6.056 ; 6.047  ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 5.858 ; 5.866  ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 5.840 ; 5.849  ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 6.089 ; 6.088  ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.744 ; 5.729  ; Rise       ; clk_50m         ;
+--------------+------------+-------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 6.205 ;    ;    ; 6.568 ;
; data_in[1] ; LEDR[1]     ; 5.910 ;    ;    ; 6.274 ;
; data_in[2] ; LEDR[2]     ; 5.892 ;    ;    ; 6.256 ;
; data_in[3] ; LEDR[3]     ; 5.602 ;    ;    ; 5.980 ;
; data_in[4] ; LEDR[4]     ; 5.977 ;    ;    ; 6.358 ;
; data_in[5] ; LEDR[5]     ; 5.508 ;    ;    ; 5.894 ;
; data_in[6] ; LEDR[6]     ; 3.957 ;    ;    ; 4.173 ;
; data_in[7] ; LEDR[7]     ; 5.560 ;    ;    ; 6.025 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 5.999 ;    ;    ; 6.354 ;
; data_in[1] ; LEDR[1]     ; 5.716 ;    ;    ; 6.072 ;
; data_in[2] ; LEDR[2]     ; 5.699 ;    ;    ; 6.055 ;
; data_in[3] ; LEDR[3]     ; 5.425 ;    ;    ; 5.792 ;
; data_in[4] ; LEDR[4]     ; 5.781 ;    ;    ; 6.153 ;
; data_in[5] ; LEDR[5]     ; 5.331 ;    ;    ; 5.706 ;
; data_in[6] ; LEDR[6]     ; 3.849 ;    ;    ; 4.065 ;
; data_in[7] ; LEDR[7]     ; 5.384 ;    ;    ; 5.838 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 372.16 MHz ; 250.0 MHz       ; clk_50m    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50m ; -1.687 ; -60.089         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.298 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -61.000                       ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50m'                                                                                                                       ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.687 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.627      ;
; -1.679 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.619      ;
; -1.577 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.517      ;
; -1.574 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.514      ;
; -1.561 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.501      ;
; -1.553 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.493      ;
; -1.553 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.493      ;
; -1.553 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.493      ;
; -1.553 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.493      ;
; -1.547 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.487      ;
; -1.523 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.463      ;
; -1.523 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.463      ;
; -1.515 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.455      ;
; -1.515 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.455      ;
; -1.498 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.438      ;
; -1.494 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.433      ;
; -1.477 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.416      ;
; -1.452 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.392      ;
; -1.437 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.377      ;
; -1.437 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.377      ;
; -1.434 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.374      ;
; -1.434 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.374      ;
; -1.421 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.361      ;
; -1.421 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.361      ;
; -1.421 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.361      ;
; -1.421 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.361      ;
; -1.418 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.358      ;
; -1.418 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.358      ;
; -1.418 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.358      ;
; -1.418 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.358      ;
; -1.415 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.355      ;
; -1.415 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.355      ;
; -1.415 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.355      ;
; -1.415 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.355      ;
; -1.389 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.329      ;
; -1.383 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.323      ;
; -1.383 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.323      ;
; -1.379 ; transmitter:uart_Tx|bit_pos[1]       ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.045     ; 2.329      ;
; -1.358 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.298      ;
; -1.358 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.298      ;
; -1.353 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.293      ;
; -1.345 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.285      ;
; -1.339 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.279      ;
; -1.339 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.279      ;
; -1.339 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.279      ;
; -1.339 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.279      ;
; -1.330 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.269      ;
; -1.329 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.269      ;
; -1.326 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.266      ;
; -1.326 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.266      ;
; -1.326 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.266      ;
; -1.326 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.266      ;
; -1.320 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.575      ;
; -1.320 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.575      ;
; -1.318 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.573      ;
; -1.313 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.252      ;
; -1.312 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.567      ;
; -1.312 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.567      ;
; -1.310 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.565      ;
; -1.288 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.228      ;
; -1.288 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.228      ;
; -1.285 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.224      ;
; -1.281 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.221      ;
; -1.280 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.220      ;
; -1.273 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.213      ;
; -1.272 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.212      ;
; -1.270 ; receiver:uart_Rx|bit_pos[3]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.209      ;
; -1.249 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.189      ;
; -1.249 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.189      ;
; -1.230 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.170      ;
; -1.230 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.170      ;
; -1.230 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.170      ;
; -1.230 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.170      ;
; -1.226 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.481      ;
; -1.223 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.478      ;
; -1.223 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.478      ;
; -1.221 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.476      ;
; -1.220 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.475      ;
; -1.218 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.473      ;
; -1.213 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.153      ;
; -1.195 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.135      ;
; -1.194 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.134      ;
; -1.194 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.134      ;
; -1.192 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.132      ;
; -1.191 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.131      ;
; -1.191 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.131      ;
; -1.180 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.435      ;
; -1.180 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.435      ;
; -1.178 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.433      ;
; -1.165 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.105      ;
; -1.153 ; baudrate:uart_baud|rx_acc[4]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.093      ;
; -1.153 ; baudrate:uart_baud|rx_acc[4]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.093      ;
; -1.153 ; baudrate:uart_baud|rx_acc[4]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.093      ;
; -1.153 ; baudrate:uart_baud|rx_acc[4]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.093      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50m'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.067      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.519      ;
; 0.353 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.553      ;
; 0.358 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.558      ;
; 0.358 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.558      ;
; 0.367 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.384      ; 0.895      ;
; 0.368 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.384      ; 0.896      ;
; 0.369 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.384      ; 0.897      ;
; 0.370 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.570      ;
; 0.380 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.580      ;
; 0.475 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.674      ;
; 0.499 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.698      ;
; 0.502 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.702      ;
; 0.523 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.735      ;
; 0.536 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.736      ;
; 0.550 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.750      ;
; 0.552 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.752      ;
; 0.554 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.081      ;
; 0.554 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.081      ;
; 0.554 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.081      ;
; 0.556 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.083      ;
; 0.557 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.084      ;
; 0.564 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.763      ;
; 0.592 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.792      ;
; 0.592 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.792      ;
; 0.592 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.792      ;
; 0.625 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.839      ;
; 0.654 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.853      ;
; 0.667 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.866      ;
; 0.692 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.904      ;
; 0.706 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.895      ;
; 0.708 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.897      ;
; 0.710 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.071      ; 0.925      ;
; 0.734 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.067      ; 0.945      ;
; 0.739 ; baudrate:uart_baud|tx_acc[8]             ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.266      ;
; 0.741 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.940      ;
; 0.752 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.951      ;
; 0.757 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.956      ;
; 0.761 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; baudrate:uart_baud|tx_acc[8]             ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.289      ;
; 0.768 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.967      ;
; 0.777 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.976      ;
; 0.778 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.977      ;
; 0.780 ; receiver:uart_Rx|state.RX_STATE_STOP     ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 0.000        ; 0.056      ; 0.980      ;
; 0.781 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.980      ;
; 0.790 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.989      ;
; 0.805 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 1.017      ;
; 0.809 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 1.021      ;
; 0.810 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 1.022      ;
; 0.811 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 1.025      ;
; 0.816 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.071      ; 1.031      ;
; 0.830 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.071      ; 1.045      ;
; 0.833 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.067      ; 1.044      ;
; 0.839 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.038      ;
; 0.840 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.071      ; 1.055      ;
; 0.846 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.045      ;
; 0.850 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 1.064      ;
; 0.850 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.049      ;
; 0.855 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.054      ;
; 0.856 ; baudrate:uart_baud|tx_acc[5]             ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.383      ;
; 0.857 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.056      ;
; 0.859 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 1.048      ;
; 0.875 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.074      ;
; 0.879 ; baudrate:uart_baud|tx_acc[5]             ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.383      ; 1.406      ;
; 0.882 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.081      ;
; 0.884 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.083      ;
; 0.885 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.084      ;
; 0.886 ; baudrate:uart_baud|rx_acc[2]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.085      ;
; 0.886 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.085      ;
; 0.888 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.087      ;
; 0.889 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.088      ;
; 0.894 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.093      ;
; 0.895 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.094      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50m'                                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50m ; Rise       ; clk_50m                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Rx          ; clk_50m    ; 3.674 ; 4.142 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 1.736 ; 2.153 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 1.699 ; 2.024 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 1.618 ; 1.960 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 1.474 ; 1.812 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 1.483 ; 1.799 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 1.696 ; 2.036 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 1.365 ; 1.662 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 0.759 ; 0.918 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 1.736 ; 2.153 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.262 ; 0.447 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; 1.272 ; 1.494 ; Rise       ; clk_50m         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -1.345 ; -1.843 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -0.468 ; -0.630 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -1.368 ; -1.684 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -1.279 ; -1.607 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -1.152 ; -1.481 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -1.162 ; -1.470 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -1.364 ; -1.696 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -1.039 ; -1.321 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -0.468 ; -0.630 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -1.404 ; -1.812 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.027  ; -0.167 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; -0.067 ; -0.270 ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 8.126 ; 8.101 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 6.161 ; 6.141 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 5.283 ; 5.273 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 8.893 ; 9.131 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 8.893 ; 9.131 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 6.170 ; 6.233 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 8.840 ; 9.060 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 7.451 ; 7.421 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 5.614 ; 5.551 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 5.417 ; 5.381 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 5.399 ; 5.367 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 5.647 ; 5.597 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.338 ; 5.282 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 7.825 ; 7.802 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 5.940 ; 5.922 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 5.098 ; 5.088 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 5.208 ; 5.176 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 8.643 ; 8.880 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 5.946 ; 6.006 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 8.592 ; 8.812 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 7.182 ; 7.154 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 5.414 ; 5.353 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 5.225 ; 5.189 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 5.208 ; 5.176 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 5.446 ; 5.397 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.152 ; 5.097 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 5.457 ;    ;    ; 5.743 ;
; data_in[1] ; LEDR[1]     ; 5.186 ;    ;    ; 5.482 ;
; data_in[2] ; LEDR[2]     ; 5.171 ;    ;    ; 5.467 ;
; data_in[3] ; LEDR[3]     ; 4.920 ;    ;    ; 5.221 ;
; data_in[4] ; LEDR[4]     ; 5.244 ;    ;    ; 5.572 ;
; data_in[5] ; LEDR[5]     ; 4.815 ;    ;    ; 5.139 ;
; data_in[6] ; LEDR[6]     ; 3.526 ;    ;    ; 3.782 ;
; data_in[7] ; LEDR[7]     ; 4.876 ;    ;    ; 5.280 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 5.268 ;    ;    ; 5.547 ;
; data_in[1] ; LEDR[1]     ; 5.008 ;    ;    ; 5.297 ;
; data_in[2] ; LEDR[2]     ; 4.994 ;    ;    ; 5.282 ;
; data_in[3] ; LEDR[3]     ; 4.757 ;    ;    ; 5.049 ;
; data_in[4] ; LEDR[4]     ; 5.064 ;    ;    ; 5.383 ;
; data_in[5] ; LEDR[5]     ; 4.652 ;    ;    ; 4.967 ;
; data_in[6] ; LEDR[6]     ; 3.418 ;    ;    ; 3.673 ;
; data_in[7] ; LEDR[7]     ; 4.714 ;    ;    ; 5.108 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50m ; -0.617 ; -16.030         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.178 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -78.182                       ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50m'                                                                                                                       ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.617 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.568      ;
; -0.615 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.565      ;
; -0.615 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.566      ;
; -0.609 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.559      ;
; -0.554 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.504      ;
; -0.532 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.484      ;
; -0.531 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.482      ;
; -0.530 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.482      ;
; -0.530 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.482      ;
; -0.520 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.472      ;
; -0.520 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.472      ;
; -0.516 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.467      ;
; -0.516 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.467      ;
; -0.516 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.468      ;
; -0.512 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.038     ; 1.461      ;
; -0.510 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.461      ;
; -0.504 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.455      ;
; -0.504 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.455      ;
; -0.504 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.455      ;
; -0.504 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.455      ;
; -0.498 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.449      ;
; -0.498 ; transmitter:uart_Tx|bit_pos[1]       ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.031     ; 1.454      ;
; -0.493 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.443      ;
; -0.472 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.423      ;
; -0.455 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.406      ;
; -0.455 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.406      ;
; -0.446 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.398      ;
; -0.446 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.398      ;
; -0.446 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.398      ;
; -0.446 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.398      ;
; -0.443 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.394      ;
; -0.435 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.385      ;
; -0.432 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.572      ;
; -0.432 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.572      ;
; -0.432 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.384      ;
; -0.432 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.384      ;
; -0.431 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.571      ;
; -0.426 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.566      ;
; -0.426 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.566      ;
; -0.425 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.375      ;
; -0.425 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.565      ;
; -0.418 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.369      ;
; -0.416 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.367      ;
; -0.411 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.361      ;
; -0.411 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.361      ;
; -0.408 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 1.549      ;
; -0.408 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 1.549      ;
; -0.407 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 1.548      ;
; -0.406 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 1.547      ;
; -0.406 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 1.547      ;
; -0.405 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.154      ; 1.546      ;
; -0.394 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.345      ;
; -0.390 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.341      ;
; -0.388 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.339      ;
; -0.387 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.338      ;
; -0.387 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.339      ;
; -0.387 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.339      ;
; -0.387 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.339      ;
; -0.387 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.339      ;
; -0.385 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.336      ;
; -0.382 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.333      ;
; -0.382 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.333      ;
; -0.382 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.333      ;
; -0.382 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.333      ;
; -0.379 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.038     ; 1.328      ;
; -0.377 ; receiver:uart_Rx|bit_pos[3]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.038     ; 1.326      ;
; -0.373 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.325      ;
; -0.373 ; baudrate:uart_baud|rx_acc[3]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.035     ; 1.325      ;
; -0.371 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.511      ;
; -0.371 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.511      ;
; -0.370 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.510      ;
; -0.367 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.317      ;
; -0.364 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.314      ;
; -0.364 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.314      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[7]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[6]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[5]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[4]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[3]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[2]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[1]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|data[0]              ; clk_50m      ; clk_50m     ; 1.000        ; 0.155      ; 1.505      ;
; -0.361 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.311      ;
; -0.358 ; receiver:uart_Rx|sample[3]           ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.308      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50m'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.234      ; 0.523      ;
; 0.205 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.234      ; 0.523      ;
; 0.206 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.234      ; 0.524      ;
; 0.211 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.332      ;
; 0.213 ; receiver:uart_Rx|state.RX_STATE_START    ; receiver:uart_Rx|state.RX_STATE_DATA     ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.334      ;
; 0.214 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.336      ;
; 0.229 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.350      ;
; 0.289 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.410      ;
; 0.297 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.420      ;
; 0.313 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.233      ; 0.630      ;
; 0.314 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.233      ; 0.631      ;
; 0.315 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.233      ; 0.632      ;
; 0.315 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.443      ;
; 0.318 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.233      ; 0.635      ;
; 0.319 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.233      ; 0.636      ;
; 0.324 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.445      ;
; 0.331 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.453      ;
; 0.336 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.457      ;
; 0.336 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.457      ;
; 0.336 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.457      ;
; 0.342 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.463      ;
; 0.358 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.047      ; 0.489      ;
; 0.378 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.499      ;
; 0.384 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.505      ;
; 0.407 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.539      ;
; 0.411 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.031      ; 0.526      ;
; 0.411 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.539      ;
; 0.417 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.031      ; 0.532      ;
; 0.426 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.546      ;
; 0.428 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.556      ;
; 0.441 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.562      ;
; 0.448 ; receiver:uart_Rx|state.RX_STATE_STOP     ; receiver:uart_Rx|state.RX_STATE_START    ; clk_50m      ; clk_50m     ; 0.000        ; 0.038      ; 0.570      ;
; 0.448 ; baudrate:uart_baud|tx_acc[8]             ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.234      ; 0.766      ;
; 0.450 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.570      ;
; 0.451 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.571      ;
; 0.456 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; baudrate:uart_baud|tx_acc[8]             ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.234      ; 0.776      ;
; 0.461 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.583      ;
; 0.467 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.047      ; 0.598      ;
; 0.469 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.601      ;
; 0.477 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.605      ;
; 0.479 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.611      ;
; 0.479 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.599      ;
; 0.480 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.608      ;
; 0.481 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.601      ;
; 0.483 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.611      ;
; 0.485 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.617      ;
; 0.490 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.047      ; 0.621      ;
; 0.495 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.031      ; 0.610      ;
; 0.496 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.624      ;
; 0.512 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.632      ;
; 0.516 ; baudrate:uart_baud|tx_acc[5]             ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.234      ; 0.834      ;
; 0.518 ; baudrate:uart_baud|rx_acc[2]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.640      ;
; 0.523 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; baudrate:uart_baud|tx_acc[5]             ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.234      ; 0.844      ;
; 0.526 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.660      ;
; 0.532 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; baudrate:uart_baud|rx_acc[2]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.655      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50m'                                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50m ; Rise       ; clk_50m                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; -0.244 ; -0.060       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; -0.244 ; -0.060       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; -0.244 ; -0.060       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Rx          ; clk_50m    ; 2.320 ; 3.121 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 1.160 ; 1.888 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 1.150 ; 1.741 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 1.103 ; 1.731 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 1.024 ; 1.611 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 1.018 ; 1.597 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 1.160 ; 1.765 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 0.947 ; 1.525 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 0.540 ; 0.904 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 1.114 ; 1.888 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.216 ; 0.612 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; 0.830 ; 1.236 ; Rise       ; clk_50m         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -0.888 ; -1.736 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -0.352 ; -0.724 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -0.938 ; -1.521 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -0.888 ; -1.500 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -0.817 ; -1.396 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -0.809 ; -1.382 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -0.947 ; -1.543 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -0.736 ; -1.302 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -0.352 ; -0.724 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -0.898 ; -1.665 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; -0.029 ; -0.438 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; -0.100 ; -0.504 ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 5.486 ; 5.204 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 4.065 ; 3.904 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 3.355 ; 3.427 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 6.126 ; 6.637 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 6.126 ; 6.637 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 4.005 ; 4.178 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 6.124 ; 6.621 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 4.729 ; 5.015 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 3.618 ; 3.680 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 3.507 ; 3.555 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 3.498 ; 3.545 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 3.639 ; 3.708 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 3.382 ; 3.475 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 5.287 ; 5.017 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 3.925 ; 3.770 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 3.243 ; 3.313 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 3.379 ; 3.424 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 5.974 ; 6.477 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 3.867 ; 4.033 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 5.972 ; 6.461 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 4.565 ; 4.843 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 3.494 ; 3.553 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 3.388 ; 3.434 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 3.379 ; 3.424 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 3.514 ; 3.580 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 3.269 ; 3.358 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 3.610 ;    ;    ; 4.189 ;
; data_in[1] ; LEDR[1]     ; 3.456 ;    ;    ; 4.011 ;
; data_in[2] ; LEDR[2]     ; 3.443 ;    ;    ; 3.997 ;
; data_in[3] ; LEDR[3]     ; 3.282 ;    ;    ; 3.840 ;
; data_in[4] ; LEDR[4]     ; 3.504 ;    ;    ; 4.076 ;
; data_in[5] ; LEDR[5]     ; 3.228 ;    ;    ; 3.766 ;
; data_in[6] ; LEDR[6]     ; 2.289 ;    ;    ; 2.787 ;
; data_in[7] ; LEDR[7]     ; 3.193 ;    ;    ; 3.923 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 3.490 ;    ;    ; 4.062 ;
; data_in[1] ; LEDR[1]     ; 3.342 ;    ;    ; 3.891 ;
; data_in[2] ; LEDR[2]     ; 3.330 ;    ;    ; 3.877 ;
; data_in[3] ; LEDR[3]     ; 3.177 ;    ;    ; 3.730 ;
; data_in[4] ; LEDR[4]     ; 3.389 ;    ;    ; 3.953 ;
; data_in[5] ; LEDR[5]     ; 3.123 ;    ;    ; 3.657 ;
; data_in[6] ; LEDR[6]     ; 2.223 ;    ;    ; 2.723 ;
; data_in[7] ; LEDR[7]     ; 3.088 ;    ;    ; 3.813 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.959  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk_50m         ; -1.959  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -73.281 ; 0.0   ; 0.0      ; 0.0     ; -78.182             ;
;  clk_50m         ; -73.281 ; 0.000 ; N/A      ; N/A     ; -78.182             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Rx          ; clk_50m    ; 4.162 ; 4.697 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 1.995 ; 2.509 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 1.965 ; 2.372 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 1.875 ; 2.331 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 1.714 ; 2.163 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 1.726 ; 2.126 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 1.957 ; 2.392 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 1.593 ; 2.000 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 0.801 ; 0.918 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 1.995 ; 2.509 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.290 ; 0.612 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; 1.383 ; 1.544 ; Rise       ; clk_50m         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -0.888 ; -1.736 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -0.352 ; -0.594 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -0.938 ; -1.521 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -0.888 ; -1.500 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -0.817 ; -1.396 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -0.809 ; -1.382 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -0.947 ; -1.543 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -0.736 ; -1.302 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -0.352 ; -0.594 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -0.898 ; -1.665 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.033  ; -0.089 ; Rise       ; clk_50m         ;
; wr_en       ; clk_50m    ; -0.064 ; -0.191 ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Tx           ; clk_50m    ; 9.058  ; 8.942  ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 6.898  ; 6.819  ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 5.894  ; 5.907  ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 10.009 ; 10.437 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 10.009 ; 10.437 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 6.858  ; 7.016  ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 9.956  ; 10.337 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 8.215  ; 8.319  ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 6.265  ; 6.257  ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 6.059  ; 6.068  ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 6.040  ; 6.050  ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 6.300  ; 6.299  ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.939  ; 5.924  ; Rise       ; clk_50m         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 5.287 ; 5.017 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 3.925 ; 3.770 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 3.243 ; 3.313 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 3.379 ; 3.424 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 5.974 ; 6.477 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 3.867 ; 4.033 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 5.972 ; 6.461 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 4.565 ; 4.843 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 3.494 ; 3.553 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 3.388 ; 3.434 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 3.379 ; 3.424 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 3.514 ; 3.580 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 3.269 ; 3.358 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 6.205 ;    ;    ; 6.568 ;
; data_in[1] ; LEDR[1]     ; 5.910 ;    ;    ; 6.274 ;
; data_in[2] ; LEDR[2]     ; 5.892 ;    ;    ; 6.256 ;
; data_in[3] ; LEDR[3]     ; 5.602 ;    ;    ; 5.980 ;
; data_in[4] ; LEDR[4]     ; 5.977 ;    ;    ; 6.358 ;
; data_in[5] ; LEDR[5]     ; 5.508 ;    ;    ; 5.894 ;
; data_in[6] ; LEDR[6]     ; 3.957 ;    ;    ; 4.173 ;
; data_in[7] ; LEDR[7]     ; 5.560 ;    ;    ; 6.025 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 3.490 ;    ;    ; 4.062 ;
; data_in[1] ; LEDR[1]     ; 3.342 ;    ;    ; 3.891 ;
; data_in[2] ; LEDR[2]     ; 3.330 ;    ;    ; 3.877 ;
; data_in[3] ; LEDR[3]     ; 3.177 ;    ;    ; 3.730 ;
; data_in[4] ; LEDR[4]     ; 3.389 ;    ;    ; 3.953 ;
; data_in[5] ; LEDR[5]     ; 3.123 ;    ;    ; 3.657 ;
; data_in[6] ; LEDR[6]     ; 2.223 ;    ;    ; 2.723 ;
; data_in[7] ; LEDR[7]     ; 3.088 ;    ;    ; 3.813 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Tx            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx_busy       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clear                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[7]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_50m                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; wr_en                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Rx                      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ready_clr               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; Tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 908      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 908      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu May 02 23:57:28 2024
Info: Command: quartus_sta uart_tx_rx -c uart_tx_rx
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_tx_rx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50m clk_50m
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.959
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.959             -73.281 clk_50m 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk_50m 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -61.000 clk_50m 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.687             -60.089 clk_50m 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk_50m 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -61.000 clk_50m 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.617             -16.030 clk_50m 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_50m 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.182 clk_50m 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4702 megabytes
    Info: Processing ended: Thu May 02 23:57:30 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


