
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_b4678f6123d84b918f9fee990270a576 + Eco2C1G5T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_b4678f6123d84b918f9fee990270a576
verilog: temp_b4678f6123d84b918f9fee990270a576.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_b4678f6123d84b918f9fee990270a576.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_b4678f6123d84b918f9fee990270a576



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports [2] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports [2] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_b4678f6123d84b918f9fee990270a576.v
Archivo Verilog temporal creado: temp_bf8b9059cb504854b2d4a5b31a9a8082.v
