# 第二章 逻辑代数基础
### ![[Pasted image 20240421225627.png]]
![[Pasted image 20240421225710.png|inl|150]]![[Pasted image 20240421225720.png|inl|150]]![[Pasted image 20240421230021.png|inl|250]]

![[Pasted image 20240421230130.png|inl|180]]${Y=A\oplus B=AB'+A'B}$

![[Pasted image 20240421230653.png|inl|200]]$Y=A\odot B=(A\oplus B)^{\prime}=AB+A^{\prime}B^{\prime}$



分配率
A +BC = (A +B)(A +C)
### 反演律
(A+ B)’ = A'· B'(A· B)’=A'+B'
### 吸收率
![[Pasted image 20240325202740.png]]

### 代入定理
在任何一个包含A的逻辑等式中，若以另外一个逻辑 式代入式中A的位置，则等式依然成立。
### 对偶定理
若两个逻辑式相等，则它们的对偶式也相等，这就 是对偶定理 对偶式：如果将一个逻辑函数Y中所有的“+”换成 与“·”， “·”换成与“+” ，“1” 换成与“0”， “0” 换成与“1”，而变量保持不变（与反演定理不同）， 则所得的新的逻辑式 $Y^D$ 称为Y的对偶式。
### 反演定理
若将逻辑函数f表达式中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，并保持原函数中的运算顺序不变 ，则所得到的新的函数为原函数f的反函数 
1. 变换中必须保持先与后或的顺序； 
2. 对跨越两个或两个以上变量的“非号”要保留 不变。

# 第三章 门电路
## 1.门电路
实现基本逻辑运算和复合运算的单元电路称为门电路，常用的门电 路有非门、与非门、或非门、异或门、与或非门等。
## 2.CMOS门电路
###  MOS管的基本开关电路
![[Pasted image 20240422193240.png|linL]]当$\nu_i$低电平，$\nu_i^{<}\nu_{gs(th)}$,MOS管工作于 $\mathbb{R}_{\mathrm{D}}\:,\:\nu_{\mathrm{o}}$输出高电平， 截止区，${R}_{\mathrm{off}}^{>>}R_D$ 
当$\nu_{i}$高电平，$\nu_{i}> \nu_{gs( th) },$MOS 可变电阻区，${R}_\mathrm{on}^{<<}{R}_\mathrm{D}$, $\nu_\mathrm{o}$输出低电平；
### CMOS反相器的电路结构 和工作原理
![[Pasted image 20240422195130.png]]
### CMOS与非门(P并N串)
![[Pasted image 20240422195602.png]]
### CMOS或非门(N并P串)
![[Pasted image 20240422195654.png]]
### 带缓冲级的CMOS与非或非门电路
![[Pasted image 20240422200138.png]]$Y=((A'+B')')'=(AB)'$
![[Pasted image 20240422200229.png]]带缓冲级的CMOS门电路输入、输出电阻基本固定下来，输入端噪声容限 强，输出高低电平摆幅大，电压传输特性更陡，但电路复杂度略有提升。
### CMOS漏极开路输出门电路 
(Open－Drain Output, OD门)
#### 一、电路结构与工作原理
![[Pasted image 20240422200734.png]]
$Y=(AB)^{\prime}$
#### 二、“线与”的实现—— OD门的并联使用
![[Pasted image 20240422201405.png]]
$\begin{aligned}&Y=Y_{1}\cdot Y_{2}=(\mathrm{AB})^{\prime}(\mathrm{CD})^{\prime}=(\mathrm{AB}+\mathrm{CD})^{\prime}\end{aligned}$
故OD门的线与实现了与或非的逻辑功能。
#### 三、上拉电阻RL取值范围的计算
![[Pasted image 20240422205059.png]]
#### 四、 CMOS传输门 (Transmission gate)
![[Pasted image 20240422205207.png]]
（1）C＝0， C‘＝1 
vI在0～VDD之间变化时，T1和T2同时截止， 输入和输出由一个大的关断电阻隔离， 呈现高阻态，传输门截止，输出vo＝0
<p style="color: red; font-size: 12px;">（高阻态指的是电路的一种输出状态，既不是高电平也不是低电平，理论上高阻态不是悬空，它是对 地或对电源电阻极大的状态。如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接 一样，如果用万用表测的话有可能是高电平也有可能是低电平，随其后级而定。）</p>
（2）C＝1，C’＝0
若$0<\nu_1<\mathcal{V}_\mathrm{DD}-\mathcal{V}_\mathrm{GS(th)N}$,则$\mathcal{V}_\mathrm{GS}=\mathcal{V}_\mathrm{DD}-\nu_1>\mathcal{V}_\mathrm{GS(th)N}$,$\mathcal{R}_\mathrm{L}>>\mathcal{R}_\mathrm{ON}$,T$_1$管导通近似导线， 输出为$\nu_{0}=\nu_{\mathrm{I}}\:;$
若$|\mathcal{V}_{\mathrm{GS(th)P}}|<\nu_{\mathrm{I}}<\mathcal{V}_{\mathrm{DD}}$,则$\mathcal{V}_{\mathrm{GS}}=0-\nu_{\mathrm{I}}<\mathcal{V}_{\mathrm{GS(th)P}}$,$\mathcal{R}_{\mathrm{L}}>>\mathcal{R}_{\mathrm{ON}}$,,T$_{2}$管导通近似导线，输出为$\nu_0=\nu_1$
 
特点 
a.由于T1和T2管的结构对称，即漏源可以互换， 故CMOS传输门为双向输入器件，其输出端和 输入端可以互换使用；
b. 利用CMOS传输门和CMOS反相器可以组成 各种复杂的逻辑电路，如数据选择器、寄存器、计数器等。
c. 利用CMOS传输门可以组成双向模拟开关，用来传输连续变化的模拟电压信号， 这一点是其它一般逻辑门无法实现的。

#### 五、CMOS双向模拟开关
CMOS双向模拟开关电路是由CMOS传输门和反相器组成，如图所示。和CMOS传输门一样，它也是属于双向器件。
其工作原理为：当C＝1,开关闭合，vo＝ vI ；当C＝0 ,开关断开， 输出高阻态。
![[Pasted image 20240422210415.png]]
CMOS双向模拟开关输出端接电阻RL，双向模拟开关的导通电阻为 RTG
当C＝0时，开关断开，则$v_0=0$
当C＝1时，开关接通，输出电压为$\begin{aligned}&\nu_{o}=\frac{R_{L}}{R_{TG}+R_{L}}\nu_{I}=K_{TG}\nu_{I}\end{aligned}$
其中KTG为输出电压和输入电压的比值， 称为电压传输系数，即$K_{TG}=\frac{R_{L}}{R_{L}+R_{TG}}$
<p style="color: white; font-size: 12px;">
注： 
<p style="color: white; font-size: 12px;">a. 为了得到尽量大且稳定的电压传输系数，应使RL>>RTG
<p style="color: white; font-size: 12px;">b. 由于MOS管的导通内阻是栅源电压vGS的函数，而vGS 又和输入电压有关， 故RTG和输入电压有关。为了减小RTG的变化，通常在电路上做改进，尽量降 低RTG。</p>

#### 六、三态输出的CMOS门电路
##### 工作原理：
这是三态反相器，也称为输出缓冲器，常接于集成电路输出端。输出的状态不仅有 高电平、低电平，还有第三态－高阻态。
![[Pasted image 20240422214505.png]]
EN ‘为使能端
$\begin{aligned}&EN^{\prime}=0\text{时,}Y=A^{\prime}\\&EN^{\prime}=1\text{时,}Y=Z(\text{高阻})\end{aligned}$
CMOS三态门形式有多种，它也可以在CMOS反相器基础上加控制电路构成。

##### 三态门的应用：
###### a. 总线结构
采用三态门可以实现总线结构，即输出端可以并联，如图所示。
只要分时控制各三态门的E（E‘） 端，就能把各个门的数据信号按要 求依次送到总线，进行数据传输。
使能端不能同时为“1”
![[Pasted image 20240423231132.png|150|linl]]
###### b. 数据的双向传输
当${EN= 1}$时，三态门$G_{1}$输出为${D}_0^{\prime},{G}_2$输出为高阻态：
当$EN=0$时，三态门$G_1$输出为高阻态，$G_2$输出为$D'_1$

## 3.TTL门电路
### 1.TTL反相器的电路
#重要 ![[Pasted image 20240423231939.png]]
$\color{red}{\mathrm{V_A=V_L=0.2V}}$时，
$\mathrm{V_{BE}= V_{CC}- V_{A}> V_{ON}, ~T_{1}}$导通；
$T_1$的集电极回路电阻$R_{c\_T1}$是${R}_2$和T$_2$的b-c结反向电阻之和， N阻值非常大，因而$T_1$处于深度饱和状态。
因此$\mathrm{V_{\mathrm{CA}}: 0.1- 0.3V, V_{\mathrm{c} }}$低电平,T2 T5 截止，
$V_E2$(F2端口) 低电平，$V_{C2}$ (F1端口) 高电平，显然$T_4$导通，$T_5$截止， Y输出高电平。
 
$\color{red}{V_A=V_H=3.4V}$时
无论BC结是什么状态，C点电位一定符合使T$_{2}$和T$_{5}$导通的条件，即高电平。
T$_{2}$和T$_{5}$的BE结导通后， $\mathbf{V_C}$一定被钳位在1.4V, 
那么$T_1$的BC结符合导通条件， 因此${V}_{B1}$被钳位在2.1V,
因此显然$T_1$的BE不通，BC通;$T_1$处于倒置放大状态。
$V_C=1.4V, T_2 T_5$饱和导通(通过参数设计满足)
$\mathrm{V}_{\mathrm{E2}}$ ($\mathrm{F}_{2}$端口)高电平(0.7V), $\mathbf{V_{C2}}$(F_1端口)1.0V
无法满足$D_2$导通，因此$T_4$截止！ Y输出低电平。

$\boxed{逻辑关系：C=A 跟随关系}$

$\color{red}特点：$ 
①T1处于“倒置”状态，其电流放大 系数α=ie/ic远远小于1。
②推拉式输出结构 由T4和T5构成TTL反相器推拉式输出， 在输出为高电平时，T4导通，T5截止；在输出为低电平时，T4截止， T5导通。 由于T4和T5总有一个导通，一个截止，这样就降低输出级的功耗，提高带负载能力。 125 当输出为高电平时，其输 出阻抗低，具有很强的带负载能 力，可提供5mA的输出电流。 当输出为低电平时。其输 出阻抗小于100Ω,可灌入电流 14mA，也有较强的驱动能力。 
③二极管D1 是输入级的钳位二极管，作用：a.抑制负脉冲干扰； b.保护T1发射极，防止输入为负电压时，电流过大，它可允许最大电流为20mA。 D2确保T5导通时T4可靠地截止
④T2的输出VE2和VC2变化方向相 反，故称为倒相级；对应的T4和 T5总有一个导通，一个截止

![[Pasted image 20240423233738.png]]


### 2.扇出系数的计算
G1门为驱动门， G2、G3……为负载门，N为扇出系数。当输出为低电平时，设可带 N1个非门，则有$N_1\leq\frac{I_{OL(\max)}}{\left|I_{IL}\right|}$
当输出为高电平时，设可带 N2个非门，则有$N_2\leq\frac{I_{OH(\max)}}{I_{IH}}$
### 3.输入端的负载特性
$\nu_{I}=\frac{R_{P}}{R_{1}+R_{P}}(V_{CC}-\nu_{BE1})$
故一般对于TTL门电路，若输入端通过电 阻接地，一般当$R_P≤0.7kΩ$时，构成低电 平输入方式；当$R_P≥1.5kΩ$时，构成高电平输入方式。

CMOS元件是电压控制，输入电流很小（近乎是0）， 在 电 阻 上 的 压 差 几 乎 是 0 （欧姆定律），也就是电 阻两端电位相等，相当于 直接接低电平
### 4.其他类型的TTL与非门
#### 1. 与非门
![[Pasted image 20240424102117.png]]
#### 2.或非门
![[Pasted image 20240424102150.png]]
#### 3.与或非门
![[Pasted image 20240424102218.png]]
#### 4.异或门
![[Pasted image 20240424102300.png]]
#### 5.OC门
![[Pasted image 20240424102356.png]]
#### 6.线与
![[Pasted image 20240424102718.png]]
#### 三态TTL与非门
![[Pasted image 20240424103014.png]]

## 4.实际元件参数
![[Pasted image 20240424103058.png]]TTL驱动CMOS需要在在TTL电路的输出端与电源之间接入上拉电阻
# 第三章
## 组合逻辑电路的分析方法
分析的步骤为 
1. 由逻辑图写出输出端的逻辑表达式； 
2. 对逻辑表达式进行化简；
3. 写出最简逻辑式的真值表；
4. 由真值表分析电路的逻辑功能。
## 组合逻辑电路的基本设计方法
电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。
设计步骤为
1. 分析事件的因果关系，确定输入变量和输出变量；
2. 定义逻辑状态的含义，即逻辑状态的赋值；
3. 根据给定的逻辑因果关系列出逻辑真值表。   
4. 由真值表写出逻辑函数式 
5. 用卡诺图化简逻辑函数式 
6. 用同一种门（与非门）实现逻辑电路 
7. 实验验证

