{
  "genre": "ハードウェア設計",
  "exam": "エンベデッドシステムスペシャリスト試験",
  "category": "es_hardware",
  "questions": [
    {
      "id": "es_hw_001",
      "question": "マイクロプロセッサ選定時に考慮すべき主要な評価指標として最適なものはどれか?",
      "choices": [
        "演算能力、動作周波数、消費電力、キャッシュ構成、メモリバスバンド幅",
        "プロセッサの値段のみ",
        "ブランド名で選定する",
        "最新のプロセッサを選べば良い"
      ],
      "answer": 0,
      "explanation": "マイクロプロセッサ選定では、演算能力、動作周波数、消費電力、キャッシュ構成、メモリバスバンド幅などを実際のアプリケーション要件と照合して評価する必要があります。"
    },
    {
      "id": "es_hw_002",
      "question": "32ビットと64ビットプロセッサの選択基準として最適なものはどれか?",
      "choices": [
        "アプリケーション需要、メモリ空間、演算精度、消費電力、コストのバランス",
        "64ビットプロセッサが常に優れている",
        "32ビットは古い技術である",
        "プロセッサビット数はアプリケーションと無関係である"
      ],
      "answer": 0,
      "explanation": "プロセッサのビット数選択は、アプリケーション需要、必要なメモリ空間、演算精度要件、消費電力制約、コストなど多くの要因を総合的に判断する必要があります。"
    },
    {
      "id": "es_hw_003",
      "question": "キャッシュ設計における主要な設計項目として適切なものはどれか?",
      "choices": [
        "キャッシュサイズ、キャッシュライン、アソシエーティビティ、リプレースメント方式、コヒーレンシプロトコル",
        "キャッシュサイズのみ重要である",
        "キャッシュはハードウェア設定で自動最適化される",
        "キャッシュ設計はアプリケーション開発と無関係である"
      ],
      "answer": 0,
      "explanation": "キャッシュ設計では、キャッシュサイズ、キャッシュライン、アソシエーティビティ（セット数）、リプレースメント方式（LRU等）、マルチコア時のコヒーレンシプロトコルなどを設計する必要があります。"
    },
    {
      "id": "es_hw_004",
      "question": "メモリ階層設計（L1/L2キャッシュ、メインメモリ等）の最適化方針として最適なものはどれか?",
      "choices": [
        "アプリケーション特性、メモリアクセスパターン、消費電力制約を分析して最適配置を決定する",
        "メモリ容量をできるだけ大きくする",
        "メモリ階層設計はアーキテクチャで決定済みである",
        "全メモリを同じタイプで構成する"
      ],
      "answer": 0,
      "explanation": "メモリ階層設計は、アプリケーション特性、メモリアクセスパターンを分析し、レイテンシ・スループット・消費電力のバランスを取った最適配置を決定することが重要です。"
    },
    {
      "id": "es_hw_005",
      "question": "外部メモリ（SRAM、DRAM、フラッシュ）選定における判断基準として最適なものはどれか?",
      "choices": [
        "アクセス速度、容量、消費電力、コスト、信頼性要件を総合判断する",
        "最速メモリを全体で使う",
        "最も安いメモリを使う",
        "メモリ選定はボード設計者に任せる"
      ],
      "answer": 0,
      "explanation": "外部メモリ選定では、アクセス速度（レイテンシ）、容量、消費電力、コスト、信頼性要件（MTBF等）を実際の使用パターンと照合して総合的に判断する必要があります。"
    },
    {
      "id": "es_hw_006",
      "question": "DDRメモリ（DDR2/DDR3/DDR4等）選定の判断要素として最適なものはどれか?",
      "choices": [
        "バス幅、転送速度、タイミング、消費電力、キャパシティ",
        "最新規格が常に最適である",
        "転送速度のみが重要である",
        "古いDDR規格も新規格と性能は同等である"
      ],
      "answer": 0,
      "explanation": "DDRメモリ選定では、バス幅（64ビット等）、転送速度（MHz）、CAS遅延などのタイミング、消費電力、最大キャパシティなどを評価する必要があります。"
    },
    {
      "id": "es_hw_007",
      "question": "NORフラッシュメモリとNANDフラッシュメモリの使い分けとして最適なものはどれか?",
      "choices": [
        "NORはコード実行用、NANDはデータストレージ用など、用途に応じて適切に選択・配置する",
        "NANDフラッシュが常に優れている",
        "NORとNANDの違いはほとんど無い",
        "フラッシュタイプは要件ではない"
      ],
      "answer": 0,
      "explanation": "NORフラッシュメモリ（ランダムアクセス、XIP対応）とNANDフラッシュメモリ（大容量、高速読み出し）は、用途に応じて適切に選択・配置することが重要です。"
    },
    {
      "id": "es_hw_008",
      "question": "放熱設計における主要な検討項目として適切なものはどれか?",
      "choices": [
        "熱設計パワー（TDP）、ジャンクション温度上限、放熱経路、ヒートシンク、自然放熱/強制冷却",
        "放熱は後付けで対応できる",
        "すべてのシステムは室温で動作する",
        "TDPはシステム動作に影響しない"
      ],
      "answer": 0,
      "explanation": "放熱設計では、熱設計パワー（TDP）、最大ジャンクション温度、放熱経路、ヒートシンク設計、自然放熱か強制冷却かの選択が重要です。"
    },
    {
      "id": "es_hw_009",
      "question": "電源設計において必須の検討項目はどれか?",
      "choices": [
        "入力電圧範囲、出力電圧値・精度、最大電流、リップル・ノイズ、効率、保護機能",
        "電圧値のみ重要である",
        "電源効率は無視できる",
        "保護機能は任意である"
      ],
      "answer": 0,
      "explanation": "電源設計では、入力電圧範囲、出力電圧値・精度（±5%等）、最大電流容量、リップル・ノイズ、効率、過電流・過電圧保護などを明確に設計する必要があります。"
    },
    {
      "id": "es_hw_010",
      "question": "複数パワードメインを持つシステムの電源設計における主要課題として最適なものはどれか?",
      "choices": [
        "各ドメイン間の電圧シーケンシング、アイソレーション、クロストークの管理",
        "各パワードメインは独立して設計できる",
        "電源シーケンスは重要ではない",
        "アイソレーションは必須ではない"
      ],
      "answer": 0,
      "explanation": "複数パワードメイン設計では、起動・停止時の電圧シーケンシング、ドメイン間のアイソレーション、グラウンドリターンのクロストーク管理などが重要です。"
    },
    {
      "id": "es_hw_011",
      "question": "PCB（プリント基板）設計における信号整合性確保の主要手法として最適なものはどれか?",
      "choices": [
        "インピーダンスコントロール、層構成設計、ターミネーション、レイアウト最適化",
        "PCBは標準設計で問題ない",
        "信号速度が遅ければ整合性は不要である",
        "高周波設計は特別な考慮が不要である"
      ],
      "answer": 0,
      "explanation": "PCB信号整合性では、インピーダンスコントロール、層構成（信号層・地層・電源層）、ターミネーション、クリティカルパスの注意深いレイアウトなどが重要です。"
    },
    {
      "id": "es_hw_012",
      "question": "マルチレイアPCB設計（6層以上）の利点として最適なものはどれか?",
      "choices": [
        "信号層増加による配線密度向上、地層の電圧安定性確保、EMI/ノイズ低減",
        "レイヤ数が多いほど必ず良い",
        "複数層の効果は無視できる",
        "4層基板で十分である"
      ],
      "answer": 0,
      "explanation": "マルチレイアPCB設計では、信号層増加による配線密度向上、連続した地層による電圧安定性確保、EMI/ノイズの低減などの利点があります。"
    },
    {
      "id": "es_hw_013",
      "question": "EMI（電磁干渉）対策の主要な設計手法として適切なものはどれか?",
      "choices": [
        "シールド、フェライトビーズ、低インピーダンス配線、遮蔽カバー、接地設計",
        "EMI対策は後付けで対応できる",
        "EMI対策はソフトウェアで解決できる",
        "すべての基板でEMI対策は不要である"
      ],
      "answer": 0,
      "explanation": "EMI対策では、シールド、フェライトビーズによるノイズフィルタリング、低インピーダンス配線、遮蔽カバー、適切な接地設計などが有効です。"
    },
    {
      "id": "es_hw_014",
      "question": "ディジタル/アナログ混在システム（ミックスドシグナル）の基板設計で、特に注意すべき事項はどれか?",
      "choices": [
        "ディジタル/アナロググラウンドの分離、アナログ信号経路の保護、ノイズ源からの遠隔配置",
        "デジタルとアナログは同じように扱える",
        "グラウンド分離は不要である",
        "アナログ信号ノイズは自動フィルタリングされる"
      ],
      "answer": 0,
      "explanation": "ミックスドシグナル基板では、ディジタル/アナロググラウンドの適切な分離、アナログ信号経路の保護、ノイズ源からの遠隔配置などが重要です。"
    },
    {
      "id": "es_hw_015",
      "question": "高速インターフェース（DDR、LVDS等）の信号品質を確保する方法として最適なものはどれか?",
      "choices": [
        "リファレンスクロック安定性確保、ルーティング対称性、キャリブレーション回路、信号整合性解析",
        "高速インターフェースは安定性が自動保証される",
        "クロック品質は要件ではない",
        "信号整合性解析は不要である"
      ],
      "answer": 0,
      "explanation": "高速インターフェース設計では、リファレンスクロック安定性確保、ペア間ルーティング対称性、キャリブレーション回路、シミュレーション・測定による信号整合性解析が重要です。"
    },
    {
      "id": "es_hw_016",
      "question": "低消費電力ハードウェア設計における主要な技術として最適なものはどれか?",
      "choices": [
        "動的電圧周波数スケーリング（DVFS）、睡眠状態活用、クロックゲーティング、リーク電流低減",
        "低消費電力はソフトウェアで実現できる",
        "消費電力制御はハードウェアでは不可能である",
        "最新チップセットは自動的に消費電力が低い"
      ],
      "answer": 0,
      "explanation": "低消費電力設計では、DVFS（動的電圧周波数スケーリング）、睡眠状態と周期的計時唤起、クロックゲーティング、リーク電流低減技術などを組み合わせます。"
    },
    {
      "id": "es_hw_017",
      "question": "クロック管理・配分設計の主要課題として最適なものはどれか?",
      "choices": [
        "クロックツリー設計、スキュー管理、ジッタ制御、クロック境界設計",
        "クロック分配は単純な配線である",
        "クロックスキューは無視できる",
        "ジッタ対策は不要である"
      ],
      "answer": 0,
      "explanation": "クロック管理では、クロックツリー構造設計、スキュー（到達時間差）管理、ジッタ制御、クロック領域境界での設計が重要です。"
    },
    {
      "id": "es_hw_018",
      "question": "PLL（Phase-Locked Loop）クロック生成における主要なパラメータはどれか?",
      "choices": [
        "倍率、帯域幅、位相マージン、スプリアス、ロック時間",
        "倍率のみが重要である",
        "スプリアスは無視できる",
        "PLL設定は自動的に最適化される"
      ],
      "answer": 0,
      "explanation": "PLL設計では、周波数倍率、ループ帯域幅、位相マージン、スプリアス抑圧、ロック時間などのパラメータを最適化する必要があります。"
    },
    {
      "id": "es_hw_019",
      "question": "外部結晶発振器（クリスタル）選定における重要な評価項目はどれか?",
      "choices": [
        "周波数精度、周波数安定性（温度特性）、ジッタ、負荷キャパシタンス、パッケージ",
        "周波数値のみ重要である",
        "温度特性は無視できる",
        "ジッタは要件ではない"
      ],
      "answer": 0,
      "explanation": "外部結晶発振器選定では、周波数精度（ppm）、周波数安定性（温度係数）、ジッタ特性、負荷キャパシタンス、パッケージなどを評価する必要があります。"
    },
    {
      "id": "es_hw_020",
      "question": "リセット回路設計における主要な設計ポイント として最適なものはどれか?",
      "choices": [
        "パワーオン検出、電圧監視、リセット遅延タイミング、同期・非同期リセット",
        "リセット回路は単純な回路である",
        "リセット遅延は無視できる",
        "電圧監視機能は不要である"
      ],
      "answer": 0,
      "explanation": "リセット回路設計では、パワーオン検出（POR）、電圧監視、定適切なリセット遅延タイミング、同期・非同期リセットの選択などが重要です。"
    },
    {
      "id": "es_hw_021",
      "question": "ウォッチドッグタイマー回路実装の主要な設計項目はどれか?",
      "choices": [
        "タイムアウト時間設定、リセット出力、独立した低速クロック、リセット信号管理",
        "ウォッチドッグタイマーは単純な機能である",
        "タイムアウト時間は固定である",
        "ウォッチドッグタイマーはソフトウェアのみで実装できる"
      ],
      "answer": 0,
      "explanation": "ウォッチドッグタイマー実装では、タイムアウト時間設定、ハードウェアリセット出力、独立した低速クロック、キック信号の同期管理などが重要です。"
    },
    {
      "id": "es_hw_022",
      "question": "割り込みコントローラ設計における主要な機能として適切なものはどれか?",
      "choices": [
        "割り込み優先度管理、マスク/アンマスク機能、割り込みベクタ、ニスト優先度エンコード",
        "割り込みコントローラは単純な制御回路である",
        "優先度管理は不要である",
        "割り込みベクタは固定される"
      ],
      "answer": 0,
      "explanation": "割り込みコントローラ設計では、複数割り込みの優先度管理、マスク/アンマスク機能、割り込みベクタ、ニスト優先度エンコード機能などを実装します。"
    },
    {
      "id": "es_hw_023",
      "question": "タイマー/カウンタブロック設計における主要な機能要素はどれか?",
      "choices": [
        "カウント動作（アップ/ダウン）、プリスケーラ、比較機能、PWM生成、キャプチャ機能",
        "単純カウント機能のみで十分である",
        "プリスケーラは不要である",
        "PWM生成はタイマーと独立している"
      ],
      "answer": 0,
      "explanation": "タイマー/カウンタ設計では、カウント動作、プリスケーラ（分周）、比較機能（タイマー割り込み）、PWM生成、キャプチャ機能などを統合設計します。"
    },
    {
      "id": "es_hw_024",
      "question": "UART（シリアル通信）インターフェース設計における設計項目はどれか?",
      "choices": [
        "ボーレートジェネレータ、データ/ストップビット選択、パリティ、フロー制御、FIFOバッファ",
        "UART設計は単純である",
        "ボーレート生成は固定である",
        "フロー制御は不要である"
      ],
      "answer": 0,
      "explanation": "UART設計では、ボーレートジェネレータ、データ/ストップビット選択、パリティ機能、ハードウェアフロー制御（RTS/CTS）、FIFOバッファなどを設計します。"
    },
    {
      "id": "es_hw_025",
      "question": "SPI（Serial Peripheral Interface）コントローラ設計の主要な設計要素はどれか?",
      "choices": [
        "クロック周波数可変、クロック極性・位相、マスター/スレーブ選択、チップセレクト管理、DMA対応",
        "SPI設計は簡単である",
        "クロック極性は固定である",
        "DMA対応は不要である"
      ],
      "answer": 0,
      "explanation": "SPI設計では、クロック周波数の可変性、クロック極性・位相（CPOL/CPHA）、マスター/スレーブ選択、チップセレクト管理、DMA統合などが重要です。"
    },
    {
      "id": "es_hw_026",
      "question": "I2C（Inter-Integrated Circuit）インターフェース実装における主要な設計ポイントはどれか?",
      "choices": [
        "オープンドレイン出力、プルアップ抵抗、衝突検出、マルチマスター対応、アドレッシング",
        "I2C設計は標準的で変更点がない",
        "プルアップ抵抗は不要である",
        "マルチマスター対応は特に重要ではない"
      ],
      "answer": 0,
      "explanation": "I2C実装では、オープンドレイン出力、プルアップ抵抗の動作確認、衝突検出（Arbitration）、マルチマスター対応、7ビット/10ビットアドレッシングなどが重要です。"
    },
    {
      "id": "es_hw_027",
      "question": "CAN（Controller Area Network）コントローラ実装における主要な設計要素はどれか?",
      "choices": [
        "ビットタイミング、メッセージフィルタリング、段階的トランザル、エラー検出・管理、バッファ管理",
        "CAN実装は単純である",
        "ビットタイミングは固定である",
        "エラー検出は不要である"
      ],
      "answer": 0,
      "explanation": "CAN実装では、ビットタイミング（プリスケーラ、Tq分割）、メッセージフィルタリング、段階的トランザル（Arbitration）、エラーフレーム自動生成、バッファ管理などを設計します。"
    },
    {
      "id": "es_hw_028",
      "question": "イーサネット PHY設計において必須の設計項目はどれか?",
      "choices": [
        "MDI/MDX端子設計、トランシーバ、シグナル処理、Auto Negotiation、LED制御",
        "PHY設計は単純である",
        "Auto Negotiationは不要である",
        "LED制御は重要ではない"
      ],
      "answer": 0,
      "explanation": "イーサネットPHY設計では、MDI/MDX端子（トランスなし対応）、高速トランシーバ、受信シグナル処理、Auto Negotiation、ステータスLED制御などが重要です。"
    },
    {
      "id": "es_hw_029",
      "question": "A/D（アナログ-デジタル）コンバーター設計における主要な設計課題はどれか?",
      "choices": [
        "サンプリング周期、量子化精度、変換時間、入力バッファ、リファレンス電圧管理",
        "A/D設計は単純である",
        "リファレンス電圧は固定される",
        "サンプリング周期は アプリケーションと無関係である"
      ],
      "answer": 0,
      "explanation": "A/D設計では、適切なサンプリング周期設定、量子化精度（ビット数）、変換時間、入力バッファ設計、安定したリファレンス電圧管理などが重要です。"
    },
    {
      "id": "es_hw_030",
      "question": "D/A（デジタル-アナログ）コンバーター設計の主要な設計項目はどれか?",
      "choices": [
        "分解能、出力レート、セトルタイム、出力バッファ、リファレンス電圧",
        "D/A設計は複雑ではない",
        "セトルタイムは要件ではない",
        "出力バッファは不要である"
      ],
      "answer": 0,
      "explanation": "D/A設計では、分解能（ビット数）、出力レート、セトルタイム、出力バッファ方式、安定したリファレンス電圧などの最適設計が重要です。"
    },
    {
      "id": "es_hw_031",
      "question": "PCI Express インターフェース実装における主要な設計ポイントはどれか?",
      "choices": [
        "レーン幅、ジェネレーション（Gen1/2/3等）、エンドポイント/スイッチ、シリアルリンク、プロトコル",
        "PCIe実装は簡単である",
        "レーン幅は後付けで変更できる",
        "プロトコルは自動的に処理される"
      ],
      "answer": 0,
      "explanation": "PCIe実装では、レーン幅（×1/×4等）、ジェネレーション（速度クラス）、エンドポイント/スイッチアーキテクチャ、シリアルリンク設計、プロトコルスタックなどが重要です。"
    },
    {
      "id": "es_hw_032",
      "question": "GPIO（General Purpose I/O）ブロック設計における主要な機能はどれか?",
      "choices": [
        "入出力方向設定、プルアップ/プルダウン、割り込み機能、ドライブ強度、遅延特性",
        "GPIO設計は単純である",
        "プルアップ/プルダウンは不要である",
        "割り込み機能は不要である"
      ],
      "answer": 0,
      "explanation": "GPIO設計では、入出力方向の動的設定、プルアップ/プルダウン機能、割り込み検出（エッジ/レベル）、ドライブ強度設定、入力遅延特性などを考慮します。"
    },
    {
      "id": "es_hw_033",
      "question": "メモリ管理ユニット（MMU）実装の主要な機能として適切なものはどれか?",
      "choices": [
        "仮想-物理アドレス変換、メモリ保護、キャッシュ制御、TLB管理、例外処理",
        "MMU実装は複雑ではない",
        "キャッシュ制御はMMUの役割ではない",
        "MMU機能は任意である"
      ],
      "answer": 0,
      "explanation": "MMU実装では、仮想-物理アドレス変換、メモリ保護（アクセス権）、キャッシュ制御、TLB（Translation Lookaside Buffer）管理、ページフォルト例外処理などが重要です。"
    },
    {
      "id": "es_hw_034",
      "question": "ハードウェアセキュリティエンジンの実装において考慮すべき機能はどれか?",
      "choices": [
        "暗号化/復号化、乱数生成、鍵管理、デジタル署名、タンパー検出",
        "セキュリティエンジンはソフトウェアのみで実装できる",
        "ハードウェア暗号化は不必要である",
        "乱数生成はアプリケーション層で実装すればよい"
      ],
      "answer": 0,
      "explanation": "ハードウェアセキュリティエンジンでは、高速暗号化/復号化、信頼できる乱数生成、安全な鍵管理、デジタル署名生成、物理タンパー検出などを実装します。"
    },
    {
      "id": "es_hw_035",
      "question": "トランザアクティブ共存システムにおけるハードウェア設計の主要課題はどれか?",
      "choices": [
        "電力管理、アイソレーション設計、ノイズ対策、タイミング制約、相互通信インターフェース",
        "複数トランザはハードウェア設計との関連がない",
        "アイソレーション設計は不要である",
        "トランザ間通信は自動的に処理される"
      ],
      "answer": 0,
      "explanation": "複数トランザシステムでは、電力管理、トランザ間のアイソレーション設計、ノイズ対策、時間制約管理、相互通信インターフェース設計などが重要です。"
    },
    {
      "id": "es_hw_036",
      "question": "FPGA（Field-Programmable Gate Array）利用時のハードウェア設計アプローチとして最適なものはどれか?",
      "choices": [
        "HDL記述、論理合成、配置配線、タイミング検証、リソース最適化",
        "FPGA設計はハードウェア設計ではない",
        "タイミング検証は不要である",
        "リソース最適化は後付けで対応できる"
      ],
      "answer": 0,
      "explanation": "FPGA設計では、HDL（Verilog/VHDL）による回路記述、論理合成、配置配線、タイミング検証（セットアップ/ホールド時間等）、リソース最適化が重要なプロセスです。"
    },
    {
      "id": "es_hw_037",
      "question": "システムオンチップ（SoC）統合設計における主要な課題はどれか?",
      "choices": [
        "ブロック統合、バス設計、通信プロトコル、クロック配分、電力管理",
        "SoC設計は従来の基板設計と同じである",
        "バス設計は要件ではない",
        "クロック配分は設計後に調整できる"
      ],
      "answer": 0,
      "explanation": "SoC設計では、複数IP（プロセッサ、メモリ、ペリフェラル等）の統合、オンチップバス設計（AXI等）、通信プロトコル、クロック配分、電力管理などが重要です。"
    },
    {
      "id": "es_hw_038",
      "question": "3D積層チップ（3D IC）設計における特異な設計課題として最適なものはどれか?",
      "choices": [
        "垂直相互接続（TSV）、層間通信、温度管理、ダイスタック順序、テスト容易性",
        "3D IC設計は従来設計と同じである",
        "温度管理は2D设计と同等である",
        "TSVはハードウェア設計と無関係である"
      ],
      "answer": 0,
      "explanation": "3D IC設計では、垂直相互接続（Through-Silicon Via）の設計、層間のデータ通信最適化、層間の温度管理、ダイスタック順序の決定、テスト容易性の確保が必要です。"
    },
    {
      "id": "es_hw_039",
      "question": "リアルタイムシステムにおけるハードウェア設計の主要な配慮事項はどれか?",
      "choices": [
        "確定的なタイミング、キャッシュ動作予測可能性、一定デバイスレイテンシ、割り込みレイテンシ",
        "ハードウェア設計はリアルタイム性と無関係である",
        "キャッシュ動作の予測可能性は設計に影響しない",
        "割り込みレイテンシは固定である"
      ],
      "answer": 0,
      "explanation": "リアルタイムシステムのハードウェア設計では、確定的なタイミング、キャッシュ動作の予測可能性、一定のデバイスレイテンシ、割り込みレイテンシ上限の保証が重要です。"
    },
    {
      "id": "es_hw_040",
      "question": "マルチコアシステムのハードウェア設計における主要な課題として最適なものはどれか?",
      "choices": [
        "キャッシュコヒーレンシ、スケーラビリティ、コア間通信、負荷バランシング、メモリ帯域管理",
        "マルチコア設計は単一コアの拡張である",
        "キャッシュコヒーレンシは要件ではない",
        "コア間通信は自動的に処理される"
      ],
      "answer": 0,
      "explanation": "マルチコア設計では、キャッシュコヒーレンシプロトコル、スケーラビリティ、コア間通信インターフェース、負荷バランシング機構、メモリ帯域管理などが重要です。"
    },
    {
      "id": "es_hw_041",
      "question": "テスト容易性設計（DFT: Design for Testability）を組込むことの利点として最適なものはどれか?",
      "choices": [
        "製造テスト効率向上、故障検出率向上、テストコスト削減、品質確保",
        "DFT設計は不要である",
        "テストはソフトウェアで十分である",
        "テスト容易性は品質に影響しない"
      ],
      "answer": 0,
      "explanation": "DFT設計が実装されることで、製造テスト効率が向上し、故障検出率が向上し、テストコストが削減され、最終的にシステムの信頼性と品質が確保されます。"
    },
    {
      "id": "es_hw_042",
      "question": "スキャンパス実装における主要な設計ポイントはどれか?",
      "choices": [
        "スキャンチェーン構成、テストパターン生成、可観測性・制御可能性、テストカバレッジ",
        "スキャンパス設計は複雑ではない",
        "テストカバレッジ要件は不要である",
        "可観測性・制御可能性はテストと無関係である"
      ],
      "answer": 0,
      "explanation": "スキャンパス実装では、スキャンチェーン構成、テストパターン生成、ノード間の可観測性・制御可能性確保、テストカバレッジ目標設定などが重要です。"
    },
    {
      "id": "es_hw_043",
      "question": "Built-In Self Test（BIST）機能の実装目的として最適なものはどれか?",
      "choices": [
        "システム起動時・運用中の自己診断、故障検出、スタンバイ機能検証",
        "BIST実装は不要である",
        "運用中の診断は不必要である",
        "BIST機能は製造テストのみで使用される"
      ],
      "answer": 0,
      "explanation": "BIST機能を実装することで、システム起動時・運用中の自己診断が可能になり、故障検出、待機機能検証、信頼性向上が実現できます。"
    },
    {
      "id": "es_hw_044",
      "question": "アナログ回路のノイズ対策における主要な設計手法として最適なものはどれか?",
      "choices": [
        "フィルタリング、遮蔽、低インピーダンス配線、基準電圧安定化、グラウンド平面",
        "アナログ回路のノイズ対策は不要である",
        "フィルタリングのみで十分である",
        "ノイズ低減はソフトウェアで実現できる"
      ],
      "answer": 0,
      "explanation": "アナログ回路ノイズ対策では、フィルタリング、遮蔽ケース、低インピーダンス配線、安定した基準電圧生成、連続したグラウンド平面などを組み合わせます。"
    },
    {
      "id": "es_hw_045",
      "question": "高周波回路設計（GHz帯）における主要な設計注意事項はどれか?",
      "choices": [
        "インピーダンスマッチング、伝送線路特性、放射、スキン効果、反射",
        "高周波設計は低周波と同じアプローチでよい",
        "インピーダンスマッチングは不要である",
        "伝送線路特性は無視できる"
      ],
      "answer": 0,
      "explanation": "高周波回路では、インピーダンスマッチング、伝送線路特性の厳密な計算、電磁放射対策、スキン効果による導体損失、反射・スタンディング波の管理などが重要です。"
    },
    {
      "id": "es_hw_046",
      "question": "アンテナ設計・統合の主要な設計課題として最適なものはどれか?",
      "choices": [
        "放射パターン、整合性インピーダンス、PCB配置、周囲材料影響、ゲーン",
        "アンテナ設計は外部委託が前提である",
        "放射パターンはシステム性能と無関係である",
        "PCB配置制約はアンテナと无关系である"
      ],
      "answer": 0,
      "explanation": "アンテナ設計では、放射パターン特性、入力インピーダンス整合、PCB上での配置、周囲材料の影響、アンテナゲイン・帯域幅などが重要です。"
    },
    {
      "id": "es_hw_047",
      "question": "パッケージ選定における重要な評価項目として最適なものはどれか?",
      "choices": [
        "ピン数、ピッチ、接触抵抗、熱特性、寿命信頼性、コスト",
        "パッケージサイズのみが重要である",
        "接触抵抗は無視できる",
        "熱特性は設計に影響しない"
      ],
      "answer": 0,
      "explanation": "パッケージ選定では、ピン数・ピッチ、接触抵抗、熱特性（Rθ）、サイクル寿命・信頼性（MTBF）、製造コストなどを総合的に評価する必要があります。"
    },
    {
      "id": "es_hw_048",
      "question": "BGA（Ball Grid Array）パッケージ実装の主要な技術課題はどれか?",
      "choices": [
        "ボール配置・接続、リフロー温度プロファイル、ボイド検出、ラッピング修理",
        "BGA実装は標準的で特別な課題がない",
        "リフロー温度プロファイルは標準化されている",
        "ボイド検出は不要である"
      ],
      "answer": 0,
      "explanation": "BGA実装では、ボール配置・接続の最適化、リフロー温度プロファイルの厳密な管理、ボイド（はんだ内気泡）検出、修理技術などが重要です。"
    },
    {
      "id": "es_hw_049",
      "question": "基板の信頼性テスト方法として実装後に実施すべき主要な項目はどれか?",
      "choices": [
        "はんだ付け信頼性テスト、熱サイクルテスト、振動試験、塩噴霧試験、絶縁抵抗測定",
        "基板テストは出荷前に実施する必要がない",
        "信頼性テストは製造段階のみ実施する",
        "環境ストレステストは不要である"
      ],
      "answer": 0,
      "explanation": "実装後の基板信頼性テストには、はんだ付け信頼性テスト、熱サイクルテスト、振動試験、塩噴霧試験、絶縁抵抗測定などが含まれ、長期信頼性を確認します。"
    },
    {
      "id": "es_hw_050",
      "question": "ハードウェア設計レビューの主要な検証項目として最適なものはどれか?",
      "choices": [
        "要件適合性、回路動作検証、タイミング検証、電力検証、テスト容易性、信頼性",
        "レビューは形式的で内容は重要ではない",
        "タイミング検証・電力検証はシミュレーションで確認済みなので不要である",
        "テスト容易性は設計後に確認すればよい"
      ],
      "answer": 0,
      "explanation": "ハードウェア設計レビューでは、要件適合性、回路動作検証（シミュレーション）、タイミング検証、電力検証、テスト容易性、信頼性などを複数段階で実施する必要があります。"
    }
  ]
}
