package converter.vhdl;

import parser.vhdl.ASTNode;


/**
 * <dl> logical_operator ::=
 *   <dd> <b>and</b> | <b>or</b> | <b>nand</b> | <b>nor</b> | <b>xor</b> | <b>xnor</b>
 */
//class ScLogical_operator extends ScVhdl {
//    public ScLogical_operator(ASTNode node) {
//        super(node);
//        assert(node.getId() == ASTLOGICAL_OPERATOR);
//    }
//
//    public String scString() {
//        return "";
//    }
//}
