TimeQuest Timing Analyzer report for counter-demo
Thu Oct 24 19:17:27 2019
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; counter-demo                                        ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C7                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.85 MHz ; 236.85 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.222 ; -101.345           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -49.260                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.222 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.710      ;
; -3.222 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.710      ;
; -3.222 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.710      ;
; -3.222 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.710      ;
; -3.222 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.710      ;
; -3.222 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.710      ;
; -3.222 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.710      ;
; -3.213 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.124      ;
; -3.213 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.124      ;
; -3.213 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.124      ;
; -3.213 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.124      ;
; -3.213 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.124      ;
; -3.213 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.124      ;
; -3.213 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.124      ;
; -3.204 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.693      ;
; -3.204 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.693      ;
; -3.195 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.086     ; 4.107      ;
; -3.195 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.086     ; 4.107      ;
; -3.188 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.099      ;
; -3.188 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.099      ;
; -3.188 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.099      ;
; -3.188 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.099      ;
; -3.188 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.099      ;
; -3.188 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.099      ;
; -3.188 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.087     ; 4.099      ;
; -3.170 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.086     ; 4.082      ;
; -3.170 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.086     ; 4.082      ;
; -3.169 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.657      ;
; -3.169 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.657      ;
; -3.169 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.657      ;
; -3.169 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.657      ;
; -3.169 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.657      ;
; -3.169 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.657      ;
; -3.169 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.657      ;
; -3.150 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.639      ;
; -3.150 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.639      ;
; -3.132 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.549     ; 3.581      ;
; -3.132 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.549     ; 3.581      ;
; -3.132 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.549     ; 3.581      ;
; -3.132 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.549     ; 3.581      ;
; -3.132 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.549     ; 3.581      ;
; -3.132 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.549     ; 3.581      ;
; -3.132 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.549     ; 3.581      ;
; -3.103 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.548     ; 3.553      ;
; -3.103 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.548     ; 3.553      ;
; -3.102 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.590      ;
; -3.102 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.590      ;
; -3.102 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.590      ;
; -3.102 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.590      ;
; -3.102 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.590      ;
; -3.102 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.590      ;
; -3.102 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.590      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.086     ; 4.012      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.588      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.588      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.588      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.588      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.588      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.588      ;
; -3.100 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.510     ; 3.588      ;
; -3.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.013      ;
; -3.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.013      ;
; -3.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.013      ;
; -3.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.013      ;
; -3.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.013      ;
; -3.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.013      ;
; -3.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.080     ; 4.013      ;
; -3.082 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.571      ;
; -3.082 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.571      ;
; -3.077 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.996      ;
; -3.077 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.996      ;
; -3.073 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.562      ;
; -3.073 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.509     ; 3.562      ;
; -3.066 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.977      ;
; -3.066 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.977      ;
; -3.066 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.977      ;
; -3.066 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.977      ;
; -3.066 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.977      ;
; -3.066 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.977      ;
; -3.066 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.087     ; 3.977      ;
; -3.048 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.086     ; 3.960      ;
; -3.048 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.086     ; 3.960      ;
; -3.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.941      ;
; -3.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.941      ;
; -3.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.941      ;
; -3.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.941      ;
; -3.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.941      ;
; -3.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.941      ;
; -3.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.941      ;
; -3.010 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.928      ;
; -3.010 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.928      ;
; -3.010 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.928      ;
; -3.010 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.928      ;
; -3.010 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.928      ;
; -3.010 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.928      ;
; -3.010 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.928      ;
; -3.009 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.086     ; 3.921      ;
; -3.005 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.924      ;
; -3.005 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.079     ; 3.924      ;
; -2.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.080     ; 3.911      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; sync_counter_func:sync_C|q_out[2]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; sync_counter_func:sync_C|q_out[1]                                               ; sync_counter_func:sync_C|q_out[1]                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[0]                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.674      ;
; 0.488 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[1]                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.755      ;
; 0.489 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.756      ;
; 0.544 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.240      ;
; 0.545 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.241      ;
; 0.564 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.260      ;
; 0.641 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.925      ;
; 0.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.097      ; 0.928      ;
; 0.654 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.920      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.924      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.080      ; 0.928      ;
; 0.665 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.361      ;
; 0.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.367      ;
; 0.682 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.080      ; 0.948      ;
; 0.684 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.380      ;
; 0.689 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.385      ;
; 0.690 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.386      ;
; 0.697 ; sync_counter_func:sync_C|q_out[1]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.081      ; 0.964      ;
; 0.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.460      ;
; 0.771 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.466      ;
; 0.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.488      ;
; 0.810 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.506      ;
; 0.810 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.506      ;
; 0.811 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.507      ;
; 0.815 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.511      ;
; 0.862 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.557      ;
; 0.881 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.576      ;
; 0.891 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.586      ;
; 0.917 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.613      ;
; 0.922 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.618      ;
; 0.935 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.631      ;
; 0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.632      ;
; 0.940 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.636      ;
; 0.941 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.637      ;
; 0.959 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.097      ; 1.242      ;
; 0.972 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.097      ; 1.255      ;
; 0.972 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.097      ; 1.255      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.239      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.241      ;
; 0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.097      ; 1.260      ;
; 0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.238      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.250      ;
; 0.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.252      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.683      ;
; 0.989 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.255      ;
; 0.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.257      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.080      ; 1.259      ;
; 0.999 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.258      ;
; 1.023 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.509      ; 1.718      ;
; 1.043 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.739      ;
; 1.048 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.503      ; 1.737      ;
; 1.053 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.503      ; 1.742      ;
; 1.061 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.757      ;
; 1.067 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.763      ;
; 1.067 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.510      ; 1.763      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func:sync_C|q_out[0]                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func:sync_C|q_out[1]                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func:sync_C|q_out[2]                                               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func:sync_C|q_out[0]                                               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func:sync_C|q_out[1]                                               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func:sync_C|q_out[2]                                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key_speed[*]  ; clock      ; 6.545 ; 6.924 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 6.010 ; 6.350 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 6.349 ; 6.755 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 6.545 ; 6.924 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 6.428 ; 6.789 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key_speed[*]  ; clock      ; -2.794 ; -3.109 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -2.794 ; -3.109 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -3.036 ; -3.411 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -3.237 ; -3.574 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -2.981 ; -3.341 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 13.402 ; 13.461 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 12.167 ; 12.342 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 10.410 ; 10.352 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 13.402 ; 13.461 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 8.668  ; 8.568  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 9.689  ; 9.700  ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 7.925  ; 7.843  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 7.608  ; 7.766  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 8.596  ; 8.708  ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 9.689  ; 9.700  ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 7.917  ; 8.071  ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 11.399 ; 11.570 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 9.672  ; 9.691  ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 12.485 ; 12.618 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 7.917  ; 8.071  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 7.163  ; 7.142  ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 7.344  ; 7.334  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 7.163  ; 7.142  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 8.022  ; 8.021  ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 9.120  ; 9.011  ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 260.01 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.846 ; -89.297           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -49.260                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.846 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.379      ;
; -2.846 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.379      ;
; -2.846 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.379      ;
; -2.846 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.379      ;
; -2.846 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.379      ;
; -2.846 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.379      ;
; -2.846 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.379      ;
; -2.842 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.764      ;
; -2.842 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.764      ;
; -2.842 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.764      ;
; -2.842 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.764      ;
; -2.842 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.764      ;
; -2.842 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.764      ;
; -2.842 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.764      ;
; -2.841 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.374      ;
; -2.841 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.374      ;
; -2.841 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.374      ;
; -2.841 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.374      ;
; -2.841 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.374      ;
; -2.841 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.374      ;
; -2.841 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.374      ;
; -2.824 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.358      ;
; -2.824 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.358      ;
; -2.820 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.743      ;
; -2.820 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.743      ;
; -2.819 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.741      ;
; -2.819 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.741      ;
; -2.819 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.741      ;
; -2.819 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.741      ;
; -2.819 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.741      ;
; -2.819 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.741      ;
; -2.819 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.741      ;
; -2.814 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.348      ;
; -2.814 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.348      ;
; -2.797 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.720      ;
; -2.797 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.720      ;
; -2.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.504     ; 3.287      ;
; -2.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.504     ; 3.287      ;
; -2.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.504     ; 3.287      ;
; -2.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.504     ; 3.287      ;
; -2.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.504     ; 3.287      ;
; -2.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.504     ; 3.287      ;
; -2.792 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.504     ; 3.287      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.693      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.693      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.693      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.693      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.693      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.693      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.693      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.503     ; 3.261      ;
; -2.765 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.503     ; 3.261      ;
; -2.762 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.295      ;
; -2.762 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.295      ;
; -2.762 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.295      ;
; -2.762 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.295      ;
; -2.762 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.295      ;
; -2.762 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.295      ;
; -2.762 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.295      ;
; -2.743 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.672      ;
; -2.743 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.070     ; 3.672      ;
; -2.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.270      ;
; -2.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.270      ;
; -2.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.270      ;
; -2.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.270      ;
; -2.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.270      ;
; -2.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.270      ;
; -2.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.466     ; 3.270      ;
; -2.735 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.269      ;
; -2.735 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.269      ;
; -2.714 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.248      ;
; -2.714 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.465     ; 3.248      ;
; -2.702 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.624      ;
; -2.702 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.624      ;
; -2.702 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.624      ;
; -2.702 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.624      ;
; -2.702 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.624      ;
; -2.702 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.624      ;
; -2.702 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.077     ; 3.624      ;
; -2.684 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.607      ;
; -2.680 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.603      ;
; -2.680 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.076     ; 3.603      ;
; -2.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.598      ;
; -2.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.598      ;
; -2.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.598      ;
; -2.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.598      ;
; -2.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.598      ;
; -2.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.598      ;
; -2.671 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.072     ; 3.598      ;
; -2.669 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.597      ;
; -2.669 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.597      ;
; -2.669 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.597      ;
; -2.669 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.597      ;
; -2.669 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.597      ;
; -2.669 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.597      ;
; -2.669 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.597      ;
; -2.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.589      ;
; -2.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.589      ;
; -2.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.589      ;
; -2.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.071     ; 3.589      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; sync_counter_func:sync_C|q_out[2]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; sync_counter_func:sync_C|q_out[1]                                               ; sync_counter_func:sync_C|q_out[1]                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[0]                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.608      ;
; 0.441 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[1]                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.684      ;
; 0.442 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.685      ;
; 0.491 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.128      ;
; 0.492 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.129      ;
; 0.510 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.147      ;
; 0.586 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.086      ; 0.843      ;
; 0.589 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.086      ; 0.846      ;
; 0.589 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.086      ; 0.846      ;
; 0.590 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.227      ;
; 0.590 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.086      ; 0.847      ;
; 0.591 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.086      ; 0.848      ;
; 0.591 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.086      ; 0.848      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.239      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.071      ; 0.848      ;
; 0.608 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.245      ;
; 0.619 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.256      ;
; 0.620 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.257      ;
; 0.624 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.071      ; 0.866      ;
; 0.645 ; sync_counter_func:sync_C|q_out[1]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.072      ; 0.888      ;
; 0.670 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.465      ; 1.306      ;
; 0.701 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.338      ;
; 0.714 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.465      ; 1.350      ;
; 0.718 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.355      ;
; 0.718 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.355      ;
; 0.719 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.356      ;
; 0.729 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.366      ;
; 0.756 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.465      ; 1.392      ;
; 0.780 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.465      ; 1.416      ;
; 0.811 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.465      ; 1.447      ;
; 0.813 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.450      ;
; 0.824 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.461      ;
; 0.827 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.464      ;
; 0.828 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.465      ;
; 0.838 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.475      ;
; 0.839 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.476      ;
; 0.866 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.465      ; 1.502      ;
; 0.876 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.086      ; 1.133      ;
; 0.878 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.086      ; 1.135      ;
; 0.879 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.086      ; 1.136      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.128      ;
; 0.889 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.086      ; 1.147      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.127      ;
; 0.891 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.136      ;
; 0.900 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.142      ;
; 0.902 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.144      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.145      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.071      ; 1.146      ;
; 0.909 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.065      ; 1.145      ;
; 0.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.560      ;
; 0.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.460      ; 1.556      ;
; 0.934 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.465      ; 1.570      ;
; 0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.460      ; 1.567      ;
; 0.937 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.574      ;
; 0.943 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.460      ; 1.574      ;
; 0.949 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.466      ; 1.586      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func:sync_C|q_out[0]                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func:sync_C|q_out[1]                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; sync_counter_func:sync_C|q_out[2]                                               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func:sync_C|q_out[0]                                               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func:sync_C|q_out[1]                                               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; sync_counter_func:sync_C|q_out[2]                                               ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key_speed[*]  ; clock      ; 5.911 ; 6.142 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 5.425 ; 5.647 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 5.732 ; 5.998 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 5.911 ; 6.142 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 5.825 ; 6.036 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key_speed[*]  ; clock      ; -2.478 ; -2.702 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -2.478 ; -2.702 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -2.709 ; -2.921 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -2.882 ; -3.073 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -2.665 ; -2.866 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 12.053 ; 12.345 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 10.972 ; 11.286 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 9.271  ; 9.353  ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 12.053 ; 12.345 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 7.801  ; 7.760  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 8.648  ; 8.708  ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 7.123  ; 7.082  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 6.850  ; 7.021  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 7.719  ; 7.901  ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 8.648  ; 8.708  ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 7.115  ; 7.289  ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 10.257 ; 10.568 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 8.604  ; 8.737  ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 11.215 ; 11.571 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 7.115  ; 7.289  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 6.423  ; 6.453  ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 6.586  ; 6.611  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 6.423  ; 6.453  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 7.198  ; 7.276  ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 8.121  ; 8.095  ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.027 ; -30.337           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -41.350                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.027 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.770      ;
; -1.027 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.770      ;
; -1.027 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.770      ;
; -1.027 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.770      ;
; -1.027 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.770      ;
; -1.027 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.770      ;
; -1.027 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.770      ;
; -1.022 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.765      ;
; -1.022 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.765      ;
; -1.022 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.765      ;
; -1.022 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.765      ;
; -1.022 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.765      ;
; -1.022 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.765      ;
; -1.022 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.765      ;
; -1.018 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.762      ;
; -1.018 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.762      ;
; -1.016 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.957      ;
; -1.016 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.957      ;
; -1.014 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.955      ;
; -1.014 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.955      ;
; -1.014 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.955      ;
; -1.014 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.955      ;
; -1.014 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.955      ;
; -1.014 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.955      ;
; -1.014 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.955      ;
; -1.012 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.756      ;
; -1.012 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.756      ;
; -1.007 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.949      ;
; -1.007 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.949      ;
; -0.999 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.941      ;
; -0.999 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.941      ;
; -0.998 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.940      ;
; -0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.722      ;
; -0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.722      ;
; -0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.722      ;
; -0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.722      ;
; -0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.722      ;
; -0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.722      ;
; -0.979 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.722      ;
; -0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.720      ;
; -0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.720      ;
; -0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.720      ;
; -0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.720      ;
; -0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.720      ;
; -0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.720      ;
; -0.977 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.244     ; 1.720      ;
; -0.968 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.712      ;
; -0.968 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.712      ;
; -0.965 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.911      ;
; -0.965 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.911      ;
; -0.965 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.911      ;
; -0.965 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.911      ;
; -0.965 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.911      ;
; -0.965 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.911      ;
; -0.965 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.911      ;
; -0.964 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.708      ;
; -0.964 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.243     ; 1.708      ;
; -0.956 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.903      ;
; -0.956 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.040     ; 1.903      ;
; -0.950 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.892      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.671      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.671      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.671      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.671      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.671      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.671      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.260     ; 1.671      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.885      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.885      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.885      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.885      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.885      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.885      ;
; -0.944 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.046     ; 1.885      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.936 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.882      ;
; -0.935 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.877      ;
; -0.935 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 1.000        ; -0.045     ; 1.877      ;
; -0.933 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 1.000        ; -0.041     ; 1.879      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; sync_counter_func:sync_C|q_out[2]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; sync_counter_func:sync_C|q_out[1]                                               ; sync_counter_func:sync_C|q_out[1]                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[0]                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.314      ;
; 0.227 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[1]                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.353      ;
; 0.228 ; sync_counter_func:sync_C|q_out[0]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.354      ;
; 0.246 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.574      ;
; 0.246 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.574      ;
; 0.261 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.589      ;
; 0.291 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.424      ;
; 0.293 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.428      ;
; 0.298 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.428      ;
; 0.309 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.637      ;
; 0.311 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.640      ;
; 0.323 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.651      ;
; 0.326 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.654      ;
; 0.327 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.655      ;
; 0.328 ; sync_counter_func:sync_C|q_out[1]                                               ; sync_counter_func:sync_C|q_out[2]                                               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.454      ;
; 0.342 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.669      ;
; 0.345 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.672      ;
; 0.375 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.703      ;
; 0.389 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.717      ;
; 0.389 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.717      ;
; 0.390 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.718      ;
; 0.392 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.720      ;
; 0.395 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.722      ;
; 0.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.725      ;
; 0.408 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.735      ;
; 0.441 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.769      ;
; 0.442 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.575      ;
; 0.444 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.772      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.575      ;
; 0.452 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.585      ;
; 0.452 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.585      ;
; 0.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.782      ;
; 0.455 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.783      ;
; 0.456 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.589      ;
; 0.457 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.785      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.786      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.788      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.588      ;
; 0.467 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.477 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.243      ; 0.804      ;
; 0.505 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.638      ;
; 0.507 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.244      ; 0.835      ;
; 0.508 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.049      ; 0.641      ;
; 0.510 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.239      ; 0.833      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.636      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func:sync_C|q_out[0]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func:sync_C|q_out[1]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; sync_counter_func:sync_C|q_out[2]                                               ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; enableGen:ena_Gen|clkEnable_out~reg0                                            ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func:sync_C|q_out[0]                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func:sync_C|q_out[1]                                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; sync_counter_func:sync_C|q_out[2]                                               ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella19|clk                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella23|clk                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella24|clk                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella25|clk                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella28|clk                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella30|clk                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella31|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella0|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella10|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella11|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella12|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella13|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella14|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella15|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella16|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella17|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella18|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella1|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella20|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella26|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella27|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella29|clk                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella2|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella3|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella4|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella5|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; ena_Gen|clkCount_rtl_0|auto_generated|counter_cella6|clk                        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key_speed[*]  ; clock      ; 3.142 ; 3.769 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 2.887 ; 3.462 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 3.049 ; 3.695 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 3.142 ; 3.769 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 3.102 ; 3.694 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key_speed[*]  ; clock      ; -1.273 ; -1.867 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -1.273 ; -1.867 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -1.382 ; -2.032 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -1.487 ; -2.108 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -1.365 ; -2.001 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0_n[*]  ; clock      ; 7.377 ; 6.960 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 6.708 ; 6.422 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 5.813 ; 5.649 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 7.377 ; 6.960 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 4.703 ; 4.504 ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 5.431 ; 5.319 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 4.276 ; 4.128 ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 4.108 ; 4.114 ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 4.674 ; 4.584 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 5.431 ; 5.319 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0_n[*]  ; clock      ; 4.318 ; 4.261 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 6.317 ; 6.027 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 5.435 ; 5.307 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 6.894 ; 6.531 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 4.318 ; 4.261 ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 3.898 ; 3.787 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 3.978 ; 3.871 ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 3.898 ; 3.787 ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 4.389 ; 4.226 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 5.144 ; 4.959 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.222   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -3.222   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -101.345 ; 0.0   ; 0.0      ; 0.0     ; -49.26              ;
;  clock           ; -101.345 ; 0.000 ; N/A      ; N/A     ; -49.260             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; key_speed[*]  ; clock      ; 6.545 ; 6.924 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; 6.010 ; 6.350 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; 6.349 ; 6.755 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; 6.545 ; 6.924 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; 6.428 ; 6.789 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; key_speed[*]  ; clock      ; -1.273 ; -1.867 ; Rise       ; clock           ;
;  key_speed[0] ; clock      ; -1.273 ; -1.867 ; Rise       ; clock           ;
;  key_speed[1] ; clock      ; -1.382 ; -2.032 ; Rise       ; clock           ;
;  key_speed[2] ; clock      ; -1.487 ; -2.108 ; Rise       ; clock           ;
;  key_speed[3] ; clock      ; -1.365 ; -2.001 ; Rise       ; clock           ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex0_n[*]  ; clock      ; 13.402 ; 13.461 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 12.167 ; 12.342 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 10.410 ; 10.352 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 13.402 ; 13.461 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 8.668  ; 8.568  ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 9.689  ; 9.700  ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 7.925  ; 7.843  ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 7.608  ; 7.766  ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 8.596  ; 8.708  ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 9.689  ; 9.700  ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex0_n[*]  ; clock      ; 4.318 ; 4.261 ; Rise       ; clock           ;
;  hex0_n[0] ; clock      ; 6.317 ; 6.027 ; Rise       ; clock           ;
;  hex0_n[1] ; clock      ; 5.435 ; 5.307 ; Rise       ; clock           ;
;  hex0_n[2] ; clock      ; 6.894 ; 6.531 ; Rise       ; clock           ;
;  hex0_n[3] ; clock      ; 4.318 ; 4.261 ; Rise       ; clock           ;
; hex1_n[*]  ; clock      ; 3.898 ; 3.787 ; Rise       ; clock           ;
;  hex1_n[0] ; clock      ; 3.978 ; 3.871 ; Rise       ; clock           ;
;  hex1_n[3] ; clock      ; 3.898 ; 3.787 ; Rise       ; clock           ;
;  hex1_n[4] ; clock      ; 4.389 ; 4.226 ; Rise       ; clock           ;
;  hex1_n[5] ; clock      ; 5.144 ; 4.959 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hex0_n[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key3_n                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_speed[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1593     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1593     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 168   ; 168  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Thu Oct 24 19:17:23 2019
Info: Command: quartus_sta counter-demo -c counter-demo
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'counter-demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.222            -101.345 clock 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.260 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.846             -89.297 clock 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.260 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.027             -30.337 clock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.350 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4924 megabytes
    Info: Processing ended: Thu Oct 24 19:17:27 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


