# 🧠 Unidad 0 - Introducción y Presentación del Curso

## 🎯 Objetivos del Curso

- Capacitar en técnicas avanzadas de diseño digital orientado a **FPGA y ASIC**.
- Desarrollar competencias en el uso de **lenguajes HDL** (Verilog) para implementar sistemas de **procesamiento de señales digitales**.
- Evaluar los diseños en términos de **velocidad, área, potencia y verificabilidad**.

---

## 🧪 Modalidad del Curso

- Cursada semanal (lunes), con:
  - Clases teóricas
  - Prácticas
  - Laboratorios en FPGA Arty A7-35T
- Herramientas utilizadas:
  - **Python 3**
  - **Vivado 2020.2**
  - **Vitis 2020.2**
  - **Verilog**

---

## 📚 Contenido General del Curso

1. **Unidad 1**: Introducción a Verilog  
2. **Unidad 2**: Implementación de sistemas digitales  
3. **Unidad 3**: Mapeo de arquitecturas dedicadas  
4. **Unidad 4**: Bloques básicos en FPGA/ASIC  
5. **Unidad 5**: Transformaciones para rendimiento, consumo y área  
6. **Unidad 6**: Máquinas de estado y diseño secuencial  

---

## 💡 Conceptos Fundamentales

- **Diseño digital**: utilización de componentes lógicos para tareas específicas.
- **Diseño VLSI**: busca optimizar:
  - Área
  - Retardo
  - Potencia
  - Capacidad de prueba
- El objetivo es equilibrar estas variables bajo restricciones tecnológicas.

---

## 🧩 Estrategias de Diseño

| Tecnología | Flexibilidad | Eficiencia |
|------------|--------------|------------|
| GPP        | Alta         | Baja       |
| DSP        | Media        | Media      |
| FPGA       | Media        | Alta       |
| ASIC       | Nula         | Muy Alta   |

---

## 🔁 Flujo de Diseño Digital

1. Desarrollo de algoritmos  
2. Especificación del sistema  
3. Modelado en punto flotante  
4. Partición HW/SW  
5. Conversión a punto fijo  
6. Codificación en RTL (Verilog)  
7. Verificación funcional  
8. Síntesis  
9. Implementación (FPGA o ASIC)  

---

## 🤖 Co-verificación HW/SW

- Simulación temprana del hardware junto con el software
- Ahorra tiempo, mejora calidad, reduce costos
