Partition Merge report for Nios_processor
Mon Jun 05 12:33:37 2017
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "nios_ports"
  5. Connections to In-System Debugging Instance "stream"
  6. Partition Merge Partition Statistics
  7. Partition Merge Partition Pin Processing
  8. Partition Merge Resource Usage Summary
  9. Partition Merge RAM Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Mon Jun 05 12:33:37 2017           ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name                   ; Nios_processor                                  ;
; Top-level Entity Name           ; TopLevelCommSystem                              ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 4244                                            ;
; Total pins                      ; 24                                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 483,328                                         ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:nios_ports       ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:nios_ports       ;
; sld_signaltap:stream           ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:stream           ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "nios_ports"                                                                                                                                                      ;
+---------------------------------------------------------------+---------------+-----------+--------------------------+-------------------+----------------------------------------------------------+---------+
; Name                                                          ; Type          ; Status    ; Partition Name           ; Netlist Type Used ; Actual Connection                                        ; Details ;
+---------------------------------------------------------------+---------------+-----------+--------------------------+-------------------+----------------------------------------------------------+---------+
; CLOCK_50                                                      ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; CLOCK_50                                                 ; N/A     ;
; nios_sys:NiosII|char_received_external_connection_export      ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|char_received                        ; N/A     ;
; nios_sys:NiosII|char_received_external_connection_export      ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|char_received                        ; N/A     ;
; nios_sys:NiosII|char_sent_external_connection_export          ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; TransmitComm:transmit|char_sent                          ; N/A     ;
; nios_sys:NiosII|char_sent_external_connection_export          ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; TransmitComm:transmit|char_sent                          ; N/A     ;
; nios_sys:NiosII|load_external_connection_export               ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:load|data_out              ; N/A     ;
; nios_sys:NiosII|load_external_connection_export               ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:load|data_out              ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[0]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[0] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[0]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[0] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[1]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[1] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[1]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[1] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[2]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[2] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[2]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[2] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[3]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[3] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[3]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[3] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[4]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[4] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[4]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[4] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[5]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[5] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[5]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[5] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[6]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[6] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[6]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[6] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[7]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[7] ; N/A     ;
; nios_sys:NiosII|parallel_input_external_connection_export[7]  ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[7] ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[0] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[2]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[0] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[2]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[1] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[3]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[1] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[3]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[2] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[4]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[2] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[4]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[3] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[5]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[3] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[5]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[4] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[6]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[4] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[6]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[5] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[7]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[5] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[7]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[6] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[8]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[6] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[8]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[7] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[9]                              ; N/A     ;
; nios_sys:NiosII|parallel_output_external_connection_export[7] ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; ReceiveComm:receive|buff[9]                              ; N/A     ;
; nios_sys:NiosII|reset_reset_n                                 ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; KEY[0]                                                   ; N/A     ;
; nios_sys:NiosII|reset_reset_n                                 ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; KEY[0]                                                   ; N/A     ;
; nios_sys:NiosII|transmit_enable_external_connection_export    ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:transmit_enable|data_out   ; N/A     ;
; nios_sys:NiosII|transmit_enable_external_connection_export    ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:transmit_enable|data_out   ; N/A     ;
; serial_in                                                     ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; serial_in                                                ; N/A     ;
; serial_in                                                     ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; serial_in                                                ; N/A     ;
; serial_out                                                    ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A     ;
; serial_out                                                    ; pre-synthesis ; connected ; Top                      ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|gnd                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~GND                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
; nios_ports|vcc                                                ; post-fitting  ; connected ; sld_signaltap:nios_ports ; post-synthesis    ; sld_signaltap:nios_ports|~VCC                            ; N/A     ;
+---------------------------------------------------------------+---------------+-----------+--------------------------+-------------------+----------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "stream"                                                                                                                                                                                                                                                                                      ;
+----------------------------------------+---------------+-----------+----------------------+-------------------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                   ; Type          ; Status    ; Partition Name       ; Netlist Type Used ; Actual Connection                                        ; Details                                                                                                                                                        ;
+----------------------------------------+---------------+-----------+----------------------+-------------------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; CLOCK_50                               ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; CLOCK_50                                                 ; N/A                                                                                                                                                            ;
; KEY                                    ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The pre-synthesis tap must be preserved by Analysis & Synthesis before it can be tapped.  Set the partition's netlist type to Source and recompile.            ;
; KEY                                    ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The pre-synthesis tap must be preserved by Analysis & Synthesis before it can be tapped.  Set the partition's netlist type to Source and recompile.            ;
; LEDR[0]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[0]           ; N/A                                                                                                                                                            ;
; LEDR[0]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[0]           ; N/A                                                                                                                                                            ;
; LEDR[1]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[1]           ; N/A                                                                                                                                                            ;
; LEDR[1]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[1]           ; N/A                                                                                                                                                            ;
; LEDR[2]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[2]           ; N/A                                                                                                                                                            ;
; LEDR[2]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[2]           ; N/A                                                                                                                                                            ;
; LEDR[3]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[3]           ; N/A                                                                                                                                                            ;
; LEDR[3]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[3]           ; N/A                                                                                                                                                            ;
; LEDR[4]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[4]           ; N/A                                                                                                                                                            ;
; LEDR[4]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[4]           ; N/A                                                                                                                                                            ;
; LEDR[5]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[5]           ; N/A                                                                                                                                                            ;
; LEDR[5]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[5]           ; N/A                                                                                                                                                            ;
; LEDR[6]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[6]           ; N/A                                                                                                                                                            ;
; LEDR[6]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[6]           ; N/A                                                                                                                                                            ;
; LEDR[7]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[7]           ; N/A                                                                                                                                                            ;
; LEDR[7]                                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:leds|data_out[7]           ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|WideXor0           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|WideXor0                             ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|WideXor0           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|WideXor0                             ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[0]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[0]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[0]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[0]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[0]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[0]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[0]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[0]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[1]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[1]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[1]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[1]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[1]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[1]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[1]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[1]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[2]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[2]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[2]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[2]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[2]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[2]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[2]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[2]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[3]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[3]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[3]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[3]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[3]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[3]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bic[3]~reg0        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bic[3]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[0]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[0]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[0]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[0]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[1]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[1]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[1]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[1]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[2]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[2]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[2]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[2]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[3]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[3]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|bsc[3]             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|bsc[3]                               ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[0]            ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ReceiveComm:receive|buff[0]            ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ReceiveComm:receive|buff[10]           ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ReceiveComm:receive|buff[10]           ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ReceiveComm:receive|buff[1]            ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ReceiveComm:receive|buff[1]            ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; ReceiveComm:receive|buff[2]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[2]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[3]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[3]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[4]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[4]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[5]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[5]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[6]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[6]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[7]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[7]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[8]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[8]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[9]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|buff[9]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|char_received      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|char_received                        ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|char_received      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|char_received                        ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|char_received~reg0 ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|char_received                        ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|char_received~reg0 ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|char_received                        ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|clk                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[24]                                           ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|clk                ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[24]                                           ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[0]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[0]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[0]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[0]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[0]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[0]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[0]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[0]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[10]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[10]                             ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[10]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[10]                             ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[10]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[10]                             ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[10]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[10]                             ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[1]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[1]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[1]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[1]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[1]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[1]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[1]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[1]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[2]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[2]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[2]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[2]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[3]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[3]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[3]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[3]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[4]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[4]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[4]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[4]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[5]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[5]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[5]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[5]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[6]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[6]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[6]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[6]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[7]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[7]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[7]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[7]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[8]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[8]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[8]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[8]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[9]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[9]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[9]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|data[9]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|data[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[0]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[0]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[2]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[1]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[1]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[3]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[2]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[2]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[4]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[3]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[3]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[5]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[4]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[4]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[6]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[5]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[5]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[7]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[6]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[6]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[8]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[7]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|parallel_out[7]    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|buff[9]                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|ps.IDLE            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|ps.IDLE                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|ps.IDLE            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|ps.IDLE                              ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|ps.INIT            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|ps.INIT~_wirecell                    ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|ps.INIT            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|ps.INIT~_wirecell                    ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|ps.SAMPLING        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|ps.SAMPLING                          ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|ps.SAMPLING        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ReceiveComm:receive|ps.SAMPLING                          ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|reset              ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; KEY[0]~_wirecell                                         ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|reset              ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; KEY[0]~_wirecell                                         ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|sample_clk         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[20]                                           ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|sample_clk         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[20]                                           ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|serial_in          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; serial_in                                                ; N/A                                                                                                                                                            ;
; ReceiveComm:receive|serial_in          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; serial_in                                                ; N/A                                                                                                                                                            ;
; SW[0]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[0]                                                    ; N/A                                                                                                                                                            ;
; SW[0]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[0]                                                    ; N/A                                                                                                                                                            ;
; SW[1]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[1]                                                    ; N/A                                                                                                                                                            ;
; SW[1]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[1]                                                    ; N/A                                                                                                                                                            ;
; SW[2]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[2]                                                    ; N/A                                                                                                                                                            ;
; SW[2]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[2]                                                    ; N/A                                                                                                                                                            ;
; SW[3]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[3]                                                    ; N/A                                                                                                                                                            ;
; SW[3]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[3]                                                    ; N/A                                                                                                                                                            ;
; SW[4]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[4]                                                    ; N/A                                                                                                                                                            ;
; SW[4]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[4]                                                    ; N/A                                                                                                                                                            ;
; SW[5]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[5]                                                    ; N/A                                                                                                                                                            ;
; SW[5]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[5]                                                    ; N/A                                                                                                                                                            ;
; SW[6]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[6]                                                    ; N/A                                                                                                                                                            ;
; SW[6]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[6]                                                    ; N/A                                                                                                                                                            ;
; SW[7]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[7]                                                    ; N/A                                                                                                                                                            ;
; SW[7]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; SW[7]                                                    ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[0]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[0]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[0]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[0]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[0]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[0]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[0]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[0]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[1]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[1]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[1]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[1]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[1]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[1]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[1]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[1]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[2]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[2]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[2]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[2]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[2]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[2]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[2]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[2]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[3]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[3]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[3]           ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[3]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[3]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[3]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|bic[3]~reg0      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|bic[3]                             ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|buff[0]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[0]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[10]         ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[10]         ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[1]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[1]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[2]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[2]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[3]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[3]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[4]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[4]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[5]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[5]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[6]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[6]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[7]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[7]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[8]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[8]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[9]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|buff[9]          ; pre-synthesis ; missing   ; Top                  ; post-synthesis    ; GND                                                      ; The name does not exist in your design or refers to an invalid hierarchy or bus element.  You may have modified your design after creating the debug instance. ;
; TransmitComm:transmit|char_sent        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|char_sent                          ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|char_sent        ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|char_sent                          ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|char_sent~reg0   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|char_sent                          ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|char_sent~reg0   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|char_sent                          ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|clk              ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[24]                                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|clk              ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[24]                                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[0]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; VCC                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[0]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; VCC                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[0]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; VCC                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[0]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; VCC                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[10]         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[10]         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[10]~reg0    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[10]~reg0    ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[1]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[1]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[1]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[1]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[1]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[1]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[1]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[1]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[2]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[2]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[2]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[2]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[2]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[2]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[2]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[2]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[3]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[3]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[3]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[3]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[3]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[3]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[3]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[3]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[4]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[4]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[4]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[4]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[4]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[4]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[4]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[4]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[5]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[5]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[5]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[5]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[5]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[5]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[5]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[5]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[6]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[6]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[6]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[6]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[6]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[6]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[6]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[6]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[7]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[7]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[7]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[7]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[7]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[7]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[7]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[7]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[8]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[8]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[8]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[8]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[8]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[8]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[8]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[8]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[9]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[9]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[9]          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[9]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[9]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[9]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|data[9]~reg0     ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[9]                            ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|load             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:load|data_out              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|load             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:load|data_out              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[0]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[0] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[0]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[0] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[1]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[1] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[1]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[1] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[2]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[2] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[2]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[2] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[3]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[3] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[3]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[3] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[4]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[4] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[4]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[4] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[5]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[5] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[5]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[5] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[6]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[6] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[6]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[6] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[7]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[7] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|parallel_in[7]   ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_LEDs:parallel_input|data_out[7] ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[0]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[0]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[0]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[0]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[0]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[0]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[0]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[0]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[1]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[1]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[1]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[1]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[1]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[1]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[1]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[1]                              ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[2]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[2]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[2]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[2]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[3]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[3]            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[3]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|ps[3]~reg0       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; GND                                                      ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|reset            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; KEY[0]~_wirecell                                         ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|reset            ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; KEY[0]~_wirecell                                         ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|sample_clk       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[20]                                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|sample_clk       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[20]                                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|serial_out       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|serial_out       ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|transmit_en      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:transmit_enable|data_out   ; N/A                                                                                                                                                            ;
; TransmitComm:transmit|transmit_en      ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; nios_sys:NiosII|nios_sys_load:transmit_enable|data_out   ; N/A                                                                                                                                                            ;
; clock_buff[0]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[0]                                            ; N/A                                                                                                                                                            ;
; clock_buff[0]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[0]                                            ; N/A                                                                                                                                                            ;
; clock_buff[10]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[10]                                           ; N/A                                                                                                                                                            ;
; clock_buff[10]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[10]                                           ; N/A                                                                                                                                                            ;
; clock_buff[11]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[11]                                           ; N/A                                                                                                                                                            ;
; clock_buff[11]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[11]                                           ; N/A                                                                                                                                                            ;
; clock_buff[12]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[12]                                           ; N/A                                                                                                                                                            ;
; clock_buff[12]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[12]                                           ; N/A                                                                                                                                                            ;
; clock_buff[13]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[13]                                           ; N/A                                                                                                                                                            ;
; clock_buff[13]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[13]                                           ; N/A                                                                                                                                                            ;
; clock_buff[14]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[14]                                           ; N/A                                                                                                                                                            ;
; clock_buff[14]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[14]                                           ; N/A                                                                                                                                                            ;
; clock_buff[15]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[15]                                           ; N/A                                                                                                                                                            ;
; clock_buff[15]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[15]                                           ; N/A                                                                                                                                                            ;
; clock_buff[16]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[16]                                           ; N/A                                                                                                                                                            ;
; clock_buff[16]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[16]                                           ; N/A                                                                                                                                                            ;
; clock_buff[17]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[17]                                           ; N/A                                                                                                                                                            ;
; clock_buff[17]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[17]                                           ; N/A                                                                                                                                                            ;
; clock_buff[18]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[18]                                           ; N/A                                                                                                                                                            ;
; clock_buff[18]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[18]                                           ; N/A                                                                                                                                                            ;
; clock_buff[19]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[19]                                           ; N/A                                                                                                                                                            ;
; clock_buff[19]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[19]                                           ; N/A                                                                                                                                                            ;
; clock_buff[1]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[1]                                            ; N/A                                                                                                                                                            ;
; clock_buff[1]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[1]                                            ; N/A                                                                                                                                                            ;
; clock_buff[20]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[20]                                           ; N/A                                                                                                                                                            ;
; clock_buff[20]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[20]                                           ; N/A                                                                                                                                                            ;
; clock_buff[21]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[21]                                           ; N/A                                                                                                                                                            ;
; clock_buff[21]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[21]                                           ; N/A                                                                                                                                                            ;
; clock_buff[22]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[22]                                           ; N/A                                                                                                                                                            ;
; clock_buff[22]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[22]                                           ; N/A                                                                                                                                                            ;
; clock_buff[23]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[23]                                           ; N/A                                                                                                                                                            ;
; clock_buff[23]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[23]                                           ; N/A                                                                                                                                                            ;
; clock_buff[24]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[24]                                           ; N/A                                                                                                                                                            ;
; clock_buff[24]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[24]                                           ; N/A                                                                                                                                                            ;
; clock_buff[25]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[25]                                           ; N/A                                                                                                                                                            ;
; clock_buff[25]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[25]                                           ; N/A                                                                                                                                                            ;
; clock_buff[26]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[26]                                           ; N/A                                                                                                                                                            ;
; clock_buff[26]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[26]                                           ; N/A                                                                                                                                                            ;
; clock_buff[27]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[27]                                           ; N/A                                                                                                                                                            ;
; clock_buff[27]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[27]                                           ; N/A                                                                                                                                                            ;
; clock_buff[28]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[28]                                           ; N/A                                                                                                                                                            ;
; clock_buff[28]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[28]                                           ; N/A                                                                                                                                                            ;
; clock_buff[29]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[29]                                           ; N/A                                                                                                                                                            ;
; clock_buff[29]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[29]                                           ; N/A                                                                                                                                                            ;
; clock_buff[2]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[2]                                            ; N/A                                                                                                                                                            ;
; clock_buff[2]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[2]                                            ; N/A                                                                                                                                                            ;
; clock_buff[30]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[30]                                           ; N/A                                                                                                                                                            ;
; clock_buff[30]                         ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[30]                                           ; N/A                                                                                                                                                            ;
; clock_buff[3]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[3]                                            ; N/A                                                                                                                                                            ;
; clock_buff[3]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[3]                                            ; N/A                                                                                                                                                            ;
; clock_buff[4]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[4]                                            ; N/A                                                                                                                                                            ;
; clock_buff[4]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[4]                                            ; N/A                                                                                                                                                            ;
; clock_buff[5]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[5]                                            ; N/A                                                                                                                                                            ;
; clock_buff[5]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[5]                                            ; N/A                                                                                                                                                            ;
; clock_buff[6]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[6]                                            ; N/A                                                                                                                                                            ;
; clock_buff[6]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[6]                                            ; N/A                                                                                                                                                            ;
; clock_buff[7]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[7]                                            ; N/A                                                                                                                                                            ;
; clock_buff[7]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[7]                                            ; N/A                                                                                                                                                            ;
; clock_buff[8]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[8]                                            ; N/A                                                                                                                                                            ;
; clock_buff[8]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[8]                                            ; N/A                                                                                                                                                            ;
; clock_buff[9]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[9]                                            ; N/A                                                                                                                                                            ;
; clock_buff[9]                          ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; clock_buff[9]                                            ; N/A                                                                                                                                                            ;
; ps[0]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[0]                              ; N/A                                                                                                                                                            ;
; ps[0]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[0]                              ; N/A                                                                                                                                                            ;
; ps[1]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[1]                              ; N/A                                                                                                                                                            ;
; ps[1]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|ps[1]                              ; N/A                                                                                                                                                            ;
; ps[2]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ~GND                                                     ; N/A                                                                                                                                                            ;
; ps[2]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ~GND                                                     ; N/A                                                                                                                                                            ;
; ps[3]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ~GND                                                     ; N/A                                                                                                                                                            ;
; ps[3]                                  ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; ~GND                                                     ; N/A                                                                                                                                                            ;
; serial_in                              ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; serial_in                                                ; N/A                                                                                                                                                            ;
; serial_in                              ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; serial_in                                                ; N/A                                                                                                                                                            ;
; serial_out                             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; serial_out                             ; pre-synthesis ; connected ; Top                  ; post-synthesis    ; TransmitComm:transmit|data[10]                           ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|gnd                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~GND                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
; stream|vcc                             ; post-fitting  ; connected ; sld_signaltap:stream ; post-synthesis    ; sld_signaltap:stream|~VCC                                ; N/A                                                                                                                                                            ;
+----------------------------------------+---------------+-----------+----------------------+-------------------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                       ;
+---------------------------------------------+--------+------------------+--------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:nios_ports ; sld_signaltap:stream ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------+----------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 733    ; 104              ; 355                      ; 1221                 ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; Combinational ALUT usage for logic          ; 1173   ; 155              ; 272                      ; 453                  ; 0                              ;
;     -- 7 input functions                    ; 3      ; 4                ; 1                        ; 0                    ; 0                              ;
;     -- 6 input functions                    ; 219    ; 31               ; 86                       ; 89                   ; 0                              ;
;     -- 5 input functions                    ; 258    ; 36               ; 39                       ; 220                  ; 0                              ;
;     -- 4 input functions                    ; 203    ; 27               ; 24                       ; 22                   ; 0                              ;
;     -- <=3 input functions                  ; 490    ; 57               ; 122                      ; 122                  ; 0                              ;
; Memory ALUT usage                           ; 0      ; 0                ; 0                        ; 0                    ; 0                              ;
;     -- 64-address deep                      ; 0      ; 0                ; 0                        ; 0                    ; 0                              ;
;     -- 32-address deep                      ; 0      ; 0                ; 0                        ; 0                    ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; Dedicated logic registers                   ; 979    ; 132              ; 616                      ; 2517                 ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; I/O pins                                    ; 24     ; 0                ; 0                        ; 0                    ; 0                              ;
; I/O registers                               ; 0      ; 0                ; 0                        ; 0                    ; 0                              ;
; Total block memory bits                     ; 273408 ; 0                ; 23552                    ; 186368               ; 0                              ;
; Total block memory implementation bits      ; 0      ; 0                ; 0                        ; 0                    ; 0                              ;
; JTAG                                        ; 0      ; 0                ; 0                        ; 0                    ; 1                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; Connections                                 ;        ;                  ;                          ;                      ;                                ;
;     -- Input Connections                    ; 292    ; 213              ; 985                      ; 3685                 ; 1                              ;
;     -- Registered Input Connections         ; 143    ; 141              ; 687                      ; 2906                 ; 0                              ;
;     -- Output Connections                   ; 2507   ; 862              ; 34                       ; 34                   ; 1739                           ;
;     -- Registered Output Connections        ; 338    ; 862              ; 0                        ; 0                    ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; Internal Connections                        ;        ;                  ;                          ;                      ;                                ;
;     -- Total Connections                    ; 12942  ; 2021             ; 3845                     ; 14066                ; 1748                           ;
;     -- Registered Connections               ; 5604   ; 1673             ; 2485                     ; 11322                ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; External Connections                        ;        ;                  ;                          ;                      ;                                ;
;     -- Top                                  ; 0      ; 203              ; 364                      ; 2135                 ; 97                             ;
;     -- sld_hub:auto_hub                     ; 203    ; 50               ; 241                      ; 404                  ; 177                            ;
;     -- sld_signaltap:nios_ports             ; 364    ; 241              ; 64                       ; 0                    ; 350                            ;
;     -- sld_signaltap:stream                 ; 2135   ; 404              ; 0                        ; 64                   ; 1116                           ;
;     -- hard_block:auto_generated_inst       ; 97     ; 177              ; 350                      ; 1116                 ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; Partition Interface                         ;        ;                  ;                          ;                      ;                                ;
;     -- Input Ports                          ; 62     ; 144              ; 137                      ; 614                  ; 4                              ;
;     -- Output Ports                         ; 186    ; 161              ; 61                       ; 379                  ; 9                              ;
;     -- Bidir Ports                          ; 0      ; 0                ; 0                        ; 0                    ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; Registered Ports                            ;        ;                  ;                          ;                      ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 51                       ; 369                  ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 96               ; 47                       ; 365                  ; 0                              ;
;                                             ;        ;                  ;                          ;                      ;                                ;
; Port Connectivity                           ;        ;                  ;                          ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 16                       ; 60                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 45               ; 2                        ; 2                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 16                       ; 18                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                        ; 1                    ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 105              ; 26                       ; 185                  ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                        ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 110              ; 40                       ; 199                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 77               ; 49                       ; 367                  ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------+----------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                                                                                                                                                                   ; Partition ; Type          ; Location ; Status      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                                                                                                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                                                                                                                                                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input                                                                                                                                                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; KEY[0]                                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input                                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; LEDR[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[0]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[1]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[2]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[3]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[4]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[5]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[6]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; SW[7]                                                                                                                                                                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                                                                                                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                                                                                                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; altera_reserved_tck                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; altera_reserved_tdi                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; altera_reserved_tdo                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; altera_reserved_tms                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                                                                               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                                                                                ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_jtag_uart_nios_sys_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; jtag.bp.NiosII_nios2_processor_the_nios_sys_nios2_processor_nios2_oci_the_nios_sys_nios2_processor_jtag_debug_module_wrapper_nios_sys_nios2_processor_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_char_received_external_connection_export                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_char_sent_external_connection_export                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_load_external_connection_export                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_0_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_1_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_2_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_3_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_4_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_5_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_6_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_input_external_connection_export_7_                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_0_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_1_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_2_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_3_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_4_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_5_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_6_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_parallel_output_external_connection_export_7_                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_reset_reset_n                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.NiosII_transmit_enable_external_connection_export                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_0_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_10_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_11_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_12_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_13_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_14_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_15_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_16_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_17_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_18_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_19_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_1_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_20_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_21_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_22_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_23_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_24_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_25_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_26_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_27_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_28_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_29_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_2_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_30_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_3_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_4_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_5_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_6_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_7_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_8_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.clock_buff_9_                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_WideXor0                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_0_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_0_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_1_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_1_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_2_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_2_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_3_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bic_3_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bsc_0_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bsc_1_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bsc_2_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_bsc_3_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_2_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_3_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_4_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_5_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_6_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_7_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_8_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_buff_9_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_char_received                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_char_received~reg0                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_clk                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_0_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_0_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_10_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_10_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_1_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_1_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_2_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_2_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_3_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_3_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_4_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_4_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_5_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_5_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_6_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_6_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_7_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_7_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_8_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_8_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_9_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_data_9_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_0_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_1_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_2_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_3_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_4_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_5_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_6_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_parallel_out_7_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_ps.IDLE                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_ps.INIT                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_ps.SAMPLING                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_reset                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_sample_clk                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.receive_serial_in                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_0_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_0_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_1_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_1_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_2_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_2_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_3_                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_bic_3_~reg0                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_char_sent                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_char_sent~reg0                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_clk                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_0_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_0_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_10_                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_10_~reg0                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_1_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_1_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_2_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_2_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_3_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_3_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_4_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_4_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_5_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_5_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_6_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_6_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_7_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_7_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_8_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_8_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_9_                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_data_9_~reg0                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_load                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_0_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_1_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_2_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_3_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_4_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_5_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_6_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_parallel_in_7_                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_0_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_0_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_1_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_1_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_2_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_2_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_3_                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_ps_3_~reg0                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_reset                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_sample_clk                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_serial_out                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; pre_syn.bp.transmit_transmit_en                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; ps[0]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- ps[0]                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ps[0]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; ps[1]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- ps[1]                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ps[1]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; ps[2]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- ps[2]                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ps[2]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; ps[3]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- ps[3]                                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ps[3]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; serial_in                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- serial_in                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- serial_in~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
; serial_out                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- serial_out                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- serial_out~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                                                        ;           ;               ;          ;             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+-------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimate of Logic utilization (ALMs needed) ; 2408           ;
;                                             ;                ;
; Combinational ALUT usage for logic          ; 2053           ;
;     -- 7 input functions                    ; 8              ;
;     -- 6 input functions                    ; 425            ;
;     -- 5 input functions                    ; 553            ;
;     -- 4 input functions                    ; 276            ;
;     -- <=3 input functions                  ; 791            ;
;                                             ;                ;
; Dedicated logic registers                   ; 4244           ;
;                                             ;                ;
; I/O pins                                    ; 24             ;
; Total MLAB memory bits                      ; 0              ;
; Total block memory bits                     ; 483328         ;
;                                             ;                ;
; Total DSP Blocks                            ; 0              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 3078           ;
; Total fan-out                               ; 29119          ;
; Average fan-out                             ; 4.34           ;
+---------------------------------------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------------------------------------------+
; nios_sys:NiosII|nios_sys_jtag_uart:jtag_uart|nios_sys_jtag_uart_scfifo_r:the_nios_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                                 ;
; nios_sys:NiosII|nios_sys_jtag_uart:jtag_uart|nios_sys_jtag_uart_scfifo_w:the_nios_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                                                 ;
; nios_sys:NiosII|nios_sys_nios2_processor:nios2_processor|nios_sys_nios2_processor_nios2_oci:the_nios_sys_nios2_processor_nios2_oci|nios_sys_nios2_processor_nios2_ocimem:the_nios_sys_nios2_processor_nios2_ocimem|nios_sys_nios2_processor_ociram_sp_ram_module:nios_sys_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ttf1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; nios_sys_nios2_processor_ociram_default_contents.mif ;
; nios_sys:NiosII|nios_sys_nios2_processor:nios2_processor|nios_sys_nios2_processor_register_bank_a_module:nios_sys_nios2_processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_ann1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; nios_sys_nios2_processor_rf_ram_a.mif                ;
; nios_sys:NiosII|nios_sys_nios2_processor:nios2_processor|nios_sys_nios2_processor_register_bank_b_module:nios_sys_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_bnn1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; nios_sys_nios2_processor_rf_ram_b.mif                ;
; nios_sys:NiosII|nios_sys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_38j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                    ; AUTO ; Single Port      ; 8192         ; 32           ; --           ; --           ; 262144 ; nios_sys_onchip_memory.hex                           ;
; sld_signaltap:nios_ports|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_e784:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; 1024         ; 23           ; 1024         ; 23           ; 23552  ; None                                                 ;
; sld_signaltap:stream|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qa84:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; 1024         ; 182          ; 1024         ; 182          ; 186368 ; None                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition
    Info: Processing started: Mon Jun 05 12:33:36 2017
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off Nios_processor -c Nios_processor --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:nios_ports"
Info (35007): Using synthesis netlist for partition "sld_signaltap:stream"
Info (35024): Successfully connected in-system debug instance "nios_ports" to all 79 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Critical Warning (35025): Partially connected in-system debug instance "stream" to 367 of its 397 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 30 missing sources or connections.
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 5582 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 14 input pins
    Info (21059): Implemented 14 output pins
    Info (21061): Implemented 5204 logic cells
    Info (21064): Implemented 349 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 915 megabytes
    Info: Processing ended: Mon Jun 05 12:33:38 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


