
#Circuit Summary:
#---------------
#number of inputs = 32
#number of outputs = 32
#number of gates = 4800
#number of wires = 4832
#atpg: cputime for reading in circuit ../sample_circuits/c6288.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c6288.ckt: 0.1s 0.1s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for creating dummy nodes ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for generating fault list ../sample_circuits/c6288.ckt: 0.0s 0.1s
T'00011101111101110001110100101110 0'
T'10011111100011110101010100100110 1'
T'11100001100110011000001111110001 0'
T'10010010010011111100010001000001 1'
T'11000111101000110111100110001111 0'
T'11001100001010010100010101100001 1'
T'11101111011010110011110001011001 1'
T'11110001000001010001001010101001 1'
T'11111101001110010000100101001010 1'
T'11111111011101010000011011011001 0'
T'11111111111010110000010101000001 1'
T'11111111110110110000001010010111 1'
T'11111111111100010000000110000110 1'
T'11111111110101010000000010011111 1'
T'11111111111100110000000001010101 1'
T'11111111111001010000000000110111 1'
T'11111111111101010000000000010110 1'
T'11111111111110110000000000001110 1'
T'11111111111111010000000000000101 1'
T'11111111111111110000000000000010 1'
T'10110100100111110001011111110110 1'
T'01101001110001111110010001111001 1'
T'11111111111111110011111111111110 1'
T'01111111101000110001101100011101 1'
T'11111111111111110000111111111111 1'
T'01111111111001110000000011110100 1'
T'11111111111111110000000000001110 1'
T'01111111111111101111111111111111 1'
T'10110100011110111110011011010100 1'
T'11100010111111011111011110100110 1'
T'11111010100000111111010100010010 1'
T'10111111011010110000111111101110 1'
T'11111111111111110000001111111111 1'
T'11111111111111110000000000011110 1'
T'11111111111111101111111111111110 1'
T'11011101101010011111110010110111 1'
T'11011111111111110000001111001101 1'
T'11111111101010110111111111101001 1'
T'11101111111101110000001111111010 1'
T'10101111111111101111111111111110 0'
T'11111110100001111110111111110111 1'
T'11111111111111010111101111111110 1'
T'11111111111111110000000011111111 1'
T'01111111111111101111111111111111 0'
T'11111011111101010000111111110111 1'
T'01001011111111101111111111111110 0'
T'10111111111111101111111111111110 0'
T'11111111111100011111111110010001 1'
T'11111111111011111111111110110010 1'
T'11111111111111110111111111111111 1'
T'11110010111111101111111111111110 0'
T'11111111011100011111111111111111 1'
T'11111111111111110001111111111110 1'
T'00111111111111101101111111110100 0'
T'01011111011111111101111111111110 1'
T'11111111110111011111111111111101 1'
T'11111111111101111111111111111110 1'
T'11110111111011111111111111111110 1'
T'11111111111101011111111111111001 1'
T'11111111111111011111111111111000 1'
T'11111111111111111111111111111010 1'
T'11101111111110011111111111111100 1'
T'11111111101111111110011111111110 1'
T'11110100000101111100110100000000 1'
T'11111111010110011110110011001110 1'
T'11111000000001111111010011001000 1'
T'11111111100101111111101100101101 1'
T'11111110111011111111110011111010 1'
T'11111111011110111111111111100011 1'
T'11111111110101111111111101100001 1'
T'11111111111111011111111111101100 1'
T'11111111111000111111111111100000 1'
T'11111111111111111111111111101001 1'
T'11111111111110011111111111110011 1'
T'11111101101111111110011111111110 1'
T'11011111111011101111111111111110 1'
T'11011010111000011100101011111101 1'
T'11111111111011111111100001010011 1'
T'11111111010101111111111011111011 1'
T'11111111101010111111111011110001 1'
T'11111111111000011111111101001111 1'
T'10100101101111111111111111111111 1'
T'11111111111110101111111111111111 1'
T'11111111111111001101111111111111 1'
T'11111111101011110101111111111110 1'
T'11111110101111110101111111111010 1'
T'11111111011001010111111111100001 1'
T'11111110111011110111111111000001 1'
T'11111010111111010101111111100001 1'
T'11111011110011110001111111100011 1'
T'10111111111010010111000110010100 1'
T'01100101100011110111011001001110 1'
T'01111111111001010000001110001100 1'
T'11001011111111111111111111111111 1'
T'11111111111111001111111111111111 1'
T'11111100101110101111111111111110 1'
T'11111111111111011111111111111111 1'
T'11111111111110111111111111111011 1'
T'11111111111100111111111111101100 1'
T'11111111111100111111111111001101 1'
T'11111111110000011111111110011111 1'
T'11111111100000011111111100000000 1'
T'11111111001110111111111111000000 1'
T'11111110001110111111111010001000 1'
T'11111100111100111111111000011000 1'
T'11111000011111011111101010110011 1'
T'11100101101000011110100000011111 1'
T'11110010100100111100000011110110 1'
T'11011110100001011100100111110000 1'
T'11111111110111101111111111111111 0'
T'11110101111111110111111111111111 1'
T'01101101111111101111111111111110 1'
T'10111111111101100111111111111100 1'
T'11011011111111101111111111111100 1'
T'11111111111100001111111111111101 0'
T'11101111111011110111111111111111 1'
T'11011110111111011111111111111001 1'
T'10111011111011001111111111110000 1'
T'11111101110111000111111111111001 1'
T'01111111111100011111111111100001 1'
T'11111111110100010111111111100001 1'
T'11011011111110001111111111100000 1'
T'10111011101000101111111111001101 1'
T'11111111010100100111111111010011 1'
T'11011111111001001111111111110100 1'
T'11111111110110111111111101010111 0'
T'11111111100101100111111110111001 1'
T'11011111111110111111111110111011 1'
T'11101110101001001111111101000110 1'
T'11011111110100100111111100101100 1'
T'11111100000000011111110000000001 1'
T'11011111001011101111111111001011 1'
T'01111000100000101111101101101010 1'
T'11100011000110100111100111011110 0'
T'01100101101000101111100110111011 1'
T'11011100110000100111101110001000 1'
T'11111110011001101110101100010001 0'
T'11101111000010111110110101000011 1'
T'11110101101110101110010100100111 1'
T'10000000000000011000000000000000 1'
T'10111000010111111000100110101100 1'
T'00000010011001101110000010100010 1'
T'11010000001111001000111001001100 0'
T'11101110101111001011111111111110 1'
T'11111101100001011011111100011010 1'
T'00010101100011101001110000010100 1'

#FAULT COVERAGE RESULTS :
#number of test vectors = 146
#total number of gate faults (uncollapsed) = 17376
#total number of detected faults = 16969
#total gate fault coverage = 97.66%
#number of equivalent gate faults (collapsed) = 17312
#number of equivalent detected faults = 16922
#equivalent gate fault coverage = 97.75%

#atpg: cputime for test pattern generation ../sample_circuits/c6288.ckt: 12.0s 12.2s
