Timing Analyzer report for Homework2Verilog
Wed Sep 20 16:39:43 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Homework2Verilog                                    ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX15BF14C6                                      ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-12        ;   0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; Homework2Verilog.sdc ; OK     ; Wed Sep 20 16:39:42 2023 ;
+----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 155.16 MHz ; 155.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 3.555 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.701 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 3.555 ; HW2P7:U1|count[2]              ; Q0[2]                          ; clk          ; clk         ; 10.000       ; -2.327     ; 3.598      ;
; 3.555 ; HW2P7:U1|count[1]              ; Q0[1]                          ; clk          ; clk         ; 10.000       ; -2.327     ; 3.598      ;
; 3.556 ; HW2P7:U1|count[0]              ; Q0[0]                          ; clk          ; clk         ; 10.000       ; -2.326     ; 3.598      ;
; 3.566 ; HW2P7:U1|count[3]              ; Q0[3]                          ; clk          ; clk         ; 10.000       ; -2.326     ; 3.588      ;
; 5.082 ; SR0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.255      ; 6.571      ;
; 5.235 ; PE0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.255      ; 6.418      ;
; 5.998 ; P0[1]                          ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.655      ;
; 6.111 ; CEP0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.542      ;
; 6.111 ; CEP0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.542      ;
; 6.162 ; SR0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.491      ;
; 6.169 ; CET0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.484      ;
; 6.169 ; CET0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.484      ;
; 6.182 ; P0[2]                          ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.471      ;
; 6.185 ; PE0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.468      ;
; 6.207 ; P0[0]                          ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.446      ;
; 6.301 ; SR0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.457      ;
; 6.304 ; CEP0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.349      ;
; 6.304 ; CEP0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.349      ;
; 6.324 ; SR0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.329      ;
; 6.331 ; PE0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.322      ;
; 6.350 ; SR0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.303      ;
; 6.359 ; CEP0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.399      ;
; 6.359 ; CEP0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.399      ;
; 6.359 ; CEP0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.399      ;
; 6.359 ; CEP0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.399      ;
; 6.362 ; CET0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.291      ;
; 6.362 ; CET0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.291      ;
; 6.381 ; PE0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.272      ;
; 6.406 ; P0[3]                          ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.255      ; 5.247      ;
; 6.417 ; CET0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.341      ;
; 6.417 ; CET0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.341      ;
; 6.417 ; CET0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.341      ;
; 6.417 ; CET0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.341      ;
; 6.454 ; PE0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.304      ;
; 6.474 ; PE0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.284      ;
; 6.474 ; PE0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.284      ;
; 6.474 ; PE0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.284      ;
; 6.610 ; SR0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.148      ;
; 6.630 ; P0[2]                          ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.128      ;
; 6.636 ; SR0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.122      ;
; 6.636 ; SR0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 5.122      ;
; 6.779 ; P0[3]                          ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 4.979      ;
; 6.833 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.993      ;
; 7.025 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.801      ;
; 7.053 ; P0[0]                          ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 4.705      ;
; 7.099 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.727      ;
; 7.217 ; P0[1]                          ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.263      ; 4.541      ;
; 7.267 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.559      ;
; 7.310 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.516      ;
; 7.473 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 2.458      ;
; 7.547 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.279      ;
; 7.567 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.259      ;
; 7.715 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 2.216      ;
; 7.758 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 2.173      ;
; 7.790 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.072     ; 2.036      ;
; 7.833 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.072     ; 1.993      ;
; 7.920 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 2.011      ;
; 7.940 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 1.991      ;
; 8.052 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 1.879      ;
; 8.163 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 1.768      ;
; 8.206 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 1.725      ;
; 8.329 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 1.602      ;
; 8.426 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; -0.072     ; 1.400      ;
; 9.272 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.064     ; 0.659      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 1.158 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.379      ;
; 1.173 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 0.037      ; 1.311      ;
; 1.294 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.515      ;
; 1.321 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.542      ;
; 1.384 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.605      ;
; 1.492 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.713      ;
; 1.508 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.729      ;
; 1.652 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 1.790      ;
; 1.679 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 1.817      ;
; 1.764 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.985      ;
; 1.791 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.012      ;
; 1.850 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 1.988      ;
; 1.864 ; SR0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 3.874      ;
; 1.866 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 2.004      ;
; 1.872 ; SR0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 3.882      ;
; 1.926 ; P0[1]                          ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 3.936      ;
; 1.956 ; PE0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 3.966      ;
; 1.977 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.064      ; 2.198      ;
; 2.020 ; PE0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.030      ;
; 2.047 ; P0[0]                          ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.057      ;
; 2.178 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.038      ; 2.317      ;
; 2.205 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.038      ; 2.344      ;
; 2.232 ; PE0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.242      ;
; 2.323 ; SR0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.333      ;
; 2.330 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 0.038      ; 2.469      ;
; 2.352 ; P0[3]                          ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.362      ;
; 2.353 ; PE0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.363      ;
; 2.391 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.038      ; 2.530      ;
; 2.447 ; SR0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.457      ;
; 2.462 ; SR0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.389      ;
; 2.462 ; SR0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.389      ;
; 2.509 ; P0[2]                          ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.519      ;
; 2.562 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 0.038      ; 2.701      ;
; 2.565 ; PE0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.492      ;
; 2.565 ; PE0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.492      ;
; 2.646 ; SR0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.574      ;
; 2.646 ; SR0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.574      ;
; 2.710 ; P0[3]                          ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.637      ;
; 2.724 ; CET0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.651      ;
; 2.724 ; CET0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.651      ;
; 2.749 ; PE0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.677      ;
; 2.749 ; PE0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.677      ;
; 2.801 ; CEP0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.728      ;
; 2.801 ; CEP0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.728      ;
; 2.819 ; CET0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.829      ;
; 2.819 ; CET0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.829      ;
; 2.819 ; CET0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.829      ;
; 2.819 ; CET0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.829      ;
; 2.861 ; P0[0]                          ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.326      ; 4.788      ;
; 2.896 ; CEP0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.906      ;
; 2.896 ; CEP0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.906      ;
; 2.896 ; CEP0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.906      ;
; 2.896 ; CEP0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.353      ; 4.906      ;
; 2.912 ; CET0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.840      ;
; 2.912 ; CET0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.840      ;
; 2.923 ; P0[2]                          ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.851      ;
; 2.989 ; CEP0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.917      ;
; 2.989 ; CEP0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.327      ; 4.917      ;
; 3.116 ; P0[1]                          ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.327      ; 5.044      ;
; 6.042 ; HW2P7:U1|count[3]              ; Q0[3]                          ; clk          ; clk         ; 0.000        ; -2.255     ; 3.287      ;
; 6.052 ; HW2P7:U1|count[2]              ; Q0[2]                          ; clk          ; clk         ; 0.000        ; -2.255     ; 3.297      ;
; 6.052 ; HW2P7:U1|count[1]              ; Q0[1]                          ; clk          ; clk         ; 0.000        ; -2.255     ; 3.297      ;
; 6.052 ; HW2P7:U1|count[0]              ; Q0[0]                          ; clk          ; clk         ; 0.000        ; -2.255     ; 3.297      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 173.64 MHz ; 173.64 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.241 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.318 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.710 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 4.241 ; HW2P7:U1|count[2]              ; Q0[2]                          ; clk          ; clk         ; 10.000       ; -2.101     ; 3.138      ;
; 4.241 ; HW2P7:U1|count[1]              ; Q0[1]                          ; clk          ; clk         ; 10.000       ; -2.101     ; 3.138      ;
; 4.241 ; HW2P7:U1|count[0]              ; Q0[0]                          ; clk          ; clk         ; 10.000       ; -2.101     ; 3.138      ;
; 4.251 ; HW2P7:U1|count[3]              ; Q0[3]                          ; clk          ; clk         ; 10.000       ; -2.101     ; 3.128      ;
; 5.671 ; SR0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.038      ; 5.770      ;
; 5.799 ; PE0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.038      ; 5.642      ;
; 6.475 ; P0[1]                          ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.966      ;
; 6.587 ; CEP0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.854      ;
; 6.587 ; CEP0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.854      ;
; 6.621 ; PE0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.820      ;
; 6.627 ; SR0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.814      ;
; 6.635 ; P0[2]                          ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.806      ;
; 6.641 ; CET0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.800      ;
; 6.641 ; CET0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 2.038      ; 4.800      ;
; 6.661 ; P0[0]                          ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.779      ;
; 6.757 ; PE0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.683      ;
; 6.758 ; CEP0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.682      ;
; 6.758 ; CEP0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.682      ;
; 6.770 ; SR0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.670      ;
; 6.778 ; SR0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.763      ;
; 6.793 ; SR0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.647      ;
; 6.801 ; CEP0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.740      ;
; 6.801 ; CEP0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.740      ;
; 6.801 ; CEP0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.740      ;
; 6.801 ; CEP0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.740      ;
; 6.806 ; PE0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.634      ;
; 6.812 ; CET0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.628      ;
; 6.812 ; CET0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.628      ;
; 6.833 ; P0[3]                          ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 2.037      ; 4.607      ;
; 6.855 ; CET0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.686      ;
; 6.855 ; CET0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.686      ;
; 6.855 ; CET0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.686      ;
; 6.855 ; CET0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.686      ;
; 6.905 ; PE0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.636      ;
; 6.905 ; PE0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.636      ;
; 6.905 ; PE0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.636      ;
; 6.905 ; PE0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.636      ;
; 7.042 ; SR0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.499      ;
; 7.046 ; SR0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.495      ;
; 7.046 ; SR0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.495      ;
; 7.050 ; P0[2]                          ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.491      ;
; 7.132 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; -0.065     ; 2.706      ;
; 7.181 ; P0[3]                          ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.360      ;
; 7.302 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.065     ; 2.536      ;
; 7.339 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; -0.065     ; 2.499      ;
; 7.438 ; P0[0]                          ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 4.103      ;
; 7.517 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.065     ; 2.321      ;
; 7.582 ; P0[1]                          ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 2.046      ; 3.959      ;
; 7.590 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.065     ; 2.248      ;
; 7.721 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 2.217      ;
; 7.798 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.066     ; 2.039      ;
; 7.816 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.066     ; 2.021      ;
; 7.936 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 2.002      ;
; 8.007 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 1.931      ;
; 8.012 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.066     ; 1.825      ;
; 8.051 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.066     ; 1.786      ;
; 8.146 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 1.792      ;
; 8.164 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 1.774      ;
; 8.272 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 1.666      ;
; 8.360 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 1.578      ;
; 8.399 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 1.539      ;
; 8.494 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 1.444      ;
; 8.578 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; -0.066     ; 1.259      ;
; 9.355 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.057     ; 0.583      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 1.026 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.227      ;
; 1.064 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 0.032      ; 1.185      ;
; 1.168 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.369      ;
; 1.199 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.400      ;
; 1.236 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.437      ;
; 1.351 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.552      ;
; 1.366 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.567      ;
; 1.499 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.032      ; 1.620      ;
; 1.530 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.032      ; 1.651      ;
; 1.586 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.787      ;
; 1.615 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.816      ;
; 1.646 ; SR0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.416      ;
; 1.655 ; SR0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.425      ;
; 1.682 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.032      ; 1.803      ;
; 1.697 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.032      ; 1.818      ;
; 1.701 ; P0[1]                          ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.471      ;
; 1.720 ; PE0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.490      ;
; 1.783 ; PE0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.553      ;
; 1.805 ; P0[0]                          ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.575      ;
; 1.808 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 2.009      ;
; 1.968 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.032      ; 2.089      ;
; 1.978 ; PE0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.748      ;
; 1.997 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.032      ; 2.118      ;
; 2.064 ; SR0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.834      ;
; 2.074 ; PE0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.844      ;
; 2.090 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 0.032      ; 2.211      ;
; 2.093 ; P0[3]                          ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.863      ;
; 2.179 ; SR0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.101      ; 3.869      ;
; 2.179 ; SR0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.101      ; 3.869      ;
; 2.180 ; SR0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 3.950      ;
; 2.190 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.032      ; 2.311      ;
; 2.235 ; P0[2]                          ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.005      ;
; 2.268 ; PE0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.101      ; 3.958      ;
; 2.268 ; PE0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.101      ; 3.958      ;
; 2.300 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 0.032      ; 2.421      ;
; 2.344 ; SR0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.034      ;
; 2.344 ; SR0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.034      ;
; 2.424 ; P0[3]                          ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.114      ;
; 2.433 ; PE0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.123      ;
; 2.433 ; PE0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.123      ;
; 2.434 ; CET0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.124      ;
; 2.434 ; CET0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.124      ;
; 2.505 ; CET0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.275      ;
; 2.505 ; CET0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.275      ;
; 2.505 ; CET0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.275      ;
; 2.505 ; CET0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.275      ;
; 2.517 ; CEP0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.207      ;
; 2.517 ; CEP0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.207      ;
; 2.551 ; P0[0]                          ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.241      ;
; 2.588 ; CEP0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.358      ;
; 2.588 ; CEP0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.358      ;
; 2.588 ; CEP0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.358      ;
; 2.588 ; CEP0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 2.126      ; 4.358      ;
; 2.613 ; CET0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.303      ;
; 2.613 ; CET0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.303      ;
; 2.622 ; P0[2]                          ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.312      ;
; 2.696 ; CEP0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.386      ;
; 2.696 ; CEP0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.386      ;
; 2.806 ; P0[1]                          ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 2.101      ; 4.496      ;
; 5.420 ; HW2P7:U1|count[3]              ; Q0[3]                          ; clk          ; clk         ; 0.000        ; -2.037     ; 2.883      ;
; 5.430 ; HW2P7:U1|count[0]              ; Q0[0]                          ; clk          ; clk         ; 0.000        ; -2.037     ; 2.893      ;
; 5.431 ; HW2P7:U1|count[2]              ; Q0[2]                          ; clk          ; clk         ; 0.000        ; -2.038     ; 2.893      ;
; 5.431 ; HW2P7:U1|count[1]              ; Q0[1]                          ; clk          ; clk         ; 0.000        ; -2.038     ; 2.893      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.979 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.193 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.473 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 5.979 ; HW2P7:U1|count[2]              ; Q0[2]                          ; clk          ; clk         ; 10.000       ; -1.333     ; 2.168      ;
; 5.979 ; HW2P7:U1|count[1]              ; Q0[1]                          ; clk          ; clk         ; 10.000       ; -1.333     ; 2.168      ;
; 5.979 ; HW2P7:U1|count[0]              ; Q0[0]                          ; clk          ; clk         ; 10.000       ; -1.333     ; 2.168      ;
; 5.989 ; HW2P7:U1|count[3]              ; Q0[3]                          ; clk          ; clk         ; 10.000       ; -1.333     ; 2.158      ;
; 6.675 ; SR0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 1.292      ; 4.056      ;
; 6.762 ; PE0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.969      ;
; 7.176 ; P0[1]                          ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.555      ;
; 7.225 ; CEP0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.506      ;
; 7.225 ; CEP0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.506      ;
; 7.279 ; CET0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.452      ;
; 7.279 ; CET0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.452      ;
; 7.286 ; P0[2]                          ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.445      ;
; 7.291 ; SR0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.440      ;
; 7.330 ; P0[0]                          ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.400      ;
; 7.330 ; PE0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; 1.292      ; 3.401      ;
; 7.342 ; CEP0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.388      ;
; 7.342 ; CEP0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.388      ;
; 7.364 ; SR0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.423      ;
; 7.374 ; PE0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.356      ;
; 7.390 ; CEP0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.397      ;
; 7.390 ; CEP0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.397      ;
; 7.390 ; CEP0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.397      ;
; 7.390 ; CEP0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.397      ;
; 7.393 ; SR0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.337      ;
; 7.396 ; CET0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.334      ;
; 7.396 ; CET0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.334      ;
; 7.406 ; SR0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.324      ;
; 7.421 ; P0[3]                          ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.309      ;
; 7.437 ; PE0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; 1.291      ; 3.293      ;
; 7.444 ; CET0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.343      ;
; 7.444 ; CET0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.343      ;
; 7.444 ; CET0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.343      ;
; 7.444 ; CET0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.343      ;
; 7.451 ; PE0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.336      ;
; 7.473 ; PE0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.314      ;
; 7.473 ; PE0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.314      ;
; 7.473 ; PE0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.314      ;
; 7.549 ; P0[2]                          ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.238      ;
; 7.554 ; SR0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.233      ;
; 7.579 ; SR0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.208      ;
; 7.579 ; SR0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.208      ;
; 7.636 ; P0[3]                          ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 3.151      ;
; 7.795 ; P0[0]                          ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 2.992      ;
; 7.865 ; P0[1]                          ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; 1.300      ; 2.922      ;
; 8.212 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; -0.045     ; 1.682      ;
; 8.320 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.045     ; 1.574      ;
; 8.366 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 10.000       ; -0.045     ; 1.528      ;
; 8.458 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.045     ; 1.436      ;
; 8.484 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 10.000       ; -0.045     ; 1.410      ;
; 8.583 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 1.367      ;
; 8.630 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.046     ; 1.263      ;
; 8.645 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.046     ; 1.248      ;
; 8.721 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 1.229      ;
; 8.747 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 1.203      ;
; 8.769 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.046     ; 1.124      ;
; 8.795 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 10.000       ; -0.046     ; 1.098      ;
; 8.845 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 1.105      ;
; 8.860 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 1.090      ;
; 8.901 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 1.049      ;
; 8.984 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 0.966      ;
; 9.010 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 0.940      ;
; 9.055 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 0.895      ;
; 9.126 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]              ; clk          ; clk         ; 10.000       ; -0.046     ; 0.767      ;
; 9.591 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 10.000       ; -0.037     ; 0.359      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.612 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.733      ;
; 0.633 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.708      ;
; 0.686 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.807      ;
; 0.701 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.822      ;
; 0.739 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.860      ;
; 0.797 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.918      ;
; 0.808 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.929      ;
; 0.889 ; HW2P7:U1|count[3]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.964      ;
; 0.904 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.979      ;
; 0.917 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.038      ;
; 0.932 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.053      ;
; 1.000 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.075      ;
; 1.011 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.086      ;
; 1.037 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 0.037      ; 1.158      ;
; 1.158 ; HW2P7:U1|count[2]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.233      ;
; 1.173 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.248      ;
; 1.250 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.325      ;
; 1.270 ; SR0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.207      ;
; 1.273 ; SR0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.210      ;
; 1.278 ; HW2P7:U1|count[0]~_Duplicate_1 ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.353      ;
; 1.302 ; P0[1]                          ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.239      ;
; 1.326 ; PE0                            ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.263      ;
; 1.353 ; P0[0]                          ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.290      ;
; 1.362 ; PE0                            ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.299      ;
; 1.377 ; HW2P7:U1|count[1]~_Duplicate_1 ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.452      ;
; 1.455 ; PE0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.392      ;
; 1.511 ; SR0                            ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.448      ;
; 1.516 ; PE0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.453      ;
; 1.531 ; P0[3]                          ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.468      ;
; 1.572 ; SR0                            ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.509      ;
; 1.603 ; P0[2]                          ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.540      ;
; 1.622 ; SR0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.513      ;
; 1.622 ; SR0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.513      ;
; 1.658 ; PE0                            ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.549      ;
; 1.674 ; PE0                            ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.565      ;
; 1.716 ; CET0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.607      ;
; 1.716 ; CET0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.607      ;
; 1.734 ; P0[3]                          ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.625      ;
; 1.735 ; SR0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.626      ;
; 1.735 ; SR0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.626      ;
; 1.757 ; PE0                            ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.648      ;
; 1.771 ; CEP0                           ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.662      ;
; 1.771 ; CEP0                           ; HW2P7:U1|count[3]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.662      ;
; 1.776 ; CET0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.713      ;
; 1.776 ; CET0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.713      ;
; 1.776 ; CET0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.713      ;
; 1.776 ; CET0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.713      ;
; 1.787 ; PE0                            ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.678      ;
; 1.793 ; P0[0]                          ; HW2P7:U1|count[0]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.684      ;
; 1.820 ; CET0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.711      ;
; 1.820 ; CET0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.711      ;
; 1.831 ; CEP0                           ; HW2P7:U1|count[1]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.768      ;
; 1.831 ; CEP0                           ; HW2P7:U1|count[0]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.768      ;
; 1.831 ; CEP0                           ; HW2P7:U1|count[2]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.768      ;
; 1.831 ; CEP0                           ; HW2P7:U1|count[3]~_Duplicate_1 ; clk          ; clk         ; 0.000        ; 1.353      ; 2.768      ;
; 1.844 ; P0[2]                          ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.735      ;
; 1.875 ; CEP0                           ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.766      ;
; 1.875 ; CEP0                           ; HW2P7:U1|count[2]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.766      ;
; 1.940 ; P0[1]                          ; HW2P7:U1|count[1]              ; clk          ; clk         ; 0.000        ; 1.333      ; 2.831      ;
; 3.833 ; HW2P7:U1|count[3]              ; Q0[3]                          ; clk          ; clk         ; 0.000        ; -1.291     ; 2.042      ;
; 3.843 ; HW2P7:U1|count[0]              ; Q0[0]                          ; clk          ; clk         ; 0.000        ; -1.291     ; 2.052      ;
; 3.844 ; HW2P7:U1|count[2]              ; Q0[2]                          ; clk          ; clk         ; 0.000        ; -1.292     ; 2.052      ;
; 3.844 ; HW2P7:U1|count[1]              ; Q0[1]                          ; clk          ; clk         ; 0.000        ; -1.292     ; 2.052      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.555 ; 0.193 ; N/A      ; N/A     ; 4.473               ;
;  clk             ; 3.555 ; 0.193 ; N/A      ; N/A     ; 4.473               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Equals0       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TC            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q0[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q0[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q0[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q0[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; A0[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B0[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A0[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B0[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SR0            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; P0[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PE0            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CEP0           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CET0           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; P0[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; P0[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; P0[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Equals0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; TC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Q0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Q0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Q0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Q0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.0335 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.0335 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Equals0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; TC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Q0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Q0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Q0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Q0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00524 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00524 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Equals0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; TC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Q0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Q0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Q0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Q0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0548 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0548 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 84       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 84       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Sep 20 16:39:40 2023
Info: Command: quartus_sta Homework2Verilog -c Homework2Verilog
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Homework2Verilog.sdc'
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.555               0.000 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.701               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332146): Worst-case setup slack is 4.241
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.241               0.000 clk 
Info (332146): Worst-case hold slack is 0.318
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.318               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.710
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.710               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332146): Worst-case setup slack is 5.979
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.979               0.000 clk 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.473
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.473               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4841 megabytes
    Info: Processing ended: Wed Sep 20 16:39:43 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


