\clearpage
# Fazit
Die Vorlesung hat umfassenden Überblick über die Thematik "Eingebettete Systeme"
gegeben. In einigen Bereichen, etwa den Analog-Digital Wandlern, wurden auch die
speziellen Problemstellungen und mehrere Lösungen präsentiert. In der Übung
wurde die Hardwarebeschreibungssprache VHDL praxisnah angewendet. Vor dieser
Vorlesung dachte ich bei Eingebetteten Systemen nur an Microcontroller, maximal
noch an Echtzeitbetriebssysteme. Die Möglichkeiten der engen Integration von
Hard- und Software, die Vorteile, spezielle Funktionen in Hardware zu
Implementieren, und die Knackpunkte bei Systemen mit Echtzeitanforderungen waren
mir neu.

Die Übung mir VHDL war eine aufschlussreiche Erfahrung, aber besonders nach
Bearbeitung meines Zusatzthemas und der letzten Übungsaufgaben sehe ich mich in
näherer Zukunft keinen VHDL Code selbst schreiben. Das Zusatzthema hat mir in
dieser Hinsicht die Gelegenheit gegeben, herauszufinden dass die Konzepte der
Hardwarebeschreibung nicht zwingend an das Lernen einer neuen, bisher
unbekannten Beschreibungssprache gebunden sind. Die Übung hat am Ende etwas mehr
Zeit als erwartet in Anspruch genommen, was aber aber sicher großteils auf die
mangelnde direkte Kollaboration im Labor zurückzuführen ist.


Auf die Frage, "welche weiteren Ideen mir für die eventuelle Fortführung meiner
Forschungen im Bereich der Rechnerarchitektur eingefallen sind", kann ich keine
konkrete Antwort geben. Was ich mir aber durchaus gewünscht habe, besonders
während der Übung, ist dass der Prozess der Hardwareentwicklung von der modernen
Softwareentwicklung lernt. Dazu gehören nicht nur von Anfang bis Ende
durchschaubare Open Source Toolchains, sondern auch einfach wiederverwendbare
Blöcke, oder "Bibliotheken", die auch öffentlich geteilt werden. Starke
Veränderung in diese Richtung ist momentan im Gange, siehe die oben erwähnte
Yosys Toolchain für Lattice FPGAs, und andere im Zusatzthema angesprochene
Projekte.
