Fitter report for ERV24
Wed Jun 12 03:14:35 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 12 03:14:35 2024          ;
; Quartus Prime Version              ; 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Revision Name                      ; ERV24                                          ;
; Top-level Entity Name              ; csr_full_test                                  ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE22F17C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 2,338 / 22,320 ( 10 % )                        ;
;     Total combinational functions  ; 1,877 / 22,320 ( 8 % )                         ;
;     Dedicated logic registers      ; 1,443 / 22,320 ( 6 % )                         ;
; Total registers                    ; 1443                                           ;
; Total pins                         ; 147 / 154 ( 95 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
;     Processor 3            ;   1.7%      ;
;     Processor 4            ;   1.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3627 ) ; 0.00 % ( 0 / 3627 )        ; 0.00 % ( 0 / 3627 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3627 ) ; 0.00 % ( 0 / 3627 )        ; 0.00 % ( 0 / 3627 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3617 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Repos/E5-ERV24/project/output_files/ERV24.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,338 / 22,320 ( 10 % ) ;
;     -- Combinational with no register       ; 895                     ;
;     -- Register only                        ; 461                     ;
;     -- Combinational with a register        ; 982                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1659                    ;
;     -- 3 input functions                    ; 57                      ;
;     -- <=2 input functions                  ; 161                     ;
;     -- Register only                        ; 461                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1754                    ;
;     -- arithmetic mode                      ; 123                     ;
;                                             ;                         ;
; Total registers*                            ; 1,443 / 23,018 ( 6 % )  ;
;     -- Dedicated logic registers            ; 1,443 / 22,320 ( 6 % )  ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 172 / 1,395 ( 12 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 147 / 154 ( 95 % )      ;
;     -- Clock pins                           ; 8 / 7 ( 114 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 66 ( 0 % )          ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 2                       ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4.3% / 3.9% / 4.7%      ;
; Peak interconnect usage (total/H/V)         ; 28.1% / 23.8% / 34.1%   ;
; Maximum fan-out                             ; 1443                    ;
; Highest non-global fan-out                  ; 326                     ;
; Total fan-out                               ; 13240                   ;
; Average fan-out                             ; 3.54                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2338 / 22320 ( 10 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 895                   ; 0                              ;
;     -- Register only                        ; 461                   ; 0                              ;
;     -- Combinational with a register        ; 982                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1659                  ; 0                              ;
;     -- 3 input functions                    ; 57                    ; 0                              ;
;     -- <=2 input functions                  ; 161                   ; 0                              ;
;     -- Register only                        ; 461                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1754                  ; 0                              ;
;     -- arithmetic mode                      ; 123                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1443                  ; 0                              ;
;     -- Dedicated logic registers            ; 1443 / 22320 ( 6 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 172 / 1395 ( 12 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 147                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 13235                 ; 5                              ;
;     -- Registered Connections               ; 1971                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 34                    ; 0                              ;
;     -- Output Ports                         ; 113                   ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk         ; E1    ; 1        ; 0            ; 16           ; 7            ; 1443                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[0]  ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[10] ; R4    ; 3        ; 5            ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[11] ; B8    ; 8        ; 25           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[12] ; A8    ; 8        ; 25           ; 34           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[13] ; B9    ; 7        ; 25           ; 34           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[14] ; A9    ; 7        ; 25           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[15] ; F8    ; 8        ; 20           ; 34           ; 14           ; 309                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[16] ; E8    ; 8        ; 20           ; 34           ; 7            ; 326                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[17] ; E15   ; 6        ; 53           ; 17           ; 0            ; 57                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[18] ; E16   ; 6        ; 53           ; 17           ; 7            ; 42                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[19] ; M15   ; 5        ; 53           ; 17           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[1]  ; J14   ; 5        ; 53           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[20] ; M16   ; 5        ; 53           ; 17           ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[21] ; T9    ; 4        ; 27           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[22] ; R9    ; 4        ; 27           ; 0            ; 7            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[23] ; T8    ; 3        ; 27           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[24] ; R8    ; 3        ; 27           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[25] ; B3    ; 8        ; 3            ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[26] ; P1    ; 2        ; 0            ; 4            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[27] ; R10   ; 4        ; 34           ; 0            ; 21           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[28] ; L4    ; 2        ; 0            ; 6            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[29] ; N5    ; 3        ; 5            ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[2]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[30] ; J2    ; 2        ; 0            ; 15           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[31] ; R5    ; 3        ; 14           ; 0            ; 21           ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[3]  ; M1    ; 2        ; 0            ; 16           ; 21           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[4]  ; P6    ; 3        ; 11           ; 0            ; 21           ; 39                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[5]  ; G15   ; 6        ; 53           ; 20           ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[6]  ; B14   ; 7        ; 45           ; 34           ; 0            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[7]  ; C16   ; 6        ; 53           ; 30           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[8]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; inst_in[9]  ; J13   ; 5        ; 53           ; 16           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; nrst        ; M2    ; 2        ; 0            ; 16           ; 14           ; 1466                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; csr_sel_out[0] ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csr_sel_out[1] ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csr_sel_out[2] ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csr_sel_out[3] ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[0]   ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[10]  ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[11]  ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[12]  ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[13]  ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[14]  ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[15]  ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[16]  ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[17]  ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[18]  ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[19]  ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[1]   ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[20]  ; C9    ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[21]  ; A12   ; 7        ; 43           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[22]  ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[23]  ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[24]  ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[25]  ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[26]  ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[27]  ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[28]  ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[29]  ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[2]   ; G1    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[30]  ; D15   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[31]  ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[3]   ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[4]   ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[5]   ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[6]   ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[7]   ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[8]   ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrrd_out[9]   ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[0]   ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[10]  ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[11]  ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[12]  ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[13]  ; J15   ; 5        ; 53           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[14]  ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[15]  ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[16]  ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[17]  ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[18]  ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[19]  ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[1]   ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[20]  ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[21]  ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[22]  ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[23]  ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[24]  ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[25]  ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[26]  ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[27]  ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[28]  ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[29]  ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[2]   ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[30]  ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[31]  ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[3]   ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[4]   ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[5]   ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[6]   ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[7]   ; K5    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[8]   ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; csrwr_out[9]   ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd_out[0]      ; F14   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd_out[1]      ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd_out[2]      ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd_out[3]      ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd_out[4]      ; D12   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rdwr_mode[0]   ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rdwr_mode[1]   ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rs1_en_out     ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rs1_out[0]     ; A5    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rs1_out[1]     ; G2    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rs1_out[2]     ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rs1_out[3]     ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rs1_out[4]     ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[0]    ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[10]   ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[11]   ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[12]   ; C14   ; 7        ; 51           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[13]   ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[14]   ; C2    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[15]   ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[16]   ; K1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[17]   ; G16   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[18]   ; L8    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[19]   ; C15   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[1]    ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[20]   ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[21]   ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[22]   ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[23]   ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[24]   ; F15   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[25]   ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[26]   ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[27]   ; J1    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[28]   ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[29]   ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[2]    ; A14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[30]   ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[31]   ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[3]    ; K2    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[4]    ; B16   ; 6        ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[5]    ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[6]    ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[7]    ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[8]    ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zimm_out[9]    ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO        ; csrwr_out[26]           ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; csrwr_out[13]           ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO        ; zimm_out[17]            ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO        ; inst_in[5]              ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO        ; zimm_out[24]            ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO        ; zimm_out[13]            ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO        ; csrrd_out[30]           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; inst_in[7]              ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; csrrd_out[22]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; csrrd_out[19]           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; csrrd_out[18]           ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO        ; csrrd_out[17]           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO        ; rs1_out[3]              ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; csrrd_out[20]           ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; csrrd_out[24]           ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; csrrd_out[15]           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; rs1_out[4]              ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; inst_in[16]             ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; inst_in[15]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; rs1_out[2]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; csrrd_out[13]           ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; csrrd_out[1]            ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; csrrd_out[4]            ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; rs1_en_out              ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; zimm_out[30]            ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; rs1_out[0]              ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; csrrd_out[14]           ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; csrrd_out[31]           ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; csrrd_out[29]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; zimm_out[7]             ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO        ; inst_in[25]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 3        ; 24 / 25 ( 96 % )  ; 2.5V          ; --           ;
; 4        ; 20 / 20 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 18 / 18 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 23 / 24 ( 96 % )  ; 2.5V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; csrrd_out[10]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 239        ; 8        ; zimm_out[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 236        ; 8        ; csrrd_out[29]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 232        ; 8        ; rs1_out[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 225        ; 8        ; csrrd_out[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; rs1_out[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; inst_in[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 209        ; 7        ; inst_in[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 198        ; 7        ; csrrd_out[17]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 188        ; 7        ; csrrd_out[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 186        ; 7        ; csrrd_out[21]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 179        ; 7        ; zimm_out[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 181        ; 7        ; zimm_out[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 191        ; 7        ; csrrd_out[19]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; csrrd_out[26]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; inst_in[25]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 237        ; 8        ; zimm_out[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 233        ; 8        ; csrrd_out[14]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 226        ; 8        ; csrrd_out[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; csrrd_out[13]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 212        ; 8        ; inst_in[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 210        ; 7        ; inst_in[13]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 199        ; 7        ; rs1_out[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 189        ; 7        ; csrrd_out[22]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 187        ; 7        ; csrrd_out[11]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 180        ; 7        ; rd_out[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 182        ; 7        ; inst_in[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; zimm_out[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; zimm_out[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 245        ; 8        ; rd_out[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; csrrd_out[25]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; rs1_out[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; csrrd_out[20]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; csrrd_out[28]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; zimm_out[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 174        ; 6        ; zimm_out[19]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 173        ; 6        ; inst_in[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 10         ; 1        ; csrrd_out[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; zimm_out[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; zimm_out[25]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 234        ; 8        ; csrrd_out[31]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; csrrd_out[12]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; csrrd_out[24]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; zimm_out[20]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 178        ; 7        ; rd_out[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; csrrd_out[30]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 169        ; 6        ; zimm_out[13]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; zimm_out[30]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 227        ; 8        ; rs1_en_out                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 218        ; 8        ; inst_in[16]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; csrrd_out[15]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; csrwr_out[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 183        ; 7        ; inst_in[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; inst_in[17]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 150        ; 6        ; inst_in[18]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 14         ; 1        ; csrrd_out[23]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 13         ; 1        ; csrrd_out[16]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 8          ; 1        ; csrrd_out[27]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; inst_in[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 197        ; 7        ; csrrd_out[18]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; zimm_out[26]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 167        ; 6        ; rd_out[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 163        ; 6        ; zimm_out[24]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; csrrd_out[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 15         ; 1        ; rs1_out[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; csrrd_out[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; inst_in[5]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 159        ; 6        ; zimm_out[17]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; zimm_out[27]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 29         ; 2        ; inst_in[30]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; inst_in[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; inst_in[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 143        ; 5        ; csrwr_out[13]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 142        ; 5        ; csrwr_out[26]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; zimm_out[16]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 36         ; 2        ; zimm_out[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; csrwr_out[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; csrwr_out[19]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 140        ; 5        ; csr_sel_out[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 39         ; 2        ; zimm_out[29]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 2        ; csrwr_out[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 40         ; 2        ; csrrd_out[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 46         ; 2        ; inst_in[28]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; zimm_out[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 79         ; 3        ; zimm_out[18]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; rdwr_mode[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 134        ; 5        ; csrwr_out[20]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 138        ; 5        ; csrwr_out[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 137        ; 5        ; csrwr_out[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 28         ; 2        ; inst_in[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 27         ; 2        ; nrst                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; csrrd_out[9]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 68         ; 3        ; zimm_out[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 81         ; 3        ; csrwr_out[10]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; csrrd_out[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; inst_in[19]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 148        ; 5        ; inst_in[20]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 44         ; 2        ; csrwr_out[14]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 43         ; 2        ; rdwr_mode[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 52         ; 3        ; zimm_out[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; inst_in[29]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 63         ; 3        ; zimm_out[31]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; csrwr_out[25]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 93         ; 4        ; csrwr_out[18]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; csrwr_out[24]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 117        ; 4        ; csrwr_out[17]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; csrwr_out[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 133        ; 5        ; csrwr_out[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 132        ; 5        ; csrwr_out[31]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 51         ; 2        ; inst_in[26]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 50         ; 2        ; zimm_out[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 53         ; 3        ; zimm_out[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; inst_in[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; csrwr_out[15]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 105        ; 4        ; csr_sel_out[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; csrwr_out[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; csrwr_out[29]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 127        ; 5        ; csrwr_out[21]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 128        ; 5        ; csrwr_out[22]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 49         ; 2        ; rd_out[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; inst_in[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 71         ; 3        ; inst_in[31]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 73         ; 3        ; zimm_out[23]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 76         ; 3        ; inst_in[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 86         ; 3        ; inst_in[24]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 88         ; 4        ; inst_in[22]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 96         ; 4        ; inst_in[27]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 98         ; 4        ; csrwr_out[23]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 100        ; 4        ; csrrd_out[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 107        ; 4        ; csrwr_out[11]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 120        ; 4        ; csrwr_out[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; csrwr_out[30]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; inst_in[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 55         ; 3        ; zimm_out[22]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 61         ; 3        ; zimm_out[21]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 72         ; 3        ; zimm_out[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 74         ; 3        ; zimm_out[28]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 77         ; 3        ; csrwr_out[9]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 87         ; 3        ; inst_in[23]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 89         ; 4        ; inst_in[21]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 97         ; 4        ; csrwr_out[28]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 99         ; 4        ; csr_sel_out[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 101        ; 4        ; csrwr_out[16]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 108        ; 4        ; csr_sel_out[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 115        ; 4        ; csrwr_out[27]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 116        ; 4        ; csrwr_out[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; rs1_en_out     ; Incomplete set of assignments ;
; csr_sel_out[3] ; Incomplete set of assignments ;
; csr_sel_out[2] ; Incomplete set of assignments ;
; csr_sel_out[1] ; Incomplete set of assignments ;
; csr_sel_out[0] ; Incomplete set of assignments ;
; csrrd_out[31]  ; Incomplete set of assignments ;
; csrrd_out[30]  ; Incomplete set of assignments ;
; csrrd_out[29]  ; Incomplete set of assignments ;
; csrrd_out[28]  ; Incomplete set of assignments ;
; csrrd_out[27]  ; Incomplete set of assignments ;
; csrrd_out[26]  ; Incomplete set of assignments ;
; csrrd_out[25]  ; Incomplete set of assignments ;
; csrrd_out[24]  ; Incomplete set of assignments ;
; csrrd_out[23]  ; Incomplete set of assignments ;
; csrrd_out[22]  ; Incomplete set of assignments ;
; csrrd_out[21]  ; Incomplete set of assignments ;
; csrrd_out[20]  ; Incomplete set of assignments ;
; csrrd_out[19]  ; Incomplete set of assignments ;
; csrrd_out[18]  ; Incomplete set of assignments ;
; csrrd_out[17]  ; Incomplete set of assignments ;
; csrrd_out[16]  ; Incomplete set of assignments ;
; csrrd_out[15]  ; Incomplete set of assignments ;
; csrrd_out[14]  ; Incomplete set of assignments ;
; csrrd_out[13]  ; Incomplete set of assignments ;
; csrrd_out[12]  ; Incomplete set of assignments ;
; csrrd_out[11]  ; Incomplete set of assignments ;
; csrrd_out[10]  ; Incomplete set of assignments ;
; csrrd_out[9]   ; Incomplete set of assignments ;
; csrrd_out[8]   ; Incomplete set of assignments ;
; csrrd_out[7]   ; Incomplete set of assignments ;
; csrrd_out[6]   ; Incomplete set of assignments ;
; csrrd_out[5]   ; Incomplete set of assignments ;
; csrrd_out[4]   ; Incomplete set of assignments ;
; csrrd_out[3]   ; Incomplete set of assignments ;
; csrrd_out[2]   ; Incomplete set of assignments ;
; csrrd_out[1]   ; Incomplete set of assignments ;
; csrrd_out[0]   ; Incomplete set of assignments ;
; csrwr_out[31]  ; Incomplete set of assignments ;
; csrwr_out[30]  ; Incomplete set of assignments ;
; csrwr_out[29]  ; Incomplete set of assignments ;
; csrwr_out[28]  ; Incomplete set of assignments ;
; csrwr_out[27]  ; Incomplete set of assignments ;
; csrwr_out[26]  ; Incomplete set of assignments ;
; csrwr_out[25]  ; Incomplete set of assignments ;
; csrwr_out[24]  ; Incomplete set of assignments ;
; csrwr_out[23]  ; Incomplete set of assignments ;
; csrwr_out[22]  ; Incomplete set of assignments ;
; csrwr_out[21]  ; Incomplete set of assignments ;
; csrwr_out[20]  ; Incomplete set of assignments ;
; csrwr_out[19]  ; Incomplete set of assignments ;
; csrwr_out[18]  ; Incomplete set of assignments ;
; csrwr_out[17]  ; Incomplete set of assignments ;
; csrwr_out[16]  ; Incomplete set of assignments ;
; csrwr_out[15]  ; Incomplete set of assignments ;
; csrwr_out[14]  ; Incomplete set of assignments ;
; csrwr_out[13]  ; Incomplete set of assignments ;
; csrwr_out[12]  ; Incomplete set of assignments ;
; csrwr_out[11]  ; Incomplete set of assignments ;
; csrwr_out[10]  ; Incomplete set of assignments ;
; csrwr_out[9]   ; Incomplete set of assignments ;
; csrwr_out[8]   ; Incomplete set of assignments ;
; csrwr_out[7]   ; Incomplete set of assignments ;
; csrwr_out[6]   ; Incomplete set of assignments ;
; csrwr_out[5]   ; Incomplete set of assignments ;
; csrwr_out[4]   ; Incomplete set of assignments ;
; csrwr_out[3]   ; Incomplete set of assignments ;
; csrwr_out[2]   ; Incomplete set of assignments ;
; csrwr_out[1]   ; Incomplete set of assignments ;
; csrwr_out[0]   ; Incomplete set of assignments ;
; rd_out[4]      ; Incomplete set of assignments ;
; rd_out[3]      ; Incomplete set of assignments ;
; rd_out[2]      ; Incomplete set of assignments ;
; rd_out[1]      ; Incomplete set of assignments ;
; rd_out[0]      ; Incomplete set of assignments ;
; rdwr_mode[1]   ; Incomplete set of assignments ;
; rdwr_mode[0]   ; Incomplete set of assignments ;
; rs1_out[4]     ; Incomplete set of assignments ;
; rs1_out[3]     ; Incomplete set of assignments ;
; rs1_out[2]     ; Incomplete set of assignments ;
; rs1_out[1]     ; Incomplete set of assignments ;
; rs1_out[0]     ; Incomplete set of assignments ;
; zimm_out[31]   ; Incomplete set of assignments ;
; zimm_out[30]   ; Incomplete set of assignments ;
; zimm_out[29]   ; Incomplete set of assignments ;
; zimm_out[28]   ; Incomplete set of assignments ;
; zimm_out[27]   ; Incomplete set of assignments ;
; zimm_out[26]   ; Incomplete set of assignments ;
; zimm_out[25]   ; Incomplete set of assignments ;
; zimm_out[24]   ; Incomplete set of assignments ;
; zimm_out[23]   ; Incomplete set of assignments ;
; zimm_out[22]   ; Incomplete set of assignments ;
; zimm_out[21]   ; Incomplete set of assignments ;
; zimm_out[20]   ; Incomplete set of assignments ;
; zimm_out[19]   ; Incomplete set of assignments ;
; zimm_out[18]   ; Incomplete set of assignments ;
; zimm_out[17]   ; Incomplete set of assignments ;
; zimm_out[16]   ; Incomplete set of assignments ;
; zimm_out[15]   ; Incomplete set of assignments ;
; zimm_out[14]   ; Incomplete set of assignments ;
; zimm_out[13]   ; Incomplete set of assignments ;
; zimm_out[12]   ; Incomplete set of assignments ;
; zimm_out[11]   ; Incomplete set of assignments ;
; zimm_out[10]   ; Incomplete set of assignments ;
; zimm_out[9]    ; Incomplete set of assignments ;
; zimm_out[8]    ; Incomplete set of assignments ;
; zimm_out[7]    ; Incomplete set of assignments ;
; zimm_out[6]    ; Incomplete set of assignments ;
; zimm_out[5]    ; Incomplete set of assignments ;
; zimm_out[4]    ; Incomplete set of assignments ;
; zimm_out[3]    ; Incomplete set of assignments ;
; zimm_out[2]    ; Incomplete set of assignments ;
; zimm_out[1]    ; Incomplete set of assignments ;
; zimm_out[0]    ; Incomplete set of assignments ;
; inst_in[3]     ; Incomplete set of assignments ;
; inst_in[16]    ; Incomplete set of assignments ;
; inst_in[15]    ; Incomplete set of assignments ;
; inst_in[6]     ; Incomplete set of assignments ;
; inst_in[4]     ; Incomplete set of assignments ;
; inst_in[2]     ; Incomplete set of assignments ;
; inst_in[31]    ; Incomplete set of assignments ;
; inst_in[30]    ; Incomplete set of assignments ;
; inst_in[29]    ; Incomplete set of assignments ;
; inst_in[28]    ; Incomplete set of assignments ;
; inst_in[27]    ; Incomplete set of assignments ;
; inst_in[26]    ; Incomplete set of assignments ;
; inst_in[25]    ; Incomplete set of assignments ;
; inst_in[24]    ; Incomplete set of assignments ;
; inst_in[23]    ; Incomplete set of assignments ;
; inst_in[22]    ; Incomplete set of assignments ;
; inst_in[21]    ; Incomplete set of assignments ;
; inst_in[20]    ; Incomplete set of assignments ;
; inst_in[19]    ; Incomplete set of assignments ;
; inst_in[18]    ; Incomplete set of assignments ;
; inst_in[17]    ; Incomplete set of assignments ;
; inst_in[14]    ; Incomplete set of assignments ;
; inst_in[13]    ; Incomplete set of assignments ;
; inst_in[12]    ; Incomplete set of assignments ;
; inst_in[11]    ; Incomplete set of assignments ;
; inst_in[10]    ; Incomplete set of assignments ;
; inst_in[9]     ; Incomplete set of assignments ;
; inst_in[8]     ; Incomplete set of assignments ;
; inst_in[1]     ; Incomplete set of assignments ;
; inst_in[0]     ; Incomplete set of assignments ;
; inst_in[7]     ; Incomplete set of assignments ;
; inst_in[5]     ; Incomplete set of assignments ;
; nrst           ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; rs1_en_out     ; Missing location assignment   ;
; csr_sel_out[3] ; Missing location assignment   ;
; csr_sel_out[2] ; Missing location assignment   ;
; csr_sel_out[1] ; Missing location assignment   ;
; csr_sel_out[0] ; Missing location assignment   ;
; csrrd_out[31]  ; Missing location assignment   ;
; csrrd_out[30]  ; Missing location assignment   ;
; csrrd_out[29]  ; Missing location assignment   ;
; csrrd_out[28]  ; Missing location assignment   ;
; csrrd_out[27]  ; Missing location assignment   ;
; csrrd_out[26]  ; Missing location assignment   ;
; csrrd_out[25]  ; Missing location assignment   ;
; csrrd_out[24]  ; Missing location assignment   ;
; csrrd_out[23]  ; Missing location assignment   ;
; csrrd_out[22]  ; Missing location assignment   ;
; csrrd_out[21]  ; Missing location assignment   ;
; csrrd_out[20]  ; Missing location assignment   ;
; csrrd_out[19]  ; Missing location assignment   ;
; csrrd_out[18]  ; Missing location assignment   ;
; csrrd_out[17]  ; Missing location assignment   ;
; csrrd_out[16]  ; Missing location assignment   ;
; csrrd_out[15]  ; Missing location assignment   ;
; csrrd_out[14]  ; Missing location assignment   ;
; csrrd_out[13]  ; Missing location assignment   ;
; csrrd_out[12]  ; Missing location assignment   ;
; csrrd_out[11]  ; Missing location assignment   ;
; csrrd_out[10]  ; Missing location assignment   ;
; csrrd_out[9]   ; Missing location assignment   ;
; csrrd_out[8]   ; Missing location assignment   ;
; csrrd_out[7]   ; Missing location assignment   ;
; csrrd_out[6]   ; Missing location assignment   ;
; csrrd_out[5]   ; Missing location assignment   ;
; csrrd_out[4]   ; Missing location assignment   ;
; csrrd_out[3]   ; Missing location assignment   ;
; csrrd_out[2]   ; Missing location assignment   ;
; csrrd_out[1]   ; Missing location assignment   ;
; csrrd_out[0]   ; Missing location assignment   ;
; csrwr_out[31]  ; Missing location assignment   ;
; csrwr_out[30]  ; Missing location assignment   ;
; csrwr_out[29]  ; Missing location assignment   ;
; csrwr_out[28]  ; Missing location assignment   ;
; csrwr_out[27]  ; Missing location assignment   ;
; csrwr_out[26]  ; Missing location assignment   ;
; csrwr_out[25]  ; Missing location assignment   ;
; csrwr_out[24]  ; Missing location assignment   ;
; csrwr_out[23]  ; Missing location assignment   ;
; csrwr_out[22]  ; Missing location assignment   ;
; csrwr_out[21]  ; Missing location assignment   ;
; csrwr_out[20]  ; Missing location assignment   ;
; csrwr_out[19]  ; Missing location assignment   ;
; csrwr_out[18]  ; Missing location assignment   ;
; csrwr_out[17]  ; Missing location assignment   ;
; csrwr_out[16]  ; Missing location assignment   ;
; csrwr_out[15]  ; Missing location assignment   ;
; csrwr_out[14]  ; Missing location assignment   ;
; csrwr_out[13]  ; Missing location assignment   ;
; csrwr_out[12]  ; Missing location assignment   ;
; csrwr_out[11]  ; Missing location assignment   ;
; csrwr_out[10]  ; Missing location assignment   ;
; csrwr_out[9]   ; Missing location assignment   ;
; csrwr_out[8]   ; Missing location assignment   ;
; csrwr_out[7]   ; Missing location assignment   ;
; csrwr_out[6]   ; Missing location assignment   ;
; csrwr_out[5]   ; Missing location assignment   ;
; csrwr_out[4]   ; Missing location assignment   ;
; csrwr_out[3]   ; Missing location assignment   ;
; csrwr_out[2]   ; Missing location assignment   ;
; csrwr_out[1]   ; Missing location assignment   ;
; csrwr_out[0]   ; Missing location assignment   ;
; rd_out[4]      ; Missing location assignment   ;
; rd_out[3]      ; Missing location assignment   ;
; rd_out[2]      ; Missing location assignment   ;
; rd_out[1]      ; Missing location assignment   ;
; rd_out[0]      ; Missing location assignment   ;
; rdwr_mode[1]   ; Missing location assignment   ;
; rdwr_mode[0]   ; Missing location assignment   ;
; rs1_out[4]     ; Missing location assignment   ;
; rs1_out[3]     ; Missing location assignment   ;
; rs1_out[2]     ; Missing location assignment   ;
; rs1_out[1]     ; Missing location assignment   ;
; rs1_out[0]     ; Missing location assignment   ;
; zimm_out[31]   ; Missing location assignment   ;
; zimm_out[30]   ; Missing location assignment   ;
; zimm_out[29]   ; Missing location assignment   ;
; zimm_out[28]   ; Missing location assignment   ;
; zimm_out[27]   ; Missing location assignment   ;
; zimm_out[26]   ; Missing location assignment   ;
; zimm_out[25]   ; Missing location assignment   ;
; zimm_out[24]   ; Missing location assignment   ;
; zimm_out[23]   ; Missing location assignment   ;
; zimm_out[22]   ; Missing location assignment   ;
; zimm_out[21]   ; Missing location assignment   ;
; zimm_out[20]   ; Missing location assignment   ;
; zimm_out[19]   ; Missing location assignment   ;
; zimm_out[18]   ; Missing location assignment   ;
; zimm_out[17]   ; Missing location assignment   ;
; zimm_out[16]   ; Missing location assignment   ;
; zimm_out[15]   ; Missing location assignment   ;
; zimm_out[14]   ; Missing location assignment   ;
; zimm_out[13]   ; Missing location assignment   ;
; zimm_out[12]   ; Missing location assignment   ;
; zimm_out[11]   ; Missing location assignment   ;
; zimm_out[10]   ; Missing location assignment   ;
; zimm_out[9]    ; Missing location assignment   ;
; zimm_out[8]    ; Missing location assignment   ;
; zimm_out[7]    ; Missing location assignment   ;
; zimm_out[6]    ; Missing location assignment   ;
; zimm_out[5]    ; Missing location assignment   ;
; zimm_out[4]    ; Missing location assignment   ;
; zimm_out[3]    ; Missing location assignment   ;
; zimm_out[2]    ; Missing location assignment   ;
; zimm_out[1]    ; Missing location assignment   ;
; zimm_out[0]    ; Missing location assignment   ;
; inst_in[3]     ; Missing location assignment   ;
; inst_in[16]    ; Missing location assignment   ;
; inst_in[15]    ; Missing location assignment   ;
; inst_in[6]     ; Missing location assignment   ;
; inst_in[4]     ; Missing location assignment   ;
; inst_in[2]     ; Missing location assignment   ;
; inst_in[31]    ; Missing location assignment   ;
; inst_in[30]    ; Missing location assignment   ;
; inst_in[29]    ; Missing location assignment   ;
; inst_in[28]    ; Missing location assignment   ;
; inst_in[27]    ; Missing location assignment   ;
; inst_in[26]    ; Missing location assignment   ;
; inst_in[25]    ; Missing location assignment   ;
; inst_in[24]    ; Missing location assignment   ;
; inst_in[23]    ; Missing location assignment   ;
; inst_in[22]    ; Missing location assignment   ;
; inst_in[21]    ; Missing location assignment   ;
; inst_in[20]    ; Missing location assignment   ;
; inst_in[19]    ; Missing location assignment   ;
; inst_in[18]    ; Missing location assignment   ;
; inst_in[17]    ; Missing location assignment   ;
; inst_in[14]    ; Missing location assignment   ;
; inst_in[13]    ; Missing location assignment   ;
; inst_in[12]    ; Missing location assignment   ;
; inst_in[11]    ; Missing location assignment   ;
; inst_in[10]    ; Missing location assignment   ;
; inst_in[9]     ; Missing location assignment   ;
; inst_in[8]     ; Missing location assignment   ;
; inst_in[1]     ; Missing location assignment   ;
; inst_in[0]     ; Missing location assignment   ;
; inst_in[7]     ; Missing location assignment   ;
; inst_in[5]     ; Missing location assignment   ;
; nrst           ; Missing location assignment   ;
; clk            ; Missing location assignment   ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                              ; Entity Name   ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+---------------+--------------+
; |csr_full_test                             ; 2338 (0)    ; 1443 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 147  ; 0            ; 895 (0)      ; 461 (0)           ; 982 (0)          ; |csr_full_test                                                                                                   ; csr_full_test ; work         ;
;    |bus_mux:inst7|                         ; 388 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 128 (0)          ; |csr_full_test|bus_mux:inst7                                                                                     ; bus_mux       ; work         ;
;       |lpm_mux:LPM_MUX_component|          ; 388 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 128 (0)          ; |csr_full_test|bus_mux:inst7|lpm_mux:LPM_MUX_component                                                           ; lpm_mux       ; work         ;
;          |mux_rsc:auto_generated|          ; 388 (388)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (260)    ; 0 (0)             ; 128 (128)        ; |csr_full_test|bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated                                    ; mux_rsc       ; work         ;
;    |csr_handler:inst2|                     ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |csr_full_test|csr_handler:inst2                                                                                 ; csr_handler   ; work         ;
;    |csr_regbank:regbank_csr|               ; 916 (1)     ; 449 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 452 (1)      ; 0 (0)             ; 464 (0)          ; |csr_full_test|csr_regbank:regbank_csr                                                                           ; csr_regbank   ; work         ;
;       |csr_reg:csr2|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csr2                                                              ; csr_reg       ; work         ;
;       |csr_reg:csr3|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csr3                                                              ; csr_reg       ; work         ;
;       |csr_reg:csr4|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csr4                                                              ; csr_reg       ; work         ;
;       |csr_reg:csr5|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csr5                                                              ; csr_reg       ; work         ;
;       |csr_reg:csr6|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csr6                                                              ; csr_reg       ; work         ;
;       |csr_reg:csr7|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csr7                                                              ; csr_reg       ; work         ;
;       |csr_reg:csrA|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csrA                                                              ; csr_reg       ; work         ;
;       |csr_reg:csrB|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csrB                                                              ; csr_reg       ; work         ;
;       |csr_reg:csrC|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csrC                                                              ; csr_reg       ; work         ;
;       |csr_reg:csrD|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csrD                                                              ; csr_reg       ; work         ;
;       |csr_reg:csrE|                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csrE                                                              ; csr_reg       ; work         ;
;       |csr_reg:csrF|                       ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|csr_reg:csrF                                                              ; csr_reg       ; work         ;
;       |cycleH_reg:csr8|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|csr_regbank:regbank_csr|cycleH_reg:csr8                                                           ; cycleH_reg    ; work         ;
;       |cycle_reg:csr0|                     ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |csr_full_test|csr_regbank:regbank_csr|cycle_reg:csr0                                                            ; cycle_reg     ; work         ;
;       |dec_4_16:en_dec|                    ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |csr_full_test|csr_regbank:regbank_csr|dec_4_16:en_dec                                                           ; dec_4_16      ; work         ;
;          |lpm_decode:LPM_DECODE_component| ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |csr_full_test|csr_regbank:regbank_csr|dec_4_16:en_dec|lpm_decode:LPM_DECODE_component                           ; lpm_decode    ; work         ;
;             |decode_51g:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |csr_full_test|csr_regbank:regbank_csr|dec_4_16:en_dec|lpm_decode:LPM_DECODE_component|decode_51g:auto_generated ; decode_51g    ; work         ;
;       |mux_16_4:out_mux|                   ; 352 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 15 (0)           ; |csr_full_test|csr_regbank:regbank_csr|mux_16_4:out_mux                                                          ; mux_16_4      ; work         ;
;          |lpm_mux:LPM_MUX_component|       ; 352 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (0)      ; 0 (0)             ; 15 (0)           ; |csr_full_test|csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component                                ; lpm_mux       ; work         ;
;             |mux_juc:auto_generated|       ; 352 (352)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (337)    ; 0 (0)             ; 15 (15)          ; |csr_full_test|csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated         ; mux_juc       ; work         ;
;       |timeH_reg:csr9|                     ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |csr_full_test|csr_regbank:regbank_csr|timeH_reg:csr9                                                            ; timeH_reg     ; work         ;
;       |time_reg:csr1|                      ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |csr_full_test|csr_regbank:regbank_csr|time_reg:csr1                                                             ; time_reg      ; work         ;
;    |decoder:inst6|                         ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 2 (2)            ; |csr_full_test|decoder:inst6                                                                                     ; decoder       ; work         ;
;    |imm_builder:inst5|                     ; 104 (104)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 2 (2)            ; |csr_full_test|imm_builder:inst5                                                                                 ; imm_builder   ; work         ;
;    |regbank:inst8|                         ; 1043 (0)    ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 461 (0)           ; 531 (0)          ; |csr_full_test|regbank:inst8                                                                                     ; regbank       ; work         ;
;       |dec_5_32:inst|                      ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |csr_full_test|regbank:inst8|dec_5_32:inst                                                                       ; dec_5_32      ; work         ;
;          |lpm_decode:LPM_DECODE_component| ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |csr_full_test|regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component                                       ; lpm_decode    ; work         ;
;             |decode_41g:auto_generated|    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; |csr_full_test|regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated             ; decode_41g    ; work         ;
;       |reg32:instREG10|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG10                                                                     ; reg32         ; work         ;
;       |reg32:instREG11|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG11                                                                     ; reg32         ; work         ;
;       |reg32:instREG12|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG12                                                                     ; reg32         ; work         ;
;       |reg32:instREG13|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG13                                                                     ; reg32         ; work         ;
;       |reg32:instREG14|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG14                                                                     ; reg32         ; work         ;
;       |reg32:instREG15|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG15                                                                     ; reg32         ; work         ;
;       |reg32:instREG16|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG16                                                                     ; reg32         ; work         ;
;       |reg32:instREG17|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG17                                                                     ; reg32         ; work         ;
;       |reg32:instREG18|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |csr_full_test|regbank:inst8|reg32:instREG18                                                                     ; reg32         ; work         ;
;       |reg32:instREG19|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG19                                                                     ; reg32         ; work         ;
;       |reg32:instREG1|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG1                                                                      ; reg32         ; work         ;
;       |reg32:instREG20|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG20                                                                     ; reg32         ; work         ;
;       |reg32:instREG21|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG21                                                                     ; reg32         ; work         ;
;       |reg32:instREG22|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG22                                                                     ; reg32         ; work         ;
;       |reg32:instREG23|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG23                                                                     ; reg32         ; work         ;
;       |reg32:instREG24|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG24                                                                     ; reg32         ; work         ;
;       |reg32:instREG25|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |csr_full_test|regbank:inst8|reg32:instREG25                                                                     ; reg32         ; work         ;
;       |reg32:instREG26|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG26                                                                     ; reg32         ; work         ;
;       |reg32:instREG27|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG27                                                                     ; reg32         ; work         ;
;       |reg32:instREG28|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG28                                                                     ; reg32         ; work         ;
;       |reg32:instREG29|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG29                                                                     ; reg32         ; work         ;
;       |reg32:instREG2|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG2                                                                      ; reg32         ; work         ;
;       |reg32:instREG30|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG30                                                                     ; reg32         ; work         ;
;       |reg32:instREG31|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |csr_full_test|regbank:inst8|reg32:instREG31                                                                     ; reg32         ; work         ;
;       |reg32:instREG3|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG3                                                                      ; reg32         ; work         ;
;       |reg32:instREG4|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG4                                                                      ; reg32         ; work         ;
;       |reg32:instREG5|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |csr_full_test|regbank:inst8|reg32:instREG5                                                                      ; reg32         ; work         ;
;       |reg32:instREG6|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |csr_full_test|regbank:inst8|reg32:instREG6                                                                      ; reg32         ; work         ;
;       |reg32:instREG7|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |csr_full_test|regbank:inst8|reg32:instREG7                                                                      ; reg32         ; work         ;
;       |reg32:instREG8|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |csr_full_test|regbank:inst8|reg32:instREG8                                                                      ; reg32         ; work         ;
;       |reg32:instREG9|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |csr_full_test|regbank:inst8|reg32:instREG9                                                                      ; reg32         ; work         ;
;       |regMux:inst11|                      ; 400 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 384 (0)          ; |csr_full_test|regbank:inst8|regMux:inst11                                                                       ; regMux        ; work         ;
;          |lpm_mux:LPM_MUX_component|       ; 400 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 384 (0)          ; |csr_full_test|regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component                                             ; lpm_mux       ; work         ;
;             |mux_iuc:auto_generated|       ; 400 (400)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 384 (384)        ; |csr_full_test|regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated                      ; mux_iuc       ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; rs1_en_out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csr_sel_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csr_sel_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csr_sel_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csr_sel_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[31]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[30]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[29]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[28]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[27]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[26]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[25]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[24]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[23]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[22]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[21]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[20]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[19]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[18]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[17]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[16]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrrd_out[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[31]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[30]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[29]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[28]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[27]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[26]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[25]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[24]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[23]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[22]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[21]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[20]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[19]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[18]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[17]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[16]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; csrwr_out[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd_out[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd_out[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd_out[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd_out[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd_out[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rdwr_mode[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rdwr_mode[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rs1_out[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rs1_out[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rs1_out[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rs1_out[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rs1_out[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[31]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[30]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[29]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[28]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[27]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[26]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[25]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[24]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zimm_out[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; inst_in[3]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[16]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[15]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[31]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[30]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[29]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[28]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[27]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[26]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[25]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[24]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[23]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[22]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[21]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[20]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[19]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[18]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[17]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[14]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[13]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[12]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[11]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; inst_in[10]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[9]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[8]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; inst_in[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; inst_in[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; nrst           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; inst_in[3]                                                                                                               ;                   ;         ;
; inst_in[16]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~0                                                                                            ; 0                 ; 6       ;
;      - decoder:inst6|rs1[1]~2                                                                                            ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~2                                  ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~3                                  ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~1                                  ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~2                                  ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~6                                  ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~7                                  ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~8                                  ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~9                                  ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~8                                  ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~9                                  ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~12                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~13                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~16                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~17                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~19                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~20                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~22                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~23                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~21                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~22                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~25                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~26                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~28                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~29                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~31                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~32                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~34                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~35                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~33                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~34                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~37                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~38                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~40                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~41                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~44                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~45                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~46                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~47                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~46                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~47                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~50                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~51                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~52                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~53                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~56                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~57                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~58                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~59                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~58                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~59                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~62                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~63                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~64                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~65                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~68                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~69                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~70                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~71                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~70                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~71                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~74                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~75                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~76                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~77                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~81                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~82                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~82                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~83                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~83                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~84                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~87                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~88                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~88                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~89                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~94                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~95                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~94                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~95                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~96                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~97                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~100                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~101                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~100                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~101                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~106                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~107                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~106                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~107                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~108                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~109                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~112                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~113                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~112                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~113                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~119                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~120                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~118                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~119                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~121                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~122                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~125                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~126                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~124                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~125                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~132                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~133                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~130                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~131                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~134                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~135                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~138                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~139                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~136                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~137                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~145                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~146                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~142                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~143                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~147                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~148                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~151                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~152                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~148                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~149                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~157                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~158                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~154                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~155                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~159                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~160                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~163                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~164                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~160                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~161                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~170                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~171                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~166                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~167                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~172                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~173                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~176                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~177                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~172                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~173                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~182                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~183                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~178                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~179                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~184                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~185                                ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux0~7                                                                                          ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[16]~41                                                                                      ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~188                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~189                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~184                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~185                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~195                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~196                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~190                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~191                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~197                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~198                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[15]~196                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[15]~197                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~201                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~202                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~207                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~208                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[15]~202                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[15]~203                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~209                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~210                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~213                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~214                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~208                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~209                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~220                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~221                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~214                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~215                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~222                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~223                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~226                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~227                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~220                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~221                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~233                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~234                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~226                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~227                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~235                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~236                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[12]~232                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[12]~233                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~239                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~240                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~245                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~246                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[12]~238                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[12]~239                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~247                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~248                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~251                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~252                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~244                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~245                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~258                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~259                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~250                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~251                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~260                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~261                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~264                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~265                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~256                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~257                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~271                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~272                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~262                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~263                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~273                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~274                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~277                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~278                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~268                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~269                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~284                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~285                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~274                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~275                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~286                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~287                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~290                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~291                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~280                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~281                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~296                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~297                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~286                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~287                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~298                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~299                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~302                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~303                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~292                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~293                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~309                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~310                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~298                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~299                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~311                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~312                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[6]~304                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[6]~305                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~315                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~316                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~321                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~322                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[6]~310                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[6]~311                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~323                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~324                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[5]~316                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[5]~317                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~327                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~328                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~333                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~334                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[5]~322                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[5]~323                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~335                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~336                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~339                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~340                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~328                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~329                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~345                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~346                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~334                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~335                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~347                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~348                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[3]~340                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[3]~341                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~351                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~352                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~357                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~358                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[3]~346                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[3]~347                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~359                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~360                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~363                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~364                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~352                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~353                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~370                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~371                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~358                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~359                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~372                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~373                                ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[1]~81                                                                                       ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~376                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~377                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~364                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~365                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~382                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~383                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~370                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~371                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~384                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~385                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~388                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~389                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~376                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~377                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~394                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~395                                ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~382                                 ; 0                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~383                                 ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~396                                ; 0                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~397                                ; 0                 ; 6       ;
;      - csr_handler:inst2|always0~0                                                                                       ; 0                 ; 6       ;
; inst_in[15]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~0                                                                                            ; 1                 ; 6       ;
;      - decoder:inst6|rs1[0]~3                                                                                            ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~2                                  ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~1                                  ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~2                                  ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~6                                  ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~7                                  ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~8                                  ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[31]~9                                  ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~8                                  ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~9                                  ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~12                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~13                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~16                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~17                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~19                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~20                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~22                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[30]~23                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~21                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~22                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~25                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~28                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~29                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~31                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~32                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~34                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[29]~35                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~33                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~34                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~37                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~38                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~40                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~41                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~44                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~45                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~46                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[28]~47                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~46                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~47                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~50                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~52                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~53                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~56                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~57                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~58                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[27]~59                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~58                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~59                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~62                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~64                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~65                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~68                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~69                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~70                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[26]~71                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~70                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~71                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~74                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~75                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~76                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~77                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~81                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~82                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~82                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[25]~83                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~83                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~84                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~87                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~88                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~88                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~89                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~94                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~95                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~94                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[24]~95                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~96                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~97                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~100                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~100                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~101                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~106                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~107                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~106                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[23]~107                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~108                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~109                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~112                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~113                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~112                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~113                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~119                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~120                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~118                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[22]~119                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~121                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~122                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~125                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~126                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~124                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~125                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~132                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~133                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~130                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[21]~131                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~134                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~135                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~138                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~139                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~136                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~137                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~145                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~146                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~142                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[20]~143                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~147                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~148                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~151                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~148                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~149                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~157                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~158                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~154                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[19]~155                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~159                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~160                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~163                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~164                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~160                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~161                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~170                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~171                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~166                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[18]~167                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~172                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~173                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~176                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~172                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~173                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~182                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~183                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~178                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[17]~179                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~184                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~185                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~188                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~189                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~184                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~185                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~195                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~196                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~190                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[16]~191                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~197                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~198                                ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux0~8                                                                                          ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[15]~44                                                                                      ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[15]~196                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~201                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~202                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~207                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~208                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[15]~202                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[15]~203                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~209                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~210                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~213                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~214                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~208                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~209                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~220                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~221                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~214                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[14]~215                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~222                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~223                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~226                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~227                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~220                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~221                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~233                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~234                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~226                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[13]~227                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~235                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~236                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[12]~232                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~239                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~240                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~245                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~246                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[12]~238                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[12]~239                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~247                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~248                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~251                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~252                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~244                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~245                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~258                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~259                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~250                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[11]~251                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~260                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~261                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~264                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~265                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~256                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~257                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~271                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~272                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~262                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[10]~263                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~273                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~274                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~277                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~278                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~268                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~269                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~284                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~285                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~274                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[9]~275                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~286                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~287                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~290                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~280                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~281                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~296                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~297                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~286                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[8]~287                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~298                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~299                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~302                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~303                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~292                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~293                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~309                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~310                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~298                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[7]~299                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~311                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~312                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[6]~304                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~315                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~316                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~321                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~322                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[6]~310                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[6]~311                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~323                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~324                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[5]~316                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~327                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~328                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~333                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~334                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[5]~322                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[5]~323                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~335                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~336                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~339                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~328                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~329                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~345                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~346                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~334                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[4]~335                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~347                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~348                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[3]~340                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~351                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~352                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~357                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~358                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[3]~346                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[3]~347                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~359                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~360                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~363                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~364                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~352                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~353                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~370                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~371                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~358                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[2]~359                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~372                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~373                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~376                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~364                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~365                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~382                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~383                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~370                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[1]~371                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~384                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~385                                ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux31~0                                                                                         ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~388                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~376                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~377                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~394                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~395                                ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~382                                 ; 1                 ; 6       ;
;      - bus_mux:inst7|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated|result_node[0]~383                                 ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~396                                ; 1                 ; 6       ;
;      - regbank:inst8|regMux:inst11|lpm_mux:LPM_MUX_component|mux_iuc:auto_generated|_~397                                ; 1                 ; 6       ;
; inst_in[6]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~0                                                                                            ; 0                 ; 6       ;
;      - decoder:inst6|Selector1~1                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux0~0                                                                                          ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux0~1                                                                                          ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[31]~3                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[15]~28                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[15]~32                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[14]~46                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[12]~47                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux20~0                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[10]~56                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[4]~65                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~67                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[3]~71                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~76                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[1]~81                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux31~1                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux31~3                                                                                         ; 0                 ; 6       ;
; inst_in[4]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~1                                                                                            ; 1                 ; 6       ;
;      - decoder:inst6|Selector1~0                                                                                         ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[31]~2                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux0~1                                                                                          ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[31]~3                                                                                       ; 1                 ; 6       ;
;      - decoder:inst6|rs1~0                                                                                               ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[30]~6                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[30]~7                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[29]~8                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[29]~9                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[28]~10                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[28]~11                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[27]~13                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[26]~14                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[26]~15                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[25]~16                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[25]~17                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[24]~19                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[23]~20                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[23]~21                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[22]~22                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[22]~23                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[21]~25                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[20]~26                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[15]~27                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux0~4                                                                                          ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[15]~28                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[15]~29                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[14]~46                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[12]~47                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux20~0                                                                                         ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux20~1                                                                                         ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[10]~54                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[2]~63                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[2]~64                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[2]~67                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux31~0                                                                                         ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux31~2                                                                                         ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[20]~86                                                                                      ; 1                 ; 6       ;
; inst_in[2]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~1                                                                                            ; 0                 ; 6       ;
;      - decoder:inst6|Selector1~0                                                                                         ; 0                 ; 6       ;
;      - decoder:inst6|Selector1~1                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[31]~2                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[31]~4                                                                                       ; 0                 ; 6       ;
;      - decoder:inst6|rs1~0                                                                                               ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[30]~6                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[29]~8                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[28]~10                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[27]~12                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[26]~14                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[25]~16                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[24]~18                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[23]~20                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[22]~22                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[21]~24                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[15]~27                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[15]~28                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[15]~29                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[14]~49                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[13]~51                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[12]~53                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux20~2                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[10]~55                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~63                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~64                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[4]~65                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~67                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[3]~71                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~76                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[1]~81                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux31~0                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux31~3                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[20]~86                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux20~3                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux20~4                                                                                         ; 0                 ; 6       ;
; inst_in[31]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~1                                                                                            ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[31]~2                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux0~2                                                                                          ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[30]~7                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[29]~9                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[28]~11                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[27]~12                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[27]~13                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[26]~15                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[25]~17                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[24]~18                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[24]~19                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[23]~21                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[22]~23                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[21]~24                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[21]~25                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[20]~26                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux0~4                                                                                          ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[19]~31                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[18]~35                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[17]~38                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[16]~41                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[15]~44                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[14]~48                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[13]~50                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[12]~52                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux20~0                                                                                         ; 1                 ; 6       ;
;      - imm_builder:inst5|Mux20~3                                                                                         ; 1                 ; 6       ;
; inst_in[30]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~1                                                                                            ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[30]~6                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[10]~57                                                                                      ; 0                 ; 6       ;
; inst_in[29]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~2                                                                                            ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[29]~8                                                                                       ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[9]~58                                                                                       ; 1                 ; 6       ;
; inst_in[28]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~2                                                                                            ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[28]~10                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[8]~59                                                                                       ; 0                 ; 6       ;
; inst_in[27]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~2                                                                                            ; 0                 ; 6       ;
;      - decoder:inst6|csr[7]~0                                                                                            ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[31]~33      ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|dec_4_16:en_dec|lpm_decode:LPM_DECODE_component|decode_51g:auto_generated|w_anode49w[3]~2 ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[30]~37      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[27]~12                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[7]~60                                                                                       ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[26]~230     ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[10]~231     ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[9]~232      ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[7]~233      ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[5]~234      ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[3]~235      ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[2]~236      ; 0                 ; 6       ;
;      - csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[1]~237      ; 0                 ; 6       ;
; inst_in[26]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~2                                                                                            ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[26]~14                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[6]~61                                                                                       ; 1                 ; 6       ;
; inst_in[25]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~3                                                                                            ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[25]~16                                                                                      ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[5]~62                                                                                       ; 1                 ; 6       ;
; inst_in[24]                                                                                                              ;                   ;         ;
; inst_in[23]                                                                                                              ;                   ;         ;
; inst_in[22]                                                                                                              ;                   ;         ;
; inst_in[21]                                                                                                              ;                   ;         ;
; inst_in[20]                                                                                                              ;                   ;         ;
; inst_in[19]                                                                                                              ;                   ;         ;
; inst_in[18]                                                                                                              ;                   ;         ;
; inst_in[17]                                                                                                              ;                   ;         ;
; inst_in[14]                                                                                                              ;                   ;         ;
; inst_in[13]                                                                                                              ;                   ;         ;
; inst_in[12]                                                                                                              ;                   ;         ;
; inst_in[11]                                                                                                              ;                   ;         ;
; inst_in[10]                                                                                                              ;                   ;         ;
;      - decoder:inst6|Equal0~7                                                                                            ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[3]~74                                                                                       ; 1                 ; 6       ;
;      - decoder:inst6|rd[3]~1                                                                                             ; 1                 ; 6       ;
; inst_in[9]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~7                                                                                            ; 1                 ; 6       ;
;      - imm_builder:inst5|imm[2]~79                                                                                       ; 1                 ; 6       ;
;      - decoder:inst6|rd[2]~2                                                                                             ; 1                 ; 6       ;
; inst_in[8]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~7                                                                                            ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[1]~84                                                                                       ; 0                 ; 6       ;
;      - decoder:inst6|rd[1]~3                                                                                             ; 0                 ; 6       ;
; inst_in[1]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~8                                                                                            ; 1                 ; 6       ;
; inst_in[0]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~8                                                                                            ; 0                 ; 6       ;
; inst_in[7]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~8                                                                                            ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux31~2                                                                                         ; 0                 ; 6       ;
;      - decoder:inst6|rd[0]~4                                                                                             ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux20~4                                                                                         ; 0                 ; 6       ;
; inst_in[5]                                                                                                               ;                   ;         ;
;      - decoder:inst6|Equal0~8                                                                                            ; 0                 ; 6       ;
;      - decoder:inst6|Selector1~1                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux0~1                                                                                          ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[31]~3                                                                                       ; 0                 ; 6       ;
;      - decoder:inst6|rs1~0                                                                                               ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[15]~32                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[14]~46                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[12]~47                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux20~1                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[10]~54                                                                                      ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~63                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~64                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|imm[2]~67                                                                                       ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux31~1                                                                                         ; 0                 ; 6       ;
;      - imm_builder:inst5|Mux31~2                                                                                         ; 0                 ; 6       ;
; nrst                                                                                                                     ;                   ;         ;
; clk                                                                                                                      ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                  ; PIN_E1             ; 1443    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csr2|q~2                                                             ; LCCOMB_X30_Y15_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csr3|q~2                                                             ; LCCOMB_X34_Y9_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csr4|q~2                                                             ; LCCOMB_X31_Y12_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csr5|q~2                                                             ; LCCOMB_X29_Y12_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csr6|q~2                                                             ; LCCOMB_X28_Y12_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csr7|q~2                                                             ; LCCOMB_X30_Y10_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csrA|q~2                                                             ; LCCOMB_X30_Y14_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csrB|q~2                                                             ; LCCOMB_X31_Y14_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csrC|q~2                                                             ; LCCOMB_X27_Y14_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csrD|q~2                                                             ; LCCOMB_X28_Y12_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csrE|q~2                                                             ; LCCOMB_X28_Y14_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|csr_reg:csrF|q~2                                                             ; LCCOMB_X28_Y14_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; csr_regbank:regbank_csr|cycleH_reg:csr8|always0~0                                                    ; LCCOMB_X36_Y16_N0  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; nrst                                                                                                 ; PIN_M2             ; 1443    ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode114w[3] ; LCCOMB_X28_Y19_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode125w[3] ; LCCOMB_X28_Y24_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode135w[3] ; LCCOMB_X28_Y24_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode145w[3] ; LCCOMB_X28_Y24_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode155w[3] ; LCCOMB_X28_Y24_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode165w[3] ; LCCOMB_X28_Y24_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode175w[3] ; LCCOMB_X28_Y19_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode185w[3] ; LCCOMB_X28_Y24_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode205w[3] ; LCCOMB_X28_Y19_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode216w[3] ; LCCOMB_X28_Y19_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode226w[3] ; LCCOMB_X28_Y19_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode236w[3] ; LCCOMB_X28_Y19_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode246w[3] ; LCCOMB_X28_Y19_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode256w[3] ; LCCOMB_X28_Y19_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode266w[3] ; LCCOMB_X28_Y19_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode276w[3] ; LCCOMB_X28_Y19_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode296w[3] ; LCCOMB_X28_Y24_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode307w[3] ; LCCOMB_X28_Y24_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode317w[3] ; LCCOMB_X28_Y24_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode327w[3] ; LCCOMB_X28_Y24_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode337w[3] ; LCCOMB_X28_Y24_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode33w[3]  ; LCCOMB_X28_Y19_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode347w[3] ; LCCOMB_X28_Y24_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode357w[3] ; LCCOMB_X28_Y24_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode367w[3] ; LCCOMB_X28_Y24_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode43w[3]  ; LCCOMB_X28_Y24_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode53w[3]  ; LCCOMB_X28_Y24_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode63w[3]  ; LCCOMB_X28_Y19_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode73w[3]  ; LCCOMB_X28_Y19_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode83w[3]  ; LCCOMB_X28_Y19_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regbank:inst8|dec_5_32:inst|lpm_decode:LPM_DECODE_component|decode_41g:auto_generated|w_anode93w[3]  ; LCCOMB_X28_Y19_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_E1   ; 1443    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; nrst ; PIN_M2   ; 1443    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 3,504 / 71,559 ( 5 % ) ;
; C16 interconnects     ; 106 / 2,597 ( 4 % )    ;
; C4 interconnects      ; 2,042 / 46,848 ( 4 % ) ;
; Direct links          ; 327 / 71,559 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 1,096 / 24,624 ( 4 % ) ;
; R24 interconnects     ; 133 / 2,496 ( 5 % )    ;
; R4 interconnects      ; 2,058 / 62,424 ( 3 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.59) ; Number of LABs  (Total = 172) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 6                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 1                             ;
; 12                                          ; 6                             ;
; 13                                          ; 5                             ;
; 14                                          ; 14                            ;
; 15                                          ; 26                            ;
; 16                                          ; 93                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.55) ; Number of LABs  (Total = 172) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 150                           ;
; 1 Clock                            ; 150                           ;
; 1 Clock enable                     ; 18                            ;
; 2 Clock enables                    ; 121                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.96) ; Number of LABs  (Total = 172) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 7                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 0                             ;
; 14                                           ; 2                             ;
; 15                                           ; 7                             ;
; 16                                           ; 15                            ;
; 17                                           ; 5                             ;
; 18                                           ; 10                            ;
; 19                                           ; 3                             ;
; 20                                           ; 7                             ;
; 21                                           ; 12                            ;
; 22                                           ; 12                            ;
; 23                                           ; 11                            ;
; 24                                           ; 13                            ;
; 25                                           ; 12                            ;
; 26                                           ; 9                             ;
; 27                                           ; 8                             ;
; 28                                           ; 10                            ;
; 29                                           ; 5                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.85) ; Number of LABs  (Total = 172) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 6                             ;
; 3                                               ; 4                             ;
; 4                                               ; 16                            ;
; 5                                               ; 9                             ;
; 6                                               ; 16                            ;
; 7                                               ; 23                            ;
; 8                                               ; 35                            ;
; 9                                               ; 12                            ;
; 10                                              ; 6                             ;
; 11                                              ; 7                             ;
; 12                                              ; 5                             ;
; 13                                              ; 3                             ;
; 14                                              ; 4                             ;
; 15                                              ; 2                             ;
; 16                                              ; 13                            ;
; 17                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.06) ; Number of LABs  (Total = 172) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 25                            ;
; 15                                           ; 2                             ;
; 16                                           ; 6                             ;
; 17                                           ; 11                            ;
; 18                                           ; 9                             ;
; 19                                           ; 5                             ;
; 20                                           ; 10                            ;
; 21                                           ; 6                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 5                             ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 7                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 6                             ;
; 31                                           ; 4                             ;
; 32                                           ; 2                             ;
; 33                                           ; 4                             ;
; 34                                           ; 5                             ;
; 35                                           ; 6                             ;
; 36                                           ; 1                             ;
; 37                                           ; 3                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 147       ; 0            ; 0            ; 147       ; 147       ; 0            ; 113          ; 0            ; 0            ; 34           ; 0            ; 113          ; 34           ; 0            ; 0            ; 0            ; 113          ; 0            ; 0            ; 0            ; 0            ; 0            ; 147       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 147          ; 147          ; 147          ; 147          ; 147          ; 0         ; 147          ; 147          ; 0         ; 0         ; 147          ; 34           ; 147          ; 147          ; 113          ; 147          ; 34           ; 113          ; 147          ; 147          ; 147          ; 34           ; 147          ; 147          ; 147          ; 147          ; 147          ; 0         ; 147          ; 147          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rs1_en_out         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csr_sel_out[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csr_sel_out[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csr_sel_out[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csr_sel_out[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrrd_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; csrwr_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdwr_mode[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdwr_mode[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs1_out[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs1_out[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs1_out[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs1_out[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs1_out[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zimm_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inst_in[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nrst               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "ERV24"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 147 pins of 147 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'ERV24.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register csr_regbank:regbank_csr|cycleH_reg:csr8|q[31] is being clocked by clk
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332061): Virtual clock CLOCK_50 is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node nrst~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node decoder:inst6|is_reset File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/decoder.v Line: 30
        Info (176357): Destination node decoder:inst6|csr[7]~0 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/decoder.v Line: 28
        Info (176357): Destination node csr_regbank:regbank_csr|mux_16_4:out_mux|lpm_mux:LPM_MUX_component|mux_juc:auto_generated|result_node[31]~24 File: C:/Users/User/Repos/E5-ERV24/project/db/mux_juc.tdf Line: 30
        Info (176357): Destination node decoder:inst6|csr[1]~1 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/decoder.v Line: 28
        Info (176357): Destination node decoder:inst6|csr[0]~2 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/decoder.v Line: 28
        Info (176357): Destination node imm_builder:inst5|imm[31]~4 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/imm_builder.v Line: 6
        Info (176357): Destination node decoder:inst6|rs1~1 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/decoder.v Line: 5
        Info (176357): Destination node imm_builder:inst5|imm[15]~32 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/imm_builder.v Line: 6
        Info (176357): Destination node imm_builder:inst5|imm[14]~49 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/imm_builder.v Line: 6
        Info (176357): Destination node imm_builder:inst5|imm[13]~51 File: C:/Users/User/Repos/E5-ERV24/project/instruction_parsing/imm_builder.v Line: 6
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 145 (unused VREF, 2.5V VCCIO, 32 input, 113 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/User/Repos/E5-ERV24/project/output_files/ERV24.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5547 megabytes
    Info: Processing ended: Wed Jun 12 03:14:36 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Repos/E5-ERV24/project/output_files/ERV24.fit.smsg.


