TimeQuest Timing Analyzer report for ProcesadorMulticicleMemoria
Sat Mar 31 18:36:43 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'state.RES_ST'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'state.RES_ST'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'state.IDLE_ST'
 17. Slow Model Minimum Pulse Width: 'state.RES_ST'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'state.RES_ST'
 32. Fast Model Setup: 'clk'
 33. Fast Model Hold: 'clk'
 34. Fast Model Hold: 'state.RES_ST'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Fast Model Minimum Pulse Width: 'state.IDLE_ST'
 37. Fast Model Minimum Pulse Width: 'state.RES_ST'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ProcesadorMulticicleMemoria                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clk           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }           ;
; state.IDLE_ST ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.IDLE_ST } ;
; state.RES_ST  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.RES_ST }  ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+---------------------------------------+
; Slow Model Setup Summary              ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; state.RES_ST ; -0.654 ; -1.897        ;
; clk          ; 1.901  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -2.694 ; -8.496        ;
; state.RES_ST ; -1.617 ; -3.216        ;
+--------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -1.631 ; -6.519        ;
; state.IDLE_ST ; 0.500  ; 0.000         ;
; state.RES_ST  ; 0.500  ; 0.000         ;
+---------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'state.RES_ST'                                                                                 ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; -0.654 ; state.RD_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 1.000        ; 0.908      ; 1.413      ;
; -0.632 ; state.RD_ST   ; SRAM_OE_N$latch ; clk           ; state.RES_ST ; 1.000        ; 0.738      ; 1.175      ;
; -0.611 ; state.WR_ST   ; SRAM_WE_N$latch ; clk           ; state.RES_ST ; 1.000        ; 0.586      ; 1.188      ;
; -0.537 ; state.WR_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 1.000        ; 0.908      ; 1.296      ;
; 1.083  ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.500        ; 2.804      ; 1.482      ;
; 1.112  ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.500        ; 2.803      ; 1.463      ;
; 1.583  ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; 1.000        ; 2.804      ; 1.482      ;
; 1.612  ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; 1.000        ; 2.803      ; 1.463      ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; 1.901 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 2.033      ; 0.947      ;
; 1.904 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 2.033      ; 0.944      ;
; 2.401 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 2.033      ; 0.947      ;
; 2.404 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 2.033      ; 0.944      ;
; 2.732 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.500        ; 2.862      ; 0.945      ;
; 2.753 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.500        ; 2.862      ; 0.924      ;
; 2.946 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.500        ; 2.862      ; 0.731      ;
; 3.232 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 1.000        ; 2.862      ; 0.945      ;
; 3.253 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 1.000        ; 2.862      ; 0.924      ;
; 3.446 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 1.000        ; 2.862      ; 0.731      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                        ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; -2.694 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.000        ; 2.862      ; 0.731      ;
; -2.501 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.000        ; 2.862      ; 0.924      ;
; -2.480 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.000        ; 2.862      ; 0.945      ;
; -2.194 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; -0.500       ; 2.862      ; 0.731      ;
; -2.001 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; -0.500       ; 2.862      ; 0.924      ;
; -1.980 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; -0.500       ; 2.862      ; 0.945      ;
; -1.652 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 2.033      ; 0.944      ;
; -1.649 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 2.033      ; 0.947      ;
; -1.152 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 2.033      ; 0.944      ;
; -1.149 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 2.033      ; 0.947      ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'state.RES_ST'                                                                                  ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; -1.617 ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.000        ; 2.803      ; 1.463      ;
; -1.599 ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.000        ; 2.804      ; 1.482      ;
; -1.117 ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; -0.500       ; 2.803      ; 1.463      ;
; -1.099 ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; -0.500       ; 2.804      ; 1.482      ;
; 0.388  ; state.WR_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 0.000        ; 0.908      ; 1.296      ;
; 0.437  ; state.RD_ST   ; SRAM_OE_N$latch ; clk           ; state.RES_ST ; 0.000        ; 0.738      ; 1.175      ;
; 0.505  ; state.RD_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 0.000        ; 0.908      ; 1.413      ;
; 0.602  ; state.WR_ST   ; SRAM_WE_N$latch ; clk           ; state.RES_ST ; 0.000        ; 0.586      ; 1.188      ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state.IDLE_ST'                                                                   ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch|datad    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state.RES_ST'                                                                        ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N~2|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N~2|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[10]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[10]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[11]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[11]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[12]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[12]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[13]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[13]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[13]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[13]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[14]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[14]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[14]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[14]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[15]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[15]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[2]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[2]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[3]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[3]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[4]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[4]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[5]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[5]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[6]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[6]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[7]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[7]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[7]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[7]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[8]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[8]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[9]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[9]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[9]|datad              ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+------------------+---------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+---------------+-------+-------+------------+-----------------+
; WR               ; clk           ; 4.609 ; 4.609 ; Rise       ; clk             ;
; WR               ; state.IDLE_ST ; 4.747 ; 4.747 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.IDLE_ST ; 5.144 ; 5.144 ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 0.674 ; 0.674 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.620 ; 0.620 ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; 4.892 ; 4.892 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; 4.835 ; 4.835 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; 4.915 ; 4.915 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; 4.519 ; 4.519 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; 4.858 ; 4.858 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; 4.844 ; 4.844 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; 5.144 ; 5.144 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; 5.033 ; 5.033 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; 4.872 ; 4.872 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; 4.863 ; 4.863 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; 4.811 ; 4.811 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; 4.912 ; 4.912 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; 5.094 ; 5.094 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; 4.862 ; 4.862 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; 5.316 ; 5.316 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; 4.817 ; 4.817 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; 5.316 ; 5.316 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; 4.886 ; 4.886 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; 4.954 ; 4.954 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; 4.538 ; 4.538 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; 4.903 ; 4.903 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; 4.334 ; 4.334 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; 4.888 ; 4.888 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; 4.814 ; 4.814 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; 4.887 ; 4.887 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; 5.086 ; 5.086 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; 4.481 ; 4.481 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; 4.967 ; 4.967 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; 4.924 ; 4.924 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; 4.533 ; 4.533 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; 4.962 ; 4.962 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 3.528 ; 3.528 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 3.528 ; 3.528 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 5.415 ; 5.415 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; 6.457 ; 6.457 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; 5.663 ; 5.663 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; 6.004 ; 6.004 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; 6.406 ; 6.406 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; 5.906 ; 5.906 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; 6.114 ; 6.114 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; 6.457 ; 6.457 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; 5.654 ; 5.654 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; 6.297 ; 6.297 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; 5.872 ; 5.872 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; 6.000 ; 6.000 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; 5.669 ; 5.669 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; 5.684 ; 5.684 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; 6.135 ; 6.135 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; 5.924 ; 5.924 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; 5.965 ; 5.965 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; 6.231 ; 6.231 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; 3.874 ; 3.874 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 3.874 ; 3.874 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 6.522 ; 6.522 ; Fall       ; state.RES_ST    ;
+------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; -4.271 ; -4.271 ; Rise       ; clk             ;
; WR               ; state.IDLE_ST ; -3.751 ; -3.751 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.IDLE_ST ; 0.178  ; 0.178  ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 0.127  ; 0.127  ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.178  ; 0.178  ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; -4.095 ; -4.095 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; -4.034 ; -4.034 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; -4.118 ; -4.118 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; -3.721 ; -3.721 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; -4.061 ; -4.061 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; -4.047 ; -4.047 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; -4.118 ; -4.118 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; -4.037 ; -4.037 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; -4.075 ; -4.075 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; -4.066 ; -4.066 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; -4.010 ; -4.010 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; -4.111 ; -4.111 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; -4.098 ; -4.098 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; -4.065 ; -4.065 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; -3.536 ; -3.536 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; -4.012 ; -4.012 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; -4.311 ; -4.311 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; -4.089 ; -4.089 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; -4.153 ; -4.153 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; -3.737 ; -3.737 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; -4.105 ; -4.105 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; -3.536 ; -3.536 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; -4.090 ; -4.090 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; -4.009 ; -4.009 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; -4.090 ; -4.090 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; -4.288 ; -4.288 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; -3.676 ; -3.676 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; -4.170 ; -4.170 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; -4.126 ; -4.126 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; -3.735 ; -3.735 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; -4.164 ; -4.164 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; -2.502 ; -2.502 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -2.502 ; -2.502 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -4.391 ; -4.391 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; -3.798 ; -3.798 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; -4.859 ; -4.859 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; -5.200 ; -5.200 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; -5.605 ; -5.605 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; -5.105 ; -5.105 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; -5.314 ; -5.314 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; -5.660 ; -5.660 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; -4.846 ; -4.846 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; -5.266 ; -5.266 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; -4.790 ; -4.790 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; -4.860 ; -4.860 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; -4.504 ; -4.504 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; -4.838 ; -4.838 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; -5.204 ; -5.204 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; -5.056 ; -5.056 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; -5.136 ; -5.136 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; -3.798 ; -3.798 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; -2.210 ; -2.210 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -2.210 ; -2.210 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -5.211 ; -5.211 ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 6.473 ; 6.473 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 6.057 ; 6.057 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 5.848 ; 5.848 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 6.158 ; 6.158 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 6.231 ; 6.231 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 5.889 ; 5.889 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 6.166 ; 6.166 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 6.170 ; 6.170 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 6.174 ; 6.174 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 6.473 ; 6.473 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 6.442 ; 6.442 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 6.181 ; 6.181 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 6.208 ; 6.208 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 6.060 ; 6.060 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 6.164 ; 6.164 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 6.505 ; 6.505 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 6.285 ; 6.285 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 6.490 ; 6.490 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 6.455 ; 6.455 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 5.883 ; 5.883 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 6.364 ; 6.364 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 6.418 ; 6.418 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 6.501 ; 6.501 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 5.933 ; 5.933 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 5.843 ; 5.843 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 6.321 ; 6.321 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 6.278 ; 6.278 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 6.089 ; 6.089 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 6.505 ; 6.505 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 5.871 ; 5.871 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 6.383 ; 6.383 ; Rise       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 6.947 ; 6.947 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 7.052 ; 7.052 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 6.760 ; 6.760 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 6.830 ; 6.830 ; Rise       ; state.RES_ST    ;
; SRAM_WE_N       ; state.RES_ST  ; 6.668 ; 6.668 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 6.804 ; 6.804 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 6.531 ; 6.531 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 6.520 ; 6.520 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 6.150 ; 6.150 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 6.133 ; 6.133 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 6.804 ; 6.804 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 6.629 ; 6.629 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 6.186 ; 6.186 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 6.510 ; 6.510 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 6.295 ; 6.295 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 6.122 ; 6.122 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 6.296 ; 6.296 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 6.152 ; 6.152 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 6.522 ; 6.522 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 6.124 ; 6.124 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 6.191 ; 6.191 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 6.763 ; 6.763 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 5.848 ; 5.848 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 6.057 ; 6.057 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 5.848 ; 5.848 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 6.158 ; 6.158 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 6.231 ; 6.231 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 5.889 ; 5.889 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 6.166 ; 6.166 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 6.170 ; 6.170 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 6.174 ; 6.174 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 6.473 ; 6.473 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 6.442 ; 6.442 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 6.181 ; 6.181 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 6.208 ; 6.208 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 6.060 ; 6.060 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 6.164 ; 6.164 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 5.843 ; 5.843 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 6.285 ; 6.285 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 6.490 ; 6.490 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 6.455 ; 6.455 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 5.883 ; 5.883 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 6.364 ; 6.364 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 6.418 ; 6.418 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 6.501 ; 6.501 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 5.933 ; 5.933 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 5.843 ; 5.843 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 6.321 ; 6.321 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 6.278 ; 6.278 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 6.089 ; 6.089 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 6.505 ; 6.505 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 5.871 ; 5.871 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 6.383 ; 6.383 ; Rise       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 6.947 ; 6.947 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 7.052 ; 7.052 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 6.760 ; 6.760 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 6.830 ; 6.830 ; Rise       ; state.RES_ST    ;
; SRAM_WE_N       ; state.RES_ST  ; 6.668 ; 6.668 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 6.122 ; 6.122 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 6.531 ; 6.531 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 6.520 ; 6.520 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 6.150 ; 6.150 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 6.133 ; 6.133 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 6.804 ; 6.804 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 6.629 ; 6.629 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 6.186 ; 6.186 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 6.510 ; 6.510 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 6.295 ; 6.295 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 6.122 ; 6.122 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 6.296 ; 6.296 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 6.152 ; 6.152 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 6.522 ; 6.522 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 6.124 ; 6.124 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 6.191 ; 6.191 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 6.763 ; 6.763 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+---------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 5.871 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 6.229 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 6.195 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 6.935 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 6.644 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 6.644 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 6.935 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 6.259 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 6.631 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 5.871 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 6.585 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 6.259 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 6.229 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 6.604 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 6.641 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 6.605 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 6.205 ;      ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+---------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 5.871 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 6.229 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 6.195 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 6.935 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 6.644 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 6.644 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 6.935 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 6.259 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 6.631 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 5.871 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 6.585 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 6.259 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 6.229 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 6.604 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 6.641 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 6.605 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 6.205 ;      ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 5.871     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 6.229     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 6.195     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 6.935     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 6.644     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 6.644     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 6.935     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 6.259     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 6.631     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 5.871     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 6.585     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 6.259     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 6.229     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 6.604     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 6.641     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 6.605     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 6.205     ;           ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 5.871     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 6.229     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 6.195     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 6.935     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 6.644     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 6.644     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 6.935     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 6.259     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 6.631     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 5.871     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 6.585     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 6.259     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 6.229     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 6.604     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 6.641     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 6.605     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 6.205     ;           ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; state.RES_ST ; 0.143 ; 0.000         ;
; clk          ; 1.296 ; 0.000         ;
+--------------+-------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -1.722 ; -5.224        ;
; state.RES_ST ; -1.121 ; -2.294        ;
+--------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -1.380 ; -5.380        ;
; state.IDLE_ST ; 0.500  ; 0.000         ;
; state.RES_ST  ; 0.500  ; 0.000         ;
+---------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'state.RES_ST'                                                                                ;
+-------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; Slack ; From Node     ; To Node         ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; 0.143 ; state.WR_ST   ; SRAM_WE_N$latch ; clk           ; state.RES_ST ; 1.000        ; -0.027     ; 0.479      ;
; 0.145 ; state.RD_ST   ; SRAM_OE_N$latch ; clk           ; state.RES_ST ; 1.000        ; 0.025      ; 0.476      ;
; 0.609 ; state.RD_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 1.000        ; 0.587      ; 0.578      ;
; 0.665 ; state.WR_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 1.000        ; 0.587      ; 0.522      ;
; 1.254 ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.500        ; 1.580      ; 0.613      ;
; 1.272 ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.500        ; 1.579      ; 0.599      ;
; 1.754 ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; 1.000        ; 1.580      ; 0.613      ;
; 1.772 ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; 1.000        ; 1.579      ; 0.599      ;
+-------+---------------+-----------------+---------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; 1.296 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 1.038      ; 0.415      ;
; 1.298 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.500        ; 1.038      ; 0.413      ;
; 1.796 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 1.038      ; 0.415      ;
; 1.798 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 1.000        ; 1.038      ; 0.413      ;
; 2.048 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.500        ; 1.796      ; 0.421      ;
; 2.056 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.500        ; 1.796      ; 0.413      ;
; 2.102 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.500        ; 1.796      ; 0.367      ;
; 2.548 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 1.000        ; 1.796      ; 0.421      ;
; 2.556 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 1.000        ; 1.796      ; 0.413      ;
; 2.602 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 1.000        ; 1.796      ; 0.367      ;
+-------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                        ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+
; -1.722 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; 0.000        ; 1.796      ; 0.367      ;
; -1.676 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; 0.000        ; 1.796      ; 0.413      ;
; -1.668 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; 0.000        ; 1.796      ; 0.421      ;
; -1.222 ; state.RES_ST  ; state.RES_ST  ; state.RES_ST  ; clk         ; -0.500       ; 1.796      ; 0.367      ;
; -1.176 ; state.IDLE_ST ; state.RES_ST  ; state.IDLE_ST ; clk         ; -0.500       ; 1.796      ; 0.413      ;
; -1.168 ; state.RES_ST  ; state.IDLE_ST ; state.RES_ST  ; clk         ; -0.500       ; 1.796      ; 0.421      ;
; -0.918 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 1.038      ; 0.413      ;
; -0.916 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; 0.000        ; 1.038      ; 0.415      ;
; -0.418 ; state.IDLE_ST ; state.RD_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 1.038      ; 0.413      ;
; -0.416 ; state.IDLE_ST ; state.WR_ST   ; state.IDLE_ST ; clk         ; -0.500       ; 1.038      ; 0.415      ;
+--------+---------------+---------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'state.RES_ST'                                                                                  ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+
; -1.121 ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.000        ; 1.579      ; 0.599      ;
; -1.108 ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; 0.000        ; 1.580      ; 0.613      ;
; -0.621 ; state.IDLE_ST ; SRAM_LB_N$latch ; state.IDLE_ST ; state.RES_ST ; -0.500       ; 1.579      ; 0.599      ;
; -0.608 ; state.IDLE_ST ; SRAM_UB_N$latch ; state.IDLE_ST ; state.RES_ST ; -0.500       ; 1.580      ; 0.613      ;
; -0.065 ; state.WR_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 0.000        ; 0.587      ; 0.522      ;
; -0.009 ; state.RD_ST   ; SRAM_CE_N$latch ; clk           ; state.RES_ST ; 0.000        ; 0.587      ; 0.578      ;
; 0.451  ; state.RD_ST   ; SRAM_OE_N$latch ; clk           ; state.RES_ST ; 0.000        ; 0.025      ; 0.476      ;
; 0.506  ; state.WR_ST   ; SRAM_WE_N$latch ; clk           ; state.RES_ST ; 0.000        ; -0.027     ; 0.479      ;
+--------+---------------+-----------------+---------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.IDLE_ST|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RD_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.RES_ST|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state.WR_ST|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.WR_ST|clk      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state.IDLE_ST'                                                                   ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[0]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[10]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[11]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[12]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[13]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[14]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[15]$latch|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[1]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[2]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[3]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[4]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[5]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[6]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[7]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[8]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_ADDR[9]$latch|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[0]_431|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[10]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[11]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[12]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[13]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[14]$latch|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[15]$latch|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.IDLE_ST ; Rise       ; SRAM_DQ[1]$latch|datad    ;
+-------+--------------+----------------+------------------+---------------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state.RES_ST'                                                                        ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_CE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_LB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N~2|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_OE_N~2|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_OE_N~2|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_UB_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; SRAM_WE_N~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; SRAM_WE_N~0|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[10]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[10]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[11]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[11]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[12]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[12]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[13]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[13]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[13]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[13]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[14]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[14]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[14]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[14]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[15]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[15]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[15]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[15]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[2]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[2]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[3]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[3]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[4]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[4]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[5]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[5]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[6]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[6]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[6]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[7]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[7]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[7]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[7]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[8]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[8]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Fall       ; data_ext[9]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Fall       ; data_ext[9]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.RES_ST ; Rise       ; data_ext[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.RES_ST ; Rise       ; data_ext[9]|datad              ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; 2.443  ; 2.443  ; Rise       ; clk             ;
; WR               ; state.IDLE_ST ; 2.230  ; 2.230  ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.IDLE_ST ; 2.372  ; 2.372  ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; -0.147 ; -0.147 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; -0.164 ; -0.164 ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; 2.265  ; 2.265  ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; 2.278  ; 2.278  ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; 2.281  ; 2.281  ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; 2.158  ; 2.158  ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; 2.267  ; 2.267  ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; 2.252  ; 2.252  ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; 2.368  ; 2.368  ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; 2.337  ; 2.337  ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; 2.279  ; 2.279  ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; 2.266  ; 2.266  ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; 2.244  ; 2.244  ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; 2.320  ; 2.320  ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; 2.372  ; 2.372  ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; 2.262  ; 2.262  ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; 2.494  ; 2.494  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; 2.259  ; 2.259  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; 2.494  ; 2.494  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; 2.293  ; 2.293  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; 2.331  ; 2.331  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; 2.172  ; 2.172  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; 2.282  ; 2.282  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; 2.070  ; 2.070  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; 2.297  ; 2.297  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; 2.263  ; 2.263  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; 2.310  ; 2.310  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; 2.430  ; 2.430  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; 2.133  ; 2.133  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; 2.335  ; 2.335  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; 2.295  ; 2.295  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; 2.183  ; 2.183  ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; 2.393  ; 2.393  ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 1.067  ; 1.067  ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 1.067  ; 1.067  ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 2.455  ; 2.455  ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; 2.873  ; 2.873  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; 2.566  ; 2.566  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; 2.692  ; 2.692  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; 2.866  ; 2.866  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; 2.691  ; 2.691  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; 2.768  ; 2.768  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; 2.873  ; 2.873  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; 2.577  ; 2.577  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; 2.806  ; 2.806  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; 2.679  ; 2.679  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; 2.703  ; 2.703  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; 2.586  ; 2.586  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; 2.573  ; 2.573  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; 2.746  ; 2.746  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; 2.683  ; 2.683  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; 2.681  ; 2.681  ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; 2.783  ; 2.783  ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; 1.194  ; 1.194  ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 1.194  ; 1.194  ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 2.938  ; 2.938  ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; -2.321 ; -2.321 ; Rise       ; clk             ;
; WR               ; state.IDLE_ST ; -1.886 ; -1.886 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.IDLE_ST ; 0.438  ; 0.438  ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 0.423  ; 0.423  ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.438  ; 0.438  ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; -1.991 ; -1.991 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; -2.002 ; -2.002 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; -2.007 ; -2.007 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; -1.884 ; -1.884 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; -1.993 ; -1.993 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; -1.978 ; -1.978 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; -2.010 ; -2.010 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; -1.992 ; -1.992 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; -2.005 ; -2.005 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; -1.992 ; -1.992 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; -1.968 ; -1.968 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; -2.044 ; -2.044 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; -2.027 ; -2.027 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; -1.988 ; -1.988 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; -1.796 ; -1.796 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; -1.981 ; -1.981 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; -2.145 ; -2.145 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; -2.019 ; -2.019 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; -2.055 ; -2.055 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; -1.896 ; -1.896 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; -2.008 ; -2.008 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; -1.796 ; -1.796 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; -2.023 ; -2.023 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; -1.984 ; -1.984 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; -2.036 ; -2.036 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; -2.156 ; -2.156 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; -1.854 ; -1.854 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; -2.061 ; -2.061 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; -2.021 ; -2.021 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; -1.909 ; -1.909 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; -2.119 ; -2.119 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; -0.713 ; -0.713 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -0.713 ; -0.713 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -2.098 ; -2.098 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; -1.907 ; -1.907 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; -2.293 ; -2.293 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; -2.419 ; -2.419 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; -2.595 ; -2.595 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; -2.420 ; -2.420 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; -2.497 ; -2.497 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; -2.602 ; -2.602 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; -2.302 ; -2.302 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; -2.448 ; -2.448 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; -2.293 ; -2.293 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; -2.297 ; -2.297 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; -2.169 ; -2.169 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; -2.286 ; -2.286 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; -2.411 ; -2.411 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; -2.402 ; -2.402 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; -2.405 ; -2.405 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; -1.907 ; -1.907 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; -0.619 ; -0.619 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -0.619 ; -0.619 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -2.469 ; -2.469 ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 3.329 ; 3.329 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 3.143 ; 3.143 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 3.078 ; 3.078 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 3.225 ; 3.225 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 3.102 ; 3.102 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 3.276 ; 3.276 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 3.094 ; 3.094 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 3.233 ; 3.233 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 3.237 ; 3.237 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 3.245 ; 3.245 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 3.323 ; 3.323 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 3.329 ; 3.329 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 3.252 ; 3.252 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 3.103 ; 3.103 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 3.221 ; 3.221 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 3.228 ; 3.228 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 3.232 ; 3.232 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 3.340 ; 3.340 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 3.260 ; 3.260 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 3.313 ; 3.313 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 3.300 ; 3.300 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 3.104 ; 3.104 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 3.107 ; 3.107 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 3.325 ; 3.325 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 3.316 ; 3.316 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 3.330 ; 3.330 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 3.125 ; 3.125 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 3.064 ; 3.064 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 3.294 ; 3.294 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 3.256 ; 3.256 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 3.153 ; 3.153 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 3.340 ; 3.340 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 3.087 ; 3.087 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 3.275 ; 3.275 ; Rise       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 3.550 ; 3.550 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 3.589 ; 3.589 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 2.970 ; 2.970 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 3.527 ; 3.527 ; Rise       ; state.RES_ST    ;
; SRAM_WE_N       ; state.RES_ST  ; 2.981 ; 2.981 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 3.489 ; 3.489 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 3.403 ; 3.403 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 3.335 ; 3.335 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 3.197 ; 3.197 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 3.186 ; 3.186 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 3.489 ; 3.489 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 3.358 ; 3.358 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 3.217 ; 3.217 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 3.327 ; 3.327 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 3.243 ; 3.243 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 3.170 ; 3.170 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 3.244 ; 3.244 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 3.204 ; 3.204 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 3.340 ; 3.340 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 3.177 ; 3.177 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 3.217 ; 3.217 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 3.422 ; 3.422 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 3.078 ; 3.078 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 3.143 ; 3.143 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 3.078 ; 3.078 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 3.225 ; 3.225 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 3.102 ; 3.102 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 3.276 ; 3.276 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 3.094 ; 3.094 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 3.233 ; 3.233 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 3.237 ; 3.237 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 3.245 ; 3.245 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 3.323 ; 3.323 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 3.329 ; 3.329 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 3.252 ; 3.252 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 3.103 ; 3.103 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 3.221 ; 3.221 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 3.228 ; 3.228 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 3.232 ; 3.232 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 3.064 ; 3.064 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 3.260 ; 3.260 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 3.313 ; 3.313 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 3.300 ; 3.300 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 3.104 ; 3.104 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 3.107 ; 3.107 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 3.325 ; 3.325 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 3.316 ; 3.316 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 3.330 ; 3.330 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 3.125 ; 3.125 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 3.064 ; 3.064 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 3.294 ; 3.294 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 3.256 ; 3.256 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 3.153 ; 3.153 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 3.340 ; 3.340 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 3.087 ; 3.087 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 3.275 ; 3.275 ; Rise       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 3.550 ; 3.550 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 3.589 ; 3.589 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 2.970 ; 2.970 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 3.527 ; 3.527 ; Rise       ; state.RES_ST    ;
; SRAM_WE_N       ; state.RES_ST  ; 2.981 ; 2.981 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 3.170 ; 3.170 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 3.403 ; 3.403 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 3.335 ; 3.335 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 3.197 ; 3.197 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 3.186 ; 3.186 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 3.489 ; 3.489 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 3.358 ; 3.358 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 3.217 ; 3.217 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 3.327 ; 3.327 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 3.243 ; 3.243 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 3.170 ; 3.170 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 3.244 ; 3.244 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 3.204 ; 3.204 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 3.340 ; 3.340 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 3.177 ; 3.177 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 3.217 ; 3.217 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 3.422 ; 3.422 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+---------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 3.074 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 3.215 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 3.184 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 3.505 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 3.414 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 3.414 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 3.505 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 3.245 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 3.400 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 3.074 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 3.358 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 3.245 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 3.215 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 3.374 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 3.410 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 3.378 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 3.194 ;      ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+---------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 3.074 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 3.215 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 3.184 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 3.505 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 3.414 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 3.414 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 3.505 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 3.245 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 3.400 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 3.074 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 3.358 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 3.245 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 3.215 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 3.374 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 3.410 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 3.378 ;      ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 3.194 ;      ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 3.074     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 3.215     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 3.184     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 3.505     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 3.414     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 3.414     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 3.505     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 3.245     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 3.400     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 3.074     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 3.358     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 3.245     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 3.215     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 3.374     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 3.410     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 3.378     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 3.194     ;           ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+---------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; state.IDLE_ST ; 3.074     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]  ; state.IDLE_ST ; 3.215     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]  ; state.IDLE_ST ; 3.184     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]  ; state.IDLE_ST ; 3.505     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]  ; state.IDLE_ST ; 3.414     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]  ; state.IDLE_ST ; 3.414     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]  ; state.IDLE_ST ; 3.505     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]  ; state.IDLE_ST ; 3.245     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]  ; state.IDLE_ST ; 3.400     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]  ; state.IDLE_ST ; 3.074     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]  ; state.IDLE_ST ; 3.358     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10] ; state.IDLE_ST ; 3.245     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11] ; state.IDLE_ST ; 3.215     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12] ; state.IDLE_ST ; 3.374     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13] ; state.IDLE_ST ; 3.410     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14] ; state.IDLE_ST ; 3.378     ;           ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15] ; state.IDLE_ST ; 3.194     ;           ; Rise       ; state.IDLE_ST   ;
+--------------+---------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+--------+---------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack ; -0.654 ; -2.694  ; N/A      ; N/A     ; -1.631              ;
;  clk             ; 1.296  ; -2.694  ; N/A      ; N/A     ; -1.631              ;
;  state.IDLE_ST   ; N/A    ; N/A     ; N/A      ; N/A     ; 0.500               ;
;  state.RES_ST    ; -0.654 ; -1.617  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -1.897 ; -11.712 ; 0.0      ; 0.0     ; -6.519              ;
;  clk             ; 0.000  ; -8.496  ; N/A      ; N/A     ; -6.519              ;
;  state.IDLE_ST   ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  state.RES_ST    ; -1.897 ; -3.216  ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+------------------+---------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+---------------+-------+-------+------------+-----------------+
; WR               ; clk           ; 4.609 ; 4.609 ; Rise       ; clk             ;
; WR               ; state.IDLE_ST ; 4.747 ; 4.747 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.IDLE_ST ; 5.144 ; 5.144 ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 0.674 ; 0.674 ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.620 ; 0.620 ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; 4.892 ; 4.892 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; 4.835 ; 4.835 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; 4.915 ; 4.915 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; 4.519 ; 4.519 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; 4.858 ; 4.858 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; 4.844 ; 4.844 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; 5.144 ; 5.144 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; 5.033 ; 5.033 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; 4.872 ; 4.872 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; 4.863 ; 4.863 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; 4.811 ; 4.811 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; 4.912 ; 4.912 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; 5.094 ; 5.094 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; 4.862 ; 4.862 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; 5.316 ; 5.316 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; 4.817 ; 4.817 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; 5.316 ; 5.316 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; 4.886 ; 4.886 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; 4.954 ; 4.954 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; 4.538 ; 4.538 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; 4.903 ; 4.903 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; 4.334 ; 4.334 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; 4.888 ; 4.888 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; 4.814 ; 4.814 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; 4.887 ; 4.887 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; 5.086 ; 5.086 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; 4.481 ; 4.481 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; 4.967 ; 4.967 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; 4.924 ; 4.924 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; 4.533 ; 4.533 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; 4.962 ; 4.962 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; 3.528 ; 3.528 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 3.528 ; 3.528 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 5.415 ; 5.415 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; 6.457 ; 6.457 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; 5.663 ; 5.663 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; 6.004 ; 6.004 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; 6.406 ; 6.406 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; 5.906 ; 5.906 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; 6.114 ; 6.114 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; 6.457 ; 6.457 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; 5.654 ; 5.654 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; 6.297 ; 6.297 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; 5.872 ; 5.872 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; 6.000 ; 6.000 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; 5.669 ; 5.669 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; 5.684 ; 5.684 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; 6.135 ; 6.135 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; 5.924 ; 5.924 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; 5.965 ; 5.965 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; 6.231 ; 6.231 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; 3.874 ; 3.874 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; 3.874 ; 3.874 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; 6.522 ; 6.522 ; Fall       ; state.RES_ST    ;
+------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+------------------+---------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+---------------+--------+--------+------------+-----------------+
; WR               ; clk           ; -2.321 ; -2.321 ; Rise       ; clk             ;
; WR               ; state.IDLE_ST ; -1.886 ; -1.886 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.IDLE_ST ; 0.438  ; 0.438  ; Rise       ; state.IDLE_ST   ;
;  address[0]      ; state.IDLE_ST ; 0.423  ; 0.423  ; Rise       ; state.IDLE_ST   ;
;  address[1]      ; state.IDLE_ST ; 0.438  ; 0.438  ; Rise       ; state.IDLE_ST   ;
;  address[2]      ; state.IDLE_ST ; -1.991 ; -1.991 ; Rise       ; state.IDLE_ST   ;
;  address[3]      ; state.IDLE_ST ; -2.002 ; -2.002 ; Rise       ; state.IDLE_ST   ;
;  address[4]      ; state.IDLE_ST ; -2.007 ; -2.007 ; Rise       ; state.IDLE_ST   ;
;  address[5]      ; state.IDLE_ST ; -1.884 ; -1.884 ; Rise       ; state.IDLE_ST   ;
;  address[6]      ; state.IDLE_ST ; -1.993 ; -1.993 ; Rise       ; state.IDLE_ST   ;
;  address[7]      ; state.IDLE_ST ; -1.978 ; -1.978 ; Rise       ; state.IDLE_ST   ;
;  address[8]      ; state.IDLE_ST ; -2.010 ; -2.010 ; Rise       ; state.IDLE_ST   ;
;  address[9]      ; state.IDLE_ST ; -1.992 ; -1.992 ; Rise       ; state.IDLE_ST   ;
;  address[10]     ; state.IDLE_ST ; -2.005 ; -2.005 ; Rise       ; state.IDLE_ST   ;
;  address[11]     ; state.IDLE_ST ; -1.992 ; -1.992 ; Rise       ; state.IDLE_ST   ;
;  address[12]     ; state.IDLE_ST ; -1.968 ; -1.968 ; Rise       ; state.IDLE_ST   ;
;  address[13]     ; state.IDLE_ST ; -2.044 ; -2.044 ; Rise       ; state.IDLE_ST   ;
;  address[14]     ; state.IDLE_ST ; -2.027 ; -2.027 ; Rise       ; state.IDLE_ST   ;
;  address[15]     ; state.IDLE_ST ; -1.988 ; -1.988 ; Rise       ; state.IDLE_ST   ;
; dataToWrite[*]   ; state.IDLE_ST ; -1.796 ; -1.796 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[0]  ; state.IDLE_ST ; -1.981 ; -1.981 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[1]  ; state.IDLE_ST ; -2.145 ; -2.145 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[2]  ; state.IDLE_ST ; -2.019 ; -2.019 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[3]  ; state.IDLE_ST ; -2.055 ; -2.055 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[4]  ; state.IDLE_ST ; -1.896 ; -1.896 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[5]  ; state.IDLE_ST ; -2.008 ; -2.008 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[6]  ; state.IDLE_ST ; -1.796 ; -1.796 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[7]  ; state.IDLE_ST ; -2.023 ; -2.023 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[8]  ; state.IDLE_ST ; -1.984 ; -1.984 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[9]  ; state.IDLE_ST ; -2.036 ; -2.036 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[10] ; state.IDLE_ST ; -2.156 ; -2.156 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[11] ; state.IDLE_ST ; -1.854 ; -1.854 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[12] ; state.IDLE_ST ; -2.061 ; -2.061 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[13] ; state.IDLE_ST ; -2.021 ; -2.021 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[14] ; state.IDLE_ST ; -1.909 ; -1.909 ; Rise       ; state.IDLE_ST   ;
;  dataToWrite[15] ; state.IDLE_ST ; -2.119 ; -2.119 ; Rise       ; state.IDLE_ST   ;
; address[*]       ; state.RES_ST  ; -0.713 ; -0.713 ; Rise       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -0.713 ; -0.713 ; Rise       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -2.098 ; -2.098 ; Rise       ; state.RES_ST    ;
; SRAM_DQ[*]       ; state.RES_ST  ; -1.907 ; -1.907 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[0]      ; state.RES_ST  ; -2.293 ; -2.293 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[1]      ; state.RES_ST  ; -2.419 ; -2.419 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[2]      ; state.RES_ST  ; -2.595 ; -2.595 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[3]      ; state.RES_ST  ; -2.420 ; -2.420 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[4]      ; state.RES_ST  ; -2.497 ; -2.497 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[5]      ; state.RES_ST  ; -2.602 ; -2.602 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[6]      ; state.RES_ST  ; -2.302 ; -2.302 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[7]      ; state.RES_ST  ; -2.448 ; -2.448 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[8]      ; state.RES_ST  ; -2.293 ; -2.293 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[9]      ; state.RES_ST  ; -2.297 ; -2.297 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[10]     ; state.RES_ST  ; -2.169 ; -2.169 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[11]     ; state.RES_ST  ; -2.286 ; -2.286 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[12]     ; state.RES_ST  ; -2.411 ; -2.411 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[13]     ; state.RES_ST  ; -2.402 ; -2.402 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[14]     ; state.RES_ST  ; -2.405 ; -2.405 ; Fall       ; state.RES_ST    ;
;  SRAM_DQ[15]     ; state.RES_ST  ; -1.907 ; -1.907 ; Fall       ; state.RES_ST    ;
; address[*]       ; state.RES_ST  ; -0.619 ; -0.619 ; Fall       ; state.RES_ST    ;
;  address[0]      ; state.RES_ST  ; -0.619 ; -0.619 ; Fall       ; state.RES_ST    ;
; byte_m           ; state.RES_ST  ; -2.469 ; -2.469 ; Fall       ; state.RES_ST    ;
+------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 6.473 ; 6.473 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 6.057 ; 6.057 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 5.848 ; 5.848 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 6.158 ; 6.158 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 6.231 ; 6.231 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 5.889 ; 5.889 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 6.166 ; 6.166 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 6.170 ; 6.170 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 6.174 ; 6.174 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 6.473 ; 6.473 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 6.442 ; 6.442 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 6.181 ; 6.181 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 6.208 ; 6.208 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 6.060 ; 6.060 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 6.164 ; 6.164 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 6.505 ; 6.505 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 6.285 ; 6.285 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 6.490 ; 6.490 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 6.455 ; 6.455 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 5.883 ; 5.883 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 5.891 ; 5.891 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 6.364 ; 6.364 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 6.418 ; 6.418 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 6.501 ; 6.501 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 5.933 ; 5.933 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 5.843 ; 5.843 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 6.321 ; 6.321 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 6.278 ; 6.278 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 6.089 ; 6.089 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 6.505 ; 6.505 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 5.871 ; 5.871 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 6.383 ; 6.383 ; Rise       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 6.947 ; 6.947 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 7.052 ; 7.052 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 6.760 ; 6.760 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 6.830 ; 6.830 ; Rise       ; state.RES_ST    ;
; SRAM_WE_N       ; state.RES_ST  ; 6.668 ; 6.668 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 6.804 ; 6.804 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 6.531 ; 6.531 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 6.520 ; 6.520 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 6.150 ; 6.150 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 6.133 ; 6.133 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 6.804 ; 6.804 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 6.629 ; 6.629 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 6.186 ; 6.186 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 6.510 ; 6.510 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 6.295 ; 6.295 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 6.122 ; 6.122 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 6.296 ; 6.296 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 6.152 ; 6.152 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 6.522 ; 6.522 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 6.124 ; 6.124 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 6.191 ; 6.191 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 6.763 ; 6.763 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------------+---------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+---------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]    ; state.IDLE_ST ; 3.078 ; 3.078 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[0]   ; state.IDLE_ST ; 3.143 ; 3.143 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[1]   ; state.IDLE_ST ; 3.078 ; 3.078 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[2]   ; state.IDLE_ST ; 3.225 ; 3.225 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[3]   ; state.IDLE_ST ; 3.102 ; 3.102 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[4]   ; state.IDLE_ST ; 3.276 ; 3.276 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[5]   ; state.IDLE_ST ; 3.094 ; 3.094 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[6]   ; state.IDLE_ST ; 3.233 ; 3.233 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[7]   ; state.IDLE_ST ; 3.237 ; 3.237 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[8]   ; state.IDLE_ST ; 3.245 ; 3.245 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[9]   ; state.IDLE_ST ; 3.323 ; 3.323 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[10]  ; state.IDLE_ST ; 3.329 ; 3.329 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[11]  ; state.IDLE_ST ; 3.252 ; 3.252 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[12]  ; state.IDLE_ST ; 3.103 ; 3.103 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[13]  ; state.IDLE_ST ; 3.221 ; 3.221 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[14]  ; state.IDLE_ST ; 3.228 ; 3.228 ; Rise       ; state.IDLE_ST   ;
;  SRAM_ADDR[15]  ; state.IDLE_ST ; 3.232 ; 3.232 ; Rise       ; state.IDLE_ST   ;
; SRAM_DQ[*]      ; state.IDLE_ST ; 3.064 ; 3.064 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[0]     ; state.IDLE_ST ; 3.260 ; 3.260 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[1]     ; state.IDLE_ST ; 3.313 ; 3.313 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[2]     ; state.IDLE_ST ; 3.300 ; 3.300 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[3]     ; state.IDLE_ST ; 3.104 ; 3.104 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[4]     ; state.IDLE_ST ; 3.107 ; 3.107 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[5]     ; state.IDLE_ST ; 3.325 ; 3.325 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[6]     ; state.IDLE_ST ; 3.316 ; 3.316 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[7]     ; state.IDLE_ST ; 3.330 ; 3.330 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[8]     ; state.IDLE_ST ; 3.125 ; 3.125 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[9]     ; state.IDLE_ST ; 3.064 ; 3.064 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[10]    ; state.IDLE_ST ; 3.294 ; 3.294 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[11]    ; state.IDLE_ST ; 3.256 ; 3.256 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[12]    ; state.IDLE_ST ; 3.153 ; 3.153 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[13]    ; state.IDLE_ST ; 3.340 ; 3.340 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[14]    ; state.IDLE_ST ; 3.087 ; 3.087 ; Rise       ; state.IDLE_ST   ;
;  SRAM_DQ[15]    ; state.IDLE_ST ; 3.275 ; 3.275 ; Rise       ; state.IDLE_ST   ;
; SRAM_CE_N       ; state.RES_ST  ; 3.550 ; 3.550 ; Rise       ; state.RES_ST    ;
; SRAM_LB_N       ; state.RES_ST  ; 3.589 ; 3.589 ; Rise       ; state.RES_ST    ;
; SRAM_OE_N       ; state.RES_ST  ; 2.970 ; 2.970 ; Rise       ; state.RES_ST    ;
; SRAM_UB_N       ; state.RES_ST  ; 3.527 ; 3.527 ; Rise       ; state.RES_ST    ;
; SRAM_WE_N       ; state.RES_ST  ; 2.981 ; 2.981 ; Rise       ; state.RES_ST    ;
; dataReaded[*]   ; state.RES_ST  ; 3.170 ; 3.170 ; Fall       ; state.RES_ST    ;
;  dataReaded[0]  ; state.RES_ST  ; 3.403 ; 3.403 ; Fall       ; state.RES_ST    ;
;  dataReaded[1]  ; state.RES_ST  ; 3.335 ; 3.335 ; Fall       ; state.RES_ST    ;
;  dataReaded[2]  ; state.RES_ST  ; 3.197 ; 3.197 ; Fall       ; state.RES_ST    ;
;  dataReaded[3]  ; state.RES_ST  ; 3.186 ; 3.186 ; Fall       ; state.RES_ST    ;
;  dataReaded[4]  ; state.RES_ST  ; 3.489 ; 3.489 ; Fall       ; state.RES_ST    ;
;  dataReaded[5]  ; state.RES_ST  ; 3.358 ; 3.358 ; Fall       ; state.RES_ST    ;
;  dataReaded[6]  ; state.RES_ST  ; 3.217 ; 3.217 ; Fall       ; state.RES_ST    ;
;  dataReaded[7]  ; state.RES_ST  ; 3.327 ; 3.327 ; Fall       ; state.RES_ST    ;
;  dataReaded[8]  ; state.RES_ST  ; 3.243 ; 3.243 ; Fall       ; state.RES_ST    ;
;  dataReaded[9]  ; state.RES_ST  ; 3.170 ; 3.170 ; Fall       ; state.RES_ST    ;
;  dataReaded[10] ; state.RES_ST  ; 3.244 ; 3.244 ; Fall       ; state.RES_ST    ;
;  dataReaded[11] ; state.RES_ST  ; 3.204 ; 3.204 ; Fall       ; state.RES_ST    ;
;  dataReaded[12] ; state.RES_ST  ; 3.340 ; 3.340 ; Fall       ; state.RES_ST    ;
;  dataReaded[13] ; state.RES_ST  ; 3.177 ; 3.177 ; Fall       ; state.RES_ST    ;
;  dataReaded[14] ; state.RES_ST  ; 3.217 ; 3.217 ; Fall       ; state.RES_ST    ;
;  dataReaded[15] ; state.RES_ST  ; 3.422 ; 3.422 ; Fall       ; state.RES_ST    ;
+-----------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Setup Transfers                                                          ;
+---------------+--------------+----------+----------+----------+----------+
; From Clock    ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+--------------+----------+----------+----------+----------+
; state.IDLE_ST ; clk          ; 3        ; 3        ; 0        ; 0        ;
; state.RES_ST  ; clk          ; 2        ; 2        ; 0        ; 0        ;
; clk           ; state.RES_ST ; 4        ; 0        ; 0        ; 0        ;
; state.IDLE_ST ; state.RES_ST ; 2        ; 2        ; 0        ; 0        ;
+---------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------+
; Hold Transfers                                                           ;
+---------------+--------------+----------+----------+----------+----------+
; From Clock    ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+--------------+----------+----------+----------+----------+
; state.IDLE_ST ; clk          ; 3        ; 3        ; 0        ; 0        ;
; state.RES_ST  ; clk          ; 2        ; 2        ; 0        ; 0        ;
; clk           ; state.RES_ST ; 4        ; 0        ; 0        ; 0        ;
; state.IDLE_ST ; state.RES_ST ; 2        ; 2        ; 0        ; 0        ;
+---------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 100   ; 100  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 69    ; 69   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Mar 31 18:36:42 2018
Info: Command: quartus_sta ProcesadorMulticicleMemoria -c ProcesadorMulticicleMemoria
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 54 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorMulticicleMemoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.IDLE_ST state.IDLE_ST
    Info (332105): create_clock -period 1.000 -name state.RES_ST state.RES_ST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.654        -1.897 state.RES_ST 
    Info (332119):     1.901         0.000 clk 
Info (332146): Worst-case hold slack is -2.694
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.694        -8.496 clk 
    Info (332119):    -1.617        -3.216 state.RES_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -6.519 clk 
    Info (332119):     0.500         0.000 state.IDLE_ST 
    Info (332119):     0.500         0.000 state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.143         0.000 state.RES_ST 
    Info (332119):     1.296         0.000 clk 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.722
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.722        -5.224 clk 
    Info (332119):    -1.121        -2.294 state.RES_ST 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -5.380 clk 
    Info (332119):     0.500         0.000 state.IDLE_ST 
    Info (332119):     0.500         0.000 state.RES_ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Sat Mar 31 18:36:43 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


