module mux_64to1(y,s,I);
input [63:0]I;
input [5:0]s;
output reg y;
always @(*)
begin
case (s)
      6'b000000: y = I[0];
      6'b000001: y = I[1];
      6'b000010: y = I[2];
      6'b000011: y = I[3];
      6'b000100: y = I[4];
      6'b000101: y = I[5];
      6'b000110: y = I[6];
      6'b000111: y = I[7];
      6'b001000: y = I[8];
      6'b001001: y = I[9];
      6'b001010: y = I[10];
      6'b001011: y = I[11];
      6'b001100: y = I[12] ;
      6'b001101: y = I[13];
      6'b001110: y = I[14];
      6'b001111: y = I[15];
      
      6'b010000: y = I[16];
      6'b010001: y = I[17];
      6'b010010: y = I[18];
      6'b010011: y = I[19];
      6'b010100: y = I[20];
      6'b010101: y = I[21];
      6'b010110: y = I[22];
      6'b010111: y = I[23];
      6'b011000: y = I[24];
      6'b011001: y = I[25];
      6'b011010: y = I[26];
      6'b011011: y = I[27];
      6'b011100: y = I[28];
      6'b011101: y = I[29];
      6'b011110: y = I[30];
      6'b011111: y = I[31];
      
      6'b100000: y = I[32];
      6'b100001: y = I[33];
      6'b100010: y = I[34];
      6'b100011: y = I[35];
      6'b100100: y = I[36];
      6'b100101: y = I[37];
      6'b100110: y = I[38];
      6'b100111: y = I[39];
      6'b101000: y = I[40];
      6'b101001: y = I[41];
      6'b101010: y = I[42];
      6'b101011: y = I[43];
      6'b101100: y = I[44];
      6'b101101: y = I[45];
      6'b101110: y = I[46];
      6'b101111: y = I[47]; 
 
      6'b110000: y = I[48];
      6'b110001: y = I[49];
      6'b110010: y = I[50];
      6'b110011: y = I[51];
      6'b110100: y = I[52];
      6'b110101: y = I[53];
      6'b110110: y = I[54];
      6'b110111: y = I[55];
      6'b111000: y = I[56];
      6'b111001: y = I[57];
      6'b111010: y = I[58];
      6'b111011: y = I[59];
      6'b111100: y = I[60];
      6'b111101: y = I[61];
      6'b111110: y = I[62];
      6'b111111: y = I[63];
                 
endcase
end
    
endmodule
