---
tags: Arquitectura de Computadores
title: Tarea Corta 3
---
# Tarea Corta 3 | B82957
## Conceptos previos:
Recordemos que *pipelining* es escencialmente crear una "linea de montaje" para cada una corrida de una instrucción

Cada paso en el *pipeline* se llama **stage**.

![](https://i.imgur.com/z8U4K9A.png)

Recordemos el nombre de los stages:
* IF: Instruction Fetch
* ID: Instruction Decode
* EX: Execution or Address Calculation
* Mem: Data memory access
* WB: Write Back

## Unidad de Control
![](https://i.imgur.com/OFenNSF.png)

Como se aprecia en la imagen, el objetivo de una unidad de control es manejar de manera paralela las operaciones que ocurren en cada **stage**.

Las señales que se envien a la unidad de control dependen de la etapa en la que se encuentre una instrucción. 

Para este diseño, se envian señales de 1 o 2 bits, dependiendo del tipo de señal que se envie. 

### Señales de 1 bit
* RegDst: Al registrarse esta señal, se obtiene el numero del registro destino para hacerle **write** del **rd field**
* MemToReg: Al registrarse esta señal, el valor de para el input del register file viene de **MDR**, si no, viene de **ALUout**.
* ALUSrcA y ALUSrcB: Señales para saber de donde cuál dónde obtener la información para la ALU:
![](https://i.imgur.com/Tve3dgz.png)

### Señales de 2 bits
![](https://i.imgur.com/FSwn9Ee.png)
Lo que más cabe destacar de acá es la señal de PCSource, como es una señal con multivalores escoje que salida de las ALU procesar para write.

## ALU Control
La función principal de ALU Control es decodificar instrucciones para determinar que segmento estara activo en el datapath, además de decirle al ALU que operacion hacer. 

![](https://i.imgur.com/njtAvYm.png)

## Instruction Fetch / Instruction Decode
Ingresa la instruccion obtenida desde memoria usando  el program counter y se guarda en el IF/ID Register.

Funcionalidad: Lee los registros rs y rt, y los guarda en el register de ID EX. Además, copia  el  valor del Program  Counter + 4 bits desde el IF ID y lo envía al ID EX register.


## Intruction Decode / Instruction Execute
Como entradas se tienen los registros  rs y  rt del  register  file de 32 bits cada uno. se guardan en el register de ID. Además se obtiene el offset o corrimiento PC+4 enviado desde el IF/ID register.

Funcionalidad: 

![](https://i.imgur.com/0ABckE2.png)

Como se ve en la imagen, el ID/EX manda 2 salidas al ALU, los cuales son los el rs (1er registro del register  file)  y el campo  inmediato  de  32  bits para  procesar  un  add, en el caso de la imagen.


## Execution / Memory Access

Recibe el resultado de la operación que se proceso en el ALU del register file y del campo de 32 bits, y lo guarda en su registro.

Se obtiene el  resultado  de  la  operación del ALU además de enviar el resultado a la memoria de registros.

## Memory Access / Write Back

Recibe un dato leído de memoria en su registro, y dependiendo del signal lo escribe en register file o si hay WB en memoria principal.