Fitter report for dec_to_ram
Wed Mar 10 16:21:57 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 10 16:21:57 2021       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; dec_to_ram                                  ;
; Top-level Entity Name              ; dec_to_ram                                  ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,960 / 10,320 ( 67 % )                     ;
;     Total combinational functions  ; 6,592 / 10,320 ( 64 % )                     ;
;     Dedicated logic registers      ; 3,652 / 10,320 ( 35 % )                     ;
; Total registers                    ; 3652                                        ;
; Total pins                         ; 138 / 180 ( 77 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 16,384 / 423,936 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.9%      ;
;     Processor 3            ;   5.1%      ;
;     Processor 4            ;   4.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11045 ) ; 0.00 % ( 0 / 11045 )       ; 0.00 % ( 0 / 11045 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11045 ) ; 0.00 % ( 0 / 11045 )       ; 0.00 % ( 0 / 11045 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11035 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Budkova/Documents/Quartus/dec_to_ram/output_files/dec_to_ram.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,960 / 10,320 ( 67 % )    ;
;     -- Combinational with no register       ; 3308                       ;
;     -- Register only                        ; 368                        ;
;     -- Combinational with a register        ; 3284                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3110                       ;
;     -- 3 input functions                    ; 786                        ;
;     -- <=2 input functions                  ; 2696                       ;
;     -- Register only                        ; 368                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4241                       ;
;     -- arithmetic mode                      ; 2351                       ;
;                                             ;                            ;
; Total registers*                            ; 3,652 / 11,172 ( 33 % )    ;
;     -- Dedicated logic registers            ; 3,652 / 10,320 ( 35 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 544 / 645 ( 84 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 138 / 180 ( 77 % )         ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 16 / 46 ( 35 % )           ;
; Total block memory bits                     ; 16,384 / 423,936 ( 4 % )   ;
; Total block memory implementation bits      ; 147,456 / 423,936 ( 35 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global signals                              ; 2                          ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 30.1% / 29.5% / 30.8%      ;
; Peak interconnect usage (total/H/V)         ; 43.0% / 43.0% / 42.9%      ;
; Maximum fan-out                             ; 3624                       ;
; Highest non-global fan-out                  ; 2705                       ;
; Total fan-out                               ; 37940                      ;
; Average fan-out                             ; 3.49                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6960 / 10320 ( 67 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 3308                  ; 0                              ;
;     -- Register only                        ; 368                   ; 0                              ;
;     -- Combinational with a register        ; 3284                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3110                  ; 0                              ;
;     -- 3 input functions                    ; 786                   ; 0                              ;
;     -- <=2 input functions                  ; 2696                  ; 0                              ;
;     -- Register only                        ; 368                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4241                  ; 0                              ;
;     -- arithmetic mode                      ; 2351                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3652                  ; 0                              ;
;     -- Dedicated logic registers            ; 3652 / 10320 ( 35 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 544 / 645 ( 84 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 138                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 16384                 ; 0                              ;
; Total RAM block bits                        ; 147456                ; 0                              ;
; M9K                                         ; 16 / 46 ( 34 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 38629                 ; 5                              ;
;     -- Registered Connections               ; 14852                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 72                    ; 0                              ;
;     -- Output Ports                         ; 66                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                  ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; p_CLK                      ; E16   ; 6        ; 34           ; 12           ; 7            ; 3672                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_CNTRL_BUTTON_CONT    ; L7    ; 3        ; 11           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_CNTRL_BUTTON_FOUR    ; R10   ; 4        ; 21           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_CNTRL_BUTTON_OFF     ; P9    ; 4        ; 25           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_CNTRL_BUTTON_RUN     ; M6    ; 3        ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_CNTRL_BUTTON_SIX     ; N9    ; 4        ; 21           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_GEN_BUTTON_DWN       ; R9    ; 4        ; 18           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_GEN_BUTTON_UP        ; P11   ; 4        ; 28           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[0]  ; R12   ; 4        ; 23           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[10] ; F13   ; 6        ; 34           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[11] ; C16   ; 6        ; 34           ; 20           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[12] ; A15   ; 7        ; 21           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[13] ; E11   ; 7        ; 28           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[14] ; A13   ; 7        ; 30           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[15] ; B11   ; 7        ; 25           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[1]  ; R14   ; 4        ; 30           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[2]  ; P16   ; 5        ; 34           ; 5            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[3]  ; L16   ; 5        ; 34           ; 8            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[4]  ; J16   ; 5        ; 34           ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[5]  ; F15   ; 6        ; 34           ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[6]  ; N13   ; 5        ; 34           ; 2            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[7]  ; M12   ; 5        ; 34           ; 2            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[8]  ; L11   ; 4        ; 32           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR0[9]  ; J11   ; 5        ; 34           ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[0]  ; G16   ; 6        ; 34           ; 17           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[10] ; J14   ; 5        ; 34           ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[11] ; D15   ; 6        ; 34           ; 19           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[12] ; C14   ; 7        ; 32           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[13] ; F10   ; 7        ; 23           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[14] ; B12   ; 7        ; 25           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[15] ; A10   ; 7        ; 21           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[1]  ; T13   ; 4        ; 28           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[2]  ; T15   ; 4        ; 30           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[3]  ; N15   ; 5        ; 34           ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[4]  ; K15   ; 5        ; 34           ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[5]  ; C8    ; 8        ; 13           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[6]  ; M11   ; 4        ; 32           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[7]  ; L13   ; 5        ; 34           ; 8            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[8]  ; J13   ; 5        ; 34           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR1[9]  ; K11   ; 5        ; 34           ; 6            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[0]  ; R13   ; 4        ; 28           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[10] ; D16   ; 6        ; 34           ; 19           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[11] ; D14   ; 7        ; 32           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[12] ; B14   ; 7        ; 28           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[13] ; A14   ; 7        ; 28           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[14] ; A12   ; 7        ; 25           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[15] ; D9    ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[1]  ; R16   ; 5        ; 34           ; 5            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[2]  ; N16   ; 5        ; 34           ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[3]  ; K16   ; 5        ; 34           ; 9            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[4]  ; G15   ; 6        ; 34           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[5]  ; M10   ; 4        ; 28           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[6]  ; N14   ; 5        ; 34           ; 4            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[7]  ; L14   ; 5        ; 34           ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[8]  ; J12   ; 5        ; 34           ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR2[9]  ; F11   ; 7        ; 23           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[0]  ; T12   ; 4        ; 25           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[10] ; F14   ; 6        ; 34           ; 19           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[11] ; C15   ; 6        ; 34           ; 20           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[12] ; D11   ; 7        ; 32           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[13] ; B13   ; 7        ; 30           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[14] ; A11   ; 7        ; 25           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[15] ; C9    ; 7        ; 18           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[1]  ; T14   ; 4        ; 30           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[2]  ; P15   ; 5        ; 34           ; 4            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[3]  ; L15   ; 5        ; 34           ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[4]  ; J15   ; 5        ; 34           ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[5]  ; L10   ; 4        ; 25           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[6]  ; P14   ; 4        ; 32           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[7]  ; L12   ; 5        ; 34           ; 3            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[8]  ; K12   ; 5        ; 34           ; 3            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; p_EXT_INP_PORT_VECTOR3[9]  ; K10   ; 4        ; 25           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; p_EXT_IMP_GEN              ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_IMP_LASER            ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[0]  ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[10] ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[11] ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[12] ; K1    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[13] ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[14] ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[15] ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[1]  ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[2]  ; D5    ; 8        ; 3            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[3]  ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[4]  ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[5]  ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[6]  ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[7]  ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[8]  ; G2    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR0[9]  ; D1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[0]  ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[10] ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[11] ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[12] ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[13] ; P6    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[15] ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[1]  ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[2]  ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[3]  ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[4]  ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[5]  ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[6]  ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[7]  ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[8]  ; F1    ; 1        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR1[9]  ; A2    ; 8        ; 5            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[0]  ; G11   ; 6        ; 34           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[10] ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[11] ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[12] ; J1    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[13] ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[14] ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[15] ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[1]  ; D6    ; 8        ; 3            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[2]  ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[3]  ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[4]  ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[5]  ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[6]  ; F3    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[7]  ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[8]  ; F2    ; 1        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR2[9]  ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[0]  ; F9    ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[10] ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[11] ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[12] ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[13] ; N5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[14] ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[15] ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[1]  ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[2]  ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[3]  ; E6    ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[4]  ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[5]  ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[6]  ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[7]  ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[8]  ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; p_EXT_OUT_PORT_VECTOR3[9]  ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                           ;
+----------+-----------------------------+--------------------------+---------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name          ; Pin Type                  ;
+----------+-----------------------------+--------------------------+---------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~       ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~   ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                         ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~             ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~            ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                         ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                         ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; p_EXT_INP_PORT_VECTOR0[4] ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; p_EXT_INP_PORT_VECTOR3[4] ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                         ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                         ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                         ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                         ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                         ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; p_EXT_INP_PORT_VECTOR1[0] ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; p_EXT_INP_PORT_VECTOR2[4] ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~             ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; p_EXT_INP_PORT_VECTOR0[5] ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; p_EXT_OUT_PORT_VECTOR0[1] ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; p_EXT_OUT_PORT_VECTOR1[1] ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; p_EXT_OUT_PORT_VECTOR3[1] ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; p_EXT_OUT_PORT_VECTOR3[3] ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; p_EXT_OUT_PORT_VECTOR3[7] ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+---------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 17 ( 94 % ) ; 2.5V          ; --           ;
; 2        ; 16 / 19 ( 84 % ) ; 2.5V          ; --           ;
; 3        ; 9 / 26 ( 35 % )  ; 2.5V          ; --           ;
; 4        ; 20 / 27 ( 74 % ) ; 2.5V          ; --           ;
; 5        ; 23 / 25 ( 92 % ) ; 2.5V          ; --           ;
; 6        ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ;
; 7        ; 23 / 26 ( 88 % ) ; 2.5V          ; --           ;
; 8        ; 24 / 26 ( 92 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; p_EXT_OUT_PORT_VECTOR1[9]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; p_EXT_OUT_PORT_VECTOR3[9]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; p_EXT_OUT_PORT_VECTOR1[10]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; p_EXT_OUT_PORT_VECTOR3[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; p_EXT_OUT_PORT_VECTOR1[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; p_EXT_OUT_PORT_VECTOR2[3]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; p_EXT_OUT_PORT_VECTOR1[3]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; p_EXT_OUT_PORT_VECTOR3[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; p_EXT_INP_PORT_VECTOR1[15]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; p_EXT_INP_PORT_VECTOR3[14]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; p_EXT_INP_PORT_VECTOR2[14]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; p_EXT_INP_PORT_VECTOR0[14]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; p_EXT_INP_PORT_VECTOR2[13]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; p_EXT_INP_PORT_VECTOR0[12]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; p_EXT_OUT_PORT_VECTOR2[9]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; p_EXT_OUT_PORT_VECTOR0[10]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; p_EXT_OUT_PORT_VECTOR2[10]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; p_EXT_OUT_PORT_VECTOR2[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; p_EXT_OUT_PORT_VECTOR0[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; p_EXT_OUT_PORT_VECTOR0[3]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; p_EXT_OUT_PORT_VECTOR2[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; p_EXT_INP_PORT_VECTOR0[15]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 160        ; 7        ; p_EXT_INP_PORT_VECTOR1[14]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; p_EXT_INP_PORT_VECTOR3[13]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; p_EXT_INP_PORT_VECTOR2[12]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; p_EXT_OUT_PORT_VECTOR3[8]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; p_EXT_OUT_PORT_VECTOR0[6]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; p_EXT_OUT_PORT_VECTOR1[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; p_EXT_INP_PORT_VECTOR1[5]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; p_EXT_INP_PORT_VECTOR3[15]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; p_EXT_INP_PORT_VECTOR1[12]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; p_EXT_INP_PORT_VECTOR3[11]                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 146        ; 6        ; p_EXT_INP_PORT_VECTOR0[11]                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; p_EXT_OUT_PORT_VECTOR0[9]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; p_EXT_OUT_PORT_VECTOR3[6]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; p_EXT_OUT_PORT_VECTOR1[6]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; p_EXT_OUT_PORT_VECTOR0[2]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; p_EXT_OUT_PORT_VECTOR2[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; p_EXT_INP_PORT_VECTOR2[15]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; p_EXT_INP_PORT_VECTOR3[12]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; p_EXT_INP_PORT_VECTOR2[11]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; p_EXT_INP_PORT_VECTOR1[11]                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; p_EXT_INP_PORT_VECTOR2[10]                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; p_EXT_OUT_PORT_VECTOR1[4]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; p_EXT_OUT_PORT_VECTOR3[3]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 190        ; 8        ; p_EXT_OUT_PORT_VECTOR3[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; p_EXT_OUT_PORT_VECTOR0[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; p_EXT_OUT_PORT_VECTOR0[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; p_EXT_OUT_PORT_VECTOR1[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; p_EXT_INP_PORT_VECTOR0[13]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; p_CLK                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; p_EXT_OUT_PORT_VECTOR1[8]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; p_EXT_OUT_PORT_VECTOR2[8]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 1        ; p_EXT_OUT_PORT_VECTOR2[6]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; p_EXT_OUT_PORT_VECTOR3[4]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; p_EXT_OUT_PORT_VECTOR0[4]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; p_EXT_OUT_PORT_VECTOR2[4]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; p_EXT_OUT_PORT_VECTOR1[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 165        ; 7        ; p_EXT_OUT_PORT_VECTOR3[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 164        ; 7        ; p_EXT_INP_PORT_VECTOR1[13]                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 166        ; 7        ; p_EXT_INP_PORT_VECTOR2[9]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; p_EXT_INP_PORT_VECTOR0[10]                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 142        ; 6        ; p_EXT_INP_PORT_VECTOR3[10]                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 140        ; 6        ; p_EXT_INP_PORT_VECTOR0[5]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; p_EXT_OUT_PORT_VECTOR0[13]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; p_EXT_OUT_PORT_VECTOR0[8]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; p_EXT_OUT_PORT_VECTOR1[5]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; p_EXT_OUT_PORT_VECTOR2[0]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; p_EXT_INP_PORT_VECTOR2[4]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; p_EXT_INP_PORT_VECTOR1[0]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; p_EXT_OUT_PORT_VECTOR2[12]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; p_EXT_OUT_PORT_VECTOR3[12]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; p_EXT_OUT_PORT_VECTOR0[5]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; p_EXT_INP_PORT_VECTOR0[9]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 123        ; 5        ; p_EXT_INP_PORT_VECTOR2[8]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 5        ; p_EXT_INP_PORT_VECTOR1[8]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 122        ; 5        ; p_EXT_INP_PORT_VECTOR1[10]                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 121        ; 5        ; p_EXT_INP_PORT_VECTOR3[4]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; p_EXT_INP_PORT_VECTOR0[4]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; p_EXT_OUT_PORT_VECTOR0[12]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; p_EXT_OUT_PORT_VECTOR1[12]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; p_EXT_OUT_PORT_VECTOR3[5]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; p_EXT_OUT_PORT_VECTOR2[5]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; p_EXT_INP_PORT_VECTOR3[9]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 110        ; 5        ; p_EXT_INP_PORT_VECTOR1[9]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 105        ; 5        ; p_EXT_INP_PORT_VECTOR3[8]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; p_EXT_INP_PORT_VECTOR1[4]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; p_EXT_INP_PORT_VECTOR2[3]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; p_EXT_OUT_PORT_VECTOR2[11]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; p_EXT_OUT_PORT_VECTOR3[11]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; p_EXT_OUT_PORT_VECTOR3[14]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; p_EXT_OUT_PORT_VECTOR0[15]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; p_EXT_CNTRL_BUTTON_CONT                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; p_EXT_INP_PORT_VECTOR3[5]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; p_EXT_INP_PORT_VECTOR0[8]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 104        ; 5        ; p_EXT_INP_PORT_VECTOR3[7]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 114        ; 5        ; p_EXT_INP_PORT_VECTOR1[7]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; p_EXT_INP_PORT_VECTOR2[7]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 116        ; 5        ; p_EXT_INP_PORT_VECTOR3[3]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; p_EXT_INP_PORT_VECTOR0[3]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; p_EXT_CNTRL_BUTTON_RUN                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; p_EXT_INP_PORT_VECTOR2[5]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; p_EXT_INP_PORT_VECTOR1[6]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; p_EXT_INP_PORT_VECTOR0[7]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; p_EXT_OUT_PORT_VECTOR0[11]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; p_EXT_OUT_PORT_VECTOR1[11]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; p_EXT_OUT_PORT_VECTOR1[14]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; p_EXT_OUT_PORT_VECTOR3[13]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; p_EXT_OUT_PORT_VECTOR0[14]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; p_EXT_CNTRL_BUTTON_SIX                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; p_EXT_IMP_LASER                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; p_EXT_INP_PORT_VECTOR0[6]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; p_EXT_INP_PORT_VECTOR2[6]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; p_EXT_INP_PORT_VECTOR1[3]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; p_EXT_INP_PORT_VECTOR2[2]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; p_EXT_OUT_PORT_VECTOR3[15]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; p_EXT_OUT_PORT_VECTOR3[10]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; p_EXT_OUT_PORT_VECTOR2[14]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; p_EXT_OUT_PORT_VECTOR1[13]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; p_EXT_OUT_PORT_VECTOR2[13]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; p_EXT_CNTRL_BUTTON_OFF                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; p_EXT_GEN_BUTTON_UP                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; p_EXT_INP_PORT_VECTOR3[6]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; p_EXT_INP_PORT_VECTOR3[2]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; p_EXT_INP_PORT_VECTOR0[2]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; p_EXT_OUT_PORT_VECTOR1[15]                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; p_EXT_GEN_BUTTON_DWN                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; p_EXT_CNTRL_BUTTON_FOUR                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; p_EXT_IMP_GEN                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; p_EXT_INP_PORT_VECTOR0[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; p_EXT_INP_PORT_VECTOR2[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; p_EXT_INP_PORT_VECTOR0[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; p_EXT_INP_PORT_VECTOR2[1]                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; p_EXT_OUT_PORT_VECTOR2[15]                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; p_EXT_INP_PORT_VECTOR3[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; p_EXT_INP_PORT_VECTOR1[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; p_EXT_INP_PORT_VECTOR3[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; p_EXT_INP_PORT_VECTOR1[2]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+----------------------------+-------------------------------+
; Pin Name                   ; Reason                        ;
+----------------------------+-------------------------------+
; p_EXT_OUT_PORT_VECTOR0[0]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[1]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[2]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[3]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[4]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[5]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[6]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[7]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[8]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[9]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[10] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[11] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[12] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[13] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[14] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR0[15] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[0]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[1]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[2]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[3]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[4]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[5]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[6]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[7]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[8]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[9]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[10] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[11] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[12] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[13] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[14] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR1[15] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[0]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[1]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[2]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[3]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[4]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[5]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[6]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[7]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[8]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[9]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[10] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[11] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[12] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[13] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[14] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR2[15] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[0]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[1]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[2]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[3]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[4]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[5]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[6]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[7]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[8]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[9]  ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[10] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[11] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[12] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[13] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[14] ; Incomplete set of assignments ;
; p_EXT_OUT_PORT_VECTOR3[15] ; Incomplete set of assignments ;
; p_EXT_CNTRL_BUTTON_SIX     ; Incomplete set of assignments ;
; p_EXT_IMP_LASER            ; Incomplete set of assignments ;
; p_EXT_IMP_GEN              ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[0]  ; Incomplete set of assignments ;
; p_CLK                      ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[1]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[2]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[3]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[4]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[5]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[6]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[7]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[8]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[9]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[10] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[11] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[12] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[13] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[14] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR0[15] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[0]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[1]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[2]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[3]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[4]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[5]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[6]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[7]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[8]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[9]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[10] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[11] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[12] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[13] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[14] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR1[15] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[0]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[1]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[2]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[3]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[4]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[5]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[6]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[7]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[8]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[9]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[10] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[11] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[12] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[13] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[14] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR2[15] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[0]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[1]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[2]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[3]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[4]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[5]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[6]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[7]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[8]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[9]  ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[10] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[11] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[12] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[13] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[14] ; Incomplete set of assignments ;
; p_EXT_INP_PORT_VECTOR3[15] ; Incomplete set of assignments ;
; p_EXT_GEN_BUTTON_DWN       ; Incomplete set of assignments ;
; p_EXT_GEN_BUTTON_UP        ; Incomplete set of assignments ;
; p_EXT_CNTRL_BUTTON_CONT    ; Incomplete set of assignments ;
; p_EXT_CNTRL_BUTTON_OFF     ; Incomplete set of assignments ;
; p_EXT_CNTRL_BUTTON_FOUR    ; Incomplete set of assignments ;
; p_EXT_CNTRL_BUTTON_RUN     ; Incomplete set of assignments ;
+----------------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                    ; Entity Name         ; Library Name ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+---------------------+--------------+
; |dec_to_ram                                                  ; 6960 (448)  ; 3652 (0)                  ; 0 (0)         ; 16384       ; 16   ; 0            ; 0       ; 0         ; 138  ; 0            ; 3308 (448)   ; 368 (0)           ; 3284 (0)         ; |dec_to_ram                                                                            ; dec_to_ram          ; work         ;
;    |altsyncram:\out_gen:0:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:0:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:10:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:10:altsyncram_component                                ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:10:altsyncram_component|altsyncram_tiq3:auto_generated ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:11:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:11:altsyncram_component                                ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:11:altsyncram_component|altsyncram_tiq3:auto_generated ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:12:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:12:altsyncram_component                                ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:12:altsyncram_component|altsyncram_tiq3:auto_generated ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:13:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:13:altsyncram_component                                ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:13:altsyncram_component|altsyncram_tiq3:auto_generated ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:14:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:14:altsyncram_component                                ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:14:altsyncram_component|altsyncram_tiq3:auto_generated ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:15:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:15:altsyncram_component                                ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:15:altsyncram_component|altsyncram_tiq3:auto_generated ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:1:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:1:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:1:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:2:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:2:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:3:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:3:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:4:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:4:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:5:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:5:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:6:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:6:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:7:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:7:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:8:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:8:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |altsyncram:\out_gen:9:altsyncram_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:9:altsyncram_component                                 ; altsyncram          ; work         ;
;       |altsyncram_tiq3:auto_generated|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dec_to_ram|altsyncram:\out_gen:9:altsyncram_component|altsyncram_tiq3:auto_generated  ; altsyncram_tiq3     ; work         ;
;    |channel_imp_module4:\out_gen:0:channel_imp_module4_mod|  ; 366 (366)   ; 211 (211)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 19 (19)           ; 192 (192)        ; |dec_to_ram|channel_imp_module4:\out_gen:0:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:10:channel_imp_module4_mod| ; 346 (346)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 19 (19)           ; 182 (182)        ; |dec_to_ram|channel_imp_module4:\out_gen:10:channel_imp_module4_mod                    ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:11:channel_imp_module4_mod| ; 348 (348)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (146)    ; 20 (20)           ; 182 (182)        ; |dec_to_ram|channel_imp_module4:\out_gen:11:channel_imp_module4_mod                    ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:12:channel_imp_module4_mod| ; 348 (348)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (146)    ; 20 (20)           ; 182 (182)        ; |dec_to_ram|channel_imp_module4:\out_gen:12:channel_imp_module4_mod                    ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:13:channel_imp_module4_mod| ; 347 (347)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 19 (19)           ; 183 (183)        ; |dec_to_ram|channel_imp_module4:\out_gen:13:channel_imp_module4_mod                    ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:14:channel_imp_module4_mod| ; 349 (349)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 20 (20)           ; 182 (182)        ; |dec_to_ram|channel_imp_module4:\out_gen:14:channel_imp_module4_mod                    ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:15:channel_imp_module4_mod| ; 359 (359)   ; 202 (202)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 21 (21)           ; 181 (181)        ; |dec_to_ram|channel_imp_module4:\out_gen:15:channel_imp_module4_mod                    ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:1:channel_imp_module4_mod|  ; 347 (347)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (146)    ; 19 (19)           ; 182 (182)        ; |dec_to_ram|channel_imp_module4:\out_gen:1:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:2:channel_imp_module4_mod|  ; 348 (348)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 20 (20)           ; 181 (181)        ; |dec_to_ram|channel_imp_module4:\out_gen:2:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:3:channel_imp_module4_mod|  ; 348 (348)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 20 (20)           ; 181 (181)        ; |dec_to_ram|channel_imp_module4:\out_gen:3:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:4:channel_imp_module4_mod|  ; 350 (350)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 22 (22)           ; 179 (179)        ; |dec_to_ram|channel_imp_module4:\out_gen:4:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:5:channel_imp_module4_mod|  ; 350 (350)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 22 (22)           ; 179 (179)        ; |dec_to_ram|channel_imp_module4:\out_gen:5:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:6:channel_imp_module4_mod|  ; 344 (344)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 15 (15)           ; 186 (186)        ; |dec_to_ram|channel_imp_module4:\out_gen:6:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:7:channel_imp_module4_mod|  ; 349 (349)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 21 (21)           ; 180 (180)        ; |dec_to_ram|channel_imp_module4:\out_gen:7:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:8:channel_imp_module4_mod|  ; 351 (351)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)    ; 23 (23)           ; 178 (178)        ; |dec_to_ram|channel_imp_module4:\out_gen:8:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |channel_imp_module4:\out_gen:9:channel_imp_module4_mod|  ; 350 (350)   ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 19 (19)           ; 182 (182)        ; |dec_to_ram|channel_imp_module4:\out_gen:9:channel_imp_module4_mod                     ; channel_imp_module4 ; work         ;
;    |control_4:control_4_mod|                                 ; 173 (173)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 4 (4)             ; 60 (60)          ; |dec_to_ram|control_4:control_4_mod                                                    ; control_4           ; work         ;
;    |counter_1:counter_mod|                                   ; 82 (82)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 32 (32)           ; 43 (43)          ; |dec_to_ram|counter_1:counter_mod                                                      ; counter_1           ; work         ;
;    |gen:gen_mode|                                            ; 305 (305)   ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (252)    ; 4 (4)             ; 49 (49)          ; |dec_to_ram|gen:gen_mode                                                               ; gen                 ; work         ;
;    |mem_filter:mem_filter_mod|                               ; 356 (356)   ; 230 (230)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 9 (9)             ; 224 (224)        ; |dec_to_ram|mem_filter:mem_filter_mod                                                  ; mem_filter          ; work         ;
+--------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+------+
; p_EXT_OUT_PORT_VECTOR0[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR0[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR1[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR2[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_OUT_PORT_VECTOR3[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_CNTRL_BUTTON_SIX     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_IMP_LASER            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_IMP_GEN              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_CLK                      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR0[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR1[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR2[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_INP_PORT_VECTOR3[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_GEN_BUTTON_DWN       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; p_EXT_GEN_BUTTON_UP        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; p_EXT_CNTRL_BUTTON_CONT    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_CNTRL_BUTTON_OFF     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_CNTRL_BUTTON_FOUR    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; p_EXT_CNTRL_BUTTON_RUN     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; p_EXT_CNTRL_BUTTON_SIX                                                                 ;                   ;         ;
; p_EXT_INP_PORT_VECTOR0[0]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_out0~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_CLK                                                                                  ;                   ;         ;
; p_EXT_INP_PORT_VECTOR0[1]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_out0~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[2]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_out0~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[3]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_out0~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[4]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_out0~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[5]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_out0~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[6]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_out0~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[7]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_out0~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[8]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_out0~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_IMP0_FILTER[3]         ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[9]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_out0~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[10]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_out0~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_IMP0_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[11]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_out0~0              ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[12]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_out0~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[13]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_out0~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_IMP0_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[14]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_out0~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_IMP0_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR0[15]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_out0~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_IMP0_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[0]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_out1~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_IMP1_FILTER[3]         ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[1]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_out1~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[2]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[3]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[4]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[5]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[6]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[7]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_IMP1_FILTER[3]         ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[8]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[9]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_out1~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[10]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_out1~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[11]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_out1~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_IMP1_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[12]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_out1~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[13]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_out1~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[14]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_out1~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR1[15]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_out1~0              ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_IMP1_FILTER[3]~feeder ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[0]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_out2~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_IMP2_FILTER[3]         ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[1]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_out2~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[2]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_out2~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_IMP2_FILTER[3]         ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[3]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_out2~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[4]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_out2~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_IMP2_FILTER[3]         ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[5]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_out2~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[6]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_out2~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[7]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_out2~0               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_IMP2_FILTER[3]         ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[8]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_out2~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[9]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_out2~0               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_IMP2_FILTER[3]         ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[10]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_out2~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[11]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_out2~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_IMP2_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[12]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_out2~0              ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[13]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_out2~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[14]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_out2~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_IMP2_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR2[15]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_out2~0              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_IMP2_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[0]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_out3~2               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[1]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_out3~2               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[2]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_out3~2               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[3]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_out3~2               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[4]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_out3~2               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[5]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_out3~2               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_IMP3_FILTER[3]         ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[6]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_out3~2               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[7]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_out3~2               ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[8]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_out3~2               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[9]                                                              ;                   ;         ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_out3~2               ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder  ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[10]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_out3~2              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_IMP3_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[11]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_out3~2              ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[12]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_out3~2              ; 1                 ; 6       ;
;      - channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder ; 1                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[13]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_out3~2              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[14]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_out3~2              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_IMP3_FILTER[3]        ; 0                 ; 6       ;
; p_EXT_INP_PORT_VECTOR3[15]                                                             ;                   ;         ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_out3~2              ; 0                 ; 6       ;
;      - channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_IMP3_FILTER[3]~feeder ; 0                 ; 6       ;
; p_EXT_GEN_BUTTON_DWN                                                                   ;                   ;         ;
;      - gen:gen_mode|change_delay_dwn[0]                                                ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_dwn[1]                                                ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_dwn[2]                                                ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_dwn[3]                                                ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_dwn[4]                                                ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_dwn[5]                                                ; 0                 ; 0       ;
; p_EXT_GEN_BUTTON_UP                                                                    ;                   ;         ;
;      - gen:gen_mode|change_delay_up[0]                                                 ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_up[1]                                                 ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_up[2]                                                 ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_up[3]                                                 ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_up[4]                                                 ; 0                 ; 0       ;
;      - gen:gen_mode|change_delay_up[5]                                                 ; 0                 ; 0       ;
; p_EXT_CNTRL_BUTTON_CONT                                                                ;                   ;         ;
;      - control_4:control_4_mod|s_MODE[0]~0                                             ; 0                 ; 6       ;
;      - control_4:control_4_mod|s_MODE[1]~2                                             ; 0                 ; 6       ;
; p_EXT_CNTRL_BUTTON_OFF                                                                 ;                   ;         ;
;      - control_4:control_4_mod|s_MODE[0]~0                                             ; 0                 ; 6       ;
;      - control_4:control_4_mod|s_MODE[1]~2                                             ; 0                 ; 6       ;
; p_EXT_CNTRL_BUTTON_FOUR                                                                ;                   ;         ;
;      - control_4:control_4_mod|s_MODE[0]~1                                             ; 0                 ; 6       ;
;      - control_4:control_4_mod|s_MODE[1]~4                                             ; 0                 ; 6       ;
; p_EXT_CNTRL_BUTTON_RUN                                                                 ;                   ;         ;
;      - control_4:control_4_mod|s_BTN_RUN_FILTER[3]                                     ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_addr[6]~12      ; LCCOMB_X12_Y9_N2   ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_frontback~7     ; LCCOMB_X13_Y6_N6   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X16_Y4_N2   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_rden~4          ; LCCOMB_X19_Y11_N18 ; 5       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_rden~7          ; LCCOMB_X11_Y9_N20  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_wren~10         ; LCCOMB_X12_Y8_N22  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_wren~6          ; LCCOMB_X12_Y8_N2   ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X13_Y7_N30  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_ADDR1[0]~9        ; LCCOMB_X13_Y7_N22  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_ADDR2[4]~19       ; LCCOMB_X14_Y8_N26  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_ADDR3[1]~18       ; LCCOMB_X13_Y7_N12  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X13_Y6_N23      ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_TEMP0[17]~33      ; LCCOMB_X13_Y6_N28  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_TEMP1[16]~33      ; LCCOMB_X13_Y6_N30  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_TEMP2[11]~33      ; LCCOMB_X16_Y6_N30  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_TEMP3[17]~33      ; LCCOMB_X14_Y9_N30  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|s_TEMP_ADDR[7]~10   ; LCCOMB_X32_Y8_N26  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_addr[6]~10     ; LCCOMB_X26_Y11_N8  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_out3~4         ; LCCOMB_X26_Y4_N0   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_rden~0         ; LCCOMB_X22_Y5_N10  ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_rden~3         ; LCCOMB_X22_Y5_N0   ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_wren~4         ; LCCOMB_X25_Y12_N6  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|p_o_wren~8         ; LCCOMB_X25_Y12_N12 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_ADDR0[0]~19      ; LCCOMB_X29_Y1_N30  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_ADDR1[2]~9       ; LCCOMB_X29_Y1_N26  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_ADDR2[4]~19      ; LCCOMB_X24_Y1_N28  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_ADDR3[4]~18      ; LCCOMB_X29_Y1_N28  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_FSM.st_out_imp   ; FF_X25_Y1_N1       ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_TEMP0[22]~35     ; LCCOMB_X25_Y2_N0   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_TEMP1[4]~33      ; LCCOMB_X25_Y2_N24  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_TEMP2[2]~33      ; LCCOMB_X22_Y2_N0   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:10:channel_imp_module4_mod|s_TEMP3[27]~33     ; LCCOMB_X25_Y2_N28  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_addr[6]~10     ; LCCOMB_X13_Y11_N6  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_out3~4         ; LCCOMB_X10_Y12_N4  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_rden~0         ; LCCOMB_X13_Y11_N16 ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_rden~3         ; LCCOMB_X13_Y11_N24 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_wren~4         ; LCCOMB_X13_Y11_N2  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_wren~8         ; LCCOMB_X13_Y11_N28 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_ADDR0[4]~19      ; LCCOMB_X8_Y11_N4   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_ADDR1[4]~9       ; LCCOMB_X13_Y11_N22 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_ADDR2[3]~19      ; LCCOMB_X8_Y11_N6   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_ADDR3[2]~18      ; LCCOMB_X11_Y10_N0  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_FSM.st_out_imp   ; FF_X11_Y13_N9      ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_TEMP0[2]~33      ; LCCOMB_X11_Y13_N4  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_TEMP1[5]~33      ; LCCOMB_X11_Y13_N30 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_TEMP2[15]~33     ; LCCOMB_X9_Y11_N24  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|s_TEMP3[16]~33     ; LCCOMB_X11_Y14_N10 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_addr[6]~10     ; LCCOMB_X18_Y20_N30 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_out3~4         ; LCCOMB_X13_Y17_N30 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_rden~0         ; LCCOMB_X18_Y17_N18 ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_rden~3         ; LCCOMB_X18_Y17_N14 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_wren~4         ; LCCOMB_X19_Y20_N6  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|p_o_wren~8         ; LCCOMB_X19_Y20_N30 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_ADDR0[4]~19      ; LCCOMB_X17_Y17_N30 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_ADDR1[4]~9       ; LCCOMB_X19_Y17_N30 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_ADDR2[0]~19      ; LCCOMB_X14_Y15_N8  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_ADDR3[3]~18      ; LCCOMB_X17_Y17_N28 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_FSM.st_out_imp   ; FF_X18_Y17_N27     ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_TEMP0[20]~33     ; LCCOMB_X13_Y16_N20 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_TEMP1[4]~33      ; LCCOMB_X13_Y16_N26 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_TEMP2[3]~33      ; LCCOMB_X13_Y14_N18 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:12:channel_imp_module4_mod|s_TEMP3[2]~33      ; LCCOMB_X13_Y17_N0  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_addr[6]~9      ; LCCOMB_X22_Y18_N2  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_out3~4         ; LCCOMB_X17_Y19_N4  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_rden~0         ; LCCOMB_X21_Y18_N28 ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_rden~3         ; LCCOMB_X21_Y18_N26 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_wren~4         ; LCCOMB_X25_Y18_N30 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|p_o_wren~8         ; LCCOMB_X21_Y18_N16 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_ADDR0[2]~19      ; LCCOMB_X24_Y22_N14 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_ADDR1[2]~9       ; LCCOMB_X25_Y19_N30 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_ADDR2[3]~19      ; LCCOMB_X24_Y22_N6  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_ADDR3[3]~18      ; LCCOMB_X24_Y22_N4  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_FSM.st_out_imp   ; FF_X23_Y19_N11     ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_TEMP0[19]~33     ; LCCOMB_X19_Y19_N10 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_TEMP1[3]~33      ; LCCOMB_X19_Y19_N26 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_TEMP2[17]~33     ; LCCOMB_X19_Y19_N22 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:13:channel_imp_module4_mod|s_TEMP3[31]~33     ; LCCOMB_X19_Y19_N18 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_addr[6]~10     ; LCCOMB_X13_Y19_N30 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_out3~4         ; LCCOMB_X14_Y21_N0  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_rden~0         ; LCCOMB_X17_Y18_N30 ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_rden~3         ; LCCOMB_X16_Y18_N14 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_wren~4         ; LCCOMB_X12_Y21_N8  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|p_o_wren~8         ; LCCOMB_X12_Y21_N4  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_ADDR0[1]~19      ; LCCOMB_X17_Y20_N18 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_ADDR1[0]~9       ; LCCOMB_X13_Y20_N8  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_ADDR2[0]~19      ; LCCOMB_X13_Y19_N22 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_ADDR3[0]~18      ; LCCOMB_X14_Y20_N18 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_FSM.st_out_imp   ; FF_X12_Y19_N7      ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_TEMP0[18]~33     ; LCCOMB_X11_Y19_N0  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_TEMP1[2]~33      ; LCCOMB_X11_Y19_N12 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_TEMP2[9]~33      ; LCCOMB_X13_Y19_N28 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:14:channel_imp_module4_mod|s_TEMP3[8]~33      ; LCCOMB_X13_Y22_N2  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_addr[6]~14     ; LCCOMB_X22_Y8_N12  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_out3~4         ; LCCOMB_X18_Y7_N22  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_rden~0         ; LCCOMB_X21_Y10_N0  ; 3       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_rden~3         ; LCCOMB_X19_Y10_N24 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_wren~4         ; LCCOMB_X22_Y8_N28  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|p_o_wren~8         ; LCCOMB_X23_Y7_N4   ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_ADDR0[2]~19      ; LCCOMB_X22_Y8_N0   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_ADDR1[3]~9       ; LCCOMB_X19_Y8_N10  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_ADDR2[3]~19      ; LCCOMB_X21_Y7_N28  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_ADDR3[2]~18      ; LCCOMB_X18_Y8_N18  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_FSM.st_out_imp   ; FF_X19_Y7_N27      ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_FSM~29           ; LCCOMB_X26_Y4_N22  ; 176     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_IMP3_FILTER[3]~0 ; LCCOMB_X22_Y8_N8   ; 321     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_STOP_FLAG~0      ; LCCOMB_X9_Y9_N20   ; 128     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_TEMP0[2]~33      ; LCCOMB_X18_Y6_N26  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_TEMP1[31]~33     ; LCCOMB_X18_Y6_N18  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_TEMP2[2]~33      ; LCCOMB_X18_Y6_N2   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:15:channel_imp_module4_mod|s_TEMP3[11]~33     ; LCCOMB_X18_Y6_N30  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_addr[6]~10      ; LCCOMB_X30_Y12_N0  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X32_Y10_N18 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X30_Y12_N6  ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X30_Y12_N20 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X28_Y11_N14 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X29_Y11_N4  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X32_Y9_N18  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_ADDR1[2]~9        ; LCCOMB_X31_Y9_N20  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_ADDR2[2]~19       ; LCCOMB_X29_Y13_N28 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_ADDR3[1]~18       ; LCCOMB_X32_Y9_N4   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X29_Y9_N1       ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_TEMP0[31]~33      ; LCCOMB_X32_Y10_N0  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_TEMP1[15]~33      ; LCCOMB_X30_Y10_N6  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_TEMP2[29]~33      ; LCCOMB_X29_Y12_N0  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|s_TEMP3[13]~33      ; LCCOMB_X30_Y10_N22 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_addr[6]~10      ; LCCOMB_X8_Y19_N28  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X9_Y17_N22  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X14_Y16_N30 ; 5       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X13_Y16_N12 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X11_Y17_N26 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X11_Y17_N20 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_ADDR0[3]~19       ; LCCOMB_X8_Y21_N18  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_ADDR1[1]~9        ; LCCOMB_X7_Y21_N20  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_ADDR2[1]~19       ; LCCOMB_X9_Y19_N8   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_ADDR3[4]~18       ; LCCOMB_X8_Y21_N28  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X7_Y20_N13      ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_TEMP0[30]~33      ; LCCOMB_X6_Y17_N0   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_TEMP1[14]~33      ; LCCOMB_X6_Y17_N18  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_TEMP2[29]~33      ; LCCOMB_X9_Y17_N24  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|s_TEMP3[5]~33       ; LCCOMB_X6_Y17_N6   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_addr[6]~9       ; LCCOMB_X29_Y18_N2  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X28_Y19_N28 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X30_Y17_N0  ; 5       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X29_Y18_N6  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X28_Y17_N22 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X28_Y18_N20 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X31_Y22_N28 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_ADDR1[1]~9        ; LCCOMB_X31_Y21_N0  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_ADDR2[2]~19       ; LCCOMB_X30_Y22_N24 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_ADDR3[1]~18       ; LCCOMB_X30_Y22_N18 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X30_Y18_N29     ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_TEMP0[6]~33       ; LCCOMB_X29_Y17_N2  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_TEMP1[6]~33       ; LCCOMB_X29_Y17_N18 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_TEMP2[27]~33      ; LCCOMB_X29_Y17_N14 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|s_TEMP3[18]~33      ; LCCOMB_X29_Y17_N30 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_addr[6]~10      ; LCCOMB_X29_Y6_N22  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X31_Y7_N18  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X18_Y10_N26 ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X29_Y7_N8   ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X29_Y6_N12  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X29_Y6_N18  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X33_Y8_N2   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_ADDR1[0]~9        ; LCCOMB_X31_Y2_N14  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_ADDR2[1]~19       ; LCCOMB_X33_Y4_N0   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_ADDR3[1]~18       ; LCCOMB_X28_Y4_N16  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X31_Y6_N21      ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_TEMP0[28]~33      ; LCCOMB_X31_Y6_N12  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_TEMP1[12]~33      ; LCCOMB_X32_Y6_N0   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_TEMP2[22]~33      ; LCCOMB_X32_Y4_N24  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|s_TEMP3[10]~33      ; LCCOMB_X30_Y4_N8   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_addr[6]~9       ; LCCOMB_X11_Y7_N10  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X4_Y6_N14   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X13_Y10_N26 ; 6       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X11_Y10_N8  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X16_Y7_N8   ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X16_Y7_N28  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X6_Y8_N0    ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_ADDR1[0]~9        ; LCCOMB_X6_Y8_N28   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_ADDR2[0]~19       ; LCCOMB_X6_Y6_N26   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_ADDR3[3]~18       ; LCCOMB_X9_Y4_N26   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X7_Y8_N5        ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_TEMP0[27]~33      ; LCCOMB_X8_Y7_N4    ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_TEMP1[11]~33      ; LCCOMB_X8_Y7_N22   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_TEMP2[26]~33      ; LCCOMB_X6_Y6_N24   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|s_TEMP3[31]~33      ; LCCOMB_X6_Y6_N22   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_addr[6]~10      ; LCCOMB_X10_Y9_N8   ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X4_Y11_N22  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X16_Y10_N12 ; 6       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X16_Y10_N28 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X12_Y14_N30 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X11_Y10_N22 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_ADDR0[4]~19       ; LCCOMB_X9_Y10_N28  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_ADDR1[3]~9        ; LCCOMB_X8_Y10_N30  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_ADDR2[2]~19       ; LCCOMB_X7_Y9_N18   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_ADDR3[4]~18       ; LCCOMB_X9_Y9_N26   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X9_Y10_N7       ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_TEMP0[2]~33       ; LCCOMB_X4_Y10_N8   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_TEMP1[10]~33      ; LCCOMB_X4_Y10_N2   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_TEMP2[24]~33      ; LCCOMB_X7_Y10_N4   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|s_TEMP3[2]~33       ; LCCOMB_X9_Y10_N14  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_addr[6]~10      ; LCCOMB_X26_Y6_N12  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X23_Y7_N14  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X24_Y11_N8  ; 5       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X24_Y11_N4  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X29_Y8_N0   ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X25_Y8_N22  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X25_Y6_N2   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_ADDR1[2]~9        ; LCCOMB_X24_Y7_N30  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_ADDR2[0]~19       ; LCCOMB_X25_Y5_N28  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_ADDR3[2]~18       ; LCCOMB_X25_Y11_N4  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X24_Y8_N9       ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_TEMP0[2]~33       ; LCCOMB_X23_Y8_N6   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_TEMP1[9]~33       ; LCCOMB_X23_Y7_N18  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_TEMP2[23]~33      ; LCCOMB_X25_Y8_N2   ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|s_TEMP3[2]~33       ; LCCOMB_X25_Y8_N18  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_addr[6]~10      ; LCCOMB_X10_Y5_N10  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X10_Y5_N22  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X12_Y4_N8   ; 5       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X11_Y4_N16  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X11_Y5_N6   ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X11_Y5_N20  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X8_Y3_N2    ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_ADDR1[3]~9        ; LCCOMB_X9_Y4_N24   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_ADDR2[4]~19       ; LCCOMB_X10_Y3_N26  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_ADDR3[4]~18       ; LCCOMB_X8_Y3_N28   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X12_Y4_N31      ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_TEMP0[2]~33       ; LCCOMB_X13_Y5_N10  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_TEMP1[7]~33       ; LCCOMB_X13_Y5_N16  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_TEMP2[3]~33       ; LCCOMB_X14_Y3_N20  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|s_TEMP3[2]~33       ; LCCOMB_X10_Y1_N20  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_addr[6]~9       ; LCCOMB_X33_Y15_N10 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_out3~4          ; LCCOMB_X28_Y15_N26 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_rden~0          ; LCCOMB_X25_Y13_N26 ; 4       ; Read enable             ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_rden~3          ; LCCOMB_X25_Y13_N22 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_wren~4          ; LCCOMB_X31_Y17_N30 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|p_o_wren~8          ; LCCOMB_X32_Y17_N24 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|process_0~4         ; LCCOMB_X32_Y15_N12 ; 97      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_ADDR0[0]~19       ; LCCOMB_X33_Y17_N28 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_ADDR1[0]~9        ; LCCOMB_X33_Y16_N8  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_ADDR2[0]~19       ; LCCOMB_X28_Y16_N14 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_ADDR3[1]~18       ; LCCOMB_X32_Y16_N10 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_FSM.st_out_imp    ; FF_X32_Y14_N31     ; 135     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_TEMP0[23]~33      ; LCCOMB_X28_Y15_N0  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_TEMP1[7]~33       ; LCCOMB_X28_Y15_N28 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_TEMP2[30]~33      ; LCCOMB_X30_Y14_N14 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; channel_imp_module4:\out_gen:9:channel_imp_module4_mod|s_TEMP3[23]~33      ; LCCOMB_X29_Y14_N0  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control_4:control_4_mod|Selector43~0                                       ; LCCOMB_X6_Y2_N30   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; control_4:control_4_mod|p_o_dec_rst                                        ; FF_X8_Y2_N5        ; 2705    ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; control_4:control_4_mod|s_COUNT[31]~6                                      ; LCCOMB_X8_Y2_N28   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter_1:counter_mod|s_count[31]~38                                       ; LCCOMB_X21_Y5_N20  ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; counter_1:counter_mod|s_count[31]~40                                       ; LCCOMB_X21_Y5_N28  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; counter_1:counter_mod|s_int_72[2]~16                                       ; LCCOMB_X21_Y5_N16  ; 7       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; counter_1:counter_mod|s_int_72[2]~17                                       ; LCCOMB_X11_Y3_N16  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; gen:gen_mode|imp_laser~2                                                   ; LCCOMB_X4_Y4_N6    ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; gen:gen_mode|out_impulse~33                                                ; LCCOMB_X7_Y4_N4    ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; gen:gen_mode|v_out_max_impulse_counter~6                                   ; LCCOMB_X4_Y4_N28   ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; gen:gen_mode|v_reg_freq~0                                                  ; LCCOMB_X7_Y4_N12   ; 145     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|Selector225~1                                    ; LCCOMB_X22_Y16_N30 ; 49      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|Selector233~3                                    ; LCCOMB_X22_Y17_N2  ; 22      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_ADDR[4]~9                                      ; LCCOMB_X21_Y14_N14 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_COUNT[3]~77                                    ; LCCOMB_X22_Y17_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_FSM.st_end_iter                                ; FF_X22_Y17_N21     ; 25      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_MEM_MOD_ADDR[5]~4                              ; LCCOMB_X23_Y17_N26 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_MOD_COUNT[24]~100                              ; LCCOMB_X23_Y17_N28 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_MOD_COUNT[24]~99                               ; LCCOMB_X23_Y18_N16 ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_TEMP_DATA[1]~3                                 ; LCCOMB_X23_Y18_N14 ; 33      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_TEMP_DATA[1]~5                                 ; LCCOMB_X22_Y16_N26 ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mem_filter:mem_filter_mod|s_TEMP_FRONT[15]~0                               ; LCCOMB_X22_Y15_N22 ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; p_CLK                                                                      ; PIN_E16            ; 49      ; Clock                   ; no     ; --                   ; --               ; --                        ;
; p_CLK                                                                      ; PIN_E16            ; 3624    ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; p_EXT_GEN_BUTTON_DWN                                                       ; PIN_R9             ; 6       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; p_EXT_GEN_BUTTON_UP                                                        ; PIN_P11            ; 6       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; s_FLT_IN_DATA[0]~29                                                        ; LCCOMB_X17_Y11_N0  ; 32      ; Latch enable            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+---------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; p_CLK               ; PIN_E16           ; 3624    ; 1086                                 ; Global Clock         ; GCLK7            ; --                        ;
; s_FLT_IN_DATA[0]~29 ; LCCOMB_X17_Y11_N0 ; 32      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+-------------------------------------+---------+
; Name                                ; Fan-Out ;
+-------------------------------------+---------+
; control_4:control_4_mod|p_o_dec_rst ; 2705    ;
+-------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y6_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:10:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X27_Y5_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:11:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:12:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:13:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:14:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:15:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y9_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:1:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X27_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X27_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X27_Y6_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y7_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X27_Y8_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X15_Y5_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:\out_gen:9:altsyncram_component|altsyncram_tiq3:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X27_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 11,987 / 32,401 ( 37 % ) ;
; C16 interconnects     ; 235 / 1,326 ( 18 % )     ;
; C4 interconnects      ; 6,327 / 21,816 ( 29 % )  ;
; Direct links          ; 1,921 / 32,401 ( 6 % )   ;
; Global clocks         ; 2 / 10 ( 20 % )          ;
; Local interconnects   ; 5,007 / 10,320 ( 49 % )  ;
; R24 interconnects     ; 256 / 1,289 ( 20 % )     ;
; R4 interconnects      ; 7,792 / 28,186 ( 28 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.79) ; Number of LABs  (Total = 544) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 3                             ;
; 3                                           ; 5                             ;
; 4                                           ; 30                            ;
; 5                                           ; 12                            ;
; 6                                           ; 18                            ;
; 7                                           ; 16                            ;
; 8                                           ; 29                            ;
; 9                                           ; 14                            ;
; 10                                          ; 20                            ;
; 11                                          ; 13                            ;
; 12                                          ; 15                            ;
; 13                                          ; 23                            ;
; 14                                          ; 34                            ;
; 15                                          ; 34                            ;
; 16                                          ; 273                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.23) ; Number of LABs  (Total = 544) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 427                           ;
; 1 Clock enable                     ; 314                           ;
; 1 Sync. clear                      ; 246                           ;
; 1 Sync. load                       ; 154                           ;
; 2 Clock enables                    ; 56                            ;
; 2 Clocks                           ; 17                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.40) ; Number of LABs  (Total = 544) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 24                            ;
; 5                                            ; 7                             ;
; 6                                            ; 10                            ;
; 7                                            ; 8                             ;
; 8                                            ; 25                            ;
; 9                                            ; 11                            ;
; 10                                           ; 11                            ;
; 11                                           ; 13                            ;
; 12                                           ; 11                            ;
; 13                                           ; 12                            ;
; 14                                           ; 13                            ;
; 15                                           ; 18                            ;
; 16                                           ; 47                            ;
; 17                                           ; 20                            ;
; 18                                           ; 16                            ;
; 19                                           ; 25                            ;
; 20                                           ; 23                            ;
; 21                                           ; 27                            ;
; 22                                           ; 21                            ;
; 23                                           ; 17                            ;
; 24                                           ; 16                            ;
; 25                                           ; 9                             ;
; 26                                           ; 8                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 128                           ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.96) ; Number of LABs  (Total = 544) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 45                            ;
; 2                                               ; 40                            ;
; 3                                               ; 26                            ;
; 4                                               ; 27                            ;
; 5                                               ; 37                            ;
; 6                                               ; 39                            ;
; 7                                               ; 43                            ;
; 8                                               ; 25                            ;
; 9                                               ; 41                            ;
; 10                                              ; 27                            ;
; 11                                              ; 23                            ;
; 12                                              ; 102                           ;
; 13                                              ; 33                            ;
; 14                                              ; 7                             ;
; 15                                              ; 7                             ;
; 16                                              ; 22                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.34) ; Number of LABs  (Total = 544) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 8                             ;
; 4                                            ; 6                             ;
; 5                                            ; 6                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 9                             ;
; 9                                            ; 6                             ;
; 10                                           ; 6                             ;
; 11                                           ; 6                             ;
; 12                                           ; 18                            ;
; 13                                           ; 28                            ;
; 14                                           ; 14                            ;
; 15                                           ; 11                            ;
; 16                                           ; 11                            ;
; 17                                           ; 16                            ;
; 18                                           ; 17                            ;
; 19                                           ; 50                            ;
; 20                                           ; 92                            ;
; 21                                           ; 20                            ;
; 22                                           ; 17                            ;
; 23                                           ; 26                            ;
; 24                                           ; 32                            ;
; 25                                           ; 10                            ;
; 26                                           ; 18                            ;
; 27                                           ; 8                             ;
; 28                                           ; 10                            ;
; 29                                           ; 9                             ;
; 30                                           ; 7                             ;
; 31                                           ; 12                            ;
; 32                                           ; 12                            ;
; 33                                           ; 15                            ;
; 34                                           ; 20                            ;
; 35                                           ; 6                             ;
; 36                                           ; 2                             ;
; 37                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                  ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                 ; 138       ; 0            ; 138       ; 0            ; 0            ; 138       ; 138       ; 0            ; 138       ; 138       ; 0            ; 66           ; 0            ; 0            ; 72           ; 0            ; 66           ; 72           ; 0            ; 0            ; 0            ; 66           ; 0            ; 0            ; 0            ; 0            ; 0            ; 138       ; 0            ; 0            ;
; Total Unchecked            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable         ; 0         ; 138          ; 0         ; 138          ; 138          ; 0         ; 0         ; 138          ; 0         ; 0         ; 138          ; 72           ; 138          ; 138          ; 66           ; 138          ; 72           ; 66           ; 138          ; 138          ; 138          ; 72           ; 138          ; 138          ; 138          ; 138          ; 138          ; 0         ; 138          ; 138          ;
; Total Fail                 ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; p_EXT_OUT_PORT_VECTOR0[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR0[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR1[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR2[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_OUT_PORT_VECTOR3[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_CNTRL_BUTTON_SIX     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_IMP_LASER            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_IMP_GEN              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_CLK                      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR0[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR1[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR2[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[14] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_INP_PORT_VECTOR3[15] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_GEN_BUTTON_DWN       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_GEN_BUTTON_UP        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_CNTRL_BUTTON_CONT    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_CNTRL_BUTTON_OFF     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_CNTRL_BUTTON_FOUR    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p_EXT_CNTRL_BUTTON_RUN     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+----------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                            ;
+-----------------+--------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                               ; Delay Added in ns ;
+-----------------+--------------------------------------------------------------------+-------------------+
; p_CLK           ; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_rden~en ; 253.0             ;
; I/O             ; p_CLK                                                              ; 12.2              ;
; p_CLK           ; p_CLK                                                              ; 9.2               ;
+-----------------+--------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                   ;
+------------------------------------------------------------------------------------------------------+----------------------+-------------------+
; Source Register                                                                                      ; Destination Register ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------+----------------------+-------------------+
; mem_filter:mem_filter_mod|p_o_rd_ena[0]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 6.289             ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 6.289             ;
; channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 6.289             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[0]~en                                                           ; s_FLT_IN_DATA[3]     ; 6.289             ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 6.068             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[1]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 6.068             ;
; channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 6.068             ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 6.068             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[4]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 6.068             ;
; channel_imp_module4:\out_gen:4:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 6.068             ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 6.068             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[7]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 6.068             ;
; channel_imp_module4:\out_gen:7:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 6.068             ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 4.969             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[2]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 4.969             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[6]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 4.969             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[3]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:6:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 4.969             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[8]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:8:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_rden~reg0                                 ; s_FLT_IN_DATA[3]     ; 4.969             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[5]~reg0                                                         ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:5:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 4.969             ;
; channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_rden~en                                   ; s_FLT_IN_DATA[3]     ; 4.969             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a27~porta_re_reg ; s_FLT_IN_DATA[27]    ; 3.292             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a27~porta_re_reg ; s_FLT_IN_DATA[27]    ; 3.292             ;
; altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a27~porta_re_reg ; s_FLT_IN_DATA[27]    ; 3.292             ;
; altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a3~porta_re_reg  ; s_FLT_IN_DATA[3]     ; 3.282             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a3~porta_re_reg  ; s_FLT_IN_DATA[3]     ; 3.282             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a3~porta_re_reg  ; s_FLT_IN_DATA[3]     ; 3.282             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a27~porta_re_reg ; s_FLT_IN_DATA[27]    ; 3.264             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a3~porta_re_reg  ; s_FLT_IN_DATA[3]     ; 3.253             ;
; altsyncram:\out_gen:1:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a22~porta_re_reg ; s_FLT_IN_DATA[22]    ; 2.866             ;
; altsyncram:\out_gen:1:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a24~porta_re_reg ; s_FLT_IN_DATA[24]    ; 2.782             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a24~porta_re_reg ; s_FLT_IN_DATA[24]    ; 2.782             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a24~porta_re_reg ; s_FLT_IN_DATA[24]    ; 2.782             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a24~porta_re_reg ; s_FLT_IN_DATA[24]    ; 2.759             ;
; altsyncram:\out_gen:1:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a12~porta_re_reg ; s_FLT_IN_DATA[12]    ; 2.752             ;
; altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a7~porta_re_reg  ; s_FLT_IN_DATA[7]     ; 2.751             ;
; altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a9~porta_re_reg  ; s_FLT_IN_DATA[9]     ; 2.750             ;
; altsyncram:\out_gen:1:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a16~porta_re_reg ; s_FLT_IN_DATA[16]    ; 2.739             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a21~porta_re_reg ; s_FLT_IN_DATA[21]    ; 2.735             ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_rden~reg0                                ; s_FLT_IN_DATA[20]    ; 2.723             ;
; mem_filter:mem_filter_mod|p_o_rd_ena[11]~reg0                                                        ; s_FLT_IN_DATA[20]    ; 2.723             ;
; channel_imp_module4:\out_gen:11:channel_imp_module4_mod|p_o_rden~en                                  ; s_FLT_IN_DATA[20]    ; 2.723             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:3:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:7:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:6:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:8:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:5:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:2:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:0:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a23~porta_re_reg ; s_FLT_IN_DATA[23]    ; 2.705             ;
; altsyncram:\out_gen:4:altsyncram_component|altsyncram_tiq3:auto_generated|ram_block1a25~porta_re_reg ; s_FLT_IN_DATA[25]    ; 2.694             ;
+------------------------------------------------------------------------------------------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "dec_to_ram"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dec_to_ram.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node p_CLK~input (placed in PIN E16 (CLK5, DIFFCLK_2n)) File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/dec_to_ram.vhd Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mem_filter:mem_filter_mod|p_o_rd_ena[0]~reg0 File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/mem_filter.vhd Line: 46
        Info (176357): Destination node channel_imp_module4:\out_gen:0:channel_imp_module4_mod|p_o_rden~reg0 File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/channel_imp_module4.vhd Line: 73
        Info (176357): Destination node mem_filter:mem_filter_mod|p_o_rd_ena[0]~en File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/mem_filter.vhd Line: 46
        Info (176357): Destination node channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_rden~reg0 File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/channel_imp_module4.vhd Line: 73
        Info (176357): Destination node mem_filter:mem_filter_mod|p_o_rd_ena[1]~reg0 File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/mem_filter.vhd Line: 46
        Info (176357): Destination node channel_imp_module4:\out_gen:1:channel_imp_module4_mod|p_o_rden~en File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/channel_imp_module4.vhd Line: 73
        Info (176357): Destination node channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_rden~reg0 File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/channel_imp_module4.vhd Line: 73
        Info (176357): Destination node mem_filter:mem_filter_mod|p_o_rd_ena[2]~reg0 File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/mem_filter.vhd Line: 46
        Info (176357): Destination node channel_imp_module4:\out_gen:2:channel_imp_module4_mod|p_o_rden~en File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/channel_imp_module4.vhd Line: 73
        Info (176357): Destination node channel_imp_module4:\out_gen:3:channel_imp_module4_mod|p_o_rden~reg0 File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/channel_imp_module4.vhd Line: 73
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node s_FLT_IN_DATA[0]~29  File: C:/Users/Budkova/Documents/Quartus/dec_to_ram/dec_to_ram.vhd Line: 225
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 24% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:27
Info (11888): Total time spent on timing analysis during the Fitter is 10.97 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/Budkova/Documents/Quartus/dec_to_ram/output_files/dec_to_ram.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1524 megabytes
    Info: Processing ended: Wed Mar 10 16:21:58 2021
    Info: Elapsed time: 00:01:01
    Info: Total CPU time (on all processors): 00:01:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Budkova/Documents/Quartus/dec_to_ram/output_files/dec_to_ram.fit.smsg.


