
===========================================================================
Clock Skew (Hold)
============================================================================
======================= nom_tt_025C_1v80 Corner ===================================

Clock core_clk
Latency      CRPR       Skew
__dut__.__uuf__.core_grant_reg_1_/CLK ^
2.925281
__dut__.__uuf__.core_RAM128/RAM.SLICE_16[4].RAM16.SLICE[0].RAM8.WORD[5].W.BYTE[3].B.BIT[3].genblk1.STORAGE/GATE v
4.993791   -0.187376    -2.255885

