## Circuitos Digitales II IE-0523
## Proyecto 2: Diseño de la capa de transacción PCIE adaptada y lógica de conmutación.
*Ultima versión: 26 de noviembre 2021*


El proyecto está conformado por 3 etapas. En la primera se desarrollan los módulos de memory.v y fifo.v, que a su vez está conformado de los módulos de control_logic.v, read_logic.v y write_logic.v. En la segunda etapa se añaden los módulos del contador.v, los arbitros1.v y arbitro2.v; finalmente, en la tercera etapa se tomaron los módulos anteriores y se conectaron de manera que formaran la capa de transacción PCIE adaptada y lógica de conmutación.
