# FIR Fliter design signal flow with Matlab and Verilog HDL
適用verilog HDL 設計n抽頭 FIR Filter 電路，使用Matlab計算n抽頭係數，並且圖形驗證Filter濾波情形。
