TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Wed May 01 15:57:06 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_sub_add'
 12. Slow Model Setup: 'Arena_clk'
 13. Slow Model Hold: 'Arena_clk'
 14. Slow Model Hold: 'Arena_sub_add'
 15. Slow Model Minimum Pulse Width: 'Arena_sub_add'
 16. Slow Model Minimum Pulse Width: 'Arena_clk'
 17. Slow Model Minimum Pulse Width: 'Arena_button[0]'
 18. Slow Model Minimum Pulse Width: 'Arena_button[1]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'Arena_sub_add'
 29. Fast Model Setup: 'Arena_clk'
 30. Fast Model Hold: 'Arena_clk'
 31. Fast Model Hold: 'Arena_sub_add'
 32. Fast Model Minimum Pulse Width: 'Arena_sub_add'
 33. Fast Model Minimum Pulse Width: 'Arena_clk'
 34. Fast Model Minimum Pulse Width: 'Arena_button[0]'
 35. Fast Model Minimum Pulse Width: 'Arena_button[1]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Arena_button[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[0] } ;
; Arena_button[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[1] } ;
; Arena_clk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }       ;
; Arena_sub_add   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_sub_add }   ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; Arena_sub_add ; -17.732 ; -631.722      ;
; Arena_clk     ; -0.952  ; -3.556        ;
+---------------+---------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; Arena_clk     ; 0.119 ; 0.000         ;
; Arena_sub_add ; 1.197 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Slow Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_sub_add   ; -1.380 ; -1.380        ;
; Arena_clk       ; -1.222 ; -65.222       ;
; Arena_button[0] ; -1.222 ; -1.222        ;
; Arena_button[1] ; -1.222 ; -1.222        ;
+-----------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_sub_add'                                                                                                                                                                   ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -17.732 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.044      ; 17.453     ;
; -17.619 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.160      ; 17.331     ;
; -17.597 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.049      ; 17.323     ;
; -17.578 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.044      ; 17.299     ;
; -17.484 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.165      ; 17.201     ;
; -17.465 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.160      ; 17.177     ;
; -17.334 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.015      ; 17.023     ;
; -17.241 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.171      ; 16.923     ;
; -17.207 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.049      ; 16.933     ;
; -17.199 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.020      ; 16.893     ;
; -17.180 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.015      ; 16.869     ;
; -17.106 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.176      ; 16.793     ;
; -17.094 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.165      ; 16.811     ;
; -17.087 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.171      ; 16.769     ;
; -17.053 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.049      ; 16.779     ;
; -16.940 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.165      ; 16.657     ;
; -16.811 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 16.534     ;
; -16.809 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.020      ; 16.503     ;
; -16.716 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.176      ; 16.403     ;
; -16.706 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 16.426     ;
; -16.676 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.048      ; 16.404     ;
; -16.657 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 16.380     ;
; -16.655 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.020      ; 16.349     ;
; -16.620 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 16.340     ;
; -16.593 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.159      ; 16.304     ;
; -16.562 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.176      ; 16.249     ;
; -16.507 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.159      ; 16.218     ;
; -16.401 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.038      ; 16.116     ;
; -16.308 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.014      ; 15.996     ;
; -16.288 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.154      ; 15.994     ;
; -16.286 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.048      ; 16.014     ;
; -16.253 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.062      ; 15.949     ;
; -16.251 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.037      ; 15.965     ;
; -16.222 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.014      ; 15.910     ;
; -16.215 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.170      ; 15.896     ;
; -16.138 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.153      ; 15.843     ;
; -16.132 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.048      ; 15.860     ;
; -16.129 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.170      ; 15.810     ;
; -16.118 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.067      ; 15.819     ;
; -16.099 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.037      ; 15.813     ;
; -16.099 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.062      ; 15.795     ;
; -16.003 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.009      ; 15.686     ;
; -15.986 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.153      ; 15.691     ;
; -15.960 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.020      ; 15.598     ;
; -15.910 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.165      ; 15.586     ;
; -15.902 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.037      ; 15.616     ;
; -15.853 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.008      ; 15.535     ;
; -15.825 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.025      ; 15.468     ;
; -15.820 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.040      ; 15.537     ;
; -15.806 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.020      ; 15.444     ;
; -15.789 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.153      ; 15.494     ;
; -15.785 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.042      ; 15.507     ;
; -15.760 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.164      ; 15.435     ;
; -15.728 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.067      ; 15.429     ;
; -15.707 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.156      ; 15.415     ;
; -15.701 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.008      ; 15.383     ;
; -15.699 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.042      ; 15.421     ;
; -15.608 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.164      ; 15.283     ;
; -15.574 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.067      ; 15.275     ;
; -15.504 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.008      ; 15.186     ;
; -15.480 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.037      ; 15.197     ;
; -15.435 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.025      ; 15.078     ;
; -15.422 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.011      ; 15.107     ;
; -15.411 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.164      ; 15.086     ;
; -15.404 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 15.124     ;
; -15.373 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.036      ; 15.049     ;
; -15.349 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 15.069     ;
; -15.330 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.036      ; 15.046     ;
; -15.329 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.167      ; 15.007     ;
; -15.291 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.159      ; 15.002     ;
; -15.281 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.025      ; 14.924     ;
; -15.238 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.041      ; 14.919     ;
; -15.236 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.159      ; 14.947     ;
; -15.227 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.061      ; 14.922     ;
; -15.219 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.036      ; 14.895     ;
; -15.178 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.036      ; 14.894     ;
; -15.141 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.061      ; 14.836     ;
; -15.006 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.014      ; 14.694     ;
; -14.981 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.036      ; 14.697     ;
; -14.951 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.014      ; 14.639     ;
; -14.935 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.040      ; 14.652     ;
; -14.934 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.019      ; 14.571     ;
; -14.922 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.056      ; 14.612     ;
; -14.913 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.170      ; 14.594     ;
; -14.899 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.039      ; 14.618     ;
; -14.891 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.021      ; 14.585     ;
; -14.858 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.170      ; 14.539     ;
; -14.848 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.019      ; 14.485     ;
; -14.848 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.041      ; 14.529     ;
; -14.822 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.156      ; 14.530     ;
; -14.772 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.055      ; 14.461     ;
; -14.756 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.026      ; 14.455     ;
; -14.737 ; Arena_32bitAccumulator:inst|inst2[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.048      ; 14.462     ;
; -14.737 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.021      ; 14.431     ;
; -14.694 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.041      ; 14.375     ;
; -14.629 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.014      ; 14.261     ;
; -14.624 ; Arena_32bitAccumulator:inst|inst2[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.164      ; 14.340     ;
; -14.620 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.055      ; 14.309     ;
; -14.593 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.043      ; 14.313     ;
; -14.537 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.011      ; 14.222     ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.952 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.097     ; 0.407      ;
; -0.370 ; Arena_32bitInput:inst2|Arena_32bitOutput[0]                                  ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.085     ; 0.821      ;
; -0.262 ; Arena_32bitInput:inst2|Arena_32bitOutput[3]                                  ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.015      ; 0.813      ;
; -0.237 ; Arena_32bitInput:inst2|Arena_32bitOutput[6]                                  ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.018      ; 0.791      ;
; -0.211 ; Arena_32bitInput:inst2|Arena_32bitOutput[2]                                  ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.044      ; 0.791      ;
; -0.168 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.196      ; 0.399      ;
; -0.112 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.154     ; 0.494      ;
; -0.106 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.156     ; 0.486      ;
; -0.097 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.149     ; 0.484      ;
; -0.089 ; Arena_32bitInput:inst2|Arena_32bitOutput[1]                                  ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.016      ; 0.641      ;
; -0.089 ; Arena_32bitInput:inst2|Arena_32bitOutput[4]                                  ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.016      ; 0.641      ;
; -0.086 ; Arena_32bitInput:inst2|Arena_32bitOutput[7]                                  ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.016      ; 0.638      ;
; -0.086 ; Arena_32bitInput:inst2|Arena_32bitOutput[9]                                  ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.017      ; 0.639      ;
; -0.086 ; Arena_32bitInput:inst2|Arena_32bitOutput[16]                                 ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.006      ; 0.628      ;
; -0.056 ; Arena_32bitInput:inst2|Arena_32bitOutput[8]                                  ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.044      ; 0.636      ;
; -0.045 ; Arena_32bitInput:inst2|Arena_32bitOutput[15]                                 ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.083     ; 0.498      ;
; -0.040 ; Arena_32bitInput:inst2|Arena_32bitOutput[13]                                 ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.084     ; 0.492      ;
; -0.038 ; Arena_32bitInput:inst2|Arena_32bitOutput[10]                                 ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.063      ; 0.637      ;
; -0.036 ; Arena_32bitInput:inst2|Arena_32bitOutput[14]                                 ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.081     ; 0.491      ;
; -0.035 ; Arena_32bitInput:inst2|Arena_32bitOutput[5]                                  ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.069      ; 0.640      ;
; -0.033 ; Arena_32bitInput:inst2|Arena_32bitOutput[11]                                 ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; -0.083     ; 0.486      ;
; -0.031 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.595      ; 3.162      ;
; -0.031 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.067     ; 0.500      ;
; -0.029 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.067     ; 0.498      ;
; -0.028 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.595      ; 3.159      ;
; -0.028 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.592      ; 3.156      ;
; -0.027 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.623      ; 3.186      ;
; -0.025 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.592      ; 3.153      ;
; -0.022 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.603      ; 3.161      ;
; -0.019 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.071     ; 0.484      ;
; -0.017 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.150      ;
; -0.017 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.610      ; 3.163      ;
; -0.017 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.066     ; 0.487      ;
; -0.017 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.610      ; 3.163      ;
; -0.015 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.071     ; 0.480      ;
; -0.012 ; Arena_32bitInput:inst2|Arena_32bitOutput[17]                                 ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.068     ; 0.480      ;
; -0.010 ; Arena_32bitInput:inst2|Arena_32bitOutput[21]                                 ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.065     ; 0.481      ;
; -0.004 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.052     ; 0.488      ;
; -0.003 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.136      ;
; -0.002 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.609      ; 3.147      ;
; 0.000  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.609      ; 3.145      ;
; 0.001  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.038     ; 0.497      ;
; 0.002  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.606      ; 3.140      ;
; 0.003  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.044     ; 0.489      ;
; 0.004  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.038     ; 0.494      ;
; 0.005  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.050     ; 0.481      ;
; 0.007  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.126      ;
; 0.007  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.601      ; 3.130      ;
; 0.008  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.032     ; 0.496      ;
; 0.009  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.608      ; 3.135      ;
; 0.010  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.035     ; 0.491      ;
; 0.011  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.030     ; 0.495      ;
; 0.013  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.032     ; 0.491      ;
; 0.014  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.044     ; 0.978      ;
; 0.015  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.030     ; 0.491      ;
; 0.016  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.030     ; 0.490      ;
; 0.016  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.601      ; 3.121      ;
; 0.017  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.037     ; 0.482      ;
; 0.017  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.031     ; 0.488      ;
; 0.017  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.032     ; 0.487      ;
; 0.018  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.602      ; 3.120      ;
; 0.018  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.023     ; 0.495      ;
; 0.022  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.023     ; 0.491      ;
; 0.025  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.015     ; 0.496      ;
; 0.025  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.603      ; 3.114      ;
; 0.026  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.029     ; 0.481      ;
; 0.026  ; Arena_32bitInput:inst2|Arena_32bitOutput[25]                                 ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.022     ; 0.488      ;
; 0.027  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.598      ; 3.107      ;
; 0.028  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.011     ; 0.497      ;
; 0.029  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.026     ; 0.481      ;
; 0.030  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.022     ; 0.484      ;
; 0.032  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.619      ; 3.123      ;
; 0.035  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.594      ; 3.095      ;
; 0.039  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.015     ; 0.482      ;
; 0.039  ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                                 ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.005     ; 0.492      ;
; 0.040  ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                                 ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.004     ; 0.492      ;
; 0.042  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.013     ; 0.481      ;
; 0.050  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.606      ; 3.092      ;
; 0.052  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.606      ; 3.090      ;
; 0.053  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.606      ; 3.089      ;
; 0.062  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.020      ; 0.494      ;
; 0.066  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.067      ;
; 0.067  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.168     ; 0.801      ;
; 0.068  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.065      ;
; 0.069  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.609      ; 3.076      ;
; 0.070  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.619      ; 3.085      ;
; 0.070  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.159     ; 0.807      ;
; 0.071  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.609      ; 3.074      ;
; 0.084  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.593      ; 3.045      ;
; 0.116  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.153     ; 0.767      ;
; 0.117  ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                                 ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.068      ; 0.487      ;
; 0.151  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.588      ; 2.973      ;
; 0.185  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.043     ; 0.808      ;
; 0.199  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.037     ; 0.800      ;
; 0.201  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.037     ; 0.798      ;
; 0.207  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.027     ; 0.802      ;
; 0.209  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.072     ; 0.755      ;
; 0.210  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.030     ; 0.796      ;
; 0.211  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.065     ; 0.760      ;
; 0.211  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.068     ; 0.757      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.119 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.588      ; 2.973      ;
; 0.186 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.593      ; 3.045      ;
; 0.199 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.609      ; 3.074      ;
; 0.200 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.619      ; 3.085      ;
; 0.201 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.609      ; 3.076      ;
; 0.202 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.597      ; 3.065      ;
; 0.203 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.196      ; 0.399      ;
; 0.204 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.597      ; 3.067      ;
; 0.217 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.606      ; 3.089      ;
; 0.218 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.606      ; 3.090      ;
; 0.220 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.606      ; 3.092      ;
; 0.235 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.594      ; 3.095      ;
; 0.238 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.619      ; 3.123      ;
; 0.243 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.598      ; 3.107      ;
; 0.245 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.603      ; 3.114      ;
; 0.252 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.602      ; 3.120      ;
; 0.254 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.601      ; 3.121      ;
; 0.261 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.608      ; 3.135      ;
; 0.263 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.601      ; 3.130      ;
; 0.263 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.597      ; 3.126      ;
; 0.268 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.606      ; 3.140      ;
; 0.270 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.609      ; 3.145      ;
; 0.272 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.609      ; 3.147      ;
; 0.273 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.597      ; 3.136      ;
; 0.287 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.597      ; 3.150      ;
; 0.287 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.610      ; 3.163      ;
; 0.287 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.610      ; 3.163      ;
; 0.292 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.603      ; 3.161      ;
; 0.295 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.592      ; 3.153      ;
; 0.297 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.623      ; 3.186      ;
; 0.298 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.595      ; 3.159      ;
; 0.298 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.592      ; 3.156      ;
; 0.301 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.595      ; 3.162      ;
; 0.323 ; Arena_32bitInput:inst2|Arena_32bitOutput[27]                                 ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.005     ; 0.084      ;
; 0.324 ; Arena_32bitInput:inst2|Arena_32bitOutput[19]                                 ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.006     ; 0.084      ;
; 0.324 ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                                 ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.006     ; 0.084      ;
; 0.324 ; Arena_32bitInput:inst2|Arena_32bitOutput[29]                                 ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.006     ; 0.084      ;
; 0.337 ; Arena_32bitInput:inst2|Arena_32bitOutput[23]                                 ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.019     ; 0.084      ;
; 0.338 ; Arena_32bitInput:inst2|Arena_32bitOutput[31]                                 ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.020     ; 0.084      ;
; 0.340 ; Arena_32bitInput:inst2|Arena_32bitOutput[30]                                 ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.022     ; 0.084      ;
; 0.359 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.010     ; 0.615      ;
; 0.362 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.013     ; 0.615      ;
; 0.363 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.018     ; 0.611      ;
; 0.376 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.023     ; 0.619      ;
; 0.379 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.035     ; 0.610      ;
; 0.379 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.029     ; 0.616      ;
; 0.380 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.017     ; 0.629      ;
; 0.381 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.038     ; 0.609      ;
; 0.385 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.031     ; 0.620      ;
; 0.386 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.032     ; 0.620      ;
; 0.386 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.032     ; 0.620      ;
; 0.386 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.032     ; 0.620      ;
; 0.387 ; Arena_32bitInput:inst2|Arena_32bitOutput[20]                                 ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.069     ; 0.084      ;
; 0.388 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.031     ; 0.623      ;
; 0.389 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.031     ; 0.624      ;
; 0.395 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.050     ; 0.611      ;
; 0.395 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.045     ; 0.616      ;
; 0.398 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.052     ; 0.612      ;
; 0.420 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.067     ; 0.619      ;
; 0.433 ; Arena_32bitInput:inst2|Arena_32bitOutput[28]                                 ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.115     ; 0.084      ;
; 0.444 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.071     ; 0.639      ;
; 0.453 ; Arena_32bitInput:inst2|Arena_32bitOutput[18]                                 ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.135     ; 0.084      ;
; 0.509 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.018     ; 0.757      ;
; 0.559 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.065     ; 0.760      ;
; 0.559 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.068     ; 0.757      ;
; 0.560 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.030     ; 0.796      ;
; 0.561 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.072     ; 0.755      ;
; 0.563 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.027     ; 0.802      ;
; 0.569 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.037     ; 0.798      ;
; 0.571 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.037     ; 0.800      ;
; 0.585 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.043     ; 0.808      ;
; 0.619 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.588      ; 2.973      ;
; 0.653 ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                                 ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.068      ; 0.487      ;
; 0.654 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.153     ; 0.767      ;
; 0.686 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.593      ; 3.045      ;
; 0.699 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.609      ; 3.074      ;
; 0.700 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.619      ; 3.085      ;
; 0.700 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.159     ; 0.807      ;
; 0.701 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.609      ; 3.076      ;
; 0.702 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.597      ; 3.065      ;
; 0.703 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.168     ; 0.801      ;
; 0.704 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.597      ; 3.067      ;
; 0.708 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.020      ; 0.494      ;
; 0.717 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.606      ; 3.089      ;
; 0.718 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.606      ; 3.090      ;
; 0.720 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.606      ; 3.092      ;
; 0.728 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; -0.013     ; 0.481      ;
; 0.730 ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                                 ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.004     ; 0.492      ;
; 0.731 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; -0.015     ; 0.482      ;
; 0.731 ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                                 ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.005     ; 0.492      ;
; 0.735 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.594      ; 3.095      ;
; 0.738 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.619      ; 3.123      ;
; 0.740 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; -0.022     ; 0.484      ;
; 0.741 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; -0.026     ; 0.481      ;
; 0.742 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; -0.011     ; 0.497      ;
; 0.743 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.598      ; 3.107      ;
; 0.744 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; -0.029     ; 0.481      ;
; 0.744 ; Arena_32bitInput:inst2|Arena_32bitOutput[25]                                 ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.022     ; 0.488      ;
; 0.745 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 2.603      ; 3.114      ;
; 0.745 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; -0.015     ; 0.496      ;
+-------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.197 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.065      ; 1.262      ;
; 1.367 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.023      ; 1.390      ;
; 1.402 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.067      ; 1.469      ;
; 1.464 ; Arena_32bitAccumulator:inst|inst3[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.037      ; 1.501      ;
; 1.485 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.185      ; 1.670      ;
; 1.490 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.067      ; 1.557      ;
; 1.528 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.032      ; 1.560      ;
; 1.547 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.032      ; 1.579      ;
; 1.552 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.155      ; 1.707      ;
; 1.560 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.032      ; 1.592      ;
; 1.572 ; Arena_32bitAccumulator:inst|inst3[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.153      ; 1.725      ;
; 1.574 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.180      ; 1.754      ;
; 1.583 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.010      ; 1.593      ;
; 1.594 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 1.623      ;
; 1.642 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.068      ; 1.710      ;
; 1.668 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.069      ; 1.737      ;
; 1.672 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 1.701      ;
; 1.682 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.068      ; 1.750      ;
; 1.697 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 1.728      ;
; 1.706 ; Arena_32bitAccumulator:inst|inst3[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.013      ; 1.719      ;
; 1.706 ; Arena_32bitAccumulator:inst|inst3[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.071      ; 1.777      ;
; 1.725 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 1.756      ;
; 1.742 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.038      ; 1.780      ;
; 1.743 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.032      ; 1.275      ;
; 1.822 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.045      ; 1.867      ;
; 1.836 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.168      ; 2.004      ;
; 1.842 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 1.873      ;
; 1.850 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.168      ; 2.018      ;
; 1.866 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.023      ; 1.389      ;
; 1.878 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.037      ; 1.915      ;
; 1.911 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.045      ; 1.956      ;
; 1.915 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.035      ; 1.950      ;
; 1.930 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.027      ; 1.957      ;
; 1.940 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 1.969      ;
; 1.947 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.186      ; 2.133      ;
; 1.960 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.181      ; 2.141      ;
; 1.974 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.184      ; 2.158      ;
; 1.975 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.169      ; 1.644      ;
; 1.977 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.180      ; 2.157      ;
; 1.990 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.031      ; 1.521      ;
; 1.994 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.032      ; 1.526      ;
; 2.043 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.030      ; 2.073      ;
; 2.067 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.172      ; 2.239      ;
; 2.072 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 2.103      ;
; 2.075 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.067      ; 1.642      ;
; 2.077 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.032      ; 1.609      ;
; 2.088 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.072      ; 2.160      ;
; 2.107 ; Arena_32bitAccumulator:inst|inst2[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.038      ; 2.145      ;
; 2.108 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.011      ; 1.619      ;
; 2.143 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.156      ; 1.799      ;
; 2.149 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.066      ; 1.715      ;
; 2.156 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.180      ; 1.836      ;
; 2.164 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.181      ; 2.345      ;
; 2.171 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.181      ; 2.352      ;
; 2.193 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.027      ; 1.720      ;
; 2.197 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.030      ; 1.727      ;
; 2.208 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.067      ; 1.775      ;
; 2.215 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.037      ; 2.252      ;
; 2.216 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.030      ; 1.746      ;
; 2.219 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.031      ; 1.750      ;
; 2.222 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.167      ; 1.889      ;
; 2.232 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.030      ; 1.762      ;
; 2.246 ; Arena_32bitAccumulator:inst|inst2[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.053      ; 1.799      ;
; 2.247 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.037      ; 2.284      ;
; 2.255 ; Arena_32bitAccumulator:inst|inst2[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.088      ; 2.343      ;
; 2.272 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.074      ; 2.346      ;
; 2.279 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.067      ; 1.846      ;
; 2.287 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.002     ; 2.285      ;
; 2.292 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.159      ; 2.451      ;
; 2.309 ; Arena_32bitAccumulator:inst|inst2[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.149      ; 1.958      ;
; 2.319 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.070      ; 1.889      ;
; 2.320 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.190      ; 2.510      ;
; 2.323 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.186      ; 2.509      ;
; 2.326 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.048      ; 2.374      ;
; 2.336 ; Arena_32bitAccumulator:inst|inst2[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.026      ; 2.362      ;
; 2.341 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.071      ; 1.912      ;
; 2.344 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.015      ; 1.859      ;
; 2.350 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.002     ; 2.348      ;
; 2.367 ; Arena_32bitAccumulator:inst|inst3[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.052      ; 2.419      ;
; 2.372 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.046      ; 2.418      ;
; 2.375 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.024      ; 2.399      ;
; 2.384 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.038      ; 1.922      ;
; 2.385 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.023      ; 2.408      ;
; 2.408 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.029      ; 1.937      ;
; 2.421 ; Arena_32bitAccumulator:inst|inst3[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.149      ; 2.070      ;
; 2.434 ; Arena_32bitAccumulator:inst|inst2[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.002     ; 2.432      ;
; 2.440 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 2.471      ;
; 2.455 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.038      ; 2.493      ;
; 2.468 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.050      ; 2.518      ;
; 2.469 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.015      ; 2.484      ;
; 2.473 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.155      ; 2.628      ;
; 2.476 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.031      ; 2.507      ;
; 2.477 ; Arena_32bitAccumulator:inst|inst2[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.053      ; 2.530      ;
; 2.499 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.017      ; 2.516      ;
; 2.524 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 2.567      ;
; 2.525 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.073      ; 2.098      ;
; 2.535 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.044      ; 2.079      ;
; 2.536 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.155      ; 2.691      ;
; 2.537 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.017      ; 2.554      ;
; 2.549 ; Arena_32bitAccumulator:inst|inst2[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.188      ; 2.737      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[0]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[1]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 4.094  ; 4.094  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 1.875  ; 1.875  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 2.188  ; 2.188  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 1.820  ; 1.820  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 1.645  ; 1.645  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 1.479  ; 1.479  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 1.900  ; 1.900  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 1.895  ; 1.895  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 1.805  ; 1.805  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 1.569  ; 1.569  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 2.229  ; 2.229  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.994  ; 0.994  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.537  ; 0.537  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.615  ; 0.615  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 4.094  ; 4.094  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.088  ; 4.088  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.031  ; 4.031  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 4.293  ; 4.293  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 1.983  ; 1.983  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 1.907  ; 1.907  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 1.631  ; 1.631  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 1.456  ; 1.456  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 1.521  ; 1.521  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 1.970  ; 1.970  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 1.420  ; 1.420  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 1.719  ; 1.719  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 1.900  ; 1.900  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 2.051  ; 2.051  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.889  ; 0.889  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.409  ; 0.409  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.581  ; 0.581  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 4.155  ; 4.155  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 4.293  ; 4.293  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.089  ; 4.089  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.531  ; 0.531  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 21.285 ; 21.285 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 18.443 ; 18.443 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.253  ; 0.253  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -1.211 ; -1.211 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -1.348 ; -1.348 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -1.133 ; -1.133 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -0.822 ; -0.822 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -0.786 ; -0.786 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -1.207 ; -1.207 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -0.870 ; -0.870 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -1.112 ; -1.112 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -0.880 ; -0.880 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -1.389 ; -1.389 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -0.305 ; -0.305 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.136  ; 0.136  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.253  ; 0.253  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -3.414 ; -3.414 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -3.411 ; -3.411 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -3.353 ; -3.353 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.402  ; 0.402  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -1.301 ; -1.301 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -1.035 ; -1.035 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -0.953 ; -0.953 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -0.783 ; -0.783 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -0.849 ; -0.849 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -1.097 ; -1.097 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.592 ; -0.592 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -1.047 ; -1.047 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -1.067 ; -1.067 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -1.185 ; -1.185 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -0.006 ; -0.006 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.277  ; 0.277  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.402  ; 0.402  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -3.473 ; -3.473 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -3.470 ; -3.470 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -3.416 ; -3.416 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; -0.119 ; -0.119 ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -4.488 ; -4.488 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -5.031 ; -5.031 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 7.271  ; 7.271  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 7.082  ; 7.082  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 6.966  ; 6.966  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 6.123  ; 6.123  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 6.935  ; 6.935  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 7.000  ; 7.000  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 6.529  ; 6.529  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 7.255  ; 7.255  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 6.417  ; 6.417  ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 6.652  ; 6.652  ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 6.462  ; 6.462  ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 6.368  ; 6.368  ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 6.433  ; 6.433  ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 6.712  ; 6.712  ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 6.402  ; 6.402  ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 7.271  ; 7.271  ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 6.816  ; 6.816  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 7.095  ; 7.095  ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 7.095  ; 7.095  ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 6.786  ; 6.786  ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 6.886  ; 6.886  ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 6.349  ; 6.349  ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 6.517  ; 6.517  ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 6.479  ; 6.479  ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 6.511  ; 6.511  ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 6.460  ; 6.460  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 6.570  ; 6.570  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 6.765  ; 6.765  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 6.272  ; 6.272  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 6.533  ; 6.533  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 6.595  ; 6.595  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 6.031  ; 6.031  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 6.572  ; 6.572  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 7.005  ; 7.005  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 6.595  ; 6.595  ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 6.465  ; 6.465  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 9.071  ; 9.071  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.722  ; 7.722  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 9.071  ; 9.071  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.430  ; 7.430  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 7.144  ; 7.144  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 7.369  ; 7.369  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.234  ; 7.234  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.769  ; 7.769  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.283  ; 7.283  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.347  ; 7.347  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 7.611  ; 7.611  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 7.495  ; 7.495  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 8.350  ; 8.350  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 7.158  ; 7.158  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.391  ; 7.391  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.310  ; 7.310  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.221  ; 7.221  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.220  ; 7.220  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.362  ; 7.362  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.322  ; 7.322  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 7.295  ; 7.295  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 7.141  ; 7.141  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.689  ; 7.689  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 7.101  ; 7.101  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 7.334  ; 7.334  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.355  ; 7.355  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.712  ; 7.712  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 7.419  ; 7.419  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 8.592  ; 8.592  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.722  ; 7.722  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 8.592  ; 8.592  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.430  ; 7.430  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 7.144  ; 7.144  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.526  ; 7.526  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 7.369  ; 7.369  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.254  ; 7.254  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.779  ; 7.779  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.323  ; 7.323  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.347  ; 7.347  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 7.611  ; 7.611  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 7.525  ; 7.525  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 8.360  ; 8.360  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 7.285  ; 7.285  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.391  ; 7.391  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.310  ; 7.310  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.221  ; 7.221  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.210  ; 7.210  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.362  ; 7.362  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.322  ; 7.322  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 7.295  ; 7.295  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 7.171  ; 7.171  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.679  ; 7.679  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 7.101  ; 7.101  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 7.334  ; 7.334  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.375  ; 7.375  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.682  ; 7.682  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 7.429  ; 7.429  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 10.333 ; 10.333 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 10.194 ; 10.194 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 10.320 ; 10.320 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 10.592 ; 10.592 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 10.689 ; 10.689 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 10.580 ; 10.580 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 10.095 ; 10.095 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 10.423 ; 10.423 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 10.675 ; 10.675 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 9.789  ; 9.789  ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 11.982 ; 11.982 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 10.302 ; 10.302 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 11.391 ; 11.391 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 10.252 ; 10.252 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 11.445 ; 11.445 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 11.039 ; 11.039 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 11.182 ; 11.182 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 9.971  ; 9.971  ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 10.300 ; 10.300 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 10.979 ; 10.979 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 10.744 ; 10.744 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 10.068 ; 10.068 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 10.916 ; 10.916 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 11.065 ; 11.065 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 10.310 ; 10.310 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 9.905  ; 9.905  ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 9.871  ; 9.871  ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 9.837  ; 9.837  ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 7.608  ; 7.608  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 7.585  ; 7.585  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 7.558  ; 7.558  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 7.863  ; 7.863  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 7.834  ; 7.834  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 8.107  ; 8.107  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.868  ; 7.868  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.844  ; 7.844  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.833  ; 7.833  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 8.156  ; 8.156  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.845  ; 7.845  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 8.132  ; 8.132  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 8.159  ; 8.159  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 8.010  ; 8.010  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 8.007  ; 8.007  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 7.975  ; 7.975  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 8.257  ; 8.257  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 8.260  ; 8.260  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 8.229  ; 8.229  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 8.229  ; 8.229  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 8.364  ; 8.364  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 8.378  ; 8.378  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 8.317  ; 8.317  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 8.353  ; 8.353  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 8.339  ; 8.339  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.614  ; 8.614  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 8.535  ; 8.535  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 6.123  ; 6.123  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 7.082  ; 7.082  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 6.966  ; 6.966  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 6.123  ; 6.123  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 6.935  ; 6.935  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 7.000  ; 7.000  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 6.529  ; 6.529  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 7.255  ; 7.255  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 6.417  ; 6.417  ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 6.652  ; 6.652  ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 6.462  ; 6.462  ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 6.368  ; 6.368  ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 6.433  ; 6.433  ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 6.712  ; 6.712  ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 6.402  ; 6.402  ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 7.271  ; 7.271  ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 6.816  ; 6.816  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 6.031  ; 6.031  ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 7.095  ; 7.095  ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 6.786  ; 6.786  ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 6.886  ; 6.886  ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 6.349  ; 6.349  ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 6.517  ; 6.517  ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 6.479  ; 6.479  ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 6.511  ; 6.511  ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 6.460  ; 6.460  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 6.570  ; 6.570  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 6.765  ; 6.765  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 6.272  ; 6.272  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 6.533  ; 6.533  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 6.595  ; 6.595  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 6.031  ; 6.031  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 6.572  ; 6.572  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 7.005  ; 7.005  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 6.595  ; 6.595  ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 6.465  ; 6.465  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.722  ; 7.722  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 9.071  ; 9.071  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.430  ; 7.430  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 7.144  ; 7.144  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 7.369  ; 7.369  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.234  ; 7.234  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.769  ; 7.769  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.283  ; 7.283  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.347  ; 7.347  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 7.611  ; 7.611  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 7.495  ; 7.495  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 8.350  ; 8.350  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 7.158  ; 7.158  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.391  ; 7.391  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.310  ; 7.310  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.221  ; 7.221  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.220  ; 7.220  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.362  ; 7.362  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.322  ; 7.322  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 7.295  ; 7.295  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 7.141  ; 7.141  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.689  ; 7.689  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 7.101  ; 7.101  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 7.334  ; 7.334  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.355  ; 7.355  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.712  ; 7.712  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 7.419  ; 7.419  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.722  ; 7.722  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 8.592  ; 8.592  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.430  ; 7.430  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 7.144  ; 7.144  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.526  ; 7.526  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 7.369  ; 7.369  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.254  ; 7.254  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.779  ; 7.779  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.323  ; 7.323  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.347  ; 7.347  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 7.611  ; 7.611  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 7.525  ; 7.525  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 8.360  ; 8.360  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 7.285  ; 7.285  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.391  ; 7.391  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.310  ; 7.310  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.221  ; 7.221  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.210  ; 7.210  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.362  ; 7.362  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.322  ; 7.322  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 7.295  ; 7.295  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 7.171  ; 7.171  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.679  ; 7.679  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 7.101  ; 7.101  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 7.334  ; 7.334  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.375  ; 7.375  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.682  ; 7.682  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 7.429  ; 7.429  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 9.033  ; 9.033  ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 8.894  ; 8.894  ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 9.020  ; 9.020  ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 9.291  ; 9.291  ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 9.389  ; 9.389  ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 9.278  ; 9.278  ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 8.786  ; 8.786  ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 10.102 ; 10.102 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 10.325 ; 10.325 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 9.440  ; 9.440  ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 11.628 ; 11.628 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 9.953  ; 9.953  ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 11.037 ; 11.037 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 9.897  ; 9.897  ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 10.598 ; 10.598 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 10.158 ; 10.158 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 10.301 ; 10.301 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 9.085  ; 9.085  ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 9.464  ; 9.464  ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 10.090 ; 10.090 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 9.866  ; 9.866  ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 9.178  ; 9.178  ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 10.030 ; 10.030 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 10.173 ; 10.173 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 9.420  ; 9.420  ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 9.013  ; 9.013  ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 8.981  ; 8.981  ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 8.946  ; 8.946  ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 7.409  ; 7.409  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 7.443  ; 7.443  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 7.416  ; 7.416  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 7.395  ; 7.395  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 7.684  ; 7.684  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 7.363  ; 7.363  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 7.670  ; 7.670  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.169  ; 7.169  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.146  ; 7.146  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.153  ; 7.153  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 7.467  ; 7.467  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.161  ; 7.161  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 7.449  ; 7.449  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 7.466  ; 7.466  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 7.423  ; 7.423  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 7.434  ; 7.434  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 7.444  ; 7.444  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 7.691  ; 7.691  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 7.688  ; 7.688  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 7.672  ; 7.672  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 7.663  ; 7.663  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 7.753  ; 7.753  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 7.767  ; 7.767  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 7.729  ; 7.729  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 7.739  ; 7.739  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 7.728  ; 7.728  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.034  ; 8.034  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 7.913  ; 7.913  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_sub_add ; -7.219 ; -242.745      ;
; Arena_clk     ; -0.151 ; -0.151        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.221 ; -5.848        ;
; Arena_sub_add ; 0.590  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Fast Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_sub_add   ; -1.380 ; -1.380        ;
; Arena_clk       ; -1.222 ; -65.222       ;
; Arena_button[0] ; -1.222 ; -1.222        ;
; Arena_button[1] ; -1.222 ; -1.222        ;
+-----------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_sub_add'                                                                                                                                                                  ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -7.219 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.018     ; 7.353      ;
; -7.182 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.025      ; 7.313      ;
; -7.175 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.018     ; 7.309      ;
; -7.173 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.014     ; 7.311      ;
; -7.138 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.025      ; 7.269      ;
; -7.136 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.029      ; 7.271      ;
; -7.080 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 7.194      ;
; -7.036 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 7.150      ;
; -7.034 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.032     ; 7.152      ;
; -7.011 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.030      ; 7.134      ;
; -7.007 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.014     ; 7.145      ;
; -6.970 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.029      ; 7.105      ;
; -6.967 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.030      ; 7.090      ;
; -6.965 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.034      ; 7.092      ;
; -6.935 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.014     ; 7.073      ;
; -6.898 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.029      ; 7.033      ;
; -6.868 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.032     ; 6.986      ;
; -6.848 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.018     ; 6.984      ;
; -6.812 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 6.944      ;
; -6.804 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.018     ; 6.940      ;
; -6.802 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.014     ; 6.942      ;
; -6.799 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.034      ; 6.926      ;
; -6.796 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.032     ; 6.914      ;
; -6.788 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 6.920      ;
; -6.775 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.023      ; 6.904      ;
; -6.751 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.023      ; 6.880      ;
; -6.727 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.034      ; 6.854      ;
; -6.673 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.038     ; 6.785      ;
; -6.667 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.024     ; 6.795      ;
; -6.649 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.038     ; 6.761      ;
; -6.636 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.014     ; 6.776      ;
; -6.630 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.019      ; 6.755      ;
; -6.619 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.025     ; 6.746      ;
; -6.613 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.008     ; 6.738      ;
; -6.604 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.028      ; 6.725      ;
; -6.582 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.018      ; 6.706      ;
; -6.580 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.028      ; 6.701      ;
; -6.569 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.008     ; 6.694      ;
; -6.567 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.004     ; 6.696      ;
; -6.566 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.025     ; 6.693      ;
; -6.564 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.014     ; 6.704      ;
; -6.529 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.018      ; 6.653      ;
; -6.528 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.042     ; 6.636      ;
; -6.498 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.034     ; 6.598      ;
; -6.480 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.043     ; 6.587      ;
; -6.477 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.025     ; 6.604      ;
; -6.466 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.022     ; 6.596      ;
; -6.459 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.024      ; 6.576      ;
; -6.454 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.034     ; 6.554      ;
; -6.452 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 6.556      ;
; -6.441 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 6.575      ;
; -6.440 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.018      ; 6.564      ;
; -6.429 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.021      ; 6.556      ;
; -6.427 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.043     ; 6.534      ;
; -6.417 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 6.551      ;
; -6.411 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.023      ; 6.527      ;
; -6.401 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.004     ; 6.530      ;
; -6.358 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.023      ; 6.474      ;
; -6.338 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.043     ; 6.445      ;
; -6.329 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.004     ; 6.458      ;
; -6.327 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.040     ; 6.437      ;
; -6.296 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.024     ; 6.426      ;
; -6.286 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 6.390      ;
; -6.269 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.023      ; 6.385      ;
; -6.261 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 6.393      ;
; -6.258 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.026      ; 6.377      ;
; -6.254 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 6.370      ;
; -6.250 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 6.382      ;
; -6.248 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.025     ; 6.377      ;
; -6.224 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.023      ; 6.353      ;
; -6.214 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 6.318      ;
; -6.213 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.023      ; 6.342      ;
; -6.210 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.021     ; 6.326      ;
; -6.208 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.017     ; 6.328      ;
; -6.206 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.010     ; 6.329      ;
; -6.195 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.025     ; 6.324      ;
; -6.182 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.010     ; 6.305      ;
; -6.122 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.038     ; 6.234      ;
; -6.111 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.038     ; 6.223      ;
; -6.106 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.025     ; 6.235      ;
; -6.095 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.022     ; 6.227      ;
; -6.091 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 6.189      ;
; -6.067 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 6.165      ;
; -6.066 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.022     ; 6.196      ;
; -6.061 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.014     ; 6.180      ;
; -6.058 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.034     ; 6.173      ;
; -6.053 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.028      ; 6.174      ;
; -6.042 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.028      ; 6.163      ;
; -6.042 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.017     ; 6.162      ;
; -6.029 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.021      ; 6.156      ;
; -6.014 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.034     ; 6.129      ;
; -6.013 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.015     ; 6.131      ;
; -6.012 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.030     ; 6.131      ;
; -5.995 ; Arena_32bitAccumulator:inst|inst2[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.016     ; 6.131      ;
; -5.970 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.017     ; 6.090      ;
; -5.960 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.015     ; 6.078      ;
; -5.958 ; Arena_32bitAccumulator:inst|inst2[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.027      ; 6.091      ;
; -5.946 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.040     ; 6.040      ;
; -5.927 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.040     ; 6.037      ;
; -5.904 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.020     ; 6.036      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.151 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.089     ; 0.173      ;
; 0.194  ; Arena_32bitInput:inst2|Arena_32bitOutput[0]                                  ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.044      ; 0.382      ;
; 0.231  ; Arena_32bitInput:inst2|Arena_32bitOutput[3]                                  ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.077      ; 0.378      ;
; 0.236  ; Arena_32bitInput:inst2|Arena_32bitOutput[6]                                  ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.080      ; 0.376      ;
; 0.252  ; Arena_32bitInput:inst2|Arena_32bitOutput[2]                                  ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.095      ; 0.375      ;
; 0.296  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.020     ; 0.216      ;
; 0.299  ; Arena_32bitInput:inst2|Arena_32bitOutput[16]                                 ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.063      ; 0.296      ;
; 0.300  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.021     ; 0.211      ;
; 0.304  ; Arena_32bitInput:inst2|Arena_32bitOutput[4]                                  ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.078      ; 0.306      ;
; 0.305  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.017     ; 0.210      ;
; 0.306  ; Arena_32bitInput:inst2|Arena_32bitOutput[1]                                  ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.078      ; 0.304      ;
; 0.308  ; Arena_32bitInput:inst2|Arena_32bitOutput[7]                                  ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.078      ; 0.302      ;
; 0.308  ; Arena_32bitInput:inst2|Arena_32bitOutput[9]                                  ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.078      ; 0.302      ;
; 0.316  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.004      ; 0.220      ;
; 0.318  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.004      ; 0.218      ;
; 0.326  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.001      ; 0.207      ;
; 0.326  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.005      ; 0.211      ;
; 0.327  ; Arena_32bitInput:inst2|Arena_32bitOutput[8]                                  ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.097      ; 0.302      ;
; 0.327  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.001      ; 0.206      ;
; 0.335  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.013      ; 0.210      ;
; 0.336  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.020      ; 0.216      ;
; 0.337  ; Arena_32bitInput:inst2|Arena_32bitOutput[10]                                 ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.107      ; 0.302      ;
; 0.337  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.020      ; 0.215      ;
; 0.338  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.024      ; 0.218      ;
; 0.338  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.014      ; 0.208      ;
; 0.339  ; Arena_32bitInput:inst2|Arena_32bitOutput[5]                                  ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.111      ; 0.304      ;
; 0.339  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.019      ; 0.212      ;
; 0.340  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.022      ; 0.214      ;
; 0.341  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.025      ; 0.216      ;
; 0.345  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.030      ; 0.217      ;
; 0.345  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.020      ; 0.207      ;
; 0.345  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.025      ; 0.212      ;
; 0.346  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.024      ; 0.210      ;
; 0.346  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.025      ; 0.211      ;
; 0.346  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.025      ; 0.211      ;
; 0.347  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.029      ; 0.214      ;
; 0.347  ; Arena_32bitInput:inst2|Arena_32bitOutput[17]                                 ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.021      ; 0.206      ;
; 0.348  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.027      ; 0.211      ;
; 0.348  ; Arena_32bitInput:inst2|Arena_32bitOutput[21]                                 ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.023      ; 0.207      ;
; 0.350  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.037      ; 0.219      ;
; 0.351  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.036      ; 0.217      ;
; 0.353  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.031      ; 0.210      ;
; 0.353  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.028      ; 0.207      ;
; 0.354  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.027      ; 0.205      ;
; 0.358  ; Arena_32bitInput:inst2|Arena_32bitOutput[15]                                 ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.044      ; 0.218      ;
; 0.359  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.035      ; 0.208      ;
; 0.362  ; Arena_32bitInput:inst2|Arena_32bitOutput[13]                                 ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.043      ; 0.213      ;
; 0.362  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.036      ; 0.206      ;
; 0.364  ; Arena_32bitInput:inst2|Arena_32bitOutput[14]                                 ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.045      ; 0.213      ;
; 0.366  ; Arena_32bitInput:inst2|Arena_32bitOutput[25]                                 ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.045      ; 0.211      ;
; 0.369  ; Arena_32bitInput:inst2|Arena_32bitOutput[11]                                 ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.046      ; 0.209      ;
; 0.373  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.056      ; 0.215      ;
; 0.375  ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                                 ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.056      ; 0.213      ;
; 0.375  ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                                 ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.056      ; 0.213      ;
; 0.434  ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                                 ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.110      ; 0.208      ;
; 0.479  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.038      ; 0.166      ;
; 0.497  ; Arena_32bitInput:inst2|Arena_32bitOutput[18]                                 ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.007      ; 0.042      ;
; 0.509  ; Arena_32bitInput:inst2|Arena_32bitOutput[28]                                 ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.019      ; 0.042      ;
; 0.510  ; Arena_32bitInput:inst2|Arena_32bitOutput[20]                                 ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.020      ; 0.042      ;
; 0.531  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.573      ; 1.574      ;
; 0.535  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.573      ; 1.570      ;
; 0.535  ; Arena_32bitInput:inst2|Arena_32bitOutput[30]                                 ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.045      ; 0.042      ;
; 0.536  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.569      ; 1.565      ;
; 0.537  ; Arena_32bitInput:inst2|Arena_32bitOutput[23]                                 ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.047      ; 0.042      ;
; 0.537  ; Arena_32bitInput:inst2|Arena_32bitOutput[31]                                 ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.047      ; 0.042      ;
; 0.540  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.569      ; 1.561      ;
; 0.541  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.579      ; 1.570      ;
; 0.545  ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                                 ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.055      ; 0.042      ;
; 0.546  ; Arena_32bitInput:inst2|Arena_32bitOutput[19]                                 ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.056      ; 0.042      ;
; 0.546  ; Arena_32bitInput:inst2|Arena_32bitOutput[27]                                 ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.056      ; 0.042      ;
; 0.546  ; Arena_32bitInput:inst2|Arena_32bitOutput[29]                                 ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.056      ; 0.042      ;
; 0.550  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.574      ; 1.556      ;
; 0.550  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.592      ; 1.574      ;
; 0.551  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.579      ; 1.560      ;
; 0.552  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.586      ; 1.566      ;
; 0.552  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.586      ; 1.566      ;
; 0.553  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.574      ; 1.553      ;
; 0.553  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.585      ; 1.564      ;
; 0.553  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.585      ; 1.564      ;
; 0.554  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.574      ; 1.552      ;
; 0.557  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.574      ; 1.549      ;
; 0.557  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.588      ; 1.563      ;
; 0.559  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.572      ; 1.545      ;
; 0.561  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.574      ; 1.545      ;
; 0.564  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.545      ;
; 0.567  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.571      ; 1.536      ;
; 0.567  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.584      ; 1.549      ;
; 0.568  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.578      ; 1.542      ;
; 0.570  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.576      ; 1.538      ;
; 0.572  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.537      ;
; 0.573  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.541      ;
; 0.579  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.588      ; 1.541      ;
; 0.586  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.528      ;
; 0.588  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.526      ;
; 0.588  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.526      ;
; 0.599  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.585      ; 1.518      ;
; 0.601  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.585      ; 1.516      ;
; 0.601  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.568      ; 1.499      ;
; 0.631  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.017      ; 0.418      ;
; 0.660  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.027     ; 0.345      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.221 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.585      ; 1.516      ;
; -0.221 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.568      ; 1.499      ;
; -0.219 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.585      ; 1.518      ;
; -0.208 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.582      ; 1.526      ;
; -0.208 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.582      ; 1.526      ;
; -0.206 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.582      ; 1.528      ;
; -0.199 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.588      ; 1.541      ;
; -0.193 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.582      ; 1.541      ;
; -0.192 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.577      ; 1.537      ;
; -0.190 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.576      ; 1.538      ;
; -0.188 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.578      ; 1.542      ;
; -0.187 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.584      ; 1.549      ;
; -0.187 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.571      ; 1.536      ;
; -0.184 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.577      ; 1.545      ;
; -0.181 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.574      ; 1.545      ;
; -0.179 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.572      ; 1.545      ;
; -0.177 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.574      ; 1.549      ;
; -0.177 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.588      ; 1.563      ;
; -0.174 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.574      ; 1.552      ;
; -0.173 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.585      ; 1.564      ;
; -0.173 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.585      ; 1.564      ;
; -0.173 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.574      ; 1.553      ;
; -0.172 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.586      ; 1.566      ;
; -0.172 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.586      ; 1.566      ;
; -0.171 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.579      ; 1.560      ;
; -0.170 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.592      ; 1.574      ;
; -0.170 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.574      ; 1.556      ;
; -0.161 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.579      ; 1.570      ;
; -0.160 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.569      ; 1.561      ;
; -0.156 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.569      ; 1.565      ;
; -0.155 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.573      ; 1.570      ;
; -0.151 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.573      ; 1.574      ;
; 0.072  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.038      ; 0.262      ;
; 0.074  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.036      ; 0.262      ;
; 0.074  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.033      ; 0.259      ;
; 0.082  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.022      ; 0.256      ;
; 0.083  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.029      ; 0.264      ;
; 0.083  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.020      ; 0.255      ;
; 0.084  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.026      ; 0.262      ;
; 0.087  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.033      ; 0.272      ;
; 0.088  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.025      ; 0.265      ;
; 0.088  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.026      ; 0.266      ;
; 0.089  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.024      ; 0.265      ;
; 0.091  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.024      ; 0.267      ;
; 0.091  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.023      ; 0.266      ;
; 0.092  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.018      ; 0.262      ;
; 0.093  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.024      ; 0.269      ;
; 0.093  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.014      ; 0.259      ;
; 0.095  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.013      ; 0.260      ;
; 0.108  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.004      ; 0.264      ;
; 0.119  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.001      ; 0.272      ;
; 0.128  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.038      ; 0.166      ;
; 0.140  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.033      ; 0.325      ;
; 0.158  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.027      ; 0.337      ;
; 0.166  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.027      ; 0.345      ;
; 0.169  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.021      ; 0.342      ;
; 0.170  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.006      ; 0.328      ;
; 0.170  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.021      ; 0.343      ;
; 0.172  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.000      ; 0.324      ;
; 0.172  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.003      ; 0.327      ;
; 0.176  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.018      ; 0.346      ;
; 0.201  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.021     ; 0.332      ;
; 0.217  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.029     ; 0.340      ;
; 0.220  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.027     ; 0.345      ;
; 0.249  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.017      ; 0.418      ;
; 0.279  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.585      ; 1.516      ;
; 0.279  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.568      ; 1.499      ;
; 0.281  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.585      ; 1.518      ;
; 0.292  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.582      ; 1.526      ;
; 0.292  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.582      ; 1.526      ;
; 0.294  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.582      ; 1.528      ;
; 0.301  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.588      ; 1.541      ;
; 0.307  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.582      ; 1.541      ;
; 0.308  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.577      ; 1.537      ;
; 0.310  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.576      ; 1.538      ;
; 0.312  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.578      ; 1.542      ;
; 0.313  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.584      ; 1.549      ;
; 0.313  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.571      ; 1.536      ;
; 0.316  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.577      ; 1.545      ;
; 0.319  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.574      ; 1.545      ;
; 0.321  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.572      ; 1.545      ;
; 0.323  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.574      ; 1.549      ;
; 0.323  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.588      ; 1.563      ;
; 0.326  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.574      ; 1.552      ;
; 0.327  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.585      ; 1.564      ;
; 0.327  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.585      ; 1.564      ;
; 0.327  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.574      ; 1.553      ;
; 0.328  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.586      ; 1.566      ;
; 0.328  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.586      ; 1.566      ;
; 0.329  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.579      ; 1.560      ;
; 0.330  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.592      ; 1.574      ;
; 0.330  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.574      ; 1.556      ;
; 0.334  ; Arena_32bitInput:inst2|Arena_32bitOutput[19]                                 ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.056      ; 0.042      ;
; 0.334  ; Arena_32bitInput:inst2|Arena_32bitOutput[27]                                 ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.056      ; 0.042      ;
; 0.334  ; Arena_32bitInput:inst2|Arena_32bitOutput[29]                                 ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.056      ; 0.042      ;
; 0.335  ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                                 ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.055      ; 0.042      ;
; 0.339  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.579      ; 1.570      ;
; 0.340  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.569      ; 1.561      ;
; 0.343  ; Arena_32bitInput:inst2|Arena_32bitOutput[23]                                 ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.047      ; 0.042      ;
; 0.343  ; Arena_32bitInput:inst2|Arena_32bitOutput[31]                                 ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.047      ; 0.042      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.590 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.006     ; 0.584      ;
; 0.662 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.029     ; 0.633      ;
; 0.685 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.004     ; 0.681      ;
; 0.702 ; Arena_32bitAccumulator:inst|inst3[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 0.681      ;
; 0.709 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.004     ; 0.705      ;
; 0.721 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 0.764      ;
; 0.729 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 0.706      ;
; 0.741 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 0.718      ;
; 0.752 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.027      ; 0.779      ;
; 0.754 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 0.729      ;
; 0.755 ; Arena_32bitAccumulator:inst|inst3[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.021      ; 0.776      ;
; 0.769 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.040      ; 0.809      ;
; 0.777 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.003     ; 0.774      ;
; 0.780 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 0.742      ;
; 0.780 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 0.754      ;
; 0.794 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.003     ; 0.791      ;
; 0.796 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.004     ; 0.792      ;
; 0.804 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 0.778      ;
; 0.815 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 0.791      ;
; 0.817 ; Arena_32bitAccumulator:inst|inst3[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 0.781      ;
; 0.817 ; Arena_32bitAccumulator:inst|inst3[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.001     ; 0.816      ;
; 0.824 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 0.800      ;
; 0.849 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.020     ; 0.829      ;
; 0.876 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.018     ; 0.858      ;
; 0.877 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.029      ; 0.906      ;
; 0.886 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.033      ; 0.919      ;
; 0.902 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 0.881      ;
; 0.904 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 0.880      ;
; 0.912 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.018     ; 0.894      ;
; 0.913 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 0.891      ;
; 0.917 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 0.891      ;
; 0.922 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.027     ; 0.895      ;
; 0.933 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 0.976      ;
; 0.934 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 0.977      ;
; 0.937 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.044      ; 0.981      ;
; 0.938 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.044      ; 0.982      ;
; 0.970 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.027     ; 0.943      ;
; 0.981 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 0.955      ;
; 0.987 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.033      ; 1.020      ;
; 1.001 ; Arena_32bitAccumulator:inst|inst2[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.020     ; 0.981      ;
; 1.007 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.000      ; 1.007      ;
; 1.013 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.039      ; 1.052      ;
; 1.014 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 1.057      ;
; 1.048 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.019     ; 1.029      ;
; 1.055 ; Arena_32bitAccumulator:inst|inst2[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.013      ; 1.068      ;
; 1.061 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.002      ; 1.063      ;
; 1.062 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.019     ; 1.043      ;
; 1.068 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.046     ; 1.022      ;
; 1.078 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.027      ; 1.105      ;
; 1.087 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.015     ; 1.072      ;
; 1.101 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.047      ; 1.148      ;
; 1.102 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.047      ; 1.149      ;
; 1.102 ; Arena_32bitAccumulator:inst|inst2[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.030     ; 1.072      ;
; 1.110 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.024     ; 0.586      ;
; 1.119 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.013     ; 1.106      ;
; 1.121 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 1.089      ;
; 1.121 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.046     ; 1.075      ;
; 1.122 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.028     ; 1.094      ;
; 1.129 ; Arena_32bitAccumulator:inst|inst3[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.013     ; 1.116      ;
; 1.138 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.112      ;
; 1.145 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 1.121      ;
; 1.147 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 1.126      ;
; 1.148 ; Arena_32bitAccumulator:inst|inst2[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.048     ; 1.100      ;
; 1.155 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.014     ; 1.141      ;
; 1.158 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.029     ; 0.629      ;
; 1.159 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.023      ; 1.182      ;
; 1.162 ; Arena_32bitAccumulator:inst|inst2[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.012     ; 1.150      ;
; 1.175 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.142      ;
; 1.183 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.149      ;
; 1.184 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.015     ; 1.169      ;
; 1.185 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.152      ;
; 1.190 ; Arena_32bitAccumulator:inst|inst2[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.045      ; 1.235      ;
; 1.204 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.015     ; 1.189      ;
; 1.206 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.028     ; 1.178      ;
; 1.212 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.023      ; 1.235      ;
; 1.214 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 1.192      ;
; 1.216 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.025     ; 0.691      ;
; 1.216 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 1.184      ;
; 1.218 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.031      ; 0.749      ;
; 1.219 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 1.196      ;
; 1.220 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.025     ; 0.695      ;
; 1.227 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.194      ;
; 1.240 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.006     ; 1.234      ;
; 1.250 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.004     ; 0.746      ;
; 1.251 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.027     ; 1.224      ;
; 1.251 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.028     ; 1.223      ;
; 1.252 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.226      ;
; 1.255 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 1.232      ;
; 1.257 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.024     ; 0.733      ;
; 1.257 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 1.235      ;
; 1.265 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.012     ; 1.253      ;
; 1.275 ; Arena_32bitAccumulator:inst|inst2[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 1.264      ;
; 1.280 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.037     ; 0.743      ;
; 1.283 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.015     ; 1.268      ;
; 1.284 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.013     ; 1.271      ;
; 1.285 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.005     ; 0.780      ;
; 1.291 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.260      ;
; 1.292 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.266      ;
; 1.299 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.043      ; 1.342      ;
; 1.300 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.036      ; 0.836      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[0]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[1]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 2.258  ; 2.258  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 0.748  ; 0.748  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 0.847  ; 0.847  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 0.686  ; 0.686  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 0.602  ; 0.602  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.547  ; 0.547  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 0.759  ; 0.759  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.699  ; 0.699  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 0.697  ; 0.697  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 0.603  ; 0.603  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 0.885  ; 0.885  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.213  ; 0.213  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.005  ; 0.005  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.026  ; 0.026  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 2.258  ; 2.258  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 2.255  ; 2.255  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 2.226  ; 2.226  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 2.322  ; 2.322  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.778  ; 0.778  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 0.703  ; 0.703  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 0.592  ; 0.592  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.489  ; 0.489  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.558  ; 0.558  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 0.772  ; 0.772  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 0.462  ; 0.462  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 0.649  ; 0.649  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 0.738  ; 0.738  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 0.797  ; 0.797  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.149  ; 0.149  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -0.072 ; -0.072 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.004  ; 0.004  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 2.259  ; 2.259  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 2.322  ; 2.322  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 2.229  ; 2.229  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; -0.031 ; -0.031 ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 9.466  ; 9.466  ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 8.256  ; 8.256  ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.335  ; 0.335  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.480 ; -0.480 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.491 ; -0.491 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -0.407 ; -0.407 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -0.257 ; -0.257 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -0.261 ; -0.261 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.473 ; -0.473 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -0.256 ; -0.256 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.411 ; -0.411 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -0.320 ; -0.320 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.529 ; -0.529 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.070  ; 0.070  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.268  ; 0.268  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.335  ; 0.335  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -1.980 ; -1.980 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -1.979 ; -1.979 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -1.951 ; -1.951 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.396  ; 0.396  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.499 ; -0.499 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.339 ; -0.339 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -0.316 ; -0.316 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -0.215 ; -0.215 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -0.284 ; -0.284 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -0.409 ; -0.409 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.114 ; -0.114 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.375 ; -0.375 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -0.386 ; -0.386 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.437 ; -0.437 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.222  ; 0.222  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.353  ; 0.353  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.396  ; 0.396  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -1.980 ; -1.980 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -1.977 ; -1.977 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -1.955 ; -1.955 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.221  ; 0.221  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -2.419 ; -2.419 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -2.669 ; -2.669 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 3.905 ; 3.905 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 3.861 ; 3.861 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 3.794 ; 3.794 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 3.325 ; 3.325 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 3.756 ; 3.756 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 3.802 ; 3.802 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 3.550 ; 3.550 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 3.905 ; 3.905 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 3.463 ; 3.463 ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 3.560 ; 3.560 ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 3.495 ; 3.495 ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 3.441 ; 3.441 ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 3.469 ; 3.469 ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 3.654 ; 3.654 ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 3.452 ; 3.452 ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 3.883 ; 3.883 ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 3.640 ; 3.640 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 3.845 ; 3.845 ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 3.845 ; 3.845 ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 3.645 ; 3.645 ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 3.699 ; 3.699 ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 3.448 ; 3.448 ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 3.529 ; 3.529 ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 3.509 ; 3.509 ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 3.529 ; 3.529 ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 3.503 ; 3.503 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 3.572 ; 3.572 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 3.687 ; 3.687 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 3.421 ; 3.421 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 3.556 ; 3.556 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 3.566 ; 3.566 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 3.310 ; 3.310 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 3.573 ; 3.573 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 3.812 ; 3.812 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 3.540 ; 3.540 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 3.474 ; 3.474 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 4.876 ; 4.876 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.265 ; 4.265 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.876 ; 4.876 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 3.967 ; 3.967 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 4.083 ; 4.083 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 4.153 ; 4.153 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 4.085 ; 4.085 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 4.010 ; 4.010 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.274 ; 4.274 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.049 ; 4.049 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 4.063 ; 4.063 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 4.110 ; 4.110 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 4.628 ; 4.628 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 3.952 ; 3.952 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 3.986 ; 3.986 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 4.062 ; 4.062 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 4.038 ; 4.038 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 3.928 ; 3.928 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 4.378 ; 4.378 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 4.199 ; 4.199 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 3.929 ; 3.929 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 4.070 ; 4.070 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.061 ; 4.061 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 4.661 ; 4.661 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.265 ; 4.265 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.661 ; 4.661 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 3.967 ; 3.967 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 4.083 ; 4.083 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 4.143 ; 4.143 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 4.085 ; 4.085 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 4.030 ; 4.030 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.284 ; 4.284 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.089 ; 4.089 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 4.063 ; 4.063 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 4.140 ; 4.140 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 4.638 ; 4.638 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.042 ; 4.042 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 3.976 ; 3.976 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 4.062 ; 4.062 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 4.038 ; 4.038 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 3.958 ; 3.958 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 4.378 ; 4.378 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 4.189 ; 4.189 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 3.929 ; 3.929 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 4.070 ; 4.070 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.081 ; 4.081 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.225 ; 4.225 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 4.101 ; 4.101 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 5.425 ; 5.425 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 5.378 ; 5.378 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 5.406 ; 5.406 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 5.545 ; 5.545 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 5.608 ; 5.608 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 5.532 ; 5.532 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 5.359 ; 5.359 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.562 ; 5.562 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.655 ; 5.655 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 5.207 ; 5.207 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 6.219 ; 6.219 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.450 ; 5.450 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 5.880 ; 5.880 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.422 ; 5.422 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 6.016 ; 6.016 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.705 ; 5.705 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.844 ; 5.844 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 5.295 ; 5.295 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 5.437 ; 5.437 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.693 ; 5.693 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 5.607 ; 5.607 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 5.321 ; 5.321 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.686 ; 5.686 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 5.726 ; 5.726 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 5.415 ; 5.415 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 5.239 ; 5.239 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 5.206 ; 5.206 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 5.194 ; 5.194 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 4.113 ; 4.113 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 4.102 ; 4.102 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 4.076 ; 4.076 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 4.225 ; 4.225 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 4.341 ; 4.341 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 4.218 ; 4.218 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 4.192 ; 4.192 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 4.187 ; 4.187 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.348 ; 4.348 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 4.195 ; 4.195 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.327 ; 4.327 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 4.348 ; 4.348 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 4.287 ; 4.287 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 4.281 ; 4.281 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 4.280 ; 4.280 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.445 ; 4.445 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.455 ; 4.455 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.428 ; 4.428 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.422 ; 4.422 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.508 ; 4.508 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.512 ; 4.512 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.487 ; 4.487 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.482 ; 4.482 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.479 ; 4.479 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.632 ; 4.632 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.580 ; 4.580 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 3.325 ; 3.325 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 3.861 ; 3.861 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 3.794 ; 3.794 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 3.325 ; 3.325 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 3.756 ; 3.756 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 3.802 ; 3.802 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 3.550 ; 3.550 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 3.905 ; 3.905 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 3.463 ; 3.463 ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 3.560 ; 3.560 ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 3.495 ; 3.495 ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 3.441 ; 3.441 ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 3.469 ; 3.469 ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 3.654 ; 3.654 ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 3.452 ; 3.452 ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 3.883 ; 3.883 ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 3.640 ; 3.640 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 3.310 ; 3.310 ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 3.845 ; 3.845 ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 3.645 ; 3.645 ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 3.699 ; 3.699 ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 3.448 ; 3.448 ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 3.529 ; 3.529 ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 3.509 ; 3.509 ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 3.529 ; 3.529 ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 3.503 ; 3.503 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 3.572 ; 3.572 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 3.687 ; 3.687 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 3.421 ; 3.421 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 3.556 ; 3.556 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 3.566 ; 3.566 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 3.310 ; 3.310 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 3.573 ; 3.573 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 3.812 ; 3.812 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 3.540 ; 3.540 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 3.474 ; 3.474 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.265 ; 4.265 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.876 ; 4.876 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 3.967 ; 3.967 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 4.083 ; 4.083 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 4.153 ; 4.153 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 4.085 ; 4.085 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 4.010 ; 4.010 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.274 ; 4.274 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.049 ; 4.049 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 4.063 ; 4.063 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 4.110 ; 4.110 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 4.628 ; 4.628 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 3.952 ; 3.952 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 3.986 ; 3.986 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 4.062 ; 4.062 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 4.038 ; 4.038 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 3.928 ; 3.928 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 4.378 ; 4.378 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 4.199 ; 4.199 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 3.929 ; 3.929 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 4.070 ; 4.070 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.061 ; 4.061 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.265 ; 4.265 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.661 ; 4.661 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 3.967 ; 3.967 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 4.083 ; 4.083 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 4.143 ; 4.143 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 4.085 ; 4.085 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 4.030 ; 4.030 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.284 ; 4.284 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.089 ; 4.089 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 4.063 ; 4.063 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 4.140 ; 4.140 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 4.638 ; 4.638 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.042 ; 4.042 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 3.976 ; 3.976 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 4.062 ; 4.062 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 4.038 ; 4.038 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 3.958 ; 3.958 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 4.378 ; 4.378 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 4.189 ; 4.189 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 3.929 ; 3.929 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 4.070 ; 4.070 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.081 ; 4.081 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.225 ; 4.225 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 4.101 ; 4.101 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 4.842 ; 4.842 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 4.794 ; 4.794 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 4.819 ; 4.819 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 4.958 ; 4.958 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 5.025 ; 5.025 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 4.944 ; 4.944 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 4.771 ; 4.771 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.397 ; 5.397 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.492 ; 5.492 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 5.043 ; 5.043 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 6.053 ; 6.053 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.285 ; 5.285 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 5.714 ; 5.714 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.258 ; 5.258 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 5.609 ; 5.609 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.313 ; 5.313 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.452 ; 5.452 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 4.899 ; 4.899 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 5.041 ; 5.041 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.297 ; 5.297 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 5.200 ; 5.200 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 4.922 ; 4.922 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.290 ; 5.290 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 5.332 ; 5.332 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 5.017 ; 5.017 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 4.844 ; 4.844 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 4.814 ; 4.814 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 4.801 ; 4.801 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 4.008 ; 4.008 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 4.030 ; 4.030 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 4.019 ; 4.019 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 4.130 ; 4.130 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 4.022 ; 4.022 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 4.141 ; 4.141 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 3.874 ; 3.874 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 3.883 ; 3.883 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.035 ; 4.035 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 3.889 ; 3.889 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 4.035 ; 4.035 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 4.043 ; 4.043 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 4.030 ; 4.030 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 4.036 ; 4.036 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.199 ; 4.199 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.195 ; 4.195 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.179 ; 4.179 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.171 ; 4.171 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.237 ; 4.237 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.242 ; 4.242 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.214 ; 4.214 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.210 ; 4.210 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.361 ; 4.361 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.305 ; 4.305 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -17.732  ; -0.221 ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_clk       ; -0.952   ; -0.221 ; N/A      ; N/A     ; -1.222              ;
;  Arena_sub_add   ; -17.732  ; 0.590  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -635.278 ; -5.848 ; 0.0      ; 0.0     ; -69.046             ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_clk       ; -3.556   ; -5.848 ; N/A      ; N/A     ; -65.222             ;
;  Arena_sub_add   ; -631.722 ; 0.000  ; N/A      ; N/A     ; -1.380              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 4.094  ; 4.094  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 1.875  ; 1.875  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 2.188  ; 2.188  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 1.820  ; 1.820  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 1.645  ; 1.645  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 1.479  ; 1.479  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 1.900  ; 1.900  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 1.895  ; 1.895  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 1.805  ; 1.805  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 1.569  ; 1.569  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 2.229  ; 2.229  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.994  ; 0.994  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.537  ; 0.537  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.615  ; 0.615  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 4.094  ; 4.094  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.088  ; 4.088  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.031  ; 4.031  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 4.293  ; 4.293  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 1.983  ; 1.983  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 1.907  ; 1.907  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 1.631  ; 1.631  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 1.456  ; 1.456  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 1.521  ; 1.521  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 1.970  ; 1.970  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 1.420  ; 1.420  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 1.719  ; 1.719  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 1.900  ; 1.900  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 2.051  ; 2.051  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.889  ; 0.889  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.409  ; 0.409  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.581  ; 0.581  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 4.155  ; 4.155  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 4.293  ; 4.293  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.089  ; 4.089  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.531  ; 0.531  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 21.285 ; 21.285 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 18.443 ; 18.443 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.335  ; 0.335  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.480 ; -0.480 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.491 ; -0.491 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -0.407 ; -0.407 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -0.257 ; -0.257 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -0.261 ; -0.261 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.473 ; -0.473 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -0.256 ; -0.256 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.411 ; -0.411 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -0.320 ; -0.320 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.529 ; -0.529 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.070  ; 0.070  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.268  ; 0.268  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.335  ; 0.335  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -1.980 ; -1.980 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -1.979 ; -1.979 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -1.951 ; -1.951 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.402  ; 0.402  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.499 ; -0.499 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.339 ; -0.339 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -0.316 ; -0.316 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -0.215 ; -0.215 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -0.284 ; -0.284 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -0.409 ; -0.409 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.114 ; -0.114 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.375 ; -0.375 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -0.386 ; -0.386 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.437 ; -0.437 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.222  ; 0.222  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.353  ; 0.353  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.402  ; 0.402  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -1.980 ; -1.980 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -1.977 ; -1.977 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -1.955 ; -1.955 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.221  ; 0.221  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -2.419 ; -2.419 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -2.669 ; -2.669 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 7.271  ; 7.271  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 7.082  ; 7.082  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 6.966  ; 6.966  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 6.123  ; 6.123  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 6.935  ; 6.935  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 7.000  ; 7.000  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 6.529  ; 6.529  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 7.255  ; 7.255  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 6.417  ; 6.417  ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 6.652  ; 6.652  ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 6.462  ; 6.462  ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 6.368  ; 6.368  ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 6.433  ; 6.433  ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 6.712  ; 6.712  ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 6.402  ; 6.402  ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 7.271  ; 7.271  ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 6.816  ; 6.816  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 7.095  ; 7.095  ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 7.095  ; 7.095  ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 6.786  ; 6.786  ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 6.886  ; 6.886  ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 6.349  ; 6.349  ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 6.517  ; 6.517  ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 6.479  ; 6.479  ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 6.511  ; 6.511  ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 6.460  ; 6.460  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 6.570  ; 6.570  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 6.765  ; 6.765  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 6.272  ; 6.272  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 6.533  ; 6.533  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 6.595  ; 6.595  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 6.031  ; 6.031  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 6.572  ; 6.572  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 7.005  ; 7.005  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 6.595  ; 6.595  ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 6.465  ; 6.465  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 9.071  ; 9.071  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.722  ; 7.722  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 9.071  ; 9.071  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.430  ; 7.430  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 7.144  ; 7.144  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.536  ; 7.536  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 7.369  ; 7.369  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.234  ; 7.234  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.769  ; 7.769  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.283  ; 7.283  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.347  ; 7.347  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 7.611  ; 7.611  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 7.495  ; 7.495  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 8.350  ; 8.350  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 7.158  ; 7.158  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.391  ; 7.391  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.310  ; 7.310  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.221  ; 7.221  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.220  ; 7.220  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.362  ; 7.362  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.322  ; 7.322  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 7.295  ; 7.295  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 7.141  ; 7.141  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.689  ; 7.689  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 7.101  ; 7.101  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 7.334  ; 7.334  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.355  ; 7.355  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.712  ; 7.712  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 7.419  ; 7.419  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 8.592  ; 8.592  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.722  ; 7.722  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 8.592  ; 8.592  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.430  ; 7.430  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 7.144  ; 7.144  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.526  ; 7.526  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 7.369  ; 7.369  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.254  ; 7.254  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.779  ; 7.779  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.188  ; 7.188  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.323  ; 7.323  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.347  ; 7.347  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 7.611  ; 7.611  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 7.525  ; 7.525  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 8.360  ; 8.360  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 7.285  ; 7.285  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.391  ; 7.391  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.310  ; 7.310  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.221  ; 7.221  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.210  ; 7.210  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.362  ; 7.362  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.322  ; 7.322  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 7.295  ; 7.295  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 7.171  ; 7.171  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 7.097  ; 7.097  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.679  ; 7.679  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 7.101  ; 7.101  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 7.334  ; 7.334  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.375  ; 7.375  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.682  ; 7.682  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 7.429  ; 7.429  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 10.333 ; 10.333 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 10.194 ; 10.194 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 10.320 ; 10.320 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 10.592 ; 10.592 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 10.689 ; 10.689 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 10.580 ; 10.580 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 10.095 ; 10.095 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 10.423 ; 10.423 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 10.675 ; 10.675 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 9.789  ; 9.789  ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 11.982 ; 11.982 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 10.302 ; 10.302 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 11.391 ; 11.391 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 10.252 ; 10.252 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 11.445 ; 11.445 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 11.039 ; 11.039 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 11.182 ; 11.182 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 9.971  ; 9.971  ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 10.300 ; 10.300 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 10.979 ; 10.979 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 10.744 ; 10.744 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 10.068 ; 10.068 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 10.916 ; 10.916 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 11.065 ; 11.065 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 10.310 ; 10.310 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 9.905  ; 9.905  ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 9.871  ; 9.871  ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 9.837  ; 9.837  ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 7.608  ; 7.608  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 7.585  ; 7.585  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 7.558  ; 7.558  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 7.863  ; 7.863  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 7.834  ; 7.834  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 8.107  ; 8.107  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.868  ; 7.868  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.844  ; 7.844  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.833  ; 7.833  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 8.156  ; 8.156  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.845  ; 7.845  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 8.132  ; 8.132  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 8.159  ; 8.159  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 8.010  ; 8.010  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 8.007  ; 8.007  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 7.975  ; 7.975  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 8.257  ; 8.257  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 8.260  ; 8.260  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 8.229  ; 8.229  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 8.229  ; 8.229  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 8.364  ; 8.364  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 8.378  ; 8.378  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 8.317  ; 8.317  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 8.353  ; 8.353  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 8.339  ; 8.339  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.614  ; 8.614  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 8.535  ; 8.535  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 3.325 ; 3.325 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 3.861 ; 3.861 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 3.794 ; 3.794 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 3.325 ; 3.325 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 3.756 ; 3.756 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 3.802 ; 3.802 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 3.550 ; 3.550 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 3.905 ; 3.905 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 3.463 ; 3.463 ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 3.560 ; 3.560 ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 3.495 ; 3.495 ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 3.441 ; 3.441 ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 3.469 ; 3.469 ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 3.654 ; 3.654 ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 3.452 ; 3.452 ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 3.883 ; 3.883 ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 3.640 ; 3.640 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 3.310 ; 3.310 ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 3.845 ; 3.845 ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 3.645 ; 3.645 ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 3.699 ; 3.699 ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 3.448 ; 3.448 ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 3.529 ; 3.529 ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 3.509 ; 3.509 ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 3.529 ; 3.529 ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 3.503 ; 3.503 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 3.572 ; 3.572 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 3.687 ; 3.687 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 3.421 ; 3.421 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 3.556 ; 3.556 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 3.566 ; 3.566 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 3.310 ; 3.310 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 3.573 ; 3.573 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 3.812 ; 3.812 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 3.540 ; 3.540 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 3.474 ; 3.474 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.265 ; 4.265 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.876 ; 4.876 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 3.967 ; 3.967 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 4.083 ; 4.083 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 4.153 ; 4.153 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 4.085 ; 4.085 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 4.010 ; 4.010 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.274 ; 4.274 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.049 ; 4.049 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 4.063 ; 4.063 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 4.110 ; 4.110 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 4.628 ; 4.628 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 3.952 ; 3.952 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 3.986 ; 3.986 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 4.062 ; 4.062 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 4.038 ; 4.038 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 3.928 ; 3.928 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 4.378 ; 4.378 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 4.199 ; 4.199 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 3.929 ; 3.929 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 4.070 ; 4.070 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.061 ; 4.061 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.265 ; 4.265 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.661 ; 4.661 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 3.967 ; 3.967 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 4.083 ; 4.083 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 4.143 ; 4.143 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 4.085 ; 4.085 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 4.030 ; 4.030 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.284 ; 4.284 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 3.999 ; 3.999 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.089 ; 4.089 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 4.063 ; 4.063 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 4.140 ; 4.140 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 4.638 ; 4.638 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.042 ; 4.042 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.068 ; 4.068 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.023 ; 4.023 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 3.976 ; 3.976 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 4.062 ; 4.062 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 4.038 ; 4.038 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 3.958 ; 3.958 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 4.378 ; 4.378 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 4.189 ; 4.189 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 3.929 ; 3.929 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 4.070 ; 4.070 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.081 ; 4.081 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.225 ; 4.225 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 4.101 ; 4.101 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 4.842 ; 4.842 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 4.794 ; 4.794 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 4.819 ; 4.819 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 4.958 ; 4.958 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 5.025 ; 5.025 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 4.944 ; 4.944 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 4.771 ; 4.771 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.397 ; 5.397 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.492 ; 5.492 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 5.043 ; 5.043 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 6.053 ; 6.053 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.285 ; 5.285 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 5.714 ; 5.714 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.258 ; 5.258 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 5.609 ; 5.609 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.313 ; 5.313 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.452 ; 5.452 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 4.899 ; 4.899 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 5.041 ; 5.041 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.297 ; 5.297 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 5.200 ; 5.200 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 4.922 ; 4.922 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.290 ; 5.290 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 5.332 ; 5.332 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 5.017 ; 5.017 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 4.844 ; 4.844 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 4.814 ; 4.814 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 4.801 ; 4.801 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 4.008 ; 4.008 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 4.030 ; 4.030 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 4.019 ; 4.019 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 4.130 ; 4.130 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 4.022 ; 4.022 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 4.141 ; 4.141 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 3.874 ; 3.874 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 3.883 ; 3.883 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.035 ; 4.035 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 3.889 ; 3.889 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.018 ; 4.018 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 4.035 ; 4.035 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 4.043 ; 4.043 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 4.030 ; 4.030 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 4.036 ; 4.036 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.199 ; 4.199 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.195 ; 4.195 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.179 ; 4.179 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.171 ; 4.171 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.237 ; 4.237 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.242 ; 4.242 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.214 ; 4.214 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.210 ; 4.210 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.361 ; 4.361 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.305 ; 4.305 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_button[1] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk       ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_button[1] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk       ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 154   ; 154  ;
; Unconstrained Output Port Paths ; 322   ; 322  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 01 15:57:02 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 100 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_button[0] Arena_button[0]
    Info (332105): create_clock -period 1.000 -name Arena_sub_add Arena_sub_add
    Info (332105): create_clock -period 1.000 -name Arena_button[1] Arena_button[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.732      -631.722 Arena_sub_add 
    Info (332119):    -0.952        -3.556 Arena_clk 
Info (332146): Worst-case hold slack is 0.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.119         0.000 Arena_clk 
    Info (332119):     1.197         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Arena_sub_add 
    Info (332119):    -1.222       -65.222 Arena_clk 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.219      -242.745 Arena_sub_add 
    Info (332119):    -0.151        -0.151 Arena_clk 
Info (332146): Worst-case hold slack is -0.221
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.221        -5.848 Arena_clk 
    Info (332119):     0.590         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Arena_sub_add 
    Info (332119):    -1.222       -65.222 Arena_clk 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4636 megabytes
    Info: Processing ended: Wed May 01 15:57:06 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


