Timing Analyzer report for de0_nano
Wed Nov 06 01:14:55 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'virtual_clock:vclock|virt_clk'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'virtual_clock:vclock|virt_clk'
 16. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 17. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'
 27. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 28. Slow 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'
 29. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 30. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 38. Fast 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'
 39. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 40. Fast 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'
 41. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 42. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; de0_nano                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.47        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.6%      ;
;     Processor 3            ;   1.9%      ;
;     Processors 4-16        ;   1.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; CLOCK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                      ;
; virtual_clock:vclock|virt_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { virtual_clock:vclock|virt_clk } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                 ;
+-----------+-----------------+-------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                    ; Note ;
+-----------+-----------------+-------------------------------+------+
; 20.2 MHz  ; 20.2 MHz        ; CLOCK_50                      ;      ;
; 395.1 MHz ; 395.1 MHz       ; virtual_clock:vclock|virt_clk ;      ;
+-----------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -48.498 ; -1008.717     ;
; virtual_clock:vclock|virt_clk ; -1.531  ; -11.858       ;
+-------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.342 ; 0.000         ;
; virtual_clock:vclock|virt_clk ; 0.356 ; 0.000         ;
+-------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.686 ; -49.451            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.671 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -216.000      ;
; virtual_clock:vclock|virt_clk ; -1.000 ; -14.000       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                             ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -48.498 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 49.425     ;
; -48.319 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 49.246     ;
; -48.103 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 49.030     ;
; -48.097 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 49.024     ;
; -48.097 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 49.024     ;
; -47.995 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.922     ;
; -47.982 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.909     ;
; -47.714 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.641     ;
; -47.711 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.638     ;
; -47.711 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.638     ;
; -47.685 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.612     ;
; -47.535 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.462     ;
; -47.532 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.459     ;
; -47.532 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.459     ;
; -47.400 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.678     ;
; -47.397 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.675     ;
; -47.396 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.674     ;
; -47.388 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.315     ;
; -47.319 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.246     ;
; -47.316 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.243     ;
; -47.316 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.243     ;
; -47.313 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.240     ;
; -47.313 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.240     ;
; -47.310 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.237     ;
; -47.310 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.237     ;
; -47.310 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.237     ;
; -47.310 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.237     ;
; -47.234 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.161     ;
; -47.221 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.499     ;
; -47.218 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.496     ;
; -47.217 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.495     ;
; -47.211 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 47.772     ;
; -47.211 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.138     ;
; -47.208 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.135     ;
; -47.208 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.135     ;
; -47.200 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.127     ;
; -47.198 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.125     ;
; -47.195 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.122     ;
; -47.195 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 48.122     ;
; -47.005 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.283     ;
; -47.002 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.280     ;
; -47.001 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.279     ;
; -46.999 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.277     ;
; -46.999 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.277     ;
; -46.996 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.274     ;
; -46.996 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.274     ;
; -46.995 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.273     ;
; -46.995 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.273     ;
; -46.911 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.838     ;
; -46.901 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.828     ;
; -46.898 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.825     ;
; -46.898 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.825     ;
; -46.897 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.175     ;
; -46.894 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.172     ;
; -46.893 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.171     ;
; -46.884 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.162     ;
; -46.881 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.159     ;
; -46.880 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 48.158     ;
; -46.871 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 47.432     ;
; -46.699 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 47.625     ;
; -46.617 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 47.178     ;
; -46.604 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.531     ;
; -46.601 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.528     ;
; -46.601 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.528     ;
; -46.587 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.865     ;
; -46.584 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.862     ;
; -46.583 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.861     ;
; -46.450 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.377     ;
; -46.447 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.374     ;
; -46.447 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.374     ;
; -46.427 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.988     ;
; -46.424 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.985     ;
; -46.424 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.985     ;
; -46.416 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.343     ;
; -46.413 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.340     ;
; -46.413 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.340     ;
; -46.290 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.568     ;
; -46.287 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.565     ;
; -46.286 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.564     ;
; -46.136 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.414     ;
; -46.133 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.411     ;
; -46.132 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.410     ;
; -46.127 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.054     ;
; -46.124 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.051     ;
; -46.124 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 47.051     ;
; -46.113 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 47.025     ;
; -46.110 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 47.022     ;
; -46.109 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 47.021     ;
; -46.102 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.380     ;
; -46.099 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.377     ;
; -46.098 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.283      ; 47.376     ;
; -46.087 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.648     ;
; -46.084 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.645     ;
; -46.084 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.645     ;
; -45.915 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 46.841     ;
; -45.912 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 46.838     ;
; -45.912 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 46.838     ;
; -45.833 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.394     ;
; -45.830 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.391     ;
; -45.830 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.434     ; 46.391     ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'virtual_clock:vclock|virt_clk'                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.531 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.461      ;
; -1.528 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.458      ;
; -1.450 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.380      ;
; -1.443 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.373      ;
; -1.369 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.299      ;
; -1.366 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.296      ;
; -1.363 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.293      ;
; -1.351 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.281      ;
; -1.344 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.274      ;
; -1.344 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.274      ;
; -1.341 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.271      ;
; -1.325 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 2.257      ;
; -1.322 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 2.254      ;
; -1.282 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.212      ;
; -1.248 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 2.173      ;
; -1.245 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 2.170      ;
; -1.204 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.134      ;
; -1.182 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.112      ;
; -1.178 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.108      ;
; -1.163 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 2.095      ;
; -1.145 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.075      ;
; -1.138 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 2.068      ;
; -1.099 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 2.024      ;
; -1.096 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 2.021      ;
; -1.006 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.938      ;
; -1.001 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.933      ;
; -0.988 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 1.913      ;
; -0.985 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 1.910      ;
; -0.972 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.065     ; 1.902      ;
; -0.921 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 1.846      ;
; -0.902 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.834      ;
; -0.893 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.831      ;
; -0.886 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.818      ;
; -0.882 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.814      ;
; -0.772 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 1.697      ;
; -0.769 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.701      ;
; -0.696 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.628      ;
; -0.670 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.602      ;
; -0.661 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.070     ; 1.586      ;
; -0.660 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.591      ;
; -0.654 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.586      ;
; -0.653 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.585      ;
; -0.630 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.561      ;
; -0.599 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.537      ;
; -0.599 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.537      ;
; -0.599 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.537      ;
; -0.593 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.527      ;
; -0.593 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.527      ;
; -0.593 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.527      ;
; -0.593 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.527      ;
; -0.593 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.527      ;
; -0.593 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.527      ;
; -0.593 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.527      ;
; -0.539 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.471      ;
; -0.533 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.465      ;
; -0.531 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.463      ;
; -0.524 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.456      ;
; -0.497 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.429      ;
; -0.494 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.426      ;
; -0.464 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.396      ;
; -0.464 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.396      ;
; -0.463 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.395      ;
; -0.442 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.374      ;
; -0.440 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.372      ;
; -0.434 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.366      ;
; -0.420 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.352      ;
; -0.414 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.346      ;
; -0.410 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.341      ;
; -0.409 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.340      ;
; -0.383 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.315      ;
; -0.382 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.314      ;
; -0.360 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.751      ; 2.096      ;
; -0.337 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.269      ;
; -0.336 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.268      ;
; -0.268 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.200      ;
; -0.267 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.199      ;
; -0.243 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.175      ;
; -0.234 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.166      ;
; -0.230 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.751      ; 1.966      ;
; -0.228 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.160      ;
; -0.206 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.751      ; 1.942      ;
; -0.161 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 1.093      ;
; -0.094 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 1.025      ;
; -0.058 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.990      ;
; -0.039 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.971      ;
; -0.035 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 0.966      ;
; 0.185  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.747      ;
; 0.188  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.744      ;
; 0.213  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 0.718      ;
; 0.272  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.064     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.659      ;
; 0.295  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.063     ; 0.637      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.342 ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; virtual_clock:vclock|vclk_cnt[2]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.346 ; virtual_clock:vclock|vclk_cnt[0]                          ; virtual_clock:vclock|vclk_cnt[0]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.580      ;
; 0.356 ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; 2.158      ; 2.900      ;
; 0.358 ; virtual_clock:vclock|vclk_cnt[5]                          ; virtual_clock:vclock|vclk_cnt[5]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[1]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; virtual_clock:vclock|vclk_cnt[4]                          ; virtual_clock:vclock|vclk_cnt[4]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; adc_run                                                   ; adc_run                                                   ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.593      ;
; 0.377 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.596      ;
; 0.383 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.617      ;
; 0.392 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.611      ;
; 0.393 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.614      ;
; 0.395 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.614      ;
; 0.411 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 0.996      ;
; 0.423 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.658      ;
; 0.440 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; DAC_DATA[4]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.398      ; 0.995      ;
; 0.483 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; DAC_DATA[5]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.398      ; 1.038      ;
; 0.493 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[0]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.102      ; 0.752      ;
; 0.497 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.716      ;
; 0.502 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.721      ;
; 0.506 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.725      ;
; 0.533 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.753      ;
; 0.535 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.755      ;
; 0.535 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.755      ;
; 0.535 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.755      ;
; 0.536 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.755      ;
; 0.536 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[1]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.757      ;
; 0.543 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.761      ;
; 0.547 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.765      ;
; 0.549 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.769      ;
; 0.551 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.785      ;
; 0.551 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.785      ;
; 0.551 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.769      ;
; 0.552 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.771      ;
; 0.554 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.788      ;
; 0.556 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.790      ;
; 0.559 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[24]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[24]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.567 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.420      ; 1.144      ;
; 0.570 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[25]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[25]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.793      ;
; 0.579 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.798      ;
; 0.582 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.801      ;
; 0.594 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.813      ;
; 0.602 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.077      ; 0.836      ;
; 0.607 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.842      ;
; 0.608 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.078      ; 0.843      ;
; 0.609 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; DAC_DATA[9]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.398      ; 1.164      ;
; 0.613 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; DAC_DATA[8]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.398      ; 1.168      ;
; 0.625 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.844      ;
; 0.626 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.845      ;
; 0.629 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.848      ;
; 0.655 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.874      ;
; 0.666 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.420      ; 1.243      ;
; 0.669 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.889      ;
; 0.671 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.891      ;
; 0.673 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.893      ;
; 0.673 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.420      ; 1.250      ;
; 0.675 ; RST                                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_clk       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.270      ;
; 0.675 ; RST                                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_clk        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.270      ;
; 0.675 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.063      ; 0.895      ;
; 0.680 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[5]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.898      ;
; 0.683 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[6]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.901      ;
; 0.688 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.420      ; 1.265      ;
; 0.689 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; DAC_DATA[10]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.441      ; 1.287      ;
; 0.692 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[3]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.277      ;
; 0.694 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.913      ;
; 0.694 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[7]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.912      ;
; 0.695 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.914      ;
; 0.700 ; DAC_DATA[1]                                               ; mcp4725_dac:dac|data_buffer[1]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.265     ; 0.592      ;
; 0.700 ; DAC_DATA[4]                                               ; mcp4725_dac:dac|data_buffer[4]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.265     ; 0.592      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'virtual_clock:vclock|virt_clk'                                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.356 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 0.580      ;
; 0.360 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.395 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 0.616      ;
; 0.403 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.623      ;
; 0.406 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.626      ;
; 0.571 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.974      ; 1.732      ;
; 0.572 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 0.793      ;
; 0.574 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 0.795      ;
; 0.590 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.810      ;
; 0.590 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.810      ;
; 0.602 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.974      ; 1.763      ;
; 0.611 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.831      ;
; 0.691 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.974      ; 1.852      ;
; 0.716 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.936      ;
; 0.735 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 0.955      ;
; 0.808 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.028      ;
; 0.810 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.030      ;
; 0.810 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.030      ;
; 0.848 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.068      ;
; 0.854 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.074      ;
; 0.869 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.089      ;
; 0.869 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.089      ;
; 0.888 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.108      ;
; 0.888 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.108      ;
; 0.922 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 1.143      ;
; 0.946 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.166      ;
; 0.952 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.172      ;
; 0.962 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.182      ;
; 0.983 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.203      ;
; 0.984 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 1.205      ;
; 0.997 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.217      ;
; 1.030 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.250      ;
; 1.036 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.256      ;
; 1.044 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.264      ;
; 1.050 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.270      ;
; 1.054 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.274      ;
; 1.063 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.283      ;
; 1.063 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.283      ;
; 1.102 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.322      ;
; 1.145 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 1.366      ;
; 1.146 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.366      ;
; 1.148 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.368      ;
; 1.152 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.372      ;
; 1.159 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.064      ; 1.380      ;
; 1.203 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.417      ;
; 1.243 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.463      ;
; 1.250 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.470      ;
; 1.265 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.485      ;
; 1.286 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.070      ; 1.513      ;
; 1.286 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.070      ; 1.513      ;
; 1.286 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.070      ; 1.513      ;
; 1.302 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.516      ;
; 1.334 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.556      ;
; 1.334 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.556      ;
; 1.334 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.556      ;
; 1.334 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.556      ;
; 1.334 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.556      ;
; 1.334 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.556      ;
; 1.334 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.065      ; 1.556      ;
; 1.352 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.572      ;
; 1.451 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.665      ;
; 1.466 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.070      ; 1.693      ;
; 1.499 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 1.719      ;
; 1.502 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.716      ;
; 1.505 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.719      ;
; 1.513 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.731      ;
; 1.577 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.795      ;
; 1.601 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.815      ;
; 1.604 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.818      ;
; 1.631 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.849      ;
; 1.682 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.900      ;
; 1.694 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.912      ;
; 1.705 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.923      ;
; 1.746 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.964      ;
; 1.750 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.964      ;
; 1.753 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.967      ;
; 1.758 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.976      ;
; 1.773 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.991      ;
; 1.803 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.021      ;
; 1.806 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.024      ;
; 1.810 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.063      ; 2.030      ;
; 1.875 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.093      ;
; 1.877 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.095      ;
; 1.880 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.098      ;
; 1.942 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.160      ;
; 1.954 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.172      ;
; 2.044 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.262      ;
; 2.053 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 2.271      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                        ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.686 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.969     ; 1.702      ;
; -1.686 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.969     ; 1.702      ;
; -1.417 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.975     ; 1.427      ;
; -1.417 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.975     ; 1.427      ;
; -1.417 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.975     ; 1.427      ;
; -1.417 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.975     ; 1.427      ;
; -1.142 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.632     ; 1.495      ;
; -1.142 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.632     ; 1.495      ;
; -1.142 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.632     ; 1.495      ;
; -1.142 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.632     ; 1.495      ;
; -1.142 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.632     ; 1.495      ;
; -1.114 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.604     ; 1.495      ;
; -1.114 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.604     ; 1.495      ;
; -1.114 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.604     ; 1.495      ;
; -1.114 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.604     ; 1.495      ;
; -1.041 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.599     ; 1.427      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.747 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.682      ;
; -0.736 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.671      ;
; -0.736 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.671      ;
; -0.736 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.671      ;
; -0.736 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.671      ;
; -0.736 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.060     ; 1.671      ;
; -0.688 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.619      ;
; -0.688 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.619      ;
; -0.688 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.064     ; 1.619      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.487 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.063     ; 1.419      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.467 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.062     ; 1.400      ;
; -0.367 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.289      ; 1.651      ;
; -0.367 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.289      ; 1.651      ;
; -0.367 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.289      ; 1.651      ;
; -0.367 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.289      ; 1.651      ;
; -0.367 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.289      ; 1.651      ;
; -0.367 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.289      ; 1.651      ;
; -0.367 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.289      ; 1.651      ;
; -0.144 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.261      ; 1.400      ;
; -0.140 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.272      ; 1.407      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.130 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.271      ; 1.396      ;
; -0.102 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
; -0.102 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
; -0.102 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
; -0.102 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
; -0.102 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
; -0.102 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
; -0.102 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
; -0.102 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.299      ; 1.396      ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                        ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.671 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.671 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.671 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.671 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.671 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.671 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.671 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.671 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.438      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.701 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.408      ; 1.266      ;
; 0.706 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.410      ; 1.273      ;
; 0.714 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.398      ; 1.269      ;
; 0.934 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.519      ;
; 0.934 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.519      ;
; 0.934 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.519      ;
; 0.934 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.519      ;
; 0.934 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.519      ;
; 0.934 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.519      ;
; 0.934 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.428      ; 1.519      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.050 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.269      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.276      ;
; 1.281 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.498      ;
; 1.281 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.498      ;
; 1.281 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.060      ; 1.498      ;
; 1.309 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.530      ;
; 1.309 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.530      ;
; 1.309 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.530      ;
; 1.309 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.530      ;
; 1.309 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.530      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.326 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.547      ;
; 1.461 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.359     ; 1.289      ;
; 1.514 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.364     ; 1.337      ;
; 1.514 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.364     ; 1.337      ;
; 1.514 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.364     ; 1.337      ;
; 1.514 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.364     ; 1.337      ;
; 1.543 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.393     ; 1.337      ;
; 1.543 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.393     ; 1.337      ;
; 1.543 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.393     ; 1.337      ;
; 1.543 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.393     ; 1.337      ;
; 1.543 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.393     ; 1.337      ;
; 1.852 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.750     ; 1.289      ;
; 1.852 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.750     ; 1.289      ;
; 1.852 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.750     ; 1.289      ;
; 1.852 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.750     ; 1.289      ;
; 2.120 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.745     ; 1.562      ;
; 2.120 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.745     ; 1.562      ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                  ;
+-----------+-----------------+-------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                    ; Note ;
+-----------+-----------------+-------------------------------+------+
; 22.66 MHz ; 22.66 MHz       ; CLOCK_50                      ;      ;
; 441.7 MHz ; 441.7 MHz       ; virtual_clock:vclock|virt_clk ;      ;
+-----------+-----------------+-------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -43.131 ; -885.707      ;
; virtual_clock:vclock|virt_clk ; -1.264  ; -9.178        ;
+-------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.297 ; 0.000         ;
; virtual_clock:vclock|virt_clk ; 0.311 ; 0.000         ;
+-------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -1.409 ; -35.889           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.609 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -216.000      ;
; virtual_clock:vclock|virt_clk ; -1.000 ; -14.000       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                              ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -43.131 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 44.065     ;
; -42.974 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 43.910     ;
; -42.780 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 43.716     ;
; -42.771 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.705     ;
; -42.766 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.700     ;
; -42.677 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.611     ;
; -42.673 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 43.609     ;
; -42.414 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.348     ;
; -42.413 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.347     ;
; -42.412 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.346     ;
; -42.389 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.323     ;
; -42.257 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 43.193     ;
; -42.256 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 43.192     ;
; -42.255 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 43.191     ;
; -42.133 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.383     ;
; -42.130 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.380     ;
; -42.130 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.380     ;
; -42.118 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 43.052     ;
; -42.063 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 42.999     ;
; -42.062 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 42.998     ;
; -42.061 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 42.997     ;
; -42.054 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.988     ;
; -42.053 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.987     ;
; -42.052 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.986     ;
; -42.049 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.983     ;
; -42.048 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.982     ;
; -42.047 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.981     ;
; -41.990 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.924     ;
; -41.976 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 43.228     ;
; -41.973 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 43.225     ;
; -41.973 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 43.225     ;
; -41.960 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.894     ;
; -41.959 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.893     ;
; -41.958 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.892     ;
; -41.956 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 42.892     ;
; -41.955 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 42.891     ;
; -41.954 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.888     ;
; -41.954 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 42.890     ;
; -41.951 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 42.559     ;
; -41.782 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 43.034     ;
; -41.779 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 43.031     ;
; -41.779 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 43.031     ;
; -41.773 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.023     ;
; -41.770 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.020     ;
; -41.770 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.020     ;
; -41.768 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.018     ;
; -41.765 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.015     ;
; -41.765 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 43.015     ;
; -41.695 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.629     ;
; -41.679 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.929     ;
; -41.676 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.926     ;
; -41.676 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.926     ;
; -41.675 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 42.927     ;
; -41.672 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.606     ;
; -41.672 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 42.924     ;
; -41.672 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.257      ; 42.924     ;
; -41.671 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.605     ;
; -41.670 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.604     ;
; -41.641 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 42.249     ;
; -41.495 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.429     ;
; -41.421 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 42.029     ;
; -41.401 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.335     ;
; -41.400 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.334     ;
; -41.399 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.333     ;
; -41.391 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.641     ;
; -41.388 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.638     ;
; -41.388 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.638     ;
; -41.273 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.207     ;
; -41.272 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.206     ;
; -41.271 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.205     ;
; -41.237 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.171     ;
; -41.236 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.170     ;
; -41.235 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 42.169     ;
; -41.234 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.842     ;
; -41.233 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.841     ;
; -41.232 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.840     ;
; -41.120 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.370     ;
; -41.117 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.367     ;
; -41.117 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.367     ;
; -40.992 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.242     ;
; -40.989 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.239     ;
; -40.989 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.239     ;
; -40.978 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 41.912     ;
; -40.977 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 41.911     ;
; -40.976 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 41.910     ;
; -40.956 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.206     ;
; -40.953 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 41.877     ;
; -40.953 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.203     ;
; -40.953 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.255      ; 42.203     ;
; -40.950 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 41.874     ;
; -40.950 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 41.874     ;
; -40.924 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.532     ;
; -40.923 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.531     ;
; -40.922 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.530     ;
; -40.778 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 41.712     ;
; -40.777 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 41.711     ;
; -40.776 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 41.710     ;
; -40.704 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.312     ;
; -40.703 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.311     ;
; -40.702 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 41.310     ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.264 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.202      ;
; -1.254 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.192      ;
; -1.220 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.158      ;
; -1.218 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.156      ;
; -1.127 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.065      ;
; -1.125 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.063      ;
; -1.120 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.058      ;
; -1.110 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.048      ;
; -1.108 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.046      ;
; -1.100 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.038      ;
; -1.098 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.036      ;
; -1.069 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 2.009      ;
; -1.067 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 2.005      ;
; -1.059 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.999      ;
; -1.016 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.950      ;
; -1.006 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.940      ;
; -0.974 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.912      ;
; -0.964 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.902      ;
; -0.947 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.885      ;
; -0.938 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.876      ;
; -0.936 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.874      ;
; -0.913 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.853      ;
; -0.887 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.821      ;
; -0.877 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.811      ;
; -0.817 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.757      ;
; -0.797 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.731      ;
; -0.787 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.721      ;
; -0.785 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.057     ; 1.723      ;
; -0.781 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.721      ;
; -0.724 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.664      ;
; -0.717 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.651      ;
; -0.703 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.050     ; 1.648      ;
; -0.697 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.637      ;
; -0.695 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.635      ;
; -0.590 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.530      ;
; -0.588 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.522      ;
; -0.535 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.475      ;
; -0.498 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.061     ; 1.432      ;
; -0.497 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.437      ;
; -0.474 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.413      ;
; -0.471 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.411      ;
; -0.470 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.410      ;
; -0.445 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.384      ;
; -0.431 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.373      ;
; -0.431 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.373      ;
; -0.431 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.373      ;
; -0.431 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.373      ;
; -0.431 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.373      ;
; -0.431 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.373      ;
; -0.431 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.053     ; 1.373      ;
; -0.429 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.050     ; 1.374      ;
; -0.429 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.050     ; 1.374      ;
; -0.429 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.050     ; 1.374      ;
; -0.387 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.327      ;
; -0.381 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.321      ;
; -0.365 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.305      ;
; -0.363 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.303      ;
; -0.320 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.260      ;
; -0.317 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.257      ;
; -0.308 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.248      ;
; -0.308 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.248      ;
; -0.307 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.247      ;
; -0.294 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.234      ;
; -0.288 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.228      ;
; -0.278 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.218      ;
; -0.265 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.205      ;
; -0.259 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.199      ;
; -0.253 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.192      ;
; -0.251 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 1.190      ;
; -0.238 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.178      ;
; -0.237 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.177      ;
; -0.194 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.134      ;
; -0.193 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.133      ;
; -0.170 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.686      ; 1.841      ;
; -0.140 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.080      ;
; -0.139 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.079      ;
; -0.109 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.049      ;
; -0.105 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.045      ;
; -0.099 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 1.039      ;
; -0.078 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.686      ; 1.749      ;
; -0.065 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.686      ; 1.736      ;
; -0.034 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.974      ;
; 0.029  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 0.910      ;
; 0.057  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.883      ;
; 0.069  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.871      ;
; 0.076  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 0.863      ;
; 0.265  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.675      ;
; 0.269  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.671      ;
; 0.294  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 0.645      ;
; 0.356  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.056     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.055     ; 0.562      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.297 ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; virtual_clock:vclock|vclk_cnt[2]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.306 ; virtual_clock:vclock|vclk_cnt[0]                          ; virtual_clock:vclock|vclk_cnt[0]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.519      ;
; 0.312 ; virtual_clock:vclock|vclk_cnt[5]                          ; virtual_clock:vclock|vclk_cnt[5]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[1]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; virtual_clock:vclock|vclk_cnt[4]                          ; virtual_clock:vclock|vclk_cnt[4]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_run                                                   ; adc_run                                                   ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.336 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.535      ;
; 0.336 ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; 1.945      ; 2.635      ;
; 0.338 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.553      ;
; 0.355 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.555      ;
; 0.356 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.556      ;
; 0.357 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.557      ;
; 0.357 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.557      ;
; 0.358 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.558      ;
; 0.371 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.585      ;
; 0.375 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.385      ; 0.904      ;
; 0.417 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; DAC_DATA[4]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.355      ; 0.916      ;
; 0.441 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.640      ;
; 0.445 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.644      ;
; 0.449 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; DAC_DATA[5]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.355      ; 0.948      ;
; 0.455 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[0]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.093      ; 0.692      ;
; 0.457 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.656      ;
; 0.482 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.682      ;
; 0.482 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.682      ;
; 0.483 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[1]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.683      ;
; 0.484 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.684      ;
; 0.488 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.687      ;
; 0.489 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 0.690      ;
; 0.490 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.687      ;
; 0.492 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.691      ;
; 0.494 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.693      ;
; 0.496 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.708      ;
; 0.496 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.708      ;
; 0.496 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.709      ;
; 0.499 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.697      ;
; 0.503 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[24]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[24]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.701      ;
; 0.506 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.706      ;
; 0.513 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[25]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[25]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.721      ;
; 0.531 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.373      ; 1.048      ;
; 0.536 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.068      ; 0.749      ;
; 0.541 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.755      ;
; 0.542 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.070      ; 0.756      ;
; 0.557 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.756      ;
; 0.564 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; DAC_DATA[8]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.355      ; 1.063      ;
; 0.564 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.763      ;
; 0.565 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.764      ;
; 0.569 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; DAC_DATA[9]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.355      ; 1.068      ;
; 0.602 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.801      ;
; 0.612 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.811      ;
; 0.613 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.812      ;
; 0.617 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.816      ;
; 0.618 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.056      ; 0.818      ;
; 0.618 ; RST                                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_clk       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.390      ; 1.152      ;
; 0.618 ; RST                                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_clk        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.390      ; 1.152      ;
; 0.620 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.373      ; 1.137      ;
; 0.623 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[5]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.821      ;
; 0.626 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.373      ; 1.143      ;
; 0.628 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[6]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.054      ; 0.826      ;
; 0.629 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; DAC_DATA[10]                                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.398      ; 1.171      ;
; 0.630 ; DAC_DATA[4]                                               ; mcp4725_dac:dac|data_buffer[4]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.237     ; 0.537      ;
; 0.631 ; DAC_DATA[1]                                               ; mcp4725_dac:dac|data_buffer[1]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.237     ; 0.538      ;
; 0.631 ; DAC_DATA[5]                                               ; mcp4725_dac:dac|data_buffer[5]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.237     ; 0.538      ;
; 0.632 ; DAC_DATA[7]                                               ; mcp4725_dac:dac|data_buffer[7]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.237     ; 0.539      ;
; 0.632 ; DAC_DATA[6]                                               ; mcp4725_dac:dac|data_buffer[6]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.237     ; 0.539      ;
; 0.633 ; DAC_DATA[8]                                               ; mcp4725_dac:dac|data_buffer[8]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.237     ; 0.540      ;
; 0.633 ; DAC_DATA[3]                                               ; mcp4725_dac:dac|data_buffer[3]                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.237     ; 0.540      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.311 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.352 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 0.552      ;
; 0.361 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.560      ;
; 0.364 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.563      ;
; 0.514 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 0.715      ;
; 0.525 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.885      ; 1.584      ;
; 0.528 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.728      ;
; 0.549 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.748      ;
; 0.552 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.885      ; 1.611      ;
; 0.637 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.885      ; 1.696      ;
; 0.647 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.846      ;
; 0.669 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.868      ;
; 0.727 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.926      ;
; 0.728 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.927      ;
; 0.733 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.932      ;
; 0.757 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.956      ;
; 0.763 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.962      ;
; 0.778 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.978      ;
; 0.798 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.997      ;
; 0.799 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 0.998      ;
; 0.835 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.035      ;
; 0.851 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.050      ;
; 0.856 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.055      ;
; 0.880 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.079      ;
; 0.898 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.098      ;
; 0.899 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.098      ;
; 0.908 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.107      ;
; 0.931 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.130      ;
; 0.932 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.131      ;
; 0.937 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.136      ;
; 0.938 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.137      ;
; 0.943 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.142      ;
; 0.975 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.174      ;
; 0.976 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.175      ;
; 0.984 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.183      ;
; 1.027 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.226      ;
; 1.029 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.228      ;
; 1.033 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.232      ;
; 1.038 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.238      ;
; 1.051 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.056      ; 1.251      ;
; 1.107 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.301      ;
; 1.111 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.310      ;
; 1.118 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.317      ;
; 1.133 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.332      ;
; 1.181 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.386      ;
; 1.181 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.386      ;
; 1.181 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.386      ;
; 1.192 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.386      ;
; 1.208 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.407      ;
; 1.217 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.418      ;
; 1.217 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.418      ;
; 1.217 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.418      ;
; 1.217 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.418      ;
; 1.217 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.418      ;
; 1.217 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.418      ;
; 1.217 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.057      ; 1.418      ;
; 1.330 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.061      ; 1.535      ;
; 1.335 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.529      ;
; 1.351 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.548      ;
; 1.374 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.573      ;
; 1.376 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.570      ;
; 1.384 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.578      ;
; 1.396 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.593      ;
; 1.461 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.655      ;
; 1.469 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.663      ;
; 1.477 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.674      ;
; 1.508 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.705      ;
; 1.524 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.721      ;
; 1.543 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.740      ;
; 1.553 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.750      ;
; 1.569 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.766      ;
; 1.576 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.773      ;
; 1.604 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.798      ;
; 1.612 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.050      ; 1.806      ;
; 1.631 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.828      ;
; 1.639 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.836      ;
; 1.651 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.055      ; 1.850      ;
; 1.666 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.863      ;
; 1.697 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.894      ;
; 1.705 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.902      ;
; 1.733 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.930      ;
; 1.749 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 1.946      ;
; 1.823 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 2.020      ;
; 1.839 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.053      ; 2.036      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                         ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.409 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.881     ; 1.513      ;
; -1.409 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.881     ; 1.513      ;
; -1.168 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.884     ; 1.269      ;
; -1.168 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.884     ; 1.269      ;
; -1.168 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.884     ; 1.269      ;
; -1.168 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.884     ; 1.269      ;
; -0.922 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.580     ; 1.327      ;
; -0.922 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.580     ; 1.327      ;
; -0.922 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.580     ; 1.327      ;
; -0.922 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.580     ; 1.327      ;
; -0.922 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.580     ; 1.327      ;
; -0.895 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.553     ; 1.327      ;
; -0.895 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.553     ; 1.327      ;
; -0.895 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.553     ; 1.327      ;
; -0.895 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.553     ; 1.327      ;
; -0.829 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.545     ; 1.269      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.563 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.505      ;
; -0.550 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.492      ;
; -0.550 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.492      ;
; -0.550 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.492      ;
; -0.550 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.492      ;
; -0.550 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.053     ; 1.492      ;
; -0.512 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.450      ;
; -0.512 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.450      ;
; -0.512 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.450      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.335 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.057     ; 1.273      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.314 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.055     ; 1.254      ;
; -0.225 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.260      ; 1.480      ;
; -0.225 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.260      ; 1.480      ;
; -0.225 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.260      ; 1.480      ;
; -0.225 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.260      ; 1.480      ;
; -0.225 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.260      ; 1.480      ;
; -0.225 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.260      ; 1.480      ;
; -0.225 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.260      ; 1.480      ;
; -0.026 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.233      ; 1.254      ;
; -0.023 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.242      ; 1.260      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; -0.012 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.241      ; 1.248      ;
; 0.015  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
; 0.015  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
; 0.015  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
; 0.015  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
; 0.015  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
; 0.015  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
; 0.015  ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
; 0.015  ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.268      ; 1.248      ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                         ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.609 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.609 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.609 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.609 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.609 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.609 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.609 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.609 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.392      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.638 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.363      ; 1.145      ;
; 0.639 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.364      ; 1.147      ;
; 0.643 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.355      ; 1.142      ;
; 0.845 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.373      ;
; 0.845 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.373      ;
; 0.845 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.373      ;
; 0.845 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.373      ;
; 0.845 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.373      ;
; 0.845 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.373      ;
; 0.845 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.384      ; 1.373      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.943 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 1.142      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 0.956 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.153      ;
; 1.158 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.355      ;
; 1.158 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.355      ;
; 1.158 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.053      ; 1.355      ;
; 1.186 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.387      ;
; 1.186 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.387      ;
; 1.186 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.387      ;
; 1.186 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.387      ;
; 1.186 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.387      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.057      ; 1.396      ;
; 1.321 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.330     ; 1.165      ;
; 1.377 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.338     ; 1.213      ;
; 1.377 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.338     ; 1.213      ;
; 1.377 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.338     ; 1.213      ;
; 1.377 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.338     ; 1.213      ;
; 1.406 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.367     ; 1.213      ;
; 1.406 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.367     ; 1.213      ;
; 1.406 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.367     ; 1.213      ;
; 1.406 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.367     ; 1.213      ;
; 1.406 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.367     ; 1.213      ;
; 1.675 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.684     ; 1.165      ;
; 1.675 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.684     ; 1.165      ;
; 1.675 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.684     ; 1.165      ;
; 1.675 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.684     ; 1.165      ;
; 1.924 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.680     ; 1.418      ;
; 1.924 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.680     ; 1.418      ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -26.891 ; -485.727      ;
; virtual_clock:vclock|virt_clk ; -0.415  ; -1.343        ;
+-------------------------------+---------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; CLOCK_50                      ; 0.177 ; 0.000         ;
; virtual_clock:vclock|virt_clk ; 0.186 ; 0.000         ;
+-------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.636 ; -6.479            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.372 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -278.505      ;
; virtual_clock:vclock|virt_clk ; -1.000 ; -14.000       ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                              ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -26.891 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.838     ;
; -26.782 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 27.730     ;
; -26.674 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.621     ;
; -26.669 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.616     ;
; -26.659 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 27.607     ;
; -26.615 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.562     ;
; -26.608 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 27.556     ;
; -26.460 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.407     ;
; -26.443 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.389     ;
; -26.442 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.388     ;
; -26.442 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.388     ;
; -26.334 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.281     ;
; -26.333 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.280     ;
; -26.333 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.280     ;
; -26.303 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.250     ;
; -26.278 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.414     ;
; -26.276 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.412     ;
; -26.276 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[18] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.412     ;
; -26.226 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.172     ;
; -26.225 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.171     ;
; -26.225 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.171     ;
; -26.221 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.167     ;
; -26.220 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.166     ;
; -26.220 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.166     ;
; -26.219 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 26.969     ;
; -26.211 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.158     ;
; -26.210 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.157     ;
; -26.210 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.157     ;
; -26.199 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.146     ;
; -26.191 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.138     ;
; -26.169 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.306     ;
; -26.167 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.304     ;
; -26.167 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[21] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.304     ;
; -26.167 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.113     ;
; -26.166 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.112     ;
; -26.166 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 27.112     ;
; -26.160 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.107     ;
; -26.159 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.106     ;
; -26.159 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 27.106     ;
; -26.061 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.197     ;
; -26.059 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.195     ;
; -26.059 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[14] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.195     ;
; -26.056 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.192     ;
; -26.054 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.190     ;
; -26.054 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[15] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.190     ;
; -26.046 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.183     ;
; -26.044 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.181     ;
; -26.044 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[19] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.181     ;
; -26.035 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 26.785     ;
; -26.030 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 26.977     ;
; -26.012 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.958     ;
; -26.011 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.957     ;
; -26.011 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.957     ;
; -26.002 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.138     ;
; -26.000 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.136     ;
; -26.000 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[16] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 27.136     ;
; -25.995 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.132     ;
; -25.993 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.130     ;
; -25.993 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[20] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 27.130     ;
; -25.935 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 26.882     ;
; -25.874 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|virt_clk    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 26.624     ;
; -25.855 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.801     ;
; -25.854 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.800     ;
; -25.854 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.800     ;
; -25.847 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.983     ;
; -25.845 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.981     ;
; -25.845 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.981     ;
; -25.771 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.520     ;
; -25.770 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.519     ;
; -25.770 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.519     ;
; -25.751 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.697     ;
; -25.750 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.696     ;
; -25.750 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.696     ;
; -25.743 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.689     ;
; -25.742 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.688     ;
; -25.742 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.688     ;
; -25.690 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.826     ;
; -25.688 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.824     ;
; -25.688 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[10] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.824     ;
; -25.606 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 26.545     ;
; -25.604 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 26.543     ;
; -25.604 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[8]  ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 26.543     ;
; -25.587 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.336     ;
; -25.586 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.335     ;
; -25.586 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[7]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.335     ;
; -25.586 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.722     ;
; -25.584 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.720     ;
; -25.584 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[17] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.720     ;
; -25.582 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.528     ;
; -25.581 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.527     ;
; -25.581 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[12] ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.527     ;
; -25.578 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.714     ;
; -25.576 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.712     ;
; -25.576 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[11] ; virtual_clock:vclock|vclk_cnt[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 26.712     ;
; -25.487 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.433     ;
; -25.486 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.432     ;
; -25.486 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[9]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 26.432     ;
; -25.426 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.175     ;
; -25.425 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.174     ;
; -25.425 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[6]  ; virtual_clock:vclock|vclk_cnt[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 26.174     ;
+---------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.415 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.363      ;
; -0.410 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.358      ;
; -0.368 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.316      ;
; -0.363 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.311      ;
; -0.332 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.283      ;
; -0.327 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.278      ;
; -0.326 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.274      ;
; -0.326 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.274      ;
; -0.321 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.269      ;
; -0.316 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.264      ;
; -0.311 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.259      ;
; -0.306 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.254      ;
; -0.299 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 1.243      ;
; -0.294 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 1.238      ;
; -0.279 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.227      ;
; -0.243 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 1.194      ;
; -0.237 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.185      ;
; -0.227 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.175      ;
; -0.222 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.170      ;
; -0.217 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 1.161      ;
; -0.212 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 1.156      ;
; -0.192 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.140      ;
; -0.187 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.135      ;
; -0.150 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 1.094      ;
; -0.145 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 1.089      ;
; -0.138 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 1.088      ;
; -0.117 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 1.061      ;
; -0.103 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.039     ; 1.051      ;
; -0.072 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 1.022      ;
; -0.054 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.030     ; 1.011      ;
; -0.047 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.997      ;
; -0.035 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 0.979      ;
; -0.028 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.978      ;
; -0.019 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.969      ;
; 0.025  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.925      ;
; 0.032  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.043     ; 0.912      ;
; 0.067  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.883      ;
; 0.074  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.876      ;
; 0.077  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.873      ;
; 0.082  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.868      ;
; 0.083  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.030     ; 0.874      ;
; 0.083  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.030     ; 0.874      ;
; 0.083  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.030     ; 0.874      ;
; 0.084  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.869      ;
; 0.084  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.869      ;
; 0.084  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.869      ;
; 0.084  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.869      ;
; 0.084  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.869      ;
; 0.084  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.869      ;
; 0.084  ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.034     ; 0.869      ;
; 0.088  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.862      ;
; 0.091  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.859      ;
; 0.136  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.815      ;
; 0.147  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.804      ;
; 0.148  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.802      ;
; 0.149  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.801      ;
; 0.160  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.790      ;
; 0.166  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.784      ;
; 0.170  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.780      ;
; 0.170  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.780      ;
; 0.177  ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.773      ;
; 0.199  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.751      ;
; 0.199  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.751      ;
; 0.205  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.745      ;
; 0.210  ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.740      ;
; 0.211  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.739      ;
; 0.216  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.734      ;
; 0.217  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.733      ;
; 0.223  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.727      ;
; 0.223  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.727      ;
; 0.248  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.702      ;
; 0.248  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.702      ;
; 0.260  ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.501      ; 1.218      ;
; 0.294  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.656      ;
; 0.294  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.656      ;
; 0.309  ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.641      ;
; 0.321  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.629      ;
; 0.324  ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.501      ; 1.154      ;
; 0.327  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.623      ;
; 0.336  ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 1.000        ; 0.501      ; 1.142      ;
; 0.343  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.607      ;
; 0.388  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.562      ;
; 0.399  ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.551      ;
; 0.415  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.535      ;
; 0.419  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.531      ;
; 0.543  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.407      ;
; 0.543  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.407      ;
; 0.561  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.389      ;
; 0.591  ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.592  ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.601  ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 1.000        ; -0.036     ; 0.350      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.177 ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; virtual_clock:vclock|vclk_cnt[2]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; de0nano_adc:adc|spi_master:spi_driver|assert_data         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; virtual_clock:vclock|vclk_cnt[0]                          ; virtual_clock:vclock|vclk_cnt[0]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; virtual_clock:vclock|vclk_cnt[5]                          ; virtual_clock:vclock|vclk_cnt[5]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[1]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; virtual_clock:vclock|vclk_cnt[4]                          ; virtual_clock:vclock|vclk_cnt[4]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adc_run                                                   ; adc_run                                                   ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk                             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; 1.157      ; 1.572      ;
; 0.201 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[5]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.330      ;
; 0.204 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[3]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.328      ;
; 0.215 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[2]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.235      ; 0.534      ;
; 0.229 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|clk_ratio[0]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.046      ; 0.359      ;
; 0.245 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; DAC_DATA[4]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.215      ; 0.544      ;
; 0.256 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[0]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.055      ; 0.395      ;
; 0.258 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; DAC_DATA[5]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.215      ; 0.557      ;
; 0.265 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.385      ;
; 0.268 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.389      ;
; 0.273 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.394      ;
; 0.275 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[5]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.396      ;
; 0.277 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.398      ;
; 0.277 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[10]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.398      ;
; 0.277 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[1]        ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.400      ;
; 0.281 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[9]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.402      ;
; 0.283 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.404      ;
; 0.284 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.403      ;
; 0.285 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.405      ;
; 0.285 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.404      ;
; 0.288 ; mcp4725_dac:dac|ena                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.407      ;
; 0.289 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[11]       ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.604      ;
; 0.294 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[2]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.423      ;
; 0.294 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[3]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[1]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[4]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.425      ;
; 0.299 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[24]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[24]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.419      ;
; 0.305 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[25]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[25]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[27]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[31]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[28]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.434      ;
; 0.319 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.439      ;
; 0.324 ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; de0nano_adc:adc|spi_master:spi_driver|clk_toggles[0]      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.453      ;
; 0.326 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; DAC_DATA[8]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.215      ; 0.625      ;
; 0.326 ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; DAC_DATA[9]                                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.215      ; 0.625      ;
; 0.328 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.046      ; 0.458      ;
; 0.328 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; de0nano_adc:adc|spi_master:spi_driver|state               ; de0nano_adc:adc|spi_master:spi_driver|sclk                ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.046      ; 0.458      ;
; 0.336 ; mcp4725_dac:dac|busy_prev[0]                              ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.456      ;
; 0.340 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.460      ;
; 0.346 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[8]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.467      ;
; 0.347 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.467      ;
; 0.348 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[6]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.663      ;
; 0.349 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[5]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.469      ;
; 0.350 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[2]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.665      ;
; 0.350 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.471      ;
; 0.351 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[6]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.471      ;
; 0.351 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.472      ;
; 0.354 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[7]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.231      ; 0.669      ;
; 0.355 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[7]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.475      ;
; 0.355 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.476      ;
; 0.356 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_tx[4]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.476      ;
; 0.359 ; de0nano_adc:adc|spi_master:spi_driver|rx_buffer[4]        ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.480      ;
; 0.360 ; RST                                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_clk       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.239      ; 0.683      ;
; 0.360 ; RST                                                       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_clk        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.239      ; 0.683      ;
; 0.362 ; virtual_clock:vclock|vclk_cnt[1]                          ; virtual_clock:vclock|vclk_cnt[3]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.235      ; 0.681      ;
; 0.366 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[26]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.486      ;
; 0.366 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[29]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.486      ;
; 0.370 ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13]                          ; CLK_ADJUST:CLOCK_ADJ|ADC_CLK[13]                          ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.490      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'virtual_clock:vclock|virt_clk'                                                                                                                                     ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.186 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.204 ; adc_run                               ; de0nano_adc:adc|state.ready~reg0      ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.630      ; 0.948      ;
; 0.207 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.328      ;
; 0.215 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.336      ;
; 0.221 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.342      ;
; 0.224 ; adc_run                               ; de0nano_adc:adc|state.initialize~reg0 ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.630      ; 0.968      ;
; 0.254 ; adc_run                               ; de0nano_adc:adc|state.execute~reg0    ; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.630      ; 0.998      ;
; 0.308 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.429      ;
; 0.322 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.443      ;
; 0.329 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.450      ;
; 0.378 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.499      ;
; 0.389 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.509      ;
; 0.427 ; de0nano_adc:adc|enable                ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.548      ;
; 0.427 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.548      ;
; 0.427 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.548      ;
; 0.455 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.576      ;
; 0.461 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.584      ;
; 0.477 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.598      ;
; 0.477 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.598      ;
; 0.494 ; de0nano_adc:adc|reset                 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.615      ;
; 0.512 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.633      ;
; 0.514 ; de0nano_adc:adc|state.ready~reg0      ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.635      ;
; 0.517 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.638      ;
; 0.522 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.643      ;
; 0.529 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.550 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.671      ;
; 0.553 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.674      ;
; 0.553 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.674      ;
; 0.556 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.677      ;
; 0.570 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.691      ;
; 0.574 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.695      ;
; 0.576 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.697      ;
; 0.605 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.726      ;
; 0.605 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.726      ;
; 0.615 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.736      ;
; 0.621 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.742      ;
; 0.624 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.745      ;
; 0.630 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.751      ;
; 0.652 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 0.766      ;
; 0.677 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.798      ;
; 0.689 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.810      ;
; 0.691 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.812      ;
; 0.700 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[2]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.043      ; 0.827      ;
; 0.700 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[1]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.043      ; 0.827      ;
; 0.700 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|init_delay[0]         ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.043      ; 0.827      ;
; 0.706 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 0.820      ;
; 0.718 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|enable                ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.841      ;
; 0.718 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[4]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.841      ;
; 0.718 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[3]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.841      ;
; 0.718 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[1]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.841      ;
; 0.718 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[2]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.841      ;
; 0.718 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.841      ;
; 0.718 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|spi_comm_delay[5]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.039      ; 0.841      ;
; 0.738 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|spi_comm_delay[0]     ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.037      ; 0.859      ;
; 0.780 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 0.894      ;
; 0.804 ; de0nano_adc:adc|state.initialize~reg0 ; de0nano_adc:adc|reset                 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.043      ; 0.931      ;
; 0.812 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 0.926      ;
; 0.816 ; de0nano_adc:adc|init_delay[0]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 0.930      ;
; 0.823 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 0.941      ;
; 0.846 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 0.964      ;
; 0.864 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 0.984      ;
; 0.866 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 0.980      ;
; 0.870 ; de0nano_adc:adc|init_delay[2]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 0.984      ;
; 0.875 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 0.993      ;
; 0.906 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.024      ;
; 0.910 ; de0nano_adc:adc|spi_comm_delay[0]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.028      ;
; 0.914 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.032      ;
; 0.929 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.047      ;
; 0.933 ; de0nano_adc:adc|spi_comm_delay[3]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.051      ;
; 0.940 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 1.054      ;
; 0.944 ; de0nano_adc:adc|init_delay[1]         ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.030      ; 1.058      ;
; 0.951 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.069      ;
; 0.958 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.076      ;
; 0.962 ; de0nano_adc:adc|spi_comm_delay[1]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.080      ;
; 0.986 ; de0nano_adc:adc|state.execute~reg0    ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.036      ; 1.106      ;
; 0.997 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.115      ;
; 1.000 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.ready~reg0      ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.118      ;
; 1.001 ; de0nano_adc:adc|spi_comm_delay[2]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.119      ;
; 1.034 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.152      ;
; 1.038 ; de0nano_adc:adc|spi_comm_delay[5]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.156      ;
; 1.083 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.initialize~reg0 ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.201      ;
; 1.087 ; de0nano_adc:adc|spi_comm_delay[4]     ; de0nano_adc:adc|state.execute~reg0    ; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 0.000        ; 0.034      ; 1.205      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                         ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.636 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.629     ; 0.984      ;
; -0.636 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.629     ; 0.984      ;
; -0.464 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.630     ; 0.811      ;
; -0.464 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.630     ; 0.811      ;
; -0.464 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.630     ; 0.811      ;
; -0.464 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.630     ; 0.811      ;
; -0.317 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.444     ; 0.850      ;
; -0.317 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.444     ; 0.850      ;
; -0.317 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.444     ; 0.850      ;
; -0.317 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.444     ; 0.850      ;
; -0.317 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.444     ; 0.850      ;
; -0.303 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.430     ; 0.850      ;
; -0.303 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.430     ; 0.850      ;
; -0.303 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.430     ; 0.850      ;
; -0.303 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.430     ; 0.850      ;
; -0.264 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 1.000        ; -0.430     ; 0.811      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.020 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.035     ; 0.972      ;
; -0.014 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.034     ; 0.967      ;
; -0.014 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.034     ; 0.967      ;
; -0.014 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.034     ; 0.967      ;
; -0.014 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.034     ; 0.967      ;
; -0.014 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.034     ; 0.967      ;
; 0.028  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.921      ;
; 0.028  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.921      ;
; 0.028  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.038     ; 0.921      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.152  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.037     ; 0.798      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; -0.036     ; 0.789      ;
; 0.191  ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.191  ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.191  ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.191  ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.191  ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.191  ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.191  ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.337  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.139      ; 0.789      ;
; 0.338  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.794      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.346  ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.145      ; 0.786      ;
; 0.360  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
; 0.360  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
; 0.360  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
; 0.360  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
; 0.360  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
; 0.360  ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
; 0.360  ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
; 0.360  ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 1.000        ; 0.159      ; 0.786      ;
+--------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                         ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                   ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.372 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[2]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.372 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.372 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.372 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.372 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.372 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.372 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_decr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.372 ; RST                   ; CLK_ADJUST:CLOCK_ADJ|prev_incr                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.240      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[6]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[14]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[16]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[21]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[22]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[25]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[26]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.387 ; RST                   ; mcp4725_dac:dac|wait_cnt[10]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.225      ; 0.696      ;
; 0.394 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[6]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.224      ; 0.702      ;
; 0.398 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.218      ; 0.700      ;
; 0.517 ; RST                   ; mcp4725_dac:dac|wait_cnt[7]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.835      ;
; 0.517 ; RST                   ; mcp4725_dac:dac|wait_cnt[18]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.835      ;
; 0.517 ; RST                   ; mcp4725_dac:dac|wait_cnt[19]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.835      ;
; 0.517 ; RST                   ; mcp4725_dac:dac|wait_cnt[23]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.835      ;
; 0.517 ; RST                   ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.835      ;
; 0.517 ; RST                   ; mcp4725_dac:dac|wait_cnt[27]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.835      ;
; 0.517 ; RST                   ; mcp4725_dac:dac|wait_cnt[29]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.234      ; 0.835      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|ena                                       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|busy_prev[1]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.700      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|wait_cnt[31]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|wait_cnt[20]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.582 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.035      ; 0.701      ;
; 0.697 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.034      ; 0.815      ;
; 0.697 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.034      ; 0.815      ;
; 0.697 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.034      ; 0.815      ;
; 0.724 ; RST                   ; mcp4725_dac:dac|wait_cnt[1]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; RST                   ; mcp4725_dac:dac|wait_cnt[2]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; RST                   ; mcp4725_dac:dac|wait_cnt[3]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; RST                   ; mcp4725_dac:dac|wait_cnt[30]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; RST                   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.846      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[0]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[5]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[11]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[12]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[15]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[17]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[28]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[13]                              ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[9]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[8]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.730 ; RST                   ; mcp4725_dac:dac|wait_cnt[4]                               ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.851      ;
; 0.878 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[0]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.291     ; 0.701      ;
; 0.901 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|busy                ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.290     ; 0.725      ;
; 0.901 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|mosi~en             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.290     ; 0.725      ;
; 0.901 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|ss_n[0]             ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.290     ; 0.725      ;
; 0.901 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|state               ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.290     ; 0.725      ;
; 0.917 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[3]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.306     ; 0.725      ;
; 0.917 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[11]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.306     ; 0.725      ;
; 0.917 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[2]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.306     ; 0.725      ;
; 0.917 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[7]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.306     ; 0.725      ;
; 0.917 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[6]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.306     ; 0.725      ;
; 1.087 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[8]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.500     ; 0.701      ;
; 1.087 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[9]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.500     ; 0.701      ;
; 1.087 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[4]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.500     ; 0.701      ;
; 1.087 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[5]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.500     ; 0.701      ;
; 1.233 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[1]          ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.499     ; 0.848      ;
; 1.233 ; de0nano_adc:adc|reset ; de0nano_adc:adc|spi_master:spi_driver|rx_data[10]         ; virtual_clock:vclock|virt_clk ; CLOCK_50    ; 0.000        ; -0.499     ; 0.848      ;
+-------+-----------------------+-----------------------------------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 13
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.444 ns




+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                          ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -48.498   ; 0.177 ; -1.686   ; 0.372   ; -3.000              ;
;  CLOCK_50                      ; -48.498   ; 0.177 ; -1.686   ; 0.372   ; -3.000              ;
;  virtual_clock:vclock|virt_clk ; -1.531    ; 0.186 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                ; -1020.575 ; 0.0   ; -49.451  ; 0.0     ; -292.505            ;
;  CLOCK_50                      ; -1008.717 ; 0.000 ; -49.451  ; 0.000   ; -278.505            ;
;  virtual_clock:vclock|virt_clk ; -11.858   ; 0.000 ; N/A      ; N/A     ; -14.000             ;
+--------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; incr                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ssw[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ssw[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; decr                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led8[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; led8[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; led8[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; led8[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led8[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; led8[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; led8[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; led8[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led8[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led8[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led8[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; led8[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; led8[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50                      ; 111          ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 3            ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 124          ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50                      ; 111          ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; virtual_clock:vclock|virt_clk ; 3            ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; 124          ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Recovery Transfers                                                                   ;
+-------------------------------+----------+----------+----------+----------+----------+
; From Clock                    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50 ; 66       ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50 ; 16       ; 0        ; 0        ; 0        ;
+-------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Removal Transfers                                                                    ;
+-------------------------------+----------+----------+----------+----------+----------+
; From Clock                    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50 ; 66       ; 0        ; 0        ; 0        ;
; virtual_clock:vclock|virt_clk ; CLOCK_50 ; 16       ; 0        ; 0        ; 0        ;
+-------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 119   ; 119  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; CLOCK_50                      ; CLOCK_50                      ; Base ; Constrained ;
; virtual_clock:vclock|virt_clk ; virtual_clock:vclock|virt_clk ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_SDAT   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; decr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SADDR   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_SDAT   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; decr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incr       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ssw[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SADDR   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Nov 06 01:14:53 2024
Info: Command: quartus_sta de0_nano -c de0_nano
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de0_nano.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name virtual_clock:vclock|virt_clk virtual_clock:vclock|virt_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -48.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -48.498           -1008.717 CLOCK_50 
    Info (332119):    -1.531             -11.858 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 CLOCK_50 
    Info (332119):     0.356               0.000 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case recovery slack is -1.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.686             -49.451 CLOCK_50 
Info (332146): Worst-case removal slack is 0.671
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.671               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -216.000 CLOCK_50 
    Info (332119):    -1.000             -14.000 virtual_clock:vclock|virt_clk 
Info (332114): Report Metastability: Found 13 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -43.131
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -43.131            -885.707 CLOCK_50 
    Info (332119):    -1.264              -9.178 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLOCK_50 
    Info (332119):     0.311               0.000 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case recovery slack is -1.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.409             -35.889 CLOCK_50 
Info (332146): Worst-case removal slack is 0.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.609               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -216.000 CLOCK_50 
    Info (332119):    -1.000             -14.000 virtual_clock:vclock|virt_clk 
Info (332114): Report Metastability: Found 13 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -26.891
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -26.891            -485.727 CLOCK_50 
    Info (332119):    -0.415              -1.343 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 CLOCK_50 
    Info (332119):     0.186               0.000 virtual_clock:vclock|virt_clk 
Info (332146): Worst-case recovery slack is -0.636
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.636              -6.479 CLOCK_50 
Info (332146): Worst-case removal slack is 0.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.372               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -278.505 CLOCK_50 
    Info (332119):    -1.000             -14.000 virtual_clock:vclock|virt_clk 
Info (332114): Report Metastability: Found 13 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 13
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.444 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4943 megabytes
    Info: Processing ended: Wed Nov 06 01:14:55 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


