# 4.5PipelinetypeY86-64구현

* Y86-64 ISA를 효과적인 파이프라인 형 프로세서로 구현
* PC 계산을 선입 단계로 이동해 SEQ 최적화

## 4.5.1 SEQ+ 계산 단계 재배치하기

* SEQ+ 설계
	* PC 갱신 단계를 클럭 사이클의 맨 처음에 오도록 하는 것

* 보통 PC 갱신 단계에서 현재 인스트럭션을 위한 PC 값을 계산하도록해 다음 클럭 사이클 시작에서 로직이 작동하도록 한다
* 모든 사이클에서 이전 사이클 동안에 생성된 제어신호응 저장하는 레지스터 생성
	* PC 갱신 단계를 끌어온 댓가
	* picode pCnd

*  회로 타이밍 변경 기법
	*  어떤 시스템의 상태를 논리적 동작으로 바꾸지 않으며 변경한다
	*  시스템 지연 시간 조절을 위해 사용

## 신호의 재배치와 재명명

* 파이프 라인 설계에서는 시스템을 통해 흘러가는 여러 인스트럭션에 연계된 여러 버전 값이 존재한다
	* 여러 버전 값이 존재하기에 혼란을 방지하기 위해 신호를 재배치해야한다
*  pipe- 설계
	*  해당 단계 이름의 맨 앞 소문자를 때서 이름 붙임
	*  특정 인스트럭션에 관한 모든 정보를 한 개의 파이프 라인 단계 내에 유지하기 원함

## 다음 PC 값 측정

* PC 값 예측의 필요성과 이유
	* 매 클럭 사이클과 새 인스트럭션을 실행하기 위해
* 파이프 라인 설계의 궁극적 목적
	* 매 클럭 싸이클 마다 새로운 인스트럭션을 실행(완료)하는 것
* 선입한 인스트럭션이 조건부 분기 명령이면 실행 단계까지 진행되기전에 분기 여부를 알 수 없음
* 선입한 인스트럭션이 ret면 메모리 단계가 실행되기 전엔 리턴 위치 결정 x
* 나머지 인스트럭션은 다음 인스트럭션 주소 결정 가능
* 분기 예측
	* 분기 방향 추측하고 추측 결과에 따라 인스트럭션을 선입하는 기술

## 파이프라인 해저드

* 위험 요소인 의존성 문제 해결 및 원인 이해
* 데이터 의존성
	* 한 개의 인스트럭션의 결과가 다음 단계에 영향을 미치는 것
	* __스톨링__
		* halt 인스트럭션을 fetch 단계에 고정 시킴(PC를 고정시켜서 구현함)
			* 스톨이 종료되기 전까지 데이터 hazard가 발생하는 지점인 인스트럭션이 뒤에 오는 인스트럭션을 중재
		* 버블을 삽입한다 (동적으로 생성된 nop)
			* 메모리, 레지스터, 조건코드, 프로그램 상태를 변경하지 않음
			* 해독 단계에 hazard 발생시키는 인스트럭션을 잡아 놓는다
			* 싸이클을 미루는 것 같은 효과를 얻음
		* 전체 처리량 감소
	* 포워딩
		* 결과 값(오퍼랜드)를 한 개의 파이프라인 단계에서 앞 단계로 직접 전달
		* 추가적인 데이터 연결과 제어로직을 필요로함
		* 제어로직을 통해 미리 사용될 값을 확정하고 인스트럭션에 넘겨버림
		* 스톨링의 처리량 문제를 해결하기 위함
			* 처리량 상승이 목적

* 제어 의존성 해결
	* 선입 인스트럭션이 다음 인스트럭션의 주소를 안정적으로 결정하지 못할 때 발생
	* 예측해서 실행하고 계속 실행하면 안되는 인스트럭션을 선입함
		* 잘못되면 버블을 삽입하고 두 목적이 인스트럭션을 취소하고 분기 전 인스트럭션을 삽입한다

### 데이터 해저드의 종류

* 프로그램 레지스터
	* 인스트럭션을 읽고 쓰는 단계에서 의도치 않게 인스트럭션 간 간섭이 일어나서 발생
* 프로그램 카운터
	* 프로그램 카운터를 갱신하고 읽어 들이는 작업들 사이의 충돌로 발생
* 메모리
	* 메모리 단계에서는 메모리를 읽고 쓰는 동작이 모두 일어나기 때문에 데이터를 쓸 인스트럭션과 선입 단계에서 읽을 인스트럭션 간에 간섭이 발생한다

* 추가 바람
	* 로드/ 사용 데이터 해저드
	* 앞 선 인스트럭션에게 값을 요구했지맘 아직 메모리를 읽지 않아 포워딩으로 처리하지 못하는 상황에 발생
	* 스톨링과 포워딩을 통해 해결

## 예외 처리

* 예외처리
	* 프로세서 동작 중 예외적인 제어 흐름
	* 외부나 내부 요인에 의해  발생
	* 예측할 수 없는 상황에 발생

* 파이프 라인에서 발생하는 예외처리
	* 다수 인스트럭션에서 동시에 발생
	* 잘못 예측된 분디 명령을 인스트럭션이 취소 할 때
	* 사로 다른 단계에 있는 시스템이 서로 다른 부분을 갱신해서 발생
		* 어떤 인스트럭션이 아직 끝나지 않은 인스트럭션의 상태를 변경
* 상태 코드를 모든 파이프 라인에 추가한 이유
	* 인스트럭션 처리 중 예외 원인 파악
* 예외 발생시
	* 최종 파이프 라인 단계에 도달 할 때까지 다음 인스트럭션들의 조건 코드 레지스터와 메모리 갱신을 금지한다
	* 예외 발생한 인스트럭션이 먼저 재기록 단계에 도착하는걸 보장하게 된다
	* 상태 코드가 기록되면 결과적으로 예외 확인 가능하다

## 파이프 단계 구현

* 로직 블럭 설계하는 방법 살펴보기

* PC 선택과 선입
	* PC 값 선택 및 예측 필요
	* PC 선택 로직
		* M 
			* 잘못 예측된 분기가 메모리 진입시 사용
		* W
			*  인스트럭션이 재기록 단계에 진입할 때
		*  F 
			*  나머지의 경우
		
	*  PC 예측 로직
*  해독 및 재기록 단계
	* 포워딩 로직이 주요 해결점
	* valA + valP 통합
	* 포워딩 소스의 우선 순위 결정
* 실행 단계 
* 메모리 단계

## 파이프 라인 제어로직

* 포워딩과 분기예측으로 처리할 수 없는 경우 처리
* 로드 사용 해저드
	* 파이프 라인은 메모리를 읽은 인스트럭션과 값을 사영하는 인스트럭션의 사이클을 스톨해야함
* 잘못 예측된 분기
	* 잘못 분기한 인스트럭션을 취소 후 선입 단계에서 다음 인스트럭션 시작
* 예외
	* 예외 발생 다음 인스트럭션이 상태를 갱신하는 것을 막아야함

