TimeQuest Timing Analyzer report for Z80_bridge
Sun Aug 02 18:26:12 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gpu_clk'
 13. Slow 1200mV 85C Model Hold: 'gpu_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'gpu_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'z80_clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'gpu_clk'
 28. Slow 1200mV 0C Model Hold: 'gpu_clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'z80_clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'gpu_clk'
 42. Fast 1200mV 0C Model Hold: 'gpu_clk'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'z80_clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Slow Corner Signal Integrity Metrics
 58. Fast Corner Signal Integrity Metrics
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Z80_bridge                                                     ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5F256C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sun Aug 02 18:26:10 2020 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; gpu_clk    ; Base ; 8.000   ; 125.0 MHz ; 0.000 ; 4.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gpu_clk } ;
; z80_clk    ; Base ; 125.000 ; 8.0 MHz   ; 0.000 ; 62.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { z80_clk } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 176.74 MHz ; 176.74 MHz      ; gpu_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; gpu_clk ; -0.063 ; -0.063           ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; gpu_clk ; -0.029 ; -0.029          ;
+---------+--------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+---------+-------------------------------+
; Clock   ; Slack   ; End Point TNS                 ;
+---------+---------+-------------------------------+
; gpu_clk ; 3.789   ; 0.000                         ;
; z80_clk ; 121.000 ; 0.000                         ;
+---------+---------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gpu_clk'                                                                                                                        ;
+--------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.063 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.500        ; 2.646      ; 3.230      ;
; 0.544  ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 1.000        ; 2.646      ; 3.123      ;
; 2.342  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.117     ; 5.562      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.574  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.399      ;
; 2.664  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.284      ;
; 2.674  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.273      ;
; 2.678  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.270      ;
; 2.679  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.269      ;
; 2.680  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.268      ;
; 2.680  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.268      ;
; 2.688  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.259      ;
; 2.689  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.258      ;
; 2.690  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.257      ;
; 2.690  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.257      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.721  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.048     ; 5.252      ;
; 2.730  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.218      ;
; 2.730  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.218      ;
; 2.730  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.218      ;
; 2.730  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.218      ;
; 2.730  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 5.218      ;
; 2.736  ; Z80_bridge_v2:inst|Z80_M1n_r       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.117     ; 5.168      ;
; 2.747  ; Z80_bridge_v2:inst|Z80_CLKr2       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.117     ; 5.157      ;
; 2.755  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.192      ;
; 2.769  ; Z80_bridge_v2:inst|Z80_MREQn_r     ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.117     ; 5.135      ;
; 2.769  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.178      ;
; 2.770  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.177      ;
; 2.771  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.176      ;
; 2.771  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.176      ;
; 2.839  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.108      ;
; 2.839  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.108      ;
; 2.839  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.108      ;
; 2.839  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.108      ;
; 2.839  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.108      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.857  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.111     ; 5.053      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.865  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 5.098      ;
; 2.895  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.052      ;
; 2.909  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.038      ;
; 2.910  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.037      ;
; 2.911  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.036      ;
; 2.911  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 5.036      ;
; 2.950  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.962      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.960  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.060     ; 5.001      ;
; 2.964  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.948      ;
; 2.965  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.947      ;
; 2.965  ; Z80_bridge_v2:inst|Z80_addr_r[11]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.947      ;
; 2.966  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.946      ;
; 2.966  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.946      ;
; 2.979  ; Z80_bridge_v2:inst|Z80_addr_r[11]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.933      ;
; 2.980  ; Z80_bridge_v2:inst|Z80_addr_r[11]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.932      ;
; 2.981  ; Z80_bridge_v2:inst|Z80_addr_r[11]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.931      ;
; 2.981  ; Z80_bridge_v2:inst|Z80_addr_r[11]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.109     ; 4.931      ;
; 2.998  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.117     ; 4.906      ;
; 2.998  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.117     ; 4.906      ;
; 3.001  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.077     ; 4.943      ;
; 3.002  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.077     ; 4.942      ;
; 3.011  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.932      ;
; 3.012  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 4.951      ;
; 3.012  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 4.951      ;
; 3.012  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 4.951      ;
; 3.012  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 4.951      ;
; 3.012  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 4.951      ;
; 3.012  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 4.951      ;
; 3.012  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.058     ; 4.951      ;
+--------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gpu_clk'                                                                                                                                ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.029 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.000        ; 2.743      ; 2.926      ;
; 0.452  ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|Z80_245data_dir        ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|z80_write_port         ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.746      ;
; 0.464  ; Z80_bridge_v2:inst|SPKR_EN                ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 0.758      ;
; 0.464  ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 0.758      ;
; 0.464  ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 0.758      ;
; 0.501  ; inst6                                     ; inst2                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.793      ;
; 0.501  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.794      ;
; 0.503  ; inst3                                     ; inst4                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.795      ;
; 0.503  ; inst2                                     ; inst3                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.795      ;
; 0.503  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.795      ;
; 0.512  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.804      ;
; 0.519  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.811      ;
; 0.529  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|last_z80_read_memory   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.821      ;
; 0.538  ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; -0.500       ; 2.743      ; 2.993      ;
; 0.651  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.944      ;
; 0.685  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.981      ;
; 0.689  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.985      ;
; 0.689  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.985      ;
; 0.689  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.985      ;
; 0.691  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.987      ;
; 0.692  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.988      ;
; 0.693  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.989      ;
; 0.693  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 0.989      ;
; 0.701  ; inst4                                     ; inst5                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 0.993      ;
; 0.707  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|last_z80_write_memory  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.000      ;
; 0.714  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.010      ;
; 0.716  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.012      ;
; 0.717  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.013      ;
; 0.717  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.013      ;
; 0.719  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.015      ;
; 0.720  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.016      ;
; 0.720  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.016      ;
; 0.720  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.084      ; 1.016      ;
; 0.734  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.028      ;
; 0.738  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.032      ;
; 0.738  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.032      ;
; 0.753  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.045      ;
; 0.757  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.049      ;
; 0.759  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.051      ;
; 0.760  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.052      ;
; 0.760  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.052      ;
; 0.825  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.117      ;
; 0.927  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|last_z80_write_port    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.219      ;
; 0.928  ; Z80_bridge_v2:inst|Z80_CLKr               ; Z80_bridge_v2:inst|Z80_CLKr2              ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.222      ;
; 0.938  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.231      ;
; 0.984  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.276      ;
; 1.081  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.373      ;
; 1.085  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.379      ;
; 1.111  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.403      ;
; 1.118  ; Z80_bridge_v2:inst|last_z80_write_memory  ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.142  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.434      ;
; 1.165  ; Z80_bridge_v2:inst|Z80_addr_r[20]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.458      ;
; 1.179  ; Z80_bridge_v2:inst|gpu_rd_req             ; inst6                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.464      ;
; 1.184  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.476      ;
; 1.189  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|last_z80_read_port     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.224  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.518      ;
; 1.264  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.556      ;
; 1.265  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.557      ;
; 1.289  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.581      ;
; 1.293  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.585      ;
; 1.334  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.085      ; 1.631      ;
; 1.348  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.641      ;
; 1.348  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.641      ;
; 1.351  ; Z80_bridge_v2:inst|Z80_RDn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.645      ;
; 1.375  ; Z80_bridge_v2:inst|Z80_RDn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.669      ;
; 1.378  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.671      ;
; 1.403  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.695      ;
; 1.409  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.702      ;
; 1.429  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.721      ;
; 1.430  ; Z80_bridge_v2:inst|last_z80_read_memory   ; Z80_bridge_v2:inst|gpu_rd_req             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.088      ; 1.730      ;
; 1.439  ; Z80_bridge_v2:inst|Z80_addr_r[21]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.732      ;
; 1.439  ; Z80_bridge_v2:inst|Z80_addr_r[19]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.732      ;
; 1.451  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.743      ;
; 1.507  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.085      ; 1.804      ;
; 1.507  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.799      ;
; 1.520  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.813      ;
; 1.520  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.813      ;
; 1.521  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.813      ;
; 1.534  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.085      ; 1.831      ;
; 1.540  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.834      ;
; 1.540  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.832      ;
; 1.565  ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.857      ;
; 1.570  ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.864      ;
; 1.593  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.085      ; 1.890      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gpu_clk'                                                                        ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[0]         ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[1]         ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[2]         ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[3]         ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[4]         ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[5]         ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[6]         ;
; 3.789 ; 4.009        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[7]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[13]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[14]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[15]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[16]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[17]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[18]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[19]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[20]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[21]         ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[3]          ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[4]          ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[5]          ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[6]          ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[7]          ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[8]          ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_rd_req             ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_wr_ena             ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_port     ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_memory  ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory       ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ;
; 3.793 ; 3.981        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_245data_dir        ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[0]          ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[1]          ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[2]          ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~en        ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~en        ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~en        ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_memory   ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_port    ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory        ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port          ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port         ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst2                                     ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst3                                     ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst4                                     ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst5                                     ;
; 3.794 ; 3.982        ; 0.188          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst6                                     ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|SPKR_EN                ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr               ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr2              ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_IORQn_r            ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_M1n_r              ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_MREQn_r            ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_RDn_r              ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_WRn_r              ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[10]         ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[11]         ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[12]         ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[9]          ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ;
; 3.795 ; 4.015        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'z80_clk'                                 ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 121.000 ; 125.000      ; 4.000          ; Port Rate ; z80_clk ; Rise       ; z80_clk ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 3.267 ; 3.442 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 2.583 ; 2.767 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 2.941 ; 3.250 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 3.267 ; 3.442 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 2.591 ; 2.789 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 2.902 ; 3.171 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 2.971 ; 3.114 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 2.663 ; 2.833 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 2.556 ; 2.903 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 2.970 ; 3.289 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 2.047 ; 2.300 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 2.745 ; 3.054 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 2.538 ; 2.770 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 2.670 ; 2.813 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 2.205 ; 2.420 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 2.006 ; 2.266 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 2.539 ; 2.754 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 1.835 ; 2.085 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 2.270 ; 2.501 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 2.354 ; 2.566 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 2.360 ; 2.496 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 1.834 ; 2.071 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 2.294 ; 2.492 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 1.850 ; 2.096 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 2.323 ; 2.555 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 1.845 ; 2.083 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 2.589 ; 2.844 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 2.706 ; 2.954 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 2.970 ; 3.289 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 2.317 ; 2.524 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 2.418 ; 2.658 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 2.862 ; 3.130 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 2.627 ; 2.802 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 2.446 ; 2.681 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 2.290 ; 2.522 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 2.889 ; 3.129 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 2.653 ; 2.832 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.456 ; 0.563 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 2.615 ; 2.828 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 2.615 ; 2.828 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 1.996 ; 2.162 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 2.294 ; 2.499 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 2.560 ; 2.730 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 2.369 ; 2.569 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 2.116 ; 2.347 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 2.314 ; 2.547 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 2.066 ; 2.310 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -2.071 ; -2.261 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -2.095 ; -2.261 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -2.439 ; -2.726 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -2.757 ; -2.912 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -2.103 ; -2.281 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -2.398 ; -2.647 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -2.475 ; -2.595 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -2.179 ; -2.327 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -2.071 ; -2.394 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -1.375 ; -1.592 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -1.599 ; -1.842 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -2.269 ; -2.566 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -2.075 ; -2.295 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -2.196 ; -2.334 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -1.734 ; -1.929 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -1.559 ; -1.809 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -2.076 ; -2.279 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -1.378 ; -1.606 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -1.812 ; -2.034 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -1.894 ; -2.095 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -1.880 ; -1.999 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -1.375 ; -1.592 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -1.837 ; -2.024 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -1.393 ; -1.618 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -1.862 ; -2.086 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -1.387 ; -1.605 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -2.101 ; -2.335 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -2.232 ; -2.471 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -2.484 ; -2.791 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -1.857 ; -2.056 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -1.938 ; -2.156 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -2.380 ; -2.638 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -2.153 ; -2.321 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -1.963 ; -2.177 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -1.829 ; -2.052 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -2.408 ; -2.635 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -2.176 ; -2.349 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.029  ; -0.038 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -1.535 ; -1.680 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -2.129 ; -2.319 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -1.535 ; -1.680 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -1.838 ; -2.032 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -2.077 ; -2.225 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -1.888 ; -2.069 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -1.646 ; -1.856 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -1.841 ; -2.050 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -1.598 ; -1.821 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 9.121 ; 8.910 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 7.128 ; 6.904 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 7.403 ; 7.172 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 7.337 ; 7.161 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 8.070 ; 7.870 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 9.121 ; 8.910 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.790 ; 6.636 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 8.295 ; 8.312 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 6.779 ; 6.641 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.871 ; 7.660 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 7.556 ; 7.316 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.749 ; 6.602 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.451 ; 6.364 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.526 ; 6.427 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 7.079 ; 6.951 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 6.478 ; 6.388 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 7.254 ; 7.084 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.941 ; 6.827 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.556 ; 7.316 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.550 ; 7.357 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 7.508 ; 7.255 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.451 ; 6.359 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 7.750 ; 7.603 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 6.498 ; 6.373 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.637 ; 7.493 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 7.620 ; 7.620 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 7.620 ; 7.620 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 6.661 ; 6.661 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 7.286 ; 7.170 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 7.046 ; 7.046 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 6.388 ; 6.388 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 6.669 ; 6.669 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 6.987 ; 6.780 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 6.917 ; 6.917 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 7.637 ; 7.493 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 6.626 ; 6.488 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 6.961 ; 6.744 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 7.224 ; 7.002 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 7.161 ; 6.991 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 7.865 ; 7.671 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 8.874 ; 8.670 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.636 ; 6.488 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 8.138 ; 8.157 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 6.626 ; 6.492 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.675 ; 7.473 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 6.314 ; 6.229 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.597 ; 6.454 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.314 ; 6.229 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.382 ; 6.286 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 6.913 ; 6.790 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 6.339 ; 6.252 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 7.081 ; 6.917 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.782 ; 6.670 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.372 ; 7.140 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.366 ; 7.179 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 7.326 ; 7.082 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.309 ; 6.219 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 7.559 ; 7.418 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 6.356 ; 6.234 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.449 ; 7.309 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 5.656 ; 5.656 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 6.604 ; 6.477 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 5.902 ; 5.902 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 6.323 ; 6.323 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 6.213 ; 6.213 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 5.663 ; 5.663 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 5.882 ; 5.882 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 5.656 ; 5.656 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 6.077 ; 6.077 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 7.449 ; 7.309 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.39 MHz ; 186.39 MHz      ; gpu_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; gpu_clk ; 0.025 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; gpu_clk ; 0.031 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+---------+------------------------------+
; Clock   ; Slack   ; End Point TNS                ;
+---------+---------+------------------------------+
; gpu_clk ; 3.794   ; 0.000                        ;
; z80_clk ; 121.000 ; 0.000                        ;
+---------+---------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gpu_clk'                                                                                                                        ;
+-------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.025 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.500        ; 2.460      ; 2.957      ;
; 0.523 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 1.000        ; 2.460      ; 2.959      ;
; 2.635 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 5.280      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.840 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 5.140      ;
; 2.895 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.063      ;
; 2.911 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.047      ;
; 2.911 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.047      ;
; 2.911 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.047      ;
; 2.911 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.047      ;
; 2.949 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.009      ;
; 2.949 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.009      ;
; 2.949 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.009      ;
; 2.949 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.009      ;
; 2.949 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.064     ; 5.009      ;
; 2.967 ; Z80_bridge_v2:inst|Z80_M1n_r       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 4.948      ;
; 2.978 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.979      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.991 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.042     ; 4.989      ;
; 2.994 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.963      ;
; 2.994 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.963      ;
; 2.994 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.963      ;
; 2.994 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.963      ;
; 2.996 ; Z80_bridge_v2:inst|Z80_CLKr2       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 4.919      ;
; 3.038 ; Z80_bridge_v2:inst|Z80_MREQn_r     ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 4.877      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.103 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.100     ; 4.819      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.105 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.865      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.180 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.787      ;
; 3.184 ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.773      ;
; 3.186 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.771      ;
; 3.186 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.771      ;
; 3.186 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.771      ;
; 3.186 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.771      ;
; 3.186 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.771      ;
; 3.188 ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.769      ;
; 3.188 ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.769      ;
; 3.189 ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.768      ;
; 3.194 ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.763      ;
; 3.209 ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.748      ;
; 3.225 ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.732      ;
; 3.225 ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.732      ;
; 3.225 ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.732      ;
; 3.225 ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.065     ; 4.732      ;
; 3.229 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.724      ;
; 3.229 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.724      ;
; 3.244 ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 4.671      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.256 ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.052     ; 4.714      ;
; 3.268 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 4.647      ;
; 3.285 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.668      ;
; 3.312 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.070     ; 4.640      ;
; 3.312 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.070     ; 4.640      ;
; 3.321 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 4.594      ;
; 3.326 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.107     ; 4.589      ;
; 3.331 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.636      ;
; 3.331 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.636      ;
; 3.331 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.636      ;
; 3.331 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.636      ;
; 3.331 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.055     ; 4.636      ;
+-------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gpu_clk'                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.031 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.000        ; 2.547      ; 2.773      ;
; 0.400 ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|z80_write_port         ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|Z80_245data_dir        ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; Z80_bridge_v2:inst|SPKR_EN                ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.684      ;
; 0.415 ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.684      ;
; 0.415 ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.684      ;
; 0.465 ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.732      ;
; 0.467 ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.734      ;
; 0.469 ; inst6                                     ; inst2                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.736      ;
; 0.470 ; inst2                                     ; inst3                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; inst3                                     ; inst4                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.738      ;
; 0.478 ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.746      ;
; 0.494 ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|last_z80_read_memory   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.761      ;
; 0.500 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; -0.500       ; 2.547      ; 2.742      ;
; 0.607 ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.874      ;
; 0.607 ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.877      ;
; 0.611 ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.881      ;
; 0.611 ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.881      ;
; 0.611 ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.881      ;
; 0.613 ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.883      ;
; 0.614 ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.884      ;
; 0.615 ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.885      ;
; 0.615 ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.885      ;
; 0.631 ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.901      ;
; 0.633 ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.903      ;
; 0.634 ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.904      ;
; 0.634 ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.904      ;
; 0.635 ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.905      ;
; 0.636 ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.906      ;
; 0.636 ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.906      ;
; 0.636 ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 0.906      ;
; 0.647 ; inst4                                     ; inst5                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.914      ;
; 0.655 ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|last_z80_write_memory  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.922      ;
; 0.685 ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.954      ;
; 0.689 ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.958      ;
; 0.692 ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 0.961      ;
; 0.701 ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.968      ;
; 0.706 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.766 ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.033      ;
; 0.828 ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.095      ;
; 0.855 ; Z80_bridge_v2:inst|Z80_CLKr               ; Z80_bridge_v2:inst|Z80_CLKr2              ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 1.124      ;
; 0.862 ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|last_z80_write_port    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.130      ;
; 0.912 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.180      ;
; 0.984 ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 1.253      ;
; 0.988 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.255      ;
; 1.001 ; Z80_bridge_v2:inst|last_z80_write_memory  ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.268      ;
; 1.036 ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.303      ;
; 1.046 ; Z80_bridge_v2:inst|gpu_rd_req             ; inst6                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.063      ; 1.304      ;
; 1.047 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.315      ;
; 1.065 ; Z80_bridge_v2:inst|Z80_addr_r[20]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.332      ;
; 1.074 ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|last_z80_read_port     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.342      ;
; 1.090 ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.357      ;
; 1.092 ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 1.361      ;
; 1.144 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.412      ;
; 1.150 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.418      ;
; 1.174 ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.441      ;
; 1.176 ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.443      ;
; 1.196 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.077      ; 1.468      ;
; 1.203 ; Z80_bridge_v2:inst|Z80_RDn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 1.472      ;
; 1.225 ; Z80_bridge_v2:inst|Z80_RDn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 1.494      ;
; 1.236 ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.503      ;
; 1.236 ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.503      ;
; 1.250 ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.517      ;
; 1.253 ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.071      ; 1.519      ;
; 1.261 ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.528      ;
; 1.272 ; Z80_bridge_v2:inst|last_z80_read_memory   ; Z80_bridge_v2:inst|gpu_rd_req             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.547      ;
; 1.325 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.592      ;
; 1.336 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.603      ;
; 1.340 ; Z80_bridge_v2:inst|Z80_addr_r[19]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.607      ;
; 1.341 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.077      ; 1.613      ;
; 1.350 ; Z80_bridge_v2:inst|Z80_addr_r[21]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.617      ;
; 1.362 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.077      ; 1.634      ;
; 1.381 ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.648      ;
; 1.412 ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.077      ; 1.684      ;
; 1.417 ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.071      ; 1.683      ;
; 1.419 ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.686      ;
; 1.427 ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.694      ;
; 1.429 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.697      ;
; 1.429 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.697      ;
; 1.431 ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 1.700      ;
; 1.438 ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.074      ; 1.707      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'                                                                         ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 3.794 ; 3.978        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst2                                     ;
; 3.794 ; 3.978        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst3                                     ;
; 3.794 ; 3.978        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst4                                     ;
; 3.794 ; 3.978        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst5                                     ;
; 3.794 ; 3.978        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst6                                     ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_245data_dir        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[0]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[13]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[14]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[15]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[16]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[17]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[18]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[19]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[1]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[20]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[21]         ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[2]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[3]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[4]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[5]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[6]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[7]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[8]          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~en        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_rd_req             ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_wr_ena             ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_memory   ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_port     ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_memory  ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_port    ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory        ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port          ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory       ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ;
; 3.795 ; 3.979        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port         ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr               ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr2              ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_IORQn_r            ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_M1n_r              ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_MREQn_r            ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_RDn_r              ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_WRn_r              ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ;
; 3.796 ; 3.980        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|SPKR_EN                ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[10]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[11]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[12]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[9]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[0]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[0]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[1]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[1]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[2]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[2]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[3]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[3]         ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'z80_clk'                                  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 121.000 ; 125.000      ; 4.000          ; Port Rate ; z80_clk ; Rise       ; z80_clk ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 2.970 ; 2.943 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 2.305 ; 2.343 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 2.629 ; 2.792 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 2.970 ; 2.943 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 2.317 ; 2.360 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 2.600 ; 2.716 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 2.675 ; 2.663 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 2.384 ; 2.413 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 2.265 ; 2.471 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 2.663 ; 2.848 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 1.781 ; 1.942 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 2.448 ; 2.628 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 2.247 ; 2.362 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 2.389 ; 2.397 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 1.945 ; 2.030 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 1.734 ; 1.913 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 2.257 ; 2.350 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 1.590 ; 1.728 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 2.003 ; 2.133 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 2.081 ; 2.187 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 2.114 ; 2.090 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 1.590 ; 1.717 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 2.027 ; 2.118 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 1.604 ; 1.740 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 2.046 ; 2.174 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 1.599 ; 1.727 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 2.324 ; 2.408 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 2.431 ; 2.526 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 2.663 ; 2.848 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 2.065 ; 2.137 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 2.163 ; 2.237 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 2.572 ; 2.687 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 2.332 ; 2.388 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 2.204 ; 2.255 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 2.017 ; 2.149 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 2.595 ; 2.690 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 2.372 ; 2.406 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.477 ; 0.475 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 2.344 ; 2.399 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 2.344 ; 2.399 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 1.772 ; 1.793 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 2.028 ; 2.116 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 2.308 ; 2.307 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 2.124 ; 2.158 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 1.867 ; 1.960 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 2.065 ; 2.151 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 1.814 ; 1.942 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -1.827 ; -1.897 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -1.869 ; -1.897 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -2.180 ; -2.327 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -2.510 ; -2.472 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -1.880 ; -1.913 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -2.148 ; -2.255 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -2.226 ; -2.203 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -1.947 ; -1.962 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -1.827 ; -2.019 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -1.179 ; -1.294 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -1.379 ; -1.536 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -2.020 ; -2.194 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -1.830 ; -1.940 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -1.965 ; -1.974 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -1.522 ; -1.597 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -1.336 ; -1.511 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -1.841 ; -1.929 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -1.182 ; -1.307 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -1.594 ; -1.721 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -1.668 ; -1.769 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -1.682 ; -1.651 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -1.179 ; -1.294 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -1.617 ; -1.702 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -1.196 ; -1.319 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -1.635 ; -1.760 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -1.190 ; -1.306 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -1.887 ; -1.960 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -2.006 ; -2.099 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -2.228 ; -2.407 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -1.653 ; -1.725 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -1.732 ; -1.796 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -2.140 ; -2.252 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -1.906 ; -1.962 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -1.768 ; -1.810 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -1.604 ; -1.733 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -2.162 ; -2.251 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -1.944 ; -1.979 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; -0.031 ; 0.000  ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -1.357 ; -1.366 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -1.906 ; -1.948 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -1.357 ; -1.366 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -1.619 ; -1.702 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -1.872 ; -1.861 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -1.692 ; -1.718 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -1.446 ; -1.528 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -1.639 ; -1.711 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -1.395 ; -1.511 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 8.790 ; 8.336 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 6.860 ; 6.528 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 7.149 ; 6.750 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 7.039 ; 6.783 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 7.749 ; 7.417 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 8.790 ; 8.336 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.528 ; 6.294 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 8.026 ; 7.938 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 6.510 ; 6.297 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.582 ; 7.213 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 7.250 ; 6.903 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.479 ; 6.257 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.229 ; 6.051 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.259 ; 6.106 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 6.799 ; 6.583 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 6.253 ; 6.058 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 6.980 ; 6.711 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.673 ; 6.464 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.250 ; 6.903 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.247 ; 6.973 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 7.220 ; 6.849 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.198 ; 6.026 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 7.448 ; 7.158 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 6.249 ; 6.070 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.311 ; 7.109 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 7.025 ; 6.956 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 6.956 ; 6.956 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 6.150 ; 6.019 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 7.025 ; 6.750 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 6.474 ; 6.390 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 5.923 ; 5.814 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 6.019 ; 6.019 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 6.720 ; 6.415 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 6.264 ; 6.264 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 7.311 ; 7.109 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 6.369 ; 6.160 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 6.705 ; 6.385 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 6.982 ; 6.597 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 6.877 ; 6.629 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 7.558 ; 7.238 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 8.557 ; 8.121 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.387 ; 6.160 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 7.880 ; 7.799 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 6.369 ; 6.162 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.400 ; 7.045 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 6.102 ; 5.930 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.339 ; 6.125 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.102 ; 5.930 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.127 ; 5.979 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 6.646 ; 6.438 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 6.124 ; 5.936 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 6.819 ; 6.560 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.525 ; 6.324 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.079 ; 6.745 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.075 ; 6.811 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 7.050 ; 6.693 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.068 ; 5.902 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 7.271 ; 6.993 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 6.118 ; 5.945 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.137 ; 6.941 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 5.308 ; 5.308 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 6.202 ; 6.133 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 5.525 ; 5.525 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 5.903 ; 5.903 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 5.803 ; 5.803 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 5.316 ; 5.316 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 5.506 ; 5.506 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 5.308 ; 5.308 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 5.675 ; 5.675 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 7.137 ; 6.941 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; gpu_clk ; -0.095 ; -0.095          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; gpu_clk ; -0.105 ; -0.105         ;
+---------+--------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+---------+------------------------------+
; Clock   ; Slack   ; End Point TNS                ;
+---------+---------+------------------------------+
; gpu_clk ; 3.436   ; 0.000                        ;
; z80_clk ; 121.000 ; 0.000                        ;
+---------+---------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gpu_clk'                                                                                                                         ;
+--------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.095 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.500        ; 1.201      ; 1.803      ;
; 0.902  ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 1.000        ; 1.201      ; 1.306      ;
; 5.480  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.468      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.612  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.379      ;
; 5.625  ; Z80_bridge_v2:inst|Z80_M1n_r       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.323      ;
; 5.641  ; Z80_bridge_v2:inst|Z80_CLKr2       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.307      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.644  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.016     ; 2.347      ;
; 5.676  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.303      ;
; 5.679  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.300      ;
; 5.679  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.300      ;
; 5.680  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.299      ;
; 5.690  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.289      ;
; 5.690  ; Z80_bridge_v2:inst|Z80_MREQn_r     ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.258      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.709  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.053     ; 2.245      ;
; 5.716  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.262      ;
; 5.719  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.259      ;
; 5.719  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.259      ;
; 5.720  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.258      ;
; 5.730  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.248      ;
; 5.733  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.246      ;
; 5.733  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.246      ;
; 5.733  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.246      ;
; 5.733  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.246      ;
; 5.733  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~en        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.028     ; 2.246      ;
; 5.743  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.205      ;
; 5.746  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.202      ;
; 5.762  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.186      ;
; 5.765  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.213      ;
; 5.767  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.211      ;
; 5.768  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.210      ;
; 5.769  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.209      ;
; 5.774  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.204      ;
; 5.779  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.059     ; 2.169      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.795  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.187      ;
; 5.795  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.191      ;
; 5.807  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.171      ;
; 5.810  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.168      ;
; 5.810  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.168      ;
; 5.811  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.167      ;
; 5.821  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.029     ; 2.157      ;
; 5.822  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.031     ; 2.154      ;
; 5.825  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.031     ; 2.151      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.827  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.025     ; 2.155      ;
; 5.827  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.021     ; 2.159      ;
; 5.829  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.051     ; 2.127      ;
; 5.831  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.051     ; 2.125      ;
; 5.831  ; Z80_bridge_v2:inst|Z80_addr_r[11]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.051     ; 2.125      ;
; 5.832  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.051     ; 2.124      ;
; 5.833  ; Z80_bridge_v2:inst|Z80_addr_r[9]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.051     ; 2.123      ;
+--------+------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gpu_clk'                                                                                                                                 ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.105 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.000        ; 1.246      ; 1.225      ;
; 0.186  ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|Z80_245data_dir        ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|z80_write_port         ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; inst6                                     ; inst2                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.313      ;
; 0.193  ; Z80_bridge_v2:inst|SPKR_EN                ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; inst3                                     ; inst4                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; inst2                                     ; inst3                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.197  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.317      ;
; 0.202  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.322      ;
; 0.205  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.325      ;
; 0.207  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|last_z80_read_memory   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.327      ;
; 0.212  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.332      ;
; 0.258  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.380      ;
; 0.259  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.379      ;
; 0.260  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.382      ;
; 0.260  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.382      ;
; 0.260  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.382      ;
; 0.260  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.382      ;
; 0.261  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.383      ;
; 0.262  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.384      ;
; 0.263  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.385      ;
; 0.267  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.389      ;
; 0.269  ; inst4                                     ; inst5                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.389      ;
; 0.269  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.391      ;
; 0.270  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.392      ;
; 0.270  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.392      ;
; 0.271  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|last_z80_write_memory  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.393      ;
; 0.271  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.393      ;
; 0.271  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.393      ;
; 0.272  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.038      ; 0.394      ;
; 0.286  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.407      ;
; 0.290  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.411      ;
; 0.291  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.303  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.423      ;
; 0.303  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.423      ;
; 0.304  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.306  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.335  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.455      ;
; 0.345  ; Z80_bridge_v2:inst|Z80_CLKr               ; Z80_bridge_v2:inst|Z80_CLKr2              ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.466      ;
; 0.346  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|last_z80_write_port    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.466      ;
; 0.372  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.492      ;
; 0.383  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.503      ;
; 0.417  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.538      ;
; 0.433  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.553      ;
; 0.443  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.563      ;
; 0.452  ; Z80_bridge_v2:inst|last_z80_write_memory  ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.572      ;
; 0.454  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|last_z80_read_port     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.575      ;
; 0.464  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.584      ;
; 0.470  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.591      ;
; 0.481  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.601      ;
; 0.489  ; Z80_bridge_v2:inst|gpu_rd_req             ; inst6                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.027      ; 0.600      ;
; 0.489  ; Z80_bridge_v2:inst|Z80_addr_r[20]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.609      ;
; 0.512  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.632      ;
; 0.512  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.632      ;
; 0.538  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.658      ;
; 0.542  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.662      ;
; 0.547  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.667      ;
; 0.549  ; Z80_bridge_v2:inst|Z80_RDn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.670      ;
; 0.550  ; Z80_bridge_v2:inst|Z80_RDn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.671      ;
; 0.552  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.675      ;
; 0.569  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.569  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.570  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.690      ;
; 0.573  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.035      ; 0.692      ;
; 0.574  ; Z80_bridge_v2:inst|last_z80_read_memory   ; Z80_bridge_v2:inst|gpu_rd_req             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.044      ; 0.702      ;
; 0.574  ; Z80_bridge_v2:inst|Z80_addr_r[19]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.694      ;
; 0.575  ; Z80_bridge_v2:inst|Z80_addr_r[21]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.695      ;
; 0.579  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.699      ;
; 0.609  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.729      ;
; 0.617  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.737      ;
; 0.617  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.737      ;
; 0.618  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.739      ;
; 0.619  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.739      ;
; 0.620  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.741      ;
; 0.622  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.742      ;
; 0.622  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.742      ;
; 0.627  ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.035      ; 0.746      ;
; 0.630  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.753      ;
; 0.639  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.762      ;
; 0.645  ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.040      ; 0.769      ;
; 0.657  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.780      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+-----------------+---------+------------+-------------------------------------------+
; 3.436 ; 3.620        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst2                                     ;
; 3.436 ; 3.620        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst3                                     ;
; 3.436 ; 3.620        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst4                                     ;
; 3.436 ; 3.620        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst5                                     ;
; 3.436 ; 3.620        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst6                                     ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|SPKR_EN                ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_245data_dir        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr               ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr2              ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_IORQn_r            ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_M1n_r              ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_MREQn_r            ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_RDn_r              ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_WRn_r              ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[0]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[10]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[11]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[12]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[13]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[14]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[15]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[16]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[17]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[18]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[19]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[1]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[20]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[21]         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[2]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[3]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[5]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[6]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[7]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[8]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[9]          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~en        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_rd_req             ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_wr_ena             ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_memory   ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_port     ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_memory  ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_port    ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory        ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port          ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory       ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port         ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ;
; 3.437 ; 3.621        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[0]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[1]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[2]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[3]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[4]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[5]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[6]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[7]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[4]          ;
+-------+--------------+----------------+-----------------+---------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'z80_clk'                                  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 121.000 ; 125.000      ; 4.000          ; Port Rate ; z80_clk ; Rise       ; z80_clk ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 1.439 ; 2.082 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 1.171 ; 1.786 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 1.367 ; 2.029 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 1.439 ; 2.082 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 1.174 ; 1.793 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 1.313 ; 1.957 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 1.320 ; 1.936 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 1.199 ; 1.799 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 1.212 ; 1.881 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 1.404 ; 2.056 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 0.957 ; 1.529 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 1.269 ; 1.910 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 1.173 ; 1.762 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 1.192 ; 1.790 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 1.028 ; 1.613 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 0.962 ; 1.520 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 1.162 ; 1.756 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 0.884 ; 1.457 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 1.045 ; 1.616 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 1.061 ; 1.634 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 1.070 ; 1.654 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 0.883 ; 1.459 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 1.042 ; 1.601 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 0.895 ; 1.468 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 1.082 ; 1.662 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 0.882 ; 1.458 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 1.204 ; 1.853 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 1.251 ; 1.867 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 1.404 ; 2.056 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 1.043 ; 1.627 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 1.119 ; 1.737 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 1.317 ; 1.960 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 1.205 ; 1.787 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 1.122 ; 1.755 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 1.059 ; 1.630 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 1.297 ; 1.925 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 1.169 ; 1.775 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.098 ; 0.595 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 1.195 ; 1.815 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 1.195 ; 1.815 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 0.898 ; 1.457 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 1.039 ; 1.607 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 1.163 ; 1.777 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 1.070 ; 1.682 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 0.983 ; 1.591 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 1.069 ; 1.687 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 0.980 ; 1.570 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -0.961 ; -1.561 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -0.961 ; -1.561 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -1.150 ; -1.794 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -1.219 ; -1.844 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -0.964 ; -1.566 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -1.099 ; -1.725 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -1.102 ; -1.704 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -0.987 ; -1.574 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -1.002 ; -1.650 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -0.684 ; -1.245 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -0.761 ; -1.325 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -1.060 ; -1.690 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -0.967 ; -1.549 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -0.987 ; -1.576 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -0.824 ; -1.394 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -0.767 ; -1.317 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -0.957 ; -1.543 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -0.686 ; -1.245 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -0.845 ; -1.409 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -0.857 ; -1.423 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -0.864 ; -1.432 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -0.684 ; -1.246 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -0.838 ; -1.392 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -0.697 ; -1.256 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -0.881 ; -1.453 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -0.685 ; -1.246 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -0.993 ; -1.625 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -1.044 ; -1.651 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -1.190 ; -1.831 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -0.844 ; -1.420 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -0.912 ; -1.514 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -1.107 ; -1.739 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -0.997 ; -1.571 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -0.914 ; -1.529 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -0.857 ; -1.421 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -1.083 ; -1.703 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -0.963 ; -1.559 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.105  ; -0.370 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -0.697 ; -1.244 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -0.982 ; -1.587 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -0.697 ; -1.244 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -0.838 ; -1.399 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -0.952 ; -1.551 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -0.864 ; -1.460 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -0.781 ; -1.373 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -0.861 ; -1.465 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -0.778 ; -1.353 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 4.184 ; 4.423 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 3.294 ; 3.398 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 3.374 ; 3.499 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 3.429 ; 3.551 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 3.752 ; 3.929 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 4.184 ; 4.423 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 3.178 ; 3.272 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 4.123 ; 4.292 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 3.175 ; 3.271 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 3.640 ; 3.812 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 3.532 ; 3.672 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 3.156 ; 3.244 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 3.042 ; 3.129 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 3.075 ; 3.156 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 3.351 ; 3.458 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 3.047 ; 3.133 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 3.391 ; 3.490 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 3.247 ; 3.363 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 3.532 ; 3.672 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 3.559 ; 3.689 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 3.468 ; 3.593 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 3.029 ; 3.110 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 3.563 ; 3.758 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 3.053 ; 3.130 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 3.571 ; 3.704 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 4.366 ; 4.366 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 4.366 ; 4.366 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 3.946 ; 3.946 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 4.180 ; 4.180 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 4.112 ; 4.112 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 3.840 ; 3.840 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 3.940 ; 3.940 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 3.834 ; 3.834 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 4.051 ; 4.051 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 3.571 ; 3.704 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 3.108 ; 3.201 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 3.222 ; 3.323 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 3.298 ; 3.419 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 3.352 ; 3.470 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 3.662 ; 3.832 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 4.077 ; 4.306 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 3.111 ; 3.202 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 4.055 ; 4.219 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 3.108 ; 3.201 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 3.555 ; 3.722 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 2.982 ; 3.066 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 3.089 ; 3.174 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 2.982 ; 3.066 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 3.012 ; 3.090 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 3.277 ; 3.380 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 2.987 ; 3.071 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 3.314 ; 3.410 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 3.178 ; 3.290 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 3.451 ; 3.586 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 3.475 ; 3.601 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 3.389 ; 3.509 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 2.967 ; 3.045 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 3.481 ; 3.670 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 2.990 ; 3.065 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 3.487 ; 3.615 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 2.845 ; 2.876 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 3.086 ; 3.168 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 2.941 ; 2.979 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 3.156 ; 3.156 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 3.067 ; 3.121 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 2.872 ; 2.880 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 2.845 ; 2.914 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 2.876 ; 2.876 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 2.943 ; 3.019 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 3.487 ; 3.615 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -0.095 ; -0.105 ; N/A      ; N/A     ; 3.436               ;
;  gpu_clk         ; -0.095 ; -0.105 ; N/A      ; N/A     ; 3.436               ;
;  z80_clk         ; N/A    ; N/A    ; N/A      ; N/A     ; 121.000             ;
; Design-wide TNS  ; -0.095 ; -0.105 ; 0.0      ; 0.0     ; 0.0                 ;
;  gpu_clk         ; -0.095 ; -0.105 ; N/A      ; N/A     ; 0.000               ;
;  z80_clk         ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 3.267 ; 3.442 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 2.583 ; 2.767 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 2.941 ; 3.250 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 3.267 ; 3.442 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 2.591 ; 2.789 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 2.902 ; 3.171 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 2.971 ; 3.114 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 2.663 ; 2.833 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 2.556 ; 2.903 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 2.970 ; 3.289 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 2.047 ; 2.300 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 2.745 ; 3.054 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 2.538 ; 2.770 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 2.670 ; 2.813 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 2.205 ; 2.420 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 2.006 ; 2.266 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 2.539 ; 2.754 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 1.835 ; 2.085 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 2.270 ; 2.501 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 2.354 ; 2.566 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 2.360 ; 2.496 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 1.834 ; 2.071 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 2.294 ; 2.492 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 1.850 ; 2.096 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 2.323 ; 2.555 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 1.845 ; 2.083 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 2.589 ; 2.844 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 2.706 ; 2.954 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 2.970 ; 3.289 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 2.317 ; 2.524 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 2.418 ; 2.658 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 2.862 ; 3.130 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 2.627 ; 2.802 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 2.446 ; 2.681 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 2.290 ; 2.522 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 2.889 ; 3.129 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 2.653 ; 2.832 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.477 ; 0.595 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 2.615 ; 2.828 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 2.615 ; 2.828 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 1.996 ; 2.162 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 2.294 ; 2.499 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 2.560 ; 2.730 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 2.369 ; 2.569 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 2.116 ; 2.347 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 2.314 ; 2.547 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 2.066 ; 2.310 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -0.961 ; -1.561 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -0.961 ; -1.561 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -1.150 ; -1.794 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -1.219 ; -1.844 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -0.964 ; -1.566 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -1.099 ; -1.725 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -1.102 ; -1.704 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -0.987 ; -1.574 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -1.002 ; -1.650 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -0.684 ; -1.245 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -0.761 ; -1.325 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -1.060 ; -1.690 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -0.967 ; -1.549 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -0.987 ; -1.576 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -0.824 ; -1.394 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -0.767 ; -1.317 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -0.957 ; -1.543 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -0.686 ; -1.245 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -0.845 ; -1.409 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -0.857 ; -1.423 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -0.864 ; -1.432 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -0.684 ; -1.246 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -0.838 ; -1.392 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -0.697 ; -1.256 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -0.881 ; -1.453 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -0.685 ; -1.246 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -0.993 ; -1.625 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -1.044 ; -1.651 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -1.190 ; -1.831 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -0.844 ; -1.420 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -0.912 ; -1.514 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -1.107 ; -1.739 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -0.997 ; -1.571 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -0.914 ; -1.529 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -0.857 ; -1.421 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -1.083 ; -1.703 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -0.963 ; -1.559 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.105  ; 0.000  ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -0.697 ; -1.244 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -0.982 ; -1.587 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -0.697 ; -1.244 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -0.838 ; -1.399 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -0.952 ; -1.551 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -0.864 ; -1.460 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -0.781 ; -1.373 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -0.861 ; -1.465 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -0.778 ; -1.353 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 9.121 ; 8.910 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 7.128 ; 6.904 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 7.403 ; 7.172 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 7.337 ; 7.161 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 8.070 ; 7.870 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 9.121 ; 8.910 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.790 ; 6.636 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 8.295 ; 8.312 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 6.779 ; 6.641 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.871 ; 7.660 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 7.556 ; 7.316 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.749 ; 6.602 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.451 ; 6.364 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.526 ; 6.427 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 7.079 ; 6.951 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 6.478 ; 6.388 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 7.254 ; 7.084 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.941 ; 6.827 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.556 ; 7.316 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.550 ; 7.357 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 7.508 ; 7.255 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.451 ; 6.359 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 7.750 ; 7.603 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 6.498 ; 6.373 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.637 ; 7.493 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 7.620 ; 7.620 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 7.620 ; 7.620 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 6.661 ; 6.661 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 7.286 ; 7.170 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 7.046 ; 7.046 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 6.388 ; 6.388 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 6.669 ; 6.669 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 6.987 ; 6.780 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 6.917 ; 6.917 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 7.637 ; 7.493 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 3.108 ; 3.201 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 3.222 ; 3.323 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 3.298 ; 3.419 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 3.352 ; 3.470 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 3.662 ; 3.832 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 4.077 ; 4.306 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 3.111 ; 3.202 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 4.055 ; 4.219 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 3.108 ; 3.201 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 3.555 ; 3.722 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 2.982 ; 3.066 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 3.089 ; 3.174 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 2.982 ; 3.066 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 3.012 ; 3.090 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 3.277 ; 3.380 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 2.987 ; 3.071 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 3.314 ; 3.410 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 3.178 ; 3.290 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 3.451 ; 3.586 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 3.475 ; 3.601 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 3.389 ; 3.509 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 2.967 ; 3.045 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 3.481 ; 3.670 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 2.990 ; 3.065 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 3.487 ; 3.615 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 2.845 ; 2.876 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 3.086 ; 3.168 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 2.941 ; 2.979 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 3.156 ; 3.156 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 3.067 ; 3.121 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 2.872 ; 2.880 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 2.845 ; 2.914 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 2.876 ; 2.876 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 2.943 ; 3.019 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 3.487 ; 3.615 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; z80_DATA_DIR     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gpu_r_req        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_OE_EN        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_BDIR_EN      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gpu_w_req        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gpu_r_RDY        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; speaker          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO_STROBE ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI_STROBE ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_RD                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_IORQ                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_MREQ                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_WR                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_M1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; z80_DATA_DIR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; gpu_r_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; z80_OE_EN        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_BDIR_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; gpu_w_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; gpu_r_RDY        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; speaker          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; z80_DATA_DIR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; gpu_r_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; z80_OE_EN        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_BDIR_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; gpu_w_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; gpu_r_RDY        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; speaker          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; GEO_WR_HI[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; GEO_WR_HI[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; GEO_WR_LO[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; GEO_WR_LO[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; z80_DATA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gpu_clk    ; gpu_clk  ; 1206     ; 0        ; 0        ; 0        ;
; z80_clk    ; gpu_clk  ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gpu_clk    ; gpu_clk  ; 1206     ; 0        ; 0        ; 0        ;
; z80_clk    ; gpu_clk  ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Aug 02 18:26:09 2020
Info: Command: quartus_sta Z80_bridge -c Z80_bridge
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'SDC1.sdc'
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From gpu_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Fall) to gpu_clk (Rise) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.063
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.063        -0.063 gpu_clk 
Info: Worst-case hold slack is -0.029
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.029        -0.029 gpu_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.789
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.789         0.000 gpu_clk 
    Info:   121.000         0.000 z80_clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From gpu_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Fall) to gpu_clk (Rise) (setup and hold)
Info: Worst-case setup slack is 0.025
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.025         0.000 gpu_clk 
Info: Worst-case hold slack is 0.031
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.031         0.000 gpu_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.794
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.794         0.000 gpu_clk 
    Info:   121.000         0.000 z80_clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From gpu_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Fall) to gpu_clk (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.095
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.095        -0.095 gpu_clk 
Info: Worst-case hold slack is -0.105
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.105        -0.105 gpu_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.436
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.436         0.000 gpu_clk 
    Info:   121.000         0.000 z80_clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Sun Aug 02 18:26:12 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


