# Introducci√≥n a la Simulaci√≥n en VHDL  
**Metodolog√≠as de verificaci√≥n funcional en Vivado**

Esta carpeta introduce y analiza distintas formas de realizar **simulaci√≥n funcional en VHDL**, utilizando **Xilinx Vivado 2023.1.1** y el est√°ndar **VHDL ‚Äì IEEE 1076-2008**.

El objetivo es **formar criterio** sobre c√≥mo estructurar correctamente un testbench y justificar la **metodolog√≠a de simulaci√≥n adoptada en todo el repositorio**.

---

## üéØ Objetivo de esta secci√≥n

- Introducir el concepto de **simulaci√≥n funcional**
- Presentar **tres enfoques comunes** para crear testbench en VHDL
- Comparar ventajas y desventajas de cada enfoque
- Justificar t√©cnicamente la **metodolog√≠a seleccionada**
- Establecer una **base com√∫n y reutilizable** para el resto del repositorio

Esta carpeta es **transversal** a todos los dem√°s bloques (Combinacionales, Secuenciales y FSM).

---

## üß† ¬øPor qu√© es importante la simulaci√≥n?

La simulaci√≥n permite:

- Verificar el comportamiento l√≥gico antes de programar la FPGA
- Detectar errores de dise√±o tempranamente
- Validar casos normales y casos l√≠mite
- Separar el an√°lisis funcional del hardware f√≠sico

En un flujo profesional de dise√±o digital, **ning√∫n m√≥dulo debe implementarse sin antes ser simulado**.

---

## üìÅ Estructura de la carpeta

Esta secci√≥n se divide en **tres proyectos**, cada uno representando una forma distinta de realizar simulaci√≥n en VHDL:  
Las tres opciones simulan el **mismo bloque funcional**, pero con enfoques metodol√≥gicos diferentes.

---

## üîπ Opci√≥n 1 ‚Äì Simulaci√≥n b√°sica

### Descripci√≥n
La simulaci√≥n se realiza dentro del mismo archivo o con un testbench m√≠nimo, enfocado √∫nicamente en observar se√±ales.

### Caracter√≠sticas
- Testbench muy simple
- Poca o ninguna reutilizaci√≥n
- No escalable
- √ötil solo para ejemplos r√°pidos

---

## üîπ Opci√≥n 2 ‚Äì Simulaci√≥n estructurada

### Descripci√≥n
Separaci√≥n clara entre el **dise√±o (DUT)** y el **testbench**, con est√≠mulos m√°s organizados.

### Caracter√≠sticas
- Mayor claridad que la opci√≥n 1
- Testbench dedicado
- Simulaci√≥n funcional correcta
- Limitada reutilizaci√≥n

---

## üîπ Opci√≥n 3 ‚Äì Simulaci√≥n est√°ndar (Metodolog√≠a adoptada)

### Descripci√≥n
Metodolog√≠a de simulaci√≥n **formal y reutilizable**, basada en buenas pr√°cticas acad√©micas y profesionales.

Esta opci√≥n es la **metodolog√≠a oficial utilizada en todo el repositorio**.

### Caracter√≠sticas
- Separaci√≥n estricta entre:
  - Dise√±o (DUT)
  - Testbench
- Uso de:
  - Procesos independientes
  - Se√±ales de est√≠mulo bien definidas
  - Temporizaci√≥n clara
- Compatible con:
  - L√≥gica combinacional
  - L√≥gica secuencial
  - FSM
- F√°cil de extender y reutilizar

### Ventajas
- Escalable
- Clara
- Mantenible
- Ideal para ense√±anza y proyectos reales

‚úî **Metodolog√≠a seleccionada para todo el repositorio**

---

## üìå Decisi√≥n metodol√≥gica

Despu√©s de analizar las tres opciones, se adopta **exclusivamente la Opci√≥n 3** para:

- Todos los m√≥dulos combinacionales
- Todos los m√≥dulos secuenciales
- Todas las m√°quinas de estado (FSM)
- Todas las aplicaciones integradoras

Esto garantiza:

- Homogeneidad en el repositorio
- Claridad pedag√≥gica
- Facilidad de mantenimiento
- Buenas pr√°cticas de dise√±o HDL

---

## üîó Relaci√≥n con el resto del repositorio

Esta carpeta sirve como **base metodol√≥gica** para:

- `Combinacionales`
- `Secuenciales`
- `MaquinaEstados`

Cada uno de esos bloques utiliza testbench derivados directamente de la **Opci√≥n 3** aqu√≠ presentada.

---

## üõ† Requisitos

- Xilinx Vivado 2023.1.1
- Conocimientos b√°sicos de l√≥gica digital
- Conocimientos iniciales de VHDL
- Familiaridad con simulaci√≥n funcional

---

## üéì Alcance educativo

Esta secci√≥n **no busca complejidad**, sino:

- Formar criterio t√©cnico
- Ense√±ar buenas pr√°cticas desde el inicio
- Evitar errores comunes en simulaci√≥n
- Preparar al estudiante para proyectos m√°s avanzados
