digraph "CFG for '_Z13matrixMulCUDAPiS_S_' function" {
	label="CFG for '_Z13matrixMulCUDAPiS_S_' function";

	Node0x5a876e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %5 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %6 = mul nuw nsw i32 %4, 13\l  %7 = zext i32 %6 to i64\l  %8 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %7\l  %9 = load i32, i32 addrspace(1)* %8, align 4, !tbaa !5, !amdgpu.noclobber !9\l  %10 = zext i32 %5 to i64\l  %11 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %10\l  %12 = load i32, i32 addrspace(1)* %11, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %13 = mul nsw i32 %12, %9\l  %14 = add nuw nsw i32 %6, 1\l  %15 = zext i32 %14 to i64\l  %16 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %15\l  %17 = load i32, i32 addrspace(1)* %16, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %18 = add nuw nsw i32 %5, 13\l  %19 = zext i32 %18 to i64\l  %20 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %19\l  %21 = load i32, i32 addrspace(1)* %20, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %22 = mul nsw i32 %21, %17\l  %23 = add nsw i32 %22, %13\l  %24 = add nuw nsw i32 %6, 2\l  %25 = zext i32 %24 to i64\l  %26 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %25\l  %27 = load i32, i32 addrspace(1)* %26, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %28 = add nuw nsw i32 %5, 26\l  %29 = zext i32 %28 to i64\l  %30 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %29\l  %31 = load i32, i32 addrspace(1)* %30, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %32 = mul nsw i32 %31, %27\l  %33 = add nsw i32 %32, %23\l  %34 = add nuw nsw i32 %6, 3\l  %35 = zext i32 %34 to i64\l  %36 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %35\l  %37 = load i32, i32 addrspace(1)* %36, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %38 = add nuw nsw i32 %5, 39\l  %39 = zext i32 %38 to i64\l  %40 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %39\l  %41 = load i32, i32 addrspace(1)* %40, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %42 = mul nsw i32 %41, %37\l  %43 = add nsw i32 %42, %33\l  %44 = add nuw nsw i32 %6, 4\l  %45 = zext i32 %44 to i64\l  %46 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %45\l  %47 = load i32, i32 addrspace(1)* %46, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %48 = add nuw nsw i32 %5, 52\l  %49 = zext i32 %48 to i64\l  %50 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %49\l  %51 = load i32, i32 addrspace(1)* %50, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %52 = mul nsw i32 %51, %47\l  %53 = add nsw i32 %52, %43\l  %54 = add nuw nsw i32 %6, 5\l  %55 = zext i32 %54 to i64\l  %56 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %55\l  %57 = load i32, i32 addrspace(1)* %56, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %58 = add nuw nsw i32 %5, 65\l  %59 = zext i32 %58 to i64\l  %60 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %59\l  %61 = load i32, i32 addrspace(1)* %60, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %62 = mul nsw i32 %61, %57\l  %63 = add nsw i32 %62, %53\l  %64 = add nuw nsw i32 %6, 6\l  %65 = zext i32 %64 to i64\l  %66 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %65\l  %67 = load i32, i32 addrspace(1)* %66, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %68 = add nuw nsw i32 %5, 78\l  %69 = zext i32 %68 to i64\l  %70 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %69\l  %71 = load i32, i32 addrspace(1)* %70, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %72 = mul nsw i32 %71, %67\l  %73 = add nsw i32 %72, %63\l  %74 = add nuw nsw i32 %6, 7\l  %75 = zext i32 %74 to i64\l  %76 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %75\l  %77 = load i32, i32 addrspace(1)* %76, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %78 = add nuw nsw i32 %5, 91\l  %79 = zext i32 %78 to i64\l  %80 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %79\l  %81 = load i32, i32 addrspace(1)* %80, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %82 = mul nsw i32 %81, %77\l  %83 = add nsw i32 %82, %73\l  %84 = add nuw nsw i32 %6, 8\l  %85 = zext i32 %84 to i64\l  %86 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %85\l  %87 = load i32, i32 addrspace(1)* %86, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %88 = add nuw nsw i32 %5, 104\l  %89 = zext i32 %88 to i64\l  %90 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %89\l  %91 = load i32, i32 addrspace(1)* %90, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %92 = mul nsw i32 %91, %87\l  %93 = add nsw i32 %92, %83\l  %94 = add nuw nsw i32 %6, 9\l  %95 = zext i32 %94 to i64\l  %96 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %95\l  %97 = load i32, i32 addrspace(1)* %96, align 4, !tbaa !5, !amdgpu.noclobber\l... !9\l  %98 = add nuw nsw i32 %5, 117\l  %99 = zext i32 %98 to i64\l  %100 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %99\l  %101 = load i32, i32 addrspace(1)* %100, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %102 = mul nsw i32 %101, %97\l  %103 = add nsw i32 %102, %93\l  %104 = add nuw nsw i32 %6, 10\l  %105 = zext i32 %104 to i64\l  %106 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %105\l  %107 = load i32, i32 addrspace(1)* %106, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %108 = add nuw nsw i32 %5, 130\l  %109 = zext i32 %108 to i64\l  %110 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %109\l  %111 = load i32, i32 addrspace(1)* %110, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %112 = mul nsw i32 %111, %107\l  %113 = add nsw i32 %112, %103\l  %114 = add nuw nsw i32 %6, 11\l  %115 = zext i32 %114 to i64\l  %116 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %115\l  %117 = load i32, i32 addrspace(1)* %116, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %118 = add nuw nsw i32 %5, 143\l  %119 = zext i32 %118 to i64\l  %120 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %119\l  %121 = load i32, i32 addrspace(1)* %120, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %122 = mul nsw i32 %121, %117\l  %123 = add nsw i32 %122, %113\l  %124 = add nuw nsw i32 %6, 12\l  %125 = zext i32 %124 to i64\l  %126 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %125\l  %127 = load i32, i32 addrspace(1)* %126, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %128 = add nuw nsw i32 %5, 156\l  %129 = zext i32 %128 to i64\l  %130 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %129\l  %131 = load i32, i32 addrspace(1)* %130, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %132 = mul nsw i32 %131, %127\l  %133 = add nsw i32 %132, %123\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %134 = add nuw nsw i32 %6, %5\l  %135 = zext i32 %134 to i64\l  %136 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %135\l  %137 = load i32, i32 addrspace(1)* %136, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %138 = add nsw i32 %137, %133\l  %139 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %135\l  %140 = load i32, i32 addrspace(1)* %139, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %141 = add nsw i32 %138, %140\l  %142 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %135\l  store i32 %141, i32 addrspace(1)* %142, align 4, !tbaa !5\l  ret void\l}"];
}
