# Coprocessador para OperaÃ§Ãµes entre Matrizes

## ğŸ“Œ Sobre o Projeto

Este projeto implementa um **coprocessador em Verilog HDL** capaz de realizar operaÃ§Ãµes entre matrizes utilizando uma **FPGA na placa DE1-SoC**. O sistema conta com mÃ³dulos dedicados para operaÃ§Ãµes matriciais e gerenciamento de memÃ³ria.

### âœ¨ Funcionalidades Implementadas
O coprocessador pode executar as seguintes operaÃ§Ãµes:

- **AdiÃ§Ã£o** de duas matrizes
- **SubtraÃ§Ã£o** de duas matrizes
- **MultiplicaÃ§Ã£o** entre matrizes
- **MultiplicaÃ§Ã£o por um escalar**
- **CÃ¡lculo da matriz transposta**
- **CÃ¡lculo da matriz oposta**
- **CÃ¡lculo do determinante**

Cada elemento da matriz Ã© representado por um **nÃºmero inteiro de 8 bits**.

## ğŸ—ï¸ Arquitetura do Sistema
O projeto Ã© composto pelos seguintes mÃ³dulos principais:

### ğŸ”¹ MÃ³dulos de OperaÃ§Ã£o

1. **`modulo_somador_subtrator.v`** - Realiza a soma e subtraÃ§Ã£o de duas matrizes.
2. **`modulo_multiplicador.v`** - Implementa a multiplicaÃ§Ã£o de duas matrizes ou entre uma matriz e um nÃºmero inteiro.
3. **`modulo_transpor.v`** - Gera a matriz transposta.
4. **`modulo_oposto.v`** - Calcula a matriz oposta.
5. **`modulo_determinante.v`** - Calcula o determinante da matriz.

### ğŸ”¹ MÃ³dulos de MemÃ³ria

1. **`fluxo_ram.v`** - Implementa uma memÃ³ria RAM de porta Ãºnica para armazenar os valores das matrizes.
2. **`preset_ram.v`** - ResponsÃ¡vel por inicializar e gravar duas matrizes 5Ã—5 na RAM ao receber um sinal de `start`.

#### ğŸ“ DescriÃ§Ã£o do `fluxo_ram.v`

Este mÃ³dulo implementa uma memÃ³ria RAM de porta Ãºnica utilizando o IP **altsyncram** da Intel Quartus. As principais caracterÃ­sticas incluem:

- Tamanho de **256 palavras** de **16 bits**
- OperaÃ§Ã£o no modo **SINGLE_PORT**
- Modo de leitura **NEW_DATA_NO_NBE_READ**
- InicializaÃ§Ã£o **nÃ£o definida** (`POWER_UP_UNINITIALIZED = "FALSE"`)
- Controle de escrita via sinal **wren**

#### ğŸ“ DescriÃ§Ã£o do `preset_ram.v`

Este mÃ³dulo Ã© responsÃ¡vel por **preencher automaticamente** a RAM com duas matrizes 5Ã—5. Ele utiliza um **sinal de controle `start`**, que, ao ser acionado, grava os valores predefinidos nas posiÃ§Ãµes de memÃ³ria corretas.

- **Matriz 1**: Armazenada nos endereÃ§os **0 a 24**
- **Matriz 2**: Armazenada nos endereÃ§os **25 a 49**

A gravaÃ§Ã£o ocorre de forma sequencial, avanÃ§ando um endereÃ§o por ciclo de clock, atÃ© que ambas as matrizes estejam carregadas.

## âš™ï¸ Como Usar

### ğŸ¯ Requisitos
- **Placa DE1-SoC**
- **Intel Quartus Prime**
- **ModelSim** (para simulaÃ§Ã£o)

### ğŸ› ï¸ Passos para ImplementaÃ§Ã£o
1. **Clone este repositÃ³rio:**
   ```sh
   git clone https://github.COMPLETAR.git
   ```
2. **Abra o Quartus e carregue o projeto.**
3. **Compile todos os mÃ³dulos.**
4. **Realize a sÃ­ntese e simulaÃ§Ã£o usando ModelSim.**
5. **FaÃ§a o upload do bitstream para a FPGA.**
6. **Teste as operaÃ§Ãµes utilizando os sinais de controle.**

## ğŸ“Š Resultados e SimulaÃ§Ãµes
Os testes foram realizados para validar cada uma das operaÃ§Ãµes suportadas. Os resultados foram analisados usando **ModelSim**, em seguida foram aplicadas na placa para ser testado na prÃ¡tica, e confirmaram a correÃ§Ã£o das operaÃ§Ãµes matriciais.

## ğŸš€ PrÃ³ximos Passos
- **Otimizar o desempenho da multiplicaÃ§Ã£o de matrizes** para reduzir a latÃªncia.
- **Criar uma interface de comunicaÃ§Ã£o com um processador principal**.

## ğŸ“œ LicenÃ§a
Este projeto Ã© distribuÃ­do sob a licenÃ§a **MIT**. Sinta-se livre para utilizar, modificar e contribuir!

## Bibliografia
ContribuiÃ§Ãµes sÃ£o bem-vindas! Se vocÃª encontrar algum problema ou tiver sugestÃµes de melhorias, abra uma issue ou envie um pull request.

---
ğŸ“Œ Desenvolvido por **[JoÃ£o Marcelo Nascimento Fernandes, Leonardo Oliveira Almeida da Cruz, JoÃ£o Gabriel]**
