# Appendix：プロセス特性・演習・応用展開資料

本資料では、第1部・第2部で扱ったアナログ／ミックスド／RF技術を補完するための参照表・演習・応用事例をまとめます。

---

## A. プロセス別アナログ性能マトリクス（早見表）

| プロセス | 特徴 | 高適合素子 | 主な用途 |
|----------|------|------------|----------|
| 0.35μm CMOS | 高耐圧・高スイング | LDO, OpAmp, SAR ADC | 教育用、センサ系 |
| 180nm CMOS | アナログ自由度高 | SAR ADC, LDO, PLL | 医療／車載向けIC |
| 65nm CMOS | デジタル親和性 | Pipeline ADC, Fractional-N PLL | 通信SoC、IoT |
| SOI CMOS | 寄生容量小、絶縁性高 | LNA, VCO, ADC | 高周波AFE、低ノイズ系 |
| SiGe BiCMOS | gm高、速度優位 | PA, Mixer, PLL | RFトランシーバ、基地局 |
| FinFET | gm高、Vt変動大 | DCO, Digital PLL | ADPLLベースSoC |

---

## B. 設計演習・学習課題例

### 【演習①】SAR ADCの分解能設計

- 仕様：1 MSPS、ENOB ≥ 10 bit、入力範囲 1.8V
- 設問：
  1. 必要な比較器の速度とノイズ仕様を求めよ
  2. サンプル＆ホールド容量を電荷分解能から見積もれ

---

### 【演習②】PLLのループフィルタ設計

- 要件：40 MHz基準 → 2.4 GHz出力（×60）
- 条件：ジッタ < 5ps、スプリアス < -50 dBc
- 設問：
  1. ループ帯域とロック時間の関係を説明せよ
  2. CP電流とLF容量の設計指針を示せ

---

### 【演習③】AFE設計トレードオフ分析

- 条件：LNA + Mixer + ADC の構成で SNR ≥ 60 dB を達成せよ
- パラメータ（与えられる）：
  - LNAゲイン：12–20 dB、NF：1.5–3 dB
  - Mixer変換損：-6 dB、ADC SNDR：60 dB
- 設問：
  1. 総合ノイズフロアを求め、ゲイン配分を最適化せよ
  2. どのプロセスを選択すべきか、理由と共に述べよ

---

## C. 応用展開例（用途別AFE構成）

### ▶ 医療機器向けAFE（心電図・バイオセンサ）

- Chopper Amp + Anti-alias LPF + SAR ADC  
- 特徴：低雑音（<1 μVrms）、低電力（<100 μW）、入力共通モード高耐性  
- プロセス：180nm CMOS, SOI CMOS（絶縁性が有利）

---

### ▶ 車載センサ向けAFE

- EMI耐性重視、冗長性付き設計  
- CAN/LINインターフェースや冗長ADC（Dual SAR）併用  
- プロセス：0.35μm/180nm BCD（高耐圧）、SiGe（高温対応）

---

### ▶ IoT向け通信モジュール

- BLE用AFE：Ring VCO, Mixer, PA, SAR ADC構成  
- 超低消費（スリープ時 nAクラス）、WLCSPパッケージ  
- プロセス：65nm RF CMOS、FinFET（ADPLLベース）

---

## D. 推奨レイアウト・パッケージ設計指針（抜粋）

- **アナログ部は GND 分離＋ガードリング**
- **PLL周辺：クロックルーティングは対称＋最短経路**
- **LDOは出力コンデンサ端にESDセル＋GNDシールド配置**
- **RF：差動ライン設計、EM抑制のためにGNDビア密集配置**
- **パッケージ：QFN, WLCSPにおける信号クロストーク対策表記（EMC観点）**

---

## E. 今後の展開・外部リンク（予定）

- 実チップ事例に基づく構成例（Wi-Fi 6トランシーバ、医療用AFE）  
- GitHubベースのPDK/モデルリンク（オープンソースPDK対応）  
- Edusemi連携演習用GUIシミュレータ（SystemDK/PoCDKと統合）

---

以上により、プロセスと素子技術を統合的に理解し、システム設計へ応用可能な力を育成します。
