# 工作日志
# 12.7
之前看了《超标量处理器设计》inst cache部分，觉得现有instrom\datarom\dataram应该换成BRAM，这样接口应该方便一点。
BRAM需要.coe初始化，没找到可用的程序，自己学习.hex文件格式之后瞎鸡巴写了一个，不过只能用于这门课的样例（事先知道指令数量和起始地址）。
晚上拿lab3测试了一下，发现老是出0，冥思苦想半天想起IP的读都是同步的，单周期处理器测试不了。于是催队友赶紧写流水线
# 12.8
学习AXI接口，发现ID可以支持乱序响应，正合我意（乱序写回）
