module mux(s,i0,i1,o);
   input s,i0,i1;
   output o;
   wire w1,w2,w3;

not (w1,s);
and (w2,w1,i0);
and (w3,s,i1);
or (o,w2,w3);
endmodule
