<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Zásobníkové procesory jako alternativa k architekturám CISC a RISC?</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Zásobníkové procesory jako alternativa k architekturám CISC a RISC?</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V pøedcházejících sedmi èástech seriálu o architekturách poèítaèù jsme se zabývali popisem mikroprocesorù s architekturou RISC, které byly postaveny na principech umo¾òujících v ka¾dém taktu dokonèit (v ideálním pøípadì) jednu instrukci, co¾ pøedstavovalo znaèný rozdíl oproti procesorùm s architekturou CISC. Ov¹em kromì tìchto dvou architektur se objevila je¹tì architektura tøetí &ndash; zásobníkové procesory.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Zásobníkové procesory jako alternativa k&nbsp;architekturám CISC a RISC?</a></p>
<p><a href="#k02">2. Limity klasické architektury RISC</a></p>
<p><a href="#k03">3. Velikost programového kódu a vyu¾ití vyrovnávacích pamìtí</a></p>
<p><a href="#k04">4. Volání subrutin, podmínìné skoky, reakce na pøeru¹ení a pøepínání kontextu</a></p>
<p><a href="#k05">5. Zásobníkové procesory</a></p>
<p><a href="#k06">6. Instrukèní sada zásobníkových procesorù</a></p>
<p><a href="#k07">7. Pøíklad &bdquo;horizontální&ldquo; instrukèní sady zásobníkového procesoru HARRIS RTX 2000</a></p>
<p><a href="#k08">8. Instrukce ALU aneb a¾ ètyøi operace zapsané do 16bitového instrukèního slova</a></p>
<p><a href="#k09">9. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2>1. Zásobníkové procesory jako alternativa k&nbsp;architekturám CISC a RISC?</h2>

<p>Mikroprocesory s&nbsp;redukovanou instrukèní sadou (<i>RISC</i>), jejich¾
popisem jsme se zabývali v&nbsp;pøedcházejících sedmi èástech seriálu o
architekturách poèítaèù, jsou zalo¾eny na my¹lence zpracování instrukcí
s&nbsp;vyu¾itím vìt¹inou ètyøfázové popø.&nbsp;pìtifázové instrukèní pipeline,
v&nbsp;ní¾ se instrukce rozkládají na nìkolik jednodu¹¹ích podoperací, pøièem¾
ka¾dá tato podoperace mù¾e být vykonána v&nbsp;jiném funkèním bloku procesoru
(nìkteré RISCové procesory ov¹em pou¾ívají i instrukèní pipeline s&nbsp;více
fázemi, napøíklad tøinácti u mikroprocesorù <i>ARM Cortex-A8</i>). Díky
existenci instrukèní pipeline je mo¾né za ideálních podmínek v&nbsp;ka¾dém
strojovém taktu zaèít zpracovávat novou instrukci a navíc mohou být strojové
cykly u vìt¹iny RISCových procesorù zkráceny, tj.&nbsp;mù¾e být zvý¹ena
frekvence hodinových pulsù, proto¾e komunikace mezi prostorovì vzdálenými
funkèními bloky je omezena. Konstruktéøi procesorù RISC byli pøesvìdèeni, ¾e se
jim podaøilo vytvoøit takovou architekturu procesorù, která doká¾e pøi dané
úrovni technologie pøinést nejvy¹¹í výpoèetní výkon, co¾ je ostatnì pravda,
proto¾e napøíklad èip <i>SPARC64 VIIIfx &bdquo;Venus&ldquo;</i> patøí mezi
nejvýkonnìj¹í procesory souèasnosti.</p>

<img src="http://i.iinfo.cz/images/166/pc149-10.jpg" width="450" height="397" alt=" " />
<p><i>Obrázek 1: Jeden z&nbsp;nejvýkonnìj¹ích procesorù souèasnosti &ndash;
SPARC64 VIIIfx (kódové jméno &bdquo;Venus&ldquo;) s&nbsp;osmi jádry a ¹pièkovým
výkonem dosahujícím 128 GFLOPS.</i></p>

<p>I pøes nìkteré technologické rozdíly mù¾eme u v¹ech tøí nejvýznamnìj¹ích
rodin RISCových mikroprocesorù (<i>MIPS</i>, <i>SPARC</i>, <i>PA-RISC</i> a
èásteènì i u procesorù <i>ARM</i>) najít nìkteré spoleèné vlastnosti. Patøí
mezi nì napøíklad relativnì velký poèet pracovních registrù (vìt¹inou se jedná
o registrová okna s&nbsp;32 v&nbsp;dané chvíli viditelnými pracovními
registry), &bdquo;tøíadresová&ldquo; instrukèní sada s&nbsp;aritmetickými a
logickými instrukcemi, jejich¾ operandy tvoøí trojice pracovních registrù,
popø.&nbsp;dvojice registrù a konstanta, pevná délka instrukcí zarovnaných na
32 bitù, existence registru obsahujícího konstantní hodnotu nula (nikoli u
v¹ech procesorù <i>ARM</i>) a spoleèné mají tyto procesory takté¾ zpùsob volání
subrutin, kdy se pro ulo¾ení návratové adresy vyu¾ívá jeden z&nbsp;pracovních
registrù nazývaný z&nbsp;tohoto dùvodu <i>link register</i>. Pøednosti
architektury <i>RISC</i> se tedy projeví pøedev¹ím pøi pou¾ití pøekladaèù,
které doká¾ou mo¾nosti tìchto procesorù co nejlépe vyu¾ít, aby napøíklad
nedocházelo k&nbsp;nucenému èekání na dokonèení pøedchozí instrukce (typickým
pøíkladem mù¾e být operace porovnání/rozdílu dvou operandù následovaná
podmínìným skokem, popø.&nbsp;dvojice instrukcí pracujících s&nbsp;registrem,
jeho¾ hodnota je první instrukcí modifikována).</p>

<a href="http://i.iinfo.cz/images/491/pc147-1.png"><img src="http://i.iinfo.cz/images/491/pc147-1-prev.png" width="355" height="270" alt=" " /></a>
<p><i>Obrázek 2: Maska pou¾itá pøi výrobì mikroprocesoru RISC I.<br />
Zdroj: C.E. Sequin and D.A.Patterson: Design and Implementation of RISC I</i></p>



<p><a name="k02"></a></p>
<h2>2. Limity klasické architektury RISC</h2>

<p>První funkèní vzorky mikroprocesorù s&nbsp;architekturou <i>RISC</i> vznikly
ji¾ na poèátku osmdesátých let minulého století a prakticky ihned vzbudily mezi
odbornou veøejností velký zájem, proto¾e se jednalo o mikroprocesory
s&nbsp;relativnì malým mno¾stvím tranzistorù (tak¾e i pomìrnì levné), ale zato
s&nbsp;velkým výpoèetním výkonem &ndash; ostatnì sám <i>David Andrew
Patterson</i>, který stál u vzniku architektury <i>RISC</i> vzpomíná, jak
vzru¹ující bylo zkonstruovat spolu s&nbsp;nìkolika studenty skuteènì pracující
procesor, který dokázal svou rychlostí pøekonat v&nbsp;té dobì kralující
procesory <i>CISC</i> vyvinuté bohatými spoleènostmi, jakými byly Intel,
Motorola èi HP. Zhruba v&nbsp;polovinì osmdesátých let pak nastala pravá
&bdquo;revoluce RISC&ldquo;, proto¾e se mikroprocesory s&nbsp;touto
architekturou staly souèástí pracovních unixových stanic, výkonných serverù,
grafických akcelerátorù firmy SGI a pozdìji té¾ souèástí rùzných vestavných
zaøízení &ndash; odhaduje se, ¾e v&nbsp;souèasnosti mají v&nbsp;této oblasti
pøibli¾nì devadesátiprocentní zastoupení èipy <i>ARM</i> následované èipy
<i>MIPS</i>.</p>

<img src="http://i.iinfo.cz/images/491/pc147-2.jpg" width="220" height="220" alt=" " />
<p><i>Obrázek 3: Mikroprocesor HP PA-RISC 7300LC (PA=Precision Architecture).
Jedná se moderní variantu procesorù RISC se zabudovaným matematickým
koprocesorem a sadou 32bitových celoèíselných registrù a takté¾ 64bitových
registrù pro FPU operace.<br />
Zdroj: Wikipedia</i></p>

<p>Ov¹em v&nbsp;oboru IT (a nejenom zde) platí, ¾e neexistuje ¾ádná støíbrná
kulka, pøesnìji øeèeno technologie, která by elegantnì vyøe¹ila v¹echny
problémy. I kdy¾ se okolo roku 1985 zdálo, ¾e procesory <i>RISC</i> pøedèí
v¹echny dal¹í typy mikroprocesorù, ukázalo se pozdìji, ¾e klasická architektura
<i>RISC</i> má i své limity a proto není její pou¾ití v&nbsp;nìkterých
oblastech ideální. První limit vychází z&nbsp;pevné délky instrukcí.
Aritmetické a logické instrukce musí mít ve svém instrukèním slovu ulo¾eny
adresy obou operandù i adresu cíle operace (viz ji¾ zmínìný tøíadresový kód),
nebo i konstantu pou¾ívanou jako jeden z&nbsp;operandù, popø.&nbsp;jako
relativní adresu skoku. Kvùli tìmto po¾adavkùm se u klasické architektury
<i>RISC</i> pou¾ívají instrukce s&nbsp;pevnou délkou 32 bitù. Ov¹em právì zde
le¾í zmínìný problém limitující výpoèetní výkon &ndash; pokud se ka¾dá
instrukce provede v&nbsp;ideálním pøípadì v&nbsp;jednom taktu, musí se také
v&nbsp;ka¾dém taktu naèíst instrukce nová, tj.&nbsp;celých 32 bitù; a to navíc
nepoèítáme s&nbsp;tím, ¾e se mù¾e jednat o instrukci typu <i>Load</i> èi
<i>Store</i>, která pøistupuje k&nbsp;operaèní pamìti za úèelem ètení èi zápisu
obsahu jednoho pracovního registru.</p>

<img src="http://i.iinfo.cz/images/491/pc148-1.jpg" width="451" height="338" alt=" " />
<p><i>Obrázek 4: Osobní poèítaè firmy Acorn, který byl vybavený mikroprocesorem
s&nbsp;architekturou RISC.</i></p>



<p><a name="k03"></a></p>
<h2>3. Velikost programového kódu a vyu¾ití vyrovnávacích pamìtí</h2>

<p>Tento limit klasické architektury <i>RISC</i> obe¹li konstruktéøi
mikroprocesorù zdánlivì jednodu¹e &ndash; pou¾itím vyrovnávacích pamìtí
(<i>cache</i>). V&nbsp;nìkterých pøípadech tvoøily (a doposud tvoøí)
vyrovnávací pamìti hierarchii, proto¾e pøímo na èipu byla umístìna rychlá
vyrovnávací pamì» první úrovnì (<i>cache level 1 &ndash; L1</i>) a vìt¹inou
mimo procesorový èip pak vyrovnávací pamì» druhé úrovnì (<i>cache level 2
&ndash; L2</i>). Ov¹em spolu s&nbsp;rostoucím výpoèetním výkonem mikroprocesorù
a nepøímo úmìrnì klesající délkou strojového cyklu se ka¾dý výpadek vyrovnávací
pamìti (<i>cache miss</i>) citelnì projevil na reálném výpoèetním výkonu.
Situace se samozøejmì je¹tì zhor¹uje pøi pou¾ití multitaskingu, proto¾e se
kvùli pøepínání úloh zhor¹uje lokalita instrukcí i lokalita dat. Z&nbsp;tohoto
dùvodu pou¾ívají (nejenom) procesory s&nbsp;architekturou <i>RISC</i> mnohdy
velmi sofistikované zpùsoby, jak zajistit co nejvìt¹í pomìr mezi <i>cache
hit</i> a <i>cache miss</i> a kapacity vyrovnávacích pamìtí takté¾ postupnì
rostou, i kdy¾ ne stejným tempem, jako kapacity operaèních pamìtí.</p>

<img src="http://i.iinfo.cz/images/224/pc9911.jpg" width="165" height="244" alt="pc9911" />
<p><i>Obrázek 5: Server s&nbsp;architekturou Onyx 350.</i></p>

<p>Takté¾ celková délka programù je u klasické architektury <i>RISC</i>
vìt¹inou del¹í, ne¾ je tomu u architektury <i>CISC</i>, co¾ sice vìt¹inou
nepùsobí vìt¹í problémy pøi pou¾ití tìchto mikroprocesorù v&nbsp;pracovních
stanicích a serverech (kde je vìt¹inou limitujícím faktorem spí¹e mno¾ství
dat), ov¹em v&nbsp;segmentu vestavných zaøízení (napøíklad s&nbsp;jádry
<i>RISC</i> pou¾itými v&nbsp;mikroøadièích) je ji¾ situace ponìkud odli¹ná,
proto¾e se jedná o segment velmi citlivý na cenový rozdíl mezi mikroøadièi
s&nbsp;rozdílnou kapacitou pamìti programu. Výrobci procesorù <i>RISC</i> jsou
si tohoto problému samozøejmì vìdomi, proto je napøíklad u rodiny <i>ARM</i>
s&nbsp;instrukèními sadami <i>Thumb</i> a <i>Thumb-2</i> klasická architektura
<i>RISC</i> ponìkud upravena takovým zpùsobem, ¾e se namísto 32bitových
instrukcí pou¾ívají instrukce 16bitové, v&nbsp;nich¾ jsou nìkteré operandy
urèeny implicitnì a nìkteré kombinace operandù dokonce vùbec není mo¾né pou¾ít.
Za krat¹í velikost programového kódu tedy programátoøi platí ponìkud
omezenìj¹ím repertoárem instrukcí a nepatrnì slo¾itìj¹ím/dra¾¹ím procesorem
(ov¹em naprostá vìt¹ina vývojáøù je od assembleru a strojového kódu stejnì
izolována díky pøekladaèùm vy¹¹ích programovacích jazykù).</p>

<img src="http://i.iinfo.cz/images/491/pc148-7.jpg" width="306" height="470" alt=" " />
<p><i>Obrázek 6: Mikroskopický pohled na èást èipu R2000.</i></p>



<p><a name="k04"></a></p>
<h2>4. Volání subrutin, podmínìné skoky, reakce na pøeru¹ení a pøepínání kontextu</h2>

<p>Dal¹í oblastí, v&nbsp;ní¾ se projevuje urèitý nedostatek architektury
<i>RISC</i>, je volání subrutin, provádìní podmínìných skokù, reakce na
pøeru¹ení a pøepínání kontextù, napøíklad pøepnutí do jiného vlákna nebo
dokonce do jiného procesu. Ve v¹ech tìchto pøípadech toti¾ procesor musí
vyprázdnit instrukèní pipeline a tím pádem pøeru¹it nebo dokonèit ji¾
rozpracované operace, co¾ mù¾e být problematické u tìch procesorù, které mají
v&nbsp;pipeline vytvoøeny &bdquo;zkratky&ldquo; pro zpìtné kopírování výsledkù
aritmetických a logických operací (ostatnì zkuste se sami zamyslet nad tím, jak
se tento problém øe¹í v&nbsp;pøípadì, ¾e do¹lo k&nbsp;programové zmìnì registru
<strong>PC</strong>). U podmínìných skokù znamená vyprázdnìní pipeline
zpomalení o nìkolik strojových cyklù, co¾ se moderní procesory
s&nbsp;architekturou <i>RISC</i> sna¾í eliminovat vyu¾itím ji¾ popsaných
<i>branch delay slotù</i> (instrukce èi více instrukcí ulo¾ených ihned po
instrukci podmínìného skoku jsou v¾dy provedeny nezávisle na výsledku
vyhodnocení podmínky), prediktorù skokù i dal¹ími triky. Uvádí se, ¾e pøi
pou¾ití branch delay slotù je mo¾né ihned za instrukci skoku v&nbsp;a¾ 70%
pøípadù umístit smysluplnou instrukci, jen ve zbývajících 30% se musela pou¾ít
pseudoinstrukce <strong>NOP</strong>, napøíklad &bdquo;prázdný&ldquo; souèet
typu <strong>ADD Rd, R0, R0</strong>.</p>

<a href="http://i.iinfo.cz/images/24/pc153-1.png"><img src="http://i.iinfo.cz/images/24/pc153-1-prev.png" width="370" height="218" alt=" " /></a>
<p><i>Obrázek 7: Postupný rùst velikosti vyrovnávacích pamìtí druhé
úrovnì u architektury x86.</i></p>

<p>V&nbsp;nìkterých pøípadech je v¹ak mnohem hor¹í zpo¾dìní vznikající pøi
reakci procesoru na pøeru¹ení, tj.&nbsp;èasový interval mezi pøijetím
pøeru¹ovacího signálu a zavoláním pøeru¹ovací rutiny. I zde se musí vyprázdnit
instrukèní pipeline, navíc je ov¹em nutné pro pøeru¹ovací rutinu pøipravit
novou sadu pracovních registrù takovým zpùsobem, aby se pøi ukonèení
pøeru¹ovací rutiny mohlo øízení vrátit pùvodnímu procesu. Výrobci mikroprocesorù
<i>RISC</i> tuto problematiku øe¹í pøedev¹ím vyu¾itím registrových oken,
pou¾itím zálo¾ní sady pracovních registrù, popø.&nbsp; &ndash; napøíklad u
procesorù <i>ARM Cortex-M3</i> &ndash; i tím, ¾e pracovní registry jsou ve
skuteènosti ulo¾eny na zásobníku, co¾ je ov¹em technologie v&nbsp;podstatì
velmi podobná technologii registrových oken. Ov¹em vyu¾ití tìchto technik vede
k&nbsp;vìt¹í slo¾itosti procesorù, co¾ mù¾e být kritické napøíklad u
mikroøadièù zalo¾ených na architektuøe <i>RISC</i> (na tomto místì je v¹ak
vhodné poznamenat, ¾e u procesorù <i>CISC</i> bývá reakce na pøíchod pøeru¹ení
je¹tì pomalej¹í, a to zejména tehdy, pokud je provádìna nìjaká slo¾itá
instrukce trvající del¹í poèet strojových cyklù).</p>

<p><img src="http://i.iinfo.cz/images/330/comp-hist-19-1.jpg" alt="comp_hist_19_5" height="340" width="286" /></p>
<p><i>Obrázek 8: Chuck Moore jen¾ je tvùrcem jazyka Forth, který je zalo¾en na
vyu¾ití dvojice zásobníkù (zásobníku operandù a zásobníku návratových
adres).</i></p>



<p><a name="k05"></a></p>
<h2>5. Zásobníkové procesory</h2>

<p>Zajímavou i kdy¾ dnes ji¾ málo vyu¾ívanou alternativou k&nbsp;procesorùm
s&nbsp;architekturou <i>CISC</i> a souèasnì i k&nbsp;procesorùm
s&nbsp;architekturou <i>RISC</i> jsou takzvané <i>zásobníkové procesory (stack
processors)</i>. Tyto typy procesorù, jejich¾ princip byl mimochodem pou¾it i u
nìkterých mainframù a minipoèítaèù, jsou vìt¹inou zalo¾eny na dvojici zásobníkù
(<i>stack, LIFO &ndash; Last In First Out</i>), pøièem¾ prvním z&nbsp;tìchto
zásobníkù je zásobník operandù (pou¾itý v¹ak takté¾ pro pøedávání parametrù
volaným subrutinám), druhým zásobníkem je zásobník návratových adres. Procesory
s&nbsp;touto architekturou jsou v&nbsp;naprosté vìt¹inì pøípadù jednodu¹¹í, ne¾
typiètí pøedstavitelé procesorù <i>CISC</i> a mnohdy jsou takté¾ jednodu¹¹í,
ne¾ procesory s&nbsp;architekturou <i>RISC</i>, co¾ je zpùsobeno nìkolika
skuteènostmi. Jedním z&nbsp;dùvodù je odli¹ný formát instrukcí u nìkterých
zásobníkových procesorù, které mohou díky absenci adres operandù (viz dal¹í
kapitolu) vyu¾ívat takzvané <i>horizontální kódování</i>, které se v&nbsp;mnoha
ohledech podobá kódùm pou¾itým u mikroinstrukcí (viz té¾ èásti tohoto seriálu
vìnované mikroprocesorùm vybaveným mikroøadièem).</p>

<img src="http://i.iinfo.cz/images/102/pc144-7.png" width="445" height="664" alt=" " />
<p><i>Obrázek 9: Blokové schéma procesoru WISC CPU/16.<br />
Zdroj: Philip Koopman &ndash; Architecture of the WISC CPU/16</i></p>

<p>Dal¹í zjednodu¹ení zásobníkových procesorù vyplývá z&nbsp;toho, ¾e ve¹keré
operace jsou provádìny s&nbsp;dvojicí èi trojicí operandù ulo¾ených na vrcholu
zásobníku, pøièem¾ samotný procesor má nìkolik prvních prvkù zásobníku
umístìnou v&nbsp;lokálních registrech (mù¾e se jednat napøíklad o ¹estnáct
prvkù, v&nbsp;nìkterých pøípadech v¹ak o pouze dva èi tøi nejvy¹¹í prvky).
Ov¹em i ¹estnáct prvkù &ndash; lokálních registrù &ndash; zabírá mnohem men¹í
plochu èipu ne¾ napøíklad dvanáct pøekrývajících se registrových oken po 32
pracovních registrech. Zásobníkové procesory se vyznaèují i dal¹í zajímavou
vlastností, napøíklad tím, ¾e se u nich poèet fází pipeline vìt¹inou zmen¹uje
pouze na dvì fáze (operace). U mnohých zásobníkových procesorù se tedy
&bdquo;klasická RISCová&ldquo; pipeline vùbec nepou¾ívá, co¾ sice znamená, ¾e
procesor nedoká¾e v&nbsp;ka¾dém taktu dokonèit jednu instrukci, na druhou
stranu v¹ak instrukce u mnoha zásobníkových procesorù bývají pomìrnì
komplikované, proto¾e se souèasnì provádí vìt¹í mno¾ství operací.</p>

<img src="http://i.iinfo.cz/images/102/pc144-8.png" width="445" height="664" alt=" " />
<p><i>Obrázek 10: Moduly procesoru WISC CPU/16, v&nbsp;nich¾ je implementován
mikroprogramový øadiè.</i></p>

<p><strong>Poznámka:</strong> pokud vás zajímá, jak je mo¾né u zásobníkových
procesorù zkrátit jejich instrukèní pipeline na pouhé dvì fáze, vyèkejte na
následující èást tohoto seriálu.</p>



<p><a name="k06"></a></p>
<h2>6. Instrukèní sada zásobníkových procesorù</h2>

<p>Ji¾ v&nbsp;pøedchozí kapitole jsme si naznaèili, ¾e se zásobníkové procesory
li¹í od architektury <i>CISC</i> i <i>RISC</i> mj.&nbsp;i v&nbsp;pou¾itém
formátu instrukcí. Skuteènì je tomu tak, proto¾e vìt¹ina procesorù <i>CISC</i>
a v¹echny procesory <i>RISC</i> mají instrukèní sadu, v&nbsp;ní¾ se nachází
instrukce pracující s&nbsp;obsahem pracovních registrù, popø.&nbsp;pøímo
s&nbsp;obsahem nìjakým zpùsobem adresovaných pamì»ových bunìk. Jedná se
pøedev¹ím o aritmetické a logické instrukce, u nich¾ je nutné pøímo
v&nbsp;instrukèním slovì rezervovat dostateèný poèet bitù na ulo¾ení adres
operandù &ndash; u pracovních registrù se jedná o jejich indexy, v&nbsp;pøípadì
pou¾ití adresových bunìk o absolutní èi relativní adresy tìchto bunìk. Zatímco
u procesorù typu <i>RISC</i> se vìt¹inou pro aritmetické a logické operace
pou¾ívají pouze pracovní registry, mohou být u procesorù typu <i>CISC</i>
pou¾ity mnohdy velmi slo¾ité (ale i výkonné) adresovací re¾imy, napøíklad ve
stylu <strong>LEA ECX, [EBX + 4*EAX + offset]</strong>. U obou architektur,
tj.&nbsp;jak <i>RISC</i>, tak i <i>CISC</i>, se tedy nikoli nezanedbatelná èást
instrukèního slova musí &bdquo;obìtovat&ldquo; pro specifikaci operandù. Pod
tímto odstavcem je pro ilustraci ukázán formát instrukcí RISCových procesorù
<i>MIPS</i>:</p>

<pre>
  I-Type (immediate)
  ------------------------------------------------------------
  | 31  26     | 25  21 | 20  16 | 15                      0 |
  ------------------------------------------------------------
  | opcode (6) | rs (5) | rt (5) | offset/konstanta (16)     |
  ------------------------------------------------------------

  J-Type (jump)
  ------------------------------------------------------------
  | 31  26     | 25                                        0 |
  ------------------------------------------------------------
  | opcode (6) | adresa (26)                                 |
  ------------------------------------------------------------

  R-Type (register)
  ------------------------------------------------------------
  | 31  26     | 25  21 | 20  16 | 15  11 | 10  6 | 5      0 |
  ------------------------------------------------------------
  | opcode (6) | rs (5) | rt (5) | rd (5) | shift | operace  |
  ------------------------------------------------------------
</pre>

<img src="http://i.iinfo.cz/images/102/pc144-9.png" width="445" height="664" alt=" " />
<p><i>Obrázek 11: Subsystém zásobníku operandù (zvýraznìno modrou barvou) a
zásobníku návratových adres (zvýraznìno barvou èervenou).</i></p>

<p>Ov¹em zcela opaèná situace panuje u nìkterých mikroprocesorù majících pouze
jeden èi dva pracovní registry &ndash; akumulátory (napøíklad se jedná o slavné
osmibitové mikroprocesory <i>Motorola 6800</i> a <i>MOS 6502</i>) a takté¾ u
zásobníkových procesorù. U zásobníkových procesorù se pro adresaci operandù
aritmetických a logických instrukcí ve skuteènosti mnohdy nemusí
&bdquo;obìtovat&ldquo; ani jeden bit, proto¾e ji¾ z&nbsp;kódu provádìné operace
je zøejmé, kolik operandù bude pøeèteno ze zásobníku (a implicitnì se v¾dy
pøedpokládá, ¾e se bude jednat o operandy umístìné na jeho vrcholu,
popø.&nbsp;tìsnì pod vrcholem). To znamená, ¾e instrukèní kódy bývají u
zásobníkových procesorù buï velmi krátké (co¾ je pøípad procesoru <i>F21</i>,
kde je ka¾dá instrukce ulo¾ena pouze v&nbsp;pìti bitech!, v¾dy ètveøice
instrukcí se sdru¾uje do 20bitového slova), nebo se naopak pou¾ívá relativnì
dlouhý instrukèní kód (16 bitù èi 32 bitù), ov¹em prakticky v¹echny bity jsou
v&nbsp;tìchto instrukcích pou¾ity pro ulo¾ení pøíkazù pro aritmeticko-logickou
jednotku, popø.&nbsp;pro adresovací jednotku a jednotky urèené pro
zvý¹ení/sní¾ení ukazatelù na vrchol zásobníkù.</p>

<img src="http://i.iinfo.cz/images/102/pc144-11.png" width="410" height="630" alt=" " />
<p><i>Obrázek 12: Formát mikroinstrukèního slova procesoru WISC CPU/16, na nìm¾
je patrné rozdìlení mikroinstrukce na nìkolik samostatných blokù. Adresa dal¹í
mikroinstrukce je získána na základì obsahu bitù 23, 24 a 25.<br />
Zdroj: Philip Koopman &ndash; Architecture of the WISC CPU/16</i></p>



<p><a name="k07"></a></p>
<h2>7. Pøíklad &bdquo;horizontální&ldquo; instrukèní sady zásobníkového procesoru HARRIS RTX 2000</h2>

<p>V&nbsp;této kapitole je pro ilustraci ukázána základní struktura instrukèní
sady zásobníkového mikroprocesoru <i>RTX 2000</i> navr¾eného a vyrábìného
firmou <i>Harris Semiconductor</i>. Instrukce mají pevnou délku ¹estnáct bitù a
mohou být rozdìleny do pìti skupin na základì struktury bitových polí,
z&nbsp;nich¾ se ka¾dé 16bitové slovo skládá. Nejjednodu¹¹í a souèasnì i velmi
èasto pou¾ívanou instrukcí je instrukce pro volání podprogramu (subrutiny).
Tato instrukce obsahuje 15bitovou adresu subrutiny (nejvy¹¹í bit je v¾dy nulový
pro odli¹ení od ostatních typù instrukcí), ov¹em díky zarovnání v¹ech instrukcí
na 16 bitù je rozsah pamìti programu (nikoli pamìti dat!) omezen na 64kB.
Procesor v¹ak takté¾ obsahuje stránkovací jednotku a i zásobník návratových
adres má ¹íøku 21 bitù, co¾ znamená, ¾e skuteèná kapacita pamìti programu je
vìt¹í, ne¾ zmínìných 64kB (konkrétní velikost pamìti programu zále¾í na zpùsobu
zapojení mikroprocesoru). Instrukce pro volání podprogramu má následující tvar
(parametry se samozøejmì pøedávají pøes zásobník operandù):</p>

<pre>
---------------------------------------------------------------------------------
| 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
---------------------------------------------------------------------------------
| 0  |              adresa podprogramu le¾ící v rozsahu 0..32767                |
---------------------------------------------------------------------------------
</pre>

<img src="http://i.iinfo.cz/images/24/pc153-2.png" width="436" height="671" alt=" " />
<p><i>Obrázek 13: Blokové schéma mikroprocesoru HARRIS RTX 2000. Pov¹imnìte si,
¾e jedním operandem vstupujícím do aritmeticko-logické jednotky je v¾dy interní
registr TOP nesoucí hodnotu prvku ulo¾enou na vrcholu zásobníku. Díky tomu
èásteènì odpadá dekódování instrukce a pøíprava operandù na vstup do ALU, u¾
jen z&nbsp;toho dùvodu, ¾e interní sbìrnice YBUS (pravá èást schématu) nikdy
není blokována nutností pøenosu dvou operandù), proto¾e se pøípadný pøenos do
interního registru TOP provádí pøes samostatnou sbìrnici TBUS. Podobná
struktura se pou¾ívá i u nìkterých dal¹ích zásobníkových procesorù, naproti tomu
první generace mikroprocesorù s&nbsp;architekturou CISC byla vybavena jedinou
datovou interní sbìrnicí, která se èásteènì stala úzkým hrdlem procesoru.<br />
Autor: Philip Koopman</i></p>

<p>Dal¹ím typem instrukcí jsou instrukce pro provedení podmínìného skoku.
K&nbsp;dispozici jsou ètyøi typy skokù &ndash; skok provedený v&nbsp;pøípadì,
¾e je prvek ulo¾ený na vrcholu zásobníku roven nule s&nbsp;odstranìním tohoto
prvku, stejný skok, ov¹em s&nbsp;jeho odstranìním v¾dy (bez ohledu na
podmínku), nepodmínìný relativní skok a skok v&nbsp;pøípadì, ¾e je hodnota
speciálního registru <strong>INDEX</strong> rovna nule (pøed vyhodnocením
podmínky se navíc hodnota tohoto registru automaticky sní¾í o jednièku, proto
se tento typ skoku pou¾ívá pro implementaci poèítaných smyèek). Adresa skoku je
specifikována devítibitovou adresou pøièítanou buï k&nbsp;aktuální pamì»ové
stránce, pøedchozí stránce, následující stránce nebo stránce èíslo 0,
v&nbsp;ní¾ jsou vìt¹inou umístìny èasto pou¾ívané nízkoúrovòové rutiny
operaèního systému:</p>

<pre>
---------------------------------------------------------------------------------
| 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
---------------------------------------------------------------------------------
| 1  | 0  | 0  |podmínka | stránka |        adresa cíle podmínìného skoku       |
---------------------------------------------------------------------------------

podmínka: 00 - skok pøi T==0, DROP T
          01 - DROP T, skok pøi T==0
          10 - nepodmínìný skok
          11 - INDEX--, skok pøi INDEX==0
</pre>

<img src="http://i.iinfo.cz/images/593/pc130-08.png" width="289" height="528" alt=" " />
<p><i>Obrázek 14: Slavný kalkulátor HP-35 s&nbsp;RPN (pøevrácenou Polskou
notací) zalo¾enou na zásobníku operandù<br />(35 v&nbsp;názvu tohoto pøístroje
znaèí poèet tlaèítek).</i></p>



<p><a name="k08"></a></p>
<h2>8. Instrukce ALU aneb a¾ ètyøi operace zapsané do 16bitového instrukèního slova</h2>

<p>Instrukèní sada mikroprocesoru <i>RTX 2000</i> je odvozena od instrukèních
sad pou¾ívaných na star¹ích procesorech <i>Novix NC4016</i> a <i>MISC M17</i> a
má s&nbsp;tìmito pøedchùdci mnoho spoleèných vlastností, napøíklad to, ¾e
instrukce mohou v&nbsp;instrukèním kódu obsahovat vìt¹í mno¾ství operací.
Z&nbsp;tohoto dùvodu se v&nbsp;technické dokumentaci k&nbsp;zásobníkovým
mikroprocesorùm vìt¹inou nevypisují v¹echny mo¾né kombinace operací ulo¾ených
v&nbsp;jedné instrukci, ale pouze instrukèní formát. Sluèování více operací do
jedné instrukce je úkol pøekladaèe, podobnì jako je tomu u architektury
<i>RISC</i> pøi alokaci pracovních registrù, eliminaci neu¾iteèných branch
delay slotù atd. Tento pøístup je názornì demonstrován na instrukcích
pracujících s&nbsp;aritmeticko-logickou jednotkou, jejich¾ formát je
následující:</p>

<pre>
---------------------------------------------------------------------------------
| 15 | 14 | 13 | 12 | 11 | 10 | 09 | 08 | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
---------------------------------------------------------------------------------
| 1  | 0  | 1  | 0  | výbìr operace ALU | inv| -- |ret | 0  | výbìr op.shifteru |
---------------------------------------------------------------------------------
</pre>

<img src="http://i.iinfo.cz/images/113/pc130-10.png" width="450" height="400" alt=" " />
<p><i>Obrázek 15: Zásobníkový mikroprocesor SEAforth-24 optimalizovaný, jak ji¾
jeho název napovídá, pro bìh programù naprogramovaných ve Forthu.</i></p>

<p>Právì na instrukèním formátu vypsaném vý¹e je názornì vidìt, jak je mo¾né do
relativnì krátkého ¹estnáctibitového instrukèního slova vlo¾it pøíkazy pro
provedení hned nìkolika operací. Ve ètyøech bitech instrukèního slova je ve
ètyøech bitech specifikována operace provádìná pomocí aritmeticko-logické
jednotky:</p>

<pre>
0000 T (kopie T)
0001 -
0010 T and Y
0011 T nor Y
0100 Y - T
0101 Y - T - borrow
0110 T or Y
0111 T nand Y
1000 T + Y
1001 T + Y + carry
1010 T xor Y
1011 T xnor Y
1100 T - Y
1101 T - Y - borrow
1110 -
1111 Y (kopie Y)
</pre>

<p>V&nbsp;sedmém bitu je specifikováno, ¾e se výsledek ALU operace má navíc
invertovat, co¾ je vlastnì operace provádìná &bdquo;zadarmo&ldquo; pøímo
v&nbsp;aritmeticko-logické jednotce. Zajímavý je pátý bit, který lze pou¾ít pro
návrat ze subrutiny souèasnì s&nbsp;provádìním ALU operace; opìt se tedy jedná
o funkci provádìnou bez jakéhokoli zdr¾ování bìhu programu (proto se také nìkdy
s&nbsp;nadsázkou øíká, ¾e zásobníkové procesory doká¾ou provést návrat ze
subrutiny v&nbsp;nula strojových cyklech). První ètyøi bity urèují, jaká
operace je provádìna ve shifteru s&nbsp;výsledkem vypoèteným
v&nbsp;aritmeticko-logické jednotce:</p>

<pre>
0000 ¾ádná operace (kopie výsledku)
0001 0 (vynulování)
0010 posun doleva
0011 posun doleva s&nbsp;pøenosem
0100 logický posun doprava s&nbsp;pøenosem
0101 aritmetický posun doprava s&nbsp;pøenosem
0110 logický posun doprava
0111 aritmetický posun doprava
1000-1111 32bitové posuny
</pre>

<p>Pøekladaè tedy v&nbsp;ideálním pøípadì doká¾e do jediného ¹estnáctibitového
slova zapsat ètveøici operací, napøíklad souèet následovaný inverzí výsledku
následovaný aritmetickým posunem doprava a navíc se v&nbsp;prùbìhu tìchto
operací (tj.&nbsp;paralelnì s&nbsp;výpoètem) provede návrat ze subrutiny. Pokud
by se stejná sekvence operací provádìla na nìkterém ji¾ popsaném RISCovém
procesoru, bylo by ji nutné zakódovat do ètveøice 32bitových slov, co¾ znamená,
¾e zásobníkový procesor je v&nbsp;tomto (nutno opìt podotknout, ¾e znaènì
ideálním) pøípadì 8&times; efektivnìj¹í, pokud bereme v&nbsp;úvahu kapacitu
obsazené pamìti programu.</p>

<a href="http://i.iinfo.cz/images/283/pc130-09.jpg"><img src="http://i.iinfo.cz/images/283/pc130-09-prev.jpg" width="370" height="239" alt=" " /></a>
<p><i>Obrázek 16: Jeden z&nbsp;prvních kalkulátorù s&nbsp;RPN (pøevrácenou
Polskou notací) od firmy HP (HP 9810).</i></p>



<p><a name="k09"></a></p>
<h2>9. Odkazy na Internetu</h2>

<ol>

<li>Great Microprocessors of the Past and Present<br />
<a href="http://www.cpushack.com/CPU/cpu1.html">http://www.cpushack.com/CPU/cpu1.html</a>
</li>

<li>Philip Koopman: Stack Computers: the new wave<br />
<a href="http://www.ece.cmu.edu/~koopman/stack_computers/contents.html">http://www.ece.cmu.edu/~koopman/stack_computers/contents.html</a>
</li>

<li>Hewlett Packard PA-8800 RISC (LOSTCIRCUITS)<br />
<a href="http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42">http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42</a>
</li>

<li>PA-RISC 1.1 Architecture and Instruction Set Reference Manual<br />
<a href="http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf">http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 1)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm">http://www.chipdb.org/cat-pa-risc-592.htm</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 2)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm?page=2">http://www.chipdb.org/cat-pa-risc-592.htm?page=2</a>
</li>

<li>Fotografie mikroprocesorù HP PA (stránka 2)<br />
<a href="http://www.chipdb.org/cat-pa-risc-592.htm?page=3">http://www.chipdb.org/cat-pa-risc-592.htm?page=3</a>
</li>

<li>PA-RISC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/PA-RISC">http://en.wikipedia.org/wiki/PA-RISC</a>
</li>

<li>The Great CPU List: Part VI: Hewlett-Packard PA-RISC, a conservative RISC (Oct 1986)<br />
<a href="http://jbayko.sasktelwebsite.net/cpu4.html">http://jbayko.sasktelwebsite.net/cpu4.html</a>
</li>

<li>HP 9000/500 FOCUS<br />
<a href="http://www.openpa.net/systems/hp-9000_520.html">http://www.openpa.net/systems/hp-9000_520.html</a>
</li>

<li>HP FOCUS Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_FOCUS">http://en.wikipedia.org/wiki/HP_FOCUS</a>
</li>

<li>HP 3000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_3000">http://en.wikipedia.org/wiki/HP_3000</a>
</li>

<li>The SPARC Architecture Manual Version 8 (manuál v&nbsp;PDF formátu)<br />
<a href="http://www.sparc.org/standards/V8.pdf">http://www.sparc.org/standards/V8.pdf</a>
</li>

<li>The SPARC Architecture Manual Version 9 (manuál v&nbsp;PDF formátu)<br />
<a href="http://developers.sun.com/solaris/articles/sparcv9.pdf">http://developers.sun.com/solaris/articles/sparcv9.pdf</a>
</li>

<li>SPARC Pipelining<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html</a>
</li>

<li>SPARC Instruction<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>OpenSPARC<br />
<a href="http://www.opensparc.net/">http://www.opensparc.net/</a>
</li>

<li>History of SPARC systems 1987 to 2010<br />
<a href="http://www.sparcproductdirectory.com/history.html">http://www.sparcproductdirectory.com/history.html</a>
</li>

<li>Sun-1 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-1">http://en.wikipedia.org/wiki/Sun-1</a>
</li>

<li>Sun-2 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-2">http://en.wikipedia.org/wiki/Sun-2</a>
</li>

<li>Sun-3 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun-3">http://en.wikipedia.org/wiki/Sun-3</a>
</li>

<li>Sun386i (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sun386i">http://en.wikipedia.org/wiki/Sun386i</a>
</li>

<li>Sun 386i/250<br />
<a href="http://sites.inka.de/pcde/site/sun386i.html">http://sites.inka.de/pcde/site/sun386i.html</a>
</li>

<li>SPARC Instruction Set<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>MIPS Architecture Overview<br />
<a href="http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html">http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html</a>
</li>

<li>MIPS Technologies R3000<br />
<a href="http://www.cpu-world.com/CPUs/R3000/">http://www.cpu-world.com/CPUs/R3000/</a>
</li>

<li>CPU-collection: IDT R3010 FPU<br />
<a href="http://www.cpu-collection.de/?tn=0&l0=co&l1=IDT&l2=R3010+FPU">http://www.cpu-collection.de/?tn=0&amp;l0=co&amp;l1=IDT&amp;l2=R3010+FPU</a>
</li>

<li>The MIPS R2000 Instruction Set<br />
<a href="http://suraj.lums.edu.pk/~cs423a05/Reference/MIPSCodeTable.pdf">http://suraj.lums.edu.pk/~cs423a05/Reference/MIPSCodeTable.pdf</a>
</li>

<li>Maska mikroprocesoru RISC 1<br />
<a href="http://www.cs.berkeley.edu/~pattrsn/Arch/RISC1.jpg">http://www.cs.berkeley.edu/~pattrsn/Arch/RISC1.jpg</a>
</li>

<li>Maska mikroprocesoru RISC 2<br />
<a href="http://www.cs.berkeley.edu/~pattrsn/Arch/RISC2.jpg">http://www.cs.berkeley.edu/~pattrsn/Arch/RISC2.jpg</a>
</li>

<li>The MIPS Register Usage Conventions<br />
<a href="http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html">http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html</a>
</li>

<li>C.E. Sequin and D.A.Patterson: Design and Implementation of RISC I<br />
<a href="http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf">http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf</a>
</li>

<li>Berkeley RISC<br />
<a href="http://en.wikipedia.org/wiki/Berkeley_RISC">http://en.wikipedia.org/wiki/Berkeley_RISC</a>
</li>

<li>Great moments in microprocessor history<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html">http://www.ibm.com/developerworks/library/pa-microhist.html</a>
</li>

<li>Microprogram-Based Processors<br />
<a href="http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm">http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm</a>
</li>

<li>A Brief History of Microprogramming<br />
<a href="http://www.cs.clemson.edu/~mark/uprog.html">http://www.cs.clemson.edu/~mark/uprog.html</a>
</li>

<li>Architecture of the WISC CPU/16<br />
<a href="http://www.ece.cmu.edu/~koopman/stack_computers/sec4_2.html">http://www.ece.cmu.edu/~koopman/stack_computers/sec4_2.html</a>
</li>

<li>Zásobníkový procesor WISC CPU/16 (Root.CZ)<br />
<a href="http://www.root.cz/clanky/programovaci-jazyk-forth-a-zasobnikove-procesory-16/#k03">http://www.root.cz/clanky/programovaci-jazyk-forth-a-zasobnikove-procesory-16/#k03</a>
</li>

<li>Writable instruction set, stack oriented computers: The WISC Concept<br />
<a href="http://www.ece.cmu.edu/~koopman/forth/rochester_87.pdf">http://www.ece.cmu.edu/~koopman/forth/rochester_87.pdf</a>
</li>

<li>The Great CPU List: Part X: Hitachi 6301 - Small and microcoded (1983)<br />
<a href="http://jbayko.sasktelwebsite.net/cpu2.html#Sec2Part10">http://jbayko.sasktelwebsite.net/cpu2.html#Sec2Part10</a>
</li>

<li>What is RISC?<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/</a>
</li>

<li>RISC vs. CISC<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/</a>
</li>

<li>RISC and CISC definitions:<br />
<a href="http://www.cpushack.com/CPU/cpuAppendA.html">http://www.cpushack.com/CPU/cpuAppendA.html</a>
</li>

<li>The Evolution of RISC<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1">http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1</a>
</li>

<li>SPARC Processor Family Photo<br />
<a href="http://thenetworkisthecomputer.com/site/?p=243">http://thenetworkisthecomputer.com/site/?p=243</a>
</li>

<li>SPARC: Decades of Continuous Technical Innovation<br />
<a href="http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical">http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical</a>
</li>

<li>The SPARC processors<br />
<a href="http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors">http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors</a>
</li>

<li>Maurice V. Wilkes Home Page<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/">http://www.cl.cam.ac.uk/archive/mvw1/</a>
</li>

<li>Papers by M. V. Wilkes (dùle¾itá je pøedev¹ím jeho práce èíslo 35)<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt">http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt</a>
</li>

<li>Microprogram Memory<br />
<a href="http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/">http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/</a>
</li>

<li>First Draft of a report on the EDVAC<br />
<a href="http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf">http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf</a>
</li>

<li>Introduction to Microcontrollers<br />
<a href="http://www.pic24micro.com/cisc_vs_risc.html">http://www.pic24micro.com/cisc_vs_risc.html</a>
</li>

<li>Reduced instruction set computing (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Reduced_instruction_set_computer">http://en.wikipedia.org/wiki/Reduced_instruction_set_computer</a>
</li>

<li>MIPS architecture (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MIPS_architecture">http://en.wikipedia.org/wiki/MIPS_architecture</a>
</li>

<li>Very long instruction word (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Very_long_instruction_word">http://en.wikipedia.org/wiki/Very_long_instruction_word</a>
</li>

<li>Classic RISC pipeline (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Classic_RISC_pipeline">http://en.wikipedia.org/wiki/Classic_RISC_pipeline</a>
</li>

<li>R2000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R2000_(microprocessor)">http://en.wikipedia.org/wiki/R2000_(microprocessor)</a>
</li>

<li>R3000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R3000">http://en.wikipedia.org/wiki/R3000</a>
</li>

<li>R4400 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R4400">http://en.wikipedia.org/wiki/R4400</a>
</li>

<li>R8000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R8000">http://en.wikipedia.org/wiki/R8000</a>
</li>

<li>R10000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R10000">http://en.wikipedia.org/wiki/R10000</a>
</li>

<li>SPARC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sparc">http://en.wikipedia.org/wiki/Sparc</a>
</li>

<li>SPARC Tagged Data &ndash; otázka<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-079">http://compilers.iecc.com/comparch/article/91-04-079</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #1<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-082">http://compilers.iecc.com/comparch/article/91-04-082</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #2<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-088">http://compilers.iecc.com/comparch/article/91-04-088</a>
</li>

<li>CPU design (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/CPU_design">http://en.wikipedia.org/wiki/CPU_design</a>
</li>

<li>Control unit (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Control_unit">http://en.wikipedia.org/wiki/Control_unit</a>
</li>

<li>Microcode (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microcode">http://en.wikipedia.org/wiki/Microcode</a>
</li>

<li>Microsequencer (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microsequencer">http://en.wikipedia.org/wiki/Microsequencer</a>
</li>

<li>Maurice Wilkes (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Maurice_Wilkes">http://en.wikipedia.org/wiki/Maurice_Wilkes</a>
</li>

<li>Micro-operation (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Micro-operation">http://en.wikipedia.org/wiki/Micro-operation</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2011</small></p>
</body>
</html>

