## 通用高速缓存存储器的结构及工作原理 ##  
高速缓存存储器（Cache）是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。主要由三大部分组成：  
Cache存储体：存放由主存调入的指令与数据块  
地址转换部件：建立目录表以实现主存地址到缓存地址的转换  
替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。  
CPU和内存的速度差异大，cache读写速度介于二者之间，可以帮忙存储内存要穿的数据，然后再把这些数据传给寄存器，以缓解处理数据的两端的速度差异带来的时间浪费，从而加快访问速度。在两端读写速度差距很大时，就插入一个高速缓冲存储器，这样的思想形成了存储器层次结构。  
![image](https://github.com/assassinmsq/ichw/blob/master/git%E7%85%A7%E7%89%87/git%E7%85%A7%E7%89%87/748551341675796541.jpg )
层次结构中的每一层都缓存来自较低一层的数据。  
缓存存储器是分块的，数据总是以块为基本单位在每一层之间传递。CPU在Cache中找到有用的数据被称为命中，当Cache中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。高速缓存存储器的重要技术指标是命中率  
![image](https://github.com/assassinmsq/ichw/blob/master/git%E7%85%A7%E7%89%87/git%E7%85%A7%E7%89%87/%E5%BE%AE%E4%BF%A1%E5%9B%BE%E7%89%87_20181004184815.jpg)  
考虑到一个计算机系统，其中每个存储器地址有m位，形成M=2^m个不同的地址。如图6-27a所示，这样一个机器的高速缓存被组织成一个有S=2^s个高速缓存组（cache set）的数组。每个组包含E个高速缓存行（cache line）。每个行是由一个B=2^b字节的数据块（block）组成的，一个有效位（valid bit）指明这个行是否包含有意义的信息，还有t=m-(b+s)个标记位(tag bit)（是当前块的存储器地址的位的一个子集），它们唯一地标识存储在这个高速缓存行中的块。
