2013 - 2015
Arcabouço Integrado de Verificação Funcional baseado em Checagem de Equivalência ESL-RTL seguido por Simulação em Testbench
Descrição: Chamada MCT/ CNPq N° 20/2013 - PNM (GM e GD). Situação: Desativado; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (1) . Integrantes: Wang Jiang Chau - Coordenador / Renan Costa Bellódi - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.
2013 - 2015
Redes de Comunicação Intrachip Híbridas para Sistemas Eletrônicos  Integrados Seguros
Descrição: Os dois tipos de estruturas de comunicação, EC,  mais usados atualmente são os barramentos hierárquicos (HBus) e as redes de comunicação intrachip (network-on-chip - NoC). Recentemente vem ganhando importância as estruturas de comunicação híbridas (hybrid-on-chip - HoC), que englobam ambos os tipos numa única EC. Entre outras promessas, as HoCs vem sendo apontadas como as estruturas de comunicação mais adequadas para os SoCs 3D (3 dimensões), uma nova tecnologia que permite integrar verticalmente os componentes de um sistema num único chip. A importância das ECs vem aumentando devido ao crescente aumento do número e complexidade de componentes processantes e aplicações que são integrados num único SoC (MPSoC). A EC é também responsável, entre outras coisas, pelo atendimento das diferentes qualidades de serviço (QoS) exigidas pelas aplicações. Outro aspecto cada vez mais importante diz respeito ao incremento da informação crítica que é capturada, armazenada e processada por um sistema. Isto faz com que a segurança se torne mais um requisito crítico de projeto. A segurança pode ser realizada tanto na estrutura de computação como na de comunicação. A inclusão de serviços de segurança na EC é atraente devido à sua capacidade de: 1) monitorar a informação transmitida; 2) detectar violações; 3) bloquear ataques; e 4) fornecer informações para diagnóstico e ativação de mecanismos de recuperação e defesa. Um conceito recentemente desenvolvido denominado de qualidade dos serviços de segurança (quality-of-security-service - QoSS) permite incluir a segurança de um sistema como uma dimensão de sua qualidade de serviço por admitir a possibilidade de se prover diferentes níveis de proteção. O projeto de uma EC exige a criação de diversos modelos em diferentes níveis de abstração que possam ser usados em diferentes etapas do projeto do sistema. Tais modelos são altamente parametrizáveis permitindo gerar uma grande variedade de instâncias (configurações) da EC. O conjunto de todas as configurações possíveis é designado por ?espaço de soluções?. Neste projeto, dois objetivos são propostos. O primeiro consiste em desenvolver dois modelos de uma HoCQoSS. Um modelo de alto nível, em SystemC no nível de transações (TLM) que permite realizar simulações funcionais logo nas primeiras etapas do projeto do SoC que serve para validar o comportamento do sistema como também para realizar estimativas de seu desempenho. O segundo modelo, de baixo nível, em VHDL sintetizável que permite avaliar seu desempenho quando mapeado sobre FPGA. Entretanto, buscar uma instância (configuração) da EC do espaço de soluções que satisfaça simultaneamente os requisitos de funcionalidade, desempenho, qualidade de serviço e de segurança próprios para cada aplicação (ou conjunto de aplicações no caso de MPSoCs) não é uma tarefa trivial. O segundo objetivo consiste em estabelecer uma metodologia que permita rapidamente explorar o espaço de soluções buscando uma que satisfaça as exigências (especificações) de cada projeto.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Wang Jiang Chau - Integrante / M.STRUM - Coordenador / Ricardo Pires - Integrante / Martha Johanna Sepúlveda - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio
										financeiro.Número de produções C, T & A: 4
2006 - 2008
Desenvolvimento, Implementação e Análise de Métodos de Verificação Funcional Dirigidos por Cobertura para Circuitos Digitais (FAPESP 2006 / 52164-3)
Descrição: Trata-se de projeto individual na área de técnicas de verificação funcional. A verificação funcional é uma das principais tarefas dentro do fluxo de projeto de sistemas digitais integrados, permitindo checar, a consistência após cada etapa, ou seja, verificar que o sistema sempre comporta-se de acordo com a especificação. Sabe-se que a etapa de verificação funcional é aquela, dentro do fluxo de projeto, que mais recursos humanos e de tempo consome, sendo identificada como o seu principal gargalo.
Para diminuir o tempo ocupado pela verificação funcional, algumas propostas baseadas em técnicas de inteligência artificial têm sido sugeridas. São os métodos de verificação funcional dirigidos por cobertura e, por eles, a análise de cobertura identificar os aspectos da cobertura menos excitados e, daí, indicar como mudar os padrões de geração de estímulos para reduzir o tempo de obtenção de determinada cobertura global.
É objetivo do presente plano de pesquisa fazer uma investigação sobre as alternativas existentes de verificação funcional dirigidas por cobertura, procurando-se implementar, em particular, as de Data Mining e redes Bayesianas, para efeitos de comparação. É um segundo objetivo, estudar comparativamente e implementar uma outra técnica, conhecida como Support Vector Machine (SVM), como também alternativa de análise da cobertura. Esta técnica, ainda não apresentada na literatura técnica relacionada à verificação funcional, tem sido considerada mais rápida e precisa que outras técnicas de aprendizado em uma série de áreas, como a de reconhecimento de padrões e bio-informática. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (1) . Integrantes: Wang Jiang Chau - Coordenador / Edgar Leornardo Romero - Integrante / Carlos Castro - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio
										financeiro.Número de produções C, T & A: 6
1999 - 2001
Desenvolvimento, Implementação e Análise de Algoritmos para Otimização de Planos de Teste de Unidades Funcionais, com Variados Graus de Paralelismo, em Circuitos BIST (FAPESP 1999/07740-0)
Situação: Concluído; Natureza: Pesquisa. Integrantes: Wang Jiang Chau - Coordenador / José Artur Quilici Gonzalez - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio
										financeiro.Número de produções C, T & A: 4
1994 - 1997
Síntese Automática de Circuitos Integrados Digitais de Aplicação Específica VLSI (CAPES-COFECUB 163/94)
Descrição: Convênio entre o Grupo de Projetos de Circuitos Integrados do LME-USP com os Grupos TIMA (INPG- Grenoble) e do LIRMM (Univ. Montpellier). Vesou no desenvolvimento de sistemas de teste e de síntese automática de circuitos junto a plataformas de síntese de alto nível.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Wang Jiang Chau - Integrante / Marius Strum - Coordenador.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.Número de produções C, T & A: 12