digraph "CFG for '_Z16KerComputeSpsTaujjffPK15HIP_vector_typeIfLj4EEPKS_IfLj2EEPS3_' function" {
	label="CFG for '_Z16KerComputeSpsTaujjffPK15HIP_vector_typeIfLj4EEPKS_IfLj2EEPS3_' function";

	Node0x4a321e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%7:\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %9 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %10 = getelementptr i8, i8 addrspace(4)* %9, i64 4\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 4, !range !4, !invariant.load !5\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %8, %13\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %16 = add i32 %14, %15\l  %17 = icmp ult i32 %16, %0\l  br i1 %17, label %18, label %104\l|{<s0>T|<s1>F}}"];
	Node0x4a321e0:s0 -> Node0x4a340b0;
	Node0x4a321e0:s1 -> Node0x4a34140;
	Node0x4a340b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%18:\l18:                                               \l  %19 = add i32 %16, %1\l  %20 = mul i32 %19, 3\l  %21 = zext i32 %20 to i64\l  %22 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %5, i64 %21, i32 0, i32 0, i32 0, i64\l... 0\l  %23 = load float, float addrspace(1)* %22, align 8, !amdgpu.noclobber !5\l  %24 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %5, i64 %21, i32 0, i32 0, i32 0, i64\l... 1\l  %25 = load float, float addrspace(1)* %24, align 4, !amdgpu.noclobber !5\l  %26 = add i32 %20, 1\l  %27 = zext i32 %26 to i64\l  %28 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %5, i64 %27, i32 0, i32 0, i32 0, i64\l... 0\l  %29 = load float, float addrspace(1)* %28, align 8, !amdgpu.noclobber !5\l  %30 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %5, i64 %27, i32 0, i32 0, i32 0, i64\l... 1\l  %31 = load float, float addrspace(1)* %30, align 4, !amdgpu.noclobber !5\l  %32 = add i32 %20, 2\l  %33 = zext i32 %32 to i64\l  %34 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %5, i64 %33, i32 0, i32 0, i32 0, i64\l... 0\l  %35 = load float, float addrspace(1)* %34, align 8, !amdgpu.noclobber !5\l  %36 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %5, i64 %33, i32 0, i32 0, i32 0, i64\l... 1\l  %37 = load float, float addrspace(1)* %36, align 4, !amdgpu.noclobber !5\l  %38 = fmul contract float %23, %23\l  %39 = fmul contract float %31, %31\l  %40 = fadd contract float %38, %39\l  %41 = fmul contract float %37, %37\l  %42 = fadd contract float %40, %41\l  %43 = fmul contract float %25, %25\l  %44 = fmul contract float %29, %29\l  %45 = fadd contract float %43, %44\l  %46 = fmul contract float %35, %35\l  %47 = fadd contract float %45, %46\l  %48 = fadd contract float %47, %42\l  %49 = fadd contract float %42, %48\l  %50 = fcmp olt float %49, 0x39F0000000000000\l  %51 = select i1 %50, float 0x41F0000000000000, float 1.000000e+00\l  %52 = fmul float %49, %51\l  %53 = tail call float @llvm.sqrt.f32(float %52)\l  %54 = bitcast float %53 to i32\l  %55 = add nsw i32 %54, -1\l  %56 = bitcast i32 %55 to float\l  %57 = add nsw i32 %54, 1\l  %58 = bitcast i32 %57 to float\l  %59 = tail call i1 @llvm.amdgcn.class.f32(float %52, i32 608)\l  %60 = select i1 %50, float 0x3EF0000000000000, float 1.000000e+00\l  %61 = fneg float %58\l  %62 = tail call float @llvm.fma.f32(float %61, float %53, float %52)\l  %63 = fcmp ogt float %62, 0.000000e+00\l  %64 = fneg float %56\l  %65 = tail call float @llvm.fma.f32(float %64, float %53, float %52)\l  %66 = fcmp ole float %65, 0.000000e+00\l  %67 = select i1 %66, float %56, float %53\l  %68 = select i1 %63, float %58, float %67\l  %69 = fmul float %60, %68\l  %70 = select i1 %59, float %52, float %69\l  %71 = fmul contract float %70, %2\l  %72 = fadd contract float %23, %31\l  %73 = fadd contract float %72, %37\l  %74 = fmul contract float %71, 0x3FE5555560000000\l  %75 = fmul contract float %73, %74\l  %76 = fmul contract float %49, %3\l  %77 = fadd contract float %76, %75\l  %78 = fadd contract float %71, %71\l  %79 = zext i32 %19 to i64\l  %80 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %4, i64 %79, i32 0, i32 0, i32 0, i64 3\l  %81 = load float, float addrspace(1)* %80, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %82 = fdiv contract float 1.000000e+00, %81\l  %83 = fmul contract float %23, %78\l  %84 = fsub contract float %83, %77\l  %85 = fmul contract float %82, %84\l  %86 = fmul contract float %25, %71\l  %87 = fmul contract float %82, %86\l  %88 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %6, i64 %21, i32 0, i32 0, i32 0, i64\l... 0\l  store float %85, float addrspace(1)* %88, align 8\l  %89 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %6, i64 %21, i32 0, i32 0, i32 0, i64\l... 1\l  store float %87, float addrspace(1)* %89, align 4\l  %90 = fmul contract float %29, %71\l  %91 = fmul contract float %82, %90\l  %92 = fmul contract float %31, %78\l  %93 = fsub contract float %92, %77\l  %94 = fmul contract float %82, %93\l  %95 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %6, i64 %27, i32 0, i32 0, i32 0, i64\l... 0\l  store float %91, float addrspace(1)* %95, align 8\l  %96 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %6, i64 %27, i32 0, i32 0, i32 0, i64\l... 1\l  store float %94, float addrspace(1)* %96, align 4\l  %97 = fmul contract float %35, %71\l  %98 = fmul contract float %82, %97\l  %99 = fmul contract float %37, %78\l  %100 = fsub contract float %99, %77\l  %101 = fmul contract float %82, %100\l  %102 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %6, i64 %33, i32 0, i32 0, i32 0, i64\l... 0\l  store float %98, float addrspace(1)* %102, align 8\l  %103 = getelementptr inbounds %struct.HIP_vector_type.0,\l... %struct.HIP_vector_type.0 addrspace(1)* %6, i64 %33, i32 0, i32 0, i32 0, i64\l... 1\l  store float %101, float addrspace(1)* %103, align 4\l  br label %104\l}"];
	Node0x4a340b0 -> Node0x4a34140;
	Node0x4a34140 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%104:\l104:                                              \l  ret void\l}"];
}
