2021 - Atual
Tendências em Computação de Alto Desempenho, do Gerenciamento de Recursos a Novas Arquiteturas de Computadores
Projeto certificado pelo(a) coordenador(a) Alfredo Goldman vel Lejbman em 26/01/2022.
Descrição: In this project we join efforts and expertise from several Computer Science re-searchers on High Performance Computing (HPC). Our main goal is to promote high impact research on two areas of HPC: resource management and on new computer architectures. Each area is divided in various topics. Each topic is lead by an experienced researcher and it will be tackled with the help of collaborators and students. With this project we want to provide not only the research itself but also the synergy of São Paulo State researchers... Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (4)  / Doutorado: (2) . Integrantes: Alexandro José Baldassin - Integrante / Alexandro Jose Baldassin - Integrante / Guido Araujo - Integrante / Rodolfo Azevedo - Integrante / Emilio de Camargo Francesquini - Integrante / Alfredo Goldman - Coordenador / Raphael Y. de Camargo - Integrante / Daniel Cordeiro - Integrante / Denise Stringhini - Integrante / Hélio Crestana Guardia - Integrante / Kelly Rosa Braghetto - Integrante / Hermes Senger - Integrante / Luiz Fernando Bittencourt - Integrante / Paulo Sérgio Lopes de Souza - Integrante / Sarita Mazzini Bruschi - Integrante.
2019 - Atual
Performance Optimizations for Multicore Architectures (FAPESP JP2 - processo 2018/15519-5)
Descrição: Multicore machines are ubiquitous nowadays and the tendency is for semiconductor companies to keep adding more and more cores into their new microprocessors. Unfortunately, support for programming these highly parallel machines have not kept pace and we are left with underutilized computer systems. The big challenge facing the industry today is how to ease the life of program- mers in writing parallel code by creating adequate software and hardware. What makes parallel programming so hard is that programmers are faced with two simultaneous demanding goals: the code must be correct and efficient, both performance and energy-wise, as the number of cores per chip scales. Writing parallel code is not hard per se, but writing parallel code that can achieve high performance and scalability is far from trivial.
In a broad sense, this research project aims at investigating performance optimizations for multi- core microprocessors so that programmers can more easily write parallel code and still benefit from current multicore machines. In particular, this project seeks to investigate optimization opportuni- ties both at the programmer level, by providing diagnostic and profiling tools along with powerful language constructs, and at the code level, by devising optimization techniques for compilers and runtime. A clear contribution of this proposal is to enable average programmers to make the most out of current multicore-based systems, as well as to deliver automatic techniques to improve per- formance of parallel code.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Alexandro José Baldassin - Integrante / Alexandro Jose Baldassin - Coordenador / Guido Araujo - Integrante / Aleardo Manacero Junior - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio
										financeiro.
2015 - 2017
Large-Scale Active Learning for Visual Retrieval
Descrição: Supervised approaches, as relevance feedback techniques for example, have been employed for visual and multimodal retrieval. Although very effective, such methods require a lot of user intervention. In this scenario, the retrieval approaches are ideally suited to emerging weakly supervised and active machine learning technology. Therefore, this project aims at autonomously exploring data collections, employing  unsupervised learning techniques for considering the relationships among multimedia objects and saving the user's efforts. Considering that parallelization is becoming necessary due to multicore processors and the high availability of GPGPUs with thousands of threads, this project also aims at applying parallelization strategies to improve the efficiency of the proposed methods.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Alexandro José Baldassin - Integrante / Alexandro Jose Baldassin - Integrante / Daniel Carlos Guimarães Pedronette - Integrante / Ying Weng - Coordenador.Financiador(es): Royal Academy of Engineering - Auxílio
										financeiro.
2014 - 2018
Exploração de Paralelismo em Hardware e Software (PROCAD 88887.124141/2014-00)
Descrição: A Lei de Moore, que prevê o dobro do número de transistores por circuito integrado a cada 2 anos, ja não pode ser aproveitada como no passado, inviabilizando o desenvolvimento de processadores maiores e com frequência sempre crescente. Desde o início deste século, por causa da barreira térmica, os fabricantes de processadores focaram seus esforços no desenvolvimento de arquiteturas multicore, evoluindo pouco na execução de código sequencial e forçando o desenvolvimento de versões paralelas de aplicativos. Embora este esforço esteja mostrando algum resultado, com a criação de novas versões de programas capazes de explorar o paralelismo dos processadores modernos, não há como negar que ainda existe muito trabalho a ser feito nesta direção e que nem todos os programas terão implementações paralelas eficientes. Por outro lado, qualquer nova técnica que melhore o desempenho de aplicações sequenciais também melhorará o desempenho de suas versões paralelas. O foco deste projeto é estudar técnicas de exploração de paralelismo, tanto em software quanto em hardware, permitindo a execução eficiente de programas em processadores modernos. Estamos interessados em melhorias arquiteturais, dentro dos cores, em novas formas de interligar estes cores, numa maior quantidade deles dentro de um circuito integrado, na utilização de aceleradores como GPGPU e em composições de múltiplos computadores na forma de clusters ou nuvem. Para cada uma destas configurações de hardware, também serão necessárias pesquisas e inovações na área de software.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Alexandro José Baldassin - Integrante / Alexandro Jose Baldassin - Integrante / Ivan Rizzo Guilherme - Integrante / Sandro Rigo - Integrante / Guido Araujo - Integrante / Rodolfo Azevedo - Coordenador / Renato Porfírio Ishii - Integrante / Ricardo Ribeiro dos Santos - Integrante / Fabricio Aparecido Breve - Integrante / Aparecido Nilceu Marana - Integrante / João Paulo Papa - Integrante / Edson Borin - Integrante / Juliana Freitag Borin - Integrante / Mario Cortes - Integrante / Paulo Centoducatte - Integrante / Edson Norberto Caceres - Integrante / Nahri Balesdent Moreano - Integrante / Aleardo Manacero Junior - Integrante / Carlos Roberto Valencio - Integrante / Renata Spolon Lobato - Integrante / Roberta Spolon - Integrante.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.
2014 - 2017
Otimização de Desempenho e Consumo Energético em Aplicações Paralelas (CNPq Universal 446160/2014-8)
Descrição: A popularização dos processadores com múltiplos núcleos de execução tem colocado novamente a pesquisa em programação paralela sob holofotes. Grande parte desta pesquisa está concentrada no desenvolvimento de novos modelos de programação e ferramentas que auxiliem a tarefa dos programadores, com a finalidade de levar o desenvolvimento de software paralelo às massas. Um ponto importante no desenvolvimento de software concorrente é a análise de seu desempenho. Infelizmente, aplicações paralelas tornam essa análise ainda mais complexa, já que a interação entre as diferentes linhas de execução podem provocar situações onde o desempenho do sistema é degradado de forma silenciosa (considere o falso compartilhamento de linhas de cache, por exemplo). Além do desempenho, o consumo de energia recentemente se tornou um fator de extrema importância no desenvolvimento de software, especialmente no caso de dispositivos móveis. Nota-se, desta forma, que o processo de otimização de aplicações paralelas deve considerar ambos desempenho e consumo de energia. Neste sentido, este projeto de pesquisa pretende desenvolver técnicas de otimização para aplicações paralelas que visem reduzir o consumo energético sem comprometer o desempenho. Em um primeiro momento serão considerados os sistemas baseados em memória transacional, estendendo os estudos a outros domínios em um passo posterior.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (4) . Integrantes: Alexandro José Baldassin - Integrante / Alexandro Jose Baldassin - Coordenador / Guido Araujo - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.Número de produções C, T & A: 4
2012 - 2016
Entendendo e Explorando a Correlação Energia/Desempenho em Algoritmos Concorrentes (FAPESP JP - processo 2011/19373-6)
Descrição: Limitações microarquiteturais e a alta dissipação de energia fizeram com que a indústria de semicondutores direcionasse seus projetos para o desenvolvimento de processadores com múltiplos núcleos de execução. Essa nova abordagem permite o uso efetivo dos transistores previstos pela lei de Moore, mas agora não vemos mais o aumento da frequência de operação dos processadores, e sim do número de núcleos disponíveis. Como consequência, o desenvolvimento de software tem migrado do modelo  sequencial para o modelo concorrente. Infelizmente não existe ainda um consenso sobre qual a melhor forma de explorar o paralelismo nas máquinas atuais, o que tem causado uma proliferação da pesquisa sobre o tema tanto na indústria como na academia.
Novos modelos de programação e propostas de algoritmos concorrentes geralmente vêm acompanhado de uma análise que leva em conta essencialmente o desempenho. É sabido, no entanto, que o impacto causado pelo consumo de energia é igualmente importante, especialmente quando dispositivos móveis são o domínio de aplicação. Visando abordar um problema ainda pouco explorado na literatura atual, este projeto de pesquisa pretende estudar a correlação entre o consumo de energia e o desempenho em algoritmos concorrentes. Com base nesse estudo também pretendemos propor mudanças nos algoritmos, usando técnicas como as baseadas em DVFS (Dynamic Voltage and Frequency Scaling), de forma a otimizar o ganho conjunto de desempenho e consumo de energia.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (3) . Integrantes: Alexandro José Baldassin - Coordenador / Guido Araujo - Integrante / Rodolfo Azevedo - Integrante.Financiador(es): Fundação de Amparo à Pesquisa do Estado de São Paulo - Auxílio
										financeiro.Número de produções C, T & A: 4
2012 - 2013
Uma Análise Contemporânea do Desempenho dos Principais Sistemas de Memória Transacional em Software
Descrição: A programação concorrente é hoje imprescindível para obtenção de um bom desempenho do software, já que a extrema maioria dos microprocessadores disponíveis possuem múltiplos núcleos de execução. No entanto, o desenvolvimento de software paralelo ainda é considerado uma tarefa complexa devido à falta de modelos de programação e ferramentas de produção apropriados. Essa carência tem feito com que ambas Academia e Indústria invistam na pesquisa em paralelismo. Um modelo promissor, conhecido como memória transacional, usa o conceito de transação como a principal abstração do modelo de programação. Apesar do modelo transacional proporcionar concretas vantagens em termos de facilidade de programação quando comparado às travas e variáveis de condição, um sério problema na adoção comercial desse modelo está no baixo desempenho das implementações em software. Muita pesquisa tem sido conduzida no intuito de propor diferentes abordagens que reduzam o gargalo e aumentem o desempenho, causando uma grande proliferação de novas implementações, muitas vezes sem uma análise comparativa adequada. Como existem muitos fatores responsáveis pelo desempenho, na maioria das vezes uma configuração padrão (não necessariamente ótima) é usada para fins de comparação, o que pode ocultar detalhes importantes das diferentes abordagens. Este projeto visa conduzir uma análise comparativa do desempenho dos principais sistemas de memória transacional com a finalidade de determinar quais os pontos fracos e fortes de cada sistema e, consequentemente, qual configuração é a mais apropriada para uma dada aplicação.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Alexandro José Baldassin - Coordenador.Financiador(es): Universidade Estadual Paulista Júlio de Mesquita Filho - Auxílio
										financeiro.
2011 - 2013
Aceleração de Sistemas de Memória Transacional em Software Através de Suporte em Hardware
Descrição: A adoção em massa dos processadores com múltiplos núcleos de execução pela indústria semicondutora tem revigorado a pesquisa por novos paradigmas e metodologias para execução concorrente, incluindo modelos de programação, compiladores e suporte específico em hardware. Um tema recente e promissor, conhecido como memória transacional, introduz o conceito de transação, largamente empregado em sistemas de banco de dados, para facilitar o desenvolvimento de aplicações concorrentes em máquinas com memória compartilhada. O grande desafio atual para adoção do modelo transacional está em prover implementações simples e eficientes. Enquanto implementações puramente em software introduzem custos adicionais excessivos, as implementações em hardware necessitam de circuitos complexos que impedem sua integração em processadores atuais. Este projeto pretende explorar uma terceira saída: implementações híbridas aceleradas em hardware. Para investigar soluções neste contexto, este projeto engloba a construção de plataformas de simulação, detecção de gargalos em implementações puras em software e consequente adaptação do algoritmo, modelagem do hardware para aceleração e experimentos de avaliação.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Alexandro José Baldassin - Coordenador.
2011 - 2012
Análise do Consumo de Energia em Implementações Não-bloqueantes de Memória Transacional
Descrição: A questão energética passou a ser considerada essencial nos últimos anos e a análise de seu consumo um fator imprescindível no desenvolvimento de sistemas computacionais. De fato, o consumo de energia é um dos principais motivos que levaram a indústria de semicondutores a adotar os processadores com múltiplos núcleos de execução. Nesse contexto, este projeto propõe a análise do consumo de energia em uma importante e nova classe de mecanismos para sincronização de código concorrente, conhecida como memória transacional. Mais especificamente, este projeto visa caracterizar o consumo das implementações baseadas em algoritmos não-bloqueantes, uma subclasse ainda não explorada na literatura. Procuramos, desta forma, não só destacar quais pontos do algoritmo são críticos com relação ao consumo de energia, mas também sugerir modificações que permitam uma considerável melhora deste consumo, sem que o desempenho do sistema seja degradado de forma significativa.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Alexandro José Baldassin - Coordenador.Financiador(es): Universidade Estadual Paulista Júlio de Mesquita Filho - Auxílio
										financeiro.
2011 - 2012
Análise, Modelagem e Otimização de Potência e Desempenho em Data-centers (CNPq Universal - processo 481097/2010-4)
Descrição: O crescimento vertiginoso da Internet tem possibilitado o surgimento de um novo paradigma em Computação denominado Cloud Computing (Computação nas Nuvens). Neste paradigma, a computação é realizada remotamente em centros da dados  (em data-centers), que disponibilizam, de maneira transparente ao usuário, desde serviços básicos de acesso a repositórios e conteúdos, à servidores de ciclos capazes de realizar computação científica sofisticada, ou data-mining em volumes gigantescos de dados. A viabilidade deste modelo está baseada em dois aspectos fundamentais: disponibilidade de banda de acesso, e eficiência computacional e energética dos data-centers. Este projeto tem  por objetivo estudar problemas de modelagem e otimização de desempenho e potência em data-centers. Ele está dividido em três grandes sub-projetos: (a) análise e modelamento de performance e consumo de potência das arquiteturas utilizadas; (b) gerenciamento de potência dentro dos requisitos de desempenho; (c) estudo de técnicas de detecção e extração de paralelismo das arquiteturas multicore usadas nos centros. Estes sub-projetos estão relacionados da seguinte forma. Inicialmente  iremos criar modelos de potência e desempenho para as arquiteturas e  estudaremos qual o impacto das aplicações nestes modelos. Em paralelo, serão pesquisados mecanismos de gerenciamento de potência que permitam distribuir a computação de maneira eficiente, melhorando assim o desempenho do centro por Watt de potência consumida. Por último, estudaremos algoritmos que permitam aumentar o desempenho destes centros a partir da detecção e distribuição de paralelismo em suas  arquiteturas multicore.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (4) Doutorado: (3) . Integrantes: Alexandro José Baldassin - Integrante / Sandro Rigo - Integrante / Guido Araujo - Coordenador / Rodolfo Azevedo - Integrante / Felipe Klein - Integrante / Reinaldo Bergamaschi - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.