void T_1 F_1 ( void )\r\n{\r\nF_2 ( 18432000 ) ;\r\nF_3 ( 0 , 0 , 0 ) ;\r\nF_4 ( 0 ) ;\r\n}\r\nstatic void T_1 F_5 ( void )\r\n{\r\nF_1 () ;\r\nF_3 ( V_1 , 1 , V_2 | V_3\r\n| V_4 | V_5\r\n| V_6 | V_7 ) ;\r\n}\r\nstatic void T_1 F_6 ( void )\r\n{\r\nF_1 () ;\r\nF_3 ( V_1 , 1 , V_2 | V_3\r\n| V_4 | V_5\r\n| V_6 | V_7 ) ;\r\nF_3 ( V_8 , 2 , V_2 | V_3 ) ;\r\nF_3 ( V_9 , 3 , V_2 | V_3 ) ;\r\nF_3 ( V_10 , 5 , 0 ) ;\r\nF_3 ( V_11 , 6 , 0 ) ;\r\n}\r\nstatic void T_1 F_7 ( void )\r\n{\r\nF_8 ( 3 , & V_12 ) ;\r\nF_9 ( & V_13 ) ;\r\n}\r\nvoid F_10 ( void )\r\n{\r\nF_11 ( V_14 . V_15 , 1 ) ;\r\nF_12 ( V_14 . V_15 , 1 ) ;\r\nF_13 ( & V_16 ) ;\r\n}\r\nvoid T_1 F_14 ( void )\r\n{\r\nF_15 () ;\r\nF_7 () ;\r\n#if F_16 ( V_17 ) || F_16 ( V_18 )\r\nF_17 ( 0 , & V_19 ) ;\r\n#else\r\nF_18 ( 0 , & V_19 ) ;\r\n#endif\r\nF_10 () ;\r\n}\r\nstatic void T_1 F_19 ( void )\r\n{\r\nF_14 () ;\r\nF_20 ( & V_20 ) ;\r\nF_21 ( & V_21 ) ;\r\nF_22 ( & V_22 ) ;\r\nF_23 ( NULL , 0 ) ;\r\nF_24 ( V_23 , F_25 ( V_23 ) ) ;\r\nF_26 ( V_24 , F_25 ( V_24 ) ) ;\r\n}\r\nstatic void T_1 F_27 ( void )\r\n{\r\nF_14 () ;\r\nF_20 ( & V_20 ) ;\r\nF_21 ( & V_25 ) ;\r\nF_22 ( & V_22 ) ;\r\nF_23 ( NULL , 0 ) ;\r\nF_26 ( V_26 , F_25 ( V_26 ) ) ;\r\n}
