(* use_dsp48="no" *) (* use_dsp="no" *) module top
#(parameter param8 = (((((8'ha3) ? (8'hab) : (8'hb0)) > ((8'had) < (8'ha6))) ? ((^(8'haf)) & (!(8'hac))) : ({(8'h9d)} < ((8'ha6) ~^ (8'haf)))) ? ({{(8'ha0)}} ? (((8'haf) ? (8'hab) : (8'ha8)) + {(8'ha6)}) : (((8'ha1) ? (8'ha9) : (8'ha6)) + (~|(8'ha8)))) : (~(((8'had) ? (8'ha5) : (8'h9f)) >= ((8'ha0) ? (8'h9e) : (8'h9e))))))
(y, clk, wire3, wire2, wire1, wire0);
  output wire [(32'h1a):(32'h0)] y;
  input wire [(1'h0):(1'h0)] clk;
  input wire [(3'h5):(1'h0)] wire3;
  input wire signed [(2'h2):(1'h0)] wire2;
  input wire [(3'h4):(1'h0)] wire1;
  input wire [(3'h5):(1'h0)] wire0;
  wire [(4'hb):(1'h0)] wire7;
  wire [(2'h2):(1'h0)] wire6;
  wire signed [(3'h6):(1'h0)] wire5;
  wire [(3'h6):(1'h0)] wire4;
  assign y = {wire7, wire6, wire5, wire4, (1'h0)};
  assign wire4 = (8'hb0);
  assign wire5 = (~&(~&$unsigned($unsigned(wire2))));
  assign wire6 = wire0[(3'h5):(3'h4)];
  assign wire7 = wire3;
endmodule