TimeQuest Timing Analyzer report for processador
Sun Dec 10 16:56:20 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; processador                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 195.62 MHz ; 195.62 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.112 ; -105.114      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.365 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -76.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                        ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.112 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.064      ; 5.212      ;
; -3.988 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.047      ; 5.071      ;
; -3.981 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.063      ; 5.080      ;
; -3.857 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.046      ; 4.939      ;
; -3.758 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.063      ; 4.857      ;
; -3.634 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.046      ; 4.716      ;
; -3.631 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.314      ; 4.981      ;
; -3.612 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.064      ; 4.712      ;
; -3.598 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.043      ; 4.677      ;
; -3.562 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.028      ; 4.626      ;
; -3.562 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.028      ; 4.626      ;
; -3.562 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.028      ; 4.626      ;
; -3.514 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.297      ; 4.847      ;
; -3.481 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.063      ; 4.580      ;
; -3.474 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.026      ; 4.536      ;
; -3.463 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 4.526      ;
; -3.431 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 4.494      ;
; -3.431 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 4.494      ;
; -3.431 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 4.494      ;
; -3.346 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.043      ; 4.425      ;
; -3.332 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.026      ; 4.394      ;
; -3.261 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 4.324      ;
; -3.261 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 4.324      ;
; -3.261 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.027      ; 4.324      ;
; -3.258 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.063      ; 4.357      ;
; -3.229 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.026      ; 4.291      ;
; -3.180 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 4.494      ;
; -3.180 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 4.494      ;
; -3.180 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 4.494      ;
; -3.166 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.041      ; 4.243      ;
; -3.162 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.026      ; 4.224      ;
; -3.150 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.314      ; 4.500      ;
; -3.098 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.043      ; 4.177      ;
; -3.091 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.026      ; 4.153      ;
; -3.081 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.277      ; 4.394      ;
; -3.042 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.041      ; 4.119      ;
; -3.042 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.024      ; 4.102      ;
; -3.041 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.084      ;
; -3.041 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.084      ;
; -3.041 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.084      ;
; -3.032 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.043      ; 4.111      ;
; -3.026 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.297      ; 4.359      ;
; -2.974 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.017      ;
; -2.974 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.017      ;
; -2.974 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.017      ;
; -2.942 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.006      ; 3.984      ;
; -2.925 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.024      ; 3.985      ;
; -2.914 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.064      ; 4.014      ;
; -2.895 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.938      ;
; -2.895 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.938      ;
; -2.895 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.007      ; 3.938      ;
; -2.875 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.006      ; 3.917      ;
; -2.796 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.006      ; 3.838      ;
; -2.790 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 4.104      ;
; -2.790 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 4.104      ;
; -2.790 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 4.104      ;
; -2.783 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.063      ; 3.882      ;
; -2.754 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.790      ;
; -2.713 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.749      ;
; -2.691 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.277      ; 4.004      ;
; -2.666 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.041      ; 3.743      ;
; -2.659 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.024      ; 3.719      ;
; -2.651 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.314      ; 4.001      ;
; -2.650 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.314      ; 4.000      ;
; -2.629 ; ctrl:controller|state.Decod                            ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 1.000        ; -0.211     ; 3.454      ;
; -2.628 ; ctrl:controller|state.Decod                            ; ctrl:controller|now_inst[2]                            ; clk          ; clk         ; 1.000        ; -0.211     ; 3.453      ;
; -2.628 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.297      ; 3.961      ;
; -2.627 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.017     ; 3.646      ;
; -2.626 ; ctrl:controller|state.Decod                            ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 1.000        ; -0.211     ; 3.451      ;
; -2.609 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.650      ;
; -2.609 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.650      ;
; -2.609 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.650      ;
; -2.600 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.041      ; 3.677      ;
; -2.593 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.017     ; 3.612      ;
; -2.593 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 3.907      ;
; -2.593 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 3.907      ;
; -2.593 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 3.907      ;
; -2.591 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.632      ;
; -2.591 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.632      ;
; -2.591 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.632      ;
; -2.569 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.314      ; 3.919      ;
; -2.567 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.051      ; 3.654      ;
; -2.560 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.063      ; 3.659      ;
; -2.547 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 3.583      ;
; -2.542 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.583      ;
; -2.542 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.583      ;
; -2.542 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.005      ; 3.583      ;
; -2.524 ; ctrl:controller|Alu_SW[1]                              ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.375      ; 3.935      ;
; -2.511 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 3.825      ;
; -2.511 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 3.825      ;
; -2.511 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.278      ; 3.825      ;
; -2.510 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 3.550      ;
; -2.494 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.277      ; 3.807      ;
; -2.492 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 3.532      ;
; -2.443 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.034      ; 3.513      ;
; -2.443 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 3.483      ;
; -2.440 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.051      ; 3.527      ;
; -2.414 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.297      ; 3.747      ;
; -2.412 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.277      ; 3.725      ;
; -2.409 ; ctrl:controller|PC[2]                                  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.445      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                        ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; ctrl:controller|ADDRESS[1]                             ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 0.000        ; 0.335      ; 0.966      ;
; 0.391 ; ctrl:controller|state.init                             ; ctrl:controller|state.init                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|PC[0]                                  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_rd                                  ; ctrl:controller|RF_rd                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|RF_wr                                  ; ctrl:controller|RF_wr                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|Alu_SW[1]                              ; ctrl:controller|Alu_SW[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|SW_In_ACC[1]                           ; ctrl:controller|SW_In_ACC[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|Alu_SW[2]                              ; ctrl:controller|Alu_SW[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|SW_In_ACC[0]                           ; ctrl:controller|SW_In_ACC[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|acc_shift_r                            ; ctrl:controller|acc_shift_r                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|acc_shift_l                            ; ctrl:controller|acc_shift_l                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|state.fetch                            ; ctrl:controller|state.fetch                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|state.xorr_state                       ; ctrl:controller|state.xorr_state                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|acc_ld                                 ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|now_inst[0]                            ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|now_inst[1]                            ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|now_inst[2]                            ; ctrl:controller|now_inst[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|now_inst[3]                            ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; ctrl:controller|state.fetch                            ; ctrl:controller|RF_wr                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.545 ; ctrl:controller|state.load_state                       ; ctrl:controller|SW_In_ACC[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; ctrl:controller|state.load_state                       ; ctrl:controller|SW_In_ACC[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.589 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 0.000        ; 0.548      ; 1.403      ;
; 0.686 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.shfr_state                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.951      ;
; 0.690 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.shfl_state                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.955      ;
; 0.691 ; ctrl:controller|state.xnorr_state                      ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.957      ;
; 0.704 ; ctrl:controller|state.fetch                            ; ctrl:controller|RF_rd                                  ; clk          ; clk         ; 0.000        ; 0.309      ; 1.279      ;
; 0.740 ; ctrl:controller|state.fetch                            ; ctrl:controller|acc_shift_l                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.007      ;
; 0.741 ; ctrl:controller|state.fetch                            ; ctrl:controller|acc_shift_r                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.008      ;
; 0.751 ; ctrl:controller|acc_shift_r                            ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.372      ; 1.389      ;
; 0.754 ; ctrl:controller|state.halt_state                       ; ctrl:controller|state.fetch                            ; clk          ; clk         ; 0.000        ; 0.211      ; 1.231      ;
; 0.787 ; ctrl:controller|state.nandr_state                      ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.806 ; ctrl:controller|state.done                             ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.811 ; ctrl:controller|state.halt_state                       ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.820 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.824 ; ctrl:controller|state.shfr_state                       ; ctrl:controller|acc_shift_r                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.831 ; ctrl:controller|state.shfl_state                       ; ctrl:controller|acc_shift_l                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.857 ; ctrl:controller|state.jmpz_state                       ; ctrl:controller|state.jmp_if_zero_jmp                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.123      ;
; 0.865 ; ctrl:controller|ADDRESS[2]                             ; ctrl:controller|imm[2]                                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.383      ;
; 0.870 ; ctrl:controller|state.fetch                            ; ctrl:controller|state.Decod                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.136      ;
; 0.946 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux  ; clk          ; clk         ; 0.000        ; -0.051     ; 1.161      ;
; 0.954 ; ctrl:controller|state.jmp_if_zero_jmp                  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 0.000        ; 0.337      ; 1.557      ;
; 0.958 ; ctrl:controller|state.jmp_if_zero_jmp                  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 0.000        ; 0.337      ; 1.561      ;
; 0.993 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 0.000        ; 0.548      ; 1.807      ;
; 1.002 ; ctrl:controller|state.movr_state                       ; ctrl:controller|RF_wr                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.019 ; ctrl:controller|state.mova_state                       ; ctrl:controller|SW_In_ACC[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.019 ; ctrl:controller|state.mova_state                       ; ctrl:controller|SW_In_ACC[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.038 ; ctrl:controller|state.fetch                            ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.046 ; ctrl:controller|ADDRESS[2]                             ; ctrl:controller|RF_R_addr[0]                           ; clk          ; clk         ; 0.000        ; 0.308      ; 1.620      ;
; 1.050 ; ctrl:controller|ADDRESS[3]                             ; ctrl:controller|RF_R_addr[1]                           ; clk          ; clk         ; 0.000        ; 0.308      ; 1.624      ;
; 1.052 ; ctrl:controller|state.Decod                            ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 0.000        ; 0.337      ; 1.655      ;
; 1.070 ; ctrl:controller|state.nandr_state                      ; ctrl:controller|Alu_SW[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.076 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.081 ; ctrl:controller|ADDRESS[3]                             ; ctrl:controller|RF_W_addr[1]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.346      ;
; 1.086 ; ctrl:controller|state.done                             ; ctrl:controller|state.fetch                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.086 ; ctrl:controller|state.xnorr_state                      ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.087 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.jmpz_state                       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.351      ;
; 1.089 ; ctrl:controller|ADDRESS[2]                             ; ctrl:controller|RF_W_addr[0]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.354      ;
; 1.090 ; ctrl:controller|ADDRESS[3]                             ; ctrl:controller|imm[3]                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 1.351      ;
; 1.097 ; ctrl:controller|ADDRESS[1]                             ; ctrl:controller|imm[1]                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 1.358      ;
; 1.098 ; ctrl:controller|PC[1]                                  ; ctrl:controller|OPCODE[2]                              ; clk          ; clk         ; 0.000        ; -0.335     ; 1.029      ;
; 1.099 ; ctrl:controller|PC[1]                                  ; ctrl:controller|ADDRESS[0]                             ; clk          ; clk         ; 0.000        ; -0.335     ; 1.030      ;
; 1.100 ; ctrl:controller|PC[2]                                  ; ctrl:controller|OPCODE[1]                              ; clk          ; clk         ; 0.000        ; -0.335     ; 1.031      ;
; 1.101 ; ctrl:controller|PC[2]                                  ; ctrl:controller|OPCODE[0]                              ; clk          ; clk         ; 0.000        ; -0.335     ; 1.032      ;
; 1.101 ; ctrl:controller|PC[2]                                  ; ctrl:controller|ADDRESS[1]                             ; clk          ; clk         ; 0.000        ; -0.335     ; 1.032      ;
; 1.101 ; ctrl:controller|PC[2]                                  ; ctrl:controller|ADDRESS[2]                             ; clk          ; clk         ; 0.000        ; -0.335     ; 1.032      ;
; 1.102 ; ctrl:controller|PC[2]                                  ; ctrl:controller|OPCODE[3]                              ; clk          ; clk         ; 0.000        ; -0.335     ; 1.033      ;
; 1.103 ; ctrl:controller|ADDRESS[0]                             ; ctrl:controller|imm[0]                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 1.364      ;
; 1.111 ; ctrl:controller|state.load_state                       ; ctrl:controller|imm[2]                                 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.842      ;
; 1.124 ; ctrl:controller|state.andr_state                       ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.392      ;
; 1.130 ; ctrl:controller|SW_In_ACC[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.584      ; 1.980      ;
; 1.136 ; ctrl:controller|state.movr_state                       ; ctrl:controller|RF_W_addr[0]                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.403      ;
; 1.136 ; ctrl:controller|state.movr_state                       ; ctrl:controller|RF_W_addr[1]                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.403      ;
; 1.142 ; ctrl:controller|state.inv_state                        ; ctrl:controller|Alu_SW[1]                              ; clk          ; clk         ; 0.000        ; 0.209      ; 1.617      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|OPCODE[0]                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|ADDRESS[3]                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|ADDRESS[0]                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|OPCODE[3]                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|ADDRESS[1]                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|OPCODE[2]                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|ADDRESS[2]                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.147 ; ctrl:controller|state.fetch                            ; ctrl:controller|OPCODE[1]                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.415      ;
; 1.156 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux  ; clk          ; clk         ; 0.000        ; -0.051     ; 1.371      ;
; 1.161 ; ctrl:controller|state.load_state                       ; ctrl:controller|imm[1]                                 ; clk          ; clk         ; 0.000        ; 0.208      ; 1.635      ;
; 1.161 ; ctrl:controller|state.load_state                       ; ctrl:controller|imm[3]                                 ; clk          ; clk         ; 0.000        ; 0.208      ; 1.635      ;
; 1.161 ; ctrl:controller|state.load_state                       ; ctrl:controller|imm[0]                                 ; clk          ; clk         ; 0.000        ; 0.208      ; 1.635      ;
; 1.163 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux  ; clk          ; clk         ; 0.000        ; -0.051     ; 1.378      ;
; 1.168 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; clk          ; clk         ; 0.000        ; -0.041     ; 1.393      ;
; 1.171 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; clk          ; clk         ; 0.000        ; -0.043     ; 1.394      ;
; 1.171 ; ctrl:controller|state.xorr_state                       ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.186 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux  ; clk          ; clk         ; 0.000        ; -0.086     ; 1.366      ;
; 1.186 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|now_inst[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.189 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux  ; clk          ; clk         ; 0.000        ; -0.087     ; 1.368      ;
; 1.192 ; ctrl:controller|state.jmp_if_zero_jmp                  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 0.000        ; 0.336      ; 1.794      ;
; 1.198 ; ctrl:controller|acc_shift_l                            ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.372      ; 1.836      ;
; 1.213 ; ctrl:controller|state.andr_state                       ; ctrl:controller|Alu_SW[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.221 ; ctrl:controller|state.jmpz_state                       ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; ctrl:controller|state.xnorr_state                      ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.211      ; 1.698      ;
; 1.222 ; ctrl:controller|state.load_state                       ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.232 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.xorr_state                       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.496      ;
; 1.232 ; ctrl:controller|state.fetch                            ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_rd                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_rd                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_wr                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_wr                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_ld                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_ld                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_shift_l           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_shift_l           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_shift_r           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_shift_r           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.Decod           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.Decod           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.add_state       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.add_state       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.andr_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.andr_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.fetch           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.fetch           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.halt_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.halt_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.init            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.init            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.inv_state       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.inv_state       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmp_state       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmp_state       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmpz_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmpz_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.load_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.load_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.mova_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.mova_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.movr_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.movr_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.nandr_state     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.nandr_state     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.orr_state       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 1.184 ; 1.184 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.170 ; 0.170 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 8.883  ; 8.883  ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 8.883  ; 8.883  ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 8.869  ; 8.869  ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 8.869  ; 8.869  ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 8.613  ; 8.613  ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 7.463  ; 7.463  ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 7.483  ; 7.483  ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 7.515  ; 7.515  ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 7.452  ; 7.452  ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 7.447  ; 7.447  ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 7.452  ; 7.452  ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 7.101  ; 7.101  ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 7.101  ; 7.101  ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 7.021  ; 7.021  ; Rise       ; clk             ;
; display0[*]  ; clk        ; 11.478 ; 11.478 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 9.811  ; 9.811  ; Rise       ; clk             ;
;  display0[1] ; clk        ; 10.199 ; 10.199 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 11.478 ; 11.478 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 10.074 ; 10.074 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 10.257 ; 10.257 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 10.257 ; 10.257 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 10.247 ; 10.247 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 10.227 ; 10.227 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 10.227 ; 10.227 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.601  ; 6.601  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.601  ; 6.601  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.565  ; 6.565  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.513  ; 6.513  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.488  ; 6.488  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 8.613  ; 8.613  ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 8.883  ; 8.883  ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 8.869  ; 8.869  ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 8.869  ; 8.869  ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 8.613  ; 8.613  ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 7.463  ; 7.463  ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 7.463  ; 7.463  ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 7.483  ; 7.483  ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 7.515  ; 7.515  ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 7.447  ; 7.447  ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 7.452  ; 7.452  ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 7.021  ; 7.021  ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 7.101  ; 7.101  ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 7.021  ; 7.021  ; Rise       ; clk             ;
; display0[*]  ; clk        ; 9.466  ; 9.466  ; Rise       ; clk             ;
;  display0[0] ; clk        ; 9.466  ; 9.466  ; Rise       ; clk             ;
;  display0[1] ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  display0[2] ; clk        ; 9.939  ; 9.939  ; Rise       ; clk             ;
;  display0[3] ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  display0[4] ; clk        ; 11.084 ; 11.084 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  display0[6] ; clk        ; 9.748  ; 9.748  ; Rise       ; clk             ;
; display1[*]  ; clk        ; 9.992  ; 9.992  ; Rise       ; clk             ;
;  display1[0] ; clk        ; 10.022 ; 10.022 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 10.012 ; 10.012 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 9.992  ; 9.992  ; Rise       ; clk             ;
;  display1[5] ; clk        ; 9.992  ; 9.992  ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.488  ; 6.488  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.601  ; 6.601  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.565  ; 6.565  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.513  ; 6.513  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.488  ; 6.488  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.219 ; -15.820       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.169 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -76.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                        ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.219 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 2.282      ;
; -1.193 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 2.256      ;
; -1.157 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.029      ; 2.218      ;
; -1.131 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.029      ; 2.192      ;
; -1.102 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.153      ;
; -1.102 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.153      ;
; -1.102 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.153      ;
; -1.076 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.127      ;
; -1.076 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.127      ;
; -1.076 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.127      ;
; -1.073 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 2.136      ;
; -1.032 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 2.095      ;
; -1.011 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.029      ; 2.072      ;
; -1.006 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 2.069      ;
; -0.997 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.048      ;
; -0.997 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.048      ;
; -0.997 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.048      ;
; -0.993 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.148      ; 2.173      ;
; -0.981 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 2.026      ;
; -0.965 ; ctrl:controller|RF_rd                                  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 2.016      ;
; -0.939 ; ctrl:controller|RF_R_addr[1]                           ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 1.990      ;
; -0.937 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.146      ; 2.115      ;
; -0.919 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.011      ; 1.962      ;
; -0.910 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 1.955      ;
; -0.898 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.066      ;
; -0.898 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.066      ;
; -0.898 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.066      ;
; -0.886 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 1.949      ;
; -0.864 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.897      ;
; -0.864 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.897      ;
; -0.864 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.897      ;
; -0.860 ; ctrl:controller|RF_R_addr[0]                           ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.019      ; 1.911      ;
; -0.854 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.011      ; 1.897      ;
; -0.831 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.864      ;
; -0.831 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.864      ;
; -0.831 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.864      ;
; -0.830 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 1.875      ;
; -0.815 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.848      ;
; -0.815 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.848      ;
; -0.815 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.848      ;
; -0.794 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 1.839      ;
; -0.784 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 1.829      ;
; -0.778 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.148      ; 1.958      ;
; -0.768 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.011      ; 1.811      ;
; -0.764 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 1.809      ;
; -0.761 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.011      ; 1.804      ;
; -0.761 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.929      ;
; -0.743 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.911      ;
; -0.743 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.911      ;
; -0.743 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.911      ;
; -0.737 ; ctrl:controller|RF_rd                                  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 1.800      ;
; -0.728 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.011      ; 1.771      ;
; -0.727 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF0|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.760      ;
; -0.716 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.146      ; 1.894      ;
; -0.713 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.746      ;
; -0.713 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.746      ;
; -0.713 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.746      ;
; -0.711 ; ctrl:controller|RF_R_addr[1]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 1.774      ;
; -0.694 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.727      ;
; -0.689 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.722      ;
; -0.689 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.722      ;
; -0.689 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.722      ;
; -0.680 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.713      ;
; -0.680 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.713      ;
; -0.680 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.713      ;
; -0.678 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF1|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.711      ;
; -0.661 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.829      ;
; -0.661 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.829      ;
; -0.661 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.829      ;
; -0.643 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 1.688      ;
; -0.626 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 1.658      ;
; -0.624 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.792      ;
; -0.624 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.792      ;
; -0.624 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.792      ;
; -0.613 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.013      ; 1.658      ;
; -0.610 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.011      ; 1.653      ;
; -0.606 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF3|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.774      ;
; -0.604 ; ctrl:controller|state.Decod                            ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 1.000        ; -0.087     ; 1.549      ;
; -0.602 ; ctrl:controller|state.Decod                            ; ctrl:controller|now_inst[2]                            ; clk          ; clk         ; 1.000        ; -0.087     ; 1.547      ;
; -0.601 ; ctrl:controller|state.Decod                            ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 1.000        ; -0.087     ; 1.546      ;
; -0.600 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.043      ; 1.675      ;
; -0.600 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.043      ; 1.675      ;
; -0.600 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.043      ; 1.675      ;
; -0.591 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.148      ; 1.771      ;
; -0.591 ; ctrl:controller|RF_R_addr[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.031      ; 1.654      ;
; -0.579 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.747      ;
; -0.579 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.747      ;
; -0.579 ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux  ; ctrl:controller|PC[2]                                  ; clk          ; clk         ; 1.000        ; 0.136      ; 1.747      ;
; -0.577 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF1|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 1.000        ; 0.148      ; 1.757      ;
; -0.576 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF0|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.609      ;
; -0.576 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.000      ; 1.608      ;
; -0.573 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.002     ; 1.603      ;
; -0.569 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; -0.002     ; 1.599      ;
; -0.568 ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.023      ; 1.623      ;
; -0.557 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 1.000        ; 0.148      ; 1.737      ;
; -0.554 ; dp:datapath|rf:Register_File|reg4bits:R1|FFJK:FF2|aux  ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 1.000        ; 0.146      ; 1.732      ;
; -0.552 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF1|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.585      ;
; -0.543 ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.576      ;
; -0.536 ; ctrl:controller|Alu_SW[1]                              ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 1.000        ; 0.177      ; 1.745      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                        ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.169 ; ctrl:controller|ADDRESS[1]                             ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 0.000        ; 0.162      ; 0.483      ;
; 0.215 ; ctrl:controller|state.init                             ; ctrl:controller|state.init                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|PC[0]                                  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_rd                                  ; ctrl:controller|RF_rd                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|RF_wr                                  ; ctrl:controller|RF_wr                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|Alu_SW[1]                              ; ctrl:controller|Alu_SW[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|SW_In_ACC[1]                           ; ctrl:controller|SW_In_ACC[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|Alu_SW[2]                              ; ctrl:controller|Alu_SW[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|SW_In_ACC[0]                           ; ctrl:controller|SW_In_ACC[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|acc_shift_r                            ; ctrl:controller|acc_shift_r                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|acc_shift_l                            ; ctrl:controller|acc_shift_l                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|state.fetch                            ; ctrl:controller|state.fetch                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|state.xorr_state                       ; ctrl:controller|state.xorr_state                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|acc_ld                                 ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|now_inst[0]                            ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|now_inst[1]                            ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|now_inst[2]                            ; ctrl:controller|now_inst[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|now_inst[3]                            ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; ctrl:controller|state.fetch                            ; ctrl:controller|RF_wr                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.254 ; ctrl:controller|state.load_state                       ; ctrl:controller|SW_In_ACC[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; ctrl:controller|state.load_state                       ; ctrl:controller|SW_In_ACC[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.269 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 0.000        ; 0.250      ; 0.671      ;
; 0.311 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.shfl_state                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.314 ; ctrl:controller|state.fetch                            ; ctrl:controller|RF_rd                                  ; clk          ; clk         ; 0.000        ; 0.144      ; 0.610      ;
; 0.327 ; ctrl:controller|acc_shift_r                            ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.174      ; 0.653      ;
; 0.328 ; ctrl:controller|state.xnorr_state                      ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.333 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.shfr_state                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.339 ; ctrl:controller|state.fetch                            ; ctrl:controller|acc_shift_r                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.492      ;
; 0.339 ; ctrl:controller|state.fetch                            ; ctrl:controller|acc_shift_l                            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.492      ;
; 0.354 ; ctrl:controller|state.halt_state                       ; ctrl:controller|state.fetch                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.593      ;
; 0.368 ; ctrl:controller|state.halt_state                       ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; ctrl:controller|state.shfl_state                       ; ctrl:controller|acc_shift_l                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; ctrl:controller|state.shfr_state                       ; ctrl:controller|acc_shift_r                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.390 ; ctrl:controller|state.done                             ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.400 ; ctrl:controller|state.nandr_state                      ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.552      ;
; 0.413 ; ctrl:controller|state.jmpz_state                       ; ctrl:controller|state.jmp_if_zero_jmp                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.418 ; ctrl:controller|state.jmp_if_zero_jmp                  ; ctrl:controller|PC[1]                                  ; clk          ; clk         ; 0.000        ; 0.163      ; 0.733      ;
; 0.420 ; ctrl:controller|state.jmp_if_zero_jmp                  ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 0.000        ; 0.163      ; 0.735      ;
; 0.420 ; ctrl:controller|state.fetch                            ; ctrl:controller|state.Decod                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.428 ; ctrl:controller|ADDRESS[2]                             ; ctrl:controller|imm[2]                                 ; clk          ; clk         ; 0.000        ; 0.120      ; 0.700      ;
; 0.435 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 0.000        ; 0.250      ; 0.837      ;
; 0.454 ; ctrl:controller|state.mova_state                       ; ctrl:controller|SW_In_ACC[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; ctrl:controller|state.Decod                            ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 0.000        ; 0.163      ; 0.769      ;
; 0.456 ; ctrl:controller|state.movr_state                       ; ctrl:controller|RF_wr                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.461 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF0|aux  ; clk          ; clk         ; 0.000        ; -0.023     ; 0.590      ;
; 0.462 ; ctrl:controller|state.mova_state                       ; ctrl:controller|SW_In_ACC[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; ctrl:controller|state.fetch                            ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.490 ; ctrl:controller|ADDRESS[2]                             ; ctrl:controller|RF_R_addr[0]                           ; clk          ; clk         ; 0.000        ; 0.143      ; 0.785      ;
; 0.492 ; ctrl:controller|ADDRESS[3]                             ; ctrl:controller|RF_R_addr[1]                           ; clk          ; clk         ; 0.000        ; 0.143      ; 0.787      ;
; 0.494 ; ctrl:controller|SW_In_ACC[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.262      ; 0.908      ;
; 0.507 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; ctrl:controller|state.nandr_state                      ; ctrl:controller|Alu_SW[2]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.510 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.jmpz_state                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.661      ;
; 0.510 ; ctrl:controller|state.xnorr_state                      ; ctrl:controller|now_inst[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; ctrl:controller|state.andr_state                       ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.002      ; 0.668      ;
; 0.515 ; ctrl:controller|ADDRESS[3]                             ; ctrl:controller|RF_W_addr[1]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.666      ;
; 0.515 ; ctrl:controller|state.done                             ; ctrl:controller|state.fetch                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; ctrl:controller|PC[1]                                  ; ctrl:controller|ADDRESS[0]                             ; clk          ; clk         ; 0.000        ; -0.162     ; 0.507      ;
; 0.517 ; ctrl:controller|PC[1]                                  ; ctrl:controller|OPCODE[2]                              ; clk          ; clk         ; 0.000        ; -0.162     ; 0.507      ;
; 0.519 ; ctrl:controller|ADDRESS[2]                             ; ctrl:controller|RF_W_addr[0]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.670      ;
; 0.520 ; ctrl:controller|PC[2]                                  ; ctrl:controller|OPCODE[0]                              ; clk          ; clk         ; 0.000        ; -0.162     ; 0.510      ;
; 0.520 ; ctrl:controller|PC[2]                                  ; ctrl:controller|ADDRESS[1]                             ; clk          ; clk         ; 0.000        ; -0.162     ; 0.510      ;
; 0.520 ; ctrl:controller|PC[2]                                  ; ctrl:controller|ADDRESS[2]                             ; clk          ; clk         ; 0.000        ; -0.162     ; 0.510      ;
; 0.521 ; ctrl:controller|PC[2]                                  ; ctrl:controller|OPCODE[3]                              ; clk          ; clk         ; 0.000        ; -0.162     ; 0.511      ;
; 0.521 ; ctrl:controller|PC[2]                                  ; ctrl:controller|OPCODE[1]                              ; clk          ; clk         ; 0.000        ; -0.162     ; 0.511      ;
; 0.522 ; ctrl:controller|ADDRESS[3]                             ; ctrl:controller|imm[3]                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.671      ;
; 0.526 ; ctrl:controller|ADDRESS[0]                             ; ctrl:controller|imm[0]                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.675      ;
; 0.529 ; ctrl:controller|state.jmp_state                        ; ctrl:controller|now_inst[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; ctrl:controller|state.inv_state                        ; ctrl:controller|Alu_SW[1]                              ; clk          ; clk         ; 0.000        ; 0.085      ; 0.767      ;
; 0.533 ; ctrl:controller|state.andr_state                       ; ctrl:controller|Alu_SW[1]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.537 ; ctrl:controller|ADDRESS[1]                             ; ctrl:controller|imm[1]                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.686      ;
; 0.537 ; ctrl:controller|state.xorr_state                       ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; ctrl:controller|state.load_state                       ; ctrl:controller|now_inst[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; ctrl:controller|state.fetch                            ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; ctrl:controller|state.jmp_if_zero_jmp                  ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 0.000        ; 0.163      ; 0.858      ;
; 0.545 ; ctrl:controller|acc_shift_l                            ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF0|aux ; clk          ; clk         ; 0.000        ; 0.174      ; 0.871      ;
; 0.548 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF1|aux  ; clk          ; clk         ; 0.000        ; -0.023     ; 0.677      ;
; 0.551 ; ctrl:controller|SW_In_ACC[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; clk          ; clk         ; 0.000        ; 0.262      ; 0.965      ;
; 0.551 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.xorr_state                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.702      ;
; 0.551 ; ctrl:controller|state.jmpz_state                       ; ctrl:controller|acc_ld                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF2|aux  ; clk          ; clk         ; 0.000        ; -0.023     ; 0.681      ;
; 0.553 ; ctrl:controller|SW_In_ACC[0]                           ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.262      ; 0.967      ;
; 0.554 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF2|aux  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.693      ;
; 0.554 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF2|aux  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.693      ;
; 0.562 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.mova_state                       ; clk          ; clk         ; 0.000        ; -0.088     ; 0.626      ;
; 0.565 ; ctrl:controller|ADDRESS[3]                             ; ctrl:controller|PC[3]                                  ; clk          ; clk         ; 0.000        ; 0.162      ; 0.879      ;
; 0.573 ; ctrl:controller|state.xnorr_state                      ; ctrl:controller|now_inst[0]                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.812      ;
; 0.577 ; ctrl:controller|state.inv_state                        ; ctrl:controller|Alu_SW[0]                              ; clk          ; clk         ; 0.000        ; 0.087      ; 0.816      ;
; 0.580 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; dp:datapath|rf:Register_File|reg4bits:R0|FFJK:FF3|aux  ; clk          ; clk         ; 0.000        ; -0.053     ; 0.679      ;
; 0.581 ; ctrl:controller|ADDRESS[0]                             ; ctrl:controller|PC[0]                                  ; clk          ; clk         ; 0.000        ; 0.162      ; 0.895      ;
; 0.582 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; dp:datapath|rf:Register_File|reg4bits:R3|FFJK:FF3|aux  ; clk          ; clk         ; 0.000        ; -0.053     ; 0.681      ;
; 0.585 ; ctrl:controller|state.load_state                       ; ctrl:controller|imm[2]                                 ; clk          ; clk         ; 0.000        ; 0.208      ; 0.945      ;
; 0.585 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF1|aux ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF2|aux ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; ctrl:controller|Alu_SW[2]                              ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; clk          ; clk         ; 0.000        ; 0.260      ; 0.999      ;
; 0.589 ; ctrl:controller|state.andr_state                       ; ctrl:controller|now_inst[2]                            ; clk          ; clk         ; 0.000        ; -0.085     ; 0.656      ;
; 0.589 ; ctrl:controller|state.xnorr_state                      ; ctrl:controller|Alu_SW[1]                              ; clk          ; clk         ; 0.000        ; 0.085      ; 0.826      ;
; 0.590 ; ctrl:controller|OPCODE[0]                              ; ctrl:controller|state.andr_state                       ; clk          ; clk         ; 0.000        ; -0.003     ; 0.739      ;
; 0.597 ; dp:datapath|reg4bit_shiftable:accumulador|FFJK:FF3|aux ; dp:datapath|rf:Register_File|reg4bits:R2|FFJK:FF3|aux  ; clk          ; clk         ; 0.000        ; -0.146     ; 0.603      ;
; 0.597 ; ctrl:controller|PC[0]                                  ; ctrl:controller|ADDRESS[1]                             ; clk          ; clk         ; 0.000        ; -0.162     ; 0.587      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|Alu_SW[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_R_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_W_addr[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_rd                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_rd                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|RF_wr                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|RF_wr                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|SW_In_ACC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_ld                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_ld                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_shift_l           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_shift_l           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|acc_shift_r           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|acc_shift_r           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|now_inst[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|now_inst[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.Decod           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.Decod           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.add_state       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.add_state       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.andr_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.andr_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.fetch           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.fetch           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.halt_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.halt_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.init            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.init            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.inv_state       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.inv_state       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmp_if_zero_jmp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmp_state       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmp_state       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.jmpz_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.jmpz_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.load_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.load_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.mova_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.mova_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.movr_state      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.movr_state      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.nandr_state     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.nandr_state     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.orr_state       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.410 ; 0.410 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.196 ; 0.196 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.928 ; 3.928 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.928 ; 3.928 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 5.767 ; 5.767 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 5.085 ; 5.085 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 5.282 ; 5.282 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 5.289 ; 5.289 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 5.767 ; 5.767 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 5.234 ; 5.234 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 5.177 ; 5.177 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 5.282 ; 5.282 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 5.262 ; 5.262 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 5.262 ; 5.262 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.928 ; 3.928 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 5.145 ; 5.145 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 5.027 ; 5.027 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 5.187 ; 5.187 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 5.178 ; 5.178 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.112   ; 0.169 ; N/A      ; N/A     ; -1.222              ;
;  clk             ; -4.112   ; 0.169 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -105.114 ; 0.0   ; 0.0      ; 0.0     ; -76.222             ;
;  clk             ; -105.114 ; 0.000 ; N/A      ; N/A     ; -76.222             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 1.184 ; 1.184 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; start     ; clk        ; 0.196 ; 0.196 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 8.883  ; 8.883  ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 8.883  ; 8.883  ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 8.869  ; 8.869  ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 8.869  ; 8.869  ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 8.613  ; 8.613  ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 7.636  ; 7.636  ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 7.463  ; 7.463  ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 7.483  ; 7.483  ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 7.515  ; 7.515  ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 7.452  ; 7.452  ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 7.447  ; 7.447  ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 7.452  ; 7.452  ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 7.089  ; 7.089  ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 7.101  ; 7.101  ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 7.101  ; 7.101  ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 7.062  ; 7.062  ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 7.021  ; 7.021  ; Rise       ; clk             ;
; display0[*]  ; clk        ; 11.478 ; 11.478 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 9.811  ; 9.811  ; Rise       ; clk             ;
;  display0[1] ; clk        ; 10.199 ; 10.199 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 11.478 ; 11.478 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 10.074 ; 10.074 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 10.257 ; 10.257 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 10.257 ; 10.257 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 10.247 ; 10.247 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 10.227 ; 10.227 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 10.227 ; 10.227 ; Rise       ; clk             ;
; output[*]    ; clk        ; 6.601  ; 6.601  ; Rise       ; clk             ;
;  output[0]   ; clk        ; 6.601  ; 6.601  ; Rise       ; clk             ;
;  output[1]   ; clk        ; 6.565  ; 6.565  ; Rise       ; clk             ;
;  output[2]   ; clk        ; 6.513  ; 6.513  ; Rise       ; clk             ;
;  output[3]   ; clk        ; 6.488  ; 6.488  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OPCdisp0[*]  ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  OPCdisp0[0] ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  OPCdisp0[3] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  OPCdisp0[4] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  OPCdisp0[5] ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; OPCdisp1[*]  ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  OPCdisp1[0] ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  OPCdisp1[3] ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  OPCdisp1[4] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  OPCdisp1[5] ; clk        ; 3.941 ; 3.941 ; Rise       ; clk             ;
; OPCdisp2[*]  ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  OPCdisp2[0] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  OPCdisp2[3] ; clk        ; 3.928 ; 3.928 ; Rise       ; clk             ;
;  OPCdisp2[4] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  OPCdisp2[5] ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
; OPCdisp3[*]  ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  OPCdisp3[0] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  OPCdisp3[3] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  OPCdisp3[4] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  OPCdisp3[5] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
; display0[*]  ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
;  display0[0] ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
;  display0[1] ; clk        ; 5.145 ; 5.145 ; Rise       ; clk             ;
;  display0[2] ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  display0[3] ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  display0[4] ; clk        ; 5.579 ; 5.579 ; Rise       ; clk             ;
;  display0[5] ; clk        ; 5.070 ; 5.070 ; Rise       ; clk             ;
;  display0[6] ; clk        ; 5.027 ; 5.027 ; Rise       ; clk             ;
; display1[*]  ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  display1[0] ; clk        ; 5.187 ; 5.187 ; Rise       ; clk             ;
;  display1[3] ; clk        ; 5.178 ; 5.178 ; Rise       ; clk             ;
;  display1[4] ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
;  display1[5] ; clk        ; 5.158 ; 5.158 ; Rise       ; clk             ;
; output[*]    ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
;  output[0]   ; clk        ; 3.524 ; 3.524 ; Rise       ; clk             ;
;  output[1]   ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  output[2]   ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  output[3]   ; clk        ; 3.444 ; 3.444 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 932      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 932      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Dec 10 16:56:20 2017
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.112      -105.114 clk 
Info (332146): Worst-case hold slack is 0.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.365         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -76.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.219       -15.820 clk 
Info (332146): Worst-case hold slack is 0.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.169         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -76.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 513 megabytes
    Info: Processing ended: Sun Dec 10 16:56:20 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


