# 8086总线周期

**时钟周期**： CPU的一切操作都是在系统主时钟`CLK`的控制下按节拍有序地进行的。**系统主时钟一个周期信号所持续的时间称为时钟周期（`T`），大小等于频率的倒数，是CPU的基本时间计量单位**。 

**总线周期**：**CPU通过外部总线对存储器或I/O端口进行一次读/写操作的过程称为总线周期**。为完成对存储器或I/O端口的一次访问，CPU需要先后发出存储器或I/O端口地址，发出读或者写操作命令，进行数据的传输。以上的每一个操作都需要延续一个或几个时钟周期。所以，**一个总线周期由若干个时钟周期（`T`）组成**。

![image-20220426172343499](D:/Data/typora/photo/image-20220426172343499.png)

**指令周期**：完成一条指令的时间。

**T<sub>1</sub>状态**：CPU向多路复用总线上**发送地址信息（A<sub>19</sub>～A<sub>0</sub>）**指出要寻址的内存单元地址或I/O端口地址。这期间CPU还要送出地址锁存信号ALE（正向脉冲），在ALE的下降沿将内存单元地址或I/O端口地址存入地址锁存器。

**T<sub>2</sub>状态**：CPU从总线上撤销地址，使总线低16位呈现高阻状态，为数据传输作准备。**总线高4位（A<sub>19</sub>～A<sub>16</sub>）输出总线周期的状态信息**，用以表示中断允许状态及正在使用的段寄存器名等。

![image-20220426172419429](D:/Data/typora/photo/image-20220426172419429.png)

**T<sub>3</sub>状态**：**A<sub>19</sub>～A<sub>16</sub>上状态信息不变，总线低16位上出现CPU要写出的数据或准备读入的数据**。若外设或内存来不及与总线交换数据，以使在T<sub>4</sub>状态下结束该总线周期，则应通过CPU的READY信号，在T<sub>3</sub>前沿（下降沿）之前向CPU申请插入**等待状态T<sub>W</sub>**。在T<sub>3</sub>及T<sub>W</sub>的前沿查询READY线，查到为高电平则结束等待状态，进入下一状态。否则继续插入等待状态。

**T<sub>4</sub>状态**：总线周期结束，若为总线读周期则在T<sub>4</sub>前沿将数据读入CPU。

**T<sub>I</sub>状态**：总线空闲周期。
