|RC2_oscillator
clk => deriv_calc_rc2:DERIV_CALC.clk
clk => var_main_reg[2][0].CLK
clk => var_main_reg[2][1].CLK
clk => var_main_reg[2][2].CLK
clk => var_main_reg[2][3].CLK
clk => var_main_reg[2][4].CLK
clk => var_main_reg[2][5].CLK
clk => var_main_reg[2][6].CLK
clk => var_main_reg[2][7].CLK
clk => var_main_reg[2][8].CLK
clk => var_main_reg[2][9].CLK
clk => var_main_reg[2][10].CLK
clk => var_main_reg[2][11].CLK
clk => var_main_reg[2][12].CLK
clk => var_main_reg[2][13].CLK
clk => var_main_reg[2][14].CLK
clk => var_main_reg[2][15].CLK
clk => var_main_reg[2][16].CLK
clk => var_main_reg[2][17].CLK
clk => var_main_reg[2][18].CLK
clk => var_main_reg[2][19].CLK
clk => var_main_reg[2][20].CLK
clk => var_main_reg[2][21].CLK
clk => var_main_reg[1][0].CLK
clk => var_main_reg[1][1].CLK
clk => var_main_reg[1][2].CLK
clk => var_main_reg[1][3].CLK
clk => var_main_reg[1][4].CLK
clk => var_main_reg[1][5].CLK
clk => var_main_reg[1][6].CLK
clk => var_main_reg[1][7].CLK
clk => var_main_reg[1][8].CLK
clk => var_main_reg[1][9].CLK
clk => var_main_reg[1][10].CLK
clk => var_main_reg[1][11].CLK
clk => var_main_reg[1][12].CLK
clk => var_main_reg[1][13].CLK
clk => var_main_reg[1][14].CLK
clk => var_main_reg[1][15].CLK
clk => var_main_reg[1][16].CLK
clk => var_main_reg[1][17].CLK
clk => var_main_reg[1][18].CLK
clk => var_main_reg[1][19].CLK
clk => var_main_reg[1][20].CLK
clk => var_main_reg[1][21].CLK
clk => var_main_reg[0][0].CLK
clk => var_main_reg[0][1].CLK
clk => var_main_reg[0][2].CLK
clk => var_main_reg[0][3].CLK
clk => var_main_reg[0][4].CLK
clk => var_main_reg[0][5].CLK
clk => var_main_reg[0][6].CLK
clk => var_main_reg[0][7].CLK
clk => var_main_reg[0][8].CLK
clk => var_main_reg[0][9].CLK
clk => var_main_reg[0][10].CLK
clk => var_main_reg[0][11].CLK
clk => var_main_reg[0][12].CLK
clk => var_main_reg[0][13].CLK
clk => var_main_reg[0][14].CLK
clk => var_main_reg[0][15].CLK
clk => var_main_reg[0][16].CLK
clk => var_main_reg[0][17].CLK
clk => var_main_reg[0][18].CLK
clk => var_main_reg[0][19].CLK
clk => var_main_reg[0][20].CLK
clk => var_main_reg[0][21].CLK
clk => mul_reg[2][-14].CLK
clk => mul_reg[2][-13].CLK
clk => mul_reg[2][-12].CLK
clk => mul_reg[2][-11].CLK
clk => mul_reg[2][-10].CLK
clk => mul_reg[2][-9].CLK
clk => mul_reg[2][-8].CLK
clk => mul_reg[2][-7].CLK
clk => mul_reg[2][-6].CLK
clk => mul_reg[2][-5].CLK
clk => mul_reg[2][-4].CLK
clk => mul_reg[2][-3].CLK
clk => mul_reg[2][-2].CLK
clk => mul_reg[2][-1].CLK
clk => mul_reg[2][0].CLK
clk => mul_reg[2][1].CLK
clk => mul_reg[2][2].CLK
clk => mul_reg[2][3].CLK
clk => mul_reg[2][4].CLK
clk => mul_reg[2][5].CLK
clk => mul_reg[2][6].CLK
clk => mul_reg[2][7].CLK
clk => mul_reg[1][-14].CLK
clk => mul_reg[1][-13].CLK
clk => mul_reg[1][-12].CLK
clk => mul_reg[1][-11].CLK
clk => mul_reg[1][-10].CLK
clk => mul_reg[1][-9].CLK
clk => mul_reg[1][-8].CLK
clk => mul_reg[1][-7].CLK
clk => mul_reg[1][-6].CLK
clk => mul_reg[1][-5].CLK
clk => mul_reg[1][-4].CLK
clk => mul_reg[1][-3].CLK
clk => mul_reg[1][-2].CLK
clk => mul_reg[1][-1].CLK
clk => mul_reg[1][0].CLK
clk => mul_reg[1][1].CLK
clk => mul_reg[1][2].CLK
clk => mul_reg[1][3].CLK
clk => mul_reg[1][4].CLK
clk => mul_reg[1][5].CLK
clk => mul_reg[1][6].CLK
clk => mul_reg[1][7].CLK
clk => mul_reg[0][-14].CLK
clk => mul_reg[0][-13].CLK
clk => mul_reg[0][-12].CLK
clk => mul_reg[0][-11].CLK
clk => mul_reg[0][-10].CLK
clk => mul_reg[0][-9].CLK
clk => mul_reg[0][-8].CLK
clk => mul_reg[0][-7].CLK
clk => mul_reg[0][-6].CLK
clk => mul_reg[0][-5].CLK
clk => mul_reg[0][-4].CLK
clk => mul_reg[0][-3].CLK
clk => mul_reg[0][-2].CLK
clk => mul_reg[0][-1].CLK
clk => mul_reg[0][0].CLK
clk => mul_reg[0][1].CLK
clk => mul_reg[0][2].CLK
clk => mul_reg[0][3].CLK
clk => mul_reg[0][4].CLK
clk => mul_reg[0][5].CLK
clk => mul_reg[0][6].CLK
clk => mul_reg[0][7].CLK
rst => deriv_calc_rc2:DERIV_CALC.rst
rst => var_main_reg[2][0].ACLR
rst => var_main_reg[2][1].ACLR
rst => var_main_reg[2][2].ACLR
rst => var_main_reg[2][3].ACLR
rst => var_main_reg[2][4].ACLR
rst => var_main_reg[2][5].ACLR
rst => var_main_reg[2][6].ACLR
rst => var_main_reg[2][7].ACLR
rst => var_main_reg[2][8].ACLR
rst => var_main_reg[2][9].ACLR
rst => var_main_reg[2][10].ACLR
rst => var_main_reg[2][11].ACLR
rst => var_main_reg[2][12].ACLR
rst => var_main_reg[2][13].ACLR
rst => var_main_reg[2][14].ACLR
rst => var_main_reg[2][15].ACLR
rst => var_main_reg[2][16].ACLR
rst => var_main_reg[2][17].ACLR
rst => var_main_reg[2][18].ACLR
rst => var_main_reg[2][19].ACLR
rst => var_main_reg[2][20].ACLR
rst => var_main_reg[2][21].ACLR
rst => var_main_reg[1][0].ACLR
rst => var_main_reg[1][1].ACLR
rst => var_main_reg[1][2].ACLR
rst => var_main_reg[1][3].ACLR
rst => var_main_reg[1][4].ACLR
rst => var_main_reg[1][5].ACLR
rst => var_main_reg[1][6].ACLR
rst => var_main_reg[1][7].ACLR
rst => var_main_reg[1][8].ACLR
rst => var_main_reg[1][9].ACLR
rst => var_main_reg[1][10].ACLR
rst => var_main_reg[1][11].ACLR
rst => var_main_reg[1][12].ACLR
rst => var_main_reg[1][13].ACLR
rst => var_main_reg[1][14].ACLR
rst => var_main_reg[1][15].ACLR
rst => var_main_reg[1][16].ACLR
rst => var_main_reg[1][17].ACLR
rst => var_main_reg[1][18].ACLR
rst => var_main_reg[1][19].ACLR
rst => var_main_reg[1][20].ACLR
rst => var_main_reg[1][21].ACLR
rst => var_main_reg[0][0].ACLR
rst => var_main_reg[0][1].ACLR
rst => var_main_reg[0][2].ACLR
rst => var_main_reg[0][3].ACLR
rst => var_main_reg[0][4].ACLR
rst => var_main_reg[0][5].ACLR
rst => var_main_reg[0][6].ACLR
rst => var_main_reg[0][7].ACLR
rst => var_main_reg[0][8].ACLR
rst => var_main_reg[0][9].ACLR
rst => var_main_reg[0][10].ACLR
rst => var_main_reg[0][11].ACLR
rst => var_main_reg[0][12].ACLR
rst => var_main_reg[0][13].ACLR
rst => var_main_reg[0][14].ACLR
rst => var_main_reg[0][15].ACLR
rst => var_main_reg[0][16].ACLR
rst => var_main_reg[0][17].ACLR
rst => var_main_reg[0][18].ACLR
rst => var_main_reg[0][19].ACLR
rst => var_main_reg[0][20].ACLR
rst => var_main_reg[0][21].ACLR
rst => mul_reg[2][-14].ACLR
rst => mul_reg[2][-13].ACLR
rst => mul_reg[2][-12].ACLR
rst => mul_reg[2][-11].ACLR
rst => mul_reg[2][-10].ACLR
rst => mul_reg[2][-9].ACLR
rst => mul_reg[2][-8].ACLR
rst => mul_reg[2][-7].ACLR
rst => mul_reg[2][-6].ACLR
rst => mul_reg[2][-5].ACLR
rst => mul_reg[2][-4].ACLR
rst => mul_reg[2][-3].ACLR
rst => mul_reg[2][-2].ACLR
rst => mul_reg[2][-1].ACLR
rst => mul_reg[2][0].ACLR
rst => mul_reg[2][1].ACLR
rst => mul_reg[2][2].ACLR
rst => mul_reg[2][3].ACLR
rst => mul_reg[2][4].ACLR
rst => mul_reg[2][5].ACLR
rst => mul_reg[2][6].ACLR
rst => mul_reg[2][7].ACLR
rst => mul_reg[1][-14].ACLR
rst => mul_reg[1][-13].ACLR
rst => mul_reg[1][-12].ACLR
rst => mul_reg[1][-11].ACLR
rst => mul_reg[1][-10].ACLR
rst => mul_reg[1][-9].ACLR
rst => mul_reg[1][-8].ACLR
rst => mul_reg[1][-7].ACLR
rst => mul_reg[1][-6].ACLR
rst => mul_reg[1][-5].ACLR
rst => mul_reg[1][-4].ACLR
rst => mul_reg[1][-3].ACLR
rst => mul_reg[1][-2].ACLR
rst => mul_reg[1][-1].ACLR
rst => mul_reg[1][0].ACLR
rst => mul_reg[1][1].ACLR
rst => mul_reg[1][2].ACLR
rst => mul_reg[1][3].ACLR
rst => mul_reg[1][4].ACLR
rst => mul_reg[1][5].ACLR
rst => mul_reg[1][6].ACLR
rst => mul_reg[1][7].ACLR
rst => mul_reg[0][-14].ACLR
rst => mul_reg[0][-13].ACLR
rst => mul_reg[0][-12].ACLR
rst => mul_reg[0][-11].ACLR
rst => mul_reg[0][-10].ACLR
rst => mul_reg[0][-9].ACLR
rst => mul_reg[0][-8].ACLR
rst => mul_reg[0][-7].ACLR
rst => mul_reg[0][-6].ACLR
rst => mul_reg[0][-5].ACLR
rst => mul_reg[0][-4].ACLR
rst => mul_reg[0][-3].ACLR
rst => mul_reg[0][-2].ACLR
rst => mul_reg[0][-1].ACLR
rst => mul_reg[0][0].ACLR
rst => mul_reg[0][1].ACLR
rst => mul_reg[0][2].ACLR
rst => mul_reg[0][3].ACLR
rst => mul_reg[0][4].ACLR
rst => mul_reg[0][5].ACLR
rst => mul_reg[0][6].ACLR
rst => mul_reg[0][7].ACLR
o_tdata[2][0] <= var_main_reg[2][0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][1] <= var_main_reg[2][1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][2] <= var_main_reg[2][2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][3] <= var_main_reg[2][3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][4] <= var_main_reg[2][4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][5] <= var_main_reg[2][5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][6] <= var_main_reg[2][6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][7] <= var_main_reg[2][7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][8] <= var_main_reg[2][8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][9] <= var_main_reg[2][9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][10] <= var_main_reg[2][10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][11] <= var_main_reg[2][11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][12] <= var_main_reg[2][12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][13] <= var_main_reg[2][13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][14] <= var_main_reg[2][14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][15] <= var_main_reg[2][15].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][16] <= var_main_reg[2][16].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][17] <= var_main_reg[2][17].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][18] <= var_main_reg[2][18].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][19] <= var_main_reg[2][19].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][20] <= var_main_reg[2][20].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][21] <= var_main_reg[2][21].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][0] <= var_main_reg[1][0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][1] <= var_main_reg[1][1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][2] <= var_main_reg[1][2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][3] <= var_main_reg[1][3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][4] <= var_main_reg[1][4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][5] <= var_main_reg[1][5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][6] <= var_main_reg[1][6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][7] <= var_main_reg[1][7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][8] <= var_main_reg[1][8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][9] <= var_main_reg[1][9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][10] <= var_main_reg[1][10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][11] <= var_main_reg[1][11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][12] <= var_main_reg[1][12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][13] <= var_main_reg[1][13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][14] <= var_main_reg[1][14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][15] <= var_main_reg[1][15].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][16] <= var_main_reg[1][16].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][17] <= var_main_reg[1][17].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][18] <= var_main_reg[1][18].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][19] <= var_main_reg[1][19].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][20] <= var_main_reg[1][20].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][21] <= var_main_reg[1][21].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][0] <= var_main_reg[0][0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][1] <= var_main_reg[0][1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][2] <= var_main_reg[0][2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][3] <= var_main_reg[0][3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][4] <= var_main_reg[0][4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][5] <= var_main_reg[0][5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][6] <= var_main_reg[0][6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][7] <= var_main_reg[0][7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][8] <= var_main_reg[0][8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][9] <= var_main_reg[0][9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][10] <= var_main_reg[0][10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][11] <= var_main_reg[0][11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][12] <= var_main_reg[0][12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][13] <= var_main_reg[0][13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][14] <= var_main_reg[0][14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][15] <= var_main_reg[0][15].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][16] <= var_main_reg[0][16].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][17] <= var_main_reg[0][17].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][18] <= var_main_reg[0][18].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][19] <= var_main_reg[0][19].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][20] <= var_main_reg[0][20].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][21] <= var_main_reg[0][21].DB_MAX_OUTPUT_PORT_TYPE
o_addr[0] <= deriv_calc_rc2:DERIV_CALC.o_addr[0]
o_addr[1] <= deriv_calc_rc2:DERIV_CALC.o_addr[1]
o_addr[2] <= deriv_calc_rc2:DERIV_CALC.o_addr[2]
o_addr[3] <= deriv_calc_rc2:DERIV_CALC.o_addr[3]
o_addr[4] <= deriv_calc_rc2:DERIV_CALC.o_addr[4]
o_addr[5] <= deriv_calc_rc2:DERIV_CALC.o_addr[5]
o_addr[6] <= deriv_calc_rc2:DERIV_CALC.o_addr[6]
o_addr[7] <= deriv_calc_rc2:DERIV_CALC.o_addr[7]
o_addr[8] <= deriv_calc_rc2:DERIV_CALC.o_addr[8]
o_addr[9] <= deriv_calc_rc2:DERIV_CALC.o_addr[9]
o_addr[10] <= deriv_calc_rc2:DERIV_CALC.o_addr[10]
o_addr[11] <= deriv_calc_rc2:DERIV_CALC.o_addr[11]
o_d_out[0] <= deriv_calc_rc2:DERIV_CALC.o_d_out[0]
o_d_out[1] <= deriv_calc_rc2:DERIV_CALC.o_d_out[1]
o_d_out[2] <= deriv_calc_rc2:DERIV_CALC.o_d_out[2]
o_d_out[3] <= deriv_calc_rc2:DERIV_CALC.o_d_out[3]
o_d_out[4] <= deriv_calc_rc2:DERIV_CALC.o_d_out[4]
o_d_out[5] <= deriv_calc_rc2:DERIV_CALC.o_d_out[5]
o_d_out[6] <= deriv_calc_rc2:DERIV_CALC.o_d_out[6]
o_d_out[7] <= deriv_calc_rc2:DERIV_CALC.o_d_out[7]
o_d_out[8] <= deriv_calc_rc2:DERIV_CALC.o_d_out[8]
o_d_out[9] <= deriv_calc_rc2:DERIV_CALC.o_d_out[9]
o_d_out[10] <= deriv_calc_rc2:DERIV_CALC.o_d_out[10]
o_d_out[11] <= deriv_calc_rc2:DERIV_CALC.o_d_out[11]
o_d_out[12] <= deriv_calc_rc2:DERIV_CALC.o_d_out[12]
o_d_out[13] <= deriv_calc_rc2:DERIV_CALC.o_d_out[13]
o_d_out[14] <= deriv_calc_rc2:DERIV_CALC.o_d_out[14]
o_d_out[15] <= deriv_calc_rc2:DERIV_CALC.o_d_out[15]
o_d_out[16] <= deriv_calc_rc2:DERIV_CALC.o_d_out[16]
o_d_out[17] <= deriv_calc_rc2:DERIV_CALC.o_d_out[17]
o_d_out[18] <= deriv_calc_rc2:DERIV_CALC.o_d_out[18]
o_d_out[19] <= deriv_calc_rc2:DERIV_CALC.o_d_out[19]
o_d_out[20] <= deriv_calc_rc2:DERIV_CALC.o_d_out[20]
o_d_out[21] <= deriv_calc_rc2:DERIV_CALC.o_d_out[21]
o_d_out_sfi[-14] <= deriv_calc_rc2:DERIV_CALC.o_d_out[0]
o_d_out_sfi[-13] <= deriv_calc_rc2:DERIV_CALC.o_d_out[1]
o_d_out_sfi[-12] <= deriv_calc_rc2:DERIV_CALC.o_d_out[2]
o_d_out_sfi[-11] <= deriv_calc_rc2:DERIV_CALC.o_d_out[3]
o_d_out_sfi[-10] <= deriv_calc_rc2:DERIV_CALC.o_d_out[4]
o_d_out_sfi[-9] <= deriv_calc_rc2:DERIV_CALC.o_d_out[5]
o_d_out_sfi[-8] <= deriv_calc_rc2:DERIV_CALC.o_d_out[6]
o_d_out_sfi[-7] <= deriv_calc_rc2:DERIV_CALC.o_d_out[7]
o_d_out_sfi[-6] <= deriv_calc_rc2:DERIV_CALC.o_d_out[8]
o_d_out_sfi[-5] <= deriv_calc_rc2:DERIV_CALC.o_d_out[9]
o_d_out_sfi[-4] <= deriv_calc_rc2:DERIV_CALC.o_d_out[10]
o_d_out_sfi[-3] <= deriv_calc_rc2:DERIV_CALC.o_d_out[11]
o_d_out_sfi[-2] <= deriv_calc_rc2:DERIV_CALC.o_d_out[12]
o_d_out_sfi[-1] <= deriv_calc_rc2:DERIV_CALC.o_d_out[13]
o_d_out_sfi[0] <= deriv_calc_rc2:DERIV_CALC.o_d_out[14]
o_d_out_sfi[1] <= deriv_calc_rc2:DERIV_CALC.o_d_out[15]
o_d_out_sfi[2] <= deriv_calc_rc2:DERIV_CALC.o_d_out[16]
o_d_out_sfi[3] <= deriv_calc_rc2:DERIV_CALC.o_d_out[17]
o_d_out_sfi[4] <= deriv_calc_rc2:DERIV_CALC.o_d_out[18]
o_d_out_sfi[5] <= deriv_calc_rc2:DERIV_CALC.o_d_out[19]
o_d_out_sfi[6] <= deriv_calc_rc2:DERIV_CALC.o_d_out[20]
o_d_out_sfi[7] <= deriv_calc_rc2:DERIV_CALC.o_d_out[21]
o_derivatives_aslv[2][0] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][0]
o_derivatives_aslv[2][1] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][1]
o_derivatives_aslv[2][2] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][2]
o_derivatives_aslv[2][3] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][3]
o_derivatives_aslv[2][4] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][4]
o_derivatives_aslv[2][5] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][5]
o_derivatives_aslv[2][6] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][6]
o_derivatives_aslv[2][7] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][7]
o_derivatives_aslv[2][8] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][8]
o_derivatives_aslv[2][9] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][9]
o_derivatives_aslv[2][10] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][10]
o_derivatives_aslv[2][11] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][11]
o_derivatives_aslv[2][12] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][12]
o_derivatives_aslv[2][13] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][13]
o_derivatives_aslv[2][14] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][14]
o_derivatives_aslv[2][15] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][15]
o_derivatives_aslv[2][16] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][16]
o_derivatives_aslv[2][17] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][17]
o_derivatives_aslv[2][18] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][18]
o_derivatives_aslv[2][19] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][19]
o_derivatives_aslv[2][20] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][20]
o_derivatives_aslv[2][21] <= deriv_calc_rc2:DERIV_CALC.o_tdata[2][21]
o_derivatives_aslv[1][0] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][0]
o_derivatives_aslv[1][1] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][1]
o_derivatives_aslv[1][2] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][2]
o_derivatives_aslv[1][3] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][3]
o_derivatives_aslv[1][4] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][4]
o_derivatives_aslv[1][5] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][5]
o_derivatives_aslv[1][6] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][6]
o_derivatives_aslv[1][7] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][7]
o_derivatives_aslv[1][8] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][8]
o_derivatives_aslv[1][9] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][9]
o_derivatives_aslv[1][10] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][10]
o_derivatives_aslv[1][11] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][11]
o_derivatives_aslv[1][12] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][12]
o_derivatives_aslv[1][13] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][13]
o_derivatives_aslv[1][14] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][14]
o_derivatives_aslv[1][15] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][15]
o_derivatives_aslv[1][16] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][16]
o_derivatives_aslv[1][17] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][17]
o_derivatives_aslv[1][18] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][18]
o_derivatives_aslv[1][19] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][19]
o_derivatives_aslv[1][20] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][20]
o_derivatives_aslv[1][21] <= deriv_calc_rc2:DERIV_CALC.o_tdata[1][21]
o_derivatives_aslv[0][0] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][0]
o_derivatives_aslv[0][1] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][1]
o_derivatives_aslv[0][2] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][2]
o_derivatives_aslv[0][3] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][3]
o_derivatives_aslv[0][4] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][4]
o_derivatives_aslv[0][5] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][5]
o_derivatives_aslv[0][6] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][6]
o_derivatives_aslv[0][7] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][7]
o_derivatives_aslv[0][8] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][8]
o_derivatives_aslv[0][9] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][9]
o_derivatives_aslv[0][10] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][10]
o_derivatives_aslv[0][11] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][11]
o_derivatives_aslv[0][12] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][12]
o_derivatives_aslv[0][13] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][13]
o_derivatives_aslv[0][14] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][14]
o_derivatives_aslv[0][15] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][15]
o_derivatives_aslv[0][16] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][16]
o_derivatives_aslv[0][17] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][17]
o_derivatives_aslv[0][18] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][18]
o_derivatives_aslv[0][19] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][19]
o_derivatives_aslv[0][20] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][20]
o_derivatives_aslv[0][21] <= deriv_calc_rc2:DERIV_CALC.o_tdata[0][21]


|RC2_oscillator|deriv_calc_RC2:DERIV_CALC
clk => heaviside_memory:HEAVISIDE_MEMORY.clk
clk => dz4_1_reg[-14].CLK
clk => dz4_1_reg[-13].CLK
clk => dz4_1_reg[-12].CLK
clk => dz4_1_reg[-11].CLK
clk => dz4_1_reg[-10].CLK
clk => dz4_1_reg[-9].CLK
clk => dz4_1_reg[-8].CLK
clk => dz4_1_reg[-7].CLK
clk => dz4_1_reg[-6].CLK
clk => dz4_1_reg[-5].CLK
clk => dz4_1_reg[-4].CLK
clk => dz4_1_reg[-3].CLK
clk => dz4_1_reg[-2].CLK
clk => dz4_1_reg[-1].CLK
clk => dz4_1_reg[0].CLK
clk => dz4_1_reg[1].CLK
clk => dz4_1_reg[2].CLK
clk => dz4_1_reg[3].CLK
clk => dz4_1_reg[4].CLK
clk => dz4_1_reg[5].CLK
clk => dz4_1_reg[6].CLK
clk => dz4_1_reg[7].CLK
clk => dz3_1_reg[-14].CLK
clk => dz3_1_reg[-13].CLK
clk => dz3_1_reg[-12].CLK
clk => dz3_1_reg[-11].CLK
clk => dz3_1_reg[-10].CLK
clk => dz3_1_reg[-9].CLK
clk => dz3_1_reg[-8].CLK
clk => dz3_1_reg[-7].CLK
clk => dz3_1_reg[-6].CLK
clk => dz3_1_reg[-5].CLK
clk => dz3_1_reg[-4].CLK
clk => dz3_1_reg[-3].CLK
clk => dz3_1_reg[-2].CLK
clk => dz3_1_reg[-1].CLK
clk => dz3_1_reg[0].CLK
clk => dz3_1_reg[1].CLK
clk => dz3_1_reg[2].CLK
clk => dz3_1_reg[3].CLK
clk => dz3_1_reg[4].CLK
clk => dz3_1_reg[5].CLK
clk => dz3_1_reg[6].CLK
clk => dz3_1_reg[7].CLK
clk => dz2_1_reg[-14].CLK
clk => dz2_1_reg[-13].CLK
clk => dz2_1_reg[-12].CLK
clk => dz2_1_reg[-11].CLK
clk => dz2_1_reg[-10].CLK
clk => dz2_1_reg[-9].CLK
clk => dz2_1_reg[-8].CLK
clk => dz2_1_reg[-7].CLK
clk => dz2_1_reg[-6].CLK
clk => dz2_1_reg[-5].CLK
clk => dz2_1_reg[-4].CLK
clk => dz2_1_reg[-3].CLK
clk => dz2_1_reg[-2].CLK
clk => dz2_1_reg[-1].CLK
clk => dz2_1_reg[0].CLK
clk => dz2_1_reg[1].CLK
clk => dz2_1_reg[2].CLK
clk => dz2_1_reg[3].CLK
clk => dz2_1_reg[4].CLK
clk => dz2_1_reg[5].CLK
clk => dz2_1_reg[6].CLK
clk => dz2_1_reg[7].CLK
clk => dz1_1_reg[-14].CLK
clk => dz1_1_reg[-13].CLK
clk => dz1_1_reg[-12].CLK
clk => dz1_1_reg[-11].CLK
clk => dz1_1_reg[-10].CLK
clk => dz1_1_reg[-9].CLK
clk => dz1_1_reg[-8].CLK
clk => dz1_1_reg[-7].CLK
clk => dz1_1_reg[-6].CLK
clk => dz1_1_reg[-5].CLK
clk => dz1_1_reg[-4].CLK
clk => dz1_1_reg[-3].CLK
clk => dz1_1_reg[-2].CLK
clk => dz1_1_reg[-1].CLK
clk => dz1_1_reg[0].CLK
clk => dz1_1_reg[1].CLK
clk => dz1_1_reg[2].CLK
clk => dz1_1_reg[3].CLK
clk => dz1_1_reg[4].CLK
clk => dz1_1_reg[5].CLK
clk => dz1_1_reg[6].CLK
clk => dz1_1_reg[7].CLK
clk => dz1_1_reg[8].CLK
clk => dz1_1_reg[9].CLK
clk => dz1_1_reg[10].CLK
clk => dz1_1_reg[11].CLK
clk => dz1_1_reg[12].CLK
clk => dz1_1_reg[13].CLK
clk => dz1_1_reg[14].CLK
clk => dz1_1_reg[15].CLK
clk => dy4_1_reg[-14].CLK
clk => dy4_1_reg[-13].CLK
clk => dy4_1_reg[-12].CLK
clk => dy4_1_reg[-11].CLK
clk => dy4_1_reg[-10].CLK
clk => dy4_1_reg[-9].CLK
clk => dy4_1_reg[-8].CLK
clk => dy4_1_reg[-7].CLK
clk => dy4_1_reg[-6].CLK
clk => dy4_1_reg[-5].CLK
clk => dy4_1_reg[-4].CLK
clk => dy4_1_reg[-3].CLK
clk => dy4_1_reg[-2].CLK
clk => dy4_1_reg[-1].CLK
clk => dy4_1_reg[0].CLK
clk => dy4_1_reg[1].CLK
clk => dy4_1_reg[2].CLK
clk => dy4_1_reg[3].CLK
clk => dy4_1_reg[4].CLK
clk => dy4_1_reg[5].CLK
clk => dy4_1_reg[6].CLK
clk => dy4_1_reg[7].CLK
clk => dy3_1_reg[-14].CLK
clk => dy3_1_reg[-13].CLK
clk => dy3_1_reg[-12].CLK
clk => dy3_1_reg[-11].CLK
clk => dy3_1_reg[-10].CLK
clk => dy3_1_reg[-9].CLK
clk => dy3_1_reg[-8].CLK
clk => dy3_1_reg[-7].CLK
clk => dy3_1_reg[-6].CLK
clk => dy3_1_reg[-5].CLK
clk => dy3_1_reg[-4].CLK
clk => dy3_1_reg[-3].CLK
clk => dy3_1_reg[-2].CLK
clk => dy3_1_reg[-1].CLK
clk => dy3_1_reg[0].CLK
clk => dy3_1_reg[1].CLK
clk => dy3_1_reg[2].CLK
clk => dy3_1_reg[3].CLK
clk => dy3_1_reg[4].CLK
clk => dy3_1_reg[5].CLK
clk => dy3_1_reg[6].CLK
clk => dy3_1_reg[7].CLK
clk => dy2_2_reg[-14].CLK
clk => dy2_2_reg[-13].CLK
clk => dy2_2_reg[-12].CLK
clk => dy2_2_reg[-11].CLK
clk => dy2_2_reg[-10].CLK
clk => dy2_2_reg[-9].CLK
clk => dy2_2_reg[-8].CLK
clk => dy2_2_reg[-7].CLK
clk => dy2_2_reg[-6].CLK
clk => dy2_2_reg[-5].CLK
clk => dy2_2_reg[-4].CLK
clk => dy2_2_reg[-3].CLK
clk => dy2_2_reg[-2].CLK
clk => dy2_2_reg[-1].CLK
clk => dy2_2_reg[0].CLK
clk => dy2_2_reg[1].CLK
clk => dy2_2_reg[2].CLK
clk => dy2_2_reg[3].CLK
clk => dy2_2_reg[4].CLK
clk => dy2_2_reg[5].CLK
clk => dy2_2_reg[6].CLK
clk => dy2_2_reg[7].CLK
clk => dy2_1_reg[-14].CLK
clk => dy2_1_reg[-13].CLK
clk => dy2_1_reg[-12].CLK
clk => dy2_1_reg[-11].CLK
clk => dy2_1_reg[-10].CLK
clk => dy2_1_reg[-9].CLK
clk => dy2_1_reg[-8].CLK
clk => dy2_1_reg[-7].CLK
clk => dy2_1_reg[-6].CLK
clk => dy2_1_reg[-5].CLK
clk => dy2_1_reg[-4].CLK
clk => dy2_1_reg[-3].CLK
clk => dy2_1_reg[-2].CLK
clk => dy2_1_reg[-1].CLK
clk => dy2_1_reg[0].CLK
clk => dy2_1_reg[1].CLK
clk => dy2_1_reg[2].CLK
clk => dy2_1_reg[3].CLK
clk => dy2_1_reg[4].CLK
clk => dy2_1_reg[5].CLK
clk => dy2_1_reg[6].CLK
clk => dy2_1_reg[7].CLK
clk => dy2_1_reg[8].CLK
clk => dy2_1_reg[9].CLK
clk => dy2_1_reg[10].CLK
clk => dy2_1_reg[11].CLK
clk => dy2_1_reg[12].CLK
clk => dy2_1_reg[13].CLK
clk => dy2_1_reg[14].CLK
clk => dy2_1_reg[15].CLK
clk => dy2_1_reg[16].CLK
clk => dy1_3_reg[-14].CLK
clk => dy1_3_reg[-13].CLK
clk => dy1_3_reg[-12].CLK
clk => dy1_3_reg[-11].CLK
clk => dy1_3_reg[-10].CLK
clk => dy1_3_reg[-9].CLK
clk => dy1_3_reg[-8].CLK
clk => dy1_3_reg[-7].CLK
clk => dy1_3_reg[-6].CLK
clk => dy1_3_reg[-5].CLK
clk => dy1_3_reg[-4].CLK
clk => dy1_3_reg[-3].CLK
clk => dy1_3_reg[-2].CLK
clk => dy1_3_reg[-1].CLK
clk => dy1_3_reg[0].CLK
clk => dy1_3_reg[1].CLK
clk => dy1_3_reg[2].CLK
clk => dy1_3_reg[3].CLK
clk => dy1_3_reg[4].CLK
clk => dy1_3_reg[5].CLK
clk => dy1_3_reg[6].CLK
clk => dy1_3_reg[7].CLK
clk => dy1_2_reg[-28].CLK
clk => dy1_2_reg[-27].CLK
clk => dy1_2_reg[-26].CLK
clk => dy1_2_reg[-25].CLK
clk => dy1_2_reg[-24].CLK
clk => dy1_2_reg[-23].CLK
clk => dy1_2_reg[-22].CLK
clk => dy1_2_reg[-21].CLK
clk => dy1_2_reg[-20].CLK
clk => dy1_2_reg[-19].CLK
clk => dy1_2_reg[-18].CLK
clk => dy1_2_reg[-17].CLK
clk => dy1_2_reg[-16].CLK
clk => dy1_2_reg[-15].CLK
clk => dy1_2_reg[-14].CLK
clk => dy1_2_reg[-13].CLK
clk => dy1_2_reg[-12].CLK
clk => dy1_2_reg[-11].CLK
clk => dy1_2_reg[-10].CLK
clk => dy1_2_reg[-9].CLK
clk => dy1_2_reg[-8].CLK
clk => dy1_2_reg[-7].CLK
clk => dy1_2_reg[-6].CLK
clk => dy1_2_reg[-5].CLK
clk => dy1_2_reg[-4].CLK
clk => dy1_2_reg[-3].CLK
clk => dy1_2_reg[-2].CLK
clk => dy1_2_reg[-1].CLK
clk => dy1_2_reg[0].CLK
clk => dy1_2_reg[1].CLK
clk => dy1_2_reg[2].CLK
clk => dy1_2_reg[3].CLK
clk => dy1_2_reg[4].CLK
clk => dy1_2_reg[5].CLK
clk => dy1_2_reg[6].CLK
clk => dy1_2_reg[7].CLK
clk => dy1_2_reg[8].CLK
clk => dy1_2_reg[9].CLK
clk => dy1_2_reg[10].CLK
clk => dy1_2_reg[11].CLK
clk => dy1_2_reg[12].CLK
clk => dy1_2_reg[13].CLK
clk => dy1_2_reg[14].CLK
clk => dy1_2_reg[15].CLK
clk => dy1_1_reg[-28].CLK
clk => dy1_1_reg[-27].CLK
clk => dy1_1_reg[-26].CLK
clk => dy1_1_reg[-25].CLK
clk => dy1_1_reg[-24].CLK
clk => dy1_1_reg[-23].CLK
clk => dy1_1_reg[-22].CLK
clk => dy1_1_reg[-21].CLK
clk => dy1_1_reg[-20].CLK
clk => dy1_1_reg[-19].CLK
clk => dy1_1_reg[-18].CLK
clk => dy1_1_reg[-17].CLK
clk => dy1_1_reg[-16].CLK
clk => dy1_1_reg[-15].CLK
clk => dy1_1_reg[-14].CLK
clk => dy1_1_reg[-13].CLK
clk => dy1_1_reg[-12].CLK
clk => dy1_1_reg[-11].CLK
clk => dy1_1_reg[-10].CLK
clk => dy1_1_reg[-9].CLK
clk => dy1_1_reg[-8].CLK
clk => dy1_1_reg[-7].CLK
clk => dy1_1_reg[-6].CLK
clk => dy1_1_reg[-5].CLK
clk => dy1_1_reg[-4].CLK
clk => dy1_1_reg[-3].CLK
clk => dy1_1_reg[-2].CLK
clk => dy1_1_reg[-1].CLK
clk => dy1_1_reg[0].CLK
clk => dy1_1_reg[1].CLK
clk => dy1_1_reg[2].CLK
clk => dy1_1_reg[3].CLK
clk => dy1_1_reg[4].CLK
clk => dy1_1_reg[5].CLK
clk => dy1_1_reg[6].CLK
clk => dy1_1_reg[7].CLK
clk => dy1_1_reg[8].CLK
clk => dy1_1_reg[9].CLK
clk => dy1_1_reg[10].CLK
clk => dy1_1_reg[11].CLK
clk => dy1_1_reg[12].CLK
clk => dy1_1_reg[13].CLK
clk => dy1_1_reg[14].CLK
clk => dy1_1_reg[15].CLK
clk => dx4_1_reg[-14].CLK
clk => dx4_1_reg[-13].CLK
clk => dx4_1_reg[-12].CLK
clk => dx4_1_reg[-11].CLK
clk => dx4_1_reg[-10].CLK
clk => dx4_1_reg[-9].CLK
clk => dx4_1_reg[-8].CLK
clk => dx4_1_reg[-7].CLK
clk => dx4_1_reg[-6].CLK
clk => dx4_1_reg[-5].CLK
clk => dx4_1_reg[-4].CLK
clk => dx4_1_reg[-3].CLK
clk => dx4_1_reg[-2].CLK
clk => dx4_1_reg[-1].CLK
clk => dx4_1_reg[0].CLK
clk => dx4_1_reg[1].CLK
clk => dx4_1_reg[2].CLK
clk => dx4_1_reg[3].CLK
clk => dx4_1_reg[4].CLK
clk => dx4_1_reg[5].CLK
clk => dx4_1_reg[6].CLK
clk => dx4_1_reg[7].CLK
clk => dx3_1_reg[-14].CLK
clk => dx3_1_reg[-13].CLK
clk => dx3_1_reg[-12].CLK
clk => dx3_1_reg[-11].CLK
clk => dx3_1_reg[-10].CLK
clk => dx3_1_reg[-9].CLK
clk => dx3_1_reg[-8].CLK
clk => dx3_1_reg[-7].CLK
clk => dx3_1_reg[-6].CLK
clk => dx3_1_reg[-5].CLK
clk => dx3_1_reg[-4].CLK
clk => dx3_1_reg[-3].CLK
clk => dx3_1_reg[-2].CLK
clk => dx3_1_reg[-1].CLK
clk => dx3_1_reg[0].CLK
clk => dx3_1_reg[1].CLK
clk => dx3_1_reg[2].CLK
clk => dx3_1_reg[3].CLK
clk => dx3_1_reg[4].CLK
clk => dx3_1_reg[5].CLK
clk => dx3_1_reg[6].CLK
clk => dx3_1_reg[7].CLK
clk => dx2_2_reg[-14].CLK
clk => dx2_2_reg[-13].CLK
clk => dx2_2_reg[-12].CLK
clk => dx2_2_reg[-11].CLK
clk => dx2_2_reg[-10].CLK
clk => dx2_2_reg[-9].CLK
clk => dx2_2_reg[-8].CLK
clk => dx2_2_reg[-7].CLK
clk => dx2_2_reg[-6].CLK
clk => dx2_2_reg[-5].CLK
clk => dx2_2_reg[-4].CLK
clk => dx2_2_reg[-3].CLK
clk => dx2_2_reg[-2].CLK
clk => dx2_2_reg[-1].CLK
clk => dx2_2_reg[0].CLK
clk => dx2_2_reg[1].CLK
clk => dx2_2_reg[2].CLK
clk => dx2_2_reg[3].CLK
clk => dx2_2_reg[4].CLK
clk => dx2_2_reg[5].CLK
clk => dx2_2_reg[6].CLK
clk => dx2_2_reg[7].CLK
clk => dx2_1_reg[-14].CLK
clk => dx2_1_reg[-13].CLK
clk => dx2_1_reg[-12].CLK
clk => dx2_1_reg[-11].CLK
clk => dx2_1_reg[-10].CLK
clk => dx2_1_reg[-9].CLK
clk => dx2_1_reg[-8].CLK
clk => dx2_1_reg[-7].CLK
clk => dx2_1_reg[-6].CLK
clk => dx2_1_reg[-5].CLK
clk => dx2_1_reg[-4].CLK
clk => dx2_1_reg[-3].CLK
clk => dx2_1_reg[-2].CLK
clk => dx2_1_reg[-1].CLK
clk => dx2_1_reg[0].CLK
clk => dx2_1_reg[1].CLK
clk => dx2_1_reg[2].CLK
clk => dx2_1_reg[3].CLK
clk => dx2_1_reg[4].CLK
clk => dx2_1_reg[5].CLK
clk => dx2_1_reg[6].CLK
clk => dx2_1_reg[7].CLK
clk => dx2_1_reg[8].CLK
clk => dx2_1_reg[9].CLK
clk => dx2_1_reg[10].CLK
clk => dx2_1_reg[11].CLK
clk => dx2_1_reg[12].CLK
clk => dx2_1_reg[13].CLK
clk => dx2_1_reg[14].CLK
clk => dx2_1_reg[15].CLK
clk => dx2_1_reg[16].CLK
clk => dx1_3_reg[-14].CLK
clk => dx1_3_reg[-13].CLK
clk => dx1_3_reg[-12].CLK
clk => dx1_3_reg[-11].CLK
clk => dx1_3_reg[-10].CLK
clk => dx1_3_reg[-9].CLK
clk => dx1_3_reg[-8].CLK
clk => dx1_3_reg[-7].CLK
clk => dx1_3_reg[-6].CLK
clk => dx1_3_reg[-5].CLK
clk => dx1_3_reg[-4].CLK
clk => dx1_3_reg[-3].CLK
clk => dx1_3_reg[-2].CLK
clk => dx1_3_reg[-1].CLK
clk => dx1_3_reg[0].CLK
clk => dx1_3_reg[1].CLK
clk => dx1_3_reg[2].CLK
clk => dx1_3_reg[3].CLK
clk => dx1_3_reg[4].CLK
clk => dx1_3_reg[5].CLK
clk => dx1_3_reg[6].CLK
clk => dx1_3_reg[7].CLK
clk => dx1_2_reg[-28].CLK
clk => dx1_2_reg[-27].CLK
clk => dx1_2_reg[-26].CLK
clk => dx1_2_reg[-25].CLK
clk => dx1_2_reg[-24].CLK
clk => dx1_2_reg[-23].CLK
clk => dx1_2_reg[-22].CLK
clk => dx1_2_reg[-21].CLK
clk => dx1_2_reg[-20].CLK
clk => dx1_2_reg[-19].CLK
clk => dx1_2_reg[-18].CLK
clk => dx1_2_reg[-17].CLK
clk => dx1_2_reg[-16].CLK
clk => dx1_2_reg[-15].CLK
clk => dx1_2_reg[-14].CLK
clk => dx1_2_reg[-13].CLK
clk => dx1_2_reg[-12].CLK
clk => dx1_2_reg[-11].CLK
clk => dx1_2_reg[-10].CLK
clk => dx1_2_reg[-9].CLK
clk => dx1_2_reg[-8].CLK
clk => dx1_2_reg[-7].CLK
clk => dx1_2_reg[-6].CLK
clk => dx1_2_reg[-5].CLK
clk => dx1_2_reg[-4].CLK
clk => dx1_2_reg[-3].CLK
clk => dx1_2_reg[-2].CLK
clk => dx1_2_reg[-1].CLK
clk => dx1_2_reg[0].CLK
clk => dx1_2_reg[1].CLK
clk => dx1_2_reg[2].CLK
clk => dx1_2_reg[3].CLK
clk => dx1_2_reg[4].CLK
clk => dx1_2_reg[5].CLK
clk => dx1_2_reg[6].CLK
clk => dx1_2_reg[7].CLK
clk => dx1_2_reg[8].CLK
clk => dx1_2_reg[9].CLK
clk => dx1_2_reg[10].CLK
clk => dx1_2_reg[11].CLK
clk => dx1_2_reg[12].CLK
clk => dx1_2_reg[13].CLK
clk => dx1_2_reg[14].CLK
clk => dx1_2_reg[15].CLK
clk => dx1_1_reg[-28].CLK
clk => dx1_1_reg[-27].CLK
clk => dx1_1_reg[-26].CLK
clk => dx1_1_reg[-25].CLK
clk => dx1_1_reg[-24].CLK
clk => dx1_1_reg[-23].CLK
clk => dx1_1_reg[-22].CLK
clk => dx1_1_reg[-21].CLK
clk => dx1_1_reg[-20].CLK
clk => dx1_1_reg[-19].CLK
clk => dx1_1_reg[-18].CLK
clk => dx1_1_reg[-17].CLK
clk => dx1_1_reg[-16].CLK
clk => dx1_1_reg[-15].CLK
clk => dx1_1_reg[-14].CLK
clk => dx1_1_reg[-13].CLK
clk => dx1_1_reg[-12].CLK
clk => dx1_1_reg[-11].CLK
clk => dx1_1_reg[-10].CLK
clk => dx1_1_reg[-9].CLK
clk => dx1_1_reg[-8].CLK
clk => dx1_1_reg[-7].CLK
clk => dx1_1_reg[-6].CLK
clk => dx1_1_reg[-5].CLK
clk => dx1_1_reg[-4].CLK
clk => dx1_1_reg[-3].CLK
clk => dx1_1_reg[-2].CLK
clk => dx1_1_reg[-1].CLK
clk => dx1_1_reg[0].CLK
clk => dx1_1_reg[1].CLK
clk => dx1_1_reg[2].CLK
clk => dx1_1_reg[3].CLK
clk => dx1_1_reg[4].CLK
clk => dx1_1_reg[5].CLK
clk => dx1_1_reg[6].CLK
clk => dx1_1_reg[7].CLK
clk => dx1_1_reg[8].CLK
clk => dx1_1_reg[9].CLK
clk => dx1_1_reg[10].CLK
clk => dx1_1_reg[11].CLK
clk => dx1_1_reg[12].CLK
clk => dx1_1_reg[13].CLK
clk => dx1_1_reg[14].CLK
clk => dx1_1_reg[15].CLK
rst => dz4_1_reg[-14].ACLR
rst => dz4_1_reg[-13].ACLR
rst => dz4_1_reg[-12].ACLR
rst => dz4_1_reg[-11].ACLR
rst => dz4_1_reg[-10].ACLR
rst => dz4_1_reg[-9].ACLR
rst => dz4_1_reg[-8].ACLR
rst => dz4_1_reg[-7].ACLR
rst => dz4_1_reg[-6].ACLR
rst => dz4_1_reg[-5].ACLR
rst => dz4_1_reg[-4].ACLR
rst => dz4_1_reg[-3].ACLR
rst => dz4_1_reg[-2].ACLR
rst => dz4_1_reg[-1].ACLR
rst => dz4_1_reg[0].ACLR
rst => dz4_1_reg[1].ACLR
rst => dz4_1_reg[2].ACLR
rst => dz4_1_reg[3].ACLR
rst => dz4_1_reg[4].ACLR
rst => dz4_1_reg[5].ACLR
rst => dz4_1_reg[6].ACLR
rst => dz4_1_reg[7].ACLR
rst => dz3_1_reg[-14].ACLR
rst => dz3_1_reg[-13].ACLR
rst => dz3_1_reg[-12].ACLR
rst => dz3_1_reg[-11].ACLR
rst => dz3_1_reg[-10].ACLR
rst => dz3_1_reg[-9].ACLR
rst => dz3_1_reg[-8].ACLR
rst => dz3_1_reg[-7].ACLR
rst => dz3_1_reg[-6].ACLR
rst => dz3_1_reg[-5].ACLR
rst => dz3_1_reg[-4].ACLR
rst => dz3_1_reg[-3].ACLR
rst => dz3_1_reg[-2].ACLR
rst => dz3_1_reg[-1].ACLR
rst => dz3_1_reg[0].ACLR
rst => dz3_1_reg[1].ACLR
rst => dz3_1_reg[2].ACLR
rst => dz3_1_reg[3].ACLR
rst => dz3_1_reg[4].ACLR
rst => dz3_1_reg[5].ACLR
rst => dz3_1_reg[6].ACLR
rst => dz3_1_reg[7].ACLR
rst => dz2_1_reg[-14].ACLR
rst => dz2_1_reg[-13].ACLR
rst => dz2_1_reg[-12].ACLR
rst => dz2_1_reg[-11].ACLR
rst => dz2_1_reg[-10].ACLR
rst => dz2_1_reg[-9].ACLR
rst => dz2_1_reg[-8].ACLR
rst => dz2_1_reg[-7].ACLR
rst => dz2_1_reg[-6].ACLR
rst => dz2_1_reg[-5].ACLR
rst => dz2_1_reg[-4].ACLR
rst => dz2_1_reg[-3].ACLR
rst => dz2_1_reg[-2].ACLR
rst => dz2_1_reg[-1].ACLR
rst => dz2_1_reg[0].ACLR
rst => dz2_1_reg[1].ACLR
rst => dz2_1_reg[2].ACLR
rst => dz2_1_reg[3].ACLR
rst => dz2_1_reg[4].ACLR
rst => dz2_1_reg[5].ACLR
rst => dz2_1_reg[6].ACLR
rst => dz2_1_reg[7].ACLR
rst => dz1_1_reg[-14].ACLR
rst => dz1_1_reg[-13].ACLR
rst => dz1_1_reg[-12].ACLR
rst => dz1_1_reg[-11].ACLR
rst => dz1_1_reg[-10].ACLR
rst => dz1_1_reg[-9].ACLR
rst => dz1_1_reg[-8].ACLR
rst => dz1_1_reg[-7].ACLR
rst => dz1_1_reg[-6].ACLR
rst => dz1_1_reg[-5].ACLR
rst => dz1_1_reg[-4].ACLR
rst => dz1_1_reg[-3].ACLR
rst => dz1_1_reg[-2].ACLR
rst => dz1_1_reg[-1].ACLR
rst => dz1_1_reg[0].ACLR
rst => dz1_1_reg[1].ACLR
rst => dz1_1_reg[2].ACLR
rst => dz1_1_reg[3].ACLR
rst => dz1_1_reg[4].ACLR
rst => dz1_1_reg[5].ACLR
rst => dz1_1_reg[6].ACLR
rst => dz1_1_reg[7].ACLR
rst => dz1_1_reg[8].ACLR
rst => dz1_1_reg[9].ACLR
rst => dz1_1_reg[10].ACLR
rst => dz1_1_reg[11].ACLR
rst => dz1_1_reg[12].ACLR
rst => dz1_1_reg[13].ACLR
rst => dz1_1_reg[14].ACLR
rst => dz1_1_reg[15].ACLR
rst => dy4_1_reg[-14].ACLR
rst => dy4_1_reg[-13].ACLR
rst => dy4_1_reg[-12].ACLR
rst => dy4_1_reg[-11].ACLR
rst => dy4_1_reg[-10].ACLR
rst => dy4_1_reg[-9].ACLR
rst => dy4_1_reg[-8].ACLR
rst => dy4_1_reg[-7].ACLR
rst => dy4_1_reg[-6].ACLR
rst => dy4_1_reg[-5].ACLR
rst => dy4_1_reg[-4].ACLR
rst => dy4_1_reg[-3].ACLR
rst => dy4_1_reg[-2].ACLR
rst => dy4_1_reg[-1].ACLR
rst => dy4_1_reg[0].ACLR
rst => dy4_1_reg[1].ACLR
rst => dy4_1_reg[2].ACLR
rst => dy4_1_reg[3].ACLR
rst => dy4_1_reg[4].ACLR
rst => dy4_1_reg[5].ACLR
rst => dy4_1_reg[6].ACLR
rst => dy4_1_reg[7].ACLR
rst => dy3_1_reg[-14].ACLR
rst => dy3_1_reg[-13].ACLR
rst => dy3_1_reg[-12].ACLR
rst => dy3_1_reg[-11].ACLR
rst => dy3_1_reg[-10].ACLR
rst => dy3_1_reg[-9].ACLR
rst => dy3_1_reg[-8].ACLR
rst => dy3_1_reg[-7].ACLR
rst => dy3_1_reg[-6].ACLR
rst => dy3_1_reg[-5].ACLR
rst => dy3_1_reg[-4].ACLR
rst => dy3_1_reg[-3].ACLR
rst => dy3_1_reg[-2].ACLR
rst => dy3_1_reg[-1].ACLR
rst => dy3_1_reg[0].ACLR
rst => dy3_1_reg[1].ACLR
rst => dy3_1_reg[2].ACLR
rst => dy3_1_reg[3].ACLR
rst => dy3_1_reg[4].ACLR
rst => dy3_1_reg[5].ACLR
rst => dy3_1_reg[6].ACLR
rst => dy3_1_reg[7].ACLR
rst => dy2_2_reg[-14].ACLR
rst => dy2_2_reg[-13].ACLR
rst => dy2_2_reg[-12].ACLR
rst => dy2_2_reg[-11].ACLR
rst => dy2_2_reg[-10].ACLR
rst => dy2_2_reg[-9].ACLR
rst => dy2_2_reg[-8].ACLR
rst => dy2_2_reg[-7].ACLR
rst => dy2_2_reg[-6].ACLR
rst => dy2_2_reg[-5].ACLR
rst => dy2_2_reg[-4].ACLR
rst => dy2_2_reg[-3].ACLR
rst => dy2_2_reg[-2].ACLR
rst => dy2_2_reg[-1].ACLR
rst => dy2_2_reg[0].ACLR
rst => dy2_2_reg[1].ACLR
rst => dy2_2_reg[2].ACLR
rst => dy2_2_reg[3].ACLR
rst => dy2_2_reg[4].ACLR
rst => dy2_2_reg[5].ACLR
rst => dy2_2_reg[6].ACLR
rst => dy2_2_reg[7].ACLR
rst => dy2_1_reg[-14].ACLR
rst => dy2_1_reg[-13].ACLR
rst => dy2_1_reg[-12].ACLR
rst => dy2_1_reg[-11].ACLR
rst => dy2_1_reg[-10].ACLR
rst => dy2_1_reg[-9].ACLR
rst => dy2_1_reg[-8].ACLR
rst => dy2_1_reg[-7].ACLR
rst => dy2_1_reg[-6].ACLR
rst => dy2_1_reg[-5].ACLR
rst => dy2_1_reg[-4].ACLR
rst => dy2_1_reg[-3].ACLR
rst => dy2_1_reg[-2].ACLR
rst => dy2_1_reg[-1].ACLR
rst => dy2_1_reg[0].ACLR
rst => dy2_1_reg[1].ACLR
rst => dy2_1_reg[2].ACLR
rst => dy2_1_reg[3].ACLR
rst => dy2_1_reg[4].ACLR
rst => dy2_1_reg[5].ACLR
rst => dy2_1_reg[6].ACLR
rst => dy2_1_reg[7].ACLR
rst => dy2_1_reg[8].ACLR
rst => dy2_1_reg[9].ACLR
rst => dy2_1_reg[10].ACLR
rst => dy2_1_reg[11].ACLR
rst => dy2_1_reg[12].ACLR
rst => dy2_1_reg[13].ACLR
rst => dy2_1_reg[14].ACLR
rst => dy2_1_reg[15].ACLR
rst => dy2_1_reg[16].ACLR
rst => dy1_3_reg[-14].ACLR
rst => dy1_3_reg[-13].ACLR
rst => dy1_3_reg[-12].ACLR
rst => dy1_3_reg[-11].ACLR
rst => dy1_3_reg[-10].ACLR
rst => dy1_3_reg[-9].ACLR
rst => dy1_3_reg[-8].ACLR
rst => dy1_3_reg[-7].ACLR
rst => dy1_3_reg[-6].ACLR
rst => dy1_3_reg[-5].ACLR
rst => dy1_3_reg[-4].ACLR
rst => dy1_3_reg[-3].ACLR
rst => dy1_3_reg[-2].ACLR
rst => dy1_3_reg[-1].ACLR
rst => dy1_3_reg[0].ACLR
rst => dy1_3_reg[1].ACLR
rst => dy1_3_reg[2].ACLR
rst => dy1_3_reg[3].ACLR
rst => dy1_3_reg[4].ACLR
rst => dy1_3_reg[5].ACLR
rst => dy1_3_reg[6].ACLR
rst => dy1_3_reg[7].ACLR
rst => dy1_2_reg[-28].ACLR
rst => dy1_2_reg[-27].ACLR
rst => dy1_2_reg[-26].ACLR
rst => dy1_2_reg[-25].ACLR
rst => dy1_2_reg[-24].ACLR
rst => dy1_2_reg[-23].ACLR
rst => dy1_2_reg[-22].ACLR
rst => dy1_2_reg[-21].ACLR
rst => dy1_2_reg[-20].ACLR
rst => dy1_2_reg[-19].ACLR
rst => dy1_2_reg[-18].ACLR
rst => dy1_2_reg[-17].ACLR
rst => dy1_2_reg[-16].ACLR
rst => dy1_2_reg[-15].ACLR
rst => dy1_2_reg[-14].ACLR
rst => dy1_2_reg[-13].ACLR
rst => dy1_2_reg[-12].ACLR
rst => dy1_2_reg[-11].ACLR
rst => dy1_2_reg[-10].ACLR
rst => dy1_2_reg[-9].ACLR
rst => dy1_2_reg[-8].ACLR
rst => dy1_2_reg[-7].ACLR
rst => dy1_2_reg[-6].ACLR
rst => dy1_2_reg[-5].ACLR
rst => dy1_2_reg[-4].ACLR
rst => dy1_2_reg[-3].ACLR
rst => dy1_2_reg[-2].ACLR
rst => dy1_2_reg[-1].ACLR
rst => dy1_2_reg[0].ACLR
rst => dy1_2_reg[1].ACLR
rst => dy1_2_reg[2].ACLR
rst => dy1_2_reg[3].ACLR
rst => dy1_2_reg[4].ACLR
rst => dy1_2_reg[5].ACLR
rst => dy1_2_reg[6].ACLR
rst => dy1_2_reg[7].ACLR
rst => dy1_2_reg[8].ACLR
rst => dy1_2_reg[9].ACLR
rst => dy1_2_reg[10].ACLR
rst => dy1_2_reg[11].ACLR
rst => dy1_2_reg[12].ACLR
rst => dy1_2_reg[13].ACLR
rst => dy1_2_reg[14].ACLR
rst => dy1_2_reg[15].ACLR
rst => dy1_1_reg[-28].ACLR
rst => dy1_1_reg[-27].ACLR
rst => dy1_1_reg[-26].ACLR
rst => dy1_1_reg[-25].ACLR
rst => dy1_1_reg[-24].ACLR
rst => dy1_1_reg[-23].ACLR
rst => dy1_1_reg[-22].ACLR
rst => dy1_1_reg[-21].ACLR
rst => dy1_1_reg[-20].ACLR
rst => dy1_1_reg[-19].ACLR
rst => dy1_1_reg[-18].ACLR
rst => dy1_1_reg[-17].ACLR
rst => dy1_1_reg[-16].ACLR
rst => dy1_1_reg[-15].ACLR
rst => dy1_1_reg[-14].ACLR
rst => dy1_1_reg[-13].ACLR
rst => dy1_1_reg[-12].ACLR
rst => dy1_1_reg[-11].ACLR
rst => dy1_1_reg[-10].ACLR
rst => dy1_1_reg[-9].ACLR
rst => dy1_1_reg[-8].ACLR
rst => dy1_1_reg[-7].ACLR
rst => dy1_1_reg[-6].ACLR
rst => dy1_1_reg[-5].ACLR
rst => dy1_1_reg[-4].ACLR
rst => dy1_1_reg[-3].ACLR
rst => dy1_1_reg[-2].ACLR
rst => dy1_1_reg[-1].ACLR
rst => dy1_1_reg[0].ACLR
rst => dy1_1_reg[1].ACLR
rst => dy1_1_reg[2].ACLR
rst => dy1_1_reg[3].ACLR
rst => dy1_1_reg[4].ACLR
rst => dy1_1_reg[5].ACLR
rst => dy1_1_reg[6].ACLR
rst => dy1_1_reg[7].ACLR
rst => dy1_1_reg[8].ACLR
rst => dy1_1_reg[9].ACLR
rst => dy1_1_reg[10].ACLR
rst => dy1_1_reg[11].ACLR
rst => dy1_1_reg[12].ACLR
rst => dy1_1_reg[13].ACLR
rst => dy1_1_reg[14].ACLR
rst => dy1_1_reg[15].ACLR
rst => dx4_1_reg[-14].ACLR
rst => dx4_1_reg[-13].ACLR
rst => dx4_1_reg[-12].ACLR
rst => dx4_1_reg[-11].ACLR
rst => dx4_1_reg[-10].ACLR
rst => dx4_1_reg[-9].ACLR
rst => dx4_1_reg[-8].ACLR
rst => dx4_1_reg[-7].ACLR
rst => dx4_1_reg[-6].ACLR
rst => dx4_1_reg[-5].ACLR
rst => dx4_1_reg[-4].ACLR
rst => dx4_1_reg[-3].ACLR
rst => dx4_1_reg[-2].ACLR
rst => dx4_1_reg[-1].ACLR
rst => dx4_1_reg[0].ACLR
rst => dx4_1_reg[1].ACLR
rst => dx4_1_reg[2].ACLR
rst => dx4_1_reg[3].ACLR
rst => dx4_1_reg[4].ACLR
rst => dx4_1_reg[5].ACLR
rst => dx4_1_reg[6].ACLR
rst => dx4_1_reg[7].ACLR
rst => dx3_1_reg[-14].ACLR
rst => dx3_1_reg[-13].ACLR
rst => dx3_1_reg[-12].ACLR
rst => dx3_1_reg[-11].ACLR
rst => dx3_1_reg[-10].ACLR
rst => dx3_1_reg[-9].ACLR
rst => dx3_1_reg[-8].ACLR
rst => dx3_1_reg[-7].ACLR
rst => dx3_1_reg[-6].ACLR
rst => dx3_1_reg[-5].ACLR
rst => dx3_1_reg[-4].ACLR
rst => dx3_1_reg[-3].ACLR
rst => dx3_1_reg[-2].ACLR
rst => dx3_1_reg[-1].ACLR
rst => dx3_1_reg[0].ACLR
rst => dx3_1_reg[1].ACLR
rst => dx3_1_reg[2].ACLR
rst => dx3_1_reg[3].ACLR
rst => dx3_1_reg[4].ACLR
rst => dx3_1_reg[5].ACLR
rst => dx3_1_reg[6].ACLR
rst => dx3_1_reg[7].ACLR
rst => dx2_2_reg[-14].ACLR
rst => dx2_2_reg[-13].ACLR
rst => dx2_2_reg[-12].ACLR
rst => dx2_2_reg[-11].ACLR
rst => dx2_2_reg[-10].ACLR
rst => dx2_2_reg[-9].ACLR
rst => dx2_2_reg[-8].ACLR
rst => dx2_2_reg[-7].ACLR
rst => dx2_2_reg[-6].ACLR
rst => dx2_2_reg[-5].ACLR
rst => dx2_2_reg[-4].ACLR
rst => dx2_2_reg[-3].ACLR
rst => dx2_2_reg[-2].ACLR
rst => dx2_2_reg[-1].ACLR
rst => dx2_2_reg[0].ACLR
rst => dx2_2_reg[1].ACLR
rst => dx2_2_reg[2].ACLR
rst => dx2_2_reg[3].ACLR
rst => dx2_2_reg[4].ACLR
rst => dx2_2_reg[5].ACLR
rst => dx2_2_reg[6].ACLR
rst => dx2_2_reg[7].ACLR
rst => dx2_1_reg[-14].ACLR
rst => dx2_1_reg[-13].ACLR
rst => dx2_1_reg[-12].ACLR
rst => dx2_1_reg[-11].ACLR
rst => dx2_1_reg[-10].ACLR
rst => dx2_1_reg[-9].ACLR
rst => dx2_1_reg[-8].ACLR
rst => dx2_1_reg[-7].ACLR
rst => dx2_1_reg[-6].ACLR
rst => dx2_1_reg[-5].ACLR
rst => dx2_1_reg[-4].ACLR
rst => dx2_1_reg[-3].ACLR
rst => dx2_1_reg[-2].ACLR
rst => dx2_1_reg[-1].ACLR
rst => dx2_1_reg[0].ACLR
rst => dx2_1_reg[1].ACLR
rst => dx2_1_reg[2].ACLR
rst => dx2_1_reg[3].ACLR
rst => dx2_1_reg[4].ACLR
rst => dx2_1_reg[5].ACLR
rst => dx2_1_reg[6].ACLR
rst => dx2_1_reg[7].ACLR
rst => dx2_1_reg[8].ACLR
rst => dx2_1_reg[9].ACLR
rst => dx2_1_reg[10].ACLR
rst => dx2_1_reg[11].ACLR
rst => dx2_1_reg[12].ACLR
rst => dx2_1_reg[13].ACLR
rst => dx2_1_reg[14].ACLR
rst => dx2_1_reg[15].ACLR
rst => dx2_1_reg[16].ACLR
rst => dx1_3_reg[-14].ACLR
rst => dx1_3_reg[-13].ACLR
rst => dx1_3_reg[-12].ACLR
rst => dx1_3_reg[-11].ACLR
rst => dx1_3_reg[-10].ACLR
rst => dx1_3_reg[-9].ACLR
rst => dx1_3_reg[-8].ACLR
rst => dx1_3_reg[-7].ACLR
rst => dx1_3_reg[-6].ACLR
rst => dx1_3_reg[-5].ACLR
rst => dx1_3_reg[-4].ACLR
rst => dx1_3_reg[-3].ACLR
rst => dx1_3_reg[-2].ACLR
rst => dx1_3_reg[-1].ACLR
rst => dx1_3_reg[0].ACLR
rst => dx1_3_reg[1].ACLR
rst => dx1_3_reg[2].ACLR
rst => dx1_3_reg[3].ACLR
rst => dx1_3_reg[4].ACLR
rst => dx1_3_reg[5].ACLR
rst => dx1_3_reg[6].ACLR
rst => dx1_3_reg[7].ACLR
rst => dx1_2_reg[-28].ACLR
rst => dx1_2_reg[-27].ACLR
rst => dx1_2_reg[-26].ACLR
rst => dx1_2_reg[-25].ACLR
rst => dx1_2_reg[-24].ACLR
rst => dx1_2_reg[-23].ACLR
rst => dx1_2_reg[-22].ACLR
rst => dx1_2_reg[-21].ACLR
rst => dx1_2_reg[-20].ACLR
rst => dx1_2_reg[-19].ACLR
rst => dx1_2_reg[-18].ACLR
rst => dx1_2_reg[-17].ACLR
rst => dx1_2_reg[-16].ACLR
rst => dx1_2_reg[-15].ACLR
rst => dx1_2_reg[-14].ACLR
rst => dx1_2_reg[-13].ACLR
rst => dx1_2_reg[-12].ACLR
rst => dx1_2_reg[-11].ACLR
rst => dx1_2_reg[-10].ACLR
rst => dx1_2_reg[-9].ACLR
rst => dx1_2_reg[-8].ACLR
rst => dx1_2_reg[-7].ACLR
rst => dx1_2_reg[-6].ACLR
rst => dx1_2_reg[-5].ACLR
rst => dx1_2_reg[-4].ACLR
rst => dx1_2_reg[-3].ACLR
rst => dx1_2_reg[-2].ACLR
rst => dx1_2_reg[-1].ACLR
rst => dx1_2_reg[0].ACLR
rst => dx1_2_reg[1].ACLR
rst => dx1_2_reg[2].ACLR
rst => dx1_2_reg[3].ACLR
rst => dx1_2_reg[4].ACLR
rst => dx1_2_reg[5].ACLR
rst => dx1_2_reg[6].ACLR
rst => dx1_2_reg[7].ACLR
rst => dx1_2_reg[8].ACLR
rst => dx1_2_reg[9].ACLR
rst => dx1_2_reg[10].ACLR
rst => dx1_2_reg[11].ACLR
rst => dx1_2_reg[12].ACLR
rst => dx1_2_reg[13].ACLR
rst => dx1_2_reg[14].ACLR
rst => dx1_2_reg[15].ACLR
rst => dx1_1_reg[-28].ACLR
rst => dx1_1_reg[-27].ACLR
rst => dx1_1_reg[-26].ACLR
rst => dx1_1_reg[-25].ACLR
rst => dx1_1_reg[-24].ACLR
rst => dx1_1_reg[-23].ACLR
rst => dx1_1_reg[-22].ACLR
rst => dx1_1_reg[-21].ACLR
rst => dx1_1_reg[-20].ACLR
rst => dx1_1_reg[-19].ACLR
rst => dx1_1_reg[-18].ACLR
rst => dx1_1_reg[-17].ACLR
rst => dx1_1_reg[-16].ACLR
rst => dx1_1_reg[-15].ACLR
rst => dx1_1_reg[-14].ACLR
rst => dx1_1_reg[-13].ACLR
rst => dx1_1_reg[-12].ACLR
rst => dx1_1_reg[-11].ACLR
rst => dx1_1_reg[-10].ACLR
rst => dx1_1_reg[-9].ACLR
rst => dx1_1_reg[-8].ACLR
rst => dx1_1_reg[-7].ACLR
rst => dx1_1_reg[-6].ACLR
rst => dx1_1_reg[-5].ACLR
rst => dx1_1_reg[-4].ACLR
rst => dx1_1_reg[-3].ACLR
rst => dx1_1_reg[-2].ACLR
rst => dx1_1_reg[-1].ACLR
rst => dx1_1_reg[0].ACLR
rst => dx1_1_reg[1].ACLR
rst => dx1_1_reg[2].ACLR
rst => dx1_1_reg[3].ACLR
rst => dx1_1_reg[4].ACLR
rst => dx1_1_reg[5].ACLR
rst => dx1_1_reg[6].ACLR
rst => dx1_1_reg[7].ACLR
rst => dx1_1_reg[8].ACLR
rst => dx1_1_reg[9].ACLR
rst => dx1_1_reg[10].ACLR
rst => dx1_1_reg[11].ACLR
rst => dx1_1_reg[12].ACLR
rst => dx1_1_reg[13].ACLR
rst => dx1_1_reg[14].ACLR
rst => dx1_1_reg[15].ACLR
i_tdata[2][0] => Mult1.IN39
i_tdata[2][0] => Mult3.IN39
i_tdata[2][1] => Mult1.IN38
i_tdata[2][1] => Mult3.IN38
i_tdata[2][2] => Mult1.IN37
i_tdata[2][2] => Mult3.IN37
i_tdata[2][3] => Mult1.IN36
i_tdata[2][3] => Mult3.IN36
i_tdata[2][4] => Mult1.IN35
i_tdata[2][4] => Mult3.IN35
i_tdata[2][5] => Mult1.IN34
i_tdata[2][5] => Mult3.IN34
i_tdata[2][6] => Mult1.IN33
i_tdata[2][6] => Mult3.IN33
i_tdata[2][7] => Mult1.IN32
i_tdata[2][7] => Mult3.IN32
i_tdata[2][8] => heaviside_memory:HEAVISIDE_MEMORY.addr[0]
i_tdata[2][8] => Mult1.IN28
i_tdata[2][8] => Mult3.IN28
i_tdata[2][8] => o_addr[0].DATAIN
i_tdata[2][9] => heaviside_memory:HEAVISIDE_MEMORY.addr[1]
i_tdata[2][9] => Mult1.IN27
i_tdata[2][9] => Mult3.IN27
i_tdata[2][9] => o_addr[1].DATAIN
i_tdata[2][10] => heaviside_memory:HEAVISIDE_MEMORY.addr[2]
i_tdata[2][10] => Mult1.IN26
i_tdata[2][10] => Mult3.IN26
i_tdata[2][10] => o_addr[2].DATAIN
i_tdata[2][11] => heaviside_memory:HEAVISIDE_MEMORY.addr[3]
i_tdata[2][11] => Mult1.IN25
i_tdata[2][11] => Mult3.IN25
i_tdata[2][11] => o_addr[3].DATAIN
i_tdata[2][12] => heaviside_memory:HEAVISIDE_MEMORY.addr[4]
i_tdata[2][12] => Mult1.IN24
i_tdata[2][12] => Mult3.IN24
i_tdata[2][12] => o_addr[4].DATAIN
i_tdata[2][13] => heaviside_memory:HEAVISIDE_MEMORY.addr[5]
i_tdata[2][13] => Mult1.IN23
i_tdata[2][13] => Mult3.IN23
i_tdata[2][13] => o_addr[5].DATAIN
i_tdata[2][14] => heaviside_memory:HEAVISIDE_MEMORY.addr[6]
i_tdata[2][14] => Mult1.IN22
i_tdata[2][14] => Mult3.IN22
i_tdata[2][14] => o_addr[6].DATAIN
i_tdata[2][15] => heaviside_memory:HEAVISIDE_MEMORY.addr[7]
i_tdata[2][15] => Mult1.IN21
i_tdata[2][15] => Mult3.IN21
i_tdata[2][15] => o_addr[7].DATAIN
i_tdata[2][16] => heaviside_memory:HEAVISIDE_MEMORY.addr[8]
i_tdata[2][16] => Mult1.IN20
i_tdata[2][16] => Mult3.IN20
i_tdata[2][16] => o_addr[8].DATAIN
i_tdata[2][17] => heaviside_memory:HEAVISIDE_MEMORY.addr[9]
i_tdata[2][17] => Mult1.IN19
i_tdata[2][17] => Mult3.IN19
i_tdata[2][17] => o_addr[9].DATAIN
i_tdata[2][18] => heaviside_memory:HEAVISIDE_MEMORY.addr[10]
i_tdata[2][18] => Mult1.IN18
i_tdata[2][18] => Mult3.IN18
i_tdata[2][18] => o_addr[10].DATAIN
i_tdata[2][19] => Mult1.IN31
i_tdata[2][19] => Mult3.IN31
i_tdata[2][19] => heaviside_memory:HEAVISIDE_MEMORY.addr[11]
i_tdata[2][19] => o_addr[11].DATAIN
i_tdata[2][20] => Mult1.IN30
i_tdata[2][20] => Mult3.IN30
i_tdata[2][21] => Mult1.IN29
i_tdata[2][21] => Mult3.IN29
i_tdata[1][0] => Mult0.IN39
i_tdata[1][0] => Mult2.IN38
i_tdata[1][0] => Mult4.IN39
i_tdata[1][1] => Mult0.IN38
i_tdata[1][1] => Mult2.IN37
i_tdata[1][1] => Mult4.IN38
i_tdata[1][2] => Mult0.IN37
i_tdata[1][2] => Mult2.IN36
i_tdata[1][2] => Mult4.IN37
i_tdata[1][3] => Mult0.IN36
i_tdata[1][3] => Mult2.IN35
i_tdata[1][3] => Mult4.IN36
i_tdata[1][4] => Mult0.IN35
i_tdata[1][4] => Mult2.IN34
i_tdata[1][4] => Mult4.IN35
i_tdata[1][5] => Mult0.IN34
i_tdata[1][5] => Mult2.IN33
i_tdata[1][5] => Mult4.IN34
i_tdata[1][6] => Mult0.IN33
i_tdata[1][6] => Mult2.IN32
i_tdata[1][6] => Mult4.IN33
i_tdata[1][7] => Mult0.IN32
i_tdata[1][7] => Mult2.IN31
i_tdata[1][7] => Mult4.IN32
i_tdata[1][8] => Mult0.IN31
i_tdata[1][8] => Mult2.IN30
i_tdata[1][8] => Mult4.IN31
i_tdata[1][9] => Mult0.IN30
i_tdata[1][9] => Mult2.IN29
i_tdata[1][9] => Mult4.IN30
i_tdata[1][10] => Mult0.IN29
i_tdata[1][10] => Mult2.IN28
i_tdata[1][10] => Mult4.IN29
i_tdata[1][11] => Mult0.IN28
i_tdata[1][11] => Mult2.IN27
i_tdata[1][11] => Mult4.IN28
i_tdata[1][12] => Mult0.IN27
i_tdata[1][12] => Mult2.IN26
i_tdata[1][12] => Mult4.IN27
i_tdata[1][13] => Mult0.IN26
i_tdata[1][13] => Mult2.IN25
i_tdata[1][13] => Mult4.IN26
i_tdata[1][14] => Mult0.IN25
i_tdata[1][14] => Mult2.IN24
i_tdata[1][14] => Mult4.IN25
i_tdata[1][15] => Mult0.IN24
i_tdata[1][15] => Mult2.IN23
i_tdata[1][15] => Mult4.IN24
i_tdata[1][16] => Mult0.IN23
i_tdata[1][16] => Mult2.IN22
i_tdata[1][16] => Mult4.IN23
i_tdata[1][17] => Mult0.IN22
i_tdata[1][17] => Mult2.IN21
i_tdata[1][17] => Mult4.IN22
i_tdata[1][18] => Mult0.IN21
i_tdata[1][18] => Mult2.IN20
i_tdata[1][18] => Mult4.IN21
i_tdata[1][19] => Mult0.IN20
i_tdata[1][19] => Mult2.IN19
i_tdata[1][19] => Mult4.IN20
i_tdata[1][20] => Mult0.IN19
i_tdata[1][20] => Mult2.IN18
i_tdata[1][20] => Mult4.IN19
i_tdata[1][21] => Mult0.IN18
i_tdata[1][21] => Mult2.IN17
i_tdata[1][21] => Mult4.IN18
i_tdata[0][0] => dy1_3_reg[-14].DATAIN
i_tdata[0][0] => dx1_3_reg[-14].DATAIN
i_tdata[0][1] => dy1_3_reg[-13].DATAIN
i_tdata[0][1] => dx1_3_reg[-13].DATAIN
i_tdata[0][2] => dy1_3_reg[-12].DATAIN
i_tdata[0][2] => dx1_3_reg[-12].DATAIN
i_tdata[0][3] => dy1_3_reg[-11].DATAIN
i_tdata[0][3] => dx1_3_reg[-11].DATAIN
i_tdata[0][4] => dy1_3_reg[-10].DATAIN
i_tdata[0][4] => dx1_3_reg[-10].DATAIN
i_tdata[0][5] => dy1_3_reg[-9].DATAIN
i_tdata[0][5] => dx1_3_reg[-9].DATAIN
i_tdata[0][6] => dy1_3_reg[-8].DATAIN
i_tdata[0][6] => dx1_3_reg[-8].DATAIN
i_tdata[0][7] => dy1_3_reg[-7].DATAIN
i_tdata[0][7] => dx1_3_reg[-7].DATAIN
i_tdata[0][8] => dy1_3_reg[-6].DATAIN
i_tdata[0][8] => dx1_3_reg[-6].DATAIN
i_tdata[0][9] => dy1_3_reg[-5].DATAIN
i_tdata[0][9] => dx1_3_reg[-5].DATAIN
i_tdata[0][10] => dy1_3_reg[-4].DATAIN
i_tdata[0][10] => dx1_3_reg[-4].DATAIN
i_tdata[0][11] => dy1_3_reg[-3].DATAIN
i_tdata[0][11] => dx1_3_reg[-3].DATAIN
i_tdata[0][12] => dy1_3_reg[-2].DATAIN
i_tdata[0][12] => dx1_3_reg[-2].DATAIN
i_tdata[0][13] => dy1_3_reg[-1].DATAIN
i_tdata[0][13] => dx1_3_reg[-1].DATAIN
i_tdata[0][14] => dy1_3_reg[0].DATAIN
i_tdata[0][14] => dx1_3_reg[0].DATAIN
i_tdata[0][15] => dy1_3_reg[1].DATAIN
i_tdata[0][15] => dx1_3_reg[1].DATAIN
i_tdata[0][16] => dy1_3_reg[2].DATAIN
i_tdata[0][16] => dx1_3_reg[2].DATAIN
i_tdata[0][17] => dy1_3_reg[3].DATAIN
i_tdata[0][17] => dx1_3_reg[3].DATAIN
i_tdata[0][18] => dy1_3_reg[4].DATAIN
i_tdata[0][18] => dx1_3_reg[4].DATAIN
i_tdata[0][19] => dy1_3_reg[5].DATAIN
i_tdata[0][19] => dx1_3_reg[5].DATAIN
i_tdata[0][20] => dy1_3_reg[6].DATAIN
i_tdata[0][20] => dx1_3_reg[6].DATAIN
i_tdata[0][21] => dy1_3_reg[7].DATAIN
i_tdata[0][21] => dx1_3_reg[7].DATAIN
o_tdata[2][0] <= dz4_1_reg[-14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][1] <= dz4_1_reg[-13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][2] <= dz4_1_reg[-12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][3] <= dz4_1_reg[-11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][4] <= dz4_1_reg[-10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][5] <= dz4_1_reg[-9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][6] <= dz4_1_reg[-8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][7] <= dz4_1_reg[-7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][8] <= dz4_1_reg[-6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][9] <= dz4_1_reg[-5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][10] <= dz4_1_reg[-4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][11] <= dz4_1_reg[-3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][12] <= dz4_1_reg[-2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][13] <= dz4_1_reg[-1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][14] <= dz4_1_reg[0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][15] <= dz4_1_reg[1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][16] <= dz4_1_reg[2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][17] <= dz4_1_reg[3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][18] <= dz4_1_reg[4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][19] <= dz4_1_reg[5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][20] <= dz4_1_reg[6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][21] <= dz4_1_reg[7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][0] <= dy4_1_reg[-14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][1] <= dy4_1_reg[-13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][2] <= dy4_1_reg[-12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][3] <= dy4_1_reg[-11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][4] <= dy4_1_reg[-10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][5] <= dy4_1_reg[-9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][6] <= dy4_1_reg[-8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][7] <= dy4_1_reg[-7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][8] <= dy4_1_reg[-6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][9] <= dy4_1_reg[-5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][10] <= dy4_1_reg[-4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][11] <= dy4_1_reg[-3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][12] <= dy4_1_reg[-2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][13] <= dy4_1_reg[-1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][14] <= dy4_1_reg[0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][15] <= dy4_1_reg[1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][16] <= dy4_1_reg[2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][17] <= dy4_1_reg[3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][18] <= dy4_1_reg[4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][19] <= dy4_1_reg[5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][20] <= dy4_1_reg[6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][21] <= dy4_1_reg[7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][0] <= dx4_1_reg[-14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][1] <= dx4_1_reg[-13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][2] <= dx4_1_reg[-12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][3] <= dx4_1_reg[-11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][4] <= dx4_1_reg[-10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][5] <= dx4_1_reg[-9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][6] <= dx4_1_reg[-8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][7] <= dx4_1_reg[-7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][8] <= dx4_1_reg[-6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][9] <= dx4_1_reg[-5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][10] <= dx4_1_reg[-4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][11] <= dx4_1_reg[-3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][12] <= dx4_1_reg[-2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][13] <= dx4_1_reg[-1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][14] <= dx4_1_reg[0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][15] <= dx4_1_reg[1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][16] <= dx4_1_reg[2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][17] <= dx4_1_reg[3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][18] <= dx4_1_reg[4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][19] <= dx4_1_reg[5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][20] <= dx4_1_reg[6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][21] <= dx4_1_reg[7].DB_MAX_OUTPUT_PORT_TYPE
o_addr[0] <= i_tdata[2][8].DB_MAX_OUTPUT_PORT_TYPE
o_addr[1] <= i_tdata[2][9].DB_MAX_OUTPUT_PORT_TYPE
o_addr[2] <= i_tdata[2][10].DB_MAX_OUTPUT_PORT_TYPE
o_addr[3] <= i_tdata[2][11].DB_MAX_OUTPUT_PORT_TYPE
o_addr[4] <= i_tdata[2][12].DB_MAX_OUTPUT_PORT_TYPE
o_addr[5] <= i_tdata[2][13].DB_MAX_OUTPUT_PORT_TYPE
o_addr[6] <= i_tdata[2][14].DB_MAX_OUTPUT_PORT_TYPE
o_addr[7] <= i_tdata[2][15].DB_MAX_OUTPUT_PORT_TYPE
o_addr[8] <= i_tdata[2][16].DB_MAX_OUTPUT_PORT_TYPE
o_addr[9] <= i_tdata[2][17].DB_MAX_OUTPUT_PORT_TYPE
o_addr[10] <= i_tdata[2][18].DB_MAX_OUTPUT_PORT_TYPE
o_addr[11] <= i_tdata[2][19].DB_MAX_OUTPUT_PORT_TYPE
o_d_out[0] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[0]
o_d_out[1] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[1]
o_d_out[2] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[2]
o_d_out[3] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[3]
o_d_out[4] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[4]
o_d_out[5] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[5]
o_d_out[6] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[6]
o_d_out[7] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[7]
o_d_out[8] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[8]
o_d_out[9] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[9]
o_d_out[10] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[10]
o_d_out[11] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[11]
o_d_out[12] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[12]
o_d_out[13] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[13]
o_d_out[14] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[14]
o_d_out[15] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[15]
o_d_out[16] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[16]
o_d_out[17] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[17]
o_d_out[18] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[18]
o_d_out[19] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[19]
o_d_out[20] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[20]
o_d_out[21] <= heaviside_memory:HEAVISIDE_MEMORY.d_out[21]


|RC2_oscillator|deriv_calc_RC2:DERIV_CALC|Heaviside_memory:HEAVISIDE_MEMORY
clk => mem_out_reg[0].CLK
clk => mem_out_reg[1].CLK
clk => mem_out_reg[2].CLK
clk => mem_out_reg[3].CLK
clk => mem_out_reg[4].CLK
clk => mem_out_reg[5].CLK
clk => mem_out_reg[6].CLK
clk => mem_out_reg[7].CLK
clk => mem_out_reg[8].CLK
clk => mem_out_reg[9].CLK
clk => mem_out_reg[10].CLK
clk => mem_out_reg[11].CLK
clk => mem_out_reg[12].CLK
clk => mem_out_reg[13].CLK
clk => mem_out_reg[14].CLK
clk => mem_out_reg[15].CLK
clk => mem_out_reg[16].CLK
clk => mem_out_reg[17].CLK
clk => mem_out_reg[18].CLK
clk => mem_out_reg[19].CLK
clk => mem_out_reg[20].CLK
clk => mem_out_reg[21].CLK
we => ~NO_FANOUT~
addr[0] => mem.RADDR
addr[1] => mem.RADDR1
addr[2] => mem.RADDR2
addr[3] => mem.RADDR3
addr[4] => mem.RADDR4
addr[5] => mem.RADDR5
addr[6] => mem.RADDR6
addr[7] => mem.RADDR7
addr[8] => mem.RADDR8
addr[9] => mem.RADDR9
addr[10] => mem.RADDR10
addr[11] => mem.RADDR11
d_in[0] => ~NO_FANOUT~
d_in[1] => ~NO_FANOUT~
d_in[2] => ~NO_FANOUT~
d_in[3] => ~NO_FANOUT~
d_in[4] => ~NO_FANOUT~
d_in[5] => ~NO_FANOUT~
d_in[6] => ~NO_FANOUT~
d_in[7] => ~NO_FANOUT~
d_in[8] => ~NO_FANOUT~
d_in[9] => ~NO_FANOUT~
d_in[10] => ~NO_FANOUT~
d_in[11] => ~NO_FANOUT~
d_in[12] => ~NO_FANOUT~
d_in[13] => ~NO_FANOUT~
d_in[14] => ~NO_FANOUT~
d_in[15] => ~NO_FANOUT~
d_in[16] => ~NO_FANOUT~
d_in[17] => ~NO_FANOUT~
d_in[18] => ~NO_FANOUT~
d_in[19] => ~NO_FANOUT~
d_in[20] => ~NO_FANOUT~
d_in[21] => ~NO_FANOUT~
d_out[0] <= mem_out_reg[0].DB_MAX_OUTPUT_PORT_TYPE
d_out[1] <= mem_out_reg[1].DB_MAX_OUTPUT_PORT_TYPE
d_out[2] <= mem_out_reg[2].DB_MAX_OUTPUT_PORT_TYPE
d_out[3] <= mem_out_reg[3].DB_MAX_OUTPUT_PORT_TYPE
d_out[4] <= mem_out_reg[4].DB_MAX_OUTPUT_PORT_TYPE
d_out[5] <= mem_out_reg[5].DB_MAX_OUTPUT_PORT_TYPE
d_out[6] <= mem_out_reg[6].DB_MAX_OUTPUT_PORT_TYPE
d_out[7] <= mem_out_reg[7].DB_MAX_OUTPUT_PORT_TYPE
d_out[8] <= mem_out_reg[8].DB_MAX_OUTPUT_PORT_TYPE
d_out[9] <= mem_out_reg[9].DB_MAX_OUTPUT_PORT_TYPE
d_out[10] <= mem_out_reg[10].DB_MAX_OUTPUT_PORT_TYPE
d_out[11] <= mem_out_reg[11].DB_MAX_OUTPUT_PORT_TYPE
d_out[12] <= mem_out_reg[12].DB_MAX_OUTPUT_PORT_TYPE
d_out[13] <= mem_out_reg[13].DB_MAX_OUTPUT_PORT_TYPE
d_out[14] <= mem_out_reg[14].DB_MAX_OUTPUT_PORT_TYPE
d_out[15] <= mem_out_reg[15].DB_MAX_OUTPUT_PORT_TYPE
d_out[16] <= mem_out_reg[16].DB_MAX_OUTPUT_PORT_TYPE
d_out[17] <= mem_out_reg[17].DB_MAX_OUTPUT_PORT_TYPE
d_out[18] <= mem_out_reg[18].DB_MAX_OUTPUT_PORT_TYPE
d_out[19] <= mem_out_reg[19].DB_MAX_OUTPUT_PORT_TYPE
d_out[20] <= mem_out_reg[20].DB_MAX_OUTPUT_PORT_TYPE
d_out[21] <= mem_out_reg[21].DB_MAX_OUTPUT_PORT_TYPE


