+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; core|stl                                                                          ; 217   ; 0              ; 158          ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|addr|translate_w|translate_write_RAM                                         ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|addr|translate_w                                                             ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|addr|translate_r|translate_read_ROM                                          ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|addr|translate_r|translate_read_RAM                                          ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|addr|translate_r                                                             ; 18    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|addr|translate_pc                                                            ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|addr                                                                         ; 46    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|output_mux                                                                   ; 61    ; 15             ; 0            ; 15             ; 30     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|Branch                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_div|div_unsigned|LPM_DIVIDE_component|auto_generated|divider|divider ; 42    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_div|div_unsigned|LPM_DIVIDE_component|auto_generated|divider         ; 42    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_div|div_unsigned|LPM_DIVIDE_component|auto_generated                 ; 42    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_div|div_unsigned                                                     ; 42    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_div                                                                  ; 45    ; 16             ; 0            ; 16             ; 30     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_mult|mult_unsigned|lpm_mult_component|auto_generated                 ; 28    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_mult|mult_unsigned                                                   ; 28    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_mult                                                                 ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[14].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[14].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[14].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[13].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[13].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[13].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[12].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[12].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[12].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[11].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[11].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[11].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[10].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[10].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[10].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[9].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[9].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[9].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[8].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[8].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[8].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[7].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[7].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[7].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[6].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[6].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[6].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[5].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[5].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[5].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[4].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[4].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[4].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[3].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[3].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[3].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[2].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[2].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[2].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[1].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[1].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[1].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[0].a1|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[0].a1|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac|full_adder_array[0].a1                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_eac                                              ; 31    ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[14].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[14].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[14].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[13].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[13].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[13].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[12].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[12].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[12].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[11].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[11].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[11].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[10].a2|ha_2                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[10].a2|ha_1                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[10].a2                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[9].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[9].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[9].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[8].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[8].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[8].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[7].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[7].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[7].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[6].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[6].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[6].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[5].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[5].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[5].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[4].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[4].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[4].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[3].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[3].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[3].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[2].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[2].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[2].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[1].a2|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[1].a2|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[1].a2                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[0].a1|ha_2                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[0].a1|ha_1                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre|full_adder_array[0].a1                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub|add_pre                                              ; 31    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub|add_sub                                                      ; 30    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU|alu_add_sub                                                              ; 31    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU                                                                          ; 49    ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU_2_Mux                                                                    ; 62    ; 3              ; 0            ; 3              ; 15     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|ALU1_Mux                                                                     ; 92    ; 33             ; 0            ; 33             ; 30     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|rf                                                                           ; 50    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|Index_mux                                                                    ; 31    ; 3              ; 0            ; 3              ; 15     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|Decoder|rg3                                                                  ; 5     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|Decoder|rg2                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|Decoder|rg1                                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|Decoder                                                                      ; 53    ; 5              ; 0            ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|PC_Mux                                                                       ; 25    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|PC_Register                                                                  ; 16    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core|Next_PC_Adder                                                                ; 25    ; 13             ; 0            ; 13             ; 12     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core                                                                              ; 62    ; 42             ; 0            ; 42             ; 94     ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram|altsyncram_component|auto_generated                                           ; 42    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram                                                                               ; 42    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|mux5                                      ; 31    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|mux4                                      ; 31    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|rden_decode_b                             ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|rden_decode_a                             ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|decode3                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated|decode2                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom|altsyncram_component|auto_generated                                           ; 62    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rom                                                                               ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
