'timescale 1ns / 1ps
///////////////////////////////////////////////////////////////////////////////////////
//              Sesi칩n 3 de laboratorio - DSD - Alejandro Fern치ndez Trigo            //
//             Descripci칩n del contador (frecuencia 64 veces menor que clk)          //
///////////////////////////////////////////////////////////////////////////////////////

module contador (input clk, output salida);

    // Declaraci칩n del registro contador:
	reg [5:0] contador = 0;

    // Asignamiento continuo del valor de salida:
    assign salida = contador[5];
	
    // Incremento y reseteo del contador:
	always @ (posedge clk)
	begin
        // 2^6 = 64
		if (contador == 64)
			begin
				contador <= 0;
			end
		else
			begin
				contador <= contador + 1;
			end
	end

endmodule
