run:
	python3 ../../utils/gate_to_graph.py --verilog ChipTop.flat.v --area_rpt final_gates.rpt --pwr_rpt power_per_cell.rpt
