# Progetto-di-reti-logiche-2023

## _Specifica_
La specifica della prova finale di reti logiche 2023 
chiede di implementare un modulo hardware (descritto in VHDL) che si interfacci con
una memoria e che rispetti le indicazioni riportate nella seguente specifica.
Ad elevato livello di astrazione, il sistema riceve indicazioni circa una locazione di memoria,
il cui contenuto deve essere indirizzato verso un canale di uscita fra i quattro disponibili.
Le indicazioni circa il canale da utilizzare e l’indirizzo di memoria a cui accedere vengono
forniti mediante un ingresso seriale da un bit, mentre le uscite del sistema
forniscono tutti i bit della parola di memoria in parallelo. <br>
I dettagli della specifica possono essere trovati [qui](https://github.com/Chri060/rl-2023-rampone-rossi/blob/main/requirements/specification.pdf). <br>

## _Documentazione_
La documentazione del progetto si trova nel seguente [file](https://github.com/Chri060/rl-2023-rampone-rossi/blob/main/deliverables/documentation.pdf). <br>
Il codice in VHDL si trova [qui](https://github.com/Chri060/rl-2023-rampone-rossi/blob/main/vhdl.vhd). <br>
I testbench utilizzati si trovano [qui](https://github.com/Chri060/rl-2023-rampone-rossi/tree/main/requirements/testbenches). <br>

## _Valutazione finale_
La valutazione finale è risultata pari a 28/30.
