# FPGA笔试面试复盘

## 海鑫华为实习

### 专业面试

自我介绍。我的名字，家乡，学校，专业，**课题，背景，实现效果**(加粗部分参考毕业答辩)。

1. FPGA的代码逻辑详解，从接口到算法。共享白板手写逻辑框图。PCB设计主要询问电路原理图设计部分。PCB设计参数问的很少。
2. 具体的算法详解，具体的通信接口详解。具体的使用到IP核详解。
3. FPGA的简单问题2个。八股文。
   1. FPGA包括哪些部分
   2. 异步亚稳态的生成条件是什么。如何消除。
4. 机考复盘
5. 手撕简单状态机

### 主管面试

自我介绍。我的名字，家乡，学校，专业，**课题，背景，实现效果**(加粗部分参考毕业答辩)。

1. 在做这个项目的时候遇到了什么问题，最有挑战性的点是什么。
2. 家乡是哪里的。东北人要出来工作吗？
3. 你对华为的认识。
   1. 企业文化。

## 问题整理

Q: FPGA内部有哪些资源

1. **可配置逻辑块 (Configurable Logic Block - CLB / Logic Array Block - LAB):**
   - 这是FPGA的**核心构建模块**。
   - 通常包含查找表、触发器和多路复用器。
   - **查找表 (Look-Up Table - LUT):** 本质是一个小型静态存储器，可以配置为实现任何组合逻辑函数（如与、或、非、异或等）。输入位数（如4输入、6输入）决定了其能实现的函数复杂度。
   - **触发器/寄存器 (Flip-Flop / Register):** 用于存储状态，实现时序逻辑（计数器、状态机等）。通常每个LUT会配备一个或多个触发器。
   - **多路复用器 (Multiplexer - MUX):** 用于选择信号路径。
   - **进位链 (Carry Chain):** 专用快速连接，用于高效实现算术运算（如加法器、计数器）。
2. **可编程互连资源 (Programmable Interconnect / Routing):**
   - 这是连接所有其他资源（CLB、BRAM、DSP、IO等）的**“布线网络”**。
   - 由水平和垂直走向的导线、可编程开关矩阵构成。
   - 用户配置决定了信号如何在不同的逻辑块之间、以及逻辑块与其他资源之间传输。
   - 互连资源的质量和灵活性直接影响设计的性能（速度）和布通率。
3. **输入/输出块 (Input/Output Block - IOB):**
   - 负责FPGA芯片与外部世界（电路板）的连接。
   - 提供可编程的接口特性：
     - **电压标准支持：** LVCMOS, LVTTL, SSTL, HSTL, LVDS, RSDS, TMDS, PCI, 等。
     - **驱动能力：** 可配置输出电流强度。
     - **输入/输出方向：** 可配置为输入、输出或双向。
     - **阻抗匹配：** 可配置片上终端电阻。
     - **施密特触发器：** 提高输入噪声容限。
     - **延迟控制：** 可添加输入/输出延迟。
     - **差分对支持：** 用于高速串行接口。
4. **嵌入式块存储器 (Block RAM - BRAM):**
   - 片上集成的随机存取存储器块。
   - 容量从几Kb到几十Mb不等（取决于具体FPGA型号和规模）。
   - 通常以双端口（或更多端口）方式组织，允许同时读写。
   - 用途广泛：FIFO、缓冲区、查找表、小型处理器内存、数据暂存等。
   - 比使用LUT构建分布式存储器效率高得多。
5. **数字信号处理块 (Digital Signal Processing Slice - DSP Slice):**
   - 专门优化的硬件单元，用于高效执行乘法和乘累加操作。
   - 通常包含：硬件乘法器、加法器/累加器、寄存器和流水线寄存器。
   - 比用通用逻辑实现乘法和信号处理算法速度快得多、功耗低得多。
   - 是高性能滤波器、FFT、相关器、图像处理等的关键资源。
6. **时钟管理资源 (Clock Management Resources):**
   - **锁相环 (Phase-Locked Loop - PLL):** 用于频率合成（产生不同频率的时钟）、时钟倍频、分频、相位偏移调整。
   - **延迟锁定环 (Delay-Locked Loop - DLL):** 主要用于消除时钟在FPGA内部布线造成的延迟（去歪斜），确保时钟到达不同寄存器的边沿对齐。
   - 这些资源提供稳定、低抖动的时钟信号，对高性能同步设计至关重要。
7. **时钟网络 (Clock Networks / Clock Trees):**
   - 专用的、低歪斜、低抖动的全局和区域时钟布线网络。
   - 确保时钟信号能够快速、同步地到达整个芯片上的大量寄存器。
   - 通常由全局缓冲器驱动。
8. **专用高速串行收发器 (High-Speed Serial Transceivers):**
   - 在**中高端FPGA**中普遍集成。
   - 实现高速串行通信协议（如PCIe, Ethernet (1G/10G/25G/100G), SATA/SAS, JESD204B, CPRI, DisplayPort, HDMI等）。
   - 包含串化器/解串器、时钟数据恢复、预加重/均衡等电路。
   - 速率可达数十Gbps每通道。
9. **嵌入式处理器硬核 (Embedded Processor Hard Cores):**
   - 在**部分高端FPGA或SoC FPGA**中集成。
   - 包含完整的、预先设计好的处理器子系统（如ARM Cortex-A, Cortex-R, PowerPC）。
   - 包含处理器核心、缓存、外设控制器（如DDR, USB, Ethernet, CAN, SPI, I2C, UART, GPIO等）。
   - 用于运行嵌入式操作系统或复杂控制软件，与FPGA逻辑协同工作。
10. **模数转换器 (Analog-to-Digital Converters - ADC):**
    - 在**部分特定应用FPGA**中集成（如Xilinx Zynq UltraScale+ RFSoC）。
    - 允许直接采样模拟信号。
    - 常用于雷达、软件无线电、测试测量设备等。
11. **配置存储器 (Configuration Memory):**
    - 存储定义FPGA逻辑功能和互连的配置比特流。
    - 通常是基于SRAM的，因此掉电后配置信息会丢失，需要外部非易失性存储器（如Flash）在上电时加载配置。
    - 也有少数基于Flash或反熔丝技术的FPGA，掉电后配置信息不丢失。
12. **其他专用资源：**
    - **PCIE硬核端点块：** 用于快速实现PCIe接口。
    - **以太网MAC硬核：** 用于快速实现以太网控制器。
    - **存储器控制器硬核：** 如DDR2/3/4 SDRAM控制器。
    - **系统监控：** 包含温度传感器、电压传感器等，用于监控芯片状态。

Q: 你如何理解时序约束

好的，面试官。作为一名有多年FPGA开发经验的工程师，我深知**时序约束（Timing Constraints）是FPGA设计的生命线**，它不仅仅是写在SDC文件里的几行命令，而是贯穿整个设计流程、确保设计在目标硬件上稳定可靠运行的关键实践。

我对时序约束的理解和实践可以概括为以下几个核心方面：**（重点掌握1.2）**

1.  **理解其核心目的与重要性：**
    *   **定义设计目标：** 告诉综合和布局布线工具，电路需要满足的时序性能指标（最高工作频率、建立时间、保持时间）。
    *   **引导工具优化：** 工具依据约束进行逻辑优化、布局和布线，努力满足要求。没有约束或约束不当，工具会盲目优化，结果可能不稳定或性能低下。
    *   **验证设计正确性：** 静态时序分析完全依赖于时序约束来报告设计是否满足所有时序路径的要求（时序收敛）。
    *   **避免亚稳态和功能错误：** 错误的时序约束或未约束的路径可能导致寄存器采样到亚稳态或错误数据，造成系统功能异常，且这类问题通常难以复现和调试。

2.  **掌握核心约束类型及其应用：**
    *   **时钟定义 (`create_clock`, `create_generated_clock`):** 这是基石。我能熟练定义主时钟、生成时钟（分频、倍频、门控时钟等），理解时钟源、周期、占空比、端口/管脚位置的重要性。特别注意处理复杂的时钟架构（如MMCM/PLL输出、时钟选择器）。
    *   **输入/输出延迟 (`set_input_delay`, `set_output_delay`):** 准确建模FPGA与外部器件（如DDR存储器、ADC/DAC、处理器、其他FPGA）之间的接口时序。理解系统同步、源同步（如SDR/DDR）等接口协议对约束的影响，并能根据数据手册计算合理的`-max`/`-min`值。**这是与硬件工程师紧密协作的关键环节。**
    *   **时序例外 (`set_false_path`, `set_multicycle_path`, `set_max_delay`/`set_min_delay`):**
        *   `set_false_path`: 明确指出不需要进行时序分析的路径（如跨时钟域但已做安全处理的路径、测试逻辑、复位初始化路径）。
        *   `set_multicycle_path`: 为需要多个时钟周期才能稳定数据的逻辑路径（如微处理器接口、特定算法模块）设置合理的宽松约束。
        *   `set_max_delay`/`set_min_delay`: 对特定路径（如同步器链、异步复位释放路径）施加更严格或更宽松的绝对延迟要求。
    *   **时钟不确定性 (`set_clock_uncertainty`):** 建模时钟抖动、相位误差、时钟树偏差等非理想因素带来的时序余量损失。理解在不同阶段（预布局布线 vs 后布局布线）如何调整该值。
    *   **时钟组 (`set_clock_groups`):** 明确声明时钟域之间的时序关系（异步、互斥），防止工具在它们之间进行不必要的时序分析，并指导跨时钟域路径的处理策略。

3.  **实际项目中的时序约束流程与实践经验：**
    *   **早期介入：** 在RTL设计阶段就开始思考关键路径和时钟域交互，为后续约束制定奠定基础。
    *   **约束策略制定：** 根据系统架构（时钟方案、接口规范）制定约束策略文档，明确关键时钟、接口约束方法、例外路径处理方式。
    *   **约束编写与管理：**
        *   使用Tcl脚本编写和维护`.xdc`文件，结构化、模块化组织约束，提高可读性和可维护性。
        *   利用版本控制管理约束文件，与设计代码同步。
        *   在约束中添加详细的注释，说明约束目的和依据。
    *   **迭代与验证：**
        *   在综合后、布局布线后、以及任何重大设计变更后，**必须**运行静态时序分析。
        *   **熟练阅读和理解STA报告：** 快速定位时序违例路径，分析违例原因（组合逻辑延迟过长？布线延迟过大？时钟偏差问题？保持时间问题？）。这是调试的核心技能。
        *   **协同优化：** 根据STA报告结果，调整RTL代码（如流水线分割、逻辑简化）、优化约束（如调整例外路径、重审I/O延迟）、或指导工具布局布线策略（如区域约束、物理优化选项）。
    *   **处理复杂场景：**
        *   **高速接口：** 如DDRx, PCIe, SRIO, GbE等。理解这些协议严格的时序要求，能根据IP核文档或协议规范精确约束相关时钟和数据路径。常用到`set_input_delay`/`set_output_delay`的`-clock_fall`, `-rise/fall`, `-add_delay`等选项处理DDR双沿采样。
        *   **跨时钟域：** 严格区分同步和异步路径。对异步路径使用`set_false_path`或`set_clock_groups -asynchronous`，并确保在RTL层面实现了足够的安全同步机制（如两级或多级同步器）。理解并约束同步器链的时序（通常用`set_max_delay`保证第一级同步器满足目的时钟域的保持时间）。
        *   **异步复位/置位：** 理解其带来的时序挑战（恢复时间/移除时间），使用`set_false_path`约束异步复位释放路径，或采用推荐的同步复位/异步复位同步释放设计模式并进行正确约束。
        *   **多周期路径：** 准确识别需要多周期的路径（如复杂计算、状态机跳转），使用`set_multicycle_path`合理设置建立时间和保持时间的约束周期数。
    *   **物理约束的协同：** 理解物理约束（如管脚位置 `set_property PACKAGE_PIN`, 区域约束 `pblock`, I/O标准 `set_property IOSTANDARD`）对时序的影响，特别是高速接口的布局和走线要求。

4.  **工具熟练度：**
    *   **Xilinx Vivado:** 熟练使用Timing Constraints Wizard（辅助生成基础约束）、Tcl Console、Timing Summary Report、Report Timing Summary (GUI)、Report Clock Interaction、Report CDC等。
    *   **Intel Quartus:** 熟练使用TimeQuest Timing Analyzer、.sdc文件编写、Timing Analyzer报告解读。
    *   **通用：** 理解时序分析的基本概念（起点/终点、Slack、建立时间/保持时间裕量、路径分析）。

5.  **经验总结与最佳实践：**
    *   **“约束即文档”：** 清晰、准确的约束本身就是设计意图的重要说明。
    *   **“保守但合理”：** 在约束I/O延迟和不确定性时，基于数据手册和工程经验，留有一定余量但避免过度悲观导致实现困难。
    *   **“先紧后松”：** 关键时钟和路径优先设置严格约束，非关键或例外路径再适当放宽。避免一开始就过度使用例外约束。
    *   **“持续验证”：** 时序收敛不是一次性的工作，而是贯穿整个设计迭代过程的持续活动。
    *   **“理解根本原因”：** 面对时序违例，不仅仅是调整约束或RTL去“压掉”违例，更要深入理解违例的根本原因，从架构或设计上优化（这是资深工程师的价值所在）。

**总结来说，我对时序约束的“熟悉”体现在：**

*   **知其然更知其所以然：** 理解每类约束背后的物理意义和其对工具行为的影响。
*   **实战经验丰富：** 在多个复杂项目中成功应用约束实现时序收敛，处理过各种高速接口、跨时钟域、异步复位等挑战。
*   **全流程贯通：** 从设计早期规划、约束编写、到STA报告解读、违例调试优化，形成闭环。
*   **工具运用娴熟：** 能高效利用Vivado/Quartus等工具进行约束管理和时序分析。
*   **注重协作与规范：** 理解约束需要与硬件、系统设计协同，并遵循清晰、可维护的规范。

我相信扎实的时序约束能力是FPGA工程师交付稳定、高性能设计的核心保障。我非常乐意在后续交流中分享具体的项目案例或深入讨论某个约束技术的细节。谢谢！