# Generated by Yosys 0.45+139 (git sha1 4d581a97d, clang++ 14.0.0-1ubuntu1.1 -fPIC -O3)
autoidx 366
attribute \src "input_fifo.sv:1.1-68.10"
attribute \top 1
attribute \hdlname "fifo_buffer"
attribute \keep 1
module \fifo_buffer
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 3 $0$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$14
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 32 $0$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$15
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 32 $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 3 $0\count[2:0]
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 3 $0\read_addr[2:0]
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 3 $0\write_addr[2:0]
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 3 $2$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$20
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 32 $2$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$21
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 32 $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 3 $3$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$25
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 32 $3$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$26
  attribute \src "input_fifo.sv:27.5-51.8"
  wire width 32 $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27
  wire width 3 $add$input_fifo.sv:36$28_Y
  attribute \src "input_fifo.sv:37.26-37.35"
  attribute \unused_bits "3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $add$input_fifo.sv:37$29_Y
  wire width 3 $add$input_fifo.sv:40$33_Y
  attribute \src "input_fifo.sv:62.82-62.98"
  wire width 32 $add$input_fifo.sv:62$58_Y
  wire width 4 $add$input_fifo.sv:63$67_Y
  wire width 4 $add$input_fifo.sv:64$73_Y
  attribute \init 1'0
  wire $auto$async2sync.cc:101:execute$198
  attribute \init 1'1
  wire $auto$async2sync.cc:110:execute$202
  attribute \init 1'1
  wire $auto$async2sync.cc:110:execute$208
  attribute \init 1'1
  wire $auto$async2sync.cc:110:execute$214
  attribute \init 1'1
  wire $auto$async2sync.cc:110:execute$220
  attribute \init 1'1
  wire $auto$async2sync.cc:110:execute$226
  attribute \init 1'1
  wire $auto$async2sync.cc:110:execute$232
  attribute \src "input_fifo.sv:62.34-62.44"
  wire $eq$input_fifo.sv:62$55_Y
  attribute \src "input_fifo.sv:62.48-62.69"
  wire $eq$input_fifo.sv:62$56_Y
  attribute \src "input_fifo.sv:62.73-62.98"
  wire $eq$input_fifo.sv:62$59_Y
  attribute \src "input_fifo.sv:62.102-62.127"
  wire $eq$input_fifo.sv:62$62_Y
  attribute \src "input_fifo.sv:63.38-63.52"
  wire $eq$input_fifo.sv:63$64_Y
  attribute \src "input_fifo.sv:63.56-63.85"
  wire $eq$input_fifo.sv:63$65_Y
  attribute \src "input_fifo.sv:63.89-63.122"
  wire $eq$input_fifo.sv:63$68_Y
  attribute \src "input_fifo.sv:64.39-64.54"
  wire $eq$input_fifo.sv:64$70_Y
  attribute \src "input_fifo.sv:64.58-64.89"
  wire $eq$input_fifo.sv:64$71_Y
  attribute \src "input_fifo.sv:64.93-64.128"
  wire $eq$input_fifo.sv:64$74_Y
  attribute \src "input_fifo.sv:58.48-58.58"
  wire $ge$input_fifo.sv:58$47_Y
  attribute \src "input_fifo.sv:59.35-59.49"
  wire $ge$input_fifo.sv:59$49_Y
  attribute \src "input_fifo.sv:60.35-60.50"
  wire $ge$input_fifo.sv:60$52_Y
  attribute \src "input_fifo.sv:39.29-39.38"
  wire $gt$input_fifo.sv:39$31_Y
  attribute \src "input_fifo.sv:34.23-34.33"
  wire $le$input_fifo.sv:34$23_Y
  attribute \src "input_fifo.sv:59.53-59.67"
  wire $le$input_fifo.sv:59$50_Y
  attribute \src "input_fifo.sv:60.54-60.69"
  wire $le$input_fifo.sv:60$53_Y
  attribute \src "input_fifo.sv:34.17-34.33"
  wire $logic_and$input_fifo.sv:34$24_Y
  attribute \src "input_fifo.sv:39.22-39.38"
  wire $logic_and$input_fifo.sv:39$32_Y
  attribute \src "input_fifo.sv:58.34-58.58"
  wire $logic_and$input_fifo.sv:58$48_Y
  attribute \src "input_fifo.sv:59.35-59.67"
  wire $logic_and$input_fifo.sv:59$51_Y
  attribute \src "input_fifo.sv:60.35-60.69"
  wire $logic_and$input_fifo.sv:60$54_Y
  attribute \src "input_fifo.sv:39.22-39.25"
  wire $logic_not$input_fifo.sv:39$30_Y
  attribute \src "input_fifo.sv:62.34-62.69"
  wire $logic_or$input_fifo.sv:62$57_Y
  attribute \src "input_fifo.sv:62.34-62.98"
  wire $logic_or$input_fifo.sv:62$60_Y
  attribute \src "input_fifo.sv:62.34-62.127"
  wire $logic_or$input_fifo.sv:62$63_Y
  attribute \src "input_fifo.sv:63.38-63.85"
  wire $logic_or$input_fifo.sv:63$66_Y
  attribute \src "input_fifo.sv:63.38-63.122"
  wire $logic_or$input_fifo.sv:63$69_Y
  attribute \src "input_fifo.sv:64.39-64.89"
  wire $logic_or$input_fifo.sv:64$72_Y
  attribute \src "input_fifo.sv:64.39-64.128"
  wire $logic_or$input_fifo.sv:64$75_Y
  attribute \src "input_fifo.sv:25.26-25.30"
  wire width 32 $memrd$\FIFO$input_fifo.sv:25$11_DATA
  wire width 3 $procmux$146_Y
  wire width 3 $procmux$149_Y
  wire width 3 $procmux$151_Y
  wire width 3 $procmux$160_Y
  wire width 3 $procmux$162_Y
  wire width 3 $procmux$170_Y
  wire width 3 $procmux$173_Y
  wire width 3 $procmux$175_Y
  attribute \src "input_fifo.sv:41.26-41.35"
  attribute \unused_bits "3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $sub$input_fifo.sv:41$34_Y
  attribute \src "input_fifo.sv:62.111-62.127"
  wire width 32 $sub$input_fifo.sv:62$61_Y
  attribute \hdlname "_witness_ anyinit_procdff_180"
  wire width 3 \_witness_.anyinit_procdff_180
  attribute \hdlname "_witness_ anyinit_procdff_181"
  wire width 3 \_witness_.anyinit_procdff_181
  attribute \hdlname "_witness_ anyinit_procdff_182"
  wire width 3 \_witness_.anyinit_procdff_182
  attribute \hdlname "_witness_ anyinit_procdff_183"
  wire width 3 \_witness_.anyinit_procdff_183
  attribute \hdlname "_witness_ anyinit_procdff_184"
  wire width 3 \_witness_.anyinit_procdff_184
  attribute \hdlname "_witness_ anyinit_procdff_185"
  wire width 3 \_witness_.anyinit_procdff_185
  attribute \hdlname "_witness_ anyinit_procdff_186"
  wire width 3 \_witness_.anyinit_procdff_186
  attribute \hdlname "_witness_ anyseq_auto_setundef_cc_533_execute_354"
  wire width 32 \_witness_.anyseq_auto_setundef_cc_533_execute_354
  attribute \hdlname "_witness_ anyseq_auto_setundef_cc_533_execute_356"
  wire width 3 \_witness_.anyseq_auto_setundef_cc_533_execute_356
  attribute \hdlname "_witness_ anyseq_auto_setundef_cc_533_execute_358"
  wire width 32 \_witness_.anyseq_auto_setundef_cc_533_execute_358
  attribute \hdlname "_witness_ anyseq_auto_setundef_cc_533_execute_360"
  wire width 3 \_witness_.anyseq_auto_setundef_cc_533_execute_360
  attribute \hdlname "_witness_ anyseq_auto_setundef_cc_533_execute_362"
  wire width 32 \_witness_.anyseq_auto_setundef_cc_533_execute_362
  attribute \hdlname "_witness_ anyseq_auto_setundef_cc_533_execute_364"
  wire width 3 \_witness_.anyseq_auto_setundef_cc_533_execute_364
  attribute \src "input_fifo.sv:5.16-5.18"
  wire input 4 \ce
  attribute \keep 1
  attribute \replaced_by_gclk 1'1
  attribute \src "input_fifo.sv:2.16-2.19"
  wire input 1 \clk
  attribute \init 3'000
  attribute \src "input_fifo.sv:15.15-15.20"
  wire width 3 \count
  attribute \src "input_fifo.sv:58.13-58.59"
  wire \count_bound_EN
  attribute \src "input_fifo.sv:62.13-62.128"
  wire \count_change_EN
  attribute \src "input_fifo.sv:7.23-7.29"
  wire width 32 input 6 \data_i
  attribute \src "input_fifo.sv:8.24-8.30"
  wire width 32 output 7 \data_o
  attribute \src "input_fifo.sv:6.17-6.21"
  wire output 5 \full
  attribute \src "input_fifo.sv:59.13-59.68"
  wire \r_addr_bound_EN
  attribute \init 3'000
  attribute \src "input_fifo.sv:16.31-16.40"
  wire width 3 \read_addr
  attribute \src "input_fifo.sv:63.13-63.123"
  wire \read_addr_change_EN
  attribute \src "input_fifo.sv:4.16-4.19"
  wire input 3 \rst
  attribute \src "input_fifo.sv:60.13-60.70"
  wire \w_addr_bound_EN
  attribute \src "input_fifo.sv:3.16-3.18"
  wire input 2 \we
  attribute \init 3'000
  attribute \src "input_fifo.sv:16.15-16.25"
  wire width 3 \write_addr
  attribute \src "input_fifo.sv:64.13-64.129"
  wire \write_addr_change_EN
  attribute \src "input_fifo.sv:36.31-36.45"
  cell $add $add$input_fifo.sv:36$28
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \write_addr
    connect \B 1'1
    connect \Y $add$input_fifo.sv:36$28_Y
  end
  attribute \src "input_fifo.sv:37.26-37.35"
  cell $add $add$input_fifo.sv:37$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \count
    connect \B 1'1
    connect \Y $add$input_fifo.sv:37$29_Y [2:0]
  end
  attribute \src "input_fifo.sv:40.30-40.41"
  cell $add $add$input_fifo.sv:40$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \read_addr
    connect \B 1'1
    connect \Y $add$input_fifo.sv:40$33_Y
  end
  attribute \src "input_fifo.sv:62.82-62.98"
  cell $add $add$input_fifo.sv:62$58
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 4
    connect \A \_witness_.anyinit_procdff_181
    connect \B 1'1
    connect \Y $add$input_fifo.sv:62$58_Y [3:0]
  end
  attribute \src "input_fifo.sv:63.102-63.122"
  cell $add $add$input_fifo.sv:63$67
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 4
    connect \A \_witness_.anyinit_procdff_184
    connect \B 1'1
    connect \Y $add$input_fifo.sv:63$67_Y
  end
  attribute \src "input_fifo.sv:64.107-64.128"
  cell $add $add$input_fifo.sv:64$73
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 4
    connect \A \_witness_.anyinit_procdff_186
    connect \B 1'1
    connect \Y $add$input_fifo.sv:64$73_Y
  end
  attribute \src "input_fifo.sv:64.13-64.129"
  cell $ff $auto$async2sync.cc:104:execute$200
    parameter \WIDTH 1
    connect \D \count_bound_EN
    connect \Q $auto$async2sync.cc:101:execute$198
  end
  attribute \src "input_fifo.sv:64.13-64.129"
  cell $ff $auto$async2sync.cc:112:execute$203
    parameter \WIDTH 1
    connect \D $logic_or$input_fifo.sv:64$75_Y
    connect \Q $auto$async2sync.cc:110:execute$202
  end
  attribute \src "input_fifo.sv:60.13-60.70"
  cell $ff $auto$async2sync.cc:112:execute$209
    parameter \WIDTH 1
    connect \D $logic_and$input_fifo.sv:60$54_Y
    connect \Q $auto$async2sync.cc:110:execute$208
  end
  attribute \src "input_fifo.sv:63.13-63.123"
  cell $ff $auto$async2sync.cc:112:execute$215
    parameter \WIDTH 1
    connect \D $logic_or$input_fifo.sv:63$69_Y
    connect \Q $auto$async2sync.cc:110:execute$214
  end
  attribute \src "input_fifo.sv:59.13-59.68"
  cell $ff $auto$async2sync.cc:112:execute$221
    parameter \WIDTH 1
    connect \D $logic_and$input_fifo.sv:59$51_Y
    connect \Q $auto$async2sync.cc:110:execute$220
  end
  attribute \src "input_fifo.sv:62.13-62.128"
  cell $ff $auto$async2sync.cc:112:execute$227
    parameter \WIDTH 1
    connect \D $logic_or$input_fifo.sv:62$63_Y
    connect \Q $auto$async2sync.cc:110:execute$226
  end
  attribute \src "input_fifo.sv:58.13-58.59"
  cell $ff $auto$async2sync.cc:112:execute$233
    parameter \WIDTH 1
    connect \D $logic_and$input_fifo.sv:58$48_Y
    connect \Q $auto$async2sync.cc:110:execute$232
  end
  cell $anyseq $auto$setundef.cc:533:execute$354
    parameter \WIDTH 32
    connect \Y \_witness_.anyseq_auto_setundef_cc_533_execute_354
  end
  cell $anyseq $auto$setundef.cc:533:execute$356
    parameter \WIDTH 3
    connect \Y \_witness_.anyseq_auto_setundef_cc_533_execute_356
  end
  cell $anyseq $auto$setundef.cc:533:execute$358
    parameter \WIDTH 32
    connect \Y \_witness_.anyseq_auto_setundef_cc_533_execute_358
  end
  cell $anyseq $auto$setundef.cc:533:execute$360
    parameter \WIDTH 3
    connect \Y \_witness_.anyseq_auto_setundef_cc_533_execute_360
  end
  cell $anyseq $auto$setundef.cc:533:execute$362
    parameter \WIDTH 32
    connect \Y \_witness_.anyseq_auto_setundef_cc_533_execute_362
  end
  cell $anyseq $auto$setundef.cc:533:execute$364
    parameter \WIDTH 3
    connect \Y \_witness_.anyseq_auto_setundef_cc_533_execute_364
  end
  attribute \src "input_fifo.sv:62.34-62.44"
  cell $logic_not $eq$input_fifo.sv:62$55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \count
    connect \Y $eq$input_fifo.sv:62$55_Y
  end
  attribute \src "input_fifo.sv:62.48-62.69"
  cell $eq $eq$input_fifo.sv:62$56
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B \_witness_.anyinit_procdff_180
    connect \Y $eq$input_fifo.sv:62$56_Y
  end
  attribute \src "input_fifo.sv:62.73-62.98"
  cell $eq $eq$input_fifo.sv:62$59
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B $add$input_fifo.sv:62$58_Y [3:0]
    connect \Y $eq$input_fifo.sv:62$59_Y
  end
  attribute \src "input_fifo.sv:62.102-62.127"
  cell $eq $eq$input_fifo.sv:62$62
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B { $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [2:0] }
    connect \Y $eq$input_fifo.sv:62$62_Y
  end
  attribute \src "input_fifo.sv:63.38-63.52"
  cell $logic_not $eq$input_fifo.sv:63$64
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \read_addr
    connect \Y $eq$input_fifo.sv:63$64_Y
  end
  attribute \src "input_fifo.sv:63.56-63.85"
  cell $eq $eq$input_fifo.sv:63$65
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \read_addr
    connect \B \_witness_.anyinit_procdff_183
    connect \Y $eq$input_fifo.sv:63$65_Y
  end
  attribute \src "input_fifo.sv:63.89-63.122"
  cell $eq $eq$input_fifo.sv:63$68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \read_addr
    connect \B $add$input_fifo.sv:63$67_Y
    connect \Y $eq$input_fifo.sv:63$68_Y
  end
  attribute \src "input_fifo.sv:64.39-64.54"
  cell $logic_not $eq$input_fifo.sv:64$70
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \write_addr
    connect \Y $eq$input_fifo.sv:64$70_Y
  end
  attribute \src "input_fifo.sv:64.58-64.89"
  cell $eq $eq$input_fifo.sv:64$71
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \write_addr
    connect \B \_witness_.anyinit_procdff_185
    connect \Y $eq$input_fifo.sv:64$71_Y
  end
  attribute \src "input_fifo.sv:64.93-64.128"
  cell $eq $eq$input_fifo.sv:64$74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \write_addr
    connect \B $add$input_fifo.sv:64$73_Y
    connect \Y $eq$input_fifo.sv:64$74_Y
  end
  attribute \src "input_fifo.sv:58.48-58.58"
  cell $ge $ge$input_fifo.sv:58$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 1'0
    connect \Y $ge$input_fifo.sv:58$47_Y
  end
  attribute \src "input_fifo.sv:59.35-59.49"
  cell $ge $ge$input_fifo.sv:59$49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \read_addr
    connect \B 1'0
    connect \Y $ge$input_fifo.sv:59$49_Y
  end
  attribute \src "input_fifo.sv:60.35-60.50"
  cell $ge $ge$input_fifo.sv:60$52
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \write_addr
    connect \B 1'0
    connect \Y $ge$input_fifo.sv:60$52_Y
  end
  attribute \src "input_fifo.sv:39.29-39.38"
  cell $gt $gt$input_fifo.sv:39$31
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 1'0
    connect \Y $gt$input_fifo.sv:39$31_Y
  end
  attribute \src "input_fifo.sv:34.23-34.33"
  cell $le $le$input_fifo.sv:34$23
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 4'1000
    connect \Y $le$input_fifo.sv:34$23_Y
  end
  attribute \src "input_fifo.sv:59.53-59.67"
  cell $le $le$input_fifo.sv:59$50
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \read_addr
    connect \B 3'111
    connect \Y $le$input_fifo.sv:59$50_Y
  end
  attribute \src "input_fifo.sv:60.54-60.69"
  cell $le $le$input_fifo.sv:60$53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \write_addr
    connect \B 3'111
    connect \Y $le$input_fifo.sv:60$53_Y
  end
  attribute \src "input_fifo.sv:34.17-34.33"
  cell $logic_and $logic_and$input_fifo.sv:34$24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \we
    connect \B $le$input_fifo.sv:34$23_Y
    connect \Y $logic_and$input_fifo.sv:34$24_Y
  end
  attribute \src "input_fifo.sv:39.22-39.38"
  cell $logic_and $logic_and$input_fifo.sv:39$32
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_not$input_fifo.sv:39$30_Y
    connect \B $gt$input_fifo.sv:39$31_Y
    connect \Y $logic_and$input_fifo.sv:39$32_Y
  end
  attribute \src "input_fifo.sv:58.34-58.58"
  cell $logic_and $logic_and$input_fifo.sv:58$48
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $le$input_fifo.sv:34$23_Y
    connect \B $ge$input_fifo.sv:58$47_Y
    connect \Y $logic_and$input_fifo.sv:58$48_Y
  end
  attribute \src "input_fifo.sv:59.35-59.67"
  cell $logic_and $logic_and$input_fifo.sv:59$51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $ge$input_fifo.sv:59$49_Y
    connect \B $le$input_fifo.sv:59$50_Y
    connect \Y $logic_and$input_fifo.sv:59$51_Y
  end
  attribute \src "input_fifo.sv:60.35-60.69"
  cell $logic_and $logic_and$input_fifo.sv:60$54
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $ge$input_fifo.sv:60$52_Y
    connect \B $le$input_fifo.sv:60$53_Y
    connect \Y $logic_and$input_fifo.sv:60$54_Y
  end
  attribute \src "input_fifo.sv:39.22-39.25"
  cell $logic_not $logic_not$input_fifo.sv:39$30
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \we
    connect \Y $logic_not$input_fifo.sv:39$30_Y
  end
  attribute \src "input_fifo.sv:62.34-62.69"
  cell $logic_or $logic_or$input_fifo.sv:62$57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $eq$input_fifo.sv:62$55_Y
    connect \B $eq$input_fifo.sv:62$56_Y
    connect \Y $logic_or$input_fifo.sv:62$57_Y
  end
  attribute \src "input_fifo.sv:62.34-62.98"
  cell $logic_or $logic_or$input_fifo.sv:62$60
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$input_fifo.sv:62$57_Y
    connect \B $eq$input_fifo.sv:62$59_Y
    connect \Y $logic_or$input_fifo.sv:62$60_Y
  end
  attribute \src "input_fifo.sv:62.34-62.127"
  cell $logic_or $logic_or$input_fifo.sv:62$63
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$input_fifo.sv:62$60_Y
    connect \B $eq$input_fifo.sv:62$62_Y
    connect \Y $logic_or$input_fifo.sv:62$63_Y
  end
  attribute \src "input_fifo.sv:63.38-63.85"
  cell $logic_or $logic_or$input_fifo.sv:63$66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $eq$input_fifo.sv:63$64_Y
    connect \B $eq$input_fifo.sv:63$65_Y
    connect \Y $logic_or$input_fifo.sv:63$66_Y
  end
  attribute \src "input_fifo.sv:63.38-63.122"
  cell $logic_or $logic_or$input_fifo.sv:63$69
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$input_fifo.sv:63$66_Y
    connect \B $eq$input_fifo.sv:63$68_Y
    connect \Y $logic_or$input_fifo.sv:63$69_Y
  end
  attribute \src "input_fifo.sv:64.39-64.89"
  cell $logic_or $logic_or$input_fifo.sv:64$72
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $eq$input_fifo.sv:64$70_Y
    connect \B $eq$input_fifo.sv:64$71_Y
    connect \Y $logic_or$input_fifo.sv:64$72_Y
  end
  attribute \src "input_fifo.sv:64.39-64.128"
  cell $logic_or $logic_or$input_fifo.sv:64$75
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$input_fifo.sv:64$72_Y
    connect \B $eq$input_fifo.sv:64$74_Y
    connect \Y $logic_or$input_fifo.sv:64$75_Y
  end
  attribute \src "input_fifo.sv:56.5-66.8"
  cell $anyinit $procdff$180
    parameter \WIDTH 3
    connect \D \count
    connect \Q \_witness_.anyinit_procdff_180
  end
  attribute \src "input_fifo.sv:56.5-66.8"
  cell $anyinit $procdff$181
    parameter \WIDTH 3
    connect \D \count
    connect \Q \_witness_.anyinit_procdff_181
  end
  attribute \src "input_fifo.sv:56.5-66.8"
  cell $anyinit $procdff$182
    parameter \WIDTH 3
    connect \D \count
    connect \Q \_witness_.anyinit_procdff_182
  end
  attribute \src "input_fifo.sv:56.5-66.8"
  cell $anyinit $procdff$183
    parameter \WIDTH 3
    connect \D \read_addr
    connect \Q \_witness_.anyinit_procdff_183
  end
  attribute \src "input_fifo.sv:56.5-66.8"
  cell $anyinit $procdff$184
    parameter \WIDTH 3
    connect \D \read_addr
    connect \Q \_witness_.anyinit_procdff_184
  end
  attribute \src "input_fifo.sv:56.5-66.8"
  cell $anyinit $procdff$185
    parameter \WIDTH 3
    connect \D \write_addr
    connect \Q \_witness_.anyinit_procdff_185
  end
  attribute \src "input_fifo.sv:56.5-66.8"
  cell $anyinit $procdff$186
    parameter \WIDTH 3
    connect \D \write_addr
    connect \Q \_witness_.anyinit_procdff_186
  end
  attribute \src "input_fifo.sv:27.5-51.8"
  cell $ff $procdff$187
    parameter \WIDTH 3
    connect \D $0\count[2:0]
    connect \Q \count
  end
  attribute \src "input_fifo.sv:27.5-51.8"
  cell $ff $procdff$188
    parameter \WIDTH 3
    connect \D $0\write_addr[2:0]
    connect \Q \write_addr
  end
  attribute \src "input_fifo.sv:27.5-51.8"
  cell $ff $procdff$189
    parameter \WIDTH 3
    connect \D $0\read_addr[2:0]
    connect \Q \read_addr
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:34.17-34.33|input_fifo.sv:34.13-42.16"
  cell $mux $procmux$102
    parameter \WIDTH 32
    connect \A \_witness_.anyseq_auto_setundef_cc_533_execute_354
    connect \B \data_i
    connect \S $logic_and$input_fifo.sv:34$24_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$26
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:34.17-34.33|input_fifo.sv:34.13-42.16"
  cell $mux $procmux$111
    parameter \WIDTH 3
    connect \A \_witness_.anyseq_auto_setundef_cc_533_execute_356
    connect \B \write_addr
    connect \S $logic_and$input_fifo.sv:34$24_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$25
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.18-33.20|input_fifo.sv:33.14-43.12"
  cell $mux $procmux$119
    parameter \WIDTH 1
    connect \A 1'0
    connect \B $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31]
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.18-33.20|input_fifo.sv:33.14-43.12"
  cell $mux $procmux$125
    parameter \WIDTH 32
    connect \A \_witness_.anyseq_auto_setundef_cc_533_execute_358
    connect \B $3$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$26
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$21
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.18-33.20|input_fifo.sv:33.14-43.12"
  cell $mux $procmux$131
    parameter \WIDTH 3
    connect \A \_witness_.anyseq_auto_setundef_cc_533_execute_360
    connect \B $3$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$25
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$20
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.13-28.16|input_fifo.sv:28.9-43.12"
  cell $mux $procmux$137
    parameter \WIDTH 1
    connect \A $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31]
    connect \B 1'0
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.13-28.16|input_fifo.sv:28.9-43.12"
  cell $mux $procmux$140
    parameter \WIDTH 32
    connect \A $2$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$21
    connect \B \_witness_.anyseq_auto_setundef_cc_533_execute_362
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$15
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.13-28.16|input_fifo.sv:28.9-43.12"
  cell $mux $procmux$143
    parameter \WIDTH 3
    connect \A $2$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$20
    connect \B \_witness_.anyseq_auto_setundef_cc_533_execute_364
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$14
  end
  attribute \src "input_fifo.sv:39.22-39.38|input_fifo.sv:39.18-42.16"
  cell $mux $procmux$146
    parameter \WIDTH 3
    connect \A \read_addr
    connect \B $add$input_fifo.sv:40$33_Y
    connect \S $logic_and$input_fifo.sv:39$32_Y
    connect \Y $procmux$146_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:34.17-34.33|input_fifo.sv:34.13-42.16"
  cell $mux $procmux$149
    parameter \WIDTH 3
    connect \A $procmux$146_Y
    connect \B \read_addr
    connect \S $logic_and$input_fifo.sv:34$24_Y
    connect \Y $procmux$149_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.18-33.20|input_fifo.sv:33.14-43.12"
  cell $mux $procmux$151
    parameter \WIDTH 3
    connect \A \read_addr
    connect \B $procmux$149_Y
    connect \S \ce
    connect \Y $procmux$151_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.13-28.16|input_fifo.sv:28.9-43.12"
  cell $mux $procmux$154
    parameter \WIDTH 3
    connect \A $procmux$151_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\read_addr[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:34.17-34.33|input_fifo.sv:34.13-42.16"
  cell $mux $procmux$160
    parameter \WIDTH 3
    connect \A \write_addr
    connect \B $add$input_fifo.sv:36$28_Y
    connect \S $logic_and$input_fifo.sv:34$24_Y
    connect \Y $procmux$160_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.18-33.20|input_fifo.sv:33.14-43.12"
  cell $mux $procmux$162
    parameter \WIDTH 3
    connect \A \write_addr
    connect \B $procmux$160_Y
    connect \S \ce
    connect \Y $procmux$162_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.13-28.16|input_fifo.sv:28.9-43.12"
  cell $mux $procmux$165
    parameter \WIDTH 3
    connect \A $procmux$162_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\write_addr[2:0]
  end
  attribute \src "input_fifo.sv:39.22-39.38|input_fifo.sv:39.18-42.16"
  cell $mux $procmux$170
    parameter \WIDTH 3
    connect \A \count
    connect \B $sub$input_fifo.sv:41$34_Y [2:0]
    connect \S $logic_and$input_fifo.sv:39$32_Y
    connect \Y $procmux$170_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:34.17-34.33|input_fifo.sv:34.13-42.16"
  cell $mux $procmux$173
    parameter \WIDTH 3
    connect \A $procmux$170_Y
    connect \B $add$input_fifo.sv:37$29_Y [2:0]
    connect \S $logic_and$input_fifo.sv:34$24_Y
    connect \Y $procmux$173_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.18-33.20|input_fifo.sv:33.14-43.12"
  cell $mux $procmux$175
    parameter \WIDTH 3
    connect \A \count
    connect \B $procmux$173_Y
    connect \S \ce
    connect \Y $procmux$175_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.13-28.16|input_fifo.sv:28.9-43.12"
  cell $mux $procmux$178
    parameter \WIDTH 3
    connect \A $procmux$175_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\count[2:0]
  end
  attribute \src "input_fifo.sv:57.13-57.17|input_fifo.sv:57.9-65.12"
  cell $mux $procmux$79
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'0
    connect \S \rst
    connect \Y \count_bound_EN
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:34.17-34.33|input_fifo.sv:34.13-42.16"
  cell $mux $procmux$93
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S $logic_and$input_fifo.sv:34$24_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31]
  end
  attribute \src "input_fifo.sv:41.26-41.35"
  cell $sub $sub$input_fifo.sv:41$34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \count
    connect \B 1'1
    connect \Y $sub$input_fifo.sv:41$34_Y [2:0]
  end
  attribute \src "input_fifo.sv:62.111-62.127"
  cell $sub $sub$input_fifo.sv:62$61
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 4
    connect \A \_witness_.anyinit_procdff_182
    connect \B 1'1
    connect \Y { $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [2:0] }
  end
  attribute \src "input_fifo.sv:25.21-25.49"
  cell $mux $ternary$input_fifo.sv:25$12
    parameter \WIDTH 32
    connect \A 0
    connect \B $memrd$\FIFO$input_fifo.sv:25$11_DATA
    connect \S \ce
    connect \Y \data_o
  end
  attribute \src "input_fifo.sv:14.16-14.20"
  cell $mem_v2 \FIFO
    parameter \ABITS 3
    parameter \INIT 256'x
    parameter \MEMID "\\FIFO"
    parameter \OFFSET 0
    parameter \RD_ARST_VALUE 32'x
    parameter \RD_CE_OVER_SRST 1'0
    parameter \RD_CLK_ENABLE 1'0
    parameter \RD_CLK_POLARITY 1'0
    parameter \RD_COLLISION_X_MASK 1'0
    parameter \RD_INIT_VALUE 32'x
    parameter \RD_PORTS 1
    parameter \RD_SRST_VALUE 32'x
    parameter \RD_TRANSPARENCY_MASK 1'0
    parameter \RD_WIDE_CONTINUATION 1'0
    parameter \SIZE 8
    parameter \WIDTH 32
    parameter \WR_CLK_ENABLE 1'1
    parameter \WR_CLK_POLARITY 1'1
    parameter \WR_PORTS 1
    parameter \WR_PRIORITY_MASK 1'0
    parameter \WR_WIDE_CONTINUATION 1'0
    connect \RD_ADDR \read_addr
    connect \RD_ARST 1'0
    connect \RD_CLK 1'0
    connect \RD_DATA $memrd$\FIFO$input_fifo.sv:25$11_DATA
    connect \RD_EN 1'1
    connect \RD_SRST 1'0
    connect \WR_ADDR $0$memwr$\FIFO$input_fifo.sv:35$8_ADDR[2:0]$14
    connect \WR_CLK \clk
    connect \WR_DATA $0$memwr$\FIFO$input_fifo.sv:35$8_DATA[31:0]$15
    connect \WR_EN { $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] }
  end
  attribute \src "input_fifo.sv:58.13-58.59"
  attribute \trg_on_gclk 1
  cell $assert \count_bound
    connect \A $auto$async2sync.cc:110:execute$232
    connect \EN $auto$async2sync.cc:101:execute$198
  end
  attribute \src "input_fifo.sv:62.13-62.128"
  attribute \trg_on_gclk 1
  cell $assert \count_change
    connect \A $auto$async2sync.cc:110:execute$226
    connect \EN $auto$async2sync.cc:101:execute$198
  end
  attribute \src "input_fifo.sv:59.13-59.68"
  attribute \trg_on_gclk 1
  cell $assert \r_addr_bound
    connect \A $auto$async2sync.cc:110:execute$220
    connect \EN $auto$async2sync.cc:101:execute$198
  end
  attribute \src "input_fifo.sv:63.13-63.123"
  attribute \trg_on_gclk 1
  cell $assert \read_addr_change
    connect \A $auto$async2sync.cc:110:execute$214
    connect \EN $auto$async2sync.cc:101:execute$198
  end
  attribute \src "input_fifo.sv:60.13-60.70"
  attribute \trg_on_gclk 1
  cell $assert \w_addr_bound
    connect \A $auto$async2sync.cc:110:execute$208
    connect \EN $auto$async2sync.cc:101:execute$198
  end
  attribute \src "input_fifo.sv:64.13-64.129"
  attribute \trg_on_gclk 1
  cell $assert \write_addr_change
    connect \A $auto$async2sync.cc:110:execute$202
    connect \EN $auto$async2sync.cc:101:execute$198
  end
  connect $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [30:0] { $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] $0$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$16 [31] }
  connect $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [30:0] { $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] $2$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$22 [31] }
  connect $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [30:0] { $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] $3$memwr$\FIFO$input_fifo.sv:35$8_EN[31:0]$27 [31] }
  connect $add$input_fifo.sv:62$58_Y [31:4] 28'0000000000000000000000000000
  connect $sub$input_fifo.sv:62$61_Y [30:3] { $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] $sub$input_fifo.sv:62$61_Y [31] }
  connect \count_change_EN \count_bound_EN
  connect \full 1'0
  connect \r_addr_bound_EN \count_bound_EN
  connect \read_addr_change_EN \count_bound_EN
  connect \w_addr_bound_EN \count_bound_EN
  connect \write_addr_change_EN \count_bound_EN
end
