`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/10/17 19:35:00
// Design Name: 
// Module Name: adder
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module adder_4_s(
    input [3:0] a,  // 4位有符号数补码
    input [3:0] b, // 4位有符号数补码
    input cin, // 最低位传来的进位信号
    output [3:0] s, // 四位和的补码形式
    output overflow // 溢出标志
);
 

endmodule
