中、英文摘要:
最近數位通訊系統領域中，菲特比演算法(Viterbi Algorithm)為大家公認有效率之近似
解迴旋碼演算法，並已廣泛應用個人行動通訊設備上。隨著可攜型科技的進步，讓高速低
功率消耗的趨勢越來越明顯。有許多文獻針對此題目做了許多的研究與改善，並於架構上
做了大幅改進。為了提高解碼器的解碼速度，常見以硬體架構如管線或平行硬體方式來改
善。但這些技巧都會耗費相當大電路元件與功率。本計畫則提出以新的電路架構，在不增
加硬體電路下來改善菲特比解碼器的速度。初步研究發現，菲特比解碼器的主要速度瓶頸
在於它的加-比較-選擇(Add-Compare-Select)單元，同時文獻資料也多在這個電路單元研究
改進，佐證了這個速度瓶頸。為了不增加硬體及功率，我們以新的計數器運算技巧，取代
傳統的加法器。並配合使用脈波與雙緣觸發(Double Edge Trigger)產生電路取代分支計量單
元(Branch Metric Unit)。我們分別以 TSMC 0.35μm 和 TSMC 0.18μm 製程技術完成脈波方
式與雙緣方式之新型高速菲特比解碼器。以(3, 1, 2)碼為例在 TSMC 0.35μm 製程下，使用新
的電路技巧將可以使解碼速度達 660 M b/s，且在總電晶體數量上，也比傳統架構減少
11.35%。另外，在 TSMC 0.18μm 製程下，使用新的電路技巧將可使解碼速度達 990 M b/s。
若與傳統平行處理電路架構在相同的高速度效能下比較，本計畫所提出的新型電路則可節
省 50%以上的功率。
In the digital communication system, Viterbi Algorithm is a well-known solution for
efficient approximate convolution code decoding, and has already used it on personal mobile
communication equipment extensively. Because of portable appliances designer trends, it is
important to let the circuit designed with high-speed and low-power capabilities. A lot of
high-speed researches have done in architecture improving. In order to speed-up decoding
procedure of decoder, common hardware architecture is used such as pipelined or parallel
technique. However these techniques will all consume quite big chip-area and power
consumptions. This thesis proposed putting forward the speed improving Viterbi decoder with
new circuit architecture without area and power sacrifices.
From our study, the main speed bottleneck of Viterbi decoder lies in its
Add-Compare-Select unit. For not increasing hardware and power consumption, we replace
adders with binary counters, and use double-edge-trigger pulse generator to replace Branch
Metric Unit. It is the example in TSMC 0.35-μm process with convolution code (3, 1, 2), using
the new circuit skill can be carried and reached 660 Mb/s speed. In addition total transistor count
reduces by 11% than the decoding architecture. In TSMC 0.18-μm IC process, using the new
circuit skill, speed can be improved and reached 990 Mb/s. When compare with the traditional
parallel high-speed architecture, our proposed new-type circuit can save more than 50% of the
power.
統的程度大小，並描述每個架構之硬體與主要功能動作。且針對 ACS 單元深入探討分析各
種架構與運算方法，找出影響速度的主要原因，利用新的方法做出高速的菲特比解碼器，
文中將有電路特性的分析模擬與新架構的 Verilog Code 硬體實現及佈局圖(Layout View)波
形模擬圖。
文獻探討:
從架構上來區分菲特比解碼器，可以大致從 ACS 來做為架構改變上的主要區別，我
們將其分成幾種架構如下：
組合式 (Combined) ACS 架構 [4] :
圖 2 雙等式格狀圖 (Two equivalent trellises) [4]
圖 2 為文獻[4]之雙等式格狀圖，圖左邊為原始之格狀圖，利用函式的增項來推導也就
是將 1+D 轉換成為 1+D+0∙D2 ，格狀圖及可轉換成為右圖，根據右圖可以發現原始之狀態
數由兩個成為四個，且每個狀態之分支計量值會重複產生一組，傳統之路徑計量值計算方
式如下式：
 1 , ,min ,n n n n nk i i k j j kPM PM BM PM BM   
經過轉換後，可看出每個狀態間之分支計量值再傳送至下個狀態時，比較之兩條路徑
分支計量值都為相同值，使得路徑計量值計算方式可變成下式：
經過轉換過後之加-比較-選擇單元架構圖如圖 3 所示，如此一來可將加法與比較同時
做運算送至選擇器，加快加-比較-選擇單元之運算速度，建構於這個架構之上可衍生出如圖
4 [4]。
圖 3 雙狀態加-比較-選擇單元之架構圖[4]
0
1
0
1
0
1
1
2
1+D trellis
01
10
0
1
1
2
00 0
11 2
01
10
00
11
1
1
1+D+0·D2 trellis
C
om
pa
ra
to
r
n
iPM
n
jPM
1n
kPM

, ,i k j kBM BM
+
+
 
, ,
1
,min ,
n n
i k j k
n n n n
k i j i k
if BM BM then
PM PM PM BM

 
00 00x
n
00
2
x
n
01 00x
n
01
2
x
n
10 00x
n
10
2
x
n
11 00x
n
11
2
x
n
00x
nd
00x
n
00
2
x
n
01
2
x
n
10
2
x
n
11
2
x
n
00x
n
01x
n
10x
n
11x
n
圖 6 (a) 底數-4 之格狀圖 (b) 4-way ACS [7][21][22]
00
2
x
n
01
2
x
n
10
2
x
n
11
2
x
n
00 00x
n 01 00xn 10 00xn 11 00xn
00x
nd
00x
n
00 01x
n 01 01xn 10 01xn 11 01xn
01x
nd
01x
n
00 10x
n 01 10xn 10 10xn 11 10xn
10x
nd
10x
n
00 11x
n 01 11xn 10 11xn 11 11xn
11x
nd
11x
n
圖 7 底數-4 ACS 單元 [7]
1. 管線方式( Pipelined )架構 [8][9][10] :
管線是大部分高速系統都會使用的架構之ㄧ，可以減少 ACS 單元之關鍵路徑(Critical
Path)達 12% ~ 15%左右[10]，因為遞迴(Iteration)路徑仍無法改善，所以可改善之部分有限，
使用管線方式切割系統時，還必須增加許多暫存器，會使得硬體成本增加。
2. 平行( Parallel )架構 [11][12][13][23] :
平行架構之種類可以分成三種階層，位元階層(Bit-Level)、字組階層(Word-Level)、演
統架構相同的是存活記憶體單元，因為此單元對於菲特比於速度上之影響並不大，所以在
這個架構上作者並沒有非常強調。
Pulse Synthesis Unit (PSU)
Survivor Path Memory Unit (SMU)
Register
Register
Register
Register
Register
Register
Register
Register
Register
Register
Register
Register
Counter
Counter
Comparator Selector
Counter
Counter
Comparator Selector
Counter
Counter
Comparator Selector
Count-Compare-Select Unit (CCSU)
Counter
Counter
Comparator SelectorMulti-output
Pulse
Generator
Pulse
Synthesizer
Received
Data
Output
Data
Clock
圖 10 新型之高速低功率菲特比解碼器架構圖
脈波合成單元：
此單元於圖 中扮演著重要的地位，接收端所接收到的資料先傳輸至此單元中，然後於單元
中會先經過多重輸出脈波產生器(Multi-output Pulse Generator)，產生出三個不同時序之脈
波，再將脈波輸入至脈波合成器(Pulse Synthesizer)中，分別合成不同脈波個數的信號，傳
輸至計數-比較-選擇單元之計數器供計數器驅動計數動作，多重輸出脈波產生器及脈波合
成器有好幾種電路設計方式，等等將會詳細說明之。
計數-比較-選擇單元：
此單元將前一單元所產生之脈波分別送至每個狀態之計數器，接 著將 計 數 完 之 値 經 由 比 較
器(Comparator)比 較 之 後 決 定 出 決 定 位 元 之 値 ，然後送至存活記憶體單元。
存活記憶體單元：
我們使用交替式暫存器作為此單元之動作方式，將 CCSU 運算出之決定位元接至多工器
(MUX)，而後解出正確之資料位元。
在新型之菲特比架構上與傳統之菲特比解碼器有明顯的不同，所以內部之時脈與外部
時脈速率會不一樣，如圖 11 所顯示，圖中可看到許多頻率參數 F，於每個不同的單元輸入
輸出端之頻率都不太一樣，為了知道接受頻率與內部電路運算之速度以及輸出的資料速
率，我們利用圖示來加以說明會比較清楚，然而在說明前必須先針對每個參數之定義加以
說明：
:rF 接收端所接收到之資料速率
:mF 多重輸出脈波產生器產生脈波之速率
:pF 脈波合成器所合成之後脈波之速率
:cF 決定位元之資料速率
:oF 輸出端之資料解碼速率
首先將接受到之資料作分支路徑的計算，然後利用脈波方式來表示，然而脈波數量的
產生須視編碼端所使用之格狀碼決定，因為我們的脈波是針對編出碼之位元數當作脈波的
產生，若編碼之位元數為兩個位元，則脈波最多需要產生兩個，若當編碼之位元數為三個
位元，相對的脈波最多需要產生三個，本研究所套用的是(3, 1, 2)碼，所以輸入一個位元編
出三個位元，則需要產生三個脈波，由上述之情況可以知道 m rF n F  ，而脈波合成器只是
主要是因為脈波信號再電設計技巧上必須要很小心，尤其是脈波寬度的大小以及所造成的
許多問題，都會在模擬時出現狀況導致功能錯誤，以致於想了許多的設計方式來改善，設
計完這個單元之後接著是脈波合成器。而本計畫的脈波合成器就是以下的電路方塊所完成。
圖 13 脈波合成單元架構
本計畫的重點，也就是在用脈波合成單元取代傳統加法器，以達傳統菲特比解碼電路所達
不到的低功率，及小的面積。
圖 14 新型維特比之測試方塊圖，整個系統之測試考量可以分成幾個部份討論，第一部
分是資料輸入訊號，將輸入訊號利用多工器選擇，是由外部輸入或者是內部隨機產生，隨
機產生器可使用線性迴授移位暫存器(Linear Feedback Shifter Register ; LFSR)；第二部份是
雜訊干擾，也利用 LFSR 的方式模擬通道雜訊干擾；第三部份是時脈訊號，內部使用數位
控制震盪器(Digital Control Oscillator ; DCO)來產生工作頻率，也可選擇外部輸入頻率。
M
U
X
M
U
X
4
M
U
X
圖 14 新型維特比之測試方塊圖
圖 15 是雙緣方式的維特比電路，使用 TSMC 0.18μm 1P6M 製程技術，表 2 為這顆晶
片的規格表。
detectors,” in Proc. ICC, vol. 2, June 1989, pp.1096-1100.
[6] Black, P.J., Meng, T.H.-Y.,“A 1-G/bs, four-state, sliding block Viterbi decoder,”IEEE J.
Solid-State Circuits, vol. 32, pp. 797-805 , Jun. 1997.
[7] P. J. Black and T. H.-Y. Meng, “A 140 Mb/s, 32-state, radix-4 Viterbi decoder,” IEEE J.
Solid-State Circuits, vol. 27, pp. 1877-1885, Dec. 1992.
[8] Yeung, A.K., Rabaey, J.M., “A 210 Mb/s radix-4 bit-level pipelined Viterbi decoder,”
IEEE JSSCC Digest of Technical Papers, Feb. 1995, pp. 15–17.
[9] V. S. Gierenz, O. Weiss, T. G. Noll, I. Carew, J. Ashley, and R. Karabed,“A 550 Mb/s
radix-4 bit-level pipelined 16-state 0.25-μm CMOS Viterbi decoder,” in Proc. IEEE Int.
Conf. Application-Specific Systems, Architectures, and Processors, Jul. 2000, pp.
195–201.
[10] Parhi, K.K.,“An improved pipelined MSB-first add-compare select unit structure for
Viterbi decoders,”IEEE Trans. Circuits and Systems, vol. 51 , Mar. 2004, pp. 504-511.
[11] Fettweis, G., Meyr, H., “High-speed parallel Viterbi decoding algorithm and
VLSI-architecture,” in IEEE Commun. Mag., pp. 46-55, May. 1991.
[12] Dawid, H., Fettweis, G., Meyr, H.,“A CMOS IC for Gb/s Viterbi decoding: system
design and VLSI implementation,”IEEE Trans. VLSI Systems, vol. 4, pp. 17-31 , Mar.
1996.
[13] G. Fettweis and H. Meyr, “Parallel Viterbi Algorithm Implementation : Breaking the
ACS-Bottlenect,” IEEE Trans. On Commun.,vol. COM-37, pp. 785-790, Aug. 1989.
[14] J. J. Kong, K. K. Parhi,“Low-Latency Architecture for High-Throughput Rate Viterbi
Decoders,”IEEE Trans. VLSI Systems, vol. 12, pp. 642-651, Jun. 2004.
[15] Boo, M., Arguello, F., Bruguera, J.D., Doallo, R. and Zapata, E.L., “High-performance
VLSI architecture for the Viterbi algorithm,”IEEE Trans. On Commun.,vol. 45, pp.
168-176, Feb. 1997.
[16] H. L. Lou, “Implementing the Viterbi algorithm,” IEEE Signal Processing Magazine,
vol. 12, No.5, pp. 42-52, Sep. 1995.
[17] C. B. Shung, P. H. Siegel, G Ungerboeck, and H. K. Thapar, “VLSI architectures for
metric normalization in the Viterbi algorithm,” IEEE ICC, Vol. 4, Apr. 1990, pp.
1723-1728.
[18] D. A. F. Ei-Dib and M. I. Elmasry, “ Low-power Register-exchange Viterbi decoder for
High-speed wireless communications,” IEEE ISCAS, Vol. 5, May. 2002, pp.737-740.
[19] T. K. Truong, M. -T. Shih, I. S. Reed, E. H. Satorius, “A VLSI design for a trace-back
Viterbi decoder,” IEEE Transactions on Communication, Vol. 40, No.3, pp. 616-624,
Mar. 1992.
[20] P. J. Black and T. H.-T. Meng, “Hybrid survivor path architecture for Viterbi decoder,”
IEEE ICASSP, Vol. 1, Apr. 1993, pp.433-436.
[21] S. W. Choi and S. S. Choi, “200Mbps Viterbi decoder for UWB,” IEEE ICACT, Vol. 2,
Feb. 2005, pp. 904-907.
[22] C. C. Lin, C. C. Wu and C. Y. Lee, “A Low Power and High Speed Viterbi Decoder
Chip for WLAN Application,” IEEE ESSCIRC, Sep. 2003, pp. 723-726.
[23] P. J. Black and T. H.-Y. Meng, “A hardware efficient parallel Viterbi algorithm,” IEEE
ICASSP, vol. 2, Apr. 1990, pp. 893-896.
可供推廣之研發成果資料表
□ 可申請專利  可技術移轉 日期：96年 10 月 20日
國科會補助計畫
計畫名稱：泛用型高速低功率基頻數位通訊迴旋碼菲特比解碼器電
路研究
計畫主持人：楊博惠
計畫編號：NSC95－2221－E－224－101－ 學門領域：微電子
技術/創作名稱 新型計數器運算架構之菲特比解碼器
發明人/創作人 楊博惠
菲特比演算法(Viterbi Algorithm)為大家公認有效率之近似解迴旋
碼演算法，並已廣泛應用個人行動通訊設備上。本計畫則提出以新
的電路架構，在不增加硬體電路下來改善菲特比解碼器的速度。初
步研究發現，菲特比解碼器的主要速度瓶頸在於它的加-比較-選擇
(Add-Compare-Select)單元，同時文獻資料也多在這個電路單元研究
改進，佐證了這個速度瓶頸。為了不增加硬體及功率，我們以新的
計數器運算技巧，取代傳統的加法器。並配合使用脈波與雙緣觸發
(Double Edge Trigger)產生電路取代分支計量單元(Branch Metric
Unit)。我們分別以 TSMC 0.35μm 和 TSMC 0.18μm 製程技術完成
脈波方式與雙緣方式之新型高速菲特比解碼器。以(3, 1, 2)碼為例在
TSMC 0.35μm 製程下，使用新的電路技巧將可以使解碼速度達 660
M b/s，且在總電晶體數量上，也比傳統架構減少 11.35%。另外，
在 TSMC 0.18μm 製程下，使用新的電路技巧將可使解碼速度達 990
M b/s。若與傳統平行處理電路架構在相同的高速度效能下比較，
本計畫所提出的新型電路則可節省 50%以上的功率。
技術說明
From our study, the main speed bottleneck of Viterbi decoder lies in its
Add-Compare-Select unit. For not increasing hardware and power
consumption, we replace adders with binary counters, and use
double-edge-trigger pulse generator to replace Branch Metric Unit. It is
the example in TSMC 0.35-μm process with convolution code (3, 1, 2),
using the new circuit skill can be carried and reached 660 Mb/s speed.
In addition total transistor count reduces by 11% than the decoding
architecture. In TSMC 0.18-μm IC process, using the new circuit skill,
speed can be improved and reached 990 Mb/s. When compare with the
traditional parallel high-speed architecture, our proposed new-type
circuit can save more than 50% of the power.
可利用之產業
及
可開發之產品
無線通訊業
數位通訊系統晶片開發業
GSM 手機開發業
附件二
