{"hands_on_practices": [{"introduction": "折叠式共源共栅放大器的核心优势在于其高增益和高输出阻抗，这主要归功于共源共栅晶体管的应用。为了确保该晶体管能有效工作，必须精确地将其偏置在饱和区。本练习 [@problem_id:1305075] 将指导你完成一项基本但至关重要的计算：确定满足特定过驱动电压 $|V_{OV}|$ 要求的栅极偏置电压 $V_G$，这是确保放大器性能的基石。", "problem": "在折叠式共源共栅（cascode）运算放大器的设计中，一个关键组件是共源共栅晶体管，它有助于提高电路的输出阻抗和增益。考虑这样一个放大器的一半，其中一个表示为 $M_c$ 的p沟道金属氧化物半导体场效应晶体管（PMOS）用作共源共栅器件。$M_c$ 的源极端连接到输入级的输出端，在静态（DC）工作条件下，此源极端上的电压维持在 $V_S = 0.90 \\text{ V}$。$M_c$ 的漏极端连接到放大器的输出节点。\n\nPMOS晶体管 $M_c$ 的阈值电压为 $V_{thP} = -0.40 \\text{ V}$。为了使共源共栅级正常工作并提供高阻抗，$M_c$ 必须偏置在饱和区，并具有特定的源-栅过驱动电压。设计规范要求这个过驱动电压（定义为 $|V_{OV}| = V_{SG} - |V_{thP}|$）恰好为 $0.20 \\text{ V}$。\n\n请确定必须施加到晶体管 $M_c$ 栅极上的精确直流偏置电压 $V_G$，以满足此设计要求。答案以伏特为单位，并保留两位有效数字。", "solution": "题目要求根据给定的源极电压、阈值电压和所需的过驱动电压，求PMOS共源共栅晶体管 $M_c$ 的直流栅极偏置电压 $V_G$。\n\n这些量之间的关系由PMOS晶体管的过驱动电压的定义给出：\n$$|V_{OV}| = V_{SG} - |V_{thP}|$$\n此处， $|V_{OV}|$ 是过驱动电压的绝对值，$V_{SG}$ 是晶体管的源-栅电压，而 $|V_{thP}|$ 是其阈值电压的绝对值。\n\n源-栅电压 $V_{SG}$ 可以用各个端点的电压，即源极电压 $V_S$ 和栅极电压 $V_G$ 来表示：\n$$V_{SG} = V_S - V_G$$\n\n将 $V_{SG}$ 的这个表达式代入过驱动电压方程，得到：\n$$|V_{OV}| = (V_S - V_G) - |V_{thP}|$$\n\n目标是求解未知的栅极电压 $V_G$。我们可以重新整理方程以分离出 $V_G$：\n$$V_S - V_G = |V_{OV}| + |V_{thP}|$$\n$$V_G = V_S - |V_{OV}| - |V_{thP}|$$\n\n现在，我们将给定的数值代入此方程。\n题目给出的条件是：\n- 静态源极电压，$V_S = 0.90 \\text{ V}$。\n- 所需的过驱动电压，$|V_{OV}| = 0.20 \\text{ V}$。\n- 阈值电压，$V_{thP} = -0.40 \\text{ V}$。由此，我们得到阈值电压的绝对值为：$|V_{thP}| = |-0.40 \\text{ V}| = 0.40 \\text{ V}$。\n\n将这些值代入 $V_G$ 的表达式中：\n$$V_G = 0.90 \\text{ V} - 0.20 \\text{ V} - 0.40 \\text{ V}$$\n$$V_G = 0.70 \\text{ V} - 0.40 \\text{ V}$$\n$$V_G = 0.30 \\text{ V}$$\n\n计算出的栅极电压为 $0.30 \\text{ V}$。题目要求答案保留两位有效数字。数值 $0.30$ 已有两位有效数字，因此无需进一步取整。", "answer": "$$\\boxed{0.30}$$", "id": "1305075"}, {"introduction": "在正确偏置了单个晶体管之后，我们需要从系统层面考虑放大器的整体工作范围。输入共模范围（ICMR）是衡量放大器正常工作所需输入电压范围的关键指标，它的边界由某个关键晶体管是否保持在饱和区决定。通过这个概念性练习 [@problem_id:1305041]，你将学会分析当输入共模电压降低时，电路中哪个晶体管会最先脱离饱和区，从而确定输入共模范围的下限 $V_{IC,min}$。这种分析能力对于设计稳健的放大器至关重要。", "problem": "考虑一个采用如下架构设计的NMOS输入折叠式共源共栅运算放大器。一个由两个NMOS晶体管 (M1 和 M2) 组成的输入差分对，其源极连接在一起，并接到一个用作尾电流源的NMOS晶体管 (M_tail) 的漏极。M_tail的源极连接到负电源轨 $V_{SS}$。\n\n输入晶体管M1和M2的漏极分别连接到一个相应的PMOS晶体管 (M3 和 M4) 的漏极。M3和M4的源极连接到正电源轨 $V_{DD}$，这些晶体管用作恒流源。\n\n作为M1/M2和M3/M4漏极的相同节点，也连接到由晶体管M5和M6组成的PMOS共源共栅级的源极。这些共源共栅晶体管的栅极被保持在一个固定的偏置电压。最后，共源共栅晶体管M5和M6的漏极连接到一个由晶体管M7和M8组成的NMOS电流镜负载，该负载以负电源轨 $V_{SS}$ 为参考。M5和M7漏极的连接点构成了差分输出的一侧。\n\n为了实现标称高增益工作，所有晶体管都偏置在饱和区。输入共模电压 $V_{IC}$ 被同时施加到M1和M2的栅极。放大器能够正常工作的 $V_{IC}$ 范围被称为输入共模范围 (ICMR)。该范围的下限 $V_{IC,min}$ 由以下点确定：当 $V_{IC}$ 降低时，放大器中的某个晶体管被迫退出饱和区。\n\n当输入共模电压降低时，以下哪个晶体管的饱和条件首先被破坏，从而设定了 $V_{IC,min}$ 的值？\n\nA. 输入差分对晶体管 (例如 M1)。\n\nB. PMOS 电流源晶体管 (例如 M3)。\n\nC. PMOS 共源共栅晶体管 (例如 M5)。\n\nD. NMOS 尾电流源晶体管 (M_tail)。\n\nE. NMOS 负载晶体管 (例如 M7)。", "solution": "我们分析当输入共模电压 $V_{IC}$ 降低时，哪个器件会首先不满足其饱和条件，假设所有器件都被设计为在标称范围内工作在饱和区。\n\n相关的饱和条件：\n- 对于NMOS：饱和要求 $V_{DS} \\ge V_{OV}$，其中 $V_{OV} \\equiv V_{GS} - V_{THN}$。\n- 对于PMOS：饱和要求 $V_{SD} \\ge V_{OVP}$，其中 $V_{OVP} \\equiv V_{SG} - |V_{THP}|$。\n\n令 $V_{S,in}$ 表示输入NMOS对 (M1/M2) 的公共源极电压。在共模输入下的平衡工作状态中，每个输入晶体管承载一个固定的偏置电流，该电流设定了一个固定的过驱动电压 $V_{OV1}$。因此，对于每个输入NMOS，\n$$\nV_{S,in} = V_{IC} - V_{THN} - V_{OV1}.\n$$\n当 $V_{IC}$ 降低时，$V_{S,in}$ 会以相同的量降低，因为 $V_{OV1}$ 由偏置固定。\n\n考虑NMOS尾电流源 (M_tail)。其漏极为 $V_{S,in}$，源极为 $V_{SS}$。为使M_tail保持在饱和区，\n$$\nV_{DS,tail} = V_{S,in} - V_{SS} \\ge V_{OV,tail}.\n$$\n代入 $V_{S,in}$，\n$$\nV_{IC} - V_{THN} - V_{OV1} - V_{SS} \\ge V_{OV,tail}.\n$$\n在ICMR的下边界处，等式成立；$V_{IC}$ 的任何进一步降低都会使得 $V_{DS,tail} < V_{OV,tail}$，从而迫使M_tail退出饱和区。因此，随着 $V_{IC}$ 的降低，尾电流源器件是第一个不满足饱和条件的。相应的ICMR下限为\n$$\nV_{IC,min} = V_{SS} + V_{THN} + V_{OV1} + V_{OV,tail}.\n$$\n\n我们验证当 $V_{IC}$ 降低时，其他器件不会首先受到限制：\n- 输入NMOS (M1/M2)：饱和要求 $V_{D1} - V_{S,in} \\ge V_{OV1}$。当 $V_{IC}$ 降低时，$V_{S,in}$ 降低，而 $V_{D1}$ (折叠节点) 被PMOS堆叠和共源共栅偏置保持在高电平。因此，$V_{D1} - V_{S,in}$ 增大，使M1/M2更深地进入饱和区，而不是退出饱和区。\n- PMOS电流源 (M3/M4)：饱和要求 $V_{SD3} = V_{DD} - V_{\\text{fold}} \\ge V_{OV3}$。折叠节点电压 $V_{\\text{fold}}$ 主要由PMOS共源共栅偏置设定，并且不会因为 $V_{IC}$ 的降低而被推向 $V_{DD}$。因此M3/M4保持在饱和区。\n- PMOS共源共栅 (M5/M6)：饱和要求 $V_{SD5} \\ge V_{OV5}$。其源极是折叠节点，漏极是连接到NMOS电流镜的节点；这两个节点的电压都由偏置和电流镜的电压裕度控制，不会因 $V_{IC}$ 降低而受到不利影响。\n- NMOS负载 (M7/M8)：饱和要求 $V_{DS7} \\ge V_{OV7}$。输出/负载节点的电压由电流镜和共源共栅的电压裕度决定，不会因为 $V_{IC}$ 降低而被直接拉低。\n\n因此，当 $V_{IC}$ 降低时，NMOS尾电流源 M_tail 是第一个退出饱和区的器件，从而设定了 $V_{IC,min}$。", "answer": "$$\\boxed{D}$$", "id": "1305041"}, {"introduction": "放大器的性能不仅取决于其直流特性，其动态响应（即速度）也同样关键，尤其是在高速应用中。压摆率（Slew Rate, SR）是衡量放大器输出电压对大信号阶跃输入的最大响应速率，它本质上受限于为负载电容 $C_L$ 充放电的可用电流大小。本练习 [@problem_id:1305059] 让你亲手计算这一重要的大信号动态参数，帮助你理解偏置电流、负载电容和压摆率之间的直接联系。", "problem": "一位模拟电路设计师的任务是为一个高速开关电容电路设计一个折叠式共源共栅运算放大器。该放大器的输入级是一个由尾電流源偏置的NMOS差分对，该电流源提供大小为 $I_{TAIL}$ 的电流。放大器的输出节点驱动一个总负载电容 $C_L$。\n\n在大信号压擺条件下，当一个大的阶跃信号施加到输入端时，整个尾电流 $I_{TAIL}$ 会被导向电路的一侧。在许多典型设计中，这个电流决定了可用于为负载电容充电或放电的最大电流。假设在本设计中，最大压摆电流 $I_{slew, max}$ 恰好等于输入级的尾电流：$I_{slew, max} = I_{TAIL}$。\n\n已知尾电流 $I_{TAIL} = 250 \\text{ µA}$，总负载电容 $C_L = 12.5 \\text{ pF}$，请确定该运算放大器的压摆率。\n\n将您的最终答案以伏特/微秒（V/µs）为单位表示，并四舍五入到三位有效数字。", "solution": "压摆率定义为压擺期间输出电压的最大时间导数，它由可用于对负载电容充电或放电的最大电流决定。其控制关系式为\n$$\n\\text{SR}=\\frac{I_{\\text{slew,max}}}{C_{L}}。\n$$\n根据题目假设，最大压摆电流 $I_{\\text{slew,max}}$ 等于尾电流 $I_{TAIL}$。\n$$\nI_{\\text{slew,max}}=I_{\\text{TAIL}}\n$$\n因此，\n$$\n\\text{SR}=\\frac{I_{\\text{TAIL}}}{C_{L}}。\n$$\n将给定的数值 $I_{TAIL}=250 \\text{ µA} = 2.50\\times 10^{-4}\\ \\text{A}$ 和 $C_{L}=12.5 \\text{ pF} = 1.25\\times 10^{-11}\\ \\text{F}$ 代入，得到\n$$\n\\text{SR}=\\frac{2.50\\times 10^{-4}\\ \\text{A}}{1.25\\times 10^{-11}\\ \\text{F}}=2 \\times 10^{7}\\ \\text{V/s}。\n$$\n转换为伏特/微秒，\n$$\n2 \\times 10^{7}\\ \\text{V/s}=20\\ \\text{V}/\\mu\\text{s}。\n$$\n四舍五入到三位有效数字，压摆率为 $20.0\\ \\text{V}/\\mu\\text{s}$。", "answer": "$$\\boxed{20.0}$$", "id": "1305059"}]}