[
	{ "name": "ldmxcsr"   , "operands": ["m32"], "enc": "NORMAL", "opcode": "0FAE", "prefix": [], "rexw": false, "rm": "2", "ri": "", "size": 64  },
	{ "name": "stmxcsr"   , "operands": ["m32"], "enc": "NORMAL", "opcode": "0FAE", "prefix": [], "rexw": false, "rm": "3", "ri": "", "size": 64  },
	{ "name": "vldmxcsr"  , "operands": ["m32"], "enc": "VEX"   , "opcode": "0FAE", "prefix": [], "rexw": false, "rm": "2", "ri": "", "size": 64  },
	{ "name": "vstmxcsr"  , "operands": ["m32"], "enc": "VEX"   , "opcode": "0FAE", "prefix": [], "rexw": false, "rm": "3", "ri": "", "size": 64  },
	{ "name": "vzeroall"  , "operands": []     , "enc": "VEX"   , "opcode": "0F77", "prefix": [], "rexw": false, "rm": "" , "ri": "", "size": 256 },
	{ "name": "vzeroupper", "operands": []     , "enc": "VEX"   , "opcode": "0F77", "prefix": [], "rexw": false, "rm": "" , "ri": "", "size": 128 }
]

