$date
	Mon Dec  3 23:22:58 2018
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module ta2a2 $end
$var wire 2 ! s [1:0] $end
$var wire 1 " c $end
$var reg 1 # c0 $end
$var reg 2 $ x [1:0] $end
$var reg 2 % y [1:0] $end
$scope module test $end
$var wire 1 # c0 $end
$var wire 2 & x [1:0] $end
$var wire 2 ' y [1:0] $end
$var reg 1 " c $end
$var reg 1 ( c1 $end
$var reg 2 ) s [1:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 )
0(
b0 '
b0 &
b0 %
b0 $
0#
0"
b0 !
$end
#10
b1 !
b1 )
b1 $
b1 &
#20
b10 !
b10 )
b10 $
b10 &
#30
b11 !
b11 )
b11 $
b11 &
#40
b1 !
b1 )
b0 $
b0 &
b1 %
b1 '
#50
b10 !
b10 )
1(
b1 $
b1 &
#60
b11 !
b11 )
0(
b10 $
b10 &
#70
1"
b0 !
b0 )
1(
b11 $
b11 &
#80
0"
b10 !
b10 )
0(
b0 $
b0 &
b10 %
b10 '
#90
b11 !
b11 )
b1 $
b1 &
#100
1"
b0 !
b0 )
b10 $
b10 &
#110
b1 !
b1 )
b11 $
b11 &
#120
0"
b11 !
b11 )
b0 $
b0 &
b11 %
b11 '
#130
1"
b0 !
b0 )
1(
b1 $
b1 &
#140
b1 !
b1 )
0(
b10 $
b10 &
#150
b10 !
b10 )
1(
b11 $
b11 &
#160
0"
b1 !
b1 )
0(
b0 $
b0 &
b0 %
b0 '
1#
#170
b10 !
b10 )
1(
b1 $
b1 &
#180
b11 !
b11 )
0(
b10 $
b10 &
#190
1"
b0 !
b0 )
1(
b11 $
b11 &
#200
0"
b10 !
b10 )
b0 $
b0 &
b1 %
b1 '
#210
b11 !
b11 )
b1 $
b1 &
#220
1"
b0 !
b0 )
b10 $
b10 &
#230
b1 !
b1 )
b11 $
b11 &
#240
0"
b11 !
b11 )
0(
b0 $
b0 &
b10 %
b10 '
#250
1"
b0 !
b0 )
1(
b1 $
b1 &
#260
b1 !
b1 )
0(
b10 $
b10 &
#270
b10 !
b10 )
1(
b11 $
b11 &
#280
b0 !
b0 )
b0 $
b0 &
b11 %
b11 '
#290
b1 !
b1 )
b1 $
b1 &
#300
b10 !
b10 )
b10 $
b10 &
#310
b11 !
b11 )
b11 $
b11 &
#320
0"
b0 !
b0 )
0(
b0 $
b0 &
b0 %
b0 '
0#
#330
b1 !
b1 )
b1 $
b1 &
#340
b10 !
b10 )
b10 $
b10 &
#350
b11 !
b11 )
b11 $
b11 &
#360
b1 !
b1 )
b0 $
b0 &
b1 %
b1 '
#370
b10 !
b10 )
1(
b1 $
b1 &
#380
b11 !
b11 )
0(
b10 $
b10 &
#390
1"
b0 !
b0 )
1(
b11 $
b11 &
#400
