[TOC]

# 4  时序逻辑电路建模

## 锁存器和触发器的基本特性

- 锁存器和触发器是构成时序逻辑电路的基本逻辑单元，它们具有存储数据的功能。
- 每个锁存器或触发器都能存储1位二值信息，所以又称为存储单元或记忆单元。
- 若输入信号不发生变化，锁存器和触发器必然处于其中一种状态，且一旦状态被确定，就能自行保持不变，即长期存储1位二进制数。
- 电路在输入信号的作用下，会从一种稳定状态转换成为另一种稳定状态。

## 锁存器与触发器的区别

- 锁存器

没有时钟输入端，对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003080513920.png" alt="image-20221003080513920" style="zoom:50%;" />

- 触发器

每一个触发器有一个时钟输入端。对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

![image-20221003080544854](https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003080544854.png)





#　4.1 锁存器

（为使电路的设计简单化，现在的设计多为**同步**设计，因此尽量避免使用锁存器，在Quartus中会有提示）

锁存器对脉冲电平敏感，触发器对脉冲边缘敏感

## 4.1.1 基本SR锁存器

### 用与非门构成的基本SR锁存器

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003080633240.png" alt="image-20221003080633240" style="zoom: 50%;" />

国标逻辑符号：

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003080649668.png" alt="image-20221003080649668" style="zoom:50%;" />

方框外侧输入端的小圆圈和信号名称上面的小横线均表示输入信号是低电平有效的，同时为了区别，这种锁存器有时也称为基本$\overline{S}\,\overline{R}$锁存器。

- 现态: $\bar{R} 、 \bar{S}$ 信号作用前 $Q$ 端的状态， 现态用 $Q^n$ 表示。
- 次态: $\bar{R} 、 \bar{S}$ 信号作用后 $Q$ 端的状态， 次态用 $Q^{n+1}$ 表示。

功能表

| $\overline{R}$ | $\overline{S}$ | $Q$             | $\overline{Q}$  |
| -------------- | -------------- | --------------- | --------------- |
| 1              | 1              | 不变            | 不变            |
| 1              | 0              | 1               | 0               |
| 0              | 1              | 0               | 1               |
| 0              | 0              | 1$\rightarrow$x | 1$\rightarrow$x |

约束条件:
$$
\overline{S}+\overline{R}=1
$$
<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082341909.png" style="zoom:50%;" />

## 4.1.2 门控D锁存器

### 电路结构

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082434028.png" alt="image-20221003082434028" style="zoom:50%;" />

### 国标逻辑符号

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082507061.png" alt="image-20221003082507061" style="zoom:50%;" />

### 特性

- 当 $E=\mathbf{0}$ 时， $\bar{S}=\bar{R}=\mathbf{1}$ ，无论 $D$ 取什么值， $Q$ 保持不变。
- 当 $E=\mathbf{1}$ 时，
  - $D=1$ 时， $S=0 ， R=1 ， Q$ 被置1；
  - $D=0$ 时， $S=1 ， \bar{R}=0 ， Q$ 被置 0 。
- 在E=1期间，D 值将被传输到输出端Q，而当E由1跳变为0时，锁存器将保持跳变之前瞬间D的值。因此，D锁存器常被称为透明锁存器（Transparent Latch）。

### 特性表和特性方程 

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082812095.png" alt="image-20221003082812095" style="zoom:50%;" />
$$
Q^{n+1}=\bar{E} \cdot Q+E \cdot D
$$

### 波形图

初始状态$Q=1$

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003082857280.png" alt="image-20221003082857280" style="zoom: 67%;" />

## 4.1.3   门控D 锁存器的Verilog HDL建模

### 版本1

```verilog
//版本1: Structural description of a D latch 
module Dlatch_Structural (E, D, Q, Q_);
    	input E, D;
    	output Q, Q_;
    	wire R_, S_;
		nand N1(S_, D,E);
		nand N2(R_,~D,E);
		SRlatch_1 N3(S_,R_,Q,Q_);
endmodule

//Structural description of a SR-latch 
module SRlatch_1 (S_,R_, Q, Q_);
    	input S_,R_;
    	output Q, Q_;
  	nand N1(Q, S_,Q_);
	nand N2(Q_,R_,Q);
endmodule

```

版本1的特点

- 第一个版本根据图4.1.3使用基本的逻辑门元件，采用结构描述风格，编写了两个模块，这两个模块可以放在一个文件中，文件名为Dlatch_Structural.v。
- 在一个文件中可以写多个模块，其中有一个是主模块（或者称为顶层模块）。
- 文件名必须使用顶层模块名。本例中Dlatch_Structural是主模块，它调用SRlatch_1模块。

### 版本2

```verilog
//版本2: Behavioral description of a D latch 
module Dlatch_bh (E, D, Q, Q_);
    input E, D;
    output Q,Q_;
    reg Q;
    assign Q_ = ~Q;
    always @(E or D)
	  if (E)  
		Q <= D;  //当使能有效时，输出跟随输入变化
	  else 
		Q <= Q;  //保持不变
endmodule
```

版本2的特点

- 第二个版本采用功能描述风格的代码，不涉及到实现电路的具体结构，靠“算法”实现电路操作。对于不太喜欢低层次硬件逻辑图的人来说，功能描述风格的Verilog HDL是一种最佳选择。其中“<=”为非阻塞赋值符，将在下一节介绍。 

注：

- always内部不能使用assign。
- 在写可综合的组合逻辑电路的代码时，建议明确地定义if－else中所有可能的条件分支，否则，就会在电路的输出部分增加一个电平敏感型锁存器。 



# 4.2  时序电路建模基础

## 4.2.1 阻塞型赋值语句与非阻塞型赋值语句

在always语句内部的过程赋值语句有两种类型：

- 阻塞型赋值语句（Blocking Assignment Statement）
- 非阻塞型赋值语句（Non-Blocking Assignment Statement）

使用的运算符如下：

- 赋值算符(＝) ：阻塞型过程赋值算符
  - 前一条语句没有完成赋值过程之前，后面的语句不可能被执行。
- 赋值算符(<＝) ：非阻塞型过程赋值算符
  - 一条非阻塞型赋值语句的执行，并不会影响块中其它语句的执行

过程赋值语句有阻塞型和非阻塞型:

- 阻塞型用“＝”表示，多条语句顺序执行。

```verilog
   begin
        B=A;
         C=B+1;
   end
```

非阻塞型用“<=”表示，语句块内部的语句并行执行。

```verilog
 begin
        B<=A;
        C<=B+1;
   end
```

阻塞型过程赋值与非阻塞型过程赋值

```verilog
//Blocking (=) 
initial
begin
    #5   a = b;
    #10 c = d;
end

```

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003083457286.png" alt="image-20221003083457286" style="zoom:50%;" />

```verilog
//Nonblocking (<=)
initial
begin
    #5     a <= b;
    #10   c <= d;
end
```

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221003083511054.png" alt="image-20221003083511054" style="zoom:50%;" />

注：

- 在可综合的电路设计中，一个语句块的内部不允许同时出现阻塞型赋值语句和非阻塞型赋值语句。
- 化繁为简，建议
  - 对于时序电路，采用非阻塞型赋值语句！
  - 对于组合电路，采用阻塞型赋值语句！      

## 4.2.2 事件控制语句

- 用always语句描述硬件电路的逻辑功能时，在always语句中@符号之后紧跟着“事件控制表达式”。
- 逻辑电路中的敏感事件通常有两种类型：电平敏感事件和边沿触发事件。
- 在组合逻辑电路和锁存器中，输入信号电平的变化通常会导致输出信号变化，在Verilog HDL中，将这种输入信号的电平变化称为电平敏感事件。
- 在同步时序逻辑电路中，触发器状态的变化仅仅发生在时钟脉冲的上升沿或下降沿，Verilog HDL中用关键词posedge（上升沿）和 negedge（下降沿）进行说明，这就是边沿触发事件。

### 电平敏感事件和边沿触发事件

- 电平敏感事件（如锁存器）:

```verilog
always＠(sel or a or b）
```

sel、a、b中任意一个电平发生变化，后面的过程赋值语句将执行一次。

- 边沿敏感事件（如触发器） :

```verilog
always＠(posedge CP or negedge CR）
```

CP的上升沿或CR的下降沿来到，后面的过程语句就会执行。

### 边沿触发事件

- 在always后面的边沿触发事件中，有一个事件必须是时钟事件，还可以有多个异步触发事件，多个触发事件之间用关键词 or 进行连接，例如，语句

```verilog
always @(posedge CP or negedge Rd_ or negedge Sd_)
```

- 在Verilog 2001标准中，可以使用逗号来代替or。例如，

```verilog
always @(posedge CP, negedge Rd_, negedge Sd_)
```

- posedge CP 是时钟事件， $negedge Rd\_$和$negedge Sd\_$是异步触发事件。对于触发器设计，不可以没有时钟事件，而只有异步事件。



# 4.3 D触发器

## 4.3.1 D触发器的逻辑功能

### D触发器的逻辑符号



```verilog
posedge CP
negedge CP
```

```verilog
always @(posedge CP or negedge Sd_ or negedge Rd_)
```

这是一个异步设计，因为有时钟之外的信号在敏感事件列表里面

## 阻塞性赋值和非阻塞性赋值

=阻塞性赋值：前面的执行完了才执行下一条，有先后顺序

<=非阻塞性赋值：没有先后顺序，同时执行，具有串行性

经验上，组合逻辑电路使用阻塞性赋值。时序逻辑电路使用非阻塞性赋值。

## D触发器

输入：

- 时钟信号——系统认为else后面的是时钟信号
- 输入信号
- 使能信号——是**同步信号**！
- 异步置位、复位信号



---

下降沿触发的信号必须前面加“！”，否则会出现语法错误

---



---

## 异步复位信号使用下降沿

异步复位信号通常使用下降沿触发，因为干扰产生上升沿的概率比下降沿大得多

---

### 包含异步事件

若包含，优先级必须最高，否则语法错误

## 具有异步复位、同步置位、时钟使能的D触发器

错误写法：

```verilog
if(!resn)	...
    else if (set)	...//这样得不到理想电路，因为使能信号的优先级应更高，否则使能端为0依然会置位
        else if (en)	...
```

正确写法

### 使能端与功耗

使能端的有效利用可以降低动态功耗，如无效信号输入时关闭器件



## 4.4.1 寄存器

例4.4.4一个4位的双向移位寄存器框图如图4.4.6所示。该寄存器有两个控制输入端（S1、S0）、两个串行数据输入端（Dsl、Dsr）、4个并行数据输入端和4个并行输出端，要求实现5种功能：异步置零、同步置数、左移、右移和保持原状态不变，其功能如表4.4.2所示。试用功能描述风格对其建模。

![](https://raw.githubusercontent.com/MigoXV/PicMD/master/image-20221010193440300.png?token=AZ2SONLBQJ6BRSKWUKGLEELDIQDNI)

```verilog
module UniversalShift (S1,S0,Din,Dsl,Dsr,Q,CP,CLR_);
   input S1, S0;            //Select inputs
   input Dsl, Dsr;          //Serial Data inputs      
   input CP, CLR_;          //Clock and Reset
   input [3:0] Din;         //Parallel Data input
   output reg [3:0] Q;      //Register output

always @ (posedge CP or negedge CLR_)
   if (~CLR_) 
              Q <= 4'b0000;  
   else
      case ({S1,S0})
        2'b00: Q <= Q;       //No change
        2'b01: Q <= {Dsr,Q[3:1]}; //Shift right
        2'b10: Q <= {Q[2:0],Dsl}; //Shift left
        2'b11: Q <= Din;     //Parallel load input
      endcase
endmodule 

```

### 4.4.3 移位寄存器的应用电路



## 4.5.2 同步计数器的Verilog HDL建模



关于高电平有效和低电平有效

低电平有效：

```verilog
negedge rstn
```

高电平有效：

```verilog
posedge rstn
```


数字系统中，当采用高电平有效时，比较容易出现低电平上叠加一个噪声正脉冲导致出现非预期高电平的情况，抗干扰能力低。但是，采用低电平有效时，高电平上出现负噪声脉冲导致非预期低电平的概率要小的多，故抗干扰能力高。
采用低电平复位信号。设计内部的逻辑设计不用刻意使用低电平有效，可从提高可读性的角度选择高电平有效或低电平有效，交给综合工具选择相应基本元件（低电平有效）

例：假设有一个50 MHz时钟信号源，试用Verilog HDL设计一个分频电路，以产生1Hz的秒脉冲输出，要求输出信号的占空比为50%。

解：设计一个模数为25*106的二进制递增计数器，其计数范围是0~24999999，每当计数器计到最大值时，输出信号翻转一次，即可产生1Hz的秒脉冲。 

```verilog
module Divider50MHz(CR,CLK_50M, CLK_1HzOut);
  input	CR,CLK_50M; 
  output reg CLK_1HzOut;   
  reg [24:0] Count_DIV; //内部节点
parameter CLK_Freq = 50000000;
parameter OUT_Freq = 1;
always @(posedge CLK_50M or negedge CR)  begin
if(!CR)  begin
CLK_1HzOut <= 0;
Count_DIV <= 0;
end
else  begin
if( Count_DIV < (CLK_Freq/(2*OUT_Freq)-1) )
            Count_DIV <= Count_DIV+1'b1;  
 else begin
	 Count_DIV    <=	0; 		 
     CLK_1HzOut  <=  ~CLK_1HzOut; 
        end
 end
end
endmodule 

```





# 4.6 Verilog HDL函数与任务的使用

## 4.6.1 函数（function）说明语句

### 函数的定义

函数是一个单独的电路，但不是一个单独的模块

函数定义部分可以出现在模块说明中的任何位置，其语法格式如下：

```verilog
function <返回值类型或位宽> <函数名>；
    <输入参量与类型声明>
    <局部变量声明>
    行为语句；
endfunction

```

好处：如果某段代码经常用到，可以通过函数调用来减少行数

---

例4.6.1  用定义function与调用function的方法完成4选1数据选择器设计。

```verilog
`timescale  1ns/1ns    //定义时间单位
module  SEL4to1  ( A, B, C, D, SEL, F );
    input  A, B, C, D;
    input  [1:0] SEL;
    output  F;
assign F= SEL4to1FUNC ( A, B, C, D, SEL );//调用函数
    //定义函数
    function  SEL4to1FUNC;  //注意此行不需要端口名列表
      input  A1, B1, C1, D1; //函数的输入参量声明
      input  [1:0] SEL1;      //函数的输入参量声明
      case(SEL1)
       2'd0:SEL4to1FUNC = A1;
       2'd1:SEL4to1FUNC = B1;
       2'd2:SEL4to1FUNC = C1;
       2'd3:SEL4to1FUNC = D1;
     endcase
   endfunction
endmodule

```

## 4.6.2 任务（task）说明语句

###  任务的定义

```verilog
task <任务名>；
    端口与类型说明；
  变量声明；
语句1；
语句2；
.....
语句n；
endtask

```

### 任务的调用

一个任务由任务调用语句调用，任务调用语句给出传入任务的参数值和接收结果的变量值，其语法如下：

```verilog
<任务名>  （端口1，端口2，……，端口n）；
```

### 任务与函数的区别

|                   | task                 | function         |
| ----------------- | -------------------- | ---------------- |
| （1）端口         | 输入，输出，双向     | 输入             |
| （2）返回值的个数 | 可以多个             | 1个              |
| （3）延迟描述     | 支持                 | 不支持           |
| （4）调用         | 作为单独语句         | 作为表达式       |
| （5）主要用途     | 测试模块             | 组合电路         |
| （6）互相调用     | 可调用task或function | 只能调用function |

# 4.7 m序列码产生电路设计

见课本