Timing Analyzer report for SAR
Wed Jun 12 21:46:19 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'
 14. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 25. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 35. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SAR                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.5%      ;
;     Processor 3            ;   4.9%      ;
;     Processor 4            ;   4.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clock_divider:inst4|counter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|counter[0] } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 256.41 MHz ; 250.0 MHz       ; clk                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 274.73 MHz ; 274.73 MHz      ; clock_divider:inst4|counter[0] ;                                                               ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -2.900 ; -109.729      ;
; clock_divider:inst4|counter[0] ; -2.640 ; -71.589       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:inst4|counter[0] ; 0.382 ; 0.000         ;
; clk                            ; 0.525 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -85.442       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -36.000       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.900 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.659      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.899 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.658      ;
; -2.891 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.181     ; 3.705      ;
; -2.890 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.181     ; 3.704      ;
; -2.884 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.174     ; 3.705      ;
; -2.883 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.174     ; 3.704      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.874 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.633      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.624      ;
; -2.865 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.181     ; 3.679      ;
; -2.858 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.174     ; 3.679      ;
; -2.856 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.181     ; 3.670      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.174     ; 3.670      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.803 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.367      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.801 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.560      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.559      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
; -2.796 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 3.555      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                             ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.640 ; sar:inst|a[0] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.573      ;
; -2.621 ; sar:inst|b[0] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.554      ;
; -2.613 ; sar:inst|a[0] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.546      ;
; -2.594 ; sar:inst|b[0] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.527      ;
; -2.582 ; sar:inst|a[0] ; sar:inst|a[0]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.515      ;
; -2.567 ; sar:inst|a[0] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.500      ;
; -2.563 ; sar:inst|b[0] ; sar:inst|a[0]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.496      ;
; -2.556 ; sar:inst|b[1] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.489      ;
; -2.553 ; sar:inst|b[4] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.485      ;
; -2.549 ; sar:inst|a[0] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.482      ;
; -2.548 ; sar:inst|b[0] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.481      ;
; -2.536 ; sar:inst|a[4] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.468      ;
; -2.530 ; sar:inst|b[0] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.463      ;
; -2.529 ; sar:inst|b[1] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.462      ;
; -2.526 ; sar:inst|a[2] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.459      ;
; -2.526 ; sar:inst|b[4] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.458      ;
; -2.522 ; sar:inst|a[0] ; sar:inst|b[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.455      ;
; -2.509 ; sar:inst|a[4] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.441      ;
; -2.503 ; sar:inst|b[0] ; sar:inst|b[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.436      ;
; -2.502 ; sar:inst|b[2] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.435      ;
; -2.499 ; sar:inst|a[2] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.432      ;
; -2.475 ; sar:inst|b[2] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.408      ;
; -2.470 ; sar:inst|b[1] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.403      ;
; -2.462 ; sar:inst|b[1] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.395      ;
; -2.459 ; sar:inst|a[0] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.392      ;
; -2.458 ; sar:inst|a[6] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.390      ;
; -2.450 ; sar:inst|b[1] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.383      ;
; -2.443 ; sar:inst|a[1] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.376      ;
; -2.440 ; sar:inst|b[0] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.373      ;
; -2.439 ; sar:inst|a[0] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.372      ;
; -2.435 ; sar:inst|b[1] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.368      ;
; -2.431 ; sar:inst|a[6] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.363      ;
; -2.423 ; sar:inst|a[2] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.356      ;
; -2.420 ; sar:inst|b[0] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.353      ;
; -2.416 ; sar:inst|a[0] ; sar:inst|a[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.349      ;
; -2.416 ; sar:inst|a[1] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.349      ;
; -2.408 ; sar:inst|b[1] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.341      ;
; -2.407 ; sar:inst|b[1] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.340      ;
; -2.406 ; sar:inst|b[6] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.338      ;
; -2.405 ; sar:inst|a[2] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.338      ;
; -2.399 ; sar:inst|b[2] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.332      ;
; -2.397 ; sar:inst|b[0] ; sar:inst|a[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.330      ;
; -2.397 ; sar:inst|a[0] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.330      ;
; -2.396 ; sar:inst|a[0] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.329      ;
; -2.387 ; sar:inst|a[0] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.320      ;
; -2.386 ; sar:inst|a[0] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.319      ;
; -2.381 ; sar:inst|b[2] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.314      ;
; -2.379 ; sar:inst|b[6] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.311      ;
; -2.378 ; sar:inst|a[5] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.310      ;
; -2.378 ; sar:inst|b[0] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.311      ;
; -2.377 ; sar:inst|b[0] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.310      ;
; -2.376 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.405      ;
; -2.368 ; sar:inst|b[0] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.301      ;
; -2.367 ; sar:inst|b[0] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.300      ;
; -2.365 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.394      ;
; -2.352 ; sar:inst|b[5] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.284      ;
; -2.351 ; sar:inst|a[5] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.283      ;
; -2.348 ; sar:inst|a[1] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.281      ;
; -2.346 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.375      ;
; -2.340 ; sar:inst|a[1] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.273      ;
; -2.332 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.361      ;
; -2.328 ; sar:inst|a[1] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.261      ;
; -2.327 ; sar:inst|a[3] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.260      ;
; -2.325 ; sar:inst|b[5] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.257      ;
; -2.322 ; sar:inst|a[1] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.255      ;
; -2.313 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.342      ;
; -2.310 ; sar:inst|b[4] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.242      ;
; -2.309 ; sar:inst|b[3] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.242      ;
; -2.309 ; sar:inst|b[4] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.241      ;
; -2.303 ; sar:inst|b[1] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.236      ;
; -2.302 ; sar:inst|b[1] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.235      ;
; -2.300 ; sar:inst|a[3] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; sar:inst|b[4] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.232      ;
; -2.299 ; sar:inst|b[4] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.231      ;
; -2.297 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.326      ;
; -2.293 ; sar:inst|a[4] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.225      ;
; -2.292 ; sar:inst|a[4] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.224      ;
; -2.291 ; sar:inst|b[1] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.224      ;
; -2.289 ; sar:inst|b[1] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.222      ;
; -2.286 ; sar:inst|a[1] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.219      ;
; -2.285 ; sar:inst|a[1] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.218      ;
; -2.283 ; sar:inst|a[2] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.216      ;
; -2.283 ; sar:inst|a[4] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.215      ;
; -2.282 ; sar:inst|b[3] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.215      ;
; -2.282 ; sar:inst|a[2] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.215      ;
; -2.282 ; sar:inst|a[4] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.214      ;
; -2.280 ; sar:inst|a[0] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.213      ;
; -2.278 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.033      ; 4.306      ;
; -2.278 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.307      ;
; -2.278 ; sar:inst|a[0] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.211      ;
; -2.273 ; sar:inst|a[2] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.206      ;
; -2.272 ; sar:inst|a[2] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.205      ;
; -2.268 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.297      ;
; -2.261 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.033      ; 4.289      ;
; -2.261 ; sar:inst|b[0] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.194      ;
; -2.259 ; sar:inst|b[2] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.192      ;
; -2.259 ; sar:inst|b[0] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.192      ;
; -2.258 ; sar:inst|b[2] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.191      ;
; -2.257 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.286      ;
; -2.254 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 1.034      ; 4.283      ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.382 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.580      ;
; 0.399 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 1.897      ;
; 0.421 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 1.919      ;
; 0.442 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 1.940      ;
; 0.454 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 1.952      ;
; 0.558 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 2.056      ;
; 0.564 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.762      ;
; 0.565 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.763      ;
; 0.576 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 2.074      ;
; 0.577 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 2.075      ;
; 0.592 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 2.863      ;
; 0.595 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.793      ;
; 0.597 ; sar:inst|a[4]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.097      ;
; 0.601 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.799      ;
; 0.605 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.341      ; 2.103      ;
; 0.613 ; sar:inst|a[1]                ; latch_x8:inst5|out[1]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.113      ;
; 0.635 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.833      ;
; 0.635 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.833      ;
; 0.637 ; sar:inst|a[3]                ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.137      ;
; 0.678 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 2.948      ;
; 0.684 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 2.955      ;
; 0.687 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 2.958      ;
; 0.692 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 0.912      ;
; 0.704 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 2.975      ;
; 0.732 ; sar:inst|a[0]                ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.232      ;
; 0.748 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.018      ;
; 0.749 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.019      ;
; 0.749 ; sar:inst|step[3]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.019      ;
; 0.751 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.021      ;
; 0.751 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.021      ;
; 0.756 ; sar:inst|step[3]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.026      ;
; 0.773 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.043      ;
; 0.775 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.045      ;
; 0.780 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.050      ;
; 0.796 ; sar:inst|step[3]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.067      ;
; 0.796 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.067      ;
; 0.799 ; sar:inst|a[7]                ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.299      ;
; 0.804 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.075      ;
; 0.805 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.076      ;
; 0.824 ; sar:inst|a[2]                ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.324      ;
; 0.834 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 1.032      ;
; 0.834 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.105      ;
; 0.840 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.110      ;
; 0.841 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.111      ;
; 0.841 ; sar:inst|step[2]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.111      ;
; 0.842 ; sar:inst|step[3]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.113      ;
; 0.843 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.113      ;
; 0.843 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.114      ;
; 0.844 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.114      ;
; 0.844 ; sar:inst|step[0]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.114      ;
; 0.845 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.115      ;
; 0.846 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.116      ;
; 0.848 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.118      ;
; 0.848 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.118      ;
; 0.851 ; sar:inst|step[2]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.121      ;
; 0.853 ; sar:inst|step[0]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.123      ;
; 0.853 ; sar:inst|step[1]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.123      ;
; 0.853 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.123      ;
; 0.855 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.125      ;
; 0.855 ; sar:inst|a[4]                ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.355      ;
; 0.856 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.126      ;
; 0.856 ; sar:inst|step[1]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.126      ;
; 0.858 ; sar:inst|step[1]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.113      ; 3.128      ;
; 0.871 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.091      ;
; 0.874 ; sar:inst|a[3]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.374      ;
; 0.882 ; sar:inst|a[4]                ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.382      ;
; 0.893 ; sar:inst|step[0]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.164      ;
; 0.893 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.164      ;
; 0.895 ; sar:inst|step[2]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.166      ;
; 0.895 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.166      ;
; 0.898 ; sar:inst|step[1]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.169      ;
; 0.898 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.169      ;
; 0.901 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.172      ;
; 0.902 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.173      ;
; 0.903 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.174      ;
; 0.904 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.175      ;
; 0.906 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.177      ;
; 0.907 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.178      ;
; 0.907 ; sar:inst|a[1]                ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.407      ;
; 0.931 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.202      ;
; 0.933 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.204      ;
; 0.933 ; sar:inst|a[4]                ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.433      ;
; 0.936 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.207      ;
; 0.939 ; sar:inst|step[0]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.210      ;
; 0.940 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.211      ;
; 0.941 ; sar:inst|step[2]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.212      ;
; 0.942 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.213      ;
; 0.944 ; sar:inst|step[1]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.215      ;
; 0.945 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 2.114      ; 3.216      ;
; 0.953 ; sar:inst|a[3]                ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.453      ;
; 0.980 ; sar:inst|a[3]                ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.480      ;
; 0.988 ; sar:inst|a[1]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.488      ;
; 0.992 ; sar:inst|a[1]                ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.343      ; 2.492      ;
; 1.002 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 1.200      ;
; 1.003 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 1.201      ;
; 1.009 ; sar:inst|a[4]                ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.229      ;
; 1.012 ; sar:inst|a[4]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.232      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.525 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.001      ;
; 0.592 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.787      ;
; 0.592 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.787      ;
; 0.593 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.788      ;
; 0.594 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.596 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.597 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.598 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.598 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.598 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.600 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.795      ;
; 0.602 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.797      ;
; 0.603 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.798      ;
; 0.604 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.799      ;
; 0.604 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.799      ;
; 0.613 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.808      ;
; 0.614 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.809      ;
; 0.616 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.618 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.813      ;
; 0.618 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.813      ;
; 0.635 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.111      ;
; 0.637 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.113      ;
; 0.747 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.223      ;
; 0.749 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.225      ;
; 0.779 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.255      ;
; 0.779 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.255      ;
; 0.779 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.255      ;
; 0.779 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.255      ;
; 0.779 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.090      ; 3.255      ;
; 0.833 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.062      ;
; 0.851 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.080      ;
; 0.862 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.062      ;
; 0.863 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.063      ;
; 0.863 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.064      ;
; 0.864 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.064      ;
; 0.865 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.066      ;
; 0.865 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.066      ;
; 0.869 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.070      ;
; 0.873 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.073      ;
; 0.878 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.078      ;
; 0.879 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.080      ;
; 0.880 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.880 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.080      ;
; 0.881 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.082      ;
; 0.881 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.082      ;
; 0.882 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.082      ;
; 0.882 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.082      ;
; 0.884 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.085      ;
; 0.885 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.085      ;
; 0.885 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.086      ;
; 0.886 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.087      ;
; 0.887 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.087      ;
; 0.887 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.088      ;
; 0.896 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.097      ;
; 0.898 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.098      ;
; 0.898 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.099      ;
; 0.899 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.100      ;
; 0.899 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.100      ;
; 0.900 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.100      ;
; 0.901 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.102      ;
; 0.943 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.172      ;
; 0.945 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.174      ;
; 0.945 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.174      ;
; 0.955 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.146      ; 3.487      ;
; 0.961 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.190      ;
; 0.962 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.139      ; 3.487      ;
; 0.963 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.192      ;
; 0.972 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.172      ;
; 0.973 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.173      ;
; 0.973 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.174      ;
; 0.974 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.174      ;
; 0.975 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.175      ;
; 0.975 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.176      ;
; 0.975 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.176      ;
; 0.975 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.176      ;
; 0.976 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.176      ;
; 0.977 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.178      ;
; 0.979 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.180      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.980 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.082      ; 3.448      ;
; 0.981 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.182      ;
; 0.983 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.183      ;
; 0.983 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.072      ; 1.212      ;
; 0.985 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.185      ;
; 0.991 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.192      ;
; 0.991 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.044      ; 1.192      ;
; 0.992 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.192      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 281.45 MHz ; 250.0 MHz       ; clk                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 309.89 MHz ; 309.89 MHz      ; clock_divider:inst4|counter[0] ;                                                               ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -2.553 ; -94.824       ;
; clock_divider:inst4|counter[0] ; -2.227 ; -59.671       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:inst4|counter[0] ; 0.333 ; 0.000         ;
; clk                            ; 0.488 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -85.802       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -36.000       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.553 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.332      ;
; -2.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.179     ; 3.365      ;
; -2.533 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.163     ; 3.365      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.299      ;
; -2.516 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.179     ; 3.332      ;
; -2.500 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.163     ; 3.332      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.491 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.270      ;
; -2.490 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.179     ; 3.306      ;
; -2.474 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.163     ; 3.306      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.250      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.249      ;
; -2.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.179     ; 3.286      ;
; -2.466 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.179     ; 3.282      ;
; -2.454 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.163     ; 3.286      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.454 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.366      ;
; -2.452 ; clock_divider:inst4|counter[9]                                                   ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.048     ; 3.399      ;
; -2.450 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.163     ; 3.282      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.449 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.228      ;
; -2.445 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.224      ;
; -2.445 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.224      ;
; -2.445 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.224      ;
; -2.445 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.224      ;
; -2.445 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.216     ; 3.224      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                              ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.227 ; sar:inst|a[0] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.168      ;
; -2.221 ; sar:inst|a[0] ; sar:inst|a[0]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.162      ;
; -2.211 ; sar:inst|b[0] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.152      ;
; -2.206 ; sar:inst|a[0] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.147      ;
; -2.205 ; sar:inst|b[0] ; sar:inst|a[0]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.146      ;
; -2.190 ; sar:inst|b[0] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.131      ;
; -2.174 ; sar:inst|a[0] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.115      ;
; -2.171 ; sar:inst|a[0] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.112      ;
; -2.158 ; sar:inst|a[0] ; sar:inst|b[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.099      ;
; -2.158 ; sar:inst|b[0] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.099      ;
; -2.157 ; sar:inst|b[1] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.098      ;
; -2.155 ; sar:inst|b[0] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.096      ;
; -2.149 ; sar:inst|b[4] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.089      ;
; -2.142 ; sar:inst|b[0] ; sar:inst|b[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.083      ;
; -2.136 ; sar:inst|a[4] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.076      ;
; -2.136 ; sar:inst|b[1] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.077      ;
; -2.130 ; sar:inst|a[2] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.071      ;
; -2.128 ; sar:inst|b[4] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.068      ;
; -2.115 ; sar:inst|a[4] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.055      ;
; -2.109 ; sar:inst|a[2] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.050      ;
; -2.107 ; sar:inst|b[2] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.048      ;
; -2.086 ; sar:inst|b[2] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.027      ;
; -2.085 ; sar:inst|b[1] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.026      ;
; -2.081 ; sar:inst|b[1] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.022      ;
; -2.078 ; sar:inst|b[1] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.019      ;
; -2.075 ; sar:inst|b[1] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.016      ;
; -2.070 ; sar:inst|a[6] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.010      ;
; -2.059 ; sar:inst|a[1] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.000      ;
; -2.059 ; sar:inst|a[0] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.000      ;
; -2.053 ; sar:inst|a[0] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.994      ;
; -2.051 ; sar:inst|a[2] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.992      ;
; -2.049 ; sar:inst|a[6] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.989      ;
; -2.048 ; sar:inst|a[2] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.989      ;
; -2.043 ; sar:inst|b[0] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.984      ;
; -2.042 ; sar:inst|a[0] ; sar:inst|a[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.983      ;
; -2.038 ; sar:inst|a[1] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.979      ;
; -2.037 ; sar:inst|b[0] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.978      ;
; -2.029 ; sar:inst|b[1] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.970      ;
; -2.028 ; sar:inst|b[2] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.969      ;
; -2.027 ; sar:inst|b[1] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.968      ;
; -2.026 ; sar:inst|b[0] ; sar:inst|a[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.967      ;
; -2.025 ; sar:inst|b[2] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.966      ;
; -2.023 ; sar:inst|b[6] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.963      ;
; -2.010 ; sar:inst|a[0] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.951      ;
; -2.009 ; sar:inst|a[0] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.950      ;
; -2.005 ; sar:inst|a[5] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.945      ;
; -2.003 ; sar:inst|a[0] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.944      ;
; -2.002 ; sar:inst|b[6] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.942      ;
; -2.001 ; sar:inst|a[0] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.942      ;
; -1.994 ; sar:inst|b[0] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.935      ;
; -1.993 ; sar:inst|b[0] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.934      ;
; -1.987 ; sar:inst|b[0] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.928      ;
; -1.985 ; sar:inst|b[0] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.926      ;
; -1.984 ; sar:inst|a[5] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.924      ;
; -1.980 ; sar:inst|a[1] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.921      ;
; -1.979 ; sar:inst|b[5] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.919      ;
; -1.977 ; sar:inst|a[1] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.918      ;
; -1.967 ; sar:inst|a[1] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.908      ;
; -1.963 ; sar:inst|a[1] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.904      ;
; -1.960 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.951      ; 3.906      ;
; -1.960 ; sar:inst|a[3] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.901      ;
; -1.958 ; sar:inst|b[5] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.898      ;
; -1.945 ; sar:inst|b[3] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.886      ;
; -1.940 ; sar:inst|b[1] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.881      ;
; -1.939 ; sar:inst|a[3] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.880      ;
; -1.939 ; sar:inst|b[1] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.880      ;
; -1.936 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.951      ; 3.882      ;
; -1.932 ; sar:inst|b[4] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.872      ;
; -1.931 ; sar:inst|b[4] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.871      ;
; -1.926 ; sar:inst|b[1] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.867      ;
; -1.925 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.951      ; 3.871      ;
; -1.925 ; sar:inst|b[1] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.866      ;
; -1.925 ; sar:inst|b[4] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.865      ;
; -1.924 ; sar:inst|b[3] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.865      ;
; -1.923 ; sar:inst|b[4] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.863      ;
; -1.920 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.951      ; 3.866      ;
; -1.919 ; sar:inst|a[4] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.859      ;
; -1.918 ; sar:inst|a[4] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.858      ;
; -1.913 ; sar:inst|a[2] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.854      ;
; -1.912 ; sar:inst|a[2] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.853      ;
; -1.912 ; sar:inst|a[4] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.852      ;
; -1.911 ; sar:inst|a[1] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.852      ;
; -1.910 ; sar:inst|a[4] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.850      ;
; -1.909 ; sar:inst|a[1] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.850      ;
; -1.909 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.951      ; 3.855      ;
; -1.906 ; sar:inst|a[2] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.847      ;
; -1.904 ; sar:inst|a[2] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.845      ;
; -1.903 ; sar:inst|a[0] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.844      ;
; -1.901 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.951      ; 3.847      ;
; -1.898 ; sar:inst|a[0] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.839      ;
; -1.891 ; sar:inst|a[5] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.831      ;
; -1.890 ; sar:inst|b[2] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.831      ;
; -1.889 ; sar:inst|a[5] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.829      ;
; -1.889 ; sar:inst|b[2] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.830      ;
; -1.887 ; sar:inst|b[0] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.828      ;
; -1.885 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.951      ; 3.831      ;
; -1.883 ; sar:inst|b[2] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.824      ;
; -1.882 ; sar:inst|b[0] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.823      ;
; -1.881 ; sar:inst|b[2] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.822      ;
; -1.865 ; sar:inst|b[5] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.805      ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.333 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.339 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.231      ; 1.714      ;
; 0.341 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.519      ;
; 0.346 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.231      ; 1.721      ;
; 0.371 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.230      ; 1.745      ;
; 0.388 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.230      ; 1.762      ;
; 0.475 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.230      ; 1.849      ;
; 0.482 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.231      ; 1.857      ;
; 0.499 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.231      ; 1.874      ;
; 0.513 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.566      ;
; 0.515 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.698      ;
; 0.516 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.699      ;
; 0.531 ; sar:inst|a[4]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 1.907      ;
; 0.532 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.715      ;
; 0.536 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.719      ;
; 0.547 ; sar:inst|a[1]                ; latch_x8:inst5|out[1]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 1.923      ;
; 0.550 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.230      ; 1.924      ;
; 0.563 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.746      ;
; 0.563 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.746      ;
; 0.563 ; sar:inst|a[3]                ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 1.939      ;
; 0.601 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.653      ;
; 0.606 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.659      ;
; 0.606 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.659      ;
; 0.620 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.673      ;
; 0.620 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 0.818      ;
; 0.653 ; sar:inst|a[0]                ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.029      ;
; 0.654 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.706      ;
; 0.655 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.707      ;
; 0.655 ; sar:inst|step[3]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.707      ;
; 0.658 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.710      ;
; 0.659 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.711      ;
; 0.664 ; sar:inst|step[3]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.716      ;
; 0.694 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.746      ;
; 0.694 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.746      ;
; 0.698 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.751      ;
; 0.699 ; sar:inst|step[3]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.752      ;
; 0.706 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.759      ;
; 0.708 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.761      ;
; 0.708 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.760      ;
; 0.719 ; sar:inst|a[7]                ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.095      ;
; 0.734 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.787      ;
; 0.737 ; sar:inst|a[2]                ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.113      ;
; 0.741 ; sar:inst|step[3]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.794      ;
; 0.742 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.795      ;
; 0.747 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.799      ;
; 0.747 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.799      ;
; 0.748 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.800      ;
; 0.748 ; sar:inst|step[2]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.800      ;
; 0.748 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.800      ;
; 0.748 ; sar:inst|step[0]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.800      ;
; 0.751 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.803      ;
; 0.751 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.803      ;
; 0.752 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.804      ;
; 0.752 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.804      ;
; 0.754 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.937      ;
; 0.756 ; sar:inst|a[4]                ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.132      ;
; 0.757 ; sar:inst|step[2]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.809      ;
; 0.757 ; sar:inst|step[0]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.809      ;
; 0.761 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.813      ;
; 0.762 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.814      ;
; 0.762 ; sar:inst|step[1]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.814      ;
; 0.765 ; sar:inst|step[1]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.817      ;
; 0.766 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.818      ;
; 0.771 ; sar:inst|step[1]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.908      ; 2.823      ;
; 0.776 ; sar:inst|a[3]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.152      ;
; 0.782 ; sar:inst|a[4]                ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.158      ;
; 0.784 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 0.982      ;
; 0.791 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.844      ;
; 0.791 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.844      ;
; 0.792 ; sar:inst|step[2]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.845      ;
; 0.792 ; sar:inst|step[0]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.845      ;
; 0.799 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.852      ;
; 0.799 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.852      ;
; 0.801 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.854      ;
; 0.801 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.854      ;
; 0.805 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.858      ;
; 0.806 ; sar:inst|step[1]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.859      ;
; 0.813 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.866      ;
; 0.813 ; sar:inst|a[1]                ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.189      ;
; 0.815 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.868      ;
; 0.823 ; sar:inst|a[4]                ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.199      ;
; 0.827 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.880      ;
; 0.827 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.880      ;
; 0.834 ; sar:inst|step[2]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.887      ;
; 0.834 ; sar:inst|step[0]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.887      ;
; 0.835 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.888      ;
; 0.835 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.888      ;
; 0.837 ; sar:inst|a[3]                ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.213      ;
; 0.841 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.894      ;
; 0.848 ; sar:inst|step[1]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.901      ;
; 0.849 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.909      ; 2.902      ;
; 0.866 ; sar:inst|a[3]                ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.242      ;
; 0.876 ; sar:inst|a[1]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.252      ;
; 0.884 ; sar:inst|a[1]                ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.260      ;
; 0.886 ; sar:inst|a[1]                ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.262      ;
; 0.904 ; sar:inst|a[3]                ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.232      ; 2.280      ;
; 0.909 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.092      ;
; 0.910 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 1.093      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.488 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.749      ;
; 0.531 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.709      ;
; 0.531 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.709      ;
; 0.532 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.710      ;
; 0.533 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.534 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.535 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.536 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.537 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.537 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.537 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.538 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.716      ;
; 0.540 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.718      ;
; 0.541 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.541 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.541 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.551 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.729      ;
; 0.551 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.729      ;
; 0.554 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.732      ;
; 0.555 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.555 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.577 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.838      ;
; 0.584 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.845      ;
; 0.673 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.934      ;
; 0.680 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.941      ;
; 0.727 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.988      ;
; 0.727 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.988      ;
; 0.727 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.988      ;
; 0.727 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.988      ;
; 0.727 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.907      ; 2.988      ;
; 0.750 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.059      ; 0.953      ;
; 0.767 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.059      ; 0.970      ;
; 0.771 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.953      ;
; 0.771 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.955      ;
; 0.772 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.954      ;
; 0.775 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.959      ;
; 0.775 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.959      ;
; 0.776 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.958      ;
; 0.776 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.960      ;
; 0.780 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.964      ;
; 0.781 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.963      ;
; 0.782 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.964      ;
; 0.782 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.964      ;
; 0.782 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.964      ;
; 0.783 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.967      ;
; 0.784 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.968      ;
; 0.786 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.968      ;
; 0.787 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.971      ;
; 0.789 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.971      ;
; 0.789 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.971      ;
; 0.790 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.974      ;
; 0.790 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.974      ;
; 0.791 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.975      ;
; 0.793 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.975      ;
; 0.794 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.978      ;
; 0.798 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.982      ;
; 0.798 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.982      ;
; 0.799 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.981      ;
; 0.801 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.985      ;
; 0.805 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.040      ; 0.989      ;
; 0.806 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.988      ;
; 0.839 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.059      ; 1.042      ;
; 0.846 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.059      ; 1.049      ;
; 0.846 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.059      ; 1.049      ;
; 0.856 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.059      ; 1.059      ;
; 0.860 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.042      ;
; 0.860 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.044      ;
; 0.861 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.043      ;
; 0.863 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.059      ; 1.066      ;
; 0.864 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.048      ;
; 0.864 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.048      ;
; 0.865 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.047      ;
; 0.865 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.049      ;
; 0.867 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.051      ;
; 0.868 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.050      ;
; 0.871 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.053      ;
; 0.871 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.055      ;
; 0.872 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.054      ;
; 0.872 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.056      ;
; 0.876 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.060      ;
; 0.878 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.060      ;
; 0.878 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.060      ;
; 0.878 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.060      ;
; 0.879 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.063      ;
; 0.879 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.063      ;
; 0.880 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.064      ;
; 0.881 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.059      ; 1.084      ;
; 0.882 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.064      ;
; 0.883 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.067      ;
; 0.885 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.067      ;
; 0.885 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.067      ;
; 0.886 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.070      ;
; 0.886 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.070      ;
; 0.887 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.071      ;
; 0.889 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 1.071      ;
; 0.890 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.074      ;
; 0.894 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.040      ; 1.078      ;
; 0.894 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.950      ; 3.198      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -1.282 ; -37.208       ;
; clock_divider:inst4|counter[0] ; -1.011 ; -24.682       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:inst4|counter[0] ; 0.201 ; 0.000         ;
; clk                            ; 0.318 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -64.429       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -36.000       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.282 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.154      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.279 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.128      ;
; -1.272 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[15] ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.154      ;
; -1.251 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.123      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.248 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.097      ;
; -1.241 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.123      ;
; -1.241 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.113      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.238 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.087      ;
; -1.231 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.113      ;
; -1.225 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.097      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.222 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.071      ;
; -1.215 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.097      ;
; -1.201 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.073      ;
; -1.201 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.073      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.198 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.047      ;
; -1.191 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.073      ;
; -1.191 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[6]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.105     ; 2.073      ;
; -1.187 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.059      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.184 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.033      ;
; -1.183 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.115     ; 2.055      ;
; -1.180 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.029      ;
; -1.180 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.138     ; 2.029      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                              ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.011 ; sar:inst|a[0] ; sar:inst|a[0]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.963      ;
; -1.001 ; sar:inst|b[0] ; sar:inst|a[0]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.953      ;
; -1.000 ; sar:inst|a[0] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.953      ;
; -0.990 ; sar:inst|b[0] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.943      ;
; -0.980 ; sar:inst|a[0] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.933      ;
; -0.970 ; sar:inst|b[0] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.923      ;
; -0.965 ; sar:inst|a[0] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.917      ;
; -0.962 ; sar:inst|b[1] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.915      ;
; -0.955 ; sar:inst|b[0] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.907      ;
; -0.948 ; sar:inst|b[4] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.900      ;
; -0.941 ; sar:inst|a[4] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.893      ;
; -0.940 ; sar:inst|a[0] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.892      ;
; -0.940 ; sar:inst|a[0] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.892      ;
; -0.939 ; sar:inst|b[1] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.892      ;
; -0.936 ; sar:inst|a[0] ; sar:inst|b[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.888      ;
; -0.933 ; sar:inst|a[2] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.886      ;
; -0.930 ; sar:inst|b[0] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.882      ;
; -0.930 ; sar:inst|b[0] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.882      ;
; -0.928 ; sar:inst|b[4] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.880      ;
; -0.926 ; sar:inst|b[0] ; sar:inst|b[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.878      ;
; -0.922 ; sar:inst|b[1] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.874      ;
; -0.921 ; sar:inst|a[4] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.873      ;
; -0.920 ; sar:inst|b[1] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.872      ;
; -0.917 ; sar:inst|b[2] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.870      ;
; -0.914 ; sar:inst|a[0] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.866      ;
; -0.913 ; sar:inst|a[2] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.866      ;
; -0.911 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.461      ;
; -0.909 ; sar:inst|a[0] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.862      ;
; -0.904 ; sar:inst|a[0] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.857      ;
; -0.904 ; sar:inst|b[0] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.856      ;
; -0.902 ; sar:inst|a[1] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.855      ;
; -0.901 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.451      ;
; -0.899 ; sar:inst|b[0] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.852      ;
; -0.897 ; sar:inst|b[2] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.850      ;
; -0.897 ; sar:inst|b[1] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.849      ;
; -0.895 ; sar:inst|a[6] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.847      ;
; -0.894 ; sar:inst|b[1] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.846      ;
; -0.894 ; sar:inst|b[0] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.847      ;
; -0.891 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.441      ;
; -0.889 ; sar:inst|b[1] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.842      ;
; -0.886 ; sar:inst|a[2] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.838      ;
; -0.884 ; sar:inst|b[1] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.837      ;
; -0.879 ; sar:inst|a[1] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.832      ;
; -0.875 ; sar:inst|a[6] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.827      ;
; -0.874 ; sar:inst|a[0] ; sar:inst|a[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.826      ;
; -0.870 ; sar:inst|b[2] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.822      ;
; -0.865 ; sar:inst|b[6] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.817      ;
; -0.864 ; sar:inst|b[0] ; sar:inst|a[1]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.816      ;
; -0.862 ; sar:inst|a[1] ; sar:inst|a[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.814      ;
; -0.861 ; sar:inst|a[0] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.814      ;
; -0.861 ; sar:inst|a[2] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.813      ;
; -0.861 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.562      ; 2.410      ;
; -0.860 ; sar:inst|a[1] ; sar:inst|a[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.812      ;
; -0.859 ; sar:inst|b[4] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.811      ;
; -0.858 ; sar:inst|a[5] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.810      ;
; -0.855 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.405      ;
; -0.855 ; sar:inst|a[0] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.808      ;
; -0.854 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.562      ; 2.403      ;
; -0.854 ; sar:inst|b[4] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.806      ;
; -0.852 ; sar:inst|a[4] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.804      ;
; -0.851 ; sar:inst|b[0] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.804      ;
; -0.847 ; sar:inst|a[4] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.799      ;
; -0.846 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.396      ;
; -0.845 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.395      ;
; -0.845 ; sar:inst|b[6] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.797      ;
; -0.845 ; sar:inst|b[2] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.797      ;
; -0.845 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.395      ;
; -0.845 ; sar:inst|b[0] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.798      ;
; -0.844 ; sar:inst|a[2] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.797      ;
; -0.841 ; sar:inst|b[5] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.793      ;
; -0.839 ; sar:inst|a[0] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.792      ;
; -0.839 ; sar:inst|a[2] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.792      ;
; -0.837 ; sar:inst|a[1] ; sar:inst|b[3]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.789      ;
; -0.835 ; sar:inst|a[0] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.788      ;
; -0.835 ; sar:inst|a[3] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.788      ;
; -0.835 ; sar:inst|a[5] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.385      ;
; -0.834 ; sar:inst|a[1] ; sar:inst|b[2]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.786      ;
; -0.831 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.381      ;
; -0.830 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.380      ;
; -0.829 ; sar:inst|a[1] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.782      ;
; -0.829 ; sar:inst|b[0] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.782      ;
; -0.828 ; sar:inst|b[2] ; sar:inst|a[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.781      ;
; -0.825 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.375      ;
; -0.825 ; sar:inst|b[0] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.778      ;
; -0.824 ; sar:inst|a[1] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.777      ;
; -0.823 ; sar:inst|b[3] ; sar:inst|a[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; sar:inst|b[2] ; sar:inst|b[6]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.776      ;
; -0.823 ; sar:inst|b[1] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.776      ;
; -0.822 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.372      ;
; -0.819 ; sar:inst|b[1] ; sar:inst|a[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.772      ;
; -0.818 ; sar:inst|b[5] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.770      ;
; -0.817 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.367      ;
; -0.817 ; sar:inst|b[1] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.770      ;
; -0.815 ; sar:inst|b[1] ; sar:inst|b[4]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.768      ;
; -0.812 ; sar:inst|a[3] ; sar:inst|b[7]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.765      ;
; -0.812 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.563      ; 2.362      ;
; -0.809 ; sar:inst|b[4] ; sar:inst|a[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.761      ;
; -0.803 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.562      ; 2.352      ;
; -0.803 ; sar:inst|b[4] ; sar:inst|b[5]         ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.755      ;
+--------+---------------+-----------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.201 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.314      ;
; 0.210 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.034      ;
; 0.215 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.039      ;
; 0.223 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.739      ; 1.046      ;
; 0.229 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.739      ; 1.052      ;
; 0.231 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.554      ;
; 0.285 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.607      ;
; 0.289 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.113      ;
; 0.293 ; sar:inst|a[4]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.117      ;
; 0.295 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.403      ;
; 0.295 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.618      ;
; 0.296 ; sar:inst|a[3]                ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.121      ;
; 0.297 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.620      ;
; 0.298 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.739      ; 1.121      ;
; 0.299 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.622      ;
; 0.300 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.408      ;
; 0.301 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.125      ;
; 0.305 ; sar:inst|a[1]                ; latch_x8:inst5|out[1]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.130      ;
; 0.307 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.739      ; 1.130      ;
; 0.319 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.427      ;
; 0.323 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.431      ;
; 0.326 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.648      ;
; 0.327 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.649      ;
; 0.327 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.649      ;
; 0.327 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.649      ;
; 0.328 ; sar:inst|step[3]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.650      ;
; 0.331 ; sar:inst|step[3]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.653      ;
; 0.340 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.448      ;
; 0.341 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.664      ;
; 0.341 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.449      ;
; 0.342 ; sar:inst|step[3]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.665      ;
; 0.348 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.671      ;
; 0.348 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.671      ;
; 0.349 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.671      ;
; 0.351 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.673      ;
; 0.353 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.675      ;
; 0.353 ; sar:inst|a[0]                ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.178      ;
; 0.363 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.482      ;
; 0.364 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.687      ;
; 0.370 ; sar:inst|step[3]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.693      ;
; 0.371 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.694      ;
; 0.389 ; sar:inst|a[7]                ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.213      ;
; 0.390 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.712      ;
; 0.391 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.713      ;
; 0.391 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.713      ;
; 0.391 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.713      ;
; 0.392 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.714      ;
; 0.392 ; sar:inst|step[0]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.714      ;
; 0.393 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.715      ;
; 0.393 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.715      ;
; 0.393 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.715      ;
; 0.393 ; sar:inst|a[2]                ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.218      ;
; 0.394 ; sar:inst|step[2]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.716      ;
; 0.394 ; sar:inst|step[1]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.716      ;
; 0.395 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.717      ;
; 0.395 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.717      ;
; 0.395 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.717      ;
; 0.395 ; sar:inst|step[0]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.717      ;
; 0.396 ; sar:inst|step[1]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.718      ;
; 0.397 ; sar:inst|step[2]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.719      ;
; 0.399 ; sar:inst|step[1]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.721      ;
; 0.405 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.728      ;
; 0.406 ; sar:inst|step[0]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.729      ;
; 0.407 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.730      ;
; 0.408 ; sar:inst|step[2]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.731      ;
; 0.409 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.732      ;
; 0.410 ; sar:inst|step[1]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.733      ;
; 0.412 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.735      ;
; 0.412 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.735      ;
; 0.414 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.737      ;
; 0.414 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.737      ;
; 0.416 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.739      ;
; 0.416 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.739      ;
; 0.428 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.751      ;
; 0.430 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.753      ;
; 0.432 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.755      ;
; 0.434 ; sar:inst|step[0]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.757      ;
; 0.435 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.758      ;
; 0.436 ; sar:inst|step[2]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.759      ;
; 0.437 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.760      ;
; 0.438 ; sar:inst|step[1]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.761      ;
; 0.439 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.239      ; 1.762      ;
; 0.439 ; sar:inst|a[4]                ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.263      ;
; 0.443 ; sar:inst|a[3]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.268      ;
; 0.444 ; sar:inst|a[1]                ; latch_x8:inst5|out[2]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.269      ;
; 0.445 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.553      ;
; 0.452 ; sar:inst|a[4]                ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.276      ;
; 0.469 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.478 ; sar:inst|a[4]                ; latch_x8:inst5|out[7]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.740      ; 1.302      ;
; 0.493 ; sar:inst|a[3]                ; latch_x8:inst5|out[5]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.318      ;
; 0.498 ; sar:inst|a[1]                ; latch_x8:inst5|out[0]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.323      ;
; 0.500 ; sar:inst|step[3]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 1.238      ; 1.822      ;
; 0.506 ; sar:inst|a[3]                ; latch_x8:inst5|out[6]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.331      ;
; 0.509 ; sar:inst|a[1]                ; latch_x8:inst5|out[3]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.334      ;
; 0.511 ; sar:inst|a[1]                ; latch_x8:inst5|out[4]        ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.741      ; 1.336      ;
; 0.518 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.626      ;
; 0.520 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.628      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.318 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.318 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.323 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.429      ;
; 0.324 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.430      ;
; 0.324 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.430      ;
; 0.325 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.431      ;
; 0.325 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.431      ;
; 0.331 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.437      ;
; 0.332 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.438      ;
; 0.332 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.438      ;
; 0.333 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.439      ;
; 0.333 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.439      ;
; 0.335 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.688      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.386 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.134      ; 1.739      ;
; 0.450 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.573      ;
; 0.463 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.573      ;
; 0.464 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.574      ;
; 0.464 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.587      ;
; 0.465 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.575      ;
; 0.466 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.574      ;
; 0.467 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.575      ;
; 0.468 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.576      ;
; 0.469 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.579      ;
; 0.470 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.578      ;
; 0.474 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.584      ;
; 0.475 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.585      ;
; 0.475 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.585      ;
; 0.477 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.585      ;
; 0.478 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.588      ;
; 0.478 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.588      ;
; 0.478 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.586      ;
; 0.479 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.589      ;
; 0.480 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.588      ;
; 0.480 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.588      ;
; 0.481 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.589      ;
; 0.482 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.592      ;
; 0.483 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.591      ;
; 0.484 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.592      ;
; 0.486 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.596      ;
; 0.486 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.158      ; 1.863      ;
; 0.488 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.596      ;
; 0.489 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.599      ;
; 0.489 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.597      ;
; 0.489 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.597      ;
; 0.491 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.599      ;
; 0.492 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.600      ;
; 0.496 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.148      ; 1.863      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.499 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.124      ; 1.842      ;
; 0.513 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.636      ;
; 0.516 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.639      ;
; 0.516 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.639      ;
; 0.526 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.636      ;
; 0.527 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.637      ;
; 0.527 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.650      ;
; 0.528 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.638      ;
; 0.529 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.637      ;
; 0.530 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.640      ;
; 0.530 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.653      ;
; 0.530 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.638      ;
; 0.531 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.641      ;
; 0.531 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.639      ;
; 0.532 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.642      ;
; 0.532 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.640      ;
; 0.533 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.641      ;
; 0.533 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.641      ;
; 0.535 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.645      ;
; 0.536 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.644      ;
; 0.541 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.651      ;
; 0.541 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.651      ;
; 0.541 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.024      ; 0.649      ;
; 0.542 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.665      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -2.900   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -2.900   ; 0.318 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst4|counter[0] ; -2.640   ; 0.201 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                 ; -181.318 ; 0.0   ; 0.0      ; 0.0     ; -121.802            ;
;  clk                            ; -109.729 ; 0.000 ; N/A      ; N/A     ; -85.802             ;
;  clock_divider:inst4|counter[0] ; -71.589  ; 0.000 ; N/A      ; N/A     ; -36.000             ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; eoc             ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led             ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clock_sh        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[7]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[6]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[5]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[4]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[3]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[2]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[1]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[0]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[23]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[22]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[21]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[20]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; control                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; oe                      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[0]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[1]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[2]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[3]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[4]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[5]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[6]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[7]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; cmp                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; clk_out         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; clock_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; clk_out         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; clock_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; clk_out         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; clock_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 1428     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 48       ; 48       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1389     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 1428     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 48       ; 48       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1389     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 255   ; 255  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; clk                            ; clk                            ; Base ; Constrained ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_out         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_sh        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_out         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_sh        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Jun 12 21:46:13 2019
Info: Command: quartus_sta SAR -c SAR
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SAR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|counter[0] clock_divider:inst4|counter[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.900
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.900            -109.729 clk 
    Info (332119):    -2.640             -71.589 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.525               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -85.442 clk 
    Info (332119):    -1.000             -36.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.553
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.553             -94.824 clk 
    Info (332119):    -2.227             -59.671 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.333
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.333               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.488               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -85.802 clk 
    Info (332119):    -1.000             -36.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.282             -37.208 clk 
    Info (332119):    -1.011             -24.682 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.201               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.318               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.429 clk 
    Info (332119):    -1.000             -36.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4798 megabytes
    Info: Processing ended: Wed Jun 12 21:46:19 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


