TimeQuest Timing Analyzer report for CUDoom
Wed May  8 14:48:00 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'V0|altpll_component|pll|clk[1]'
 13. Slow Model Hold: 'V0|altpll_component|pll|clk[1]'
 14. Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'
 15. Slow Model Removal: 'V0|altpll_component|pll|clk[1]'
 16. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 17. Slow Model Minimum Pulse Width: 'Clk_50'
 18. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'V0|altpll_component|pll|clk[1]'
 33. Fast Model Hold: 'V0|altpll_component|pll|clk[1]'
 34. Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'
 35. Fast Model Removal: 'V0|altpll_component|pll|clk[1]'
 36. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 37. Fast Model Minimum Pulse Width: 'Clk_50'
 38. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Setup Transfers
 53. Hold Transfers
 54. Recovery Transfers
 55. Removal Transfers
 56. Report TCCS
 57. Report RSKM
 58. Unconstrained Paths
 59. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; CUDoom                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                            ;
+----------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                        ; Status ; Read at                  ;
+----------------------------------------------------------------------+--------+--------------------------+
; ../../../../user6/spring13/wy2211/em_system/fin_integrated/cpu_0.sdc ; OK     ; Wed May  8 14:47:46 2013 ;
; CUDoom.sdc                                                           ; OK     ; Wed May  8 14:47:46 2013 ;
+----------------------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; Clk_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; V0|altpll_component|pll|clk[0] ; Generated ; 20.000  ; 50.0 MHz  ; -3.000 ; 7.000  ; 50.00      ; 1         ; 1           ; -54.0 ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[0] } ;
; V0|altpll_component|pll|clk[1] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 69.43 MHz ; 69.43 MHz       ; V0|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 5.598 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow Model Recovery Summary                            ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 6.267 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 2.460 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                                                                                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.598 ; ray_FSM:V8|rayDirX_sig[2]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 14.439     ;
; 5.831 ; ray_FSM:V8|rayDirX_sig[2]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 14.214     ;
; 6.025 ; ray_FSM:V8|rayPosX[0]                               ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.037     ; 13.974     ;
; 6.058 ; ray_FSM:V8|rayDirX_sig[0]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.979     ;
; 6.089 ; ray_FSM:V8|rayPosX2[0]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 13.950     ;
; 6.104 ; ray_FSM:V8|rayDirX_sig[1]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.933     ;
; 6.149 ; ray_FSM:V8|rayPosX[0]                               ; ray_FSM:V8|mapSpot[1]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.032     ; 13.855     ;
; 6.178 ; ray_FSM:V8|rayDirX_sig[6]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.859     ;
; 6.192 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]             ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 3.840      ;
; 6.234 ; ray_FSM:V8|rayDirX_sig[3]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.803     ;
; 6.238 ; ray_FSM:V8|rayPosX2[6]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.802     ;
; 6.243 ; ray_FSM:V8|rayPosX2[1]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.795     ;
; 6.267 ; ray_FSM:V8|rayPosX2[3]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.773     ;
; 6.279 ; ray_FSM:V8|rayPosY2[2]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 13.764     ;
; 6.285 ; ray_FSM:V8|rayPosX2[2]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.753     ;
; 6.286 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13]         ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 3.752      ;
; 6.291 ; ray_FSM:V8|rayDirX_sig[0]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.754     ;
; 6.322 ; ray_FSM:V8|rayPosX2[0]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 13.725     ;
; 6.329 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]          ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 3.711      ;
; 6.335 ; ray_FSM:V8|rayDirX_sig[17]                          ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.705     ;
; 6.337 ; ray_FSM:V8|rayDirX_sig[1]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.708     ;
; 6.345 ; ray_FSM:V8|rayDirX_sig[7]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.688     ;
; 6.351 ; ray_FSM:V8|rayDirX_sig[4]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.686     ;
; 6.359 ; ray_FSM:V8|rayDirX_sig[5]                           ; ray_FSM:V8|mapSpot2[2]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 13.685     ;
; 6.363 ; ray_FSM:V8|rayPosX[2]                               ; ray_FSM:V8|mapSpot[0]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.038     ; 13.635     ;
; 6.364 ; ray_FSM:V8|rayPosX2[10]                             ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.672     ;
; 6.384 ; ray_FSM:V8|rayDirX_sig[5]                           ; ray_FSM:V8|mapSpot2[3]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.656     ;
; 6.389 ; ray_FSM:V8|rayPosX2[4]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 13.650     ;
; 6.405 ; ray_FSM:V8|rayDirX_sig[2]                           ; ray_FSM:V8|mapSpot2[3]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.635     ;
; 6.408 ; ray_FSM:V8|rayDirX_sig[5]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.629     ;
; 6.411 ; ray_FSM:V8|rayDirX_sig[6]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.634     ;
; 6.430 ; ray_FSM:V8|rayPosX2[8]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.599     ;
; 6.439 ; ray_FSM:V8|rayPosX[0]                               ; ray_FSM:V8|mapSpot[0]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.047     ; 13.550     ;
; 6.451 ; ray_FSM:V8|rayPosX2[5]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 13.588     ;
; 6.452 ; ray_FSM:V8|rayDirY_sig[5]                           ; ray_FSM:V8|mapSpot[0]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.040     ; 13.544     ;
; 6.466 ; ray_FSM:V8|rayDirX_sig[8]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.567     ;
; 6.467 ; ray_FSM:V8|rayPosX2[9]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.575     ;
; 6.467 ; ray_FSM:V8|rayDirX_sig[3]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.578     ;
; 6.471 ; ray_FSM:V8|rayPosX2[6]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 13.577     ;
; 6.476 ; ray_FSM:V8|rayPosX2[1]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 13.570     ;
; 6.479 ; ray_FSM:V8|rayPosY[3]                               ; ray_FSM:V8|mapSpot[0]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.029     ; 13.528     ;
; 6.482 ; ray_FSM:V8|rayPosX2[11]                             ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.006     ; 13.548     ;
; 6.485 ; ray_FSM:V8|rayPosX[2]                               ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.028     ; 13.523     ;
; 6.494 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26]         ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.009     ; 3.533      ;
; 6.500 ; ray_FSM:V8|rayPosX2[3]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 13.548     ;
; 6.512 ; ray_FSM:V8|rayPosY2[2]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 13.539     ;
; 6.518 ; ray_FSM:V8|rayPosX2[2]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 13.528     ;
; 6.522 ; ray_FSM:V8|rayPosX2[22]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a4~porta_datain_reg7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 13.489     ;
; 6.533 ; ray_FSM:V8|rayPosX2[12]                             ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.496     ;
; 6.558 ; ray_FSM:V8|rayDirX_sig[9]                           ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.482     ;
; 6.562 ; ray_FSM:V8|rayDirX_sig[2]                           ; ray_FSM:V8|mapSpot2[2]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 13.482     ;
; 6.567 ; ray_FSM:V8|rayDirY_sig[5]                           ; ray_FSM:V8|mapSpot[3]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.022     ; 13.447     ;
; 6.568 ; ray_FSM:V8|rayDirX_sig[17]                          ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 13.480     ;
; 6.577 ; new_doom:V1|cpu_0:the_cpu_0|d_address_tag_field[11] ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[3]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.454     ;
; 6.578 ; ray_FSM:V8|rayDirX_sig[7]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 13.463     ;
; 6.584 ; ray_FSM:V8|rayDirX_sig[4]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.461     ;
; 6.587 ; ray_FSM:V8|rayDirX_sig[11]                          ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.446     ;
; 6.588 ; new_doom:V1|cpu_0:the_cpu_0|d_address_tag_field[11] ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[1]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.443     ;
; 6.592 ; new_doom:V1|cpu_0:the_cpu_0|d_address_tag_field[11] ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[1]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.439     ;
; 6.593 ; ray_FSM:V8|rayDirY_sig[0]                           ; ray_FSM:V8|mapSpot[0]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.040     ; 13.403     ;
; 6.594 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]             ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 3.445      ;
; 6.594 ; ray_FSM:V8|rayPosY[3]                               ; ray_FSM:V8|mapSpot[3]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.431     ;
; 6.596 ; ray_FSM:V8|rayPosX2[7]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.433     ;
; 6.597 ; ray_FSM:V8|rayPosX2[10]                             ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.008      ; 13.447     ;
; 6.609 ; ray_FSM:V8|rayPosX[2]                               ; ray_FSM:V8|mapSpot[1]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.023     ; 13.404     ;
; 6.611 ; ray_FSM:V8|rayDirY_sig[5]                           ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.030     ; 13.395     ;
; 6.614 ; ray_FSM:V8|rayPosX[2]                               ; ray_FSM:V8|mapSpot[3]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 13.402     ;
; 6.622 ; ray_FSM:V8|rayPosX2[4]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 13.425     ;
; 6.625 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15]         ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.009      ; 3.420      ;
; 6.638 ; ray_FSM:V8|rayPosY[3]                               ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.019     ; 13.379     ;
; 6.641 ; ray_FSM:V8|rayDirX_sig[5]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.404     ;
; 6.652 ; ray_FSM:V8|rayDirY_sig[1]                           ; ray_FSM:V8|mapSpot[0]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.040     ; 13.344     ;
; 6.655 ; ray_FSM:V8|rayPosX2[24]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a4~porta_datain_reg7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 13.356     ;
; 6.662 ; ray_FSM:V8|rayPosX[0]                               ; ray_FSM:V8|mapSpot[3]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.029     ; 13.345     ;
; 6.663 ; ray_FSM:V8|rayPosX2[8]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.374     ;
; 6.666 ; ray_FSM:V8|rayPosY2[0]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a4~porta_datain_reg7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.047      ; 13.346     ;
; 6.681 ; ray_FSM:V8|rayDirY_sig[2]                           ; ray_FSM:V8|mapSpot[0]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.040     ; 13.315     ;
; 6.684 ; ray_FSM:V8|rayPosX2[5]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 13.363     ;
; 6.699 ; ray_FSM:V8|rayDirX_sig[8]                           ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 13.342     ;
; 6.700 ; ray_FSM:V8|rayPosX2[9]                              ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 13.350     ;
; 6.707 ; ray_FSM:V8|rayPosX2[27]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a4~porta_datain_reg7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.064      ; 13.322     ;
; 6.708 ; ray_FSM:V8|rayPosY[22]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a90~porta_datain_reg8 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.032      ; 13.289     ;
; 6.708 ; ray_FSM:V8|rayDirY_sig[0]                           ; ray_FSM:V8|mapSpot[3]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.022     ; 13.306     ;
; 6.711 ; ray_FSM:V8|rayDirY_sig[1]                           ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.030     ; 13.295     ;
; 6.713 ; ray_FSM:V8|rayPosY2[0]                              ; ray_FSM:V8|mapSpot2[0]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.320     ;
; 6.715 ; ray_FSM:V8|rayPosX2[11]                             ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.323     ;
; 6.715 ; ray_FSM:V8|rayPosY[26]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a90~porta_datain_reg8 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.043      ; 13.293     ;
; 6.732 ; new_doom:V1|cpu_0:the_cpu_0|d_address_tag_field[12] ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[3]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.299     ;
; 6.734 ; new_doom:V1|cpu_0:the_cpu_0|d_address_tag_field[11] ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[3]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.297     ;
; 6.734 ; ray_FSM:V8|rayDirX_sig[2]                           ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.033     ; 13.269     ;
; 6.735 ; ray_FSM:V8|rayDirY_calc[31]                         ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a4~porta_datain_reg7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 13.280     ;
; 6.742 ; ray_FSM:V8|rayPosY2[2]                              ; ray_FSM:V8|mapSpot2[2]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 13.308     ;
; 6.743 ; new_doom:V1|cpu_0:the_cpu_0|d_address_tag_field[12] ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[1]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.288     ;
; 6.747 ; ray_FSM:V8|rayPosX[1]                               ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 13.262     ;
; 6.747 ; new_doom:V1|cpu_0:the_cpu_0|d_address_tag_field[12] ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[1]                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.284     ;
; 6.752 ; ray_FSM:V8|rayDirY_sig[0]                           ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.030     ; 13.254     ;
; 6.761 ; ray_FSM:V8|rayPosX2[1]                              ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a4~porta_datain_reg7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.052      ; 13.256     ;
; 6.762 ; ray_FSM:V8|rayPosX[3]                               ; ray_FSM:V8|mapSpot[2]                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.030     ; 13.244     ;
; 6.766 ; ray_FSM:V8|rayPosX2[12]                             ; ray_FSM:V8|mapSpot2[1]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.001      ; 13.271     ;
; 6.767 ; ray_FSM:V8|rayPosY2[2]                              ; ray_FSM:V8|mapSpot2[3]                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 13.279     ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[0]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[2]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wb_active                                                                                                                                             ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wb_active                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                   ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[2]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_0_avalon_slave_0_arbitrator:the_de2_ps2_0_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_0_avalon_slave_0_arbitrator:the_de2_ps2_0_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                                   ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                                   ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                                ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                                ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                              ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[0]                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[0]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[1]                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[1]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[2]                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[2]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|State                                                                                                           ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|State                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|Scan_DAVi                                                                                                       ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|Scan_DAVi                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_rdv_counter[1]                                                                                    ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_rdv_counter[1]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ray_FSM:V8|state.G                                                                                                                                                                     ; ray_FSM:V8|state.G                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk25                                                                                                                                                                                  ; clk25                                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ray_FSM:V8|state.K                                                                                                                                                                     ; ray_FSM:V8|state.K                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|A_ienable_reg_irq0                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|A_ienable_reg_irq0                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                                                                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.267  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.782      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 3.774      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 6.268  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 3.781      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.059      ; 4.427      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT22 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT23 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT17 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT18 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT19 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT20 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT21 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT25 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT28 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT26 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT27 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT29 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT24 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT30 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.604 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT31 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.407      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[16]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[17]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[18]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[19]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[20]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[21]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[22]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[23]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[24]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[25]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[26]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[27]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[28]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[29]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[30]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.773 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[31]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.058      ; 4.238      ;
; 15.792 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 4.218      ;
; 15.792 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 4.218      ;
; 15.792 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[2]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 4.218      ;
; 15.792 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 4.218      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                                                                            ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.460 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.757      ;
; 2.460 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.757      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.770      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.770      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.770      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.762      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[22]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.751      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[21]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.751      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[20]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.747      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[19]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.747      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[18]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.024     ; 3.743      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[17]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.024     ; 3.743      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[16]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.024     ; 3.743      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.762      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[0] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[1] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[2] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[3] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[4] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[5] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[4]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[5]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.034      ; 3.801      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[7]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 3.741      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[15]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[25]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[1]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 3.741      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[9]                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[9]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.762      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[4]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.762      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[3]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 3.741      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.762      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[5]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 3.741      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[13]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[24]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[0]                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.778      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.778      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[2]                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.778      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[1]                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.024     ; 3.743      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[6]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 3.741      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 3.762      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[14]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_read_but_no_slave_selected                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 3.748      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|niosInterface_1_0_avalon_slave_0_arbitrator:the_niosInterface_1_0_avalon_slave_0|d1_reasons_to_wait                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 3.748      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[4]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 3.741      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[12]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[2]                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.026     ; 3.741      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[10]                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[10]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[26]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[28]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.747      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.751      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[21]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.751      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[20]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.747      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[19]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 3.747      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[18]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.024     ; 3.743      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.770      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[17]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.024     ; 3.743      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[10]                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[10]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[9]                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[9]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[6]                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.751      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[25]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[22]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.016     ; 3.751      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[16]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.024     ; 3.743      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[12]                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[12]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[26]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[15]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 3.740      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[14]                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[14]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[13]                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.501 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[13]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 3.769      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_next[0]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 3.784      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 3.784      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 3.784      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 3.784      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.769      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.769      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_next[1]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 3.784      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.769      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.769      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.782      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.782      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_logic_op[1]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.779      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 3.778      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_cmp                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.779      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_retaddr                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.781      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.779      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 3.780      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_br_cond                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.782      ;
; 3.502 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_mul_lsw                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.781      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[100] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[100] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[101] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[101] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[102] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[102] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[103] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[103] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[104] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[104] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[105] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[105] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[106] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[106] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[107] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[107] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[108] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[108] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[109] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[109] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[10]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[10]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[110] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[110] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[111] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[111] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[112] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[112] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[113] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[113] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[114] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[114] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[115] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[115] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[116] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[116] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[117] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[117] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[118] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[118] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[119] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[119] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[11]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[11]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[120] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[120] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[121] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[121] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[122] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[122] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[123] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[123] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[124] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[124] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[125] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[125] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[126] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[126] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[127] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[127] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[128] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[128] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[129] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[129] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[12]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[12]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[130] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[130] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[131] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[131] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[132] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[132] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[133] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[133] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[134] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[134] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[135] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[135] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[137] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[137] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[13]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[13]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.492  ; 7.492  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.476  ; 7.476  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.141 ; 10.141 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.141 ; 10.141 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.361  ; 8.361  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.962  ; 7.962  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.703  ; 8.703  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.212  ; 8.212  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.394  ; 8.394  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 9.115  ; 9.115  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.683  ; 7.683  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.924  ; 8.924  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.676  ; 8.676  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.171  ; 8.171  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.175  ; 8.175  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.027  ; 9.027  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.184  ; 8.184  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.543  ; 8.543  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 8.563  ; 8.563  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.985 ; -0.985 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.998 ; -0.998 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -1.028 ; -1.028 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -1.028 ; -1.028 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -1.000 ; -1.000 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.994 ; -0.994 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -1.024 ; -1.024 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -1.009 ; -1.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -1.009 ; -1.009 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -1.019 ; -1.019 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -1.019 ; -1.019 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.985 ; -0.985 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -7.262 ; -7.262 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -7.246 ; -7.246 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -6.316 ; -6.316 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -6.653 ; -6.653 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -6.515 ; -6.515 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -6.316 ; -6.316 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -6.777 ; -6.777 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -6.903 ; -6.903 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -6.760 ; -6.760 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -7.025 ; -7.025 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.787 ; -6.787 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.568 ; -6.568 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.470 ; -6.470 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -6.509 ; -6.509 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -6.456 ; -6.456 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -7.150 ; -7.150 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -6.726 ; -6.726 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -6.672 ; -6.672 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.671 ; -6.671 ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.056  ; 7.056  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 7.056  ; 7.056  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.517  ; 5.517  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.716  ; 5.716  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.295  ; 5.295  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.050  ; 5.050  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 5.729  ; 5.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 5.751  ; 5.751  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 6.990  ; 6.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 5.463  ; 5.463  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.714  ; 5.714  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 4.596  ; 4.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 11.653 ; 11.653 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.571  ; 8.571  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.479  ; 8.479  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.564  ; 8.564  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.112  ; 9.112  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.135  ; 8.135  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.389  ; 7.389  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.705  ; 8.705  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.508  ; 8.508  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.761  ; 7.761  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.391  ; 8.391  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 8.390  ; 8.390  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 8.700  ; 8.700  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 11.045 ; 11.045 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 11.653 ; 11.653 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 10.742 ; 10.742 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 10.113 ; 10.113 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 8.199  ; 8.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.546  ; 7.546  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 10.002 ; 10.002 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 9.057  ; 9.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 8.049  ; 8.049  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.864  ; 7.864  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 7.871  ; 7.871  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 8.143  ; 8.143  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 8.284  ; 8.284  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.821  ; 7.821  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.884  ; 7.884  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 9.057  ; 9.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 7.666  ; 7.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.966  ; 7.966  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 7.276  ; 7.276  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 7.640  ; 7.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 8.502  ; 8.502  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.990  ; 7.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 7.729  ; 7.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.958  ; 7.958  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 9.492  ; 9.492  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 10.114 ; 10.114 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.993  ; 9.993  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 9.750  ; 9.750  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; VGA_CLK        ; Clk_50     ; 4.692  ; 4.692  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 4.596  ; 4.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 7.056  ; 7.056  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.517  ; 5.517  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.716  ; 5.716  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.295  ; 5.295  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.050  ; 5.050  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 5.729  ; 5.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 5.751  ; 5.751  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 6.990  ; 6.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 5.463  ; 5.463  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.714  ; 5.714  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 4.596  ; 4.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 5.350  ; 5.350  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 5.501  ; 5.501  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 5.567  ; 5.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 5.456  ; 5.456  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 5.729  ; 5.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 5.720  ; 5.720  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 5.354  ; 5.354  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 5.467  ; 5.467  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 5.350  ; 5.350  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 5.494  ; 5.494  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.617  ; 6.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.264  ; 6.264  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.316  ; 6.316  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.614  ; 7.614  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 7.917  ; 7.917  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.007  ; 7.007  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.376  ; 6.376  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.074  ; 6.074  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 5.418  ; 5.418  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 7.901  ; 7.901  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 6.392  ; 6.392  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 7.433  ; 7.433  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.383  ; 7.383  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 7.269  ; 7.269  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 7.696  ; 7.696  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.572  ; 7.572  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.702  ; 7.702  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.456  ; 7.456  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 6.529  ; 6.529  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 6.928  ; 6.928  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 6.711  ; 6.711  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 6.961  ; 6.961  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 7.270  ; 7.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 6.919  ; 6.919  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 6.392  ; 6.392  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 6.846  ; 6.846  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 6.694  ; 6.694  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 6.866  ; 6.866  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 7.448  ; 7.448  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 6.864  ; 6.864  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; VGA_CLK        ; Clk_50     ; 4.692  ; 4.692  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+--------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.781  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.781  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.811  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.811  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 5.287  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 5.287  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 5.287  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 5.287  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 5.322  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 5.292  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 5.322  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 5.322  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 5.610  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 5.610  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 5.620  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 5.620  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 5.600  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.929  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.730 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 10.734 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 10.510 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 10.490 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 10.464 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 10.464 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.464 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.172 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.222 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.222 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.509 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.509 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.499 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.499 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.483 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.929  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.781 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.781 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.811 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.811 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 5.287 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 5.287 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 5.287 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 5.287 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 5.322 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 5.292 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 5.322 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 5.322 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 5.610 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 5.610 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 5.620 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 5.620 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 5.600 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 7.043 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.844 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.848 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.624 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.604 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.578 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.578 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.578 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.286 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.336 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.336 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.623 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 7.623 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.613 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.613 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.597 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.043 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.781     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.781     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.811     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.811     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 5.322     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 5.292     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 5.322     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 5.322     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 5.610     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 5.610     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 5.620     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 5.620     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 5.600     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.929     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.730    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 10.734    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 10.510    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 10.490    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 10.464    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 10.464    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.464    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.172    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.222    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.222    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.509    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.509    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.499    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.499    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.483    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.929     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.781     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.781     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.811     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.811     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 5.287     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 5.322     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 5.292     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 5.322     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 5.322     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 5.610     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 5.610     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 5.620     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 5.620     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 5.600     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 7.043     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.844     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.848     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.624     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.604     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.578     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.578     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.578     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.286     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.336     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.336     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.623     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 7.623     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.613     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.613     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.597     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.043     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 8.165 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Recovery Summary                            ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.855 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 1.211 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.165 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.864      ;
; 8.206 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.832      ;
; 8.215 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.824      ;
; 8.359 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.665      ;
; 8.424 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.611      ;
; 8.430 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.614      ;
; 8.576 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.462      ;
; 8.604 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.435      ;
; 8.610 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.414      ;
; 8.629 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.415      ;
; 8.651 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.384      ;
; 8.653 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.382      ;
; 8.653 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.382      ;
; 8.656 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.379      ;
; 8.661 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.374      ;
; 8.664 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.371      ;
; 8.666 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.369      ;
; 8.674 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.361      ;
; 8.689 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.335      ;
; 8.701 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.338      ;
; 8.704 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.335      ;
; 8.705 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.325      ;
; 8.709 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.315      ;
; 8.714 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.325      ;
; 8.714 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.310      ;
; 8.718 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.306      ;
; 8.741 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.294      ;
; 8.757 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.287      ;
; 8.759 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.270      ;
; 8.759 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.285      ;
; 8.762 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.282      ;
; 8.765 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.273      ;
; 8.766 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.272      ;
; 8.770 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.265      ;
; 8.771 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.258      ;
; 8.776 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.253      ;
; 8.790 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.249      ;
; 8.791 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.244      ;
; 8.800 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.224      ;
; 8.807 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.231      ;
; 8.810 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.214      ;
; 8.823 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.207      ;
; 8.823 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.201      ;
; 8.827 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.212      ;
; 8.829 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.215      ;
; 8.840 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.190      ;
; 8.848 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.190      ;
; 8.853 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.182      ;
; 8.857 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.178      ;
; 8.865 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.170      ;
; 8.869 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.160      ;
; 8.870 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.174      ;
; 8.870 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.159      ;
; 8.876 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.168      ;
; 8.877 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.152      ;
; 8.877 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.167      ;
; 8.881 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.148      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.886 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.149      ;
; 8.887 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.157      ;
; 8.893 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.136      ;
; 8.896 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.139      ;
; 8.899 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.131      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.133      ;
; 8.904 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.134      ;
; 8.916 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.114      ;
; 8.920 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.104      ;
; 8.931 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.107      ;
; 8.934 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.110      ;
; 8.940 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.089      ;
; 8.952 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.013      ; 1.093      ;
; 8.959 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.070      ;
; 8.964 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.080      ;
; 8.964 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.065      ;
; 8.966 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.064      ;
; 8.967 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.062      ;
; 8.969 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.061      ;
; 8.969 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.060      ;
; 8.978 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.060      ;
; 8.982 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.062      ;
; 8.988 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.008     ; 1.036      ;
; 8.990 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.007      ; 1.049      ;
; 8.999 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.003     ; 1.030      ;
; 9.008 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.030      ;
; 9.017 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.021      ;
; 9.018 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.006      ; 1.020      ;
; 9.019 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.012      ; 1.025      ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|A_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[0]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[2]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                  ; new_doom:V1|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wb_active                                                                                                                                             ; new_doom:V1|cpu_0:the_cpu_0|A_dc_wb_active                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                   ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[1]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[2]                                                                                                                                        ; new_doom:V1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[2]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_0_avalon_slave_0_arbitrator:the_de2_ps2_0_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_0_avalon_slave_0_arbitrator:the_de2_ps2_0_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                                   ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_instruction_master_granted_slave_cpu_0_jtag_debug_module                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                                   ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_reg_firsttransfer                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                                ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[0]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                                ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_share_counter[1]                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                              ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_slavearbiterlockenable                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[0]                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[0]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[1]                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[1]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[2]                                                                                                                                     ; new_doom:V1|cpu_0:the_cpu_0|A_dc_fill_dp_offset[2]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|State                                                                                                           ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|State                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|Scan_DAVi                                                                                                       ; new_doom:V1|de2_ps2_0:the_de2_ps2_0|de2_ps2:de2_ps2_0_inst|PS2_Ctrl:U1|Scan_DAVi                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_2[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_rdv_counter[1]                                                                                    ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_rdv_counter[1]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; new_doom:V1|niosInterface_1_0:the_niosInterface_1_0|niosInterface:niosinterface_1_0|control_store                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ray_FSM:V8|state.G                                                                                                                                                                     ; ray_FSM:V8|state.G                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk25                                                                                                                                                                                  ; clk25                                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ray_FSM:V8|state.K                                                                                                                                                                     ; ray_FSM:V8|state.K                                                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_0[0]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|A_ienable_reg_irq0                                                                                                                                         ; new_doom:V1|cpu_0:the_cpu_0|A_ienable_reg_irq0                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 2.185      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 7.855  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 2.191      ;
; 17.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.161     ; 2.284      ;
; 17.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.161     ; 2.284      ;
; 17.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.161     ; 2.284      ;
; 17.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.275      ;
; 17.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.275      ;
; 17.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.275      ;
; 17.520 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.275      ;
; 17.537 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.302      ;
; 17.537 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.302      ;
; 17.537 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.302      ;
; 17.537 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.302      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.289      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.289      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.298      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.289      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.294      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.294      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.294      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.289      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.294      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.298      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.298      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.298      ;
; 17.538 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.123     ; 2.304      ;
; 17.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.282      ;
; 17.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.282      ;
; 17.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.282      ;
; 17.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.282      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.274      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.274      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.274      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.265      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.265      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.265      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.265      ;
; 17.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.274      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[7]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.273      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[15]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.131     ; 2.282      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[9]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.273      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[12]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.278      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[11]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.278      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[13]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.278      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[8]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.273      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[14]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.278      ;
; 17.552 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[10]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.273      ;
; 17.553 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[6]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.266      ;
; 17.553 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[4]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.266      ;
; 17.553 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[3]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.266      ;
; 17.553 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[5]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.266      ;
; 17.554 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[2]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 2.258      ;
; 17.554 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[1]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 2.258      ;
; 17.554 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[0]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 2.258      ;
; 17.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_bht_data[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 2.471      ;
; 17.585 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_bht_data[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.057      ; 2.471      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[16]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[17]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[18]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[19]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[20]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[21]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[22]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[23]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[24]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[25]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[26]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[27]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[28]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
; 17.607 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|A_mul_src1[29]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.060      ; 2.428      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.211 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.029      ; 1.392      ;
; 1.211 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.029      ; 1.392      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[13]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[14]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[12]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[12]                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[12]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[14]                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[14]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|dbs_latent_16_reg_segment_0[13]                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|i_readdata_d1[13]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.177      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.178      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.178      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.178      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.170      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.173      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rst2                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.173      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.173      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write2                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read1                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read2                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.173      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[22]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.164      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[21]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 2.164      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|internal_d_writedata[20]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.167      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[20]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 2.158      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[19]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 2.158      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[18]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 2.156      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[17]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 2.156      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[16]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 2.156      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.170      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|internal_d_writedata[31]                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.167      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_rdv_counter[1]                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[7]                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[4]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count|safe_q[5]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[0]           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[1]           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[2]           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[3]           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[4]           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr|safe_q[5]           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.031      ; 2.207      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[7]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[7]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.155      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[15]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.153      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_rot[25]                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_shift_rot_result[25]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[25]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.153      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ien_AE                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.173      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|fifo_AE                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.173      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[1]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.155      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[9]                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.153      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[9]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.153      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_rot[9]                                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.170      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[4]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.177      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.177      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.177      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.170      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[3]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.155      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_rot[13]                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.170      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[5]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.155      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_pause~reg0                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.036      ; 2.212      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[8]                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[8]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[24]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.153      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[0]                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[0]                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.186      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[0]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[6]                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[6]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.014     ; 2.162      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[5]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.187      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[4]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.187      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.186      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[2]                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 2.186      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[3]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.165      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[2]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 2.187      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[1]                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 2.156      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[1]                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.165      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[6]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.155      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.170      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_rot[14]                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_rot[29]                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_shift_rot_result[29]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_read_but_no_slave_selected                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 2.159      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|niosInterface_1_0_avalon_slave_0_arbitrator:the_niosInterface_1_0_avalon_slave_0|d1_reasons_to_wait                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 2.159      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[4]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.155      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_8_reg_segment_1[2]                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.155      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_latent_16_reg_segment_0[10]                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.153      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[10]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.023     ; 2.153      ;
; 2.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|A_rot[26]                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 2.184      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[100] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[100] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[101] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[101] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[102] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[102] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[103] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[103] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[104] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[104] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[105] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[105] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[106] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[106] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[107] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[107] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[108] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[108] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[109] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[109] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[10]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[10]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[110] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[110] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[111] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[111] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[112] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[112] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[113] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[113] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[114] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[114] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[115] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[115] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[116] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[116] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[117] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[117] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[118] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[118] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[119] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[119] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[11]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[11]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[120] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[120] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[121] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[121] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[122] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[122] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[123] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[123] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[124] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[124] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[125] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[125] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[126] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[126] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[127] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[127] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[128] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[128] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[129] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[129] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[12]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[12]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[130] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[130] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[131] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[131] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[132] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[132] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[133] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[133] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[134] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[134] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[135] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[135] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[137] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[137] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[138] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[13]  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[13]  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[143] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ;
+-------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 0.830 ; 0.830 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 0.827 ; 0.827 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 0.818 ; 0.818 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 4.413 ; 4.413 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 4.416 ; 4.416 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.500 ; 5.500 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.500 ; 5.500 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.672 ; 4.672 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.517 ; 4.517 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.854 ; 4.854 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.595 ; 4.595 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.682 ; 4.682 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.008 ; 5.008 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.397 ; 4.397 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.977 ; 4.977 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.861 ; 4.861 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.583 ; 4.583 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.586 ; 4.586 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.002 ; 5.002 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.641 ; 4.641 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.753 ; 4.753 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.734 ; 4.734 ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.293 ; -4.293 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.296 ; -4.296 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.790 ; -3.790 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.948 ; -3.948 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.889 ; -3.889 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.790 ; -3.790 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.004 ; -4.004 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.052 ; -4.052 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.975 ; -3.975 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.099 ; -4.099 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -4.008 ; -4.008 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.935 ; -3.935 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.865 ; -3.865 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.863 ; -3.863 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.849 ; -3.849 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -4.184 ; -4.184 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.971 ; -3.971 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.927 ; -3.927 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.927 ; -3.927 ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 3.633  ; 3.633  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.633  ; 3.633  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.785  ; 2.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.885  ; 2.885  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.696  ; 2.696  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 2.881  ; 2.881  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 2.903  ; 2.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.543  ; 3.543  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.785  ; 2.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.875  ; 2.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 2.342  ; 2.342  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 5.753  ; 5.753  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 4.110  ; 4.110  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.136  ; 4.136  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.128  ; 4.128  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.425  ; 4.425  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.024  ; 4.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.635  ; 3.635  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 4.206  ; 4.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.255  ; 4.255  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.823  ; 3.823  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 4.070  ; 4.070  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 4.045  ; 4.045  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 4.207  ; 4.207  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 5.297  ; 5.297  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 5.753  ; 5.753  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 5.158  ; 5.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 4.914  ; 4.914  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.970  ; 3.970  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.693  ; 3.693  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 4.849  ; 4.849  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 4.454  ; 4.454  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.902  ; 3.902  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.816  ; 3.816  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.818  ; 3.818  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.923  ; 3.923  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 4.010  ; 4.010  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.945  ; 3.945  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.956  ; 3.956  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 4.454  ; 4.454  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.715  ; 3.715  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.886  ; 3.886  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.546  ; 3.546  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.792  ; 3.792  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 4.218  ; 4.218  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.949  ; 3.949  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.752  ; 3.752  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.830  ; 3.830  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 4.619  ; 4.619  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 4.913  ; 4.913  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 4.849  ; 4.849  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 4.748  ; 4.748  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; VGA_CLK        ; Clk_50     ; 2.371  ; 2.371  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.342  ; 2.342  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.633  ; 3.633  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.785  ; 2.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.885  ; 2.885  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.696  ; 2.696  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 2.881  ; 2.881  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 2.903  ; 2.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.543  ; 3.543  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.785  ; 2.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.875  ; 2.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 2.342  ; 2.342  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 2.752  ; 2.752  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 2.764  ; 2.764  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 2.717  ; 2.717  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 2.821  ; 2.821  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 2.847  ; 2.847  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 2.749  ; 2.749  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 2.669  ; 2.669  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 2.726  ; 2.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.241  ; 3.241  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.108  ; 3.108  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.162  ; 3.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.748  ; 3.748  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 4.076  ; 4.076  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.481  ; 3.481  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.034  ; 3.034  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.755  ; 2.755  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.836  ; 3.836  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 3.170  ; 3.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.660  ; 3.660  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.634  ; 3.634  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.600  ; 3.600  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.777  ; 3.777  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.639  ; 3.639  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.718  ; 3.718  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.657  ; 3.657  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.576  ; 3.576  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.274  ; 3.274  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.432  ; 3.432  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.338  ; 3.338  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.419  ; 3.419  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.528  ; 3.528  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.384  ; 3.384  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.170  ; 3.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.392  ; 3.392  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.270  ; 3.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.603  ; 3.603  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.412  ; 3.412  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; VGA_CLK        ; Clk_50     ; 2.371  ; 2.371  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.320 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.320 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.350 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.350 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.585 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.555 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.585 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.585 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.708 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.708 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.718 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.718 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.697 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.809 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.196 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.201 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.102 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.082 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.054 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.054 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.054 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.907 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.957 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.957 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.092 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.092 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.082 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.082 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.068 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.809 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.320 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.320 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.350 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.350 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.548 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.585 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.555 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.585 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.585 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.708 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.708 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.718 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.718 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.697 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 3.473 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.860 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 3.865 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 3.766 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 3.746 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 3.718 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 3.718 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 3.718 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 3.571 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.621 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 3.621 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 3.756 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 3.756 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 3.746 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 3.746 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 3.732 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.473 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.320     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.320     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.350     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.350     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.585     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.555     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.585     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.585     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.708     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.708     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.718     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.718     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.697     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.809     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.196     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.201     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.102     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.082     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.054     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.054     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.054     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.907     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.957     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.957     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.092     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.092     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.082     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.082     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.068     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.809     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.320     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.320     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.350     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.350     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.548     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.585     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.555     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.585     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.585     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.708     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.708     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.718     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.718     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.697     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 3.473     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.860     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 3.865     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 3.766     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 3.746     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 3.718     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 3.718     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 3.718     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 3.571     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.621     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 3.621     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 3.756     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 3.756     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 3.746     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 3.746     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 3.732     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.473     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+---------------------------------+-------+-------+----------+---------+---------------------+
; Clock                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 5.598 ; 0.215 ; 6.267    ; 1.211   ; 7.873               ;
;  Clk_50                         ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  V0|altpll_component|pll|clk[1] ; 5.598 ; 0.215 ; 6.267    ; 1.211   ; 7.873               ;
;  altera_reserved_tck            ; N/A   ; N/A   ; N/A      ; N/A     ; 97.778              ;
; Design-wide TNS                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk_50                         ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  V0|altpll_component|pll|clk[1] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck            ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.492  ; 7.492  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.476  ; 7.476  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.141 ; 10.141 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.141 ; 10.141 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.361  ; 8.361  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.962  ; 7.962  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 8.703  ; 8.703  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.212  ; 8.212  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 8.394  ; 8.394  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 9.115  ; 9.115  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.683  ; 7.683  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.924  ; 8.924  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.676  ; 8.676  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.171  ; 8.171  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.175  ; 8.175  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.027  ; 9.027  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 8.184  ; 8.184  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.543  ; 8.543  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 8.563  ; 8.563  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.293 ; -4.293 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.296 ; -4.296 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.790 ; -3.790 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.948 ; -3.948 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.889 ; -3.889 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.790 ; -3.790 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.004 ; -4.004 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.052 ; -4.052 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.975 ; -3.975 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.099 ; -4.099 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -4.008 ; -4.008 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.935 ; -3.935 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.865 ; -3.865 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.863 ; -3.863 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.849 ; -3.849 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -4.184 ; -4.184 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.971 ; -3.971 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.927 ; -3.927 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.927 ; -3.927 ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.056  ; 7.056  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 7.056  ; 7.056  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.517  ; 5.517  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.716  ; 5.716  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.295  ; 5.295  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.050  ; 5.050  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 5.729  ; 5.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 5.751  ; 5.751  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 6.990  ; 6.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 5.463  ; 5.463  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.714  ; 5.714  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 4.596  ; 4.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 11.653 ; 11.653 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.571  ; 8.571  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.479  ; 8.479  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.564  ; 8.564  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.112  ; 9.112  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.135  ; 8.135  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.389  ; 7.389  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.705  ; 8.705  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.508  ; 8.508  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.761  ; 7.761  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.391  ; 8.391  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 8.390  ; 8.390  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 8.700  ; 8.700  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 11.045 ; 11.045 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 11.653 ; 11.653 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 10.742 ; 10.742 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 10.113 ; 10.113 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 8.199  ; 8.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.546  ; 7.546  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 10.002 ; 10.002 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 9.057  ; 9.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 8.049  ; 8.049  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.864  ; 7.864  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 7.871  ; 7.871  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 8.143  ; 8.143  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 8.284  ; 8.284  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.821  ; 7.821  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.884  ; 7.884  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 9.057  ; 9.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 7.666  ; 7.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.966  ; 7.966  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 7.276  ; 7.276  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 7.640  ; 7.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 8.502  ; 8.502  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.990  ; 7.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 7.729  ; 7.729  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.958  ; 7.958  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 9.492  ; 9.492  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 10.114 ; 10.114 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.993  ; 9.993  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 9.750  ; 9.750  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; VGA_CLK        ; Clk_50     ; 4.692  ; 4.692  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.342  ; 2.342  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.633  ; 3.633  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.785  ; 2.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.885  ; 2.885  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.696  ; 2.696  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 2.591  ; 2.591  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 2.881  ; 2.881  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 2.903  ; 2.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.543  ; 3.543  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 2.785  ; 2.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.875  ; 2.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 2.342  ; 2.342  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 2.752  ; 2.752  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 2.764  ; 2.764  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 2.717  ; 2.717  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 2.821  ; 2.821  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 2.847  ; 2.847  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 2.749  ; 2.749  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 2.669  ; 2.669  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 2.726  ; 2.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.241  ; 3.241  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.108  ; 3.108  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.162  ; 3.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.748  ; 3.748  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 4.076  ; 4.076  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.481  ; 3.481  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.034  ; 3.034  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 2.755  ; 2.755  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.836  ; 3.836  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 3.170  ; 3.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.660  ; 3.660  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.634  ; 3.634  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.600  ; 3.600  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.777  ; 3.777  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.639  ; 3.639  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.718  ; 3.718  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.657  ; 3.657  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.576  ; 3.576  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.274  ; 3.274  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.432  ; 3.432  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.338  ; 3.338  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.419  ; 3.419  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.528  ; 3.528  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.384  ; 3.384  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.170  ; 3.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.392  ; 3.392  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.270  ; 3.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.373  ; 3.373  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.603  ; 3.603  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.412  ; 3.412  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; VGA_CLK        ; Clk_50     ; 2.371  ; 2.371  ; Rise       ; V0|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 4709478  ; 64       ; 224      ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 4709478  ; 64       ; 224      ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1903     ; 0        ; 32       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1903     ; 0        ; 32       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 110   ; 110  ;
; Unconstrained Output Ports      ; 121   ; 121  ;
; Unconstrained Output Port Paths ; 500   ; 500  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed May  8 14:47:38 2013
Info: Command: quartus_sta CUDoom -c CUDoom
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../../../../user6/spring13/wy2211/em_system/fin_integrated/cpu_0.sdc'
Info (332104): Reading SDC File: 'CUDoom.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[0]} {V0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[1]} {V0|altpll_component|pll|clk[1]}
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "Equal0~4|combout"
    Warning (332126): Node "counter[0]~0|datac"
    Warning (332126): Node "counter[0]~0|combout"
    Warning (332126): Node "Equal0~3|datad"
    Warning (332126): Node "Equal0~3|combout"
    Warning (332126): Node "Equal0~4|datab"
    Warning (332126): Node "counter[0]~0|datad"
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk25 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk25_shift was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 5.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.598         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 6.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.267         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 2.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.460         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk25 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk25_shift was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 8.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.165         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 7.855
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.855         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 1.211
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.211         0.000 V0|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 432 megabytes
    Info: Processing ended: Wed May  8 14:47:59 2013
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:10


