很簡單的 Lab

目的是要讓大家熟悉 Verilog 的基本語法

全部使用 combinational circuit 就可以了

要拚 performance 的話

注意面積（如何共用加法器、乘法器、bit數開剛剛好...）

---

2021/12/27

有讀者來信說看到「很簡單的 Lab」備受打擊

但先別灰心ㄚㄚㄚ

其實這門課(大四)並不是我第一次接觸 Verilog

我大一修過大改版的[數位實驗](https://github.com/mirkat1206/NCTUEE/tree/main/1062_Digital_Laboratory)、大三修過數位電路與系統

兩門課都寫過 Verilog，所以對 HDL 基本的概念還是有的，lab 1就相對簡單。

當初大一和大三也是和同學熬夜 debug 爆肝寫作業撐過去的(iclab更爆肝嗚嗚)

對剛開始接觸 HDL 的人來說，一開始一定會挺困難的，畢竟跟一般的軟體設計的想法完全不一樣

大家不要太灰心 <3
