TimeQuest Timing Analyzer report for insideinput
Sat Jun 11 16:30:39 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst3|2'
 13. Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst1|2'
 14. Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst|2'
 15. Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst2|2'
 16. Slow 1200mV 85C Model Setup: 'clk'
 17. Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst4|2'
 18. Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst|2'
 19. Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst1|2'
 20. Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst2|2'
 21. Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst3|2'
 22. Slow 1200mV 85C Model Hold: 'clk'
 23. Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst4|2'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst4|2'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst1|2'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst2|2'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst3|2'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst|2'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst3|2'
 42. Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst1|2'
 43. Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst|2'
 44. Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst2|2'
 45. Slow 1200mV 0C Model Setup: 'clk'
 46. Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst4|2'
 47. Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst|2'
 48. Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst2|2'
 49. Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst1|2'
 50. Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst3|2'
 51. Slow 1200mV 0C Model Hold: 'clk'
 52. Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst4|2'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst4|2'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst1|2'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst2|2'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst3|2'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst|2'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'clk'
 70. Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst3|2'
 71. Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst2|2'
 72. Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst1|2'
 73. Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst|2'
 74. Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst4|2'
 75. Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst|2'
 76. Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst1|2'
 77. Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst2|2'
 78. Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst3|2'
 79. Fast 1200mV 0C Model Hold: 'clk'
 80. Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst4|2'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst4|2'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst1|2'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst2|2'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst3|2'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst|2'
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Board Trace Model Assignments
 98. Input Transition Times
 99. Signal Integrity Metrics (Slow 1200mv 0c Model)
100. Signal Integrity Metrics (Slow 1200mv 85c Model)
101. Signal Integrity Metrics (Fast 1200mv 0c Model)
102. Setup Transfers
103. Hold Transfers
104. Report TCCS
105. Report RSKM
106. Unconstrained Paths
107. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; insideinput                                        ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clk_gen:inst10|div10_t:inst1|2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:inst10|div10_t:inst1|2 } ;
; clk_gen:inst10|div10_t:inst2|2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:inst10|div10_t:inst2|2 } ;
; clk_gen:inst10|div10_t:inst3|2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:inst10|div10_t:inst3|2 } ;
; clk_gen:inst10|div10_t:inst4|2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:inst10|div10_t:inst4|2 } ;
; clk_gen:inst10|div10_t:inst|2  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_gen:inst10|div10_t:inst|2 }  ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 707.21 MHz ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst3|2 ; limit due to minimum period restriction (tmin)                ;
; 781.86 MHz ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst1|2 ; limit due to minimum period restriction (tmin)                ;
; 785.55 MHz ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst|2  ; limit due to minimum period restriction (tmin)                ;
; 786.78 MHz ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst2|2 ; limit due to minimum period restriction (tmin)                ;
; 788.02 MHz ; 250.0 MHz       ; clk                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 898.47 MHz ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst4|2 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_gen:inst10|div10_t:inst3|2 ; -0.414 ; -0.821        ;
; clk_gen:inst10|div10_t:inst1|2 ; -0.279 ; -0.523        ;
; clk_gen:inst10|div10_t:inst|2  ; -0.273 ; -0.518        ;
; clk_gen:inst10|div10_t:inst2|2 ; -0.271 ; -0.514        ;
; clk                            ; -0.269 ; -0.514        ;
; clk_gen:inst10|div10_t:inst4|2 ; -0.113 ; -0.266        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_gen:inst10|div10_t:inst|2  ; -0.363 ; -0.694        ;
; clk_gen:inst10|div10_t:inst1|2 ; -0.263 ; -0.525        ;
; clk_gen:inst10|div10_t:inst2|2 ; -0.247 ; -0.481        ;
; clk_gen:inst10|div10_t:inst3|2 ; -0.121 ; -0.227        ;
; clk                            ; -0.087 ; -0.158        ;
; clk_gen:inst10|div10_t:inst4|2 ; 0.356  ; 0.000         ;
+--------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -7.000        ;
; clk_gen:inst10|div10_t:inst4|2 ; -1.000 ; -8.000        ;
; clk_gen:inst10|div10_t:inst1|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst2|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst3|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst|2  ; -1.000 ; -4.000        ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst3|2'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.414 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 1.345      ;
; -0.391 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 1.322      ;
; -0.369 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 1.300      ;
; -0.219 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 1.150      ;
; -0.079 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 1.010      ;
; -0.016 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 0.947      ;
; 0.081  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.500        ; 1.954      ; 2.567      ;
; 0.111  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 0.820      ;
; 0.179  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.500        ; 1.954      ; 2.469      ;
; 0.272  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.064     ; 0.659      ;
; 0.655  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; 1.954      ; 2.493      ;
; 0.715  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; 1.954      ; 2.433      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst1|2'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.279 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 1.209      ;
; -0.233 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 1.163      ;
; -0.227 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 1.157      ;
; -0.085 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 1.015      ;
; -0.079 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 1.009      ;
; -0.017 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 0.947      ;
; 0.109  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 0.821      ;
; 0.216  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.500        ; 1.944      ; 2.422      ;
; 0.245  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.500        ; 1.944      ; 2.393      ;
; 0.271  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.065     ; 0.659      ;
; 0.787  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; 1.944      ; 2.351      ;
; 0.822  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; 1.944      ; 2.316      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst|2'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -0.273 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 1.204      ;
; -0.228 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 1.159      ;
; -0.227 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 1.158      ;
; -0.080 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 1.011      ;
; -0.079 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 1.010      ;
; -0.017 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 0.948      ;
; 0.098  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 0.833      ;
; 0.272  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.064     ; 0.659      ;
; 0.298  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.500        ; 2.091      ; 2.487      ;
; 0.299  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.500        ; 2.091      ; 2.486      ;
; 0.846  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; 2.091      ; 2.439      ;
; 0.916  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; 2.091      ; 2.369      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst2|2'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.271 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 1.201      ;
; -0.229 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 1.159      ;
; -0.229 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 1.159      ;
; -0.082 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 1.012      ;
; -0.082 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 1.012      ;
; -0.014 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 0.944      ;
; 0.099  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 0.831      ;
; 0.152  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.500        ; 2.105      ; 2.647      ;
; 0.189  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.500        ; 2.105      ; 2.610      ;
; 0.271  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.065     ; 0.659      ;
; 0.759  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; 2.105      ; 2.540      ;
; 0.779  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; 2.105      ; 2.520      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                            ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.269 ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.064     ; 1.200      ;
; -0.230 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.064     ; 1.161      ;
; -0.228 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 1.000        ; -0.064     ; 1.159      ;
; -0.080 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.064     ; 1.011      ;
; -0.079 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 1.000        ; -0.064     ; 1.010      ;
; -0.054 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.500        ; 2.249      ; 2.987      ;
; -0.017 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.500        ; 2.249      ; 2.950      ;
; -0.017 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.064     ; 0.948      ;
; 0.108  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.064     ; 0.823      ;
; 0.272  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|5 ; clk                           ; clk         ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.064     ; 0.659      ;
; 0.582  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 1.000        ; 2.249      ; 2.851      ;
; 0.598  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 1.000        ; 2.249      ; 2.835      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:inst10|div10_t:inst4|2'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.113 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 1.044      ;
; -0.113 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 1.044      ;
; -0.076 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 1.007      ;
; -0.067 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 0.998      ;
; -0.067 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 0.998      ;
; -0.040 ; Debunce_v:inst4|D0             ; Debunce_v:inst4|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 0.971      ;
; 0.078  ; Debunce_v:inst5|D0             ; Debunce_v:inst5|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.065     ; 0.852      ;
; 0.082  ; Debunce_v:inst6|D0             ; Debunce_v:inst6|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.065     ; 0.848      ;
; 0.272  ; counter_decoder:inst456|cnt[1] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.064     ; 0.659      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -0.363 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 2.196      ; 2.209      ;
; -0.331 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 2.196      ; 2.241      ;
; 0.220  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; -0.500       ; 2.196      ; 2.292      ;
; 0.249  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; -0.500       ; 2.196      ; 2.321      ;
; 0.356  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.359  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 0.580      ;
; 0.522  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 0.743      ;
; 0.569  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 0.790      ;
; 0.674  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 0.895      ;
; 0.675  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 0.896      ;
; 0.793  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 1.014      ;
; 0.797  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 1.018      ;
; 0.859  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.064      ; 1.080      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst1|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.263 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 2.044      ; 2.157      ;
; -0.262 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 2.044      ; 2.158      ;
; 0.301  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; -0.500       ; 2.044      ; 2.221      ;
; 0.311  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; -0.500       ; 2.044      ; 2.231      ;
; 0.355  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 0.577      ;
; 0.358  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 0.580      ;
; 0.513  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 0.735      ;
; 0.566  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 0.788      ;
; 0.671  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 0.893      ;
; 0.677  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 0.899      ;
; 0.794  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 1.016      ;
; 0.795  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 1.017      ;
; 0.863  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.065      ; 1.085      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst2|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.247 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 2.210      ; 2.339      ;
; -0.234 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 2.210      ; 2.352      ;
; 0.353  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; -0.500       ; 2.210      ; 2.439      ;
; 0.355  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 0.577      ;
; 0.358  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 0.580      ;
; 0.363  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; -0.500       ; 2.210      ; 2.449      ;
; 0.519  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 0.741      ;
; 0.567  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 0.789      ;
; 0.674  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 0.896      ;
; 0.675  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 0.897      ;
; 0.792  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 1.014      ;
; 0.796  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 1.018      ;
; 0.859  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.065      ; 1.081      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst3|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.121 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 2.052      ; 2.307      ;
; -0.106 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 2.052      ; 2.322      ;
; 0.356  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.359  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 0.580      ;
; 0.399  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; -0.500       ; 2.052      ; 2.327      ;
; 0.441  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; -0.500       ; 2.052      ; 2.369      ;
; 0.514  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 0.735      ;
; 0.568  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 0.789      ;
; 0.673  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 0.894      ;
; 0.785  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 1.006      ;
; 0.899  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 1.120      ;
; 0.907  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 1.128      ;
; 0.971  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.064      ; 1.192      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.087 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.000        ; 2.339      ; 2.638      ;
; -0.071 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.000        ; 2.339      ; 2.654      ;
; 0.356  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|5 ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.515  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.736      ;
; 0.531  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; -0.500       ; 2.339      ; 2.756      ;
; 0.551  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; -0.500       ; 2.339      ; 2.776      ;
; 0.569  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.790      ;
; 0.675  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.896      ;
; 0.675  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 0.000        ; 0.064      ; 0.896      ;
; 0.794  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.015      ;
; 0.797  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.018      ;
; 0.860  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.064      ; 1.081      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:inst10|div10_t:inst4|2'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.356 ; counter_decoder:inst456|cnt[1] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.577      ;
; 0.535 ; Debunce_v:inst6|D0             ; Debunce_v:inst6|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.065      ; 0.757      ;
; 0.538 ; Debunce_v:inst5|D0             ; Debunce_v:inst5|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.065      ; 0.760      ;
; 0.619 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.840      ;
; 0.674 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.895      ;
; 0.674 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.895      ;
; 0.675 ; Debunce_v:inst4|D0             ; Debunce_v:inst4|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.896      ;
; 0.709 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.930      ;
; 0.709 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.064      ; 0.930      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|1|clk             ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|2|clk             ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|3|clk             ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|5|clk             ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                   ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|1|clk             ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|2|clk             ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|3|clk             ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|5|clk             ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst4|2'                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; 0.350  ; 0.534        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|outclk   ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[0]|clk              ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[1]|clk              ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D0|clk                    ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D1|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D0|clk                    ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D1|clk                    ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D0|clk                    ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2|q                ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D0|clk                    ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D1|clk                    ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D0|clk                    ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D1|clk                    ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[0]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[1]|clk              ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D0|clk                    ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D1|clk                    ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|inclk[0] ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst1|2'                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|outclk   ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|1|clk              ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|2|clk              ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|3|clk              ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|1|clk              ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|2|clk              ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|3|clk              ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|5|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|inclk[0] ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst2|2'                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; 0.361  ; 0.545        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|1|clk              ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|2|clk              ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|3|clk              ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|5|clk              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2|q                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|inclk[0] ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|outclk   ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|1|clk              ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|2|clk              ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|3|clk              ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|5|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst3|2'                                                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|inclk[0] ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|outclk   ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|1|clk              ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|2|clk              ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|3|clk              ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2|q                ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|1|clk              ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|2|clk              ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|3|clk              ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|5|clk              ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|inclk[0] ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst|2'                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; 0.349  ; 0.533        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|outclk   ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|1|clk             ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|2|clk             ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|3|clk             ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|5|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2|q                ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|1|clk             ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|2|clk             ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|3|clk             ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|5|clk             ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; 2.032 ; 2.465 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; 1.773 ; 2.228 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; 2.032 ; 2.465 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; 1.673 ; 2.093 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; 1.675 ; 2.105 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; 1.698 ; 2.121 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; -1.275 ; -1.675 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; -1.371 ; -1.805 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; -1.605 ; -2.007 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; -1.275 ; -1.675 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; -1.277 ; -1.687 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; -1.299 ; -1.702 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 6.324 ; 6.345 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 6.166 ; 6.111 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.746 ; 5.928 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 6.324 ; 6.345 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 6.195 ; 6.376 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 7.217 ; 7.329 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 5.474 ; 5.541 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.829 ; 5.754 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.474 ; 5.541 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 6.128 ; 6.150 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 5.553 ; 5.664 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 6.571 ; 6.620 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 794.91 MHz  ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst3|2 ; limit due to minimum period restriction (tmin)                ;
; 882.61 MHz  ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst1|2 ; limit due to minimum period restriction (tmin)                ;
; 887.31 MHz  ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst|2  ; limit due to minimum period restriction (tmin)                ;
; 888.1 MHz   ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst2|2 ; limit due to minimum period restriction (tmin)                ;
; 890.47 MHz  ; 250.0 MHz       ; clk                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1003.01 MHz ; 500.0 MHz       ; clk_gen:inst10|div10_t:inst4|2 ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_gen:inst10|div10_t:inst3|2 ; -0.258 ; -0.492        ;
; clk_gen:inst10|div10_t:inst1|2 ; -0.133 ; -0.225        ;
; clk_gen:inst10|div10_t:inst|2  ; -0.127 ; -0.219        ;
; clk_gen:inst10|div10_t:inst2|2 ; -0.126 ; -0.218        ;
; clk                            ; -0.123 ; -0.215        ;
; clk_gen:inst10|div10_t:inst4|2 ; 0.003  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_gen:inst10|div10_t:inst|2  ; -0.285 ; -0.547        ;
; clk_gen:inst10|div10_t:inst2|2 ; -0.189 ; -0.372        ;
; clk_gen:inst10|div10_t:inst1|2 ; -0.185 ; -0.369        ;
; clk_gen:inst10|div10_t:inst3|2 ; -0.072 ; -0.136        ;
; clk                            ; -0.054 ; -0.097        ;
; clk_gen:inst10|div10_t:inst4|2 ; 0.310  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -7.000        ;
; clk_gen:inst10|div10_t:inst4|2 ; -1.000 ; -8.000        ;
; clk_gen:inst10|div10_t:inst1|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst2|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst3|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst|2  ; -1.000 ; -4.000        ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst3|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.258 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 1.195      ;
; -0.234 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 1.171      ;
; -0.224 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 1.161      ;
; -0.086 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 1.023      ;
; 0.028  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 0.909      ;
; 0.091  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 0.846      ;
; 0.134  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.500        ; 1.742      ; 2.283      ;
; 0.201  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 0.736      ;
; 0.221  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.500        ; 1.742      ; 2.196      ;
; 0.354  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.058     ; 0.583      ;
; 0.658  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; 1.742      ; 2.259      ;
; 0.698  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; 1.742      ; 2.219      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst1|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.133 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 1.070      ;
; -0.098 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 1.035      ;
; -0.092 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 1.029      ;
; 0.029  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 0.908      ;
; 0.038  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 0.899      ;
; 0.091  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 0.846      ;
; 0.201  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 0.736      ;
; 0.260  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.500        ; 1.736      ; 2.151      ;
; 0.269  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.500        ; 1.736      ; 2.142      ;
; 0.354  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.058     ; 0.583      ;
; 0.766  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; 1.736      ; 2.145      ;
; 0.782  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; 1.736      ; 2.129      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -0.127 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 1.065      ;
; -0.093 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 1.031      ;
; -0.092 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 1.030      ;
; 0.029  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 0.909      ;
; 0.044  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 0.894      ;
; 0.092  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 0.846      ;
; 0.191  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 0.747      ;
; 0.320  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.500        ; 1.876      ; 2.231      ;
; 0.342  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.500        ; 1.876      ; 2.209      ;
; 0.355  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.057     ; 0.583      ;
; 0.833  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; 1.876      ; 2.218      ;
; 0.873  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; 1.876      ; 2.178      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst2|2'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.126 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 1.064      ;
; -0.093 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 1.031      ;
; -0.092 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 1.030      ;
; 0.027  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 0.911      ;
; 0.042  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 0.896      ;
; 0.095  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 0.843      ;
; 0.193  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 0.745      ;
; 0.195  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.500        ; 1.887      ; 2.367      ;
; 0.212  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.500        ; 1.887      ; 2.350      ;
; 0.355  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 0.583      ;
; 0.355  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.057     ; 0.583      ;
; 0.758  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; 1.887      ; 2.304      ;
; 0.764  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; 1.887      ; 2.298      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.123 ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.056     ; 1.062      ;
; -0.094 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.056     ; 1.033      ;
; -0.092 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 1.000        ; -0.056     ; 1.031      ;
; 0.027  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.500        ; 2.034      ; 2.672      ;
; 0.030  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 1.000        ; -0.056     ; 0.909      ;
; 0.044  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.056     ; 0.895      ;
; 0.047  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.500        ; 2.034      ; 2.652      ;
; 0.092  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.056     ; 0.847      ;
; 0.201  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.056     ; 0.738      ;
; 0.356  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|5 ; clk                           ; clk         ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.056     ; 0.583      ;
; 0.606  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 1.000        ; 2.034      ; 2.593      ;
; 0.608  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 1.000        ; 2.034      ; 2.591      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst4|2'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.003 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.935      ;
; 0.004 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.934      ;
; 0.045 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.893      ;
; 0.045 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.893      ;
; 0.045 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.893      ;
; 0.068 ; Debunce_v:inst4|D0             ; Debunce_v:inst4|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.870      ;
; 0.173 ; Debunce_v:inst5|D0             ; Debunce_v:inst5|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.058     ; 0.764      ;
; 0.176 ; Debunce_v:inst6|D0             ; Debunce_v:inst6|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.058     ; 0.761      ;
; 0.355 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.583      ;
; 0.355 ; counter_decoder:inst456|cnt[1] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.057     ; 0.583      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -0.285 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 1.970      ; 2.029      ;
; -0.262 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 1.970      ; 2.052      ;
; 0.226  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; -0.500       ; 1.970      ; 2.040      ;
; 0.253  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; -0.500       ; 1.970      ; 2.067      ;
; 0.310  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.511      ;
; 0.318  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.519      ;
; 0.471  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.672      ;
; 0.514  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.715      ;
; 0.600  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.801      ;
; 0.612  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.813      ;
; 0.707  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.908      ;
; 0.709  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.910      ;
; 0.780  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.057      ; 0.981      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst2|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.189 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 1.981      ; 2.136      ;
; -0.183 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 1.981      ; 2.142      ;
; 0.310  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.511      ;
; 0.318  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.519      ;
; 0.356  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; -0.500       ; 1.981      ; 2.181      ;
; 0.366  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; -0.500       ; 1.981      ; 2.191      ;
; 0.470  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.671      ;
; 0.513  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.714      ;
; 0.601  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.802      ;
; 0.614  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.815      ;
; 0.706  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.907      ;
; 0.709  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.910      ;
; 0.781  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.057      ; 0.982      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst1|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.185 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 1.824      ; 1.983      ;
; -0.184 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 1.824      ; 1.984      ;
; 0.308  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; -0.500       ; 1.824      ; 1.976      ;
; 0.309  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.511      ;
; 0.316  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; -0.500       ; 1.824      ; 1.984      ;
; 0.317  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.519      ;
; 0.467  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.669      ;
; 0.511  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.713      ;
; 0.597  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.799      ;
; 0.615  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.817      ;
; 0.706  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.908      ;
; 0.709  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.911      ;
; 0.783  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.058      ; 0.985      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst3|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.072 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 1.831      ; 2.103      ;
; -0.064 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 1.831      ; 2.111      ;
; 0.309  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 0.511      ;
; 0.317  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 0.519      ;
; 0.409  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; -0.500       ; 1.831      ; 2.084      ;
; 0.434  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; -0.500       ; 1.831      ; 2.109      ;
; 0.467  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 0.669      ;
; 0.512  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 0.714      ;
; 0.599  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 0.801      ;
; 0.712  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 0.914      ;
; 0.804  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 1.006      ;
; 0.822  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 1.024      ;
; 0.880  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.058      ; 1.082      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.054 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.000        ; 2.113      ; 2.413      ;
; -0.043 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.000        ; 2.113      ; 2.424      ;
; 0.311  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.319  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|5 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.471  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.671      ;
; 0.499  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; -0.500       ; 2.113      ; 2.466      ;
; 0.515  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.518  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; -0.500       ; 2.113      ; 2.485      ;
; 0.601  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.801      ;
; 0.615  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.815      ;
; 0.709  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.909      ;
; 0.710  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.910      ;
; 0.783  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.056      ; 0.983      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst4|2'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.310 ; counter_decoder:inst456|cnt[1] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.511      ;
; 0.484 ; Debunce_v:inst6|D0             ; Debunce_v:inst6|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.058      ; 0.686      ;
; 0.486 ; Debunce_v:inst5|D0             ; Debunce_v:inst5|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.058      ; 0.688      ;
; 0.558 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.759      ;
; 0.598 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.799      ;
; 0.599 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.800      ;
; 0.614 ; Debunce_v:inst4|D0             ; Debunce_v:inst4|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.815      ;
; 0.631 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.832      ;
; 0.631 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.057      ; 0.832      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|1|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|2|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|3|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|5|clk             ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                   ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|1|clk             ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|2|clk             ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|3|clk             ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|5|clk             ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst4|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; 0.234  ; 0.450        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[0]|clk              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[1]|clk              ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D0|clk                    ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D1|clk                    ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D0|clk                    ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D1|clk                    ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D0|clk                    ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D1|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|inclk[0] ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2|q                ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|inclk[0] ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|outclk   ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D0|clk                    ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D1|clk                    ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D0|clk                    ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D1|clk                    ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[0]|clk              ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[1]|clk              ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D0|clk                    ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D1|clk                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst1|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|inclk[0] ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|outclk   ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|1|clk              ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|2|clk              ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|3|clk              ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2|q                ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|1|clk              ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|2|clk              ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|3|clk              ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|5|clk              ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|inclk[0] ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst2|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|1|clk              ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|2|clk              ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|3|clk              ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|5|clk              ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|inclk[0] ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2|q                ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|inclk[0] ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|outclk   ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|1|clk              ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|2|clk              ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|3|clk              ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|5|clk              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst3|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|outclk   ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|1|clk              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|2|clk              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|3|clk              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2|q                ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|1|clk              ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|2|clk              ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|3|clk              ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|5|clk              ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst|2'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|1|clk             ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|2|clk             ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|3|clk             ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|5|clk             ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|inclk[0] ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2|q                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|outclk   ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|1|clk             ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|2|clk             ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|3|clk             ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|5|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; 1.754 ; 2.092 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; 1.522 ; 1.886 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; 1.754 ; 2.092 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; 1.423 ; 1.764 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; 1.441 ; 1.780 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; 1.452 ; 1.794 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; -1.069 ; -1.396 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; -1.164 ; -1.513 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; -1.372 ; -1.688 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; -1.069 ; -1.396 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; -1.087 ; -1.413 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; -1.098 ; -1.426 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 5.588 ; 5.617 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.526 ; 5.425 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.108 ; 5.269 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.588 ; 5.617 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 5.513 ; 5.689 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 6.400 ; 6.498 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 4.856 ; 4.925 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.222 ; 5.101 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 4.856 ; 4.925 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.410 ; 5.440 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 4.924 ; 5.055 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 5.805 ; 5.863 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.088 ; 0.000         ;
; clk_gen:inst10|div10_t:inst3|2 ; 0.211 ; 0.000         ;
; clk_gen:inst10|div10_t:inst2|2 ; 0.231 ; 0.000         ;
; clk_gen:inst10|div10_t:inst1|2 ; 0.283 ; 0.000         ;
; clk_gen:inst10|div10_t:inst|2  ; 0.289 ; 0.000         ;
; clk_gen:inst10|div10_t:inst4|2 ; 0.383 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk_gen:inst10|div10_t:inst|2  ; -0.266 ; -0.507        ;
; clk_gen:inst10|div10_t:inst1|2 ; -0.222 ; -0.441        ;
; clk_gen:inst10|div10_t:inst2|2 ; -0.188 ; -0.366        ;
; clk_gen:inst10|div10_t:inst3|2 ; -0.166 ; -0.330        ;
; clk                            ; -0.099 ; -0.181        ;
; clk_gen:inst10|div10_t:inst4|2 ; 0.185  ; 0.000         ;
+--------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -7.124        ;
; clk_gen:inst10|div10_t:inst4|2 ; -1.000 ; -8.000        ;
; clk_gen:inst10|div10_t:inst1|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst2|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst3|2 ; -1.000 ; -4.000        ;
; clk_gen:inst10|div10_t:inst|2  ; -1.000 ; -4.000        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.088 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.500        ; 1.291      ; 1.785      ;
; 0.123 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.500        ; 1.291      ; 1.750      ;
; 0.292 ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.659      ;
; 0.315 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.636      ;
; 0.316 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.635      ;
; 0.395 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.556      ;
; 0.396 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.555      ;
; 0.429 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.522      ;
; 0.498 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.453      ;
; 0.592 ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|5 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 1.000        ; -0.036     ; 0.359      ;
; 0.779 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 1.000        ; 1.291      ; 1.594      ;
; 0.784 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 1.000        ; 1.291      ; 1.589      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst3|2'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.211 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.739      ;
; 0.222 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.728      ;
; 0.239 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.711      ;
; 0.245 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.500        ; 1.133      ; 1.480      ;
; 0.295 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.500        ; 1.133      ; 1.430      ;
; 0.319 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.631      ;
; 0.396 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.554      ;
; 0.429 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.521      ;
; 0.500 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.450      ;
; 0.591 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; -0.037     ; 0.359      ;
; 0.882 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; 1.133      ; 1.343      ;
; 0.919 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 1.000        ; 1.133      ; 1.306      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst2|2'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.231 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.500        ; 1.209      ; 1.570      ;
; 0.262 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.500        ; 1.209      ; 1.539      ;
; 0.290 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.660      ;
; 0.315 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.635      ;
; 0.316 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.634      ;
; 0.394 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.556      ;
; 0.394 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.556      ;
; 0.430 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.520      ;
; 0.494 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.456      ;
; 0.591 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; -0.037     ; 0.359      ;
; 0.886 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; 1.209      ; 1.415      ;
; 0.898 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 1.000        ; 1.209      ; 1.403      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst1|2'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.283 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.667      ;
; 0.307 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.500        ; 1.124      ; 1.409      ;
; 0.312 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.638      ;
; 0.317 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.633      ;
; 0.332 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.500        ; 1.124      ; 1.384      ;
; 0.390 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.560      ;
; 0.396 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.554      ;
; 0.428 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.522      ;
; 0.499 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.451      ;
; 0.591 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; -0.037     ; 0.359      ;
; 0.929 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; 1.124      ; 1.287      ;
; 0.949 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 1.000        ; 1.124      ; 1.267      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst|2'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; 0.289 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.662      ;
; 0.317 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.634      ;
; 0.317 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.634      ;
; 0.335 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.500        ; 1.195      ; 1.452      ;
; 0.341 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.500        ; 1.195      ; 1.446      ;
; 0.396 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.555      ;
; 0.396 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.555      ;
; 0.429 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.522      ;
; 0.494 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.457      ;
; 0.592 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; -0.036     ; 0.359      ;
; 0.943 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; 1.195      ; 1.344      ;
; 0.993 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 1.000        ; 1.195      ; 1.294      ;
+-------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:inst10|div10_t:inst4|2'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.383 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.566      ;
; 0.383 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.566      ;
; 0.395 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.554      ;
; 0.401 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.548      ;
; 0.401 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.548      ;
; 0.428 ; Debunce_v:inst4|D0             ; Debunce_v:inst4|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.521      ;
; 0.498 ; Debunce_v:inst5|D0             ; Debunce_v:inst5|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.037     ; 0.452      ;
; 0.501 ; Debunce_v:inst6|D0             ; Debunce_v:inst6|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.037     ; 0.449      ;
; 0.590 ; counter_decoder:inst456|cnt[1] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 1.000        ; -0.038     ; 0.359      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+
; -0.266 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 1.255      ; 1.198      ;
; -0.241 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 1.255      ; 1.223      ;
; 0.187  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.314      ;
; 0.271  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.391      ;
; 0.307  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.427      ;
; 0.352  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.472      ;
; 0.353  ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.473      ;
; 0.371  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; -0.500       ; 1.255      ; 1.335      ;
; 0.401  ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2 ; -0.500       ; 1.255      ; 1.365      ;
; 0.422  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|3 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.542      ;
; 0.422  ; clk_gen:inst10|div10_t:inst1|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.542      ;
; 0.456  ; clk_gen:inst10|div10_t:inst1|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2 ; 0.000        ; 0.036      ; 0.576      ;
+--------+--------------------------------+--------------------------------+--------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst1|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.222 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 1.182      ; 1.169      ;
; -0.219 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 1.182      ; 1.172      ;
; 0.186  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.314      ;
; 0.264  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.385      ;
; 0.305  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.426      ;
; 0.350  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.471      ;
; 0.356  ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.477      ;
; 0.402  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; -0.500       ; 1.182      ; 1.293      ;
; 0.408  ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; -0.500       ; 1.182      ; 1.299      ;
; 0.420  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|3 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.541      ;
; 0.425  ; clk_gen:inst10|div10_t:inst2|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.546      ;
; 0.460  ; clk_gen:inst10|div10_t:inst2|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 0.000        ; 0.037      ; 0.581      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst2|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.188 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 1.270      ; 1.291      ;
; -0.178 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 1.270      ; 1.301      ;
; 0.186  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.314      ;
; 0.270  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.391      ;
; 0.305  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.426      ;
; 0.354  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.475      ;
; 0.354  ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.475      ;
; 0.421  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.542      ;
; 0.422  ; clk_gen:inst10|div10_t:inst3|5 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.543      ;
; 0.457  ; clk_gen:inst10|div10_t:inst3|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 0.000        ; 0.037      ; 0.578      ;
; 0.470  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; -0.500       ; 1.270      ; 1.449      ;
; 0.479  ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; -0.500       ; 1.270      ; 1.458      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst3|2'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.166 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 1.191      ; 1.234      ;
; -0.164 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 1.191      ; 1.236      ;
; 0.186  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.314      ;
; 0.264  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.385      ;
; 0.306  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.427      ;
; 0.351  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.472      ;
; 0.416  ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.537      ;
; 0.435  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; -0.500       ; 1.191      ; 1.335      ;
; 0.466  ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; -0.500       ; 1.191      ; 1.366      ;
; 0.486  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.607      ;
; 0.488  ; clk_gen:inst10|div10_t:inst4|5 ; clk_gen:inst10|div10_t:inst4|3 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.609      ;
; 0.520  ; clk_gen:inst10|div10_t:inst4|1 ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 0.000        ; 0.037      ; 0.641      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.099 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.000        ; 1.343      ; 1.463      ;
; -0.082 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; 0.000        ; 1.343      ; 1.480      ;
; 0.187  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|5 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.266  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.307  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|1 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.352  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.472      ;
; 0.353  ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.422  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|3 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.424  ; clk_gen:inst10|div10_t:inst|5 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.457  ; clk_gen:inst10|div10_t:inst|1 ; clk_gen:inst10|div10_t:inst|2 ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.583  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|3 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; -0.500       ; 1.343      ; 1.645      ;
; 0.601  ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk_gen:inst10|div10_t:inst|2 ; clk         ; -0.500       ; 1.343      ; 1.663      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:inst10|div10_t:inst4|2'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.185 ; counter_decoder:inst456|cnt[1] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.279 ; Debunce_v:inst6|D0             ; Debunce_v:inst6|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.037      ; 0.400      ;
; 0.282 ; Debunce_v:inst5|D0             ; Debunce_v:inst5|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.037      ; 0.403      ;
; 0.336 ; counter_decoder:inst456|cnt[0] ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.458      ;
; 0.346 ; Debunce_v:inst4|D0             ; Debunce_v:inst4|D1             ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.468      ;
; 0.360 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.482      ;
; 0.360 ; Debunce_v:inst4|D1             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.482      ;
; 0.389 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[1] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.511      ;
; 0.389 ; Debunce_v:inst4|D0             ; counter_decoder:inst456|cnt[0] ; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 0.000        ; 0.038      ; 0.511      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|1|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|2|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|3|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst10|inst|5|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                   ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|1 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|2 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|3 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_gen:inst10|div10_t:inst|5 ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|1|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|2|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|3|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst10|inst|5|clk             ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst4|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D0              ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst5|D1              ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D0              ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst6|D1              ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D0              ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; Debunce_v:inst4|D1              ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[0]  ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; counter_decoder:inst456|cnt[1]  ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|outclk   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D0|clk                    ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D1|clk                    ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D0|clk                    ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D1|clk                    ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[0]|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[1]|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D0|clk                    ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2|q                ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[0]|clk              ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst456|cnt[1]|clk              ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D0|clk                    ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst4|D1|clk                    ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D0|clk                    ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst5|D1|clk                    ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D0|clk                    ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst6|D1|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst4|2 ; Rise       ; inst10|inst4|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst1|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|1  ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|2  ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|3  ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; clk_gen:inst10|div10_t:inst2|5  ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|inclk[0] ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|outclk   ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|1|clk              ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|2|clk              ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|3|clk              ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2|q                ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|1|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|2|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|3|clk              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst2|5|clk              ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst1|2 ; Rise       ; inst10|inst1|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst2|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|1  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|2  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|3  ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; clk_gen:inst10|div10_t:inst3|5  ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|outclk   ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|1|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|2|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|3|clk              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2|q                ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|1|clk              ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|2|clk              ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|3|clk              ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst3|5|clk              ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst2|2 ; Rise       ; inst10|inst2|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst3|2'                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|1  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|2  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|3  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; clk_gen:inst10|div10_t:inst4|5  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|outclk   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|1|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|2|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|3|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2|q                ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|1|clk              ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|2|clk              ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|3|clk              ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst4|5|clk              ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst3|2 ; Rise       ; inst10|inst3|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:inst10|div10_t:inst|2'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|1 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|2 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|3 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; clk_gen:inst10|div10_t:inst1|5 ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|inclk[0] ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|outclk   ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|1|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|2|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|3|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|5|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2|q                ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|1|clk             ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|2|clk             ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|3|clk             ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst1|5|clk             ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|inclk[0] ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_gen:inst10|div10_t:inst|2 ; Rise       ; inst10|inst|2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; 1.131 ; 1.707 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; 0.992 ; 1.564 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; 1.131 ; 1.707 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; 0.929 ; 1.490 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; 0.951 ; 1.511 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; 0.960 ; 1.521 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; -0.704 ; -1.252 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; -0.766 ; -1.323 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; -0.892 ; -1.445 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; -0.704 ; -1.252 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; -0.728 ; -1.274 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; -0.736 ; -1.284 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 3.870 ; 3.839 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.570 ; 3.630 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.398 ; 3.442 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.870 ; 3.839 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 3.670 ; 3.720 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 4.370 ; 4.399 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 3.241 ; 3.216 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.376 ; 3.426 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.241 ; 3.216 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.750 ; 3.721 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 3.315 ; 3.307 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 4.012 ; 3.986 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+--------+--------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -0.414 ; -0.363 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -0.269 ; -0.099 ; N/A      ; N/A     ; -3.000              ;
;  clk_gen:inst10|div10_t:inst1|2 ; -0.279 ; -0.263 ; N/A      ; N/A     ; -1.000              ;
;  clk_gen:inst10|div10_t:inst2|2 ; -0.271 ; -0.247 ; N/A      ; N/A     ; -1.000              ;
;  clk_gen:inst10|div10_t:inst3|2 ; -0.414 ; -0.166 ; N/A      ; N/A     ; -1.000              ;
;  clk_gen:inst10|div10_t:inst4|2 ; -0.113 ; 0.185  ; N/A      ; N/A     ; -1.000              ;
;  clk_gen:inst10|div10_t:inst|2  ; -0.273 ; -0.363 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                 ; -3.156 ; -2.085 ; 0.0      ; 0.0     ; -31.124             ;
;  clk                            ; -0.514 ; -0.181 ; N/A      ; N/A     ; -7.124              ;
;  clk_gen:inst10|div10_t:inst1|2 ; -0.523 ; -0.525 ; N/A      ; N/A     ; -4.000              ;
;  clk_gen:inst10|div10_t:inst2|2 ; -0.514 ; -0.481 ; N/A      ; N/A     ; -4.000              ;
;  clk_gen:inst10|div10_t:inst3|2 ; -0.821 ; -0.330 ; N/A      ; N/A     ; -4.000              ;
;  clk_gen:inst10|div10_t:inst4|2 ; -0.266 ; 0.000  ; N/A      ; N/A     ; -8.000              ;
;  clk_gen:inst10|div10_t:inst|2  ; -0.518 ; -0.694 ; N/A      ; N/A     ; -4.000              ;
+---------------------------------+--------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; 2.032 ; 2.465 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; 1.773 ; 2.228 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; 2.032 ; 2.465 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; 1.673 ; 2.093 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; 1.675 ; 2.105 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; 1.698 ; 2.121 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; column[*]  ; clk_gen:inst10|div10_t:inst4|2 ; -0.704 ; -1.252 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[0] ; clk_gen:inst10|div10_t:inst4|2 ; -0.766 ; -1.323 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[1] ; clk_gen:inst10|div10_t:inst4|2 ; -0.892 ; -1.445 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  column[2] ; clk_gen:inst10|div10_t:inst4|2 ; -0.704 ; -1.252 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse3     ; clk_gen:inst10|div10_t:inst4|2 ; -0.728 ; -1.274 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; pluse4     ; clk_gen:inst10|div10_t:inst4|2 ; -0.736 ; -1.284 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 6.324 ; 6.345 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 6.166 ; 6.111 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 5.746 ; 5.928 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 6.324 ; 6.345 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 6.195 ; 6.376 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 7.217 ; 7.329 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; DE[*]     ; clk_gen:inst10|div10_t:inst4|2 ; 3.241 ; 3.216 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[0]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.376 ; 3.426 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[1]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.241 ; 3.216 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
;  DE[2]    ; clk_gen:inst10|div10_t:inst4|2 ; 3.750 ; 3.721 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; close     ; clk_gen:inst10|div10_t:inst4|2 ; 3.315 ; 3.307 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
; open      ; clk_gen:inst10|div10_t:inst4|2 ; 4.012 ; 3.986 ; Rise       ; clk_gen:inst10|div10_t:inst4|2 ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; open          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; close         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DE[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DE[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DE[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; keys[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; keys[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; keys[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; keys[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; pluse3         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pluse4         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; column[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; column[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; column[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; open          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; close         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DE[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DE[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DE[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; keys[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; keys[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; keys[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; keys[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; open          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; close         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DE[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DE[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DE[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; keys[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; keys[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; keys[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; keys[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; open          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; close         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DE[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DE[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DE[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; keys[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; keys[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; keys[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; keys[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst|2  ; clk                            ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 10       ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2  ; 9        ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst|2  ; clk                            ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst1|2 ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst1|2 ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst2|2 ; clk_gen:inst10|div10_t:inst2|2 ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst2|2 ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst3|2 ; clk_gen:inst10|div10_t:inst3|2 ; 9        ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst3|2 ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst4|2 ; clk_gen:inst10|div10_t:inst4|2 ; 10       ; 0        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst1|2 ; clk_gen:inst10|div10_t:inst|2  ; 2        ; 2        ; 0        ; 0        ;
; clk_gen:inst10|div10_t:inst|2  ; clk_gen:inst10|div10_t:inst|2  ; 9        ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Jun 11 16:30:37 2022
Info: Command: quartus_sta insideinput -c insideinput
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'insideinput.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_gen:inst10|div10_t:inst4|2 clk_gen:inst10|div10_t:inst4|2
    Info (332105): create_clock -period 1.000 -name clk_gen:inst10|div10_t:inst3|2 clk_gen:inst10|div10_t:inst3|2
    Info (332105): create_clock -period 1.000 -name clk_gen:inst10|div10_t:inst2|2 clk_gen:inst10|div10_t:inst2|2
    Info (332105): create_clock -period 1.000 -name clk_gen:inst10|div10_t:inst1|2 clk_gen:inst10|div10_t:inst1|2
    Info (332105): create_clock -period 1.000 -name clk_gen:inst10|div10_t:inst|2 clk_gen:inst10|div10_t:inst|2
    Info (332105): create_clock -period 1.000 -name clk clk
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst6|Q~0|datad"
    Warning (332126): Node "inst6|Q~0|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst5|Q~0|dataa"
    Warning (332126): Node "inst5|Q~0|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "inst4|Q~0|combout"
    Warning (332126): Node "inst4|Q~0|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.414              -0.821 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -0.279              -0.523 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -0.273              -0.518 clk_gen:inst10|div10_t:inst|2 
    Info (332119):    -0.271              -0.514 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -0.269              -0.514 clk 
    Info (332119):    -0.113              -0.266 clk_gen:inst10|div10_t:inst4|2 
Info (332146): Worst-case hold slack is -0.363
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.363              -0.694 clk_gen:inst10|div10_t:inst|2 
    Info (332119):    -0.263              -0.525 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -0.247              -0.481 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -0.121              -0.227 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -0.087              -0.158 clk 
    Info (332119):     0.356               0.000 clk_gen:inst10|div10_t:inst4|2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 clk 
    Info (332119):    -1.000              -8.000 clk_gen:inst10|div10_t:inst4|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst|2 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.258              -0.492 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -0.133              -0.225 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -0.127              -0.219 clk_gen:inst10|div10_t:inst|2 
    Info (332119):    -0.126              -0.218 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -0.123              -0.215 clk 
    Info (332119):     0.003               0.000 clk_gen:inst10|div10_t:inst4|2 
Info (332146): Worst-case hold slack is -0.285
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.285              -0.547 clk_gen:inst10|div10_t:inst|2 
    Info (332119):    -0.189              -0.372 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -0.185              -0.369 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -0.072              -0.136 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -0.054              -0.097 clk 
    Info (332119):     0.310               0.000 clk_gen:inst10|div10_t:inst4|2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 clk 
    Info (332119):    -1.000              -8.000 clk_gen:inst10|div10_t:inst4|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst|2 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.088               0.000 clk 
    Info (332119):     0.211               0.000 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):     0.231               0.000 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):     0.283               0.000 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):     0.289               0.000 clk_gen:inst10|div10_t:inst|2 
    Info (332119):     0.383               0.000 clk_gen:inst10|div10_t:inst4|2 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -0.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.266              -0.507 clk_gen:inst10|div10_t:inst|2 
    Info (332119):    -0.222              -0.441 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -0.188              -0.366 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -0.166              -0.330 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -0.099              -0.181 clk 
    Info (332119):     0.185               0.000 clk_gen:inst10|div10_t:inst4|2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.124 clk 
    Info (332119):    -1.000              -8.000 clk_gen:inst10|div10_t:inst4|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst1|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst2|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst3|2 
    Info (332119):    -1.000              -4.000 clk_gen:inst10|div10_t:inst|2 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4709 megabytes
    Info: Processing ended: Sat Jun 11 16:30:39 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


