
# Integrantes:

# Luis Fernando Garcia Romero COD: 84948 
# Daniel Eduardo Hernandez Esquivel COD: 67632 

# lab06 Diseño de banco de Registro

## Descipción    
Banco de registro descripcion   

Se presentan dos entregas de banco de registros, una en Quartus, donde se configuró un banco de registros que contiene 16 registros , con las siguientes caracteristicas:

* El banco de registro tiene 16 registros de R/W.
* Cada registro es de 4 bits .
* Una configuracion inicial, la cual  pone  todos los registros en un valor predeterminado .
* La vizualisación en dos display siete segmentos[dataoutA] y [dataoutB].  Visualizada en el diagrama de tiempos del testbench.
* Archivo testbench, donde se observa el funcionamiento del banco de registros.

El codigo de la generacion del banco de registros asi como el archivo testbench se pueden vizualizar en las carpetas adjutas.

La segunda presentacion del banco de registros se realiza en laboratorio remoto, donde por los switch disponibles se realizó la siguiente implementacion:


* El banco de registro tiene 4 registros de R/W. 
* Cada registro es de 4 bits .
* Una configuracion inicial, la cual  pone  todos los registros en un valor predeterminado .
* La vizualisación en dos display siete segmentos[dataoutA] y [dataoutB]. 



![cn](https://github.com/Fabeltranm/SPARTAN6-ATMEGA-MAX5864/blob/master/lab/lab07-BancosRgistro/doc/caja%20negra.png)






Entregables:

* Documentación
* Archivo `testbench` el cuál debe simular la escritura de 16 registros y 8 lecturas mas el rst, el resultado de la simulación debe visualizarse en diagrama de tiempo.
* Vídeo de la implementación.
* Código HDL de la solución.
.

 ![caja](https://github.com/Fabeltranm/SPARTAN6-ATMEGA-MAX5864/blob/master/lab/lab07-BancosRgistro/doc/banco%20registro.png)

