module adder(A, B, CI, Y, C, V);

  // inputs
  input [7:0] A;
  input [7:0] B;
  input CI;
  
  // outputs
  output [7:0] Y;
  output C;
  output V;
  
  
endmodule