---
description: 本节内容：1.分析累加器的波形图；2.为什么CLK的频率不能过快
---

# 15.3-Accumulator revisited

{% embed url="https://youtu.be/Q8jlosmglo0?si=-yJhGl6AYS6NV6Xj" %}
Lecture Video Address
{% endembed %}

### Circuit & waveform

![adder with register](.image/image-20240612155120191.png)

* Reset input to register is used to force it to all zeros (takes priority over D input).
* $$s_{i-1}$$ holds the result of the $$i_{th}-1$$ iteration.
* Analyze circuit timing starting at the **output of the register**.

![adder waveform](.image/image-20240612155059460.png)

解释波动图

1. ∅表示0
2. $$x_i$$ 连续的变换, $$x_0, x_1, x_2...$$&#x20;
3. $$s_{i-1}$$ 一开始reset为0
4. 在CLK的上升沿, $$s_{i-1}$$ 更新为上一次累加的结果 $$s_i$$ ,但是有一定的延迟
5. 再经过一定的延迟之后, $$s_i$$ 更新为 $$s_{i-1} + s_i$$
6. $$x_i$$ 一定要在 $$s_i$$ 之前，例如 $$s_i = x_0 + x_1$$ 之前，一定要有 $$x_i = x_1$$

一些时间段

* $$s_{i-1}$$ 和  更新的速度是一致的，可以看到几乎都是在同一时间更新。
* 在 $$s_{i-1}$$ 更新之后,  的更新还有一段时间，这中间的延迟是 $$t_{add}$$

### more detailed

下面我们展示更加详细的内容

![adder waveform](.image/image-20240612204403285.png)

波形图过程

* 这里加入了reset指令，在$$S_{i-1}$$的∅之前，是未知的信息，在reset为high的时候，CLK来到一个上升沿，此时$$S_{i-1}$$才会真正的reset
* 在设置$$S_{i-1}$$的时候，$$S_i$$在前后都会有一段稳定短时间，为setup time和hold time
* 在CLK上升沿之后一段时间$$S_{i-1}$$才会更新为S~~i~~，这段时间就是delay: $$t_{CLK-to-q}$$

出现的问题

* Also, in practice X might not arrive to the adder at the same time as $$S_{i-1}$$
* $$S_i$$ temporarily is wrong, but register always captures correct value.

![image-20240612211422645](.image/image-20240612211422645.png)

如上图，$$S_{i-1}$$更新为x0之后，Xi并不一定能够立即更新为X1，这个时候会进行加法，得到$$S_i = X_0 + X_0$$，如图中的阴影部分

然后$$x_i$$更新之后，又会恢复到正确的结果，$$X_0 + X_1$$

![image-20240612211729656](.image/image-20240612211729656.png)

然后下一个CLK上升沿，用这个值来更新$$S_{i-1}$$

![image-20240612211816321](.image/image-20240612211816321.png)

### Why not overclock

在上面的情况下，如果采用超频系统会发生什么。

> 超频系统会增加时钟频率，缩短周期，也就是让图中黄线的间隔缩小。

本身信号是需要一定的稳定时间的(setup time, hold time等)，待系统稳定之后再进行变换，变换的信号就是CLK的上升沿信号。

如果CLK的频率过快，周期过短，那么就不能保证在变化的时候信号保持稳定。

也就是说，超频系统是不稳定的。

* In good circuits, instability(不稳定) never happens around rising edge of clk.（但是中间有一段错误的值是允许的，只要最后的结果正确即可）

这也是不能让频率过快的原因之一，在现实中，noisy和delay是必须要面对的问题。
