set tool_name "ModelSim-Altera (SystemVerilog)"
set corner_file_list {
	{{"Slow Model"} {questao1.svo questao1_v.sdo}}
	{{"Fast Model"} {questao1_fast.svo questao1_v_fast.sdo}}
}
