reg R1 0
reg R2 2
reg F1 0 
reg F2 1.1
reg F3 2.5
reg F4 0.0
reg F5 1.5
mem 4 3
mem 8 2
mem 12 3.4
mult.d F1 F2 F3
add.d F4 F2 F5
Addi R1 R1 1
Sd F4 8(R1)