+incdir+../src
../deps/verilog-axi/rtl/axi_ram.v
../src/bster.sv
+define+VERBOSE
+define+TIMEOUT=10
