TimeQuest Timing Analyzer report for pipeline
Sun May 11 13:09:02 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'i_clk'
 13. Slow Model Hold: 'i_clk'
 14. Slow Model Minimum Pulse Width: 'i_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'i_clk'
 25. Fast Model Hold: 'i_clk'
 26. Fast Model Minimum Pulse Width: 'i_clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pipeline                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; pipeline.sdc  ; OK     ; Sun May 11 13:09:01 2025 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.63 MHz ; 59.63 MHz       ; i_clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 3.231 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; i_clk ; 7.873 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk'                                                                                                                                                                                                                   ;
+-------+---------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.231 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.035      ; 16.769     ;
; 3.245 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.044      ; 16.764     ;
; 3.273 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a31~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.052      ; 16.744     ;
; 3.297 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a22~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.058      ; 16.726     ;
; 3.322 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.086      ; 16.729     ;
; 3.324 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.079      ; 16.720     ;
; 3.333 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.084      ; 16.716     ;
; 3.333 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.034      ; 16.666     ;
; 3.338 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg11  ; i_clk        ; i_clk       ; 20.000       ; 0.072      ; 16.699     ;
; 3.347 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.043      ; 16.661     ;
; 3.351 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg11 ; i_clk        ; i_clk       ; 20.000       ; 0.073      ; 16.687     ;
; 3.355 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.698     ;
; 3.370 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a12~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.033      ; 16.628     ;
; 3.375 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a31~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.051      ; 16.641     ;
; 3.382 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.083      ; 16.666     ;
; 3.390 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.086      ; 16.661     ;
; 3.392 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.084      ; 16.657     ;
; 3.392 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.079      ; 16.652     ;
; 3.396 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.657     ;
; 3.399 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a22~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.057      ; 16.623     ;
; 3.401 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.084      ; 16.648     ;
; 3.405 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.083      ; 16.643     ;
; 3.406 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg11  ; i_clk        ; i_clk       ; 20.000       ; 0.072      ; 16.631     ;
; 3.411 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a13~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.072      ; 16.626     ;
; 3.419 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg11 ; i_clk        ; i_clk       ; 20.000       ; 0.073      ; 16.619     ;
; 3.423 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.630     ;
; 3.424 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.085      ; 16.626     ;
; 3.426 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.078      ; 16.617     ;
; 3.427 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg1   ; i_clk        ; i_clk       ; 20.000       ; 0.077      ; 16.615     ;
; 3.428 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg4  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.625     ;
; 3.435 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.083      ; 16.613     ;
; 3.436 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a17~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.045      ; 16.574     ;
; 3.439 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a16~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.054      ; 16.580     ;
; 3.440 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg11  ; i_clk        ; i_clk       ; 20.000       ; 0.071      ; 16.596     ;
; 3.445 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a17~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.049      ; 16.569     ;
; 3.450 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.083      ; 16.598     ;
; 3.453 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a24~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.058      ; 16.570     ;
; 3.453 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg11 ; i_clk        ; i_clk       ; 20.000       ; 0.072      ; 16.584     ;
; 3.456 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a6~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.066      ; 16.575     ;
; 3.457 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.087      ; 16.595     ;
; 3.460 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.084      ; 16.589     ;
; 3.464 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.589     ;
; 3.467 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.060      ; 16.558     ;
; 3.472 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a12~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.032      ; 16.525     ;
; 3.473 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.083      ; 16.575     ;
; 3.474 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.073      ; 16.564     ;
; 3.475 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.578     ;
; 3.479 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a13~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.072      ; 16.558     ;
; 3.482 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a29~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.046      ; 16.529     ;
; 3.484 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.082      ; 16.563     ;
; 3.485 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a12~portb_address_reg5  ; i_clk        ; i_clk       ; 20.000       ; 0.077      ; 16.557     ;
; 3.486 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a25~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.082      ; 16.561     ;
; 3.487 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a8~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.046      ; 16.524     ;
; 3.494 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a25~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.082      ; 16.553     ;
; 3.494 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.077      ; 16.548     ;
; 3.494 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.083      ; 16.554     ;
; 3.495 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.079      ; 16.549     ;
; 3.495 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.079      ; 16.549     ;
; 3.495 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg1   ; i_clk        ; i_clk       ; 20.000       ; 0.077      ; 16.547     ;
; 3.496 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg4  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.557     ;
; 3.498 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.083      ; 16.550     ;
; 3.498 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.087      ; 16.554     ;
; 3.503 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a24~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.063      ; 16.525     ;
; 3.506 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.084      ; 16.543     ;
; 3.507 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.082      ; 16.540     ;
; 3.513 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a25~portb_address_reg10 ; i_clk        ; i_clk       ; 20.000       ; 0.082      ; 16.534     ;
; 3.513 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg9  ; i_clk        ; i_clk       ; 20.000       ; 0.060      ; 16.512     ;
; 3.513 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a13~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.071      ; 16.523     ;
; 3.513 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a17~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.049      ; 16.501     ;
; 3.515 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a20~portb_address_reg5  ; i_clk        ; i_clk       ; 20.000       ; 0.078      ; 16.528     ;
; 3.519 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk        ; i_clk       ; 20.000       ; 0.070      ; 16.516     ;
; 3.521 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a24~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.058      ; 16.502     ;
; 3.524 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a6~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.066      ; 16.507     ;
; 3.527 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.086      ; 16.524     ;
; 3.529 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg1   ; i_clk        ; i_clk       ; 20.000       ; 0.076      ; 16.512     ;
; 3.530 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a8~portb_address_reg9   ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 16.504     ;
; 3.530 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg4  ; i_clk        ; i_clk       ; 20.000       ; 0.087      ; 16.522     ;
; 3.531 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg5  ; i_clk        ; i_clk       ; 20.000       ; 0.079      ; 16.513     ;
; 3.532 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.521     ;
; 3.534 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a8~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 16.500     ;
; 3.535 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.072      ; 16.502     ;
; 3.535 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg0   ; i_clk        ; i_clk       ; 20.000       ; 0.072      ; 16.502     ;
; 3.535 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a25~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.070      ; 16.500     ;
; 3.535 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.060      ; 16.490     ;
; 3.537 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg5  ; i_clk        ; i_clk       ; 20.000       ; 0.086      ; 16.514     ;
; 3.538 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a17~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.044      ; 16.471     ;
; 3.541 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.086      ; 16.510     ;
; 3.541 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a16~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.053      ; 16.477     ;
; 3.542 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a5~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.056      ; 16.479     ;
; 3.542 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.073      ; 16.496     ;
; 3.543 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.088      ; 16.510     ;
; 3.544 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a12~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.077      ; 16.498     ;
; 3.547 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a17~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.048      ; 16.466     ;
; 3.548 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.073      ; 16.490     ;
; 3.549 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a25~portb_address_reg5  ; i_clk        ; i_clk       ; 20.000       ; 0.082      ; 16.498     ;
; 3.549 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a14~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.074      ; 16.490     ;
; 3.551 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg9   ; i_clk        ; i_clk       ; 20.000       ; 0.077      ; 16.491     ;
; 3.551 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a20~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.078      ; 16.492     ;
; 3.551 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a3~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.057      ; 16.471     ;
; 3.553 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a12~portb_address_reg5  ; i_clk        ; i_clk       ; 20.000       ; 0.077      ; 16.489     ;
+-------+---------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk'                                                                                                                                                          ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[12]   ; pipeline_register:if_id_instr_reg|data_out[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[14]   ; pipeline_register:if_id_instr_reg|data_out[14]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[5]    ; pipeline_register:if_id_instr_reg|data_out[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[13]   ; pipeline_register:if_id_instr_reg|data_out[13]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[30]   ; pipeline_register:if_id_instr_reg|data_out[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[6]    ; pipeline_register:if_id_instr_reg|data_out[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[3]    ; pipeline_register:if_id_instr_reg|data_out[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[2]    ; pipeline_register:if_id_instr_reg|data_out[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[18]     ; pipeline_register:id_ex_rs2_reg|data_out[18]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[31]     ; pipeline_register:id_ex_rs2_reg|data_out[31]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[7]      ; pipeline_register:id_ex_rs2_reg|data_out[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[15]     ; pipeline_register:id_ex_rs2_reg|data_out[15]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[30]     ; pipeline_register:id_ex_rs2_reg|data_out[30]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[14]     ; pipeline_register:id_ex_rs2_reg|data_out[14]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[21]     ; pipeline_register:id_ex_rs2_reg|data_out[21]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[21]     ; pipeline_register:id_ex_rs1_reg|data_out[21]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[20]     ; pipeline_register:id_ex_rs1_reg|data_out[20]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[14]     ; pipeline_register:id_ex_rs1_reg|data_out[14]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[17]     ; pipeline_register:id_ex_rs2_reg|data_out[17]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[17]     ; pipeline_register:id_ex_rs1_reg|data_out[17]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[29]     ; pipeline_register:id_ex_rs1_reg|data_out[29]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[28]     ; pipeline_register:id_ex_rs1_reg|data_out[28]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[9]      ; pipeline_register:id_ex_rs2_reg|data_out[9]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[25]     ; pipeline_register:id_ex_rs2_reg|data_out[25]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[9]    ; pipeline_register:if_id_instr_reg|data_out[9]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[22]   ; pipeline_register:if_id_instr_reg|data_out[22]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[8]      ; pipeline_register:id_ex_rs2_reg|data_out[8]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[24]     ; pipeline_register:id_ex_rs2_reg|data_out[24]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[8]      ; pipeline_register:id_ex_rs1_reg|data_out[8]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[2]      ; pipeline_register:id_ex_rs1_reg|data_out[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[3]      ; pipeline_register:id_ex_rs1_reg|data_out[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[13]     ; pipeline_register:id_ex_rs2_reg|data_out[13]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[29]     ; pipeline_register:id_ex_rs2_reg|data_out[29]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[5]      ; pipeline_register:id_ex_rs1_reg|data_out[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[12]     ; pipeline_register:id_ex_rs2_reg|data_out[12]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[4]      ; pipeline_register:id_ex_rs1_reg|data_out[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[1]      ; pipeline_register:id_ex_rs1_reg|data_out[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[28]   ; pipeline_register:if_id_instr_reg|data_out[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[27]   ; pipeline_register:if_id_instr_reg|data_out[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[24]     ; pipeline_register:id_ex_rs1_reg|data_out[24]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[10]     ; pipeline_register:id_ex_rs2_reg|data_out[10]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[26]     ; pipeline_register:id_ex_rs2_reg|data_out[26]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[26]   ; pipeline_register:if_id_instr_reg|data_out[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[10]     ; pipeline_register:id_ex_rs1_reg|data_out[10]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[23]     ; pipeline_register:id_ex_rs1_reg|data_out[23]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[22]     ; pipeline_register:id_ex_rs1_reg|data_out[22]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[23]   ; pipeline_register:if_id_instr_reg|data_out[23]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[12]     ; pipeline_register:id_ex_rs1_reg|data_out[12]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[20]   ; pipeline_register:if_id_instr_reg|data_out[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[29]   ; pipeline_register:if_id_instr_reg|data_out[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[21]   ; pipeline_register:if_id_instr_reg|data_out[21]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[17]   ; pipeline_register:if_id_instr_reg|data_out[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[16]   ; pipeline_register:if_id_instr_reg|data_out[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[15]   ; pipeline_register:if_id_instr_reg|data_out[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[0]      ; pipeline_register:id_ex_rs1_reg|data_out[0]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[25]     ; pipeline_register:id_ex_rs1_reg|data_out[25]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[10]   ; pipeline_register:if_id_instr_reg|data_out[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[19]     ; pipeline_register:id_ex_rs1_reg|data_out[19]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[19]     ; pipeline_register:id_ex_rs2_reg|data_out[19]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[19]   ; pipeline_register:if_id_instr_reg|data_out[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[27]     ; pipeline_register:id_ex_rs1_reg|data_out[27]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[27]     ; pipeline_register:id_ex_rs2_reg|data_out[27]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[11]     ; pipeline_register:id_ex_rs1_reg|data_out[11]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[26]     ; pipeline_register:id_ex_rs1_reg|data_out[26]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[30]     ; pipeline_register:id_ex_rs1_reg|data_out[30]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[23]     ; pipeline_register:id_ex_rs2_reg|data_out[23]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[16]     ; pipeline_register:id_ex_rs2_reg|data_out[16]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[1]      ; pipeline_register:id_ex_rs2_reg|data_out[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[7]    ; pipeline_register:if_id_instr_reg|data_out[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[31]   ; pipeline_register:if_id_instr_reg|data_out[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[18]     ; pipeline_register:id_ex_rs1_reg|data_out[18]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[28]     ; pipeline_register:id_ex_rs2_reg|data_out[28]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[15]     ; pipeline_register:id_ex_rs1_reg|data_out[15]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[20]     ; pipeline_register:id_ex_rs2_reg|data_out[20]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[6]      ; pipeline_register:id_ex_rs1_reg|data_out[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[25]   ; pipeline_register:if_id_instr_reg|data_out[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[18]   ; pipeline_register:if_id_instr_reg|data_out[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[9]      ; pipeline_register:id_ex_rs1_reg|data_out[9]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[4]      ; pipeline_register:id_ex_rs2_reg|data_out[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lsu:LS|o_ld_data[7]                              ; lsu:LS|o_ld_data[7]                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[7]      ; pipeline_register:id_ex_rs1_reg|data_out[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[16]     ; pipeline_register:id_ex_rs1_reg|data_out[16]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[8]    ; pipeline_register:if_id_instr_reg|data_out[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[0]      ; pipeline_register:id_ex_rs2_reg|data_out[0]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[24]   ; pipeline_register:if_id_instr_reg|data_out[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[5]      ; pipeline_register:id_ex_rs2_reg|data_out[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[31]     ; pipeline_register:id_ex_rs1_reg|data_out[31]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[11]     ; pipeline_register:id_ex_rs2_reg|data_out[11]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[6]      ; pipeline_register:id_ex_rs2_reg|data_out[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[3]      ; pipeline_register:id_ex_rs2_reg|data_out[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[2]      ; pipeline_register:id_ex_rs2_reg|data_out[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs1_reg|data_out[13]     ; pipeline_register:id_ex_rs1_reg|data_out[13]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[11]   ; pipeline_register:if_id_instr_reg|data_out[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:id_ex_rs2_reg|data_out[22]     ; pipeline_register:id_ex_rs2_reg|data_out[22]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; pipeline_register:if_id_instr_reg|data_out[4]    ; pipeline_register:if_id_instr_reg|data_out[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.512 ; pipeline_register:ex_mem_mispred_reg|data_out[0] ; pipeline_register:mem_wb_mispred_reg|data_out[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.778      ;
; 0.513 ; pipeline_register:if_id_pc_reg|data_out[5]       ; pipeline_register:id_ex_pc_reg|data_out[5]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.779      ;
; 0.515 ; pipeline_register:ex_mem_pc_reg|data_out[10]     ; pipeline_register:mem_wb_pc_reg|data_out[10]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; pipeline_register:ex_mem_pc_reg|data_out[15]     ; pipeline_register:mem_wb_pc_reg|data_out[15]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; pipeline_register:ex_mem_pc_reg|data_out[2]      ; pipeline_register:mem_wb_pc_reg|data_out[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk'                                                                                                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_sw[*]   ; i_clk      ; 10.585 ; 10.585 ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; 3.643  ; 3.643  ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; 4.724  ; 4.724  ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; 3.730  ; 3.730  ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; 3.994  ; 3.994  ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 2.980  ; 2.980  ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 3.437  ; 3.437  ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; 4.214  ; 4.214  ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 6.344  ; 6.344  ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; 5.119  ; 5.119  ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 4.672  ; 4.672  ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; 5.195  ; 5.195  ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 4.178  ; 4.178  ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 4.279  ; 4.279  ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; 7.891  ; 7.891  ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; 10.585 ; 10.585 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; 9.510  ; 9.510  ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; 7.035  ; 7.035  ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; 7.320  ; 7.320  ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; 7.196  ; 7.196  ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; 6.205  ; 6.205  ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; 6.507  ; 6.507  ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; 8.149  ; 8.149  ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; 10.502 ; 10.502 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; 8.871  ; 8.871  ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; 8.100  ; 8.100  ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; 8.978  ; 8.978  ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; 8.153  ; 8.153  ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; 9.015  ; 9.015  ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; 7.896  ; 7.896  ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; 10.408 ; 10.408 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; 9.845  ; 9.845  ; Rise       ; i_clk           ;
; i_reset      ; i_clk      ; 9.660  ; 9.660  ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_sw[*]   ; i_clk      ; -2.150 ; -2.150 ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; -3.413 ; -3.413 ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; -4.494 ; -4.494 ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; -3.500 ; -3.500 ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; -3.764 ; -3.764 ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; -2.750 ; -2.750 ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; -3.207 ; -3.207 ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; -3.984 ; -3.984 ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; -3.026 ; -3.026 ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; -3.522 ; -3.522 ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; -2.888 ; -2.888 ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; -3.937 ; -3.937 ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; -2.150 ; -2.150 ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; -3.388 ; -3.388 ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; -6.384 ; -6.384 ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; -8.019 ; -8.019 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; -6.159 ; -6.159 ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; -4.651 ; -4.651 ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; -4.858 ; -4.858 ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; -5.107 ; -5.107 ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; -4.322 ; -4.322 ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; -4.475 ; -4.475 ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; -4.852 ; -4.852 ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; -5.390 ; -5.390 ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; -4.770 ; -4.770 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; -4.926 ; -4.926 ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; -5.251 ; -5.251 ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; -4.694 ; -4.694 ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; -4.779 ; -4.779 ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; -4.934 ; -4.934 ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; -4.657 ; -4.657 ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; -4.448 ; -4.448 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; -4.709 ; -4.709 ; Rise       ; i_clk           ;
; i_reset      ; i_clk      ; -4.793 ; -4.793 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; o_ctrl          ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
; o_insn_vld      ; i_clk      ; 7.203  ; 7.203  ; Rise       ; i_clk           ;
; o_io_hex0[*]    ; i_clk      ; 7.822  ; 7.822  ; Rise       ; i_clk           ;
;  o_io_hex0[0]   ; i_clk      ; 7.822  ; 7.822  ; Rise       ; i_clk           ;
;  o_io_hex0[1]   ; i_clk      ; 7.515  ; 7.515  ; Rise       ; i_clk           ;
;  o_io_hex0[2]   ; i_clk      ; 7.257  ; 7.257  ; Rise       ; i_clk           ;
;  o_io_hex0[3]   ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex0[4]   ; i_clk      ; 7.627  ; 7.627  ; Rise       ; i_clk           ;
;  o_io_hex0[5]   ; i_clk      ; 7.561  ; 7.561  ; Rise       ; i_clk           ;
;  o_io_hex0[6]   ; i_clk      ; 7.295  ; 7.295  ; Rise       ; i_clk           ;
; o_io_hex1[*]    ; i_clk      ; 9.825  ; 9.825  ; Rise       ; i_clk           ;
;  o_io_hex1[0]   ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_io_hex1[1]   ; i_clk      ; 9.825  ; 9.825  ; Rise       ; i_clk           ;
;  o_io_hex1[2]   ; i_clk      ; 9.720  ; 9.720  ; Rise       ; i_clk           ;
;  o_io_hex1[3]   ; i_clk      ; 8.295  ; 8.295  ; Rise       ; i_clk           ;
;  o_io_hex1[4]   ; i_clk      ; 9.412  ; 9.412  ; Rise       ; i_clk           ;
;  o_io_hex1[5]   ; i_clk      ; 8.032  ; 8.032  ; Rise       ; i_clk           ;
;  o_io_hex1[6]   ; i_clk      ; 9.249  ; 9.249  ; Rise       ; i_clk           ;
; o_io_hex2[*]    ; i_clk      ; 9.408  ; 9.408  ; Rise       ; i_clk           ;
;  o_io_hex2[0]   ; i_clk      ; 9.408  ; 9.408  ; Rise       ; i_clk           ;
;  o_io_hex2[1]   ; i_clk      ; 8.760  ; 8.760  ; Rise       ; i_clk           ;
;  o_io_hex2[2]   ; i_clk      ; 8.023  ; 8.023  ; Rise       ; i_clk           ;
;  o_io_hex2[3]   ; i_clk      ; 8.887  ; 8.887  ; Rise       ; i_clk           ;
;  o_io_hex2[4]   ; i_clk      ; 8.727  ; 8.727  ; Rise       ; i_clk           ;
;  o_io_hex2[5]   ; i_clk      ; 8.760  ; 8.760  ; Rise       ; i_clk           ;
;  o_io_hex2[6]   ; i_clk      ; 8.814  ; 8.814  ; Rise       ; i_clk           ;
; o_io_hex3[*]    ; i_clk      ; 10.036 ; 10.036 ; Rise       ; i_clk           ;
;  o_io_hex3[0]   ; i_clk      ; 8.114  ; 8.114  ; Rise       ; i_clk           ;
;  o_io_hex3[1]   ; i_clk      ; 9.109  ; 9.109  ; Rise       ; i_clk           ;
;  o_io_hex3[2]   ; i_clk      ; 8.591  ; 8.591  ; Rise       ; i_clk           ;
;  o_io_hex3[3]   ; i_clk      ; 8.435  ; 8.435  ; Rise       ; i_clk           ;
;  o_io_hex3[4]   ; i_clk      ; 10.036 ; 10.036 ; Rise       ; i_clk           ;
;  o_io_hex3[5]   ; i_clk      ; 9.119  ; 9.119  ; Rise       ; i_clk           ;
;  o_io_hex3[6]   ; i_clk      ; 8.782  ; 8.782  ; Rise       ; i_clk           ;
; o_io_hex4[*]    ; i_clk      ; 7.837  ; 7.837  ; Rise       ; i_clk           ;
;  o_io_hex4[0]   ; i_clk      ; 7.459  ; 7.459  ; Rise       ; i_clk           ;
;  o_io_hex4[1]   ; i_clk      ; 7.372  ; 7.372  ; Rise       ; i_clk           ;
;  o_io_hex4[2]   ; i_clk      ; 7.631  ; 7.631  ; Rise       ; i_clk           ;
;  o_io_hex4[3]   ; i_clk      ; 7.454  ; 7.454  ; Rise       ; i_clk           ;
;  o_io_hex4[4]   ; i_clk      ; 7.241  ; 7.241  ; Rise       ; i_clk           ;
;  o_io_hex4[5]   ; i_clk      ; 7.837  ; 7.837  ; Rise       ; i_clk           ;
;  o_io_hex4[6]   ; i_clk      ; 7.258  ; 7.258  ; Rise       ; i_clk           ;
; o_io_hex5[*]    ; i_clk      ; 7.529  ; 7.529  ; Rise       ; i_clk           ;
;  o_io_hex5[0]   ; i_clk      ; 7.257  ; 7.257  ; Rise       ; i_clk           ;
;  o_io_hex5[1]   ; i_clk      ; 7.209  ; 7.209  ; Rise       ; i_clk           ;
;  o_io_hex5[2]   ; i_clk      ; 7.482  ; 7.482  ; Rise       ; i_clk           ;
;  o_io_hex5[3]   ; i_clk      ; 7.529  ; 7.529  ; Rise       ; i_clk           ;
;  o_io_hex5[4]   ; i_clk      ; 7.244  ; 7.244  ; Rise       ; i_clk           ;
;  o_io_hex5[5]   ; i_clk      ; 7.504  ; 7.504  ; Rise       ; i_clk           ;
;  o_io_hex5[6]   ; i_clk      ; 7.045  ; 7.045  ; Rise       ; i_clk           ;
; o_io_hex6[*]    ; i_clk      ; 7.808  ; 7.808  ; Rise       ; i_clk           ;
;  o_io_hex6[0]   ; i_clk      ; 7.542  ; 7.542  ; Rise       ; i_clk           ;
;  o_io_hex6[1]   ; i_clk      ; 7.612  ; 7.612  ; Rise       ; i_clk           ;
;  o_io_hex6[2]   ; i_clk      ; 7.549  ; 7.549  ; Rise       ; i_clk           ;
;  o_io_hex6[3]   ; i_clk      ; 7.312  ; 7.312  ; Rise       ; i_clk           ;
;  o_io_hex6[4]   ; i_clk      ; 7.508  ; 7.508  ; Rise       ; i_clk           ;
;  o_io_hex6[5]   ; i_clk      ; 7.808  ; 7.808  ; Rise       ; i_clk           ;
;  o_io_hex6[6]   ; i_clk      ; 7.440  ; 7.440  ; Rise       ; i_clk           ;
; o_io_hex7[*]    ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex7[0]   ; i_clk      ; 7.508  ; 7.508  ; Rise       ; i_clk           ;
;  o_io_hex7[1]   ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex7[2]   ; i_clk      ; 7.231  ; 7.231  ; Rise       ; i_clk           ;
;  o_io_hex7[3]   ; i_clk      ; 7.535  ; 7.535  ; Rise       ; i_clk           ;
;  o_io_hex7[4]   ; i_clk      ; 7.420  ; 7.420  ; Rise       ; i_clk           ;
;  o_io_hex7[5]   ; i_clk      ; 7.552  ; 7.552  ; Rise       ; i_clk           ;
;  o_io_hex7[6]   ; i_clk      ; 7.543  ; 7.543  ; Rise       ; i_clk           ;
; o_io_lcd[*]     ; i_clk      ; 8.390  ; 8.390  ; Rise       ; i_clk           ;
;  o_io_lcd[0]    ; i_clk      ; 7.486  ; 7.486  ; Rise       ; i_clk           ;
;  o_io_lcd[1]    ; i_clk      ; 7.457  ; 7.457  ; Rise       ; i_clk           ;
;  o_io_lcd[2]    ; i_clk      ; 7.634  ; 7.634  ; Rise       ; i_clk           ;
;  o_io_lcd[3]    ; i_clk      ; 7.073  ; 7.073  ; Rise       ; i_clk           ;
;  o_io_lcd[4]    ; i_clk      ; 7.264  ; 7.264  ; Rise       ; i_clk           ;
;  o_io_lcd[5]    ; i_clk      ; 7.571  ; 7.571  ; Rise       ; i_clk           ;
;  o_io_lcd[6]    ; i_clk      ; 8.390  ; 8.390  ; Rise       ; i_clk           ;
;  o_io_lcd[7]    ; i_clk      ; 8.062  ; 8.062  ; Rise       ; i_clk           ;
;  o_io_lcd[8]    ; i_clk      ; 8.095  ; 8.095  ; Rise       ; i_clk           ;
;  o_io_lcd[9]    ; i_clk      ; 7.740  ; 7.740  ; Rise       ; i_clk           ;
;  o_io_lcd[10]   ; i_clk      ; 7.984  ; 7.984  ; Rise       ; i_clk           ;
;  o_io_lcd[11]   ; i_clk      ; 7.813  ; 7.813  ; Rise       ; i_clk           ;
;  o_io_lcd[12]   ; i_clk      ; 8.120  ; 8.120  ; Rise       ; i_clk           ;
;  o_io_lcd[13]   ; i_clk      ; 7.883  ; 7.883  ; Rise       ; i_clk           ;
;  o_io_lcd[14]   ; i_clk      ; 7.849  ; 7.849  ; Rise       ; i_clk           ;
;  o_io_lcd[15]   ; i_clk      ; 7.886  ; 7.886  ; Rise       ; i_clk           ;
;  o_io_lcd[16]   ; i_clk      ; 8.014  ; 8.014  ; Rise       ; i_clk           ;
;  o_io_lcd[17]   ; i_clk      ; 8.006  ; 8.006  ; Rise       ; i_clk           ;
;  o_io_lcd[18]   ; i_clk      ; 7.900  ; 7.900  ; Rise       ; i_clk           ;
;  o_io_lcd[19]   ; i_clk      ; 7.714  ; 7.714  ; Rise       ; i_clk           ;
;  o_io_lcd[20]   ; i_clk      ; 7.760  ; 7.760  ; Rise       ; i_clk           ;
;  o_io_lcd[21]   ; i_clk      ; 7.397  ; 7.397  ; Rise       ; i_clk           ;
;  o_io_lcd[22]   ; i_clk      ; 7.569  ; 7.569  ; Rise       ; i_clk           ;
;  o_io_lcd[23]   ; i_clk      ; 7.880  ; 7.880  ; Rise       ; i_clk           ;
;  o_io_lcd[24]   ; i_clk      ; 7.264  ; 7.264  ; Rise       ; i_clk           ;
;  o_io_lcd[25]   ; i_clk      ; 7.288  ; 7.288  ; Rise       ; i_clk           ;
;  o_io_lcd[26]   ; i_clk      ; 7.526  ; 7.526  ; Rise       ; i_clk           ;
;  o_io_lcd[27]   ; i_clk      ; 7.820  ; 7.820  ; Rise       ; i_clk           ;
;  o_io_lcd[28]   ; i_clk      ; 7.313  ; 7.313  ; Rise       ; i_clk           ;
;  o_io_lcd[29]   ; i_clk      ; 7.282  ; 7.282  ; Rise       ; i_clk           ;
;  o_io_lcd[30]   ; i_clk      ; 7.927  ; 7.927  ; Rise       ; i_clk           ;
;  o_io_lcd[31]   ; i_clk      ; 7.541  ; 7.541  ; Rise       ; i_clk           ;
; o_io_ledg[*]    ; i_clk      ; 10.308 ; 10.308 ; Rise       ; i_clk           ;
;  o_io_ledg[0]   ; i_clk      ; 8.771  ; 8.771  ; Rise       ; i_clk           ;
;  o_io_ledg[1]   ; i_clk      ; 8.537  ; 8.537  ; Rise       ; i_clk           ;
;  o_io_ledg[2]   ; i_clk      ; 9.375  ; 9.375  ; Rise       ; i_clk           ;
;  o_io_ledg[3]   ; i_clk      ; 10.308 ; 10.308 ; Rise       ; i_clk           ;
;  o_io_ledg[4]   ; i_clk      ; 8.313  ; 8.313  ; Rise       ; i_clk           ;
;  o_io_ledg[5]   ; i_clk      ; 8.077  ; 8.077  ; Rise       ; i_clk           ;
;  o_io_ledg[6]   ; i_clk      ; 9.400  ; 9.400  ; Rise       ; i_clk           ;
;  o_io_ledg[7]   ; i_clk      ; 8.746  ; 8.746  ; Rise       ; i_clk           ;
;  o_io_ledg[8]   ; i_clk      ; 7.949  ; 7.949  ; Rise       ; i_clk           ;
;  o_io_ledg[9]   ; i_clk      ; 7.298  ; 7.298  ; Rise       ; i_clk           ;
;  o_io_ledg[10]  ; i_clk      ; 7.485  ; 7.485  ; Rise       ; i_clk           ;
;  o_io_ledg[11]  ; i_clk      ; 7.067  ; 7.067  ; Rise       ; i_clk           ;
;  o_io_ledg[12]  ; i_clk      ; 7.810  ; 7.810  ; Rise       ; i_clk           ;
;  o_io_ledg[13]  ; i_clk      ; 7.331  ; 7.331  ; Rise       ; i_clk           ;
;  o_io_ledg[14]  ; i_clk      ; 7.602  ; 7.602  ; Rise       ; i_clk           ;
;  o_io_ledg[15]  ; i_clk      ; 7.639  ; 7.639  ; Rise       ; i_clk           ;
;  o_io_ledg[16]  ; i_clk      ; 8.109  ; 8.109  ; Rise       ; i_clk           ;
;  o_io_ledg[17]  ; i_clk      ; 6.990  ; 6.990  ; Rise       ; i_clk           ;
;  o_io_ledg[18]  ; i_clk      ; 7.606  ; 7.606  ; Rise       ; i_clk           ;
;  o_io_ledg[19]  ; i_clk      ; 7.613  ; 7.613  ; Rise       ; i_clk           ;
;  o_io_ledg[20]  ; i_clk      ; 8.295  ; 8.295  ; Rise       ; i_clk           ;
;  o_io_ledg[21]  ; i_clk      ; 7.612  ; 7.612  ; Rise       ; i_clk           ;
;  o_io_ledg[22]  ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  o_io_ledg[23]  ; i_clk      ; 7.874  ; 7.874  ; Rise       ; i_clk           ;
;  o_io_ledg[24]  ; i_clk      ; 7.930  ; 7.930  ; Rise       ; i_clk           ;
;  o_io_ledg[25]  ; i_clk      ; 7.238  ; 7.238  ; Rise       ; i_clk           ;
;  o_io_ledg[26]  ; i_clk      ; 7.587  ; 7.587  ; Rise       ; i_clk           ;
;  o_io_ledg[27]  ; i_clk      ; 8.093  ; 8.093  ; Rise       ; i_clk           ;
;  o_io_ledg[28]  ; i_clk      ; 7.575  ; 7.575  ; Rise       ; i_clk           ;
;  o_io_ledg[29]  ; i_clk      ; 7.698  ; 7.698  ; Rise       ; i_clk           ;
;  o_io_ledg[30]  ; i_clk      ; 8.669  ; 8.669  ; Rise       ; i_clk           ;
;  o_io_ledg[31]  ; i_clk      ; 8.309  ; 8.309  ; Rise       ; i_clk           ;
; o_io_ledr[*]    ; i_clk      ; 9.806  ; 9.806  ; Rise       ; i_clk           ;
;  o_io_ledr[0]   ; i_clk      ; 9.002  ; 9.002  ; Rise       ; i_clk           ;
;  o_io_ledr[1]   ; i_clk      ; 9.161  ; 9.161  ; Rise       ; i_clk           ;
;  o_io_ledr[2]   ; i_clk      ; 9.613  ; 9.613  ; Rise       ; i_clk           ;
;  o_io_ledr[3]   ; i_clk      ; 9.806  ; 9.806  ; Rise       ; i_clk           ;
;  o_io_ledr[4]   ; i_clk      ; 8.382  ; 8.382  ; Rise       ; i_clk           ;
;  o_io_ledr[5]   ; i_clk      ; 8.527  ; 8.527  ; Rise       ; i_clk           ;
;  o_io_ledr[6]   ; i_clk      ; 9.407  ; 9.407  ; Rise       ; i_clk           ;
;  o_io_ledr[7]   ; i_clk      ; 9.674  ; 9.674  ; Rise       ; i_clk           ;
;  o_io_ledr[8]   ; i_clk      ; 8.253  ; 8.253  ; Rise       ; i_clk           ;
;  o_io_ledr[9]   ; i_clk      ; 7.858  ; 7.858  ; Rise       ; i_clk           ;
;  o_io_ledr[10]  ; i_clk      ; 8.698  ; 8.698  ; Rise       ; i_clk           ;
;  o_io_ledr[11]  ; i_clk      ; 7.367  ; 7.367  ; Rise       ; i_clk           ;
;  o_io_ledr[12]  ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledr[13]  ; i_clk      ; 8.298  ; 8.298  ; Rise       ; i_clk           ;
;  o_io_ledr[14]  ; i_clk      ; 8.046  ; 8.046  ; Rise       ; i_clk           ;
;  o_io_ledr[15]  ; i_clk      ; 8.058  ; 8.058  ; Rise       ; i_clk           ;
;  o_io_ledr[16]  ; i_clk      ; 7.833  ; 7.833  ; Rise       ; i_clk           ;
;  o_io_ledr[17]  ; i_clk      ; 7.634  ; 7.634  ; Rise       ; i_clk           ;
;  o_io_ledr[18]  ; i_clk      ; 6.980  ; 6.980  ; Rise       ; i_clk           ;
;  o_io_ledr[19]  ; i_clk      ; 8.137  ; 8.137  ; Rise       ; i_clk           ;
;  o_io_ledr[20]  ; i_clk      ; 8.854  ; 8.854  ; Rise       ; i_clk           ;
;  o_io_ledr[21]  ; i_clk      ; 7.371  ; 7.371  ; Rise       ; i_clk           ;
;  o_io_ledr[22]  ; i_clk      ; 7.966  ; 7.966  ; Rise       ; i_clk           ;
;  o_io_ledr[23]  ; i_clk      ; 7.844  ; 7.844  ; Rise       ; i_clk           ;
;  o_io_ledr[24]  ; i_clk      ; 7.764  ; 7.764  ; Rise       ; i_clk           ;
;  o_io_ledr[25]  ; i_clk      ; 7.916  ; 7.916  ; Rise       ; i_clk           ;
;  o_io_ledr[26]  ; i_clk      ; 7.871  ; 7.871  ; Rise       ; i_clk           ;
;  o_io_ledr[27]  ; i_clk      ; 7.721  ; 7.721  ; Rise       ; i_clk           ;
;  o_io_ledr[28]  ; i_clk      ; 7.356  ; 7.356  ; Rise       ; i_clk           ;
;  o_io_ledr[29]  ; i_clk      ; 7.397  ; 7.397  ; Rise       ; i_clk           ;
;  o_io_ledr[30]  ; i_clk      ; 8.112  ; 8.112  ; Rise       ; i_clk           ;
;  o_io_ledr[31]  ; i_clk      ; 8.008  ; 8.008  ; Rise       ; i_clk           ;
; o_mispred       ; i_clk      ; 7.225  ; 7.225  ; Rise       ; i_clk           ;
; o_pc_debug[*]   ; i_clk      ; 8.691  ; 8.691  ; Rise       ; i_clk           ;
;  o_pc_debug[0]  ; i_clk      ; 7.565  ; 7.565  ; Rise       ; i_clk           ;
;  o_pc_debug[1]  ; i_clk      ; 8.184  ; 8.184  ; Rise       ; i_clk           ;
;  o_pc_debug[2]  ; i_clk      ; 8.019  ; 8.019  ; Rise       ; i_clk           ;
;  o_pc_debug[3]  ; i_clk      ; 7.500  ; 7.500  ; Rise       ; i_clk           ;
;  o_pc_debug[4]  ; i_clk      ; 8.368  ; 8.368  ; Rise       ; i_clk           ;
;  o_pc_debug[5]  ; i_clk      ; 7.336  ; 7.336  ; Rise       ; i_clk           ;
;  o_pc_debug[6]  ; i_clk      ; 8.137  ; 8.137  ; Rise       ; i_clk           ;
;  o_pc_debug[7]  ; i_clk      ; 8.097  ; 8.097  ; Rise       ; i_clk           ;
;  o_pc_debug[8]  ; i_clk      ; 7.350  ; 7.350  ; Rise       ; i_clk           ;
;  o_pc_debug[9]  ; i_clk      ; 7.627  ; 7.627  ; Rise       ; i_clk           ;
;  o_pc_debug[10] ; i_clk      ; 7.042  ; 7.042  ; Rise       ; i_clk           ;
;  o_pc_debug[11] ; i_clk      ; 8.626  ; 8.626  ; Rise       ; i_clk           ;
;  o_pc_debug[12] ; i_clk      ; 7.316  ; 7.316  ; Rise       ; i_clk           ;
;  o_pc_debug[13] ; i_clk      ; 7.094  ; 7.094  ; Rise       ; i_clk           ;
;  o_pc_debug[14] ; i_clk      ; 7.724  ; 7.724  ; Rise       ; i_clk           ;
;  o_pc_debug[15] ; i_clk      ; 8.002  ; 8.002  ; Rise       ; i_clk           ;
;  o_pc_debug[16] ; i_clk      ; 7.245  ; 7.245  ; Rise       ; i_clk           ;
;  o_pc_debug[17] ; i_clk      ; 7.334  ; 7.334  ; Rise       ; i_clk           ;
;  o_pc_debug[18] ; i_clk      ; 8.160  ; 8.160  ; Rise       ; i_clk           ;
;  o_pc_debug[19] ; i_clk      ; 7.620  ; 7.620  ; Rise       ; i_clk           ;
;  o_pc_debug[20] ; i_clk      ; 7.296  ; 7.296  ; Rise       ; i_clk           ;
;  o_pc_debug[21] ; i_clk      ; 7.201  ; 7.201  ; Rise       ; i_clk           ;
;  o_pc_debug[22] ; i_clk      ; 8.089  ; 8.089  ; Rise       ; i_clk           ;
;  o_pc_debug[23] ; i_clk      ; 8.192  ; 8.192  ; Rise       ; i_clk           ;
;  o_pc_debug[24] ; i_clk      ; 7.463  ; 7.463  ; Rise       ; i_clk           ;
;  o_pc_debug[25] ; i_clk      ; 7.866  ; 7.866  ; Rise       ; i_clk           ;
;  o_pc_debug[26] ; i_clk      ; 7.754  ; 7.754  ; Rise       ; i_clk           ;
;  o_pc_debug[27] ; i_clk      ; 7.752  ; 7.752  ; Rise       ; i_clk           ;
;  o_pc_debug[28] ; i_clk      ; 7.788  ; 7.788  ; Rise       ; i_clk           ;
;  o_pc_debug[29] ; i_clk      ; 7.762  ; 7.762  ; Rise       ; i_clk           ;
;  o_pc_debug[30] ; i_clk      ; 8.691  ; 8.691  ; Rise       ; i_clk           ;
;  o_pc_debug[31] ; i_clk      ; 7.278  ; 7.278  ; Rise       ; i_clk           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; o_ctrl          ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
; o_insn_vld      ; i_clk      ; 7.203  ; 7.203  ; Rise       ; i_clk           ;
; o_io_hex0[*]    ; i_clk      ; 7.257  ; 7.257  ; Rise       ; i_clk           ;
;  o_io_hex0[0]   ; i_clk      ; 7.822  ; 7.822  ; Rise       ; i_clk           ;
;  o_io_hex0[1]   ; i_clk      ; 7.515  ; 7.515  ; Rise       ; i_clk           ;
;  o_io_hex0[2]   ; i_clk      ; 7.257  ; 7.257  ; Rise       ; i_clk           ;
;  o_io_hex0[3]   ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex0[4]   ; i_clk      ; 7.627  ; 7.627  ; Rise       ; i_clk           ;
;  o_io_hex0[5]   ; i_clk      ; 7.561  ; 7.561  ; Rise       ; i_clk           ;
;  o_io_hex0[6]   ; i_clk      ; 7.295  ; 7.295  ; Rise       ; i_clk           ;
; o_io_hex1[*]    ; i_clk      ; 8.032  ; 8.032  ; Rise       ; i_clk           ;
;  o_io_hex1[0]   ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_io_hex1[1]   ; i_clk      ; 9.825  ; 9.825  ; Rise       ; i_clk           ;
;  o_io_hex1[2]   ; i_clk      ; 9.720  ; 9.720  ; Rise       ; i_clk           ;
;  o_io_hex1[3]   ; i_clk      ; 8.295  ; 8.295  ; Rise       ; i_clk           ;
;  o_io_hex1[4]   ; i_clk      ; 9.412  ; 9.412  ; Rise       ; i_clk           ;
;  o_io_hex1[5]   ; i_clk      ; 8.032  ; 8.032  ; Rise       ; i_clk           ;
;  o_io_hex1[6]   ; i_clk      ; 9.249  ; 9.249  ; Rise       ; i_clk           ;
; o_io_hex2[*]    ; i_clk      ; 8.023  ; 8.023  ; Rise       ; i_clk           ;
;  o_io_hex2[0]   ; i_clk      ; 9.408  ; 9.408  ; Rise       ; i_clk           ;
;  o_io_hex2[1]   ; i_clk      ; 8.760  ; 8.760  ; Rise       ; i_clk           ;
;  o_io_hex2[2]   ; i_clk      ; 8.023  ; 8.023  ; Rise       ; i_clk           ;
;  o_io_hex2[3]   ; i_clk      ; 8.887  ; 8.887  ; Rise       ; i_clk           ;
;  o_io_hex2[4]   ; i_clk      ; 8.727  ; 8.727  ; Rise       ; i_clk           ;
;  o_io_hex2[5]   ; i_clk      ; 8.760  ; 8.760  ; Rise       ; i_clk           ;
;  o_io_hex2[6]   ; i_clk      ; 8.814  ; 8.814  ; Rise       ; i_clk           ;
; o_io_hex3[*]    ; i_clk      ; 8.114  ; 8.114  ; Rise       ; i_clk           ;
;  o_io_hex3[0]   ; i_clk      ; 8.114  ; 8.114  ; Rise       ; i_clk           ;
;  o_io_hex3[1]   ; i_clk      ; 9.109  ; 9.109  ; Rise       ; i_clk           ;
;  o_io_hex3[2]   ; i_clk      ; 8.591  ; 8.591  ; Rise       ; i_clk           ;
;  o_io_hex3[3]   ; i_clk      ; 8.435  ; 8.435  ; Rise       ; i_clk           ;
;  o_io_hex3[4]   ; i_clk      ; 10.036 ; 10.036 ; Rise       ; i_clk           ;
;  o_io_hex3[5]   ; i_clk      ; 9.119  ; 9.119  ; Rise       ; i_clk           ;
;  o_io_hex3[6]   ; i_clk      ; 8.782  ; 8.782  ; Rise       ; i_clk           ;
; o_io_hex4[*]    ; i_clk      ; 7.241  ; 7.241  ; Rise       ; i_clk           ;
;  o_io_hex4[0]   ; i_clk      ; 7.459  ; 7.459  ; Rise       ; i_clk           ;
;  o_io_hex4[1]   ; i_clk      ; 7.372  ; 7.372  ; Rise       ; i_clk           ;
;  o_io_hex4[2]   ; i_clk      ; 7.631  ; 7.631  ; Rise       ; i_clk           ;
;  o_io_hex4[3]   ; i_clk      ; 7.454  ; 7.454  ; Rise       ; i_clk           ;
;  o_io_hex4[4]   ; i_clk      ; 7.241  ; 7.241  ; Rise       ; i_clk           ;
;  o_io_hex4[5]   ; i_clk      ; 7.837  ; 7.837  ; Rise       ; i_clk           ;
;  o_io_hex4[6]   ; i_clk      ; 7.258  ; 7.258  ; Rise       ; i_clk           ;
; o_io_hex5[*]    ; i_clk      ; 7.045  ; 7.045  ; Rise       ; i_clk           ;
;  o_io_hex5[0]   ; i_clk      ; 7.257  ; 7.257  ; Rise       ; i_clk           ;
;  o_io_hex5[1]   ; i_clk      ; 7.209  ; 7.209  ; Rise       ; i_clk           ;
;  o_io_hex5[2]   ; i_clk      ; 7.482  ; 7.482  ; Rise       ; i_clk           ;
;  o_io_hex5[3]   ; i_clk      ; 7.529  ; 7.529  ; Rise       ; i_clk           ;
;  o_io_hex5[4]   ; i_clk      ; 7.244  ; 7.244  ; Rise       ; i_clk           ;
;  o_io_hex5[5]   ; i_clk      ; 7.504  ; 7.504  ; Rise       ; i_clk           ;
;  o_io_hex5[6]   ; i_clk      ; 7.045  ; 7.045  ; Rise       ; i_clk           ;
; o_io_hex6[*]    ; i_clk      ; 7.312  ; 7.312  ; Rise       ; i_clk           ;
;  o_io_hex6[0]   ; i_clk      ; 7.542  ; 7.542  ; Rise       ; i_clk           ;
;  o_io_hex6[1]   ; i_clk      ; 7.612  ; 7.612  ; Rise       ; i_clk           ;
;  o_io_hex6[2]   ; i_clk      ; 7.549  ; 7.549  ; Rise       ; i_clk           ;
;  o_io_hex6[3]   ; i_clk      ; 7.312  ; 7.312  ; Rise       ; i_clk           ;
;  o_io_hex6[4]   ; i_clk      ; 7.508  ; 7.508  ; Rise       ; i_clk           ;
;  o_io_hex6[5]   ; i_clk      ; 7.808  ; 7.808  ; Rise       ; i_clk           ;
;  o_io_hex6[6]   ; i_clk      ; 7.440  ; 7.440  ; Rise       ; i_clk           ;
; o_io_hex7[*]    ; i_clk      ; 7.231  ; 7.231  ; Rise       ; i_clk           ;
;  o_io_hex7[0]   ; i_clk      ; 7.508  ; 7.508  ; Rise       ; i_clk           ;
;  o_io_hex7[1]   ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex7[2]   ; i_clk      ; 7.231  ; 7.231  ; Rise       ; i_clk           ;
;  o_io_hex7[3]   ; i_clk      ; 7.535  ; 7.535  ; Rise       ; i_clk           ;
;  o_io_hex7[4]   ; i_clk      ; 7.420  ; 7.420  ; Rise       ; i_clk           ;
;  o_io_hex7[5]   ; i_clk      ; 7.552  ; 7.552  ; Rise       ; i_clk           ;
;  o_io_hex7[6]   ; i_clk      ; 7.543  ; 7.543  ; Rise       ; i_clk           ;
; o_io_lcd[*]     ; i_clk      ; 7.073  ; 7.073  ; Rise       ; i_clk           ;
;  o_io_lcd[0]    ; i_clk      ; 7.486  ; 7.486  ; Rise       ; i_clk           ;
;  o_io_lcd[1]    ; i_clk      ; 7.457  ; 7.457  ; Rise       ; i_clk           ;
;  o_io_lcd[2]    ; i_clk      ; 7.634  ; 7.634  ; Rise       ; i_clk           ;
;  o_io_lcd[3]    ; i_clk      ; 7.073  ; 7.073  ; Rise       ; i_clk           ;
;  o_io_lcd[4]    ; i_clk      ; 7.264  ; 7.264  ; Rise       ; i_clk           ;
;  o_io_lcd[5]    ; i_clk      ; 7.571  ; 7.571  ; Rise       ; i_clk           ;
;  o_io_lcd[6]    ; i_clk      ; 8.390  ; 8.390  ; Rise       ; i_clk           ;
;  o_io_lcd[7]    ; i_clk      ; 8.062  ; 8.062  ; Rise       ; i_clk           ;
;  o_io_lcd[8]    ; i_clk      ; 8.095  ; 8.095  ; Rise       ; i_clk           ;
;  o_io_lcd[9]    ; i_clk      ; 7.740  ; 7.740  ; Rise       ; i_clk           ;
;  o_io_lcd[10]   ; i_clk      ; 7.984  ; 7.984  ; Rise       ; i_clk           ;
;  o_io_lcd[11]   ; i_clk      ; 7.813  ; 7.813  ; Rise       ; i_clk           ;
;  o_io_lcd[12]   ; i_clk      ; 8.120  ; 8.120  ; Rise       ; i_clk           ;
;  o_io_lcd[13]   ; i_clk      ; 7.883  ; 7.883  ; Rise       ; i_clk           ;
;  o_io_lcd[14]   ; i_clk      ; 7.849  ; 7.849  ; Rise       ; i_clk           ;
;  o_io_lcd[15]   ; i_clk      ; 7.886  ; 7.886  ; Rise       ; i_clk           ;
;  o_io_lcd[16]   ; i_clk      ; 8.014  ; 8.014  ; Rise       ; i_clk           ;
;  o_io_lcd[17]   ; i_clk      ; 8.006  ; 8.006  ; Rise       ; i_clk           ;
;  o_io_lcd[18]   ; i_clk      ; 7.900  ; 7.900  ; Rise       ; i_clk           ;
;  o_io_lcd[19]   ; i_clk      ; 7.714  ; 7.714  ; Rise       ; i_clk           ;
;  o_io_lcd[20]   ; i_clk      ; 7.760  ; 7.760  ; Rise       ; i_clk           ;
;  o_io_lcd[21]   ; i_clk      ; 7.397  ; 7.397  ; Rise       ; i_clk           ;
;  o_io_lcd[22]   ; i_clk      ; 7.569  ; 7.569  ; Rise       ; i_clk           ;
;  o_io_lcd[23]   ; i_clk      ; 7.880  ; 7.880  ; Rise       ; i_clk           ;
;  o_io_lcd[24]   ; i_clk      ; 7.264  ; 7.264  ; Rise       ; i_clk           ;
;  o_io_lcd[25]   ; i_clk      ; 7.288  ; 7.288  ; Rise       ; i_clk           ;
;  o_io_lcd[26]   ; i_clk      ; 7.526  ; 7.526  ; Rise       ; i_clk           ;
;  o_io_lcd[27]   ; i_clk      ; 7.820  ; 7.820  ; Rise       ; i_clk           ;
;  o_io_lcd[28]   ; i_clk      ; 7.313  ; 7.313  ; Rise       ; i_clk           ;
;  o_io_lcd[29]   ; i_clk      ; 7.282  ; 7.282  ; Rise       ; i_clk           ;
;  o_io_lcd[30]   ; i_clk      ; 7.927  ; 7.927  ; Rise       ; i_clk           ;
;  o_io_lcd[31]   ; i_clk      ; 7.541  ; 7.541  ; Rise       ; i_clk           ;
; o_io_ledg[*]    ; i_clk      ; 6.990  ; 6.990  ; Rise       ; i_clk           ;
;  o_io_ledg[0]   ; i_clk      ; 8.771  ; 8.771  ; Rise       ; i_clk           ;
;  o_io_ledg[1]   ; i_clk      ; 8.537  ; 8.537  ; Rise       ; i_clk           ;
;  o_io_ledg[2]   ; i_clk      ; 9.375  ; 9.375  ; Rise       ; i_clk           ;
;  o_io_ledg[3]   ; i_clk      ; 10.308 ; 10.308 ; Rise       ; i_clk           ;
;  o_io_ledg[4]   ; i_clk      ; 8.313  ; 8.313  ; Rise       ; i_clk           ;
;  o_io_ledg[5]   ; i_clk      ; 8.077  ; 8.077  ; Rise       ; i_clk           ;
;  o_io_ledg[6]   ; i_clk      ; 9.400  ; 9.400  ; Rise       ; i_clk           ;
;  o_io_ledg[7]   ; i_clk      ; 8.746  ; 8.746  ; Rise       ; i_clk           ;
;  o_io_ledg[8]   ; i_clk      ; 7.949  ; 7.949  ; Rise       ; i_clk           ;
;  o_io_ledg[9]   ; i_clk      ; 7.298  ; 7.298  ; Rise       ; i_clk           ;
;  o_io_ledg[10]  ; i_clk      ; 7.485  ; 7.485  ; Rise       ; i_clk           ;
;  o_io_ledg[11]  ; i_clk      ; 7.067  ; 7.067  ; Rise       ; i_clk           ;
;  o_io_ledg[12]  ; i_clk      ; 7.810  ; 7.810  ; Rise       ; i_clk           ;
;  o_io_ledg[13]  ; i_clk      ; 7.331  ; 7.331  ; Rise       ; i_clk           ;
;  o_io_ledg[14]  ; i_clk      ; 7.602  ; 7.602  ; Rise       ; i_clk           ;
;  o_io_ledg[15]  ; i_clk      ; 7.639  ; 7.639  ; Rise       ; i_clk           ;
;  o_io_ledg[16]  ; i_clk      ; 8.109  ; 8.109  ; Rise       ; i_clk           ;
;  o_io_ledg[17]  ; i_clk      ; 6.990  ; 6.990  ; Rise       ; i_clk           ;
;  o_io_ledg[18]  ; i_clk      ; 7.606  ; 7.606  ; Rise       ; i_clk           ;
;  o_io_ledg[19]  ; i_clk      ; 7.613  ; 7.613  ; Rise       ; i_clk           ;
;  o_io_ledg[20]  ; i_clk      ; 8.295  ; 8.295  ; Rise       ; i_clk           ;
;  o_io_ledg[21]  ; i_clk      ; 7.612  ; 7.612  ; Rise       ; i_clk           ;
;  o_io_ledg[22]  ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  o_io_ledg[23]  ; i_clk      ; 7.874  ; 7.874  ; Rise       ; i_clk           ;
;  o_io_ledg[24]  ; i_clk      ; 7.930  ; 7.930  ; Rise       ; i_clk           ;
;  o_io_ledg[25]  ; i_clk      ; 7.238  ; 7.238  ; Rise       ; i_clk           ;
;  o_io_ledg[26]  ; i_clk      ; 7.587  ; 7.587  ; Rise       ; i_clk           ;
;  o_io_ledg[27]  ; i_clk      ; 8.093  ; 8.093  ; Rise       ; i_clk           ;
;  o_io_ledg[28]  ; i_clk      ; 7.575  ; 7.575  ; Rise       ; i_clk           ;
;  o_io_ledg[29]  ; i_clk      ; 7.698  ; 7.698  ; Rise       ; i_clk           ;
;  o_io_ledg[30]  ; i_clk      ; 8.669  ; 8.669  ; Rise       ; i_clk           ;
;  o_io_ledg[31]  ; i_clk      ; 8.309  ; 8.309  ; Rise       ; i_clk           ;
; o_io_ledr[*]    ; i_clk      ; 6.980  ; 6.980  ; Rise       ; i_clk           ;
;  o_io_ledr[0]   ; i_clk      ; 9.002  ; 9.002  ; Rise       ; i_clk           ;
;  o_io_ledr[1]   ; i_clk      ; 9.161  ; 9.161  ; Rise       ; i_clk           ;
;  o_io_ledr[2]   ; i_clk      ; 9.613  ; 9.613  ; Rise       ; i_clk           ;
;  o_io_ledr[3]   ; i_clk      ; 9.806  ; 9.806  ; Rise       ; i_clk           ;
;  o_io_ledr[4]   ; i_clk      ; 8.382  ; 8.382  ; Rise       ; i_clk           ;
;  o_io_ledr[5]   ; i_clk      ; 8.527  ; 8.527  ; Rise       ; i_clk           ;
;  o_io_ledr[6]   ; i_clk      ; 9.407  ; 9.407  ; Rise       ; i_clk           ;
;  o_io_ledr[7]   ; i_clk      ; 9.674  ; 9.674  ; Rise       ; i_clk           ;
;  o_io_ledr[8]   ; i_clk      ; 8.253  ; 8.253  ; Rise       ; i_clk           ;
;  o_io_ledr[9]   ; i_clk      ; 7.858  ; 7.858  ; Rise       ; i_clk           ;
;  o_io_ledr[10]  ; i_clk      ; 8.698  ; 8.698  ; Rise       ; i_clk           ;
;  o_io_ledr[11]  ; i_clk      ; 7.367  ; 7.367  ; Rise       ; i_clk           ;
;  o_io_ledr[12]  ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledr[13]  ; i_clk      ; 8.298  ; 8.298  ; Rise       ; i_clk           ;
;  o_io_ledr[14]  ; i_clk      ; 8.046  ; 8.046  ; Rise       ; i_clk           ;
;  o_io_ledr[15]  ; i_clk      ; 8.058  ; 8.058  ; Rise       ; i_clk           ;
;  o_io_ledr[16]  ; i_clk      ; 7.833  ; 7.833  ; Rise       ; i_clk           ;
;  o_io_ledr[17]  ; i_clk      ; 7.634  ; 7.634  ; Rise       ; i_clk           ;
;  o_io_ledr[18]  ; i_clk      ; 6.980  ; 6.980  ; Rise       ; i_clk           ;
;  o_io_ledr[19]  ; i_clk      ; 8.137  ; 8.137  ; Rise       ; i_clk           ;
;  o_io_ledr[20]  ; i_clk      ; 8.854  ; 8.854  ; Rise       ; i_clk           ;
;  o_io_ledr[21]  ; i_clk      ; 7.371  ; 7.371  ; Rise       ; i_clk           ;
;  o_io_ledr[22]  ; i_clk      ; 7.966  ; 7.966  ; Rise       ; i_clk           ;
;  o_io_ledr[23]  ; i_clk      ; 7.844  ; 7.844  ; Rise       ; i_clk           ;
;  o_io_ledr[24]  ; i_clk      ; 7.764  ; 7.764  ; Rise       ; i_clk           ;
;  o_io_ledr[25]  ; i_clk      ; 7.916  ; 7.916  ; Rise       ; i_clk           ;
;  o_io_ledr[26]  ; i_clk      ; 7.871  ; 7.871  ; Rise       ; i_clk           ;
;  o_io_ledr[27]  ; i_clk      ; 7.721  ; 7.721  ; Rise       ; i_clk           ;
;  o_io_ledr[28]  ; i_clk      ; 7.356  ; 7.356  ; Rise       ; i_clk           ;
;  o_io_ledr[29]  ; i_clk      ; 7.397  ; 7.397  ; Rise       ; i_clk           ;
;  o_io_ledr[30]  ; i_clk      ; 8.112  ; 8.112  ; Rise       ; i_clk           ;
;  o_io_ledr[31]  ; i_clk      ; 8.008  ; 8.008  ; Rise       ; i_clk           ;
; o_mispred       ; i_clk      ; 7.225  ; 7.225  ; Rise       ; i_clk           ;
; o_pc_debug[*]   ; i_clk      ; 7.042  ; 7.042  ; Rise       ; i_clk           ;
;  o_pc_debug[0]  ; i_clk      ; 7.565  ; 7.565  ; Rise       ; i_clk           ;
;  o_pc_debug[1]  ; i_clk      ; 8.184  ; 8.184  ; Rise       ; i_clk           ;
;  o_pc_debug[2]  ; i_clk      ; 8.019  ; 8.019  ; Rise       ; i_clk           ;
;  o_pc_debug[3]  ; i_clk      ; 7.500  ; 7.500  ; Rise       ; i_clk           ;
;  o_pc_debug[4]  ; i_clk      ; 8.368  ; 8.368  ; Rise       ; i_clk           ;
;  o_pc_debug[5]  ; i_clk      ; 7.336  ; 7.336  ; Rise       ; i_clk           ;
;  o_pc_debug[6]  ; i_clk      ; 8.137  ; 8.137  ; Rise       ; i_clk           ;
;  o_pc_debug[7]  ; i_clk      ; 8.097  ; 8.097  ; Rise       ; i_clk           ;
;  o_pc_debug[8]  ; i_clk      ; 7.350  ; 7.350  ; Rise       ; i_clk           ;
;  o_pc_debug[9]  ; i_clk      ; 7.627  ; 7.627  ; Rise       ; i_clk           ;
;  o_pc_debug[10] ; i_clk      ; 7.042  ; 7.042  ; Rise       ; i_clk           ;
;  o_pc_debug[11] ; i_clk      ; 8.626  ; 8.626  ; Rise       ; i_clk           ;
;  o_pc_debug[12] ; i_clk      ; 7.316  ; 7.316  ; Rise       ; i_clk           ;
;  o_pc_debug[13] ; i_clk      ; 7.094  ; 7.094  ; Rise       ; i_clk           ;
;  o_pc_debug[14] ; i_clk      ; 7.724  ; 7.724  ; Rise       ; i_clk           ;
;  o_pc_debug[15] ; i_clk      ; 8.002  ; 8.002  ; Rise       ; i_clk           ;
;  o_pc_debug[16] ; i_clk      ; 7.245  ; 7.245  ; Rise       ; i_clk           ;
;  o_pc_debug[17] ; i_clk      ; 7.334  ; 7.334  ; Rise       ; i_clk           ;
;  o_pc_debug[18] ; i_clk      ; 8.160  ; 8.160  ; Rise       ; i_clk           ;
;  o_pc_debug[19] ; i_clk      ; 7.620  ; 7.620  ; Rise       ; i_clk           ;
;  o_pc_debug[20] ; i_clk      ; 7.296  ; 7.296  ; Rise       ; i_clk           ;
;  o_pc_debug[21] ; i_clk      ; 7.201  ; 7.201  ; Rise       ; i_clk           ;
;  o_pc_debug[22] ; i_clk      ; 8.089  ; 8.089  ; Rise       ; i_clk           ;
;  o_pc_debug[23] ; i_clk      ; 8.192  ; 8.192  ; Rise       ; i_clk           ;
;  o_pc_debug[24] ; i_clk      ; 7.463  ; 7.463  ; Rise       ; i_clk           ;
;  o_pc_debug[25] ; i_clk      ; 7.866  ; 7.866  ; Rise       ; i_clk           ;
;  o_pc_debug[26] ; i_clk      ; 7.754  ; 7.754  ; Rise       ; i_clk           ;
;  o_pc_debug[27] ; i_clk      ; 7.752  ; 7.752  ; Rise       ; i_clk           ;
;  o_pc_debug[28] ; i_clk      ; 7.788  ; 7.788  ; Rise       ; i_clk           ;
;  o_pc_debug[29] ; i_clk      ; 7.762  ; 7.762  ; Rise       ; i_clk           ;
;  o_pc_debug[30] ; i_clk      ; 8.691  ; 8.691  ; Rise       ; i_clk           ;
;  o_pc_debug[31] ; i_clk      ; 7.278  ; 7.278  ; Rise       ; i_clk           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; 12.521 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.088 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; i_clk ; 7.873 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk'                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.521 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.020      ; 7.498      ;
; 12.534 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.029      ; 7.494      ;
; 12.553 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.019      ; 7.465      ;
; 12.557 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a31~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.037      ; 7.479      ;
; 12.566 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.028      ; 7.461      ;
; 12.578 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a22~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.043      ; 7.464      ;
; 12.589 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a31~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.036      ; 7.446      ;
; 12.594 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg11  ; i_clk        ; i_clk       ; 20.000       ; 0.055      ; 7.460      ;
; 12.607 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg11 ; i_clk        ; i_clk       ; 20.000       ; 0.056      ; 7.448      ;
; 12.610 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a12~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.020      ; 7.409      ;
; 12.610 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a22~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.042      ; 7.431      ;
; 12.621 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.065      ; 7.443      ;
; 12.621 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg11  ; i_clk        ; i_clk       ; 20.000       ; 0.055      ; 7.433      ;
; 12.626 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg11  ; i_clk        ; i_clk       ; 20.000       ; 0.054      ; 7.427      ;
; 12.629 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a8~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.031      ; 7.401      ;
; 12.632 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.436      ;
; 12.634 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg11 ; i_clk        ; i_clk       ; 20.000       ; 0.056      ; 7.421      ;
; 12.639 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg11 ; i_clk        ; i_clk       ; 20.000       ; 0.055      ; 7.415      ;
; 12.642 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a12~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.019      ; 7.376      ;
; 12.645 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a29~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.030      ; 7.384      ;
; 12.648 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.065      ; 7.416      ;
; 12.649 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.064      ; 7.414      ;
; 12.650 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a13~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.056      ; 7.405      ;
; 12.653 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.064      ; 7.410      ;
; 12.656 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.067      ; 7.410      ;
; 12.656 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg4  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.412      ;
; 12.656 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a17~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.032      ; 7.375      ;
; 12.658 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.061      ; 7.402      ;
; 12.659 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.409      ;
; 12.660 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.408      ;
; 12.660 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg9  ; i_clk        ; i_clk       ; 20.000       ; 0.042      ; 7.381      ;
; 12.660 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a24~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.041      ; 7.380      ;
; 12.661 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a8~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.030      ; 7.368      ;
; 12.663 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.042      ; 7.378      ;
; 12.663 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a6~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.048      ; 7.384      ;
; 12.664 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.068      ; 7.403      ;
; 12.665 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.064      ; 7.398      ;
; 12.666 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.065      ; 7.398      ;
; 12.669 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a17~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.029      ; 7.359      ;
; 12.669 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a24~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.046      ; 7.376      ;
; 12.673 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a16~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.038      ; 7.364      ;
; 12.675 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a8~portb_address_reg9   ; i_clk        ; i_clk       ; 20.000       ; 0.051      ; 7.375      ;
; 12.676 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.064      ; 7.387      ;
; 12.677 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a5~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.039      ; 7.361      ;
; 12.677 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a29~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.029      ; 7.351      ;
; 12.677 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a13~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.056      ; 7.378      ;
; 12.679 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk        ; i_clk       ; 20.000       ; 0.054      ; 7.374      ;
; 12.679 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a3~portb_address_reg8   ; i_clk        ; i_clk       ; 20.000       ; 0.040      ; 7.360      ;
; 12.679 ; pipeline_register:wb_temp_wb_addr_reg|data_out[1] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.020      ; 7.340      ;
; 12.681 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg1   ; i_clk        ; i_clk       ; 20.000       ; 0.058      ; 7.376      ;
; 12.681 ; pipeline_register:wb_temp_wb_addr_reg|data_out[4] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.019      ; 7.337      ;
; 12.681 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg0  ; i_clk        ; i_clk       ; 20.000       ; 0.063      ; 7.381      ;
; 12.682 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a13~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.055      ; 7.372      ;
; 12.683 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.067      ; 7.383      ;
; 12.683 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg4  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.385      ;
; 12.683 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a17~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.032      ; 7.348      ;
; 12.684 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.384      ;
; 12.685 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.061      ; 7.375      ;
; 12.687 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a25~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.063      ; 7.375      ;
; 12.687 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.381      ;
; 12.687 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg9  ; i_clk        ; i_clk       ; 20.000       ; 0.042      ; 7.354      ;
; 12.687 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a24~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.041      ; 7.353      ;
; 12.688 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.061      ; 7.372      ;
; 12.688 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a18~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.066      ; 7.377      ;
; 12.688 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg4  ; i_clk        ; i_clk       ; 20.000       ; 0.068      ; 7.379      ;
; 12.688 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a17~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.031      ; 7.342      ;
; 12.690 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a31~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.060      ; 7.369      ;
; 12.690 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.042      ; 7.351      ;
; 12.690 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a6~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.048      ; 7.357      ;
; 12.691 ; pipeline_register:id_ex_rs1_addr_reg|data_out[3]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.019      ; 7.327      ;
; 12.692 ; pipeline_register:wb_temp_wb_addr_reg|data_out[1] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.029      ; 7.336      ;
; 12.692 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.068      ; 7.375      ;
; 12.692 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg9  ; i_clk        ; i_clk       ; 20.000       ; 0.041      ; 7.348      ;
; 12.692 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a24~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.040      ; 7.347      ;
; 12.692 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.064      ; 7.371      ;
; 12.693 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.065      ; 7.371      ;
; 12.694 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a25~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.052      ; 7.357      ;
; 12.694 ; pipeline_register:id_ex_rs1_addr_reg|data_out[0]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.020      ; 7.325      ;
; 12.694 ; pipeline_register:wb_temp_wb_addr_reg|data_out[4] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.028      ; 7.333      ;
; 12.695 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg9   ; i_clk        ; i_clk       ; 20.000       ; 0.058      ; 7.362      ;
; 12.695 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a19~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.041      ; 7.345      ;
; 12.695 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a6~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.047      ; 7.351      ;
; 12.696 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a21~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.056      ; 7.359      ;
; 12.697 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.063      ; 7.365      ;
; 12.698 ; pipeline_register:mem_wb_wb_addr_reg|data_out[3]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.019      ; 7.320      ;
; 12.698 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a29~portb_address_reg1  ; i_clk        ; i_clk       ; 20.000       ; 0.064      ; 7.365      ;
; 12.699 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a7~portb_address_reg7   ; i_clk        ; i_clk       ; 20.000       ; 0.058      ; 7.358      ;
; 12.700 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a2~portb_address_reg0   ; i_clk        ; i_clk       ; 20.000       ; 0.055      ; 7.354      ;
; 12.701 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a11~portb_address_reg7  ; i_clk        ; i_clk       ; 20.000       ; 0.064      ; 7.362      ;
; 12.701 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a17~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.028      ; 7.326      ;
; 12.701 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a24~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.045      ; 7.343      ;
; 12.702 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a23~portb_address_reg3  ; i_clk        ; i_clk       ; 20.000       ; 0.069      ; 7.366      ;
; 12.702 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a8~portb_address_reg9   ; i_clk        ; i_clk       ; 20.000       ; 0.051      ; 7.348      ;
; 12.702 ; pipeline_register:id_ex_rs1_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a27~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.020      ; 7.317      ;
; 12.703 ; pipeline_register:mem_wb_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a25~portb_address_reg10 ; i_clk        ; i_clk       ; 20.000       ; 0.063      ; 7.359      ;
; 12.704 ; pipeline_register:id_ex_rs1_addr_reg|data_out[3]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.028      ; 7.323      ;
; 12.705 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a16~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.037      ; 7.331      ;
; 12.706 ; pipeline_register:ex_mem_wb_addr_reg|data_out[1]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk        ; i_clk       ; 20.000       ; 0.054      ; 7.347      ;
; 12.707 ; pipeline_register:id_ex_rs1_addr_reg|data_out[0]  ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a26~portb_address_reg8  ; i_clk        ; i_clk       ; 20.000       ; 0.029      ; 7.321      ;
; 12.707 ; pipeline_register:wb_temp_wb_addr_reg|data_out[2] ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_1|altsyncram_2hi1:auto_generated|ram_block1a8~portb_address_reg9   ; i_clk        ; i_clk       ; 20.000       ; 0.050      ; 7.342      ;
+--------+---------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk'                                                                                                                                                          ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.088 ; pipeline_register:if_id_instr_reg|data_out[3]    ; pipeline_register:id_ex_insn_vld_reg|data_out[0] ; i_clk        ; i_clk       ; 0.000        ; 0.224      ; 0.464      ;
; 0.124 ; pipeline_register:if_id_instr_reg|data_out[12]   ; pipeline_register:id_ex_lsu_op_reg|data_out[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.208      ; 0.484      ;
; 0.179 ; pipeline_register:if_id_instr_reg|data_out[6]    ; pipeline_register:id_ex_alu_op_reg|data_out[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.193      ; 0.524      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[12]   ; pipeline_register:if_id_instr_reg|data_out[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[14]   ; pipeline_register:if_id_instr_reg|data_out[14]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[5]    ; pipeline_register:if_id_instr_reg|data_out[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[13]   ; pipeline_register:if_id_instr_reg|data_out[13]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[30]   ; pipeline_register:if_id_instr_reg|data_out[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[6]    ; pipeline_register:if_id_instr_reg|data_out[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[3]    ; pipeline_register:if_id_instr_reg|data_out[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[2]    ; pipeline_register:if_id_instr_reg|data_out[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[18]     ; pipeline_register:id_ex_rs2_reg|data_out[18]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[31]     ; pipeline_register:id_ex_rs2_reg|data_out[31]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[7]      ; pipeline_register:id_ex_rs2_reg|data_out[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[15]     ; pipeline_register:id_ex_rs2_reg|data_out[15]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[30]     ; pipeline_register:id_ex_rs2_reg|data_out[30]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[14]     ; pipeline_register:id_ex_rs2_reg|data_out[14]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[21]     ; pipeline_register:id_ex_rs2_reg|data_out[21]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[21]     ; pipeline_register:id_ex_rs1_reg|data_out[21]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[20]     ; pipeline_register:id_ex_rs1_reg|data_out[20]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[14]     ; pipeline_register:id_ex_rs1_reg|data_out[14]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[17]     ; pipeline_register:id_ex_rs2_reg|data_out[17]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[17]     ; pipeline_register:id_ex_rs1_reg|data_out[17]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[29]     ; pipeline_register:id_ex_rs1_reg|data_out[29]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[28]     ; pipeline_register:id_ex_rs1_reg|data_out[28]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[9]      ; pipeline_register:id_ex_rs2_reg|data_out[9]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[25]     ; pipeline_register:id_ex_rs2_reg|data_out[25]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[9]    ; pipeline_register:if_id_instr_reg|data_out[9]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[22]   ; pipeline_register:if_id_instr_reg|data_out[22]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[8]      ; pipeline_register:id_ex_rs2_reg|data_out[8]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[24]     ; pipeline_register:id_ex_rs2_reg|data_out[24]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[8]      ; pipeline_register:id_ex_rs1_reg|data_out[8]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[2]      ; pipeline_register:id_ex_rs1_reg|data_out[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[3]      ; pipeline_register:id_ex_rs1_reg|data_out[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[13]     ; pipeline_register:id_ex_rs2_reg|data_out[13]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[29]     ; pipeline_register:id_ex_rs2_reg|data_out[29]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[5]      ; pipeline_register:id_ex_rs1_reg|data_out[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[12]     ; pipeline_register:id_ex_rs2_reg|data_out[12]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[4]      ; pipeline_register:id_ex_rs1_reg|data_out[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[1]      ; pipeline_register:id_ex_rs1_reg|data_out[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[28]   ; pipeline_register:if_id_instr_reg|data_out[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[27]   ; pipeline_register:if_id_instr_reg|data_out[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[24]     ; pipeline_register:id_ex_rs1_reg|data_out[24]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[10]     ; pipeline_register:id_ex_rs2_reg|data_out[10]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[26]     ; pipeline_register:id_ex_rs2_reg|data_out[26]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[26]   ; pipeline_register:if_id_instr_reg|data_out[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[10]     ; pipeline_register:id_ex_rs1_reg|data_out[10]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[23]     ; pipeline_register:id_ex_rs1_reg|data_out[23]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[22]     ; pipeline_register:id_ex_rs1_reg|data_out[22]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[23]   ; pipeline_register:if_id_instr_reg|data_out[23]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[12]     ; pipeline_register:id_ex_rs1_reg|data_out[12]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[20]   ; pipeline_register:if_id_instr_reg|data_out[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[29]   ; pipeline_register:if_id_instr_reg|data_out[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[21]   ; pipeline_register:if_id_instr_reg|data_out[21]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[17]   ; pipeline_register:if_id_instr_reg|data_out[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[16]   ; pipeline_register:if_id_instr_reg|data_out[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[15]   ; pipeline_register:if_id_instr_reg|data_out[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[0]      ; pipeline_register:id_ex_rs1_reg|data_out[0]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[25]     ; pipeline_register:id_ex_rs1_reg|data_out[25]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[10]   ; pipeline_register:if_id_instr_reg|data_out[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[19]     ; pipeline_register:id_ex_rs1_reg|data_out[19]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[19]     ; pipeline_register:id_ex_rs2_reg|data_out[19]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[19]   ; pipeline_register:if_id_instr_reg|data_out[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[27]     ; pipeline_register:id_ex_rs1_reg|data_out[27]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[27]     ; pipeline_register:id_ex_rs2_reg|data_out[27]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[11]     ; pipeline_register:id_ex_rs1_reg|data_out[11]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[26]     ; pipeline_register:id_ex_rs1_reg|data_out[26]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[30]     ; pipeline_register:id_ex_rs1_reg|data_out[30]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[23]     ; pipeline_register:id_ex_rs2_reg|data_out[23]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[16]     ; pipeline_register:id_ex_rs2_reg|data_out[16]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[1]      ; pipeline_register:id_ex_rs2_reg|data_out[1]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[7]    ; pipeline_register:if_id_instr_reg|data_out[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[31]   ; pipeline_register:if_id_instr_reg|data_out[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[18]     ; pipeline_register:id_ex_rs1_reg|data_out[18]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[28]     ; pipeline_register:id_ex_rs2_reg|data_out[28]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[15]     ; pipeline_register:id_ex_rs1_reg|data_out[15]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[20]     ; pipeline_register:id_ex_rs2_reg|data_out[20]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[6]      ; pipeline_register:id_ex_rs1_reg|data_out[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[25]   ; pipeline_register:if_id_instr_reg|data_out[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[18]   ; pipeline_register:if_id_instr_reg|data_out[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[9]      ; pipeline_register:id_ex_rs1_reg|data_out[9]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[4]      ; pipeline_register:id_ex_rs2_reg|data_out[4]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lsu:LS|o_ld_data[7]                              ; lsu:LS|o_ld_data[7]                              ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[7]      ; pipeline_register:id_ex_rs1_reg|data_out[7]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[16]     ; pipeline_register:id_ex_rs1_reg|data_out[16]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[8]    ; pipeline_register:if_id_instr_reg|data_out[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[0]      ; pipeline_register:id_ex_rs2_reg|data_out[0]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[24]   ; pipeline_register:if_id_instr_reg|data_out[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[5]      ; pipeline_register:id_ex_rs2_reg|data_out[5]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[31]     ; pipeline_register:id_ex_rs1_reg|data_out[31]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[11]     ; pipeline_register:id_ex_rs2_reg|data_out[11]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[6]      ; pipeline_register:id_ex_rs2_reg|data_out[6]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[3]      ; pipeline_register:id_ex_rs2_reg|data_out[3]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[2]      ; pipeline_register:id_ex_rs2_reg|data_out[2]      ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs1_reg|data_out[13]     ; pipeline_register:id_ex_rs1_reg|data_out[13]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[11]   ; pipeline_register:if_id_instr_reg|data_out[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:id_ex_rs2_reg|data_out[22]     ; pipeline_register:id_ex_rs2_reg|data_out[22]     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pipeline_register:if_id_instr_reg|data_out[4]    ; pipeline_register:if_id_instr_reg|data_out[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; pipeline_register:if_id_pc_reg|data_out[5]       ; pipeline_register:id_ex_pc_reg|data_out[5]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; pipeline_register:ex_mem_mispred_reg|data_out[0] ; pipeline_register:mem_wb_mispred_reg|data_out[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.387      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk'                                                                                                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; i_clk ; Rise       ; lsu:LS|bram:bramm|altsyncram:d_mem_rtl_0|altsyncram_r1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; i_io_sw[*]   ; i_clk      ; 5.122 ; 5.122 ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; 1.361 ; 1.361 ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; 1.860 ; 1.860 ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; 1.441 ; 1.441 ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; 1.458 ; 1.458 ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 1.088 ; 1.088 ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 1.236 ; 1.236 ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; 1.661 ; 1.661 ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 2.585 ; 2.585 ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; 2.035 ; 2.035 ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 1.813 ; 1.813 ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; 2.004 ; 2.004 ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 1.521 ; 1.521 ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 1.542 ; 1.542 ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; 3.881 ; 3.881 ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; 5.122 ; 5.122 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; 4.611 ; 4.611 ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; 3.501 ; 3.501 ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; 3.661 ; 3.661 ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; 3.614 ; 3.614 ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; 3.755 ; 3.755 ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; 3.118 ; 3.118 ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; 3.248 ; 3.248 ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; 4.024 ; 4.024 ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; 5.093 ; 5.093 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; 4.296 ; 4.296 ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; 3.930 ; 3.930 ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; 4.341 ; 4.341 ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; 3.984 ; 3.984 ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; 4.423 ; 4.423 ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; 3.940 ; 3.940 ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; 5.094 ; 5.094 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; 4.786 ; 4.786 ; Rise       ; i_clk           ;
; i_reset      ; i_clk      ; 4.896 ; 4.896 ; Rise       ; i_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_sw[*]   ; i_clk      ; -0.587 ; -0.587 ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; -1.241 ; -1.241 ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; -1.740 ; -1.740 ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; -1.321 ; -1.321 ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; -1.338 ; -1.338 ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; -0.968 ; -0.968 ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; -1.116 ; -1.116 ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; -1.541 ; -1.541 ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; -1.028 ; -1.028 ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; -1.363 ; -1.363 ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; -1.034 ; -1.034 ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; -1.424 ; -1.424 ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; -0.587 ; -0.587 ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; -1.143 ; -1.143 ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; -3.184 ; -3.184 ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; -3.931 ; -3.931 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; -3.078 ; -3.078 ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; -2.461 ; -2.461 ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; -2.574 ; -2.574 ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; -2.687 ; -2.687 ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; -2.292 ; -2.292 ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; -2.350 ; -2.350 ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; -2.544 ; -2.544 ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; -2.733 ; -2.733 ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; -2.519 ; -2.519 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; -2.592 ; -2.592 ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; -2.724 ; -2.724 ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; -2.468 ; -2.468 ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; -2.492 ; -2.492 ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; -2.641 ; -2.641 ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; -2.478 ; -2.478 ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; -2.410 ; -2.410 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; -2.489 ; -2.489 ; Rise       ; i_clk           ;
; i_reset      ; i_clk      ; -2.589 ; -2.589 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_ctrl          ; i_clk      ; 3.938 ; 3.938 ; Rise       ; i_clk           ;
; o_insn_vld      ; i_clk      ; 3.972 ; 3.972 ; Rise       ; i_clk           ;
; o_io_hex0[*]    ; i_clk      ; 4.334 ; 4.334 ; Rise       ; i_clk           ;
;  o_io_hex0[0]   ; i_clk      ; 4.334 ; 4.334 ; Rise       ; i_clk           ;
;  o_io_hex0[1]   ; i_clk      ; 4.175 ; 4.175 ; Rise       ; i_clk           ;
;  o_io_hex0[2]   ; i_clk      ; 4.066 ; 4.066 ; Rise       ; i_clk           ;
;  o_io_hex0[3]   ; i_clk      ; 4.221 ; 4.221 ; Rise       ; i_clk           ;
;  o_io_hex0[4]   ; i_clk      ; 4.255 ; 4.255 ; Rise       ; i_clk           ;
;  o_io_hex0[5]   ; i_clk      ; 4.215 ; 4.215 ; Rise       ; i_clk           ;
;  o_io_hex0[6]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
; o_io_hex1[*]    ; i_clk      ; 5.243 ; 5.243 ; Rise       ; i_clk           ;
;  o_io_hex1[0]   ; i_clk      ; 4.717 ; 4.717 ; Rise       ; i_clk           ;
;  o_io_hex1[1]   ; i_clk      ; 5.243 ; 5.243 ; Rise       ; i_clk           ;
;  o_io_hex1[2]   ; i_clk      ; 5.132 ; 5.132 ; Rise       ; i_clk           ;
;  o_io_hex1[3]   ; i_clk      ; 4.554 ; 4.554 ; Rise       ; i_clk           ;
;  o_io_hex1[4]   ; i_clk      ; 5.111 ; 5.111 ; Rise       ; i_clk           ;
;  o_io_hex1[5]   ; i_clk      ; 4.457 ; 4.457 ; Rise       ; i_clk           ;
;  o_io_hex1[6]   ; i_clk      ; 5.044 ; 5.044 ; Rise       ; i_clk           ;
; o_io_hex2[*]    ; i_clk      ; 5.087 ; 5.087 ; Rise       ; i_clk           ;
;  o_io_hex2[0]   ; i_clk      ; 5.087 ; 5.087 ; Rise       ; i_clk           ;
;  o_io_hex2[1]   ; i_clk      ; 4.691 ; 4.691 ; Rise       ; i_clk           ;
;  o_io_hex2[2]   ; i_clk      ; 4.478 ; 4.478 ; Rise       ; i_clk           ;
;  o_io_hex2[3]   ; i_clk      ; 4.796 ; 4.796 ; Rise       ; i_clk           ;
;  o_io_hex2[4]   ; i_clk      ; 4.680 ; 4.680 ; Rise       ; i_clk           ;
;  o_io_hex2[5]   ; i_clk      ; 4.700 ; 4.700 ; Rise       ; i_clk           ;
;  o_io_hex2[6]   ; i_clk      ; 4.735 ; 4.735 ; Rise       ; i_clk           ;
; o_io_hex3[*]    ; i_clk      ; 5.297 ; 5.297 ; Rise       ; i_clk           ;
;  o_io_hex3[0]   ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_io_hex3[1]   ; i_clk      ; 4.923 ; 4.923 ; Rise       ; i_clk           ;
;  o_io_hex3[2]   ; i_clk      ; 4.712 ; 4.712 ; Rise       ; i_clk           ;
;  o_io_hex3[3]   ; i_clk      ; 4.659 ; 4.659 ; Rise       ; i_clk           ;
;  o_io_hex3[4]   ; i_clk      ; 5.297 ; 5.297 ; Rise       ; i_clk           ;
;  o_io_hex3[5]   ; i_clk      ; 4.908 ; 4.908 ; Rise       ; i_clk           ;
;  o_io_hex3[6]   ; i_clk      ; 4.778 ; 4.778 ; Rise       ; i_clk           ;
; o_io_hex4[*]    ; i_clk      ; 4.315 ; 4.315 ; Rise       ; i_clk           ;
;  o_io_hex4[0]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
;  o_io_hex4[1]   ; i_clk      ; 4.072 ; 4.072 ; Rise       ; i_clk           ;
;  o_io_hex4[2]   ; i_clk      ; 4.167 ; 4.167 ; Rise       ; i_clk           ;
;  o_io_hex4[3]   ; i_clk      ; 4.103 ; 4.103 ; Rise       ; i_clk           ;
;  o_io_hex4[4]   ; i_clk      ; 4.026 ; 4.026 ; Rise       ; i_clk           ;
;  o_io_hex4[5]   ; i_clk      ; 4.315 ; 4.315 ; Rise       ; i_clk           ;
;  o_io_hex4[6]   ; i_clk      ; 4.039 ; 4.039 ; Rise       ; i_clk           ;
; o_io_hex5[*]    ; i_clk      ; 4.134 ; 4.134 ; Rise       ; i_clk           ;
;  o_io_hex5[0]   ; i_clk      ; 4.027 ; 4.027 ; Rise       ; i_clk           ;
;  o_io_hex5[1]   ; i_clk      ; 3.971 ; 3.971 ; Rise       ; i_clk           ;
;  o_io_hex5[2]   ; i_clk      ; 4.092 ; 4.092 ; Rise       ; i_clk           ;
;  o_io_hex5[3]   ; i_clk      ; 4.134 ; 4.134 ; Rise       ; i_clk           ;
;  o_io_hex5[4]   ; i_clk      ; 4.013 ; 4.013 ; Rise       ; i_clk           ;
;  o_io_hex5[5]   ; i_clk      ; 4.110 ; 4.110 ; Rise       ; i_clk           ;
;  o_io_hex5[6]   ; i_clk      ; 3.944 ; 3.944 ; Rise       ; i_clk           ;
; o_io_hex6[*]    ; i_clk      ; 4.261 ; 4.261 ; Rise       ; i_clk           ;
;  o_io_hex6[0]   ; i_clk      ; 4.140 ; 4.140 ; Rise       ; i_clk           ;
;  o_io_hex6[1]   ; i_clk      ; 4.183 ; 4.183 ; Rise       ; i_clk           ;
;  o_io_hex6[2]   ; i_clk      ; 4.145 ; 4.145 ; Rise       ; i_clk           ;
;  o_io_hex6[3]   ; i_clk      ; 4.068 ; 4.068 ; Rise       ; i_clk           ;
;  o_io_hex6[4]   ; i_clk      ; 4.146 ; 4.146 ; Rise       ; i_clk           ;
;  o_io_hex6[5]   ; i_clk      ; 4.261 ; 4.261 ; Rise       ; i_clk           ;
;  o_io_hex6[6]   ; i_clk      ; 4.105 ; 4.105 ; Rise       ; i_clk           ;
; o_io_hex7[*]    ; i_clk      ; 4.162 ; 4.162 ; Rise       ; i_clk           ;
;  o_io_hex7[0]   ; i_clk      ; 4.128 ; 4.128 ; Rise       ; i_clk           ;
;  o_io_hex7[1]   ; i_clk      ; 4.162 ; 4.162 ; Rise       ; i_clk           ;
;  o_io_hex7[2]   ; i_clk      ; 4.015 ; 4.015 ; Rise       ; i_clk           ;
;  o_io_hex7[3]   ; i_clk      ; 4.134 ; 4.134 ; Rise       ; i_clk           ;
;  o_io_hex7[4]   ; i_clk      ; 4.087 ; 4.087 ; Rise       ; i_clk           ;
;  o_io_hex7[5]   ; i_clk      ; 4.157 ; 4.157 ; Rise       ; i_clk           ;
;  o_io_hex7[6]   ; i_clk      ; 4.150 ; 4.150 ; Rise       ; i_clk           ;
; o_io_lcd[*]     ; i_clk      ; 4.663 ; 4.663 ; Rise       ; i_clk           ;
;  o_io_lcd[0]    ; i_clk      ; 4.133 ; 4.133 ; Rise       ; i_clk           ;
;  o_io_lcd[1]    ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
;  o_io_lcd[2]    ; i_clk      ; 4.204 ; 4.204 ; Rise       ; i_clk           ;
;  o_io_lcd[3]    ; i_clk      ; 3.968 ; 3.968 ; Rise       ; i_clk           ;
;  o_io_lcd[4]    ; i_clk      ; 4.035 ; 4.035 ; Rise       ; i_clk           ;
;  o_io_lcd[5]    ; i_clk      ; 4.162 ; 4.162 ; Rise       ; i_clk           ;
;  o_io_lcd[6]    ; i_clk      ; 4.663 ; 4.663 ; Rise       ; i_clk           ;
;  o_io_lcd[7]    ; i_clk      ; 4.426 ; 4.426 ; Rise       ; i_clk           ;
;  o_io_lcd[8]    ; i_clk      ; 4.422 ; 4.422 ; Rise       ; i_clk           ;
;  o_io_lcd[9]    ; i_clk      ; 4.267 ; 4.267 ; Rise       ; i_clk           ;
;  o_io_lcd[10]   ; i_clk      ; 4.389 ; 4.389 ; Rise       ; i_clk           ;
;  o_io_lcd[11]   ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_io_lcd[12]   ; i_clk      ; 4.489 ; 4.489 ; Rise       ; i_clk           ;
;  o_io_lcd[13]   ; i_clk      ; 4.379 ; 4.379 ; Rise       ; i_clk           ;
;  o_io_lcd[14]   ; i_clk      ; 4.298 ; 4.298 ; Rise       ; i_clk           ;
;  o_io_lcd[15]   ; i_clk      ; 4.382 ; 4.382 ; Rise       ; i_clk           ;
;  o_io_lcd[16]   ; i_clk      ; 4.418 ; 4.418 ; Rise       ; i_clk           ;
;  o_io_lcd[17]   ; i_clk      ; 4.421 ; 4.421 ; Rise       ; i_clk           ;
;  o_io_lcd[18]   ; i_clk      ; 4.398 ; 4.398 ; Rise       ; i_clk           ;
;  o_io_lcd[19]   ; i_clk      ; 4.288 ; 4.288 ; Rise       ; i_clk           ;
;  o_io_lcd[20]   ; i_clk      ; 4.308 ; 4.308 ; Rise       ; i_clk           ;
;  o_io_lcd[21]   ; i_clk      ; 4.148 ; 4.148 ; Rise       ; i_clk           ;
;  o_io_lcd[22]   ; i_clk      ; 4.219 ; 4.219 ; Rise       ; i_clk           ;
;  o_io_lcd[23]   ; i_clk      ; 4.381 ; 4.381 ; Rise       ; i_clk           ;
;  o_io_lcd[24]   ; i_clk      ; 4.072 ; 4.072 ; Rise       ; i_clk           ;
;  o_io_lcd[25]   ; i_clk      ; 4.087 ; 4.087 ; Rise       ; i_clk           ;
;  o_io_lcd[26]   ; i_clk      ; 4.197 ; 4.197 ; Rise       ; i_clk           ;
;  o_io_lcd[27]   ; i_clk      ; 4.270 ; 4.270 ; Rise       ; i_clk           ;
;  o_io_lcd[28]   ; i_clk      ; 4.079 ; 4.079 ; Rise       ; i_clk           ;
;  o_io_lcd[29]   ; i_clk      ; 4.065 ; 4.065 ; Rise       ; i_clk           ;
;  o_io_lcd[30]   ; i_clk      ; 4.338 ; 4.338 ; Rise       ; i_clk           ;
;  o_io_lcd[31]   ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
; o_io_ledg[*]    ; i_clk      ; 5.631 ; 5.631 ; Rise       ; i_clk           ;
;  o_io_ledg[0]   ; i_clk      ; 4.825 ; 4.825 ; Rise       ; i_clk           ;
;  o_io_ledg[1]   ; i_clk      ; 4.716 ; 4.716 ; Rise       ; i_clk           ;
;  o_io_ledg[2]   ; i_clk      ; 5.058 ; 5.058 ; Rise       ; i_clk           ;
;  o_io_ledg[3]   ; i_clk      ; 5.631 ; 5.631 ; Rise       ; i_clk           ;
;  o_io_ledg[4]   ; i_clk      ; 4.633 ; 4.633 ; Rise       ; i_clk           ;
;  o_io_ledg[5]   ; i_clk      ; 4.551 ; 4.551 ; Rise       ; i_clk           ;
;  o_io_ledg[6]   ; i_clk      ; 5.082 ; 5.082 ; Rise       ; i_clk           ;
;  o_io_ledg[7]   ; i_clk      ; 4.784 ; 4.784 ; Rise       ; i_clk           ;
;  o_io_ledg[8]   ; i_clk      ; 4.370 ; 4.370 ; Rise       ; i_clk           ;
;  o_io_ledg[9]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
;  o_io_ledg[10]  ; i_clk      ; 4.144 ; 4.144 ; Rise       ; i_clk           ;
;  o_io_ledg[11]  ; i_clk      ; 3.970 ; 3.970 ; Rise       ; i_clk           ;
;  o_io_ledg[12]  ; i_clk      ; 4.323 ; 4.323 ; Rise       ; i_clk           ;
;  o_io_ledg[13]  ; i_clk      ; 4.104 ; 4.104 ; Rise       ; i_clk           ;
;  o_io_ledg[14]  ; i_clk      ; 4.251 ; 4.251 ; Rise       ; i_clk           ;
;  o_io_ledg[15]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_io_ledg[16]  ; i_clk      ; 4.474 ; 4.474 ; Rise       ; i_clk           ;
;  o_io_ledg[17]  ; i_clk      ; 3.918 ; 3.918 ; Rise       ; i_clk           ;
;  o_io_ledg[18]  ; i_clk      ; 4.238 ; 4.238 ; Rise       ; i_clk           ;
;  o_io_ledg[19]  ; i_clk      ; 4.248 ; 4.248 ; Rise       ; i_clk           ;
;  o_io_ledg[20]  ; i_clk      ; 4.555 ; 4.555 ; Rise       ; i_clk           ;
;  o_io_ledg[21]  ; i_clk      ; 4.252 ; 4.252 ; Rise       ; i_clk           ;
;  o_io_ledg[22]  ; i_clk      ; 4.258 ; 4.258 ; Rise       ; i_clk           ;
;  o_io_ledg[23]  ; i_clk      ; 4.366 ; 4.366 ; Rise       ; i_clk           ;
;  o_io_ledg[24]  ; i_clk      ; 4.396 ; 4.396 ; Rise       ; i_clk           ;
;  o_io_ledg[25]  ; i_clk      ; 4.111 ; 4.111 ; Rise       ; i_clk           ;
;  o_io_ledg[26]  ; i_clk      ; 4.236 ; 4.236 ; Rise       ; i_clk           ;
;  o_io_ledg[27]  ; i_clk      ; 4.426 ; 4.426 ; Rise       ; i_clk           ;
;  o_io_ledg[28]  ; i_clk      ; 4.191 ; 4.191 ; Rise       ; i_clk           ;
;  o_io_ledg[29]  ; i_clk      ; 4.288 ; 4.288 ; Rise       ; i_clk           ;
;  o_io_ledg[30]  ; i_clk      ; 4.742 ; 4.742 ; Rise       ; i_clk           ;
;  o_io_ledg[31]  ; i_clk      ; 4.586 ; 4.586 ; Rise       ; i_clk           ;
; o_io_ledr[*]    ; i_clk      ; 5.335 ; 5.335 ; Rise       ; i_clk           ;
;  o_io_ledr[0]   ; i_clk      ; 4.929 ; 4.929 ; Rise       ; i_clk           ;
;  o_io_ledr[1]   ; i_clk      ; 4.984 ; 4.984 ; Rise       ; i_clk           ;
;  o_io_ledr[2]   ; i_clk      ; 5.139 ; 5.139 ; Rise       ; i_clk           ;
;  o_io_ledr[3]   ; i_clk      ; 5.335 ; 5.335 ; Rise       ; i_clk           ;
;  o_io_ledr[4]   ; i_clk      ; 4.654 ; 4.654 ; Rise       ; i_clk           ;
;  o_io_ledr[5]   ; i_clk      ; 4.719 ; 4.719 ; Rise       ; i_clk           ;
;  o_io_ledr[6]   ; i_clk      ; 5.055 ; 5.055 ; Rise       ; i_clk           ;
;  o_io_ledr[7]   ; i_clk      ; 5.285 ; 5.285 ; Rise       ; i_clk           ;
;  o_io_ledr[8]   ; i_clk      ; 4.520 ; 4.520 ; Rise       ; i_clk           ;
;  o_io_ledr[9]   ; i_clk      ; 4.428 ; 4.428 ; Rise       ; i_clk           ;
;  o_io_ledr[10]  ; i_clk      ; 4.770 ; 4.770 ; Rise       ; i_clk           ;
;  o_io_ledr[11]  ; i_clk      ; 4.176 ; 4.176 ; Rise       ; i_clk           ;
;  o_io_ledr[12]  ; i_clk      ; 5.123 ; 5.123 ; Rise       ; i_clk           ;
;  o_io_ledr[13]  ; i_clk      ; 4.558 ; 4.558 ; Rise       ; i_clk           ;
;  o_io_ledr[14]  ; i_clk      ; 4.448 ; 4.448 ; Rise       ; i_clk           ;
;  o_io_ledr[15]  ; i_clk      ; 4.450 ; 4.450 ; Rise       ; i_clk           ;
;  o_io_ledr[16]  ; i_clk      ; 4.355 ; 4.355 ; Rise       ; i_clk           ;
;  o_io_ledr[17]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_io_ledr[18]  ; i_clk      ; 3.978 ; 3.978 ; Rise       ; i_clk           ;
;  o_io_ledr[19]  ; i_clk      ; 4.497 ; 4.497 ; Rise       ; i_clk           ;
;  o_io_ledr[20]  ; i_clk      ; 4.884 ; 4.884 ; Rise       ; i_clk           ;
;  o_io_ledr[21]  ; i_clk      ; 4.131 ; 4.131 ; Rise       ; i_clk           ;
;  o_io_ledr[22]  ; i_clk      ; 4.414 ; 4.414 ; Rise       ; i_clk           ;
;  o_io_ledr[23]  ; i_clk      ; 4.406 ; 4.406 ; Rise       ; i_clk           ;
;  o_io_ledr[24]  ; i_clk      ; 4.326 ; 4.326 ; Rise       ; i_clk           ;
;  o_io_ledr[25]  ; i_clk      ; 4.408 ; 4.408 ; Rise       ; i_clk           ;
;  o_io_ledr[26]  ; i_clk      ; 4.314 ; 4.314 ; Rise       ; i_clk           ;
;  o_io_ledr[27]  ; i_clk      ; 4.320 ; 4.320 ; Rise       ; i_clk           ;
;  o_io_ledr[28]  ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
;  o_io_ledr[29]  ; i_clk      ; 4.133 ; 4.133 ; Rise       ; i_clk           ;
;  o_io_ledr[30]  ; i_clk      ; 4.409 ; 4.409 ; Rise       ; i_clk           ;
;  o_io_ledr[31]  ; i_clk      ; 4.448 ; 4.448 ; Rise       ; i_clk           ;
; o_mispred       ; i_clk      ; 4.041 ; 4.041 ; Rise       ; i_clk           ;
; o_pc_debug[*]   ; i_clk      ; 4.726 ; 4.726 ; Rise       ; i_clk           ;
;  o_pc_debug[0]  ; i_clk      ; 4.225 ; 4.225 ; Rise       ; i_clk           ;
;  o_pc_debug[1]  ; i_clk      ; 4.521 ; 4.521 ; Rise       ; i_clk           ;
;  o_pc_debug[2]  ; i_clk      ; 4.444 ; 4.444 ; Rise       ; i_clk           ;
;  o_pc_debug[3]  ; i_clk      ; 4.184 ; 4.184 ; Rise       ; i_clk           ;
;  o_pc_debug[4]  ; i_clk      ; 4.595 ; 4.595 ; Rise       ; i_clk           ;
;  o_pc_debug[5]  ; i_clk      ; 4.118 ; 4.118 ; Rise       ; i_clk           ;
;  o_pc_debug[6]  ; i_clk      ; 4.405 ; 4.405 ; Rise       ; i_clk           ;
;  o_pc_debug[7]  ; i_clk      ; 4.464 ; 4.464 ; Rise       ; i_clk           ;
;  o_pc_debug[8]  ; i_clk      ; 4.173 ; 4.173 ; Rise       ; i_clk           ;
;  o_pc_debug[9]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_pc_debug[10] ; i_clk      ; 3.974 ; 3.974 ; Rise       ; i_clk           ;
;  o_pc_debug[11] ; i_clk      ; 4.726 ; 4.726 ; Rise       ; i_clk           ;
;  o_pc_debug[12] ; i_clk      ; 4.101 ; 4.101 ; Rise       ; i_clk           ;
;  o_pc_debug[13] ; i_clk      ; 3.988 ; 3.988 ; Rise       ; i_clk           ;
;  o_pc_debug[14] ; i_clk      ; 4.371 ; 4.371 ; Rise       ; i_clk           ;
;  o_pc_debug[15] ; i_clk      ; 4.441 ; 4.441 ; Rise       ; i_clk           ;
;  o_pc_debug[16] ; i_clk      ; 4.062 ; 4.062 ; Rise       ; i_clk           ;
;  o_pc_debug[17] ; i_clk      ; 4.105 ; 4.105 ; Rise       ; i_clk           ;
;  o_pc_debug[18] ; i_clk      ; 4.510 ; 4.510 ; Rise       ; i_clk           ;
;  o_pc_debug[19] ; i_clk      ; 4.274 ; 4.274 ; Rise       ; i_clk           ;
;  o_pc_debug[20] ; i_clk      ; 4.089 ; 4.089 ; Rise       ; i_clk           ;
;  o_pc_debug[21] ; i_clk      ; 4.019 ; 4.019 ; Rise       ; i_clk           ;
;  o_pc_debug[22] ; i_clk      ; 4.460 ; 4.460 ; Rise       ; i_clk           ;
;  o_pc_debug[23] ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_pc_debug[24] ; i_clk      ; 4.156 ; 4.156 ; Rise       ; i_clk           ;
;  o_pc_debug[25] ; i_clk      ; 4.369 ; 4.369 ; Rise       ; i_clk           ;
;  o_pc_debug[26] ; i_clk      ; 4.289 ; 4.289 ; Rise       ; i_clk           ;
;  o_pc_debug[27] ; i_clk      ; 4.292 ; 4.292 ; Rise       ; i_clk           ;
;  o_pc_debug[28] ; i_clk      ; 4.310 ; 4.310 ; Rise       ; i_clk           ;
;  o_pc_debug[29] ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_pc_debug[30] ; i_clk      ; 4.697 ; 4.697 ; Rise       ; i_clk           ;
;  o_pc_debug[31] ; i_clk      ; 4.067 ; 4.067 ; Rise       ; i_clk           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_ctrl          ; i_clk      ; 3.938 ; 3.938 ; Rise       ; i_clk           ;
; o_insn_vld      ; i_clk      ; 3.972 ; 3.972 ; Rise       ; i_clk           ;
; o_io_hex0[*]    ; i_clk      ; 4.066 ; 4.066 ; Rise       ; i_clk           ;
;  o_io_hex0[0]   ; i_clk      ; 4.334 ; 4.334 ; Rise       ; i_clk           ;
;  o_io_hex0[1]   ; i_clk      ; 4.175 ; 4.175 ; Rise       ; i_clk           ;
;  o_io_hex0[2]   ; i_clk      ; 4.066 ; 4.066 ; Rise       ; i_clk           ;
;  o_io_hex0[3]   ; i_clk      ; 4.221 ; 4.221 ; Rise       ; i_clk           ;
;  o_io_hex0[4]   ; i_clk      ; 4.255 ; 4.255 ; Rise       ; i_clk           ;
;  o_io_hex0[5]   ; i_clk      ; 4.215 ; 4.215 ; Rise       ; i_clk           ;
;  o_io_hex0[6]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
; o_io_hex1[*]    ; i_clk      ; 4.457 ; 4.457 ; Rise       ; i_clk           ;
;  o_io_hex1[0]   ; i_clk      ; 4.717 ; 4.717 ; Rise       ; i_clk           ;
;  o_io_hex1[1]   ; i_clk      ; 5.243 ; 5.243 ; Rise       ; i_clk           ;
;  o_io_hex1[2]   ; i_clk      ; 5.132 ; 5.132 ; Rise       ; i_clk           ;
;  o_io_hex1[3]   ; i_clk      ; 4.554 ; 4.554 ; Rise       ; i_clk           ;
;  o_io_hex1[4]   ; i_clk      ; 5.111 ; 5.111 ; Rise       ; i_clk           ;
;  o_io_hex1[5]   ; i_clk      ; 4.457 ; 4.457 ; Rise       ; i_clk           ;
;  o_io_hex1[6]   ; i_clk      ; 5.044 ; 5.044 ; Rise       ; i_clk           ;
; o_io_hex2[*]    ; i_clk      ; 4.478 ; 4.478 ; Rise       ; i_clk           ;
;  o_io_hex2[0]   ; i_clk      ; 5.087 ; 5.087 ; Rise       ; i_clk           ;
;  o_io_hex2[1]   ; i_clk      ; 4.691 ; 4.691 ; Rise       ; i_clk           ;
;  o_io_hex2[2]   ; i_clk      ; 4.478 ; 4.478 ; Rise       ; i_clk           ;
;  o_io_hex2[3]   ; i_clk      ; 4.796 ; 4.796 ; Rise       ; i_clk           ;
;  o_io_hex2[4]   ; i_clk      ; 4.680 ; 4.680 ; Rise       ; i_clk           ;
;  o_io_hex2[5]   ; i_clk      ; 4.700 ; 4.700 ; Rise       ; i_clk           ;
;  o_io_hex2[6]   ; i_clk      ; 4.735 ; 4.735 ; Rise       ; i_clk           ;
; o_io_hex3[*]    ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_io_hex3[0]   ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_io_hex3[1]   ; i_clk      ; 4.923 ; 4.923 ; Rise       ; i_clk           ;
;  o_io_hex3[2]   ; i_clk      ; 4.712 ; 4.712 ; Rise       ; i_clk           ;
;  o_io_hex3[3]   ; i_clk      ; 4.659 ; 4.659 ; Rise       ; i_clk           ;
;  o_io_hex3[4]   ; i_clk      ; 5.297 ; 5.297 ; Rise       ; i_clk           ;
;  o_io_hex3[5]   ; i_clk      ; 4.908 ; 4.908 ; Rise       ; i_clk           ;
;  o_io_hex3[6]   ; i_clk      ; 4.778 ; 4.778 ; Rise       ; i_clk           ;
; o_io_hex4[*]    ; i_clk      ; 4.026 ; 4.026 ; Rise       ; i_clk           ;
;  o_io_hex4[0]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
;  o_io_hex4[1]   ; i_clk      ; 4.072 ; 4.072 ; Rise       ; i_clk           ;
;  o_io_hex4[2]   ; i_clk      ; 4.167 ; 4.167 ; Rise       ; i_clk           ;
;  o_io_hex4[3]   ; i_clk      ; 4.103 ; 4.103 ; Rise       ; i_clk           ;
;  o_io_hex4[4]   ; i_clk      ; 4.026 ; 4.026 ; Rise       ; i_clk           ;
;  o_io_hex4[5]   ; i_clk      ; 4.315 ; 4.315 ; Rise       ; i_clk           ;
;  o_io_hex4[6]   ; i_clk      ; 4.039 ; 4.039 ; Rise       ; i_clk           ;
; o_io_hex5[*]    ; i_clk      ; 3.944 ; 3.944 ; Rise       ; i_clk           ;
;  o_io_hex5[0]   ; i_clk      ; 4.027 ; 4.027 ; Rise       ; i_clk           ;
;  o_io_hex5[1]   ; i_clk      ; 3.971 ; 3.971 ; Rise       ; i_clk           ;
;  o_io_hex5[2]   ; i_clk      ; 4.092 ; 4.092 ; Rise       ; i_clk           ;
;  o_io_hex5[3]   ; i_clk      ; 4.134 ; 4.134 ; Rise       ; i_clk           ;
;  o_io_hex5[4]   ; i_clk      ; 4.013 ; 4.013 ; Rise       ; i_clk           ;
;  o_io_hex5[5]   ; i_clk      ; 4.110 ; 4.110 ; Rise       ; i_clk           ;
;  o_io_hex5[6]   ; i_clk      ; 3.944 ; 3.944 ; Rise       ; i_clk           ;
; o_io_hex6[*]    ; i_clk      ; 4.068 ; 4.068 ; Rise       ; i_clk           ;
;  o_io_hex6[0]   ; i_clk      ; 4.140 ; 4.140 ; Rise       ; i_clk           ;
;  o_io_hex6[1]   ; i_clk      ; 4.183 ; 4.183 ; Rise       ; i_clk           ;
;  o_io_hex6[2]   ; i_clk      ; 4.145 ; 4.145 ; Rise       ; i_clk           ;
;  o_io_hex6[3]   ; i_clk      ; 4.068 ; 4.068 ; Rise       ; i_clk           ;
;  o_io_hex6[4]   ; i_clk      ; 4.146 ; 4.146 ; Rise       ; i_clk           ;
;  o_io_hex6[5]   ; i_clk      ; 4.261 ; 4.261 ; Rise       ; i_clk           ;
;  o_io_hex6[6]   ; i_clk      ; 4.105 ; 4.105 ; Rise       ; i_clk           ;
; o_io_hex7[*]    ; i_clk      ; 4.015 ; 4.015 ; Rise       ; i_clk           ;
;  o_io_hex7[0]   ; i_clk      ; 4.128 ; 4.128 ; Rise       ; i_clk           ;
;  o_io_hex7[1]   ; i_clk      ; 4.162 ; 4.162 ; Rise       ; i_clk           ;
;  o_io_hex7[2]   ; i_clk      ; 4.015 ; 4.015 ; Rise       ; i_clk           ;
;  o_io_hex7[3]   ; i_clk      ; 4.134 ; 4.134 ; Rise       ; i_clk           ;
;  o_io_hex7[4]   ; i_clk      ; 4.087 ; 4.087 ; Rise       ; i_clk           ;
;  o_io_hex7[5]   ; i_clk      ; 4.157 ; 4.157 ; Rise       ; i_clk           ;
;  o_io_hex7[6]   ; i_clk      ; 4.150 ; 4.150 ; Rise       ; i_clk           ;
; o_io_lcd[*]     ; i_clk      ; 3.968 ; 3.968 ; Rise       ; i_clk           ;
;  o_io_lcd[0]    ; i_clk      ; 4.133 ; 4.133 ; Rise       ; i_clk           ;
;  o_io_lcd[1]    ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
;  o_io_lcd[2]    ; i_clk      ; 4.204 ; 4.204 ; Rise       ; i_clk           ;
;  o_io_lcd[3]    ; i_clk      ; 3.968 ; 3.968 ; Rise       ; i_clk           ;
;  o_io_lcd[4]    ; i_clk      ; 4.035 ; 4.035 ; Rise       ; i_clk           ;
;  o_io_lcd[5]    ; i_clk      ; 4.162 ; 4.162 ; Rise       ; i_clk           ;
;  o_io_lcd[6]    ; i_clk      ; 4.663 ; 4.663 ; Rise       ; i_clk           ;
;  o_io_lcd[7]    ; i_clk      ; 4.426 ; 4.426 ; Rise       ; i_clk           ;
;  o_io_lcd[8]    ; i_clk      ; 4.422 ; 4.422 ; Rise       ; i_clk           ;
;  o_io_lcd[9]    ; i_clk      ; 4.267 ; 4.267 ; Rise       ; i_clk           ;
;  o_io_lcd[10]   ; i_clk      ; 4.389 ; 4.389 ; Rise       ; i_clk           ;
;  o_io_lcd[11]   ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_io_lcd[12]   ; i_clk      ; 4.489 ; 4.489 ; Rise       ; i_clk           ;
;  o_io_lcd[13]   ; i_clk      ; 4.379 ; 4.379 ; Rise       ; i_clk           ;
;  o_io_lcd[14]   ; i_clk      ; 4.298 ; 4.298 ; Rise       ; i_clk           ;
;  o_io_lcd[15]   ; i_clk      ; 4.382 ; 4.382 ; Rise       ; i_clk           ;
;  o_io_lcd[16]   ; i_clk      ; 4.418 ; 4.418 ; Rise       ; i_clk           ;
;  o_io_lcd[17]   ; i_clk      ; 4.421 ; 4.421 ; Rise       ; i_clk           ;
;  o_io_lcd[18]   ; i_clk      ; 4.398 ; 4.398 ; Rise       ; i_clk           ;
;  o_io_lcd[19]   ; i_clk      ; 4.288 ; 4.288 ; Rise       ; i_clk           ;
;  o_io_lcd[20]   ; i_clk      ; 4.308 ; 4.308 ; Rise       ; i_clk           ;
;  o_io_lcd[21]   ; i_clk      ; 4.148 ; 4.148 ; Rise       ; i_clk           ;
;  o_io_lcd[22]   ; i_clk      ; 4.219 ; 4.219 ; Rise       ; i_clk           ;
;  o_io_lcd[23]   ; i_clk      ; 4.381 ; 4.381 ; Rise       ; i_clk           ;
;  o_io_lcd[24]   ; i_clk      ; 4.072 ; 4.072 ; Rise       ; i_clk           ;
;  o_io_lcd[25]   ; i_clk      ; 4.087 ; 4.087 ; Rise       ; i_clk           ;
;  o_io_lcd[26]   ; i_clk      ; 4.197 ; 4.197 ; Rise       ; i_clk           ;
;  o_io_lcd[27]   ; i_clk      ; 4.270 ; 4.270 ; Rise       ; i_clk           ;
;  o_io_lcd[28]   ; i_clk      ; 4.079 ; 4.079 ; Rise       ; i_clk           ;
;  o_io_lcd[29]   ; i_clk      ; 4.065 ; 4.065 ; Rise       ; i_clk           ;
;  o_io_lcd[30]   ; i_clk      ; 4.338 ; 4.338 ; Rise       ; i_clk           ;
;  o_io_lcd[31]   ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
; o_io_ledg[*]    ; i_clk      ; 3.918 ; 3.918 ; Rise       ; i_clk           ;
;  o_io_ledg[0]   ; i_clk      ; 4.825 ; 4.825 ; Rise       ; i_clk           ;
;  o_io_ledg[1]   ; i_clk      ; 4.716 ; 4.716 ; Rise       ; i_clk           ;
;  o_io_ledg[2]   ; i_clk      ; 5.058 ; 5.058 ; Rise       ; i_clk           ;
;  o_io_ledg[3]   ; i_clk      ; 5.631 ; 5.631 ; Rise       ; i_clk           ;
;  o_io_ledg[4]   ; i_clk      ; 4.633 ; 4.633 ; Rise       ; i_clk           ;
;  o_io_ledg[5]   ; i_clk      ; 4.551 ; 4.551 ; Rise       ; i_clk           ;
;  o_io_ledg[6]   ; i_clk      ; 5.082 ; 5.082 ; Rise       ; i_clk           ;
;  o_io_ledg[7]   ; i_clk      ; 4.784 ; 4.784 ; Rise       ; i_clk           ;
;  o_io_ledg[8]   ; i_clk      ; 4.370 ; 4.370 ; Rise       ; i_clk           ;
;  o_io_ledg[9]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
;  o_io_ledg[10]  ; i_clk      ; 4.144 ; 4.144 ; Rise       ; i_clk           ;
;  o_io_ledg[11]  ; i_clk      ; 3.970 ; 3.970 ; Rise       ; i_clk           ;
;  o_io_ledg[12]  ; i_clk      ; 4.323 ; 4.323 ; Rise       ; i_clk           ;
;  o_io_ledg[13]  ; i_clk      ; 4.104 ; 4.104 ; Rise       ; i_clk           ;
;  o_io_ledg[14]  ; i_clk      ; 4.251 ; 4.251 ; Rise       ; i_clk           ;
;  o_io_ledg[15]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_io_ledg[16]  ; i_clk      ; 4.474 ; 4.474 ; Rise       ; i_clk           ;
;  o_io_ledg[17]  ; i_clk      ; 3.918 ; 3.918 ; Rise       ; i_clk           ;
;  o_io_ledg[18]  ; i_clk      ; 4.238 ; 4.238 ; Rise       ; i_clk           ;
;  o_io_ledg[19]  ; i_clk      ; 4.248 ; 4.248 ; Rise       ; i_clk           ;
;  o_io_ledg[20]  ; i_clk      ; 4.555 ; 4.555 ; Rise       ; i_clk           ;
;  o_io_ledg[21]  ; i_clk      ; 4.252 ; 4.252 ; Rise       ; i_clk           ;
;  o_io_ledg[22]  ; i_clk      ; 4.258 ; 4.258 ; Rise       ; i_clk           ;
;  o_io_ledg[23]  ; i_clk      ; 4.366 ; 4.366 ; Rise       ; i_clk           ;
;  o_io_ledg[24]  ; i_clk      ; 4.396 ; 4.396 ; Rise       ; i_clk           ;
;  o_io_ledg[25]  ; i_clk      ; 4.111 ; 4.111 ; Rise       ; i_clk           ;
;  o_io_ledg[26]  ; i_clk      ; 4.236 ; 4.236 ; Rise       ; i_clk           ;
;  o_io_ledg[27]  ; i_clk      ; 4.426 ; 4.426 ; Rise       ; i_clk           ;
;  o_io_ledg[28]  ; i_clk      ; 4.191 ; 4.191 ; Rise       ; i_clk           ;
;  o_io_ledg[29]  ; i_clk      ; 4.288 ; 4.288 ; Rise       ; i_clk           ;
;  o_io_ledg[30]  ; i_clk      ; 4.742 ; 4.742 ; Rise       ; i_clk           ;
;  o_io_ledg[31]  ; i_clk      ; 4.586 ; 4.586 ; Rise       ; i_clk           ;
; o_io_ledr[*]    ; i_clk      ; 3.978 ; 3.978 ; Rise       ; i_clk           ;
;  o_io_ledr[0]   ; i_clk      ; 4.929 ; 4.929 ; Rise       ; i_clk           ;
;  o_io_ledr[1]   ; i_clk      ; 4.984 ; 4.984 ; Rise       ; i_clk           ;
;  o_io_ledr[2]   ; i_clk      ; 5.139 ; 5.139 ; Rise       ; i_clk           ;
;  o_io_ledr[3]   ; i_clk      ; 5.335 ; 5.335 ; Rise       ; i_clk           ;
;  o_io_ledr[4]   ; i_clk      ; 4.654 ; 4.654 ; Rise       ; i_clk           ;
;  o_io_ledr[5]   ; i_clk      ; 4.719 ; 4.719 ; Rise       ; i_clk           ;
;  o_io_ledr[6]   ; i_clk      ; 5.055 ; 5.055 ; Rise       ; i_clk           ;
;  o_io_ledr[7]   ; i_clk      ; 5.285 ; 5.285 ; Rise       ; i_clk           ;
;  o_io_ledr[8]   ; i_clk      ; 4.520 ; 4.520 ; Rise       ; i_clk           ;
;  o_io_ledr[9]   ; i_clk      ; 4.428 ; 4.428 ; Rise       ; i_clk           ;
;  o_io_ledr[10]  ; i_clk      ; 4.770 ; 4.770 ; Rise       ; i_clk           ;
;  o_io_ledr[11]  ; i_clk      ; 4.176 ; 4.176 ; Rise       ; i_clk           ;
;  o_io_ledr[12]  ; i_clk      ; 5.123 ; 5.123 ; Rise       ; i_clk           ;
;  o_io_ledr[13]  ; i_clk      ; 4.558 ; 4.558 ; Rise       ; i_clk           ;
;  o_io_ledr[14]  ; i_clk      ; 4.448 ; 4.448 ; Rise       ; i_clk           ;
;  o_io_ledr[15]  ; i_clk      ; 4.450 ; 4.450 ; Rise       ; i_clk           ;
;  o_io_ledr[16]  ; i_clk      ; 4.355 ; 4.355 ; Rise       ; i_clk           ;
;  o_io_ledr[17]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_io_ledr[18]  ; i_clk      ; 3.978 ; 3.978 ; Rise       ; i_clk           ;
;  o_io_ledr[19]  ; i_clk      ; 4.497 ; 4.497 ; Rise       ; i_clk           ;
;  o_io_ledr[20]  ; i_clk      ; 4.884 ; 4.884 ; Rise       ; i_clk           ;
;  o_io_ledr[21]  ; i_clk      ; 4.131 ; 4.131 ; Rise       ; i_clk           ;
;  o_io_ledr[22]  ; i_clk      ; 4.414 ; 4.414 ; Rise       ; i_clk           ;
;  o_io_ledr[23]  ; i_clk      ; 4.406 ; 4.406 ; Rise       ; i_clk           ;
;  o_io_ledr[24]  ; i_clk      ; 4.326 ; 4.326 ; Rise       ; i_clk           ;
;  o_io_ledr[25]  ; i_clk      ; 4.408 ; 4.408 ; Rise       ; i_clk           ;
;  o_io_ledr[26]  ; i_clk      ; 4.314 ; 4.314 ; Rise       ; i_clk           ;
;  o_io_ledr[27]  ; i_clk      ; 4.320 ; 4.320 ; Rise       ; i_clk           ;
;  o_io_ledr[28]  ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
;  o_io_ledr[29]  ; i_clk      ; 4.133 ; 4.133 ; Rise       ; i_clk           ;
;  o_io_ledr[30]  ; i_clk      ; 4.409 ; 4.409 ; Rise       ; i_clk           ;
;  o_io_ledr[31]  ; i_clk      ; 4.448 ; 4.448 ; Rise       ; i_clk           ;
; o_mispred       ; i_clk      ; 4.041 ; 4.041 ; Rise       ; i_clk           ;
; o_pc_debug[*]   ; i_clk      ; 3.974 ; 3.974 ; Rise       ; i_clk           ;
;  o_pc_debug[0]  ; i_clk      ; 4.225 ; 4.225 ; Rise       ; i_clk           ;
;  o_pc_debug[1]  ; i_clk      ; 4.521 ; 4.521 ; Rise       ; i_clk           ;
;  o_pc_debug[2]  ; i_clk      ; 4.444 ; 4.444 ; Rise       ; i_clk           ;
;  o_pc_debug[3]  ; i_clk      ; 4.184 ; 4.184 ; Rise       ; i_clk           ;
;  o_pc_debug[4]  ; i_clk      ; 4.595 ; 4.595 ; Rise       ; i_clk           ;
;  o_pc_debug[5]  ; i_clk      ; 4.118 ; 4.118 ; Rise       ; i_clk           ;
;  o_pc_debug[6]  ; i_clk      ; 4.405 ; 4.405 ; Rise       ; i_clk           ;
;  o_pc_debug[7]  ; i_clk      ; 4.464 ; 4.464 ; Rise       ; i_clk           ;
;  o_pc_debug[8]  ; i_clk      ; 4.173 ; 4.173 ; Rise       ; i_clk           ;
;  o_pc_debug[9]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_pc_debug[10] ; i_clk      ; 3.974 ; 3.974 ; Rise       ; i_clk           ;
;  o_pc_debug[11] ; i_clk      ; 4.726 ; 4.726 ; Rise       ; i_clk           ;
;  o_pc_debug[12] ; i_clk      ; 4.101 ; 4.101 ; Rise       ; i_clk           ;
;  o_pc_debug[13] ; i_clk      ; 3.988 ; 3.988 ; Rise       ; i_clk           ;
;  o_pc_debug[14] ; i_clk      ; 4.371 ; 4.371 ; Rise       ; i_clk           ;
;  o_pc_debug[15] ; i_clk      ; 4.441 ; 4.441 ; Rise       ; i_clk           ;
;  o_pc_debug[16] ; i_clk      ; 4.062 ; 4.062 ; Rise       ; i_clk           ;
;  o_pc_debug[17] ; i_clk      ; 4.105 ; 4.105 ; Rise       ; i_clk           ;
;  o_pc_debug[18] ; i_clk      ; 4.510 ; 4.510 ; Rise       ; i_clk           ;
;  o_pc_debug[19] ; i_clk      ; 4.274 ; 4.274 ; Rise       ; i_clk           ;
;  o_pc_debug[20] ; i_clk      ; 4.089 ; 4.089 ; Rise       ; i_clk           ;
;  o_pc_debug[21] ; i_clk      ; 4.019 ; 4.019 ; Rise       ; i_clk           ;
;  o_pc_debug[22] ; i_clk      ; 4.460 ; 4.460 ; Rise       ; i_clk           ;
;  o_pc_debug[23] ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_pc_debug[24] ; i_clk      ; 4.156 ; 4.156 ; Rise       ; i_clk           ;
;  o_pc_debug[25] ; i_clk      ; 4.369 ; 4.369 ; Rise       ; i_clk           ;
;  o_pc_debug[26] ; i_clk      ; 4.289 ; 4.289 ; Rise       ; i_clk           ;
;  o_pc_debug[27] ; i_clk      ; 4.292 ; 4.292 ; Rise       ; i_clk           ;
;  o_pc_debug[28] ; i_clk      ; 4.310 ; 4.310 ; Rise       ; i_clk           ;
;  o_pc_debug[29] ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_pc_debug[30] ; i_clk      ; 4.697 ; 4.697 ; Rise       ; i_clk           ;
;  o_pc_debug[31] ; i_clk      ; 4.067 ; 4.067 ; Rise       ; i_clk           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.231 ; 0.088 ; N/A      ; N/A     ; 7.873               ;
;  i_clk           ; 3.231 ; 0.088 ; N/A      ; N/A     ; 7.873               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  i_clk           ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_sw[*]   ; i_clk      ; 10.585 ; 10.585 ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; 3.643  ; 3.643  ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; 4.724  ; 4.724  ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; 3.730  ; 3.730  ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; 3.994  ; 3.994  ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; 2.980  ; 2.980  ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; 3.437  ; 3.437  ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; 4.214  ; 4.214  ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; 6.344  ; 6.344  ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; 5.119  ; 5.119  ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; 4.672  ; 4.672  ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; 5.195  ; 5.195  ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; 4.178  ; 4.178  ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; 4.279  ; 4.279  ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; 7.891  ; 7.891  ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; 10.585 ; 10.585 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; 9.510  ; 9.510  ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; 7.035  ; 7.035  ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; 7.320  ; 7.320  ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; 7.196  ; 7.196  ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; 6.205  ; 6.205  ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; 6.507  ; 6.507  ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; 8.149  ; 8.149  ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; 10.502 ; 10.502 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; 8.871  ; 8.871  ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; 8.100  ; 8.100  ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; 8.978  ; 8.978  ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; 8.153  ; 8.153  ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; 9.015  ; 9.015  ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; 7.896  ; 7.896  ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; 10.408 ; 10.408 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; 9.845  ; 9.845  ; Rise       ; i_clk           ;
; i_reset      ; i_clk      ; 9.660  ; 9.660  ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; i_io_sw[*]   ; i_clk      ; -0.587 ; -0.587 ; Rise       ; i_clk           ;
;  i_io_sw[0]  ; i_clk      ; -1.241 ; -1.241 ; Rise       ; i_clk           ;
;  i_io_sw[1]  ; i_clk      ; -1.740 ; -1.740 ; Rise       ; i_clk           ;
;  i_io_sw[2]  ; i_clk      ; -1.321 ; -1.321 ; Rise       ; i_clk           ;
;  i_io_sw[3]  ; i_clk      ; -1.338 ; -1.338 ; Rise       ; i_clk           ;
;  i_io_sw[4]  ; i_clk      ; -0.968 ; -0.968 ; Rise       ; i_clk           ;
;  i_io_sw[5]  ; i_clk      ; -1.116 ; -1.116 ; Rise       ; i_clk           ;
;  i_io_sw[6]  ; i_clk      ; -1.541 ; -1.541 ; Rise       ; i_clk           ;
;  i_io_sw[7]  ; i_clk      ; -1.028 ; -1.028 ; Rise       ; i_clk           ;
;  i_io_sw[8]  ; i_clk      ; -1.363 ; -1.363 ; Rise       ; i_clk           ;
;  i_io_sw[9]  ; i_clk      ; -1.034 ; -1.034 ; Rise       ; i_clk           ;
;  i_io_sw[10] ; i_clk      ; -1.424 ; -1.424 ; Rise       ; i_clk           ;
;  i_io_sw[11] ; i_clk      ; -0.587 ; -0.587 ; Rise       ; i_clk           ;
;  i_io_sw[12] ; i_clk      ; -1.143 ; -1.143 ; Rise       ; i_clk           ;
;  i_io_sw[13] ; i_clk      ; -3.184 ; -3.184 ; Rise       ; i_clk           ;
;  i_io_sw[14] ; i_clk      ; -3.931 ; -3.931 ; Rise       ; i_clk           ;
;  i_io_sw[15] ; i_clk      ; -3.078 ; -3.078 ; Rise       ; i_clk           ;
;  i_io_sw[16] ; i_clk      ; -2.461 ; -2.461 ; Rise       ; i_clk           ;
;  i_io_sw[17] ; i_clk      ; -2.574 ; -2.574 ; Rise       ; i_clk           ;
;  i_io_sw[18] ; i_clk      ; -2.687 ; -2.687 ; Rise       ; i_clk           ;
;  i_io_sw[19] ; i_clk      ; -2.292 ; -2.292 ; Rise       ; i_clk           ;
;  i_io_sw[20] ; i_clk      ; -2.350 ; -2.350 ; Rise       ; i_clk           ;
;  i_io_sw[21] ; i_clk      ; -2.544 ; -2.544 ; Rise       ; i_clk           ;
;  i_io_sw[22] ; i_clk      ; -2.733 ; -2.733 ; Rise       ; i_clk           ;
;  i_io_sw[23] ; i_clk      ; -2.519 ; -2.519 ; Rise       ; i_clk           ;
;  i_io_sw[24] ; i_clk      ; -2.592 ; -2.592 ; Rise       ; i_clk           ;
;  i_io_sw[25] ; i_clk      ; -2.724 ; -2.724 ; Rise       ; i_clk           ;
;  i_io_sw[26] ; i_clk      ; -2.468 ; -2.468 ; Rise       ; i_clk           ;
;  i_io_sw[27] ; i_clk      ; -2.492 ; -2.492 ; Rise       ; i_clk           ;
;  i_io_sw[28] ; i_clk      ; -2.641 ; -2.641 ; Rise       ; i_clk           ;
;  i_io_sw[29] ; i_clk      ; -2.478 ; -2.478 ; Rise       ; i_clk           ;
;  i_io_sw[30] ; i_clk      ; -2.410 ; -2.410 ; Rise       ; i_clk           ;
;  i_io_sw[31] ; i_clk      ; -2.489 ; -2.489 ; Rise       ; i_clk           ;
; i_reset      ; i_clk      ; -2.589 ; -2.589 ; Rise       ; i_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; o_ctrl          ; i_clk      ; 7.005  ; 7.005  ; Rise       ; i_clk           ;
; o_insn_vld      ; i_clk      ; 7.203  ; 7.203  ; Rise       ; i_clk           ;
; o_io_hex0[*]    ; i_clk      ; 7.822  ; 7.822  ; Rise       ; i_clk           ;
;  o_io_hex0[0]   ; i_clk      ; 7.822  ; 7.822  ; Rise       ; i_clk           ;
;  o_io_hex0[1]   ; i_clk      ; 7.515  ; 7.515  ; Rise       ; i_clk           ;
;  o_io_hex0[2]   ; i_clk      ; 7.257  ; 7.257  ; Rise       ; i_clk           ;
;  o_io_hex0[3]   ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex0[4]   ; i_clk      ; 7.627  ; 7.627  ; Rise       ; i_clk           ;
;  o_io_hex0[5]   ; i_clk      ; 7.561  ; 7.561  ; Rise       ; i_clk           ;
;  o_io_hex0[6]   ; i_clk      ; 7.295  ; 7.295  ; Rise       ; i_clk           ;
; o_io_hex1[*]    ; i_clk      ; 9.825  ; 9.825  ; Rise       ; i_clk           ;
;  o_io_hex1[0]   ; i_clk      ; 8.536  ; 8.536  ; Rise       ; i_clk           ;
;  o_io_hex1[1]   ; i_clk      ; 9.825  ; 9.825  ; Rise       ; i_clk           ;
;  o_io_hex1[2]   ; i_clk      ; 9.720  ; 9.720  ; Rise       ; i_clk           ;
;  o_io_hex1[3]   ; i_clk      ; 8.295  ; 8.295  ; Rise       ; i_clk           ;
;  o_io_hex1[4]   ; i_clk      ; 9.412  ; 9.412  ; Rise       ; i_clk           ;
;  o_io_hex1[5]   ; i_clk      ; 8.032  ; 8.032  ; Rise       ; i_clk           ;
;  o_io_hex1[6]   ; i_clk      ; 9.249  ; 9.249  ; Rise       ; i_clk           ;
; o_io_hex2[*]    ; i_clk      ; 9.408  ; 9.408  ; Rise       ; i_clk           ;
;  o_io_hex2[0]   ; i_clk      ; 9.408  ; 9.408  ; Rise       ; i_clk           ;
;  o_io_hex2[1]   ; i_clk      ; 8.760  ; 8.760  ; Rise       ; i_clk           ;
;  o_io_hex2[2]   ; i_clk      ; 8.023  ; 8.023  ; Rise       ; i_clk           ;
;  o_io_hex2[3]   ; i_clk      ; 8.887  ; 8.887  ; Rise       ; i_clk           ;
;  o_io_hex2[4]   ; i_clk      ; 8.727  ; 8.727  ; Rise       ; i_clk           ;
;  o_io_hex2[5]   ; i_clk      ; 8.760  ; 8.760  ; Rise       ; i_clk           ;
;  o_io_hex2[6]   ; i_clk      ; 8.814  ; 8.814  ; Rise       ; i_clk           ;
; o_io_hex3[*]    ; i_clk      ; 10.036 ; 10.036 ; Rise       ; i_clk           ;
;  o_io_hex3[0]   ; i_clk      ; 8.114  ; 8.114  ; Rise       ; i_clk           ;
;  o_io_hex3[1]   ; i_clk      ; 9.109  ; 9.109  ; Rise       ; i_clk           ;
;  o_io_hex3[2]   ; i_clk      ; 8.591  ; 8.591  ; Rise       ; i_clk           ;
;  o_io_hex3[3]   ; i_clk      ; 8.435  ; 8.435  ; Rise       ; i_clk           ;
;  o_io_hex3[4]   ; i_clk      ; 10.036 ; 10.036 ; Rise       ; i_clk           ;
;  o_io_hex3[5]   ; i_clk      ; 9.119  ; 9.119  ; Rise       ; i_clk           ;
;  o_io_hex3[6]   ; i_clk      ; 8.782  ; 8.782  ; Rise       ; i_clk           ;
; o_io_hex4[*]    ; i_clk      ; 7.837  ; 7.837  ; Rise       ; i_clk           ;
;  o_io_hex4[0]   ; i_clk      ; 7.459  ; 7.459  ; Rise       ; i_clk           ;
;  o_io_hex4[1]   ; i_clk      ; 7.372  ; 7.372  ; Rise       ; i_clk           ;
;  o_io_hex4[2]   ; i_clk      ; 7.631  ; 7.631  ; Rise       ; i_clk           ;
;  o_io_hex4[3]   ; i_clk      ; 7.454  ; 7.454  ; Rise       ; i_clk           ;
;  o_io_hex4[4]   ; i_clk      ; 7.241  ; 7.241  ; Rise       ; i_clk           ;
;  o_io_hex4[5]   ; i_clk      ; 7.837  ; 7.837  ; Rise       ; i_clk           ;
;  o_io_hex4[6]   ; i_clk      ; 7.258  ; 7.258  ; Rise       ; i_clk           ;
; o_io_hex5[*]    ; i_clk      ; 7.529  ; 7.529  ; Rise       ; i_clk           ;
;  o_io_hex5[0]   ; i_clk      ; 7.257  ; 7.257  ; Rise       ; i_clk           ;
;  o_io_hex5[1]   ; i_clk      ; 7.209  ; 7.209  ; Rise       ; i_clk           ;
;  o_io_hex5[2]   ; i_clk      ; 7.482  ; 7.482  ; Rise       ; i_clk           ;
;  o_io_hex5[3]   ; i_clk      ; 7.529  ; 7.529  ; Rise       ; i_clk           ;
;  o_io_hex5[4]   ; i_clk      ; 7.244  ; 7.244  ; Rise       ; i_clk           ;
;  o_io_hex5[5]   ; i_clk      ; 7.504  ; 7.504  ; Rise       ; i_clk           ;
;  o_io_hex5[6]   ; i_clk      ; 7.045  ; 7.045  ; Rise       ; i_clk           ;
; o_io_hex6[*]    ; i_clk      ; 7.808  ; 7.808  ; Rise       ; i_clk           ;
;  o_io_hex6[0]   ; i_clk      ; 7.542  ; 7.542  ; Rise       ; i_clk           ;
;  o_io_hex6[1]   ; i_clk      ; 7.612  ; 7.612  ; Rise       ; i_clk           ;
;  o_io_hex6[2]   ; i_clk      ; 7.549  ; 7.549  ; Rise       ; i_clk           ;
;  o_io_hex6[3]   ; i_clk      ; 7.312  ; 7.312  ; Rise       ; i_clk           ;
;  o_io_hex6[4]   ; i_clk      ; 7.508  ; 7.508  ; Rise       ; i_clk           ;
;  o_io_hex6[5]   ; i_clk      ; 7.808  ; 7.808  ; Rise       ; i_clk           ;
;  o_io_hex6[6]   ; i_clk      ; 7.440  ; 7.440  ; Rise       ; i_clk           ;
; o_io_hex7[*]    ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex7[0]   ; i_clk      ; 7.508  ; 7.508  ; Rise       ; i_clk           ;
;  o_io_hex7[1]   ; i_clk      ; 7.564  ; 7.564  ; Rise       ; i_clk           ;
;  o_io_hex7[2]   ; i_clk      ; 7.231  ; 7.231  ; Rise       ; i_clk           ;
;  o_io_hex7[3]   ; i_clk      ; 7.535  ; 7.535  ; Rise       ; i_clk           ;
;  o_io_hex7[4]   ; i_clk      ; 7.420  ; 7.420  ; Rise       ; i_clk           ;
;  o_io_hex7[5]   ; i_clk      ; 7.552  ; 7.552  ; Rise       ; i_clk           ;
;  o_io_hex7[6]   ; i_clk      ; 7.543  ; 7.543  ; Rise       ; i_clk           ;
; o_io_lcd[*]     ; i_clk      ; 8.390  ; 8.390  ; Rise       ; i_clk           ;
;  o_io_lcd[0]    ; i_clk      ; 7.486  ; 7.486  ; Rise       ; i_clk           ;
;  o_io_lcd[1]    ; i_clk      ; 7.457  ; 7.457  ; Rise       ; i_clk           ;
;  o_io_lcd[2]    ; i_clk      ; 7.634  ; 7.634  ; Rise       ; i_clk           ;
;  o_io_lcd[3]    ; i_clk      ; 7.073  ; 7.073  ; Rise       ; i_clk           ;
;  o_io_lcd[4]    ; i_clk      ; 7.264  ; 7.264  ; Rise       ; i_clk           ;
;  o_io_lcd[5]    ; i_clk      ; 7.571  ; 7.571  ; Rise       ; i_clk           ;
;  o_io_lcd[6]    ; i_clk      ; 8.390  ; 8.390  ; Rise       ; i_clk           ;
;  o_io_lcd[7]    ; i_clk      ; 8.062  ; 8.062  ; Rise       ; i_clk           ;
;  o_io_lcd[8]    ; i_clk      ; 8.095  ; 8.095  ; Rise       ; i_clk           ;
;  o_io_lcd[9]    ; i_clk      ; 7.740  ; 7.740  ; Rise       ; i_clk           ;
;  o_io_lcd[10]   ; i_clk      ; 7.984  ; 7.984  ; Rise       ; i_clk           ;
;  o_io_lcd[11]   ; i_clk      ; 7.813  ; 7.813  ; Rise       ; i_clk           ;
;  o_io_lcd[12]   ; i_clk      ; 8.120  ; 8.120  ; Rise       ; i_clk           ;
;  o_io_lcd[13]   ; i_clk      ; 7.883  ; 7.883  ; Rise       ; i_clk           ;
;  o_io_lcd[14]   ; i_clk      ; 7.849  ; 7.849  ; Rise       ; i_clk           ;
;  o_io_lcd[15]   ; i_clk      ; 7.886  ; 7.886  ; Rise       ; i_clk           ;
;  o_io_lcd[16]   ; i_clk      ; 8.014  ; 8.014  ; Rise       ; i_clk           ;
;  o_io_lcd[17]   ; i_clk      ; 8.006  ; 8.006  ; Rise       ; i_clk           ;
;  o_io_lcd[18]   ; i_clk      ; 7.900  ; 7.900  ; Rise       ; i_clk           ;
;  o_io_lcd[19]   ; i_clk      ; 7.714  ; 7.714  ; Rise       ; i_clk           ;
;  o_io_lcd[20]   ; i_clk      ; 7.760  ; 7.760  ; Rise       ; i_clk           ;
;  o_io_lcd[21]   ; i_clk      ; 7.397  ; 7.397  ; Rise       ; i_clk           ;
;  o_io_lcd[22]   ; i_clk      ; 7.569  ; 7.569  ; Rise       ; i_clk           ;
;  o_io_lcd[23]   ; i_clk      ; 7.880  ; 7.880  ; Rise       ; i_clk           ;
;  o_io_lcd[24]   ; i_clk      ; 7.264  ; 7.264  ; Rise       ; i_clk           ;
;  o_io_lcd[25]   ; i_clk      ; 7.288  ; 7.288  ; Rise       ; i_clk           ;
;  o_io_lcd[26]   ; i_clk      ; 7.526  ; 7.526  ; Rise       ; i_clk           ;
;  o_io_lcd[27]   ; i_clk      ; 7.820  ; 7.820  ; Rise       ; i_clk           ;
;  o_io_lcd[28]   ; i_clk      ; 7.313  ; 7.313  ; Rise       ; i_clk           ;
;  o_io_lcd[29]   ; i_clk      ; 7.282  ; 7.282  ; Rise       ; i_clk           ;
;  o_io_lcd[30]   ; i_clk      ; 7.927  ; 7.927  ; Rise       ; i_clk           ;
;  o_io_lcd[31]   ; i_clk      ; 7.541  ; 7.541  ; Rise       ; i_clk           ;
; o_io_ledg[*]    ; i_clk      ; 10.308 ; 10.308 ; Rise       ; i_clk           ;
;  o_io_ledg[0]   ; i_clk      ; 8.771  ; 8.771  ; Rise       ; i_clk           ;
;  o_io_ledg[1]   ; i_clk      ; 8.537  ; 8.537  ; Rise       ; i_clk           ;
;  o_io_ledg[2]   ; i_clk      ; 9.375  ; 9.375  ; Rise       ; i_clk           ;
;  o_io_ledg[3]   ; i_clk      ; 10.308 ; 10.308 ; Rise       ; i_clk           ;
;  o_io_ledg[4]   ; i_clk      ; 8.313  ; 8.313  ; Rise       ; i_clk           ;
;  o_io_ledg[5]   ; i_clk      ; 8.077  ; 8.077  ; Rise       ; i_clk           ;
;  o_io_ledg[6]   ; i_clk      ; 9.400  ; 9.400  ; Rise       ; i_clk           ;
;  o_io_ledg[7]   ; i_clk      ; 8.746  ; 8.746  ; Rise       ; i_clk           ;
;  o_io_ledg[8]   ; i_clk      ; 7.949  ; 7.949  ; Rise       ; i_clk           ;
;  o_io_ledg[9]   ; i_clk      ; 7.298  ; 7.298  ; Rise       ; i_clk           ;
;  o_io_ledg[10]  ; i_clk      ; 7.485  ; 7.485  ; Rise       ; i_clk           ;
;  o_io_ledg[11]  ; i_clk      ; 7.067  ; 7.067  ; Rise       ; i_clk           ;
;  o_io_ledg[12]  ; i_clk      ; 7.810  ; 7.810  ; Rise       ; i_clk           ;
;  o_io_ledg[13]  ; i_clk      ; 7.331  ; 7.331  ; Rise       ; i_clk           ;
;  o_io_ledg[14]  ; i_clk      ; 7.602  ; 7.602  ; Rise       ; i_clk           ;
;  o_io_ledg[15]  ; i_clk      ; 7.639  ; 7.639  ; Rise       ; i_clk           ;
;  o_io_ledg[16]  ; i_clk      ; 8.109  ; 8.109  ; Rise       ; i_clk           ;
;  o_io_ledg[17]  ; i_clk      ; 6.990  ; 6.990  ; Rise       ; i_clk           ;
;  o_io_ledg[18]  ; i_clk      ; 7.606  ; 7.606  ; Rise       ; i_clk           ;
;  o_io_ledg[19]  ; i_clk      ; 7.613  ; 7.613  ; Rise       ; i_clk           ;
;  o_io_ledg[20]  ; i_clk      ; 8.295  ; 8.295  ; Rise       ; i_clk           ;
;  o_io_ledg[21]  ; i_clk      ; 7.612  ; 7.612  ; Rise       ; i_clk           ;
;  o_io_ledg[22]  ; i_clk      ; 7.629  ; 7.629  ; Rise       ; i_clk           ;
;  o_io_ledg[23]  ; i_clk      ; 7.874  ; 7.874  ; Rise       ; i_clk           ;
;  o_io_ledg[24]  ; i_clk      ; 7.930  ; 7.930  ; Rise       ; i_clk           ;
;  o_io_ledg[25]  ; i_clk      ; 7.238  ; 7.238  ; Rise       ; i_clk           ;
;  o_io_ledg[26]  ; i_clk      ; 7.587  ; 7.587  ; Rise       ; i_clk           ;
;  o_io_ledg[27]  ; i_clk      ; 8.093  ; 8.093  ; Rise       ; i_clk           ;
;  o_io_ledg[28]  ; i_clk      ; 7.575  ; 7.575  ; Rise       ; i_clk           ;
;  o_io_ledg[29]  ; i_clk      ; 7.698  ; 7.698  ; Rise       ; i_clk           ;
;  o_io_ledg[30]  ; i_clk      ; 8.669  ; 8.669  ; Rise       ; i_clk           ;
;  o_io_ledg[31]  ; i_clk      ; 8.309  ; 8.309  ; Rise       ; i_clk           ;
; o_io_ledr[*]    ; i_clk      ; 9.806  ; 9.806  ; Rise       ; i_clk           ;
;  o_io_ledr[0]   ; i_clk      ; 9.002  ; 9.002  ; Rise       ; i_clk           ;
;  o_io_ledr[1]   ; i_clk      ; 9.161  ; 9.161  ; Rise       ; i_clk           ;
;  o_io_ledr[2]   ; i_clk      ; 9.613  ; 9.613  ; Rise       ; i_clk           ;
;  o_io_ledr[3]   ; i_clk      ; 9.806  ; 9.806  ; Rise       ; i_clk           ;
;  o_io_ledr[4]   ; i_clk      ; 8.382  ; 8.382  ; Rise       ; i_clk           ;
;  o_io_ledr[5]   ; i_clk      ; 8.527  ; 8.527  ; Rise       ; i_clk           ;
;  o_io_ledr[6]   ; i_clk      ; 9.407  ; 9.407  ; Rise       ; i_clk           ;
;  o_io_ledr[7]   ; i_clk      ; 9.674  ; 9.674  ; Rise       ; i_clk           ;
;  o_io_ledr[8]   ; i_clk      ; 8.253  ; 8.253  ; Rise       ; i_clk           ;
;  o_io_ledr[9]   ; i_clk      ; 7.858  ; 7.858  ; Rise       ; i_clk           ;
;  o_io_ledr[10]  ; i_clk      ; 8.698  ; 8.698  ; Rise       ; i_clk           ;
;  o_io_ledr[11]  ; i_clk      ; 7.367  ; 7.367  ; Rise       ; i_clk           ;
;  o_io_ledr[12]  ; i_clk      ; 9.228  ; 9.228  ; Rise       ; i_clk           ;
;  o_io_ledr[13]  ; i_clk      ; 8.298  ; 8.298  ; Rise       ; i_clk           ;
;  o_io_ledr[14]  ; i_clk      ; 8.046  ; 8.046  ; Rise       ; i_clk           ;
;  o_io_ledr[15]  ; i_clk      ; 8.058  ; 8.058  ; Rise       ; i_clk           ;
;  o_io_ledr[16]  ; i_clk      ; 7.833  ; 7.833  ; Rise       ; i_clk           ;
;  o_io_ledr[17]  ; i_clk      ; 7.634  ; 7.634  ; Rise       ; i_clk           ;
;  o_io_ledr[18]  ; i_clk      ; 6.980  ; 6.980  ; Rise       ; i_clk           ;
;  o_io_ledr[19]  ; i_clk      ; 8.137  ; 8.137  ; Rise       ; i_clk           ;
;  o_io_ledr[20]  ; i_clk      ; 8.854  ; 8.854  ; Rise       ; i_clk           ;
;  o_io_ledr[21]  ; i_clk      ; 7.371  ; 7.371  ; Rise       ; i_clk           ;
;  o_io_ledr[22]  ; i_clk      ; 7.966  ; 7.966  ; Rise       ; i_clk           ;
;  o_io_ledr[23]  ; i_clk      ; 7.844  ; 7.844  ; Rise       ; i_clk           ;
;  o_io_ledr[24]  ; i_clk      ; 7.764  ; 7.764  ; Rise       ; i_clk           ;
;  o_io_ledr[25]  ; i_clk      ; 7.916  ; 7.916  ; Rise       ; i_clk           ;
;  o_io_ledr[26]  ; i_clk      ; 7.871  ; 7.871  ; Rise       ; i_clk           ;
;  o_io_ledr[27]  ; i_clk      ; 7.721  ; 7.721  ; Rise       ; i_clk           ;
;  o_io_ledr[28]  ; i_clk      ; 7.356  ; 7.356  ; Rise       ; i_clk           ;
;  o_io_ledr[29]  ; i_clk      ; 7.397  ; 7.397  ; Rise       ; i_clk           ;
;  o_io_ledr[30]  ; i_clk      ; 8.112  ; 8.112  ; Rise       ; i_clk           ;
;  o_io_ledr[31]  ; i_clk      ; 8.008  ; 8.008  ; Rise       ; i_clk           ;
; o_mispred       ; i_clk      ; 7.225  ; 7.225  ; Rise       ; i_clk           ;
; o_pc_debug[*]   ; i_clk      ; 8.691  ; 8.691  ; Rise       ; i_clk           ;
;  o_pc_debug[0]  ; i_clk      ; 7.565  ; 7.565  ; Rise       ; i_clk           ;
;  o_pc_debug[1]  ; i_clk      ; 8.184  ; 8.184  ; Rise       ; i_clk           ;
;  o_pc_debug[2]  ; i_clk      ; 8.019  ; 8.019  ; Rise       ; i_clk           ;
;  o_pc_debug[3]  ; i_clk      ; 7.500  ; 7.500  ; Rise       ; i_clk           ;
;  o_pc_debug[4]  ; i_clk      ; 8.368  ; 8.368  ; Rise       ; i_clk           ;
;  o_pc_debug[5]  ; i_clk      ; 7.336  ; 7.336  ; Rise       ; i_clk           ;
;  o_pc_debug[6]  ; i_clk      ; 8.137  ; 8.137  ; Rise       ; i_clk           ;
;  o_pc_debug[7]  ; i_clk      ; 8.097  ; 8.097  ; Rise       ; i_clk           ;
;  o_pc_debug[8]  ; i_clk      ; 7.350  ; 7.350  ; Rise       ; i_clk           ;
;  o_pc_debug[9]  ; i_clk      ; 7.627  ; 7.627  ; Rise       ; i_clk           ;
;  o_pc_debug[10] ; i_clk      ; 7.042  ; 7.042  ; Rise       ; i_clk           ;
;  o_pc_debug[11] ; i_clk      ; 8.626  ; 8.626  ; Rise       ; i_clk           ;
;  o_pc_debug[12] ; i_clk      ; 7.316  ; 7.316  ; Rise       ; i_clk           ;
;  o_pc_debug[13] ; i_clk      ; 7.094  ; 7.094  ; Rise       ; i_clk           ;
;  o_pc_debug[14] ; i_clk      ; 7.724  ; 7.724  ; Rise       ; i_clk           ;
;  o_pc_debug[15] ; i_clk      ; 8.002  ; 8.002  ; Rise       ; i_clk           ;
;  o_pc_debug[16] ; i_clk      ; 7.245  ; 7.245  ; Rise       ; i_clk           ;
;  o_pc_debug[17] ; i_clk      ; 7.334  ; 7.334  ; Rise       ; i_clk           ;
;  o_pc_debug[18] ; i_clk      ; 8.160  ; 8.160  ; Rise       ; i_clk           ;
;  o_pc_debug[19] ; i_clk      ; 7.620  ; 7.620  ; Rise       ; i_clk           ;
;  o_pc_debug[20] ; i_clk      ; 7.296  ; 7.296  ; Rise       ; i_clk           ;
;  o_pc_debug[21] ; i_clk      ; 7.201  ; 7.201  ; Rise       ; i_clk           ;
;  o_pc_debug[22] ; i_clk      ; 8.089  ; 8.089  ; Rise       ; i_clk           ;
;  o_pc_debug[23] ; i_clk      ; 8.192  ; 8.192  ; Rise       ; i_clk           ;
;  o_pc_debug[24] ; i_clk      ; 7.463  ; 7.463  ; Rise       ; i_clk           ;
;  o_pc_debug[25] ; i_clk      ; 7.866  ; 7.866  ; Rise       ; i_clk           ;
;  o_pc_debug[26] ; i_clk      ; 7.754  ; 7.754  ; Rise       ; i_clk           ;
;  o_pc_debug[27] ; i_clk      ; 7.752  ; 7.752  ; Rise       ; i_clk           ;
;  o_pc_debug[28] ; i_clk      ; 7.788  ; 7.788  ; Rise       ; i_clk           ;
;  o_pc_debug[29] ; i_clk      ; 7.762  ; 7.762  ; Rise       ; i_clk           ;
;  o_pc_debug[30] ; i_clk      ; 8.691  ; 8.691  ; Rise       ; i_clk           ;
;  o_pc_debug[31] ; i_clk      ; 7.278  ; 7.278  ; Rise       ; i_clk           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; o_ctrl          ; i_clk      ; 3.938 ; 3.938 ; Rise       ; i_clk           ;
; o_insn_vld      ; i_clk      ; 3.972 ; 3.972 ; Rise       ; i_clk           ;
; o_io_hex0[*]    ; i_clk      ; 4.066 ; 4.066 ; Rise       ; i_clk           ;
;  o_io_hex0[0]   ; i_clk      ; 4.334 ; 4.334 ; Rise       ; i_clk           ;
;  o_io_hex0[1]   ; i_clk      ; 4.175 ; 4.175 ; Rise       ; i_clk           ;
;  o_io_hex0[2]   ; i_clk      ; 4.066 ; 4.066 ; Rise       ; i_clk           ;
;  o_io_hex0[3]   ; i_clk      ; 4.221 ; 4.221 ; Rise       ; i_clk           ;
;  o_io_hex0[4]   ; i_clk      ; 4.255 ; 4.255 ; Rise       ; i_clk           ;
;  o_io_hex0[5]   ; i_clk      ; 4.215 ; 4.215 ; Rise       ; i_clk           ;
;  o_io_hex0[6]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
; o_io_hex1[*]    ; i_clk      ; 4.457 ; 4.457 ; Rise       ; i_clk           ;
;  o_io_hex1[0]   ; i_clk      ; 4.717 ; 4.717 ; Rise       ; i_clk           ;
;  o_io_hex1[1]   ; i_clk      ; 5.243 ; 5.243 ; Rise       ; i_clk           ;
;  o_io_hex1[2]   ; i_clk      ; 5.132 ; 5.132 ; Rise       ; i_clk           ;
;  o_io_hex1[3]   ; i_clk      ; 4.554 ; 4.554 ; Rise       ; i_clk           ;
;  o_io_hex1[4]   ; i_clk      ; 5.111 ; 5.111 ; Rise       ; i_clk           ;
;  o_io_hex1[5]   ; i_clk      ; 4.457 ; 4.457 ; Rise       ; i_clk           ;
;  o_io_hex1[6]   ; i_clk      ; 5.044 ; 5.044 ; Rise       ; i_clk           ;
; o_io_hex2[*]    ; i_clk      ; 4.478 ; 4.478 ; Rise       ; i_clk           ;
;  o_io_hex2[0]   ; i_clk      ; 5.087 ; 5.087 ; Rise       ; i_clk           ;
;  o_io_hex2[1]   ; i_clk      ; 4.691 ; 4.691 ; Rise       ; i_clk           ;
;  o_io_hex2[2]   ; i_clk      ; 4.478 ; 4.478 ; Rise       ; i_clk           ;
;  o_io_hex2[3]   ; i_clk      ; 4.796 ; 4.796 ; Rise       ; i_clk           ;
;  o_io_hex2[4]   ; i_clk      ; 4.680 ; 4.680 ; Rise       ; i_clk           ;
;  o_io_hex2[5]   ; i_clk      ; 4.700 ; 4.700 ; Rise       ; i_clk           ;
;  o_io_hex2[6]   ; i_clk      ; 4.735 ; 4.735 ; Rise       ; i_clk           ;
; o_io_hex3[*]    ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_io_hex3[0]   ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_io_hex3[1]   ; i_clk      ; 4.923 ; 4.923 ; Rise       ; i_clk           ;
;  o_io_hex3[2]   ; i_clk      ; 4.712 ; 4.712 ; Rise       ; i_clk           ;
;  o_io_hex3[3]   ; i_clk      ; 4.659 ; 4.659 ; Rise       ; i_clk           ;
;  o_io_hex3[4]   ; i_clk      ; 5.297 ; 5.297 ; Rise       ; i_clk           ;
;  o_io_hex3[5]   ; i_clk      ; 4.908 ; 4.908 ; Rise       ; i_clk           ;
;  o_io_hex3[6]   ; i_clk      ; 4.778 ; 4.778 ; Rise       ; i_clk           ;
; o_io_hex4[*]    ; i_clk      ; 4.026 ; 4.026 ; Rise       ; i_clk           ;
;  o_io_hex4[0]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
;  o_io_hex4[1]   ; i_clk      ; 4.072 ; 4.072 ; Rise       ; i_clk           ;
;  o_io_hex4[2]   ; i_clk      ; 4.167 ; 4.167 ; Rise       ; i_clk           ;
;  o_io_hex4[3]   ; i_clk      ; 4.103 ; 4.103 ; Rise       ; i_clk           ;
;  o_io_hex4[4]   ; i_clk      ; 4.026 ; 4.026 ; Rise       ; i_clk           ;
;  o_io_hex4[5]   ; i_clk      ; 4.315 ; 4.315 ; Rise       ; i_clk           ;
;  o_io_hex4[6]   ; i_clk      ; 4.039 ; 4.039 ; Rise       ; i_clk           ;
; o_io_hex5[*]    ; i_clk      ; 3.944 ; 3.944 ; Rise       ; i_clk           ;
;  o_io_hex5[0]   ; i_clk      ; 4.027 ; 4.027 ; Rise       ; i_clk           ;
;  o_io_hex5[1]   ; i_clk      ; 3.971 ; 3.971 ; Rise       ; i_clk           ;
;  o_io_hex5[2]   ; i_clk      ; 4.092 ; 4.092 ; Rise       ; i_clk           ;
;  o_io_hex5[3]   ; i_clk      ; 4.134 ; 4.134 ; Rise       ; i_clk           ;
;  o_io_hex5[4]   ; i_clk      ; 4.013 ; 4.013 ; Rise       ; i_clk           ;
;  o_io_hex5[5]   ; i_clk      ; 4.110 ; 4.110 ; Rise       ; i_clk           ;
;  o_io_hex5[6]   ; i_clk      ; 3.944 ; 3.944 ; Rise       ; i_clk           ;
; o_io_hex6[*]    ; i_clk      ; 4.068 ; 4.068 ; Rise       ; i_clk           ;
;  o_io_hex6[0]   ; i_clk      ; 4.140 ; 4.140 ; Rise       ; i_clk           ;
;  o_io_hex6[1]   ; i_clk      ; 4.183 ; 4.183 ; Rise       ; i_clk           ;
;  o_io_hex6[2]   ; i_clk      ; 4.145 ; 4.145 ; Rise       ; i_clk           ;
;  o_io_hex6[3]   ; i_clk      ; 4.068 ; 4.068 ; Rise       ; i_clk           ;
;  o_io_hex6[4]   ; i_clk      ; 4.146 ; 4.146 ; Rise       ; i_clk           ;
;  o_io_hex6[5]   ; i_clk      ; 4.261 ; 4.261 ; Rise       ; i_clk           ;
;  o_io_hex6[6]   ; i_clk      ; 4.105 ; 4.105 ; Rise       ; i_clk           ;
; o_io_hex7[*]    ; i_clk      ; 4.015 ; 4.015 ; Rise       ; i_clk           ;
;  o_io_hex7[0]   ; i_clk      ; 4.128 ; 4.128 ; Rise       ; i_clk           ;
;  o_io_hex7[1]   ; i_clk      ; 4.162 ; 4.162 ; Rise       ; i_clk           ;
;  o_io_hex7[2]   ; i_clk      ; 4.015 ; 4.015 ; Rise       ; i_clk           ;
;  o_io_hex7[3]   ; i_clk      ; 4.134 ; 4.134 ; Rise       ; i_clk           ;
;  o_io_hex7[4]   ; i_clk      ; 4.087 ; 4.087 ; Rise       ; i_clk           ;
;  o_io_hex7[5]   ; i_clk      ; 4.157 ; 4.157 ; Rise       ; i_clk           ;
;  o_io_hex7[6]   ; i_clk      ; 4.150 ; 4.150 ; Rise       ; i_clk           ;
; o_io_lcd[*]     ; i_clk      ; 3.968 ; 3.968 ; Rise       ; i_clk           ;
;  o_io_lcd[0]    ; i_clk      ; 4.133 ; 4.133 ; Rise       ; i_clk           ;
;  o_io_lcd[1]    ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
;  o_io_lcd[2]    ; i_clk      ; 4.204 ; 4.204 ; Rise       ; i_clk           ;
;  o_io_lcd[3]    ; i_clk      ; 3.968 ; 3.968 ; Rise       ; i_clk           ;
;  o_io_lcd[4]    ; i_clk      ; 4.035 ; 4.035 ; Rise       ; i_clk           ;
;  o_io_lcd[5]    ; i_clk      ; 4.162 ; 4.162 ; Rise       ; i_clk           ;
;  o_io_lcd[6]    ; i_clk      ; 4.663 ; 4.663 ; Rise       ; i_clk           ;
;  o_io_lcd[7]    ; i_clk      ; 4.426 ; 4.426 ; Rise       ; i_clk           ;
;  o_io_lcd[8]    ; i_clk      ; 4.422 ; 4.422 ; Rise       ; i_clk           ;
;  o_io_lcd[9]    ; i_clk      ; 4.267 ; 4.267 ; Rise       ; i_clk           ;
;  o_io_lcd[10]   ; i_clk      ; 4.389 ; 4.389 ; Rise       ; i_clk           ;
;  o_io_lcd[11]   ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_io_lcd[12]   ; i_clk      ; 4.489 ; 4.489 ; Rise       ; i_clk           ;
;  o_io_lcd[13]   ; i_clk      ; 4.379 ; 4.379 ; Rise       ; i_clk           ;
;  o_io_lcd[14]   ; i_clk      ; 4.298 ; 4.298 ; Rise       ; i_clk           ;
;  o_io_lcd[15]   ; i_clk      ; 4.382 ; 4.382 ; Rise       ; i_clk           ;
;  o_io_lcd[16]   ; i_clk      ; 4.418 ; 4.418 ; Rise       ; i_clk           ;
;  o_io_lcd[17]   ; i_clk      ; 4.421 ; 4.421 ; Rise       ; i_clk           ;
;  o_io_lcd[18]   ; i_clk      ; 4.398 ; 4.398 ; Rise       ; i_clk           ;
;  o_io_lcd[19]   ; i_clk      ; 4.288 ; 4.288 ; Rise       ; i_clk           ;
;  o_io_lcd[20]   ; i_clk      ; 4.308 ; 4.308 ; Rise       ; i_clk           ;
;  o_io_lcd[21]   ; i_clk      ; 4.148 ; 4.148 ; Rise       ; i_clk           ;
;  o_io_lcd[22]   ; i_clk      ; 4.219 ; 4.219 ; Rise       ; i_clk           ;
;  o_io_lcd[23]   ; i_clk      ; 4.381 ; 4.381 ; Rise       ; i_clk           ;
;  o_io_lcd[24]   ; i_clk      ; 4.072 ; 4.072 ; Rise       ; i_clk           ;
;  o_io_lcd[25]   ; i_clk      ; 4.087 ; 4.087 ; Rise       ; i_clk           ;
;  o_io_lcd[26]   ; i_clk      ; 4.197 ; 4.197 ; Rise       ; i_clk           ;
;  o_io_lcd[27]   ; i_clk      ; 4.270 ; 4.270 ; Rise       ; i_clk           ;
;  o_io_lcd[28]   ; i_clk      ; 4.079 ; 4.079 ; Rise       ; i_clk           ;
;  o_io_lcd[29]   ; i_clk      ; 4.065 ; 4.065 ; Rise       ; i_clk           ;
;  o_io_lcd[30]   ; i_clk      ; 4.338 ; 4.338 ; Rise       ; i_clk           ;
;  o_io_lcd[31]   ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
; o_io_ledg[*]    ; i_clk      ; 3.918 ; 3.918 ; Rise       ; i_clk           ;
;  o_io_ledg[0]   ; i_clk      ; 4.825 ; 4.825 ; Rise       ; i_clk           ;
;  o_io_ledg[1]   ; i_clk      ; 4.716 ; 4.716 ; Rise       ; i_clk           ;
;  o_io_ledg[2]   ; i_clk      ; 5.058 ; 5.058 ; Rise       ; i_clk           ;
;  o_io_ledg[3]   ; i_clk      ; 5.631 ; 5.631 ; Rise       ; i_clk           ;
;  o_io_ledg[4]   ; i_clk      ; 4.633 ; 4.633 ; Rise       ; i_clk           ;
;  o_io_ledg[5]   ; i_clk      ; 4.551 ; 4.551 ; Rise       ; i_clk           ;
;  o_io_ledg[6]   ; i_clk      ; 5.082 ; 5.082 ; Rise       ; i_clk           ;
;  o_io_ledg[7]   ; i_clk      ; 4.784 ; 4.784 ; Rise       ; i_clk           ;
;  o_io_ledg[8]   ; i_clk      ; 4.370 ; 4.370 ; Rise       ; i_clk           ;
;  o_io_ledg[9]   ; i_clk      ; 4.094 ; 4.094 ; Rise       ; i_clk           ;
;  o_io_ledg[10]  ; i_clk      ; 4.144 ; 4.144 ; Rise       ; i_clk           ;
;  o_io_ledg[11]  ; i_clk      ; 3.970 ; 3.970 ; Rise       ; i_clk           ;
;  o_io_ledg[12]  ; i_clk      ; 4.323 ; 4.323 ; Rise       ; i_clk           ;
;  o_io_ledg[13]  ; i_clk      ; 4.104 ; 4.104 ; Rise       ; i_clk           ;
;  o_io_ledg[14]  ; i_clk      ; 4.251 ; 4.251 ; Rise       ; i_clk           ;
;  o_io_ledg[15]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_io_ledg[16]  ; i_clk      ; 4.474 ; 4.474 ; Rise       ; i_clk           ;
;  o_io_ledg[17]  ; i_clk      ; 3.918 ; 3.918 ; Rise       ; i_clk           ;
;  o_io_ledg[18]  ; i_clk      ; 4.238 ; 4.238 ; Rise       ; i_clk           ;
;  o_io_ledg[19]  ; i_clk      ; 4.248 ; 4.248 ; Rise       ; i_clk           ;
;  o_io_ledg[20]  ; i_clk      ; 4.555 ; 4.555 ; Rise       ; i_clk           ;
;  o_io_ledg[21]  ; i_clk      ; 4.252 ; 4.252 ; Rise       ; i_clk           ;
;  o_io_ledg[22]  ; i_clk      ; 4.258 ; 4.258 ; Rise       ; i_clk           ;
;  o_io_ledg[23]  ; i_clk      ; 4.366 ; 4.366 ; Rise       ; i_clk           ;
;  o_io_ledg[24]  ; i_clk      ; 4.396 ; 4.396 ; Rise       ; i_clk           ;
;  o_io_ledg[25]  ; i_clk      ; 4.111 ; 4.111 ; Rise       ; i_clk           ;
;  o_io_ledg[26]  ; i_clk      ; 4.236 ; 4.236 ; Rise       ; i_clk           ;
;  o_io_ledg[27]  ; i_clk      ; 4.426 ; 4.426 ; Rise       ; i_clk           ;
;  o_io_ledg[28]  ; i_clk      ; 4.191 ; 4.191 ; Rise       ; i_clk           ;
;  o_io_ledg[29]  ; i_clk      ; 4.288 ; 4.288 ; Rise       ; i_clk           ;
;  o_io_ledg[30]  ; i_clk      ; 4.742 ; 4.742 ; Rise       ; i_clk           ;
;  o_io_ledg[31]  ; i_clk      ; 4.586 ; 4.586 ; Rise       ; i_clk           ;
; o_io_ledr[*]    ; i_clk      ; 3.978 ; 3.978 ; Rise       ; i_clk           ;
;  o_io_ledr[0]   ; i_clk      ; 4.929 ; 4.929 ; Rise       ; i_clk           ;
;  o_io_ledr[1]   ; i_clk      ; 4.984 ; 4.984 ; Rise       ; i_clk           ;
;  o_io_ledr[2]   ; i_clk      ; 5.139 ; 5.139 ; Rise       ; i_clk           ;
;  o_io_ledr[3]   ; i_clk      ; 5.335 ; 5.335 ; Rise       ; i_clk           ;
;  o_io_ledr[4]   ; i_clk      ; 4.654 ; 4.654 ; Rise       ; i_clk           ;
;  o_io_ledr[5]   ; i_clk      ; 4.719 ; 4.719 ; Rise       ; i_clk           ;
;  o_io_ledr[6]   ; i_clk      ; 5.055 ; 5.055 ; Rise       ; i_clk           ;
;  o_io_ledr[7]   ; i_clk      ; 5.285 ; 5.285 ; Rise       ; i_clk           ;
;  o_io_ledr[8]   ; i_clk      ; 4.520 ; 4.520 ; Rise       ; i_clk           ;
;  o_io_ledr[9]   ; i_clk      ; 4.428 ; 4.428 ; Rise       ; i_clk           ;
;  o_io_ledr[10]  ; i_clk      ; 4.770 ; 4.770 ; Rise       ; i_clk           ;
;  o_io_ledr[11]  ; i_clk      ; 4.176 ; 4.176 ; Rise       ; i_clk           ;
;  o_io_ledr[12]  ; i_clk      ; 5.123 ; 5.123 ; Rise       ; i_clk           ;
;  o_io_ledr[13]  ; i_clk      ; 4.558 ; 4.558 ; Rise       ; i_clk           ;
;  o_io_ledr[14]  ; i_clk      ; 4.448 ; 4.448 ; Rise       ; i_clk           ;
;  o_io_ledr[15]  ; i_clk      ; 4.450 ; 4.450 ; Rise       ; i_clk           ;
;  o_io_ledr[16]  ; i_clk      ; 4.355 ; 4.355 ; Rise       ; i_clk           ;
;  o_io_ledr[17]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_io_ledr[18]  ; i_clk      ; 3.978 ; 3.978 ; Rise       ; i_clk           ;
;  o_io_ledr[19]  ; i_clk      ; 4.497 ; 4.497 ; Rise       ; i_clk           ;
;  o_io_ledr[20]  ; i_clk      ; 4.884 ; 4.884 ; Rise       ; i_clk           ;
;  o_io_ledr[21]  ; i_clk      ; 4.131 ; 4.131 ; Rise       ; i_clk           ;
;  o_io_ledr[22]  ; i_clk      ; 4.414 ; 4.414 ; Rise       ; i_clk           ;
;  o_io_ledr[23]  ; i_clk      ; 4.406 ; 4.406 ; Rise       ; i_clk           ;
;  o_io_ledr[24]  ; i_clk      ; 4.326 ; 4.326 ; Rise       ; i_clk           ;
;  o_io_ledr[25]  ; i_clk      ; 4.408 ; 4.408 ; Rise       ; i_clk           ;
;  o_io_ledr[26]  ; i_clk      ; 4.314 ; 4.314 ; Rise       ; i_clk           ;
;  o_io_ledr[27]  ; i_clk      ; 4.320 ; 4.320 ; Rise       ; i_clk           ;
;  o_io_ledr[28]  ; i_clk      ; 4.117 ; 4.117 ; Rise       ; i_clk           ;
;  o_io_ledr[29]  ; i_clk      ; 4.133 ; 4.133 ; Rise       ; i_clk           ;
;  o_io_ledr[30]  ; i_clk      ; 4.409 ; 4.409 ; Rise       ; i_clk           ;
;  o_io_ledr[31]  ; i_clk      ; 4.448 ; 4.448 ; Rise       ; i_clk           ;
; o_mispred       ; i_clk      ; 4.041 ; 4.041 ; Rise       ; i_clk           ;
; o_pc_debug[*]   ; i_clk      ; 3.974 ; 3.974 ; Rise       ; i_clk           ;
;  o_pc_debug[0]  ; i_clk      ; 4.225 ; 4.225 ; Rise       ; i_clk           ;
;  o_pc_debug[1]  ; i_clk      ; 4.521 ; 4.521 ; Rise       ; i_clk           ;
;  o_pc_debug[2]  ; i_clk      ; 4.444 ; 4.444 ; Rise       ; i_clk           ;
;  o_pc_debug[3]  ; i_clk      ; 4.184 ; 4.184 ; Rise       ; i_clk           ;
;  o_pc_debug[4]  ; i_clk      ; 4.595 ; 4.595 ; Rise       ; i_clk           ;
;  o_pc_debug[5]  ; i_clk      ; 4.118 ; 4.118 ; Rise       ; i_clk           ;
;  o_pc_debug[6]  ; i_clk      ; 4.405 ; 4.405 ; Rise       ; i_clk           ;
;  o_pc_debug[7]  ; i_clk      ; 4.464 ; 4.464 ; Rise       ; i_clk           ;
;  o_pc_debug[8]  ; i_clk      ; 4.173 ; 4.173 ; Rise       ; i_clk           ;
;  o_pc_debug[9]  ; i_clk      ; 4.269 ; 4.269 ; Rise       ; i_clk           ;
;  o_pc_debug[10] ; i_clk      ; 3.974 ; 3.974 ; Rise       ; i_clk           ;
;  o_pc_debug[11] ; i_clk      ; 4.726 ; 4.726 ; Rise       ; i_clk           ;
;  o_pc_debug[12] ; i_clk      ; 4.101 ; 4.101 ; Rise       ; i_clk           ;
;  o_pc_debug[13] ; i_clk      ; 3.988 ; 3.988 ; Rise       ; i_clk           ;
;  o_pc_debug[14] ; i_clk      ; 4.371 ; 4.371 ; Rise       ; i_clk           ;
;  o_pc_debug[15] ; i_clk      ; 4.441 ; 4.441 ; Rise       ; i_clk           ;
;  o_pc_debug[16] ; i_clk      ; 4.062 ; 4.062 ; Rise       ; i_clk           ;
;  o_pc_debug[17] ; i_clk      ; 4.105 ; 4.105 ; Rise       ; i_clk           ;
;  o_pc_debug[18] ; i_clk      ; 4.510 ; 4.510 ; Rise       ; i_clk           ;
;  o_pc_debug[19] ; i_clk      ; 4.274 ; 4.274 ; Rise       ; i_clk           ;
;  o_pc_debug[20] ; i_clk      ; 4.089 ; 4.089 ; Rise       ; i_clk           ;
;  o_pc_debug[21] ; i_clk      ; 4.019 ; 4.019 ; Rise       ; i_clk           ;
;  o_pc_debug[22] ; i_clk      ; 4.460 ; 4.460 ; Rise       ; i_clk           ;
;  o_pc_debug[23] ; i_clk      ; 4.503 ; 4.503 ; Rise       ; i_clk           ;
;  o_pc_debug[24] ; i_clk      ; 4.156 ; 4.156 ; Rise       ; i_clk           ;
;  o_pc_debug[25] ; i_clk      ; 4.369 ; 4.369 ; Rise       ; i_clk           ;
;  o_pc_debug[26] ; i_clk      ; 4.289 ; 4.289 ; Rise       ; i_clk           ;
;  o_pc_debug[27] ; i_clk      ; 4.292 ; 4.292 ; Rise       ; i_clk           ;
;  o_pc_debug[28] ; i_clk      ; 4.310 ; 4.310 ; Rise       ; i_clk           ;
;  o_pc_debug[29] ; i_clk      ; 4.301 ; 4.301 ; Rise       ; i_clk           ;
;  o_pc_debug[30] ; i_clk      ; 4.697 ; 4.697 ; Rise       ; i_clk           ;
;  o_pc_debug[31] ; i_clk      ; 4.067 ; 4.067 ; Rise       ; i_clk           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 50281303 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 50281303 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 1342  ; 1342 ;
; Unconstrained Output Ports      ; 187   ; 187  ;
; Unconstrained Output Port Paths ; 187   ; 187  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 11 13:09:01 2025
Info: Command: quartus_sta pipeline -c pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'pipeline.sdc'
Warning (332174): Ignored filter at pipeline.sdc(1): get_port could not be matched with a port
Warning (332060): Node: i_reset was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.231         0.000 i_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: i_reset was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 12.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.521         0.000 i_clk 
Info (332146): Worst-case hold slack is 0.088
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.088         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4594 megabytes
    Info: Processing ended: Sun May 11 13:09:02 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


