### . `always` 语句的两种使用情况

- **组合逻辑**：使用 `always @(*)` 表示根据所有输入信号的变化立即重新计算输出值。此时，输出与输入之间的关系是即时的。
- **时序逻辑**：使用 `always @(posedge clk)` 或 `always @(negedge clk)`，表示输出在时钟信号的边沿变化时更新。此时，输出不仅依赖于当前输入，还依赖于之前的状态。

### 2. 组合逻辑 vs. 时序逻辑

- **组合逻辑**：
    
    - 输出是输入的直接函数，没有延迟或过去状态的影响。
    - 目的在于实现某种逻辑运算（例如 AND、OR、NOT 等）。
    - 示例：
        
        verilog
        
        `always @(*) begin       out = a & b;  // out 是 a 和 b 的与运算，实时反映其变化   end`  
        
- **时序逻辑**：
    
    - 输出的值是输入和之前状态的结合，通常依赖于时钟信号，以实现存储或延迟等功能。
    - 示例：
        
        verilog
        
        `always @(posedge clk) begin       out <= a & b;  // out 在时钟上升沿时被更新   end`