○クロック（CLK）
◆入力：
なし
◆出力：
クロック信号・1ビット
◆機能：
10ナノ秒ごとに立ち上がる

○制御信号生成回路
◆入力：
命令レジスタより機械語・16ビット
◆出力：
バスAの入力選択信号・2ビット
バスBの入力選択信号・4ビット
汎用レジスタのラッチ・1ビット
汎用レジスタのバスA出力選択信号・4ビット
汎用レジスタのバスB出力選択信号・4ビット
汎用レジスタのバスC入力選択信号・4ビット
命令レジスタのラッチ・1ビット
フラグレジスタのラッチ・1ビット
プログラムレジスタのラッチ・1ビット
プログラムレジスタのカウンタ機能フラグ・1ビット
MARのラッチ・1ビット
MDRのラッチ・1ビット
MDRの入力選択信号・1ビット
メモリのアドレス変更ラッチ・1ビット
メモリの書き込み可能フラグ・1ビット
メモリの読み出し可能フラグ・1ビット
ALUへのニモニック・4ビット
◆機能：
命令レジスタから機械語を読み込み、制御信号を生成する

○バスA
◆入力：
汎用レジスタの内容・16ビット
MDRの内容・16ビット
入力選択信号・2ビット
◆出力：
選択された内容：16ビット
◆機能：
入力を制御信号に従って選択し、命令レジスタやALUへ送る

○バスB
◆入力：
汎用レジスタの内容・16ビット
プログラムレジスタの内容・16ビット
MARの内容・16ビット
MDRの内容・16ビット
入力選択信号・4ビット
◆出力：
選択された内容：16ビット
◆機能：
入力を制御信号に従って選択し、ALUへ送る

○命令レジスタ
◆入力：
クロック信号・1ビット
バスAの内容・16ビット
命令レジスタのラッチ・1ビット
◆出力：
内容(機械語)・16ビット
◆機能：
ラッチが1かつクロックが立ち上がったとき、バスAの内容を保存する。
