.model DSP38
.inputs A[19] A[18] A[17] A[16] A[15] A[14] A[13] A[12] A[11] A[10] A[9] A[8] A[7] A[6] A[5] A[4] A[3] A[2] A[1] A[0] B[17] B[16] B[15] B[14] B[13] B[12] B[11] B[10] B[9] B[8] B[7] B[6] B[5] B[4] B[3] B[2] B[1] B[0] ACC_FIR[5] ACC_FIR[4] ACC_FIR[3] ACC_FIR[2] ACC_FIR[1] ACC_FIR[0] CLK RESET UNSIGNED_A UNSIGNED_B FEEDBACK[2] FEEDBACK[1] FEEDBACK[0] LOAD_ACC SATURATE SHIFT_RIGHT[5] SHIFT_RIGHT[4] SHIFT_RIGHT[3] SHIFT_RIGHT[2] SHIFT_RIGHT[1] SHIFT_RIGHT[0] ROUND SUBTRACT
.outputs Z[37] Z[36] Z[35] Z[34] Z[33] Z[32] Z[31] Z[30] Z[29] Z[28] Z[27] Z[26] Z[25] Z[24] Z[23] Z[22] Z[21] Z[20] Z[19] Z[18] Z[17] Z[16] Z[15] Z[14] Z[13] Z[12] Z[11] Z[10] Z[9] Z[8] Z[7] Z[6] Z[5] Z[4] Z[3] Z[2] Z[1] Z[0] DLY_B[17] DLY_B[16] DLY_B[15] DLY_B[14] DLY_B[13] DLY_B[12] DLY_B[11] DLY_B[10] DLY_B[9] DLY_B[8] DLY_B[7] DLY_B[6] DLY_B[5] DLY_B[4] DLY_B[3] DLY_B[2] DLY_B[1] DLY_B[0]
.names $false
.names $true
1
.names $undef
.subckt RS_DSP_MULT a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTACC_REGIN_REGOUT a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTACC_REGOUT a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTACC_REGIN a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTACC a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTADD_REGIN_REGOUT a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] dly_b[0]=DLY_B[0] dly_b[1]=DLY_B[1] dly_b[2]=DLY_B[2] dly_b[3]=DLY_B[3] dly_b[4]=DLY_B[4] dly_b[5]=DLY_B[5] dly_b[6]=DLY_B[6] dly_b[7]=DLY_B[7] dly_b[8]=DLY_B[8] dly_b[9]=DLY_B[9] dly_b[10]=DLY_B[10] dly_b[11]=DLY_B[11] dly_b[12]=DLY_B[12] dly_b[13]=DLY_B[13] dly_b[14]=DLY_B[14] dly_b[15]=DLY_B[15] dly_b[16]=DLY_B[16] dly_b[17]=DLY_B[17] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET acc_fir[0]=ACC_FIR[0] acc_fir[1]=ACC_FIR[1] acc_fir[2]=ACC_FIR[2] acc_fir[3]=ACC_FIR[3] acc_fir[4]=ACC_FIR[4] acc_fir[5]=ACC_FIR[5] load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTADD_REGOUT a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] dly_b[0]=DLY_B[0] dly_b[1]=DLY_B[1] dly_b[2]=DLY_B[2] dly_b[3]=DLY_B[3] dly_b[4]=DLY_B[4] dly_b[5]=DLY_B[5] dly_b[6]=DLY_B[6] dly_b[7]=DLY_B[7] dly_b[8]=DLY_B[8] dly_b[9]=DLY_B[9] dly_b[10]=DLY_B[10] dly_b[11]=DLY_B[11] dly_b[12]=DLY_B[12] dly_b[13]=DLY_B[13] dly_b[14]=DLY_B[14] dly_b[15]=DLY_B[15] dly_b[16]=DLY_B[16] dly_b[17]=DLY_B[17] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET acc_fir[0]=ACC_FIR[0] acc_fir[1]=ACC_FIR[1] acc_fir[2]=ACC_FIR[2] acc_fir[3]=ACC_FIR[3] acc_fir[4]=ACC_FIR[4] acc_fir[5]=ACC_FIR[5] load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTADD_REGIN a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] dly_b[0]=DLY_B[0] dly_b[1]=DLY_B[1] dly_b[2]=DLY_B[2] dly_b[3]=DLY_B[3] dly_b[4]=DLY_B[4] dly_b[5]=DLY_B[5] dly_b[6]=DLY_B[6] dly_b[7]=DLY_B[7] dly_b[8]=DLY_B[8] dly_b[9]=DLY_B[9] dly_b[10]=DLY_B[10] dly_b[11]=DLY_B[11] dly_b[12]=DLY_B[12] dly_b[13]=DLY_B[13] dly_b[14]=DLY_B[14] dly_b[15]=DLY_B[15] dly_b[16]=DLY_B[16] dly_b[17]=DLY_B[17] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET acc_fir[0]=ACC_FIR[0] acc_fir[1]=ACC_FIR[1] acc_fir[2]=ACC_FIR[2] acc_fir[3]=ACC_FIR[3] acc_fir[4]=ACC_FIR[4] acc_fir[5]=ACC_FIR[5] load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULTADD a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] dly_b[0]=DLY_B[0] dly_b[1]=DLY_B[1] dly_b[2]=DLY_B[2] dly_b[3]=DLY_B[3] dly_b[4]=DLY_B[4] dly_b[5]=DLY_B[5] dly_b[6]=DLY_B[6] dly_b[7]=DLY_B[7] dly_b[8]=DLY_B[8] dly_b[9]=DLY_B[9] dly_b[10]=DLY_B[10] dly_b[11]=DLY_B[11] dly_b[12]=DLY_B[12] dly_b[13]=DLY_B[13] dly_b[14]=DLY_B[14] dly_b[15]=DLY_B[15] dly_b[16]=DLY_B[16] dly_b[17]=DLY_B[17] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET acc_fir[0]=ACC_FIR[0] acc_fir[1]=ACC_FIR[1] acc_fir[2]=ACC_FIR[2] acc_fir[3]=ACC_FIR[3] acc_fir[4]=ACC_FIR[4] acc_fir[5]=ACC_FIR[5] load_acc=LOAD_ACC saturate_enable=SATURATE shift_right[0]=SHIFT_RIGHT[0] shift_right[1]=SHIFT_RIGHT[1] shift_right[2]=SHIFT_RIGHT[2] shift_right[3]=SHIFT_RIGHT[3] shift_right[4]=SHIFT_RIGHT[4] shift_right[5]=SHIFT_RIGHT[5] round=ROUND subtract=SUBTRACT
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULT_REGIN_REGOUT a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULT_REGOUT a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.subckt RS_DSP_MULT_REGIN a[0]=A[0] a[1]=A[1] a[2]=A[2] a[3]=A[3] a[4]=A[4] a[5]=A[5] a[6]=A[6] a[7]=A[7] a[8]=A[8] a[9]=A[9] a[10]=A[10] a[11]=A[11] a[12]=A[12] a[13]=A[13] a[14]=A[14] a[15]=A[15] a[16]=A[16] a[17]=A[17] a[18]=A[18] a[19]=A[19] b[0]=B[0] b[1]=B[1] b[2]=B[2] b[3]=B[3] b[4]=B[4] b[5]=B[5] b[6]=B[6] b[7]=B[7] b[8]=B[8] b[9]=B[9] b[10]=B[10] b[11]=B[11] b[12]=B[12] b[13]=B[13] b[14]=B[14] b[15]=B[15] b[16]=B[16] b[17]=B[17] z[0]=Z[0] z[1]=Z[1] z[2]=Z[2] z[3]=Z[3] z[4]=Z[4] z[5]=Z[5] z[6]=Z[6] z[7]=Z[7] z[8]=Z[8] z[9]=Z[9] z[10]=Z[10] z[11]=Z[11] z[12]=Z[12] z[13]=Z[13] z[14]=Z[14] z[15]=Z[15] z[16]=Z[16] z[17]=Z[17] z[18]=Z[18] z[19]=Z[19] z[20]=Z[20] z[21]=Z[21] z[22]=Z[22] z[23]=Z[23] z[24]=Z[24] z[25]=Z[25] z[26]=Z[26] z[27]=Z[27] z[28]=Z[28] z[29]=Z[29] z[30]=Z[30] z[31]=Z[31] z[32]=Z[32] z[33]=Z[33] z[34]=Z[34] z[35]=Z[35] z[36]=Z[36] z[37]=Z[37] feedback[0]=FEEDBACK[0] feedback[1]=FEEDBACK[1] feedback[2]=FEEDBACK[2] unsigned_a=UNSIGNED_A unsigned_b=UNSIGNED_B clk=CLK lreset=RESET
.param MODE_BITS 00000000000000000000000000000000000000000000000000000000000000000000000000000000
.end



