`timescale 1 ns/1 ns

module tb;

// registers to send data
reg clk;
reg reset;
reg Ext_MemWrite;
reg [31:0] Ext_WriteData, Ext_DataAdr;

// Wire Ouputs from Instantiated Modules
wire [31:0] WriteData, DataAdr, ReadData;
wire MemWrite;
wire [31:0] PC, Result;

// Initialize Top Module
riscv_cpu_main uut (clk, reset, Ext_MemWrite, Ext_WriteData, Ext_DataAdr, MemWrite, WriteData, DataAdr, ReadData, PC, Result);

integer fault_instrs = 0, i = 0, fw = 0, flag = 0;

// Test the RISC-V processor:

localparam ADDI_x0  =   32'h8;
localparam ADDI     =   32'h10;
localparam SLLI     =   32'h14;
localparam SLTI     =   32'h18;
localparam SLTIU    =   32'h1C;
localparam XORI     =   32'h20;
localparam SRLI     =   32'h24;
localparam SRAI     =   32'h28;
localparam ORI      =   32'h2C;
localparam ANDI     =   32'h30;

localparam ADD      =   32'h34;
localparam SUB      =   32'h38;
localparam SLL      =   32'h3C;
localparam SLT      =   32'h40;
localparam SLTU     =   32'h44;
localparam XOR      =   32'h48;
localparam SRL      =   32'h4C;
localparam SRA      =   32'h50;
localparam OR       =   32'h54;
localparam AND      =   32'h58;

localparam LUI      =   32'h5C;
localparam AUIPC    =   32'h60;

localparam SB       =   32'h64;
localparam SH       =   32'h68;
localparam SW       =   32'h6C;

localparam LB       =   32'h70;
localparam LH       =   32'h74;
localparam LW       =   32'h78;
localparam LBU      =   32'h7C;
localparam LHU      =   32'h80;

localparam BLT_IN   =   32'h90;
localparam BLT_OUT  =   32'h9C;

localparam BGE_IN   =   32'hAC;
localparam BGE_OUT  =   32'hB8;

localparam BLTU_IN  =   32'hC8;
localparam BLTU_OUT =   32'hD4;

localparam BGEU_IN  =   32'hE4;
localparam BGEU_OUT =   32'hF0;

localparam BNE_IN   =   32'h100;
localparam BNE_OUT  =   32'h10C;

localparam BEQ_IN   =   32'h11C;
localparam BEQ_OUT  =   32'h128;

localparam JALR     =   32'h134;
localparam JAL      =   32'h138;
// generate clock to sequence tests
always begin
    clk <= 1; # 5; clk <= 0; # 5;
end

// performing standard instructions
initial begin
    reset = 1;
    Ext_MemWrite = 0; Ext_DataAdr = 32'b0; Ext_WriteData = 32'b0; #10;
    reset = 0;
end


 always @(negedge clk) begin
     case(PC)
         ADDI_x0 : begin
             i = i + 1'b1;
             if(Result === -3)  $display("1. addi implementation for x0 | Result = %d", Result);
             else begin
                 $display("1. addi implementation for x0 is incorrect | Expected: -3, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         ADDI    : begin
             i = i + 1'b1;
             if(Result === 9) $display("2. addi implementation | Result = %d", Result);
             else begin
                 $display("2. addi implementation is incorrect | Expected: 9, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SLLI    : begin
             i = i + 1'b1;
             if(Result === 64) $display("3. slli implementation | Result = %d", Result);
             else begin
                 $display("3. slli implementation is incorrect | Expected: 64, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SLTI    : begin
             i = i + 1'b1;
             if(Result === 0) $display("4. slti implementation | Result = %d", Result);
             else begin
                 $display("4. slti implementation is incorrect | Expected: 0, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SLTIU    : begin
             i = i + 1'b1;
             if(Result === 1) $display("5. sltiu implementation | Result = %d", Result);
             else begin
                 $display("5. sltiu implementation is incorrect | Expected: 1, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         XORI    : begin
             i = i + 1'b1;
             if(Result === 2) $display("6. xori implementation | Result = %d", Result);
             else begin
                 $display("6. xori implementation is incorrect | Expected: 2, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SRLI    : begin
             i = i + 1'b1;
             if(Result === 536870911) $display("7. srli implementation | Result = %d", Result);
             else begin
                 $display("7. srli implementation is incorrect | Expected: 536870911, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SRAI    : begin
             i = i + 1'b1;
             if(Result === -1) $display("8. srai implementation | Result = %d", Result);
             else begin
                 $display("8. srai implementation is incorrect | Expected: -1, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         ORI    : begin
             i = i + 1'b1;
             if(Result === -1) $display("9. ori implementation | Result = %d", Result);
             else begin
                 $display("9. ori implementation is incorrect | Expected: -1, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         ANDI    : begin
             i = i + 1'b1;
             if(Result === 1) $display("10. andi implementation | Result = %d", Result);
             else begin
                 $display("10. andi implementation is incorrect | Expected: 1, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         ADD    : begin
             i = i + 1'b1;
             if(Result === 17) $display("11. add implementation | Result = %d", Result);
             else begin
                 $display("11. add implementation is incorrect | Expected: 17, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SUB    : begin
             i = i + 1'b1;
             if(Result === 15) $display("12. sub implementation | Result = %d", Result);
             else begin
                 $display("12. sub implementation is incorrect | Expected: 15, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SLL    : begin
             i = i + 1'b1;
             if(Result === 32) $display("13. sll implementation | Result = %d", Result);
             else begin
                 $display("13. sll implementation is incorrect | Expected: 32, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SLT    : begin
             i = i + 1'b1;
             if(Result === 0) $display("14. slt implementation | Result = %d", Result);
             else begin
                 $display("14. slt implementation is incorrect | Expected: 0, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SLTU    : begin
             i = i + 1'b1;
             if(Result === 1) $display("15. sltu implementation | Result = %d", Result);
             else begin
                 $display("15. sltu implementation is incorrect | Expected: 1, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         XOR    : begin
             i = i + 1'b1;
             if(Result === 17) $display("16. xor implementation | Result = %d", Result);
             else begin
                 $display("16. xor implementation is incorrect | Expected: 17, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SRL    : begin
             i = i + 1'b1;
             if(Result === 8) $display("17. srl implementation | Result = %d", Result);
             else begin
                 $display("17. srl implementation is incorrect | Expected: 8, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SRA    : begin
             i = i + 1'b1;
             if(Result === 8) $display("18. sra implementation | Result = %d", Result);
             else begin
                 $display("18. sra implementation is incorrect | Expected: 8, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         OR    : begin
             i = i + 1'b1;
             if(Result === 17) $display("19. or implementation | Result = %d", Result);
             else begin
                 $display("19. or implementation is incorrect | Expected: 17, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         AND    : begin
             i = i + 1'b1;
             if(Result === 0) $display("20. and implementation | Result = %d", Result);
             else begin
                 $display("20. and implementation is incorrect | Expected: 0, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         LUI    : begin
             i = i + 1'b1;
             if(Result === 32'h02000000) $display("21. lui implementation | Result = %h", Result);
             else begin
                 $display("21. lui implementation is incorrect | Expected: %h, Got: %h", 32'h02000000, Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         AUIPC    : begin
             i = i + 1'b1;
             if(Result === 32'h02000060) $display("22. auipc implementation | Result = %h", Result);
             else begin
                 $display("22. auipc implementation is incorrect | Expected: %h, Got: %h", 32'h02000060, Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         SB      : begin
             i = i + 1'b1;
             if(MemWrite && !reset) begin
                 if(DataAdr === 33 & WriteData === 1) $display ("23. sb implementation is correct | Addr: %d, Data: %d", DataAdr, WriteData);
                 else begin
                     $display("23. sb implementation is incorrect | Expected Addr: 33, Data: 1. Got Addr: %d, Data: %d", DataAdr, WriteData);
                     fault_instrs = fault_instrs + 1'b1;
                 end
             end
         end
         SH      : begin
             i = i + 1'b1;
             if(MemWrite && !reset) begin
                 if(DataAdr === 38 & WriteData === -3) $display ("24. sh implementation is correct | Addr: %d, Data: %d", DataAdr, WriteData);
                 else begin
                     $display("24. sh implementation is incorrect | Expected Addr: 38, Data: -3. Got Addr: %d, Data: %d", DataAdr, WriteData);
                     fault_instrs = fault_instrs + 1'b1;
                 end
             end
         end
         SW      : begin
             i = i + 1'b1;
             if(MemWrite && !reset) begin
                 if(DataAdr === 40 & WriteData === 16) $display ("25. sw implementation is correct | Addr: %d, Data: %d", DataAdr, WriteData);
                 else begin
                     $display("25. sw implementation is incorrect | Expected Addr: 40, Data: 16. Got Addr: %d, Data: %d", DataAdr, WriteData);
                     fault_instrs = fault_instrs + 1'b1;
                 end
             end
         end
         LB      : begin
             i = i + 1'b1;
             if(DataAdr === 33 & Result === 1 ) $display ("26. lb implementation is correct | Result = %d", Result);
             else begin
                 $display("26. lb implementation is incorrect | Expected: 1, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         LH      : begin
             i = i + 1'b1;
             if(DataAdr === 38 & Result === -3 ) $display ("27. lh implementation is correct | Result = %d", Result);
             else begin
                 $display("27. lh implementation is incorrect | Expected: -3, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         LW      : begin
             i = i + 1'b1;
             if(DataAdr === 40 & Result === 16) $display ("28. lw implementation is correct | Result = %d", Result);
             else begin
                 $display("28. lw implementation is incorrect | Expected: 16, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         LBU      : begin
             i = i + 1'b1;
             if(DataAdr === 33 & Result === 1) $display ("29. lbu implementation is correct | Result = %d", Result);
             else begin
                 $display("29. lbu implementation is incorrect | Expected: 1, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         LHU     : begin
             i = i + 1'b1;
             if(DataAdr === 38 & Result === 32'h0000FFFD) $display ("30. lhu implementation is correct | Result = %h", Result);
             else begin
                 $display("30. lhu implementation is incorrect | Expected: %h, Got: %h", 32'h0000FFFD, Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         BLT_IN : begin
             if(Result <= 32'hA) $display("31. blt is executing | Loop counter = %d", Result);
             else begin
                 $display("blt struck in loop");
                 flag = 1;
    _B_L_T___O_U_T___: begin
             i = i + 1'b1;
             if(Result === 5) $display("31. blt implementation is correct | Final Result = %d", Result);
             else begin
                 $display("31. blt implementation is incorrect | Expected: 5, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         BGE_IN : begin
             if(Result <= 32'hB) $display("32. bge is executing | Loop counter = %d", Result);
             else begin
                 $display("bge struck in loop");
                 flag = 1;
             end
         end
         BGE_OUT : begin
             i = i + 1'b1;
             if(Result === -6) $display("32. bge implementation is correct | Final Result = %d", Result);
             else begin
                 $display("32. bge implementation is incorrect | Expected: -6, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         BLTU_IN : begin
             if(Result <= 4) $display("33. bltu is executing | Loop counter = %d", Result);
             else begin
                 $display("bltu struck in loop");
                 flag = 1;
             end
         end
         BLTU_OUT : begin
             i = i + 1'b1;
             if(Result === 5) $display("33. bltu implementation is correct | Final Result = %d", Result);
             else begin
                 $display("33. bltu implementation is incorrect | Expected: 5, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         BGEU_IN : begin
             if(Result <= 5) $display("34. bgeu is executing | Loop counter = %d", Result);
             else begin
                 $display("bgeu struck in loop");
                 flag = 1;
             end
         end
         BGEU_OUT : begin
             i = i + 1'b1;
             if(Result === 0) $display("34. bgeu implementation is correct | Final Result = %d", Result);
             else begin
                 $display("34. bgeu implementation is incorrect | Expected: 0, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         BNE_IN : begin
             if(Result <= 5) $display("35. bne is executing | Loop counter = %d", Result);
             else begin
                 $display("bne struck in loop");
                 flag = 1;
             end
         end
         BNE_OUT : begin
             i = i + 1'b1;
             if(Result === 5) $display("35. bne implementation is correct | Final Result = %d", Result);
             else begin
                 $display("35. bne implementation is incorrect | Expected: 5, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         BEQ_IN : begin
             if(Result <=2) $display("36. beq is executing | Loop counter = %d", Result);
             else begin
                 $display("beq struck in loop");
             end
         end
         BEQ_OUT : begin
             i = i + 1'b1;
             if(Result === 4) $display("36. beq implementation is correct | Final Result = %d", Result);
             else begin
                 $display("36. beq implementation is incorrect | Expected: 4, Got: %d", Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         JALR: begin
             i = i + 1'b1;
             if (Result === 32'h130) $display("37. jalr implementation is correct | Link Addr = %h", Result);
             else begin
                 $display("37. jalr implementation is incorrect | Expected: %h, Got: %h", 32'h130, Result);
                 fault_instrs = fault_instrs + 1'b1;
             end
         end
         JAL: begin
             i = i + 1'b1;
             if (Result === 32'h13C ) $display("38. jal implementation is correct | Link Addr = %h", Result);
           else begin
                 $display("38. jal implementation is incorrect | Expected: %h, Got: %h", 32'h13C, Result);
                 fault_instrs = fault_instrs + 1'b1; // Added this line for consistency
             end
             $finish;
         end
     endcase
 end

endmodule
