
mo52.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000b38  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         0000001e  00800060  00000b38  00000bcc  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000004  0080007e  0080007e  00000bea  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000bea  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000c1c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000118  00000000  00000000  00000c58  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001926  00000000  00000000  00000d70  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a51  00000000  00000000  00002696  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000944  00000000  00000000  000030e7  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000001f4  00000000  00000000  00003a2c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000917  00000000  00000000  00003c20  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000007aa  00000000  00000000  00004537  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000b0  00000000  00000000  00004ce1  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  20:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  38:	0c 94 0c 03 	jmp	0x618	; 0x618 <__vector_14>
  3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	e8 e3       	ldi	r30, 0x38	; 56
  68:	fb e0       	ldi	r31, 0x0B	; 11
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	ae 37       	cpi	r26, 0x7E	; 126
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	20 e0       	ldi	r18, 0x00	; 0
  78:	ae e7       	ldi	r26, 0x7E	; 126
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	a2 38       	cpi	r26, 0x82	; 130
  82:	b2 07       	cpc	r27, r18
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 a6 00 	call	0x14c	; 0x14c <main>
  8a:	0c 94 9a 05 	jmp	0xb34	; 0xb34 <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <DcMotor_Init>:

#include "DC_Motor.h"
#include "Pwm.h"

void DcMotor_Init(uint8 pin1, uint8 pin2 )
{
  92:	cf 93       	push	r28
  94:	c6 2f       	mov	r28, r22
	/* !Comment: Initialize the DC Motor direction selection Pins */
	Dio_ChannelDirectionSet(DC_MOTOR_DIR_REG, pin1, DIO_OUTPUT);	
  96:	41 e0       	ldi	r20, 0x01	; 1
  98:	68 2f       	mov	r22, r24
  9a:	84 e3       	ldi	r24, 0x34	; 52
  9c:	90 e0       	ldi	r25, 0x00	; 0
  9e:	0e 94 65 01 	call	0x2ca	; 0x2ca <Dio_ChannelDirectionSet>
	Dio_ChannelDirectionSet(DC_MOTOR_DIR_REG, pin2, DIO_OUTPUT);
  a2:	41 e0       	ldi	r20, 0x01	; 1
  a4:	6c 2f       	mov	r22, r28
  a6:	84 e3       	ldi	r24, 0x34	; 52
  a8:	90 e0       	ldi	r25, 0x00	; 0
  aa:	0e 94 65 01 	call	0x2ca	; 0x2ca <Dio_ChannelDirectionSet>
	Dio_ChannelDirectionSet(DC_MOTOR_EN_DIR_REG,DC_MOTOR_EN_PIN , DIO_OUTPUT);
  ae:	41 e0       	ldi	r20, 0x01	; 1
  b0:	65 e0       	ldi	r22, 0x05	; 5
  b2:	81 e3       	ldi	r24, 0x31	; 49
  b4:	90 e0       	ldi	r25, 0x00	; 0
  b6:	0e 94 65 01 	call	0x2ca	; 0x2ca <Dio_ChannelDirectionSet>
	/* !Comment: Initialize PWM module */
	Pwm_Init(&gStrPwm_Configuration[PWM_CHANNEL_1]);
  ba:	8a e6       	ldi	r24, 0x6A	; 106
  bc:	90 e0       	ldi	r25, 0x00	; 0
  be:	0e 94 a1 01 	call	0x342	; 0x342 <Pwm_Init>
}
  c2:	cf 91       	pop	r28
  c4:	08 95       	ret

000000c6 <DcMotor_Control>:
void DcMotor_Control(DcMotor_RotationDirType Dir, DcMotor_SpeedType Speed,uint8 pin1, uint8 pin2)
{
  c6:	cf 93       	push	r28
  c8:	df 93       	push	r29
  ca:	c6 2f       	mov	r28, r22
  cc:	64 2f       	mov	r22, r20
  ce:	d2 2f       	mov	r29, r18
	switch(Dir)
  d0:	88 23       	and	r24, r24
  d2:	19 f0       	breq	.+6      	; 0xda <DcMotor_Control+0x14>
  d4:	81 30       	cpi	r24, 0x01	; 1
  d6:	69 f0       	breq	.+26     	; 0xf2 <DcMotor_Control+0x2c>
  d8:	17 c0       	rjmp	.+46     	; 0x108 <DcMotor_Control+0x42>
	{
		case DC_MOTOR_TURN_CW:
		Dio_ChannelWrite(DC_MOTOR_OUT_REG,pin1, DIO_HIGH);
  da:	41 e0       	ldi	r20, 0x01	; 1
  dc:	85 e3       	ldi	r24, 0x35	; 53
  de:	90 e0       	ldi	r25, 0x00	; 0
  e0:	0e 94 83 01 	call	0x306	; 0x306 <Dio_ChannelWrite>
		Dio_ChannelWrite(DC_MOTOR_OUT_REG, pin2, DIO_LOW);
  e4:	40 e0       	ldi	r20, 0x00	; 0
  e6:	6d 2f       	mov	r22, r29
  e8:	85 e3       	ldi	r24, 0x35	; 53
  ea:	90 e0       	ldi	r25, 0x00	; 0
  ec:	0e 94 83 01 	call	0x306	; 0x306 <Dio_ChannelWrite>
		break;
  f0:	0b c0       	rjmp	.+22     	; 0x108 <DcMotor_Control+0x42>
		case DC_MOTOR_TURN_CCW:
		Dio_ChannelWrite(DC_MOTOR_OUT_REG, pin1, DIO_LOW);
  f2:	40 e0       	ldi	r20, 0x00	; 0
  f4:	85 e3       	ldi	r24, 0x35	; 53
  f6:	90 e0       	ldi	r25, 0x00	; 0
  f8:	0e 94 83 01 	call	0x306	; 0x306 <Dio_ChannelWrite>
		Dio_ChannelWrite(DC_MOTOR_OUT_REG, pin2, DIO_HIGH);
  fc:	41 e0       	ldi	r20, 0x01	; 1
  fe:	6d 2f       	mov	r22, r29
 100:	85 e3       	ldi	r24, 0x35	; 53
 102:	90 e0       	ldi	r25, 0x00	; 0
 104:	0e 94 83 01 	call	0x306	; 0x306 <Dio_ChannelWrite>
		break;		
		default:
		break;
	}	
	switch(Speed)
 108:	c1 30       	cpi	r28, 0x01	; 1
 10a:	61 f0       	breq	.+24     	; 0x124 <DcMotor_Control+0x5e>
 10c:	28 f0       	brcs	.+10     	; 0x118 <DcMotor_Control+0x52>
 10e:	c2 30       	cpi	r28, 0x02	; 2
 110:	79 f0       	breq	.+30     	; 0x130 <DcMotor_Control+0x6a>
 112:	c3 30       	cpi	r28, 0x03	; 3
 114:	99 f0       	breq	.+38     	; 0x13c <DcMotor_Control+0x76>
 116:	17 c0       	rjmp	.+46     	; 0x146 <DcMotor_Control+0x80>
	{   case DC_MOTOR_SPEED_STOP: 
		Pwm_SetDutyCycle(PWM_CHANNEL_1, 0U);
 118:	60 e0       	ldi	r22, 0x00	; 0
 11a:	70 e0       	ldi	r23, 0x00	; 0
 11c:	81 e0       	ldi	r24, 0x01	; 1
 11e:	0e 94 92 02 	call	0x524	; 0x524 <Pwm_SetDutyCycle>
		break;
 122:	11 c0       	rjmp	.+34     	; 0x146 <DcMotor_Control+0x80>
		case DC_MOTOR_SPEED_LOW:
		Pwm_SetDutyCycle(PWM_CHANNEL_1, 20U);
 124:	64 e1       	ldi	r22, 0x14	; 20
 126:	70 e0       	ldi	r23, 0x00	; 0
 128:	81 e0       	ldi	r24, 0x01	; 1
 12a:	0e 94 92 02 	call	0x524	; 0x524 <Pwm_SetDutyCycle>
		break;
 12e:	0b c0       	rjmp	.+22     	; 0x146 <DcMotor_Control+0x80>
		case DC_MOTOR_SPEED_MID:
		Pwm_SetDutyCycle(PWM_CHANNEL_1, 50U);
 130:	62 e3       	ldi	r22, 0x32	; 50
 132:	70 e0       	ldi	r23, 0x00	; 0
 134:	81 e0       	ldi	r24, 0x01	; 1
 136:	0e 94 92 02 	call	0x524	; 0x524 <Pwm_SetDutyCycle>
		break;
 13a:	05 c0       	rjmp	.+10     	; 0x146 <DcMotor_Control+0x80>
		case DC_MOTOR_SPEED_HIGH:
		Pwm_SetDutyCycle(PWM_CHANNEL_1, 90U);
 13c:	6a e5       	ldi	r22, 0x5A	; 90
 13e:	70 e0       	ldi	r23, 0x00	; 0
 140:	81 e0       	ldi	r24, 0x01	; 1
 142:	0e 94 92 02 	call	0x524	; 0x524 <Pwm_SetDutyCycle>
		break;
		default:
		break;
	}
}
 146:	df 91       	pop	r29
 148:	cf 91       	pop	r28
 14a:	08 95       	ret

0000014c <main>:
#include "DC_Motor.h"
#include "Dio.h"
#include "Pwm.h"
#define F_CPU 16000000UL
int main(void)
{
 14c:	cf 93       	push	r28
 14e:	df 93       	push	r29
 150:	cd b7       	in	r28, 0x3d	; 61
 152:	de b7       	in	r29, 0x3e	; 62
 154:	27 97       	sbiw	r28, 0x07	; 7
 156:	0f b6       	in	r0, 0x3f	; 63
 158:	f8 94       	cli
 15a:	de bf       	out	0x3e, r29	; 62
 15c:	0f be       	out	0x3f, r0	; 63
 15e:	cd bf       	out	0x3d, r28	; 61

	UART_configurations configs = {
 160:	80 e8       	ldi	r24, 0x80	; 128
 162:	95 e2       	ldi	r25, 0x25	; 37
 164:	a0 e0       	ldi	r26, 0x00	; 0
 166:	b0 e0       	ldi	r27, 0x00	; 0
 168:	89 83       	std	Y+1, r24	; 0x01
 16a:	9a 83       	std	Y+2, r25	; 0x02
 16c:	ab 83       	std	Y+3, r26	; 0x03
 16e:	bc 83       	std	Y+4, r27	; 0x04
 170:	1d 82       	std	Y+5, r1	; 0x05
 172:	1e 82       	std	Y+6, r1	; 0x06
 174:	1f 82       	std	Y+7, r1	; 0x07
		9600,
		BITS_5,
		NO_PARITY,
     	BITS_1
	};
	UART_init(&configs);
 176:	ce 01       	movw	r24, r28
 178:	01 96       	adiw	r24, 0x01	; 1
 17a:	0e 94 21 03 	call	0x642	; 0x642 <UART_init>
	uint8 val = 0;
	
    DcMotor_Init(DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 17e:	61 e0       	ldi	r22, 0x01	; 1
 180:	80 e0       	ldi	r24, 0x00	; 0
 182:	0e 94 49 00 	call	0x92	; 0x92 <DcMotor_Init>
   DcMotor_Init(DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 186:	63 e0       	ldi	r22, 0x03	; 3
 188:	82 e0       	ldi	r24, 0x02	; 2
 18a:	0e 94 49 00 	call	0x92	; 0x92 <DcMotor_Init>
	
    /* Replace with your application code */
    while (1) 
    {   
	
		val = UART_receiveByte();
 18e:	0e 94 76 03 	call	0x6ec	; 0x6ec <UART_receiveByte>
			

		if (val == 17){
 192:	81 31       	cpi	r24, 0x11	; 17
 194:	b1 f4       	brne	.+44     	; 0x1c2 <main+0x76>
			DcMotor_Control(DC_MOTOR_TURN_CCW,DC_MOTOR_SPEED_MID,DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 196:	21 e0       	ldi	r18, 0x01	; 1
 198:	40 e0       	ldi	r20, 0x00	; 0
 19a:	62 e0       	ldi	r22, 0x02	; 2
 19c:	81 e0       	ldi	r24, 0x01	; 1
 19e:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
			DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_MID,DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 1a2:	23 e0       	ldi	r18, 0x03	; 3
 1a4:	42 e0       	ldi	r20, 0x02	; 2
 1a6:	62 e0       	ldi	r22, 0x02	; 2
 1a8:	80 e0       	ldi	r24, 0x00	; 0
 1aa:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 1ae:	2f ef       	ldi	r18, 0xFF	; 255
 1b0:	85 ea       	ldi	r24, 0xA5	; 165
 1b2:	9e e0       	ldi	r25, 0x0E	; 14
 1b4:	21 50       	subi	r18, 0x01	; 1
 1b6:	80 40       	sbci	r24, 0x00	; 0
 1b8:	90 40       	sbci	r25, 0x00	; 0
 1ba:	e1 f7       	brne	.-8      	; 0x1b4 <main+0x68>
 1bc:	00 c0       	rjmp	.+0      	; 0x1be <main+0x72>
 1be:	00 00       	nop
 1c0:	77 c0       	rjmp	.+238    	; 0x2b0 <main+0x164>
			_delay_ms(300);
		}
		else if (val == 18){
 1c2:	82 31       	cpi	r24, 0x12	; 18
 1c4:	b1 f4       	brne	.+44     	; 0x1f2 <main+0xa6>
	DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_MID,DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 1c6:	21 e0       	ldi	r18, 0x01	; 1
 1c8:	40 e0       	ldi	r20, 0x00	; 0
 1ca:	62 e0       	ldi	r22, 0x02	; 2
 1cc:	80 e0       	ldi	r24, 0x00	; 0
 1ce:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
			DcMotor_Control(DC_MOTOR_TURN_CCW,DC_MOTOR_SPEED_MID,DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 1d2:	23 e0       	ldi	r18, 0x03	; 3
 1d4:	42 e0       	ldi	r20, 0x02	; 2
 1d6:	62 e0       	ldi	r22, 0x02	; 2
 1d8:	81 e0       	ldi	r24, 0x01	; 1
 1da:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
 1de:	2f ef       	ldi	r18, 0xFF	; 255
 1e0:	85 ea       	ldi	r24, 0xA5	; 165
 1e2:	9e e0       	ldi	r25, 0x0E	; 14
 1e4:	21 50       	subi	r18, 0x01	; 1
 1e6:	80 40       	sbci	r24, 0x00	; 0
 1e8:	90 40       	sbci	r25, 0x00	; 0
 1ea:	e1 f7       	brne	.-8      	; 0x1e4 <main+0x98>
 1ec:	00 c0       	rjmp	.+0      	; 0x1ee <main+0xa2>
 1ee:	00 00       	nop
 1f0:	5f c0       	rjmp	.+190    	; 0x2b0 <main+0x164>
				_delay_ms(300);
		}
		else if (val == 19){
 1f2:	83 31       	cpi	r24, 0x13	; 19
 1f4:	b1 f4       	brne	.+44     	; 0x222 <main+0xd6>
			DcMotor_Control(DC_MOTOR_TURN_CCW,DC_MOTOR_SPEED_MID,DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 1f6:	21 e0       	ldi	r18, 0x01	; 1
 1f8:	40 e0       	ldi	r20, 0x00	; 0
 1fa:	62 e0       	ldi	r22, 0x02	; 2
 1fc:	81 e0       	ldi	r24, 0x01	; 1
 1fe:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
			DcMotor_Control(DC_MOTOR_TURN_CCW,DC_MOTOR_SPEED_MID,DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 202:	23 e0       	ldi	r18, 0x03	; 3
 204:	42 e0       	ldi	r20, 0x02	; 2
 206:	62 e0       	ldi	r22, 0x02	; 2
 208:	81 e0       	ldi	r24, 0x01	; 1
 20a:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
 20e:	2f ef       	ldi	r18, 0xFF	; 255
 210:	85 ea       	ldi	r24, 0xA5	; 165
 212:	9e e0       	ldi	r25, 0x0E	; 14
 214:	21 50       	subi	r18, 0x01	; 1
 216:	80 40       	sbci	r24, 0x00	; 0
 218:	90 40       	sbci	r25, 0x00	; 0
 21a:	e1 f7       	brne	.-8      	; 0x214 <main+0xc8>
 21c:	00 c0       	rjmp	.+0      	; 0x21e <main+0xd2>
 21e:	00 00       	nop
 220:	47 c0       	rjmp	.+142    	; 0x2b0 <main+0x164>
				_delay_ms(300);
		}
		else if (val == 20){
 222:	84 31       	cpi	r24, 0x14	; 20
 224:	b1 f4       	brne	.+44     	; 0x252 <main+0x106>
			DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_MID,DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 226:	21 e0       	ldi	r18, 0x01	; 1
 228:	40 e0       	ldi	r20, 0x00	; 0
 22a:	62 e0       	ldi	r22, 0x02	; 2
 22c:	80 e0       	ldi	r24, 0x00	; 0
 22e:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
			DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_MID,DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 232:	23 e0       	ldi	r18, 0x03	; 3
 234:	42 e0       	ldi	r20, 0x02	; 2
 236:	62 e0       	ldi	r22, 0x02	; 2
 238:	80 e0       	ldi	r24, 0x00	; 0
 23a:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
 23e:	2f ef       	ldi	r18, 0xFF	; 255
 240:	85 ea       	ldi	r24, 0xA5	; 165
 242:	9e e0       	ldi	r25, 0x0E	; 14
 244:	21 50       	subi	r18, 0x01	; 1
 246:	80 40       	sbci	r24, 0x00	; 0
 248:	90 40       	sbci	r25, 0x00	; 0
 24a:	e1 f7       	brne	.-8      	; 0x244 <main+0xf8>
 24c:	00 c0       	rjmp	.+0      	; 0x24e <main+0x102>
 24e:	00 00       	nop
 250:	2f c0       	rjmp	.+94     	; 0x2b0 <main+0x164>
				_delay_ms(300);
		}
		else if (val == 21){
 252:	85 31       	cpi	r24, 0x15	; 21
 254:	b1 f4       	brne	.+44     	; 0x282 <main+0x136>
			DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_HIGH,DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 256:	21 e0       	ldi	r18, 0x01	; 1
 258:	40 e0       	ldi	r20, 0x00	; 0
 25a:	63 e0       	ldi	r22, 0x03	; 3
 25c:	80 e0       	ldi	r24, 0x00	; 0
 25e:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
         	DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_HIGH,DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 262:	23 e0       	ldi	r18, 0x03	; 3
 264:	42 e0       	ldi	r20, 0x02	; 2
 266:	63 e0       	ldi	r22, 0x03	; 3
 268:	80 e0       	ldi	r24, 0x00	; 0
 26a:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
 26e:	2f ef       	ldi	r18, 0xFF	; 255
 270:	85 ea       	ldi	r24, 0xA5	; 165
 272:	9e e0       	ldi	r25, 0x0E	; 14
 274:	21 50       	subi	r18, 0x01	; 1
 276:	80 40       	sbci	r24, 0x00	; 0
 278:	90 40       	sbci	r25, 0x00	; 0
 27a:	e1 f7       	brne	.-8      	; 0x274 <main+0x128>
 27c:	00 c0       	rjmp	.+0      	; 0x27e <main+0x132>
 27e:	00 00       	nop
 280:	17 c0       	rjmp	.+46     	; 0x2b0 <main+0x164>
			 	_delay_ms(300);
		}
		else	if (val == 22){
 282:	86 31       	cpi	r24, 0x16	; 22
 284:	a9 f4       	brne	.+42     	; 0x2b0 <main+0x164>
			DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_STOP,DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 286:	21 e0       	ldi	r18, 0x01	; 1
 288:	40 e0       	ldi	r20, 0x00	; 0
 28a:	60 e0       	ldi	r22, 0x00	; 0
 28c:	80 e0       	ldi	r24, 0x00	; 0
 28e:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
			DcMotor_Control(DC_MOTOR_TURN_CCW,DC_MOTOR_SPEED_STOP,DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 292:	23 e0       	ldi	r18, 0x03	; 3
 294:	42 e0       	ldi	r20, 0x02	; 2
 296:	60 e0       	ldi	r22, 0x00	; 0
 298:	81 e0       	ldi	r24, 0x01	; 1
 29a:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
 29e:	2f ef       	ldi	r18, 0xFF	; 255
 2a0:	85 ea       	ldi	r24, 0xA5	; 165
 2a2:	9e e0       	ldi	r25, 0x0E	; 14
 2a4:	21 50       	subi	r18, 0x01	; 1
 2a6:	80 40       	sbci	r24, 0x00	; 0
 2a8:	90 40       	sbci	r25, 0x00	; 0
 2aa:	e1 f7       	brne	.-8      	; 0x2a4 <main+0x158>
 2ac:	00 c0       	rjmp	.+0      	; 0x2ae <main+0x162>
 2ae:	00 00       	nop
				_delay_ms(300);
		}
    DcMotor_Control(DC_MOTOR_TURN_CW,DC_MOTOR_SPEED_STOP,DC_MOTOR1_IN1_PIN,DC_MOTOR1_IN2_PIN);
 2b0:	21 e0       	ldi	r18, 0x01	; 1
 2b2:	40 e0       	ldi	r20, 0x00	; 0
 2b4:	60 e0       	ldi	r22, 0x00	; 0
 2b6:	80 e0       	ldi	r24, 0x00	; 0
 2b8:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>
	DcMotor_Control(DC_MOTOR_TURN_CCW,DC_MOTOR_SPEED_STOP,DC_MOTOR2_IN1_PIN,DC_MOTOR2_IN2_PIN);
 2bc:	23 e0       	ldi	r18, 0x03	; 3
 2be:	42 e0       	ldi	r20, 0x02	; 2
 2c0:	60 e0       	ldi	r22, 0x00	; 0
 2c2:	81 e0       	ldi	r24, 0x01	; 1
 2c4:	0e 94 63 00 	call	0xc6	; 0xc6 <DcMotor_Control>

	}
 2c8:	62 cf       	rjmp	.-316    	; 0x18e <main+0x42>

000002ca <Dio_ChannelDirectionSet>:

DioPinStateEnum_t Dio_ChannelRead(volatile uint8 * Port_reg, DioPinEnum_t Channel)
{
	DioPinStateEnum_t u8LocalPinValue = READ_BIT(*Port_reg,Channel);
	return (u8LocalPinValue);
}
 2ca:	44 23       	and	r20, r20
 2cc:	19 f0       	breq	.+6      	; 0x2d4 <Dio_ChannelDirectionSet+0xa>
 2ce:	41 30       	cpi	r20, 0x01	; 1
 2d0:	71 f0       	breq	.+28     	; 0x2ee <Dio_ChannelDirectionSet+0x24>
 2d2:	08 95       	ret
 2d4:	fc 01       	movw	r30, r24
 2d6:	40 81       	ld	r20, Z
 2d8:	21 e0       	ldi	r18, 0x01	; 1
 2da:	30 e0       	ldi	r19, 0x00	; 0
 2dc:	02 c0       	rjmp	.+4      	; 0x2e2 <Dio_ChannelDirectionSet+0x18>
 2de:	22 0f       	add	r18, r18
 2e0:	33 1f       	adc	r19, r19
 2e2:	6a 95       	dec	r22
 2e4:	e2 f7       	brpl	.-8      	; 0x2de <Dio_ChannelDirectionSet+0x14>
 2e6:	20 95       	com	r18
 2e8:	24 23       	and	r18, r20
 2ea:	20 83       	st	Z, r18
 2ec:	08 95       	ret
 2ee:	fc 01       	movw	r30, r24
 2f0:	40 81       	ld	r20, Z
 2f2:	21 e0       	ldi	r18, 0x01	; 1
 2f4:	30 e0       	ldi	r19, 0x00	; 0
 2f6:	02 c0       	rjmp	.+4      	; 0x2fc <Dio_ChannelDirectionSet+0x32>
 2f8:	22 0f       	add	r18, r18
 2fa:	33 1f       	adc	r19, r19
 2fc:	6a 95       	dec	r22
 2fe:	e2 f7       	brpl	.-8      	; 0x2f8 <Dio_ChannelDirectionSet+0x2e>
 300:	24 2b       	or	r18, r20
 302:	20 83       	st	Z, r18
 304:	08 95       	ret

00000306 <Dio_ChannelWrite>:

void Dio_ChannelWrite(volatile uint8 * Port_reg, DioPinEnum_t Channel, DioPinStateEnum_t State)
{
	switch(State)
 306:	44 23       	and	r20, r20
 308:	19 f0       	breq	.+6      	; 0x310 <Dio_ChannelWrite+0xa>
 30a:	41 30       	cpi	r20, 0x01	; 1
 30c:	71 f0       	breq	.+28     	; 0x32a <Dio_ChannelWrite+0x24>
 30e:	08 95       	ret
	{
		case DIO_LOW:
		CLEAR_BIT(*Port_reg,Channel);
 310:	fc 01       	movw	r30, r24
 312:	40 81       	ld	r20, Z
 314:	21 e0       	ldi	r18, 0x01	; 1
 316:	30 e0       	ldi	r19, 0x00	; 0
 318:	02 c0       	rjmp	.+4      	; 0x31e <Dio_ChannelWrite+0x18>
 31a:	22 0f       	add	r18, r18
 31c:	33 1f       	adc	r19, r19
 31e:	6a 95       	dec	r22
 320:	e2 f7       	brpl	.-8      	; 0x31a <Dio_ChannelWrite+0x14>
 322:	20 95       	com	r18
 324:	24 23       	and	r18, r20
 326:	20 83       	st	Z, r18
		break;
 328:	08 95       	ret
		case DIO_HIGH:
		SET_BIT(*Port_reg,Channel);
 32a:	fc 01       	movw	r30, r24
 32c:	40 81       	ld	r20, Z
 32e:	21 e0       	ldi	r18, 0x01	; 1
 330:	30 e0       	ldi	r19, 0x00	; 0
 332:	02 c0       	rjmp	.+4      	; 0x338 <Dio_ChannelWrite+0x32>
 334:	22 0f       	add	r18, r18
 336:	33 1f       	adc	r19, r19
 338:	6a 95       	dec	r22
 33a:	e2 f7       	brpl	.-8      	; 0x334 <Dio_ChannelWrite+0x2e>
 33c:	24 2b       	or	r18, r20
 33e:	20 83       	st	Z, r18
 340:	08 95       	ret

00000342 <Pwm_Init>:
#define F_CPU 16000000UL

uint16 gu16TimerTopValue = 0U;

void Pwm_Init(const Pwm_ConfigType *ConfigPtr)
{
 342:	cf 92       	push	r12
 344:	df 92       	push	r13
 346:	ef 92       	push	r14
 348:	ff 92       	push	r15
 34a:	0f 93       	push	r16
 34c:	1f 93       	push	r17
 34e:	cf 93       	push	r28
 350:	df 93       	push	r29
 352:	fc 01       	movw	r30, r24
	switch(ConfigPtr->PwmCh)
 354:	80 81       	ld	r24, Z
 356:	88 23       	and	r24, r24
 358:	19 f0       	breq	.+6      	; 0x360 <Pwm_Init+0x1e>
 35a:	81 30       	cpi	r24, 0x01	; 1
 35c:	99 f1       	breq	.+102    	; 0x3c4 <Pwm_Init+0x82>
 35e:	d9 c0       	rjmp	.+434    	; 0x512 <__EEPROM_REGION_LENGTH__+0x112>
	{
		case PWM_CHANNEL_0:
		/* !Comment: Clear Registers before applying configuration */
		*TIMER0_CTRL_REG = 0x00U;
 360:	13 be       	out	0x33, r1	; 51
		*TIMER0_COUNTER_REG = 0x00U;
 362:	12 be       	out	0x32, r1	; 50
		/* !Comment: Apply configuration */
		*TIMER0_CTRL_REG |= ConfigPtr->PwmClkDiv | ConfigPtr->PwmMode | ConfigPtr->PwmPolarity;
 364:	93 b7       	in	r25, 0x33	; 51
 366:	33 81       	ldd	r19, Z+3	; 0x03
 368:	81 81       	ldd	r24, Z+1	; 0x01
 36a:	22 81       	ldd	r18, Z+2	; 0x02
 36c:	83 2b       	or	r24, r19
 36e:	82 2b       	or	r24, r18
 370:	89 2b       	or	r24, r25
 372:	83 bf       	out	0x33, r24	; 51
		switch(ConfigPtr->PwmPolarity)
 374:	82 81       	ldd	r24, Z+2	; 0x02
 376:	80 32       	cpi	r24, 0x20	; 32
 378:	b1 f0       	breq	.+44     	; 0x3a6 <Pwm_Init+0x64>
 37a:	80 33       	cpi	r24, 0x30	; 48
 37c:	09 f0       	breq	.+2      	; 0x380 <Pwm_Init+0x3e>
 37e:	c9 c0       	rjmp	.+402    	; 0x512 <__EEPROM_REGION_LENGTH__+0x112>
		{
			case PWM_HIGH:
			*TIMER0_CMP_REG = (uint8) (((100U - ConfigPtr->PwmDuty) / 100U) * PWM0_RESOLUTION);
 380:	80 85       	ldd	r24, Z+8	; 0x08
 382:	91 85       	ldd	r25, Z+9	; 0x09
 384:	24 e6       	ldi	r18, 0x64	; 100
 386:	30 e0       	ldi	r19, 0x00	; 0
 388:	28 1b       	sub	r18, r24
 38a:	39 0b       	sbc	r19, r25
 38c:	36 95       	lsr	r19
 38e:	27 95       	ror	r18
 390:	36 95       	lsr	r19
 392:	27 95       	ror	r18
 394:	ab e7       	ldi	r26, 0x7B	; 123
 396:	b4 e1       	ldi	r27, 0x14	; 20
 398:	0e 94 8b 05 	call	0xb16	; 0xb16 <__umulhisi3>
 39c:	96 95       	lsr	r25
 39e:	87 95       	ror	r24
 3a0:	81 95       	neg	r24
 3a2:	8c bf       	out	0x3c, r24	; 60
			break;
 3a4:	b6 c0       	rjmp	.+364    	; 0x512 <__EEPROM_REGION_LENGTH__+0x112>
			case PWM_LOW:
			*TIMER0_CMP_REG = (uint8) ((ConfigPtr->PwmDuty / 100U) * PWM0_RESOLUTION);
 3a6:	20 85       	ldd	r18, Z+8	; 0x08
 3a8:	31 85       	ldd	r19, Z+9	; 0x09
 3aa:	36 95       	lsr	r19
 3ac:	27 95       	ror	r18
 3ae:	36 95       	lsr	r19
 3b0:	27 95       	ror	r18
 3b2:	ab e7       	ldi	r26, 0x7B	; 123
 3b4:	b4 e1       	ldi	r27, 0x14	; 20
 3b6:	0e 94 8b 05 	call	0xb16	; 0xb16 <__umulhisi3>
 3ba:	96 95       	lsr	r25
 3bc:	87 95       	ror	r24
 3be:	81 95       	neg	r24
 3c0:	8c bf       	out	0x3c, r24	; 60
			break;
 3c2:	a7 c0       	rjmp	.+334    	; 0x512 <__EEPROM_REGION_LENGTH__+0x112>
			break;
		}
		break;
		case PWM_CHANNEL_1:
		/* !Comment: Clear Registers before applying configuration */
		*TIMER1_CTRL_A_REG = 0x00U;
 3c4:	1f bc       	out	0x2f, r1	; 47
		*TIMER1_CTRL_B_REG = 0x00U;
 3c6:	1e bc       	out	0x2e, r1	; 46
		*(uint16 *)TIMER1_COUNTER_LOW_REG = 0x00U;
 3c8:	1d bc       	out	0x2d, r1	; 45
 3ca:	1c bc       	out	0x2c, r1	; 44
		/* !Comment: Apply configuration */
		switch(ConfigPtr->PwmMode)
 3cc:	81 81       	ldd	r24, Z+1	; 0x01
 3ce:	80 34       	cpi	r24, 0x40	; 64
 3d0:	79 f0       	breq	.+30     	; 0x3f0 <Pwm_Init+0xae>
 3d2:	88 34       	cpi	r24, 0x48	; 72
 3d4:	c9 f4       	brne	.+50     	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
		{
			case PWM_MODE_FAST:
			CLEAR_BIT(*TIMER1_CTRL_A_REG, 0U);
 3d6:	8f b5       	in	r24, 0x2f	; 47
 3d8:	8e 7f       	andi	r24, 0xFE	; 254
 3da:	8f bd       	out	0x2f, r24	; 47
			SET_BIT(*TIMER1_CTRL_A_REG, 1U);
 3dc:	8f b5       	in	r24, 0x2f	; 47
 3de:	82 60       	ori	r24, 0x02	; 2
 3e0:	8f bd       	out	0x2f, r24	; 47
			SET_BIT(*TIMER1_CTRL_B_REG, 3U);
 3e2:	8e b5       	in	r24, 0x2e	; 46
 3e4:	88 60       	ori	r24, 0x08	; 8
 3e6:	8e bd       	out	0x2e, r24	; 46
			SET_BIT(*TIMER1_CTRL_B_REG, 4U);
 3e8:	8e b5       	in	r24, 0x2e	; 46
 3ea:	80 61       	ori	r24, 0x10	; 16
 3ec:	8e bd       	out	0x2e, r24	; 46
			break;
 3ee:	0c c0       	rjmp	.+24     	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
			case PWM_MODE_PHASE_CORRECT:
			SET_BIT(*TIMER1_CTRL_A_REG, 0U);
 3f0:	8f b5       	in	r24, 0x2f	; 47
 3f2:	81 60       	ori	r24, 0x01	; 1
 3f4:	8f bd       	out	0x2f, r24	; 47
			SET_BIT(*TIMER1_CTRL_A_REG, 1U);
 3f6:	8f b5       	in	r24, 0x2f	; 47
 3f8:	82 60       	ori	r24, 0x02	; 2
 3fa:	8f bd       	out	0x2f, r24	; 47
			CLEAR_BIT(*TIMER1_CTRL_B_REG, 3U);
 3fc:	8e b5       	in	r24, 0x2e	; 46
 3fe:	87 7f       	andi	r24, 0xF7	; 247
 400:	8e bd       	out	0x2e, r24	; 46
			SET_BIT(*TIMER1_CTRL_B_REG, 4U);
 402:	8e b5       	in	r24, 0x2e	; 46
 404:	80 61       	ori	r24, 0x10	; 16
 406:	8e bd       	out	0x2e, r24	; 46
 408:	ef 01       	movw	r28, r30
			break;
			default:
			break;
		}
		/* !Comment: Set TOP ticks in ICR1 Register */
		gu16TimerTopValue = (uint16)(F_CPU / (ConfigPtr->PrescaleValue * (1000.0 / ConfigPtr->PwmPeriod))) - 1U;
 40a:	06 81       	ldd	r16, Z+6	; 0x06
 40c:	17 81       	ldd	r17, Z+7	; 0x07
 40e:	64 81       	ldd	r22, Z+4	; 0x04
 410:	75 81       	ldd	r23, Z+5	; 0x05
 412:	80 e0       	ldi	r24, 0x00	; 0
 414:	90 e0       	ldi	r25, 0x00	; 0
 416:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 41a:	9b 01       	movw	r18, r22
 41c:	ac 01       	movw	r20, r24
 41e:	60 e0       	ldi	r22, 0x00	; 0
 420:	70 e0       	ldi	r23, 0x00	; 0
 422:	8a e7       	ldi	r24, 0x7A	; 122
 424:	94 e4       	ldi	r25, 0x44	; 68
 426:	0e 94 ef 03 	call	0x7de	; 0x7de <__divsf3>
 42a:	6b 01       	movw	r12, r22
 42c:	7c 01       	movw	r14, r24
 42e:	b8 01       	movw	r22, r16
 430:	80 e0       	ldi	r24, 0x00	; 0
 432:	90 e0       	ldi	r25, 0x00	; 0
 434:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 438:	a7 01       	movw	r20, r14
 43a:	96 01       	movw	r18, r12
 43c:	0e 94 1e 05 	call	0xa3c	; 0xa3c <__mulsf3>
 440:	9b 01       	movw	r18, r22
 442:	ac 01       	movw	r20, r24
 444:	60 e0       	ldi	r22, 0x00	; 0
 446:	74 e2       	ldi	r23, 0x24	; 36
 448:	84 e7       	ldi	r24, 0x74	; 116
 44a:	9b e4       	ldi	r25, 0x4B	; 75
 44c:	0e 94 ef 03 	call	0x7de	; 0x7de <__divsf3>
 450:	0e 94 61 04 	call	0x8c2	; 0x8c2 <__fixunssfsi>
 454:	61 50       	subi	r22, 0x01	; 1
 456:	71 09       	sbc	r23, r1
 458:	70 93 7f 00 	sts	0x007F, r23	; 0x80007f <__data_end+0x1>
 45c:	60 93 7e 00 	sts	0x007E, r22	; 0x80007e <__data_end>
		*(uint16*)TIMER1_INP_CAP_LOW_REG = (uint16)gu16TimerTopValue;
 460:	77 bd       	out	0x27, r23	; 39
 462:	66 bd       	out	0x26, r22	; 38
		
		switch(ConfigPtr->PwmPolarity)
 464:	8a 81       	ldd	r24, Y+2	; 0x02
 466:	80 32       	cpi	r24, 0x20	; 32
 468:	61 f1       	breq	.+88     	; 0x4c2 <__EEPROM_REGION_LENGTH__+0xc2>
 46a:	80 33       	cpi	r24, 0x30	; 48
 46c:	09 f0       	breq	.+2      	; 0x470 <__EEPROM_REGION_LENGTH__+0x70>
 46e:	4d c0       	rjmp	.+154    	; 0x50a <__EEPROM_REGION_LENGTH__+0x10a>
		{
			case PWM_HIGH:
			SET_BIT(*TIMER1_CTRL_A_REG, 6U);
 470:	8f b5       	in	r24, 0x2f	; 47
 472:	80 64       	ori	r24, 0x40	; 64
 474:	8f bd       	out	0x2f, r24	; 47
			SET_BIT(*TIMER1_CTRL_A_REG, 7U);
 476:	8f b5       	in	r24, 0x2f	; 47
 478:	80 68       	ori	r24, 0x80	; 128
 47a:	8f bd       	out	0x2f, r24	; 47
			*(uint16 *)TIMER1_CMP_A_LOW_REG = (uint16) (((100U - ConfigPtr->PwmDuty) / 100.0) * gu16TimerTopValue);
 47c:	88 85       	ldd	r24, Y+8	; 0x08
 47e:	99 85       	ldd	r25, Y+9	; 0x09
 480:	64 e6       	ldi	r22, 0x64	; 100
 482:	70 e0       	ldi	r23, 0x00	; 0
 484:	68 1b       	sub	r22, r24
 486:	79 0b       	sbc	r23, r25
 488:	80 e0       	ldi	r24, 0x00	; 0
 48a:	90 e0       	ldi	r25, 0x00	; 0
 48c:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 490:	20 e0       	ldi	r18, 0x00	; 0
 492:	30 e0       	ldi	r19, 0x00	; 0
 494:	48 ec       	ldi	r20, 0xC8	; 200
 496:	52 e4       	ldi	r21, 0x42	; 66
 498:	0e 94 ef 03 	call	0x7de	; 0x7de <__divsf3>
 49c:	6b 01       	movw	r12, r22
 49e:	7c 01       	movw	r14, r24
 4a0:	60 91 7e 00 	lds	r22, 0x007E	; 0x80007e <__data_end>
 4a4:	70 91 7f 00 	lds	r23, 0x007F	; 0x80007f <__data_end+0x1>
 4a8:	80 e0       	ldi	r24, 0x00	; 0
 4aa:	90 e0       	ldi	r25, 0x00	; 0
 4ac:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 4b0:	a7 01       	movw	r20, r14
 4b2:	96 01       	movw	r18, r12
 4b4:	0e 94 1e 05 	call	0xa3c	; 0xa3c <__mulsf3>
 4b8:	0e 94 61 04 	call	0x8c2	; 0x8c2 <__fixunssfsi>
 4bc:	7b bd       	out	0x2b, r23	; 43
 4be:	6a bd       	out	0x2a, r22	; 42
			break;
 4c0:	24 c0       	rjmp	.+72     	; 0x50a <__EEPROM_REGION_LENGTH__+0x10a>
			case PWM_LOW:
			CLEAR_BIT(*TIMER1_CTRL_A_REG, 6U);
 4c2:	8f b5       	in	r24, 0x2f	; 47
 4c4:	8f 7b       	andi	r24, 0xBF	; 191
 4c6:	8f bd       	out	0x2f, r24	; 47
			SET_BIT(*TIMER1_CTRL_A_REG, 7U);
 4c8:	8f b5       	in	r24, 0x2f	; 47
 4ca:	80 68       	ori	r24, 0x80	; 128
 4cc:	8f bd       	out	0x2f, r24	; 47
			*(uint16 *)TIMER1_CMP_A_LOW_REG = (uint16) ((ConfigPtr->PwmDuty / 100.0) * gu16TimerTopValue);
 4ce:	68 85       	ldd	r22, Y+8	; 0x08
 4d0:	79 85       	ldd	r23, Y+9	; 0x09
 4d2:	80 e0       	ldi	r24, 0x00	; 0
 4d4:	90 e0       	ldi	r25, 0x00	; 0
 4d6:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 4da:	20 e0       	ldi	r18, 0x00	; 0
 4dc:	30 e0       	ldi	r19, 0x00	; 0
 4de:	48 ec       	ldi	r20, 0xC8	; 200
 4e0:	52 e4       	ldi	r21, 0x42	; 66
 4e2:	0e 94 ef 03 	call	0x7de	; 0x7de <__divsf3>
 4e6:	6b 01       	movw	r12, r22
 4e8:	7c 01       	movw	r14, r24
 4ea:	60 91 7e 00 	lds	r22, 0x007E	; 0x80007e <__data_end>
 4ee:	70 91 7f 00 	lds	r23, 0x007F	; 0x80007f <__data_end+0x1>
 4f2:	80 e0       	ldi	r24, 0x00	; 0
 4f4:	90 e0       	ldi	r25, 0x00	; 0
 4f6:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 4fa:	a7 01       	movw	r20, r14
 4fc:	96 01       	movw	r18, r12
 4fe:	0e 94 1e 05 	call	0xa3c	; 0xa3c <__mulsf3>
 502:	0e 94 61 04 	call	0x8c2	; 0x8c2 <__fixunssfsi>
 506:	7b bd       	out	0x2b, r23	; 43
 508:	6a bd       	out	0x2a, r22	; 42
			break;
			default:
			break;
		}
		*TIMER1_CTRL_B_REG |= ConfigPtr->PwmClkDiv;
 50a:	9e b5       	in	r25, 0x2e	; 46
 50c:	8b 81       	ldd	r24, Y+3	; 0x03
 50e:	89 2b       	or	r24, r25
 510:	8e bd       	out	0x2e, r24	; 46
		case PWM_CHANNEL_2:
		break;
		default:
		break;
	}	
}
 512:	df 91       	pop	r29
 514:	cf 91       	pop	r28
 516:	1f 91       	pop	r17
 518:	0f 91       	pop	r16
 51a:	ff 90       	pop	r15
 51c:	ef 90       	pop	r14
 51e:	df 90       	pop	r13
 520:	cf 90       	pop	r12
 522:	08 95       	ret

00000524 <Pwm_SetDutyCycle>:
void Pwm_SetDutyCycle(Pwm_ChannelType ChannelNumber, uint16 DutyCycle)
{
 524:	cf 92       	push	r12
 526:	df 92       	push	r13
 528:	ef 92       	push	r14
 52a:	ff 92       	push	r15
	switch(ChannelNumber)
 52c:	88 23       	and	r24, r24
 52e:	19 f0       	breq	.+6      	; 0x536 <Pwm_SetDutyCycle+0x12>
 530:	81 30       	cpi	r24, 0x01	; 1
 532:	39 f1       	breq	.+78     	; 0x582 <Pwm_SetDutyCycle+0x5e>
 534:	6c c0       	rjmp	.+216    	; 0x60e <Pwm_SetDutyCycle+0xea>
	{
		case PWM_CHANNEL_0:
		switch(gStrPwm_Configuration->PwmPolarity)
 536:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 53a:	80 32       	cpi	r24, 0x20	; 32
 53c:	a1 f0       	breq	.+40     	; 0x566 <Pwm_SetDutyCycle+0x42>
 53e:	80 33       	cpi	r24, 0x30	; 48
 540:	09 f0       	breq	.+2      	; 0x544 <Pwm_SetDutyCycle+0x20>
 542:	65 c0       	rjmp	.+202    	; 0x60e <Pwm_SetDutyCycle+0xea>
		{
			case PWM_HIGH:
			*TIMER0_CMP_REG = (uint8) (((100U - DutyCycle) / 100U) * PWM0_RESOLUTION);
 544:	24 e6       	ldi	r18, 0x64	; 100
 546:	30 e0       	ldi	r19, 0x00	; 0
 548:	26 1b       	sub	r18, r22
 54a:	37 0b       	sbc	r19, r23
 54c:	36 95       	lsr	r19
 54e:	27 95       	ror	r18
 550:	36 95       	lsr	r19
 552:	27 95       	ror	r18
 554:	ab e7       	ldi	r26, 0x7B	; 123
 556:	b4 e1       	ldi	r27, 0x14	; 20
 558:	0e 94 8b 05 	call	0xb16	; 0xb16 <__umulhisi3>
 55c:	96 95       	lsr	r25
 55e:	87 95       	ror	r24
 560:	81 95       	neg	r24
 562:	8c bf       	out	0x3c, r24	; 60
			break;
 564:	54 c0       	rjmp	.+168    	; 0x60e <Pwm_SetDutyCycle+0xea>
			case PWM_LOW:
			*TIMER0_CMP_REG = (uint8) ((DutyCycle / 100U) * PWM0_RESOLUTION);
 566:	9b 01       	movw	r18, r22
 568:	36 95       	lsr	r19
 56a:	27 95       	ror	r18
 56c:	36 95       	lsr	r19
 56e:	27 95       	ror	r18
 570:	ab e7       	ldi	r26, 0x7B	; 123
 572:	b4 e1       	ldi	r27, 0x14	; 20
 574:	0e 94 8b 05 	call	0xb16	; 0xb16 <__umulhisi3>
 578:	96 95       	lsr	r25
 57a:	87 95       	ror	r24
 57c:	81 95       	neg	r24
 57e:	8c bf       	out	0x3c, r24	; 60
			break;
 580:	46 c0       	rjmp	.+140    	; 0x60e <Pwm_SetDutyCycle+0xea>
			default:
			break;
		}
		break;
		case PWM_CHANNEL_1:
		switch(gStrPwm_Configuration->PwmPolarity)
 582:	80 91 62 00 	lds	r24, 0x0062	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 586:	80 32       	cpi	r24, 0x20	; 32
 588:	31 f1       	breq	.+76     	; 0x5d6 <Pwm_SetDutyCycle+0xb2>
 58a:	80 33       	cpi	r24, 0x30	; 48
 58c:	09 f0       	breq	.+2      	; 0x590 <Pwm_SetDutyCycle+0x6c>
 58e:	3f c0       	rjmp	.+126    	; 0x60e <Pwm_SetDutyCycle+0xea>
		{
			case PWM_HIGH:
			*(uint16 *)TIMER1_CMP_A_LOW_REG = (uint16) (((100U - DutyCycle) / 100.0) * gu16TimerTopValue);
 590:	84 e6       	ldi	r24, 0x64	; 100
 592:	90 e0       	ldi	r25, 0x00	; 0
 594:	9c 01       	movw	r18, r24
 596:	26 1b       	sub	r18, r22
 598:	37 0b       	sbc	r19, r23
 59a:	b9 01       	movw	r22, r18
 59c:	80 e0       	ldi	r24, 0x00	; 0
 59e:	90 e0       	ldi	r25, 0x00	; 0
 5a0:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 5a4:	20 e0       	ldi	r18, 0x00	; 0
 5a6:	30 e0       	ldi	r19, 0x00	; 0
 5a8:	48 ec       	ldi	r20, 0xC8	; 200
 5aa:	52 e4       	ldi	r21, 0x42	; 66
 5ac:	0e 94 ef 03 	call	0x7de	; 0x7de <__divsf3>
 5b0:	6b 01       	movw	r12, r22
 5b2:	7c 01       	movw	r14, r24
 5b4:	60 91 7e 00 	lds	r22, 0x007E	; 0x80007e <__data_end>
 5b8:	70 91 7f 00 	lds	r23, 0x007F	; 0x80007f <__data_end+0x1>
 5bc:	80 e0       	ldi	r24, 0x00	; 0
 5be:	90 e0       	ldi	r25, 0x00	; 0
 5c0:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 5c4:	a7 01       	movw	r20, r14
 5c6:	96 01       	movw	r18, r12
 5c8:	0e 94 1e 05 	call	0xa3c	; 0xa3c <__mulsf3>
 5cc:	0e 94 61 04 	call	0x8c2	; 0x8c2 <__fixunssfsi>
 5d0:	7b bd       	out	0x2b, r23	; 43
 5d2:	6a bd       	out	0x2a, r22	; 42
			break;
 5d4:	1c c0       	rjmp	.+56     	; 0x60e <Pwm_SetDutyCycle+0xea>
			case PWM_LOW:
			*(uint16 *)TIMER1_CMP_A_LOW_REG = (uint16) ((DutyCycle / 100.0) * gu16TimerTopValue);
 5d6:	80 e0       	ldi	r24, 0x00	; 0
 5d8:	90 e0       	ldi	r25, 0x00	; 0
 5da:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 5de:	20 e0       	ldi	r18, 0x00	; 0
 5e0:	30 e0       	ldi	r19, 0x00	; 0
 5e2:	48 ec       	ldi	r20, 0xC8	; 200
 5e4:	52 e4       	ldi	r21, 0x42	; 66
 5e6:	0e 94 ef 03 	call	0x7de	; 0x7de <__divsf3>
 5ea:	6b 01       	movw	r12, r22
 5ec:	7c 01       	movw	r14, r24
 5ee:	60 91 7e 00 	lds	r22, 0x007E	; 0x80007e <__data_end>
 5f2:	70 91 7f 00 	lds	r23, 0x007F	; 0x80007f <__data_end+0x1>
 5f6:	80 e0       	ldi	r24, 0x00	; 0
 5f8:	90 e0       	ldi	r25, 0x00	; 0
 5fa:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 5fe:	a7 01       	movw	r20, r14
 600:	96 01       	movw	r18, r12
 602:	0e 94 1e 05 	call	0xa3c	; 0xa3c <__mulsf3>
 606:	0e 94 61 04 	call	0x8c2	; 0x8c2 <__fixunssfsi>
 60a:	7b bd       	out	0x2b, r23	; 43
 60c:	6a bd       	out	0x2a, r22	; 42
		case PWM_CHANNEL_2:
		break;
		default:
		break;
	}
}
 60e:	ff 90       	pop	r15
 610:	ef 90       	pop	r14
 612:	df 90       	pop	r13
 614:	cf 90       	pop	r12
 616:	08 95       	ret

00000618 <__vector_14>:
		return UDR;
	}
	else{
		return 0xFF;
	}
}
 618:	1f 92       	push	r1
 61a:	0f 92       	push	r0
 61c:	0f b6       	in	r0, 0x3f	; 63
 61e:	0f 92       	push	r0
 620:	11 24       	eor	r1, r1
 622:	8f 93       	push	r24
 624:	80 91 80 00 	lds	r24, 0x0080	; 0x800080 <g_sentFlag>
 628:	88 23       	and	r24, r24
 62a:	29 f0       	breq	.+10     	; 0x636 <__vector_14+0x1e>
 62c:	80 91 81 00 	lds	r24, 0x0081	; 0x800081 <g_byteToBeSent>
 630:	8c b9       	out	0x0c, r24	; 12
 632:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <g_sentFlag>
 636:	8f 91       	pop	r24
 638:	0f 90       	pop	r0
 63a:	0f be       	out	0x3f, r0	; 63
 63c:	0f 90       	pop	r0
 63e:	1f 90       	pop	r1
 640:	18 95       	reti

00000642 <UART_init>:
 642:	fc 01       	movw	r30, r24
 644:	8b b1       	in	r24, 0x0b	; 11
 646:	82 60       	ori	r24, 0x02	; 2
 648:	8b b9       	out	0x0b, r24	; 11
 64a:	8a b1       	in	r24, 0x0a	; 10
 64c:	88 61       	ori	r24, 0x18	; 24
 64e:	8a b9       	out	0x0a, r24	; 10
 650:	8a b1       	in	r24, 0x0a	; 10
 652:	80 62       	ori	r24, 0x20	; 32
 654:	8a b9       	out	0x0a, r24	; 10
 656:	8a b1       	in	r24, 0x0a	; 10
 658:	8b 7f       	andi	r24, 0xFB	; 251
 65a:	8a b9       	out	0x0a, r24	; 10
 65c:	8a b1       	in	r24, 0x0a	; 10
 65e:	8a b9       	out	0x0a, r24	; 10
 660:	80 b5       	in	r24, 0x20	; 32
 662:	80 68       	ori	r24, 0x80	; 128
 664:	80 bd       	out	0x20, r24	; 32
 666:	90 b5       	in	r25, 0x20	; 32
 668:	85 81       	ldd	r24, Z+5	; 0x05
 66a:	83 70       	andi	r24, 0x03	; 3
 66c:	40 e1       	ldi	r20, 0x10	; 16
 66e:	84 9f       	mul	r24, r20
 670:	90 01       	movw	r18, r0
 672:	11 24       	eor	r1, r1
 674:	89 2f       	mov	r24, r25
 676:	8f 7c       	andi	r24, 0xCF	; 207
 678:	28 2b       	or	r18, r24
 67a:	20 bd       	out	0x20, r18	; 32
 67c:	80 b5       	in	r24, 0x20	; 32
 67e:	87 7f       	andi	r24, 0xF7	; 247
 680:	80 bd       	out	0x20, r24	; 32
 682:	80 b5       	in	r24, 0x20	; 32
 684:	96 81       	ldd	r25, Z+6	; 0x06
 686:	29 2f       	mov	r18, r25
 688:	30 e0       	ldi	r19, 0x00	; 0
 68a:	22 0f       	add	r18, r18
 68c:	33 1f       	adc	r19, r19
 68e:	22 0f       	add	r18, r18
 690:	33 1f       	adc	r19, r19
 692:	22 0f       	add	r18, r18
 694:	33 1f       	adc	r19, r19
 696:	28 2b       	or	r18, r24
 698:	20 bd       	out	0x20, r18	; 32
 69a:	80 b5       	in	r24, 0x20	; 32
 69c:	94 81       	ldd	r25, Z+4	; 0x04
 69e:	93 70       	andi	r25, 0x03	; 3
 6a0:	29 2f       	mov	r18, r25
 6a2:	30 e0       	ldi	r19, 0x00	; 0
 6a4:	22 0f       	add	r18, r18
 6a6:	33 1f       	adc	r19, r19
 6a8:	89 7f       	andi	r24, 0xF9	; 249
 6aa:	28 2b       	or	r18, r24
 6ac:	20 bd       	out	0x20, r18	; 32
 6ae:	60 81       	ld	r22, Z
 6b0:	71 81       	ldd	r23, Z+1	; 0x01
 6b2:	82 81       	ldd	r24, Z+2	; 0x02
 6b4:	93 81       	ldd	r25, Z+3	; 0x03
 6b6:	0e 94 90 04 	call	0x920	; 0x920 <__floatunsisf>
 6ba:	20 e0       	ldi	r18, 0x00	; 0
 6bc:	30 e0       	ldi	r19, 0x00	; 0
 6be:	40 e0       	ldi	r20, 0x00	; 0
 6c0:	51 e4       	ldi	r21, 0x41	; 65
 6c2:	0e 94 1e 05 	call	0xa3c	; 0xa3c <__mulsf3>
 6c6:	9b 01       	movw	r18, r22
 6c8:	ac 01       	movw	r20, r24
 6ca:	60 e0       	ldi	r22, 0x00	; 0
 6cc:	74 e2       	ldi	r23, 0x24	; 36
 6ce:	84 e7       	ldi	r24, 0x74	; 116
 6d0:	9b e4       	ldi	r25, 0x4B	; 75
 6d2:	0e 94 ef 03 	call	0x7de	; 0x7de <__divsf3>
 6d6:	20 e0       	ldi	r18, 0x00	; 0
 6d8:	30 e0       	ldi	r19, 0x00	; 0
 6da:	40 e8       	ldi	r20, 0x80	; 128
 6dc:	5f e3       	ldi	r21, 0x3F	; 63
 6de:	0e 94 82 03 	call	0x704	; 0x704 <__subsf3>
 6e2:	0e 94 61 04 	call	0x8c2	; 0x8c2 <__fixunssfsi>
 6e6:	69 b9       	out	0x09, r22	; 9
 6e8:	70 bd       	out	0x20, r23	; 32
 6ea:	08 95       	ret

000006ec <UART_receiveByte>:
• Inputs: None
• Return:
		 UDR register value if RXC flag is set or 0xFF if not
 *******************************************************************************/
uint8 UART_receiveByte(void){
	while(BIT_IS_CLEAR(UCSRA, RXC));
 6ec:	5f 9b       	sbis	0x0b, 7	; 11
 6ee:	fe cf       	rjmp	.-4      	; 0x6ec <UART_receiveByte>
	if(BIT_IS_CLEAR(UCSRA, FE) && BIT_IS_CLEAR(UCSRA, PE)){
 6f0:	5c 99       	sbic	0x0b, 4	; 11
 6f2:	04 c0       	rjmp	.+8      	; 0x6fc <UART_receiveByte+0x10>
 6f4:	5a 99       	sbic	0x0b, 2	; 11
 6f6:	04 c0       	rjmp	.+8      	; 0x700 <UART_receiveByte+0x14>
		return UDR;
 6f8:	8c b1       	in	r24, 0x0c	; 12
 6fa:	08 95       	ret
	}
	else{
		return 0xFF;
 6fc:	8f ef       	ldi	r24, 0xFF	; 255
 6fe:	08 95       	ret
 700:	8f ef       	ldi	r24, 0xFF	; 255
	}
}
 702:	08 95       	ret

00000704 <__subsf3>:
 704:	50 58       	subi	r21, 0x80	; 128

00000706 <__addsf3>:
 706:	bb 27       	eor	r27, r27
 708:	aa 27       	eor	r26, r26
 70a:	0e 94 9a 03 	call	0x734	; 0x734 <__addsf3x>
 70e:	0c 94 e4 04 	jmp	0x9c8	; 0x9c8 <__fp_round>
 712:	0e 94 d6 04 	call	0x9ac	; 0x9ac <__fp_pscA>
 716:	38 f0       	brcs	.+14     	; 0x726 <__addsf3+0x20>
 718:	0e 94 dd 04 	call	0x9ba	; 0x9ba <__fp_pscB>
 71c:	20 f0       	brcs	.+8      	; 0x726 <__addsf3+0x20>
 71e:	39 f4       	brne	.+14     	; 0x72e <__addsf3+0x28>
 720:	9f 3f       	cpi	r25, 0xFF	; 255
 722:	19 f4       	brne	.+6      	; 0x72a <__addsf3+0x24>
 724:	26 f4       	brtc	.+8      	; 0x72e <__addsf3+0x28>
 726:	0c 94 d3 04 	jmp	0x9a6	; 0x9a6 <__fp_nan>
 72a:	0e f4       	brtc	.+2      	; 0x72e <__addsf3+0x28>
 72c:	e0 95       	com	r30
 72e:	e7 fb       	bst	r30, 7
 730:	0c 94 cd 04 	jmp	0x99a	; 0x99a <__fp_inf>

00000734 <__addsf3x>:
 734:	e9 2f       	mov	r30, r25
 736:	0e 94 f5 04 	call	0x9ea	; 0x9ea <__fp_split3>
 73a:	58 f3       	brcs	.-42     	; 0x712 <__addsf3+0xc>
 73c:	ba 17       	cp	r27, r26
 73e:	62 07       	cpc	r22, r18
 740:	73 07       	cpc	r23, r19
 742:	84 07       	cpc	r24, r20
 744:	95 07       	cpc	r25, r21
 746:	20 f0       	brcs	.+8      	; 0x750 <__addsf3x+0x1c>
 748:	79 f4       	brne	.+30     	; 0x768 <__addsf3x+0x34>
 74a:	a6 f5       	brtc	.+104    	; 0x7b4 <__addsf3x+0x80>
 74c:	0c 94 17 05 	jmp	0xa2e	; 0xa2e <__fp_zero>
 750:	0e f4       	brtc	.+2      	; 0x754 <__addsf3x+0x20>
 752:	e0 95       	com	r30
 754:	0b 2e       	mov	r0, r27
 756:	ba 2f       	mov	r27, r26
 758:	a0 2d       	mov	r26, r0
 75a:	0b 01       	movw	r0, r22
 75c:	b9 01       	movw	r22, r18
 75e:	90 01       	movw	r18, r0
 760:	0c 01       	movw	r0, r24
 762:	ca 01       	movw	r24, r20
 764:	a0 01       	movw	r20, r0
 766:	11 24       	eor	r1, r1
 768:	ff 27       	eor	r31, r31
 76a:	59 1b       	sub	r21, r25
 76c:	99 f0       	breq	.+38     	; 0x794 <__addsf3x+0x60>
 76e:	59 3f       	cpi	r21, 0xF9	; 249
 770:	50 f4       	brcc	.+20     	; 0x786 <__addsf3x+0x52>
 772:	50 3e       	cpi	r21, 0xE0	; 224
 774:	68 f1       	brcs	.+90     	; 0x7d0 <__addsf3x+0x9c>
 776:	1a 16       	cp	r1, r26
 778:	f0 40       	sbci	r31, 0x00	; 0
 77a:	a2 2f       	mov	r26, r18
 77c:	23 2f       	mov	r18, r19
 77e:	34 2f       	mov	r19, r20
 780:	44 27       	eor	r20, r20
 782:	58 5f       	subi	r21, 0xF8	; 248
 784:	f3 cf       	rjmp	.-26     	; 0x76c <__addsf3x+0x38>
 786:	46 95       	lsr	r20
 788:	37 95       	ror	r19
 78a:	27 95       	ror	r18
 78c:	a7 95       	ror	r26
 78e:	f0 40       	sbci	r31, 0x00	; 0
 790:	53 95       	inc	r21
 792:	c9 f7       	brne	.-14     	; 0x786 <__addsf3x+0x52>
 794:	7e f4       	brtc	.+30     	; 0x7b4 <__addsf3x+0x80>
 796:	1f 16       	cp	r1, r31
 798:	ba 0b       	sbc	r27, r26
 79a:	62 0b       	sbc	r22, r18
 79c:	73 0b       	sbc	r23, r19
 79e:	84 0b       	sbc	r24, r20
 7a0:	ba f0       	brmi	.+46     	; 0x7d0 <__addsf3x+0x9c>
 7a2:	91 50       	subi	r25, 0x01	; 1
 7a4:	a1 f0       	breq	.+40     	; 0x7ce <__addsf3x+0x9a>
 7a6:	ff 0f       	add	r31, r31
 7a8:	bb 1f       	adc	r27, r27
 7aa:	66 1f       	adc	r22, r22
 7ac:	77 1f       	adc	r23, r23
 7ae:	88 1f       	adc	r24, r24
 7b0:	c2 f7       	brpl	.-16     	; 0x7a2 <__addsf3x+0x6e>
 7b2:	0e c0       	rjmp	.+28     	; 0x7d0 <__addsf3x+0x9c>
 7b4:	ba 0f       	add	r27, r26
 7b6:	62 1f       	adc	r22, r18
 7b8:	73 1f       	adc	r23, r19
 7ba:	84 1f       	adc	r24, r20
 7bc:	48 f4       	brcc	.+18     	; 0x7d0 <__addsf3x+0x9c>
 7be:	87 95       	ror	r24
 7c0:	77 95       	ror	r23
 7c2:	67 95       	ror	r22
 7c4:	b7 95       	ror	r27
 7c6:	f7 95       	ror	r31
 7c8:	9e 3f       	cpi	r25, 0xFE	; 254
 7ca:	08 f0       	brcs	.+2      	; 0x7ce <__addsf3x+0x9a>
 7cc:	b0 cf       	rjmp	.-160    	; 0x72e <__addsf3+0x28>
 7ce:	93 95       	inc	r25
 7d0:	88 0f       	add	r24, r24
 7d2:	08 f0       	brcs	.+2      	; 0x7d6 <__addsf3x+0xa2>
 7d4:	99 27       	eor	r25, r25
 7d6:	ee 0f       	add	r30, r30
 7d8:	97 95       	ror	r25
 7da:	87 95       	ror	r24
 7dc:	08 95       	ret

000007de <__divsf3>:
 7de:	0e 94 03 04 	call	0x806	; 0x806 <__divsf3x>
 7e2:	0c 94 e4 04 	jmp	0x9c8	; 0x9c8 <__fp_round>
 7e6:	0e 94 dd 04 	call	0x9ba	; 0x9ba <__fp_pscB>
 7ea:	58 f0       	brcs	.+22     	; 0x802 <__DATA_REGION_LENGTH__+0x2>
 7ec:	0e 94 d6 04 	call	0x9ac	; 0x9ac <__fp_pscA>
 7f0:	40 f0       	brcs	.+16     	; 0x802 <__DATA_REGION_LENGTH__+0x2>
 7f2:	29 f4       	brne	.+10     	; 0x7fe <__divsf3+0x20>
 7f4:	5f 3f       	cpi	r21, 0xFF	; 255
 7f6:	29 f0       	breq	.+10     	; 0x802 <__DATA_REGION_LENGTH__+0x2>
 7f8:	0c 94 cd 04 	jmp	0x99a	; 0x99a <__fp_inf>
 7fc:	51 11       	cpse	r21, r1
 7fe:	0c 94 18 05 	jmp	0xa30	; 0xa30 <__fp_szero>
 802:	0c 94 d3 04 	jmp	0x9a6	; 0x9a6 <__fp_nan>

00000806 <__divsf3x>:
 806:	0e 94 f5 04 	call	0x9ea	; 0x9ea <__fp_split3>
 80a:	68 f3       	brcs	.-38     	; 0x7e6 <__divsf3+0x8>

0000080c <__divsf3_pse>:
 80c:	99 23       	and	r25, r25
 80e:	b1 f3       	breq	.-20     	; 0x7fc <__divsf3+0x1e>
 810:	55 23       	and	r21, r21
 812:	91 f3       	breq	.-28     	; 0x7f8 <__divsf3+0x1a>
 814:	95 1b       	sub	r25, r21
 816:	55 0b       	sbc	r21, r21
 818:	bb 27       	eor	r27, r27
 81a:	aa 27       	eor	r26, r26
 81c:	62 17       	cp	r22, r18
 81e:	73 07       	cpc	r23, r19
 820:	84 07       	cpc	r24, r20
 822:	38 f0       	brcs	.+14     	; 0x832 <__divsf3_pse+0x26>
 824:	9f 5f       	subi	r25, 0xFF	; 255
 826:	5f 4f       	sbci	r21, 0xFF	; 255
 828:	22 0f       	add	r18, r18
 82a:	33 1f       	adc	r19, r19
 82c:	44 1f       	adc	r20, r20
 82e:	aa 1f       	adc	r26, r26
 830:	a9 f3       	breq	.-22     	; 0x81c <__divsf3_pse+0x10>
 832:	35 d0       	rcall	.+106    	; 0x89e <__stack+0x3f>
 834:	0e 2e       	mov	r0, r30
 836:	3a f0       	brmi	.+14     	; 0x846 <__divsf3_pse+0x3a>
 838:	e0 e8       	ldi	r30, 0x80	; 128
 83a:	32 d0       	rcall	.+100    	; 0x8a0 <__stack+0x41>
 83c:	91 50       	subi	r25, 0x01	; 1
 83e:	50 40       	sbci	r21, 0x00	; 0
 840:	e6 95       	lsr	r30
 842:	00 1c       	adc	r0, r0
 844:	ca f7       	brpl	.-14     	; 0x838 <__divsf3_pse+0x2c>
 846:	2b d0       	rcall	.+86     	; 0x89e <__stack+0x3f>
 848:	fe 2f       	mov	r31, r30
 84a:	29 d0       	rcall	.+82     	; 0x89e <__stack+0x3f>
 84c:	66 0f       	add	r22, r22
 84e:	77 1f       	adc	r23, r23
 850:	88 1f       	adc	r24, r24
 852:	bb 1f       	adc	r27, r27
 854:	26 17       	cp	r18, r22
 856:	37 07       	cpc	r19, r23
 858:	48 07       	cpc	r20, r24
 85a:	ab 07       	cpc	r26, r27
 85c:	b0 e8       	ldi	r27, 0x80	; 128
 85e:	09 f0       	breq	.+2      	; 0x862 <__stack+0x3>
 860:	bb 0b       	sbc	r27, r27
 862:	80 2d       	mov	r24, r0
 864:	bf 01       	movw	r22, r30
 866:	ff 27       	eor	r31, r31
 868:	93 58       	subi	r25, 0x83	; 131
 86a:	5f 4f       	sbci	r21, 0xFF	; 255
 86c:	3a f0       	brmi	.+14     	; 0x87c <__stack+0x1d>
 86e:	9e 3f       	cpi	r25, 0xFE	; 254
 870:	51 05       	cpc	r21, r1
 872:	78 f0       	brcs	.+30     	; 0x892 <__stack+0x33>
 874:	0c 94 cd 04 	jmp	0x99a	; 0x99a <__fp_inf>
 878:	0c 94 18 05 	jmp	0xa30	; 0xa30 <__fp_szero>
 87c:	5f 3f       	cpi	r21, 0xFF	; 255
 87e:	e4 f3       	brlt	.-8      	; 0x878 <__stack+0x19>
 880:	98 3e       	cpi	r25, 0xE8	; 232
 882:	d4 f3       	brlt	.-12     	; 0x878 <__stack+0x19>
 884:	86 95       	lsr	r24
 886:	77 95       	ror	r23
 888:	67 95       	ror	r22
 88a:	b7 95       	ror	r27
 88c:	f7 95       	ror	r31
 88e:	9f 5f       	subi	r25, 0xFF	; 255
 890:	c9 f7       	brne	.-14     	; 0x884 <__stack+0x25>
 892:	88 0f       	add	r24, r24
 894:	91 1d       	adc	r25, r1
 896:	96 95       	lsr	r25
 898:	87 95       	ror	r24
 89a:	97 f9       	bld	r25, 7
 89c:	08 95       	ret
 89e:	e1 e0       	ldi	r30, 0x01	; 1
 8a0:	66 0f       	add	r22, r22
 8a2:	77 1f       	adc	r23, r23
 8a4:	88 1f       	adc	r24, r24
 8a6:	bb 1f       	adc	r27, r27
 8a8:	62 17       	cp	r22, r18
 8aa:	73 07       	cpc	r23, r19
 8ac:	84 07       	cpc	r24, r20
 8ae:	ba 07       	cpc	r27, r26
 8b0:	20 f0       	brcs	.+8      	; 0x8ba <__stack+0x5b>
 8b2:	62 1b       	sub	r22, r18
 8b4:	73 0b       	sbc	r23, r19
 8b6:	84 0b       	sbc	r24, r20
 8b8:	ba 0b       	sbc	r27, r26
 8ba:	ee 1f       	adc	r30, r30
 8bc:	88 f7       	brcc	.-30     	; 0x8a0 <__stack+0x41>
 8be:	e0 95       	com	r30
 8c0:	08 95       	ret

000008c2 <__fixunssfsi>:
 8c2:	0e 94 fd 04 	call	0x9fa	; 0x9fa <__fp_splitA>
 8c6:	88 f0       	brcs	.+34     	; 0x8ea <__fixunssfsi+0x28>
 8c8:	9f 57       	subi	r25, 0x7F	; 127
 8ca:	98 f0       	brcs	.+38     	; 0x8f2 <__fixunssfsi+0x30>
 8cc:	b9 2f       	mov	r27, r25
 8ce:	99 27       	eor	r25, r25
 8d0:	b7 51       	subi	r27, 0x17	; 23
 8d2:	b0 f0       	brcs	.+44     	; 0x900 <__fixunssfsi+0x3e>
 8d4:	e1 f0       	breq	.+56     	; 0x90e <__fixunssfsi+0x4c>
 8d6:	66 0f       	add	r22, r22
 8d8:	77 1f       	adc	r23, r23
 8da:	88 1f       	adc	r24, r24
 8dc:	99 1f       	adc	r25, r25
 8de:	1a f0       	brmi	.+6      	; 0x8e6 <__fixunssfsi+0x24>
 8e0:	ba 95       	dec	r27
 8e2:	c9 f7       	brne	.-14     	; 0x8d6 <__fixunssfsi+0x14>
 8e4:	14 c0       	rjmp	.+40     	; 0x90e <__fixunssfsi+0x4c>
 8e6:	b1 30       	cpi	r27, 0x01	; 1
 8e8:	91 f0       	breq	.+36     	; 0x90e <__fixunssfsi+0x4c>
 8ea:	0e 94 17 05 	call	0xa2e	; 0xa2e <__fp_zero>
 8ee:	b1 e0       	ldi	r27, 0x01	; 1
 8f0:	08 95       	ret
 8f2:	0c 94 17 05 	jmp	0xa2e	; 0xa2e <__fp_zero>
 8f6:	67 2f       	mov	r22, r23
 8f8:	78 2f       	mov	r23, r24
 8fa:	88 27       	eor	r24, r24
 8fc:	b8 5f       	subi	r27, 0xF8	; 248
 8fe:	39 f0       	breq	.+14     	; 0x90e <__fixunssfsi+0x4c>
 900:	b9 3f       	cpi	r27, 0xF9	; 249
 902:	cc f3       	brlt	.-14     	; 0x8f6 <__fixunssfsi+0x34>
 904:	86 95       	lsr	r24
 906:	77 95       	ror	r23
 908:	67 95       	ror	r22
 90a:	b3 95       	inc	r27
 90c:	d9 f7       	brne	.-10     	; 0x904 <__fixunssfsi+0x42>
 90e:	3e f4       	brtc	.+14     	; 0x91e <__fixunssfsi+0x5c>
 910:	90 95       	com	r25
 912:	80 95       	com	r24
 914:	70 95       	com	r23
 916:	61 95       	neg	r22
 918:	7f 4f       	sbci	r23, 0xFF	; 255
 91a:	8f 4f       	sbci	r24, 0xFF	; 255
 91c:	9f 4f       	sbci	r25, 0xFF	; 255
 91e:	08 95       	ret

00000920 <__floatunsisf>:
 920:	e8 94       	clt
 922:	09 c0       	rjmp	.+18     	; 0x936 <__floatsisf+0x12>

00000924 <__floatsisf>:
 924:	97 fb       	bst	r25, 7
 926:	3e f4       	brtc	.+14     	; 0x936 <__floatsisf+0x12>
 928:	90 95       	com	r25
 92a:	80 95       	com	r24
 92c:	70 95       	com	r23
 92e:	61 95       	neg	r22
 930:	7f 4f       	sbci	r23, 0xFF	; 255
 932:	8f 4f       	sbci	r24, 0xFF	; 255
 934:	9f 4f       	sbci	r25, 0xFF	; 255
 936:	99 23       	and	r25, r25
 938:	a9 f0       	breq	.+42     	; 0x964 <__floatsisf+0x40>
 93a:	f9 2f       	mov	r31, r25
 93c:	96 e9       	ldi	r25, 0x96	; 150
 93e:	bb 27       	eor	r27, r27
 940:	93 95       	inc	r25
 942:	f6 95       	lsr	r31
 944:	87 95       	ror	r24
 946:	77 95       	ror	r23
 948:	67 95       	ror	r22
 94a:	b7 95       	ror	r27
 94c:	f1 11       	cpse	r31, r1
 94e:	f8 cf       	rjmp	.-16     	; 0x940 <__floatsisf+0x1c>
 950:	fa f4       	brpl	.+62     	; 0x990 <__floatsisf+0x6c>
 952:	bb 0f       	add	r27, r27
 954:	11 f4       	brne	.+4      	; 0x95a <__floatsisf+0x36>
 956:	60 ff       	sbrs	r22, 0
 958:	1b c0       	rjmp	.+54     	; 0x990 <__floatsisf+0x6c>
 95a:	6f 5f       	subi	r22, 0xFF	; 255
 95c:	7f 4f       	sbci	r23, 0xFF	; 255
 95e:	8f 4f       	sbci	r24, 0xFF	; 255
 960:	9f 4f       	sbci	r25, 0xFF	; 255
 962:	16 c0       	rjmp	.+44     	; 0x990 <__floatsisf+0x6c>
 964:	88 23       	and	r24, r24
 966:	11 f0       	breq	.+4      	; 0x96c <__floatsisf+0x48>
 968:	96 e9       	ldi	r25, 0x96	; 150
 96a:	11 c0       	rjmp	.+34     	; 0x98e <__floatsisf+0x6a>
 96c:	77 23       	and	r23, r23
 96e:	21 f0       	breq	.+8      	; 0x978 <__floatsisf+0x54>
 970:	9e e8       	ldi	r25, 0x8E	; 142
 972:	87 2f       	mov	r24, r23
 974:	76 2f       	mov	r23, r22
 976:	05 c0       	rjmp	.+10     	; 0x982 <__floatsisf+0x5e>
 978:	66 23       	and	r22, r22
 97a:	71 f0       	breq	.+28     	; 0x998 <__floatsisf+0x74>
 97c:	96 e8       	ldi	r25, 0x86	; 134
 97e:	86 2f       	mov	r24, r22
 980:	70 e0       	ldi	r23, 0x00	; 0
 982:	60 e0       	ldi	r22, 0x00	; 0
 984:	2a f0       	brmi	.+10     	; 0x990 <__floatsisf+0x6c>
 986:	9a 95       	dec	r25
 988:	66 0f       	add	r22, r22
 98a:	77 1f       	adc	r23, r23
 98c:	88 1f       	adc	r24, r24
 98e:	da f7       	brpl	.-10     	; 0x986 <__floatsisf+0x62>
 990:	88 0f       	add	r24, r24
 992:	96 95       	lsr	r25
 994:	87 95       	ror	r24
 996:	97 f9       	bld	r25, 7
 998:	08 95       	ret

0000099a <__fp_inf>:
 99a:	97 f9       	bld	r25, 7
 99c:	9f 67       	ori	r25, 0x7F	; 127
 99e:	80 e8       	ldi	r24, 0x80	; 128
 9a0:	70 e0       	ldi	r23, 0x00	; 0
 9a2:	60 e0       	ldi	r22, 0x00	; 0
 9a4:	08 95       	ret

000009a6 <__fp_nan>:
 9a6:	9f ef       	ldi	r25, 0xFF	; 255
 9a8:	80 ec       	ldi	r24, 0xC0	; 192
 9aa:	08 95       	ret

000009ac <__fp_pscA>:
 9ac:	00 24       	eor	r0, r0
 9ae:	0a 94       	dec	r0
 9b0:	16 16       	cp	r1, r22
 9b2:	17 06       	cpc	r1, r23
 9b4:	18 06       	cpc	r1, r24
 9b6:	09 06       	cpc	r0, r25
 9b8:	08 95       	ret

000009ba <__fp_pscB>:
 9ba:	00 24       	eor	r0, r0
 9bc:	0a 94       	dec	r0
 9be:	12 16       	cp	r1, r18
 9c0:	13 06       	cpc	r1, r19
 9c2:	14 06       	cpc	r1, r20
 9c4:	05 06       	cpc	r0, r21
 9c6:	08 95       	ret

000009c8 <__fp_round>:
 9c8:	09 2e       	mov	r0, r25
 9ca:	03 94       	inc	r0
 9cc:	00 0c       	add	r0, r0
 9ce:	11 f4       	brne	.+4      	; 0x9d4 <__fp_round+0xc>
 9d0:	88 23       	and	r24, r24
 9d2:	52 f0       	brmi	.+20     	; 0x9e8 <__fp_round+0x20>
 9d4:	bb 0f       	add	r27, r27
 9d6:	40 f4       	brcc	.+16     	; 0x9e8 <__fp_round+0x20>
 9d8:	bf 2b       	or	r27, r31
 9da:	11 f4       	brne	.+4      	; 0x9e0 <__fp_round+0x18>
 9dc:	60 ff       	sbrs	r22, 0
 9de:	04 c0       	rjmp	.+8      	; 0x9e8 <__fp_round+0x20>
 9e0:	6f 5f       	subi	r22, 0xFF	; 255
 9e2:	7f 4f       	sbci	r23, 0xFF	; 255
 9e4:	8f 4f       	sbci	r24, 0xFF	; 255
 9e6:	9f 4f       	sbci	r25, 0xFF	; 255
 9e8:	08 95       	ret

000009ea <__fp_split3>:
 9ea:	57 fd       	sbrc	r21, 7
 9ec:	90 58       	subi	r25, 0x80	; 128
 9ee:	44 0f       	add	r20, r20
 9f0:	55 1f       	adc	r21, r21
 9f2:	59 f0       	breq	.+22     	; 0xa0a <__fp_splitA+0x10>
 9f4:	5f 3f       	cpi	r21, 0xFF	; 255
 9f6:	71 f0       	breq	.+28     	; 0xa14 <__fp_splitA+0x1a>
 9f8:	47 95       	ror	r20

000009fa <__fp_splitA>:
 9fa:	88 0f       	add	r24, r24
 9fc:	97 fb       	bst	r25, 7
 9fe:	99 1f       	adc	r25, r25
 a00:	61 f0       	breq	.+24     	; 0xa1a <__fp_splitA+0x20>
 a02:	9f 3f       	cpi	r25, 0xFF	; 255
 a04:	79 f0       	breq	.+30     	; 0xa24 <__fp_splitA+0x2a>
 a06:	87 95       	ror	r24
 a08:	08 95       	ret
 a0a:	12 16       	cp	r1, r18
 a0c:	13 06       	cpc	r1, r19
 a0e:	14 06       	cpc	r1, r20
 a10:	55 1f       	adc	r21, r21
 a12:	f2 cf       	rjmp	.-28     	; 0x9f8 <__fp_split3+0xe>
 a14:	46 95       	lsr	r20
 a16:	f1 df       	rcall	.-30     	; 0x9fa <__fp_splitA>
 a18:	08 c0       	rjmp	.+16     	; 0xa2a <__fp_splitA+0x30>
 a1a:	16 16       	cp	r1, r22
 a1c:	17 06       	cpc	r1, r23
 a1e:	18 06       	cpc	r1, r24
 a20:	99 1f       	adc	r25, r25
 a22:	f1 cf       	rjmp	.-30     	; 0xa06 <__fp_splitA+0xc>
 a24:	86 95       	lsr	r24
 a26:	71 05       	cpc	r23, r1
 a28:	61 05       	cpc	r22, r1
 a2a:	08 94       	sec
 a2c:	08 95       	ret

00000a2e <__fp_zero>:
 a2e:	e8 94       	clt

00000a30 <__fp_szero>:
 a30:	bb 27       	eor	r27, r27
 a32:	66 27       	eor	r22, r22
 a34:	77 27       	eor	r23, r23
 a36:	cb 01       	movw	r24, r22
 a38:	97 f9       	bld	r25, 7
 a3a:	08 95       	ret

00000a3c <__mulsf3>:
 a3c:	0e 94 31 05 	call	0xa62	; 0xa62 <__mulsf3x>
 a40:	0c 94 e4 04 	jmp	0x9c8	; 0x9c8 <__fp_round>
 a44:	0e 94 d6 04 	call	0x9ac	; 0x9ac <__fp_pscA>
 a48:	38 f0       	brcs	.+14     	; 0xa58 <__mulsf3+0x1c>
 a4a:	0e 94 dd 04 	call	0x9ba	; 0x9ba <__fp_pscB>
 a4e:	20 f0       	brcs	.+8      	; 0xa58 <__mulsf3+0x1c>
 a50:	95 23       	and	r25, r21
 a52:	11 f0       	breq	.+4      	; 0xa58 <__mulsf3+0x1c>
 a54:	0c 94 cd 04 	jmp	0x99a	; 0x99a <__fp_inf>
 a58:	0c 94 d3 04 	jmp	0x9a6	; 0x9a6 <__fp_nan>
 a5c:	11 24       	eor	r1, r1
 a5e:	0c 94 18 05 	jmp	0xa30	; 0xa30 <__fp_szero>

00000a62 <__mulsf3x>:
 a62:	0e 94 f5 04 	call	0x9ea	; 0x9ea <__fp_split3>
 a66:	70 f3       	brcs	.-36     	; 0xa44 <__mulsf3+0x8>

00000a68 <__mulsf3_pse>:
 a68:	95 9f       	mul	r25, r21
 a6a:	c1 f3       	breq	.-16     	; 0xa5c <__mulsf3+0x20>
 a6c:	95 0f       	add	r25, r21
 a6e:	50 e0       	ldi	r21, 0x00	; 0
 a70:	55 1f       	adc	r21, r21
 a72:	62 9f       	mul	r22, r18
 a74:	f0 01       	movw	r30, r0
 a76:	72 9f       	mul	r23, r18
 a78:	bb 27       	eor	r27, r27
 a7a:	f0 0d       	add	r31, r0
 a7c:	b1 1d       	adc	r27, r1
 a7e:	63 9f       	mul	r22, r19
 a80:	aa 27       	eor	r26, r26
 a82:	f0 0d       	add	r31, r0
 a84:	b1 1d       	adc	r27, r1
 a86:	aa 1f       	adc	r26, r26
 a88:	64 9f       	mul	r22, r20
 a8a:	66 27       	eor	r22, r22
 a8c:	b0 0d       	add	r27, r0
 a8e:	a1 1d       	adc	r26, r1
 a90:	66 1f       	adc	r22, r22
 a92:	82 9f       	mul	r24, r18
 a94:	22 27       	eor	r18, r18
 a96:	b0 0d       	add	r27, r0
 a98:	a1 1d       	adc	r26, r1
 a9a:	62 1f       	adc	r22, r18
 a9c:	73 9f       	mul	r23, r19
 a9e:	b0 0d       	add	r27, r0
 aa0:	a1 1d       	adc	r26, r1
 aa2:	62 1f       	adc	r22, r18
 aa4:	83 9f       	mul	r24, r19
 aa6:	a0 0d       	add	r26, r0
 aa8:	61 1d       	adc	r22, r1
 aaa:	22 1f       	adc	r18, r18
 aac:	74 9f       	mul	r23, r20
 aae:	33 27       	eor	r19, r19
 ab0:	a0 0d       	add	r26, r0
 ab2:	61 1d       	adc	r22, r1
 ab4:	23 1f       	adc	r18, r19
 ab6:	84 9f       	mul	r24, r20
 ab8:	60 0d       	add	r22, r0
 aba:	21 1d       	adc	r18, r1
 abc:	82 2f       	mov	r24, r18
 abe:	76 2f       	mov	r23, r22
 ac0:	6a 2f       	mov	r22, r26
 ac2:	11 24       	eor	r1, r1
 ac4:	9f 57       	subi	r25, 0x7F	; 127
 ac6:	50 40       	sbci	r21, 0x00	; 0
 ac8:	9a f0       	brmi	.+38     	; 0xaf0 <__mulsf3_pse+0x88>
 aca:	f1 f0       	breq	.+60     	; 0xb08 <__mulsf3_pse+0xa0>
 acc:	88 23       	and	r24, r24
 ace:	4a f0       	brmi	.+18     	; 0xae2 <__mulsf3_pse+0x7a>
 ad0:	ee 0f       	add	r30, r30
 ad2:	ff 1f       	adc	r31, r31
 ad4:	bb 1f       	adc	r27, r27
 ad6:	66 1f       	adc	r22, r22
 ad8:	77 1f       	adc	r23, r23
 ada:	88 1f       	adc	r24, r24
 adc:	91 50       	subi	r25, 0x01	; 1
 ade:	50 40       	sbci	r21, 0x00	; 0
 ae0:	a9 f7       	brne	.-22     	; 0xacc <__mulsf3_pse+0x64>
 ae2:	9e 3f       	cpi	r25, 0xFE	; 254
 ae4:	51 05       	cpc	r21, r1
 ae6:	80 f0       	brcs	.+32     	; 0xb08 <__mulsf3_pse+0xa0>
 ae8:	0c 94 cd 04 	jmp	0x99a	; 0x99a <__fp_inf>
 aec:	0c 94 18 05 	jmp	0xa30	; 0xa30 <__fp_szero>
 af0:	5f 3f       	cpi	r21, 0xFF	; 255
 af2:	e4 f3       	brlt	.-8      	; 0xaec <__mulsf3_pse+0x84>
 af4:	98 3e       	cpi	r25, 0xE8	; 232
 af6:	d4 f3       	brlt	.-12     	; 0xaec <__mulsf3_pse+0x84>
 af8:	86 95       	lsr	r24
 afa:	77 95       	ror	r23
 afc:	67 95       	ror	r22
 afe:	b7 95       	ror	r27
 b00:	f7 95       	ror	r31
 b02:	e7 95       	ror	r30
 b04:	9f 5f       	subi	r25, 0xFF	; 255
 b06:	c1 f7       	brne	.-16     	; 0xaf8 <__mulsf3_pse+0x90>
 b08:	fe 2b       	or	r31, r30
 b0a:	88 0f       	add	r24, r24
 b0c:	91 1d       	adc	r25, r1
 b0e:	96 95       	lsr	r25
 b10:	87 95       	ror	r24
 b12:	97 f9       	bld	r25, 7
 b14:	08 95       	ret

00000b16 <__umulhisi3>:
 b16:	a2 9f       	mul	r26, r18
 b18:	b0 01       	movw	r22, r0
 b1a:	b3 9f       	mul	r27, r19
 b1c:	c0 01       	movw	r24, r0
 b1e:	a3 9f       	mul	r26, r19
 b20:	70 0d       	add	r23, r0
 b22:	81 1d       	adc	r24, r1
 b24:	11 24       	eor	r1, r1
 b26:	91 1d       	adc	r25, r1
 b28:	b2 9f       	mul	r27, r18
 b2a:	70 0d       	add	r23, r0
 b2c:	81 1d       	adc	r24, r1
 b2e:	11 24       	eor	r1, r1
 b30:	91 1d       	adc	r25, r1
 b32:	08 95       	ret

00000b34 <_exit>:
 b34:	f8 94       	cli

00000b36 <__stop_program>:
 b36:	ff cf       	rjmp	.-2      	; 0xb36 <__stop_program>
