Classic Timing Analyzer report for stack
Tue May 09 16:59:42 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk_in'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                      ;
+------------------------------+-------+---------------+------------------------------------------------+---------------+---------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From          ; To            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+---------------+---------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.826 ns                                       ; stack_push    ; stack_reg7[6] ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.887 ns                                       ; stack_reg0[8] ; stack_out[8]  ; clk_in     ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.625 ns                                       ; stack_pop     ; stack_reg1[6] ; --         ; clk_in   ; 0            ;
; Clock Setup: 'clk_in'        ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[6] ; stack_reg4[6] ; clk_in     ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;               ;               ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+---------------+---------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_in'                                                                                                                                                                                ;
+-------+------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From           ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[6]  ; stack_reg4[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.863 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[6]  ; stack_reg1[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.832 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[3]  ; stack_reg3[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[3]  ; stack_reg4[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[8]  ; stack_reg1[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[8]  ; stack_reg3[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[8]  ; stack_reg4[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[10] ; stack_reg2[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[10] ; stack_reg3[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[1]  ; stack_reg3[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.829 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[3]  ; stack_reg1[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.829 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[8]  ; stack_reg2[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.829 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[8]  ; stack_reg5[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.829 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[10] ; stack_reg5[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.829 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[3]  ; stack_reg2[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.828 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[6]  ; stack_reg2[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.828 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[6]  ; stack_reg3[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.828 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[10] ; stack_reg1[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.828 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[3]  ; stack_reg5[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.827 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[0]  ; stack_reg5[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.825 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[6]  ; stack_reg5[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.825 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[0]  ; stack_reg6[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.821 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[0]  ; stack_reg3[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.818 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[1]  ; stack_reg6[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.813 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[1]  ; stack_reg7[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.732 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[4]  ; stack_reg1[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.724 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[4]  ; stack_reg3[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.724 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[1]  ; stack_reg2[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.722 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[2]  ; stack_reg5[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.721 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[9]  ; stack_reg3[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.721 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[5]  ; stack_reg1[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.720 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[7]  ; stack_reg5[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.720 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[1]  ; stack_reg6[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.715 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[5]  ; stack_reg7[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.692 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[2]  ; stack_reg7[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.690 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[5]  ; stack_reg4[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.688 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[1]  ; stack_reg0[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.687 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[5]  ; stack_reg1[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.685 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[0]  ; stack_reg1[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.684 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[1]  ; stack_reg2[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.684 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[2]  ; stack_reg2[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.684 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[5]  ; stack_reg5[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.684 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[1]  ; stack_reg1[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.683 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[1]  ; stack_reg5[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.683 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[2]  ; stack_reg5[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.683 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[7]  ; stack_reg7[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.683 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[1]  ; stack_reg3[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.682 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[4]  ; stack_reg3[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.682 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[5]  ; stack_reg2[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.682 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[5]  ; stack_reg3[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.682 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[0]  ; stack_reg4[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.681 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[0]  ; stack_reg2[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[7]  ; stack_reg1[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[7]  ; stack_reg3[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[9]  ; stack_reg1[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[10] ; stack_reg6[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[1]  ; stack_reg4[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.679 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[4]  ; stack_reg5[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.679 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[7]  ; stack_reg4[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.679 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[10] ; stack_reg4[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.679 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[2]  ; stack_reg3[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.678 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[2]  ; stack_reg4[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.678 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[2]  ; stack_reg1[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.677 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[4]  ; stack_reg1[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.677 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[7]  ; stack_reg5[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.677 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[9]  ; stack_reg4[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.677 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[9]  ; stack_reg2[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.676 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[4]  ; stack_reg4[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.675 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[4]  ; stack_reg6[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.675 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[7]  ; stack_reg2[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.675 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[8]  ; stack_reg6[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.674 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[9]  ; stack_reg6[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.673 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[4]  ; stack_reg2[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.672 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[7]  ; stack_reg6[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.672 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[2]  ; stack_reg6[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.671 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[9]  ; stack_reg3[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.670 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[3]  ; stack_reg6[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.669 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[5]  ; stack_reg6[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.668 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[9]  ; stack_reg5[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.668 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[6]  ; stack_reg6[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.665 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[2]  ; stack_reg2[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.559 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[1]  ; stack_reg5[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.558 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[3]  ; stack_reg0[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.558 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[3]  ; stack_reg6[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.558 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[2]  ; stack_reg0[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[2]  ; stack_reg4[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[5]  ; stack_reg4[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[6]  ; stack_reg3[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[6]  ; stack_reg5[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[8]  ; stack_reg0[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[10] ; stack_reg1[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[10] ; stack_reg7[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[2]  ; stack_reg6[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.556 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[3]  ; stack_reg3[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.556 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[5]  ; stack_reg2[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.556 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[7]  ; stack_reg4[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.556 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[8]  ; stack_reg3[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.556 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[8]  ; stack_reg6[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.556 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[10] ; stack_reg2[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.556 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[4]  ; stack_reg0[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[5]  ; stack_reg6[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[6]  ; stack_reg0[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[6]  ; stack_reg1[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[6]  ; stack_reg2[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[7]  ; stack_reg2[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[7]  ; stack_reg6[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[8]  ; stack_reg5[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[10] ; stack_reg0[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.555 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[3]  ; stack_reg5[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.554 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[4]  ; stack_reg2[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.554 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[5]  ; stack_reg0[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.554 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[7]  ; stack_reg0[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.554 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[10] ; stack_reg4[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.554 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[0]  ; stack_reg4[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[0]  ; stack_reg7[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[3]  ; stack_reg2[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[3]  ; stack_reg7[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[6]  ; stack_reg7[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[8]  ; stack_reg1[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[8]  ; stack_reg2[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[8]  ; stack_reg7[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[3]  ; stack_reg1[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.552 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[6]  ; stack_reg6[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.552 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[10] ; stack_reg3[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.552 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[3]  ; stack_reg4[3]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.551 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[4]  ; stack_reg6[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.551 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[6]  ; stack_reg4[6]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.551 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg3[8]  ; stack_reg4[8]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.551 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[0]  ; stack_reg0[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.550 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[0]  ; stack_reg1[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.550 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[0]  ; stack_reg2[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.550 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[0]  ; stack_reg3[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.550 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[4]  ; stack_reg4[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.550 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[10] ; stack_reg5[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.550 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[0]  ; stack_reg6[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.549 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg7[10] ; stack_reg6[10] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.549 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[9]  ; stack_reg5[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.548 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[9]  ; stack_reg0[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.547 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[9]  ; stack_reg1[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.547 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg0[1]  ; stack_reg1[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.546 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg1[9]  ; stack_reg2[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.546 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[9]  ; stack_reg7[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.546 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[0]  ; stack_reg5[0]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.545 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[1]  ; stack_reg4[1]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.543 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[2]  ; stack_reg3[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.542 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[5]  ; stack_reg3[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.542 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[2]  ; stack_reg1[2]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.541 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg4[5]  ; stack_reg5[5]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.541 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[9]  ; stack_reg6[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.541 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[4]  ; stack_reg5[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.540 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[7]  ; stack_reg1[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.540 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg6[4]  ; stack_reg7[4]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.538 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg2[7]  ; stack_reg3[7]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.538 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; stack_reg5[9]  ; stack_reg4[9]  ; clk_in     ; clk_in   ; None                        ; None                      ; 0.538 ns                ;
+-------+------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------+
; tsu                                                                          ;
+-------+--------------+------------+--------------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To             ; To Clock ;
+-------+--------------+------------+--------------+----------------+----------+
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg0[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg1[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg2[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg3[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg4[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg5[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg6[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg7[5]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg0[6]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg1[6]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg2[6]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg3[6]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg4[6]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg5[6]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg6[6]  ; clk_in   ;
; N/A   ; None         ; 5.826 ns   ; stack_push   ; stack_reg7[6]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg0[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg1[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg2[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg3[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg4[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg5[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg6[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg7[2]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg0[3]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg1[3]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg2[3]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg3[3]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg4[3]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg5[3]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg6[3]  ; clk_in   ;
; N/A   ; None         ; 5.345 ns   ; stack_push   ; stack_reg7[3]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg0[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg1[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg2[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg3[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg4[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg5[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg6[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg7[7]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg0[8]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg1[8]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg2[8]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg3[8]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg4[8]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg5[8]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg6[8]  ; clk_in   ;
; N/A   ; None         ; 5.317 ns   ; stack_push   ; stack_reg7[8]  ; clk_in   ;
; N/A   ; None         ; 4.637 ns   ; stack_in[1]  ; stack_reg0[1]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg0[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg1[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg2[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg3[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg4[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg5[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg6[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg7[4]  ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg0[10] ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg1[10] ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg2[10] ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg3[10] ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg4[10] ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg5[10] ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg6[10] ; clk_in   ;
; N/A   ; None         ; 4.558 ns   ; stack_push   ; stack_reg7[10] ; clk_in   ;
; N/A   ; None         ; 4.424 ns   ; stack_in[4]  ; stack_reg0[4]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg7[1]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg0[9]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg1[9]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg2[9]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg3[9]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg4[9]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg5[9]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg6[9]  ; clk_in   ;
; N/A   ; None         ; 4.276 ns   ; stack_push   ; stack_reg7[9]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg0[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg1[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg2[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg3[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg4[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg5[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg6[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg7[0]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg0[1]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg1[1]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg2[1]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg3[1]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg4[1]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg5[1]  ; clk_in   ;
; N/A   ; None         ; 4.255 ns   ; stack_push   ; stack_reg6[1]  ; clk_in   ;
; N/A   ; None         ; 4.163 ns   ; stack_in[3]  ; stack_reg0[3]  ; clk_in   ;
; N/A   ; None         ; 3.943 ns   ; stack_in[5]  ; stack_reg0[5]  ; clk_in   ;
; N/A   ; None         ; 3.781 ns   ; stack_in[6]  ; stack_reg0[6]  ; clk_in   ;
; N/A   ; None         ; 3.437 ns   ; stack_in[7]  ; stack_reg0[7]  ; clk_in   ;
; N/A   ; None         ; 3.385 ns   ; stack_in[10] ; stack_reg0[10] ; clk_in   ;
; N/A   ; None         ; 3.293 ns   ; stack_in[9]  ; stack_reg0[9]  ; clk_in   ;
; N/A   ; None         ; 3.271 ns   ; stack_in[8]  ; stack_reg0[8]  ; clk_in   ;
; N/A   ; None         ; 3.269 ns   ; stack_in[2]  ; stack_reg0[2]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg0[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg1[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg2[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg3[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg4[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg5[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg6[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg7[5]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg0[6]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg1[6]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg2[6]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg3[6]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg4[6]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg5[6]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg6[6]  ; clk_in   ;
; N/A   ; None         ; 2.914 ns   ; stack_pop    ; stack_reg7[6]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg0[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg1[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg2[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg3[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg4[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg5[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg6[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg7[2]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg0[3]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg1[3]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg2[3]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg3[3]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg4[3]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg5[3]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg6[3]  ; clk_in   ;
; N/A   ; None         ; 2.433 ns   ; stack_pop    ; stack_reg7[3]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg0[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg1[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg2[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg3[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg4[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg5[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg6[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg7[7]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg0[8]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg1[8]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg2[8]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg3[8]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg4[8]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg5[8]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg6[8]  ; clk_in   ;
; N/A   ; None         ; 2.405 ns   ; stack_pop    ; stack_reg7[8]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg0[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg1[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg2[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg3[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg4[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg5[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg6[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg7[4]  ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg0[10] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg1[10] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg2[10] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg3[10] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg4[10] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg5[10] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg6[10] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; stack_pop    ; stack_reg7[10] ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg7[1]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg0[9]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg1[9]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg2[9]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg3[9]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg4[9]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg5[9]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg6[9]  ; clk_in   ;
; N/A   ; None         ; 1.364 ns   ; stack_pop    ; stack_reg7[9]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg0[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg1[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg2[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg3[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg4[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg5[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg6[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg7[0]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg0[1]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg1[1]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg2[1]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg3[1]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg4[1]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg5[1]  ; clk_in   ;
; N/A   ; None         ; 1.343 ns   ; stack_pop    ; stack_reg6[1]  ; clk_in   ;
; N/A   ; None         ; -0.066 ns  ; stack_in[0]  ; stack_reg0[0]  ; clk_in   ;
+-------+--------------+------------+--------------+----------------+----------+


+---------------------------------------------------------------------------------+
; tco                                                                             ;
+-------+--------------+------------+----------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From           ; To            ; From Clock ;
+-------+--------------+------------+----------------+---------------+------------+
; N/A   ; None         ; 8.887 ns   ; stack_reg0[8]  ; stack_out[8]  ; clk_in     ;
; N/A   ; None         ; 8.099 ns   ; stack_reg0[5]  ; stack_out[5]  ; clk_in     ;
; N/A   ; None         ; 7.737 ns   ; stack_reg0[3]  ; stack_out[3]  ; clk_in     ;
; N/A   ; None         ; 6.929 ns   ; stack_reg0[2]  ; stack_out[2]  ; clk_in     ;
; N/A   ; None         ; 6.664 ns   ; stack_reg0[9]  ; stack_out[9]  ; clk_in     ;
; N/A   ; None         ; 6.588 ns   ; stack_reg0[4]  ; stack_out[4]  ; clk_in     ;
; N/A   ; None         ; 6.451 ns   ; stack_reg0[0]  ; stack_out[0]  ; clk_in     ;
; N/A   ; None         ; 6.415 ns   ; stack_reg0[1]  ; stack_out[1]  ; clk_in     ;
; N/A   ; None         ; 6.363 ns   ; stack_reg0[10] ; stack_out[10] ; clk_in     ;
; N/A   ; None         ; 6.357 ns   ; stack_reg0[6]  ; stack_out[6]  ; clk_in     ;
; N/A   ; None         ; 6.331 ns   ; stack_reg0[7]  ; stack_out[7]  ; clk_in     ;
+-------+--------------+------------+----------------+---------------+------------+


+------------------------------------------------------------------------------------+
; th                                                                                 ;
+---------------+-------------+-----------+--------------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From         ; To             ; To Clock ;
+---------------+-------------+-----------+--------------+----------------+----------+
; N/A           ; None        ; 0.625 ns  ; stack_pop    ; stack_reg1[6]  ; clk_in   ;
; N/A           ; None        ; 0.623 ns  ; stack_pop    ; stack_reg3[6]  ; clk_in   ;
; N/A           ; None        ; 0.619 ns  ; stack_pop    ; stack_reg2[6]  ; clk_in   ;
; N/A           ; None        ; 0.618 ns  ; stack_pop    ; stack_reg5[6]  ; clk_in   ;
; N/A           ; None        ; 0.431 ns  ; stack_pop    ; stack_reg7[6]  ; clk_in   ;
; N/A           ; None        ; 0.421 ns  ; stack_pop    ; stack_reg7[5]  ; clk_in   ;
; N/A           ; None        ; 0.421 ns  ; stack_pop    ; stack_reg0[6]  ; clk_in   ;
; N/A           ; None        ; 0.419 ns  ; stack_pop    ; stack_reg3[5]  ; clk_in   ;
; N/A           ; None        ; 0.407 ns  ; stack_pop    ; stack_reg0[5]  ; clk_in   ;
; N/A           ; None        ; 0.404 ns  ; stack_pop    ; stack_reg4[5]  ; clk_in   ;
; N/A           ; None        ; 0.394 ns  ; stack_pop    ; stack_reg6[5]  ; clk_in   ;
; N/A           ; None        ; 0.390 ns  ; stack_pop    ; stack_reg2[5]  ; clk_in   ;
; N/A           ; None        ; 0.388 ns  ; stack_pop    ; stack_reg4[6]  ; clk_in   ;
; N/A           ; None        ; 0.388 ns  ; stack_pop    ; stack_reg7[8]  ; clk_in   ;
; N/A           ; None        ; 0.387 ns  ; stack_pop    ; stack_reg5[5]  ; clk_in   ;
; N/A           ; None        ; 0.382 ns  ; stack_pop    ; stack_reg1[5]  ; clk_in   ;
; N/A           ; None        ; 0.382 ns  ; stack_pop    ; stack_reg1[8]  ; clk_in   ;
; N/A           ; None        ; 0.380 ns  ; stack_pop    ; stack_reg7[7]  ; clk_in   ;
; N/A           ; None        ; 0.379 ns  ; stack_pop    ; stack_reg6[6]  ; clk_in   ;
; N/A           ; None        ; 0.378 ns  ; stack_pop    ; stack_reg0[7]  ; clk_in   ;
; N/A           ; None        ; 0.373 ns  ; stack_pop    ; stack_reg1[7]  ; clk_in   ;
; N/A           ; None        ; 0.367 ns  ; stack_pop    ; stack_reg5[7]  ; clk_in   ;
; N/A           ; None        ; 0.365 ns  ; stack_pop    ; stack_reg0[8]  ; clk_in   ;
; N/A           ; None        ; 0.364 ns  ; stack_pop    ; stack_reg7[2]  ; clk_in   ;
; N/A           ; None        ; 0.364 ns  ; stack_pop    ; stack_reg4[7]  ; clk_in   ;
; N/A           ; None        ; 0.362 ns  ; stack_pop    ; stack_reg7[3]  ; clk_in   ;
; N/A           ; None        ; 0.357 ns  ; stack_pop    ; stack_reg3[7]  ; clk_in   ;
; N/A           ; None        ; 0.356 ns  ; stack_pop    ; stack_reg2[7]  ; clk_in   ;
; N/A           ; None        ; 0.356 ns  ; stack_pop    ; stack_reg6[8]  ; clk_in   ;
; N/A           ; None        ; 0.354 ns  ; stack_pop    ; stack_reg2[8]  ; clk_in   ;
; N/A           ; None        ; 0.350 ns  ; stack_pop    ; stack_reg0[2]  ; clk_in   ;
; N/A           ; None        ; 0.349 ns  ; stack_pop    ; stack_reg1[3]  ; clk_in   ;
; N/A           ; None        ; 0.347 ns  ; stack_pop    ; stack_reg5[2]  ; clk_in   ;
; N/A           ; None        ; 0.346 ns  ; stack_pop    ; stack_reg5[8]  ; clk_in   ;
; N/A           ; None        ; 0.343 ns  ; stack_pop    ; stack_reg5[3]  ; clk_in   ;
; N/A           ; None        ; 0.343 ns  ; stack_pop    ; stack_reg4[8]  ; clk_in   ;
; N/A           ; None        ; 0.342 ns  ; stack_pop    ; stack_reg3[8]  ; clk_in   ;
; N/A           ; None        ; 0.341 ns  ; stack_pop    ; stack_reg1[2]  ; clk_in   ;
; N/A           ; None        ; 0.341 ns  ; stack_pop    ; stack_reg6[7]  ; clk_in   ;
; N/A           ; None        ; 0.338 ns  ; stack_pop    ; stack_reg4[2]  ; clk_in   ;
; N/A           ; None        ; 0.338 ns  ; stack_pop    ; stack_reg0[3]  ; clk_in   ;
; N/A           ; None        ; 0.326 ns  ; stack_pop    ; stack_reg2[3]  ; clk_in   ;
; N/A           ; None        ; 0.323 ns  ; stack_pop    ; stack_reg2[2]  ; clk_in   ;
; N/A           ; None        ; 0.323 ns  ; stack_pop    ; stack_reg6[3]  ; clk_in   ;
; N/A           ; None        ; 0.317 ns  ; stack_pop    ; stack_reg4[3]  ; clk_in   ;
; N/A           ; None        ; 0.315 ns  ; stack_pop    ; stack_reg3[3]  ; clk_in   ;
; N/A           ; None        ; 0.314 ns  ; stack_pop    ; stack_reg6[2]  ; clk_in   ;
; N/A           ; None        ; 0.313 ns  ; stack_pop    ; stack_reg3[2]  ; clk_in   ;
; N/A           ; None        ; 0.296 ns  ; stack_in[0]  ; stack_reg0[0]  ; clk_in   ;
; N/A           ; None        ; 0.043 ns  ; stack_pop    ; stack_reg5[0]  ; clk_in   ;
; N/A           ; None        ; 0.042 ns  ; stack_pop    ; stack_reg0[0]  ; clk_in   ;
; N/A           ; None        ; 0.040 ns  ; stack_pop    ; stack_reg3[0]  ; clk_in   ;
; N/A           ; None        ; 0.037 ns  ; stack_pop    ; stack_reg7[0]  ; clk_in   ;
; N/A           ; None        ; 0.025 ns  ; stack_pop    ; stack_reg7[9]  ; clk_in   ;
; N/A           ; None        ; 0.024 ns  ; stack_pop    ; stack_reg7[1]  ; clk_in   ;
; N/A           ; None        ; 0.016 ns  ; stack_pop    ; stack_reg5[9]  ; clk_in   ;
; N/A           ; None        ; 0.013 ns  ; stack_pop    ; stack_reg0[4]  ; clk_in   ;
; N/A           ; None        ; 0.011 ns  ; stack_pop    ; stack_reg4[9]  ; clk_in   ;
; N/A           ; None        ; 0.008 ns  ; stack_pop    ; stack_reg0[10] ; clk_in   ;
; N/A           ; None        ; 0.003 ns  ; stack_pop    ; stack_reg3[10] ; clk_in   ;
; N/A           ; None        ; 0.000 ns  ; stack_pop    ; stack_reg0[9]  ; clk_in   ;
; N/A           ; None        ; -0.005 ns ; stack_pop    ; stack_reg1[10] ; clk_in   ;
; N/A           ; None        ; -0.008 ns ; stack_pop    ; stack_reg5[10] ; clk_in   ;
; N/A           ; None        ; -0.012 ns ; stack_pop    ; stack_reg7[4]  ; clk_in   ;
; N/A           ; None        ; -0.012 ns ; stack_pop    ; stack_reg7[10] ; clk_in   ;
; N/A           ; None        ; -0.021 ns ; stack_pop    ; stack_reg3[9]  ; clk_in   ;
; N/A           ; None        ; -0.022 ns ; stack_pop    ; stack_reg6[9]  ; clk_in   ;
; N/A           ; None        ; -0.023 ns ; stack_pop    ; stack_reg1[9]  ; clk_in   ;
; N/A           ; None        ; -0.025 ns ; stack_pop    ; stack_reg2[9]  ; clk_in   ;
; N/A           ; None        ; -0.095 ns ; stack_pop    ; stack_reg4[1]  ; clk_in   ;
; N/A           ; None        ; -0.104 ns ; stack_pop    ; stack_reg6[0]  ; clk_in   ;
; N/A           ; None        ; -0.104 ns ; stack_pop    ; stack_reg6[1]  ; clk_in   ;
; N/A           ; None        ; -0.110 ns ; stack_pop    ; stack_reg1[0]  ; clk_in   ;
; N/A           ; None        ; -0.114 ns ; stack_pop    ; stack_reg4[0]  ; clk_in   ;
; N/A           ; None        ; -0.114 ns ; stack_pop    ; stack_reg5[1]  ; clk_in   ;
; N/A           ; None        ; -0.120 ns ; stack_pop    ; stack_reg0[1]  ; clk_in   ;
; N/A           ; None        ; -0.120 ns ; stack_pop    ; stack_reg3[1]  ; clk_in   ;
; N/A           ; None        ; -0.124 ns ; stack_pop    ; stack_reg1[1]  ; clk_in   ;
; N/A           ; None        ; -0.137 ns ; stack_pop    ; stack_reg2[0]  ; clk_in   ;
; N/A           ; None        ; -0.138 ns ; stack_pop    ; stack_reg2[1]  ; clk_in   ;
; N/A           ; None        ; -0.155 ns ; stack_pop    ; stack_reg1[4]  ; clk_in   ;
; N/A           ; None        ; -0.155 ns ; stack_pop    ; stack_reg6[10] ; clk_in   ;
; N/A           ; None        ; -0.159 ns ; stack_pop    ; stack_reg5[4]  ; clk_in   ;
; N/A           ; None        ; -0.161 ns ; stack_pop    ; stack_reg4[4]  ; clk_in   ;
; N/A           ; None        ; -0.172 ns ; stack_pop    ; stack_reg3[4]  ; clk_in   ;
; N/A           ; None        ; -0.176 ns ; stack_pop    ; stack_reg2[4]  ; clk_in   ;
; N/A           ; None        ; -0.186 ns ; stack_pop    ; stack_reg4[10] ; clk_in   ;
; N/A           ; None        ; -0.187 ns ; stack_pop    ; stack_reg2[10] ; clk_in   ;
; N/A           ; None        ; -0.188 ns ; stack_pop    ; stack_reg6[4]  ; clk_in   ;
; N/A           ; None        ; -3.039 ns ; stack_in[2]  ; stack_reg0[2]  ; clk_in   ;
; N/A           ; None        ; -3.041 ns ; stack_in[8]  ; stack_reg0[8]  ; clk_in   ;
; N/A           ; None        ; -3.063 ns ; stack_in[9]  ; stack_reg0[9]  ; clk_in   ;
; N/A           ; None        ; -3.155 ns ; stack_in[10] ; stack_reg0[10] ; clk_in   ;
; N/A           ; None        ; -3.207 ns ; stack_in[7]  ; stack_reg0[7]  ; clk_in   ;
; N/A           ; None        ; -3.551 ns ; stack_in[6]  ; stack_reg0[6]  ; clk_in   ;
; N/A           ; None        ; -3.713 ns ; stack_in[5]  ; stack_reg0[5]  ; clk_in   ;
; N/A           ; None        ; -3.933 ns ; stack_in[3]  ; stack_reg0[3]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg0[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg1[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg2[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg3[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg4[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg5[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg6[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg7[0]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg0[1]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg1[1]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg2[1]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg3[1]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg4[1]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg5[1]  ; clk_in   ;
; N/A           ; None        ; -4.025 ns ; stack_push   ; stack_reg6[1]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg7[1]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg0[9]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg1[9]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg2[9]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg3[9]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg4[9]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg5[9]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg6[9]  ; clk_in   ;
; N/A           ; None        ; -4.046 ns ; stack_push   ; stack_reg7[9]  ; clk_in   ;
; N/A           ; None        ; -4.194 ns ; stack_in[4]  ; stack_reg0[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg0[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg1[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg2[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg3[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg4[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg5[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg6[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg7[4]  ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg0[10] ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg1[10] ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg2[10] ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg3[10] ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg4[10] ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg5[10] ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg6[10] ; clk_in   ;
; N/A           ; None        ; -4.328 ns ; stack_push   ; stack_reg7[10] ; clk_in   ;
; N/A           ; None        ; -4.407 ns ; stack_in[1]  ; stack_reg0[1]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg0[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg1[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg2[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg3[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg4[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg5[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg6[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg7[7]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg0[8]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg1[8]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg2[8]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg3[8]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg4[8]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg5[8]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg6[8]  ; clk_in   ;
; N/A           ; None        ; -5.087 ns ; stack_push   ; stack_reg7[8]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg0[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg1[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg2[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg3[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg4[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg5[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg6[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg7[2]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg0[3]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg1[3]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg2[3]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg3[3]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg4[3]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg5[3]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg6[3]  ; clk_in   ;
; N/A           ; None        ; -5.115 ns ; stack_push   ; stack_reg7[3]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg0[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg1[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg2[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg3[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg4[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg5[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg6[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg7[5]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg0[6]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg1[6]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg2[6]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg3[6]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg4[6]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg5[6]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg6[6]  ; clk_in   ;
; N/A           ; None        ; -5.596 ns ; stack_push   ; stack_reg7[6]  ; clk_in   ;
+---------------+-------------+-----------+--------------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue May 09 16:59:42 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off stack -c stack --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: Clock "clk_in" Internal fmax is restricted to 420.17 MHz between source register "stack_reg5[6]" and destination register "stack_reg4[6]"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.863 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X35_Y34_N7; Fanout = 2; REG Node = 'stack_reg5[6]'
            Info: 2: + IC(0.342 ns) + CELL(0.437 ns) = 0.779 ns; Loc. = LCCOMB_X35_Y34_N26; Fanout = 1; COMB Node = 'stack_reg4~6'
            Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 0.863 ns; Loc. = LCFF_X35_Y34_N27; Fanout = 2; REG Node = 'stack_reg4[6]'
            Info: Total cell delay = 0.521 ns ( 60.37 % )
            Info: Total interconnect delay = 0.342 ns ( 39.63 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk_in" to destination register is 2.670 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 88; COMB Node = 'clk_in~clkctrl'
                Info: 3: + IC(1.016 ns) + CELL(0.537 ns) = 2.670 ns; Loc. = LCFF_X35_Y34_N27; Fanout = 2; REG Node = 'stack_reg4[6]'
                Info: Total cell delay = 1.536 ns ( 57.53 % )
                Info: Total interconnect delay = 1.134 ns ( 42.47 % )
            Info: - Longest clock path from clock "clk_in" to source register is 2.670 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 88; COMB Node = 'clk_in~clkctrl'
                Info: 3: + IC(1.016 ns) + CELL(0.537 ns) = 2.670 ns; Loc. = LCFF_X35_Y34_N7; Fanout = 2; REG Node = 'stack_reg5[6]'
                Info: Total cell delay = 1.536 ns ( 57.53 % )
                Info: Total interconnect delay = 1.134 ns ( 42.47 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "stack_reg0[5]" (data pin = "stack_push", clock pin = "clk_in") is 5.826 ns
    Info: + Longest pin to register delay is 8.532 ns
        Info: 1: + IC(0.000 ns) + CELL(0.830 ns) = 0.830 ns; Loc. = PIN_D11; Fanout = 1; PIN Node = 'stack_push'
        Info: 2: + IC(4.828 ns) + CELL(0.245 ns) = 5.903 ns; Loc. = LCCOMB_X23_Y32_N22; Fanout = 88; COMB Node = 'process_0~0'
        Info: 3: + IC(1.969 ns) + CELL(0.660 ns) = 8.532 ns; Loc. = LCFF_X35_Y34_N9; Fanout = 2; REG Node = 'stack_reg0[5]'
        Info: Total cell delay = 1.735 ns ( 20.34 % )
        Info: Total interconnect delay = 6.797 ns ( 79.66 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.670 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 88; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.016 ns) + CELL(0.537 ns) = 2.670 ns; Loc. = LCFF_X35_Y34_N9; Fanout = 2; REG Node = 'stack_reg0[5]'
        Info: Total cell delay = 1.536 ns ( 57.53 % )
        Info: Total interconnect delay = 1.134 ns ( 42.47 % )
Info: tco from clock "clk_in" to destination pin "stack_out[8]" through register "stack_reg0[8]" is 8.887 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.671 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 88; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.017 ns) + CELL(0.537 ns) = 2.671 ns; Loc. = LCFF_X35_Y35_N19; Fanout = 2; REG Node = 'stack_reg0[8]'
        Info: Total cell delay = 1.536 ns ( 57.51 % )
        Info: Total interconnect delay = 1.135 ns ( 42.49 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.966 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X35_Y35_N19; Fanout = 2; REG Node = 'stack_reg0[8]'
        Info: 2: + IC(3.188 ns) + CELL(2.778 ns) = 5.966 ns; Loc. = PIN_AC14; Fanout = 0; PIN Node = 'stack_out[8]'
        Info: Total cell delay = 2.778 ns ( 46.56 % )
        Info: Total interconnect delay = 3.188 ns ( 53.44 % )
Info: th for register "stack_reg1[6]" (data pin = "stack_pop", clock pin = "clk_in") is 0.625 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.670 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 88; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.016 ns) + CELL(0.537 ns) = 2.670 ns; Loc. = LCFF_X35_Y34_N31; Fanout = 2; REG Node = 'stack_reg1[6]'
        Info: Total cell delay = 1.536 ns ( 57.53 % )
        Info: Total interconnect delay = 1.134 ns ( 42.47 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.311 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 89; PIN Node = 'stack_pop'
        Info: 2: + IC(0.977 ns) + CELL(0.271 ns) = 2.227 ns; Loc. = LCCOMB_X35_Y34_N30; Fanout = 1; COMB Node = 'stack_reg1~6'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.311 ns; Loc. = LCFF_X35_Y34_N31; Fanout = 2; REG Node = 'stack_reg1[6]'
        Info: Total cell delay = 1.334 ns ( 57.72 % )
        Info: Total interconnect delay = 0.977 ns ( 42.28 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 176 megabytes
    Info: Processing ended: Tue May 09 16:59:42 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


