/***************************************************************************
 *             __________               __   ___.
 *   Open      \______   \ ____   ____ |  | _\_ |__   _______  ___
 *   Source     |       _//  _ \_/ ___\|  |/ /| __ \ /  _ \  \/  /
 *   Jukebox    |    |   (  <_> )  \___|    < | \_\ (  <_> > <  <
 *   Firmware   |____|_  /\____/ \___  >__|_ \|___  /\____/__/\_ \
 *                     \/            \/     \/    \/            \/
 * This file was automatically generated by headergen, DO NOT EDIT it.
 * headergen version: 3.0.0
 * jz4760b version: 1.0
 * jz4760b authors: Amaury Pouly
 *
 * Copyright (C) 2015 by the authors
 *
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License
 * as published by the Free Software Foundation; either version 2
 * of the License, or (at your option) any later version.
 *
 * This software is distributed on an "AS IS" basis, WITHOUT WARRANTY OF ANY
 * KIND, either express or implied.
 *
 ****************************************************************************/
#ifndef __HEADERGEN_DDRC_H__
#define __HEADERGEN_DDRC_H__

#include "macro.h"

#define REG_DDRC_STATUS             jz_reg(DDRC_STATUS)
#define JA_DDRC_STATUS              (0xb3020000 + 0x0)
#define JT_DDRC_STATUS              JIO_32_RW
#define JN_DDRC_STATUS              DDRC_STATUS
#define JI_DDRC_STATUS              
#define BP_DDRC_STATUS_ENDIAN       7
#define BM_DDRC_STATUS_ENDIAN       0x80
#define BF_DDRC_STATUS_ENDIAN(v)    (((v) & 0x1) << 7)
#define BFM_DDRC_STATUS_ENDIAN(v)   BM_DDRC_STATUS_ENDIAN
#define BF_DDRC_STATUS_ENDIAN_V(e)  BF_DDRC_STATUS_ENDIAN(BV_DDRC_STATUS_ENDIAN__##e)
#define BFM_DDRC_STATUS_ENDIAN_V(v) BM_DDRC_STATUS_ENDIAN
#define BP_DDRC_STATUS_MISS         6
#define BM_DDRC_STATUS_MISS         0x40
#define BF_DDRC_STATUS_MISS(v)      (((v) & 0x1) << 6)
#define BFM_DDRC_STATUS_MISS(v)     BM_DDRC_STATUS_MISS
#define BF_DDRC_STATUS_MISS_V(e)    BF_DDRC_STATUS_MISS(BV_DDRC_STATUS_MISS__##e)
#define BFM_DDRC_STATUS_MISS_V(v)   BM_DDRC_STATUS_MISS
#define BP_DDRC_STATUS_DPDN         5
#define BM_DDRC_STATUS_DPDN         0x20
#define BF_DDRC_STATUS_DPDN(v)      (((v) & 0x1) << 5)
#define BFM_DDRC_STATUS_DPDN(v)     BM_DDRC_STATUS_DPDN
#define BF_DDRC_STATUS_DPDN_V(e)    BF_DDRC_STATUS_DPDN(BV_DDRC_STATUS_DPDN__##e)
#define BFM_DDRC_STATUS_DPDN_V(v)   BM_DDRC_STATUS_DPDN
#define BP_DDRC_STATUS_PDN          4
#define BM_DDRC_STATUS_PDN          0x10
#define BF_DDRC_STATUS_PDN(v)       (((v) & 0x1) << 4)
#define BFM_DDRC_STATUS_PDN(v)      BM_DDRC_STATUS_PDN
#define BF_DDRC_STATUS_PDN_V(e)     BF_DDRC_STATUS_PDN(BV_DDRC_STATUS_PDN__##e)
#define BFM_DDRC_STATUS_PDN_V(v)    BM_DDRC_STATUS_PDN
#define BP_DDRC_STATUS_AREF         3
#define BM_DDRC_STATUS_AREF         0x8
#define BF_DDRC_STATUS_AREF(v)      (((v) & 0x1) << 3)
#define BFM_DDRC_STATUS_AREF(v)     BM_DDRC_STATUS_AREF
#define BF_DDRC_STATUS_AREF_V(e)    BF_DDRC_STATUS_AREF(BV_DDRC_STATUS_AREF__##e)
#define BFM_DDRC_STATUS_AREF_V(v)   BM_DDRC_STATUS_AREF
#define BP_DDRC_STATUS_SREF         2
#define BM_DDRC_STATUS_SREF         0x4
#define BF_DDRC_STATUS_SREF(v)      (((v) & 0x1) << 2)
#define BFM_DDRC_STATUS_SREF(v)     BM_DDRC_STATUS_SREF
#define BF_DDRC_STATUS_SREF_V(e)    BF_DDRC_STATUS_SREF(BV_DDRC_STATUS_SREF__##e)
#define BFM_DDRC_STATUS_SREF_V(v)   BM_DDRC_STATUS_SREF
#define BP_DDRC_STATUS_CKE1         1
#define BM_DDRC_STATUS_CKE1         0x2
#define BF_DDRC_STATUS_CKE1(v)      (((v) & 0x1) << 1)
#define BFM_DDRC_STATUS_CKE1(v)     BM_DDRC_STATUS_CKE1
#define BF_DDRC_STATUS_CKE1_V(e)    BF_DDRC_STATUS_CKE1(BV_DDRC_STATUS_CKE1__##e)
#define BFM_DDRC_STATUS_CKE1_V(v)   BM_DDRC_STATUS_CKE1
#define BP_DDRC_STATUS_CKE0         0
#define BM_DDRC_STATUS_CKE0         0x1
#define BF_DDRC_STATUS_CKE0(v)      (((v) & 0x1) << 0)
#define BFM_DDRC_STATUS_CKE0(v)     BM_DDRC_STATUS_CKE0
#define BF_DDRC_STATUS_CKE0_V(e)    BF_DDRC_STATUS_CKE0(BV_DDRC_STATUS_CKE0__##e)
#define BFM_DDRC_STATUS_CKE0_V(v)   BM_DDRC_STATUS_CKE0

#define REG_DDRC_CFG                jz_reg(DDRC_CFG)
#define JA_DDRC_CFG                 (0xb3020000 + 0x4)
#define JT_DDRC_CFG                 JIO_32_RW
#define JN_DDRC_CFG                 DDRC_CFG
#define JI_DDRC_CFG                 
#define BP_DDRC_CFG_ROW1            27
#define BM_DDRC_CFG_ROW1            0x18000000
#define BV_DDRC_CFG_ROW1__12        0x0
#define BV_DDRC_CFG_ROW1__13        0x1
#define BV_DDRC_CFG_ROW1__14        0x2
#define BF_DDRC_CFG_ROW1(v)         (((v) & 0x3) << 27)
#define BFM_DDRC_CFG_ROW1(v)        BM_DDRC_CFG_ROW1
#define BF_DDRC_CFG_ROW1_V(e)       BF_DDRC_CFG_ROW1(BV_DDRC_CFG_ROW1__##e)
#define BFM_DDRC_CFG_ROW1_V(v)      BM_DDRC_CFG_ROW1
#define BP_DDRC_CFG_COL1            25
#define BM_DDRC_CFG_COL1            0x6000000
#define BV_DDRC_CFG_COL1__8         0x0
#define BV_DDRC_CFG_COL1__9         0x1
#define BV_DDRC_CFG_COL1__10        0x2
#define BV_DDRC_CFG_COL1__11        0x3
#define BF_DDRC_CFG_COL1(v)         (((v) & 0x3) << 25)
#define BFM_DDRC_CFG_COL1(v)        BM_DDRC_CFG_COL1
#define BF_DDRC_CFG_COL1_V(e)       BF_DDRC_CFG_COL1(BV_DDRC_CFG_COL1__##e)
#define BFM_DDRC_CFG_COL1_V(v)      BM_DDRC_CFG_COL1
#define BP_DDRC_CFG_BA1_BIT         24
#define BM_DDRC_CFG_BA1_BIT         0x1000000
#define BV_DDRC_CFG_BA1_BIT__4      0x0
#define BV_DDRC_CFG_BA1_BIT__8      0x1
#define BF_DDRC_CFG_BA1_BIT(v)      (((v) & 0x1) << 24)
#define BFM_DDRC_CFG_BA1_BIT(v)     BM_DDRC_CFG_BA1_BIT
#define BF_DDRC_CFG_BA1_BIT_V(e)    BF_DDRC_CFG_BA1_BIT(BV_DDRC_CFG_BA1_BIT__##e)
#define BFM_DDRC_CFG_BA1_BIT_V(v)   BM_DDRC_CFG_BA1_BIT
#define BP_DDRC_CFG_IMBA            23
#define BM_DDRC_CFG_IMBA            0x800000
#define BF_DDRC_CFG_IMBA(v)         (((v) & 0x1) << 23)
#define BFM_DDRC_CFG_IMBA(v)        BM_DDRC_CFG_IMBA
#define BF_DDRC_CFG_IMBA_V(e)       BF_DDRC_CFG_IMBA(BV_DDRC_CFG_IMBA__##e)
#define BFM_DDRC_CFG_IMBA_V(v)      BM_DDRC_CFG_IMBA
#define BP_DDRC_CFG_BTRUN           21
#define BM_DDRC_CFG_BTRUN           0x200000
#define BF_DDRC_CFG_BTRUN(v)        (((v) & 0x1) << 21)
#define BFM_DDRC_CFG_BTRUN(v)       BM_DDRC_CFG_BTRUN
#define BF_DDRC_CFG_BTRUN_V(e)      BF_DDRC_CFG_BTRUN(BV_DDRC_CFG_BTRUN__##e)
#define BFM_DDRC_CFG_BTRUN_V(v)     BM_DDRC_CFG_BTRUN
#define BP_DDRC_CFG_MPRT            15
#define BM_DDRC_CFG_MPRT            0x8000
#define BF_DDRC_CFG_MPRT(v)         (((v) & 0x1) << 15)
#define BFM_DDRC_CFG_MPRT(v)        BM_DDRC_CFG_MPRT
#define BF_DDRC_CFG_MPRT_V(e)       BF_DDRC_CFG_MPRT(BV_DDRC_CFG_MPRT__##e)
#define BFM_DDRC_CFG_MPRT_V(v)      BM_DDRC_CFG_MPRT
#define BP_DDRC_CFG_TYPE            12
#define BM_DDRC_CFG_TYPE            0x7000
#define BV_DDRC_CFG_TYPE__DDR1      0x2
#define BV_DDRC_CFG_TYPE__MDDR      0x3
#define BV_DDRC_CFG_TYPE__DDR2      0x4
#define BF_DDRC_CFG_TYPE(v)         (((v) & 0x7) << 12)
#define BFM_DDRC_CFG_TYPE(v)        BM_DDRC_CFG_TYPE
#define BF_DDRC_CFG_TYPE_V(e)       BF_DDRC_CFG_TYPE(BV_DDRC_CFG_TYPE__##e)
#define BFM_DDRC_CFG_TYPE_V(v)      BM_DDRC_CFG_TYPE
#define BP_DDRC_CFG_ROW0            10
#define BM_DDRC_CFG_ROW0            0xc00
#define BV_DDRC_CFG_ROW0__12        0x0
#define BV_DDRC_CFG_ROW0__13        0x1
#define BV_DDRC_CFG_ROW0__14        0x2
#define BF_DDRC_CFG_ROW0(v)         (((v) & 0x3) << 10)
#define BFM_DDRC_CFG_ROW0(v)        BM_DDRC_CFG_ROW0
#define BF_DDRC_CFG_ROW0_V(e)       BF_DDRC_CFG_ROW0(BV_DDRC_CFG_ROW0__##e)
#define BFM_DDRC_CFG_ROW0_V(v)      BM_DDRC_CFG_ROW0
#define BP_DDRC_CFG_COL0            8
#define BM_DDRC_CFG_COL0            0x300
#define BV_DDRC_CFG_COL0__8         0x0
#define BV_DDRC_CFG_COL0__9         0x1
#define BV_DDRC_CFG_COL0__10        0x2
#define BV_DDRC_CFG_COL0__11        0x3
#define BF_DDRC_CFG_COL0(v)         (((v) & 0x3) << 8)
#define BFM_DDRC_CFG_COL0(v)        BM_DDRC_CFG_COL0
#define BF_DDRC_CFG_COL0_V(e)       BF_DDRC_CFG_COL0(BV_DDRC_CFG_COL0__##e)
#define BFM_DDRC_CFG_COL0_V(v)      BM_DDRC_CFG_COL0
#define BP_DDRC_CFG_CS1EN           7
#define BM_DDRC_CFG_CS1EN           0x80
#define BF_DDRC_CFG_CS1EN(v)        (((v) & 0x1) << 7)
#define BFM_DDRC_CFG_CS1EN(v)       BM_DDRC_CFG_CS1EN
#define BF_DDRC_CFG_CS1EN_V(e)      BF_DDRC_CFG_CS1EN(BV_DDRC_CFG_CS1EN__##e)
#define BFM_DDRC_CFG_CS1EN_V(v)     BM_DDRC_CFG_CS1EN
#define BP_DDRC_CFG_CS0EN           6
#define BM_DDRC_CFG_CS0EN           0x40
#define BF_DDRC_CFG_CS0EN(v)        (((v) & 0x1) << 6)
#define BFM_DDRC_CFG_CS0EN(v)       BM_DDRC_CFG_CS0EN
#define BF_DDRC_CFG_CS0EN_V(e)      BF_DDRC_CFG_CS0EN(BV_DDRC_CFG_CS0EN__##e)
#define BFM_DDRC_CFG_CS0EN_V(v)     BM_DDRC_CFG_CS0EN
#define BP_DDRC_CFG_CL              2
#define BM_DDRC_CFG_CL              0x3c
#define BV_DDRC_CFG_CL__3           0x0
#define BV_DDRC_CFG_CL__4           0x1
#define BV_DDRC_CFG_CL__5           0x2
#define BV_DDRC_CFG_CL__6           0x3
#define BF_DDRC_CFG_CL(v)           (((v) & 0xf) << 2)
#define BFM_DDRC_CFG_CL(v)          BM_DDRC_CFG_CL
#define BF_DDRC_CFG_CL_V(e)         BF_DDRC_CFG_CL(BV_DDRC_CFG_CL__##e)
#define BFM_DDRC_CFG_CL_V(v)        BM_DDRC_CFG_CL
#define BP_DDRC_CFG_BA0             1
#define BM_DDRC_CFG_BA0             0x2
#define BV_DDRC_CFG_BA0__4          0x0
#define BV_DDRC_CFG_BA0__8          0x1
#define BF_DDRC_CFG_BA0(v)          (((v) & 0x1) << 1)
#define BFM_DDRC_CFG_BA0(v)         BM_DDRC_CFG_BA0
#define BF_DDRC_CFG_BA0_V(e)        BF_DDRC_CFG_BA0(BV_DDRC_CFG_BA0__##e)
#define BFM_DDRC_CFG_BA0_V(v)       BM_DDRC_CFG_BA0
#define BP_DDRC_CFG_DW              0
#define BM_DDRC_CFG_DW              0x1
#define BV_DDRC_CFG_DW__16          0x0
#define BV_DDRC_CFG_DW__32          0x1
#define BF_DDRC_CFG_DW(v)           (((v) & 0x1) << 0)
#define BFM_DDRC_CFG_DW(v)          BM_DDRC_CFG_DW
#define BF_DDRC_CFG_DW_V(e)         BF_DDRC_CFG_DW(BV_DDRC_CFG_DW__##e)
#define BFM_DDRC_CFG_DW_V(v)        BM_DDRC_CFG_DW

#define REG_DDRC_CTRL               jz_reg(DDRC_CTRL)
#define JA_DDRC_CTRL                (0xb3020000 + 0x8)
#define JT_DDRC_CTRL                JIO_32_RW
#define JN_DDRC_CTRL                DDRC_CTRL
#define JI_DDRC_CTRL                
#define BP_DDRC_CTRL_ACTPD          15
#define BM_DDRC_CTRL_ACTPD          0x8000
#define BF_DDRC_CTRL_ACTPD(v)       (((v) & 0x1) << 15)
#define BFM_DDRC_CTRL_ACTPD(v)      BM_DDRC_CTRL_ACTPD
#define BF_DDRC_CTRL_ACTPD_V(e)     BF_DDRC_CTRL_ACTPD(BV_DDRC_CTRL_ACTPD__##e)
#define BFM_DDRC_CTRL_ACTPD_V(v)    BM_DDRC_CTRL_ACTPD
#define BP_DDRC_CTRL_PDT            12
#define BM_DDRC_CTRL_PDT            0x7000
#define BV_DDRC_CTRL_PDT__DIS       0x0
#define BV_DDRC_CTRL_PDT__8         0x1
#define BV_DDRC_CTRL_PDT__16        0x2
#define BV_DDRC_CTRL_PDT__32        0x3
#define BV_DDRC_CTRL_PDT__64        0x4
#define BV_DDRC_CTRL_PDT__128       0x5
#define BF_DDRC_CTRL_PDT(v)         (((v) & 0x7) << 12)
#define BFM_DDRC_CTRL_PDT(v)        BM_DDRC_CTRL_PDT
#define BF_DDRC_CTRL_PDT_V(e)       BF_DDRC_CTRL_PDT(BV_DDRC_CTRL_PDT__##e)
#define BFM_DDRC_CTRL_PDT_V(v)      BM_DDRC_CTRL_PDT
#define BP_DDRC_CTRL_PRET           8
#define BM_DDRC_CTRL_PRET           0x700
#define BV_DDRC_CTRL_PRET__DIS      0x0
#define BV_DDRC_CTRL_PRET__8        0x1
#define BV_DDRC_CTRL_PRET__16       0x2
#define BV_DDRC_CTRL_PRET__32       0x3
#define BV_DDRC_CTRL_PRET__64       0x4
#define BV_DDRC_CTRL_PRET__128      0x5
#define BF_DDRC_CTRL_PRET(v)        (((v) & 0x7) << 8)
#define BFM_DDRC_CTRL_PRET(v)       BM_DDRC_CTRL_PRET
#define BF_DDRC_CTRL_PRET_V(e)      BF_DDRC_CTRL_PRET(BV_DDRC_CTRL_PRET__##e)
#define BFM_DDRC_CTRL_PRET_V(v)     BM_DDRC_CTRL_PRET
#define BP_DDRC_CTRL_SR             5
#define BM_DDRC_CTRL_SR             0x20
#define BF_DDRC_CTRL_SR(v)          (((v) & 0x1) << 5)
#define BFM_DDRC_CTRL_SR(v)         BM_DDRC_CTRL_SR
#define BF_DDRC_CTRL_SR_V(e)        BF_DDRC_CTRL_SR(BV_DDRC_CTRL_SR__##e)
#define BFM_DDRC_CTRL_SR_V(v)       BM_DDRC_CTRL_SR
#define BP_DDRC_CTRL_UNALIGN        4
#define BM_DDRC_CTRL_UNALIGN        0x10
#define BF_DDRC_CTRL_UNALIGN(v)     (((v) & 0x1) << 4)
#define BFM_DDRC_CTRL_UNALIGN(v)    BM_DDRC_CTRL_UNALIGN
#define BF_DDRC_CTRL_UNALIGN_V(e)   BF_DDRC_CTRL_UNALIGN(BV_DDRC_CTRL_UNALIGN__##e)
#define BFM_DDRC_CTRL_UNALIGN_V(v)  BM_DDRC_CTRL_UNALIGN
#define BP_DDRC_CTRL_ALH            3
#define BM_DDRC_CTRL_ALH            0x8
#define BF_DDRC_CTRL_ALH(v)         (((v) & 0x1) << 3)
#define BFM_DDRC_CTRL_ALH(v)        BM_DDRC_CTRL_ALH
#define BF_DDRC_CTRL_ALH_V(e)       BF_DDRC_CTRL_ALH(BV_DDRC_CTRL_ALH__##e)
#define BFM_DDRC_CTRL_ALH_V(v)      BM_DDRC_CTRL_ALH
#define BP_DDRC_CTRL_RDC            2
#define BM_DDRC_CTRL_RDC            0x4
#define BF_DDRC_CTRL_RDC(v)         (((v) & 0x1) << 2)
#define BFM_DDRC_CTRL_RDC(v)        BM_DDRC_CTRL_RDC
#define BF_DDRC_CTRL_RDC_V(e)       BF_DDRC_CTRL_RDC(BV_DDRC_CTRL_RDC__##e)
#define BFM_DDRC_CTRL_RDC_V(v)      BM_DDRC_CTRL_RDC
#define BP_DDRC_CTRL_CKE            1
#define BM_DDRC_CTRL_CKE            0x2
#define BF_DDRC_CTRL_CKE(v)         (((v) & 0x1) << 1)
#define BFM_DDRC_CTRL_CKE(v)        BM_DDRC_CTRL_CKE
#define BF_DDRC_CTRL_CKE_V(e)       BF_DDRC_CTRL_CKE(BV_DDRC_CTRL_CKE__##e)
#define BFM_DDRC_CTRL_CKE_V(v)      BM_DDRC_CTRL_CKE
#define BP_DDRC_CTRL_RESET          0
#define BM_DDRC_CTRL_RESET          0x1
#define BF_DDRC_CTRL_RESET(v)       (((v) & 0x1) << 0)
#define BFM_DDRC_CTRL_RESET(v)      BM_DDRC_CTRL_RESET
#define BF_DDRC_CTRL_RESET_V(e)     BF_DDRC_CTRL_RESET(BV_DDRC_CTRL_RESET__##e)
#define BFM_DDRC_CTRL_RESET_V(v)    BM_DDRC_CTRL_RESET

#define REG_DDRC_LMR                jz_reg(DDRC_LMR)
#define JA_DDRC_LMR                 (0xb3020000 + 0xc)
#define JT_DDRC_LMR                 JIO_32_RW
#define JN_DDRC_LMR                 DDRC_LMR
#define JI_DDRC_LMR                 
#define BP_DDRC_LMR_DDR_ADDR        16
#define BM_DDRC_LMR_DDR_ADDR        0xff0000
#define BF_DDRC_LMR_DDR_ADDR(v)     (((v) & 0xff) << 16)
#define BFM_DDRC_LMR_DDR_ADDR(v)    BM_DDRC_LMR_DDR_ADDR
#define BF_DDRC_LMR_DDR_ADDR_V(e)   BF_DDRC_LMR_DDR_ADDR(BV_DDRC_LMR_DDR_ADDR__##e)
#define BFM_DDRC_LMR_DDR_ADDR_V(v)  BM_DDRC_LMR_DDR_ADDR
#define BP_DDRC_LMR_BA              8
#define BM_DDRC_LMR_BA              0x700
#define BV_DDRC_LMR_BA__MRS         0x0
#define BV_DDRC_LMR_BA__M_MRS       0x0
#define BV_DDRC_LMR_BA__EMRS1       0x1
#define BV_DDRC_LMR_BA__M_SR        0x1
#define BV_DDRC_LMR_BA__EMRS2       0x2
#define BV_DDRC_LMR_BA__M_EMRS      0x2
#define BV_DDRC_LMR_BA__EMRS3       0x3
#define BF_DDRC_LMR_BA(v)           (((v) & 0x7) << 8)
#define BFM_DDRC_LMR_BA(v)          BM_DDRC_LMR_BA
#define BF_DDRC_LMR_BA_V(e)         BF_DDRC_LMR_BA(BV_DDRC_LMR_BA__##e)
#define BFM_DDRC_LMR_BA_V(v)        BM_DDRC_LMR_BA
#define BP_DDRC_LMR_CMD             4
#define BM_DDRC_LMR_CMD             0x30
#define BV_DDRC_LMR_CMD__PREC       0x0
#define BV_DDRC_LMR_CMD__AUREF      0x1
#define BV_DDRC_LMR_CMD__LMR        0x2
#define BF_DDRC_LMR_CMD(v)          (((v) & 0x3) << 4)
#define BFM_DDRC_LMR_CMD(v)         BM_DDRC_LMR_CMD
#define BF_DDRC_LMR_CMD_V(e)        BF_DDRC_LMR_CMD(BV_DDRC_LMR_CMD__##e)
#define BFM_DDRC_LMR_CMD_V(v)       BM_DDRC_LMR_CMD
#define BP_DDRC_LMR_START           0
#define BM_DDRC_LMR_START           0x1
#define BF_DDRC_LMR_START(v)        (((v) & 0x1) << 0)
#define BFM_DDRC_LMR_START(v)       BM_DDRC_LMR_START
#define BF_DDRC_LMR_START_V(e)      BF_DDRC_LMR_START(BV_DDRC_LMR_START__##e)
#define BFM_DDRC_LMR_START_V(v)     BM_DDRC_LMR_START

#define REG_DDRC_TIMING1                jz_reg(DDRC_TIMING1)
#define JA_DDRC_TIMING1                 (0xb3020000 + 0x10)
#define JT_DDRC_TIMING1                 JIO_32_RW
#define JN_DDRC_TIMING1                 DDRC_TIMING1
#define JI_DDRC_TIMING1                 
#define BP_DDRC_TIMING1_TRAS            28
#define BM_DDRC_TIMING1_TRAS            0xf0000000
#define BF_DDRC_TIMING1_TRAS(v)         (((v) & 0xf) << 28)
#define BFM_DDRC_TIMING1_TRAS(v)        BM_DDRC_TIMING1_TRAS
#define BF_DDRC_TIMING1_TRAS_V(e)       BF_DDRC_TIMING1_TRAS(BV_DDRC_TIMING1_TRAS__##e)
#define BFM_DDRC_TIMING1_TRAS_V(v)      BM_DDRC_TIMING1_TRAS
#define BP_DDRC_TIMING1_TRTP            24
#define BM_DDRC_TIMING1_TRTP            0x3000000
#define BF_DDRC_TIMING1_TRTP(v)         (((v) & 0x3) << 24)
#define BFM_DDRC_TIMING1_TRTP(v)        BM_DDRC_TIMING1_TRTP
#define BF_DDRC_TIMING1_TRTP_V(e)       BF_DDRC_TIMING1_TRTP(BV_DDRC_TIMING1_TRTP__##e)
#define BFM_DDRC_TIMING1_TRTP_V(v)      BM_DDRC_TIMING1_TRTP
#define BP_DDRC_TIMING1_TRP             20
#define BM_DDRC_TIMING1_TRP             0x700000
#define BF_DDRC_TIMING1_TRP(v)          (((v) & 0x7) << 20)
#define BFM_DDRC_TIMING1_TRP(v)         BM_DDRC_TIMING1_TRP
#define BF_DDRC_TIMING1_TRP_V(e)        BF_DDRC_TIMING1_TRP(BV_DDRC_TIMING1_TRP__##e)
#define BFM_DDRC_TIMING1_TRP_V(v)       BM_DDRC_TIMING1_TRP
#define BP_DDRC_TIMING1_TRCD            16
#define BM_DDRC_TIMING1_TRCD            0x70000
#define BF_DDRC_TIMING1_TRCD(v)         (((v) & 0x7) << 16)
#define BFM_DDRC_TIMING1_TRCD(v)        BM_DDRC_TIMING1_TRCD
#define BF_DDRC_TIMING1_TRCD_V(e)       BF_DDRC_TIMING1_TRCD(BV_DDRC_TIMING1_TRCD__##e)
#define BFM_DDRC_TIMING1_TRCD_V(v)      BM_DDRC_TIMING1_TRCD
#define BP_DDRC_TIMING1_TRC             12
#define BM_DDRC_TIMING1_TRC             0xf000
#define BF_DDRC_TIMING1_TRC(v)          (((v) & 0xf) << 12)
#define BFM_DDRC_TIMING1_TRC(v)         BM_DDRC_TIMING1_TRC
#define BF_DDRC_TIMING1_TRC_V(e)        BF_DDRC_TIMING1_TRC(BV_DDRC_TIMING1_TRC__##e)
#define BFM_DDRC_TIMING1_TRC_V(v)       BM_DDRC_TIMING1_TRC
#define BP_DDRC_TIMING1_TRRD            8
#define BM_DDRC_TIMING1_TRRD            0x300
#define BV_DDRC_TIMING1_TRRD__DISABLE   0x0
#define BV_DDRC_TIMING1_TRRD__2         0x1
#define BV_DDRC_TIMING1_TRRD__3         0x2
#define BV_DDRC_TIMING1_TRRD__4         0x3
#define BF_DDRC_TIMING1_TRRD(v)         (((v) & 0x3) << 8)
#define BFM_DDRC_TIMING1_TRRD(v)        BM_DDRC_TIMING1_TRRD
#define BF_DDRC_TIMING1_TRRD_V(e)       BF_DDRC_TIMING1_TRRD(BV_DDRC_TIMING1_TRRD__##e)
#define BFM_DDRC_TIMING1_TRRD_V(v)      BM_DDRC_TIMING1_TRRD
#define BP_DDRC_TIMING1_TWR             4
#define BM_DDRC_TIMING1_TWR             0x70
#define BV_DDRC_TIMING1_TWR__1          0x0
#define BV_DDRC_TIMING1_TWR__2          0x1
#define BV_DDRC_TIMING1_TWR__3          0x2
#define BV_DDRC_TIMING1_TWR__4          0x3
#define BV_DDRC_TIMING1_TWR__5          0x4
#define BV_DDRC_TIMING1_TWR__6          0x5
#define BF_DDRC_TIMING1_TWR(v)          (((v) & 0x7) << 4)
#define BFM_DDRC_TIMING1_TWR(v)         BM_DDRC_TIMING1_TWR
#define BF_DDRC_TIMING1_TWR_V(e)        BF_DDRC_TIMING1_TWR(BV_DDRC_TIMING1_TWR__##e)
#define BFM_DDRC_TIMING1_TWR_V(v)       BM_DDRC_TIMING1_TWR
#define BP_DDRC_TIMING1_TWTR            0
#define BM_DDRC_TIMING1_TWTR            0x3
#define BV_DDRC_TIMING1_TWTR__1         0x0
#define BV_DDRC_TIMING1_TWTR__2         0x1
#define BV_DDRC_TIMING1_TWTR__3         0x2
#define BV_DDRC_TIMING1_TWTR__4         0x3
#define BF_DDRC_TIMING1_TWTR(v)         (((v) & 0x3) << 0)
#define BFM_DDRC_TIMING1_TWTR(v)        BM_DDRC_TIMING1_TWTR
#define BF_DDRC_TIMING1_TWTR_V(e)       BF_DDRC_TIMING1_TWTR(BV_DDRC_TIMING1_TWTR__##e)
#define BFM_DDRC_TIMING1_TWTR_V(v)      BM_DDRC_TIMING1_TWTR

#define REG_DDRC_TIMING2                jz_reg(DDRC_TIMING2)
#define JA_DDRC_TIMING2                 (0xb3020000 + 0x14)
#define JT_DDRC_TIMING2                 JIO_32_RW
#define JN_DDRC_TIMING2                 DDRC_TIMING2
#define JI_DDRC_TIMING2                 
#define BP_DDRC_TIMING2_TRFC            24
#define BM_DDRC_TIMING2_TRFC            0xf000000
#define BF_DDRC_TIMING2_TRFC(v)         (((v) & 0xf) << 24)
#define BFM_DDRC_TIMING2_TRFC(v)        BM_DDRC_TIMING2_TRFC
#define BF_DDRC_TIMING2_TRFC_V(e)       BF_DDRC_TIMING2_TRFC(BV_DDRC_TIMING2_TRFC__##e)
#define BFM_DDRC_TIMING2_TRFC_V(v)      BM_DDRC_TIMING2_TRFC
#define BP_DDRC_TIMING2_RWCOV           19
#define BM_DDRC_TIMING2_RWCOV           0xf80000
#define BF_DDRC_TIMING2_RWCOV(v)        (((v) & 0x1f) << 19)
#define BFM_DDRC_TIMING2_RWCOV(v)       BM_DDRC_TIMING2_RWCOV
#define BF_DDRC_TIMING2_RWCOV_V(e)      BF_DDRC_TIMING2_RWCOV(BV_DDRC_TIMING2_RWCOV__##e)
#define BFM_DDRC_TIMING2_RWCOV_V(v)     BM_DDRC_TIMING2_RWCOV
#define BP_DDRC_TIMING2_TMINSR          8
#define BM_DDRC_TIMING2_TMINSR          0xf00
#define BF_DDRC_TIMING2_TMINSR(v)       (((v) & 0xf) << 8)
#define BFM_DDRC_TIMING2_TMINSR(v)      BM_DDRC_TIMING2_TMINSR
#define BF_DDRC_TIMING2_TMINSR_V(e)     BF_DDRC_TIMING2_TMINSR(BV_DDRC_TIMING2_TMINSR__##e)
#define BFM_DDRC_TIMING2_TMINSR_V(v)    BM_DDRC_TIMING2_TMINSR
#define BP_DDRC_TIMING2_TXP             4
#define BM_DDRC_TIMING2_TXP             0x70
#define BF_DDRC_TIMING2_TXP(v)          (((v) & 0x7) << 4)
#define BFM_DDRC_TIMING2_TXP(v)         BM_DDRC_TIMING2_TXP
#define BF_DDRC_TIMING2_TXP_V(e)        BF_DDRC_TIMING2_TXP(BV_DDRC_TIMING2_TXP__##e)
#define BFM_DDRC_TIMING2_TXP_V(v)       BM_DDRC_TIMING2_TXP
#define BP_DDRC_TIMING2_TMRD            0
#define BM_DDRC_TIMING2_TMRD            0x3
#define BF_DDRC_TIMING2_TMRD(v)         (((v) & 0x3) << 0)
#define BFM_DDRC_TIMING2_TMRD(v)        BM_DDRC_TIMING2_TMRD
#define BF_DDRC_TIMING2_TMRD_V(e)       BF_DDRC_TIMING2_TMRD(BV_DDRC_TIMING2_TMRD__##e)
#define BFM_DDRC_TIMING2_TMRD_V(v)      BM_DDRC_TIMING2_TMRD

#define REG_DDRC_REFCNT             jz_reg(DDRC_REFCNT)
#define JA_DDRC_REFCNT              (0xb3020000 + 0x18)
#define JT_DDRC_REFCNT              JIO_32_RW
#define JN_DDRC_REFCNT              DDRC_REFCNT
#define JI_DDRC_REFCNT              
#define BP_DDRC_REFCNT_CON          16
#define BM_DDRC_REFCNT_CON          0xff0000
#define BF_DDRC_REFCNT_CON(v)       (((v) & 0xff) << 16)
#define BFM_DDRC_REFCNT_CON(v)      BM_DDRC_REFCNT_CON
#define BF_DDRC_REFCNT_CON_V(e)     BF_DDRC_REFCNT_CON(BV_DDRC_REFCNT_CON__##e)
#define BFM_DDRC_REFCNT_CON_V(v)    BM_DDRC_REFCNT_CON
#define BP_DDRC_REFCNT_CNT          8
#define BM_DDRC_REFCNT_CNT          0xff00
#define BF_DDRC_REFCNT_CNT(v)       (((v) & 0xff) << 8)
#define BFM_DDRC_REFCNT_CNT(v)      BM_DDRC_REFCNT_CNT
#define BF_DDRC_REFCNT_CNT_V(e)     BF_DDRC_REFCNT_CNT(BV_DDRC_REFCNT_CNT__##e)
#define BFM_DDRC_REFCNT_CNT_V(v)    BM_DDRC_REFCNT_CNT
#define BP_DDRC_REFCNT_CLKDIV       1
#define BM_DDRC_REFCNT_CLKDIV       0xe
#define BF_DDRC_REFCNT_CLKDIV(v)    (((v) & 0x7) << 1)
#define BFM_DDRC_REFCNT_CLKDIV(v)   BM_DDRC_REFCNT_CLKDIV
#define BF_DDRC_REFCNT_CLKDIV_V(e)  BF_DDRC_REFCNT_CLKDIV(BV_DDRC_REFCNT_CLKDIV__##e)
#define BFM_DDRC_REFCNT_CLKDIV_V(v) BM_DDRC_REFCNT_CLKDIV
#define BP_DDRC_REFCNT_REF_EN       0
#define BM_DDRC_REFCNT_REF_EN       0x1
#define BF_DDRC_REFCNT_REF_EN(v)    (((v) & 0x1) << 0)
#define BFM_DDRC_REFCNT_REF_EN(v)   BM_DDRC_REFCNT_REF_EN
#define BF_DDRC_REFCNT_REF_EN_V(e)  BF_DDRC_REFCNT_REF_EN(BV_DDRC_REFCNT_REF_EN__##e)
#define BFM_DDRC_REFCNT_REF_EN_V(v) BM_DDRC_REFCNT_REF_EN

#define REG_DDRC_DQS            jz_reg(DDRC_DQS)
#define JA_DDRC_DQS             (0xb3020000 + 0x1c)
#define JT_DDRC_DQS             JIO_32_RW
#define JN_DDRC_DQS             DDRC_DQS
#define JI_DDRC_DQS             
#define BP_DDRC_DQS_ERROR       29
#define BM_DDRC_DQS_ERROR       0x20000000
#define BF_DDRC_DQS_ERROR(v)    (((v) & 0x1) << 29)
#define BFM_DDRC_DQS_ERROR(v)   BM_DDRC_DQS_ERROR
#define BF_DDRC_DQS_ERROR_V(e)  BF_DDRC_DQS_ERROR(BV_DDRC_DQS_ERROR__##e)
#define BFM_DDRC_DQS_ERROR_V(v) BM_DDRC_DQS_ERROR
#define BP_DDRC_DQS_READY       28
#define BM_DDRC_DQS_READY       0x10000000
#define BF_DDRC_DQS_READY(v)    (((v) & 0x1) << 28)
#define BFM_DDRC_DQS_READY(v)   BM_DDRC_DQS_READY
#define BF_DDRC_DQS_READY_V(e)  BF_DDRC_DQS_READY(BV_DDRC_DQS_READY__##e)
#define BFM_DDRC_DQS_READY_V(v) BM_DDRC_DQS_READY
#define BP_DDRC_DQS_SRDET       25
#define BM_DDRC_DQS_SRDET       0x2000000
#define BF_DDRC_DQS_SRDET(v)    (((v) & 0x1) << 25)
#define BFM_DDRC_DQS_SRDET(v)   BM_DDRC_DQS_SRDET
#define BF_DDRC_DQS_SRDET_V(e)  BF_DDRC_DQS_SRDET(BV_DDRC_DQS_SRDET__##e)
#define BFM_DDRC_DQS_SRDET_V(v) BM_DDRC_DQS_SRDET
#define BP_DDRC_DQS_DET         24
#define BM_DDRC_DQS_DET         0x1000000
#define BF_DDRC_DQS_DET(v)      (((v) & 0x1) << 24)
#define BFM_DDRC_DQS_DET(v)     BM_DDRC_DQS_DET
#define BF_DDRC_DQS_DET_V(e)    BF_DDRC_DQS_DET(BV_DDRC_DQS_DET__##e)
#define BFM_DDRC_DQS_DET_V(v)   BM_DDRC_DQS_DET
#define BP_DDRC_DQS_AUTO        23
#define BM_DDRC_DQS_AUTO        0x800000
#define BF_DDRC_DQS_AUTO(v)     (((v) & 0x1) << 23)
#define BFM_DDRC_DQS_AUTO(v)    BM_DDRC_DQS_AUTO
#define BF_DDRC_DQS_AUTO_V(e)   BF_DDRC_DQS_AUTO(BV_DDRC_DQS_AUTO__##e)
#define BFM_DDRC_DQS_AUTO_V(v)  BM_DDRC_DQS_AUTO
#define BP_DDRC_DQS_CLKD        16
#define BM_DDRC_DQS_CLKD        0x7f0000
#define BF_DDRC_DQS_CLKD(v)     (((v) & 0x7f) << 16)
#define BFM_DDRC_DQS_CLKD(v)    BM_DDRC_DQS_CLKD
#define BF_DDRC_DQS_CLKD_V(e)   BF_DDRC_DQS_CLKD(BV_DDRC_DQS_CLKD__##e)
#define BFM_DDRC_DQS_CLKD_V(v)  BM_DDRC_DQS_CLKD
#define BP_DDRC_DQS_WDQS        8
#define BM_DDRC_DQS_WDQS        0x3f00
#define BF_DDRC_DQS_WDQS(v)     (((v) & 0x3f) << 8)
#define BFM_DDRC_DQS_WDQS(v)    BM_DDRC_DQS_WDQS
#define BF_DDRC_DQS_WDQS_V(e)   BF_DDRC_DQS_WDQS(BV_DDRC_DQS_WDQS__##e)
#define BFM_DDRC_DQS_WDQS_V(v)  BM_DDRC_DQS_WDQS
#define BP_DDRC_DQS_RDQS        0
#define BM_DDRC_DQS_RDQS        0x3f
#define BF_DDRC_DQS_RDQS(v)     (((v) & 0x3f) << 0)
#define BFM_DDRC_DQS_RDQS(v)    BM_DDRC_DQS_RDQS
#define BF_DDRC_DQS_RDQS_V(e)   BF_DDRC_DQS_RDQS(BV_DDRC_DQS_RDQS__##e)
#define BFM_DDRC_DQS_RDQS_V(v)  BM_DDRC_DQS_RDQS

#define REG_DDRC_DQSADJ             jz_reg(DDRC_DQSADJ)
#define JA_DDRC_DQSADJ              (0xb3020000 + 0x20)
#define JT_DDRC_DQSADJ              JIO_32_RW
#define JN_DDRC_DQSADJ              DDRC_DQSADJ
#define JI_DDRC_DQSADJ              
#define BP_DDRC_DQSADJ_WSIGN        13
#define BM_DDRC_DQSADJ_WSIGN        0x2000
#define BF_DDRC_DQSADJ_WSIGN(v)     (((v) & 0x1) << 13)
#define BFM_DDRC_DQSADJ_WSIGN(v)    BM_DDRC_DQSADJ_WSIGN
#define BF_DDRC_DQSADJ_WSIGN_V(e)   BF_DDRC_DQSADJ_WSIGN(BV_DDRC_DQSADJ_WSIGN__##e)
#define BFM_DDRC_DQSADJ_WSIGN_V(v)  BM_DDRC_DQSADJ_WSIGN
#define BP_DDRC_DQSADJ_WDQS         8
#define BM_DDRC_DQSADJ_WDQS         0x1f00
#define BF_DDRC_DQSADJ_WDQS(v)      (((v) & 0x1f) << 8)
#define BFM_DDRC_DQSADJ_WDQS(v)     BM_DDRC_DQSADJ_WDQS
#define BF_DDRC_DQSADJ_WDQS_V(e)    BF_DDRC_DQSADJ_WDQS(BV_DDRC_DQSADJ_WDQS__##e)
#define BFM_DDRC_DQSADJ_WDQS_V(v)   BM_DDRC_DQSADJ_WDQS
#define BP_DDRC_DQSADJ_RSIGN        5
#define BM_DDRC_DQSADJ_RSIGN        0x20
#define BF_DDRC_DQSADJ_RSIGN(v)     (((v) & 0x1) << 5)
#define BFM_DDRC_DQSADJ_RSIGN(v)    BM_DDRC_DQSADJ_RSIGN
#define BF_DDRC_DQSADJ_RSIGN_V(e)   BF_DDRC_DQSADJ_RSIGN(BV_DDRC_DQSADJ_RSIGN__##e)
#define BFM_DDRC_DQSADJ_RSIGN_V(v)  BM_DDRC_DQSADJ_RSIGN
#define BP_DDRC_DQSADJ_RDQS         0
#define BM_DDRC_DQSADJ_RDQS         0x1f
#define BF_DDRC_DQSADJ_RDQS(v)      (((v) & 0x1f) << 0)
#define BFM_DDRC_DQSADJ_RDQS(v)     BM_DDRC_DQSADJ_RDQS
#define BF_DDRC_DQSADJ_RDQS_V(e)    BF_DDRC_DQSADJ_RDQS(BV_DDRC_DQSADJ_RDQS__##e)
#define BFM_DDRC_DQSADJ_RDQS_V(v)   BM_DDRC_DQSADJ_RDQS

#define REG_DDRC_MMAP(_n1)      jz_reg(DDRC_MMAP(_n1))
#define JA_DDRC_MMAP(_n1)       (0xb3020000 + 0x24 + 4*((_n1)))
#define JT_DDRC_MMAP(_n1)       JIO_32_RW
#define JN_DDRC_MMAP(_n1)       DDRC_MMAP
#define JI_DDRC_MMAP(_n1)       (_n1)
#define BP_DDRC_MMAP_BASE       8
#define BM_DDRC_MMAP_BASE       0xff00
#define BF_DDRC_MMAP_BASE(v)    (((v) & 0xff) << 8)
#define BFM_DDRC_MMAP_BASE(v)   BM_DDRC_MMAP_BASE
#define BF_DDRC_MMAP_BASE_V(e)  BF_DDRC_MMAP_BASE(BV_DDRC_MMAP_BASE__##e)
#define BFM_DDRC_MMAP_BASE_V(v) BM_DDRC_MMAP_BASE
#define BP_DDRC_MMAP_MASK       0
#define BM_DDRC_MMAP_MASK       0xff
#define BF_DDRC_MMAP_MASK(v)    (((v) & 0xff) << 0)
#define BFM_DDRC_MMAP_MASK(v)   BM_DDRC_MMAP_MASK
#define BF_DDRC_MMAP_MASK_V(e)  BF_DDRC_MMAP_MASK(BV_DDRC_MMAP_MASK__##e)
#define BFM_DDRC_MMAP_MASK_V(v) BM_DDRC_MMAP_MASK

#define REG_DDRC_DELAYCTRL                          jz_reg(DDRC_DELAYCTRL)
#define JA_DDRC_DELAYCTRL                           (0xb3020000 + 0x2c)
#define JT_DDRC_DELAYCTRL                           JIO_32_RW
#define JN_DDRC_DELAYCTRL                           DDRC_DELAYCTRL
#define JI_DDRC_DELAYCTRL                           
#define BP_DDRC_DELAYCTRL_TSEL                      18
#define BM_DDRC_DELAYCTRL_TSEL                      0xc0000
#define BF_DDRC_DELAYCTRL_TSEL(v)                   (((v) & 0x3) << 18)
#define BFM_DDRC_DELAYCTRL_TSEL(v)                  BM_DDRC_DELAYCTRL_TSEL
#define BF_DDRC_DELAYCTRL_TSEL_V(e)                 BF_DDRC_DELAYCTRL_TSEL(BV_DDRC_DELAYCTRL_TSEL__##e)
#define BFM_DDRC_DELAYCTRL_TSEL_V(v)                BM_DDRC_DELAYCTRL_TSEL
#define BP_DDRC_DELAYCTRL_MSEL                      16
#define BM_DDRC_DELAYCTRL_MSEL                      0x30000
#define BF_DDRC_DELAYCTRL_MSEL(v)                   (((v) & 0x3) << 16)
#define BFM_DDRC_DELAYCTRL_MSEL(v)                  BM_DDRC_DELAYCTRL_MSEL
#define BF_DDRC_DELAYCTRL_MSEL_V(e)                 BF_DDRC_DELAYCTRL_MSEL(BV_DDRC_DELAYCTRL_MSEL__##e)
#define BFM_DDRC_DELAYCTRL_MSEL_V(v)                BM_DDRC_DELAYCTRL_MSEL
#define BP_DDRC_DELAYCTRL_HL                        15
#define BM_DDRC_DELAYCTRL_HL                        0x8000
#define BF_DDRC_DELAYCTRL_HL(v)                     (((v) & 0x1) << 15)
#define BFM_DDRC_DELAYCTRL_HL(v)                    BM_DDRC_DELAYCTRL_HL
#define BF_DDRC_DELAYCTRL_HL_V(e)                   BF_DDRC_DELAYCTRL_HL(BV_DDRC_DELAYCTRL_HL__##e)
#define BFM_DDRC_DELAYCTRL_HL_V(v)                  BM_DDRC_DELAYCTRL_HL
#define BP_DDRC_DELAYCTRL_QUAR                      14
#define BM_DDRC_DELAYCTRL_QUAR                      0x4000
#define BF_DDRC_DELAYCTRL_QUAR(v)                   (((v) & 0x1) << 14)
#define BFM_DDRC_DELAYCTRL_QUAR(v)                  BM_DDRC_DELAYCTRL_QUAR
#define BF_DDRC_DELAYCTRL_QUAR_V(e)                 BF_DDRC_DELAYCTRL_QUAR(BV_DDRC_DELAYCTRL_QUAR__##e)
#define BFM_DDRC_DELAYCTRL_QUAR_V(v)                BM_DDRC_DELAYCTRL_QUAR
#define BP_DDRC_DELAYCTRL_MAUTO                     6
#define BM_DDRC_DELAYCTRL_MAUTO                     0x40
#define BF_DDRC_DELAYCTRL_MAUTO(v)                  (((v) & 0x1) << 6)
#define BFM_DDRC_DELAYCTRL_MAUTO(v)                 BM_DDRC_DELAYCTRL_MAUTO
#define BF_DDRC_DELAYCTRL_MAUTO_V(e)                BF_DDRC_DELAYCTRL_MAUTO(BV_DDRC_DELAYCTRL_MAUTO__##e)
#define BFM_DDRC_DELAYCTRL_MAUTO_V(v)               BM_DDRC_DELAYCTRL_MAUTO
#define BP_DDRC_DELAYCTRL_MSIGN                     5
#define BM_DDRC_DELAYCTRL_MSIGN                     0x20
#define BF_DDRC_DELAYCTRL_MSIGN(v)                  (((v) & 0x1) << 5)
#define BFM_DDRC_DELAYCTRL_MSIGN(v)                 BM_DDRC_DELAYCTRL_MSIGN
#define BF_DDRC_DELAYCTRL_MSIGN_V(e)                BF_DDRC_DELAYCTRL_MSIGN(BV_DDRC_DELAYCTRL_MSIGN__##e)
#define BFM_DDRC_DELAYCTRL_MSIGN_V(v)               BM_DDRC_DELAYCTRL_MSIGN
#define BP_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ        0
#define BM_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ        0x1f
#define BF_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ(v)     (((v) & 0x1f) << 0)
#define BFM_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ(v)    BM_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ
#define BF_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ_V(e)   BF_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ(BV_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ__##e)
#define BFM_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ_V(v)  BM_DDRC_DELAYCTRL_MASK_DELAY_SEL_ADJ

#define REG_DDRC_DELAYCTRL2                     jz_reg(DDRC_DELAYCTRL2)
#define JA_DDRC_DELAYCTRL2                      (0xb3020000 + 0x30)
#define JT_DDRC_DELAYCTRL2                      JIO_32_RW
#define JN_DDRC_DELAYCTRL2                      DDRC_DELAYCTRL2
#define JI_DDRC_DELAYCTRL2                      
#define BP_DDRC_DELAYCTRL2_MASK_DELAY_SEL       0
#define BM_DDRC_DELAYCTRL2_MASK_DELAY_SEL       0x1f
#define BF_DDRC_DELAYCTRL2_MASK_DELAY_SEL(v)    (((v) & 0x1f) << 0)
#define BFM_DDRC_DELAYCTRL2_MASK_DELAY_SEL(v)   BM_DDRC_DELAYCTRL2_MASK_DELAY_SEL
#define BF_DDRC_DELAYCTRL2_MASK_DELAY_SEL_V(e)  BF_DDRC_DELAYCTRL2_MASK_DELAY_SEL(BV_DDRC_DELAYCTRL2_MASK_DELAY_SEL__##e)
#define BFM_DDRC_DELAYCTRL2_MASK_DELAY_SEL_V(v) BM_DDRC_DELAYCTRL2_MASK_DELAY_SEL

#define REG_DDRC_PADCTRL0                           jz_reg(DDRC_PADCTRL0)
#define JA_DDRC_PADCTRL0                            (0xb3020000 + 0x50)
#define JT_DDRC_PADCTRL0                            JIO_32_RW
#define JN_DDRC_PADCTRL0                            DDRC_PADCTRL0
#define JI_DDRC_PADCTRL0                            
#define BP_DDRC_PADCTRL0_PDDQS                      28
#define BM_DDRC_PADCTRL0_PDDQS                      0xf0000000
#define BF_DDRC_PADCTRL0_PDDQS(v)                   (((v) & 0xf) << 28)
#define BFM_DDRC_PADCTRL0_PDDQS(v)                  BM_DDRC_PADCTRL0_PDDQS
#define BF_DDRC_PADCTRL0_PDDQS_V(e)                 BF_DDRC_PADCTRL0_PDDQS(BV_DDRC_PADCTRL0_PDDQS__##e)
#define BFM_DDRC_PADCTRL0_PDDQS_V(v)                BM_DDRC_PADCTRL0_PDDQS
#define BP_DDRC_PADCTRL0_PDDQ                       24
#define BM_DDRC_PADCTRL0_PDDQ                       0xf000000
#define BF_DDRC_PADCTRL0_PDDQ(v)                    (((v) & 0xf) << 24)
#define BFM_DDRC_PADCTRL0_PDDQ(v)                   BM_DDRC_PADCTRL0_PDDQ
#define BF_DDRC_PADCTRL0_PDDQ_V(e)                  BF_DDRC_PADCTRL0_PDDQ(BV_DDRC_PADCTRL0_PDDQ__##e)
#define BFM_DDRC_PADCTRL0_PDDQ_V(v)                 BM_DDRC_PADCTRL0_PDDQ
#define BP_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS        20
#define BM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS        0xf00000
#define BF_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS(v)     (((v) & 0xf) << 20)
#define BFM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS(v)    BM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS
#define BF_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS_V(e)   BF_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS(BV_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS__##e)
#define BFM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS_V(v)  BM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQS
#define BP_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ         16
#define BM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ         0xf0000
#define BF_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ(v)      (((v) & 0xf) << 16)
#define BFM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ(v)     BM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ
#define BF_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ_V(e)    BF_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ(BV_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ__##e)
#define BFM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ_V(v)   BM_DDRC_PADCTRL0_SCHMITT_TRIGGER_DQ
#define BP_DDRC_PADCTRL0_ENPULL_DQS                 12
#define BM_DDRC_PADCTRL0_ENPULL_DQS                 0xf000
#define BF_DDRC_PADCTRL0_ENPULL_DQS(v)              (((v) & 0xf) << 12)
#define BFM_DDRC_PADCTRL0_ENPULL_DQS(v)             BM_DDRC_PADCTRL0_ENPULL_DQS
#define BF_DDRC_PADCTRL0_ENPULL_DQS_V(e)            BF_DDRC_PADCTRL0_ENPULL_DQS(BV_DDRC_PADCTRL0_ENPULL_DQS__##e)
#define BFM_DDRC_PADCTRL0_ENPULL_DQS_V(v)           BM_DDRC_PADCTRL0_ENPULL_DQS
#define BP_DDRC_PADCTRL0_ENPULL_DQ                  8
#define BM_DDRC_PADCTRL0_ENPULL_DQ                  0xf00
#define BF_DDRC_PADCTRL0_ENPULL_DQ(v)               (((v) & 0xf) << 8)
#define BFM_DDRC_PADCTRL0_ENPULL_DQ(v)              BM_DDRC_PADCTRL0_ENPULL_DQ
#define BF_DDRC_PADCTRL0_ENPULL_DQ_V(e)             BF_DDRC_PADCTRL0_ENPULL_DQ(BV_DDRC_PADCTRL0_ENPULL_DQ__##e)
#define BFM_DDRC_PADCTRL0_ENPULL_DQ_V(v)            BM_DDRC_PADCTRL0_ENPULL_DQ
#define BP_DDRC_PADCTRL0_PULLUP_DQS                 4
#define BM_DDRC_PADCTRL0_PULLUP_DQS                 0xf0
#define BF_DDRC_PADCTRL0_PULLUP_DQS(v)              (((v) & 0xf) << 4)
#define BFM_DDRC_PADCTRL0_PULLUP_DQS(v)             BM_DDRC_PADCTRL0_PULLUP_DQS
#define BF_DDRC_PADCTRL0_PULLUP_DQS_V(e)            BF_DDRC_PADCTRL0_PULLUP_DQS(BV_DDRC_PADCTRL0_PULLUP_DQS__##e)
#define BFM_DDRC_PADCTRL0_PULLUP_DQS_V(v)           BM_DDRC_PADCTRL0_PULLUP_DQS
#define BP_DDRC_PADCTRL0_PULLUP_DQ                  0
#define BM_DDRC_PADCTRL0_PULLUP_DQ                  0xf
#define BF_DDRC_PADCTRL0_PULLUP_DQ(v)               (((v) & 0xf) << 0)
#define BFM_DDRC_PADCTRL0_PULLUP_DQ(v)              BM_DDRC_PADCTRL0_PULLUP_DQ
#define BF_DDRC_PADCTRL0_PULLUP_DQ_V(e)             BF_DDRC_PADCTRL0_PULLUP_DQ(BV_DDRC_PADCTRL0_PULLUP_DQ__##e)
#define BFM_DDRC_PADCTRL0_PULLUP_DQ_V(v)            BM_DDRC_PADCTRL0_PULLUP_DQ

#define REG_DDRC_PADCTRL1                               jz_reg(DDRC_PADCTRL1)
#define JA_DDRC_PADCTRL1                                (0xb3020000 + 0x54)
#define JT_DDRC_PADCTRL1                                JIO_32_RW
#define JN_DDRC_PADCTRL1                                DDRC_PADCTRL1
#define JI_DDRC_PADCTRL1                                
#define BP_DDRC_PADCTRL1_INEDQS                         28
#define BM_DDRC_PADCTRL1_INEDQS                         0xf0000000
#define BF_DDRC_PADCTRL1_INEDQS(v)                      (((v) & 0xf) << 28)
#define BFM_DDRC_PADCTRL1_INEDQS(v)                     BM_DDRC_PADCTRL1_INEDQS
#define BF_DDRC_PADCTRL1_INEDQS_V(e)                    BF_DDRC_PADCTRL1_INEDQS(BV_DDRC_PADCTRL1_INEDQS__##e)
#define BFM_DDRC_PADCTRL1_INEDQS_V(v)                   BM_DDRC_PADCTRL1_INEDQS
#define BP_DDRC_PADCTRL1_INEDQ                          24
#define BM_DDRC_PADCTRL1_INEDQ                          0xf000000
#define BF_DDRC_PADCTRL1_INEDQ(v)                       (((v) & 0xf) << 24)
#define BFM_DDRC_PADCTRL1_INEDQ(v)                      BM_DDRC_PADCTRL1_INEDQ
#define BF_DDRC_PADCTRL1_INEDQ_V(e)                     BF_DDRC_PADCTRL1_INEDQ(BV_DDRC_PADCTRL1_INEDQ__##e)
#define BFM_DDRC_PADCTRL1_INEDQ_V(v)                    BM_DDRC_PADCTRL1_INEDQ
#define BP_DDRC_PADCTRL1_SSTL_MODE                      16
#define BM_DDRC_PADCTRL1_SSTL_MODE                      0x10000
#define BF_DDRC_PADCTRL1_SSTL_MODE(v)                   (((v) & 0x1) << 16)
#define BFM_DDRC_PADCTRL1_SSTL_MODE(v)                  BM_DDRC_PADCTRL1_SSTL_MODE
#define BF_DDRC_PADCTRL1_SSTL_MODE_V(e)                 BF_DDRC_PADCTRL1_SSTL_MODE(BV_DDRC_PADCTRL1_SSTL_MODE__##e)
#define BFM_DDRC_PADCTRL1_SSTL_MODE_V(v)                BM_DDRC_PADCTRL1_SSTL_MODE
#define BP_DDRC_PADCTRL1_STRENGTH_DQS                   8
#define BM_DDRC_PADCTRL1_STRENGTH_DQS                   0xff00
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__HALF_MDDR        0x0
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__HALF_DDR1        0x0
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__HALF_SDRAM_12MA  0x0
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__HALF_DDR2        0x55
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__HALF_SDRAM_16MA  0x55
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__FULL_DDR1        0xaa
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__FULL_SDRAM_24MA  0xaa
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__FULL_MDDR        0xff
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__FULL_DDR2        0xff
#define BV_DDRC_PADCTRL1_STRENGTH_DQS__FULL_SDRAM_30MA  0xff
#define BF_DDRC_PADCTRL1_STRENGTH_DQS(v)                (((v) & 0xff) << 8)
#define BFM_DDRC_PADCTRL1_STRENGTH_DQS(v)               BM_DDRC_PADCTRL1_STRENGTH_DQS
#define BF_DDRC_PADCTRL1_STRENGTH_DQS_V(e)              BF_DDRC_PADCTRL1_STRENGTH_DQS(BV_DDRC_PADCTRL1_STRENGTH_DQS__##e)
#define BFM_DDRC_PADCTRL1_STRENGTH_DQS_V(v)             BM_DDRC_PADCTRL1_STRENGTH_DQS
#define BP_DDRC_PADCTRL1_STRENGTH_DQ                    0
#define BM_DDRC_PADCTRL1_STRENGTH_DQ                    0xff
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__HALF_MDDR         0x0
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__HALF_DDR1         0x0
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__HALF_SDRAM_12MA   0x0
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__HALF_DDR2         0x55
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__HALF_SDRAM_16MA   0x55
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__FULL_DDR1         0xaa
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__FULL_SDRAM_24MA   0xaa
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__FULL_MDDR         0xff
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__FULL_DDR2         0xff
#define BV_DDRC_PADCTRL1_STRENGTH_DQ__FULL_SDRAM_30MA   0xff
#define BF_DDRC_PADCTRL1_STRENGTH_DQ(v)                 (((v) & 0xff) << 0)
#define BFM_DDRC_PADCTRL1_STRENGTH_DQ(v)                BM_DDRC_PADCTRL1_STRENGTH_DQ
#define BF_DDRC_PADCTRL1_STRENGTH_DQ_V(e)               BF_DDRC_PADCTRL1_STRENGTH_DQ(BV_DDRC_PADCTRL1_STRENGTH_DQ__##e)
#define BFM_DDRC_PADCTRL1_STRENGTH_DQ_V(v)              BM_DDRC_PADCTRL1_STRENGTH_DQ

#define REG_DDRC_PADCTRL2                       jz_reg(DDRC_PADCTRL2)
#define JA_DDRC_PADCTRL2                        (0xb3020000 + 0x58)
#define JT_DDRC_PADCTRL2                        JIO_32_RW
#define JN_DDRC_PADCTRL2                        DDRC_PADCTRL2
#define JI_DDRC_PADCTRL2                        
#define BP_DDRC_PADCTRL2_STRENGTH_CKO           18
#define BM_DDRC_PADCTRL2_STRENGTH_CKO           0xc0000
#define BF_DDRC_PADCTRL2_STRENGTH_CKO(v)        (((v) & 0x3) << 18)
#define BFM_DDRC_PADCTRL2_STRENGTH_CKO(v)       BM_DDRC_PADCTRL2_STRENGTH_CKO
#define BF_DDRC_PADCTRL2_STRENGTH_CKO_V(e)      BF_DDRC_PADCTRL2_STRENGTH_CKO(BV_DDRC_PADCTRL2_STRENGTH_CKO__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_CKO_V(v)     BM_DDRC_PADCTRL2_STRENGTH_CKO
#define BP_DDRC_PADCTRL2_STRENGTH_CKE           16
#define BM_DDRC_PADCTRL2_STRENGTH_CKE           0x10000
#define BF_DDRC_PADCTRL2_STRENGTH_CKE(v)        (((v) & 0x1) << 16)
#define BFM_DDRC_PADCTRL2_STRENGTH_CKE(v)       BM_DDRC_PADCTRL2_STRENGTH_CKE
#define BF_DDRC_PADCTRL2_STRENGTH_CKE_V(e)      BF_DDRC_PADCTRL2_STRENGTH_CKE(BV_DDRC_PADCTRL2_STRENGTH_CKE__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_CKE_V(v)     BM_DDRC_PADCTRL2_STRENGTH_CKE
#define BP_DDRC_PADCTRL2_STRENGTH_ADDR          14
#define BM_DDRC_PADCTRL2_STRENGTH_ADDR          0x4000
#define BF_DDRC_PADCTRL2_STRENGTH_ADDR(v)       (((v) & 0x1) << 14)
#define BFM_DDRC_PADCTRL2_STRENGTH_ADDR(v)      BM_DDRC_PADCTRL2_STRENGTH_ADDR
#define BF_DDRC_PADCTRL2_STRENGTH_ADDR_V(e)     BF_DDRC_PADCTRL2_STRENGTH_ADDR(BV_DDRC_PADCTRL2_STRENGTH_ADDR__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_ADDR_V(v)    BM_DDRC_PADCTRL2_STRENGTH_ADDR
#define BP_DDRC_PADCTRL2_STRENGTH_DM3           12
#define BM_DDRC_PADCTRL2_STRENGTH_DM3           0x1000
#define BF_DDRC_PADCTRL2_STRENGTH_DM3(v)        (((v) & 0x1) << 12)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM3(v)       BM_DDRC_PADCTRL2_STRENGTH_DM3
#define BF_DDRC_PADCTRL2_STRENGTH_DM3_V(e)      BF_DDRC_PADCTRL2_STRENGTH_DM3(BV_DDRC_PADCTRL2_STRENGTH_DM3__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM3_V(v)     BM_DDRC_PADCTRL2_STRENGTH_DM3
#define BP_DDRC_PADCTRL2_STRENGTH_DM2           10
#define BM_DDRC_PADCTRL2_STRENGTH_DM2           0x400
#define BF_DDRC_PADCTRL2_STRENGTH_DM2(v)        (((v) & 0x1) << 10)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM2(v)       BM_DDRC_PADCTRL2_STRENGTH_DM2
#define BF_DDRC_PADCTRL2_STRENGTH_DM2_V(e)      BF_DDRC_PADCTRL2_STRENGTH_DM2(BV_DDRC_PADCTRL2_STRENGTH_DM2__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM2_V(v)     BM_DDRC_PADCTRL2_STRENGTH_DM2
#define BP_DDRC_PADCTRL2_STRENGTH_DM1           8
#define BM_DDRC_PADCTRL2_STRENGTH_DM1           0x100
#define BF_DDRC_PADCTRL2_STRENGTH_DM1(v)        (((v) & 0x1) << 8)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM1(v)       BM_DDRC_PADCTRL2_STRENGTH_DM1
#define BF_DDRC_PADCTRL2_STRENGTH_DM1_V(e)      BF_DDRC_PADCTRL2_STRENGTH_DM1(BV_DDRC_PADCTRL2_STRENGTH_DM1__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM1_V(v)     BM_DDRC_PADCTRL2_STRENGTH_DM1
#define BP_DDRC_PADCTRL2_STRENGTH_DM0           6
#define BM_DDRC_PADCTRL2_STRENGTH_DM0           0x40
#define BF_DDRC_PADCTRL2_STRENGTH_DM0(v)        (((v) & 0x1) << 6)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM0(v)       BM_DDRC_PADCTRL2_STRENGTH_DM0
#define BF_DDRC_PADCTRL2_STRENGTH_DM0_V(e)      BF_DDRC_PADCTRL2_STRENGTH_DM0(BV_DDRC_PADCTRL2_STRENGTH_DM0__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_DM0_V(v)     BM_DDRC_PADCTRL2_STRENGTH_DM0
#define BP_DDRC_PADCTRL2_STRENGTH_CMD           4
#define BM_DDRC_PADCTRL2_STRENGTH_CMD           0x10
#define BF_DDRC_PADCTRL2_STRENGTH_CMD(v)        (((v) & 0x1) << 4)
#define BFM_DDRC_PADCTRL2_STRENGTH_CMD(v)       BM_DDRC_PADCTRL2_STRENGTH_CMD
#define BF_DDRC_PADCTRL2_STRENGTH_CMD_V(e)      BF_DDRC_PADCTRL2_STRENGTH_CMD(BV_DDRC_PADCTRL2_STRENGTH_CMD__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_CMD_V(v)     BM_DDRC_PADCTRL2_STRENGTH_CMD
#define BP_DDRC_PADCTRL2_STRENGTH_CS1           2
#define BM_DDRC_PADCTRL2_STRENGTH_CS1           0x4
#define BF_DDRC_PADCTRL2_STRENGTH_CS1(v)        (((v) & 0x1) << 2)
#define BFM_DDRC_PADCTRL2_STRENGTH_CS1(v)       BM_DDRC_PADCTRL2_STRENGTH_CS1
#define BF_DDRC_PADCTRL2_STRENGTH_CS1_V(e)      BF_DDRC_PADCTRL2_STRENGTH_CS1(BV_DDRC_PADCTRL2_STRENGTH_CS1__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_CS1_V(v)     BM_DDRC_PADCTRL2_STRENGTH_CS1
#define BP_DDRC_PADCTRL2_STRENGTH_CS0           0
#define BM_DDRC_PADCTRL2_STRENGTH_CS0           0x1
#define BF_DDRC_PADCTRL2_STRENGTH_CS0(v)        (((v) & 0x1) << 0)
#define BFM_DDRC_PADCTRL2_STRENGTH_CS0(v)       BM_DDRC_PADCTRL2_STRENGTH_CS0
#define BF_DDRC_PADCTRL2_STRENGTH_CS0_V(e)      BF_DDRC_PADCTRL2_STRENGTH_CS0(BV_DDRC_PADCTRL2_STRENGTH_CS0__##e)
#define BFM_DDRC_PADCTRL2_STRENGTH_CS0_V(v)     BM_DDRC_PADCTRL2_STRENGTH_CS0

#define REG_DDRC_PADCTRL3   jz_reg(DDRC_PADCTRL3)
#define JA_DDRC_PADCTRL3    (0xb3020000 + 0x5c)
#define JT_DDRC_PADCTRL3    JIO_32_RW
#define JN_DDRC_PADCTRL3    DDRC_PADCTRL3
#define JI_DDRC_PADCTRL3    

#endif /* __HEADERGEN_DDRC_H__*/
