# 实验一：在7段数码管上显示自己的最后三位学号数字

## 1. 实验任务
将自己的最后三位学号数字在数码管上显示

## 2.  实验现象和结果
自己学号稳定在数码管上显示，用手机记录

## 3. 数码管上显示数字的原理

1. 是一种半导体发光器件，基本单元是发光二极管。
2. 数码管按照段数划分为七段数码管和八段数码管。八段比七段多一个小数点。 
3. 分为共阳极和共阴极两种类型：
	1. 共阴极就是将八个LED的阴极连接在一起，让其接地，给任何一个LED的另一端高电平，就可以点亮。
	2. 共阳极是将七个LED的阳极连在一起，给任何一个LED的另一端低电平，就可以点亮。
4. 通过一个4_7译码器可以将输入的数，转换为相应数码管信号，对应每个管的位置，通过不同的码控制不同灯管的开启和关闭，最终拼出需要的数字。
5. 通过3-8译码器生成位选信号
6. 采用共阴极，管亮则输入1，不亮为零。例：想让管a亮则第一位为1（远程平台中灯管位置与下图位置不同）.

![](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/%E7%BD%91%E7%BB%9C%E4%B8%83%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E7%AE%A1%E8%84%9A%E5%88%86%E5%B8%83.png)

==远程实验平台中的灯管顺序为a、g掉换，f、e和b、c位置互换==

## 4. 编写Verilog程序的功能框图



## 5. 相关例题

#### 七段数码管：下面两个程序是相同的

```
BCD 码—七段数码管显示译码器 
module decode4_7(
    input [3:0] indec,
    output [6:0] decodeout
    );
    reg[6:0]decodeout;
    
always @(indec) 
  begin 
     case(indec)                               //用case语句进行译码 
     4'd0:decodeout=7'b1111110; 
     4'd1:decodeout=7'b0110000;
     4'd2:decodeout=7'b1101101; 
     4'd3:decodeout=7'b1111001; 
     4'd4:decodeout=7'b0110011; 
     4'd5:decodeout=7'b1011011; 
     4'd6:decodeout=7'b1011111; 
     4'd7:decodeout=7'b1110000; 
     4'd8:decodeout=7'b1111111; 
     4'd9:decodeout=7'b1111011; 
     default: decodeout=7'bx; 
     endcase 
  end 
endmodule
```



```

     module decode47(a,b,c,d,e,f,g,D3,D2,D1,D0); 

     output a,b,c,d,e,f,g; 

     input D3,D2,D1,D0;                         //输入的 4位 BCD码 

     reg a,b,c,d,e,f,g; 

     always @(D3 or D2 or D1 or D0) 

       begin 

           case({D3,D2,D1,D0})                  //用case语句进行译码 

           	4'd0: {a,b,c,d,e,f,g}=7'b1111110; 
           	4'd1: {a,b,c,d,e,f,g}=7'b0110000; 
           	4'd2: {a,b,c,d,e,f,g}=7'b1101101; 
           	4'd3: {a,b,c,d,e,f,g}=7'b1111001; 
           	4'd4: {a,b,c,d,e,f,g}=7'b0110011; 
           	4'd5: {a,b,c,d,e,f,g}=7'b1011011; 
      		4'd6: {a,b,c,d,e,f,g}=7'b1011111; 
      		4'd7: {a,b,c,d,e,f,g}=7'b1110000; 
      		4'd8: {a,b,c,d,e,f,g}=7'b1111111; 
      		4'd9: {a,b,c,d,e,f,g}=7'b1111011; 

      default: {a,b,c,d,e,f,g}=7'bx; 

      endcase 

   end 

 endmodule 
```

### 共阴极

黑色为显示部分

![image-20200701193856506](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200701193856506.png)

### 共阳极

白色为显示部分

![image-20200701194002699](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200701194002699.png)

## 6. 4_7译码器：单个数码管显示

#### 第一版：与例题相同

有问题，数字是反的

![image-20200701202538138](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200701202538138.png)

```
module decode4_8(
    input [3:0] Incode,
    output [6:0] Outcode
    );
    reg[6:0]Outcode;
    
    always @(Incode)
        begin
            case(Incode)
            4'd0:Outcode = 7'b1111110;    //将输入的数字，翻译成在数字管上显示
            4'd1:Outcode = 7'b0110000;
            4'd2:Outcode = 7'b1101101;
            4'd3:Outcode = 7'b1111001;
            4'd4:Outcode = 7'b0110011;
            4'd5:Outcode = 7'b1011011;
            4'd6:Outcode = 7'b1011111;
            4'd7:Outcode = 7'b1110000;
            4'd8:Outcode = 7'b1111111;
            4'd9:Outcode = 7'b1111011;
            default:Outcode = 7'bx;
            endcase;
          end;
endmodule
```

#### 改进版本：

数字不反了，但出现新问题，远程平台中的a和g的位置与，导致零出现中间横线没有上横线

![image-20200701203415930](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200701203415930.png)



![image-20200701203625913](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200701203625913.png)

```
module decode4_8(
    input [3:0] Incode,
    output [6:0] Outcode
    );
    reg[6:0]Outcode;

	always @(Incode)
    	begin
        	case(Incode)
            4'd0:Outcode = 7'b1111110;    //将输入的数字，翻译成在数字管上显示正确的
            4'd1:Outcode = 7'b0000110;
            4'd2:Outcode = 7'b1011011;
            4'd3:Outcode = 7'b1001111;
            4'd4:Outcode = 7'b0100111;
            4'd5:Outcode = 7'b1101101;
            4'd6:Outcode = 7'b1111101;
            4'd7:Outcode = 7'b1000110;
            4'd8:Outcode = 7'b1111111;
            4'd9:Outcode = 7'b1101111;
            default:Outcode = 7'bx;
            endcase;
      end;
endmodule
```



#### 最终版本

![image-20200701204105553](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200701204105553.png)

```
module decode4_8(
    input [3:0] Incode,
    output [6:0] Outcode
    );
    reg[6:0]Outcode;
    
    always @(Incode)
        begin
            case(Incode)
            4'd0:Outcode = 7'b0111111;    //将输入的数字，翻译成在数字管上显示正确的
            4'd1:Outcode = 7'b0000110;
            4'd2:Outcode = 7'b1011011;
            4'd3:Outcode = 7'b1001111;
            4'd4:Outcode = 7'b1100110;
            4'd5:Outcode = 7'b1101101;
            4'd6:Outcode = 7'b1111101;
            4'd7:Outcode = 7'b0000111;
            4'd8:Outcode = 7'b1111111;
            4'd9:Outcode = 7'b1101111;
            default:Outcode = 7'bx;
            endcase;
          end;
endmodule
```

## 7. 将三位学号输出在数码管上

通过三个4-7译码管，将输入的三个数，转换成3个数码管的信号，显示对应的数字在数码管上

输入有4位，输出有7位

输入：编号0-11

incoude1 :B9 D11 B11 B12

Incode2: A10 B10 J13 K15

Incode3: K16 P6 D10 C8

![image-20200702142958918](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702142958918.png)

输出：编号0-20

Outcode1: L14 M14 L15 M15 K13 L13 L12

Outcode2: T9 C6 D6 D5 A2 D3 C4 

Outcode3: D16 C7 D8 A12 D9 E12 E13

![image-20200702143016221](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702143016221.png)

### 最终代码

```verilog
module decode4_8(
    input [3:0] Incode1,    //最大数为9，输入为4位
    input [3:0] Incode2,
    input [3:0] Incode3,
    output [6:0] Outcode1,   //七段数码管，需要七位控制信号，输出为7位
    output [6:0] Outcode2,
    output [6:0] Outcode3
    );
    reg[6:0]Outcode1;
    reg[6:0]Outcode2;
    reg[6:0]Outcode3;
    
    always @(Incode1)       //一号数码管
        begin
            case(Incode1)
            4'd0:Outcode1 = 7'b0111111;    //将输入的数字，翻译成在数字管上显示正确的
            4'd1:Outcode1 = 7'b0000110;    //例：输入1，在数码管上为最右侧两管亮对应为1，其余为0
            4'd2:Outcode1 = 7'b1011011;
            4'd3:Outcode1 = 7'b1001111;
            4'd4:Outcode1 = 7'b1100110;
            4'd5:Outcode1 = 7'b1101101;
            4'd6:Outcode1 = 7'b1111101;
            4'd7:Outcode1 = 7'b0000111;
            4'd8:Outcode1 = 7'b1111111;
            4'd9:Outcode1 = 7'b1101111;
            default:Outcode1 = 7'bx;
            endcase;
          end;
    always @(Incode2)   //二号数码管
        begin
            case(Incode2)
            4'd0:Outcode2 = 7'b0111111;    //将输入的数字，翻译成在数字管上显示正确的
            4'd1:Outcode2 = 7'b0000110;
            4'd2:Outcode2 = 7'b1011011;
            4'd3:Outcode2 = 7'b1001111;
            4'd4:Outcode2 = 7'b1100110;
            4'd5:Outcode2 = 7'b1101101;
            4'd6:Outcode2 = 7'b1111101;
            4'd7:Outcode2 = 7'b0000111;
            4'd8:Outcode2 = 7'b1111111;
            4'd9:Outcode2 = 7'b1101111;
            default:Outcode2 = 7'bx;
            endcase;
        end;
    always @(Incode3)   //三号数码管
        begin
            case(Incode3)                   
            4'd0:Outcode3 = 7'b0111111;    //将输入的数字，翻译成在显示相应数字的对应的数码管信号
            4'd1:Outcode3 = 7'b0000110;    
            4'd2:Outcode3 = 7'b1011011;
            4'd3:Outcode3 = 7'b1001111;
            4'd4:Outcode3 = 7'b1100110;
            4'd5:Outcode3 = 7'b1101101;
            4'd6:Outcode3 = 7'b1111101;
            4'd7:Outcode3 = 7'b0000111;
            4'd8:Outcode3 = 7'b1111111;
            4'd9:Outcode3 = 7'b1101111;
            default:Outcode3 = 7'bx;
            endcase;
        end;
endmodule
```

### 实验结果

#### 实验元件选择

自定义FPGA,三个输入管脚Incode1，Incode2，Incode3，三个输出管脚Outcode1,Outcode2,Outcode3

三个数码管，合并管脚，选择共阴极

![image-20200702144025349](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702144025349.png)

#### 输入管脚分配

![image-20200702143626370](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702143626370.png)

#### 输出管脚分配

![image-20200702143700194](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702143700194.png)

![image-20200702143708872](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702143708872.png)

#### 实验结果截图

![image-20200702143741736](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702143741736.png)

![image-20200702143756055](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702143756055.png)

![image-20200702143811051](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200702143811051.png)

### 实验最终的bin文件放在文件夹中，导出的实验也在文件夹中





## 二

```
module seven(
input clk,
output [2:0]choice,
output [6:0]Outcode
    );
reg [6:0]Outcode;
reg [1:0]choice = 2'b01;
integer i;
always@(posedge clk)
    begin
        case(choice)
        2'b01:Outcode = 7'b1011011;
        2'b10:Outcode = 7'b0111111;
        2'b11:Outcode = 7'b1111111;
        endcase
        if(choice == 2'b11)
        choice <= 2'b01;
        else
        choice <= choice + 2'b01;
        
      end
      endmodule
```

![image-20200903092020243](%E5%9C%A87%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E4%B8%8A%E6%98%BE%E7%A4%BA%E8%87%AA%E5%B7%B1%E7%9A%84%E6%9C%80%E5%90%8E%E4%B8%89%E4%BD%8D%E5%AD%A6%E5%8F%B7%E6%95%B0%E5%AD%97.assets/image-20200903092020243.png)