

================================================================
== Vitis HLS Report for 'compute_matrices'
================================================================
* Date:           Tue Jun 11 10:14:02 2024

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        LSAL_HW
* Solution:       solution1 (Vitis Kernel Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------+---------+---------+----------+-----------+-----------+---------+----------+
        |               |  Latency (cycles) | Iteration|  Initiation Interval  |   Trip  |          |
        |   Loop Name   |   min   |   max   |  Latency |  achieved |   target  |  Count  | Pipelined|
        +---------------+---------+---------+----------+-----------+-----------+---------+----------+
        |- Loop 1       |      256|      256|         1|          1|          1|      256|       yes|
        |- Loop 2       |      256|      256|         1|          1|          1|      256|       yes|
        |- Loop 3       |      256|      256|         1|          1|          1|      256|       yes|
        |- Loop 4       |      256|      256|         1|          1|          1|      256|       yes|
        |- Loop 5       |      129|      129|        34|         32|          1|        4|       yes|
        |- Loop 6       |     1351|     1351|        74|          1|          1|     1279|       yes|
        |- diag_for     |        ?|        ?|         ?|          -|          -|        ?|        no|
        | + col_for     |        ?|        ?|        76|          1|          1|        ?|       yes|
        | + diag_for.2  |       71|        ?|        72|          1|          1|    1 ~ ?|       yes|
        | + diag_for.3  |        1|        ?|         2|          1|          1|    1 ~ ?|       yes|
        | + diag_for.4  |        1|      511|         2|          1|          1|  1 ~ 511|       yes|
        | + diag_for.5  |        ?|        ?|        71|          1|          1|        ?|       yes|
        +---------------+---------+---------+----------+-----------+-----------+---------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   8760|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |       30|    0|    2042|   2443|    -|
|Memory           |        6|    -|       6|     12|    -|
|Multiplexer      |        -|    -|       -|   1877|    -|
|Register         |        -|    -|    5345|    352|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |       36|    0|    7393|  13444|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       12|    0|       6|     25|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+--------------------+---------+----+------+------+-----+
    |        Instance       |       Module       | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +-----------------------+--------------------+---------+----+------+------+-----+
    |control_s_axi_U        |control_s_axi       |        0|   0|   462|   808|    0|
    |gmem_m_axi_U           |gmem_m_axi          |       30|   0|  1415|  1585|    0|
    |mul_32s_32s_32_2_1_U1  |mul_32s_32s_32_2_1  |        0|   0|   165|    50|    0|
    +-----------------------+--------------------+---------+----+------+------+-----+
    |Total                  |                    |       30|   0|  2042|  2443|    0|
    +-----------------------+--------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    +------------------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |      Memory      |     Module     | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |current_diag_U    |current_diag    |        1|  0|   0|    0|   256|   32|     1|         8192|
    |upper_diag_U      |current_diag    |        1|  0|   0|    0|   256|   32|     1|         8192|
    |direction_diag_U  |direction_diag  |        0|  6|  12|    0|   256|    3|     1|          768|
    |string1_U         |string1         |        1|  0|   0|    0|   256|    8|     1|         2048|
    |string2_U         |string2         |        2|  0|   0|    0|  2558|    8|     1|        20464|
    |up_diag_U         |up_diag         |        1|  0|   0|    0|   256|   32|     1|         8192|
    +------------------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |Total             |                |        6|  6|  12|    0|  3838|  115|     6|        47856|
    +------------------+----------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------------+----------+----+---+------+------------+------------+
    |              Variable Name             | Operation| DSP| FF|  LUT | Bitwidth P0| Bitwidth P1|
    +----------------------------------------+----------+----+---+------+------------+------------+
    |add_ln38_fu_3242_p2                     |         +|   0|  0|    38|          31|          31|
    |add_ln60_1_fu_3091_p2                   |         +|   0|  0|    39|          32|           1|
    |add_ln60_2_fu_3097_p2                   |         +|   0|  0|    70|          63|          63|
    |add_ln60_fu_3072_p2                     |         +|   0|  0|    39|          32|          32|
    |add_ln67_fu_3143_p2                     |         +|   0|  0|    12|          12|          12|
    |add_ln73_fu_3197_p2                     |         +|   0|  0|    15|           8|           2|
    |empty_25_fu_1529_p2                     |         +|   0|  0|    14|           9|           1|
    |empty_28_fu_1546_p2                     |         +|   0|  0|    14|           9|           1|
    |empty_31_fu_1563_p2                     |         +|   0|  0|    14|           9|           1|
    |empty_34_fu_1580_p2                     |         +|   0|  0|    14|           9|           1|
    |empty_37_fu_1617_p2                     |         +|   0|  0|    11|           3|           1|
    |empty_42_fu_2913_p2                     |         +|   0|  0|    12|          11|           1|
    |empty_45_fu_2941_p2                     |         +|   0|  0|    71|          64|          64|
    |empty_46_fu_2973_p2                     |         +|   0|  0|    14|           6|           6|
    |empty_56_fu_3357_p2                     |         +|   0|  0|    69|          62|           1|
    |empty_59_fu_3390_p2                     |         +|   0|  0|     7|          64|          64|
    |empty_60_fu_3417_p2                     |         +|   0|  0|     7|           6|           6|
    |empty_65_fu_3461_p2                     |         +|   0|  0|    14|           9|           1|
    |empty_67_fu_3481_p2                     |         +|   0|  0|    14|           9|           1|
    |empty_69_fu_3508_p2                     |         +|   0|  0|    70|          63|           1|
    |empty_71_fu_3549_p2                     |         +|   0|  0|     7|          64|          64|
    |empty_72_fu_3559_p2                     |         +|   0|  0|     7|           6|           6|
    |index_1_fu_3160_p2                      |         +|   0|  0|    39|          32|          32|
    |j_2_fu_3175_p2                          |         +|   0|  0|    39|          32|           2|
    |j_cast_fu_3044_p2                       |         +|   0|  0|    12|          12|           2|
    |j_fu_3018_p2                            |         +|   0|  0|    39|          32|           2|
    |test_val_2_fu_3284_p2                   |         +|   0|  0|    39|          32|           2|
    |test_val_3_fu_3214_p2                   |         +|   0|  0|    39|          32|           2|
    |test_val_fu_3237_p2                     |         +|   0|  0|    39|          32|          32|
    |tmp1_fu_3412_p2                         |         +|   0|  0|     7|           6|           6|
    |tmp2_fu_3544_p2                         |         +|   0|  0|     7|          64|          64|
    |tmp3_fu_3554_p2                         |         +|   0|  0|     7|           6|           6|
    |tmp_fu_3385_p2                          |         +|   0|  0|     7|          64|          64|
    |sub_ln100_fu_3338_p2                    |         -|   0|  0|    39|          32|          32|
    |sub_ln67_fu_3165_p2                     |         -|   0|  0|    12|          12|          12|
    |ap_block_pp10_stage0_01001              |       and|   0|  0|     2|           1|           1|
    |ap_block_pp4_stage1_11001               |       and|   0|  0|     2|           1|           1|
    |ap_block_pp6_stage0_01001               |       and|   0|  0|     2|           1|           1|
    |ap_block_pp7_stage0_01001               |       and|   0|  0|     2|           1|           1|
    |ap_block_state115_io                    |       and|   0|  0|     2|           1|           1|
    |ap_block_state185_pp5_stage0_iter71     |       and|   0|  0|     2|           1|           1|
    |ap_block_state198_io                    |       and|   0|  0|     2|           1|           1|
    |ap_block_state199_io                    |       and|   0|  0|     2|           1|           1|
    |ap_block_state267_pp6_stage0_iter75     |       and|   0|  0|     2|           1|           1|
    |ap_block_state271_io                    |       and|   0|  0|     2|           1|           1|
    |ap_block_state272_io                    |       and|   0|  0|     2|           1|           1|
    |ap_block_state340_pp7_stage0_iter71     |       and|   0|  0|     2|           1|           1|
    |ap_block_state349_io                    |       and|   0|  0|     2|           1|           1|
    |ap_block_state350_io                    |       and|   0|  0|     2|           1|           1|
    |ap_block_state418_pp10_stage0_iter70    |       and|   0|  0|     2|           1|           1|
    |ap_block_state80_pp4_stage1_iter0       |       and|   0|  0|     2|           1|           1|
    |ap_condition_1460                       |       and|   0|  0|     2|           1|           1|
    |ap_predicate_op1100_writereq_state198   |       and|   0|  0|     2|           1|           1|
    |ap_predicate_op1106_write_state199      |       and|   0|  0|     2|           1|           1|
    |ap_predicate_op1174_writeresp_state267  |       and|   0|  0|     2|           1|           1|
    |empty_50_fu_3067_p2                     |      icmp|   0|  0|    18|          32|           1|
    |exitcond4572_fu_3471_p2                 |      icmp|   0|  0|    18|          32|          32|
    |exitcond4673_fu_3491_p2                 |      icmp|   0|  0|    18|          32|          32|
    |exitcond5277_fu_2919_p2                 |      icmp|   0|  0|    11|          11|          11|
    |exitcond5378_fu_1623_p2                 |      icmp|   0|  0|     9|           3|           4|
    |exitcond5479_fu_1586_p2                 |      icmp|   0|  0|    11|           9|          10|
    |exitcond5580_fu_1569_p2                 |      icmp|   0|  0|    11|           9|          10|
    |exitcond5681_fu_1552_p2                 |      icmp|   0|  0|    11|           9|          10|
    |exitcond5782_fu_1535_p2                 |      icmp|   0|  0|    11|           9|          10|
    |exitcond71_fu_3363_p2                   |      icmp|   0|  0|    28|          62|          62|
    |exitcond_fu_3514_p2                     |      icmp|   0|  0|    28|          63|          63|
    |icmp_ln60_fu_3102_p2                    |      icmp|   0|  0|    18|          32|          32|
    |icmp_ln67_fu_3191_p2                    |      icmp|   0|  0|    11|           8|           7|
    |icmp_ln77_fu_3209_p2                    |      icmp|   0|  0|    11|           8|           8|
    |icmp_ln78_fu_3248_p2                    |      icmp|   0|  0|    18|          32|           1|
    |icmp_ln86_fu_3272_p2                    |      icmp|   0|  0|    18|          32|          32|
    |icmp_ln93_fu_3289_p2                    |      icmp|   0|  0|    18|          32|          32|
    |icmp_ln98_fu_3333_p2                    |      icmp|   0|  0|    18|          32|          32|
    |empty_47_fu_2989_p2                     |      lshr|   0|  0|  2171|         512|         512|
    |ap_block_pp10_stage0_11001              |        or|   0|  0|     2|           1|           1|
    |ap_block_pp5_stage0_11001               |        or|   0|  0|     2|           1|           1|
    |ap_block_pp6_stage0_11001               |        or|   0|  0|     2|           1|           1|
    |ap_block_pp7_stage0_11001               |        or|   0|  0|     2|           1|           1|
    |ap_block_state1                         |        or|   0|  0|     2|           1|           1|
    |or_ln93_fu_3311_p2                      |        or|   0|  0|     2|           1|           1|
    |p_sum1073_fu_2380_p2                    |        or|   0|  0|     8|           8|           4|
    |p_sum1174_fu_2390_p2                    |        or|   0|  0|     8|           8|           4|
    |p_sum1275_fu_2400_p2                    |        or|   0|  0|     8|           8|           4|
    |p_sum1376_fu_2410_p2                    |        or|   0|  0|     8|           8|           4|
    |p_sum1477_fu_2420_p2                    |        or|   0|  0|     8|           8|           4|
    |p_sum1578_fu_2430_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum164_fu_2290_p2                     |        or|   0|  0|     8|           8|           2|
    |p_sum1679_fu_2440_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum1780_fu_2450_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum1881_fu_2460_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum1982_fu_2470_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2083_fu_2480_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2184_fu_2490_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2285_fu_2500_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2386_fu_2510_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2487_fu_2520_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2588_fu_2530_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum265_fu_2300_p2                     |        or|   0|  0|     8|           8|           2|
    |p_sum2689_fu_2540_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2790_fu_2550_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2891_fu_2560_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum2992_fu_2570_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum3093_fu_2580_p2                    |        or|   0|  0|     8|           8|           5|
    |p_sum3194_fu_2590_p2                    |        or|   0|  0|     8|           8|           6|
    |p_sum3295_fu_2600_p2                    |        or|   0|  0|     8|           8|           6|
    |p_sum3396_fu_2610_p2                    |        or|   0|  0|     8|           8|           6|
    |p_sum3497_fu_2620_p2                    |        or|   0|  0|     8|           8|           6|
    |p_sum3598_fu_2630_p2                    |        or|   0|  0|     8|           8|           6|
    |p_sum366_fu_2310_p2                     |        or|   0|  0|     8|           8|           3|
    |p_sum3699_fu_2640_p2                    |        or|   0|  0|     8|           8|           6|
    |p_sum37100_fu_2650_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum38101_fu_2660_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum39102_fu_2670_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum40103_fu_2680_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum41104_fu_2690_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum42105_fu_2700_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum43106_fu_2710_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum44107_fu_2720_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum45108_fu_2730_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum46109_fu_2740_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum467_fu_2320_p2                     |        or|   0|  0|     8|           8|           3|
    |p_sum47110_fu_2750_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum48111_fu_2760_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum49112_fu_2770_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum50113_fu_2780_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum51114_fu_2790_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum52115_fu_2800_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum53116_fu_2810_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum54117_fu_2820_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum55118_fu_2830_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum56119_fu_2840_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum568_fu_2330_p2                     |        or|   0|  0|     8|           8|           3|
    |p_sum57120_fu_2850_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum58121_fu_2860_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum59122_fu_2870_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum60123_fu_2880_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum61124_fu_2890_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum62125_fu_2900_p2                   |        or|   0|  0|     8|           8|           6|
    |p_sum632_fu_3008_p2                     |        or|   0|  0|    12|          12|           1|
    |p_sum63_fu_2279_p2                      |        or|   0|  0|     8|           8|           1|
    |p_sum669_fu_2340_p2                     |        or|   0|  0|     8|           8|           3|
    |p_sum770_fu_2350_p2                     |        or|   0|  0|     8|           8|           4|
    |p_sum871_fu_2360_p2                     |        or|   0|  0|     8|           8|           4|
    |p_sum972_fu_2370_p2                     |        or|   0|  0|     8|           8|           4|
    |dir_1_fu_3317_p3                        |    select|   0|  0|     2|           1|           2|
    |dir_fu_3265_p3                          |    select|   0|  0|     3|           1|           3|
    |select_ln77_1_fu_3227_p3                |    select|   0|  0|     2|           1|           2|
    |select_ln77_fu_3220_p3                  |    select|   0|  0|     2|           1|           2|
    |select_ln93_1_fu_3303_p3                |    select|   0|  0|     2|           1|           2|
    |val_2_fu_3277_p3                        |    select|   0|  0|    32|           1|          32|
    |val_5_fu_3295_p3                        |    select|   0|  0|    32|           1|          32|
    |val_fu_3254_p3                          |    select|   0|  0|    31|           1|          31|
    |empty_61_fu_3428_p2                     |       shl|   0|  0|   182|           4|          64|
    |empty_62_fu_3445_p2                     |       shl|   0|  0|  2171|         512|         512|
    |empty_73_fu_3585_p2                     |       shl|   0|  0|   182|           2|          64|
    |empty_74_fu_3602_p2                     |       shl|   0|  0|  2171|         512|         512|
    |ap_enable_pp10                          |       xor|   0|  0|     2|           1|           2|
    |ap_enable_pp4                           |       xor|   0|  0|     2|           1|           2|
    |ap_enable_pp5                           |       xor|   0|  0|     2|           1|           2|
    |ap_enable_pp6                           |       xor|   0|  0|     2|           1|           2|
    |ap_enable_pp7                           |       xor|   0|  0|     2|           1|           2|
    |ap_enable_pp8                           |       xor|   0|  0|     2|           1|           2|
    |ap_enable_pp9                           |       xor|   0|  0|     2|           1|           2|
    |ap_enable_reg_pp10_iter1                |       xor|   0|  0|     2|           2|           1|
    |ap_enable_reg_pp5_iter1                 |       xor|   0|  0|     2|           2|           1|
    |ap_enable_reg_pp6_iter1                 |       xor|   0|  0|     2|           2|           1|
    |ap_enable_reg_pp7_iter1                 |       xor|   0|  0|     2|           2|           1|
    |ap_enable_reg_pp8_iter1                 |       xor|   0|  0|     2|           2|           1|
    |ap_enable_reg_pp9_iter1                 |       xor|   0|  0|     2|           2|           1|
    +----------------------------------------+----------+----+---+------+------------+------------+
    |Total                                   |          |   0|  0|  8760|        3527|        3146|
    +----------------------------------------+----------+----+---+------+------------+------------+

    * Multiplexer: 
    +----------------------------------------+-----+-----------+-----+-----------+
    |                  Name                  | LUT | Input Size| Bits| Total Bits|
    +----------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                               |  665|        127|    1|        127|
    |ap_done                                 |    9|          2|    1|          2|
    |ap_enable_reg_pp10_iter1                |    9|          2|    1|          2|
    |ap_enable_reg_pp10_iter70               |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1                 |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter1                 |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter73                |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter1                 |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter75                |    9|          2|    1|          2|
    |ap_enable_reg_pp7_iter1                 |    9|          2|    1|          2|
    |ap_enable_reg_pp7_iter71                |    9|          2|    1|          2|
    |ap_enable_reg_pp8_iter1                 |   14|          3|    1|          3|
    |ap_enable_reg_pp9_iter1                 |   14|          3|    1|          3|
    |ap_phi_mux_dir_2_phi_fu_1461_p6         |    9|          2|    3|          6|
    |ap_phi_mux_index_phi_fu_1451_p4         |    9|          2|   32|         64|
    |ap_phi_mux_j_1_phi_fu_1441_p4           |    9|          2|   32|         64|
    |ap_phi_mux_loop_index42_phi_fu_1398_p4  |    9|          2|    3|          6|
    |ap_phi_reg_pp6_iter2_dir_2_reg_1457     |    9|          2|    3|          6|
    |ap_phi_reg_pp6_iter2_val_3_reg_1471     |    9|          2|   32|         64|
    |ap_phi_reg_pp6_iter6_val_3_reg_1471     |    9|          2|   32|         64|
    |current_diag_address0                   |   25|          5|    8|         40|
    |current_diag_d0                         |   14|          3|   32|         96|
    |direction_diag_address0                 |   25|          5|    8|         40|
    |direction_diag_d0                       |   20|          4|    3|         12|
    |empty_27_reg_1361                       |    9|          2|    9|         18|
    |empty_30_reg_1372                       |    9|          2|    9|         18|
    |empty_33_reg_1383                       |    9|          2|    9|         18|
    |empty_reg_1350                          |    9|          2|    9|         18|
    |gmem_ARADDR                             |   14|          3|   64|        192|
    |gmem_ARLEN                              |   14|          3|   32|         96|
    |gmem_AWADDR                             |   20|          4|   64|        256|
    |gmem_WDATA                              |   20|          4|  512|       2048|
    |gmem_WSTRB                              |   20|          4|   64|        256|
    |gmem_blk_n_AR                           |    9|          2|    1|          2|
    |gmem_blk_n_AW                           |    9|          2|    1|          2|
    |gmem_blk_n_B                            |    9|          2|    1|          2|
    |gmem_blk_n_R                            |    9|          2|    1|          2|
    |gmem_blk_n_W                            |    9|          2|    1|          2|
    |i_reg_1416                              |    9|          2|   32|         64|
    |index_reg_1448                          |    9|          2|   32|         64|
    |j_1_reg_1438                            |    9|          2|   32|         64|
    |loop_index23_reg_1507                   |    9|          2|    9|         18|
    |loop_index29_reg_1496                   |    9|          2|    9|         18|
    |loop_index35_reg_1485                   |    9|          2|   62|        124|
    |loop_index39_reg_1405                   |    9|          2|   11|         22|
    |loop_index42_reg_1394                   |    9|          2|    3|          6|
    |loop_index_reg_1518                     |    9|          2|   63|        126|
    |max_value_fu_596                        |    9|          2|   32|         64|
    |phi_mul_reg_1427                        |    9|          2|   63|        126|
    |string1_address0                        |  151|         34|    8|        272|
    |string1_address1                        |  147|         33|    8|        264|
    |string1_d0                              |  147|         33|    8|        264|
    |string1_d1                              |  147|         33|    8|        264|
    |string2_address0                        |   14|          3|   12|         36|
    |up_diag_address0                        |   25|          5|    8|         40|
    |up_diag_d0                              |   14|          3|   32|         96|
    |upper_diag_address0                     |   20|          4|    8|         32|
    |upper_diag_d0                           |   14|          3|   32|         96|
    +----------------------------------------+-----+-----------+-----+-----------+
    |Total                                   | 1877|        393| 1450|       5605|
    +----------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+-----+----+-----+-----------+
    |                 Name                |  FF | LUT| Bits| Const Bits|
    +-------------------------------------+-----+----+-----+-----------+
    |add_ln60_1_reg_4232                  |   32|   0|   32|          0|
    |add_ln60_2_reg_4237                  |   63|   0|   63|          0|
    |add_ln60_reg_4211                    |   32|   0|   32|          0|
    |add_ln67_reg_4271                    |   12|   0|   12|          0|
    |and_ln60_cast_reg_4202               |   62|   0|   63|          1|
    |ap_CS_fsm                            |  126|   0|  126|          0|
    |ap_done_reg                          |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter10            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter11            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter12            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter13            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter14            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter15            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter16            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter17            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter18            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter19            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter20            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter21            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter22            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter23            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter24            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter25            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter26            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter27            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter28            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter29            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter3             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter30            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter31            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter32            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter33            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter34            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter35            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter36            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter37            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter38            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter39            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter4             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter40            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter41            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter42            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter43            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter44            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter45            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter46            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter47            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter48            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter49            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter5             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter50            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter51            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter52            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter53            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter54            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter55            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter56            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter57            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter58            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter59            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter6             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter60            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter61            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter62            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter63            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter64            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter65            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter66            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter67            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter68            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter69            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter7             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter70            |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter8             |    1|   0|    1|          0|
    |ap_enable_reg_pp10_iter9             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0              |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter10             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter11             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter12             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter13             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter14             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter15             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter16             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter17             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter18             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter19             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter2              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter20             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter21             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter22             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter23             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter24             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter25             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter26             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter27             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter28             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter29             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter3              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter30             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter31             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter32             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter33             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter34             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter35             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter36             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter37             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter38             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter39             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter4              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter40             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter41             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter42             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter43             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter44             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter45             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter46             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter47             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter48             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter49             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter5              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter50             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter51             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter52             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter53             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter54             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter55             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter56             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter57             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter58             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter59             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter6              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter60             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter61             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter62             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter63             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter64             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter65             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter66             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter67             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter68             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter69             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter7              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter70             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter71             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter72             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter73             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter8              |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter9              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter10             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter11             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter12             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter13             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter14             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter15             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter16             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter17             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter18             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter19             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter2              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter20             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter21             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter22             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter23             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter24             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter25             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter26             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter27             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter28             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter29             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter3              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter30             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter31             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter32             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter33             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter34             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter35             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter36             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter37             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter38             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter39             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter4              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter40             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter41             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter42             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter43             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter44             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter45             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter46             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter47             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter48             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter49             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter5              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter50             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter51             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter52             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter53             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter54             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter55             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter56             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter57             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter58             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter59             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter6              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter60             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter61             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter62             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter63             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter64             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter65             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter66             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter67             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter68             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter69             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter7              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter70             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter71             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter72             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter73             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter74             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter75             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter8              |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter9              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter0              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter1              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter10             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter11             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter12             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter13             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter14             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter15             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter16             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter17             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter18             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter19             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter2              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter20             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter21             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter22             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter23             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter24             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter25             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter26             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter27             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter28             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter29             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter3              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter30             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter31             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter32             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter33             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter34             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter35             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter36             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter37             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter38             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter39             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter4              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter40             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter41             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter42             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter43             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter44             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter45             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter46             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter47             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter48             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter49             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter5              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter50             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter51             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter52             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter53             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter54             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter55             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter56             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter57             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter58             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter59             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter6              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter60             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter61             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter62             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter63             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter64             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter65             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter66             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter67             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter68             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter69             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter7              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter70             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter71             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter8              |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter9              |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter0              |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter1              |    1|   0|    1|          0|
    |ap_enable_reg_pp9_iter0              |    1|   0|    1|          0|
    |ap_enable_reg_pp9_iter1              |    1|   0|    1|          0|
    |ap_phi_reg_pp6_iter1_dir_2_reg_1457  |    3|   0|    3|          0|
    |ap_phi_reg_pp6_iter1_val_3_reg_1471  |   32|   0|   32|          0|
    |ap_phi_reg_pp6_iter2_dir_2_reg_1457  |    3|   0|    3|          0|
    |ap_phi_reg_pp6_iter2_val_3_reg_1471  |   32|   0|   32|          0|
    |ap_phi_reg_pp6_iter3_dir_2_reg_1457  |    3|   0|    3|          0|
    |ap_phi_reg_pp6_iter3_val_3_reg_1471  |   32|   0|   32|          0|
    |ap_phi_reg_pp6_iter4_dir_2_reg_1457  |    3|   0|    3|          0|
    |ap_phi_reg_pp6_iter4_val_3_reg_1471  |   32|   0|   32|          0|
    |ap_phi_reg_pp6_iter5_dir_2_reg_1457  |    3|   0|    3|          0|
    |ap_phi_reg_pp6_iter5_val_3_reg_1471  |   32|   0|   32|          0|
    |ap_phi_reg_pp6_iter6_val_3_reg_1471  |   32|   0|   32|          0|
    |ap_rst_n_inv                         |    1|   0|    1|          0|
    |ap_rst_reg_1                         |    1|   0|    1|          0|
    |ap_rst_reg_2                         |    1|   0|    1|          0|
    |current_diag_load_reg_4415           |   32|   0|   32|          0|
    |dir_1_reg_4372                       |    2|   0|    2|          0|
    |empty_27_reg_1361                    |    9|   0|    9|          0|
    |empty_30_reg_1372                    |    9|   0|    9|          0|
    |empty_33_reg_1383                    |    9|   0|    9|          0|
    |empty_37_reg_3702                    |    3|   0|    3|          0|
    |empty_39_reg_4102                    |    6|   0|    6|          0|
    |empty_40_reg_3711                    |    2|   0|    2|          0|
    |empty_41_reg_3716                    |    8|   0|    8|          0|
    |empty_44_reg_4126                    |    5|   0|    5|          0|
    |empty_46_reg_4147                    |    6|   0|    6|          0|
    |empty_48_reg_4152                    |    8|   0|    8|          0|
    |empty_50_reg_4207                    |    1|   0|    1|          0|
    |empty_58_reg_4405                    |    4|   0|    4|          0|
    |empty_60_reg_4420                    |    6|   0|    6|          0|
    |empty_61_reg_4426                    |   64|   0|   64|          0|
    |empty_62_reg_4431                    |  512|   0|  512|          0|
    |empty_72_reg_4499                    |    6|   0|    6|          0|
    |empty_73_reg_4510                    |   64|   0|   64|          0|
    |empty_74_reg_4515                    |  512|   0|  512|          0|
    |empty_reg_1350                       |    9|   0|    9|          0|
    |exitcond4572_reg_4447                |    1|   0|    1|          0|
    |exitcond4673_reg_4466                |    1|   0|    1|          0|
    |exitcond5277_reg_4112                |    1|   0|    1|          0|
    |exitcond5378_reg_3707                |    1|   0|    1|          0|
    |exitcond5378_reg_3707_pp4_iter1_reg  |    1|   0|    1|          0|
    |exitcond71_reg_4396                  |    1|   0|    1|          0|
    |exitcond_reg_4490                    |    1|   0|    1|          0|
    |gmem_addr_1_reg_4216                 |   64|   0|   64|          0|
    |gmem_addr_2_read_reg_4142            |  512|   0|  512|          0|
    |i_reg_1416                           |   32|   0|   32|          0|
    |icmp_ln67_reg_4307                   |    1|   0|    1|          0|
    |icmp_ln77_reg_4342                   |    1|   0|    1|          0|
    |icmp_ln78_reg_4354                   |    1|   0|    1|          0|
    |icmp_ln98_reg_4377                   |    1|   0|    1|          0|
    |index_1_reg_4280                     |   32|   0|   32|          0|
    |index_reg_1448                       |   32|   0|   32|          0|
    |j_1_cast150_reg_4296                 |   32|   0|   64|         32|
    |j_1_reg_1438                         |   32|   0|   32|          0|
    |j_2_reg_4291                         |   32|   0|   32|          0|
    |j_cast_reg_4182                      |   12|   0|   12|          0|
    |j_reg_4169                           |   32|   0|   32|          0|
    |loop_index23_cast156_reg_4470        |    9|   0|   64|         55|
    |loop_index23_reg_1507                |    9|   0|    9|          0|
    |loop_index29_cast153_reg_4451        |    9|   0|   64|         55|
    |loop_index29_reg_1496                |    9|   0|    9|          0|
    |loop_index35_reg_1485                |   62|   0|   62|          0|
    |loop_index39_reg_1405                |   11|   0|   11|          0|
    |loop_index42_reg_1394                |    3|   0|    3|          0|
    |loop_index_reg_1518                  |   63|   0|   63|          0|
    |max_value_fu_596                     |   32|   0|   32|          0|
    |mul39_reg_4187                       |   32|   0|   32|          0|
    |n_cast135_reg_4192                   |   63|   0|   63|          0|
    |northwest_reg_4331                   |   32|   0|   32|          0|
    |p_cast10_reg_3771                    |    8|   0|    8|          0|
    |p_cast11_reg_3776                    |    8|   0|    8|          0|
    |p_cast12_reg_3781                    |    8|   0|    8|          0|
    |p_cast13_reg_3786                    |    8|   0|    8|          0|
    |p_cast148_reg_4121                   |   11|   0|   64|         53|
    |p_cast14_reg_3791                    |    8|   0|    8|          0|
    |p_cast15_reg_3796                    |    8|   0|    8|          0|
    |p_cast16_reg_3801                    |    8|   0|    8|          0|
    |p_cast17_reg_3806                    |    8|   0|    8|          0|
    |p_cast18_reg_3811                    |    8|   0|    8|          0|
    |p_cast19_reg_3816                    |    8|   0|    8|          0|
    |p_cast1_reg_3736                     |    8|   0|    8|          0|
    |p_cast20_reg_3821                    |    8|   0|    8|          0|
    |p_cast21_reg_3826                    |    8|   0|    8|          0|
    |p_cast22_reg_3831                    |    8|   0|    8|          0|
    |p_cast23_reg_3836                    |    8|   0|    8|          0|
    |p_cast24_reg_3841                    |    8|   0|    8|          0|
    |p_cast25_reg_3846                    |    8|   0|    8|          0|
    |p_cast26_reg_3851                    |    8|   0|    8|          0|
    |p_cast27_reg_3856                    |    8|   0|    8|          0|
    |p_cast28_reg_3861                    |    8|   0|    8|          0|
    |p_cast29_reg_3866                    |    8|   0|    8|          0|
    |p_cast2_reg_3741                     |    8|   0|    8|          0|
    |p_cast30_reg_3871                    |    8|   0|    8|          0|
    |p_cast31_reg_3876                    |    8|   0|    8|          0|
    |p_cast32_reg_3881                    |    8|   0|    8|          0|
    |p_cast33_reg_3886                    |    8|   0|    8|          0|
    |p_cast34_reg_3891                    |    8|   0|    8|          0|
    |p_cast35_reg_3896                    |    8|   0|    8|          0|
    |p_cast36_reg_3901                    |    8|   0|    8|          0|
    |p_cast37_reg_3906                    |    8|   0|    8|          0|
    |p_cast38_reg_3911                    |    8|   0|    8|          0|
    |p_cast39_reg_3916                    |    8|   0|    8|          0|
    |p_cast3_reg_3746                     |    8|   0|    8|          0|
    |p_cast40_reg_3921                    |    8|   0|    8|          0|
    |p_cast41_reg_3926                    |    8|   0|    8|          0|
    |p_cast42_reg_3931                    |    8|   0|    8|          0|
    |p_cast43_reg_3936                    |    8|   0|    8|          0|
    |p_cast44_reg_3941                    |    8|   0|    8|          0|
    |p_cast45_reg_3946                    |    8|   0|    8|          0|
    |p_cast46_reg_3951                    |    8|   0|    8|          0|
    |p_cast47_reg_3956                    |    8|   0|    8|          0|
    |p_cast48_reg_3961                    |    8|   0|    8|          0|
    |p_cast49_reg_3966                    |    8|   0|    8|          0|
    |p_cast4_reg_3751                     |    8|   0|    8|          0|
    |p_cast50_reg_3971                    |    8|   0|    8|          0|
    |p_cast51_reg_3976                    |    8|   0|    8|          0|
    |p_cast52_reg_3981                    |    8|   0|    8|          0|
    |p_cast53_reg_3986                    |    8|   0|    8|          0|
    |p_cast54_reg_3991                    |    8|   0|    8|          0|
    |p_cast55_reg_3996                    |    8|   0|    8|          0|
    |p_cast56_reg_4001                    |    8|   0|    8|          0|
    |p_cast57_reg_4006                    |    8|   0|    8|          0|
    |p_cast58_reg_4011                    |    8|   0|    8|          0|
    |p_cast59_reg_4016                    |    8|   0|    8|          0|
    |p_cast5_reg_3756                     |    8|   0|    8|          0|
    |p_cast60_reg_4021                    |    8|   0|    8|          0|
    |p_cast61_reg_4026                    |    8|   0|    8|          0|
    |p_cast62_reg_4031                    |    8|   0|    8|          0|
    |p_cast64_reg_4131                    |   58|   0|   58|          0|
    |p_cast65_reg_4157                    |    8|   0|    8|          0|
    |p_cast67_reg_4410                    |   58|   0|   58|          0|
    |p_cast67_reg_4410_pp7_iter1_reg      |   58|   0|   58|          0|
    |p_cast69_reg_4505                    |   58|   0|   58|          0|
    |p_cast6_reg_3726                     |    8|   0|    8|          0|
    |p_cast7_reg_3761                     |    8|   0|    8|          0|
    |p_cast8_reg_3731                     |    8|   0|    8|          0|
    |p_cast9_reg_3766                     |    8|   0|    8|          0|
    |p_cast_reg_3721                      |    8|   0|    8|          0|
    |phi_mul_reg_1427                     |   63|   0|   63|          0|
    |sext_ln60_reg_4197                   |   62|   0|   62|          0|
    |shl_ln1_reg_4251                     |   63|   0|   64|          1|
    |shl_ln61_1_reg_4261                  |   62|   0|   64|          2|
    |string2_load_reg_4302                |    8|   0|    8|          0|
    |sub_ln100_reg_4381                   |   32|   0|   32|          0|
    |sub_ln100_reg_4381_pp6_iter6_reg     |   32|   0|   32|          0|
    |test_val_3_reg_4348                  |   32|   0|   32|          0|
    |test_val_3_reg_4348_pp6_iter3_reg    |   32|   0|   32|          0|
    |tmp_1_reg_4276                       |    1|   0|    1|          0|
    |tmp_2_reg_4036                       |    2|   0|    8|          6|
    |tmp_4_reg_4116                       |   11|   0|   12|          1|
    |trunc_ln1_reg_4177                   |   58|   0|   58|          0|
    |trunc_ln61_1_reg_4386                |    4|   0|    6|          2|
    |trunc_ln61_2_reg_4227                |    6|   0|    6|          0|
    |trunc_ln61_3_reg_4480                |    5|   0|    6|          1|
    |trunc_ln61_4_reg_4246                |    5|   0|    5|          0|
    |trunc_ln61_6_reg_4256                |    4|   0|    4|          0|
    |trunc_ln61_reg_4222                  |    6|   0|    6|          0|
    |val_5_reg_4364                       |   32|   0|   32|          0|
    |val_reg_4359                         |   31|   0|   31|          0|
    |west_reg_4337                        |   32|   0|   32|          0|
    |west_reg_4337_pp6_iter3_reg          |   32|   0|   32|          0|
    |empty_44_reg_4126                    |   64|  32|    5|          0|
    |exitcond5277_reg_4112                |   64|  32|    1|          0|
    |exitcond71_reg_4396                  |   64|  32|    1|          0|
    |exitcond_reg_4490                    |   64|  32|    1|          0|
    |icmp_ln67_reg_4307                   |   64|  32|    1|          0|
    |icmp_ln98_reg_4377                   |   64|  32|    1|          0|
    |index_1_reg_4280                     |   64|  32|   32|          0|
    |j_1_cast150_reg_4296                 |   64|  32|   64|         32|
    |p_cast148_reg_4121                   |   64|  32|   64|         53|
    |tmp_1_reg_4276                       |   64|  32|    1|          0|
    |tmp_4_reg_4116                       |   64|  32|   12|          1|
    +-------------------------------------+-----+----+-----+-----------+
    |Total                                | 5345| 352| 5033|        295|
    +-------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+---------------+------------------+--------------+
|       RTL Ports       | Dir | Bits|    Protocol   |   Source Object  |    C Type    |
+-----------------------+-----+-----+---------------+------------------+--------------+
|s_axi_control_AWVALID  |   in|    1|          s_axi|           control|        scalar|
|s_axi_control_AWREADY  |  out|    1|          s_axi|           control|        scalar|
|s_axi_control_AWADDR   |   in|    7|          s_axi|           control|        scalar|
|s_axi_control_WVALID   |   in|    1|          s_axi|           control|        scalar|
|s_axi_control_WREADY   |  out|    1|          s_axi|           control|        scalar|
|s_axi_control_WDATA    |   in|   32|          s_axi|           control|        scalar|
|s_axi_control_WSTRB    |   in|    4|          s_axi|           control|        scalar|
|s_axi_control_ARVALID  |   in|    1|          s_axi|           control|        scalar|
|s_axi_control_ARREADY  |  out|    1|          s_axi|           control|        scalar|
|s_axi_control_ARADDR   |   in|    7|          s_axi|           control|        scalar|
|s_axi_control_RVALID   |  out|    1|          s_axi|           control|        scalar|
|s_axi_control_RREADY   |   in|    1|          s_axi|           control|        scalar|
|s_axi_control_RDATA    |  out|   32|          s_axi|           control|        scalar|
|s_axi_control_RRESP    |  out|    2|          s_axi|           control|        scalar|
|s_axi_control_BVALID   |  out|    1|          s_axi|           control|        scalar|
|s_axi_control_BREADY   |   in|    1|          s_axi|           control|        scalar|
|s_axi_control_BRESP    |  out|    2|          s_axi|           control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_chain|  compute_matrices|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_chain|  compute_matrices|  return value|
|interrupt              |  out|    1|  ap_ctrl_chain|  compute_matrices|  return value|
|m_axi_gmem_AWVALID     |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWREADY     |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWADDR      |  out|   64|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWID        |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWLEN       |  out|    8|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWSIZE      |  out|    3|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWBURST     |  out|    2|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWLOCK      |  out|    2|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWCACHE     |  out|    4|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWPROT      |  out|    3|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWQOS       |  out|    4|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWREGION    |  out|    4|          m_axi|              gmem|       pointer|
|m_axi_gmem_AWUSER      |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_WVALID      |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_WREADY      |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_WDATA       |  out|  512|          m_axi|              gmem|       pointer|
|m_axi_gmem_WSTRB       |  out|   64|          m_axi|              gmem|       pointer|
|m_axi_gmem_WLAST       |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_WID         |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_WUSER       |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARVALID     |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARREADY     |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARADDR      |  out|   64|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARID        |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARLEN       |  out|    8|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARSIZE      |  out|    3|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARBURST     |  out|    2|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARLOCK      |  out|    2|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARCACHE     |  out|    4|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARPROT      |  out|    3|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARQOS       |  out|    4|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARREGION    |  out|    4|          m_axi|              gmem|       pointer|
|m_axi_gmem_ARUSER      |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_RVALID      |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_RREADY      |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_RDATA       |   in|  512|          m_axi|              gmem|       pointer|
|m_axi_gmem_RLAST       |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_RID         |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_RUSER       |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_RRESP       |   in|    2|          m_axi|              gmem|       pointer|
|m_axi_gmem_BVALID      |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_BREADY      |  out|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_BRESP       |   in|    2|          m_axi|              gmem|       pointer|
|m_axi_gmem_BID         |   in|    1|          m_axi|              gmem|       pointer|
|m_axi_gmem_BUSER       |   in|    1|          m_axi|              gmem|       pointer|
+-----------------------+-----+-----+---------------+------------------+--------------+

