---
title: 进阶(System)Verilog笔记
date: 2022-10-6 22:09:50 +0100
categories: [乱抄, Verilog]
tags: [Verilog]
---

## 格式规范

> 摘自[lowRISC Verilog Coding Style Guide](https://github.com/lowRISC/style-guides/blob/master/VerilogCodingStyle.md)
{: .prompt-info }

偏好`parameter`而非`define`，模块内基于其他`parameter`的参数使用`localparam`。

常量参数采用`UPPER_CASE`，而可配置的参数采用`UpperCamelCase`。

## iverilog与gtkwave

TBD
