# Laboratorio 05

* Jaider Neira
* Sergio Obando
* Julian Diaz

# Unidad de suma, resta, multiplicaci贸n, divisi贸n y visualizaci贸n BCD

## Introducci贸n

Se realiza la implementacion de las operaciones logicas (suma, resta, multiplicacion, division) en una unidad aritmetica logica (ALU) correspondiente a la FPGA para su simulacion y visualizacion, para lograr esto se realizan los siguientes pasos:

## Descipci贸n 
La unidad aritm茅tica, es la que cuenta con componentes para realizar operaciones aritm茅ticas; cada operaci贸n aritm茅tica es ejecutada deacuerdo al c贸digo de la operaci贸n.
 
A continuaci贸n se muestra los bloques que componen la unidad aritm茅tica:
 
## **Caja funcional del sumador**
![caja_funcinal suma](https://github.com/ELINGAP-7545/lab05-grupo1/blob/master/fig/caja_funcinal%20suma.JPG)

## **Caja funcional del restador**
![cajarestador](https://github.com/ELINGAP-7545/lab05-grupo1/blob/master/fig/cajarestador.png)

## **Caja funcional del multiplicador**
![caja_funcinal suma](https://github.com/ELINGAP-7545/lab05-grupo1/blob/master/fig/caja_funcinal%20multiplicacion.JPG)

## **Caja funcional del display 7 segmentos**
![cajabcd](https://github.com/ELINGAP-7545/lab05-grupo1/blob/master/fig/cajabcd.JPG)

La caja funcional ademas de la salidad de 7 segmentos G_HEX contiene una salida An, esta salida es para conectar eventualmente el nodo del display y poder hacer visualizacin dinmica, cuando se tiene mas de un display conectado.

## **Caja funcional del multiplexor**
![cajamux](https://github.com/ELINGAP-7545/lab05-grupo1/blob/master/fig/cajamux.png)

## **Caja funcional del decodificador**
![cajadeco](https://github.com/ELINGAP-7545/lab05-grupo1/blob/master/fig/cajadeco.png)



Como ejercicio acad茅mico, se propone construye una unidad con 4 operaciones aritm茅ticas: suma, resta, multiplicaci贸n y divisi贸n.  de igual manera, el resultados se visualiza en los display de siete segmentos. El flujo de datos y la selecci贸n de la operaci贸n se realiza acorde a la se帽al opcode, y segun la siguiente tabla:


opcode | operaci贸n  enteros positivos
00| suma
01| resta 
10|  multiplicaci贸n
11| divisi贸n 

Por lo tanto, la unidad debe contar con:

1. Los dos puertos de entrada A y B. cada uno de  3 bits.
2. La se帽al `opcode` de dos bits, para configurar la operaci贸n que se realiza con los datos de `portA` y `portB`.
3. La a visualizaci贸n de unidad debe tener las salidas de los 4 谩nodos, `An`  y las 7 se帽ales de los c谩todos, `sseg`.
4. Para las FSM  y las visualizaci贸n din谩mica, se debe incluir la se帽al de `clk` de entrada.
5. la se帽al de reset del sistema

## Diagrama de caja negra

Seg煤n las especificaciones anteriormente descrita, la caja funcional de la unidad aritm茅tica propuesta es:

![caja negra](https://github.com/Fabeltranm/SPARTAN6-ATMEGA-MAX5864/blob/master/lab/lab06_Unidad_aritmetica/doc/cajanegra.png)


## Diagrama estructural

![estructural](https://github.com/Fabeltranm/SPARTAN6-ATMEGA-MAX5864/blob/master/lab/lab06_Unidad_aritmetica/doc/diagraEstructural.png)

El diagrama estructural, se soporta en los componentes desarrollados en los anteriores laboratorios. De esta manera,  tanto el sumador, el multiplicador  y el Display, son tomados de los lab2, lab5 y lab4  respectivamente. Adicional a la estructura de cada operaci贸n se encuentra el decodificador  y el multiplexador.

## Entregables

1. Definir el diagrama estructurar interno de cada bloque funcionar 
2. Descargar la estructura propuesta de la  Unidad Aritm茅tica del paquete de trabajo [WP05](https://classroom.github.com/g/dHrBou9a) Este proyecto cuenta con el archivo `alu.v` y, tiene la carpeta `src` que cuenta con las 5 carpetas de cada componente.
3. Implementar `alu.v` en la FPGA, y  comprobar el funcionamiento  de la suma la multiplicaci贸n y la visualizaci贸n
4. Incluir el  HDL para le divisor  realizado en el ejercicio anterior, en la carpeta `src/divisor`  y, adicione los archivos e instanciar el bloque divisor.
5. Dise帽ar el bloque restador, adicionar dicho bloque a la respectiva carpeta e instanciar el modulo en `alu.v`.
6. Realizar el testbench del bloque alu.
7. implementar el sistema completo en la FPGA remota
8. hacer la documentaci贸n respectiva en el archivo README
  

 

