module allu(
    input a,
    input b,
    input [2:0] op,
    output reg y
    );
    
     always@(a or b or op)
    begin
    case(op)
    3'b000:y=a+b;
    3'b001:y=a-b;
    3'b010:y=~a;
    3'b011:y=~(a|b);
    3'b100:y=a&b;
    3'b101:y=a|b;
    3'b110:y=a^b;
    3'b111:y=~(a^b);  
    default:y=1'bx;
    endcase
    end
endmodule
