# riscvsingle

comando para compilar e simular: 
   ```bash
   iverilog -g2012 -o sample.vcd -t vvp sample.sv
   ```
