INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Vincenzo Pascarella/Desktop/Universit/Magistrale/Architettura_S_D/Vivado/progetti_tesina/esercizio_6/esercizio_6.srcs/sources_1/new/ROM_output.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'ROM_output'
