TimeQuest Timing Analyzer report for MSX_FPGA_Top
Sun Dec 10 21:38:44 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SLTSL_n'
 12. Slow Model Setup: 'A[14]'
 13. Slow Model Hold: 'A[14]'
 14. Slow Model Hold: 'SLTSL_n'
 15. Slow Model Minimum Pulse Width: 'SLTSL_n'
 16. Slow Model Minimum Pulse Width: 'A[14]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SLTSL_n'
 33. Fast Model Setup: 'A[14]'
 34. Fast Model Hold: 'A[14]'
 35. Fast Model Hold: 'SLTSL_n'
 36. Fast Model Minimum Pulse Width: 'SLTSL_n'
 37. Fast Model Minimum Pulse Width: 'A[14]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_FPGA_Top                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] }   ;
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                    ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 5263.16 MHz ; 405.02 MHz      ; A[14]      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SLTSL_n ; -0.213 ; -9.864        ;
; A[14]   ; 0.405  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.982 ; -1.819        ;
; SLTSL_n ; -0.005 ; -0.060        ;
+---------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.814 ; -1397.065           ;
; A[14]   ; -1.469 ; -1.469              ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SLTSL_n'                                                                                                                                                                  ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.213 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.521      ; 6.194      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.103 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.074      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.510      ; 6.058      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.083 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.532      ; 6.075      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.530      ; 6.059      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.046 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.511      ; 6.017      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.045 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.528      ; 6.033      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.038 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.527      ; 6.025      ;
; -0.034 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.500      ; 5.994      ;
; -0.034 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.500      ; 5.994      ;
; -0.034 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.500      ; 5.994      ;
; -0.034 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.500      ; 5.994      ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[14]'                                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.500        ; 5.300      ; 4.382      ;
; 0.537 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.500        ; 5.301      ; 4.464      ;
; 0.905 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 1.000        ; 5.300      ; 4.382      ;
; 1.037 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 1.000        ; 5.301      ; 4.464      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[14]'                                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.982 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.000        ; 5.300      ; 4.318      ;
; -0.837 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.000        ; 5.301      ; 4.464      ;
; -0.482 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; -0.500       ; 5.300      ; 4.318      ;
; -0.337 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; -0.500       ; 5.301      ; 4.464      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SLTSL_n'                                                                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; -0.005 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.762      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.017  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.514      ; 5.781      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.043  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.800      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.059  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.831      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.061  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.822      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.079  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a17~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.519      ; 5.848      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.084  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.522      ; 5.856      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.093  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.507      ; 5.850      ;
; 0.103  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.870      ;
; 0.103  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.870      ;
; 0.103  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.870      ;
; 0.103  ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.000        ; 5.517      ; 5.870      ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SLTSL_n'                                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[14]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[14] ; Rise       ; A[14]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[1]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[1]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[3]|datad     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 4.883  ; 4.883  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; 3.430  ; 3.430  ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; 3.113  ; 3.113  ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; 3.061  ; 3.061  ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; 3.777  ; 3.777  ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; 3.947  ; 3.947  ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; 3.536  ; 3.536  ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; 3.695  ; 3.695  ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; 3.067  ; 3.067  ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; 3.213  ; 3.213  ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; 3.524  ; 3.524  ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; 3.805  ; 3.805  ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; 4.244  ; 4.244  ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; 3.152  ; 3.152  ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; 4.883  ; 4.883  ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.095  ; 0.095  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; 4.802  ; 4.802  ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 0.950  ; 0.950  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 0.950  ; 0.950  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.023  ; 0.023  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; -0.702 ; -0.702 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 5.092  ; 5.092  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 2.640  ; 2.640  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 3.053  ; 3.053  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 3.027  ; 3.027  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.821  ; 2.821  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.475  ; 2.475  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 3.445  ; 3.445  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 3.177  ; 3.177  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.332  ; 2.332  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.826  ; 2.826  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 3.119  ; 3.119  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 3.682  ; 3.682  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 5.092  ; 5.092  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 4.366  ; 4.366  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.713  ; 0.713  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.982  ; 0.982  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; -2.434 ; -2.434 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; -2.312 ; -2.312 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; -2.260 ; -2.260 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; -2.810 ; -2.810 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; -3.143 ; -3.143 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; -2.744 ; -2.744 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; -2.891 ; -2.891 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; -2.266 ; -2.266 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; -2.409 ; -2.409 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; -2.723 ; -2.723 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; -3.001 ; -3.001 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; -3.277 ; -3.277 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; -2.352 ; -2.352 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; -2.696 ; -2.696 ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.982  ; 0.982  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; -3.789 ; -3.789 ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.715  ; 1.715  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.236  ; 1.236  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.990  ; 0.990  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; 1.715  ; 1.715  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.005  ; 0.005  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.963 ; -0.963 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -1.034 ; -1.034 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -1.425 ; -1.425 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -1.023 ; -1.023 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.977 ; -0.977 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -1.001 ; -1.001 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.609 ; -0.609 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.901 ; -0.901 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -1.570 ; -1.570 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -1.125 ; -1.125 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -1.662 ; -1.662 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.157 ; -2.157 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.625 ; -1.625 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.005  ; 0.005  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 11.084 ; 11.084 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 8.898  ; 8.898  ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.422 ; 10.422 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.610 ; 10.610 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.714  ; 8.714  ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.930  ; 9.930  ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.496 ; 10.496 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.084 ; 11.084 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 9.915  ; 9.915  ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 11.084 ; 11.084 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 8.898  ; 8.898  ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.422 ; 10.422 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.610 ; 10.610 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.714  ; 8.714  ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.930  ; 9.930  ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.496 ; 10.496 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.084 ; 11.084 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 9.915  ; 9.915  ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 11.538 ; 11.538 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 11.144 ; 11.144 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 11.174 ; 11.174 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 11.392 ; 11.392 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 11.513 ; 11.513 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 11.531 ; 11.531 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 11.531 ; 11.531 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 11.538 ; 11.538 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 11.835 ; 11.835 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 11.764 ; 11.764 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 11.257 ; 11.257 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 11.373 ; 11.373 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 11.369 ; 11.369 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 11.387 ; 11.387 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 11.835 ; 11.835 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 11.052 ; 11.052 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 11.544 ; 11.544 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 11.391 ; 11.391 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 11.171 ; 11.171 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 11.208 ; 11.208 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 11.212 ; 11.212 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 11.418 ; 11.418 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 11.513 ; 11.513 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 11.544 ; 11.544 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 13.694 ; 13.694 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 13.495 ; 13.495 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 13.694 ; 13.694 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 13.659 ; 13.659 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 13.503 ; 13.503 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 13.494 ; 13.494 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 13.501 ; 13.501 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 13.530 ; 13.530 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 14.025 ; 14.025 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 13.529 ; 13.529 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 14.025 ; 14.025 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 13.188 ; 13.188 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 13.119 ; 13.119 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 13.115 ; 13.115 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.540 ; 12.540 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.855 ; 12.855 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.823 ; 12.823 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.890 ; 12.890 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.365 ; 12.365 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.365 ; 12.365 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.718  ; 7.718  ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.415 ; 10.415 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.190 ; 12.190 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 18.442 ; 18.442 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 16.783 ; 16.783 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 17.306 ; 17.306 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 17.557 ; 17.557 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 16.583 ; 16.583 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 16.021 ; 16.021 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 17.279 ; 17.279 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 18.442 ; 18.442 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 18.345 ; 18.345 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.890 ; 12.890 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.365 ; 12.365 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.365 ; 12.365 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.718  ; 7.718  ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.415 ; 10.415 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.190 ; 12.190 ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 8.424  ; 8.424  ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 8.898  ; 8.898  ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.358 ; 10.358 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.320 ; 10.320 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.424  ; 8.424  ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.640  ; 9.640  ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.206 ; 10.206 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 10.794 ; 10.794 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 9.625  ; 9.625  ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 8.424  ; 8.424  ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 8.898  ; 8.898  ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.358 ; 10.358 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.320 ; 10.320 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.424  ; 8.424  ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.640  ; 9.640  ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.206 ; 10.206 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 10.794 ; 10.794 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 9.625  ; 9.625  ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 10.805 ; 10.805 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 10.805 ; 10.805 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 10.835 ; 10.835 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 11.058 ; 11.058 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 11.176 ; 11.176 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 11.196 ; 11.196 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 11.194 ; 11.194 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 11.197 ; 11.197 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 10.509 ; 10.509 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 11.234 ; 11.234 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 10.717 ; 10.717 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 10.834 ; 10.834 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 10.838 ; 10.838 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 10.854 ; 10.854 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 11.291 ; 11.291 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 10.509 ; 10.509 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 10.906 ; 10.906 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 11.116 ; 11.116 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 10.906 ; 10.906 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 10.942 ; 10.942 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 10.940 ; 10.940 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 11.149 ; 11.149 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 11.241 ; 11.241 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 11.275 ; 11.275 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 11.229 ; 11.229 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 11.229 ; 11.229 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 11.433 ; 11.433 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 11.394 ; 11.394 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 11.241 ; 11.241 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 11.234 ; 11.234 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 11.233 ; 11.233 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 11.263 ; 11.263 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 12.540 ; 12.540 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 13.529 ; 13.529 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 14.025 ; 14.025 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 13.188 ; 13.188 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 13.119 ; 13.119 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 13.115 ; 13.115 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.540 ; 12.540 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.855 ; 12.855 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.823 ; 12.823 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.890 ; 12.890 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 7.718  ; 7.718  ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.365 ; 12.365 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.718  ; 7.718  ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.415 ; 10.415 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 8.360  ; 8.360  ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 10.622 ; 10.622 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.066 ; 11.066 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.525 ; 11.525 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.673 ; 11.673 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 10.622 ; 10.622 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 10.805 ; 10.805 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.613 ; 11.613 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.290 ; 12.290 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.331 ; 12.331 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.890 ; 12.890 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 7.718  ; 7.718  ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.365 ; 12.365 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.718  ; 7.718  ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.415 ; 10.415 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 8.360  ; 8.360  ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; FL_ADDR[0]  ; 10.894 ;        ;        ; 10.894 ;
; A[1]       ; FL_ADDR[1]  ; 10.593 ;        ;        ; 10.593 ;
; A[2]       ; FL_ADDR[2]  ; 10.510 ;        ;        ; 10.510 ;
; A[3]       ; FL_ADDR[3]  ; 9.579  ;        ;        ; 9.579  ;
; A[4]       ; FL_ADDR[4]  ; 10.187 ;        ;        ; 10.187 ;
; A[5]       ; FL_ADDR[5]  ; 9.589  ;        ;        ; 9.589  ;
; A[6]       ; FL_ADDR[6]  ; 10.300 ;        ;        ; 10.300 ;
; A[7]       ; FL_ADDR[7]  ; 10.617 ;        ;        ; 10.617 ;
; A[8]       ; FL_ADDR[8]  ; 10.442 ;        ;        ; 10.442 ;
; A[9]       ; FL_ADDR[9]  ; 10.537 ;        ;        ; 10.537 ;
; A[10]      ; FL_ADDR[10] ; 10.873 ;        ;        ; 10.873 ;
; A[11]      ; FL_ADDR[11] ; 10.528 ;        ;        ; 10.528 ;
; A[12]      ; FL_ADDR[12] ; 10.185 ;        ;        ; 10.185 ;
; A[13]      ; FL_ADDR[13] ; 13.593 ; 13.593 ; 13.593 ; 13.593 ;
; A[13]      ; FL_ADDR[14] ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; A[13]      ; FL_ADDR[15] ; 14.036 ; 14.036 ; 14.036 ; 14.036 ;
; A[13]      ; FL_ADDR[16] ; 13.934 ; 13.934 ; 13.934 ; 13.934 ;
; A[13]      ; FL_ADDR[17] ; 12.038 ; 12.038 ; 12.038 ; 12.038 ;
; A[13]      ; FL_ADDR[18] ; 13.254 ; 13.254 ; 13.254 ; 13.254 ;
; A[13]      ; FL_ADDR[19] ; 13.820 ; 13.820 ; 13.820 ; 13.820 ;
; A[13]      ; FL_ADDR[20] ; 14.408 ; 14.408 ; 14.408 ; 14.408 ;
; A[13]      ; FL_ADDR[21] ; 13.239 ; 13.239 ; 13.239 ; 13.239 ;
; A[15]      ; FL_ADDR[15] ; 15.129 ; 15.129 ; 15.129 ; 15.129 ;
; A[15]      ; FL_ADDR[16] ; 15.381 ; 15.381 ; 15.381 ; 15.381 ;
; A[15]      ; FL_ADDR[17] ; 13.485 ; 13.485 ; 13.485 ; 13.485 ;
; A[15]      ; FL_ADDR[18] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; A[15]      ; FL_ADDR[19] ; 15.267 ; 15.267 ; 15.267 ; 15.267 ;
; A[15]      ; FL_ADDR[20] ; 15.855 ; 15.855 ; 15.855 ; 15.855 ;
; A[15]      ; FL_ADDR[21] ; 14.686 ; 14.686 ; 14.686 ; 14.686 ;
; FL_DQ[0]   ; D[0]        ; 12.140 ;        ;        ; 12.140 ;
; FL_DQ[1]   ; D[1]        ; 12.449 ;        ;        ; 12.449 ;
; FL_DQ[2]   ; D[2]        ; 11.871 ;        ;        ; 11.871 ;
; FL_DQ[3]   ; D[3]        ; 11.482 ;        ;        ; 11.482 ;
; FL_DQ[4]   ; D[4]        ; 10.751 ;        ;        ; 10.751 ;
; FL_DQ[5]   ; D[5]        ; 11.074 ;        ;        ; 11.074 ;
; FL_DQ[6]   ; D[6]        ; 11.498 ;        ;        ; 11.498 ;
; FL_DQ[7]   ; D[7]        ; 11.443 ;        ;        ; 11.443 ;
; KEY[0]     ; FL_RST_N    ; 11.331 ;        ;        ; 11.331 ;
; KEY[0]     ; LEDG[7]     ;        ; 11.137 ; 11.137 ;        ;
; MREQ_n     ; D[0]        ; 13.191 ; 13.191 ; 13.191 ; 13.191 ;
; MREQ_n     ; D[1]        ; 13.687 ; 13.687 ; 13.687 ; 13.687 ;
; MREQ_n     ; D[2]        ; 12.850 ; 12.850 ; 12.850 ; 12.850 ;
; MREQ_n     ; D[3]        ; 12.781 ; 12.781 ; 12.781 ; 12.781 ;
; MREQ_n     ; D[4]        ; 12.777 ; 12.777 ; 12.777 ; 12.777 ;
; MREQ_n     ; D[5]        ; 12.202 ; 12.202 ; 12.202 ; 12.202 ;
; MREQ_n     ; D[6]        ; 12.517 ; 12.517 ; 12.517 ; 12.517 ;
; MREQ_n     ; D[7]        ; 12.485 ; 12.485 ; 12.485 ; 12.485 ;
; RD_n       ; D[0]        ; 12.917 ; 12.917 ; 12.917 ; 12.917 ;
; RD_n       ; D[1]        ; 13.413 ; 13.413 ; 13.413 ; 13.413 ;
; RD_n       ; D[2]        ; 12.576 ; 12.576 ; 12.576 ; 12.576 ;
; RD_n       ; D[3]        ; 12.507 ; 12.507 ; 12.507 ; 12.507 ;
; RD_n       ; D[4]        ; 12.503 ; 12.503 ; 12.503 ; 12.503 ;
; RD_n       ; D[5]        ; 11.928 ; 11.928 ; 11.928 ; 11.928 ;
; RD_n       ; D[6]        ; 12.243 ; 12.243 ; 12.243 ; 12.243 ;
; RD_n       ; D[7]        ; 12.211 ; 12.211 ; 12.211 ; 12.211 ;
; RD_n       ; FL_OE_N     ; 10.587 ;        ;        ; 10.587 ;
; RESET_n    ; FL_RST_N    ; 12.350 ;        ;        ; 12.350 ;
; RESET_n    ; LEDG[7]     ;        ; 12.156 ; 12.156 ;        ;
; SW[0]      ; FL_ADDR[13] ; 9.660  ; 9.660  ; 9.660  ; 9.660  ;
; SW[0]      ; FL_ADDR[14] ; 8.930  ; 8.930  ; 8.930  ; 8.930  ;
; SW[0]      ; FL_ADDR[15] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; SW[0]      ; FL_ADDR[16] ; 10.002 ; 10.002 ; 10.002 ; 10.002 ;
; SW[0]      ; FL_ADDR[17] ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[0]      ; FL_ADDR[18] ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; SW[0]      ; FL_ADDR[19] ; 9.888  ; 9.888  ; 9.888  ; 9.888  ;
; SW[0]      ; FL_ADDR[20] ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; SW[0]      ; FL_ADDR[21] ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; SW[1]      ; FL_ADDR[14] ; 8.824  ; 8.824  ; 8.824  ; 8.824  ;
; SW[1]      ; FL_ADDR[15] ; 10.350 ; 10.350 ; 10.350 ; 10.350 ;
; SW[1]      ; FL_ADDR[16] ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; SW[1]      ; FL_ADDR[17] ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; SW[1]      ; FL_ADDR[18] ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; SW[1]      ; FL_ADDR[19] ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; SW[1]      ; FL_ADDR[20] ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; SW[1]      ; FL_ADDR[21] ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; SW[2]      ; FL_ADDR[15] ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; SW[2]      ; FL_ADDR[16] ; 9.875  ; 9.875  ; 9.875  ; 9.875  ;
; SW[2]      ; FL_ADDR[17] ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; SW[2]      ; FL_ADDR[18] ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; SW[2]      ; FL_ADDR[19] ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; SW[2]      ; FL_ADDR[20] ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; SW[2]      ; FL_ADDR[21] ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; SW[3]      ; FL_ADDR[16] ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; SW[3]      ; FL_ADDR[17] ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; SW[3]      ; FL_ADDR[18] ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; SW[3]      ; FL_ADDR[19] ; 11.381 ; 11.381 ; 11.381 ; 11.381 ;
; SW[3]      ; FL_ADDR[20] ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[3]      ; FL_ADDR[21] ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; SW[4]      ; FL_ADDR[17] ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; SW[4]      ; FL_ADDR[18] ; 10.305 ; 10.305 ; 10.305 ; 10.305 ;
; SW[4]      ; FL_ADDR[19] ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; SW[4]      ; FL_ADDR[20] ; 11.811 ; 11.811 ; 11.811 ; 11.811 ;
; SW[4]      ; FL_ADDR[21] ; 10.642 ; 10.642 ; 10.642 ; 10.642 ;
; SW[5]      ; FL_ADDR[18] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; SW[5]      ; FL_ADDR[19] ; 10.588 ; 10.588 ; 10.588 ; 10.588 ;
; SW[5]      ; FL_ADDR[20] ; 11.176 ; 11.176 ; 11.176 ; 11.176 ;
; SW[5]      ; FL_ADDR[21] ; 10.007 ; 10.007 ; 10.007 ; 10.007 ;
; SW[8]      ; D[0]        ; 8.735  ; 8.735  ; 8.735  ; 8.735  ;
; SW[8]      ; D[1]        ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; SW[8]      ; D[2]        ; 8.657  ; 8.657  ; 8.657  ; 8.657  ;
; SW[8]      ; D[3]        ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[8]      ; D[4]        ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[8]      ; D[5]        ; 8.243  ; 8.243  ; 8.243  ; 8.243  ;
; SW[8]      ; D[6]        ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; SW[8]      ; D[7]        ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; SW[8]      ; LEDG[5]     ; 8.359  ;        ;        ; 8.359  ;
; SW[8]      ; U1OE_n      ;        ; 9.001  ; 9.001  ;        ;
; SW[9]      ; D[0]        ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; SW[9]      ; D[1]        ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; SW[9]      ; D[2]        ; 9.159  ; 9.159  ; 9.159  ; 9.159  ;
; SW[9]      ; D[3]        ; 9.090  ; 9.090  ; 9.090  ; 9.090  ;
; SW[9]      ; D[4]        ; 9.086  ; 9.086  ; 9.086  ; 9.086  ;
; SW[9]      ; D[5]        ; 8.511  ; 8.511  ; 8.511  ; 8.511  ;
; SW[9]      ; D[6]        ; 8.826  ; 8.826  ; 8.826  ; 8.826  ;
; SW[9]      ; D[7]        ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; SW[9]      ; FL_CE_N     ;        ; 8.868  ; 8.868  ;        ;
; SW[9]      ; LEDG[4]     ; 8.343  ;        ;        ; 8.343  ;
; SW[9]      ; U1OE_n      ;        ; 8.166  ; 8.166  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; FL_ADDR[0]  ; 10.894 ;        ;        ; 10.894 ;
; A[1]       ; FL_ADDR[1]  ; 10.593 ;        ;        ; 10.593 ;
; A[2]       ; FL_ADDR[2]  ; 10.510 ;        ;        ; 10.510 ;
; A[3]       ; FL_ADDR[3]  ; 9.579  ;        ;        ; 9.579  ;
; A[4]       ; FL_ADDR[4]  ; 10.187 ;        ;        ; 10.187 ;
; A[5]       ; FL_ADDR[5]  ; 9.589  ;        ;        ; 9.589  ;
; A[6]       ; FL_ADDR[6]  ; 10.300 ;        ;        ; 10.300 ;
; A[7]       ; FL_ADDR[7]  ; 10.617 ;        ;        ; 10.617 ;
; A[8]       ; FL_ADDR[8]  ; 10.442 ;        ;        ; 10.442 ;
; A[9]       ; FL_ADDR[9]  ; 10.537 ;        ;        ; 10.537 ;
; A[10]      ; FL_ADDR[10] ; 10.873 ;        ;        ; 10.873 ;
; A[11]      ; FL_ADDR[11] ; 10.528 ;        ;        ; 10.528 ;
; A[12]      ; FL_ADDR[12] ; 10.185 ;        ;        ; 10.185 ;
; A[13]      ; FL_ADDR[13] ; 13.593 ; 13.593 ; 13.593 ; 13.593 ;
; A[13]      ; FL_ADDR[14] ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; A[13]      ; FL_ADDR[15] ; 14.036 ; 14.036 ; 14.036 ; 14.036 ;
; A[13]      ; FL_ADDR[16] ; 13.934 ; 13.934 ; 13.934 ; 13.934 ;
; A[13]      ; FL_ADDR[17] ; 12.038 ; 12.038 ; 12.038 ; 12.038 ;
; A[13]      ; FL_ADDR[18] ; 13.254 ; 13.254 ; 13.254 ; 13.254 ;
; A[13]      ; FL_ADDR[19] ; 13.820 ; 13.820 ; 13.820 ; 13.820 ;
; A[13]      ; FL_ADDR[20] ; 14.408 ; 14.408 ; 14.408 ; 14.408 ;
; A[13]      ; FL_ADDR[21] ; 13.239 ; 13.239 ; 13.239 ; 13.239 ;
; A[15]      ; FL_ADDR[15] ; 15.129 ; 15.129 ; 15.129 ; 15.129 ;
; A[15]      ; FL_ADDR[16] ; 15.381 ; 15.381 ; 15.381 ; 15.381 ;
; A[15]      ; FL_ADDR[17] ; 13.485 ; 13.485 ; 13.485 ; 13.485 ;
; A[15]      ; FL_ADDR[18] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; A[15]      ; FL_ADDR[19] ; 15.267 ; 15.267 ; 15.267 ; 15.267 ;
; A[15]      ; FL_ADDR[20] ; 15.855 ; 15.855 ; 15.855 ; 15.855 ;
; A[15]      ; FL_ADDR[21] ; 14.686 ; 14.686 ; 14.686 ; 14.686 ;
; FL_DQ[0]   ; D[0]        ; 12.140 ;        ;        ; 12.140 ;
; FL_DQ[1]   ; D[1]        ; 12.449 ;        ;        ; 12.449 ;
; FL_DQ[2]   ; D[2]        ; 11.871 ;        ;        ; 11.871 ;
; FL_DQ[3]   ; D[3]        ; 11.482 ;        ;        ; 11.482 ;
; FL_DQ[4]   ; D[4]        ; 10.751 ;        ;        ; 10.751 ;
; FL_DQ[5]   ; D[5]        ; 11.074 ;        ;        ; 11.074 ;
; FL_DQ[6]   ; D[6]        ; 11.498 ;        ;        ; 11.498 ;
; FL_DQ[7]   ; D[7]        ; 11.443 ;        ;        ; 11.443 ;
; KEY[0]     ; FL_RST_N    ; 11.331 ;        ;        ; 11.331 ;
; KEY[0]     ; LEDG[7]     ;        ; 11.137 ; 11.137 ;        ;
; MREQ_n     ; D[0]        ; 11.827 ; 11.827 ; 11.827 ; 11.827 ;
; MREQ_n     ; D[1]        ; 11.407 ; 11.407 ; 11.407 ; 11.407 ;
; MREQ_n     ; D[2]        ; 11.749 ; 11.749 ; 11.749 ; 11.749 ;
; MREQ_n     ; D[3]        ; 11.391 ; 11.391 ; 11.391 ; 11.391 ;
; MREQ_n     ; D[4]        ; 11.391 ; 11.391 ; 11.391 ; 11.391 ;
; MREQ_n     ; D[5]        ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; MREQ_n     ; D[6]        ; 11.288 ; 11.288 ; 11.288 ; 11.288 ;
; MREQ_n     ; D[7]        ; 11.664 ; 11.664 ; 11.664 ; 11.664 ;
; RD_n       ; D[0]        ; 11.551 ; 11.551 ; 11.551 ; 11.551 ;
; RD_n       ; D[1]        ; 11.131 ; 11.131 ; 11.131 ; 11.131 ;
; RD_n       ; D[2]        ; 11.473 ; 11.473 ; 11.473 ; 11.473 ;
; RD_n       ; D[3]        ; 11.115 ; 11.115 ; 11.115 ; 11.115 ;
; RD_n       ; D[4]        ; 11.115 ; 11.115 ; 11.115 ; 11.115 ;
; RD_n       ; D[5]        ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; RD_n       ; D[6]        ; 11.012 ; 11.012 ; 11.012 ; 11.012 ;
; RD_n       ; D[7]        ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; RD_n       ; FL_OE_N     ; 10.587 ;        ;        ; 10.587 ;
; RESET_n    ; FL_RST_N    ; 12.350 ;        ;        ; 12.350 ;
; RESET_n    ; LEDG[7]     ;        ; 12.156 ; 12.156 ;        ;
; SW[0]      ; FL_ADDR[13] ; 9.660  ; 9.660  ; 9.660  ; 9.660  ;
; SW[0]      ; FL_ADDR[14] ; 8.930  ; 8.930  ; 8.930  ; 8.930  ;
; SW[0]      ; FL_ADDR[15] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; SW[0]      ; FL_ADDR[16] ; 10.002 ; 10.002 ; 10.002 ; 10.002 ;
; SW[0]      ; FL_ADDR[17] ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[0]      ; FL_ADDR[18] ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; SW[0]      ; FL_ADDR[19] ; 9.888  ; 9.888  ; 9.888  ; 9.888  ;
; SW[0]      ; FL_ADDR[20] ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; SW[0]      ; FL_ADDR[21] ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; SW[1]      ; FL_ADDR[14] ; 8.824  ; 8.824  ; 8.824  ; 8.824  ;
; SW[1]      ; FL_ADDR[15] ; 10.350 ; 10.350 ; 10.350 ; 10.350 ;
; SW[1]      ; FL_ADDR[16] ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; SW[1]      ; FL_ADDR[17] ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; SW[1]      ; FL_ADDR[18] ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; SW[1]      ; FL_ADDR[19] ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; SW[1]      ; FL_ADDR[20] ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; SW[1]      ; FL_ADDR[21] ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; SW[2]      ; FL_ADDR[15] ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; SW[2]      ; FL_ADDR[16] ; 9.875  ; 9.875  ; 9.875  ; 9.875  ;
; SW[2]      ; FL_ADDR[17] ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; SW[2]      ; FL_ADDR[18] ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; SW[2]      ; FL_ADDR[19] ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; SW[2]      ; FL_ADDR[20] ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; SW[2]      ; FL_ADDR[21] ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; SW[3]      ; FL_ADDR[16] ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; SW[3]      ; FL_ADDR[17] ; 8.715  ; 8.715  ; 8.715  ; 8.715  ;
; SW[3]      ; FL_ADDR[18] ; 10.132 ; 10.132 ; 10.132 ; 10.132 ;
; SW[3]      ; FL_ADDR[19] ; 10.698 ; 10.698 ; 10.698 ; 10.698 ;
; SW[3]      ; FL_ADDR[20] ; 11.286 ; 11.286 ; 11.286 ; 11.286 ;
; SW[3]      ; FL_ADDR[21] ; 10.112 ; 10.112 ; 10.112 ; 10.112 ;
; SW[4]      ; FL_ADDR[17] ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; SW[4]      ; FL_ADDR[18] ; 10.175 ; 10.175 ; 10.175 ; 10.175 ;
; SW[4]      ; FL_ADDR[19] ; 10.741 ; 10.741 ; 10.741 ; 10.741 ;
; SW[4]      ; FL_ADDR[20] ; 11.298 ; 11.298 ; 11.298 ; 11.298 ;
; SW[4]      ; FL_ADDR[21] ; 9.954  ; 9.954  ; 9.954  ; 9.954  ;
; SW[5]      ; FL_ADDR[18] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; SW[5]      ; FL_ADDR[19] ; 10.155 ; 10.155 ; 10.155 ; 10.155 ;
; SW[5]      ; FL_ADDR[20] ; 10.664 ; 10.664 ; 10.664 ; 10.664 ;
; SW[5]      ; FL_ADDR[21] ; 8.912  ; 8.912  ; 8.912  ; 8.912  ;
; SW[8]      ; D[0]        ; 8.735  ; 8.735  ; 8.735  ; 8.735  ;
; SW[8]      ; D[1]        ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; SW[8]      ; D[2]        ; 8.657  ; 8.657  ; 8.657  ; 8.657  ;
; SW[8]      ; D[3]        ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[8]      ; D[4]        ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[8]      ; D[5]        ; 8.243  ; 8.243  ; 8.243  ; 8.243  ;
; SW[8]      ; D[6]        ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; SW[8]      ; D[7]        ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; SW[8]      ; LEDG[5]     ; 8.359  ;        ;        ; 8.359  ;
; SW[8]      ; U1OE_n      ;        ; 9.001  ; 9.001  ;        ;
; SW[9]      ; D[0]        ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; SW[9]      ; D[1]        ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; SW[9]      ; D[2]        ; 8.874  ; 8.874  ; 8.874  ; 8.874  ;
; SW[9]      ; D[3]        ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; SW[9]      ; D[4]        ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; SW[9]      ; D[5]        ; 8.460  ; 8.460  ; 8.460  ; 8.460  ;
; SW[9]      ; D[6]        ; 8.413  ; 8.413  ; 8.413  ; 8.413  ;
; SW[9]      ; D[7]        ; 8.789  ; 8.789  ; 8.789  ; 8.789  ;
; SW[9]      ; FL_CE_N     ;        ; 8.868  ; 8.868  ;        ;
; SW[9]      ; LEDG[4]     ; 8.343  ;        ;        ; 8.343  ;
; SW[9]      ; U1OE_n      ;        ; 8.166  ; 8.166  ;        ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 12.435 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.974 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.554 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.896 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.538 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.538 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.482 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.435 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.811 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 12.435 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.974 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.554 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.896 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.538 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.538 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.482 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.435 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.811 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 7.555 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.094 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.674 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.016 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.658 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.658 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.602 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.555 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 7.931 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 7.555 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.094 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.674 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.016 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.658 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.658 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.602 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.555 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 7.931 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 12.435    ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.974    ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.554    ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.896    ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.538    ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.538    ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.482    ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.435    ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.811    ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 12.435    ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.974    ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.554    ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.896    ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.538    ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.538    ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.482    ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.435    ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.811    ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 7.555     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.094     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.674     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.016     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.658     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.658     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.602     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.555     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 7.931     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 7.555     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.094     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.674     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.016     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.658     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.658     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.602     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.555     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 7.931     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; SLTSL_n ; 0.699 ; 0.000         ;
; A[14]   ; 1.103 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.957 ; -1.872        ;
; SLTSL_n ; -0.580 ; -183.659      ;
+---------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.423 ; -1096.086           ;
; A[14]   ; -1.222 ; -1.222              ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SLTSL_n'                                                                                                                                                                 ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.699 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.944      ; 2.744      ;
; 0.727 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|address_reg_a[1]                  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.869      ; 2.674      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.767 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.770 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.955      ; 2.684      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.780 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a29~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.936      ; 2.655      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.794 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a30~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.926      ; 2.631      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.798 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.929      ; 2.630      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.950      ; 2.650      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.803 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.934      ; 2.630      ;
; 0.808 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.643      ;
; 0.808 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.643      ;
; 0.808 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.952      ; 2.643      ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[14]'                                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 1.103 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.500        ; 2.720      ; 1.769      ;
; 1.144 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.500        ; 2.721      ; 1.806      ;
; 1.603 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 1.000        ; 2.720      ; 1.769      ;
; 1.644 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 1.000        ; 2.721      ; 1.806      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[14]'                                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.957 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.000        ; 2.720      ; 1.763      ;
; -0.915 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.000        ; 2.721      ; 1.806      ;
; -0.457 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; -0.500       ; 2.720      ; 1.763      ;
; -0.415 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; -0.500       ; 2.721      ; 1.806      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SLTSL_n'                                                                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.580 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.940      ; 2.498      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.543 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.938      ; 2.533      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.949      ; 2.565      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.521 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a31~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.552      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.518 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.551      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.568      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.955      ; 2.586      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.507 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a3~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.934      ; 2.565      ;
; -0.506 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.563      ;
; -0.506 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.563      ;
; -0.506 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.563      ;
; -0.506 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.931      ; 2.563      ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SLTSL_n'                                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[14]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[14] ; Rise       ; A[14]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[1]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[1]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[3]|datad     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 2.120  ; 2.120  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; 1.646  ; 1.646  ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; 1.521  ; 1.521  ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; 1.487  ; 1.487  ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; 1.839  ; 1.839  ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; 1.886  ; 1.886  ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; 1.737  ; 1.737  ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; 1.755  ; 1.755  ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; 1.491  ; 1.491  ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; 1.534  ; 1.534  ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; 1.659  ; 1.659  ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; 1.813  ; 1.813  ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; 1.937  ; 1.937  ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; 1.540  ; 1.540  ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; 2.120  ; 2.120  ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; -0.603 ; -0.603 ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; 2.036  ; 2.036  ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; -0.191 ; -0.191 ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; -0.191 ; -0.191 ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; -0.618 ; -0.618 ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; -0.854 ; -0.854 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 2.329  ; 2.329  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 1.294  ; 1.294  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.475  ; 1.475  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.448  ; 1.448  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.400  ; 1.400  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.258  ; 1.258  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.703  ; 1.703  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.481  ; 1.481  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 1.161  ; 1.161  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.362  ; 1.362  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 1.487  ; 1.487  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 1.745  ; 1.745  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 2.329  ; 2.329  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.030  ; 2.030  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; -0.199 ; -0.199 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.957  ; 0.957  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; -1.306 ; -1.306 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; -1.250 ; -1.250 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; -1.216 ; -1.216 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.497 ; -1.497 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; -1.613 ; -1.613 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; -1.468 ; -1.468 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; -1.482 ; -1.482 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.220 ; -1.220 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; -1.261 ; -1.261 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; -1.388 ; -1.388 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; -1.540 ; -1.540 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; -1.595 ; -1.595 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.269 ; -1.269 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.263 ; -1.263 ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.957  ; 0.957  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.688 ; -1.688 ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.202  ; 1.202  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.053  ; 1.053  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.966  ; 0.966  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; 1.202  ; 1.202  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.580  ; 0.580  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.512 ; -0.512 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -0.542 ; -0.542 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -0.711 ; -0.711 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -0.555 ; -0.555 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.521 ; -0.521 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.538 ; -0.538 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.324 ; -0.324 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.458 ; -0.458 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.759 ; -0.759 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -0.588 ; -0.588 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -0.811 ; -0.811 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -1.047 ; -1.047 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -0.851 ; -0.851 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.580  ; 0.580  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 4.854 ; 4.854 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.056 ; 4.056 ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.533 ; 4.533 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.659 ; 4.659 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.925 ; 3.925 ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.439 ; 4.439 ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.567 ; 4.567 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.854 ; 4.854 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.455 ; 4.455 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 4.854 ; 4.854 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.056 ; 4.056 ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.533 ; 4.533 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.659 ; 4.659 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.925 ; 3.925 ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.439 ; 4.439 ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.567 ; 4.567 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.854 ; 4.854 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.455 ; 4.455 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 5.406 ; 5.406 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 5.225 ; 5.225 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 5.257 ; 5.257 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 5.325 ; 5.325 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 5.385 ; 5.385 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 5.400 ; 5.400 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 5.398 ; 5.398 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 5.406 ; 5.406 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 5.546 ; 5.546 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 5.502 ; 5.502 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 5.302 ; 5.302 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 5.328 ; 5.328 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 5.329 ; 5.329 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 5.341 ; 5.341 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 5.546 ; 5.546 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 5.258 ; 5.258 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 5.422 ; 5.422 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 5.334 ; 5.334 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 5.267 ; 5.267 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 5.304 ; 5.304 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 5.306 ; 5.306 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 5.364 ; 5.364 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 5.393 ; 5.393 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 5.422 ; 5.422 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 6.499 ; 6.499 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 6.353 ; 6.353 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 6.497 ; 6.497 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 6.499 ; 6.499 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 6.353 ; 6.353 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 6.343 ; 6.343 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 6.355 ; 6.355 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 6.378 ; 6.378 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 6.793 ; 6.793 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.547 ; 6.547 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.793 ; 6.793 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 6.408 ; 6.408 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 6.368 ; 6.368 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 6.377 ; 6.377 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 6.162 ; 6.162 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 6.271 ; 6.271 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 6.258 ; 6.258 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.423 ; 6.423 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 6.138 ; 6.138 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.138 ; 6.138 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.561 ; 3.561 ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.432 ; 5.432 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 6.135 ; 6.135 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 8.972 ; 8.972 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 8.308 ; 8.308 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 8.505 ; 8.505 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 8.482 ; 8.482 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 8.189 ; 8.189 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 7.937 ; 7.937 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 8.475 ; 8.475 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 8.972 ; 8.972 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 8.804 ; 8.804 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.423 ; 6.423 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 6.138 ; 6.138 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.138 ; 6.138 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.561 ; 3.561 ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.432 ; 5.432 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 6.135 ; 6.135 ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 3.826 ; 3.826 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.056 ; 4.056 ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.527 ; 4.527 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.560 ; 4.560 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.826 ; 3.826 ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.340 ; 4.340 ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.755 ; 4.755 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.356 ; 4.356 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 3.826 ; 3.826 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.056 ; 4.056 ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.527 ; 4.527 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.560 ; 4.560 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.826 ; 3.826 ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.340 ; 4.340 ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.755 ; 4.755 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.356 ; 4.356 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 5.144 ; 5.144 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 5.144 ; 5.144 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 5.176 ; 5.176 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 5.250 ; 5.250 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 5.301 ; 5.301 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 5.322 ; 5.322 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 5.321 ; 5.321 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 5.323 ; 5.323 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 5.099 ; 5.099 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 5.350 ; 5.350 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 5.143 ; 5.143 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 5.169 ; 5.169 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 5.179 ; 5.179 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 5.191 ; 5.191 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 5.388 ; 5.388 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 5.099 ; 5.099 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 5.174 ; 5.174 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 5.254 ; 5.254 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 5.174 ; 5.174 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 5.218 ; 5.218 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 5.218 ; 5.218 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 5.266 ; 5.266 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 5.312 ; 5.312 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 5.327 ; 5.327 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 5.484 ; 5.484 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 5.480 ; 5.480 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 5.341 ; 5.341 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 5.359 ; 5.359 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 6.162 ; 6.162 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.547 ; 6.547 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.793 ; 6.793 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 6.408 ; 6.408 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 6.368 ; 6.368 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 6.377 ; 6.377 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 6.162 ; 6.162 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 6.271 ; 6.271 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 6.258 ; 6.258 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.423 ; 6.423 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.561 ; 3.561 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.138 ; 6.138 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.561 ; 3.561 ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.432 ; 5.432 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.821 ; 3.821 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.199 ; 5.199 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.397 ; 5.397 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.620 ; 5.620 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.592 ; 5.592 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.199 ; 5.199 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.266 ; 5.266 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.609 ; 5.609 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.846 ; 5.846 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.861 ; 5.861 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.423 ; 6.423 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.561 ; 3.561 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.138 ; 6.138 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.561 ; 3.561 ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.432 ; 5.432 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.821 ; 3.821 ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; FL_ADDR[0]  ; 5.660 ;       ;       ; 5.660 ;
; A[1]       ; FL_ADDR[1]  ; 5.535 ;       ;       ; 5.535 ;
; A[2]       ; FL_ADDR[2]  ; 5.499 ;       ;       ; 5.499 ;
; A[3]       ; FL_ADDR[3]  ; 5.117 ;       ;       ; 5.117 ;
; A[4]       ; FL_ADDR[4]  ; 5.342 ;       ;       ; 5.342 ;
; A[5]       ; FL_ADDR[5]  ; 5.062 ;       ;       ; 5.062 ;
; A[6]       ; FL_ADDR[6]  ; 5.386 ;       ;       ; 5.386 ;
; A[7]       ; FL_ADDR[7]  ; 5.540 ;       ;       ; 5.540 ;
; A[8]       ; FL_ADDR[8]  ; 5.470 ;       ;       ; 5.470 ;
; A[9]       ; FL_ADDR[9]  ; 5.516 ;       ;       ; 5.516 ;
; A[10]      ; FL_ADDR[10] ; 5.664 ;       ;       ; 5.664 ;
; A[11]      ; FL_ADDR[11] ; 5.521 ;       ;       ; 5.521 ;
; A[12]      ; FL_ADDR[12] ; 5.427 ;       ;       ; 5.427 ;
; A[13]      ; FL_ADDR[13] ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; A[13]      ; FL_ADDR[14] ; 6.375 ; 6.375 ; 6.375 ; 6.375 ;
; A[13]      ; FL_ADDR[15] ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; A[13]      ; FL_ADDR[16] ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; A[13]      ; FL_ADDR[17] ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; A[13]      ; FL_ADDR[18] ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[13]      ; FL_ADDR[19] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; A[13]      ; FL_ADDR[20] ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; A[13]      ; FL_ADDR[21] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; A[15]      ; FL_ADDR[15] ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; A[15]      ; FL_ADDR[16] ; 7.304 ; 7.304 ; 7.304 ; 7.304 ;
; A[15]      ; FL_ADDR[17] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; A[15]      ; FL_ADDR[18] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[15]      ; FL_ADDR[19] ; 7.212 ; 7.212 ; 7.212 ; 7.212 ;
; A[15]      ; FL_ADDR[20] ; 7.499 ; 7.499 ; 7.499 ; 7.499 ;
; A[15]      ; FL_ADDR[21] ; 7.100 ; 7.100 ; 7.100 ; 7.100 ;
; FL_DQ[0]   ; D[0]        ; 6.014 ;       ;       ; 6.014 ;
; FL_DQ[1]   ; D[1]        ; 6.196 ;       ;       ; 6.196 ;
; FL_DQ[2]   ; D[2]        ; 5.918 ;       ;       ; 5.918 ;
; FL_DQ[3]   ; D[3]        ; 5.756 ;       ;       ; 5.756 ;
; FL_DQ[4]   ; D[4]        ; 5.472 ;       ;       ; 5.472 ;
; FL_DQ[5]   ; D[5]        ; 5.568 ;       ;       ; 5.568 ;
; FL_DQ[6]   ; D[6]        ; 5.704 ;       ;       ; 5.704 ;
; FL_DQ[7]   ; D[7]        ; 5.711 ;       ;       ; 5.711 ;
; KEY[0]     ; FL_RST_N    ; 5.734 ;       ;       ; 5.734 ;
; KEY[0]     ; LEDG[7]     ;       ; 5.607 ; 5.607 ;       ;
; MREQ_n     ; D[0]        ; 6.386 ; 6.386 ; 6.386 ; 6.386 ;
; MREQ_n     ; D[1]        ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; MREQ_n     ; D[2]        ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; MREQ_n     ; D[3]        ; 6.207 ; 6.207 ; 6.207 ; 6.207 ;
; MREQ_n     ; D[4]        ; 6.216 ; 6.216 ; 6.216 ; 6.216 ;
; MREQ_n     ; D[5]        ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; MREQ_n     ; D[6]        ; 6.110 ; 6.110 ; 6.110 ; 6.110 ;
; MREQ_n     ; D[7]        ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; RD_n       ; D[0]        ; 6.277 ; 6.277 ; 6.277 ; 6.277 ;
; RD_n       ; D[1]        ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; RD_n       ; D[2]        ; 6.138 ; 6.138 ; 6.138 ; 6.138 ;
; RD_n       ; D[3]        ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; RD_n       ; D[4]        ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; RD_n       ; D[5]        ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; RD_n       ; D[6]        ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; RD_n       ; D[7]        ; 5.988 ; 5.988 ; 5.988 ; 5.988 ;
; RD_n       ; FL_OE_N     ; 5.565 ;       ;       ; 5.565 ;
; RESET_n    ; FL_RST_N    ; 6.167 ;       ;       ; 6.167 ;
; RESET_n    ; LEDG[7]     ;       ; 6.040 ; 6.040 ;       ;
; SW[0]      ; FL_ADDR[13] ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; SW[0]      ; FL_ADDR[14] ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; SW[0]      ; FL_ADDR[15] ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; SW[0]      ; FL_ADDR[16] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[0]      ; FL_ADDR[17] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[0]      ; FL_ADDR[18] ; 4.238 ; 4.238 ; 4.238 ; 4.238 ;
; SW[0]      ; FL_ADDR[19] ; 4.366 ; 4.366 ; 4.366 ; 4.366 ;
; SW[0]      ; FL_ADDR[20] ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[0]      ; FL_ADDR[21] ; 4.254 ; 4.254 ; 4.254 ; 4.254 ;
; SW[1]      ; FL_ADDR[14] ; 4.043 ; 4.043 ; 4.043 ; 4.043 ;
; SW[1]      ; FL_ADDR[15] ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; SW[1]      ; FL_ADDR[16] ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; SW[1]      ; FL_ADDR[17] ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[1]      ; FL_ADDR[18] ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; SW[1]      ; FL_ADDR[19] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; SW[1]      ; FL_ADDR[20] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; SW[1]      ; FL_ADDR[21] ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; SW[2]      ; FL_ADDR[15] ; 4.282 ; 4.282 ; 4.282 ; 4.282 ;
; SW[2]      ; FL_ADDR[16] ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; SW[2]      ; FL_ADDR[17] ; 3.678 ; 3.678 ; 3.678 ; 3.678 ;
; SW[2]      ; FL_ADDR[18] ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; SW[2]      ; FL_ADDR[19] ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; SW[2]      ; FL_ADDR[20] ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; SW[2]      ; FL_ADDR[21] ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[3]      ; FL_ADDR[16] ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; SW[3]      ; FL_ADDR[17] ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; SW[3]      ; FL_ADDR[18] ; 4.756 ; 4.756 ; 4.756 ; 4.756 ;
; SW[3]      ; FL_ADDR[19] ; 4.987 ; 4.987 ; 4.987 ; 4.987 ;
; SW[3]      ; FL_ADDR[20] ; 5.274 ; 5.274 ; 5.274 ; 5.274 ;
; SW[3]      ; FL_ADDR[21] ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; SW[4]      ; FL_ADDR[17] ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; SW[4]      ; FL_ADDR[18] ; 4.716 ; 4.716 ; 4.716 ; 4.716 ;
; SW[4]      ; FL_ADDR[19] ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; SW[4]      ; FL_ADDR[20] ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; SW[4]      ; FL_ADDR[21] ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; SW[5]      ; FL_ADDR[18] ; 4.471 ; 4.471 ; 4.471 ; 4.471 ;
; SW[5]      ; FL_ADDR[19] ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; SW[5]      ; FL_ADDR[20] ; 4.991 ; 4.991 ; 4.991 ; 4.991 ;
; SW[5]      ; FL_ADDR[21] ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW[8]      ; D[0]        ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; SW[8]      ; D[1]        ; 3.717 ; 3.717 ; 3.717 ; 3.717 ;
; SW[8]      ; D[2]        ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; SW[8]      ; D[3]        ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[8]      ; D[4]        ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[8]      ; D[5]        ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[8]      ; D[6]        ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[8]      ; D[7]        ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[8]      ; LEDG[5]     ; 3.800 ;       ;       ; 3.800 ;
; SW[8]      ; U1OE_n      ;       ; 4.060 ; 4.060 ;       ;
; SW[9]      ; D[0]        ; 4.194 ; 4.194 ; 4.194 ; 4.194 ;
; SW[9]      ; D[1]        ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
; SW[9]      ; D[2]        ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; SW[9]      ; D[3]        ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; SW[9]      ; D[4]        ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; SW[9]      ; D[5]        ; 3.809 ; 3.809 ; 3.809 ; 3.809 ;
; SW[9]      ; D[6]        ; 3.918 ; 3.918 ; 3.918 ; 3.918 ;
; SW[9]      ; D[7]        ; 3.905 ; 3.905 ; 3.905 ; 3.905 ;
; SW[9]      ; FL_CE_N     ;       ; 4.074 ; 4.074 ;       ;
; SW[9]      ; LEDG[4]     ; 3.789 ;       ;       ; 3.789 ;
; SW[9]      ; U1OE_n      ;       ; 3.783 ; 3.783 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; FL_ADDR[0]  ; 5.660 ;       ;       ; 5.660 ;
; A[1]       ; FL_ADDR[1]  ; 5.535 ;       ;       ; 5.535 ;
; A[2]       ; FL_ADDR[2]  ; 5.499 ;       ;       ; 5.499 ;
; A[3]       ; FL_ADDR[3]  ; 5.117 ;       ;       ; 5.117 ;
; A[4]       ; FL_ADDR[4]  ; 5.342 ;       ;       ; 5.342 ;
; A[5]       ; FL_ADDR[5]  ; 5.062 ;       ;       ; 5.062 ;
; A[6]       ; FL_ADDR[6]  ; 5.386 ;       ;       ; 5.386 ;
; A[7]       ; FL_ADDR[7]  ; 5.540 ;       ;       ; 5.540 ;
; A[8]       ; FL_ADDR[8]  ; 5.470 ;       ;       ; 5.470 ;
; A[9]       ; FL_ADDR[9]  ; 5.516 ;       ;       ; 5.516 ;
; A[10]      ; FL_ADDR[10] ; 5.664 ;       ;       ; 5.664 ;
; A[11]      ; FL_ADDR[11] ; 5.521 ;       ;       ; 5.521 ;
; A[12]      ; FL_ADDR[12] ; 5.427 ;       ;       ; 5.427 ;
; A[13]      ; FL_ADDR[13] ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; A[13]      ; FL_ADDR[14] ; 6.375 ; 6.375 ; 6.375 ; 6.375 ;
; A[13]      ; FL_ADDR[15] ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; A[13]      ; FL_ADDR[16] ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; A[13]      ; FL_ADDR[17] ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; A[13]      ; FL_ADDR[18] ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[13]      ; FL_ADDR[19] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; A[13]      ; FL_ADDR[20] ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; A[13]      ; FL_ADDR[21] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; A[15]      ; FL_ADDR[15] ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; A[15]      ; FL_ADDR[16] ; 7.304 ; 7.304 ; 7.304 ; 7.304 ;
; A[15]      ; FL_ADDR[17] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; A[15]      ; FL_ADDR[18] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[15]      ; FL_ADDR[19] ; 7.212 ; 7.212 ; 7.212 ; 7.212 ;
; A[15]      ; FL_ADDR[20] ; 7.499 ; 7.499 ; 7.499 ; 7.499 ;
; A[15]      ; FL_ADDR[21] ; 7.100 ; 7.100 ; 7.100 ; 7.100 ;
; FL_DQ[0]   ; D[0]        ; 6.014 ;       ;       ; 6.014 ;
; FL_DQ[1]   ; D[1]        ; 6.196 ;       ;       ; 6.196 ;
; FL_DQ[2]   ; D[2]        ; 5.918 ;       ;       ; 5.918 ;
; FL_DQ[3]   ; D[3]        ; 5.756 ;       ;       ; 5.756 ;
; FL_DQ[4]   ; D[4]        ; 5.472 ;       ;       ; 5.472 ;
; FL_DQ[5]   ; D[5]        ; 5.568 ;       ;       ; 5.568 ;
; FL_DQ[6]   ; D[6]        ; 5.704 ;       ;       ; 5.704 ;
; FL_DQ[7]   ; D[7]        ; 5.711 ;       ;       ; 5.711 ;
; KEY[0]     ; FL_RST_N    ; 5.734 ;       ;       ; 5.734 ;
; KEY[0]     ; LEDG[7]     ;       ; 5.607 ; 5.607 ;       ;
; MREQ_n     ; D[0]        ; 5.902 ; 5.902 ; 5.902 ; 5.902 ;
; MREQ_n     ; D[1]        ; 5.711 ; 5.711 ; 5.711 ; 5.711 ;
; MREQ_n     ; D[2]        ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; MREQ_n     ; D[3]        ; 5.698 ; 5.698 ; 5.698 ; 5.698 ;
; MREQ_n     ; D[4]        ; 5.698 ; 5.698 ; 5.698 ; 5.698 ;
; MREQ_n     ; D[5]        ; 5.677 ; 5.677 ; 5.677 ; 5.677 ;
; MREQ_n     ; D[6]        ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; MREQ_n     ; D[7]        ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; RD_n       ; D[0]        ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; RD_n       ; D[1]        ; 5.602 ; 5.602 ; 5.602 ; 5.602 ;
; RD_n       ; D[2]        ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; RD_n       ; D[3]        ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; RD_n       ; D[4]        ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; RD_n       ; D[5]        ; 5.568 ; 5.568 ; 5.568 ; 5.568 ;
; RD_n       ; D[6]        ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; RD_n       ; D[7]        ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; RD_n       ; FL_OE_N     ; 5.565 ;       ;       ; 5.565 ;
; RESET_n    ; FL_RST_N    ; 6.167 ;       ;       ; 6.167 ;
; RESET_n    ; LEDG[7]     ;       ; 6.040 ; 6.040 ;       ;
; SW[0]      ; FL_ADDR[13] ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; SW[0]      ; FL_ADDR[14] ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; SW[0]      ; FL_ADDR[15] ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; SW[0]      ; FL_ADDR[16] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[0]      ; FL_ADDR[17] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[0]      ; FL_ADDR[18] ; 4.238 ; 4.238 ; 4.238 ; 4.238 ;
; SW[0]      ; FL_ADDR[19] ; 4.366 ; 4.366 ; 4.366 ; 4.366 ;
; SW[0]      ; FL_ADDR[20] ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[0]      ; FL_ADDR[21] ; 4.254 ; 4.254 ; 4.254 ; 4.254 ;
; SW[1]      ; FL_ADDR[14] ; 4.043 ; 4.043 ; 4.043 ; 4.043 ;
; SW[1]      ; FL_ADDR[15] ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; SW[1]      ; FL_ADDR[16] ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; SW[1]      ; FL_ADDR[17] ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[1]      ; FL_ADDR[18] ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; SW[1]      ; FL_ADDR[19] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; SW[1]      ; FL_ADDR[20] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; SW[1]      ; FL_ADDR[21] ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; SW[2]      ; FL_ADDR[15] ; 4.282 ; 4.282 ; 4.282 ; 4.282 ;
; SW[2]      ; FL_ADDR[16] ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; SW[2]      ; FL_ADDR[17] ; 3.678 ; 3.678 ; 3.678 ; 3.678 ;
; SW[2]      ; FL_ADDR[18] ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; SW[2]      ; FL_ADDR[19] ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; SW[2]      ; FL_ADDR[20] ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; SW[2]      ; FL_ADDR[21] ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[3]      ; FL_ADDR[16] ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; SW[3]      ; FL_ADDR[17] ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; SW[3]      ; FL_ADDR[18] ; 4.635 ; 4.635 ; 4.635 ; 4.635 ;
; SW[3]      ; FL_ADDR[19] ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; SW[3]      ; FL_ADDR[20] ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; SW[3]      ; FL_ADDR[21] ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; SW[4]      ; FL_ADDR[17] ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; SW[4]      ; FL_ADDR[18] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; SW[4]      ; FL_ADDR[19] ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; SW[4]      ; FL_ADDR[20] ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; SW[4]      ; FL_ADDR[21] ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; SW[5]      ; FL_ADDR[18] ; 4.471 ; 4.471 ; 4.471 ; 4.471 ;
; SW[5]      ; FL_ADDR[19] ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; SW[5]      ; FL_ADDR[20] ; 4.815 ; 4.815 ; 4.815 ; 4.815 ;
; SW[5]      ; FL_ADDR[21] ; 4.179 ; 4.179 ; 4.179 ; 4.179 ;
; SW[8]      ; D[0]        ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; SW[8]      ; D[1]        ; 3.717 ; 3.717 ; 3.717 ; 3.717 ;
; SW[8]      ; D[2]        ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; SW[8]      ; D[3]        ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[8]      ; D[4]        ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[8]      ; D[5]        ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[8]      ; D[6]        ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[8]      ; D[7]        ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[8]      ; LEDG[5]     ; 3.800 ;       ;       ; 3.800 ;
; SW[8]      ; U1OE_n      ;       ; 4.060 ; 4.060 ;       ;
; SW[9]      ; D[0]        ; 3.995 ; 3.995 ; 3.995 ; 3.995 ;
; SW[9]      ; D[1]        ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[9]      ; D[2]        ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; SW[9]      ; D[3]        ; 3.791 ; 3.791 ; 3.791 ; 3.791 ;
; SW[9]      ; D[4]        ; 3.791 ; 3.791 ; 3.791 ; 3.791 ;
; SW[9]      ; D[5]        ; 3.770 ; 3.770 ; 3.770 ; 3.770 ;
; SW[9]      ; D[6]        ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[9]      ; D[7]        ; 3.890 ; 3.890 ; 3.890 ; 3.890 ;
; SW[9]      ; FL_CE_N     ;       ; 4.074 ; 4.074 ;       ;
; SW[9]      ; LEDG[4]     ; 3.789 ;       ;       ; 3.789 ;
; SW[9]      ; U1OE_n      ;       ; 3.783 ; 3.783 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 6.085 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.344 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.153 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.282 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.140 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.140 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.119 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.085 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.239 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 6.085 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.344 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.153 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.282 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.140 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.140 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.119 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.085 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.239 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 3.410 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.669 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.478 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.607 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.465 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.465 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.444 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.410 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.564 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 3.410 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.669 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.478 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.607 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.465 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.465 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.444 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.410 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.564 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 6.085     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.344     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.153     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.282     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.140     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.140     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.119     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.085     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.239     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 6.085     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.344     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.153     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.282     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 6.140     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 6.140     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 6.119     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.085     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.239     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 3.410     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.669     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.478     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.607     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.465     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.465     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.444     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.410     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.564     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 3.410     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.669     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.478     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.607     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.465     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.465     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.444     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.410     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.564     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+--------+----------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+----------+----------+---------+---------------------+
; Worst-case Slack ; -0.213 ; -0.982   ; N/A      ; N/A     ; -1.814              ;
;  A[14]           ; 0.405  ; -0.982   ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -0.213 ; -0.580   ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -9.864 ; -185.531 ; 0.0      ; 0.0     ; -1398.534           ;
;  A[14]           ; 0.000  ; -1.872   ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -9.864 ; -183.659 ; N/A      ; N/A     ; -1397.065           ;
+------------------+--------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 4.883  ; 4.883  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; 3.430  ; 3.430  ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; 3.113  ; 3.113  ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; 3.061  ; 3.061  ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; 3.777  ; 3.777  ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; 3.947  ; 3.947  ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; 3.536  ; 3.536  ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; 3.695  ; 3.695  ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; 3.067  ; 3.067  ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; 3.213  ; 3.213  ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; 3.524  ; 3.524  ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; 3.805  ; 3.805  ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; 4.244  ; 4.244  ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; 3.152  ; 3.152  ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; 4.883  ; 4.883  ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.095  ; 0.095  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; 4.802  ; 4.802  ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 0.950  ; 0.950  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 0.950  ; 0.950  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.023  ; 0.023  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; -0.702 ; -0.702 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 5.092  ; 5.092  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 2.640  ; 2.640  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 3.053  ; 3.053  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 3.027  ; 3.027  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.821  ; 2.821  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.475  ; 2.475  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 3.445  ; 3.445  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 3.177  ; 3.177  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.332  ; 2.332  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.826  ; 2.826  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 3.119  ; 3.119  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 3.682  ; 3.682  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 5.092  ; 5.092  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 4.366  ; 4.366  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.713  ; 0.713  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.982  ; 0.982  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; -1.306 ; -1.306 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; -1.250 ; -1.250 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; -1.216 ; -1.216 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.497 ; -1.497 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; -1.613 ; -1.613 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; -1.468 ; -1.468 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; -1.482 ; -1.482 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.220 ; -1.220 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; -1.261 ; -1.261 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; -1.388 ; -1.388 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; -1.540 ; -1.540 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; -1.595 ; -1.595 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.269 ; -1.269 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.263 ; -1.263 ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.982  ; 0.982  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.688 ; -1.688 ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.715  ; 1.715  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.236  ; 1.236  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.990  ; 0.990  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; 1.715  ; 1.715  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.580  ; 0.580  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.512 ; -0.512 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -0.542 ; -0.542 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -0.711 ; -0.711 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -0.555 ; -0.555 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.521 ; -0.521 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.538 ; -0.538 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.324 ; -0.324 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.458 ; -0.458 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.759 ; -0.759 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -0.588 ; -0.588 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -0.811 ; -0.811 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -1.047 ; -1.047 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -0.851 ; -0.851 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.580  ; 0.580  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 11.084 ; 11.084 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 8.898  ; 8.898  ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.422 ; 10.422 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.610 ; 10.610 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.714  ; 8.714  ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.930  ; 9.930  ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.496 ; 10.496 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.084 ; 11.084 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 9.915  ; 9.915  ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 11.084 ; 11.084 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 8.898  ; 8.898  ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.422 ; 10.422 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.610 ; 10.610 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.714  ; 8.714  ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.930  ; 9.930  ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.496 ; 10.496 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.084 ; 11.084 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 9.915  ; 9.915  ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 11.538 ; 11.538 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 11.144 ; 11.144 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 11.174 ; 11.174 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 11.392 ; 11.392 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 11.513 ; 11.513 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 11.531 ; 11.531 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 11.531 ; 11.531 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 11.538 ; 11.538 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 11.835 ; 11.835 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 11.764 ; 11.764 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 11.257 ; 11.257 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 11.373 ; 11.373 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 11.369 ; 11.369 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 11.387 ; 11.387 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 11.835 ; 11.835 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 11.052 ; 11.052 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 11.544 ; 11.544 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 11.391 ; 11.391 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 11.171 ; 11.171 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 11.208 ; 11.208 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 11.212 ; 11.212 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 11.418 ; 11.418 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 11.513 ; 11.513 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 11.544 ; 11.544 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 13.694 ; 13.694 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 13.495 ; 13.495 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 13.694 ; 13.694 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 13.659 ; 13.659 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 13.503 ; 13.503 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 13.494 ; 13.494 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 13.501 ; 13.501 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 13.530 ; 13.530 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 14.025 ; 14.025 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 13.529 ; 13.529 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 14.025 ; 14.025 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 13.188 ; 13.188 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 13.119 ; 13.119 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 13.115 ; 13.115 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.540 ; 12.540 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.855 ; 12.855 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.823 ; 12.823 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.890 ; 12.890 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.365 ; 12.365 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.365 ; 12.365 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.718  ; 7.718  ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.415 ; 10.415 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.190 ; 12.190 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 18.442 ; 18.442 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 16.783 ; 16.783 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 17.306 ; 17.306 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 17.557 ; 17.557 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 16.583 ; 16.583 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 16.021 ; 16.021 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 17.279 ; 17.279 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 18.442 ; 18.442 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 18.345 ; 18.345 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.890 ; 12.890 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.365 ; 12.365 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.365 ; 12.365 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.718  ; 7.718  ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.415 ; 10.415 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.190 ; 12.190 ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 3.826 ; 3.826 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.056 ; 4.056 ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.527 ; 4.527 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.560 ; 4.560 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.826 ; 3.826 ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.340 ; 4.340 ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.755 ; 4.755 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.356 ; 4.356 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 3.826 ; 3.826 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.056 ; 4.056 ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.527 ; 4.527 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.560 ; 4.560 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.826 ; 3.826 ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.340 ; 4.340 ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.755 ; 4.755 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.356 ; 4.356 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 5.144 ; 5.144 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 5.144 ; 5.144 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 5.176 ; 5.176 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 5.250 ; 5.250 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 5.301 ; 5.301 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 5.322 ; 5.322 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 5.321 ; 5.321 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 5.323 ; 5.323 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 5.099 ; 5.099 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 5.350 ; 5.350 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 5.143 ; 5.143 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 5.169 ; 5.169 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 5.179 ; 5.179 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 5.191 ; 5.191 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 5.388 ; 5.388 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 5.099 ; 5.099 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 5.174 ; 5.174 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 5.254 ; 5.254 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 5.174 ; 5.174 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 5.218 ; 5.218 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 5.218 ; 5.218 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 5.266 ; 5.266 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 5.312 ; 5.312 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 5.327 ; 5.327 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 5.484 ; 5.484 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 5.480 ; 5.480 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 5.341 ; 5.341 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 5.337 ; 5.337 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 5.359 ; 5.359 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 6.162 ; 6.162 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.547 ; 6.547 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.793 ; 6.793 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 6.408 ; 6.408 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 6.368 ; 6.368 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 6.377 ; 6.377 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 6.162 ; 6.162 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 6.271 ; 6.271 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 6.258 ; 6.258 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.423 ; 6.423 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.561 ; 3.561 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.138 ; 6.138 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.561 ; 3.561 ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.432 ; 5.432 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.821 ; 3.821 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.199 ; 5.199 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.397 ; 5.397 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.620 ; 5.620 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.592 ; 5.592 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.199 ; 5.199 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.266 ; 5.266 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.609 ; 5.609 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.846 ; 5.846 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.861 ; 5.861 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.423 ; 6.423 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.561 ; 3.561 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.138 ; 6.138 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.561 ; 3.561 ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.432 ; 5.432 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.821 ; 3.821 ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; FL_ADDR[0]  ; 10.894 ;        ;        ; 10.894 ;
; A[1]       ; FL_ADDR[1]  ; 10.593 ;        ;        ; 10.593 ;
; A[2]       ; FL_ADDR[2]  ; 10.510 ;        ;        ; 10.510 ;
; A[3]       ; FL_ADDR[3]  ; 9.579  ;        ;        ; 9.579  ;
; A[4]       ; FL_ADDR[4]  ; 10.187 ;        ;        ; 10.187 ;
; A[5]       ; FL_ADDR[5]  ; 9.589  ;        ;        ; 9.589  ;
; A[6]       ; FL_ADDR[6]  ; 10.300 ;        ;        ; 10.300 ;
; A[7]       ; FL_ADDR[7]  ; 10.617 ;        ;        ; 10.617 ;
; A[8]       ; FL_ADDR[8]  ; 10.442 ;        ;        ; 10.442 ;
; A[9]       ; FL_ADDR[9]  ; 10.537 ;        ;        ; 10.537 ;
; A[10]      ; FL_ADDR[10] ; 10.873 ;        ;        ; 10.873 ;
; A[11]      ; FL_ADDR[11] ; 10.528 ;        ;        ; 10.528 ;
; A[12]      ; FL_ADDR[12] ; 10.185 ;        ;        ; 10.185 ;
; A[13]      ; FL_ADDR[13] ; 13.593 ; 13.593 ; 13.593 ; 13.593 ;
; A[13]      ; FL_ADDR[14] ; 12.862 ; 12.862 ; 12.862 ; 12.862 ;
; A[13]      ; FL_ADDR[15] ; 14.036 ; 14.036 ; 14.036 ; 14.036 ;
; A[13]      ; FL_ADDR[16] ; 13.934 ; 13.934 ; 13.934 ; 13.934 ;
; A[13]      ; FL_ADDR[17] ; 12.038 ; 12.038 ; 12.038 ; 12.038 ;
; A[13]      ; FL_ADDR[18] ; 13.254 ; 13.254 ; 13.254 ; 13.254 ;
; A[13]      ; FL_ADDR[19] ; 13.820 ; 13.820 ; 13.820 ; 13.820 ;
; A[13]      ; FL_ADDR[20] ; 14.408 ; 14.408 ; 14.408 ; 14.408 ;
; A[13]      ; FL_ADDR[21] ; 13.239 ; 13.239 ; 13.239 ; 13.239 ;
; A[15]      ; FL_ADDR[15] ; 15.129 ; 15.129 ; 15.129 ; 15.129 ;
; A[15]      ; FL_ADDR[16] ; 15.381 ; 15.381 ; 15.381 ; 15.381 ;
; A[15]      ; FL_ADDR[17] ; 13.485 ; 13.485 ; 13.485 ; 13.485 ;
; A[15]      ; FL_ADDR[18] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; A[15]      ; FL_ADDR[19] ; 15.267 ; 15.267 ; 15.267 ; 15.267 ;
; A[15]      ; FL_ADDR[20] ; 15.855 ; 15.855 ; 15.855 ; 15.855 ;
; A[15]      ; FL_ADDR[21] ; 14.686 ; 14.686 ; 14.686 ; 14.686 ;
; FL_DQ[0]   ; D[0]        ; 12.140 ;        ;        ; 12.140 ;
; FL_DQ[1]   ; D[1]        ; 12.449 ;        ;        ; 12.449 ;
; FL_DQ[2]   ; D[2]        ; 11.871 ;        ;        ; 11.871 ;
; FL_DQ[3]   ; D[3]        ; 11.482 ;        ;        ; 11.482 ;
; FL_DQ[4]   ; D[4]        ; 10.751 ;        ;        ; 10.751 ;
; FL_DQ[5]   ; D[5]        ; 11.074 ;        ;        ; 11.074 ;
; FL_DQ[6]   ; D[6]        ; 11.498 ;        ;        ; 11.498 ;
; FL_DQ[7]   ; D[7]        ; 11.443 ;        ;        ; 11.443 ;
; KEY[0]     ; FL_RST_N    ; 11.331 ;        ;        ; 11.331 ;
; KEY[0]     ; LEDG[7]     ;        ; 11.137 ; 11.137 ;        ;
; MREQ_n     ; D[0]        ; 13.191 ; 13.191 ; 13.191 ; 13.191 ;
; MREQ_n     ; D[1]        ; 13.687 ; 13.687 ; 13.687 ; 13.687 ;
; MREQ_n     ; D[2]        ; 12.850 ; 12.850 ; 12.850 ; 12.850 ;
; MREQ_n     ; D[3]        ; 12.781 ; 12.781 ; 12.781 ; 12.781 ;
; MREQ_n     ; D[4]        ; 12.777 ; 12.777 ; 12.777 ; 12.777 ;
; MREQ_n     ; D[5]        ; 12.202 ; 12.202 ; 12.202 ; 12.202 ;
; MREQ_n     ; D[6]        ; 12.517 ; 12.517 ; 12.517 ; 12.517 ;
; MREQ_n     ; D[7]        ; 12.485 ; 12.485 ; 12.485 ; 12.485 ;
; RD_n       ; D[0]        ; 12.917 ; 12.917 ; 12.917 ; 12.917 ;
; RD_n       ; D[1]        ; 13.413 ; 13.413 ; 13.413 ; 13.413 ;
; RD_n       ; D[2]        ; 12.576 ; 12.576 ; 12.576 ; 12.576 ;
; RD_n       ; D[3]        ; 12.507 ; 12.507 ; 12.507 ; 12.507 ;
; RD_n       ; D[4]        ; 12.503 ; 12.503 ; 12.503 ; 12.503 ;
; RD_n       ; D[5]        ; 11.928 ; 11.928 ; 11.928 ; 11.928 ;
; RD_n       ; D[6]        ; 12.243 ; 12.243 ; 12.243 ; 12.243 ;
; RD_n       ; D[7]        ; 12.211 ; 12.211 ; 12.211 ; 12.211 ;
; RD_n       ; FL_OE_N     ; 10.587 ;        ;        ; 10.587 ;
; RESET_n    ; FL_RST_N    ; 12.350 ;        ;        ; 12.350 ;
; RESET_n    ; LEDG[7]     ;        ; 12.156 ; 12.156 ;        ;
; SW[0]      ; FL_ADDR[13] ; 9.660  ; 9.660  ; 9.660  ; 9.660  ;
; SW[0]      ; FL_ADDR[14] ; 8.930  ; 8.930  ; 8.930  ; 8.930  ;
; SW[0]      ; FL_ADDR[15] ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; SW[0]      ; FL_ADDR[16] ; 10.002 ; 10.002 ; 10.002 ; 10.002 ;
; SW[0]      ; FL_ADDR[17] ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; SW[0]      ; FL_ADDR[18] ; 9.322  ; 9.322  ; 9.322  ; 9.322  ;
; SW[0]      ; FL_ADDR[19] ; 9.888  ; 9.888  ; 9.888  ; 9.888  ;
; SW[0]      ; FL_ADDR[20] ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; SW[0]      ; FL_ADDR[21] ; 9.307  ; 9.307  ; 9.307  ; 9.307  ;
; SW[1]      ; FL_ADDR[14] ; 8.824  ; 8.824  ; 8.824  ; 8.824  ;
; SW[1]      ; FL_ADDR[15] ; 10.350 ; 10.350 ; 10.350 ; 10.350 ;
; SW[1]      ; FL_ADDR[16] ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; SW[1]      ; FL_ADDR[17] ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; SW[1]      ; FL_ADDR[18] ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; SW[1]      ; FL_ADDR[19] ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; SW[1]      ; FL_ADDR[20] ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; SW[1]      ; FL_ADDR[21] ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; SW[2]      ; FL_ADDR[15] ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; SW[2]      ; FL_ADDR[16] ; 9.875  ; 9.875  ; 9.875  ; 9.875  ;
; SW[2]      ; FL_ADDR[17] ; 7.979  ; 7.979  ; 7.979  ; 7.979  ;
; SW[2]      ; FL_ADDR[18] ; 9.195  ; 9.195  ; 9.195  ; 9.195  ;
; SW[2]      ; FL_ADDR[19] ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; SW[2]      ; FL_ADDR[20] ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; SW[2]      ; FL_ADDR[21] ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; SW[3]      ; FL_ADDR[16] ; 10.462 ; 10.462 ; 10.462 ; 10.462 ;
; SW[3]      ; FL_ADDR[17] ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; SW[3]      ; FL_ADDR[18] ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; SW[3]      ; FL_ADDR[19] ; 11.381 ; 11.381 ; 11.381 ; 11.381 ;
; SW[3]      ; FL_ADDR[20] ; 11.969 ; 11.969 ; 11.969 ; 11.969 ;
; SW[3]      ; FL_ADDR[21] ; 10.800 ; 10.800 ; 10.800 ; 10.800 ;
; SW[4]      ; FL_ADDR[17] ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; SW[4]      ; FL_ADDR[18] ; 10.305 ; 10.305 ; 10.305 ; 10.305 ;
; SW[4]      ; FL_ADDR[19] ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; SW[4]      ; FL_ADDR[20] ; 11.811 ; 11.811 ; 11.811 ; 11.811 ;
; SW[4]      ; FL_ADDR[21] ; 10.642 ; 10.642 ; 10.642 ; 10.642 ;
; SW[5]      ; FL_ADDR[18] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; SW[5]      ; FL_ADDR[19] ; 10.588 ; 10.588 ; 10.588 ; 10.588 ;
; SW[5]      ; FL_ADDR[20] ; 11.176 ; 11.176 ; 11.176 ; 11.176 ;
; SW[5]      ; FL_ADDR[21] ; 10.007 ; 10.007 ; 10.007 ; 10.007 ;
; SW[8]      ; D[0]        ; 8.735  ; 8.735  ; 8.735  ; 8.735  ;
; SW[8]      ; D[1]        ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; SW[8]      ; D[2]        ; 8.657  ; 8.657  ; 8.657  ; 8.657  ;
; SW[8]      ; D[3]        ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[8]      ; D[4]        ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[8]      ; D[5]        ; 8.243  ; 8.243  ; 8.243  ; 8.243  ;
; SW[8]      ; D[6]        ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; SW[8]      ; D[7]        ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; SW[8]      ; LEDG[5]     ; 8.359  ;        ;        ; 8.359  ;
; SW[8]      ; U1OE_n      ;        ; 9.001  ; 9.001  ;        ;
; SW[9]      ; D[0]        ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; SW[9]      ; D[1]        ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; SW[9]      ; D[2]        ; 9.159  ; 9.159  ; 9.159  ; 9.159  ;
; SW[9]      ; D[3]        ; 9.090  ; 9.090  ; 9.090  ; 9.090  ;
; SW[9]      ; D[4]        ; 9.086  ; 9.086  ; 9.086  ; 9.086  ;
; SW[9]      ; D[5]        ; 8.511  ; 8.511  ; 8.511  ; 8.511  ;
; SW[9]      ; D[6]        ; 8.826  ; 8.826  ; 8.826  ; 8.826  ;
; SW[9]      ; D[7]        ; 8.794  ; 8.794  ; 8.794  ; 8.794  ;
; SW[9]      ; FL_CE_N     ;        ; 8.868  ; 8.868  ;        ;
; SW[9]      ; LEDG[4]     ; 8.343  ;        ;        ; 8.343  ;
; SW[9]      ; U1OE_n      ;        ; 8.166  ; 8.166  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; FL_ADDR[0]  ; 5.660 ;       ;       ; 5.660 ;
; A[1]       ; FL_ADDR[1]  ; 5.535 ;       ;       ; 5.535 ;
; A[2]       ; FL_ADDR[2]  ; 5.499 ;       ;       ; 5.499 ;
; A[3]       ; FL_ADDR[3]  ; 5.117 ;       ;       ; 5.117 ;
; A[4]       ; FL_ADDR[4]  ; 5.342 ;       ;       ; 5.342 ;
; A[5]       ; FL_ADDR[5]  ; 5.062 ;       ;       ; 5.062 ;
; A[6]       ; FL_ADDR[6]  ; 5.386 ;       ;       ; 5.386 ;
; A[7]       ; FL_ADDR[7]  ; 5.540 ;       ;       ; 5.540 ;
; A[8]       ; FL_ADDR[8]  ; 5.470 ;       ;       ; 5.470 ;
; A[9]       ; FL_ADDR[9]  ; 5.516 ;       ;       ; 5.516 ;
; A[10]      ; FL_ADDR[10] ; 5.664 ;       ;       ; 5.664 ;
; A[11]      ; FL_ADDR[11] ; 5.521 ;       ;       ; 5.521 ;
; A[12]      ; FL_ADDR[12] ; 5.427 ;       ;       ; 5.427 ;
; A[13]      ; FL_ADDR[13] ; 6.611 ; 6.611 ; 6.611 ; 6.611 ;
; A[13]      ; FL_ADDR[14] ; 6.375 ; 6.375 ; 6.375 ; 6.375 ;
; A[13]      ; FL_ADDR[15] ; 6.747 ; 6.747 ; 6.747 ; 6.747 ;
; A[13]      ; FL_ADDR[16] ; 6.774 ; 6.774 ; 6.774 ; 6.774 ;
; A[13]      ; FL_ADDR[17] ; 6.040 ; 6.040 ; 6.040 ; 6.040 ;
; A[13]      ; FL_ADDR[18] ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; A[13]      ; FL_ADDR[19] ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; A[13]      ; FL_ADDR[20] ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; A[13]      ; FL_ADDR[21] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; A[15]      ; FL_ADDR[15] ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; A[15]      ; FL_ADDR[16] ; 7.304 ; 7.304 ; 7.304 ; 7.304 ;
; A[15]      ; FL_ADDR[17] ; 6.570 ; 6.570 ; 6.570 ; 6.570 ;
; A[15]      ; FL_ADDR[18] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[15]      ; FL_ADDR[19] ; 7.212 ; 7.212 ; 7.212 ; 7.212 ;
; A[15]      ; FL_ADDR[20] ; 7.499 ; 7.499 ; 7.499 ; 7.499 ;
; A[15]      ; FL_ADDR[21] ; 7.100 ; 7.100 ; 7.100 ; 7.100 ;
; FL_DQ[0]   ; D[0]        ; 6.014 ;       ;       ; 6.014 ;
; FL_DQ[1]   ; D[1]        ; 6.196 ;       ;       ; 6.196 ;
; FL_DQ[2]   ; D[2]        ; 5.918 ;       ;       ; 5.918 ;
; FL_DQ[3]   ; D[3]        ; 5.756 ;       ;       ; 5.756 ;
; FL_DQ[4]   ; D[4]        ; 5.472 ;       ;       ; 5.472 ;
; FL_DQ[5]   ; D[5]        ; 5.568 ;       ;       ; 5.568 ;
; FL_DQ[6]   ; D[6]        ; 5.704 ;       ;       ; 5.704 ;
; FL_DQ[7]   ; D[7]        ; 5.711 ;       ;       ; 5.711 ;
; KEY[0]     ; FL_RST_N    ; 5.734 ;       ;       ; 5.734 ;
; KEY[0]     ; LEDG[7]     ;       ; 5.607 ; 5.607 ;       ;
; MREQ_n     ; D[0]        ; 5.902 ; 5.902 ; 5.902 ; 5.902 ;
; MREQ_n     ; D[1]        ; 5.711 ; 5.711 ; 5.711 ; 5.711 ;
; MREQ_n     ; D[2]        ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; MREQ_n     ; D[3]        ; 5.698 ; 5.698 ; 5.698 ; 5.698 ;
; MREQ_n     ; D[4]        ; 5.698 ; 5.698 ; 5.698 ; 5.698 ;
; MREQ_n     ; D[5]        ; 5.677 ; 5.677 ; 5.677 ; 5.677 ;
; MREQ_n     ; D[6]        ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; MREQ_n     ; D[7]        ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; RD_n       ; D[0]        ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; RD_n       ; D[1]        ; 5.602 ; 5.602 ; 5.602 ; 5.602 ;
; RD_n       ; D[2]        ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; RD_n       ; D[3]        ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; RD_n       ; D[4]        ; 5.589 ; 5.589 ; 5.589 ; 5.589 ;
; RD_n       ; D[5]        ; 5.568 ; 5.568 ; 5.568 ; 5.568 ;
; RD_n       ; D[6]        ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; RD_n       ; D[7]        ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; RD_n       ; FL_OE_N     ; 5.565 ;       ;       ; 5.565 ;
; RESET_n    ; FL_RST_N    ; 6.167 ;       ;       ; 6.167 ;
; RESET_n    ; LEDG[7]     ;       ; 6.040 ; 6.040 ;       ;
; SW[0]      ; FL_ADDR[13] ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; SW[0]      ; FL_ADDR[14] ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; SW[0]      ; FL_ADDR[15] ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; SW[0]      ; FL_ADDR[16] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[0]      ; FL_ADDR[17] ; 3.724 ; 3.724 ; 3.724 ; 3.724 ;
; SW[0]      ; FL_ADDR[18] ; 4.238 ; 4.238 ; 4.238 ; 4.238 ;
; SW[0]      ; FL_ADDR[19] ; 4.366 ; 4.366 ; 4.366 ; 4.366 ;
; SW[0]      ; FL_ADDR[20] ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; SW[0]      ; FL_ADDR[21] ; 4.254 ; 4.254 ; 4.254 ; 4.254 ;
; SW[1]      ; FL_ADDR[14] ; 4.043 ; 4.043 ; 4.043 ; 4.043 ;
; SW[1]      ; FL_ADDR[15] ; 4.518 ; 4.518 ; 4.518 ; 4.518 ;
; SW[1]      ; FL_ADDR[16] ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
; SW[1]      ; FL_ADDR[17] ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; SW[1]      ; FL_ADDR[18] ; 4.325 ; 4.325 ; 4.325 ; 4.325 ;
; SW[1]      ; FL_ADDR[19] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; SW[1]      ; FL_ADDR[20] ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; SW[1]      ; FL_ADDR[21] ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; SW[2]      ; FL_ADDR[15] ; 4.282 ; 4.282 ; 4.282 ; 4.282 ;
; SW[2]      ; FL_ADDR[16] ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; SW[2]      ; FL_ADDR[17] ; 3.678 ; 3.678 ; 3.678 ; 3.678 ;
; SW[2]      ; FL_ADDR[18] ; 4.192 ; 4.192 ; 4.192 ; 4.192 ;
; SW[2]      ; FL_ADDR[19] ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; SW[2]      ; FL_ADDR[20] ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; SW[2]      ; FL_ADDR[21] ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[3]      ; FL_ADDR[16] ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; SW[3]      ; FL_ADDR[17] ; 4.054 ; 4.054 ; 4.054 ; 4.054 ;
; SW[3]      ; FL_ADDR[18] ; 4.635 ; 4.635 ; 4.635 ; 4.635 ;
; SW[3]      ; FL_ADDR[19] ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; SW[3]      ; FL_ADDR[20] ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; SW[3]      ; FL_ADDR[21] ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; SW[4]      ; FL_ADDR[17] ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; SW[4]      ; FL_ADDR[18] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; SW[4]      ; FL_ADDR[19] ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; SW[4]      ; FL_ADDR[20] ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; SW[4]      ; FL_ADDR[21] ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; SW[5]      ; FL_ADDR[18] ; 4.471 ; 4.471 ; 4.471 ; 4.471 ;
; SW[5]      ; FL_ADDR[19] ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; SW[5]      ; FL_ADDR[20] ; 4.815 ; 4.815 ; 4.815 ; 4.815 ;
; SW[5]      ; FL_ADDR[21] ; 4.179 ; 4.179 ; 4.179 ; 4.179 ;
; SW[8]      ; D[0]        ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; SW[8]      ; D[1]        ; 3.717 ; 3.717 ; 3.717 ; 3.717 ;
; SW[8]      ; D[2]        ; 3.846 ; 3.846 ; 3.846 ; 3.846 ;
; SW[8]      ; D[3]        ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[8]      ; D[4]        ; 3.704 ; 3.704 ; 3.704 ; 3.704 ;
; SW[8]      ; D[5]        ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[8]      ; D[6]        ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[8]      ; D[7]        ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[8]      ; LEDG[5]     ; 3.800 ;       ;       ; 3.800 ;
; SW[8]      ; U1OE_n      ;       ; 4.060 ; 4.060 ;       ;
; SW[9]      ; D[0]        ; 3.995 ; 3.995 ; 3.995 ; 3.995 ;
; SW[9]      ; D[1]        ; 3.804 ; 3.804 ; 3.804 ; 3.804 ;
; SW[9]      ; D[2]        ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; SW[9]      ; D[3]        ; 3.791 ; 3.791 ; 3.791 ; 3.791 ;
; SW[9]      ; D[4]        ; 3.791 ; 3.791 ; 3.791 ; 3.791 ;
; SW[9]      ; D[5]        ; 3.770 ; 3.770 ; 3.770 ; 3.770 ;
; SW[9]      ; D[6]        ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[9]      ; D[7]        ; 3.890 ; 3.890 ; 3.890 ; 3.890 ;
; SW[9]      ; FL_CE_N     ;       ; 4.074 ; 4.074 ;       ;
; SW[9]      ; LEDG[4]     ; 3.789 ;       ;       ; 3.789 ;
; SW[9]      ; U1OE_n      ;       ; 3.783 ; 3.783 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[14]      ; A[14]    ; 0        ; 0        ; 3        ; 3        ;
; A[14]      ; SLTSL_n  ; 0        ; 0        ; 385      ; 385      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[14]      ; A[14]    ; 0        ; 0        ; 3        ; 3        ;
; A[14]      ; SLTSL_n  ; 0        ; 0        ; 385      ; 385      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 931   ; 931  ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 651   ; 651  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 10 21:38:43 2023
Info: Command: quartus_sta MSX_FPGA_Top -c MSX_FPGA_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_FPGA_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add0~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.213        -9.864 SLTSL_n 
    Info (332119):     0.405         0.000 A[14] 
Info (332146): Worst-case hold slack is -0.982
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.982        -1.819 A[14] 
    Info (332119):    -0.005        -0.060 SLTSL_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814     -1397.065 SLTSL_n 
    Info (332119):    -1.469        -1.469 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add0~0  from: datac  to: combout
Info (332146): Worst-case setup slack is 0.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.699         0.000 SLTSL_n 
    Info (332119):     1.103         0.000 A[14] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.957
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.957        -1.872 A[14] 
    Info (332119):    -0.580      -183.659 SLTSL_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -1096.086 SLTSL_n 
    Info (332119):    -1.222        -1.222 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sun Dec 10 21:38:44 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


