//-----------------------------------------------
// System Verilog run file for lab07
//------------------------------------------------

mem.sv  // compile src file
mem_test.sv            // compile top level module
top.sv // top file
