{
  "main": {
    "id": "3ecacda9e0e3ac53",
    "type": "split",
    "children": [
      {
        "id": "779daebc4efc9ddb",
        "type": "tabs",
        "children": [
          {
            "id": "ab1947d7729cdf97",
            "type": "leaf",
            "state": {
              "type": "markdown",
              "state": {
                "file": "Q5/PAR/4 ARQUITECTURAS PARALELAS/41 Organización de la memoria.md",
                "mode": "source",
                "source": false
              }
            }
          }
        ]
      }
    ],
    "direction": "vertical"
  },
  "left": {
    "id": "8b9555e123c9fed4",
    "type": "split",
    "children": [
      {
        "id": "099f2befc33ed557",
        "type": "tabs",
        "children": [
          {
            "id": "991e30d7fcac3e3f",
            "type": "leaf",
            "state": {
              "type": "file-explorer",
              "state": {
                "sortOrder": "alphabetical"
              }
            }
          },
          {
            "id": "ae9ea22de21d3ae6",
            "type": "leaf",
            "state": {
              "type": "search",
              "state": {
                "query": "HANDLER",
                "matchingCase": false,
                "explainSearch": false,
                "collapseAll": false,
                "extraContext": false,
                "sortOrder": "alphabetical"
              }
            }
          },
          {
            "id": "5f7343c4b5818ed2",
            "type": "leaf",
            "state": {
              "type": "bookmarks",
              "state": {}
            }
          }
        ]
      }
    ],
    "direction": "horizontal",
    "width": 300
  },
  "right": {
    "id": "a388e0cdec602f66",
    "type": "split",
    "children": [
      {
        "id": "012f13d537ccb665",
        "type": "tabs",
        "children": [
          {
            "id": "09272ce80421ff72",
            "type": "leaf",
            "state": {
              "type": "backlink",
              "state": {
                "file": "Q5/PAR/4 ARQUITECTURAS PARALELAS/41 Organización de la memoria.md",
                "collapseAll": false,
                "extraContext": false,
                "sortOrder": "alphabetical",
                "showSearch": false,
                "searchQuery": "",
                "backlinkCollapsed": false,
                "unlinkedCollapsed": true
              }
            }
          },
          {
            "id": "3f5d385e034c27c0",
            "type": "leaf",
            "state": {
              "type": "outgoing-link",
              "state": {
                "file": "Q5/PAR/4 ARQUITECTURAS PARALELAS/41 Organización de la memoria.md",
                "linksCollapsed": false,
                "unlinkedCollapsed": true
              }
            }
          },
          {
            "id": "d4998a459e84eaa4",
            "type": "leaf",
            "state": {
              "type": "tag",
              "state": {
                "sortOrder": "frequency",
                "useHierarchy": true
              }
            }
          },
          {
            "id": "e85d134685533322",
            "type": "leaf",
            "state": {
              "type": "outline",
              "state": {
                "file": "Q5/PAR/4 ARQUITECTURAS PARALELAS/41 Organización de la memoria.md"
              }
            }
          }
        ],
        "currentTab": 3
      }
    ],
    "direction": "horizontal",
    "width": 200,
    "collapsed": true
  },
  "left-ribbon": {
    "hiddenItems": {
      "switcher:Open quick switcher": false,
      "graph:Open graph view": false,
      "canvas:Create new canvas": false,
      "daily-notes:Open today's daily note": false,
      "templates:Insert template": false,
      "command-palette:Open command palette": false,
      "publish:Publish changes...": false
    }
  },
  "active": "ab1947d7729cdf97",
  "lastOpenFiles": [
    "Q5/PAR/3 DESCOMPOSICIÓN EN TAREAS/37 Reducción de las interacciones entre tareas.md",
    "Q5/PAR/4 ARQUITECTURAS PARALELAS/41 Organización de la memoria.md",
    "Q5/PAR/4 ARQUITECTURAS PARALELAS",
    "Q5/SO2/SO2.md",
    "Q5/AC2/AC2.md",
    "Q5/AC2/5 PROCESADOR SEGMENTADO MULTICICLO/53 Paralelismo a nivel de instrucción.md",
    "Q5/AC2/4 TÉCNICAS PARA TOLERAR O REDUCIR LA LATENCIA EFECTIVA DE LA SEGMENTACIÓN/42 Cortocircuitos.md",
    "Q5/AC2/4 TÉCNICAS PARA TOLERAR O REDUCIR LA LATENCIA EFECTIVA DE LA SEGMENTACIÓN/41 Planificación de instrucciones.md",
    "Q5/AC2/5 PROCESADOR SEGMENTADO MULTICICLO/52 Modificaciones para la segmentación.md",
    "Q5/AC2/5 PROCESADOR SEGMENTADO MULTICICLO/51 Coma flotante.md",
    "Q5/AC2/4 TÉCNICAS PARA TOLERAR O REDUCIR LA LATENCIA EFECTIVA DE LA SEGMENTACIÓN/44 Predicción de saltos.md",
    "Q5/AC2/4 TÉCNICAS PARA TOLERAR O REDUCIR LA LATENCIA EFECTIVA DE LA SEGMENTACIÓN/43 Mejora de los riesgos de secuenciamiento.md",
    "Q5/AC2/imágenes/tipos_de_implementacion_cortocircuito.png",
    "Q5/AC2/2 SEGMENTACIÓN Y REPLICACIÓN/24 Procesador segmentado.md",
    "Q5/AC2/2 SEGMENTACIÓN Y REPLICACIÓN/23 Segmentación y replicación.md",
    "Q5/AC2/2 SEGMENTACIÓN Y REPLICACIÓN/22 Replicación (paralelismo).md",
    "Q5/AC2/2 SEGMENTACIÓN Y REPLICACIÓN/21 Segmentación.md",
    "Q5/AC2/4 TÉCNICAS PARA TOLERAR O REDUCIR LA LATENCIA EFECTIVA DE LA SEGMENTACIÓN",
    "Q5/SO2/5 SISTEMA DE FICHEROS/55 Organización por capas (como una cebolla).md",
    "Q5/SO2/5 SISTEMA DE FICHEROS/531 Open.md",
    "Q5/SO2/5 SISTEMA DE FICHEROS/532 read.md",
    "Q5/SO2/5 SISTEMA DE FICHEROS/533 Gestor.md",
    "Q5/SO2/4 GESTIÓN DE PROCESOS/45 Threads.md",
    "Q5/SO2/4 GESTIÓN DE PROCESOS/44 Ciclo de vida de un proceso.md",
    "Q5/SO2/4 GESTIÓN DE PROCESOS/43 Estructuras de manejo.md",
    "Q5/SO2/4 GESTIÓN DE PROCESOS/42 PCB.md",
    "Q5/SO2/4 GESTIÓN DE PROCESOS/41 Estados de un proceso.md",
    "Q5/SO2/3 MEMORIA/32 TLB.md",
    "Q5/SO2/3 MEMORIA/31 MMU.md",
    "Q5/AC2/5 PROCESADOR SEGMENTADO MULTICICLO/Untitled",
    "Q5/AC2/5 PROCESADOR SEGMENTADO MULTICICLO",
    "Q5/DSBM/CONTROL",
    "Q5/PAR/3 DESCOMPOSICIÓN EN TAREAS",
    "Q5/AC2/3 PROCESADOR SEGMENTADO LINEAL",
    "Q5/DSBM/? COMUNICACIONES",
    "Q5/VLSI/Images/circuito_encadenamiento_capacidad.jpg",
    "Q5/VLSI/Images/circuito_ecadenamiento_capacidad.jpg",
    "Q5/VLSI/Images/20231017_092839.jpg",
    "Q5/VLSI/Images",
    "Q5/DSBM/1 INPUT-OUTPUT",
    "Q5/AC2/imágenes/segmentado_paso_todas_etapas.png",
    "Q5/AC2/imágenes/segmentado_añadir_hardware.png",
    "Q5/DSBM/imágenes/ej2operacional.png",
    "Q5/DSBM/imágenes/ej1operacional.png",
    "Q5/DSBM/imágenes/pMOS.png",
    "Q5/DSBM/imágenes/nMOS.png"
  ]
}