# Circuit name: CIR_YAS2

INPUT x[n]

ADD add1 x[n] 
MUL mul1 add1
REG reg1 mul1
ADD add2 reg1
MUL mul2 add2 
ADD add3 mul2 
MUX mux1 add3 mul1 

OUTPUT y[n] mux1