unroll info;unroll confidence level;unroll loop type;unroll factor;is main/unrolled;RecMII;RecMII (best case for DIV/SQRT);comp_str;comp_opts;nb paths;addr;can be analyzed;path ID;repetitions;extra_unroll_factor;loop length;fit in cache;assumed macro fusion;cycles L1;cycles L1 (best case for DIV/SQRT);cycles L1 if clean;cycles L1 (best case for DIV/SQRT) if clean;cycles L1 if FP arith vectorized;cycles L1 (best case for DIV/SQRT) if FP arith vectorized;cycles L1 if nomem vectorized;cycles L1 (best case for DIV/SQRT) if nomem vectorized;cycles L1 if fully vectorized;cycles L1 (best case for DIV/SQRT) if fully vectorized;cycles L1 if no deps;cycles L1 (best case for DIV/SQRT) if no deps;cycles L1 if hitting next bottleneck;cycles L1 (best case for DIV/SQRT) if hitting next bottleneck;cycles L1 if only FP;cycles L1 (best case for DIV/SQRT) if only FP;cycles L1 if only FP arith;cycles L1 (best case for DIV/SQRT) if only FP arith;bottlenecks;cycles instruction fetch;cycles predecoding;cycles instruction queue;cycles decoding;cycles micro-operation queue;cycles ROB-read;cycles front end;cycles dispatch;cycles P0;cycles P1;cycles P2;cycles P3;cycles P4;cycles P5;cycles P6;cycles P7;cycles P8;cycles P9;uops P0;uops P1;uops P2;uops P3;uops P4;uops P5;uops P6;uops P7;uops P8;uops P9;cycles div sqrt max;cycles div sqrt min;nb instructions;nb uops;nb pure loads;nb impl loads;nb stores;nb stack references;nb total FP operations;nb FP add-sub operations;nb FP mul operations;nb FP fma operations;nb FP div operations;nb FP rcp operations;nb FP sqrt operations;nb FP rsqrt operations;FP operations per cycle L1;bytes loaded or stored per cycle L1;bytes loaded or stored per cycle L1 (best case for DIV/SQRT);bytes prefetched;bytes loaded;bytes stored;bytes loaded or stored;bytes wasted;bytes loaded if fully vectorized;bytes loaded if nomem vectorized;bytes loaded if FP arith vectorized;bytes stored if fully vectorized;bytes stored if nomem vectorized;bytes stored if FP arith vectorized;bytes prefetched if fully vectorized;bytes prefetched if nomem vectorized;bytes prefetched if FP arith vectorized;packed ratio all;packed ratio load;packed ratio store;packed ratio mul;packed ratio add_sub;packed ratio fma;packed ratio div_sqrt;packed ratio other;packed ratio INT all;packed ratio INT load;packed ratio INT store;packed ratio INT mul;packed ratio INT add_sub;packed ratio INT fma;packed ratio INT other;packed ratio FP all;packed ratio FP load;packed ratio FP store;packed ratio FP mul;packed ratio FP add_sub;packed ratio FP fma;packed ratio FP div_sqrt;packed ratio FP other;vec eff ratio all;vec eff ratio load;vec eff ratio store;vec eff ratio mul;vec eff ratio add_sub;vec eff ratio fma;vec eff ratio div_sqrt;vec eff ratio other;vec eff ratio INT all;vec eff ratio INT load;vec eff ratio INT store;vec eff ratio INT mul;vec eff ratio INT add_sub;vec eff ratio INT fma;vec eff ratio INT other;vec eff ratio FP all;vec eff ratio FP load;vec eff ratio FP store;vec eff ratio FP mul;vec eff ratio FP add_sub;vec eff ratio FP fma;vec eff ratio FP div_sqrt;vec eff ratio FP other;stride_0;stride_1;stride_n;stride_unknown;stride_indirect;Nb_FLOP_add_sub;Nb_FLOP_div;Nb_FLOP_mul;Nb_FLOP_fma;Nb_FLOP_rcp;Nb_FLOP_sqrt;Nb_FLOP_rsqrt;Nb_8_bits_loads;Nb_8_bits_stores;Nb_16_bits_loads;Nb_16_bits_stores;Nb_32_bits_loads;Nb_32_bits_stores;Nb_64_bits_loads;Nb_64_bits_stores;Nb_128_bits_loads;Nb_128_bits_stores;Nb_256_bits_loads;Nb_256_bits_stores;Nb_512_bits_loads;Nb_512_bits_stores;Nb_MOVH/LPS/D_loads;Nb_MOVH/LPS/D_stores;used x86 registers;used mmx registers;used xmm registers;used ymm registers;used zmm registers;bytes moved registers;bytes moved GP registers data read;bytes moved GP registers data write;bytes moved GP registers addr read;bytes moved GP registers addr write;bytes moved SIMD registers read;bytes moved SIMD registers write;Nb_insn_ADD/SUBPD_XMM;Nb_insn_ADD/SUBPD_YMM;Nb_insn_ADD/SUBPD_ZMM;Nb_insn_ADD/SUBPS_XMM;Nb_insn_ADD/SUBPS_YMM;Nb_insn_ADD/SUBPS_ZMM;Nb_insn_ADD/SUBSD;Nb_insn_ADD/SUBSS;Nb_insn_DIVPD_XMM;Nb_insn_DIVPD_YMM;Nb_insn_DIVPD_ZMM;Nb_insn_DIVPS_XMM;Nb_insn_DIVPS_YMM;Nb_insn_DIVPS_ZMM;Nb_insn_DIVSD;Nb_insn_DIVSS;Nb_insn_FMAPD_XMM;Nb_insn_FMAPD_YMM;Nb_insn_FMAPD_ZMM;Nb_insn_FMAPS_XMM;Nb_insn_FMAPS_YMM;Nb_insn_FMAPS_ZMM;Nb_insn_FMASD;Nb_insn_FMASS;Nb_insn_MULPD_XMM;Nb_insn_MULPD_YMM;Nb_insn_MULPD_ZMM;Nb_insn_MULPS_XMM;Nb_insn_MULPS_YMM;Nb_insn_MULPS_ZMM;Nb_insn_MULSD;Nb_insn_MULSS;Nb_insn_SQRTPD_XMM;Nb_insn_SQRTPD_YMM;Nb_insn_SQRTPD_ZMM;Nb_insn_SQRTPS_XMM;Nb_insn_SQRTPS_YMM;Nb_insn_SQRTPS_ZMM;Nb_insn_SQRTSD;Nb_insn_SQRTSS;Nb_insn_RSQRTPD_XMM;Nb_insn_RSQRTPD_YMM;Nb_insn_RSQRTPD_ZMM;Nb_insn_RSQRTPS_XMM;Nb_insn_RSQRTPS_YMM;Nb_insn_RSQRTPS_ZMM;Nb_insn_RSQRTSD;Nb_insn_RSQRTSS;Nb_insn_RCPPD_XMM;Nb_insn_RCPPD_YMM;Nb_insn_RCPPD_ZMM;Nb_insn_RCPPS_XMM;Nb_insn_RCPPS_YMM;Nb_insn_RCPPS_ZMM;Nb_insn_RCPSD;Nb_insn_RCPSS;Nb_insn_SS2SD;Nb_insn_SD2SS;Nb_insn_PS2PD-XMM;Nb_insn_PS2PD-YMM;Nb_insn_PS2PD-ZMM;Nb_insn_PD2PS-XMM;Nb_insn_PD2PS-YMM;Nb_insn_PD2PS-ZMM;Nb_insn_INSERT/EXTRACT;Nb_insn_COMPRESS/EXPAND_XMM;Nb_insn_COMPRESS/EXPAND_YMM;Nb_insn_COMPRESS/EXPAND_ZMM;Nb_insn_MMX_to/from;Nb_insn_BLEND/MERGE_XMM;Nb_insn_BLEND/MERGE_YMM;Nb_insn_BLEND/MERGE_ZMM;Nb_insn_SHUFFLE/PERM_XMM;Nb_insn_SHUFFLE/PERM_YMM;Nb_insn_SHUFFLE/PERM_ZMM;Nb_insn_BROADCAST_XMM;Nb_insn_BROADCAST_YMM;Nb_insn_BROADCAST_ZMM;Nb_insn_GATHER/SCATTER_XMM;Nb_insn_GATHER/SCATTER_YMM;Nb_insn_GATHER/SCATTER_ZMM;Nb_insn_MASKMOV/MOV2M_XMM;Nb_insn_MASKMOV/MOV2M_YMM;Nb_insn_MASKMOV/MOV2M_ZMM;Nb_insn_Other_packing_XMM;Nb_insn_Other_packing_YMM;Nb_insn_Other_packing_ZMM;Nb INT arith insn: ADD/SUB-XMM;Nb INT arith insn: ADD/SUB-YMM;Nb INT arith insn: ADD/SUB-ZMM;Nb INT arith insn: CMP-XMM;Nb INT arith insn: CMP-YMM;Nb INT arith insn: CMP-ZMM;Nb INT arith insn: MUL-XMM;Nb INT arith insn: MUL-YMM;Nb INT arith insn: MUL-ZMM;Nb INT arith insn: FMA-XMM;Nb INT arith insn: FMA-YMM;Nb INT arith insn: FMA-ZMM;Nb INT arith insn: SAD-XMM;Nb INT arith insn: SAD-YMM;Nb INT arith insn: SAD-ZMM;Nb INT arith insn: OTHER-XMM;Nb INT arith insn: OTHER-YMM;Nb INT arith insn: OTHER-ZMM;Nb INT logic insn: TEST-XMM;Nb INT logic insn: TEST-YMM;Nb INT logic insn: TEST-ZMM;Nb INT logic insn: AND-XMM;Nb INT logic insn: AND-YMM;Nb INT logic insn: AND-ZMM;Nb INT logic insn: ANDN-XMM;Nb INT logic insn: ANDN-YMM;Nb INT logic insn: ANDN-ZMM;Nb INT logic insn: XOR-XMM;Nb INT logic insn: XOR-YMM;Nb INT logic insn: XOR-ZMM;Nb INT logic insn: OR-XMM;Nb INT logic insn: OR-YMM;Nb INT logic insn: OR-ZMM;Nb INT logic insn: SHIFT-XMM;Nb INT logic insn: SHIFT-YMM;Nb INT logic insn: SHIFT-ZMM;Nb INT other insn: XMM;Nb INT other insn: YMM;Nb INT other insn: ZMM;Nb scalar IOP: add-sub;Nb scalar IOP: cmp;Nb scalar IOP: mul;Nb scalar IOP: div;nb scalar INT operations;Nb SIMD IOP: add-sub;Nb SIMD IOP: cmp;Nb SIMD IOP: mul;Nb SIMD IOP: fma;Nb SIMD IOP;Nb scalar INT arith insn: ADD/SUB;Nb scalar INT arith insn: CMP;Nb scalar INT arith insn: MUL;Nb scalar INT arith insn: OTHER;Nb scalar INT logic insn: AND;Nb scalar INT logic insn: XOR;Nb scalar INT logic insn: OR;Nb scalar INT logic insn: SHIFT;nb scalar INT other insns;Nb loop control insns;ID;MAQAO Nb Path;
NA;NA;NA;NA;NA;NA;NA;NA;NA;2064;18f4;true;1;1;NA;717;Yes (uop cache);true;32.4;32.4;9.2;9.2;11;11;6.59375;6.59375;3.5;3.5;NA;NA;23;23;6.2;6.2;6;6;micro-operation queue, ;NA;NA;NA;NA;32.4;NA;32.4;23;21.25;21.25;23;23;8;21.25;21.25;8;8;8;21.25;21.25;23;23;8;21.25;21.25;8;8;8;14;14;143;162;39;7;4;25;4;0;1;1;1;0;0;0;0.12, 0.12, ;10.493827160494;10.493827160494;0;292;48;340;0;252;213.16503267974;218.5;16;3;6;0;0;0;20;18.181818181818;50;0;0;0;0;17.647058823529;19.230769230769;25;66.666666666667;NA;0;NA;6.25;22.222222222222;0;0;0;NA;0;0;100;13.571428571429;11.931818181818;18.75;12.5;12.5;12.5;12.5;12.867647058824;12.980769230769;11.71875;20.833333333333;NA;12.5;NA;11.328125;15.277777777778;12.5;12.5;12.5;NA;12.5;12.5;25;NA;NA;NA;NA;NA;0;1;1;1;0;0;0;0;0;0;0;15;0;25;2;2;2;0;0;0;0;0;0;16;0;11;0;0;1568;152;236;688;264;184;144;0;0;0;0;0;0;0;0;0;0;0;0;0;0;1;0;0;0;0;0;0;0;1;0;0;0;0;0;0;0;1;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;6;0;2;1;9;0;0;0;0;0;6;0;2;0;0;0;0;0;0;23;2;2064
NA;NA;NA;NA;NA;NA;NA;NA;NA;2064;18f4;true;AVG;1;NA;717;Yes (uop cache);true;32.4;32.4;9.2;9.2;11;11;6.59375;6.59375;3.5;3.5;NA;NA;23;23;6.2;6.2;6;6;micro-operation queue, ;NA;NA;NA;NA;32.4;NA;32.4;23;21.25;21.25;23;23;8;21.25;21.25;8;8;8;21.25;21.25;23;23;8;21.25;21.25;8;8;8;14;14;143;162;39;7;4;25;4;0;1;1;1;0;0;0;0.12, 0.12, ;10.493827160494;10.493827160494;0;292;48;340;0;252;213.16503267974;218.5;16;3;6;0;0;0;20;18.181818181818;50;0;0;0;0;17.647058823529;19.230769230769;25;66.666666666667;NA;0;NA;6.25;22.222222222222;0;0;0;NA;0;0;100;13.571428571429;11.931818181818;18.75;12.5;12.5;12.5;12.5;12.867647058824;12.980769230769;11.71875;20.833333333333;NA;12.5;NA;11.328125;15.277777777778;12.5;12.5;12.5;NA;12.5;12.5;25;NA;NA;NA;NA;NA;0;1;1;1;0;0;0;0;0;0;0;15;0;25;2;2;2;0;0;0;0;0;0;16;0;11;0;0;1568;152;236;688;264;184;144;0;0;0;0;0;0;0;0;0;0;0;0;0;0;1;0;0;0;0;0;0;0;1;0;0;0;0;0;0;0;1;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;0;6;0;2;1;9;0;0;0;0;0;6;0;2;0;0;0;0;0;0;23;2;2064
