56 67 1176 776 8
1 438 496 672 544 672 20 1
2
 544 672 496 672
1 439 496 472 512 648 20 1
3
 512 472 512 648 496 648
1 440 372 392 372 408 20 1
2
 372 408 372 392
6 441 447 434 481 447 0 0
464 440 7 0 2
dPC (h)
1 442 528 320 544 320 20 1
2
 544 320 528 320
6 443 435 379 452 390 2000 0
452 384 4 0 1
Drtx
6 444 489 315 520 326 2000 0
520 320 7 0 1
PC(h)in
6 445 487 379 520 390 2000 0
520 384 6 0 1
HW_gen
6 446 353 411 392 422 0 0
372 416 9 0 1
(from EU)
6 447 360 379 386 390 1000 0
360 384 5 0 1
IBASE
6 448 696 167 720 178 1000 0
696 172 6 0 1
PC_sel
6 449 594 191 664 202 2000 0
664 196 17 0 1
(from EU) PC(h)in
6 450 595 175 660 186 2000 0
660 180 16 0 1
(from IFU) PCout
6 451 867 298 877 311 0 0
872 304 1 0 2
+
1 452 528 248 560 248 20 1
2
 528 248 560 248
3 453 864 288 880 320 0 1
1 454 688 200 840 232 20 1
3
 688 200 840 200 840 232
1 455 408 144 1152 272 20 1
3
 408 272 408 144 1152 144
6 456 465 242 519 255 0 0
492 248 12 0 2
PC Stack ptr
6 457 830 258 858 271 0 0
844 264 6 0 2
PC (h)
6 458 950 306 987 319 0 0
968 312 7 0 2
Control
6 459 941 290 995 303 0 0
968 296 11 0 2
Queue Shift
6 460 1044 354 1060 367 0 0
1052 360 2 0 2
QL
6 461 1043 338 1061 351 0 0
1052 344 2 0 2
QH
1 462 1040 352 1064 352 0 1
2
 1040 352 1064 352
1 463 1104 352 1104 776 20 1
2
 1104 776 1104 352
1 464 1064 352 1104 352 20 1
2
 1104 352 1064 352
1 465 1016 376 1136 376 20 1
2
 1136 376 1016 376
1 466 1120 280 1120 776 20 1
2
 1120 280 1120 776
1 467 848 280 1120 280 20 1
2
 848 280 1120 280
1 468 1016 352 1040 352 20 1
2
 1040 352 1016 352
1 469 1016 344 1040 344 20 1
2
 1040 344 1016 344
3 470 1040 336 1064 368 0 1
6 471 378 358 454 378 0 0
416 368 10 0 5
Controller
6 472 401 334 431 354 0 0
416 344 3 0 5
IFU
6 473 103 297 128 311 2000 0
128 304 3 0 3
IRQ
6 474 71 321 128 335 2000 0
128 328 8 0 3
IRQ_addr
6 475 177 346 248 359 2000 0
248 352 12 0 2
TAG Mismatch
6 476 176 362 248 375 2000 0
248 368 14 0 2
Read Exception
6 477 173 378 248 391 2000 0
248 384 15 0 2
Write Exception
1 478 136 304 312 304 10 1
2
 312 304 136 304
1 479 136 328 312 328 10 1
2
 312 328 136 328
1 480 256 384 312 384 10 1
2
 312 384 256 384
1 481 256 368 312 368 10 1
2
 312 368 256 368
1 482 256 352 312 352 10 1
2
 312 352 256 352
6 483 851 231 856 242 2000 0
856 236 1 0 1
F
6 484 838 231 844 242 2000 0
844 236 1 0 1
T
6 485 582 407 588 418 2000 0
588 412 1 0 1
T
6 486 595 407 600 418 2000 0
600 412 1 0 1
F
6 487 608 387 616 398 1000 0
608 392 2 0 1
18
1 488 596 388 604 396 0 1
2
 596 396 604 388
1 489 600 384 600 408 20 1
2
 600 384 600 408
1 490 592 416 592 432 20 1
2
 592 416 592 432
1 491 576 408 608 416 0 1
5
 584 416 600 416 608 408 576 408
 584 416
1 492 552 376 560 376 20 1
2
 560 376 552 376
6 493 573 434 611 447 0 0
592 440 7 0 2
QA data
1 494 544 200 680 440 20 1
3
 544 440 544 200 680 200
6 495 497 331 520 342 2000 0
520 336 6 0 1
length
1 496 368 296 376 320 0 1
5
 376 304 376 312 368 320 368 296
 376 304
1 497 356 312 368 312 20 1
2
 356 312 368 312
1 498 356 304 368 304 20 1
2
 356 304 368 304
1 499 440 308 456 308 20 1
2
 440 308 456 308
1 500 376 308 392 308 20 1
2
 376 308 392 308
1 501 352 168 684 272 20 1
4
 352 272 352 168 684 168 684 180
1 502 384 184 680 272 20 1
3
 384 272 384 184 680 184
1 503 424 232 836 272 20 1
5
 424 272 424 232 808 232 812 236
 836 236
6 504 320 347 340 358 1000 0
320 352 3 0 1
TAG
6 505 320 363 340 374 1000 0
320 368 5 0 1
reade
6 506 320 379 342 390 1000 0
320 384 6 0 1
writee
6 507 340 275 364 286 0 0
352 280 6 0 1
PC_sel
6 508 372 275 396 286 0 0
384 280 5 0 1
PCout
6 509 401 275 415 286 0 0
408 280 2 0 1
RD
6 510 418 275 430 286 0 0
424 280 3 0 1
abs
6 511 395 307 437 318 0 0
416 312 10 0 1
pre-decode
6 512 405 299 428 310 0 0
416 304 4 0 1
uPLA
6 513 439 275 458 286 0 0
448 280 5 0 1
fetch
6 514 475 275 486 286 0 0
480 280 3 0 1
inc
6 515 506 275 519 286 0 0
512 280 3 0 1
dec
6 516 495 291 520 302 2000 0
520 296 6 0 1
h0_ovr
6 517 499 299 520 310 2000 0
520 304 6 0 1
offset
1 518 528 312 920 336 20 1
4
 528 336 904 336 904 312 920 312
1 519 448 160 1136 272 20 1
3
 448 272 448 160 1136 160
1 520 512 256 512 272 20 1
2
 512 272 512 256
1 521 480 256 480 272 20 1
2
 480 272 480 256
1 522 528 304 832 304 20 1
2
 528 304 832 304
1 523 528 248 876 296 20 1
5
 528 296 792 296 792 248 876 248
 876 256
3 524 464 240 528 256 0 1
3 525 312 272 528 392 0 1
3 526 392 296 440 320 0 1
1 527 560 348 1016 348 0 1
2
 1016 348 560 348
1 528 944 352 944 384 0 1
2
 944 352 944 384
1 529 560 352 1016 352 0 1
2
 560 352 1016 352
3 530 560 344 1016 384 0 1
1 531 560 368 1016 368 1 1
2
 560 368 1016 368
1 532 1000 352 1000 384 0 1
2
 1000 352 1000 384
1 533 680 176 688 224 0 1
5
 680 224 688 216 688 184 680 176
 680 224
1 534 688 352 688 384 0 1
2
 688 352 688 384
3 535 560 240 736 280 0 1
1 536 872 256 872 272 0 1
2
 872 256 872 272
1 537 856 200 888 304 20 1
5
 880 304 888 304 888 200 856 200
 856 232
3 538 816 256 880 272 0 1
1 539 848 272 864 296 20 1
3
 848 272 848 296 864 296
1 540 848 240 848 256 20 1
2
 848 240 848 256
1 541 832 232 864 240 0 1
5
 840 240 856 240 864 232 832 232
 840 240
1 542 840 312 864 312 20 1
2
 840 312 864 312
1 543 832 296 840 328 0 1
5
 832 328 840 320 840 304 832 296
 832 328
1 544 824 320 832 320 20 1
2
 824 320 832 320
6 545 805 313 820 327 2000 0
820 320 3 0 3
'1'
3 546 920 288 1016 320 0 1
1 547 880 352 880 384 0 1
2
 880 352 880 384
1 548 816 352 816 384 0 1
2
 816 352 816 384
1 549 752 352 752 384 0 1
2
 752 352 752 384
6 550 874 259 879 270 0 0
876 264 1 0 1
h
1 551 648 216 680 240 20 1
3
 648 240 648 216 680 216
1 552 1136 160 1136 776 20 1
2
 1136 160 1136 776
1 553 1152 144 1152 776 20 1
2
 1152 144 1152 776
1 554 728 196 736 204 0 1
2
 728 204 736 196
1 555 652 400 660 408 0 1
2
 652 408 660 400
6 556 664 399 672 410 1000 0
664 404 2 0 1
18
6 557 728 183 736 194 1000 0
728 188 2 0 1
31
6 558 796 219 808 230 2000 0
808 224 3 0 1
abs
6 559 604 249 692 263 0 0
648 256 16 0 3
PC  pseudo-stack
6 560 605 265 691 279 0 0
648 272 17 0 3
(circular buffer)
6 561 961 353 984 367 0 0
972 360 4 0 3
data
6 562 951 369 993 383 0 0
972 376 8 0 3
addr (h)
6 563 647 353 666 367 0 0
656 360 2 0 3
QB
6 564 711 353 730 367 0 0
720 360 2 0 3
QC
6 565 774 353 794 367 0 0
784 360 2 0 3
QD
6 566 839 353 858 367 0 0
848 360 2 0 3
QE
6 567 903 353 921 367 0 0
912 360 2 0 3
QF
6 568 638 434 674 447 0 0
656 440 7 0 2
QB data
1 569 624 432 624 448 0 1
2
 624 432 624 448
3 570 560 432 688 448 0 1
1 571 624 352 624 384 0 1
2
 624 352 624 384
1 572 656 384 656 432 20 1
2
 656 384 656 432
6 573 582 353 603 367 0 0
592 360 2 0 3
QA
1 574 552 376 552 416 20 1
2
 552 376 552 416
6 575 490 355 520 366 2000 0
520 360 5 0 1
HW_op
1 576 528 360 584 408 20 1
5
 528 360 536 360 536 392 584 392
 584 408
1 577 464 416 552 432 20 1
3
 552 416 464 416 464 432
3 578 432 432 496 448 0 1
1 579 464 448 512 472 20 1
4
 464 448 464 456 512 456 512 472
3 580 472 496 480 536 0 1
2 581 448 504 472 528 0 1
5
 472 504 456 504 448 516 456 528
 472 528
1 582 440 552 448 584 0 1
5
 448 552 440 560 440 576 448 584
 448 552
1 583 472 528 480 528 0 1
2
 472 528 480 528
1 584 472 520 480 520 0 1
2
 472 520 480 520
1 585 472 512 480 512 0 1
2
 472 512 480 512
1 586 472 504 480 504 0 1
2
 472 504 480 504
1 587 480 536 480 560 0 1
2
 480 536 480 560
1 588 444 516 448 556 20 1
3
 448 516 444 516 444 556
1 589 448 560 560 560 20 1
2
 560 560 448 560
1 590 448 576 560 576 20 1
2
 560 576 448 576
1 591 264 656 296 664 0 1
5
 264 656 296 656 288 664 272 664
 264 656
1 592 288 616 288 656 20 1
2
 288 616 288 656
1 593 216 640 272 656 20 1
4
 216 640 216 648 272 648 272 656
1 594 336 496 336 616 2 1
2
 336 616 336 496
3 595 168 632 256 640 0 1
3 596 200 496 384 616 0 1
1 597 292 660 480 660 20 1
2
 480 660 292 660
1 598 400 560 408 592 0 1
5
 408 560 408 592 400 584 400 568
 408 560
1 599 408 568 440 568 20 1
2
 440 568 408 568
1 600 384 576 400 576 20 1
2
 400 576 384 576
2 601 428 516 444 568 0 1
4
 444 516 436 516 436 568 428 568
2 602 280 664 280 672 20 1
2
 280 664 280 672
3 603 320 680 384 696 0 1
3 604 120 688 296 720 0 1
1 605 376 680 376 696 0 1
2
 376 680 376 696
1 606 120 704 296 704 0 1
2
 120 704 296 704
1 607 216 704 216 720 0 1
2
 216 704 216 720
1 608 168 704 168 720 0 1
2
 168 704 168 720
1 609 208 672 280 688 20 1
3
 280 672 208 672 208 688
1 610 280 672 352 680 20 1
3
 280 672 352 672 352 680
1 611 380 588 404 704 20 1
4
 380 696 380 704 404 704 404 588
1 612 352 584 416 712 20 1
5
 352 696 352 712 416 712 416 584
 408 584
1 613 1032 664 1032 704 20 1
2
 1032 664 1032 704
1 614 976 664 976 704 20 1
2
 976 664 976 704
1 615 404 680 488 704 20 1
3
 404 704 488 704 488 680
1 616 972 680 980 688 0 1
2
 972 688 980 680
1 617 892 680 900 688 0 1
2
 892 688 900 680
1 618 828 680 836 688 0 1
2
 828 688 836 680
1 619 748 680 756 688 0 1
2
 748 688 756 680
1 620 668 680 676 688 0 1
2
 668 688 676 680
1 621 628 680 636 688 0 1
2
 628 688 636 680
1 622 588 680 596 688 0 1
2
 588 688 596 680
1 623 776 704 776 720 0 1
2
 776 704 776 720
1 624 880 704 880 720 0 1
2
 880 704 880 720
1 625 656 704 656 720 0 1
2
 656 704 656 720
1 626 616 704 616 720 0 1
2
 616 704 616 720
3 627 1016 704 1048 720 0 1
3 628 960 704 992 720 0 1
3 629 736 704 920 720 0 1
3 630 576 704 696 720 0 1
1 631 592 664 592 704 20 1
2
 592 664 592 704
1 632 632 664 632 704 20 1
2
 632 664 632 704
1 633 672 664 672 704 20 1
2
 672 664 672 704
1 634 752 664 752 704 20 1
2
 752 664 752 704
1 635 832 664 832 704 20 1
2
 832 664 832 704
1 636 896 664 896 704 20 1
2
 896 664 896 704
1 637 1028 680 1036 688 0 1
2
 1028 688 1036 680
3 638 560 496 1056 664 0 1
1 639 544 440 544 736 20 1
2
 544 736 544 440
6 640 192 631 241 642 0 0
216 636 13 0 1
NOP, length 0
6 641 312 651 329 662 1000 0
312 656 6 0 1
stall!
6 642 330 682 366 695 0 0
348 688 8 0 2
nxt addr
6 643 160 690 257 703 0 0
208 696 20 0 2
uWord Control Fields
6 644 178 706 207 719 0 0
192 712 7 0 2
stage 2
6 645 130 706 159 719 0 0
144 712 7 0 2
stage 3
6 646 242 706 271 719 0 0
256 712 7 0 2
stage 1
6 647 583 706 610 719 0 0
596 712 5 0 2
Breg1
6 648 620 706 653 719 0 0
636 712 7 0 2
offset1
6 649 665 706 687 719 0 0
676 712 5 0 2
ctrl1
6 650 743 706 770 719 0 0
756 712 5 0 2
Breg2
6 651 816 706 849 719 0 0
832 712 7 0 2
offset2
6 652 889 706 911 719 0 0
900 712 5 0 2
ctrl2
6 653 968 706 984 719 0 0
976 712 3 0 2
sop
3 654 480 640 496 680 0 1
6 655 1020 707 1045 718 0 0
1032 712 7 0 1
car/cdr
6 656 483 654 493 667 0 0
488 660 1 0 2
=
6 657 568 569 615 583 1000 0
568 576 7 0 3
ExtraOp
6 658 569 553 615 567 0 0
592 560 6 0 3
OpCode
6 659 713 576 919 601 0 0
816 588 20 0 7
Operand Decode Logic
6 660 790 535 843 562 0 0
816 548 3 0 8
ODL
6 661 600 678 606 691 1000 0
600 684 1 0 2
5
6 662 640 678 646 691 1000 0
640 684 1 0 2
5
6 663 760 678 766 691 1000 0
760 684 1 0 2
5
6 664 840 678 852 691 1000 0
840 684 2 0 2
30
6 665 984 678 990 691 1000 0
984 684 1 0 2
2
6 666 1040 678 1046 691 1000 0
1040 684 1 0 2
1
6 667 265 516 311 533 0 0
288 524 4 0 4
uROM
6 668 242 553 303 567 0 0
272 560 11 0 3
Instruction
6 669 235 577 309 591 0 0
272 584 10 0 3
Decode ROM
6 670 346 553 375 567 0 0
360 560 3 0 3
ODL
6 671 342 577 378 591 0 0
360 584 5 0 3
uCode
6 672 278 606 298 619 0 0
288 612 4 0 2
data
6 673 524 742 564 755 0 0
544 748 7 0 2
next_PC
6 674 354 602 367 615 0 0
360 608 3 0 2
rtx
6 675 463 379 480 390 2000 0
480 384 6 0 1
stall!
1 676 360 472 520 624 20 1
4
 360 616 360 624 520 624 520 472
1 677 440 392 520 472 20 1
4
 520 472 520 400 440 400 440 392
1 678 504 392 536 440 20 1
4
 504 392 504 408 536 408 536 440
1 679 472 392 528 440 10 1
4
 472 392 472 424 528 424 528 440
1 680 464 440 528 660 20 1
4
 464 660 464 632 528 632 528 440
1 681 480 440 536 736 20 1
4
 536 440 536 728 480 728 480 736
6 682 463 742 498 755 0 0
480 748 7 0 2
length0
1 683 1032 720 1032 736 20 1
2
 1032 720 1032 736
1 684 976 720 976 736 20 1
2
 976 720 976 736
1 685 896 720 896 736 20 1
2
 896 720 896 736
1 686 832 720 832 736 20 1
2
 832 720 832 736
1 687 752 720 752 736 20 1
2
 752 720 752 736
1 688 672 720 672 736 20 1
2
 672 720 672 736
1 689 632 720 632 736 20 1
2
 632 720 632 736
1 690 592 720 592 736 20 1
2
 592 720 592 736
1 691 192 720 192 736 20 1
2
 192 720 192 736
1 692 144 720 144 736 20 1
2
 144 720 144 736
6 693 233 738 280 751 0 0
256 744 9 0 2
(decoded)
1 694 256 720 256 736 20 1
2
 256 720 256 736
1 695 592 448 592 496 20 1
2
 592 448 592 496
1 696 656 448 656 496 20 1
2
 656 448 656 496
1 697 56 440 424 440 2 1
2
 56 440 424 440
1 698 696 440 1176 440 2 1
2
 696 440 1176 440
1 699 304 712 344 712 2 1
2
 304 712 344 712
1 700 424 712 528 712 2 1
2
 424 712 528 712
1 701 552 712 568 712 2 1
2
 552 712 568 712
1 702 704 712 728 712 2 1
2
 704 712 728 712
1 703 928 712 952 712 2 1
2
 928 712 952 712
1 704 1000 712 1008 712 2 1
2
 1000 712 1008 712
1 705 1056 712 1176 712 2 1
2
 1056 712 1176 712
1 706 832 400 864 400 20 1
2
 864 400 832 400
1 707 832 416 864 416 20 1
2
 832 416 864 416
6 708 872 394 893 407 1000 0
872 400 5 0 2
shift
6 709 811 410 824 423 2000 0
824 416 4 0 2
fill
6 710 96 67 319 94 1000 0
96 80 15 0 8
SLIME PROCESSOR
1 711 96 96 320 96 0 1
2
 96 96 320 96
6 712 77 180 116 205 0 0
96 192 3 0 7
IFU
6 713 67 220 125 245 0 0
96 232 7 0 7
1 stage
6 714 75 500 118 525 0 0
96 512 3 0 7
IDU
6 715 67 540 125 565 0 0
96 552 7 0 7
1 stage
3 716 64 176 128 208 0 1
6 717 497 68 815 93 0 0
656 80 35 0 7
Stage Interconnect Diagram (Part 1)
1 718 56 712 112 712 2 1
2
 56 712 112 712
3 719 64 496 128 528 0 1
