Fitter report for Penelope
Sat Jan 03 13:47:39 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Advanced Data - General
 35. Advanced Data - Placement Preparation
 36. Advanced Data - Placement
 37. Advanced Data - Routing
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 03 13:47:39 2009   ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name                      ; Penelope                                ;
; Top-level Entity Name              ; Penelope                                ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C8                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 2,676 / 8,256 ( 32 % )                  ;
;     Total combinational functions  ; 2,283 / 8,256 ( 28 % )                  ;
;     Dedicated logic registers      ; 2,051 / 8,256 ( 25 % )                  ;
; Total registers                    ; 2052                                    ;
; Total pins                         ; 59 / 138 ( 43 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 51 / 165,888 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 12 / 36 ( 33 % )                        ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP2C8Q208C8        ;                                ;
; Maximum processors allowed for parallel compilation                ; 1                  ;                                ;
; Router Timing Optimization Level                                   ; MAXIMUM            ; Normal                         ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                               ; Off                ; IO Paths and Minimum TPD Paths ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                 ; Off                            ;
; Perform Register Duplication for Performance                       ; On                 ; Off                            ;
; Perform Register Retiming for Performance                          ; On                 ; Off                            ;
; Physical Synthesis Effort Level                                    ; Extra              ; Normal                         ;
; Use smart compilation                                              ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                       ; Off                ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Packed Registers                                              ; Auto               ; Auto                           ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                ; Off                            ;
; Fitter Effort                                                      ; Auto Fit           ; Auto Fit                       ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                 ; -1                             ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; Node                                                                                           ; Action           ; Operation          ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                  ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+
; PCLK_12MHZ                                                                                     ; Packed Register  ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; A5                                                ; DATAIN           ;                       ;
; PCLK_12MHZ                                                                                     ; Duplicated       ; Register Packing   ; Fast Output Register assignment ; REGOUT    ;                ; PCLK_12MHZ~_Duplicate_1                           ; REGOUT           ;                       ;
; frequency_HZ[0]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[0]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[0]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[0]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[0]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[0]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[1]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[1]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[1]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[1]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[1]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[1]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[2]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[2]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[2]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[2]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[2]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[2]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[3]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[3]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[3]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[3]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[3]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[3]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[4]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[4]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[4]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[4]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[4]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[4]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[5]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[5]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[5]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[5]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[5]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[5]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[6]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[6]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[6]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[6]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[6]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[6]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[7]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[7]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[7]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[7]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[7]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[7]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[8]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[8]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[8]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[8]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[8]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[8]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[9]                                                                                ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[9]                                                                                ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[9]~_Duplicate_1                      ; REGOUT           ;                       ;
; frequency_HZ[9]~_Duplicate_1                                                                   ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[9]~_Duplicate_1                                                                   ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[9]~_Duplicate_2                      ; REGOUT           ;                       ;
; frequency_HZ[10]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[10]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[10]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[10]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[10]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[10]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[11]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[11]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[11]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[11]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[11]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[11]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[12]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[12]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[12]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[12]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[12]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[12]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[13]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[13]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[13]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[13]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[13]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[13]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[14]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[14]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[14]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[14]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[14]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[14]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[15]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[15]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[15]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[15]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[15]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[15]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[16]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[16]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[16]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[16]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[16]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[16]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[17]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3 ; DATAA            ;                       ;
; frequency_HZ[17]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[17]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[17]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1 ; DATAA            ;                       ;
; frequency_HZ[17]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[17]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[18]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[18]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[18]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[18]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[18]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[18]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[19]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[19]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[19]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[19]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[19]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[19]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[20]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[20]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[20]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[20]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[20]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[20]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[21]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[21]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[21]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[21]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[21]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[21]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[22]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[22]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[22]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[22]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[22]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[22]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[23]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[23]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[23]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[23]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[23]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[23]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[24]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[24]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[24]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[24]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[24]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[24]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[25]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[25]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[25]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[25]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[25]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[25]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[26]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[26]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[26]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[26]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[26]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[26]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[27]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[27]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[27]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[27]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[27]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[27]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[28]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[28]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[28]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[28]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[28]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[28]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[29]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[29]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[29]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[29]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[29]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[29]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[30]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[30]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[30]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[30]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[30]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[30]~_Duplicate_2                     ; REGOUT           ;                       ;
; frequency_HZ[31]                                                                               ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5 ; DATAA            ;                       ;
; frequency_HZ[31]                                                                               ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[31]~_Duplicate_1                     ; REGOUT           ;                       ;
; frequency_HZ[31]~_Duplicate_1                                                                  ; Packed Register  ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7 ; DATAA            ;                       ;
; frequency_HZ[31]~_Duplicate_1                                                                  ; Duplicated       ; Register Packing   ; Timing optimization             ; REGOUT    ;                ; frequency_HZ[31]~_Duplicate_2                     ; REGOUT           ;                       ;
; ALC:ALC_I|Add1~244                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; ALC:ALC_Q|Add1~244                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; altshift_taps:ain0_rtl_0|shift_taps_r1m:auto_generated|cntr_kkf:cntr1|add_sub7_result_int[0]~7 ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; altshift_taps:ain0_rtl_0|shift_taps_r1m:auto_generated|cntr_kkf:cntr1|trigger_mux_w[0]~55      ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~234_OTERM227                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~236_OTERM225                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~238_OTERM223                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~240_OTERM221                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~242_OTERM219                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~244_OTERM217                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~246_OTERM215                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~248_OTERM213                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~250_OTERM211                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~252_OTERM209                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~254_OTERM207                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~256_OTERM205                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~258_OTERM203                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~260_OTERM201                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~262_OTERM199                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~264_OTERM197                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add1~266_OTERM195                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~247_OTERM299                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~249_OTERM297                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~251_OTERM295                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~253_OTERM293                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~255_OTERM291                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~257_OTERM289                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~259_OTERM287                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~261_OTERM285                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~263_OTERM283                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~265_OTERM281                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~267_OTERM279                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~269_OTERM277                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~271_OTERM275                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~273_OTERM273                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~275_OTERM271                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~277_OTERM269                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~279_OTERM267                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add2~281_OTERM265                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~260_OTERM349                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~262_OTERM347                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~264_OTERM345                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~266_OTERM343                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~268_OTERM341                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~270_OTERM339                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~272_OTERM337                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~274_OTERM335                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~276_OTERM333                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~278_OTERM331                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~280_OTERM329                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~282_OTERM327                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~284_OTERM325                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~286_OTERM323                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~288_OTERM321                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~290_OTERM319                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~292_OTERM317                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~294_OTERM315                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add3~296_OTERM313                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add4~285                                                                          ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add5~792                                                                          ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add5~831                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|Add5~850                                                                          ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[0]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[1]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[2]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[3]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[4]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[5]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[6]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[7]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[8]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[9]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[10]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[11]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[12]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[13]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[14]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff1[16]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[0]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[1]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[2]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[3]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[4]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[5]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[6]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[7]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[8]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[9]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[10]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[11]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[12]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[13]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[14]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[15]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff2[17]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[0]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[1]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[2]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[3]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[4]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[5]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[6]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[7]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[8]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[9]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[10]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[11]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[12]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[13]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[14]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[15]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[16]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|diff3[18]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[0]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[0]_OTERM119                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[0]_OTERM159                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[1]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[1]_OTERM117                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[1]_OTERM157                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[2]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[2]_OTERM115                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[2]_OTERM155                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[3]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[3]_OTERM113                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[3]_OTERM153                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[4]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[4]_OTERM111                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[4]_OTERM151                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[5]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[5]_OTERM109                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[5]_OTERM149                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[6]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[6]_OTERM107                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[6]_OTERM147                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[7]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[7]_OTERM105                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[7]_OTERM145                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[8]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[8]_OTERM103                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[8]_OTERM143                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[9]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[9]_OTERM101                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[9]_OTERM141                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[10]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[10]_OTERM99                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[10]_OTERM139                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[11]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[11]_OTERM97                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[11]_OTERM137                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[12]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[12]_OTERM95                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[12]_OTERM135                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[13]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[13]_OTERM93                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[13]_OTERM133                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[14]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[14]_OTERM91                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[14]_OTERM131                                                         ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[15]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[15]_OTERM89                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[15]_OTERM129_OTERM393                                                ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[16]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[16]_OTERM87                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[16]_OTERM127_OTERM389                                                ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[17]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[17]_OTERM85                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[17]_OTERM125_OTERM309                                                ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[18]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[18]_OTERM83                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[18]_OTERM123_OTERM305                                                ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[19]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[19]_OTERM81                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[19]_OTERM121_OTERM301                                                ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out6[19]~281                                                              ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~234_OTERM193                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~236_OTERM191                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~238_OTERM189                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~240_OTERM187                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~242_OTERM185                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~244_OTERM183                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~246_OTERM181                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~248_OTERM179                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~250_OTERM177                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~252_OTERM175                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~254_OTERM173                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~256_OTERM171                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~258_OTERM169                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~260_OTERM167                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~262_OTERM165                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~264_OTERM163                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add1~266_OTERM161                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~247_OTERM263                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~249_OTERM261                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~251_OTERM259                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~253_OTERM257                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~255_OTERM255                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~257_OTERM253                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~259_OTERM251                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~261_OTERM249                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~263_OTERM247                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~265_OTERM245                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~267_OTERM243                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~269_OTERM241                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~271_OTERM239                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~273_OTERM237                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~275_OTERM235                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~277_OTERM233                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~279_OTERM231                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add2~281_OTERM229                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~260_OTERM387                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~262_OTERM385                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~264_OTERM383                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~266_OTERM381                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~268_OTERM379                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~270_OTERM377                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~272_OTERM375                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~274_OTERM373                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~276_OTERM371                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~278_OTERM369                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~280_OTERM367                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~282_OTERM365                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~284_OTERM363                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~286_OTERM361                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~288_OTERM359                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~290_OTERM357                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~292_OTERM355                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~294_OTERM353                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add3~296_OTERM351                                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add4~285                                                                          ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add5~792                                                                          ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add5~831                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|Add5~850                                                                          ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[0]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[1]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[2]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[3]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[4]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[5]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[6]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[7]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[8]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[9]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[10]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[11]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[12]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[13]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[14]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff1[16]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[0]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[1]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[2]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[3]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[4]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[5]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[6]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[7]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[8]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[9]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[10]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[11]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[12]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[13]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[14]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[15]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff2[17]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[0]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[1]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[2]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[3]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[4]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[5]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[6]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[7]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[8]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[9]                                                                          ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[10]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[11]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[12]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[13]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[14]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[15]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[16]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|diff3[18]                                                                         ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[0]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[0]_OTERM39                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[0]_OTERM79                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[1]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[1]_OTERM37                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[1]_OTERM77                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[2]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[2]_OTERM35                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[2]_OTERM75                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[3]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[3]_OTERM33                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[3]_OTERM73                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[4]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[4]_OTERM31                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[4]_OTERM71                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[5]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[5]_OTERM29                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[5]_OTERM69                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[6]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[6]_OTERM27                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[6]_OTERM67                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[7]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[7]_OTERM25                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[7]_OTERM65                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[8]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[8]_OTERM23                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[8]_OTERM63                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[9]                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[9]_OTERM21                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[9]_OTERM61                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[10]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[10]_OTERM19                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[10]_OTERM59                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[11]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[11]_OTERM17                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[11]_OTERM57                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[12]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[12]_OTERM15                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[12]_OTERM55                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[13]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[13]_OTERM13                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[13]_OTERM53                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[14]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[14]_OTERM11                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[14]_OTERM51                                                          ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[15]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[15]_OTERM9                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[15]_OTERM49_OTERM395                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[16]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[16]_OTERM7                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[16]_OTERM47_OTERM391                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[17]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[17]_OTERM5                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[17]_OTERM45_OTERM311                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[18]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[18]_OTERM3                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[18]_OTERM43_OTERM307                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[19]                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[19]_OTERM1                                                           ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[19]_OTERM41_OTERM303                                                 ; Retimed Register ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_Q|section_out6[19]~278                                                              ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cordic_16:tx_cordic|Add73~144                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cordic_16:tx_cordic|a13[2]~54                                                                  ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cordic_16:tx_cordic|i1[19]~265                                                                 ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cordic_16:tx_cordic|lpm_add_sub:Add6|add_sub_rjg:auto_generated|_~2                            ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cordic_16:tx_cordic|lpm_add_sub:Add6|add_sub_rjg:auto_generated|_~37                           ; Deleted          ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cordic_16:tx_cordic|q1[19]~265                                                                 ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; ix0[0]~96                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; oddClockDivider:refClockDivider|Add0~85                                                        ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; oddClockDivider:refClockDivider|count~245                                                      ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; qx0[0]~96                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization             ;           ;                ;                                                   ;                  ;                       ;
; cicint:cic_I|section_out9[9]                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_I|section_out9[9]~_Duplicate_715       ; REGOUT           ;                       ;
; cicint:cic_I|section_out9[10]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_I|section_out9[10]~_Duplicate_716      ; REGOUT           ;                       ;
; cicint:cic_I|section_out9[11]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_I|section_out9[11]~_Duplicate_717      ; REGOUT           ;                       ;
; cicint:cic_I|section_out9[12]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_I|section_out9[12]~_Duplicate_718      ; REGOUT           ;                       ;
; cicint:cic_I|section_out9[13]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_I|section_out9[13]~_Duplicate_719      ; REGOUT           ;                       ;
; cicint:cic_I|section_out9[14]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_I|section_out9[14]~_Duplicate_720      ; REGOUT           ;                       ;
; cicint:cic_Q|ce_out_reg                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|ce_out_reg~_Duplicate_3              ; REGOUT           ;                       ;
; cicint:cic_Q|ce_out_reg                                                                        ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|ce_out_reg~_Duplicate_5              ; REGOUT           ;                       ;
; cicint:cic_Q|section_out9[0]                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|section_out9[0]~_Duplicate_715       ; REGOUT           ;                       ;
; cicint:cic_Q|section_out9[9]                                                                   ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|section_out9[9]~_Duplicate_716       ; REGOUT           ;                       ;
; cicint:cic_Q|section_out9[10]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|section_out9[10]~_Duplicate_717      ; REGOUT           ;                       ;
; cicint:cic_Q|section_out9[11]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|section_out9[11]~_Duplicate_718      ; REGOUT           ;                       ;
; cicint:cic_Q|section_out9[12]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|section_out9[12]~_Duplicate_719      ; REGOUT           ;                       ;
; cicint:cic_Q|section_out9[13]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|section_out9[13]~_Duplicate_720      ; REGOUT           ;                       ;
; cicint:cic_Q|section_out9[14]                                                                  ; Duplicated       ; Physical Synthesis ; Timing optimization             ; REGOUT    ;                ; cicint:cic_Q|section_out9[14]~_Duplicate_721      ; REGOUT           ;                       ;
+------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------------------+-----------+----------------+---------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 4367 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 4367 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 4367    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/HPSDR/trunk/Penelope/Penelope.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,676 / 8,256 ( 32 % )  ;
;     -- Combinational with no register       ; 625                     ;
;     -- Register only                        ; 393                     ;
;     -- Combinational with a register        ; 1658                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 92                      ;
;     -- 3 input functions                    ; 1609                    ;
;     -- <=2 input functions                  ; 582                     ;
;     -- Register only                        ; 393                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 606                     ;
;     -- arithmetic mode                      ; 1677                    ;
;                                             ;                         ;
; Total registers*                            ; 2,052 / 8,646 ( 24 % )  ;
;     -- Dedicated logic registers            ; 2,051 / 8,256 ( 25 % )  ;
;     -- I/O registers                        ; 1 / 390 ( < 1 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 210 / 516 ( 41 % )      ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 59 / 138 ( 43 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
; Global signals                              ; 4                       ;
; M4Ks                                        ; 1 / 36 ( 3 % )          ;
; Total block memory bits                     ; 51 / 165,888 ( < 1 % )  ;
; Total block memory implementation bits      ; 4,608 / 165,888 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 36 ( 33 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 4 / 8 ( 50 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%            ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 11%         ;
; Maximum fan-out node                        ; _122MHZ~clkctrl         ;
; Maximum fan-out                             ; 1825                    ;
; Highest non-global fan-out signal           ; cicint:cic_Q|phase_0~89 ;
; Highest non-global fan-out                  ; 251                     ;
; Total fan-out                               ; 12343                   ;
; Average fan-out                             ; 2.63                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADCMISO ; 146   ; 3        ; 34           ; 15           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C12     ; 94    ; 4        ; 28           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C17     ; 80    ; 4        ; 23           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C4      ; 116   ; 3        ; 34           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C8      ; 104   ; 4        ; 32           ; 0            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; C9      ; 102   ; 4        ; 32           ; 0            ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CC      ; 70    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CDOUT   ; 160   ; 2        ; 32           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PTT     ; 171   ; 2        ; 28           ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _10MHZ  ; 131   ; 3        ; 34           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _122MHZ ; 132   ; 3        ; 34           ; 10           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; A11      ; 97    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; A5       ; 115   ; 3        ; 34           ; 4            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ADCCLK   ; 145   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ADCMOSI  ; 147   ; 3        ; 34           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CBCLK    ; 163   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLRCIN   ; 161   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CLRCOUT  ; 152   ; 3        ; 34           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CMCLK    ; 164   ; 2        ; 30           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CMODE    ; 169   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[0]   ; 173   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[10]  ; 189   ; 2        ; 12           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[11]  ; 191   ; 2        ; 12           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[12]  ; 192   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[13]  ; 193   ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[1]   ; 175   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[2]   ; 176   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[3]   ; 179   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[4]   ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[5]   ; 181   ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[6]   ; 182   ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[7]   ; 185   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[8]   ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DAC[9]   ; 188   ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_PLL ; 197   ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_PTT ; 134   ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED2     ; 208   ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED3     ; 206   ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED4     ; 205   ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED5     ; 203   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED6     ; 107   ; 3        ; 34           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LED7     ; 108   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LROUT    ; 162   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LVDSTXE  ; 199   ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PWM0     ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PWM1     ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PWM2     ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USEROUT0 ; 143   ; 3        ; 34           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USEROUT1 ; 142   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USEROUT2 ; 141   ; 3        ; 34           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USEROUT3 ; 139   ; 3        ; 34           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USEROUT4 ; 138   ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USEROUT5 ; 137   ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; USEROUT6 ; 135   ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; nADCCS   ; 144   ; 3        ; 34           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; nCS      ; 170   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; nLVDSRXE ; 200   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                        ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; PTT_in    ; 86    ; 4        ; 25           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ext_10MHZ ; 82    ; 4        ; 23           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 32 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 29 / 35 ( 83 % ) ; 3.3V          ; --           ;
; 3        ; 22 / 35 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 8 / 36 ( 22 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 33         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 36         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 56         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 61         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 74         ; 4        ; CC                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; C17                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; ext_10MHZ                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; PTT_in                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; C12                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; A11                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; C9                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; C8                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 101        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; LED6                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 106        ; 3        ; LED7                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; A5                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 113        ; 3        ; C4                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; _10MHZ                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 130        ; 3        ; _122MHZ                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; FPGA_PTT                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 133        ; 3        ; USEROUT6                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; USEROUT5                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; USEROUT4                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 136        ; 3        ; USEROUT3                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; USEROUT2                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 138        ; 3        ; USEROUT1                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; USEROUT0                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; nADCCS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; ADCCLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; ADCMISO                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; ADCMOSI                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; PWM0                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; PWM1                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; PWM2                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; CLRCOUT                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; CDOUT                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; CLRCIN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; LROUT                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; CBCLK                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; CMCLK                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 162        ; 2        ; CMODE                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; nCS                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; PTT                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; DAC[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; DAC[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 169        ; 2        ; DAC[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; DAC[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 174        ; 2        ; DAC[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; DAC[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 176        ; 2        ; DAC[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; DAC[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; DAC[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; DAC[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 183        ; 2        ; DAC[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; DAC[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 192      ; 185        ; 2        ; DAC[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 193      ; 186        ; 2        ; DAC[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; FPGA_PLL                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 195        ; 2        ; LVDSTXE                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; nLVDSRXE                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; LED5                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; LED4                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; LED3                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; LED2                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                          ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
; |Penelope                                   ; 2676 (515)  ; 2051 (473)                ; 1 (1)         ; 51          ; 1    ; 12           ; 0       ; 6         ; 59   ; 0            ; 625 (70)     ; 393 (230)         ; 1658 (215)       ; |Penelope                                                                                    ; work         ;
;    |ADC:ADC_SPI|                            ; 49 (49)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 3 (3)             ; 34 (34)          ; |Penelope|ADC:ADC_SPI                                                                        ; work         ;
;    |ALC:ALC_I|                              ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 16 (16)          ; |Penelope|ALC:ALC_I                                                                          ; work         ;
;       |lpm_mult:Mult0|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Penelope|ALC:ALC_I|lpm_mult:Mult0                                                           ; work         ;
;          |mult_9v01:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Penelope|ALC:ALC_I|lpm_mult:Mult0|mult_9v01:auto_generated                                  ; work         ;
;    |ALC:ALC_Q|                              ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 16 (16)          ; |Penelope|ALC:ALC_Q                                                                          ; work         ;
;       |lpm_mult:Mult0|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Penelope|ALC:ALC_Q|lpm_mult:Mult0                                                           ; work         ;
;          |mult_9v01:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Penelope|ALC:ALC_Q|lpm_mult:Mult0|mult_9v01:auto_generated                                  ; work         ;
;    |altshift_taps:ain0_rtl_0|               ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 51          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |Penelope|altshift_taps:ain0_rtl_0                                                           ; work         ;
;       |shift_taps_r1m:auto_generated|       ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 51          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |Penelope|altshift_taps:ain0_rtl_0|shift_taps_r1m:auto_generated                             ; work         ;
;          |altsyncram_jg31:altsyncram4|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 51          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Penelope|altshift_taps:ain0_rtl_0|shift_taps_r1m:auto_generated|altsyncram_jg31:altsyncram4 ; work         ;
;          |cntr_kkf:cntr1|                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Penelope|altshift_taps:ain0_rtl_0|shift_taps_r1m:auto_generated|cntr_kkf:cntr1              ; work         ;
;    |cicint:cic_I|                           ; 388 (388)   ; 356 (356)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 52 (52)           ; 319 (319)        ; |Penelope|cicint:cic_I                                                                       ; work         ;
;    |cicint:cic_Q|                           ; 394 (394)   ; 372 (372)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 59 (59)           ; 318 (318)        ; |Penelope|cicint:cic_Q                                                                       ; work         ;
;    |cordic_16:tx_cordic|                    ; 1205 (1174) ; 769 (769)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 434 (403)    ; 48 (48)           ; 723 (722)        ; |Penelope|cordic_16:tx_cordic                                                                ; work         ;
;       |lpm_add_sub:Add6|                    ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |Penelope|cordic_16:tx_cordic|lpm_add_sub:Add6                                               ; work         ;
;          |add_sub_rjg:auto_generated|       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; |Penelope|cordic_16:tx_cordic|lpm_add_sub:Add6|add_sub_rjg:auto_generated                    ; work         ;
;    |lpm_mult:Mult0|                         ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Penelope|lpm_mult:Mult0                                                                     ; work         ;
;       |mult_r211:auto_generated|            ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Penelope|lpm_mult:Mult0|mult_r211:auto_generated                                            ; work         ;
;    |oddClockDivider:refClockDivider|        ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |Penelope|oddClockDivider:refClockDivider                                                    ; work         ;
;    |phase_accumulator:rx_phase_accumulator| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Penelope|phase_accumulator:rx_phase_accumulator                                             ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; ext_10MHZ ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; PTT_in    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; A5        ; Output   ; --            ; --            ; --                    ; 0   ;
; A11       ; Output   ; --            ; --            ; --                    ; --  ;
; LED2      ; Output   ; --            ; --            ; --                    ; --  ;
; LED3      ; Output   ; --            ; --            ; --                    ; --  ;
; LED4      ; Output   ; --            ; --            ; --                    ; --  ;
; LED5      ; Output   ; --            ; --            ; --                    ; --  ;
; LED6      ; Output   ; --            ; --            ; --                    ; --  ;
; LED7      ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT0  ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT1  ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT2  ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT3  ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT4  ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT5  ; Output   ; --            ; --            ; --                    ; --  ;
; USEROUT6  ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; DAC[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; nLVDSRXE  ; Output   ; --            ; --            ; --                    ; --  ;
; LVDSTXE   ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_PLL  ; Output   ; --            ; --            ; --                    ; --  ;
; nCS       ; Output   ; --            ; --            ; --                    ; --  ;
; CMODE     ; Output   ; --            ; --            ; --                    ; --  ;
; CBCLK     ; Output   ; --            ; --            ; --                    ; --  ;
; CLRCIN    ; Output   ; --            ; --            ; --                    ; --  ;
; CLRCOUT   ; Output   ; --            ; --            ; --                    ; --  ;
; LROUT     ; Output   ; --            ; --            ; --                    ; --  ;
; CMCLK     ; Output   ; --            ; --            ; --                    ; --  ;
; ADCMOSI   ; Output   ; --            ; --            ; --                    ; --  ;
; ADCCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; nADCCS    ; Output   ; --            ; --            ; --                    ; --  ;
; PWM0      ; Output   ; --            ; --            ; --                    ; --  ;
; PWM1      ; Output   ; --            ; --            ; --                    ; --  ;
; PWM2      ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_PTT  ; Output   ; --            ; --            ; --                    ; --  ;
; CDOUT     ; Input    ; 6             ; 6             ; --                    ; --  ;
; C8        ; Input    ; 0             ; 0             ; --                    ; --  ;
; C9        ; Input    ; 6             ; 6             ; --                    ; --  ;
; C4        ; Input    ; 6             ; 6             ; --                    ; --  ;
; C17       ; Input    ; 6             ; 6             ; --                    ; --  ;
; _122MHZ   ; Input    ; 0             ; 0             ; --                    ; --  ;
; ADCMISO   ; Input    ; 6             ; 6             ; --                    ; --  ;
; _10MHZ    ; Input    ; 0             ; 0             ; --                    ; --  ;
; PTT       ; Input    ; 6             ; 6             ; --                    ; --  ;
; CC        ; Input    ; 6             ; 6             ; --                    ; --  ;
; C12       ; Input    ; 6             ; 6             ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; ext_10MHZ                            ;                   ;         ;
;      - reference                     ; 0                 ; 6       ;
; PTT_in                               ;                   ;         ;
; CDOUT                                ;                   ;         ;
;      - A11                           ; 0                 ; 6       ;
; C8                                   ;                   ;         ;
;      - C8~clkctrl                    ; 0                 ; 0       ;
; C9                                   ;                   ;         ;
;      - Selector6~74                  ; 1                 ; 6       ;
;      - Selector5~15                  ; 1                 ; 6       ;
;      - always10~1                    ; 1                 ; 6       ;
;      - Selector4~29                  ; 1                 ; 6       ;
;      - Selector1~65                  ; 1                 ; 6       ;
;      - Selector0~53                  ; 1                 ; 6       ;
;      - Selector1~66                  ; 1                 ; 6       ;
;      - Selector3~65                  ; 1                 ; 6       ;
;      - IQ_cnt[3]~431                 ; 1                 ; 6       ;
;      - IQ_state.IQ_IDLE~26           ; 1                 ; 6       ;
;      - Selector2~13                  ; 1                 ; 6       ;
;      - Selector6~75                  ; 1                 ; 6       ;
;      - CLRCIN                        ; 1                 ; 6       ;
;      - CLRCOUT                       ; 1                 ; 6       ;
; C4                                   ;                   ;         ;
;      - LROUT                         ; 1                 ; 6       ;
; C17                                  ;                   ;         ;
;      - CMCLK                         ; 1                 ; 6       ;
; _122MHZ                              ;                   ;         ;
; ADCMISO                              ;                   ;         ;
;      - ADC:ADC_SPI|temp_AIN5[8]~900  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[7]~901  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[6]~902  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[5]~903  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[4]~904  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[3]~905  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[2]~906  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[1]~907  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[0]~908  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[9]~909  ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[11]~910 ; 0                 ; 6       ;
;      - ADC:ADC_SPI|temp_AIN5[10]~911 ; 0                 ; 6       ;
; _10MHZ                               ;                   ;         ;
; PTT                                  ;                   ;         ;
;      - PTT_in                        ; 0                 ; 6       ;
; CC                                   ;                   ;         ;
;      - CC_data[0]                    ; 0                 ; 6       ;
; C12                                  ;                   ;         ;
;      - I_data[0]~feeder              ; 0                 ; 6       ;
;      - Q_data[0]~feeder              ; 0                 ; 6       ;
+--------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                          ;
+----------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; ADC:ADC_SPI|ADC_state.000  ; LCFF_X18_Y13_N3    ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; C8                         ; PIN_104            ; 226     ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CC_cnt[1]~141              ; LCCOMB_X21_Y11_N18 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CC_state.CC_DATA           ; LCFF_X21_Y11_N17   ; 52      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Equal0~88                  ; LCCOMB_X33_Y4_N20  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; IQ_state.IQ_ID             ; LCFF_X22_Y11_N11   ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; IQ_state.IQ_QD             ; LCFF_X22_Y11_N1    ; 18      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; OC[0]~88                   ; LCCOMB_X22_Y7_N2   ; 45      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; PTT                        ; PIN_171            ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; Selector1~65               ; LCCOMB_X22_Y11_N16 ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Selector6~74               ; LCCOMB_X21_Y11_N28 ; 7       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; _122MHZ                    ; PIN_132            ; 1824    ; Clock         ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; always5~1                  ; LCCOMB_X18_Y14_N2  ; 8       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; cicint:cic_Q|ce_out_reg    ; LCFF_X25_Y9_N21    ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; cicint:cic_Q|phase_0~89    ; LCCOMB_X26_Y9_N2   ; 251     ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; clk_enable                 ; LCFF_X30_Y9_N19    ; 34      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; clk_enable                 ; LCFF_X30_Y9_N19    ; 728     ; Async. clear  ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clock_select[0]            ; LCFF_X33_Y10_N3    ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; cordic_16:tx_cordic|a14[5] ; LCFF_X4_Y3_N1      ; 14      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; cordic_16:tx_cordic|a1[17] ; LCFF_X16_Y7_N1     ; 46      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; cordic_16:tx_cordic|a2[17] ; LCFF_X16_Y12_N27   ; 54      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; div_dly[3]                 ; LCFF_X19_Y7_N13    ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reference                  ; LCCOMB_X33_Y10_N4  ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; reset_count[10]            ; LCFF_X30_Y11_N29   ; 13      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+----------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                    ;
+------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name       ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+-------------------+---------+----------------------+------------------+---------------------------+
; C8         ; PIN_104           ; 226     ; Global Clock         ; GCLK4            ; --                        ;
; _122MHZ    ; PIN_132           ; 1824    ; Global Clock         ; GCLK6            ; --                        ;
; clk_enable ; LCFF_X30_Y9_N19   ; 728     ; Global Clock         ; GCLK5            ; --                        ;
; reference  ; LCCOMB_X33_Y10_N4 ; 8       ; Global Clock         ; GCLK7            ; --                        ;
+------------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; cicint:cic_Q|phase_0~89           ; 251     ;
; cordic_16:tx_cordic|a2[17]        ; 54      ;
; CC_state.CC_DATA                  ; 52      ;
; cordic_16:tx_cordic|a3[16]        ; 51      ;
; cordic_16:tx_cordic|a4[15]        ; 48      ;
; cordic_16:tx_cordic|a1[17]        ; 46      ;
; OC[0]~88                          ; 45      ;
; cordic_16:tx_cordic|a5[14]        ; 45      ;
; cordic_16:tx_cordic|a6[13]        ; 42      ;
; cordic_16:tx_cordic|a0[18]        ; 36      ;
; cordic_16:tx_cordic|a7[12]        ; 36      ;
; cordic_16:tx_cordic|i0~232        ; 34      ;
; cordic_16:tx_cordic|a8[11]        ; 34      ;
; clk_enable                        ; 33      ;
; Q_sync_data[15]                   ; 32      ;
; cicint:cic_Q|ce_out_reg           ; 32      ;
; div_dly[3]                        ; 32      ;
; Selector1~65                      ; 32      ;
; I_sync_data[15]                   ; 32      ;
; cordic_16:tx_cordic|a9[10]        ; 32      ;
; cordic_16:tx_cordic|a10[9]        ; 30      ;
; cordic_16:tx_cordic|q14[19]       ; 30      ;
; cordic_16:tx_cordic|a11[8]        ; 27      ;
; cordic_16:tx_cordic|a12[7]        ; 25      ;
; IQ_state.IQ_QD                    ; 18      ;
; IQ_state.IQ_ID                    ; 18      ;
; cordic_16:tx_cordic|a13[6]        ; 18      ;
; ADC:ADC_SPI|ADC_state.000         ; 17      ;
; ~GND                              ; 16      ;
; always5~2                         ; 15      ;
; C9                                ; 14      ;
; cordic_16:tx_cordic|Add81~387     ; 14      ;
; cordic_16:tx_cordic|Add83~386     ; 14      ;
; cordic_16:tx_cordic|a14[5]        ; 14      ;
; reset_count[10]                   ; 13      ;
; cordic_16:tx_cordic|Add75~394     ; 13      ;
; cordic_16:tx_cordic|Add77~393     ; 13      ;
; ADC:ADC_SPI|bit_cnt[0]            ; 13      ;
; cicint:cic_Q|section_out6[19]~278 ; 13      ;
; cicint:cic_I|section_out6[19]~281 ; 13      ;
; cicint:cic_Q|section_out9[50]     ; 13      ;
; cicint:cic_I|section_out9[50]     ; 13      ;
; ADCMISO                           ; 12      ;
; cordic_16:tx_cordic|Add71~400     ; 12      ;
; cordic_16:tx_cordic|Add69~395     ; 12      ;
; ADC:ADC_SPI|bit_cnt[3]            ; 12      ;
; cicint:cic_Q|section_out7[30]     ; 12      ;
; cicint:cic_I|section_out7[30]     ; 12      ;
; cicint:cic_Q|section_out8[40]     ; 12      ;
; cicint:cic_I|section_out8[40]     ; 12      ;
+-----------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; Name                                                                                          ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ;
+-----------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; altshift_taps:ain0_rtl_0|shift_taps_r1m:auto_generated|altsyncram_jg31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 3            ; 17           ; 3            ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 51   ; 3                           ; 17                          ; 3                           ; 17                          ; 51                  ; 1    ; None ; M4K_X11_Y13 ;
+-----------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ALC:ALC_I|lpm_mult:Mult0|mult_9v01:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALC:ALC_I|lpm_mult:Mult0|mult_9v01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y10_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_r211:auto_generated|mac_out6               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_r211:auto_generated|mac_mult5           ;                            ; DSPMULT_X20_Y4_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult0|mult_r211:auto_generated|mac_out8               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_r211:auto_generated|mac_mult7           ;                            ; DSPMULT_X20_Y3_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_r211:auto_generated|mac_out4               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_r211:auto_generated|mac_mult3           ;                            ; DSPMULT_X20_Y6_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_r211:auto_generated|w507w[0]               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_r211:auto_generated|mac_mult1           ;                            ; DSPMULT_X20_Y5_N0  ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; ALC:ALC_Q|lpm_mult:Mult0|mult_9v01:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALC:ALC_Q|lpm_mult:Mult0|mult_9v01:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y15_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 3,281 / 26,052 ( 13 % ) ;
; C16 interconnects          ; 13 / 1,156 ( 1 % )      ;
; C4 interconnects           ; 1,232 / 17,952 ( 7 % )  ;
; Direct links               ; 986 / 26,052 ( 4 % )    ;
; Global clocks              ; 4 / 8 ( 50 % )          ;
; Local interconnects        ; 1,031 / 8,256 ( 12 % )  ;
; R24 interconnects          ; 10 / 1,020 ( < 1 % )    ;
; R4 interconnects           ; 1,570 / 22,440 ( 7 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.74) ; Number of LABs  (Total = 210) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 6                             ;
; 3                                           ; 6                             ;
; 4                                           ; 4                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 8                             ;
; 10                                          ; 15                            ;
; 11                                          ; 5                             ;
; 12                                          ; 14                            ;
; 13                                          ; 7                             ;
; 14                                          ; 11                            ;
; 15                                          ; 22                            ;
; 16                                          ; 97                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 210) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 58                            ;
; 1 Clock                            ; 178                           ;
; 1 Clock enable                     ; 26                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 9                             ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.54) ; Number of LABs  (Total = 210) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 6                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 0                             ;
; 14                                           ; 3                             ;
; 15                                           ; 4                             ;
; 16                                           ; 1                             ;
; 17                                           ; 2                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 10                            ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 13                            ;
; 24                                           ; 23                            ;
; 25                                           ; 8                             ;
; 26                                           ; 12                            ;
; 27                                           ; 23                            ;
; 28                                           ; 5                             ;
; 29                                           ; 6                             ;
; 30                                           ; 8                             ;
; 31                                           ; 8                             ;
; 32                                           ; 27                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.61) ; Number of LABs  (Total = 210) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 7                             ;
; 1                                               ; 17                            ;
; 2                                               ; 8                             ;
; 3                                               ; 8                             ;
; 4                                               ; 5                             ;
; 5                                               ; 8                             ;
; 6                                               ; 5                             ;
; 7                                               ; 4                             ;
; 8                                               ; 5                             ;
; 9                                               ; 28                            ;
; 10                                              ; 28                            ;
; 11                                              ; 8                             ;
; 12                                              ; 15                            ;
; 13                                              ; 8                             ;
; 14                                              ; 10                            ;
; 15                                              ; 14                            ;
; 16                                              ; 28                            ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.68) ; Number of LABs  (Total = 210) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 12                            ;
; 3                                            ; 7                             ;
; 4                                            ; 10                            ;
; 5                                            ; 2                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 6                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 9                             ;
; 13                                           ; 18                            ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 8                             ;
; 17                                           ; 9                             ;
; 18                                           ; 16                            ;
; 19                                           ; 18                            ;
; 20                                           ; 17                            ;
; 21                                           ; 7                             ;
; 22                                           ; 4                             ;
; 23                                           ; 6                             ;
; 24                                           ; 5                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 4                             ;
; 31                                           ; 2                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                  ;
+------------------------------------------------------------------+---------------------+
; Name                                                             ; Value               ;
+------------------------------------------------------------------+---------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 16                  ;
; Mid Slack - Fit Attempt 1                                        ; -3435               ;
; Internal Atom Count - Fit Attempt 1                              ; 4318                ;
; LE/ALM Count - Fit Attempt 1                                     ; 2669                ;
; LAB Count - Fit Attempt 1                                        ; 224                 ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.741               ;
; Inputs per LAB - Fit Attempt 1                                   ; 12.063              ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.156               ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:213;1:11          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:170;1:43;2:11     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:130;1:70;2:20;3:4 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:224               ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:29;1:131;2:64     ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:183;1:41          ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:170;1:53;2:1      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:29;1:172;2:23     ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:29;1:186;2:9      ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:193;1:31          ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:221;1:3           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:90;1:134          ;
; LEs in Chains - Fit Attempt 1                                    ; 1765                ;
; LEs in Long Chains - Fit Attempt 1                               ; 1454                ;
; LABs with Chains - Fit Attempt 1                                 ; 160                 ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                   ;
; Time - Fit Attempt 1                                             ; 4                   ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.172               ;
+------------------------------------------------------------------+---------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+--------------------------------------+--------+
; Name                                 ; Value  ;
+--------------------------------------+--------+
; Early Wire Use - Fit Attempt 1       ; 3      ;
; Early Slack - Fit Attempt 1          ; -2033  ;
; Mid Wire Use - Fit Attempt 1         ; 6      ;
; Mid Slack - Fit Attempt 1            ; -1950  ;
; Mid Wire Use - Fit Attempt 1         ; 6      ;
; Mid Slack - Fit Attempt 1            ; -1733  ;
; Late Wire Use - Fit Attempt 1        ; 6      ;
; Late Slack - Fit Attempt 1           ; -1733  ;
; Mid Wire Use - Fit Attempt 1         ; 6      ;
; Mid Slack - Fit Attempt 1            ; -1767  ;
; Peak Regional Wire - Fit Attempt 1   ; 0.000  ;
; Time - Fit Attempt 1                 ; 37     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 20.828 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 4.969  ;
+--------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 116         ;
; Early Wire Use - Fit Attempt 1      ; 6           ;
; Peak Regional Wire - Fit Attempt 1  ; 9           ;
; Mid Slack - Fit Attempt 1           ; -23         ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 8           ;
; Time - Fit Attempt 1                ; 2           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.125       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sat Jan 03 13:46:35 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Penelope -c Penelope
Info: Selected device EP2C8Q208C8 for design "Penelope"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C8 is compatible
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Promoted node _122MHZ (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Promoted node C8 
    Info: Promoted destinations to use location or clock signal Global Clock
Info: Pin C8 drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Promoted node reference 
    Info: Promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node clk_enable 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[14]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[15]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[16]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[17]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[13]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[12]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[11]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[10]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[9]
        Info: Destination node phase_accumulator:rx_phase_accumulator|phase_out[8]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Info: Ignoring invalid fast I/O register assignments
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 1 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 65 register duplicates
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 2195 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:05
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "C11" is assigned to location or region, but does not exist in design
    Warning: Node "C21" is assigned to location or region, but does not exist in design
    Warning: Node "_122MHZLVDS" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:10
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 1 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:21
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:37
Info: Estimated most critical path is register to register delay of 7.823 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y14_N31; Fanout = 3; REG Node = 'cic_q[0]'
    Info: 2: + IC(0.675 ns) + CELL(0.596 ns) = 1.271 ns; Loc. = LCCOMB_X24_Y14_N0; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~235'
    Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 1.357 ns; Loc. = LCCOMB_X24_Y14_N2; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~237'
    Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 1.443 ns; Loc. = LCCOMB_X24_Y14_N4; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~239'
    Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 1.529 ns; Loc. = LCCOMB_X24_Y14_N6; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~241'
    Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 1.615 ns; Loc. = LCCOMB_X24_Y14_N8; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~243'
    Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 1.701 ns; Loc. = LCCOMB_X24_Y14_N10; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~245'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 1.787 ns; Loc. = LCCOMB_X24_Y14_N12; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~247'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 1.873 ns; Loc. = LCCOMB_X24_Y14_N14; Fanout = 2; COMB Node = 'cicint:cic_Q|Add1~249'
    Info: 10: + IC(0.107 ns) + CELL(0.506 ns) = 2.486 ns; Loc. = LCCOMB_X24_Y13_N0; Fanout = 3; COMB Node = 'cicint:cic_Q|Add1~250'
    Info: 11: + IC(1.295 ns) + CELL(0.621 ns) = 4.402 ns; Loc. = LCCOMB_X25_Y14_N16; Fanout = 2; COMB Node = 'cicint:cic_Q|Add2~264'
    Info: 12: + IC(0.107 ns) + CELL(0.506 ns) = 5.015 ns; Loc. = LCCOMB_X25_Y13_N0; Fanout = 3; COMB Node = 'cicint:cic_Q|Add2~265'
    Info: 13: + IC(0.885 ns) + CELL(0.621 ns) = 6.521 ns; Loc. = LCCOMB_X26_Y13_N0; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~279'
    Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 6.607 ns; Loc. = LCCOMB_X26_Y13_N2; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~281'
    Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 6.693 ns; Loc. = LCCOMB_X26_Y13_N4; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~283'
    Info: 16: + IC(0.000 ns) + CELL(0.086 ns) = 6.779 ns; Loc. = LCCOMB_X26_Y13_N6; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~285'
    Info: 17: + IC(0.000 ns) + CELL(0.086 ns) = 6.865 ns; Loc. = LCCOMB_X26_Y13_N8; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~287'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 6.951 ns; Loc. = LCCOMB_X26_Y13_N10; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~289'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 7.037 ns; Loc. = LCCOMB_X26_Y13_N12; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~291'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 7.123 ns; Loc. = LCCOMB_X26_Y13_N14; Fanout = 2; COMB Node = 'cicint:cic_Q|Add3~293'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 7.209 ns; Loc. = LCCOMB_X26_Y13_N16; Fanout = 1; COMB Node = 'cicint:cic_Q|Add3~295'
    Info: 22: + IC(0.000 ns) + CELL(0.506 ns) = 7.715 ns; Loc. = LCCOMB_X26_Y13_N18; Fanout = 1; COMB Node = 'cicint:cic_Q|Add3~296'
    Info: 23: + IC(0.000 ns) + CELL(0.108 ns) = 7.823 ns; Loc. = LCFF_X26_Y13_N19; Fanout = 4; REG Node = 'cicint:cic_Q|Add3~296_OTERM351'
    Info: Total cell delay = 4.754 ns ( 60.77 % )
    Info: Total interconnect delay = 3.069 ns ( 39.23 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 5% of the available device resources
    Info: Peak interconnect usage is 8% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: clock_select[0]
        Info: Type bi-directional pin ext_10MHZ uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: PTT (inverted)
        Info: Type bi-directional pin PTT_in uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file C:/HPSDR/trunk/Penelope/Penelope.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 223 megabytes
    Info: Processing ended: Sat Jan 03 13:47:41 2009
    Info: Elapsed time: 00:01:06
    Info: Total CPU time (on all processors): 00:00:59


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/HPSDR/trunk/Penelope/Penelope.fit.smsg.


