\chapter{Корректность компиляции из обещающей модели в операционную модель ARMv8 POP}
\label{sec:armpop}

В этой главе %описывается результат, полученный диссертантом в \cite{Podkopaev-al:ECOOP17}:
доказывается корректность эффективной схемы компиляции из
подмножества обещающей модели памяти \cite{Kang-al:POPL17} в модель памяти ARMv8 POP \cite{Flur-al:POPL16}.
Рассмотренное подмножество обещающей модели состоит из расслабленных обращений памяти,
высвобождающего и приобретающего барьеров памяти.
%% Глава структурирована следующим образом.
%% В начале приводится высокоуровневое описание обещающей и ARMv8 POP моделей и мотивировка для доказательства
%% корректности компиляции между ними (раздел \ref{sec:armpop:motive}).
%% В разделе \ref{sec:armpop:examples} обе модели иллюстрируются на наборе примеров.
%% Далее, приводится описание идеи доказательства корректности компиляции между ними (раздел \ref{sec:armpop:highlevel}).
%% В разделах \ref{sec:armpop:armmodel}  и \ref{sec:armpop:promisemodel} приводятся формальные описания моделей.
%% \app{TODO}

%% Разделы \ref{}
%% формальное описание 

\section{Мотивация доказательства корректности компиляции}
\label{sec:armpop:motive}
Обещающая модель (\Promise MM)\label{acr:promise} является операционной моделью памяти для языков программирования.
Она похожа на $\OpCpp$ MM, описанную в предыдущей главе: память представляется как множество событий,
упорядоченных метками времени, а ключевым механизмом модели также являются фронты.
Существенным отличием обещающей модели от $\OpCpp$ MM является то, что первая предлагает семантический
способ для эмуляции переупорядочивания инструкций:
вместо того, чтобы откладывать операции, поток может \emph{пообещать}, что он в будущем сделает определенную запись;
обещанное сообщение становится доступным для чтения другими потоками.
Как следствие, обещающая модель поддерживает больше оптимизаций и ближе к C/C++11 MM.
Негативным отличием обещающей модели от $\OpCpp$ MM является то, что упомянутый механизм обещаний требует, чтобы
после каждого шага исполнения обещающей модели происходила \emph{сертификация} --- механизм, гарантирующий
отсутствие ``значений из воздуха''. Сертификация является алгоритмически неразрешимой в случае, когда обещающая
модель задана для языка, полного по Тьюрингу, и следовательно, в этом случае для обещающей невозможно
разработать интерпретатор.
Несмотря на это, научное сообщество рассматривает обещающую модель как кандидата на замену моделей памяти языков C/C++ и Java.
%% поэтому формальные результаты о модели имеют существенное значение.
Для того, чтобы модель действительно смогла стать частью стандартов этих языков, должна быть доказана корректность
компиляции во все основные целевые платформы: x86, Power, ARM.

Модель памяти ARMv8 POP является операционной и описывает многопоточное поведение процессорной
архитектуры ARMv8.0.
В этой версии архитектуры появилось несколько новых инструкций, которые предназначены не только упростить
компиляцию из языков C/C++11, но и повысить производительность целевых программ.
Так, в частности, в модели появились отдельные инструкции приобретающего чтения и высвобождающей записи.
Кроме того, модель ARMv8 POP является очень слабой, т.е. позволяет слабые сценарии
поведения, которые не наблюдаются в рамках других моделей памяти процессорных архитектур.

Для обещающей модели памяти ранее была доказана корректность компиляции в модели x86-TSO \cite{Sewell-al:CACM10} и
Power \cite{Alglave-al:TOPLAS14} в \cite{Kang-al:POPL17}. Доказательство было основано на том, что модели x86-TSO и Power
представимы в виде набора локальных переупорядочиваний, для которых доказана корректность в обещающей модели памяти,
над более строгими моделями.
Для более строгих моделей верно, что всех их сценарии поведения могут быть воспроизведены
в подмножестве обещающей модели, в котором не используется механизмы обещаний и, как следствие, сертификации.

Такой подход не применим для модели ARMv8 POP. Так, следующая программа в модели ARMv8 POP
имеет слабый сценарий поведения с результатом $a = 1$:
%, и этот результат не может быть объяснён без обещаний:
\begin{equation*}
\tag{ARM-weak}
\begin{tabular}{c}
  $\writeInst{x}{0}; \writeInst{y}{0};$ \\
\begin{tabular}{L || L || L}
  \readInst{a}{x}; \; \valuecom{1} & \readInst{b}{x}; & \readInst{c}{y}; \\
  \writeInst{x}{1}                 & \writeInst{y}{b} & \writeInst{x}{c} \\
\end{tabular}
\end{tabular}
\end{equation*}
В этой программе любое переупорядочивание инструкций невозможно, следовательно упомянутый сценарий поведения воспроизводим
в обещающей модели только с помощью механизма обещаний.

%% Приведенное в этой главе доказательство является единственным существенным формальным результатом о модели ARMv8 POP на данный момент.

\section{Описание моделей на примерах}
\label{sec:armpop:examples}

Мы начнём обсуждение ARMv8 POP и обещающей моделей с того, что покажем, как в них воспроизводится слабое поведение программы ${\rm MP}$.
\begin{equation*}
\tag{MP}
\begin{tabular}{c}
  $\writeInst{x}{0}; \writeInst{y}{0};$ \\
\begin{tabular}{L || L}
  \writeInst{x}{1}; & \readInst{a}{y}; ~\valuecom{1} \\
  \writeInst{y}{1} & \readInst{b}{x}~ ~\valuecom{0} \\
\end{tabular}
\end{tabular}
\end{equation*}
Схема компиляции из обещающей модели в ARMv8 POP, рассмотренная в доказательстве корректности компиляции, имеет следующий вид:
\[
  \begin{array}{c@{~~}@{~~}l@{~~}|@{~~}l@{~~}|@{~~}l@{~~}|@{~~}l}
    \textbf{Promise:} & \writeInstParam{\rlx}{x}{a} & \readInstParam{\rlx}{a}{x} &  \acqFence & \relFence \\[2pt]
    \textbf{ARMv8 POP:}     & \writeInst{x}{a}    & \readInst{a}{x}  &  \dmbLD & \dmbSY \\
  \end{array}
\]
Она является биекцией на инструкциях обоих моделей, поэтому все программы в этой главе будут представлены
в одном синтаксисе --- синтаксисе модели ARMv8 POP.

\subsection{Модель ARMv8 POP}
\label{sec:armvpop:armex}
Модель ARMv8 POP задана операционно, и, соответственно, существует некоторая абстрактная машина (\emph{ARM-машина})
которая описывает сценарии поведения в рамках этой модели.
ARM-машина состоит из двух компонент: \emph{подсистемы управления} (thread subsystem) и \emph{подсистемы памяти} (storage subsystem).
До некоторой степени эти подсистемы можно рассматривать как набор вычислительных ядер (подсистема управления), которые,
выполняя программу, посылают запросы в оперативную и кэш-память (подсистема памяти).
Подсистема памяти в ARM-машине представлена как иерархическая система \emph{буферов}, где каждый буфер является изменяемым
списком запросов, а у основания иерархической системы находится \emph{память} --- функция из локаций в значения.
Запросы бывают трёх видов: на чтение, на запись и барьер памяти.

\begin{figure}

\begin{subfigure}{.33\textwidth}
  \begin{tikzpicture}[scale = 1, transform shape]
    \storageTwoThreads
    \node[right] at (1, -0.2) {\storageFont $\writeInst{x}{1}$};
    \node[right] at (1,  0.2) {\storageFont $\writeInst{y}{1}$};
    \node[right] at (3.5, -0.2) {\storageFont $\readInst{a}{y}$};
    \node[right] at (3.5,  0.2) {\storageFont $\readInst{b}{x}$};
  \end{tikzpicture}
  \caption{}
  \label{fig:armvpop:mpstorage:1}
\end{subfigure}%
\begin{subfigure}{.33\textwidth}
  \begin{tikzpicture}[scale = 1, transform shape]
    \storageTwoThreads
    \node[right] at (1,  0) {\storageFont $\writeInst{x}{1}$};
    \node[right] at (2.25, -1.6) {\storageFont $\writeInst{y}{1}$};
    \node[right] at (2.25, -1.2) {\storageFont $\readInst{a}{y}$};
    \node[right] at (2.25, -0.8) {\storageFont $\readInst{b}{x}$};
  \end{tikzpicture}
  \caption{}
  \label{fig:armvpop:mpstorage:2}
\end{subfigure}%
\begin{subfigure}{.33\textwidth}
  \begin{tikzpicture}[scale = 1, transform shape]
    \storageTwoThreads
    \node[right] at (1,  0) {\storageFont $\writeInst{x}{1}$};
    \node[right] at (2.25, -1.4) {\storageFont $\writeInst{y}{1}$};
    \node[right] at (2.25, -1) {\storageFont $\readInst{b}{x}$};
  \end{tikzpicture}
  \caption{}
  \label{fig:armvpop:mpstorage:3}
\end{subfigure}
\caption{Состояние подсистемы памяти ARMv8 POP при исполнении программы ${\rm MP}$}
\label{fig:armvpop:mpstorage}
\end{figure}

Результат $[a = 1, b = 0]$ в ARM-машине может быть получен двумя способами.
Во-первых, подсистема управления имеет право исполнять инструкции не по порядку (out-of-order execution).
Так, первый поток в программе ${\rm MP}$ может отправить запрос на запись $\writeInst{y}{1}$ в подсистему памяти до запроса $\writeInst{x}{1}$,
а второй поток, соответственно, может увидеть эти запросы в отличном от программного порядке.
Во-вторых, подсистема памяти также может переупорядочить запросы внутри себя.
Так, сначала оба потока могут отправить по два запроса в подсистему памяти (см. рис. \ref{fig:armvpop:mpstorage:1}).
После этого подсистема переупорядочивает независимые запросы $\writeInst{x}{1}$ и $\writeInst{y}{1}$, отправляет $\writeInst{y}{1}$
в общий для двух потоков буфер, как и запросы второго потока (см. рис. \ref{fig:armvpop:mpstorage:2}).
Поскольку в общем буфере запросы $\writeInst{y}{1}$ и $\readInst{a}{y}$ находятся рядом, то подсистема памяти может послать
ответ $[a \leftarrow 1]$ на запрос $\readInst{a}{y}$ в подсистему управления (cм. рис. \ref{fig:armvpop:mpstorage:3}).
После этого запрос $\writeInst{x}{1}$ отправляется в общий буфер, а затем все оставшиеся запросы отправляются в память,
что приводит к результату $[a = 1, b = 0]$.

В разделе \ref{sec:overview:effcompl} было сказано, что аналогичный сценарий поведения в случае архитектуры Power может быть запрещен
с помощью барьеров памяти. Это верно и для модели ARMv8 POP. Так, следующая программа не имеет сценария поведения с результатом $[a = 1, b = 0]$:
\begin{equation*}
\tag{MP-SY-LD}\label{ex:MP-sy-ld}
\begin{tabular}{c}
  $\writeInst{x}{0}; \writeInst{y}{0};$ \\
\begin{tabular}{L || L}
  \writeInst{x}{1};  & \readInst{a}{y}; ~\valueneg{1} \\
  \dmbSY; & \dmbLD; \\
  \writeInst{y}{1}  & \readInst{b}{x} ~\valueneg{0} \\
\end{tabular}
\end{tabular}
\end{equation*}
\emph{Полный барьер} $\dmbSY$ в первом потоке заставляет подсистему управления отправить все три запроса в исходном порядке;
кроме того, запрос, соответствующий полному барьеру, не может быть переупорядочен с другими запросами внутри
подсистемы памяти%
\footnote{Вместо полного барьера в этой программе можно использовать \emph{барьер на запись} $\dmbST$,
однако барьер на запись не соответствует ни одной конструкции в обещающей модели, так же, как и в C/C++11 MM.}.
Так, барьер $\dmbSY$ гарантирует, что запрос $\writeInst{y}{1}$ попадает в общий буфер подсистемы памяти только после $\writeInst{x}{1}$.
Во втором потоке \emph{барьер на чтение} $\dmbLD$ запрещает подсистеме управления отправлять запрос на чтение $\readInst{b}{x}$ до того
момента, пока она не получит ответ на запрос $\readInst{a}{y}$.
Таким образом гарантируется, что если $a = 1$, то $b = 1$.

В приведенных выше сценариях было важно, что подсистема памяти может переупорядочивать лишь некоторые пары сообщений.
Какие пары могут быть переупорядочены, а какие не могут, определяется отношением $\reorderableRel{\e_{\rm old}}{\e_{\rm new}}$:
\begin{definition}
Запросы $\e_{\rm old}$ и $\e_{\rm new}$ могут быть \emph{переупорядочены}, что обозначается $\reorderableRel{\e_{\rm old}}{\e_{\rm new}}$,
если среди них нет полного барьера, и они оперируют над разными локациями.
\end{definition}

Отметим, что в доказательстве корректности компиляции рассматривается ослабленная версия модели ARMv8 POP \cite{Flur-al:POPL16},
которая допускает большее число сценариев поведения, поскольку в ней подсистема управления не отсылает запросы, соответствующие барьеру $\dmbLD$,
в подсистему памяти%
\footnote{
  Почему рассмотренная модель допускает большее число поведений?
  Предположим, что модель посылает запросы $\dmbLD$ в память, но они
  могут быть переупорядочены со всеми остальными.
  Такая модель, очевидно, допускает больше сценариев поведения, чем оригинальная, накладывающая ограничения на
  переупорядочивание с $\dmbLD$. Также очевидно, что полученная модель допускает те же сценарии, что и модель, которая
  не посылает запросы $\dmbLD$.
}.
Поскольку нам удалось доказать корректность компиляции для ослабленной версии модели, то корректность компиляции сохраняется
и для исходной модели.

Теперь рассмотрим сценарий поведения программы ${\rm ARM\text{-}weak}$,
в котором получается результат $[a = 1, b = 1, c = 1]$:
\begin{equation*}
\tag{ARM-weak}
\begin{tabular}{c}
  $\writeInst{x}{0}; \writeInst{y}{0};$ \\
\begin{tabular}{L || L || L}
  \readInst{a}{x}; \; \valuecom{1} & \readInst{b}{x}; & \readInst{c}{y}; \\
  \writeInst{x}{1}                 & \writeInst{y}{b} & \writeInst{x}{c} \\
\end{tabular}
\end{tabular}
\end{equation*}
Такой результат получается в модели ARMv8 POP, если у первого и второго потоков
есть общий буфер, который не виден третьему потоку.
Для получения результата $[a = 1, b = 1, c = 1]$ первый поток отправляет оба запроса
(на чтение $\readInst{a}{x}$ и на запись $\writeInst{x}{1}$)
в подсистему памяти, а второй поток отправляет запрос на чтение $\readInst{b}{x}$, и
после этого все запросы попадают в общий для первого и второго потоков буфер
(см. рис. \ref{fig:armvpop:armweakstorage:1}).
Поскольку запросы на чтение $\readInst{b}{x}$ и на запись $\writeInst{x}{1}$
находятся в одном буфере, и ближе к основной памяти находится запрос на запись,
то подсистема памяти может послать ответ $[b \leftarrow 1]$ второму потоку,
а сам поток после этого --- послать запрос $\writeInst{y}{1}$, который
через общий буфер и переупорядочивание с запросами о локации $x$ в нём
попадает в основную память
(см. рис. \ref{fig:armvpop:armweakstorage:2}). 
Теперь третий поток посылает запрос на чтение $\readInst{c}{y}$
(см. рис. \ref{fig:armvpop:armweakstorage:3}), который разрешается в общей памяти
с ответом $[c \leftarrow 1]$.
После этого третий поток посылает запрос на запись $\writeInst{x}{1}$
(см. рис. \ref{fig:armvpop:armweakstorage:4}), который далее используется для
отправки ответа на запрос чтения $\readInst{a}{x}$, приводя к результату $[a = 1, b = 1, c = 1]$.

\begin{figure}
\begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[scale = 1, transform shape]
    \storageThreeThreads
    \node[right] at (2.25, -0.4) {\storageFont $\readInst{b}{x}$};
    \node[right] at (2.25, -0.8) {\storageFont $\writeInst{x}{1}$};
    \node[right] at (2.25, -1.2) {\storageFont $\readInst{a}{x}$};
    \node at (4.125, -2.7) {\storageFont $\writeInst{x}{0}; \writeInst{y}{0}$};
\end{tikzpicture}
  \caption{}
  \label{fig:armvpop:armweakstorage:1}
\end{center}
\end{subfigure}%
\begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[scale = 1, transform shape]
    \storageThreeThreads
    \node[right] at (2.25, -0.6) {\storageFont $\writeInst{x}{1}$};
    \node[right] at (2.25, -1) {\storageFont $\readInst{a}{x}$};
    \node at (4.125, -2.7) {\storageFont $\writeInst{x}{0}; \writeInst{y}{1}$};
\end{tikzpicture}
  \caption{}
  \label{fig:armvpop:armweakstorage:2}
\end{center}
\end{subfigure}

\begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[scale = 1, transform shape]
    \storageThreeThreads
    \node[right] at (2.25, -0.6) {\storageFont $\writeInst{x}{1}$};
    \node[right] at (2.25, -1) {\storageFont $\readInst{a}{x}$};
    \node[right] at (4.125, -1.8) {\storageFont $\readInst{c}{y}$};
    \node at (4.125, -2.7) {\storageFont $\writeInst{x}{0}; \writeInst{y}{1}$};
\end{tikzpicture}
  \caption{}
  \label{fig:armvpop:armweakstorage:3}
\end{center}
\end{subfigure}%
\begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[scale = 1, transform shape]
    \storageThreeThreads
    \node[right] at (2.25, -0.6) {\storageFont $\writeInst{x}{1}$};
    \node[right] at (2.25, -1) {\storageFont $\readInst{a}{x}$};
    \node[right] at (4.125, -1.8) {\storageFont $\writeInst{x}{1}$};
    \node at (4.125, -2.7) {\storageFont $\writeInst{x}{0}; \writeInst{y}{1}$};
\end{tikzpicture}
  \caption{}
  \label{fig:armvpop:armweakstorage:4}
\end{center}
\end{subfigure}
\caption{Состояние подсистемы памяти ARMv8 POP при исполнении программы
  ${\rm ARM\text{-}weak}$}
\label{fig:armvpop:armweakstorage}
\end{figure}

\subsection{Абстрактная подсистема памяти: POP}
В \cite{Flur-al:POPL16} подсистема памяти модели ARM представлена в двух вариантах:
Flowing и POP\label{acr:pop} (partial order propagation).
Несмотря на то, что мы называем модель из \cite{Flur-al:POPL16} моделью ARMv8 POP,
до этого момента в примерах использовалась подсистема памяти Flowing, поскольку
она более наглядна.
Тем не менее, у Flowing есть два ключевых недостатка, которые решаются в POP ---
более абстрактном вариантом подсистемы памяти.
Во-первых, вместо того, чтобы представлять буфер как список запросов и
рассматривать в нём перестановки, математически удобнее представлять его как
частично упорядоченное множество.
Во-вторых, подсистема Flowing требует введения конкретной топологии буферов,
что при рассуждениях о всех сценариях поведения программы заставляет
дополнительно рассматривать и варианты топологий.

В подсистеме POP нет линейных буферов и фиксированной топологии.
Вместо этого состояние подсистемы представляется как тройка
$\angled{\Evt, \Ord, \Prop}$, где
$\Evt$ --- это множество текущих запросов в подсистеме,
$\Ord$ --- это частичный порядок на запросах из $\Evt$, а
$\Prop$ --- функция, которая по идентификатору потока возвращает
множество ``распространённых'' на поток запросов.
Если запросы $\e$ и $\e'$ упорядочены отношением $\Ord$, т.е. $\Ord(\e, \e')$,
то мы пишем $\e <_{\Ord} \e'$.

Для того, чтобы понять, как подсистема POP работает и соотносится с подсистемой Flowing,
рассмотрим слабый сценарий поведения следующей программы с результатом $[a = 1, b = 1, c = 0]$:
\begin{equation*}
\tag{WRC-data-addr}\label{ex:WRC+data+addr}
\begin{tabular}{L || Ll || Ll}
\writeInst{x}{1}; & \readInst{a}{x};  & \valuecom{1} & \readInst{b}{y}; & \valuecom{1} \\
                  & \writeInst{y}{a}  &              & \readInst{c}{x + b * 0} & \valuecom{0}  \\
\end{tabular}
\end{equation*}
В данной программе подсистема управления модели ARMv8 POP во втором и третьем потоках
не может отправить запросы, относящиеся ко второй строке, пока не получит ответ на первые
инструкции. Это связано с тем, что во втором потоке между инструкциями существует зависимость по данным,
а в третьем --- мнимая (fake) зависимость по адресу.
Таким образом, эффект слабого сценария поведения в ARMv8 POP должен быть получен за счёт
подсистемы памяти. 

\begin{figure}
  \begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[baseline=-20pt,scale = 1, transform shape]
  \storageThreeThreadsWRC
  \node[right] at (1  ,  0) {\storageFont $m: \writeInst{x}{1}$};
  \node[right] at (3.5,  0) {\storageFont $n: \readInst{a}{x}$};
  \node[right] at (6  ,  0) {\storageFont $o: \readInst{b}{y}$};
  \node at (4.125, -2.7) {\storageFont $k: \writeInst{x}{0}; \; l: \writeInst{y}{0}$};
\end{tikzpicture}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:1}
  \end{subfigure}%
  \begin{subfigure}{.5\textwidth}
\begin{center}
\parbox{63mm}{$\begin{array}{@{}r@{~}l@{}}
  \Evt      &= \{k, l, m, n, o\} \\
  \Ord      &= \{ (k, m), (k, n), (l, o) \} \\
  \Prop(T1) &= \{k, l, m\} \\
  \Prop(T2) &= \{k, l, n\} \\
  \Prop(T3) &= \{k, l, o\} \\
\end{array}$}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:2}
  \end{subfigure}
  \hrule

  \begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[baseline=-20pt,scale = 1, transform shape]
    \storageThreeThreadsWRC
    \node[right] at (2.25, -1.0) {\storageFont $m: \writeInst{x}{1}$};
    \node[right] at (3.5 ,    0) {\storageFont $n: \readInst{a}{x}$};
    \node[right] at (6    ,   0) {\storageFont $o: \readInst{b}{y}$};
    \node at (4.125, -2.7) {\storageFont $k: \writeInst{x}{0}; \; l: \writeInst{y}{0}$};
\end{tikzpicture}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:3}
  \end{subfigure}%
  \begin{subfigure}{.5\textwidth}
\begin{center}
\parbox{63mm}{$\begin{array}{@{}r@{~}l@{}}
  \Evt      &= \{k, l, m, n, o\} \\
  \Ord      &= \{ (k, m), (k, n), \\
            & ~~\quad (l, o), \graybox{(m, n)} \} \\
  \Prop(T1) &= \{k, l, m\} \\
  \Prop(T2) &= \{k, l, n, \graybox{m}\} \\
  \Prop(T3) &= \{k, l, o\} \\
\end{array}$}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:4}
  \end{subfigure}
  \hrule

  \begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[baseline=-20pt,scale = 1, transform shape]
    \storageThreeThreadsWRC
    \node[right] at (2.25, -1.2) {\storageFont $m: \writeInst{x}{1}$};
    \node[right] at (2.25, -0.8) {\storageFont $n: \readInst{a}{x}$};
    \node[right] at (6    ,   0) {\storageFont $o: \readInst{b}{y}$};
    \node at (4.125, -2.7) {\storageFont $k: \writeInst{x}{0}; \; l: \writeInst{y}{0}$};
\end{tikzpicture}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:5}
  \end{subfigure}%
  \begin{subfigure}{.5\textwidth}
\begin{center}
\parbox{63mm}{$\begin{array}{@{}r@{~}l@{}}
  \Evt      &= \{k, l, m, n, o\} \\
  \Ord      &= \{ (k, m), (k, n), \\
            & ~~\quad (l, o), (m, n) \} \\
  \Prop(T1) &= \{k, l, m, \graybox{n} \} \\
  \Prop(T2) &= \{k, l, n, m\} \\
  \Prop(T3) &= \{k, l, o\} \\
\end{array}$}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:6}
  \end{subfigure}
  \caption{Состояние подсистем Flowing и POP при исполнении программы ${\rm WRC\text{-}data\text{-}addr}$}
\end{figure}
\begin{figure}\ContinuedFloat
  \begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[baseline=-20pt,scale = 1, transform shape]
    \storageThreeThreadsWRC
    \node[right] at (2.25, -1.0) {\storageFont $m: \writeInst{x}{1}$};
    \node[right] at (3.5,     0) {\storageFont $p: \writeInst{y}{1}$};
    \node[right] at (6    ,   0) {\storageFont $o: \readInst{b}{y}$};
    \node at (4.125, -2.7) {\storageFont $k: \writeInst{x}{0}; \; l: \writeInst{y}{0}$};
\end{tikzpicture}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:7}
  \end{subfigure}%
  \begin{subfigure}{.5\textwidth}
\begin{center}
\parbox{63mm}{$\begin{array}{@{}r@{~}l@{}}
  \Evt      &= \{k, l, m, o, \graybox{p}\} \\
  \Ord      &= \{ (k, m), (l, o), \graybox{(l, p)} \} \\
  \Prop(T1) &= \{k, l, m\} \\
  \Prop(T2) &= \{k, l, m, \graybox{p}\} \\
  \Prop(T3) &= \{k, l, o\} \\
\end{array}$}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:8}
  \end{subfigure}
  \hrule

  \begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[baseline=-20pt,scale = 1, transform shape]
    \storageThreeThreadsWRC
    \node[right] at (2.25, -1.0) {\storageFont $m: \writeInst{x}{1}$};
    \node[right] at (6    ,   0) {\storageFont $o: \readInst{b}{y}$};
    \node at (4.125, -2.7) {\storageFont $k: \writeInst{x}{0}; \; p: \writeInst{y}{1}$};
\end{tikzpicture}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:9}
  \end{subfigure}%
  \begin{subfigure}{.5\textwidth}
\begin{center}
\parbox{63mm}{$\begin{array}{@{}r@{~}l@{}}
  \Evt      &= \{k, l, m, o, p\} \\
  \Ord      &= \{ (k, m), (l, o), \\
            & ~~\quad (l, p), \graybox{(p, o)} \} \\
  \Prop(T1) &= \{k, l, m, \graybox{p}\} \\
  \Prop(T2) &= \{k, l, m, p\} \\
  \Prop(T3) &= \{k, l, o, \graybox{p}\} \\
\end{array}$}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:10}
  \end{subfigure}
  \hrule

  \begin{subfigure}{.5\textwidth}
\begin{center}
\begin{tikzpicture}[baseline=-20pt,scale = 1, transform shape]
    \storageThreeThreadsWRC
    \node[right] at (2.25, -1.0) {\storageFont $m: \writeInst{x}{1}$};
    \node[right] at (6    ,   0) {\storageFont \phantom{$o: \readInst{b}{y}$}};
    \node[right] at (4.125,  -2) {\storageFont $o: \readInst{b}{y}$};
    \node at (4.125, -2.7) {\storageFont $k: \writeInst{x}{0}; \; p: \writeInst{y}{1}$};
\end{tikzpicture}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:11} 
  \end{subfigure}%
  \begin{subfigure}{.5\textwidth}
\begin{center}
\parbox{63mm}{$\begin{array}{@{}r@{~}l@{}}
  \Evt      &= \{k, l, m, o, p\} \\
  \Ord      &= \{ (k, m), (l, o), \\
            & ~~\quad (l, p), (p, o) \} \\
  \Prop(T1) &= \{k, l, m, p, \graybox{o}\} \\
  \Prop(T2) &= \{k, l, m, p, \graybox{o}\} \\
  \Prop(T3) &= \{k, l, o, p\} \\
\end{array}$}
\end{center}
    \caption{}
    \label{fig:armvpop:flpop:12}
  \end{subfigure}

  \caption{Состояния подсистем Flowing и POP при исполнении программы ${\rm WRC\text{-}data\text{-}addr}$ (продолжение)}
  \label{fig:armvpop:flpop}
\end{figure}

Для того, чтобы воспроизвести упомянутый результат, в рамках подсистемы Flowing нужно
выбрать такую же топологию буферов, как и для слабого сценария поведения программы
${\rm ARM\text{-}weak}$, т.е. должен присутствовать буфер, общий для первого и второго потоков.

Пусть все три потока отправили по одному запросу в подсистему памяти.
Соответствующие состояния Flowing и POP представлены на
рис. \ref{fig:armvpop:flpop:1} и \ref{fig:armvpop:flpop:2}.
Заметим, что для краткости мы помечаем запросы в Flowing буквенными
идентификаторами и используем их в описании состояния POP.

Когда поток $T$ отправляет запрос $\e$ в подсистему памяти POP,
во множество $\Ord$ добавляется по ребру $(\e', \e)$
для каждого запроса $\e'$, о котором поток $T$ осведомлён (т.е. $\e' \in \Prop(T)$)
и который также не может быть переупорядочен с $\e$ (т.е. $\notReorderableRel{\e'}{\e}$).
Поэтому на рис. \ref{fig:armvpop:flpop:2} отношение $\Ord$ не пусто ---
в нём присутствуют ребра, связывающие отправленные потоками запросы
с инициализирующими записями в локации.

Далее, подсистема памяти может перенести запрос $m: \writeInst{x}{1}$ в буфер, общий
для первого и второго потоков. В терминах подсистемы POP это означает,
что второй поток оказывается осведомлён об этом запросе
(см. рис. \ref{fig:armvpop:flpop:3} и \ref{fig:armvpop:flpop:4}).
Запрос $m$ попадает во множество $\Prop(T2)$, а в отношение $\Ord$ добавляется
ребро $(m, n)$.

В общем случае, когда поток $T'$ оказывается осведомлён о запросе $\e$ потока $T$,
т.е., в терминах Flowing, $\e$ попадает в видимый для $T'$ буфер,
или, в терминах POP, $\e$ становится элементом $\Prop(T')$, то
подсистема POP добавляет по ребру $(\e, \e')$ во множество $\Ord$
для каждого запроса $\e' \in \Prop(T') \setminus \Prop(T)$, если
запросы не могут быть переупорядочены (т.е. $\notReorderableRel{\e}{\e'}$)
и между ними нет обратного ребра $(\e', \e)$ в отношении $\Ord$.
В данном сценарии программы ${\rm WRC\text{-}data\text{-}addr}$
запросы $m$ и $n$ не переупорядочиваемы, т.к. они оперируют одной и той же локацией $x$,
поэтому на рис. \ref{fig:armvpop:flpop:4} между ними появляется $\Ord$-ребро.

Далее, запрос $n$ попадает в буфер, общий для первого и второго потоков 
(подсистема Flowing, рис. \ref{fig:armvpop:flpop:5}), что
соответствует тому, что первый поток становится осведомлённым о запросе $n$
(подсистема POP, рис. \ref{fig:armvpop:flpop:6}).
Теперь запрос $n : \readInst{a}{x}$ непосредственно следует за запросом $m : \writeInst{x}{1}$
в общем для первого и второго потоков буфере (подсистема Flowing),
о запросах осведомлены одни и те же потоки, и между ними нет никакого запроса в отношении $\Ord$
(подсистема POP).
Это означает, что и Flowing, и POP могут отправить ответ $[n \leftarrow 1]$ на запрос $n: \readInst{a}{x}$.
После получения ответа второй поток отправляет запрос $p: \writeInst{y}{1}$ в подсистему памяти
(см. рис. \ref{fig:armvpop:flpop:7} и \ref{fig:armvpop:flpop:8}).
Далее, подсистема памяти отправляет запрос $p: \writeInst{y}{1}$ в общий буфер и в основную память
(см. рис. \ref{fig:armvpop:flpop:9}, подсистема Flowing), и после этого первый и третий потоки
оказываются осведомлёнными о нём
(см. рис. \ref{fig:armvpop:flpop:10}, подсистема POP).
Заметим, что поскольку в подсистеме POP нет фиксированной топологии буферов, подсистема может
осведомить первый поток о запросе $p$, а потом --- третий поток, или наоборот.

Теперь запрос $o: \readInst{b}{y}$ может попасть в общий для всех потоков буфер
(см. рис. \ref{fig:armvpop:flpop:11} и \ref{fig:armvpop:flpop:12}) и затем в память, что
приведёт к отправке ответа $[b \leftarrow 1]$ на него.
После этого третий поток посылает запрос $\readInst{c}{x}$.
Этот запрос, попав в основную память, получает ответ $[c \leftarrow 0]$.
В конце сценария поведения запрос $m : \writeInst{x}{1}$ попадает в память.
Итак, мы получили результат $[a = 1, b = 1, c = 0]$.

В конце исполнения программы в модели ARMv8 POP с подсистемой POP все выпущенные запросы записи и барьеров
памяти попадают в основную память, и, соответственно, все потоки оказываются осведомлены о них.
Следовательно, все записи в одну локацию тотально упорядочиваются отношением $\Ord$.
В рамках описанного ниже доказательства корректности компиляции этот порядок используется для введения меток времени
на запросах записи в подсистеме памяти.

В доказательстве корректности компиляции используется именно подсистема POP,
поскольку в \cite{Flur-al:POPL16} доказано, что подсистема POP допускает все сценарии поведения,
возможные с подсистемой Flowing, и кроме того является более абстрактной.

\subsection{Обещающая модель}

Как уже было отмечено в этой главе, обещающая модель памяти, аналогично $\OpCpp$ MM, использует
метки времени, базовые фронты и фронты сообщений.
Так, слабый сценарий поведения программы ${\rm MP}$, имеющий результат $[a = 1, b = 0]$, имеет
абсолютно ту же структуру в обещающей модели, что и в $\OpCpp$ MM.
Кратко проиллюстрируем его. 
\begin{equation*}
\tag{MP}
\begin{tabular}{c}
  $\writeInst{x}{0}; \writeInst{y}{0};$ \\
\begin{tabular}{L || L}
  \writeInst{x}{1}; & \readInst{a}{y}; ~\valuecom{1} \\
  \writeInst{y}{1} & \readInst{b}{x}~ ~\valuecom{0} \\
\end{tabular}
\end{tabular}
\end{equation*}
После исполнения инициализирующих записей и старта потоков память и базовые фронты потоков имеют следующие значения:
\[
\begin{array}{l}
M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [y@\tstamp{0}]}\}; \\
T1.\Rcur = [x@\tstamp{0}, y@\tstamp{0}];
\quad T2.\Rcur = [x@\tstamp{0}, y@\tstamp{0}].
\end{array}
\]
После того, как левый поток выполнил обе записи, в памяти появляются два новых сообщения,
и базовый фронт первого потока обновляется:
\[
\begin{array}{l}
M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [x@\tstamp{0}]},\\
\quad \quad \quad \graybox{\angled{x:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{0}]}}, \graybox{\angled{y:1@\tstamp{1}, [x@\tstamp{0}, y@\tstamp{1}]}}\}; \\
T1.\Rcur = [x@\graybox{\tstamp{1}}, y@\graybox{\tstamp{1}}]; \quad T2.\Rcur = [x@\tstamp{0}, y@\tstamp{0}].
\end{array}
\]
Теперь второй поток может прочитать новое сообщение $\angled{y:1@\tstamp{1}, [x@\tstamp{0}, y@\tstamp{1}]}$ и
старое сообщение $\angled{x:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{0}]}$, что приводит к результату $[a = 1, b = 0]$.

Рассмотрим, как слабый сценарий поведения с результатом $[a = 1, b = 0]$ программы ${\rm MP\text{-}SY\text{-}LD}$
запрещается в обещающей модели:
\begin{equation*}
\tag{MP-SY-LD}
\begin{tabular}{c}
  $\writeInst{x}{0}; \writeInst{y}{0};$ \\
\begin{tabular}{L || L}
  \writeInst{x}{1}; & \readInst{a}{y}; ~\valueneg{1} \\
  \dmbSY;           & \dmbLD; \\
  \writeInst{y}{1}  & \readInst{b}{x} ~\valueneg{0} \\
\end{tabular}
\end{tabular}
\end{equation*}
В рассматриваемой нами схеме компиляции барьеры $\dmbSY$ и $\dmbLD$ являются результатами компиляции
высвобождающего и приобретающего барьеров соответственно.
Для их поддержки в обещающей модели используются высвобождающий ($\Rrel$) и приобретающий ($\Racq$)
фронты потоков.
Последний аналогичен приобретающему фронту в $\OpCpp$ MM.

После выполнения инициализирующих записей и старта потоков конфигурация абстрактной машины, реализующей
обещающую модель (т.н. \emph{обещающей машины}), выглядит следующим образом:
\[
\begin{array}{l l l}
\multicolumn{3}{l}{M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [y@\tstamp{0}]}\}; } \\
T1.\Rcur = [x@\tstamp{0}, y@\tstamp{0}]; & 
T1.\Racq = [x@\tstamp{0}, y@\tstamp{0}]; & 
T1.\Rrel = [x@\tstamp{0}, y@\tstamp{0}];           \\
T2.\Rcur = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Racq = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Rrel = [x@\tstamp{0}, y@\tstamp{0}]. \\
\end{array}
\]
После того, как первый поток выполнил запись $\writeInst{x}{1}$, в память добавляется новое сообщение,
а базовый и приобретающий фронты потока обновляются соответствующей меткой времени:
\[
\begin{array}{l l l}
\multicolumn{3}{l}{M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [y@\tstamp{0}]},
  \graybox{\angled{x:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{0}]}} \}; } \\
T1.\Rcur = [x@\graybox{\tstamp{1}}, y@\tstamp{0}]; & 
T1.\Racq = [x@\graybox{\tstamp{1}}, y@\tstamp{0}]; & 
T1.\Rrel = [x@\tstamp{0}, y@\tstamp{0}];           \\
T2.\Rcur = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Racq = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Rrel = [x@\tstamp{0}, y@\tstamp{0}]. \\
\end{array}
\]
При этом фронтом сообщения становится высвобождающий фронт $\Rrel$ первого потока, увеличенный на метку времени
сообщения по целевой локации.

После того, как первый фронт выполняет высвобождающий барьер, который в программе представлен его скомпилированным
вариантом $\dmbSY$, высвобождающий фронт $\Rrel$ потока становится равен базовому фронту:
\[
\begin{array}{l l l}
\multicolumn{3}{l}{M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [y@\tstamp{0}]},
  \angled{x:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{0}]} \};} \\
T1.\Rcur = [x@\tstamp{1}, y@\tstamp{0}];           &
T1.\Racq = [x@\tstamp{1}, y@\tstamp{0}];           &
T1.\Rrel = [x@\graybox{\tstamp{1}}, y@\tstamp{0}]; \\
T2.\Rcur = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Racq = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Rrel = [x@\tstamp{0}, y@\tstamp{0}]. \\
\end{array}
\]
После этого первый поток выполняет вторую запись по тем же правилам, что и первую:
\[
\begin{array}{l l l}
\multicolumn{3}{l}{M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [y@\tstamp{0}]},} \\
\multicolumn{3}{l}{
\quad \quad \quad \angled{x:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{0}]}, \graybox{\angled{y:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{1}]}} \};} \\
T1.\Rcur = [x@\tstamp{1}, y@\graybox{\tstamp{1}}]; &
T1.\Racq = [x@\tstamp{1}, y@\graybox{\tstamp{1}}]; &
T1.\Rrel = [x@\tstamp{1}, y@\tstamp{0}]; \\
T2.\Rcur = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Racq = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Rrel = [x@\tstamp{0}, y@\tstamp{0}]. \\
\end{array}
\]
Теперь второй поток может выполнить чтение из добавленного сообщения, получая $a = 1$.
При этом базовый фронт потока $\Rcur$ обновляется на $[y@\tstamp{1}]$, а приобретающий $\Racq$ --- на фронт сообщения,
$[x@\tstamp{1}, y@\tstamp{1}]$, как это было в $\OpCpp$ MM:
\[
\begin{array}{l l l}
\multicolumn{3}{l}{M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [y@\tstamp{0}]},} \\
\multicolumn{3}{l}{
\quad \quad \quad \angled{x:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{0}]}, \angled{y:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{1}]} \};} \\
T1.\Rcur = [x@\tstamp{1}, y@\tstamp{1}]; &
T1.\Racq = [x@\tstamp{1}, y@\tstamp{1}]; &
T1.\Rrel = [x@\tstamp{1}, y@\tstamp{0}]; \\
T2.\Rcur = [x@\tstamp{0}, y@\tstamp{0}]; &
T2.\Racq = [x@\graybox{\tstamp{1}}, y@\graybox{\tstamp{1}}]; &
T2.\Rrel = [x@\tstamp{0}, y@\tstamp{0}]. \\
\end{array}
\]
После выполнения приобретающего барьера, который в программе представлен его скомпилированным вариантом $\dmbLD$,
базовый фронт $\Rcur$ второго потока становится равным приобретающему фронту $\Racq$:
\[
\begin{array}{l l l}
\multicolumn{3}{l}{M = \{\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}, \angled{y:0@\tstamp{0}, [y@\tstamp{0}]},} \\
\multicolumn{3}{l}{
\quad \quad \quad \angled{x:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{0}]}, \angled{y:1@\tstamp{1}, [x@\tstamp{1}, y@\tstamp{1}]} \};} \\
T1.\Rcur = [x@\tstamp{1}, y@\tstamp{1}]; &
T1.\Racq = [x@\tstamp{1}, y@\tstamp{1}]; &
T1.\Rrel = [x@\tstamp{1}, y@\tstamp{0}]; \\
T2.\Rcur = [x@\graybox{\tstamp{1}}, y@\graybox{\tstamp{1}}] &
T2.\Racq = [x@\tstamp{1}, y@\tstamp{1}]; &
T2.\Rrel = [x@\tstamp{0}, y@\tstamp{0}]. \\
\end{array}
\]
Теперь второй поток не может прочитать старое сообщение $\angled{x:0@\tstamp{0}, [x@\tstamp{0}]}$, т.к.
$T2.\Rcur(x) = \tstamp{1} > \tstamp{0}$. Таким образом, результат $[a = 1, b = 0]$ запрещается.

Перейдем к рассмотрению слабого сценария поведения программы ${\rm ARM\text{-}weak}$ с результатом $[a = 1, b = 1, c = 1]$
в обещающей модели%
\footnote{Стоит отметить, что такой результат для программы ${\rm ARM\text{-}weak}$ невозможен в $\OpCpp$ MM,
  но возможен в C/C++11 MM.}.
\begin{equation*}
\tag{ARM-weak}
\begin{tabular}{c}
  $\writeInst{x}{0}; \writeInst{y}{0};$ \\
\begin{tabular}{L || L || L}
  \readInst{a}{x}; \; \valuecom{1} & \readInst{b}{x}; & \readInst{c}{y}; \\
  \writeInst{x}{1}                 & \writeInst{y}{b} & \writeInst{x}{c} \\
\end{tabular}
\end{tabular}
\end{equation*}

Для того, чтобы получить интересующий нас результат, обещающая модель, в соответствии со своим названием,
использует \emph{механизм обещаний}.
Так, в любой момент исполнения поток может сделать одно из двух следующих действий:
либо выполнить следующую инструкцию, либо \emph{пообещать} сделать некоторую запись в будущем.
Когда поток $T$ обещает сделать запись, он добавляет в память машины сообщение $\angled{\loc:\stval@\tau,\R}$, где
$\tau$ --- уникальная метка времени локации $\loc$, которая больше, чем $T.\Rcur(\tau)$.
После этого сообщение становится доступным для чтения другими потоками по обычным правилам, но сам поток $T$
не может читать из этого сообщения, пока не выполнит обещание.
Для того, чтобы проверять данное условие, у каждого потока имеется множество обещанных, но ещё не выполненных сообщений $T.\PromSet$.
После каждого перехода в обещающей машине поток, совершивший данный переход, должен пройти \emph{сертификацию},
т.е. показать, что может выполнить все свои обещания в текущем состоянии памяти, будучи запущенным в изоляции.
Процесс сертификации позволяет решить проблему ``значений из воздуха''.

Результат $[a = 1, b = 1, c = 1]$ для программы ${\rm ARM\text{-}weak}$ в обещающей машине получается следующим образом.
После выполнения инициализирующих записей и старта дочерних потоков первый поток обещает сообщение
$\angled{x:1@\tstamp{2},[x@\tstamp{2},y@\tstamp{0}]}$%
\footnote{Отметим ещё одно отличие обещающей модели и $\OpCpp$ MM.
В $\OpCpp$ MM метки времени являются натуральными числами, и когда поток делает запись сообщения,
метка времени сообщения равна увеличенной на единицу максимальной метке по соответствующей локации.
В обещающей модели метки времени представлены положительными вещественными числами, и при добавлении
нового сообщения его метка времени может быть произвольной с точностью до базового фронта соответствующего потока.}.
После этого второй поток прочитывает данное сообщение, получая $b = 1$, и выполняет запись,
добавляя сообщение $\angled{y:1@\tstamp{1},[x@\tstamp{0},y@\tstamp{1}]}$ в память.
Далее, третий поток прочитывает добавленное сообщение, получая $c = 1$, и добавляет в память сообщение
$\angled{x:1@\tstamp{1},[x@\tstamp{1},y@\tstamp{0}]}$.
Первый поток прочитывает это сообщение, получая $a = 1$, и после этого выполняет данное ранее обещание
$\angled{x:1@\tstamp{2},[x@\tstamp{2},y@\tstamp{0}]}$, исполняя инструкцию записи
$\writeInst{x}{1}$.

\section{Основные идеи доказательства корректности компиляции}
\label{sec:armpop:highlevel}

В разделе \ref{sec:overview:effcompl} было представлено следующее определение понятия корректности компиляции:
все результаты, возможные для скомпилированной программы в целевой модели памяти,
должны быть также возможны и для изначальной программы в исходной модели памяти.
Поскольку рассматриваемая в этой главе схема компиляции является биекцией,
мы можем считать, что изначальная и скомпилированная программы совпадают.
Соответственно, нам надо показать, что для любой программы в синтаксисе модели
ARMv8 POP и её произвольного сценария поведения в модели ARMv8 POP существует
сценарий поведения этой программы с тем же результатом в обещающей модели.

До этого момента в рассмотренных примерах под результатом сценария мы понимали значение
локальных переменных после исполнения программы.
Тем не менее, для формального определения корректности компиляции между
обещающей и ARMv8 POP моделей под результатом сценария удобнее понимать 
\emph{финальное состояние памяти} --- функцию, которая по локации
возвращает значение её последней записи.
Так, в случае модели ARMv8 POP под последней записью в локацию $\loc$ понимается
запрос $\writeInst{\loc}{\val}$, попавший последним в основную память,
а в случае обещающей модели --- сообщение $\angled{\loc:\val@\tau,\R}$,
где $\tau$ является максимумом среди всех остальных сообщений в $\loc$.

%% Два рассмотренных определения результата сценария взаимозаменяемы
%% в контексте утверждения о корректности компиляции, поскольку
%% в нём рассматриваются все возможные программы и их сценарии поведения.

Также отметим, что далее будут рассматриваться только конечные сценарии поведения
в рамках модели ARMv8 POP, т.к. для рассмотрения не завершающихся сценариев пришлось
бы ввести ограничения на спекулятивное исполнение программ, которого в модели нет.
Так, следующая программа в модели ARMv8 POP имеет сценарий поведения,
в котором соответствующий поток бесконечно посылает запросы на чтение и
не получает на них ответы:
\[\begin{array}{l}
\readInst{a}{x}; \\
\ifGotoInst{a \not = 0}{{-1}}
\end{array}\]
Здесь инструкция $\ifGotoInst{cond}{shift}$ имеет следующую семантику:
если выражение $cond$ вычисляется к истинному (не нулевому) значению,
то к указателю инструкций потока прибавляется значение $shift$,
иначе --- прибавляется единица, т.е. управление переходит к следующей инструкции.

%% Учитывая упомянутое ограничение, центральная теорема главы формулируется так:
Центральная теорема данной главы, которая утверждает корректность компиляции,
формулируется следующим образом:
\begin{theorem}
  \label{armvpop:mainthm}
  Для любой программы $\Cfarm$ и её сценария поведения в модели ARMv8 POP,
  $\Cfarm \vdash \sinit \armStepP^{*} \s$,
  где $\s$ --- финальное состояние, $\finalStateP(\s, \Cfarm)$,
  существует сценарий поведения этой программы в обещающей модели,
  $\Cfprom \vdash \pinit \promStep^{*} \p$,
  где $\p$ --- финальное состояние $\finalStateProm(\p, \Cfprom)$;
  при этом состояния памяти в $\s$ и $\p$ совпадают, $\sameMemory(\s, \p)$.
\end{theorem}

Стандартной техникой для доказательства таких утверждений является
\emph{симуляция} \cite{Milner:Book89, Lynch-Vaandrager:IC95, Lynch-Vaandrager:IC96}.
Для этого определяется \emph{отношение симуляции}, связывающее состояния соответствующих
абстрактных машин, и показывается, что если текущие состояния машин
связаны этим отношением, и симулируемая машина (в нашем случае это ARM-машина)
делает шаг, то симулирующая машина (в нашем случае это обещающая машина) может сделать ноль
и более шагов так, чтобы новые состояния машин были также связаны отношением симуляции.

В доказательстве автор диссертации также использовал технику симуляции, однако не напрямую.
Это связано со следующими особенностями нашего случая.
\begin{enumerate}
  \item В каждый момент исполнения в обещающей машине имеется тотальный
    порядок на сообщениях в конкретную локацию --- метки времени.
    В то же время в модели ARMv8 POP тотальный порядок на запросах записи 
    в локацию может быть гарантированно определён только в конце исполнения.
  \item В модели ARMv8 POP тот факт, что запрос чтения был удовлетворён
    из конкретного запроса записи, накладывает ограничения на дальнейшее исполнение,
    однако эти ограничения не определяются явно, как это делается с помощью
    фронтов в обещающей модели.
  \item ARM-машина может исполнять разные типы инструкций не по порядку,
    в частности, инструкции записи и инструкции чтения, тогда как
    обещающая машина --- только инструкции записи (механизм обещаний).
\end{enumerate}

Отношение симуляции обычно предоставляет достаточно сильную связь между компонентами машин.
Так, в нашем случае естественно было бы ожидать, что это отношение связывает
каждое конкретное сообщение в памяти обещающей машины с некоторым запросом записи
в подсистеме памяти ARM-машины. Тем не менее, первые две особенности, упомянутые
выше, не позволяют этого сделать.
Чтобы преодолеть данное ограничение, автор диссертационного исследования
вводит промежуточную машину \ARMt.
Она является версией ARM-машины, в которой каждый запрос записи $w$, попавший в
подсистему памяти, дополнительно помечен следующей информацией:
(i) меткой времени;
(ii) множеством запросов записи и барьеров памяти $S$, о которых гарантированно
становится осведомлён поток, прочитавший из запроса $w$;
(iii) фронтом, представляющим множество $S$.
При этом метка времени запроса $w$ отражает то, в каком порядке относительно других запросов записи в ту же
локацию запрос $w$ попадёт в основную память машины.
Тем не менее, в тот момент, когда запрос записи попадает в подсистему памяти, обычная
ARM-машина не может гарантировать никакого конкретного места в этом порядке для запроса.
Для решения этой проблемы в правилах переходов машины \ARMt~введены дополнительные ограничения, которые
гарантируют ацикличность объединения частичного порядка $\Ord$ и порядка, полученного с помощью меток времени.
Наличие данных ограничений означает, что машина \ARMt~потенциально имеет меньше сценариев поведения,
чем изначальная машина. Следовательно, для того, чтобы использовать \ARMt~как промежуточную машину в доказательстве
корректности компиляции, нам нужно доказать, что \ARMt~может симулировать ARMv8 POP, т.е. для каждой конкретной программы
\ARMt~имеет не меньший набор сценариев поведения, чем ARMv8 POP
(теорема \ref{thm:armvpop:armt:sim}, раздел \ref{sec:armvpop:armt:sim}).

Из-за третьей особенности мы не можем ввести непосредственное соотношение между шагами ARMv8 POP и обещающей машин.
Так, рассмотрим следующую программу:
\[
\begin{tabular}{L}
  \writeInst{x}{1}; \\
  \dmbLD; \\
  \readInst{a}{y}; \\
  \writeInst{z}{1} \\
\end{tabular}
\]
ARM-машина может исполнить её следующим образом.
Сначала она выполняет барьер памяти $\dmbLD$ (шаг 1),
этого отправляет запрос на чтение $\readInst{a}{y}$, на который приходит ответ (шаг 2),
посылает запрос на запись $\writeInst{z}{1}$ (шаг 3),
и после этого --- запрос $\writeInst{x}{1}$ (шаг 4).
Обещающая машина не может исполнить эту программу в том же порядке, поэтому
ей позволяется \emph{запаздывать} (lag) относительно ARM-машины при симуляции.
Так, пока ARM-машина делает первый и второй шаги, обещающая машина запаздывает и не делает
ничего. На третий шаг ARM-машины обещающая машина отвечает обещанием записать сообщение $\angled{z:1@\_,\_}$.
На четвертый шаг обещающая машина отвечает серией шагов:
(i) обещает записать сообщение $\angled{x:1@\_,\_}$,
(ii) выполняет это обещание,
(iii) исполняет приобретающий барьер (поскольку $\dmbLD$ является результатом его компиляции),
(iv) выполняет инструкцию чтения и (v) обещание $\angled{z:1@\_,\_}$.

Для выражения запаздывания используется два отношения симуляции, $\simrel$ и $\simrelPre$.
Первое отношение не позволяет обещающей машине запаздывать слишком сильно: если состояния машин связаны посредством $\simrel$,
то в каждом потоке обещающая машина полностью выполнила префикс программы, который выполнен ARM-машиной,
и ожидает, пока ARM-машина исполнит следующую инструкцию.
Второе отношение сигнализирует, что существует единственный поток, в котором обещающая машина
может и должна ``догнать'' ARM-машину.
Для этих отношений доказывается, что если состояния машин связаны отношением $\simrelPre$, то существует
конечная последовательность шагов обещающей машины, после выполнения которой состояния машин связаны отношением $\simrel$.

\section{Формальное определение модели ARMv8 POP}
\label{sec:armpop:armmodel}

\begin{figure}
%% \begin{minipage}{.49\textwidth}
  \begin{center}
$\begin{array}{l @{~} r @{~} l}
\Carm    & : & \ListOf{\StmtARM} \\  
\StmtARM & ::= & \readInst{\reg}{\expr} \\
         & |   & \writeInst{\expr_0}{\expr_1} \\
         & |   & \fenceInst{\Ftype} \\
         & |   & \ifGotoInst{\expr}{\z} \\
         & |   & \assignInst{\reg}{\expr} \mid \nop \\
\Ftype   & ::= & \SY \mid \LD\\
\expr    & ::= & \reg \mid \loc \mid uop \; \expr \\
         & |   & bop \; \expr_0 \; \expr_1 \\
         & :   & \Expr \\
\reg : \Reg & - & a, b, c, ...  \quad \; \text{(локальные переменные)} \\
\loc : \Loc & - & x, y, z, ... \quad \text{(локации)} \\
uop, bop & - & \text{арифметические операции} \\
\z       & \in & \mathbb{Z}
\end{array}$
  \end{center}
\caption{Синтаксис программ в модели ARMv8 POP}
\label{fig:syn-arm}
\end{figure}

В этом разделе приводится формализация модели ARMv8 POP, сделанная диссертантом,
поскольку в \cite{Flur-al:POPL16} модель описана лишь словесно.
Синтаксис программ, на которых определена модель, приведён на рис. \ref{fig:syn-arm}.
Программа представляется как функция $\Cfarm : \Tid \rightarrow \ListOf{\StmtARM}$, которая по
идентификатору потока возвращает список его инструкций.
Инструкции бывают следующих типов: чтение ($\readInst{\reg}{\expr}$), запись ($\writeInst{\expr_0}{\expr_1}$),
барьер памяти ($\fenceInst{\Ftype}$), условный переход ($\ifGotoInst{\expr}{\z}$),
присваивание в локальную переменную ($\assignInst{\reg}{\expr}$),
пустая операция ($\nop$).

В этом языке опосредованно, через условные переходы назад, присутствуют циклы,
поэтому каждая инструкция может быть исполнена несколько раз и в разных контекстах.
Различные исполнения инструкции мы будем называть \emph{экземплярами инструкций} (instruction instances)
или просто экземплярами.
Подсистема управления ARM-машины может исполнять экземпляры не по порядку и спекулятивно.
Более того, исполнение экземпляра происходит за несколько шагов, которые могут быть разделены во времени.
Как следствие, в каждый конкретный момент времени поток может находится в состоянии исполнения многих экземпляров.

\newcommand{\tapeFont}{\small}
\begin{figure}
\begin{center}
\begin{tikzpicture}[scale = 1.0, transform shape]
    %% \node at (0.9,  0  ) (A) {\tapeFont $a: \tapeRead{\None}$};
    \node at (2.3,  0  ) (B) {\tapeFont $a: \tapeWrite{(\tapeWriteCommitted{true}{x}{1})}$};
    \node at (5.9,  0  ) (C) {\tapeFont $b: \tapeIfGoto{\None}{7}$};
    \node at (9.2,  0.5) (D) {\tapeFont $c: \tapeIfGoto{\None}{(-2)}$};
    \node at (8.8, -0.5) (E) {\tapeFont $d: \tapeAssign$};
    \node at (13.4, 0.75) (F) {\tapeFont $e: \tapeRead{(\Issued{z})}$};
    \node at (12.6, 0.25) (G) {\tapeFont $f: \tapeNop$};
    \node at (13.9, -0.5) (I) {\tapeFont $g: \tapeRead{(\tapeSatisfied{\Plain}{\stRequestWrite{5_{\tId}}{[0,1]}{y}{6}})}$};
    
    %% \draw [->] (A) edge (B)
    \draw [->] (B) edge (C) (C) edge (D) (D) edge (F)
               (D) edge (G) (C) edge (E) (E) edge (I);
    
\end{tikzpicture}
\end{center}
\caption{Состояния подсистемы управления потока в модели ARMv8 POP}
\label{fig:armvpop:dag}
\end{figure}

Аналогично модели памяти Power \cite{Sarkar-al:PLDI11}, в представленной формализации
используется граф типа дерево для описания состояния подсистемы управления.
Пример такого графа приведён на рис. \ref{fig:armvpop:dag}.
Вершины дерева помечены состоянием экземпляров инструкций.
Ребра дерева выражают программный порядок между экземплярами, где
вершины с двумя исходящими ребрами представляют условные переходы, условие
которых ещё не вычислено.

Каждый экземпляр инструкции идентифицируется парой $(\tId,\cpath)$,
где $\tId$~---~это идентификатор потока,
а $\cpath : \Path \triangleq \ListOf{\mathbb{N}}$ --- путь в дереве подсистемы управления
от его корня до экземпляра. Этот путь представлен как список позиций инструкций, соответствующих
предшествующим экземплярам. Так, путь экземпляра $a$ на рис. \ref{fig:armvpop:dag} --- это
список $[0]$, путь экземпляра $b$ --- $[0,1]$, а путь экземпляра $f$ --- $[0,1,8,9]$.

Граф состояния подсистемы управления представлен в виде т.н. \emph{плёнки}
$\tape : \Tape \triangleq \Path \rightharpoonup \TapeCell$ --- частичной функции, которая для пути экземпляра
возвращает его состояние. Корректная плёнка является префикс-замкнутой: если она определена для
некоторого пути, то она определена и для префикса этого пути.

\begin{figure}
  \begin{center}
$\begin{array}{l @{~} r @{~} l}
\tapeCell & ::= & \tapeRead{\Rstate} \mid \tapeWrite{\Wstate} \\
          & |   & \tapeFence{\Fstate}{\Ftype} \\
          & |   & \tapeIfGoto{\IfState}{\z} \mid \tapeAssign \mid \tapeNop \\
          & :   & \TapeCell \\
\\
\satisfiedState & ::= & \Plain \mid \SatisfiedInFlight \mid \Committed \\
\Rstate & ::= & \None \mid \Issued{\loc} \\
        & |   & \tapeSatisfied{\satisfiedState}{\stRequestWrite{\tId}{\cpath}{\loc}{\stval}} \\
\Wstate   & ::= & \None \\
          & |   & \tapePending{\loc}{\stval} \\
         & |   & \tapeWriteCommitted{bool}{\loc}{\stval}\\
\Fstate  & ::= & \None \mid \Committed\\
\IfState & ::= & \None \mid \Taken \mid \Ignored \; \\
\stval   :  \Stval  &  = & \Loc \cup \mathbb{Z} \\
\end{array}$
  \end{center}
\caption{Язык состояния исполнения инструкций в ARMv8 POP}
\label{fig:tape-arm}
\end{figure}

Состояние экземпляра представляется с помощью \emph{ячейки плёнки} $\tapeCell: \TapeCell$ (см. рис. \ref{fig:tape-arm}).
Её синтаксис симметричен синтаксису инструкций. Рассмотрим возможные состояния экземпляра в зависимости от его типа.

%% Исполнение каждого экземпляра начинается с \emph{выборки} (fetching) --- добавления соответствующей
%% записи 
Экземпляр инструкции чтения $\Rstate$ может находиться в одном из трёх состояний:
(i)   $\None$ --- экземпляр только загружен или его исполнение перезапущено;
(ii)  $\Issued{\loc}$ --- экземпляр отправил запрос в подсистему памяти;
(iii) $\tapeSatisfied{\satisfiedState}{\stRequestWrite{\tId}{ \cpath}{ \loc}{\stval}}$ ---
      экземпляра получил ответ от экземпляра записи $(\tId, \cpath)$ со значением $\stval$.
      Поле $\satisfiedState$ сигнализирует об одной из трёх ситуаций:
      (i) чтение произведено из экземпляра записи, исполнение которого ещё не завершено
      ($\SatisfiedInFlight$);
      (ii) чтение произведено из завершенного экземпляра записи ($\Plain$); или
      (iii) чтение произведено из завершенного экземпляра записи, и исполнение самого
      экземпляра чтения завершено ($\Committed$).

Экземпляр инструкции записи $\Wstate$ может быть также в одном из трёх состояний:
(i)   $\None$;
(ii)  $\tapePending{\loc}{\stval}$ --- целевые адрес и значение экземпляра определены,
и экземпляры чтения из того же потока могут читать из этого экземпляра записи;
(iii) $\tapeWriteCommitted{bool}{\loc}{\stval}$ --- исполнение экземпляра завершено,
и если $bool = true$, то соответствующий запрос отправлен в подсистему памяти,
иначе экземпляр может быть прочитан только экземплярами чтения того же потока.

Исполнение экземпляра барьера памяти $\Fstate$ может быть либо завершено 
($\Committed$), либо нет ($\None$).
Состояние экземпляра условного перехода $\IfState$ указывает, что
(i) либо условие было вычислено к не нулевому значению, и переход на $\z$ позиций в 
списке инструкций произошёл ($\Taken$); (ii) либо --- к нулевому значению, и переход произошёл
к следующей инструкции ($\Ignored$); (iii) либо выбор ещё не сделан ($\None$).
Экземпляры присваивания и пустой операции только загружаются и не исполняются, поэтому
их состояния не имеют параметров.

Стоит отметить, что поскольку в каждый момент несколько экземпляров
(разных) инструкций могут исполняться в одном потоке, то невозможно определить
конкретное значение локальной переменной --- оно может варьироваться в
контексте разных экземпляров.

\begin{table}
\[
\begin{tabular}{L | L | L | L }
%% \textbf{\#} & \Carm & \tape & \Path & \regst(\Carm, \tape, \cpath) & \regstcom(\Carm, \tape, \cpath)\\
i & \Carm[i] & \cpath & \tape(\cpath) \\
\hline
0 & \readInst{a}{x}; & 0       & \tapeRead{\None} \\
1 & \writeInst{y}{a}; & 0,1     & \tapeWrite{\None} \\
2 & \readInst{a}{z}; & 0,1,2   & \tapeRead{(\tapeSatisfied{\Plain}{\stRequestWrite{8_{\tId}}{[0,1,2,3]}{z}{9}})}\\
3 & \writeInst{w}{a}; & 0,1,2,3 & \tapeWrite{\None}\\
\end{tabular}
\]
\caption{Пример состояния подсистемы управления модели ARMv8 POP}
\label{tbl:armvpop:tapeex}
\end{table}

Рассмотрим пример плёнки (см. табл. \ref{tbl:armvpop:tapeex}).
Здесь программа состоит из четырёх инструкций (столбец $\Carm[i]$),
каждая из которых имеет по запущенному экземпляру (столбец $\tape(\cpath)$).
При этом экземпляр инструкции чтения $\readInst{a}{z}$ получил ответ со значением $9$,
в то время как экземпляр $\readInst{a}{x}$ ещё не отправил запрос.
Как следствие, переменная $a$ имеет значение $9$ на пути $[0,1,2,3]$
(после экземпляра чтения $\readInst{a}{z}$) и не определена на других путях.

\begin{figure}
\[
\begin{array}{l}
  \quad \regst(\Carm, \tape, []) = \regstcom(\Carm, \tape, []) = \bot; \\
  \quad \forall i. \; \regst(\Carm, \tape, [i]) = \regstcom(\Carm, \tape, [i]) = \bot; \\
  \quad \forall i, j. \; \Carm[i] = ``\readInst{\reg}{\expr}" \Rightarrow \\
  \qquad \regst\comShift(\Carm, \tape, \cpath:i:j) = \regst\comShift(\Carm, \tape, \cpath:i)[\reg \mapsto m] \land \\
  \qquad \regstcom(\Carm, \tape, \cpath:i:j) = \regstcom(\Carm, \tape, \cpath:i)[\reg \mapsto m_{com}], \text{где} \\
  \qquad \quad m = \stval, m_{com} = \stval, \\
  \qquad \qquad \textIfRus \tape(\cpath) = \tapeRead{\tapeSatisfied{\Committed}{\stRequestWrite{\_}{ \_}{ \_}{\stval}}}; \\
  \qquad \quad \graybox{m = \stval, m_{com} = \bot,} \\
  \qquad \qquad
    \graybox{\textIfRus \tape(\cpath) = \tapeRead{\tapeSatisfied{\satisfiedState}{\stRequestWrite{\_}{ \_}{ \_}{\stval}}},
              \satisfiedState \not = \Committed;} \\
  \qquad \quad m = \bot, m_{com} = \bot, \\
  \qquad \qquad \textIfRus \tape(\cpath) = \tapeRead{\Rstate}, \Rstate \in \{ \None, \Issued{\_} \}; \\
  \quad \forall i, j. \; \Carm[i] = ``\assignInst{\reg}{\expr}" \Rightarrow \\
  \qquad \regst\comShift(\Carm, \tape, \cpath:i:j) = \regst\comShift(\Carm, \tape, \cpath:i)[a \mapsto \semf{\expr}{\cpath:i}] \land \\
  \qquad \regstcom(\Carm, \tape, \cpath:i:j) = \regstcom(\Carm, \tape, \cpath:i)[a \mapsto \semfcom{\expr}{\cpath:i}]; \\
  %% \quad \forall i, j, \Carm[i] = ``\reg_0 = \expr \; \# \; \reg_1", \\
  %% \qquad \regst\comShift(\Carm, \tape, \cpath:i:j) = \regst\comShift(\Carm, \tape, \cpath:i)[a \mapsto m], \\
  %% \qquad \regstcom(\Carm, \tape, \cpath:i:j) = \regstcom(\Carm, \tape, \cpath:i)[a \mapsto m_{com}], где \\
  %% \qquad \quad m \comShift = \textIfRus \semf{\reg_1}{\cpath:i} \not = \bot \; \textThen \semf{\expr}{\cpath:i} \; \textElse \bot, \\
  %% \qquad \quad m_{com} = \textIfRus \semfcom{\reg_1}{\cpath:i} \not = \bot \; \textThen \semfcom{\expr}{\cpath:i} \; \textElse \bot; \\
  \quad \forall i, j. \; \regst\comShift(\Carm, \tape, \cpath:i:j) = \regst\comShift(\Carm, \tape, \cpath:i) \land \\
  \qquad \quad \; \regstcom(\Carm, \tape, \cpath:i:j) = \regstcom(\Carm, \tape, \cpath:i), \text{иначе}.
\end{array}
\]
  \caption{Функции вычисления состояния переменных $\regst$ и $\regstcom$}
  \label{fig:armvpop:regst}
\end{figure}

Введём функции $\regst, \regstcom:$
$(\ListOf{\StmtARM} \times \Tape \times \Path) \rightarrow (\Reg \rightharpoonup \Stval)$,
где $\regst(\Carm,\tape,\cpath)$ и $\regstcom(\Carm,\tape,\cpath)$
представляют состояние локальных переменных, актуальное для экземпляра с путём $\cpath$,
т.е. сразу ``перед'' его исполнением (см. рис. \ref{fig:armvpop:regst}).
Отличие между функциями, которое выделено серым на рис. \ref{fig:armvpop:regst},
заключается в том, что $\regst$ учитывает все экземпляры чтения,
на которые получены ответы, а $\regstcom$ --- только завершённые (committed).
Значения функций $\regst$ и $\regstcom$ для примера из табл. \ref{tbl:armvpop:tapeex}
приведены в табл. \ref{tbl:armvpop:regstex}.

\begin{table}
\[
\begin{array}{l | l | l}
%% \textbf{\#} & \Carm & \tape & \Path & \regst(\Carm, \tape, \cpath) & \regstcom(\Carm, \tape, \cpath)\\
\cpath & \regst(\Carm, \tape, \cpath) & \regstcom(\Carm, \tape, \cpath)\\
\hline
 0       & \bot & \bot \\
 0,1     & \bot & \bot \\
 0,1,2   & \bot & \bot  \\
 0,1,2,3 & [a \mapsto 9] & \bot \\
\end{array}
\]
  \caption{Значение функций $\regst$ и $\regstcom$ для примера из табл. \ref{tbl:armvpop:tapeex}}
  \label{tbl:armvpop:regstex}
\end{table}

Функции значения переменных естественным образом обобщаются на функции вычисления
значения выражений $\Expr \rightharpoonup \Stval$.
Когда значения параметров $\Carm$, $\tape$ (и $\cpath$) очевидны из контекста,
мы обозначаем эти функции $\semf{-}{\cpath}$ и $\semfcom{-}{\cpath}$
(или $\semf{-}{}$ и $\semfcom{-}{}$).

Состояние подсистемы памяти $\Mpop$ является тройкой $\angled{ \Evt, \Ord, \Prop }$, где
$\Evt \subseteq \RequestSet$ --- это множество запросов в подсистеме,
$\Ord \subseteq \Evt \times \Evt$ --- частичный порядок на запросах и
$\Prop \subseteq  \Tid \times \Evt$ --- функция, которая по идентификатору потока возвращает
множество запросов, о которых он осведомлён.
Запрос $\Request$ является тройкой $\stRequest{\tId}{\cpath}{\RequestInfo}$, где
$\tId$ --- идентификатор потока, который отправил это запрос,
$\cpath$ --- путь до соответствующего экземпляра инструкции и
$\RequestInfo$ --- информация о типе и параметрах запроса:
\[ \RequestInfo ::= \reqInfoRead{\loc} \mid \reqInfoWrite{\loc}{\stval} \mid \reqInfoFence.\]
Запрос чтения параметризован целевой локацией, запрос записи --- целевой
локацией и записываемым значением.

Полное состояние ARM-машины $\StateARM$ --- это тройка $\angled{\Mpop, \IssuingOrderf, \tapef}$,
где $\Mpop$ --- это состояние подсистемы памяти,
$\IssuingOrderf : \Tid \rightarrow \ListOf{\RequestSet}$ --- это функция, которая
для потока возвращает упорядоченный список отправленных им запросов чтения и
$\tapef : \Tid \rightarrow \Tape$ представляет плёнки потоков (состояние подсистемы управления).
Компонента $\IssuingOrderf$ используется для разрешения конфликтов, вызванных
отправлением запросов чтения к одной локации не по порядку
(подробнее описано ниже в правиле \transenv{Получение ответа на чтение}).

Начальное состояние ARM-машины имеет инициализирующие записи во все локации
$\Evt^{\rm init} \triangleq \{ \stRequestWrite{0_{\tId}}{[]}{\loc}{0} \mid \loc \in \Loc \}$,
где соответствующие запросы не упорядочены и о них осведомлены все потоки:
\[
\sinit \triangleq
  \angled{\Mpop = \angled{\Evt^{\rm init}, \emptyset, \Tid \times \Evt^{\rm init}},
          \IssuingOrderf = \lambda \tId. \; [],
          \tapef = \lambda \tId. \; \bot}.
\]

Наша формализация ARM-машины имеет 12 правил перехода.
Эти переходы в математической нотации приведены в приложении \ref{sec:armpopTrans},
ниже приведено их неформальное описание.
\begin{description}
\item[Загрузка инструкции $\tId \; \cpath$] (fetch instruction)
  добавляет экземпляр инструкции с состоянием $\None$
  в плёнку $\tape$ потока $\tId$.

\item[Уведомление потока $\tId$ о запросе $\e$] (propagate)
  добавляет $\e$ во множество $\Mpop.\Prop(\tId)$.
  Правило проверяет, что поток уведомлён о всех запросах $\e'$ таких, что $\e' <_{\Ord} \e$.
  Правило также добавляет по ребру $(\e, \e'')$ в $\Ord$ для каждого запроса $\e''$,
  который не переупорядочиваем с $\e$ и о котором осведомлён поток $\e.\tId$,
  но не поток $\tId$.

\item[Выбор ветки условного перехода $\tId \; \cpath$] (branch commit)
  выполняет экземпляр инструкции условного перехода $\ifGoto$ и
  удаляет одну из веток спекулятивного исполнения из плёнки потока $\tId$ вместе
  с соответствующими ей запросами из подсистемы памяти.

\item[Завершение барьера $\LD \; \tId \; \cpath$] (fence commit)
  проверяет, что предшествующие экземпляры чтения завершены (committed),
  и помечает экземпляр барьера как выполненный.
\item[Завершение барьера $\SY \; \tId \; \cpath$]
  проверяет, что все предшествующие экземпляры завершены,
  помечает экземпляр барьера как выполненный и отправляет запрос барьера
  в подсистему памяти.
  
\item[Подготовка записи $\tId \; \cpath \; \loc \; \stval$] (write pending)
  устанавливает состояние экземпляра записи в $\tapePending{\loc}{\stval}$,
  где $\loc$ и $\stval$ являются целевой локацией и записываемым значением,
  которые вычисляются в коде инструкции.

\item[Завершение записи $\tId \; \cpath \; \loc \; \stval$] (write commit)
  устанавливает состояние экземпляра записи в $\tapeWriteCommitted{\_}{\loc}{\stval}$.
  Это правило также отправляет соответствующий запрос в подсистему памяти,
  но только в том случае, если в плёнке потока нет последующего экземпляра записи
  в ту же локацию, исполнение которого завершено.
  Кроме того, правило перезапускает некоторые исполнения экземпляров чтения, целевой
  локацией которых является $\loc$, а также экземпляры произвольных типов, зависящие
  от этих экземпляров чтения.
  Правило имеет несколько ограничений.
  Так, исполнение всех экземпляров барьеров памяти и условных
  переходов, предшествующих экземпляру $(\tId, \cpath)$, должно быть завершено;
  все предшествующие экземпляры должны иметь полностью вычисленные целевые
  локации (fully determined addresses), т.е. соответствующие выражения адресов
  должны быть вычисляемы к значению с помощью функции $\regstcom$.

\item[Отправка запроса на чтение $\tId \; \cpath \; \loc$] (read issue)
  добавляет соответствующий запрос в подсистему хранения, а также в список отправленных
  запросов (компонента $\IssuingOrderf(\tId)$).
  Правило требует, чтобы исполнение предшествующих экземпляров барьеров было завершено.

\item[Получение ответа на чтение $\tId \; \cpath \; \tId' \; \cpath' \; \loc \; \stval$]
  (read satisfy) и 
\transenv{Игнорирование ответа на чтение $\tId \; \cpath \; \tId' \; \cpath' \; \loc \; \stval$} 
  (read satisfy fail)
получает ответ на запрос $\stRequestRead{\tId}{\cpath}{\loc}$ из запроса записи
$\stRequestWrite{\tId'}{\cpath'}{\loc}{\stval}$, если между ними нет запроса в отношении $\Ord$.
Правила переходов удаляют запрос на чтение из подсистемы памяти.
Если в плёнке потока не присутствует предшествующего экземпляра чтения из той же локации,
которой отправил запрос в подсистему памяти после экземпляра $(\tId, \cpath)$
(что определяется с помощью компоненты $\IssuingOrderf(\tId)$)
и получил ответ от другого запроса записи, то применяется переход
\transenv{Получение ответа на чтение}. Этот переход присваивает экземпляру чтения
состояние $\tapeSatisfied{\Plain}{\stRequestWrite{\tId'}{\cpath'}{\loc}{\stval}}$
и перезапускает некоторые последующие экземпляры чтения из той же локации вместе с зависимостями,
если это требуется для восстановления корректности.
Если условие не выполняется, то применяется переход \transenv{Игнорирование ответа на чтение},
который перезапускает экземпляр $(\tId, \cpath)$.

\item[Получение ответа на чтение от подготовленной записи
  $\tId \; \cpath \; \cpath' \; \loc \; \stval$]
  (read satisfy from in-flight write)
устанавливает состояние экземпляра чтения в
$\tapeSatisfied{\SatisfiedInFlight}{\stRequestWrite{\tId}{\cpath'}{\loc}{\stval}}$
при условии, что существует подготовленный незавершенный экземпляр записи $(\tId, \cpath')$
и не существует экземпляра записи в ту же локацию между ними или экземпляра чтения из той же
локации, который получил ответ от другой записи.
Это правило также, как и правило \transenv{Получение ответа на чтение},
перезапускает некоторые последующие экземпляры чтения.

\item[Завершение чтения $\tId \; \cpath$] (read commit)
  проверяет, что все предшествующие экземпляры барьеров памяти и условных переходов завершены,
  все предшествующие экземпляры имеют полностью определённые адреса, и
  присваивает экземпляру состояние $\tapeSatisfied{\Committed}{\_}$.
\end{description}

\section{Формальное определение обещающей модели}
\label{sec:armpop:promisemodel}

%% В этом разделе мы формально описываем подмножество обещающей модели памяти \cite{Kang-al:POPL17}.

%% \newcommand{\figfull}{
\begin{figure*}[t]
\small
\begin{mathpar}
\vspace*{-1mm}
%
%% \inferrule[\textsc{(memory: new)}]{
%% \ %o \sqsupseteq \ra \implies \forall m' \in \lprom.\; m'.\lloc \neq m.\lloc 
%% }{\tup{\lprom, \mem}  \astep{m} \tup{\lprom, \mem \insertadd m}}
%% \and
%% \inferrule[\textsc{(memory: fulfill)}]{
%% %% \hookleftarrow \in \setofz{\insertsplit, \insertupdate} \\
%% \lprom'= \lprom \hookleftarrow m\\ \mem'= \mem \hookleftarrow m 
%% }{\tup{\lprom, \mem}  \astep{m} \tup{\lprom' \setminus \setofz{m}, \mem'}}
%% %
%% \\\vspace*{-1mm}
%
\inferrule[\textsc{(read-helper)}]{
\viewCur(\loc) \leq t
  \\\\
\viewCur'  = \viewCur \sqcup [\loc@\tau] \\
\viewAcq'   =  \viewAcq \sqcup \viewCur'
}
{{\tup{\viewCur,\viewAcq,\viewRel}}  \astep{\rlab{}{\loc}{\tau,\mrel}}
 {\tup{\viewCur',\viewAcq',\viewRel}}}
\and
\inferrule[\textsc{(write-helper)}]{
\viewCur(\loc) < t \\
\mrel = \viewRel \sqcup [\loc@\tau] \\\\
\viewCur'  = \viewCur \sqcup [\loc@\tau] \\
\viewAcq'   =  \viewAcq \sqcup \viewCur'
}
%{\tup{\tup{\viewCur,\viewAcq,\viewRel},\gsco}  \astep{\wlab:o,x,t,\mrel_\lr,\mrel_\lw} \tup{\tup{\viewCur',\viewAcq',\viewRel'},\gsco}}
{{\tup{\viewCur,\viewAcq,\viewRel}}  \astep{\wlab{}{\loc}{\tau,\mrel}} {\tup{\viewCur',\viewAcq',\viewRel}}}
%
\\\vspace*{-1mm}
%
\inferrule[\textsc{(read)}]{
  \msg{\loc}{\val}{\tau}{\mrel}\in\mem\\\\
\sigma \astep{\rlab{}{\loc}{\val}} \sigma' \\
%\tup{\tcom,\gsco} {\astep{\rlab:o,x,t,\mrel}}  \tup{\tcom',\gsco} 
{\tcom} {\astep{\rlab{}{\loc}{\tau,\mrel}}}  {\tcom'} 
}{\tup{\tup{\sigma, \tcom, \lprom}, \mem} \promTStepgen{}
  \tup{\tup{\sigma', \tcom', \lprom}, \mem}}
\and
\inferrule[\textsc{(write)}]{
\sigma \astep{\wlab{}{\loc}{\val}} \sigma' \\
{\tcom} {\astep{\wlab{}{\loc}{\tau, \mrel}}} {\tcom'} \\
m=\msg{\loc}{\val}{\tau}{\mrel}\\\\
\forall \val', \R'. \; \msg{\loc}{\val'}{\tau}{\R'} \nin M\\\\
\mem' = \mem \cup \{m\} \\ \lprom' = \lprom \setminus \{m\}
%% \tup{\lprom, \mem}  \astep{m} \tup{\lprom', \mem'} \\
}{\tup{\tup{\sigma, \tcom, \lprom}, \mem} \promTStepgen{}
  \tup{\tup{\sigma', \tcom', \lprom'}, \mem'}}
%
\\\vspace*{-1mm}
%
\inferrule[\textsc{(acq-fence)}]{
\sigma \astep{\flab{\acqo}} \sigma'
}{\tup{\tup{\sigma, \tup{\viewCur,\viewAcq,\viewRel}, \lprom}, \mem} \promTStepgen{} \\\\
  \quad \tup{\tup{\sigma', \tup{\viewAcq,\viewAcq,\viewRel}, \lprom}, \mem}}
\and
\inferrule[\textsc{(rel-fence)}]{
\sigma \astep{\flab{\relo}} \sigma'
}{\tup{\tup{\sigma, \tup{\viewCur,\viewAcq,\viewRel}, \emptyset}, \mem} \promTStepgen{} \\\\
  \quad \tup{\tup{\sigma', \tup{\viewCur,\viewAcq,\viewCur}, \emptyset}, \mem}
}
%
\\\vspace*{-1mm}
%
\inferrule[\textsc{(silent)}]{
  \\\\
  \\\\
\sigma \astep{\epsilon} \sigma'
}{\tup{\tup{\sigma, \tcom, \lprom}, \mem}  \promTStepgen{}
  \tup{\tup{\sigma', \tcom, \lprom}, \mem}}
\and
\inferrule[\textsc{(promise)}]{
  \forall \val, \R. \; \msg{m.\loc}{\val}{m.\tau}{\R} \nin M\\\\
 \lprom'= \lprom \cup \{m\}\\
 \mem'= \mem \cup \{m\} \\\\
 \forall \loc. \; \exists \val, \R. \; \msg{\loc}{\val}{m.\lmrel(\loc)}{\R} \in \mem'
 %% m.\lmrel \tmin \mem'
}{\tup{\tup{\sigma, \tcom, \lprom},\mem} \promTStepgen{}
  \tup{\tup{\sigma, \tcom, \lprom'},\mem'}}
%
\\\vspace*{-1mm}
%
\inferrule[\textsc{(global)}]{
     \angled{\TS, \Mprom} \promTStepgen{}
     \angled{\TS', \Mprom'}
\\\\
     \angled{\TS', \Mprom'} \promTStepgen{}^{*}
     \angled{\TS'', \Mprom''} 
\\
\TS''.\PromSet = \emptyset
}{
\tup{\TSf[\tId \mapsto \TS], \Mprom} \promStepgen{}
\tup{\TSf[\tId \mapsto \TS'], \Mprom'}
}
\end{mathpar}
%% \caption{Локальные переходы потоков обещающей семантики}
\caption{Переходы обещающей машины}
\label{fig:full-opsem-a}
\end{figure*}
%% В этом разделе мы введем обещающую модель \cite{Kang-al:POPL17} формально.

Состояние обещающей машины $\StateProm$ является парой $\angled{\TSf, M}$.
При этом $M\subset \promMessageSet$ --- это память машины, являющаяся множеством сообщений
вида  $\writeEvt{\loc}{\stval}{\tau}{\R} : \promMessageSet$, состоящих из
целевой локации $\loc : \Loc$, значения $\stval : \Stval$, метки времени $\tau : \Timestamp = \mathbb{Q}$,
и фронта сообщения $\R : \View = \Loc \rightarrow \Timestamp$.
$\TSf : \Tid \rightarrow {\sf TS}$ --- это функция, которая по идентификатору потока возвращает его состояние.
Состояние потока $\TS : {\sf TS}$ является тройкой $\angled{\pstate, \V, \PromSet}$, где
$\pstate$ --- это локальное состояние потока в рамках описанной ниже помеченной
системы переходов (labeled transition system, LTS),
$\V = \angled{\Rcur,\Racq,\Rrel} : \View \times \View \times \View$ ---
это базовый, приобретающий и высвобождающий фронты потока,
$\PromSet \subset \promMessageSet$ --- это множество сообщений, которые были обещаны потоком,
но еще не выполнены.

Обещающая модель памяти задана на помеченной системе переходов, а не на программах непосредственно.
%% (см. приложение \ref{app:comptolts}).
В приложении \ref{app:comptolts} приводится метод построения системы переходов по программе.
Метка в системе переходов может быть:
(i) операцией чтения из локации $\loc$ значения $\val$ ($\rlab{}{\loc}{\val}$),
(ii) операцией записи в локацию $\loc$ значения $\val$ ($\wlab{}{\loc}{\val}$),
(iii) барьером памяти с модификатором $\FtypeProm$ ($\flab{\FtypeProm}$),
(iv) внутренним переходом ($\epsilon$).
Последний тип описывает действия потока, которые не затрагивают память, например,
присваивание в локальную переменную и исполнение оператора условного перехода.

Стоит отметить, что в работе~\cite{Podkopaev-al:ECOOP17}, на основе которой написана эта глава,
обещающая модель задана непосредственно на синтаксисе модели ARMv8 POP.
Тем не менее, для того, чтобы не вводить разные определения в главах \ref{sec:armpop} и
\ref{sec:armv83}, в диссертации обещающая модель определяется ``поверх'' системы переходов.
Также в доказательстве корректности компиляции автор диссертации исходит из предположения,
что система переходов может быть восстановлена
по программе согласовано со схемой компиляции и функциями вычисления значения модели ARMv8 POP
(см. приложения \ref{app:comptolts}, \ref{app:comptopreexec} и \ref{sec:lts-rel}).

Перед исполнением любой программы память обещающей машины состоит из записей во все локации
$\Mprom^{\rm init} \triangleq \{ \writeEvt{\loc}{0}{\tstamp{0}}{\R^{\rm init}} \mid \loc \in \Loc \}$,
где $\R^{\rm init} \triangleq \lambda \loc. \; \tstamp{0}$. В целом начальное состояние машины выглядит так:
\[
  \pinit \triangleq \angled{
     \lambda \tId. \; \angled{\pstate = \pstate^{\rm init},
                              \V = \angled{\R^{\rm init}, \R^{\rm init}, \R^{\rm init}}, \PromSet = \emptyset},
     \Mprom^{\rm init}}.
\]

Перейдем к описанию шагов исполнения обещающей машины (см. рис. \ref{fig:full-opsem-a}).
Только правило $(\textsc{global})$ оперирует над всем состоянии машины, остальные правила заданы локально для потока.
Правило $(\textsc{global})$ требует от потока, который совершает локальный переход, провести \emph{сертификацию} обещаний,
т.е. показать, что существует изолированный запуск потока, в рамках которого он выполнит все свои обещания.
%начинающийся с текущим состоянием памяти машины,

%% В версии обещающей машины без сертификации \cite{Kang-al:POPL17} оно не несет смысловой нагрузки,
%% а только позволяет записать остальные правила локально для потоков (см. описание ниже).
%% \app{Описать сертификацию, поменять правило соответствующим образом.}

%% Основное правило перехода обещающей машины является глобальным, т.е. заданным над состоянием всей машины целиком:
%% \[
%% \frac{\begin{array}{l}
%%      \angled{\TS, \Mprom} \promTStepgen{}
%%      \angled{\TS', \Mprom'}
%% \\
%%      \angled{\TS', \Mprom'} \promTStepgen{}^{*}
%%      \angled{\TS'', \Mprom''} 
%% \end{array}
%% \qquad     \TS''.\PromSet = \emptyset
%% }{
%% \angled{\TSf[\tId \mapsto \TS], \Mprom} \promStepgen{}
%% \angled{\TSf[\tId \mapsto \TS'], \Mprom'}
%% }
%% \]
\begin{description}
  \item[Выполнение приобретающего барьера] $\textsc{(acq-fence)}$
    делает базовый фронт потока $\Rcur$, равным приобретающему фронту потока $\Racq$,
    где последний является объединением фронтов сообщений, прочитанных потоком к этому моменту, и меток времени записей,
    произведенных потоком.

  \item[Выполнение высвобождающего барьера] $\textsc{(rel-fence)}$
    делает высвобождающий фронт потока $\Rrel$ равным базовому фронту потока $\Rcur$.
    В результате фронты сообщений, которые поток добавит в память после выполнения высвобождающего барьера, будут содержать
    информацию о записях, совершённых потоком до выполнения высвобождающего барьера.
    Кроме того, переход, соответствующий высвобождающему барьеру, имеет дополнительное ограничение --- в момент его выполнения
    у потока не должно быть невыполненных обещаний, т.е. $\PromSet$ должен быть равен пустому множеству.
  
  \item[Чтение из локации] $\loc$ $\textsc{(read)}$ выполняется потоком следующим образом.
    Поток выбирает из памяти машины некоторое сообщение $\writeEvt{\loc}{\stval}{\tau}{\R}$.
    При этом метка времени записи $\tau$ должна
    быть больше, чем значение базового фронта потока $\Rcur(\loc)$, а само сообщение не должно находится
    во множестве обещанных, но не выполненых потоком сообщений $\PromSet$.
    Это правило увеличивает базовый фронт потока на $[\loc@\tau]$, а приобретающий --- на $\R$.
    
  \item[Обещание записи] $\writeEvt{\loc}{\stval}{\tau}{\R}$ $\textsc{(promise)}$ добавляет сообщение в память машины и
    в множество $\PromSet$. При этом целевая локация $\loc$ и значение $\stval$ могут быть
    произвольными, т.е. они не зависят от локального состояния потока $\pstate$.
    Метка времени должна быть уникальной среди сообщений локации $\loc$, уже находящихся в памяти.
%%     The message view equals to a composition of the release view, $\Rrel$, and a
%%     singleton view $[\loc@\tau]$.\footnote{This is more restrictive than in the original
%%       presentation \cite{Kang-al:POPL17}, which allows to promise a write with an arbitrary message
%%       view.}
    Этот переход не обновляет фронты потока. Также легко заметить, что этот переход
    недетерминирован, но ограничен сертификацией.
    
  \item[Выполнение обещания] $\writeEvt{\loc}{\stval}{\tau}{\R}$ $\textsc{(fulfill)}$ удаляет сообщение из множества
    невыполненных обещаний $\PromSet$. При этом данный переход должен быть возможен в
    рамках помеченной системы переходов локальных состояний, т.е. должно существовать
    состояние $\pstate'$ такое, что $\pstate \xrightarrow{\wlab{}{\loc}{\stval}} \pstate'$.
    При этом метка времени $\tau$ должна быть больше значения базового фронта $\Rcur(\loc)$,
    и фронт сообщения $\R$ должен быть равен композиции высвобождающего фронта $\Rrel$
    и $[\loc@\tau]$. Переход также увеличивает базовый и приобретающий фронты потока на $[\loc@\tau]$.

  \item[Внутренний переход] $\textsc{(silent)}$ соответствует шагу исполнения потока, который не взаимодействует
    с памятью, например: присваивание в локальную переменную, исполнение условного перехода или пустой операции.
    Такой переход меняет только локальное состояние потока.
\end{description}

\section{Промежуточная машина \ARMt}
В этом разделе описывается промежуточная машина \ARMt~, а также доказывается, что она симулирует
ARM-машину.
Для этого сначала показывается корректность некоторых базовых утверждений
про подсистему памяти ARM-машины,
а затем приводится подход для ввода меток времени для конкретного сценария поведения ARMv8 POP.

\subsection{Свойства подсистемы памяти модели ARMv8 POP}
%% Во всех леммах мы неявно предполагаем наличие некоторой программы $\Cfarm$.

\begin{lemma}\label{lem-ord-trans}
  Пусть состояние ARM-машины $\s$ достижимо из начального.
  Тогда отношение $\s.\Ord$ равно транзитивному замыканию разности его самого и отношения $\reorderableRel{}{}$.
  Кроме того, оно ациклично.
\[\inarr{
\forall \s. \; \Cfarm \vdash \sinit \armStepP^{*} \s \Rightarrow %\\
%% \quad
 \s.\Ord = (\checkReorderings{\s.\Ord})^{+} \land (\s.\Ord \text{ ациклично}).
}\]
\end{lemma}
\begin{proof}
  Утверждение верно для начального состояния $\sinit$. 
  Изменения в подсистеме памяти бывают трёх типов:
  (i) удаление запроса, (ii) отправка запроса в подсистему и (iii) уведомление потока о запросе.
  Рассмотрим, как меняется состояние подсистемы памяти при каждом из этих изменений в предположении,
  что начальное состояние памяти равно $\angled{\Evt, \Ord, \Prop}$, а изменённое --- 
  $\angled{\Evt', \Ord', \Prop'}$:
  \begin{description}
    \item[Удаление запроса $\e$]
      \[\begin{array}{l}
        \Evt' = \Evt \setminus \{\e\}, \\
        \Prop' = \Prop \setminus \{(\tId, \e) \mid \tId \}, \\
        \Ord' = (\checkReorderings{\Ord \setminus (\{\e\} \times \Evt) \setminus (\Evt \times \{\e\})})^{+}.
        \end{array}\]
    \item[Отправка запроса $\e$ потоком $\tId$]
      \[\begin{array}{l}
        \Evt' = \Evt \cup \{\e\}, \\
        \Prop' = \Prop \cup \{(\tId, \e)\}, \\
        \Ord' = (\Ord \cup \{(\e', \e) \mid \Prop(\tId, \e'), \notReorderableRel{\e'}{\e} \})^{+}.
        \end{array}
      \]
    \item[Поток $\tId$ становится осведомлённым о запросе $\e$]
      \[\begin{array}{l}\Evt' = \Evt,  \\
        \Prop' = \Prop \cup \{ (\tId, \e) \}, \\
        \Ord' = (\Ord \cup \{ (\e, \e') \mid \Prop(\tId,\e'),  \lnot \Prop(\e.\tId,\e'),
        \notReorderableRel{\e}{\e'}, \lnot (\e' <_{\Ord} \e) \})^{+}.
        \end{array}\]
  \end{description}
  Очевидно, что во всех трёх случаях $\Ord' = (\checkReorderings{\Ord'})^{+}$.
  Также отношение $\Ord'$ ациклично, поскольку в случае удаления события $\Ord' \subseteq \Ord$,
  отправка запроса добавляет в $\Ord$-компоненту только ребра, входящие в новый запрос $\e$, 
  а в третьем случае происходит проверка на ацикличность $\Ord'$.
\end{proof}
Леммы \ref{lem-prop-ord} и \ref{lem-write-fence-persistent} доказываются аналогично.
\begin{lemma}\label{lem-prop-ord}
  Пусть состояние ARM-машины $\s$ достижимо из начального.
  Тогда для любых двух запросов, которые не могут быть переупорядочены и о которых осведомлён один
  и тот же поток, верно, что запросы совпадают или между ними есть ребро в отношении $\s.\Ord$.
  \[\inarr{
    \forall \s,\e,\e',\tId. \; \Cfarm \vdash \sinit \armStepP^{*} \s \land 
  \notReorderableRel{\e}{\e'} \land \s.\Prop(\tId, \e) \land \s.\Prop(\tId, \e') \Rightarrow \\
   {}\quad \e=\e' \lor \s.\Ord(\e, \e') \lor \s.\Ord(\e', \e).
  }\]
%% NOTE: here we use that $\reorderableRel$ is symmertric! 
%% Otherwise one would have to add $\notReorderableRel{\e'}{\e}$ to the premise.
\end{lemma}
\begin{lemma}\label{lem-write-fence-persistent}
  Пусть состояние ARM-машины $\s'$ достижимо из состояния $\s$.
  Тогда все запросы записи и барьеров памяти, которые находятся в подсистеме памяти состояния $\s$, также
  находятся в подсистеме памяти состояния $\s'$.
\[\forall \s, \s'. \; \Cfarm \vdash \s \armStepP^{*} \s' \Rightarrow \s.\Evt \setminus \{ \e \mid \e \text{ --- запрос чтения}\} \subseteq \s'.\Evt.\]
\end{lemma}
\begin{lemma}\label{lem-ord-persistent}
  Пусть состояние ARM-машины $\s'$ достижимо из состояния $\s$.
  Тогда рёбра отношения $\s.\Ord$, которые связывают запросы из множества $\s'.\Evt$, также являются рёбрами в отношении $\s'.\Ord$.
\[\forall \s, \s'. \; \Cfarm \vdash \s \armStepP^{*} \s'  \Rightarrow \s.\Ord \cap (\s'.\Evt \times \s'.\Evt) \subseteq \s'.\Ord.\]
\end{lemma}
\begin{proof}
  Следующая, более слабая, версия утверждения верна, так как нет перехода, который
  бы удалял $\Ord$-ребро между запросами, который не могут быть переупорядочены:
  \[
    \forall \s, \s'. \; \Cfarm \vdash \s \armStepP^{*} \s'  \Rightarrow (\s.\Ord \cap (\s'.\Evt \times \s'.\Evt)) \setminus {\reorderableRel{}{}}\subseteq \s'.\Ord
%    \forall \s, \s', \{\e, \e'\} \subseteq \s.\Evt. \; \s \armStepP^{*} \s' \land \s.\Ord(\e, \e') \land
%      \{\e, \e'\} \subseteq \s'.\Evt \land \notReorderableRel{\e}{\e'} \Rightarrow \s'.\Ord(\e, \e'). \\
  \]
  Теперь докажем исходное утверждение.
  Зафиксируем пару запросов $(\e, \e') \in \s.\Ord \cap (\s'.\Evt \times \s'.\Evt)$.
  Мы хотим показать, что $(\e, \e') \in \s'.\Ord$.
  Если запросы не переупорядочиваемы, $\notReorderableRel{\e}{\e'}$, то утверждение выполняется,
  т.к.
  $(e, e') \in (\s.\Ord \cap (\s'.\Evt \times \s'.\Evt)) \setminus {\reorderableRel{}{}} \subseteq \s'.\Ord$.
  Иначе $\e$ и $\e'$ являются запросами чтения или записи к разным локациям.
  Поскольку $\s.\Ord(\e, \e')$, то по лемме \ref{lem-ord-trans}
  существует конечный путь по $\s.\Ord$-рёбрам от $\e$ к $\e'$, что
  каждое ребро этого пути соединяет не переупорядочиваемые запросы.
  
  Предположим, что на этом пути есть запрос барьера памяти $\e''$.
  Тогда из транзитивности $\s.\Ord$ следует, что $\{(\e, \e''), (\e'', \e')\} \subseteq \s.\Ord$.
  Следовательно, по ослабленной версии леммы и транзитивности $\s'.\Ord$ следует, что
  $\{(\e, \e''), (\e'', \e'), (\e, \e')\} \subseteq \s'.\Ord$.
  
  Теперь предположим, что на этом пути нет запроса барьера памяти.
  Тогда по определению отношения $\reorderableRel{}{}$ следует,
  что все запросы на этом пути оперируют одной и той же локацией.
  Это противоречит $\notReorderableRel{\e}{\e'}$.
\end{proof}

\subsection{Модель ARMv8 POP и метки времени}
\label{sec:arm-timestamps}
Зафиксируем некоторую программу $\Cfarm$ и рассмотрим её завершающийся сценарий
поведения в модели ARMv8 POP:
$$
\Cfarm \vdash \s^0 \armStepP \s^1 \armStepP \dots \armStepP \s^n,
$$
где $\s^0 = \sinit$ --- это начальное состояние машины; $\s^n = \s$ является финальным состоянием,
т.е. в подсистеме памяти $\s$ нет запросов чтения, все потоки осведомлены о всех
запросах, исполнение всех экземпляров инструкций завершено, и загрузка новых
экземпляров невозможна.

Для локации $\loc$ и множества запросов $\Evt$
мы определяем $\Evt_{\loc}$ как множество всех запросов записи из $\Evt$, целевой локацией
которых является $\loc$:
$$
\Evt_{\loc} \triangleq \{ \stRequestWrite{\tId}{\cpath}{\loc}{\stval} \in \Evt \mid \tId, \cpath, \stval \}.
$$
Поскольку не существует перехода, который удалял бы запросы записи,
то $\s.\Evt_{\loc}$ является множеством всех запросов записи в $\loc$,
которые были отправлены в подсистему памяти за весь сценарий поведения.

Зафиксируем локацию $\loc$. Известно, что каждый поток осведомлён
о каждом запросе $\e \in \s.\Evt_{\loc}$, т.к. состояние $\s$ является финальным.
Также известно, что два запроса записи в одну локацию не переупорядочиваемы.
Как следствие, по лемме \ref{lem-prop-ord}
верно, что
$mo_{\loc} \triangleq \restrict{\s.\Ord}{\s.\Evt_{\loc}}$,
где $\restrict{R}{S} \triangleq R \cap (S \times S)$,
является полным порядком на запросах записи в локацию $\loc$.
Мы определяем отношение $mo \triangleq \bigcup_\loc  mo_{\loc}$ как объединение
множеств $mo_{\loc}$ по всем возможным локациям.
Используя позиции запросов во множестве $mo_{\loc}$, мы определяем функцию, которая
по запросу записи возвращает его метку времени: 
\[
\taumapping(\e) \triangleq 
\begin{cases}
\mathsf{index}(mo_{\loc}, \e), & \text{если } \e = \stRequestWrite{\tId}{\cpath}{ \loc}{\stval} \in \s.\Evt; \\
%% index(mo_{\SY}, \e) & \textIf \e = \stRequestFence{\tId}{ \cpath} \in \s.\Evt; \\
\bot, & \text{иначе}.
\end{cases}
\]
Наконец, мы показываем, что для любого состояния $\s^i$ из рассмотренного сценария поведения
верно, что отношение ${\restrict{mo}{\s^i.\Evt}} \cup \s^i.\Ord$ ациклично.
\begin{theorem}
  $\forall i \le n, {\restrict{mo}{\s^i.\Evt}} \cup \s^i.\Ord$ ациклично.
\end{theorem}
\begin{proof}
  Очевидно, что утверждение выполняется при $i = 0$.
  Предположим, что существует такой индекс $j$, что для любого индекса $i < j$ отношение
  $\restrict{mo}{\s^i.\Evt} \cup \s^i.\Ord$ ациклично, но
  отношение $\restrict{mo}{\s^j.\Evt} \cup \s^j.\Ord$ имеет цикл.
  Известно, что $\restrict{mo}{\s^n.\Evt} \cup \s^n.\Ord = \s^n.\Ord$ не имеет циклов.
  Тогда цикл из $\restrict{mo}{\s^j.\Evt} \cup \s^j.\Ord$ должен быть ``удалён''
  на части сценария поведения $\Cfarm \vdash \s^j \armStepP^{*} \s^n$.
  
  С этого момента мы будем различать $\Ord$- и $mo$-ребра.
  Мы будем называть пару запросов $(\e, e')$ \emph{$\Ord$-ребром}, если $(\e, \e') \in \s^j.\Ord$,
  и \emph{$mo$-ребром}, если $(\e, \e') \in \restrict{mo}{\s^j.\Evt} \setminus \s^j.\Ord$.

Рассмотрим цикл минимальной длины в ${\restrict{mo}{\s^j.\Evt}} \cup \s^j.\Ord$.
В этом цикле должно присутствовать $mo$-ребро, т.к. отношение $\s^j.\Ord$ ациклично.
Такое $mo$-ребро $(\e, \e')$ соединяет два запроса записи в локацию $\loc$, %, or two $\SY$ fences,
и при этом $\taumapping(\e) < \taumapping(\e')$.
Поскольку это ребро является частью цикла, то существует путь от $\e'$ к $\e$, состоящий из
$\Ord$- и $mo$-рёбер. Мы можем разбить этот путь на максимальные гомогенные $mo$- и $\Ord$-подпути.
%% each of which comprises only edges of the corresponding type.
Покажем, что каждый $\Ord$-подпуть состоит только из одного ребра.

Рассмотрим произвольный $\Ord$-подпуть $\{\e''_i\}_{i \in [0..k]}$.
Запросы $\e''_0$ и $\e''_k$ являются запросами записи, т.к. они связаны с другими подпутями
$mo$-ребрами.
По транзитивности отношения $\s^j.\Ord$ (лемма \ref{lem-ord-trans})
верно $\s^j.\Ord(\e''_0, \e''_k)$, а, значит, подпуть может быть сокращён до этих
двух запросов.

Таким образом, кратчайший путь от $\e'$ к $\e$ в отношении
${\restrict{mo}{\s^j.\Evt}} \cup \s^j.\Ord$ проходит только через запросы записи.
Отношение $\s^n.\Ord$ содержит все $mo$-ребра по определению $mo$. Также оно
содержит все $\Ord$-ребра из кратчайшего пути по леммам \ref{lem-write-fence-persistent} и
\ref{lem-ord-persistent}. Из этого следует, что выбранный цикл присутствует в $\s^n.\Ord$,
что противоречит ацикличности $\s^n.\Ord$.
\end{proof}

\subsection{Определение машины \ARMt}
По сравнению с ARM-машиной
состояние машины \ARMt~обладает одной дополнительной компонентой
$\hmap : \Tid \times \Path \rightharpoonup \Timestamp \times 2^{\RequestSet} \times \View$.
%% where $\tau : \Timestamp = \mathbb{Q}$ is a set of timestamps, and $\R : \View = \Loc \rightharpoonup \Timestamp$
%% is a partial function from locations to timestamps, similar to per-thread and message views in the Promise machine.
Эта компонента является частичной функцией, определяемой на экземплярах инструкций
записи, которые завершили своё исполнение.
Каждому такому экземпляру $(\tId, \cpath)$ функция сопоставляет
(\emph{i}) метку времени,
(\emph{ii}) множество запросов записи и барьеров $S$ в подсистеме памяти,
которые гарантировано предшествуют в смысле отношения $\Ord$ запросу экземпляра $(\tId, \cpath)$,
если такой запрос присутствует в подсистеме,
и (\emph{iii}) фронт сообщения в стиле обещающей модели:
по локации $\loc$ он возвращает метку времени, которая является максимальной среди запросов записи
в эту локацию из множества $S$.
Для краткости мы определяем проекции компоненты $\hmap$:
$\tmap: \Tid \times \Path \rightharpoonup \Timestamp$,
$\omap: \Tid \times \Path \rightharpoonup 2^{\RequestSet}$, и
$\rmap: \Tid \times \Path \rightharpoonup \View$.
Компонента $\hmap$ начального состояния машины $\ARMt$,
$\ainit \triangleq \angled{\sinit, \hmap^{\rm init}}$,
присваивает нулевые метки времени всем инициализирующим записям:
$\hmap^{\rm init} \triangleq [(0_{\tId}, []) \mapsto
  \angled{\tstamp{0}, \lambda \loc. \; \tstamp{0}, \emptyset}]$.

\begin{figure}
\centering
$\begin{array}{@{}c@{}}
\displaystyle\frac{\begin{array}{@{}c@{}}
  \Cfarm \vdash
  \s \armStepPgen{\mathit{label}} \s'
\\
 \mathit{label} \not \in \{ \transenv{Propagate} \; \_ \; \_, \transenv{Write commit} \; \_ \; \_ \; \_ \; \_ \}
\end{array}
}{
  \Cfarm \vdash
    \angled{\s, \hmap}
    \armStepgen{\mathit{label}}
    \angled{\s', \hmap}
}
\\
\\
\displaystyle\frac{\begin{array}{@{}c@{}}
  \Cfarm \vdash
  \s \armStepPgen{\transenv{Propagate} \; \e \; \tId} \s' \\
  \s'.\Ord \cup \moTau(\s'.\Evt, \tmap) \; \text{ациклично}
\end{array}
}{
  \Cfarm \vdash
    \angled{\s, \hmap}
    \armStepgen{\transenv{Propagate} \; \e \; \tId}
    \angled{\s', \hmap}
}
\\
\\
\displaystyle\frac{\begin{array}{@{}c@{}}
\Cfarm\vdash \s 
  \armStepWriteCommitPLoc
  \angled{\Mpop', \IssuingOrderf', \tapef'} \\
  \begin{array}{@{}r@{~~~~~~}l@{}}
  \tapef'(\tId, \cpath) = \tapeWrite{(\tapeWriteCommitted{im}{\loc}{\stval})} &
    \tape \triangleq \s.\tapef(\tId) \\
  \timeRangeCondition(im, \loc, \tau, \tId, \cpath, \tape, \hmap) &
    \coherentThread(\loc, \tau, \cpath, \tape, \hmap) \\
  \uniqueTimeLoc(\loc, \tau, \s.\tapef, \hmap) &
    \cpath^{\SY} \triangleq \lastSY(\tape, \cpath) \\
  \end{array} \\
  \begin{array}{@{}r r@{~}l@{}}
  S & \triangleq & \textIf \cpath^{\SY} \not = [] \\
    & &\textThen \{\stRequestFence{\tId}{\cpath^{\SY}}\} \cup \OrdPrevRequest(\tId, \cpath^{\SY}, \tape, \hmap) \\
    & & \textElse \emptyset \\
  S' &\triangleq& \textIf im \; \textThen S \cup \{ \stRequestWrite{\tId}{\cpath}{\loc}{\stval} \} \; \textElse S \\
  \R &\triangleq& [\loc @ \tau] \sqcup \viewf(\tId, \cpath^{\SY}, \cpath^{\SY}, \tape, \hmap) \\
  \hmap' &\triangleq& \hmap[(\tId, \cpath) \mapsto (\tau,S',\R)]
  %% \bigsqcup \opstau(\tId, \cpath^{\SY}, \tape, \hmap) \sqcup \bigsqcup \readsSatisfiedR(\cpath^{\SY}, \tape, \hmap) \\
  \end{array}\\
  \Mpop'.\Ord \cup \moTau(\Mpop'.\Evt, \tmap') \; \text{ациклично} \\
\end{array}
}{
\Cfarm \vdash 
  \angled{\s, \hmap}
  \armStepWriteCommitLoc
  \angled{\angled{\Mpop', \IssuingOrderf', \tapef'}, \hmap'}
}
\end{array}$
\caption{Переходы машины \ARMt}
\label{fig:trans-armt}
\end{figure}

Правила переходов машины \ARMt~приведены на рис. \ref{fig:trans-armt}.
Первое правило транслирует все переходы ARM-машины в переходы машины \ARMt,
кроме \transenv{Уведомление потока} и \transenv{Завершение записи};
при этом компонента $\hmap$ в правиле не используется.
Новое правило \transenv{Завершение записи} обновляет компоненту $\hmap$,
и оба правила \transenv{Уведомление потока} и \transenv{Завершение записи}
имеют общее ограничение --- объединение отношения $\Ord$ и отношения $\moTau$, построенного по
меткам времени, должно быть ациклично. При этом $\moTau$ определяется так:
%% \begin{definition}
  \[
  \begin{array}{l}
  \moTau(\Evt, \tmap) \defeq \\
  \quad \{ (\e, \e') \in \Evt \times \Evt \mid \\
     \qquad \e, \e' \; \text{--- запросы записи}, \e.loc = \e'.loc,
   \tmap(\e.\tId, \e.\cpath) < \tmap(\e'.\tId, \e'.\cpath)\}.
  \end{array}
  \]
%% \end{definition}
\noindent
Остальные правила не могут добавить циклов в упомянутое объединение,
поэтому в них не требуется такая проверка.

Рассмотрим подробнее правило \transenv{Завершение записи}.
Оно выбирает метку времени $\tau$, которая должна быть уникальна среди запросов записи
в локацию $\loc$ (предикат $\uniqueTimeLoc$).
Кроме того, эта метка должна быть согласована с метками времени
выполненных экземпляров записи в эту локацию (предикат $\coherentThread$):
$\tau$ должно быть больше, чем метки времени предшествующих экземпляров, и меньше последующих.
Правило \transenv{Завершение записи} ARM-машины не отправляет запрос на запись
($im = \mathit{false}$),
если существует следующий завершенный экземпляр записи в ту же локацию.
Тем не менее, машина $\ARMt$ присваивает метку времени завершаемому экземпляру записи и в таком случае.
При этом метка времени экземпляра, запрос которого был отправлен в подсистему памяти,
имеет целочисленное значение, а метка времени экземпляра без запросов в подсистеме
находится в интервале $(\tau' - 1, \tau')$, где $\tau'$ --- это
метка времени ближайшего последующего завершенного экземпляра записи в ту же локацию,
чей запрос был отправлен (предикат $\timeRangeCondition$).

Если запрос на запись, который мы обозначим $w$,
отправлен в подсистему хранения ($im = \mathit{true}$),
и существует предшествующий экземпляр $\SY$-барьера ($\cpath^{\SY} \neq []$),
то множество запросов, которые гарантировано предшествуют $w$ в отношении $\Ord$
(функция $\omap$), включает три набора запросов.
Первый набор состоит из запроса предшествующего барьера $\stRequestFence{\tId}{\cpathSY}$.
Второй набор включает запросы экземпляров записи, предшествующие экземпляру $\cpathSY$,
$\OrdPrevRequest(\tId, \cpathSY, \tape, \hmap)$.
Третий набор является объединением множеств $\omap(\e.\tId, \e.\cpath)$ за каждый запрос записи $e$,
прочитанный потоком до экземпляра $\cpathSY$:
\[\begin{array}{l}
\OrdPrevRequest(\tId, \cpathSY, \tape, \hmap) \triangleq\\
\quad \{ \writeEvt{\tId}{\cpath'}{\loc'}{\stval'} \mid \cpath'  < \cpathSY,
          \tape(\cpath' ) = \tapeWrite{(\tapeWriteCommitted{\_}{\loc'}{\stval'})} \} \cup {}\\
\quad \bigcup \{ \omap(\e.\tId, \e.\cpath) \mid
                   \cpath'' < \cpathSY, \tape(\cpath'') = \tapeRead{(\tapeSatisfied{\Committed}{\e})} \}. 
\end{array}\]

Почему все эти запросы гарантировано предшествуют запросу $w$ в отношении $\Ord$?
Во-первых, все запросы, кроме $f \defeq \stRequestFence{\tId}{\cpathSY}$, предшествуют $f$,
т.к. в момент добавления $f$ подсистема памяти добавила по $\Ord$-ребру $(\e, f)$ за
каждый запрос $\e$, о котором был осведомлён поток.
Последнее верно в силу следующих рассуждений.
О каждом запросе записи $\e'$, который был отправлен потоком до отправки $f$,
поток естественным образом осведомлён.
О каждом запросе записи $\e''$, который был прочитан потоком до отправки $f$,
поток осведомлён по ограничениям подсистемы памяти.
Эти ограничения гарантируют, что запрос чтения может получить ответ из
запроса записи, только если о них осведомлены одни и те же потоки.

Во-вторых, когда поток отправляет запрос $w$, он добавляет ребро $(f, w)$ в отношение $\Ord$.
Значит все упомянутые выше запросы также предшествуют $w$ в отношении $\Ord$
в силу транзитивности $\Ord$.

Новое вхождение в функцию $\rmap$ определяется как поточечный максимум (операция $\sqcup$)
на фронтах $[\loc@\tau]$ и
$\viewf(\tId, \cpath^{\SY}, \cpath^{\SY}, \tape, \hmap)$, где
\[\begin{array}{l}
\viewf(\tId, \cpath^{\bf \sf write}, \cpath^{\bf \sf read}, \tape, \hmap) \triangleq \\
\quad \bigsqcup \opstau(\tId, \cpath^{\bf \sf write}, \tape, \hmap) \sqcup \bigsqcup \readsSatisfiedR(\cpath^{\bf \sf read}, \tape, \hmap)
\end{array}\]
определяет фронт запросов из вхождения $\omap$:
\[\begin{array}{l}
\opstau(\tId, \cpath, \tape, \hmap) \triangleq \\
\quad \{[\loc @ \tau] \mid
        \cpath' < \cpath, \tape(\cpath') = \tapeWrite{(\tapeWriteCommitted{\_}{\loc}{\_})},
        \tau = \tmap(\tId , \cpath')
        \} \; \cup \\
\quad \{[\loc @ \tau] \mid
        \tId', \cpath', \cpath'' < \cpath,  \tau = \tmap(\tId', \cpath') \not = \bot, \\
\quad \quad \tape(\cpath'') = \tapeRead{(\tapeSatisfied{\satisfiedState}{\stRequestWrite{\tId'}{ \cpath'}{\loc}{\_}})},
        \satisfiedState \not = \SatisfiedInFlight \}. \\
\\
\readsSatisfiedR(\cpath, \tape, \hmap) \triangleq \\
\quad \{\rmap(\tId', \cpath') \not = \bot \mid \exists \loc, \tId', \cpath', \cpath'' < \cpath,\\
\quad \quad \tape(\cpath'') = \tapeRead{(\tapeSatisfied{\satisfiedState}{\stRequestWrite{\tId'}{ \cpath'}{\loc}{\_}})},
        \satisfiedState \not = \SatisfiedInFlight \}. \\
\end{array}\]

\subsection{Симуляция модели ARMv8 POP}
\label{sec:armvpop:armt:sim}

Как было описано в предыдущем разделе, переходы машины \ARMt~являются
переходами ARM-машины с дополнительными ограничениями, что
потенциально может означать уменьшение допускаемых сценариев поведения.
Поскольку это бы означало, что мы не смогли бы использовать \ARMt~как промежуточную
машину в доказательстве корректности компиляции,
то нужно показать, что все сценарии поведения ARMv8 POP также являются сценариями
поведения \ARMt~с точностью до компоненты состояния $\hmap$.
\begin{theorem}
  \label{thm:armvpop:armt:sim}
Пусть набор состояний $\{\s^i\}_{i \in [0..n]}$ является исполнением программы $\Cfarm$ в ARM-машине.
Тогда существует такой набор $\{\hmap^i\}_{i \in [0..n]}$, что $\{\angled{\s^i, \hmap^i}\}_{i \in [0..n]}$
является исполнением программы $\Cfarm$ в \ARMt-машине.
\[\inarr{
\forall \Cfarm, \{\s^i\}_{i \in [0..n]}.\; \s^0 = \sinit  \land \finalStateP(\s^n, \Cfarm) \land{} \\
{} \quad \Cfarm \vdash \s^0 \armStepP \dots \armStepP \s^n \Rightarrow
\exists \{\hmap^i\}_{i \in [0..n]}. \; \hmap^0 = \ainit.\hmap \land {} \\
{} \qquad \Cfarm \vdash \angled{\s^0, \hmap^0} \armStep \dots \armStep \angled{\s^n, \hmap^n}.
}\]
\end{theorem}
\begin{proof}
  В разделе \ref{sec:arm-timestamps} было показано, как по финальному состоянию в
  сценарии поведения ARMv8 POP построить отношение $mo$ и функцию
  $\taumapping : \Request \rightharpoonup \tau$.
  Здесь мы также строим их по состоянию $\s^n$, но с небольшим изменением:
  мы предполагаем, что  функция $\taumapping$ задана на экземплярах инструкций,
  т.е. на множестве $\Tid \times \Path$, а не на запросах.
  Это изменение имеет только стилистический характер, т.к. по запросу
  однозначно восстанавливается идентификатор экземпляра инструкции,
  кроме случая инициализирующих запросов.

  Мы конструируем множество $\{\hmap^i \}_{i \in [0..n]}$ индуктивно.
  Начальная компонента $\hmap^0$ равна $\ainit.\hmap$.
  Также мы используем следующий инвариант для состояний сценария поведения \ARMt:
  \[\begin{array}{l}
  \invTT(\s, \hmap) \triangleq \forall \tId, \cpath. \\
  \quad (\s.\tapef(\tId, \cpath) = \tapeWrite{(\tapeWriteCommitted{true}{\_}{\_})} \Rightarrow
         \tmap(\tId, \cpath) = \taumapping(\tId, \cpath)) \lor {} \\
  \quad (\s.\tapef(\tId, \cpath) \not = \tapeWrite{(\tapeWriteCommitted{\_}{\_}{\_})} \Rightarrow
         \tmap(\tId, \cpath) = \bot).
  \end{array}\]
  Инвариант утверждает, что метки времени, полученные в ходе исполнения в \ARMt,
  соответствуют функции $\taumapping$. 
  Предположим, что мы сконструировали $i$ первых состояний сценария поведения \ARMt,
  и инвариант выполняется на них.
  Докажем индукционный переход, рассмотрев различные варианты шага $\Cfarm \vdash \s^i \armStepP \s^{i + 1}$.
  \begin{description}
  \item[Уведомление потока.]
    Выберем $\hmap^{i + 1}$ равным $\hmap^{i}$. 
    Тогда утверждение $\invTT(\s^{i + 1}, \hmap^{i + 1})$ выполняется, т.к.
    выполняется $\invTT(\s^{i}, \hmap^{i})$ и
    $\s^{i + 1}.\tapef = \s^{i}.\tapef$.
    В разделе \ref{sec:arm-timestamps} было доказано, что
    для любого $j \in [0..n]$ отношение $\restrict{mo}{\s^j.\Evt} \cup \s^j.\Ord$ ациклично.
    Утверждение $\invTT(\s^{i + 1}, \hmap^{i + 1})$ гарантирует, что
    функция $\restrict{mo}{\s^{i+1}.\Evt}$ равна $\moTau(\s^{i+1}.\Evt, \tmap^{i+1})$.
    Тогда отношение $\s^{i+1}.\Ord \cup \moTau(\s^{i+1}.\Evt, \tmap^{i+1})$ ациклично.
    Таким образом, все дополнительные ограничения правила \transenv{Уведомление потока}
    машины \ARMt~выполнены, и она может совершить соответствующий переход.
  \item[Завершение записи $\tId \; \cpath$.]
    Нам нужно рассмотреть два случая.
    
    Если соответствующий запрос записи отправлен в подсистему памяти, то мы выбираем
    ему метку времени $\tau$, которая является параметром перехода в машине \ARMt и
    равна $\taumapping(\tId, \cpath)$.
    Мы выбираем $\hmap^{i + 1}$ в соответствии с определением этой компоненты в
    правиле \transenv{Завершение записи} машины \ARMt.
    Инвариант, очевидно, выполняется по определению.
    По определению функции $\taumapping$ метка времени $\tau$ уникальна среди запросов записи
    в соответствующую локацию.
    Ацикличность отношения $\s^{i+1}.\Ord \cup \moTau(\s^{i+1}.\Evt, \tmap^{i + 1})$
    следует из тех же рассуждений, что и в предыдущем случае.
    Из этого, в свою очередь, следует, что $\tau$ больше всех остальных меток времени
    запросов записи в ту же локацию среди тех, что были отправлены тем же потоком
    в подсистему памяти.
    Метка $\tau$ также больше всех меток времени предшествующих завершенных
    экземпляров записи в ту же локацию, которые не отправляли запросы,
    как следствие того, по какому принципу для них выбираются метки времени.
    В плёнке потока нет последующих завершенных записей в ту же локацию,
    т.к. запрос был отправлен, а значит метка времени $\tau$ корректна относительно
    других записей потока.
    
    Если запрос записи не был отправлен, то $\taumapping(\tId, \cpath) = \bot$.
    Известно, что существует последующий экземпляр записи в ту же локацию с меткой
    времени $\tau'$, который отправил запрос в подсистему памяти.
    Мы выбираем метку времени $\tau$ из интервала $(\tau' - 1, \tau)$ так, чтобы
    она была корректна относительно требований перехода машины \ARMt.
    Мы выбираем $\hmap^{i + 1}$ в соответствии с переходом
    \transenv{Завершение записи} машины \ARMt.
    Инвариант, очевидно, сохраняется.

  \item[Другие переходы.]
    Мы выбираем компоненту $\hmap^{i + 1}$ равной $\hmap^{i}$.
    Поскольку в остальных правилах машины \ARMt~нет дополнительных ограничений,
    машина может сделать соответствующий переход, и при этом инвариант сохранится.
    \qedhere
  \end{description}
\end{proof}

\subsection{Фронты и машина \ARMt}
В разделе \ref{sec:armvpop:armex} была рассмотрена программа \textrm{MP-SY-LD}.
В ней использование барьеров памяти позволяет запретить слабый сценарий поведения.
Для таких целей в обещающей модели используются фронты.
Для того, чтобы показать, что обещающая машина может симулировать машину \ARMt,
вводится аналог фронтов для \ARMt.

Мы начнём с введение фронта $\Rarm$ --- аналога базового фронта из обещающей машины:
$$
\begin{array}{l}
\Rarm(\aT, \tId, \cpath) \triangleq \\
\qquad \bigsqcup \opstau(\tId, \cpath, \aT.\tapef(\tId), \aT.\tmap) \sqcup {}\\
\qquad \bigsqcup \readsSatisfiedR(\lastCF(\tape, \cpath), \aT.\tapef(\tId), \aT.\rmap) \,.\\
\end{array}
$$
В отличие от  $\Rcur$, который определяется в целом для потока,
фронт $\Rarm$ дополнительно параметризован путём $\cpath$ из тех же соображений,
что и состояние переменных в ARMv8 POP параметризовано путём: машина \ARMt~может
исполнять экземпляры не по порядку, и поэтому разные экземпляры могут иметь разные ограничения,
связанные с метками времени.
Определение $\Rarm$ очень похоже на определение компоненты $\rmap$
в правиле \transenv{Завершение записи}:
фронт является композицией одинарных фронтов $[\loc@\tau]$, где $\loc$ и $\tau$ ---
параметры завершенного экземпляра записи, который предшествует $\cpath$,
со значениями $\rmap$, связанными c запросами записи,
которые прочитаны потоком до последнего выполненного барьера $\lastCF(\tape, \cpath)$,
предшествующего $\cpath$.
При этом учитываются и $\LD$, и $\SY$ барьеры, так как они оба
могут быть использованы как результат компиляции приобретающего барьера
в обещающей модели.

С помощью определения $\Rarm$ нужные ограничения задаются следующим образом.
Если экземпляр чтения $(\tid, \cpath)$ получил ответ от завершенного экземпляра записи,
то метка времени этой записи не меньше соответствующего значения
$\Rarm$ для пути $\cpath$.
Мы не ограничиваем чтения, которые получили ответ от ещё не завершенной записи, так
как такие записи не обладают метками времени.
Аналогично, каждый завершенный экземпляр записи имеет метку времени,
превосходящую соответствующее значение $\Rarm$.
Упомянутые ограничения формулируются в виде следующей теоремы.
\begin{theorem}
  \label{thm:invAview}
  $\forall \Cfarm, \aT, \tId, \tape = \aT.\tapef(\tId), \cpath. \; \Cfarm \vdash \ainit \armStepgen{}^{*} \aT \Rightarrow$ \\
  ${} \quad (\forall \e. \;
  \tape(\cpath) = \tapeRead{(\tapeSatisfied{\_}{\e})} \land \aT.\tapef(\e.\tId, \e.\cpath) \; \text{завершён} => {}$ \\
  ${} \qquad \aT.\tmap(\e.\tId, \e.\cpath) \ge \Rarm(\aT, \tId, \cpath, \e.\loc)) \land {} $ \\
  ${} \quad (\forall \loc. \; \tape(\cpath) = \tapeWrite{(\tapeWriteCommitted{\_}{\loc}{\_})} =>
             \aT.\tmap(\tId, \cpath) > \Rarm(\aT, \tId, \cpath, \loc)).$
\end{theorem}
\begin{proof}
  Утверждение доказывается с помощью индукции по сценарию поведения $\Cfarm \vdash \ainit \armStepgen{}^{*} \aT$.
  %% \app{PROOF}
\end{proof}
%% \noindent
%% Доказательство данной теоремы может быть найдено в \cite{Podkopaev-al:ECOOP17TR}.

\section{Доказательство корректности компиляции}
В этом разделе доказывается основная теорема главы, представленная в
разделе~\ref{sec:armpop:highlevel}.

\noindent
  \textbf{Теорема \ref{armvpop:mainthm}.}
  Для любой программы $\Cfarm$ и её сценария поведения в модели ARMv8 POP,
  $\Cfarm \vdash \sinit \armStepP^{*} \s$,
  где $\s$ --- финальное состояние, $\finalStateP(\s, \Cfarm)$,
  существует сценарий поведения этой программы в обещающей модели,
  $\Cfprom \vdash \pinit \promStep^{*} \p$,
  где $\p$ --- финальное состояние $\finalStateProm(\p, \Cfprom)$;
  при этом состояния памяти в $\s$ и $\p$ совпадают, $\sameMemory(\s, \p)$.

\newcommand{\TSfprom}{\TSf}
%% Here $\finalStateProm(\p, \Cfprom)$ means that the Promise machine cannot make a further transition
%% (each thread's $\cpath$ points out of the thread's program instruction list) from $\p$ and
%% all promises are fulfilled.
\begin{proof}
  Зафиксируем программу $\Cfprom$.
  %% Далее мы будем писать $``\s \armStepP \s'"$ вместо $``\Cfprom \vdash \s \armStepP \s'"$ как для всех машин.
  Используя теорему \ref{thm:armvpop:armt:sim}, мы меняем утверждение, которое нужно
  доказать, на симуляцию обещающей машиной машины \ARMt:
\[\begin{array}{l}
  \forall \aT. \; \Cfprom \vdash \ainit \armStep^{*} \aT \land \finalStateA(\aT, \Cfarm) \Rightarrow \\
  \quad \exists \p. \; \Cfprom \vdash \pinit \promStep^{*} \p \land \finalStateProm(\p, \Cfprom) \land \sameMemory(\aT, \p). \\
\end{array}\]
Для того, чтобы доказать это утверждение, введём набор отношений, связывающих
состояния машин. Эти отношения в дальнейшем войдут в отношение симуляции.

Следуя представлению обещающей машины в \cite{Podkopaev-al:ECOOP17}, мы добавим в состояние
каждого потока обещающей машины указатель на следующий к исполнению экземпляр инструкции,
который будем обозначать $\p.\TSf(\tId).\cpath$, и функцию состояния локальных
переменных $\p.\TSf(\tId).\PromState$.
В представлении из раздела \ref{sec:armpop:promisemodel} эти части состояния скрыты
помеченной системой переходов.

%% First of all, the programs have to be the same: $\invCf(\aT, \p) \triangleq \aT.\Cfarm = \p.\Cfprom.$
%% First of all, the domains of per-thread components of the state have to be the same:
%% \[\invTId(\aT, \p) \triangleq \dom{\aT.\tapef} = \dom{\aT.\IssuingOrderf} = \dom{\p.\TSfprom} (= \dom{\Cfprom}).\]
%% In all following invariants we implicitly assume that $\tId$s are from $\dom{\aT.\Cfarm}$.
Отношение $\invPrefix$ устанавливает, что все экземпляры инструкций, выполненные
обещающей машиной, завершены машиной \ARMt:
\[
\invPrefix(\aT, \p) \triangleq \forall \tId, \cpath' < \p.\TSfprom(\tId).\cpath. \;
     (\aT.\tapef(\tId, \cpath') \; \text{завершено}). \\
\]
Следующие отношения связывают память обещающей машины с подсистемой памяти \ARMt.
Отношение $\invMemOne$ утверждает, что для каждого завершенного экземпляра записи в \ARMt
существует сообщение в памяти обещающей машины с теми же локацией, значением и меткой времени,
кроме того фронт сообщения не больше, чем соответствующий фронт запроса в \ARMt.
При этом, если путь экземпляра записи меньше, чем указатель обещающей машины, то
сообщение было обещано, и обещание выполнено, иначе --- только обещано:
\[\begin{array}{l}
\invMemOne(\aT, \p) \triangleq \forall \tId, \loc, \stval, \tau, \R', \cpath. \\
  \quad \tapeWrite{(\tapeWriteCommitted{\_}{\loc}{\stval})} = \aT.\tapef(\tId, \cpath) \land
        \angled{\tau, \_, \R'} = \aT.\hmap(\tId, \cpath) \Rightarrow \\
  \quad \exists \R \le \R'. \\
  \qquad (\cpath \ge \p.\TSfprom(\tId).\cpath \Rightarrow \writeEvt{\loc}{\stval}{\tau}{\R} \in \p.\TSfprom(\tId).\PromSet)\land \\
  \qquad (\cpath <   \p.\TSfprom(\tId).\cpath \Rightarrow \\
  \qquad \quad
    \writeEvt{\loc}{\stval}{\tau}{\R} \in
    \p.\Mprom \setminus \underset{\tId}{\bigcup} \p.\TSfprom(\tId).\PromSet). \\
\end{array}\]
Отношение $\invMemTwo$ связывает памяти машин в обратном направлении:
для каждого сообщения из памяти обещающей машины в плёнке \ARMt~есть
соответствующий завершённый экземпляр записи:
\[\begin{array}{l}
\invMemTwo(\aT, \p) \triangleq
  \forall \writeEvt{\loc}{\stval}{\tau}{\R} \in \p.\Mprom. \; \tau \not = \tstamp{0} \Rightarrow
    \exists \tId, \cpath, \R' \ge \R. \\
  \quad  \tapeWrite{(\tapeWriteCommitted{\_}{\loc}{\stval})} = \aT.\tapef(\tId, \cpath) \land
      \aT.\hmap(\tId, \cpath) = \angled{\tau, \_, \R'}.
\end{array}\]
Отношение $\invMemThree$ связывает инициализирующие записи:
\[\begin{array}{l}
\invMemThree(\aT, \p) \triangleq
  \forall \loc. \; \stRequestWrite{0_{\tId}}{[]}{\loc}{0} \in \aT.\Mpop \land \writeEvt{\loc}{0}{\tstamp{0}}{\lambda \loc. \; \tstamp{0}} \in \p.\Mprom.
\end{array}\]
Отношение $\invView$ утверждает, что фронты обещающей машины ограничены комбинацией
фронтов, связанных с завершёнными экземплярами чтений и записей машины \ARMt.
Для приобретающего фронта считаются все экземпляры записи и чтения, путь которых меньше $\cpath$.
Для базового фронта считаются все экземпляры записи, путь которых меньше  $\cpath$, и
чтения, путь которых меньше последнего завершённого экземпляра $\LD$ барьера ($\lastLD(\tape, \cpath)$).
Для высвобождающего фронта учитываются все экземпляры записи вплоть до последнего завершённого
экземпляра $\SY$ барьера ($\lastSY(\tape, \cpath)$)
и все экземпляры чтения до завершённого экземпляра $\LD$ барьера,
предшествующего этому $\SY$ барьеру ($\lastLDSY(\tape, \cpath)$).
\[\begin{array}{l}
\invView(\aT, \p) \triangleq
  \forall \tId, \tape = \aT.\tapef(\tId), \cpath = \p.\TSfprom(\tId).\cpath. \\
  \quad \textLet \cpath^{\LD}, \cpath^{\SY} \triangleq
    \lastLD(\tape, \cpath),\lastSY(\tape, \cpath) \; \textIn \\
  \quad \textLet \cpath^{\LD\SY} \triangleq \lastLDSY(\tape, \cpath) \; \textIn \\
  %% \quad \textLet viewf(\cpath_{\bf \sf read}, \cpath_{\bf \sf write}) \triangleq \\
  %% \quad \quad \bigsqcup \readsSatisfiedR(\cpath_{\bf \sf read}, \tape, \aT.\hmap)  \sqcup
    %% \bigsqcup \opstau(\tId, \cpath_{\bf \sf write}, \tape, \aT.\hmap) \; \textIn \\
  \quad (\p.\TSfprom(\tId).\Racq \le \bigsqcup \viewf(\tId, \cpath, \cpath, \tape, \aT.\hmap)) \land \\
  \quad (\p.\TSfprom(\tId).\Rcur \le \bigsqcup \viewf(\tId, \cpath^{\LD}, \cpath, \tape, \aT.\hmap)) \land \\
  \quad (\p.\TSfprom(\tId).\Rrel \le \bigsqcup \viewf(\tId, \cpath^{\LD\SY}, \cpath^{\SY}, \tape, \aT.\hmap).\\
\end{array}\]
Отношение $\invState$ связывает состояние локальных переменных в потоке обещающей
машины со значением функции состояния машины \ARMt:
\[\begin{array}{l}
\invState(\aT, \p) \triangleq
  \forall \tId, \regf = \regstcom(\Cfarm(\tId), \aT.\tapef(\tId), \p.\TSfprom(\tId).\cpath). \\
  \quad \quad \forall \reg, \p.\TSfprom(\tId).\PromState(\reg) = \regf(\reg).\\
\end{array}\]
Отношение $\invComWrite$ утверждает, что все экземпляры $\SY$ барьера, которые
предшествуют завершённому экземпляру записи, выполнены обещающей машиной:
\[\begin{array}{l}
\invComWrite(\aT, \p) \triangleq
  \forall \tId, \tape = \aT.\tapef(\tId), \\
  \quad \cpath_{write} = \lastCommittedWrite(\tape), \cpath_{\SY} < \cpath_{write}. \\
  \qquad  \tape(\cpath_{\SY}) = \tapeFence{\_}{\SY} \Rightarrow \cpath_{\SY} < \p.\TSfprom(\tId).\cpath,
\end{array}\]
где $\lastCommittedWrite(\tape)$ --- это путь последнего завершённого потоком экземпляра записи.
Данное отношение нужно для доказательства сертифицируемости шагов обещающей машины,
участвующих в симуляции.

Отношение $\invReach$ показывает, что состояния машин достигаемы из начального:
\[\invReach(\aT, \p) \triangleq \Cfprom \vdash \ainit \armStepP^{*} \aT \land \Cfprom \vdash \pinit \promStep^{*} \p.\]

Отношение $\simrelBase$ комбинирует вышеупомянутые отношения:
\[\simrelBase \triangleq \invPrefix \cap \invMemOne \cap \invMemTwo \cap \invMemThree \cap \invView \cap \invState \cap \invComWrite \cap \invReach.\]

При симуляции в каждый момент верно одно из двух:
либо обещающая машина ожидает, что машина \ARMt~завершит исполнение экземпляра инструкции,
либо указатель одного (и только одного) из потоков обещающей машины показывает на
завершённый экземпляр инструкции.
Последнее означает, что обещающая машина должна сделать шаг, соответствующий этому
экземпляру.
Для того, чтобы задать оба возможных варианта, мы используем вспомогательный предикат:
\[\begin{array}{l}
\invPromUptoARMtId(\tId,\aT,\p) \triangleq
  \textLet \tape, \cpath \triangleq \aT.\tapef(\tId), \p.\TSfprom(\tId).\cpath \; \textIn \\
  \quad \tape(\cpath) = \bot \lor \tape(\cpath) \; \text{не завершен}. \\
\end{array}\]
С его помощью случай, когда обещающая машина ожидает, выражается предикатом 
$\invPromUptoARM$, а случай, когда обещающая машина должна сделать шаг --- 
предикатом $\invPromUptoARMnot$:
\[
\begin{array}{lllll}
\invPromUptoARM & (\aT,\p) & \triangleq \forall & \tId. \; & \invPromUptoARMtId(\tId,\aT,\p). \\
  %% \text{Or:} \\
  %% \forall \tId, \tape = \aT.\tapef(\tId), \cpath = \p.\TSfprom(\tId).\cpath \Rightarrow \\
  %% \quad \tape(\cpath) = \bot \lor \tape(\cpath)\; \text{is not committed}. \\
\invPromUptoARMnot & (\aT,\p) & \triangleq \exists! & \tId. \; \lnot & \invPromUptoARMtId(\tId,\aT,\p). \\
\end{array}\]
Данные предикаты используются для определения двух отношений симуляции:
\[
\simrelPre \triangleq \simrelBase \cap \invPromUptoARMnot \quad\qquad
\simrel    \triangleq \simrelBase \cap \invPromUptoARM 
\]
Если состояния машин связаны отношением $\simrelPre$, то существует поток обещающей
машины, который может сделать переход. После этого перехода состояния машин снова
связаны отношением $\simrelPre$, и тот же поток может сделать ещё один шаг, или
состояния связаны отношением $\simrel$, и все потоки обещающей машины ждут.
Это утверждение сформулировано в лемме \ref{lem-snd}.
\begin{lemma}
\label{lem-snd}
$\forall (\aT, \p) \in \simrelPre. \;
\exists \p'. \Cfprom \vdash \p \promStep \p' \land (\aT, \p') \in \simrelPre \cup \simrel$.
\end{lemma}
\noindent
Как следствие того, что в каждом корректном состоянии машины \ARMt~существует лишь
конечное число завершённых экземпляров инструкций, можно показать, что
обещающая машина может за конечное число шагов ``нагнать'' \ARMt~(лемма \ref{lem-trd}).
\begin{lemma}
\label{lem-trd}
$\forall (\aT, \p) \in \simrelPre. \;
\exists \p'. \; \Cfprom \vdash \p \promStep^{*} \p' \land (\aT, \p') \in \simrel$.
\end{lemma}

%% \noindent
Предположим, что состояния обещающей и \ARMt~машин связаны отношением $\simrel$.
Для такой ситуации мы показываем, что машина \ARMt~может сделать шаг.
Если этот шаг имеет тип \transenv{Завершение записи}, то обещающая машина
может пообещать соответствующее сообщение, и новые состояния машин будут
связаны отношением $\simrelPre \cup \simrel$.
Если это другой шаг, то обещающая машина не делает своего ответного шага,
но состояния машин опять же связаны отношением $\simrelPre \cup \simrel$.
%% \begin{restatable}{lem}{lemmaFst}
\begin{lemma}
\label{lem-fst}
$\forall (\aT, \p) \in \simrel. \\
(\forall \aT'. \; \Cfprom \vdash \aT \armStepgen{\lnot \; \transenv{Write commit}} \aT' \Rightarrow (\aT', \p) \in \simrelPre \cup \simrel) \land {} \\
(\forall \aT'. \; \Cfprom \vdash \aT \armStepgen{\transenv{Write commit}} \aT' \Rightarrow
\exists \p'. \; \Cfprom \vdash \p \promStepgen{\transenv{Promise write}} \p' \land  (\aT', \p') \in \simrelPre \cup \simrel)$.
\end{lemma}
%% \end{restatable}
\noindent
Из предыдущих лемм непосредственно следует основная лемма симуляции:
%% \begin{restatable}{lem}{lemmaFth}
\begin{lemma}
  \label{lem-fth}
%% $\forall (\aT, \p) \in \simrel, \aT'. \; \aT \armStep \aT' \Rightarrow
$\forall (\aT, \p) \in \simrel. \;
\exists \p'. \; \Cfprom \vdash \p \promStep^{*} \p' \land (\aT', \p') \in \simrel$.
\end{lemma}
%% \end{restatable}

Доказательтво лемм \ref{lem-snd} и \ref{lem-fst} приведено в приложении \ref{sec:appendix-pop-proofs}.
\begin{proof}[Доказательство леммы \ref{lem-trd}]
  Зафиксируем $\aT, \p$.
  Из того, что $(\aT, \p) \in \simrelPre$, следует $\invPromUptoARMnot(\aT, \p)$.
  Т.о. известно, что существует единственный поток $\tId$, его плёнка $\tape = \aT.\tapef(\tId)$
  и путь $\cpath = \p.\TSfprom(\tId).\cpath$, что исполнение экземпляра $\tape(\cpath)$ завершено.
  Зафиксируем $\tId, \tape, \cpath, \Carm = \Cfarm(\tId)$.
  
  Из того, что $\tape(\cpath)$ завершён, следует, что существует конечный набор
  $\{\cpath_i\}_{i \in [0, n]}$ такой, что:
  \begin{itemize}
    \item $\forall i, \tape(\cpath_i)$ завершено.
    \item $\forall i < n, \cpath_{i + 1} \in \nextPath{\cpath_i}{\Carm}$.
    \item $\forall \cpath' \in \nextPath{\tape}{\Carm}, \tape(\cpath') = \bot \lor \tape(\cpath')$ не завершено.
  \end{itemize}
  Здесь $\nextPath{\cpath_i}{\Carm}$ является функцией, которая по пути экземпляра инструкции восстанавливает
  путь до непосредственно следующего за ним экземпляра (см. формальное определение в приложении \ref{sec:armpopTrans}).
  
  Как следствие предъявленных утверждений, лемма доказывается индукцией по $n$ с помощью леммы \ref{lem-snd}.
\end{proof}
%% Леммы \ref{lem-snd} и \ref{lem-fst} доказываются рассмотрением 
%% могут быть найдены в \cite{Podkopaev-al:ECOOP17TR}.

Сама теорема доказывается индукцией по длине сценария поведения с помощью леммы \ref{lem-fth}.
Часть утверждения теоремы о том, что конечные состояния памяти совпадают,
напрямую следует из отношений $\invMemOne$ и $\invMemTwo$.
Так, единственное, что осталось доказать, что состояние $\p$ является
финальным состоянием обещающей машины ($\finalStateProm(\p, \Cfprom)$).

Обещающая машина не может сделать нового перехода, т.к. это бы означало, что
машина \ARMt~может загрузить новый экземпляр инструкции, и противоречило бы 
$\finalStateA(\aT, \Cfarm)$. Кроме того, все сообщения из состояния $\p$
были обещаны и выполнены, потому что выполняется
$\invMemOne(\aT,\p)$ и $\invMemTwo(\aT, \p)$.
\end{proof}

\section{Выводы}
В главе представлено доказательство корректности компиляции из обещающей
модели памяти в модель памяти ARMv8 POP. Это доказательство является важным аргументом
в пользу использования обещающей модели как замены существующих моделей памяти
промышленных языков программирования.
Само доказательство представляет научный интерес, т.к. использованные ранее схемы
доказательства для случая моделей x86 и Power не применимы к ARMv8 POP.

В доказательстве рассмотрено подмножество обещающей модели памяти, в которое входят
расслабленные обращения к памяти и высвобождающие и приобретающие барьеры.
Тем не менее, доказательство может быть расширено и для других конструкций обещающей модели.
%% Так, случай неатомарных обращений не требует дополнительной работы, т.к.
%% трансформация, которая меняет неатомарные обращения на расслабленные, является
%% корректной в обещающей модели. Более того, схемы компиляции для неатомарных
%% и расслабленных обращений в архитектуру ARM совпадают.
