# TestbenchesVerilog
Script Simple para generar testbenches 
