---
  layout: post
  title: "Show HN: Circuit Artist – 回路アーティスト"
  date: 2026-01-05T12:41:44.077Z
  categories: [tech, world-news]
  tags: [tech-news, japan]
  source_url: "https://github.com/lets-all-be-stupid-forever/circuit-artist"
  source_title: "GitHub - lets-all-be-stupid-forever/circuit-artist: Circuit Artist is a digital circuit drawing and simulation game."
  source_id: 46445412
  excerpt: "ワイヤ伝搬を光で可視化し巻き戻し可能なゲーム感覚回路シミュレータ、遅延を直感で学べる"
  image: "https://opengraph.githubassets.com/5b70ceeea226dc7c422a7d6ef956e6b25748a75ebb98c469b12308c76975bb7e/lets-all-be-stupid-forever/circuit-artist"
---

# Show HN: Circuit Artist – 回路アーティスト
魅せる回路シミュレータ：伝搬アニメーションと巻き戻しで「回路の時間」を直感的に学べるゲーム型ツール

## 要約
Circuit Artistは、ピクセル風のUIで論理回路を描き、実際の配線トポロジーに基づく可変遅延イベント駆動シミュレーションを視覚化するゲーム／教育ツールです。配線の伝搬をグローで表示し、シミュレーションの一時停止・巻き戻しが可能で、回路の動作と遅延感覚を直感的に理解できます。

## この記事を読むべき理由
ハードウェア設計や組込み、デジタル論理教育に携わる日本のエンジニアや学生、メイカーにとって、理論だけでは掴みにくい「遅延・ファンアウト・配線トポロジー」がゲーム的に学べる点は極めて実用的。FPGAや高速組込み回路の初学者教育、ワークショップ教材、プロトタイプの思考実験ツールとしてすぐ役立ちます。

## 詳細解説
- シミュレーション方式  
  可変遅延のイベント駆動シミュレータを採用。配線トポロジーを解析して木構造に対するElmore delayに似た遅延マップを作成し、ファンアウト数も考慮することで「線→木→扇出」で伝搬遅延が変わる挙動を再現しています。これにより、単純にゲート遅延だけでなく配線長や分岐の影響が視覚的に理解できます。

- 可視化とレンダリング  
  距離（遅延）をピクセル単位にマップしてワイヤ上に「発光する伝搬」を表示。シェーダーでリアルタイムレンダリングするためアニメーションが滑らかで、波のように信号が伝わる様子が観察できます。

- 制御機能（デバッグ向け）  
  デルタベースの設計によりシミュレーションを一時停止、前後へ制御（巻き戻し）可能。特に循環回路や遅延が原因のバグを追う際に有効です。

- レイヤーとルール  
  レイヤーは最大3層。上位レイヤーは伝搬速度が速く、下位レイヤーにしかNAND配置できないなどルールがあり、物理配線の制約やトレードオフ感覚を学べます。

- ゲーム的要素  
  キャンペーン（段階的な問題）、ブループリント（部品ライブラリ）インベントリ、回路活動に応じた音（ビープ）など、学習の継続性を高める設計。クロックは自作することで“効率的な同期回路設計”が課題となり、速度とエネルギーのトレードオフ探索を促します（簡易エネルギーメトリクスあり）。

- 実装とライセンス  
  C / GLSL / Lua主体、raylibベース。GPLv3ライセンス。Linux/Macでビルド可能（下記参照）。Steam配信やDiscordでコミュニティあり。

ビルド例:
```bash
git clone https://github.com/lets-all-be-stupid-forever/circuit-artist.git
cd circuit-artist
git submodule init
git submodule update
mkdir build && cd build
cmake ..
make
```

## 実践ポイント
- まずはローカルでビルドして「伝搬アニメ」を観察する。配線を伸ばしてファンアウトを増やすと遅延がどう変わるかを体感するだけで学びが深まります。  
- 大学のデジタル回路演習や社内ワークショップで題材にする：理論（伝播遅延・Elmoreモデル）→ゲーム的実験→設計改善の流れが作りやすい。  
- FPGAやマイコンの実装前チェックとして、クロック生成や同期回路の設計上の落とし穴を直感的に探せる。特に循環やメタステーブルに関係するデバッグで有効。  
- 教材化：課題（例えば「指定の遅延内でXを満たす回路を作れ」）を作って、速度とエネルギーのトレードオフを学ばせる。  
- OSSとして貢献／カスタム拡張：Luaスクリプトやシェーダーを改造して自分の教育目的や社内ツールに合わせることも可能（GPLv3に注意）。

参考リンク：GitHubリポジトリ（ソース／README／ライセンス）、Steamストア、Discordコミュニティ。興味があればクローンして実際に触り、伝搬の「見える化」で回路設計感覚を磨いてみてください。
