<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k70tfbv676-1" LaunchTime="1569889894">
  <File Type="PA-TCL" Name="carry_look_ahead_fpga.tcl"/>
  <File Type="REPORTS-TCL" Name="carry_look_ahead_fpga_reports.tcl"/>
  <File Type="RDS-RDS" Name="carry_look_ahead_fpga.vds"/>
  <File Type="RDS-UTIL" Name="carry_look_ahead_fpga_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="carry_look_ahead_fpga_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="carry_look_ahead_fpga.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/CLA_adder_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/XOR2.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/CMPE125/bcd_to_7seg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Fall2019/CMPE125/bcd_to_7seg.v"/>
        <Attr Name="ImportTime" Val="1569883543"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/CMPE125/clk_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Fall2019/CMPE125/clk_gen.v"/>
        <Attr Name="ImportTime" Val="1569883547"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/half_adder.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/CMPE125/led_mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Fall2019/CMPE125/led_mux.v"/>
        <Attr Name="ImportTime" Val="1569883554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/CMPE125/carry_look_ahead_fpga.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Fall2019/CMPE125/carry_look_ahead_fpga.v"/>
        <Attr Name="ImportTime" Val="1569889698"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="carry_look_ahead_fpga"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/CMPE125/carry_look_ahead_fpga1.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Fall2019/CMPE125/carry_look_ahead_fpga1.xdc"/>
        <Attr Name="ImportTime" Val="1569889587"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
