<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1560415905">
  <File Type="RDS-DCP" Name="autooperate.dcp"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <File Type="RDS-UTIL-PB" Name="autooperate_utilization_synth.pb"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RDS-PROPCONSTRS" Name="autooperate_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="autooperate.tcl"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="RDS-RDS" Name="autooperate.vds"/>
  <File Type="RDS-UTIL" Name="autooperate_utilization_synth.rpt"/>
  <File Type="VDS-TIMINGSUMMARY" Name="autooperate_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="autooperate_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/lab4/lab4_1_compare.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/wzc-1748995976/Desktop/verilog/lab4/lab4_1_compare.v"/>
        <Attr Name="ImportTime" Val="1560343051"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab4/lab4_1_memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/wzc-1748995976/Desktop/verilog/lab4/lab4_1_memory.v"/>
        <Attr Name="ImportTime" Val="1560342997"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab4/lab4_1_add.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/wzc-1748995976/Desktop/verilog/lab4/lab4_1_add.v"/>
        <Attr Name="ImportTime" Val="1560341897"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab4/lab4_1_register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/wzc-1748995976/Desktop/verilog/lab4/lab4_1_register.v"/>
        <Attr Name="ImportTime" Val="1560343280"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab4/lab4_1_mulchoose.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/wzc-1748995976/Desktop/verilog/lab4/lab4_1_mulchoose.v"/>
        <Attr Name="ImportTime" Val="1560343125"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FSM.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab4/lab4_1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/wzc-1748995976/Desktop/verilog/lab4/lab4_1.v"/>
        <Attr Name="ImportTime" Val="1560343437"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/autooperate.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/test.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="autooperate"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/实验2 -  简单组合电路设计_v3_2/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Users/wzc-1748995976/Desktop/lab4/lab4/lab4.srcs/constrs_1/imports/实验2 -  简单组合电路设计_v3_2/Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1559220654"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
