<!doctype html>
<html class="no-js" lang="es">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚úçüèø üíÖ üêú El comienzo de la guerra de los procesos tecnol√≥gicos: 5 nm y 3 nm. üò® üòæ üçÅ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Nuevas estructuras de transistores, nuevas herramientas y procesos aparecen en el horizonte, y con ellos muchos problemas
 Varias f√°bricas est√°n trata...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>El comienzo de la guerra de los procesos tecnol√≥gicos: 5 nm y 3 nm.</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/487908/"><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nuevas estructuras de transistores, nuevas herramientas y procesos aparecen en el horizonte, y con ellos muchos problemas</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Varias f√°bricas est√°n tratando de llevar al mercado la tecnolog√≠a de proceso de 5 nm, pero sus clientes tienen que decidir si dise√±an nuevos chips en los transistores actuales o si cambian a nuevos creados en la tecnolog√≠a de proceso de 3 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para la transici√≥n, debe expandir el finFET actual en 3 nm o implementar la nueva tecnolog√≠a gate-all-around FET, GAA FET] en 3 nm o 2 nm. GAA FET es el siguiente paso evolutivo en comparaci√≥n con finFET, funcionan m√°s r√°pido, pero estos nuevos transistores son m√°s complicados y m√°s caros de fabricar, y cambiarlos puede ser demasiado doloroso. Por otro lado, la industria est√° desarrollando nuevas tecnolog√≠as para el grabado, la estructuraci√≥n, etc., para despejar el camino hacia estos nuevos procesos tecnol√≥gicos.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las fechas de lanzamiento de estos GAA FET var√≠an de f√°brica a f√°brica. Samsung y TSMC est√°n haciendo finFET a 7 nm, y este a√±o planean rehacer finFET a 5 nm, as√≠ como producir chips en un rango de medio paso de 5 nm. Dichos procesos t√©cnicos mejorar√°n tanto la velocidad de operaci√≥n como el consumo de energ√≠a.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Con respecto a 3 nm, Samsung planea saltar a la nanoplaca FAN en un a√±o o dos, un nuevo tipo de transistor GAA. TSMC planea lanzar finFET a 3 nm por primera vez. TSMC lanzar√° GAA a 3 nm o 2 nm como el siguiente paso, como piensan muchos analistas y proveedores de equipos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"TSMC acelera el desarrollo de finFET a 3 nm, que son versiones reducidas de 5 nm", dijo Handel Jones, Director de IBS. - La producci√≥n de las primeras copias de prueba de finFET a 3 nm TSMC comenzar√° en 2020. La producci√≥n industrial est√° prevista para el tercer trimestre de 2021, que es un trimestre antes del comienzo de la tecnolog√≠a de proceso de 3 nm de Samsung. "El desarrollo de GAA en TSMC va a la zaga de Samsung en 12-18 meses, pero una estrategia agresiva para el lanzamiento de finFET a 3 nm puede compensar esta brecha".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMC contin√∫a evaluando sus opciones a 3 nm, y los planes a√∫n pueden cambiar. Si bien la compa√±√≠a no comenta sobre la situaci√≥n, promete revelar pronto sus planes para 3 nm. Sin embargo, la transici√≥n de TSMC a 3 nm finFET es un paso l√≥gico. Cambiar a nuevos transistores puede afectar negativamente a los clientes. Pero en √∫ltima instancia, finFET se agotar√°, por lo que TSMC no tiene m√°s remedio que cambiar a GAA. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Otras compa√±√≠as tambi√©n est√°n desarrollando procesos avanzados. Intel, ocasionalmente involucrado en la producci√≥n comercial, produce chips a 10 nm, estudiando 7 nm en el laboratorio. Mientras tanto, SMIC fabrica finFET a 16 nm / 12 nm, mientras explora en el laboratorio 10 nm / 7 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Todos los procesos avanzados requieren una financiaci√≥n significativa, y no todos los chips requieren 3 nm u otras tecnolog√≠as avanzadas. </font><font style="vertical-align: inherit;">El aumento de los precios est√° obligando a las empresas a explorar otras opciones de desarrollo. </font><font style="vertical-align: inherit;">Otra forma de obtener los beneficios del escalado es con nuevos tipos de paquetes de chips avanzados. </font><font style="vertical-align: inherit;">Varias empresas est√°n desarrollando estos casos. </font></font><br>
<br>
<img src="https://habrastorage.org/getpro/habr/post_images/c8f/413/5a0/c8f4135a02d3b2ec4c123c4677aafc5c.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tensi√≥n de funcionamiento de varias tecnolog√≠as.</font></font></i><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">¬øLa escala ha llegado a su fin?</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los chips consisten en transistores, contactos y sus conexiones. Los transistores desempe√±an el papel de interruptores. Los chips avanzados pueden contener hasta 35 mil millones de transistores. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las conexiones en la parte superior del transistor consisten en peque√±os cables de cobre que conducen se√±ales el√©ctricas entre transistores. Los transistores y el cableado est√°n conectados por una capa intermedia de l√≠nea media (MOL). MOL consiste en peque√±os contactos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Escalar circuitos integrados (IC), su forma tradicional de desarrollo, es reducir el tama√±o de los IC con cada nuevo proceso de fabricaci√≥n y empaquetarlos en un cristal monol√≠tico.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Con este fin, los fabricantes de chips cada 18-24 meses presentan un nuevo proceso que proporciona una densidad creciente de embalaje de transistores. Cada proceso recibe un nombre num√©rico. Inicialmente, estos nombres se asociaron con la longitud de la v√°lvula del transistor. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Para cada proceso posterior, los fabricantes escalan las especificaciones del transistor en 0,7 veces, lo que permite a la industria aumentar el rendimiento en un 40% con el mismo consumo de energ√≠a y reducir el tama√±o en un 50%. Escalar chips le permite lanzar productos electr√≥nicos nuevos y m√°s funcionales.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La f√≥rmula funcion√≥, y los fabricantes de chips cambiaron gradualmente los procesos tecnol√≥gicos. Pero a la vuelta de 20 nm, ocurri√≥ un cambio: los transistores planos tradicionales han elegido todo su recurso. Desde 2011, los fabricantes cambiaron a finFET, lo que les permiti√≥ escalar a√∫n m√°s los dispositivos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Sin embargo, finFET es m√°s costoso de fabricar. Como resultado, el costo de la investigaci√≥n y el desarrollo se ha disparado. Por lo tanto, los per√≠odos de transici√≥n de un proceso t√©cnico a otro han aumentado de 18 a 30 o m√°s meses. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intel ha seguido la tendencia general de escalar 0,7 veces. Sin embargo, a partir de 16 nm / 14 nm, otros fabricantes han movido esta f√≥rmula, que introdujo cierta confusi√≥n.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En este punto, la numeraci√≥n de los procesos t√©cnicos comenz√≥ a desdibujarse y perdi√≥ contacto con las especificaciones de los transistores. Hoy, estos nombres son solo t√©rminos de marketing. "La designaci√≥n de los procesos tecnol√≥gicos se est√° volviendo menos significativa y comprensible", dijo Samuel Vaughn, analista de Gartner. - Por ejemplo, a 5 nm o 3 nm no hay un √∫nico tama√±o geom√©trico igual a 5 o 3 nm. Adem√°s, los procesos de diferentes fabricantes son cada vez m√°s diferentes. Para la misma tecnolog√≠a de proceso, el rendimiento del chip difiere entre TSMC, Samsung y, por supuesto, Intel.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El escalado se ralentiza en los procesos de fabricaci√≥n avanzados. Para un proceso de 7 nm, el paso de puerta del transistor [paso de polietileno contactado, CPP] es 56-57 nm con un paso de metal de 40 nm, seg√∫n IC Knowledge y TEL. Para 5 nm, el CPP es de aproximadamente 45-50 nm con un tono met√°lico de 26 nm. CPP, una m√©trica clave para los transistores, se refiere a la distancia entre la fuente y los contactos de drenaje. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Adem√°s, la relaci√≥n de costo y velocidad no se parece en absoluto a eso, por lo que muchos creen que la ley de Moore ya ha sobrevivido.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
‚ÄúLa ley de Moore es en realidad solo una observaci√≥n, que se ha convertido en una profec√≠a autocumplida que mantiene a la industria de los semiconductores avanzando. El aspecto econ√≥mico de la ley de Moore comenz√≥ a deteriorarse con el aumento del costo de los patrones m√∫ltiples y la litograf√≠a ultravioleta extrema (VUE), dijo Douglas Guerero, director de tecnolog√≠a de Brewer Science. "Las nuevas arquitecturas y dise√±os proporcionar√°n un aumento en la potencia inform√°tica, pero ya no ser√° escalable". Esto significa que en el futuro, los chips aumentar√°n la potencia de c√≥mputo, pero su costo no necesariamente disminuir√° a la misma velocidad que antes ".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El escalado no es algo que se detenga por completo. La inteligencia artificial, los servidores y los tel√©fonos inteligentes requieren chips cada vez m√°s r√°pidos y procesos de fabricaci√≥n avanzados. ‚ÄúHace unos diez a√±os, algunas personas preguntaron: ¬øQui√©n necesita a√∫n m√°s transistores? Algunos pensaron que no hab√≠a m√°s ideas en el mundo sobre qu√© hacer con computadoras m√°s r√°pidas, excepto para aplicaciones completamente ex√≥ticas ", dijo Aki Fujimura, director de D2S. - Hoy, para Internet de las cosas, un menor costo, un rendimiento bastante bueno y capacidades de integraci√≥n superan un simple aumento de densidad. Sin embargo, para la fabricaci√≥n de chips m√°s r√°pidos y econ√≥micos, en los que el costo de los transistores caer√°, se requieren transistores m√°s r√°pidos ".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Obviamente, los procesos tecnol√≥gicos avanzados no son necesarios para todo. </font><font style="vertical-align: inherit;">Para los chips producidos por procesos tecnol√≥gicos bien establecidos, existe una gran demanda. </font><font style="vertical-align: inherit;">"Esto incluye circuitos integrados para trabajar con ondas de radio y pantallas OLED en tel√©fonos inteligentes, as√≠ como circuitos integrados para administraci√≥n de energ√≠a, que se utilizan en computadoras y unidades de estado s√≥lido", dijo Jason Vaughn, uno de los presidentes de UMC.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Escalado FinFET</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En materia de escalado de chips, los fabricantes siguieron durante a√±os el mismo patr√≥n, con tipos id√©nticos de transistores. En 2011, Intel cambi√≥ a finFET a 22 nm y luego a 16 nm / 14 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En finFET, la corriente se controla colocando v√°lvulas en los tres lados de la aleta. FinFET tiene 2 a 4 aletas. Cada uno tiene su propio ancho, altura y forma espec√≠ficos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El finFET de primera generaci√≥n de Intel a 22 nm ten√≠a un paso de aleta de 60 nm y una altura de 34 nm. Luego, a 14 nm, el tono y la altura fueron los mismos, 42 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intel hizo aletas m√°s altas y delgadas para escalar finFET. "Escalar finFET reduce las dimensiones transversales del dispositivo, aumentando la densidad sobre el √°rea y aumentando la altura de la aleta mejora el rendimiento", escribi√≥ Nerissa Draeger, directora de relaciones universitarias en Lam Research, en su blog. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Con una tecnolog√≠a de proceso de 10 nm / 7 nm, los fabricantes de chips siguieron el mismo camino con el escalado finFET. En 2018, TSMC comenz√≥ la producci√≥n de los primeros finFET de 7 nm, seguido de Samsung. Intel el a√±o pasado despu√©s de varios retrasos comenz√≥ la producci√≥n a 10 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2020, la competencia de f√°brica aumentar√°. Samsung y TSMC est√°n preparando 5 nm y varios procesos de fabricaci√≥n de medio entero. Los estudios est√°n en curso con respecto a 3 nm.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Todos los procesos son caros. El costo de dise√±ar un chip de 3 nm es de $ 650 millones; comp√°relo con $ 436.3 millones para un dispositivo de 5 nm y $ 222.3 millones para un dispositivo de 7 nm. Este es el costo de dicho desarrollo, despu√©s del cual un a√±o despu√©s la tecnolog√≠a entra en producci√≥n. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En comparaci√≥n con 7nm, el finFET de 5nm de Samsung dar√° un aumento del 25% en el √°rea l√≥gica y una disminuci√≥n del 20% en el consumo de energ√≠a o un aumento del 10% en la velocidad. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En comparaci√≥n, finMET 5 mm de TSMC ofrece "una velocidad del 15% m√°s con el mismo consumo de energ√≠a o una reducci√≥n del 30% en el consumo de energ√≠a a la misma velocidad, con un aumento de 1,84 veces en la densidad l√≥gica", dijo Joffrey Yep, Director Ejecutivo de tecnolog√≠a avanzada en TSMC.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En los procesos tecnol√≥gicos a 7 nm y 5 nm, los fabricantes de chips han realizado cambios importantes. Para fabricar caracter√≠sticas de misi√≥n cr√≠tica en chips, las dos compa√±√≠as han pasado de la litograf√≠a tradicional de 193 nm a la litograf√≠a ultravioleta extrema (EUV). EUV utiliza longitudes de onda de 13.5 nm, lo que simplifica el proceso. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Pero EUV no resuelve todos los problemas de escalado de chips. "Resolver estos problemas requiere una variedad de tecnolog√≠as, no solo escalamiento, incluido el uso de nuevos materiales, nuevos tipos de memoria integrada no vol√°til y arquitecturas l√≥gicas avanzadas, nuevos enfoques de grabado, innovaciones en la fabricaci√≥n de cajas y dise√±os de chiplet", dijo Regina Fried, Directora Gerente de Tecnolog√≠a en Materiales aplicados.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mientras tanto, detr√°s de escena, Samsung y TSMC est√°n preparando sus opciones de proceso de 3nm. En el pasado, los fabricantes de chips segu√≠an el mismo camino, pero hoy sus caminos divergen. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"3 nm viene en diferentes sabores, como finFET y GAA", dijo Vaughn. "Esto permite a los clientes elegir varias combinaciones de costo, densidad, consumo de energ√≠a y velocidad, para satisfacer sus necesidades". </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Samsung promete introducir una hoja de nan√≥metros FET a 3 nm. TSMC tambi√©n est√° trabajando en ellos, pero planea extender el uso de finFET a la pr√≥xima generaci√≥n. "TSMC tendr√° un finFET de 3 nm en el tercer trimestre de 2021", dijo Jones. "El GAA de TSA aparecer√° en 2022‚Äì2023".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Aqu√≠, los clientes de las f√°bricas deben sopesar los pros y los contras en cuanto a costos y compromisos t√©cnicos. La extensi√≥n finFET es una forma segura. "Muchos clientes ven a TSMC como el productor menos riesgoso", dijo Jones. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Sin embargo, GAA proporciona un ligero aumento en el rendimiento. "El GAA tiene un voltaje de umbral inferior de 3 nm y potencialmente un consumo de energ√≠a 15-20% menor en comparaci√≥n con un finFET de 3 nm", dijo Jones. "Sin embargo, la diferencia en la velocidad ser√° del 8%, ya que MOL y BEOL son iguales". </font></font><br>
<br>
<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Back-end-of-the-line</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> (BEOL) y MOL son cuellos de botella en chips avanzados. El problema de MOL es la resistencia de contacto.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
BEOL es la fase de producci√≥n donde se conecta el cableado. Debido a su reducci√≥n gradual, se producen retrasos asociados con la resistencia capacitiva. FinFET y GAA utilizan diferentes transistores, pero es probable que sus esquemas de conexi√≥n en el proceso de fabricaci√≥n de 3 nm sean casi los mismos. Los retrasos capacitivos da√±ar√°n ambos tipos de transistores. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Hay otros problemas finFET agotar√° sus capacidades cuando el ancho de la aleta alcance 5 nm. Los procesos de fabricaci√≥n de finFET a 5 nm / 3 nm ya superan este l√≠mite.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Adem√°s, los finFET a 3 nm pueden consistir en una sola aleta, en comparaci√≥n con dos o m√°s aletas en otros procesos de fabricaci√≥n. </font><font style="vertical-align: inherit;">"Para extender finFET en 3 nm, necesitaremos tecnolog√≠as especiales que aumenten el poder de una sola aleta y reduzcan los fen√≥menos espurios", dijo Naoto Horiguchi, Director CMOS de Imec. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Una forma de extender finFET a 3 nm es cambiar a germanio para el canal p. </font><font style="vertical-align: inherit;">FinFET a 3 nm con canales de gran ancho de banda ayudar√° a aumentar la velocidad de los chips, sin embargo, se encontrar√°n con ciertos problemas de integraci√≥n.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Transici√≥n a nanosheets</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En √∫ltima instancia, finFET ya no se escalar√°, y los fabricantes de chips tendr√°n que cambiar a nuevos transistores, a saber, FET nanosheet. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los FET Nanosheet comenzaron a ganar impulso en 2017 cuando Samsung introdujo el FET de Canal Multi Puente de 3 nm (MBCFET). Los MBCFET son FET nanosheet. Las muestras de prueba comenzar√°n a producirse este a√±o, y la producci√≥n industrial comenzar√° en 2022. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMC tambi√©n funciona con FET de nanocapas, que son un tipo de transistor GAA. Los FET Nanosheet proporcionan una ligera ventaja para escalar finFET a 5 nm, pero tienen varias ventajas.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Nanosheet FET es, de hecho, finFET, colocado a un lado y envuelto con persianas. Una nanosheet consta de varias l√°minas horizontales delgadas separadas colocadas una encima de la otra. Cada hoja es un canal separado. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Alrededor de cada hoja hay una puerta, y el resultado es un transistor de anillo. Te√≥ricamente, los FET de nanosheet proporcionan un mayor rendimiento con menos fugas, ya que la corriente se controla desde los cuatro lados de la estructura. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Inicialmente, habr√° aproximadamente cuatro hojas por FET de nano hojas. "El ancho de una l√°mina nano t√≠pica es de 12 a 16 nm, y el grosor es de 5 nm", dijo Horiguchi.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Esto difiere de la nano-hoja finFET. FinFET tiene un n√∫mero limitado de aletas, lo que limita el trabajo de los dise√±adores. ‚ÄúLa ventaja de una nanocapa es que se puede cambiar de ancho. El ancho se puede seleccionar a petici√≥n del dise√±ador. Esto les da algo de libertad. Pueden encontrar la mejor opci√≥n para la relaci√≥n entre consumo de energ√≠a y velocidad ‚Äù, dijo Horiguchi. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Por ejemplo, un transistor con una hoja m√°s ancha tendr√° una corriente de excitaci√≥n mayor. Una hoja estrecha le permite hacer el dispositivo m√°s peque√±o con una corriente de campo m√°s peque√±a. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los nanolitos est√°n asociados con la tecnolog√≠a de nanocables, en la cual los cables sirven como canales. Limitar el ancho del canal limita la corriente del campo.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Por lo tanto, nanoescala FET y ganando impulso. Sin embargo, esta tecnolog√≠a y finFET a 3 nm tienen varios problemas. ‚ÄúLos problemas de FinFET est√°n relacionados con el control cu√°ntico del ancho de la aleta y el perfil de la aleta. Los problemas de las nanosheets est√°n relacionados con el desequilibrio p / n, la eficiencia de la l√°mina inferior, las capas intermedias entre las l√°minas, el control de la longitud de la v√°lvula ‚Äù, dijo Gene Kai, subdirector de TSMC, durante la presentaci√≥n en IEDM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dadas todas estas dificultades, tomar√° alg√∫n tiempo ingresar a la tecnolog√≠a de FET nanosheet. "La transici√≥n a nuevas arquitecturas de transistores tiene muchos obst√°culos", dijo Guerrero. "Definitivamente, esto requerir√° nuevos materiales".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En la versi√≥n m√°s simple del proceso, la fabricaci√≥n de un FET de nano hoja comienza con la formaci√≥n de una superredes sobre un sustrato. El instrumento epitaxial coloca capas intercaladas de una aleaci√≥n de silicio-germanio (SiGe) y silicio sobre un sustrato. La pila constar√° de al menos tres capas de SiGe y tres capas de silicio. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Luego, se forman aletas verticales en la superredes mediante estructuraci√≥n y grabado, lo que requiere un control de proceso muy preciso. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Luego comienza una de las etapas m√°s dif√≠ciles: la formaci√≥n de juntas internas. Primero, las partes externas de las capas de SiGe est√°n empotradas en la superredes. Esto crea peque√±os huecos llenos de diel√©ctrico. "Se necesitan juntas interiores para reducir la capacidad de la v√°lvula", dijo Kai. "Hacerlos es una parte esencial del proceso".</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Y tales tecnolog√≠as ya existen: IBM y TEL han descrito recientemente una nueva t√©cnica de grabado, adecuada tanto para juntas internas como para producci√≥n de canales. Para esto, se usa grabado isotr√≥pico seco de SiGe con una relaci√≥n de 150: 1. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Esta tecnolog√≠a le permite obtener juntas internas muy precisas. "Hacer huecos en SiGe requiere un grabado lateral ciego muy selectivo de las capas", dijo Nicholas Loubet, Gerente de I + D de IBM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Luego se forman la fuente y el drenaje. Despu√©s de eso, las capas de SiGe se eliminan de la superredes mediante grabado. Las capas o l√°minas de silicio que constituyen los canales permanecen. </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">Los</font></a><font style="vertical-align: inherit;"> materiales de </font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">alta k</font></a></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
se colocan en la estructura </font><font style="vertical-align: inherit;">y, finalmente, se forman los compuestos MOL, lo que da la nanocapa.</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"></font></a><font style="vertical-align: inherit;"></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Esta es una descripci√≥n simplificada de este complejo proceso. Sin embargo, como cualquier tecnolog√≠a nueva, las nanoescapas pueden ser propensas a defectos. Se requiere estudio adicional y medici√≥n de todos los pasos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"Al igual que con las transiciones anteriores entre tecnolog√≠as, vemos problemas asociados con el estudio y la medici√≥n de las nanohojas", dijo Chet Lenox, director de soluciones de gesti√≥n de procesos en KLA. ‚ÄúPueden aparecer muchas condiciones defectuosas tanto en las juntas internas como en las nanohojas. Los fabricantes de IP necesitan los tama√±os exactos de las nanohojas individuales, no solo el tama√±o promedio de cada pila para reducir la variabilidad de sus procesos de fabricaci√≥n ‚Äù.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Esto tambi√©n requiere nuevas tecnolog√≠as. </font><font style="vertical-align: inherit;">Por ejemplo, Imec y Applied Materials introdujeron recientemente la tecnolog√≠a de microscop√≠a de resistencia a la expansi√≥n de escaneo de bistur√≠ (s-SSRM) para cierres de anillo. </font><font style="vertical-align: inherit;">En la tecnolog√≠a s-SSRM, un peque√±o bistur√≠ rompe una peque√±a parte de la estructura y se pueden agregar dopantes a esta secci√≥n.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Otras opciones</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Como parte de la I + D, Imec est√° desarrollando tipos m√°s avanzados de GAA, como CFET y FET de hoja de horquilla, con un objetivo de 2 nm o menos. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En ese momento, para la mayor√≠a de los fabricantes, el escalado de IP ser√≠a demasiado costoso, especialmente a la luz de los beneficios disminuidos en el consumo de energ√≠a y la velocidad. Por lo tanto, los dise√±os de chips avanzados est√°n ganando cada vez m√°s popularidad. En lugar de agrupar todas las funciones en un solo cristal, se planea dividir los dispositivos en cristales m√°s peque√±os e integrarlos en recintos avanzados.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
"Todo depende de la aplicaci√≥n", dijo Rich Rice, vicepresidente senior de desarrollo comercial de ASE. </font><font style="vertical-align: inherit;">- Definitivamente vemos un aumento en tales intentos, incluso en procesos tecnol√≥gicos que se han profundizado en tama√±os submicr√≥nicos. </font><font style="vertical-align: inherit;">Este desarrollo continuar√° m√°s all√°. </font><font style="vertical-align: inherit;">Muchas compa√±√≠as hacen esto. </font><font style="vertical-align: inherit;">Deciden si pueden integrar los chips de 5 nm y si lo desean. </font><font style="vertical-align: inherit;">Est√°n buscando activamente formas de romper los sistemas ". </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Esto no es tan f√°cil de hacer. </font><font style="vertical-align: inherit;">Adem√°s, hay varias opciones de shell con varias compensaciones: 2.5D, 3D-IC, chipsets y abanico.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Conclusi√≥n</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Definitivamente, no todos necesitar√°n procesos de fabricaci√≥n tan avanzados. </font><font style="vertical-align: inherit;">Sin embargo, Apple, HiSilicon, Intel, Samsung y Qualcomm no cuentan en vano con tecnolog√≠as avanzadas. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los consumidores necesitan los √∫ltimos y mejores sistemas con mayor rendimiento. </font><font style="vertical-align: inherit;">La √∫nica pregunta es si las nuevas tecnolog√≠as ofrecer√°n ventajas reales a un precio asequible.</font></font></div>
      
    </div><p class="reference-to-source js-reference-to-source">Source: https://habr.com/ru/post/undefined/</p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es487896/index.html">Cuando la muerte se convierte en arte: epitafios de personajes famosos con un profundo significado en ingl√©s</a></li>
<li><a href="../es487898/index.html">Medici√≥n de ancho de banda de memoria en la rodilla</a></li>
<li><a href="../es487900/index.html">pyqtdeploy, o empaquetamos el programa Python en exe'shnik ... de la manera dif√≠cil</a></li>
<li><a href="../es487902/index.html">De fuego a fuego: electrolito refractario de estado s√≥lido para bater√≠as de iones de litio</a></li>
<li><a href="../es487906/index.html">El libro "Redes inform√°ticas. Principios, tecnolog√≠as, protocolos: edici√≥n de aniversario ¬ª</a></li>
<li><a href="../es487910/index.html">Leyes naturales y matem√°ticas elegantes: problemas y soluciones.</a></li>
<li><a href="../es487912/index.html">9 consejos para acelerar el proceso de contrataci√≥n en 2020</a></li>
<li><a href="../es487914/index.html">Oferta en Londres en un d√≠a: c√≥mo obtenerla y qu√© hacer despu√©s de mudarse</a></li>
<li><a href="../es487916/index.html">La historia del audio compacto: c√≥mo las bobinas en miniatura migraron a un factor de forma de cassette</a></li>
<li><a href="../es487920/index.html">Sobrecarga en C ++. Parte I. Funciones y plantillas de sobrecarga</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>