
led_v10_4directions+led.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000006  00800100  0000046c  00000500  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000046c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000d  00800106  00800106  00000506  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000506  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000538  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  00000578  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000aee  00000000  00000000  000005e8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008ed  00000000  00000000  000010d6  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000606  00000000  00000000  000019c3  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f0  00000000  00000000  00001fcc  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004e7  00000000  00000000  000020bc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000000e8  00000000  00000000  000025a3  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000060  00000000  00000000  0000268b  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	60 c0       	rjmp	.+192    	; 0xc6 <__bad_interrupt>
   6:	00 00       	nop
   8:	5e c0       	rjmp	.+188    	; 0xc6 <__bad_interrupt>
   a:	00 00       	nop
   c:	5c c0       	rjmp	.+184    	; 0xc6 <__bad_interrupt>
   e:	00 00       	nop
  10:	5a c0       	rjmp	.+180    	; 0xc6 <__bad_interrupt>
  12:	00 00       	nop
  14:	58 c0       	rjmp	.+176    	; 0xc6 <__bad_interrupt>
  16:	00 00       	nop
  18:	56 c0       	rjmp	.+172    	; 0xc6 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	54 c0       	rjmp	.+168    	; 0xc6 <__bad_interrupt>
  1e:	00 00       	nop
  20:	52 c0       	rjmp	.+164    	; 0xc6 <__bad_interrupt>
  22:	00 00       	nop
  24:	50 c0       	rjmp	.+160    	; 0xc6 <__bad_interrupt>
  26:	00 00       	nop
  28:	4e c0       	rjmp	.+156    	; 0xc6 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	4c c0       	rjmp	.+152    	; 0xc6 <__bad_interrupt>
  2e:	00 00       	nop
  30:	4a c0       	rjmp	.+148    	; 0xc6 <__bad_interrupt>
  32:	00 00       	nop
  34:	7e c0       	rjmp	.+252    	; 0x132 <__vector_13>
  36:	00 00       	nop
  38:	46 c0       	rjmp	.+140    	; 0xc6 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	44 c0       	rjmp	.+136    	; 0xc6 <__bad_interrupt>
  3e:	00 00       	nop
  40:	42 c0       	rjmp	.+132    	; 0xc6 <__bad_interrupt>
  42:	00 00       	nop
  44:	40 c0       	rjmp	.+128    	; 0xc6 <__bad_interrupt>
  46:	00 00       	nop
  48:	3e c0       	rjmp	.+124    	; 0xc6 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	3c c0       	rjmp	.+120    	; 0xc6 <__bad_interrupt>
  4e:	00 00       	nop
  50:	3a c0       	rjmp	.+116    	; 0xc6 <__bad_interrupt>
  52:	00 00       	nop
  54:	38 c0       	rjmp	.+112    	; 0xc6 <__bad_interrupt>
  56:	00 00       	nop
  58:	36 c0       	rjmp	.+108    	; 0xc6 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	34 c0       	rjmp	.+104    	; 0xc6 <__bad_interrupt>
  5e:	00 00       	nop
  60:	32 c0       	rjmp	.+100    	; 0xc6 <__bad_interrupt>
  62:	00 00       	nop
  64:	30 c0       	rjmp	.+96     	; 0xc6 <__bad_interrupt>
  66:	00 00       	nop
  68:	2e c0       	rjmp	.+92     	; 0xc6 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	2c c0       	rjmp	.+88     	; 0xc6 <__bad_interrupt>
  6e:	00 00       	nop
  70:	2a c0       	rjmp	.+84     	; 0xc6 <__bad_interrupt>
  72:	00 00       	nop
  74:	28 c0       	rjmp	.+80     	; 0xc6 <__bad_interrupt>
  76:	00 00       	nop
  78:	26 c0       	rjmp	.+76     	; 0xc6 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	24 c0       	rjmp	.+72     	; 0xc6 <__bad_interrupt>
  7e:	00 00       	nop
  80:	22 c0       	rjmp	.+68     	; 0xc6 <__bad_interrupt>
  82:	00 00       	nop
  84:	20 c0       	rjmp	.+64     	; 0xc6 <__bad_interrupt>
  86:	00 00       	nop
  88:	1e c0       	rjmp	.+60     	; 0xc6 <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e4       	ldi	r29, 0x40	; 64
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
  98:	11 e0       	ldi	r17, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	ec e6       	ldi	r30, 0x6C	; 108
  a0:	f4 e0       	ldi	r31, 0x04	; 4
  a2:	00 e0       	ldi	r16, 0x00	; 0
  a4:	0b bf       	out	0x3b, r16	; 59
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
  a8:	07 90       	elpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	a6 30       	cpi	r26, 0x06	; 6
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>

000000b2 <__do_clear_bss>:
  b2:	21 e0       	ldi	r18, 0x01	; 1
  b4:	a6 e0       	ldi	r26, 0x06	; 6
  b6:	b1 e0       	ldi	r27, 0x01	; 1
  b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
  ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
  bc:	a3 31       	cpi	r26, 0x13	; 19
  be:	b2 07       	cpc	r27, r18
  c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
  c2:	ba d1       	rcall	.+884    	; 0x438 <main>
  c4:	d1 c1       	rjmp	.+930    	; 0x468 <_exit>

000000c6 <__bad_interrupt>:
  c6:	9c cf       	rjmp	.-200    	; 0x0 <__vectors>

000000c8 <TimerSet>:
void convert()
{
	ADCSRA |=(1<<ADSC);//start ADC conversion
	while ( !(ADCSRA & (1<<ADIF)));//wait till ADC conversion
	
}
  c8:	60 93 02 01 	sts	0x0102, r22	; 0x800102 <_avr_timer_M>
  cc:	70 93 03 01 	sts	0x0103, r23	; 0x800103 <_avr_timer_M+0x1>
  d0:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <_avr_timer_M+0x2>
  d4:	90 93 05 01 	sts	0x0105, r25	; 0x800105 <_avr_timer_M+0x3>
  d8:	60 93 0d 01 	sts	0x010D, r22	; 0x80010d <_avr_timer_cntcurr>
  dc:	70 93 0e 01 	sts	0x010E, r23	; 0x80010e <_avr_timer_cntcurr+0x1>
  e0:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <_avr_timer_cntcurr+0x2>
  e4:	90 93 10 01 	sts	0x0110, r25	; 0x800110 <_avr_timer_cntcurr+0x3>
  e8:	08 95       	ret

000000ea <TimerOn>:
  ea:	8b e0       	ldi	r24, 0x0B	; 11
  ec:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>
  f0:	8d e7       	ldi	r24, 0x7D	; 125
  f2:	90 e0       	ldi	r25, 0x00	; 0
  f4:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7e0089>
  f8:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7e0088>
  fc:	82 e0       	ldi	r24, 0x02	; 2
  fe:	80 93 6f 00 	sts	0x006F, r24	; 0x80006f <__TEXT_REGION_LENGTH__+0x7e006f>
 102:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7e0085>
 106:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7e0084>
 10a:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <_avr_timer_M>
 10e:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <_avr_timer_M+0x1>
 112:	a0 91 04 01 	lds	r26, 0x0104	; 0x800104 <_avr_timer_M+0x2>
 116:	b0 91 05 01 	lds	r27, 0x0105	; 0x800105 <_avr_timer_M+0x3>
 11a:	80 93 0d 01 	sts	0x010D, r24	; 0x80010d <_avr_timer_cntcurr>
 11e:	90 93 0e 01 	sts	0x010E, r25	; 0x80010e <_avr_timer_cntcurr+0x1>
 122:	a0 93 0f 01 	sts	0x010F, r26	; 0x80010f <_avr_timer_cntcurr+0x2>
 126:	b0 93 10 01 	sts	0x0110, r27	; 0x800110 <_avr_timer_cntcurr+0x3>
 12a:	8f b7       	in	r24, 0x3f	; 63
 12c:	80 68       	ori	r24, 0x80	; 128
 12e:	8f bf       	out	0x3f, r24	; 63
 130:	08 95       	ret

00000132 <__vector_13>:
 132:	1f 92       	push	r1
 134:	0f 92       	push	r0
 136:	0f b6       	in	r0, 0x3f	; 63
 138:	0f 92       	push	r0
 13a:	11 24       	eor	r1, r1
 13c:	8f 93       	push	r24
 13e:	9f 93       	push	r25
 140:	af 93       	push	r26
 142:	bf 93       	push	r27
 144:	80 91 0d 01 	lds	r24, 0x010D	; 0x80010d <_avr_timer_cntcurr>
 148:	90 91 0e 01 	lds	r25, 0x010E	; 0x80010e <_avr_timer_cntcurr+0x1>
 14c:	a0 91 0f 01 	lds	r26, 0x010F	; 0x80010f <_avr_timer_cntcurr+0x2>
 150:	b0 91 10 01 	lds	r27, 0x0110	; 0x800110 <_avr_timer_cntcurr+0x3>
 154:	01 97       	sbiw	r24, 0x01	; 1
 156:	a1 09       	sbc	r26, r1
 158:	b1 09       	sbc	r27, r1
 15a:	80 93 0d 01 	sts	0x010D, r24	; 0x80010d <_avr_timer_cntcurr>
 15e:	90 93 0e 01 	sts	0x010E, r25	; 0x80010e <_avr_timer_cntcurr+0x1>
 162:	a0 93 0f 01 	sts	0x010F, r26	; 0x80010f <_avr_timer_cntcurr+0x2>
 166:	b0 93 10 01 	sts	0x0110, r27	; 0x800110 <_avr_timer_cntcurr+0x3>
 16a:	89 2b       	or	r24, r25
 16c:	8a 2b       	or	r24, r26
 16e:	8b 2b       	or	r24, r27
 170:	99 f4       	brne	.+38     	; 0x198 <__vector_13+0x66>
 172:	81 e0       	ldi	r24, 0x01	; 1
 174:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <TimerFlag>
 178:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <_avr_timer_M>
 17c:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <_avr_timer_M+0x1>
 180:	a0 91 04 01 	lds	r26, 0x0104	; 0x800104 <_avr_timer_M+0x2>
 184:	b0 91 05 01 	lds	r27, 0x0105	; 0x800105 <_avr_timer_M+0x3>
 188:	80 93 0d 01 	sts	0x010D, r24	; 0x80010d <_avr_timer_cntcurr>
 18c:	90 93 0e 01 	sts	0x010E, r25	; 0x80010e <_avr_timer_cntcurr+0x1>
 190:	a0 93 0f 01 	sts	0x010F, r26	; 0x80010f <_avr_timer_cntcurr+0x2>
 194:	b0 93 10 01 	sts	0x0110, r27	; 0x800110 <_avr_timer_cntcurr+0x3>
 198:	bf 91       	pop	r27
 19a:	af 91       	pop	r26
 19c:	9f 91       	pop	r25
 19e:	8f 91       	pop	r24
 1a0:	0f 90       	pop	r0
 1a2:	0f be       	out	0x3f, r0	; 63
 1a4:	0f 90       	pop	r0
 1a6:	1f 90       	pop	r1
 1a8:	18 95       	reti

000001aa <adc_init>:
 1aa:	ea e7       	ldi	r30, 0x7A	; 122
 1ac:	f0 e0       	ldi	r31, 0x00	; 0
 1ae:	80 81       	ld	r24, Z
 1b0:	80 6e       	ori	r24, 0xE0	; 224
 1b2:	80 83       	st	Z, r24
 1b4:	08 95       	ret

000001b6 <Set_A2D_Pin>:
 1b6:	88 30       	cpi	r24, 0x08	; 8
 1b8:	60 f0       	brcs	.+24     	; 0x1d2 <Set_A2D_Pin+0x1c>
 1ba:	ec e7       	ldi	r30, 0x7C	; 124
 1bc:	f0 e0       	ldi	r31, 0x00	; 0
 1be:	80 81       	ld	r24, Z
 1c0:	80 83       	st	Z, r24
 1c2:	8f e0       	ldi	r24, 0x0F	; 15
 1c4:	00 00       	nop
 1c6:	81 50       	subi	r24, 0x01	; 1
 1c8:	e9 f7       	brne	.-6      	; 0x1c4 <Set_A2D_Pin+0xe>
 1ca:	8f e0       	ldi	r24, 0x0F	; 15
 1cc:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <__data_end>
 1d0:	08 95       	ret
 1d2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7e007c>
 1d6:	f5 cf       	rjmp	.-22     	; 0x1c2 <Set_A2D_Pin+0xc>

000001d8 <transmit_data>:
#define SHIFT_REG PORTC

void transmit_data(unsigned char data){
	unsigned char tmp = data;
	
	SET_BIT(SHIFT_REG, 3);				//set SRCLR high
 1d8:	43 9a       	sbi	0x08, 3	; 8
	CLR_BIT(SHIFT_REG, 1);				//set RCLK low
 1da:	41 98       	cbi	0x08, 1	; 8
	
	for(i = 0; i < 8; i++){
 1dc:	10 92 0c 01 	sts	0x010C, r1	; 0x80010c <i>
		CLR_BIT(SHIFT_REG, 2);			//set SRCLK low
		tmp = GET_BIT(data, i);
		if(tmp)
 1e0:	41 e0       	ldi	r20, 0x01	; 1
 1e2:	50 e0       	ldi	r21, 0x00	; 0
	
	SET_BIT(SHIFT_REG, 3);				//set SRCLR high
	CLR_BIT(SHIFT_REG, 1);				//set RCLK low
	
	for(i = 0; i < 8; i++){
		CLR_BIT(SHIFT_REG, 2);			//set SRCLK low
 1e4:	42 98       	cbi	0x08, 2	; 8
		tmp = GET_BIT(data, i);
		if(tmp)
 1e6:	9a 01       	movw	r18, r20
 1e8:	00 90 0c 01 	lds	r0, 0x010C	; 0x80010c <i>
 1ec:	02 c0       	rjmp	.+4      	; 0x1f2 <transmit_data+0x1a>
 1ee:	22 0f       	add	r18, r18
 1f0:	33 1f       	adc	r19, r19
 1f2:	0a 94       	dec	r0
 1f4:	e2 f7       	brpl	.-8      	; 0x1ee <transmit_data+0x16>
 1f6:	28 23       	and	r18, r24
 1f8:	11 f0       	breq	.+4      	; 0x1fe <transmit_data+0x26>
		SET_BIT(SHIFT_REG, 0);	//set SER to data to be transmitted
 1fa:	40 9a       	sbi	0x08, 0	; 8
 1fc:	01 c0       	rjmp	.+2      	; 0x200 <transmit_data+0x28>
		else
		CLR_BIT(SHIFT_REG, 0);
 1fe:	40 98       	cbi	0x08, 0	; 8
		SET_BIT(SHIFT_REG, 2);			//set SRCLK high
 200:	42 9a       	sbi	0x08, 2	; 8
	unsigned char tmp = data;
	
	SET_BIT(SHIFT_REG, 3);				//set SRCLR high
	CLR_BIT(SHIFT_REG, 1);				//set RCLK low
	
	for(i = 0; i < 8; i++){
 202:	90 91 0c 01 	lds	r25, 0x010C	; 0x80010c <i>
 206:	9f 5f       	subi	r25, 0xFF	; 255
 208:	90 93 0c 01 	sts	0x010C, r25	; 0x80010c <i>
 20c:	98 30       	cpi	r25, 0x08	; 8
 20e:	50 f3       	brcs	.-44     	; 0x1e4 <transmit_data+0xc>
		else
		CLR_BIT(SHIFT_REG, 0);
		SET_BIT(SHIFT_REG, 2);			//set SRCLK high
	}
	
	SET_BIT(SHIFT_REG, 1);				//set RCLK high
 210:	41 9a       	sbi	0x08, 1	; 8
 212:	08 95       	ret

00000214 <udlr>:
enum State {wait, left, right, up, down} state;
unsigned char pattern = 0x80;
unsigned char row = 0x1E;
unsigned char cnt = 0x00;
	
void udlr() {
 214:	cf 93       	push	r28
 216:	df 93       	push	r29
	switch(state) {
 218:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <state>
 21c:	82 30       	cpi	r24, 0x02	; 2
 21e:	09 f4       	brne	.+2      	; 0x222 <udlr+0xe>
 220:	77 c0       	rjmp	.+238    	; 0x310 <udlr+0xfc>
 222:	30 f4       	brcc	.+12     	; 0x230 <udlr+0x1c>
 224:	88 23       	and	r24, r24
 226:	59 f0       	breq	.+22     	; 0x23e <udlr+0x2a>
 228:	81 30       	cpi	r24, 0x01	; 1
 22a:	09 f4       	brne	.+2      	; 0x22e <udlr+0x1a>
 22c:	6e c0       	rjmp	.+220    	; 0x30a <udlr+0xf6>
 22e:	79 c0       	rjmp	.+242    	; 0x322 <udlr+0x10e>
 230:	83 30       	cpi	r24, 0x03	; 3
 232:	09 f4       	brne	.+2      	; 0x236 <udlr+0x22>
 234:	70 c0       	rjmp	.+224    	; 0x316 <udlr+0x102>
 236:	84 30       	cpi	r24, 0x04	; 4
 238:	09 f4       	brne	.+2      	; 0x23c <udlr+0x28>
 23a:	70 c0       	rjmp	.+224    	; 0x31c <udlr+0x108>
 23c:	72 c0       	rjmp	.+228    	; 0x322 <udlr+0x10e>
		case wait:
		Set_A2D_Pin(0x00);
 23e:	80 e0       	ldi	r24, 0x00	; 0
 240:	ba df       	rcall	.-140    	; 0x1b6 <Set_A2D_Pin>
		lr = ADC;
 242:	c8 e7       	ldi	r28, 0x78	; 120
 244:	d0 e0       	ldi	r29, 0x00	; 0
 246:	88 81       	ld	r24, Y
 248:	99 81       	ldd	r25, Y+1	; 0x01
 24a:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <lr+0x1>
 24e:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <lr>
		Set_A2D_Pin(0x01);
 252:	81 e0       	ldi	r24, 0x01	; 1
 254:	b0 df       	rcall	.-160    	; 0x1b6 <Set_A2D_Pin>
		ud = ADC;
 256:	28 81       	ld	r18, Y
 258:	39 81       	ldd	r19, Y+1	; 0x01
 25a:	30 93 09 01 	sts	0x0109, r19	; 0x800109 <ud+0x1>
 25e:	20 93 08 01 	sts	0x0108, r18	; 0x800108 <ud>
		if ((lr > 500 && lr < 600) && (ud > 500 && ud < 600) ) { //rest
 262:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <lr>
 266:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <lr+0x1>
 26a:	ac 01       	movw	r20, r24
 26c:	45 5f       	subi	r20, 0xF5	; 245
 26e:	51 40       	sbci	r21, 0x01	; 1
 270:	43 36       	cpi	r20, 0x63	; 99
 272:	51 05       	cpc	r21, r1
 274:	48 f4       	brcc	.+18     	; 0x288 <udlr+0x74>
 276:	a9 01       	movw	r20, r18
 278:	45 5f       	subi	r20, 0xF5	; 245
 27a:	51 40       	sbci	r21, 0x01	; 1
 27c:	43 36       	cpi	r20, 0x63	; 99
 27e:	51 05       	cpc	r21, r1
 280:	18 f4       	brcc	.+6      	; 0x288 <udlr+0x74>
			state = wait;
 282:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <state>
 286:	ce c0       	rjmp	.+412    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
		}
		
		else if( lr < 350  && abs(ud - 512) < 250) { //left  -> lower than average and ud is less than average
 288:	8e 35       	cpi	r24, 0x5E	; 94
 28a:	41 e0       	ldi	r20, 0x01	; 1
 28c:	94 07       	cpc	r25, r20
 28e:	68 f4       	brcc	.+26     	; 0x2aa <udlr+0x96>
 290:	a9 01       	movw	r20, r18
 292:	52 50       	subi	r21, 0x02	; 2
 294:	47 30       	cpi	r20, 0x07	; 7
 296:	6f ef       	ldi	r22, 0xFF	; 255
 298:	56 07       	cpc	r21, r22
 29a:	c4 f0       	brlt	.+48     	; 0x2cc <udlr+0xb8>
 29c:	4a 3f       	cpi	r20, 0xFA	; 250
 29e:	51 05       	cpc	r21, r1
 2a0:	ac f4       	brge	.+42     	; 0x2cc <udlr+0xb8>
			state = left;
 2a2:	81 e0       	ldi	r24, 0x01	; 1
 2a4:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <state>
 2a8:	4a c0       	rjmp	.+148    	; 0x33e <udlr+0x12a>
		}
		
		else if( lr > 850 && abs(ud - 512) < 250 ) { //right -> higher than average and ud is less than average
 2aa:	83 35       	cpi	r24, 0x53	; 83
 2ac:	43 e0       	ldi	r20, 0x03	; 3
 2ae:	94 07       	cpc	r25, r20
 2b0:	68 f0       	brcs	.+26     	; 0x2cc <udlr+0xb8>
 2b2:	a9 01       	movw	r20, r18
 2b4:	52 50       	subi	r21, 0x02	; 2
 2b6:	47 30       	cpi	r20, 0x07	; 7
 2b8:	6f ef       	ldi	r22, 0xFF	; 255
 2ba:	56 07       	cpc	r21, r22
 2bc:	3c f0       	brlt	.+14     	; 0x2cc <udlr+0xb8>
 2be:	4a 3f       	cpi	r20, 0xFA	; 250
 2c0:	51 05       	cpc	r21, r1
 2c2:	24 f4       	brge	.+8      	; 0x2cc <udlr+0xb8>
			state = right;
 2c4:	82 e0       	ldi	r24, 0x02	; 2
 2c6:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <state>
 2ca:	45 c0       	rjmp	.+138    	; 0x356 <udlr+0x142>
		}
		
		else if( ud > 850 && abs(lr - 512) < 250 ) { //up -> higher than average and lr is less than average
 2cc:	23 35       	cpi	r18, 0x53	; 83
 2ce:	43 e0       	ldi	r20, 0x03	; 3
 2d0:	34 07       	cpc	r19, r20
 2d2:	60 f0       	brcs	.+24     	; 0x2ec <udlr+0xd8>
 2d4:	92 50       	subi	r25, 0x02	; 2
 2d6:	87 30       	cpi	r24, 0x07	; 7
 2d8:	6f ef       	ldi	r22, 0xFF	; 255
 2da:	96 07       	cpc	r25, r22
 2dc:	14 f1       	brlt	.+68     	; 0x322 <udlr+0x10e>
 2de:	8a 3f       	cpi	r24, 0xFA	; 250
 2e0:	91 05       	cpc	r25, r1
 2e2:	fc f4       	brge	.+62     	; 0x322 <udlr+0x10e>
			state = up;
 2e4:	83 e0       	ldi	r24, 0x03	; 3
 2e6:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <state>
 2ea:	41 c0       	rjmp	.+130    	; 0x36e <udlr+0x15a>
		}
		
		else if( ud < 350 && abs(lr - 512) < 250 ) { //down -> lower than average and lr is less than average
 2ec:	2e 35       	cpi	r18, 0x5E	; 94
 2ee:	31 40       	sbci	r19, 0x01	; 1
 2f0:	c0 f4       	brcc	.+48     	; 0x322 <udlr+0x10e>
 2f2:	92 50       	subi	r25, 0x02	; 2
 2f4:	87 30       	cpi	r24, 0x07	; 7
 2f6:	6f ef       	ldi	r22, 0xFF	; 255
 2f8:	96 07       	cpc	r25, r22
 2fa:	9c f0       	brlt	.+38     	; 0x322 <udlr+0x10e>
 2fc:	8a 3f       	cpi	r24, 0xFA	; 250
 2fe:	91 05       	cpc	r25, r1
 300:	84 f4       	brge	.+32     	; 0x322 <udlr+0x10e>
			state = down;
 302:	84 e0       	ldi	r24, 0x04	; 4
 304:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <state>
 308:	5f c0       	rjmp	.+190    	; 0x3c8 <udlr+0x1b4>
		}
		break;
		
		case left:
		state = wait;
 30a:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <state>
		break;
 30e:	8a c0       	rjmp	.+276    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
		
		case right:
		state = wait;
 310:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <state>
		break;
 314:	87 c0       	rjmp	.+270    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
		
		case up:
		state = wait;
 316:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <state>
		break;
 31a:	84 c0       	rjmp	.+264    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
		
		case down:
		state = wait;
 31c:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <state>
		break;
 320:	81 c0       	rjmp	.+258    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
	}
	switch(state) {
 322:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <state>
 326:	82 30       	cpi	r24, 0x02	; 2
 328:	b1 f0       	breq	.+44     	; 0x356 <udlr+0x142>
 32a:	18 f4       	brcc	.+6      	; 0x332 <udlr+0x11e>
 32c:	81 30       	cpi	r24, 0x01	; 1
 32e:	39 f0       	breq	.+14     	; 0x33e <udlr+0x12a>
 330:	79 c0       	rjmp	.+242    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
 332:	83 30       	cpi	r24, 0x03	; 3
 334:	e1 f0       	breq	.+56     	; 0x36e <udlr+0x15a>
 336:	84 30       	cpi	r24, 0x04	; 4
 338:	09 f4       	brne	.+2      	; 0x33c <udlr+0x128>
 33a:	46 c0       	rjmp	.+140    	; 0x3c8 <udlr+0x1b4>
 33c:	73 c0       	rjmp	.+230    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
		case wait:
			break;
		
		case left:
			if(pattern == 0x80) {
 33e:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <pattern>
 342:	80 38       	cpi	r24, 0x80	; 128
 344:	21 f4       	brne	.+8      	; 0x34e <udlr+0x13a>
				pattern = 0x01;
 346:	81 e0       	ldi	r24, 0x01	; 1
 348:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <pattern>
 34c:	6b c0       	rjmp	.+214    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else {
				pattern = pattern << 1;
 34e:	88 0f       	add	r24, r24
 350:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <pattern>
 354:	67 c0       	rjmp	.+206    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			break;
			
		case right:
			if (pattern == 0x01) {
 356:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <pattern>
 35a:	81 30       	cpi	r24, 0x01	; 1
 35c:	21 f4       	brne	.+8      	; 0x366 <udlr+0x152>
				pattern = 0x80;
 35e:	80 e8       	ldi	r24, 0x80	; 128
 360:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <pattern>
 364:	5f c0       	rjmp	.+190    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else {
				pattern = pattern >> 1;
 366:	86 95       	lsr	r24
 368:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <pattern>
 36c:	5b c0       	rjmp	.+182    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			break;
			
		case up:
			if (cnt > 0) {
 36e:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <cnt>
 372:	88 23       	and	r24, r24
 374:	29 f0       	breq	.+10     	; 0x380 <udlr+0x16c>
				--cnt;
 376:	81 50       	subi	r24, 0x01	; 1
 378:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <cnt>
			}
			if (cnt == 0) {
 37c:	81 11       	cpse	r24, r1
 37e:	04 c0       	rjmp	.+8      	; 0x388 <udlr+0x174>
				row = 0x1E;
 380:	8e e1       	ldi	r24, 0x1E	; 30
 382:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 386:	4e c0       	rjmp	.+156    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 1) {
 388:	81 30       	cpi	r24, 0x01	; 1
 38a:	21 f4       	brne	.+8      	; 0x394 <udlr+0x180>
				row = 0x1D;
 38c:	8d e1       	ldi	r24, 0x1D	; 29
 38e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 392:	48 c0       	rjmp	.+144    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 2) {
 394:	82 30       	cpi	r24, 0x02	; 2
 396:	21 f4       	brne	.+8      	; 0x3a0 <udlr+0x18c>
				row = 0x1B;
 398:	8b e1       	ldi	r24, 0x1B	; 27
 39a:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 39e:	42 c0       	rjmp	.+132    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 3) {
 3a0:	83 30       	cpi	r24, 0x03	; 3
 3a2:	21 f4       	brne	.+8      	; 0x3ac <udlr+0x198>
				row = 0x17;
 3a4:	87 e1       	ldi	r24, 0x17	; 23
 3a6:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 3aa:	3c c0       	rjmp	.+120    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 4) {
 3ac:	84 30       	cpi	r24, 0x04	; 4
 3ae:	21 f4       	brne	.+8      	; 0x3b8 <udlr+0x1a4>
				row = 0x0F;
 3b0:	8f e0       	ldi	r24, 0x0F	; 15
 3b2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 3b6:	36 c0       	rjmp	.+108    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 5) {
 3b8:	85 30       	cpi	r24, 0x05	; 5
 3ba:	a1 f5       	brne	.+104    	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
				row = 0x1E;
 3bc:	8e e1       	ldi	r24, 0x1E	; 30
 3be:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
				cnt = 0;
 3c2:	10 92 07 01 	sts	0x0107, r1	; 0x800107 <cnt>
 3c6:	2e c0       	rjmp	.+92     	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			break;
			
		case down:
			if (cnt < 5) {
 3c8:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <cnt>
 3cc:	85 30       	cpi	r24, 0x05	; 5
 3ce:	18 f4       	brcc	.+6      	; 0x3d6 <udlr+0x1c2>
				++cnt;
 3d0:	8f 5f       	subi	r24, 0xFF	; 255
 3d2:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <cnt>
			}
			if (cnt == 0) {
 3d6:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <cnt>
 3da:	81 11       	cpse	r24, r1
 3dc:	04 c0       	rjmp	.+8      	; 0x3e6 <udlr+0x1d2>
				row = 0x1E;
 3de:	8e e1       	ldi	r24, 0x1E	; 30
 3e0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 3e4:	1f c0       	rjmp	.+62     	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 1) {
 3e6:	81 30       	cpi	r24, 0x01	; 1
 3e8:	21 f4       	brne	.+8      	; 0x3f2 <udlr+0x1de>
				row = 0x1D;
 3ea:	8d e1       	ldi	r24, 0x1D	; 29
 3ec:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 3f0:	19 c0       	rjmp	.+50     	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 2) {
 3f2:	82 30       	cpi	r24, 0x02	; 2
 3f4:	21 f4       	brne	.+8      	; 0x3fe <udlr+0x1ea>
				row = 0x1B;
 3f6:	8b e1       	ldi	r24, 0x1B	; 27
 3f8:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 3fc:	13 c0       	rjmp	.+38     	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 3) {
 3fe:	83 30       	cpi	r24, 0x03	; 3
 400:	21 f4       	brne	.+8      	; 0x40a <__LOCK_REGION_LENGTH__+0xa>
				row = 0x17;
 402:	87 e1       	ldi	r24, 0x17	; 23
 404:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 408:	0d c0       	rjmp	.+26     	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 4) {
 40a:	84 30       	cpi	r24, 0x04	; 4
 40c:	21 f4       	brne	.+8      	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
				row = 0x0F;
 40e:	8f e0       	ldi	r24, 0x0F	; 15
 410:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
 414:	07 c0       	rjmp	.+14     	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
			}
			else if (cnt == 5) {
 416:	85 30       	cpi	r24, 0x05	; 5
 418:	29 f4       	brne	.+10     	; 0x424 <__LOCK_REGION_LENGTH__+0x24>
				row = 0x1E;
 41a:	8e e1       	ldi	r24, 0x1E	; 30
 41c:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
				cnt = 0;
 420:	10 92 07 01 	sts	0x0107, r1	; 0x800107 <cnt>
			}
			break;
	}
	if((~PINA & 0x04) == 0x04)
 424:	80 b1       	in	r24, 0x00	; 0
	{
		
	}
	
	PORTD = row;
 426:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
 42a:	8b b9       	out	0x0b, r24	; 11
	transmit_data(pattern);
 42c:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <pattern>
 430:	d3 de       	rcall	.-602    	; 0x1d8 <transmit_data>
}
 432:	df 91       	pop	r29
 434:	cf 91       	pop	r28
 436:	08 95       	ret

00000438 <main>:
}
*/
int main(void)
{
    /* Replace with your application code */
	DDRA = 0x00; PORTA = 0xFF;
 438:	11 b8       	out	0x01, r1	; 1
 43a:	8f ef       	ldi	r24, 0xFF	; 255
 43c:	82 b9       	out	0x02, r24	; 2
	DDRB = 0xFF; PORTB = 0x00; //led
 43e:	84 b9       	out	0x04, r24	; 4
 440:	15 b8       	out	0x05, r1	; 5
	DDRC = 0xFF; PORTC = 0x00;
 442:	87 b9       	out	0x07, r24	; 7
 444:	18 b8       	out	0x08, r1	; 8
	DDRD = 0xFF; PORTD = 0x00;
 446:	8a b9       	out	0x0a, r24	; 10
 448:	1b b8       	out	0x0b, r1	; 11
    adc_init();
 44a:	af de       	rcall	.-674    	; 0x1aa <adc_init>
	TimerSet(100);
 44c:	64 e6       	ldi	r22, 0x64	; 100
 44e:	70 e0       	ldi	r23, 0x00	; 0
 450:	80 e0       	ldi	r24, 0x00	; 0
 452:	90 e0       	ldi	r25, 0x00	; 0
	TimerOn();
 454:	39 de       	rcall	.-910    	; 0xc8 <TimerSet>
 456:	49 de       	rcall	.-878    	; 0xea <TimerOn>
	while (1) 
    {
		while(!TimerFlag);
 458:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <TimerFlag>
 45c:	88 23       	and	r24, r24
		TimerFlag = 0;
 45e:	e1 f3       	breq	.-8      	; 0x458 <main+0x20>
 460:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <TimerFlag>
		udlr();
 464:	d7 de       	rcall	.-594    	; 0x214 <udlr>
    }
 466:	f8 cf       	rjmp	.-16     	; 0x458 <main+0x20>

00000468 <_exit>:
 468:	f8 94       	cli

0000046a <__stop_program>:
 46a:	ff cf       	rjmp	.-2      	; 0x46a <__stop_program>
