# BinaryNet

```
├── doc
│   └── VerilogCodingStyle.md
├── README.md
├── rtl
│   ├── ASM.v
│   ├── control_and_fetch1.v
│   ├── first_layer.v
│   ├── layer1_asm_top.v
│   ├── next_sram.v
│   ├── pre_sram1.v
│   ├── sram.v
│   └── weight_sram1.v
└── sim
    ├── asm_tb.v
    ├── control_and_fetch1_tb.v
    ├── gen_mem.py
    ├── Makefile
    ├── mem.txt
    └── sram_sim.v
```

## 1. 代码规范

见：[doc/VerilogCodingStyle.md](./doc/VerilogCodingStyle.md)


