[INF:CM0023] Creating log file "${SURELOG_DIR}/build/regression/UnitElabExternNested/slpp_unit/surelog.log".
[INF:CM0020] Separate compilation-unit mode is on.
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/UnitElabExternNested/top.v".
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/UnitElabExternNested/middle.v".
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/UnitElabExternNested/top.v".
AST_DEBUG_BEGIN
Count: 258
LIB: work
FILE: ${SURELOG_DIR}/tests/UnitElabExternNested/top.v
n<> u<257> t<Top_level_rule> c<1> l<1:1> el<37:1>
  n<> u<1> t<Null_rule> p<257> s<256> l<1:1>
  n<> u<256> t<Source_text> p<257> c<255> l<1:1> el<36:10>
    n<> u<255> t<Description> p<256> c<254> l<1:1> el<36:10>
      n<> u<254> t<Module_declaration> p<255> c<37> l<1:1> el<36:10>
        n<> u<37> t<Module_ansi_header> p<254> c<2> s<52> l<1:1> el<6:9>
          n<module> u<2> t<Module_keyword> p<37> s<3> l<1:1> el<1:7>
          n<dff_nested> u<3> t<STRING_CONST> p<37> s<36> l<2:2> el<2:12>
          n<> u<36> t<List_of_port_declarations> p<37> c<9> l<2:12> el<6:8>
            n<> u<9> t<Ansi_port_declaration> p<36> c<7> s<14> l<3:1> el<4:3>
              n<> u<7> t<Net_port_header> p<9> c<4> s<8> l<3:1> el<3:6>
                n<> u<4> t<PortDir_Inp> p<7> s<6> l<3:1> el<3:6>
                n<> u<6> t<Net_port_type> p<7> c<5> l<4:2> el<4:2>
                  n<> u<5> t<Data_type_or_implicit> p<6> l<4:2> el<4:2>
              n<d> u<8> t<STRING_CONST> p<9> l<4:2> el<4:3>
            n<> u<14> t<Ansi_port_declaration> p<36> c<12> s<19> l<4:5> el<4:7>
              n<> u<12> t<Net_port_header> p<14> c<11> s<13> l<4:5> el<4:5>
                n<> u<11> t<Net_port_type> p<12> c<10> l<4:5> el<4:5>
                  n<> u<10> t<Data_type_or_implicit> p<11> l<4:5> el<4:5>
              n<ck> u<13> t<STRING_CONST> p<14> l<4:5> el<4:7>
            n<> u<19> t<Ansi_port_declaration> p<36> c<17> s<24> l<4:9> el<4:11>
              n<> u<17> t<Net_port_header> p<19> c<16> s<18> l<4:9> el<4:9>
                n<> u<16> t<Net_port_type> p<17> c<15> l<4:9> el<4:9>
                  n<> u<15> t<Data_type_or_implicit> p<16> l<4:9> el<4:9>
              n<pr> u<18> t<STRING_CONST> p<19> l<4:9> el<4:11>
            n<> u<24> t<Ansi_port_declaration> p<36> c<22> s<30> l<4:13> el<4:16>
              n<> u<22> t<Net_port_header> p<24> c<21> s<23> l<4:13> el<4:13>
                n<> u<21> t<Net_port_type> p<22> c<20> l<4:13> el<4:13>
                  n<> u<20> t<Data_type_or_implicit> p<21> l<4:13> el<4:13>
              n<clr> u<23> t<STRING_CONST> p<24> l<4:13> el<4:16>
            n<> u<30> t<Ansi_port_declaration> p<36> c<28> s<35> l<5:1> el<6:3>
              n<> u<28> t<Net_port_header> p<30> c<25> s<29> l<5:1> el<5:7>
                n<> u<25> t<PortDir_Out> p<28> s<27> l<5:1> el<5:7>
                n<> u<27> t<Net_port_type> p<28> c<26> l<6:2> el<6:2>
                  n<> u<26> t<Data_type_or_implicit> p<27> l<6:2> el<6:2>
              n<q> u<29> t<STRING_CONST> p<30> l<6:2> el<6:3>
            n<> u<35> t<Ansi_port_declaration> p<36> c<33> l<6:5> el<6:7>
              n<> u<33> t<Net_port_header> p<35> c<32> s<34> l<6:5> el<6:5>
                n<> u<32> t<Net_port_type> p<33> c<31> l<6:5> el<6:5>
                  n<> u<31> t<Data_type_or_implicit> p<32> l<6:5> el<6:5>
              n<nq> u<34> t<STRING_CONST> p<35> l<6:5> el<6:7>
        n<> u<52> t<Non_port_module_item> p<254> c<51> s<106> l<7:1> el<8:15>
          n<> u<51> t<Module_or_generate_item> p<52> c<50> l<7:1> el<8:15>
            n<> u<50> t<Module_common_item> p<51> c<49> l<7:1> el<8:15>
              n<> u<49> t<Module_or_generate_item_declaration> p<50> c<48> l<7:1> el<8:15>
                n<> u<48> t<Package_or_generate_item_declaration> p<49> c<47> l<7:1> el<8:15>
                  n<> u<47> t<Net_declaration> p<48> c<38> l<7:1> el<8:15>
                    n<> u<38> t<NetType_Wire> p<47> s<39> l<7:1> el<7:5>
                    n<> u<39> t<Data_type_or_implicit> p<47> s<46> l<8:2> el<8:2>
                    n<> u<46> t<List_of_net_decl_assignments> p<47> c<41> l<8:2> el<8:14>
                      n<> u<41> t<Net_decl_assignment> p<46> c<40> s<43> l<8:2> el<8:4>
                        n<q1> u<40> t<STRING_CONST> p<41> l<8:2> el<8:4>
                      n<> u<43> t<Net_decl_assignment> p<46> c<42> s<45> l<8:6> el<8:9>
                        n<nq1> u<42> t<STRING_CONST> p<43> l<8:6> el<8:9>
                      n<> u<45> t<Net_decl_assignment> p<46> c<44> l<8:11> el<8:14>
                        n<nq2> u<44> t<STRING_CONST> p<45> l<8:11> el<8:14>
        n<> u<106> t<Non_port_module_item> p<254> c<105> s<115> l<9:1> el<15:10>
          n<> u<105> t<Module_declaration> p<106> c<55> l<9:1> el<15:10>
            n<> u<55> t<Module_ansi_header> p<105> c<53> s<79> l<9:1> el<10:6>
              n<module> u<53> t<Module_keyword> p<55> s<54> l<9:1> el<9:7>
              n<ff1> u<54> t<STRING_CONST> p<55> l<10:2> el<10:5>
            n<> u<79> t<Non_port_module_item> p<105> c<78> s<103> l<11:1> el<12:24>
              n<> u<78> t<Module_or_generate_item> p<79> c<77> l<11:1> el<12:24>
                n<> u<77> t<Gate_instantiation> p<78> c<56> l<11:1> el<12:24>
                  n<> u<56> t<NInpGate_Nand> p<77> s<76> l<11:1> el<11:5>
                  n<> u<76> t<N_input_gate_instance> p<77> c<58> l<12:2> el<12:23>
                    n<> u<58> t<Name_of_instance> p<76> c<57> s<63> l<12:2> el<12:5>
                      n<g1b> u<57> t<STRING_CONST> p<58> l<12:2> el<12:5>
                    n<> u<63> t<Net_lvalue> p<76> c<60> s<67> l<12:7> el<12:10>
                      n<> u<60> t<Ps_or_hierarchical_identifier> p<63> c<59> s<62> l<12:7> el<12:10>
                        n<nq1> u<59> t<STRING_CONST> p<60> l<12:7> el<12:10>
                      n<> u<62> t<Constant_select> p<63> c<61> l<12:10> el<12:10>
                        n<> u<61> t<Constant_bit_select> p<62> l<12:10> el<12:10>
                    n<> u<67> t<Expression> p<76> c<66> s<71> l<12:12> el<12:13>
                      n<> u<66> t<Primary> p<67> c<65> l<12:12> el<12:13>
                        n<> u<65> t<Primary_literal> p<66> c<64> l<12:12> el<12:13>
                          n<d> u<64> t<STRING_CONST> p<65> l<12:12> el<12:13>
                    n<> u<71> t<Expression> p<76> c<70> s<75> l<12:15> el<12:18>
                      n<> u<70> t<Primary> p<71> c<69> l<12:15> el<12:18>
                        n<> u<69> t<Primary_literal> p<70> c<68> l<12:15> el<12:18>
                          n<clr> u<68> t<STRING_CONST> p<69> l<12:15> el<12:18>
                    n<> u<75> t<Expression> p<76> c<74> l<12:20> el<12:22>
                      n<> u<74> t<Primary> p<75> c<73> l<12:20> el<12:22>
                        n<> u<73> t<Primary_literal> p<74> c<72> l<12:20> el<12:22>
                          n<q1> u<72> t<STRING_CONST> p<73> l<12:20> el<12:22>
            n<> u<103> t<Non_port_module_item> p<105> c<102> s<104> l<13:1> el<14:25>
              n<> u<102> t<Module_or_generate_item> p<103> c<101> l<13:1> el<14:25>
                n<> u<101> t<Gate_instantiation> p<102> c<80> l<13:1> el<14:25>
                  n<> u<80> t<NInpGate_Nand> p<101> s<100> l<13:1> el<13:5>
                  n<> u<100> t<N_input_gate_instance> p<101> c<82> l<14:2> el<14:24>
                    n<> u<82> t<Name_of_instance> p<100> c<81> s<87> l<14:2> el<14:5>
                      n<g1a> u<81> t<STRING_CONST> p<82> l<14:2> el<14:5>
                    n<> u<87> t<Net_lvalue> p<100> c<84> s<91> l<14:7> el<14:9>
                      n<> u<84> t<Ps_or_hierarchical_identifier> p<87> c<83> s<86> l<14:7> el<14:9>
                        n<q1> u<83> t<STRING_CONST> p<84> l<14:7> el<14:9>
                      n<> u<86> t<Constant_select> p<87> c<85> l<14:9> el<14:9>
                        n<> u<85> t<Constant_bit_select> p<86> l<14:9> el<14:9>
                    n<> u<91> t<Expression> p<100> c<90> s<95> l<14:11> el<14:13>
                      n<> u<90> t<Primary> p<91> c<89> l<14:11> el<14:13>
                        n<> u<89> t<Primary_literal> p<90> c<88> l<14:11> el<14:13>
                          n<ck> u<88> t<STRING_CONST> p<89> l<14:11> el<14:13>
                    n<> u<95> t<Expression> p<100> c<94> s<99> l<14:15> el<14:18>
                      n<> u<94> t<Primary> p<95> c<93> l<14:15> el<14:18>
                        n<> u<93> t<Primary_literal> p<94> c<92> l<14:15> el<14:18>
                          n<nq2> u<92> t<STRING_CONST> p<93> l<14:15> el<14:18>
                    n<> u<99> t<Expression> p<100> c<98> l<14:20> el<14:23>
                      n<> u<98> t<Primary> p<99> c<97> l<14:20> el<14:23>
                        n<> u<97> t<Primary_literal> p<98> c<96> l<14:20> el<14:23>
                          n<nq1> u<96> t<STRING_CONST> p<97> l<14:20> el<14:23>
            n<> u<104> t<ENDMODULE> p<105> l<15:1> el<15:10>
        n<> u<115> t<Non_port_module_item> p<254> c<114> s<180> l<16:5> el<16:14>
          n<> u<114> t<Module_or_generate_item> p<115> c<113> l<16:5> el<16:14>
            n<> u<113> t<Module_instantiation> p<114> c<107> l<16:5> el<16:14>
              n<ff1> u<107> t<STRING_CONST> p<113> s<112> l<16:5> el<16:8>
              n<> u<112> t<Hierarchical_instance> p<113> c<109> l<16:9> el<16:13>
                n<> u<109> t<Name_of_instance> p<112> c<108> s<111> l<16:9> el<16:11>
                  n<i1> u<108> t<STRING_CONST> p<109> l<16:9> el<16:11>
                n<> u<111> t<List_of_port_connections> p<112> c<110> l<16:12> el<16:12>
                  n<> u<110> t<Ordered_port_connection> p<111> l<16:12> el<16:12>
        n<> u<180> t<Non_port_module_item> p<254> c<179> s<189> l<18:1> el<26:10>
          n<> u<179> t<Module_declaration> p<180> c<118> l<18:1> el<26:10>
            n<> u<118> t<Module_ansi_header> p<179> c<116> s<129> l<18:1> el<19:6>
              n<module> u<116> t<Module_keyword> p<118> s<117> l<18:1> el<18:7>
              n<ff2> u<117> t<STRING_CONST> p<118> l<19:2> el<19:5>
            n<> u<129> t<Non_port_module_item> p<179> c<128> s<153> l<20:1> el<21:5>
              n<> u<128> t<Module_or_generate_item> p<129> c<127> l<20:1> el<21:5>
                n<> u<127> t<Module_common_item> p<128> c<126> l<20:1> el<21:5>
                  n<> u<126> t<Module_or_generate_item_declaration> p<127> c<125> l<20:1> el<21:5>
                    n<> u<125> t<Package_or_generate_item_declaration> p<126> c<124> l<20:1> el<21:5>
                      n<> u<124> t<Net_declaration> p<125> c<119> l<20:1> el<21:5>
                        n<> u<119> t<NetType_Wire> p<124> s<120> l<20:1> el<20:5>
                        n<> u<120> t<Data_type_or_implicit> p<124> s<123> l<21:2> el<21:2>
                        n<> u<123> t<List_of_net_decl_assignments> p<124> c<122> l<21:2> el<21:4>
                          n<> u<122> t<Net_decl_assignment> p<123> c<121> l<21:2> el<21:4>
                            n<q2> u<121> t<STRING_CONST> p<122> l<21:2> el<21:4>
            n<> u<153> t<Non_port_module_item> p<179> c<152> s<177> l<22:1> el<23:25>
              n<> u<152> t<Module_or_generate_item> p<153> c<151> l<22:1> el<23:25>
                n<> u<151> t<Gate_instantiation> p<152> c<130> l<22:1> el<23:25>
                  n<> u<130> t<NInpGate_Nand> p<151> s<150> l<22:1> el<22:5>
                  n<> u<150> t<N_input_gate_instance> p<151> c<132> l<23:2> el<23:24>
                    n<> u<132> t<Name_of_instance> p<150> c<131> s<137> l<23:2> el<23:5>
                      n<g2b> u<131> t<STRING_CONST> p<132> l<23:2> el<23:5>
                    n<> u<137> t<Net_lvalue> p<150> c<134> s<141> l<23:7> el<23:10>
                      n<> u<134> t<Ps_or_hierarchical_identifier> p<137> c<133> s<136> l<23:7> el<23:10>
                        n<nq2> u<133> t<STRING_CONST> p<134> l<23:7> el<23:10>
                      n<> u<136> t<Constant_select> p<137> c<135> l<23:10> el<23:10>
                        n<> u<135> t<Constant_bit_select> p<136> l<23:10> el<23:10>
                    n<> u<141> t<Expression> p<150> c<140> s<145> l<23:12> el<23:14>
                      n<> u<140> t<Primary> p<141> c<139> l<23:12> el<23:14>
                        n<> u<139> t<Primary_literal> p<140> c<138> l<23:12> el<23:14>
                          n<ck> u<138> t<STRING_CONST> p<139> l<23:12> el<23:14>
                    n<> u<145> t<Expression> p<150> c<144> s<149> l<23:16> el<23:19>
                      n<> u<144> t<Primary> p<145> c<143> l<23:16> el<23:19>
                        n<> u<143> t<Primary_literal> p<144> c<142> l<23:16> el<23:19>
                          n<clr> u<142> t<STRING_CONST> p<143> l<23:16> el<23:19>
                    n<> u<149> t<Expression> p<150> c<148> l<23:21> el<23:23>
                      n<> u<148> t<Primary> p<149> c<147> l<23:21> el<23:23>
                        n<> u<147> t<Primary_literal> p<148> c<146> l<23:21> el<23:23>
                          n<q2> u<146> t<STRING_CONST> p<147> l<23:21> el<23:23>
            n<> u<177> t<Non_port_module_item> p<179> c<176> s<178> l<24:1> el<25:25>
              n<> u<176> t<Module_or_generate_item> p<177> c<175> l<24:1> el<25:25>
                n<> u<175> t<Gate_instantiation> p<176> c<154> l<24:1> el<25:25>
                  n<> u<154> t<NInpGate_Nand> p<175> s<174> l<24:1> el<24:5>
                  n<> u<174> t<N_input_gate_instance> p<175> c<156> l<25:2> el<25:24>
                    n<> u<156> t<Name_of_instance> p<174> c<155> s<161> l<25:2> el<25:5>
                      n<g2a> u<155> t<STRING_CONST> p<156> l<25:2> el<25:5>
                    n<> u<161> t<Net_lvalue> p<174> c<158> s<165> l<25:7> el<25:9>
                      n<> u<158> t<Ps_or_hierarchical_identifier> p<161> c<157> s<160> l<25:7> el<25:9>
                        n<q2> u<157> t<STRING_CONST> p<158> l<25:7> el<25:9>
                      n<> u<160> t<Constant_select> p<161> c<159> l<25:9> el<25:9>
                        n<> u<159> t<Constant_bit_select> p<160> l<25:9> el<25:9>
                    n<> u<165> t<Expression> p<174> c<164> s<169> l<25:11> el<25:14>
                      n<> u<164> t<Primary> p<165> c<163> l<25:11> el<25:14>
                        n<> u<163> t<Primary_literal> p<164> c<162> l<25:11> el<25:14>
                          n<nq1> u<162> t<STRING_CONST> p<163> l<25:11> el<25:14>
                    n<> u<169> t<Expression> p<174> c<168> s<173> l<25:16> el<25:18>
                      n<> u<168> t<Primary> p<169> c<167> l<25:16> el<25:18>
                        n<> u<167> t<Primary_literal> p<168> c<166> l<25:16> el<25:18>
                          n<pr> u<166> t<STRING_CONST> p<167> l<25:16> el<25:18>
                    n<> u<173> t<Expression> p<174> c<172> l<25:20> el<25:23>
                      n<> u<172> t<Primary> p<173> c<171> l<25:20> el<25:23>
                        n<> u<171> t<Primary_literal> p<172> c<170> l<25:20> el<25:23>
                          n<nq2> u<170> t<STRING_CONST> p<171> l<25:20> el<25:23>
            n<> u<178> t<ENDMODULE> p<179> l<26:1> el<26:10>
        n<> u<189> t<Non_port_module_item> p<254> c<188> s<243> l<27:5> el<27:14>
          n<> u<188> t<Module_or_generate_item> p<189> c<187> l<27:5> el<27:14>
            n<> u<187> t<Module_instantiation> p<188> c<181> l<27:5> el<27:14>
              n<ff2> u<181> t<STRING_CONST> p<187> s<186> l<27:5> el<27:8>
              n<> u<186> t<Hierarchical_instance> p<187> c<183> l<27:9> el<27:13>
                n<> u<183> t<Name_of_instance> p<186> c<182> s<185> l<27:9> el<27:11>
                  n<i2> u<182> t<STRING_CONST> p<183> l<27:9> el<27:11>
                n<> u<185> t<List_of_port_connections> p<186> c<184> l<27:12> el<27:12>
                  n<> u<184> t<Ordered_port_connection> p<185> l<27:12> el<27:12>
        n<> u<243> t<Non_port_module_item> p<254> c<242> s<252> l<28:1> el<34:10>
          n<> u<242> t<Module_declaration> p<243> c<192> l<28:1> el<34:10>
            n<> u<192> t<Module_ansi_header> p<242> c<190> s<216> l<28:1> el<29:6>
              n<module> u<190> t<Module_keyword> p<192> s<191> l<28:1> el<28:7>
              n<ff3> u<191> t<STRING_CONST> p<192> l<29:2> el<29:5>
            n<> u<216> t<Non_port_module_item> p<242> c<215> s<240> l<30:1> el<31:24>
              n<> u<215> t<Module_or_generate_item> p<216> c<214> l<30:1> el<31:24>
                n<> u<214> t<Gate_instantiation> p<215> c<193> l<30:1> el<31:24>
                  n<> u<193> t<NInpGate_Nand> p<214> s<213> l<30:1> el<30:5>
                  n<> u<213> t<N_input_gate_instance> p<214> c<195> l<31:2> el<31:23>
                    n<> u<195> t<Name_of_instance> p<213> c<194> s<200> l<31:2> el<31:5>
                      n<g3a> u<194> t<STRING_CONST> p<195> l<31:2> el<31:5>
                    n<> u<200> t<Net_lvalue> p<213> c<197> s<204> l<31:7> el<31:8>
                      n<> u<197> t<Ps_or_hierarchical_identifier> p<200> c<196> s<199> l<31:7> el<31:8>
                        n<q> u<196> t<STRING_CONST> p<197> l<31:7> el<31:8>
                      n<> u<199> t<Constant_select> p<200> c<198> l<31:8> el<31:8>
                        n<> u<198> t<Constant_bit_select> p<199> l<31:8> el<31:8>
                    n<> u<204> t<Expression> p<213> c<203> s<208> l<31:10> el<31:13>
                      n<> u<203> t<Primary> p<204> c<202> l<31:10> el<31:13>
                        n<> u<202> t<Primary_literal> p<203> c<201> l<31:10> el<31:13>
                          n<nq2> u<201> t<STRING_CONST> p<202> l<31:10> el<31:13>
                    n<> u<208> t<Expression> p<213> c<207> s<212> l<31:15> el<31:18>
                      n<> u<207> t<Primary> p<208> c<206> l<31:15> el<31:18>
                        n<> u<206> t<Primary_literal> p<207> c<205> l<31:15> el<31:18>
                          n<clr> u<205> t<STRING_CONST> p<206> l<31:15> el<31:18>
                    n<> u<212> t<Expression> p<213> c<211> l<31:20> el<31:22>
                      n<> u<211> t<Primary> p<212> c<210> l<31:20> el<31:22>
                        n<> u<210> t<Primary_literal> p<211> c<209> l<31:20> el<31:22>
                          n<nq> u<209> t<STRING_CONST> p<210> l<31:20> el<31:22>
            n<> u<240> t<Non_port_module_item> p<242> c<239> s<241> l<32:1> el<33:22>
              n<> u<239> t<Module_or_generate_item> p<240> c<238> l<32:1> el<33:22>
                n<> u<238> t<Gate_instantiation> p<239> c<217> l<32:1> el<33:22>
                  n<> u<217> t<NInpGate_Nand> p<238> s<237> l<32:1> el<32:5>
                  n<> u<237> t<N_input_gate_instance> p<238> c<219> l<33:2> el<33:21>
                    n<> u<219> t<Name_of_instance> p<237> c<218> s<224> l<33:2> el<33:5>
                      n<g3b> u<218> t<STRING_CONST> p<219> l<33:2> el<33:5>
                    n<> u<224> t<Net_lvalue> p<237> c<221> s<228> l<33:7> el<33:9>
                      n<> u<221> t<Ps_or_hierarchical_identifier> p<224> c<220> s<223> l<33:7> el<33:9>
                        n<nq> u<220> t<STRING_CONST> p<221> l<33:7> el<33:9>
                      n<> u<223> t<Constant_select> p<224> c<222> l<33:9> el<33:9>
                        n<> u<222> t<Constant_bit_select> p<223> l<33:9> el<33:9>
                    n<> u<228> t<Expression> p<237> c<227> s<232> l<33:11> el<33:13>
                      n<> u<227> t<Primary> p<228> c<226> l<33:11> el<33:13>
                        n<> u<226> t<Primary_literal> p<227> c<225> l<33:11> el<33:13>
                          n<q1> u<225> t<STRING_CONST> p<226> l<33:11> el<33:13>
                    n<> u<232> t<Expression> p<237> c<231> s<236> l<33:15> el<33:17>
                      n<> u<231> t<Primary> p<232> c<230> l<33:15> el<33:17>
                        n<> u<230> t<Primary_literal> p<231> c<229> l<33:15> el<33:17>
                          n<pr> u<229> t<STRING_CONST> p<230> l<33:15> el<33:17>
                    n<> u<236> t<Expression> p<237> c<235> l<33:19> el<33:20>
                      n<> u<235> t<Primary> p<236> c<234> l<33:19> el<33:20>
                        n<> u<234> t<Primary_literal> p<235> c<233> l<33:19> el<33:20>
                          n<q> u<233> t<STRING_CONST> p<234> l<33:19> el<33:20>
            n<> u<241> t<ENDMODULE> p<242> l<34:1> el<34:10>
        n<> u<252> t<Non_port_module_item> p<254> c<251> s<253> l<35:5> el<35:14>
          n<> u<251> t<Module_or_generate_item> p<252> c<250> l<35:5> el<35:14>
            n<> u<250> t<Module_instantiation> p<251> c<244> l<35:5> el<35:14>
              n<ff3> u<244> t<STRING_CONST> p<250> s<249> l<35:5> el<35:8>
              n<> u<249> t<Hierarchical_instance> p<250> c<246> l<35:9> el<35:13>
                n<> u<246> t<Name_of_instance> p<249> c<245> s<248> l<35:9> el<35:11>
                  n<i3> u<245> t<STRING_CONST> p<246> l<35:9> el<35:11>
                n<> u<248> t<List_of_port_connections> p<249> c<247> l<35:12> el<35:12>
                  n<> u<247> t<Ordered_port_connection> p<248> l<35:12> el<35:12>
        n<> u<253> t<ENDMODULE> p<254> l<36:1> el<36:10>
AST_DEBUG_END
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/UnitElabExternNested/middle.v".
AST_DEBUG_BEGIN
Count: 190
LIB: work
FILE: ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v
n<> u<189> t<Top_level_rule> c<1> l<2:1> el<31:1>
  n<> u<1> t<Null_rule> p<189> s<188> l<2:1> el<2:1>
  n<> u<188> t<Source_text> p<189> c<31> l<2:1> el<28:10>
    n<> u<31> t<Description> p<188> c<30> s<99> l<2:1> el<2:27>
      n<> u<30> t<Module_declaration> p<31> c<29> l<2:1> el<2:27>
        n<> u<29> t<Module_nonansi_header> p<30> c<2> l<2:8> el<2:27>
          n<module> u<2> t<Module_keyword> p<29> s<3> l<2:8> el<2:14>
          n<m> u<3> t<STRING_CONST> p<29> s<28> l<2:15> el<2:16>
          n<> u<28> t<List_of_ports> p<29> c<9> l<2:17> el<2:26>
            n<> u<9> t<Port> p<28> c<8> s<15> l<2:18> el<2:19>
              n<> u<8> t<Port_expression> p<9> c<7> l<2:18> el<2:19>
                n<> u<7> t<Port_reference> p<8> c<4> l<2:18> el<2:19>
                  n<a> u<4> t<STRING_CONST> p<7> s<6> l<2:18> el<2:19>
                  n<> u<6> t<Constant_select> p<7> c<5> l<2:19> el<2:19>
                    n<> u<5> t<Constant_bit_select> p<6> l<2:19> el<2:19>
            n<> u<15> t<Port> p<28> c<14> s<21> l<2:20> el<2:21>
              n<> u<14> t<Port_expression> p<15> c<13> l<2:20> el<2:21>
                n<> u<13> t<Port_reference> p<14> c<10> l<2:20> el<2:21>
                  n<b> u<10> t<STRING_CONST> p<13> s<12> l<2:20> el<2:21>
                  n<> u<12> t<Constant_select> p<13> c<11> l<2:21> el<2:21>
                    n<> u<11> t<Constant_bit_select> p<12> l<2:21> el<2:21>
            n<> u<21> t<Port> p<28> c<20> s<27> l<2:22> el<2:23>
              n<> u<20> t<Port_expression> p<21> c<19> l<2:22> el<2:23>
                n<> u<19> t<Port_reference> p<20> c<16> l<2:22> el<2:23>
                  n<c> u<16> t<STRING_CONST> p<19> s<18> l<2:22> el<2:23>
                  n<> u<18> t<Constant_select> p<19> c<17> l<2:23> el<2:23>
                    n<> u<17> t<Constant_bit_select> p<18> l<2:23> el<2:23>
            n<> u<27> t<Port> p<28> c<26> l<2:24> el<2:25>
              n<> u<26> t<Port_expression> p<27> c<25> l<2:24> el<2:25>
                n<> u<25> t<Port_reference> p<26> c<22> l<2:24> el<2:25>
                  n<d> u<22> t<STRING_CONST> p<25> s<24> l<2:24> el<2:25>
                  n<> u<24> t<Constant_select> p<25> c<23> l<2:25> el<2:25>
                    n<> u<23> t<Constant_bit_select> p<24> l<2:25> el<2:25>
    n<> u<99> t<Description> p<188> c<98> s<187> l<3:1> el<15:8>
      n<> u<98> t<Module_declaration> p<99> c<97> l<3:1> el<15:8>
        n<> u<97> t<Module_ansi_header> p<98> c<32> l<3:8> el<15:8>
          n<module> u<32> t<Module_keyword> p<97> s<33> l<3:8> el<3:14>
          n<a> u<33> t<STRING_CONST> p<97> s<71> l<3:15> el<3:16>
          n<> u<71> t<Parameter_port_list> p<97> c<45> s<96> l<3:17> el<10:8>
            n<> u<45> t<Parameter_port_declaration> p<71> c<44> s<70> l<4:1> el<5:9>
              n<> u<44> t<Parameter_declaration> p<45> c<34> l<4:1> el<5:9>
                n<> u<34> t<Data_type_or_implicit> p<44> s<43> l<5:2> el<5:2>
                n<> u<43> t<List_of_param_assignments> p<44> c<42> l<5:2> el<5:9>
                  n<> u<42> t<Param_assignment> p<43> c<35> l<5:2> el<5:9>
                    n<size> u<35> t<STRING_CONST> p<42> s<41> l<5:2> el<5:6>
                    n<> u<41> t<Constant_param_expression> p<42> c<40> l<5:8> el<5:9>
                      n<> u<40> t<Constant_mintypmax_expression> p<41> c<39> l<5:8> el<5:9>
                        n<> u<39> t<Constant_expression> p<40> c<38> l<5:8> el<5:9>
                          n<> u<38> t<Constant_primary> p<39> c<37> l<5:8> el<5:9>
                            n<> u<37> t<Primary_literal> p<38> c<36> l<5:8> el<5:9>
                              n<8> u<36> t<INT_CONST> p<37> l<5:8> el<5:9>
            n<> u<70> t<Parameter_port_declaration> p<71> c<69> l<6:1> el<10:7>
              n<> u<69> t<Parameter_declaration> p<70> c<48> l<6:1> el<10:7>
                n<> u<48> t<Data_type_or_implicit> p<69> c<47> s<68> l<7:1> el<7:5>
                  n<type> u<47> t<Data_type> p<48> c<46> l<7:1> el<7:5>
                    n<type> u<46> t<STRING_CONST> p<47> l<7:1> el<7:5>
                n<> u<68> t<List_of_param_assignments> p<69> c<67> l<8:2> el<10:7>
                  n<> u<67> t<Param_assignment> p<68> c<49> l<8:2> el<10:7>
                    n<TP> u<49> t<STRING_CONST> p<67> s<66> l<8:2> el<8:4>
                    n<> u<66> t<Constant_param_expression> p<67> c<65> l<9:1> el<10:7>
                      n<> u<65> t<Constant_mintypmax_expression> p<66> c<64> l<9:1> el<10:7>
                        n<> u<64> t<Constant_expression> p<65> c<63> l<9:1> el<10:7>
                          n<> u<63> t<Constant_primary> p<64> c<50> l<9:1> el<10:7>
                            n<logic> u<50> t<STRING_CONST> p<63> s<62> l<9:1> el<9:6>
                            n<> u<62> t<Constant_select> p<63> c<51> l<10:2> el<10:7>
                              n<> u<51> t<Constant_bit_select> p<62> s<61> l<10:2> el<10:2>
                              n<> u<61> t<Constant_part_select_range> p<62> c<60> l<10:3> el<10:6>
                                n<> u<60> t<Constant_range> p<61> c<55> l<10:3> el<10:6>
                                  n<> u<55> t<Constant_expression> p<60> c<54> s<59> l<10:3> el<10:4>
                                    n<> u<54> t<Constant_primary> p<55> c<53> l<10:3> el<10:4>
                                      n<> u<53> t<Primary_literal> p<54> c<52> l<10:3> el<10:4>
                                        n<7> u<52> t<INT_CONST> p<53> l<10:3> el<10:4>
                                  n<> u<59> t<Constant_expression> p<60> c<58> l<10:5> el<10:6>
                                    n<> u<58> t<Constant_primary> p<59> c<57> l<10:5> el<10:6>
                                      n<> u<57> t<Primary_literal> p<58> c<56> l<10:5> el<10:6>
                                        n<0> u<56> t<INT_CONST> p<57> l<10:5> el<10:6>
          n<> u<96> t<List_of_port_declarations> p<97> c<87> l<11:2> el<15:7>
            n<> u<87> t<Ansi_port_declaration> p<96> c<85> s<95> l<12:1> el<13:12>
              n<> u<85> t<Net_port_header> p<87> c<72> s<86> l<12:1> el<13:10>
                n<> u<72> t<PortDir_Inp> p<85> s<84> l<12:1> el<12:6>
                n<> u<84> t<Net_port_type> p<85> c<83> l<13:2> el<13:10>
                  n<> u<83> t<Data_type_or_implicit> p<84> c<82> l<13:2> el<13:10>
                    n<> u<82> t<Packed_dimension> p<83> c<81> l<13:2> el<13:10>
                      n<> u<81> t<Constant_range> p<82> c<76> l<13:3> el<13:9>
                        n<> u<76> t<Constant_expression> p<81> c<75> s<80> l<13:3> el<13:7>
                          n<> u<75> t<Constant_primary> p<76> c<74> l<13:3> el<13:7>
                            n<> u<74> t<Primary_literal> p<75> c<73> l<13:3> el<13:7>
                              n<size> u<73> t<STRING_CONST> p<74> l<13:3> el<13:7>
                        n<> u<80> t<Constant_expression> p<81> c<79> l<13:8> el<13:9>
                          n<> u<79> t<Constant_primary> p<80> c<78> l<13:8> el<13:9>
                            n<> u<78> t<Primary_literal> p<79> c<77> l<13:8> el<13:9>
                              n<0> u<77> t<INT_CONST> p<78> l<13:8> el<13:9>
              n<a> u<86> t<STRING_CONST> p<87> l<13:11> el<13:12>
            n<> u<95> t<Ansi_port_declaration> p<96> c<93> l<14:1> el<15:6>
              n<> u<93> t<Net_port_header> p<95> c<88> s<94> l<14:1> el<15:4>
                n<> u<88> t<PortDir_Out> p<93> s<92> l<14:1> el<14:7>
                n<> u<92> t<Net_port_type> p<93> c<91> l<15:2> el<15:4>
                  n<> u<91> t<Data_type_or_implicit> p<92> c<90> l<15:2> el<15:4>
                    n<TP> u<90> t<Data_type> p<91> c<89> l<15:2> el<15:4>
                      n<TP> u<89> t<STRING_CONST> p<90> l<15:2> el<15:4>
              n<b> u<94> t<STRING_CONST> p<95> l<15:5> el<15:6>
    n<> u<187> t<Description> p<188> c<186> l<18:1> el<28:10>
      n<> u<186> t<Module_declaration> p<187> c<103> l<18:1> el<28:10>
        n<> u<103> t<Module_nonansi_header> p<186> c<100> s<125> l<18:1> el<18:15>
          n<module> u<100> t<Module_keyword> p<103> s<101> l<18:1> el<18:7>
          n<top> u<101> t<STRING_CONST> p<103> s<102> l<18:8> el<18:11>
          n<> u<102> t<List_of_ports> p<103> l<18:12> el<18:14>
        n<> u<125> t<Module_item> p<186> c<124> s<148> l<19:1> el<20:9>
          n<> u<124> t<Non_port_module_item> p<125> c<123> l<19:1> el<20:9>
            n<> u<123> t<Module_or_generate_item> p<124> c<122> l<19:1> el<20:9>
              n<> u<122> t<Module_common_item> p<123> c<121> l<19:1> el<20:9>
                n<> u<121> t<Module_or_generate_item_declaration> p<122> c<120> l<19:1> el<20:9>
                  n<> u<120> t<Package_or_generate_item_declaration> p<121> c<119> l<19:1> el<20:9>
                    n<> u<119> t<Net_declaration> p<120> c<104> l<19:1> el<20:9>
                      n<> u<104> t<NetType_Wire> p<119> s<115> l<19:1> el<19:5>
                      n<> u<115> t<Data_type_or_implicit> p<119> c<114> s<118> l<20:1> el<20:6>
                        n<> u<114> t<Packed_dimension> p<115> c<113> l<20:1> el<20:6>
                          n<> u<113> t<Constant_range> p<114> c<108> l<20:2> el<20:5>
                            n<> u<108> t<Constant_expression> p<113> c<107> s<112> l<20:2> el<20:3>
                              n<> u<107> t<Constant_primary> p<108> c<106> l<20:2> el<20:3>
                                n<> u<106> t<Primary_literal> p<107> c<105> l<20:2> el<20:3>
                                  n<8> u<105> t<INT_CONST> p<106> l<20:2> el<20:3>
                            n<> u<112> t<Constant_expression> p<113> c<111> l<20:4> el<20:5>
                              n<> u<111> t<Constant_primary> p<112> c<110> l<20:4> el<20:5>
                                n<> u<110> t<Primary_literal> p<111> c<109> l<20:4> el<20:5>
                                  n<0> u<109> t<INT_CONST> p<110> l<20:4> el<20:5>
                      n<> u<118> t<List_of_net_decl_assignments> p<119> c<117> l<20:7> el<20:8>
                        n<> u<117> t<Net_decl_assignment> p<118> c<116> l<20:7> el<20:8>
                          n<a> u<116> t<STRING_CONST> p<117> l<20:7> el<20:8>
        n<> u<148> t<Module_item> p<186> c<147> s<162> l<21:1> el<22:10>
          n<> u<147> t<Non_port_module_item> p<148> c<146> l<21:1> el<22:10>
            n<> u<146> t<Module_or_generate_item> p<147> c<145> l<21:1> el<22:10>
              n<> u<145> t<Module_common_item> p<146> c<144> l<21:1> el<22:10>
                n<> u<144> t<Module_or_generate_item_declaration> p<145> c<143> l<21:1> el<22:10>
                  n<> u<143> t<Package_or_generate_item_declaration> p<144> c<142> l<21:1> el<22:10>
                    n<> u<142> t<Data_declaration> p<143> c<141> l<21:1> el<22:10>
                      n<> u<141> t<Variable_declaration> p<142> c<137> l<21:1> el<22:10>
                        n<logic> u<137> t<Data_type> p<141> c<126> s<140> l<21:1> el<22:7>
                          n<logic> u<126> t<STRING_CONST> p<137> s<136> l<21:1> el<21:6>
                          n<> u<136> t<Packed_dimension> p<137> c<135> l<22:2> el<22:7>
                            n<> u<135> t<Constant_range> p<136> c<130> l<22:3> el<22:6>
                              n<> u<130> t<Constant_expression> p<135> c<129> s<134> l<22:3> el<22:4>
                                n<> u<129> t<Constant_primary> p<130> c<128> l<22:3> el<22:4>
                                  n<> u<128> t<Primary_literal> p<129> c<127> l<22:3> el<22:4>
                                    n<7> u<127> t<INT_CONST> p<128> l<22:3> el<22:4>
                              n<> u<134> t<Constant_expression> p<135> c<133> l<22:5> el<22:6>
                                n<> u<133> t<Constant_primary> p<134> c<132> l<22:5> el<22:6>
                                  n<> u<132> t<Primary_literal> p<133> c<131> l<22:5> el<22:6>
                                    n<0> u<131> t<INT_CONST> p<132> l<22:5> el<22:6>
                        n<> u<140> t<List_of_variable_decl_assignments> p<141> c<139> l<22:8> el<22:9>
                          n<> u<139> t<Variable_decl_assignment> p<140> c<138> l<22:8> el<22:9>
                            n<b> u<138> t<STRING_CONST> p<139> l<22:8> el<22:9>
        n<> u<162> t<Module_item> p<186> c<161> s<173> l<23:1> el<24:6>
          n<> u<161> t<Non_port_module_item> p<162> c<160> l<23:1> el<24:6>
            n<> u<160> t<Module_or_generate_item> p<161> c<159> l<23:1> el<24:6>
              n<> u<159> t<Module_common_item> p<160> c<158> l<23:1> el<24:6>
                n<> u<158> t<Module_or_generate_item_declaration> p<159> c<157> l<23:1> el<24:6>
                  n<> u<157> t<Package_or_generate_item_declaration> p<158> c<156> l<23:1> el<24:6>
                    n<> u<156> t<Net_declaration> p<157> c<149> l<23:1> el<24:6>
                      n<> u<149> t<NetType_Wire> p<156> s<150> l<23:1> el<23:5>
                      n<> u<150> t<Data_type_or_implicit> p<156> s<155> l<24:1> el<24:1>
                      n<> u<155> t<List_of_net_decl_assignments> p<156> c<152> l<24:1> el<24:5>
                        n<> u<152> t<Net_decl_assignment> p<155> c<151> s<154> l<24:1> el<24:2>
                          n<c> u<151> t<STRING_CONST> p<152> l<24:1> el<24:2>
                        n<> u<154> t<Net_decl_assignment> p<155> c<153> l<24:4> el<24:5>
                          n<d> u<153> t<STRING_CONST> p<154> l<24:4> el<24:5>
        n<> u<173> t<Module_item> p<186> c<172> s<184> l<26:1> el<26:11>
          n<> u<172> t<Non_port_module_item> p<173> c<171> l<26:1> el<26:11>
            n<> u<171> t<Module_or_generate_item> p<172> c<170> l<26:1> el<26:11>
              n<> u<170> t<Module_instantiation> p<171> c<163> l<26:1> el<26:11>
                n<m> u<163> t<STRING_CONST> p<170> s<169> l<26:1> el<26:2>
                n<> u<169> t<Hierarchical_instance> p<170> c<165> l<26:3> el<26:10>
                  n<> u<165> t<Name_of_instance> p<169> c<164> s<168> l<26:3> el<26:5>
                    n<mm> u<164> t<STRING_CONST> p<165> l<26:3> el<26:5>
                  n<> u<168> t<List_of_port_connections> p<169> c<167> l<26:7> el<26:9>
                    n<> u<167> t<Named_port_connection> p<168> c<166> l<26:7> el<26:9>
                      n<> u<166> t<DOTSTAR> p<167> l<26:7> el<26:9>
        n<> u<184> t<Module_item> p<186> c<183> s<185> l<27:1> el<27:11>
          n<> u<183> t<Non_port_module_item> p<184> c<182> l<27:1> el<27:11>
            n<> u<182> t<Module_or_generate_item> p<183> c<181> l<27:1> el<27:11>
              n<> u<181> t<Module_instantiation> p<182> c<174> l<27:1> el<27:11>
                n<a> u<174> t<STRING_CONST> p<181> s<180> l<27:1> el<27:2>
                n<> u<180> t<Hierarchical_instance> p<181> c<176> l<27:3> el<27:10>
                  n<> u<176> t<Name_of_instance> p<180> c<175> s<179> l<27:3> el<27:5>
                    n<aa> u<175> t<STRING_CONST> p<176> l<27:3> el<27:5>
                  n<> u<179> t<List_of_port_connections> p<180> c<178> l<27:7> el<27:9>
                    n<> u<178> t<Named_port_connection> p<179> c<177> l<27:7> el<27:9>
                      n<> u<177> t<DOTSTAR> p<178> l<27:7> el<27:9>
        n<> u<185> t<ENDMODULE> p<186> l<28:1> el<28:10>
AST_DEBUG_END
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:1:1: No timescale set for "dff_nested".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:9:1: No timescale set for "ff1".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:18:1: No timescale set for "ff2".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:28:1: No timescale set for "ff3".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v:2:1: No timescale set for "m".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v:3:1: No timescale set for "a".
[WRN:PA0205] ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v:18:1: No timescale set for "top".
[INF:CP0300] Compilation...
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v:3:1: Compile module "work@a".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:1:1: Compile module "work@dff_nested".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:9:1: Compile module "work@dff_nested::ff1".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:18:1: Compile module "work@dff_nested::ff2".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:28:1: Compile module "work@dff_nested::ff3".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v:2:1: Compile module "work@m".
[INF:CP0303] ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v:18:1: Compile module "work@top".
[INF:CP0302] Compile class "builtin::mailbox".
[INF:CP0302] Compile class "builtin::process".
[INF:CP0302] Compile class "builtin::semaphore".
[NTE:CP0309] ${SURELOG_DIR}/tests/UnitElabExternNested/top.v:6:2: Implicit port type (wire) for "q",
there are 1 more instances of this message.
[WRN:CP0310] ${SURELOG_DIR}/tests/UnitElabExternNested/middle.v:2:18: Port "a" definition missing its direction (input, output, inout),
there are 3 more instances of this message.
[INF:UH0706] Creating UHDM Model...
=== UHDM Object Stats Begin (Non-Elaborated Model) ===
ClassDefn                                              8
ClassTypespec                                          1
Constant                                              14
Design                                                 1
EnumConst                                              5
EnumTypespec                                           1
Function                                               9
Gate                                                   6
IODecl                                                11
IntTypespec                                            9
LogicNet                                              20
LogicTypespec                                         11
Module                                                 7
ModuleTypespec                                         5
Package                                                1
ParamAssign                                            2
Parameter                                              2
PartSelect                                             1
Port                                                  18
PrimTerm                                              24
Range                                                  4
RefModule                                              5
RefObj                                                32
RefTypespec                                           26
Task                                                   9
TypedefTypespec                                        1
UnsupportedTypespec                                    1
=== UHDM Object Stats End ===
[INF:UH0708] Writing UHDM DB: ${SURELOG_DIR}/build/regression/UnitElabExternNested/slpp_unit/surelog.uhdm ...
[  FATAL] : 0
[ SYNTAX] : 0
[  ERROR] : 0
[WARNING] : 8
[   NOTE] : 1
