RV32I 是 RISC‑V 架构中最基础、最常用的 32 位整数指令集（Base Integer ISA）。它以“精简、开放、可扩展”为设计目标，在保证实现成本低、指令语义清晰的同时，为更高层的扩展（如 M 乘除法、A 原子、F/D 浮点、C 压缩、特权级等）提供了统一的基础。RV32I 采用固定 32 位指令长度，配合少量通用的指令格式与编码规则，使得译码逻辑简单、硬件实现友好，也便于教学与实验验证。

在寄存器体系上，RV32I 提供 32 个 32 位通用寄存器 x0–x31，其中 x0 恒为 0（写入被忽略），这使得清零、比较与立即数生成等操作更加自然。其余寄存器在 ABI 中有约定用途（如返回地址、栈指针、参数寄存器、临时寄存器等），既能满足编译器生成高效代码的需求，也能让手写汇编保持可读性与可移植性。PC（程序计数器）按字节寻址并顺序递增，分支/跳转类指令通过相对偏移或寄存器间接方式改变控制流，形成了清晰的控制转移模型。

RV32I 的指令类型覆盖了算术逻辑运算（ADD/SUB/AND/OR/XOR、移位、比较）、立即数运算、加载/存储（按字节/半字/字进行符号或零扩展）、分支与跳转（BEQ/BNE/BLT/BGE 及无条件跳转 JAL/JALR）、以及系统相关指令（ECALL/EBREAK/FENCE 等）。常用的立即数字段采用符号扩展并按格式分布在指令位域中，配合统一的寄存器—寄存器与寄存器—立即数两种主要运算风格，既减少了复杂寻址模式，又保持了指令集的表达能力。加载/存储指令遵循基址寄存器 + 立即数偏移的简单寻址方式，利于流水线与缓存子系统的实现。

从实现角度看，RV32I 十分适合以“单周期/多周期”或“经典五级流水线（取指、译码、执行、访存、回写）”的方式实现。其规则的编码与少量的关键路径（如 ALU、分支比较、访存对齐与符号扩展、写回选择）让你可以在实验中清晰地观察控制信号生成、冒险处理（数据前递、停顿、冲刷流水线）、以及异常/中断入口等机制如何协同工作。配合内存映射与简单外设模型，还可以进一步扩展到更贴近真实 SoC 的执行环境。

本实验以 RV32I 为核心，围绕指令译码、寄存器堆读写、ALU 运算、分支跳转与访存路径搭建一个可运行的 32 位处理器执行框架，并通过典型程序片段验证算术、控制流与内存访问的正确性与一致性。你可以把它视为一个“从 ISA 到微结构”的完整闭环：从指令语义出发，落到具体的数据通路与控制逻辑，再通过可视化与可重复的测试来确认实现行为与 RV32I 规范相吻合。

