Fitter report for bisiesto
Sun Mar 24 23:05:51 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Mar 24 23:05:51 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; bisiesto                                        ;
; Top-level Entity Name              ; bisiesto                                        ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6E22C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 891 / 6,272 ( 14 % )                            ;
;     Total combinational functions  ; 889 / 6,272 ( 14 % )                            ;
;     Dedicated logic registers      ; 56 / 6,272 ( < 1 % )                            ;
; Total registers                    ; 56                                              ;
; Total pins                         ; 14 / 92 ( 15 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; bisiesto_led ; Missing drive strength and slew rate ;
; selector[0]  ; Missing drive strength and slew rate ;
; selector[1]  ; Missing drive strength and slew rate ;
; selector[2]  ; Missing drive strength and slew rate ;
; selector[3]  ; Missing drive strength and slew rate ;
; segmentos[0] ; Missing drive strength and slew rate ;
; segmentos[1] ; Missing drive strength and slew rate ;
; segmentos[2] ; Missing drive strength and slew rate ;
; segmentos[3] ; Missing drive strength and slew rate ;
; segmentos[4] ; Missing drive strength and slew rate ;
; segmentos[5] ; Missing drive strength and slew rate ;
; segmentos[6] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 988 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 988 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 978     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ingta/OneDrive/Documents/MeQ/bisiesto/output_files/bisiesto.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 891 / 6,272 ( 14 % ) ;
;     -- Combinational with no register       ; 835                  ;
;     -- Register only                        ; 2                    ;
;     -- Combinational with a register        ; 54                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 252                  ;
;     -- 3 input functions                    ; 213                  ;
;     -- <=2 input functions                  ; 424                  ;
;     -- Register only                        ; 2                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 613                  ;
;     -- arithmetic mode                      ; 276                  ;
;                                             ;                      ;
; Total registers*                            ; 56 / 6,684 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 56 / 6,272 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 65 / 392 ( 17 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 14 / 92 ( 15 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 4 / 10 ( 40 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%         ;
; Maximum fan-out                             ; 42                   ;
; Highest non-global fan-out                  ; 40                   ;
; Total fan-out                               ; 2579                 ;
; Average fan-out                             ; 2.61                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 891 / 6272 ( 14 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 835                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;     -- Combinational with a register        ; 54                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 252                 ; 0                              ;
;     -- 3 input functions                    ; 213                 ; 0                              ;
;     -- <=2 input functions                  ; 424                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 613                 ; 0                              ;
;     -- arithmetic mode                      ; 276                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 56                  ; 0                              ;
;     -- Dedicated logic registers            ; 56 / 6272 ( < 1 % ) ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 65 / 392 ( 17 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 14                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2574                ; 5                              ;
;     -- Registered Connections               ; 291                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 12                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_principal ; 23    ; 1        ; 0            ; 11           ; 7            ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset_btn     ; 88    ; 5        ; 34           ; 12           ; 21           ; 12                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; bisiesto_led ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segmentos[0] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segmentos[1] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segmentos[2] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segmentos[3] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segmentos[4] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segmentos[5] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segmentos[6] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; selector[0]  ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; selector[1]  ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; selector[2]  ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; selector[3]  ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; bisiesto_led            ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; segmentos[4]            ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; selector[3]             ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; selector[0]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 8        ; 7 / 12 ( 58 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk_principal                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; bisiesto_led                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; reset_btn                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; segmentos[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; segmentos[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; segmentos[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; segmentos[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; segmentos[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; segmentos[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; segmentos[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; selector[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; selector[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; selector[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; selector[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; |bisiesto                              ; 891 (123)   ; 56 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 835 (109)    ; 2 (0)             ; 54 (14)          ; |bisiesto                                                                                                 ; work         ;
;    |contador:Cont_Map|                 ; 78 (78)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 2 (2)             ; 40 (40)          ; |bisiesto|contador:Cont_Map                                                                               ; work         ;
;    |lpm_divide:Div0|                   ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_bkm:auto_generated|  ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div0|lpm_divide_bkm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_3nh:divider| ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider                       ; work         ;
;             |alt_u_div_q9f:divider|    ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider ; work         ;
;    |lpm_divide:Div1|                   ; 174 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_s0p:auto_generated|  ; 174 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div1|lpm_divide_s0p:auto_generated                                                   ; work         ;
;          |abs_divider_nbg:divider|     ; 174 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (8)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider                           ; work         ;
;             |alt_u_div_c7f:divider|    ; 153 (153)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider     ; work         ;
;             |lpm_abs_i0a:my_abs_num|   ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num    ; work         ;
;    |lpm_divide:Div2|                   ; 198 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_q0p:auto_generated|  ; 198 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div2|lpm_divide_q0p:auto_generated                                                   ; work         ;
;          |abs_divider_lbg:divider|     ; 198 (7)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (7)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider                           ; work         ;
;             |alt_u_div_87f:divider|    ; 177 (177)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (177)    ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider     ; work         ;
;             |lpm_abs_j0a:my_abs_num|   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num    ; work         ;
;    |lpm_divide:Mod0|                   ; 147 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod0                                                                                 ; work         ;
;       |lpm_divide_gcm:auto_generated|  ; 147 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod0|lpm_divide_gcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_5nh:divider| ; 147 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider                       ; work         ;
;             |alt_u_div_u9f:divider|    ; 147 (147)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_gcm:auto_generated|  ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod1|lpm_divide_gcm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_5nh:divider| ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider                       ; work         ;
;             |alt_u_div_u9f:divider|    ; 100 (100)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider ; work         ;
;    |lpm_mult:Mult0|                    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_mult:Mult0                                                                                  ; work         ;
;       |multcore:mult_core|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_mult:Mult0|multcore:mult_core                                                               ; work         ;
;    |lpm_mult:Mult1|                    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_mult:Mult1                                                                                  ; work         ;
;       |multcore:mult_core|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |bisiesto|lpm_mult:Mult1|multcore:mult_core                                                               ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; bisiesto_led  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segmentos[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segmentos[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segmentos[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segmentos[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segmentos[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segmentos[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segmentos[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset_btn     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_principal ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; reset_btn           ;                   ;         ;
; clk_principal       ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+--------------------------------+---------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+---------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_principal                  ; PIN_23        ; 42      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; contador:Cont_Map|salida       ; FF_X1_Y10_N13 ; 12      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; contador:Cont_Map|salida_veloz ; FF_X1_Y11_N29 ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; reset_btn                      ; PIN_88        ; 12      ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------+---------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+--------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                           ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_principal                  ; PIN_23        ; 42      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; contador:Cont_Map|salida       ; FF_X1_Y10_N13 ; 12      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; contador:Cont_Map|salida_veloz ; FF_X1_Y11_N29 ; 2       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; reset_btn                      ; PIN_88        ; 12      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Add3~24                                                                                                                      ; 40      ;
; Add2~18                                                                                                                      ; 35      ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[10]~12  ; 29      ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[10]~16  ; 29      ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[9]~14   ; 26      ;
; cont_display[0]                                                                                                              ; 25      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[9]~14      ; 25      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[9]~14      ; 25      ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_10_result_int[11]~16 ; 24      ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_9_result_int[10]~14  ; 24      ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[11]~14 ; 24      ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[11]~18 ; 24      ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[9]~10   ; 23      ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[8]~12   ; 23      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[9]~14       ; 22      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[9]~14       ; 22      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[8]~12       ; 20      ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_6_result_int[7]~10   ; 19      ;
; cont_display[1]                                                                                                              ; 18      ;
; anyos[1]                                                                                                                     ; 17      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[6]~10      ; 17      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[9]~14      ; 16      ;
; anyos[0]                                                                                                                     ; 15      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[6]~10      ; 15      ;
; anyos[3]                                                                                                                     ; 14      ;
; anyos[4]                                                                                                                     ; 14      ;
; anyos[5]                                                                                                                     ; 14      ;
; anyos[6]                                                                                                                     ; 14      ;
; contador:Cont_Map|Equal0~7                                                                                                   ; 13      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[6]~10      ; 13      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[6]~10       ; 13      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[6]~10       ; 13      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[6]~10       ; 13      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[6]~10       ; 13      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[6]~10       ; 13      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[5]~8        ; 13      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[1]~2                                          ; 12      ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[0]~0                                          ; 12      ;
; anyos[2]                                                                                                                     ; 12      ;
; anyos[7]                                                                                                                     ; 12      ;
; anyos[8]                                                                                                                     ; 12      ;
; anyos[9]                                                                                                                     ; 12      ;
; anyos[10]                                                                                                                    ; 12      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[6]~10      ; 12      ;
; anyos[11]                                                                                                                    ; 11      ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_3_result_int[4]~6        ; 11      ;
; Equal0~2                                                                                                                     ; 9       ;
; Equal0~1                                                                                                                     ; 9       ;
; Equal0~0                                                                                                                     ; 9       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[0]~0                                          ; 9       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[2]~1                                          ; 9       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_11_result_int[11]~16 ; 9       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[1]~1                                          ; 8       ;
; contador:Cont_Map|Equal1~5                                                                                                   ; 6       ;
; Add5~1                                                                                                                       ; 6       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[3]~3                                          ; 6       ;
; Add3~2                                                                                                                       ; 6       ;
; Add2~8                                                                                                                       ; 6       ;
; Add2~4                                                                                                                       ; 6       ;
; Add2~0                                                                                                                       ; 6       ;
; Add5~2                                                                                                                       ; 5       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[10]~4                      ; 5       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[8]~3                       ; 5       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[6]~2                       ; 5       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[4]~1                       ; 5       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[2]~0                       ; 5       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[6]~2                       ; 5       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[4]~1                       ; 5       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[2]~0                       ; 5       ;
; Add3~18                                                                                                                      ; 5       ;
; Add3~14                                                                                                                      ; 5       ;
; Add3~10                                                                                                                      ; 5       ;
; Add3~6                                                                                                                       ; 5       ;
; Add2~16                                                                                                                      ; 5       ;
; Add2~12                                                                                                                      ; 5       ;
; contador:Cont_Map|cont[0]                                                                                                    ; 4       ;
; contador:Cont_Map|cont[1]                                                                                                    ; 4       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[4]~12                      ; 4       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[6]~11                      ; 4       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[8]~10                      ; 4       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[10]~9                      ; 4       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[12]~5                      ; 4       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[4]~11                      ; 4       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[6]~10                      ; 4       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[10]~4                      ; 4       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[8]~3                       ; 4       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][9]~0                                                                             ; 4       ;
; Mux6~10                                                                                                                      ; 4       ;
; Add3~22                                                                                                                      ; 4       ;
; Add3~0                                                                                                                       ; 4       ;
; contador:Cont_Map|cont_veloz[2]                                                                                              ; 3       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[2]~2                                          ; 3       ;
; Mux10~6                                                                                                                      ; 3       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[2]~13                      ; 3       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[12]~8                      ; 3       ;
; Mux10~2                                                                                                                      ; 3       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[2]~12                      ; 3       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[8]~9                       ; 3       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[10]~7                      ; 3       ;
; Mux3~0                                                                                                                       ; 3       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~4                                                 ; 3       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_14_result_int[6]~10      ; 3       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[9]~14      ; 3       ;
; Add2~14                                                                                                                      ; 3       ;
; Add2~10                                                                                                                      ; 3       ;
; Add2~6                                                                                                                       ; 3       ;
; Add2~2                                                                                                                       ; 3       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[74]~201                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[62]~200                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[50]~199                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[38]~198                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[26]~197                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[101]~180                ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[83]~179                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[75]~178                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[77]~177                 ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[122]~141            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[123]~140            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[124]~139            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[125]~138            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[113]~137            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[114]~136            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[115]~135            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[116]~134            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[117]~133            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[122]~201            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[110]~200            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[98]~199             ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[99]~198             ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[87]~197             ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[88]~196             ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[89]~195             ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[90]~194             ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[91]~193             ; 2       ;
; Mux6~19                                                                                                                      ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[75]~193                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[68]~191                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[69]~190                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[63]~188                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[56]~186                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[57]~185                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[51]~183                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[44]~181                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[45]~180                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[39]~178                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[32]~176                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[33]~175                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[27]~173                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[20]~171                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[21]~170                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[102]~170                ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[103]~169                ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[104]~168                ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[105]~167                ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[92]~165                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[93]~164                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[94]~163                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[95]~162                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[96]~161                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[84]~159                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[85]~158                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[86]~157                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[87]~156                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[76]~154                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[78]~153                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[66]~151                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[68]~150                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[69]~149                 ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[130]~132            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[129]~131            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[126]~130            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[127]~129            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[128]~128            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[130]~192            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[129]~191            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[128]~190            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[123]~189            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[124]~188            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[125]~187            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[126]~186            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[127]~185            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[111]~184            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[112]~183            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[113]~182            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[114]~181            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[115]~180            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[116]~179            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[117]~178            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[100]~177            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[101]~176            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[102]~175            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[103]~174            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[104]~173            ; 2       ;
; contador:Cont_Map|Equal1~4                                                                                                   ; 2       ;
; contador:Cont_Map|cont_veloz[5]                                                                                              ; 2       ;
; contador:Cont_Map|cont_veloz[6]                                                                                              ; 2       ;
; contador:Cont_Map|cont_veloz[3]                                                                                              ; 2       ;
; contador:Cont_Map|cont_veloz[4]                                                                                              ; 2       ;
; contador:Cont_Map|Equal1~3                                                                                                   ; 2       ;
; contador:Cont_Map|cont_veloz[8]                                                                                              ; 2       ;
; contador:Cont_Map|cont_veloz[7]                                                                                              ; 2       ;
; contador:Cont_Map|cont_veloz[9]                                                                                              ; 2       ;
; contador:Cont_Map|cont_veloz[10]                                                                                             ; 2       ;
; contador:Cont_Map|Equal1~2                                                                                                   ; 2       ;
; contador:Cont_Map|cont_veloz[11]                                                                                             ; 2       ;
; contador:Cont_Map|cont_veloz[12]                                                                                             ; 2       ;
; contador:Cont_Map|cont_veloz[13]                                                                                             ; 2       ;
; contador:Cont_Map|cont_veloz[14]                                                                                             ; 2       ;
; contador:Cont_Map|cont_veloz[15]                                                                                             ; 2       ;
; contador:Cont_Map|cont_veloz[16]                                                                                             ; 2       ;
; contador:Cont_Map|cont[6]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[3]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[4]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[5]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[2]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[7]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[8]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[9]                                                                                                    ; 2       ;
; contador:Cont_Map|cont[10]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[11]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[12]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[13]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[14]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[15]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[17]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[16]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[18]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[19]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[20]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[21]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[22]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[23]                                                                                                   ; 2       ;
; contador:Cont_Map|cont[24]                                                                                                   ; 2       ;
; Mux6~14                                                                                                                      ; 2       ;
; Mux6~13                                                                                                                      ; 2       ;
; Mux6~12                                                                                                                      ; 2       ;
; Mux6~11                                                                                                                      ; 2       ;
; Add4~0                                                                                                                       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[73]~159                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[61]~145                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[49]~131                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[37]~117                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[25]~103                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[100]~135                ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[82]~115                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[74]~103                 ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|_~1                                                                                        ; 2       ;
; Mux2~0                                                                                                                       ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[121]~122            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[130]~116            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[129]~115            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[123]~114            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[124]~109            ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[125]~108            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[120]~172            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[128]~168            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[121]~167            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[122]~163            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[126]~159            ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[127]~158            ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~0                                                 ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[3]~4       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0       ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[3]~4        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[3]~4        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~2        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~0        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[3]~4        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~2        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~0        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[3]~4        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~2        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~0        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[3]~4        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[2]~2        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[1]~0        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[3]~4        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[2]~2        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[1]~0        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_3_result_int[3]~4        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_3_result_int[2]~2        ; 2       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_3_result_int[1]~0        ; 2       ;
; Add3~20                                                                                                                      ; 2       ;
; Add3~16                                                                                                                      ; 2       ;
; Add3~12                                                                                                                      ; 2       ;
; Add3~8                                                                                                                       ; 2       ;
; Add3~4                                                                                                                       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|op_1~6                                                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|op_1~4                                                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|op_1~0                                                 ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[1]~16      ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[6]~8       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[5]~6       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[4]~4       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[3]~2       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[2]~0       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[1]~16      ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[6]~8       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[5]~6       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[4]~4       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[3]~2       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[2]~0       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[1]~16       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[6]~8        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[5]~6        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[4]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[3]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[2]~0        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[1]~16       ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[6]~8        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[5]~6        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[4]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[3]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[2]~0        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[6]~8        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[5]~6        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[4]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[3]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[2]~0        ; 2       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_9_result_int[8]~10   ; 2       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_9_result_int[7]~8    ; 2       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_9_result_int[6]~6    ; 2       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_9_result_int[5]~4    ; 2       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_9_result_int[4]~2    ; 2       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|add_sub_9_result_int[3]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[0]~22  ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[1]~20  ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[2]~18  ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_11_result_int[12]~16 ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[2]~16   ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[8]~8   ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[7]~6   ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[6]~4   ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[3]~14   ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[9]~10   ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[8]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[7]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[6]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[5]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[4]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[8]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[7]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[6]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[5]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[4]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_11_result_int[12]~22 ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[10]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[9]~14  ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[5]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[4]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[3]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[9]~14   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[8]~12   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[7]~10   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[6]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[5]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[4]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[3]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[2]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[8]~12   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[7]~10   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[7]~10   ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_6_result_int[6]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; cont_display[0]~1                                                                                                            ; 1       ;
; anyos[1]~9                                                                                                                   ; 1       ;
; Mux4~6                                                                                                                       ; 1       ;
; Mux4~5                                                                                                                       ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[114]~81             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[115]~80             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[116]~79             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[117]~78             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[118]~77             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[119]~76             ; 1       ;
; Mux4~4                                                                                                                       ; 1       ;
; Mux5~6                                                                                                                       ; 1       ;
; Mux6~20                                                                                                                      ; 1       ;
; Mux6~18                                                                                                                      ; 1       ;
; Mux6~17                                                                                                                      ; 1       ;
; Mux6~16                                                                                                                      ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[80]~196                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[81]~195                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[82]~194                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[76]~192                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[70]~189                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[64]~187                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[58]~184                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[52]~182                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[46]~179                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[40]~177                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[34]~174                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[28]~172                 ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][5]~9                                                                             ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[110]~176                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[111]~175                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[112]~174                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[113]~173                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[114]~172                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[115]~171                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[106]~166                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[97]~160                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[88]~155                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[79]~152                 ; 1       ;
; Mux10~10                                                                                                                     ; 1       ;
; contador:Cont_Map|cont_veloz~5                                                                                               ; 1       ;
; contador:Cont_Map|cont_veloz~4                                                                                               ; 1       ;
; contador:Cont_Map|cont_veloz~3                                                                                               ; 1       ;
; contador:Cont_Map|cont_veloz~2                                                                                               ; 1       ;
; contador:Cont_Map|cont_veloz~1                                                                                               ; 1       ;
; contador:Cont_Map|cont_veloz~0                                                                                               ; 1       ;
; contador:Cont_Map|cont~11                                                                                                    ; 1       ;
; contador:Cont_Map|cont~10                                                                                                    ; 1       ;
; contador:Cont_Map|cont~9                                                                                                     ; 1       ;
; contador:Cont_Map|cont~8                                                                                                     ; 1       ;
; contador:Cont_Map|cont~7                                                                                                     ; 1       ;
; contador:Cont_Map|cont~6                                                                                                     ; 1       ;
; contador:Cont_Map|cont~5                                                                                                     ; 1       ;
; contador:Cont_Map|cont~4                                                                                                     ; 1       ;
; contador:Cont_Map|cont~3                                                                                                     ; 1       ;
; contador:Cont_Map|cont~2                                                                                                     ; 1       ;
; contador:Cont_Map|cont~1                                                                                                     ; 1       ;
; contador:Cont_Map|cont~0                                                                                                     ; 1       ;
; contador:Cont_Map|salida_veloz~1                                                                                             ; 1       ;
; contador:Cont_Map|salida_veloz~0                                                                                             ; 1       ;
; contador:Cont_Map|Equal1~1                                                                                                   ; 1       ;
; contador:Cont_Map|Equal1~0                                                                                                   ; 1       ;
; contador:Cont_Map|salida~0                                                                                                   ; 1       ;
; contador:Cont_Map|Equal0~6                                                                                                   ; 1       ;
; contador:Cont_Map|Equal0~5                                                                                                   ; 1       ;
; contador:Cont_Map|Equal0~4                                                                                                   ; 1       ;
; contador:Cont_Map|Equal0~3                                                                                                   ; 1       ;
; contador:Cont_Map|Equal0~2                                                                                                   ; 1       ;
; contador:Cont_Map|Equal0~1                                                                                                   ; 1       ;
; contador:Cont_Map|Equal0~0                                                                                                   ; 1       ;
; cont_display[1]~0                                                                                                            ; 1       ;
; contador:Cont_Map|salida_veloz                                                                                               ; 1       ;
; anyos~8                                                                                                                      ; 1       ;
; anyos~7                                                                                                                      ; 1       ;
; anyos~6                                                                                                                      ; 1       ;
; anyos~5                                                                                                                      ; 1       ;
; anyos~4                                                                                                                      ; 1       ;
; anyos~3                                                                                                                      ; 1       ;
; anyos~2                                                                                                                      ; 1       ;
; anyos~1                                                                                                                      ; 1       ;
; anyos~0                                                                                                                      ; 1       ;
; contador:Cont_Map|salida                                                                                                     ; 1       ;
; Mux4~3                                                                                                                       ; 1       ;
; Mux4~2                                                                                                                       ; 1       ;
; Mux5~5                                                                                                                       ; 1       ;
; Mux5~4                                                                                                                       ; 1       ;
; Mux5~3                                                                                                                       ; 1       ;
; Mux5~2                                                                                                                       ; 1       ;
; Mux6~15                                                                                                                      ; 1       ;
; Mux7~1                                                                                                                       ; 1       ;
; Mux7~0                                                                                                                       ; 1       ;
; Mux8~1                                                                                                                       ; 1       ;
; Mux33~0                                                                                                                      ; 1       ;
; Mux8~0                                                                                                                       ; 1       ;
; Mux19~0                                                                                                                      ; 1       ;
; Mux26~0                                                                                                                      ; 1       ;
; Mux9~3                                                                                                                       ; 1       ;
; Mux9~2                                                                                                                       ; 1       ;
; Mux9~1                                                                                                                       ; 1       ;
; Mux9~0                                                                                                                       ; 1       ;
; Mux10~9                                                                                                                      ; 1       ;
; Mux10~8                                                                                                                      ; 1       ;
; Mux10~7                                                                                                                      ; 1       ;
; Mux10~5                                                                                                                      ; 1       ;
; Mux10~4                                                                                                                      ; 1       ;
; Add5~0                                                                                                                       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[78]~169                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[78]~168                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[79]~167                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[79]~166                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[80]~165                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[81]~164                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[82]~163                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[72]~162                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[72]~161                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[73]~160                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[74]~158                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[75]~157                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[76]~156                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[66]~155                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[66]~154                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[67]~153                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[67]~152                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[68]~151                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[69]~150                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[70]~149                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[60]~148                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[60]~147                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[61]~146                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[62]~144                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[63]~143                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[64]~142                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[54]~141                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[54]~140                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[55]~139                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[55]~138                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[56]~137                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[57]~136                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[58]~135                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[48]~134                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[48]~133                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[49]~132                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[50]~130                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[51]~129                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[52]~128                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[42]~127                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[42]~126                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[43]~125                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[43]~124                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[44]~123                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[45]~122                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[46]~121                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[36]~120                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[36]~119                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[37]~118                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[38]~116                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[39]~115                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[40]~114                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[30]~113                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[30]~112                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[31]~111                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[31]~110                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[32]~109                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[33]~108                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[34]~107                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[24]~106                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[24]~105                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[25]~104                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[26]~102                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[27]~101                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[28]~100                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[18]~99                  ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[18]~98                  ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[19]~97                  ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[19]~96                  ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[20]~95                  ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[21]~94                  ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[13]~7                      ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[13]~6                      ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][6]~8                                                                             ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][7]~7                                                                             ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][8]~6                                                                             ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][9]~5                                                                             ; 1       ;
; lpm_mult:Mult1|multcore:mult_core|romout[0][10]~4                                                                            ; 1       ;
; Mux10~3                                                                                                                      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[109]~148                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[99]~147                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[99]~146                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[109]~145                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[110]~144                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[111]~143                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[112]~142                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[113]~141                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[114]~140                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[115]~139                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[100]~138                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[90]~137                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[90]~136                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[101]~134                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[102]~133                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[103]~132                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[104]~131                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[105]~130                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[106]~129                ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[91]~128                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[81]~127                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[81]~126                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[91]~125                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[92]~124                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[93]~123                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[94]~122                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[95]~121                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[96]~120                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[97]~119                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[82]~118                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[72]~117                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[72]~116                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[83]~114                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[84]~113                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[85]~112                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[86]~111                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[87]~110                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[88]~109                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[73]~108                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[63]~107                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[63]~106                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[73]~105                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[74]~104                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[75]~102                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[76]~101                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[77]~100                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[78]~99                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[79]~98                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[64]~97                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[64]~96                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[65]~95                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[65]~94                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[66]~93                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[67]~92                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[67]~91                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[68]~90                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[69]~89                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[70]~88                  ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[9]~8                       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[11]~6                      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[11]~5                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][6]~1                                                                             ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|_~0                                                                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[112]~75             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[100]~74             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[100]~73             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[112]~72             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[113]~71             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[113]~70             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[114]~69             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[115]~68             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[116]~67             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[117]~66             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[118]~65             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[119]~64             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[101]~63             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[101]~62             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[102]~61             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[102]~60             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[103]~59             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[103]~58             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[104]~57             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[104]~56             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[105]~55             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[105]~54             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[106]~53             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[106]~52             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[107]~51             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[107]~50             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[108]~49             ; 1       ;
; lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider|StageOut[108]~48             ; 1       ;
; Mux1~0                                                                                                                       ; 1       ;
; MuestraAnyo~24                                                                                                               ; 1       ;
; MuestraAnyo~23                                                                                                               ; 1       ;
; MuestraAnyo~22                                                                                                               ; 1       ;
; MuestraAnyo~21                                                                                                               ; 1       ;
; MuestraAnyo~20                                                                                                               ; 1       ;
; MuestraAnyo~19                                                                                                               ; 1       ;
; MuestraAnyo~18                                                                                                               ; 1       ;
; MuestraAnyo~17                                                                                                               ; 1       ;
; MuestraAnyo~16                                                                                                               ; 1       ;
; MuestraAnyo~15                                                                                                               ; 1       ;
; MuestraAnyo~14                                                                                                               ; 1       ;
; MuestraAnyo~13                                                                                                               ; 1       ;
; MuestraAnyo~12                                                                                                               ; 1       ;
; MuestraAnyo~11                                                                                                               ; 1       ;
; MuestraAnyo~10                                                                                                               ; 1       ;
; MuestraAnyo~9                                                                                                                ; 1       ;
; MuestraAnyo~8                                                                                                                ; 1       ;
; MuestraAnyo~7                                                                                                                ; 1       ;
; MuestraAnyo~6                                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[120]~127            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[120]~126            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[121]~125            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[108]~124            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[108]~123            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[122]~121            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[109]~120            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[96]~119             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[96]~118             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[109]~117            ; 1       ;
; MuestraAnyo~5                                                                                                                ; 1       ;
; MuestraAnyo~4                                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[110]~113            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[97]~112             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[97]~111             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[110]~110            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[126]~107            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[127]~106            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[128]~105            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[111]~104            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[98]~103             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[98]~102             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[111]~101            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[112]~100            ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[112]~99             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[113]~98             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[114]~97             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[115]~96             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[116]~95             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[117]~94             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[99]~93              ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[99]~92              ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[100]~91             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[100]~90             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[101]~89             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[101]~88             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[102]~87             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[102]~86             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[103]~85             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[103]~84             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[104]~83             ; 1       ;
; lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[104]~82             ; 1       ;
; MuestraAnyo~3                                                                                                                ; 1       ;
; MuestraAnyo~2                                                                                                                ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[120]~171            ; 1       ;
; MuestraAnyo~1                                                                                                                ; 1       ;
; MuestraAnyo~0                                                                                                                ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[130]~170            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[129]~169            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[108]~166            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[108]~165            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[121]~164            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[123]~162            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[124]~161            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[125]~160            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[109]~157            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[96]~156             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[96]~155             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[109]~154            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[110]~153            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[111]~152            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[112]~151            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[113]~150            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[114]~149            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[115]~148            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[116]~147            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[117]~146            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[97]~145             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[84]~144             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[84]~143             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[97]~142             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[98]~141             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[99]~140             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[100]~139            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[101]~138            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[102]~137            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[103]~136            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[104]~135            ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[85]~134             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[72]~133             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[72]~132             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[85]~131             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[86]~130             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[86]~129             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[87]~128             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[88]~127             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[89]~126             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[90]~125             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[91]~124             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[73]~123             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[73]~122             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[74]~121             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[74]~120             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[75]~119             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[75]~118             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[76]~117             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[76]~116             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[77]~115             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[77]~114             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[78]~113             ; 1       ;
; lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[78]~112             ; 1       ;
; contador:Cont_Map|Add1~30                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~29                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~28                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~27                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~26                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~25                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~24                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~23                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~22                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~21                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~20                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~19                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~18                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~17                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~16                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~15                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~14                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~13                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~12                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~11                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~10                                                                                                    ; 1       ;
; contador:Cont_Map|Add1~9                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~8                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~7                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~6                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~5                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~4                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~3                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~2                                                                                                     ; 1       ;
; contador:Cont_Map|Add1~1                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~48                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~47                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~46                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~45                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~44                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~43                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~42                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~41                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~40                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~39                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~38                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~37                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~36                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~35                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~34                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~33                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~32                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~31                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~30                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~29                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~28                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~27                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~26                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~25                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~24                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~23                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~22                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~21                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~20                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~19                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~18                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~17                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~16                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~15                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~14                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~13                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~12                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~11                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~10                                                                                                    ; 1       ;
; contador:Cont_Map|Add0~9                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~8                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~7                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~6                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~5                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~4                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~3                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~2                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~1                                                                                                     ; 1       ;
; contador:Cont_Map|Add0~0                                                                                                     ; 1       ;
; Add1~22                                                                                                                      ; 1       ;
; Add1~21                                                                                                                      ; 1       ;
; Add1~20                                                                                                                      ; 1       ;
; Add1~19                                                                                                                      ; 1       ;
; Add1~18                                                                                                                      ; 1       ;
; Add1~17                                                                                                                      ; 1       ;
; Add1~16                                                                                                                      ; 1       ;
; Add1~15                                                                                                                      ; 1       ;
; Add1~14                                                                                                                      ; 1       ;
; Add1~13                                                                                                                      ; 1       ;
; Add1~12                                                                                                                      ; 1       ;
; Add1~11                                                                                                                      ; 1       ;
; Add1~10                                                                                                                      ; 1       ;
; Add1~9                                                                                                                       ; 1       ;
; Add1~8                                                                                                                       ; 1       ;
; Add1~7                                                                                                                       ; 1       ;
; Add1~6                                                                                                                       ; 1       ;
; Add1~5                                                                                                                       ; 1       ;
; Add1~4                                                                                                                       ; 1       ;
; Add1~3                                                                                                                       ; 1       ;
; Add1~2                                                                                                                       ; 1       ;
; Add1~1                                                                                                                       ; 1       ;
; Add1~0                                                                                                                       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~6                                                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~5                                                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~3                                                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~2                                                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~1                                                 ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~9       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_14_result_int[4]~7       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_14_result_int[3]~5       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_14_result_int[2]~3       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_14_result_int[1]~1       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~9       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[4]~7       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[4]~6       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[3]~5       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[3]~4       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~3       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~1       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~9       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[4]~7       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[4]~6       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[3]~5       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~3       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~1       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~9       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[4]~7       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[4]~6       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[3]~5       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~3       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~1       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~9       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[4]~7       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[4]~6       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[3]~5       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~3       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~1       ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~9        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[4]~7        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[4]~6        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[3]~5        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~3        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~1        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[5]~9        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[4]~7        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[4]~6        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[3]~5        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~3        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~1        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[5]~9        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[4]~7        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[4]~6        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[3]~5        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~3        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~1        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[5]~9        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[4]~7        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[4]~6        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[3]~5        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~3        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~1        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[5]~9        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[4]~7        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[4]~6        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[3]~5        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[2]~3        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_5_result_int[1]~1        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[4]~7        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[4]~6        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[3]~5        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[2]~3        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_4_result_int[1]~1        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_3_result_int[3]~5        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_3_result_int[2]~3        ; 1       ;
; lpm_divide:Div2|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_3_result_int[1]~1        ; 1       ;
; Add3~23                                                                                                                      ; 1       ;
; Add3~21                                                                                                                      ; 1       ;
; Add3~19                                                                                                                      ; 1       ;
; Add3~17                                                                                                                      ; 1       ;
; Add3~15                                                                                                                      ; 1       ;
; Add3~13                                                                                                                      ; 1       ;
; Add3~11                                                                                                                      ; 1       ;
; Add3~9                                                                                                                       ; 1       ;
; Add3~7                                                                                                                       ; 1       ;
; Add3~5                                                                                                                       ; 1       ;
; Add3~3                                                                                                                       ; 1       ;
; Add3~1                                                                                                                       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|op_1~5                                                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|op_1~3                                                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|op_1~2                                                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|op_1~1                                                 ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[8]~13      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[7]~11      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[6]~9       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[5]~7       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[4]~5       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[3]~3       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[2]~1       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[1]~16      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[8]~13      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[7]~11      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[7]~10      ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[6]~9       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[6]~8       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[5]~7       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[5]~6       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[4]~5       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[4]~4       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[3]~3       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[3]~2       ; 1       ;
; lpm_divide:Div1|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[2]~1       ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 848 / 32,401 ( 3 % )   ;
; C16 interconnects           ; 1 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 322 / 21,816 ( 1 % )   ;
; Direct links                ; 282 / 32,401 ( < 1 % ) ;
; Global clocks               ; 4 / 10 ( 40 % )        ;
; Local interconnects         ; 399 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 3 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 277 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.71) ; Number of LABs  (Total = 65) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 10                           ;
; 16                                          ; 38                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.17) ; Number of LABs  (Total = 65) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 2                            ;
; 1 Clock                            ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.02) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 6                            ;
; 15                                           ; 19                           ;
; 16                                           ; 17                           ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.65) ; Number of LABs  (Total = 65) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 4                            ;
; 6                                               ; 4                            ;
; 7                                               ; 7                            ;
; 8                                               ; 4                            ;
; 9                                               ; 11                           ;
; 10                                              ; 3                            ;
; 11                                              ; 4                            ;
; 12                                              ; 4                            ;
; 13                                              ; 6                            ;
; 14                                              ; 4                            ;
; 15                                              ; 3                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.14) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 4                            ;
; 8                                            ; 4                            ;
; 9                                            ; 4                            ;
; 10                                           ; 4                            ;
; 11                                           ; 4                            ;
; 12                                           ; 9                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 5                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 14        ; 0            ; 14        ; 0            ; 0            ; 14        ; 14        ; 0            ; 14        ; 14        ; 0            ; 12           ; 0            ; 0            ; 2            ; 0            ; 12           ; 2            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 14           ; 0         ; 14           ; 14           ; 0         ; 0         ; 14           ; 0         ; 0         ; 14           ; 2            ; 14           ; 14           ; 12           ; 14           ; 2            ; 12           ; 14           ; 14           ; 14           ; 2            ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; bisiesto_led       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segmentos[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segmentos[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segmentos[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segmentos[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segmentos[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segmentos[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segmentos[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_btn          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_principal      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_principal   ; clk_principal        ; 4.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+----------------------------------+--------------------------------+-------------------+
; Source Register                  ; Destination Register           ; Delay Added in ns ;
+----------------------------------+--------------------------------+-------------------+
; contador:Cont_Map|salida         ; contador:Cont_Map|salida       ; 2.144             ;
; contador:Cont_Map|salida_veloz   ; contador:Cont_Map|salida_veloz ; 2.136             ;
; contador:Cont_Map|cont_veloz[16] ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[15] ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[14] ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[13] ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[12] ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[11] ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[10] ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[9]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[7]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[8]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[6]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[5]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[4]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[3]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont_veloz[2]  ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont[1]        ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont[0]        ; contador:Cont_Map|salida_veloz ; 1.067             ;
; contador:Cont_Map|cont[24]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[23]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[22]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[21]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[20]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[19]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[18]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[16]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[17]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[15]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[14]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[13]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[12]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[11]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[10]       ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[9]        ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[8]        ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[7]        ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[5]        ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[4]        ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[3]        ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[2]        ; contador:Cont_Map|salida       ; 0.744             ;
; contador:Cont_Map|cont[6]        ; contador:Cont_Map|salida       ; 0.744             ;
+----------------------------------+--------------------------------+-------------------+
Note: This table only shows the top 42 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6E22C8 for design "bisiesto"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bisiesto.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_principal~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node contador:Cont_Map|salida 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node contador:Cont_Map|salida~0
Info (176353): Automatically promoted node contador:Cont_Map|salida_veloz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node contador:Cont_Map|salida_veloz~1
Info (176353): Automatically promoted node reset_btn~input (placed in PIN 88 (CLK7, DIFFCLK_3n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/ingta/OneDrive/Documents/MeQ/bisiesto/output_files/bisiesto.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4915 megabytes
    Info: Processing ended: Sun Mar 24 23:05:51 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ingta/OneDrive/Documents/MeQ/bisiesto/output_files/bisiesto.fit.smsg.


