
mgalo001_lab10_part3.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  00000764  000007f8  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000764  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000f  00800104  00800104  000007fc  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000007fc  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000082c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  0000086c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000bc4  00000000  00000000  000008ec  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008de  00000000  00000000  000014b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000589  00000000  00000000  00001d8e  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000118  00000000  00000000  00002318  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005c9  00000000  00000000  00002430  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001a0  00000000  00000000  000029f9  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000070  00000000  00000000  00002b99  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	60 c0       	rjmp	.+192    	; 0xc6 <__bad_interrupt>
   6:	00 00       	nop
   8:	5e c0       	rjmp	.+188    	; 0xc6 <__bad_interrupt>
   a:	00 00       	nop
   c:	5c c0       	rjmp	.+184    	; 0xc6 <__bad_interrupt>
   e:	00 00       	nop
  10:	5a c0       	rjmp	.+180    	; 0xc6 <__bad_interrupt>
  12:	00 00       	nop
  14:	58 c0       	rjmp	.+176    	; 0xc6 <__bad_interrupt>
  16:	00 00       	nop
  18:	56 c0       	rjmp	.+172    	; 0xc6 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	54 c0       	rjmp	.+168    	; 0xc6 <__bad_interrupt>
  1e:	00 00       	nop
  20:	52 c0       	rjmp	.+164    	; 0xc6 <__bad_interrupt>
  22:	00 00       	nop
  24:	50 c0       	rjmp	.+160    	; 0xc6 <__bad_interrupt>
  26:	00 00       	nop
  28:	4e c0       	rjmp	.+156    	; 0xc6 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	4c c0       	rjmp	.+152    	; 0xc6 <__bad_interrupt>
  2e:	00 00       	nop
  30:	4a c0       	rjmp	.+148    	; 0xc6 <__bad_interrupt>
  32:	00 00       	nop
  34:	6d c0       	rjmp	.+218    	; 0x110 <__vector_13>
  36:	00 00       	nop
  38:	46 c0       	rjmp	.+140    	; 0xc6 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	44 c0       	rjmp	.+136    	; 0xc6 <__bad_interrupt>
  3e:	00 00       	nop
  40:	42 c0       	rjmp	.+132    	; 0xc6 <__bad_interrupt>
  42:	00 00       	nop
  44:	40 c0       	rjmp	.+128    	; 0xc6 <__bad_interrupt>
  46:	00 00       	nop
  48:	3e c0       	rjmp	.+124    	; 0xc6 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	3c c0       	rjmp	.+120    	; 0xc6 <__bad_interrupt>
  4e:	00 00       	nop
  50:	3a c0       	rjmp	.+116    	; 0xc6 <__bad_interrupt>
  52:	00 00       	nop
  54:	38 c0       	rjmp	.+112    	; 0xc6 <__bad_interrupt>
  56:	00 00       	nop
  58:	36 c0       	rjmp	.+108    	; 0xc6 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	34 c0       	rjmp	.+104    	; 0xc6 <__bad_interrupt>
  5e:	00 00       	nop
  60:	32 c0       	rjmp	.+100    	; 0xc6 <__bad_interrupt>
  62:	00 00       	nop
  64:	30 c0       	rjmp	.+96     	; 0xc6 <__bad_interrupt>
  66:	00 00       	nop
  68:	2e c0       	rjmp	.+92     	; 0xc6 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	2c c0       	rjmp	.+88     	; 0xc6 <__bad_interrupt>
  6e:	00 00       	nop
  70:	2a c0       	rjmp	.+84     	; 0xc6 <__bad_interrupt>
  72:	00 00       	nop
  74:	28 c0       	rjmp	.+80     	; 0xc6 <__bad_interrupt>
  76:	00 00       	nop
  78:	26 c0       	rjmp	.+76     	; 0xc6 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	24 c0       	rjmp	.+72     	; 0xc6 <__bad_interrupt>
  7e:	00 00       	nop
  80:	22 c0       	rjmp	.+68     	; 0xc6 <__bad_interrupt>
  82:	00 00       	nop
  84:	20 c0       	rjmp	.+64     	; 0xc6 <__bad_interrupt>
  86:	00 00       	nop
  88:	1e c0       	rjmp	.+60     	; 0xc6 <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e4       	ldi	r29, 0x40	; 64
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
  98:	11 e0       	ldi	r17, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	e4 e6       	ldi	r30, 0x64	; 100
  a0:	f7 e0       	ldi	r31, 0x07	; 7
  a2:	00 e0       	ldi	r16, 0x00	; 0
  a4:	0b bf       	out	0x3b, r16	; 59
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
  a8:	07 90       	elpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	a4 30       	cpi	r26, 0x04	; 4
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>

000000b2 <__do_clear_bss>:
  b2:	21 e0       	ldi	r18, 0x01	; 1
  b4:	a4 e0       	ldi	r26, 0x04	; 4
  b6:	b1 e0       	ldi	r27, 0x01	; 1
  b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
  ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
  bc:	a3 31       	cpi	r26, 0x13	; 19
  be:	b2 07       	cpc	r27, r18
  c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
  c2:	82 d1       	rcall	.+772    	; 0x3c8 <main>
  c4:	4d c3       	rjmp	.+1690   	; 0x760 <_exit>

000000c6 <__bad_interrupt>:
  c6:	9c cf       	rjmp	.-200    	; 0x0 <__vectors>

000000c8 <TimerOn>:
	set_PWM(0);
}

void PWM_off() {
	TCCR3A = 0x00;
	TCCR3B = 0x00;
  c8:	8b e0       	ldi	r24, 0x0B	; 11
  ca:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>
  ce:	8d e7       	ldi	r24, 0x7D	; 125
  d0:	90 e0       	ldi	r25, 0x00	; 0
  d2:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7e0089>
  d6:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7e0088>
  da:	82 e0       	ldi	r24, 0x02	; 2
  dc:	80 93 6f 00 	sts	0x006F, r24	; 0x80006f <__TEXT_REGION_LENGTH__+0x7e006f>
  e0:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7e0085>
  e4:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7e0084>
  e8:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
  ec:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__data_start+0x1>
  f0:	a0 91 02 01 	lds	r26, 0x0102	; 0x800102 <__data_start+0x2>
  f4:	b0 91 03 01 	lds	r27, 0x0103	; 0x800103 <__data_start+0x3>
  f8:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <_avr_timer_cntcurr>
  fc:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <_avr_timer_cntcurr+0x1>
 100:	a0 93 0c 01 	sts	0x010C, r26	; 0x80010c <_avr_timer_cntcurr+0x2>
 104:	b0 93 0d 01 	sts	0x010D, r27	; 0x80010d <_avr_timer_cntcurr+0x3>
 108:	8f b7       	in	r24, 0x3f	; 63
 10a:	80 68       	ori	r24, 0x80	; 128
 10c:	8f bf       	out	0x3f, r24	; 63
 10e:	08 95       	ret

00000110 <__vector_13>:
 110:	1f 92       	push	r1
 112:	0f 92       	push	r0
 114:	0f b6       	in	r0, 0x3f	; 63
 116:	0f 92       	push	r0
 118:	11 24       	eor	r1, r1
 11a:	8f 93       	push	r24
 11c:	9f 93       	push	r25
 11e:	af 93       	push	r26
 120:	bf 93       	push	r27
 122:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <_avr_timer_cntcurr>
 126:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <_avr_timer_cntcurr+0x1>
 12a:	a0 91 0c 01 	lds	r26, 0x010C	; 0x80010c <_avr_timer_cntcurr+0x2>
 12e:	b0 91 0d 01 	lds	r27, 0x010D	; 0x80010d <_avr_timer_cntcurr+0x3>
 132:	01 97       	sbiw	r24, 0x01	; 1
 134:	a1 09       	sbc	r26, r1
 136:	b1 09       	sbc	r27, r1
 138:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <_avr_timer_cntcurr>
 13c:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <_avr_timer_cntcurr+0x1>
 140:	a0 93 0c 01 	sts	0x010C, r26	; 0x80010c <_avr_timer_cntcurr+0x2>
 144:	b0 93 0d 01 	sts	0x010D, r27	; 0x80010d <_avr_timer_cntcurr+0x3>
 148:	89 2b       	or	r24, r25
 14a:	8a 2b       	or	r24, r26
 14c:	8b 2b       	or	r24, r27
 14e:	99 f4       	brne	.+38     	; 0x176 <__vector_13+0x66>
 150:	81 e0       	ldi	r24, 0x01	; 1
 152:	80 93 0e 01 	sts	0x010E, r24	; 0x80010e <TimerFlag>
 156:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
 15a:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__data_start+0x1>
 15e:	a0 91 02 01 	lds	r26, 0x0102	; 0x800102 <__data_start+0x2>
 162:	b0 91 03 01 	lds	r27, 0x0103	; 0x800103 <__data_start+0x3>
 166:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <_avr_timer_cntcurr>
 16a:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <_avr_timer_cntcurr+0x1>
 16e:	a0 93 0c 01 	sts	0x010C, r26	; 0x80010c <_avr_timer_cntcurr+0x2>
 172:	b0 93 0d 01 	sts	0x010D, r27	; 0x80010d <_avr_timer_cntcurr+0x3>
 176:	bf 91       	pop	r27
 178:	af 91       	pop	r26
 17a:	9f 91       	pop	r25
 17c:	8f 91       	pop	r24
 17e:	0f 90       	pop	r0
 180:	0f be       	out	0x3f, r0	; 63
 182:	0f 90       	pop	r0
 184:	1f 90       	pop	r1
 186:	18 95       	reti

00000188 <TimerSet>:
 188:	60 93 00 01 	sts	0x0100, r22	; 0x800100 <__data_start>
 18c:	70 93 01 01 	sts	0x0101, r23	; 0x800101 <__data_start+0x1>
 190:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_start+0x2>
 194:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <__data_start+0x3>
 198:	60 93 0a 01 	sts	0x010A, r22	; 0x80010a <_avr_timer_cntcurr>
 19c:	70 93 0b 01 	sts	0x010B, r23	; 0x80010b <_avr_timer_cntcurr+0x1>
 1a0:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <_avr_timer_cntcurr+0x2>
 1a4:	90 93 0d 01 	sts	0x010D, r25	; 0x80010d <_avr_timer_cntcurr+0x3>
 1a8:	08 95       	ret

000001aa <set_PWM>:
 1aa:	cf 92       	push	r12
 1ac:	df 92       	push	r13
 1ae:	ef 92       	push	r14
 1b0:	ff 92       	push	r15
 1b2:	6b 01       	movw	r12, r22
 1b4:	7c 01       	movw	r14, r24
 1b6:	9b 01       	movw	r18, r22
 1b8:	ac 01       	movw	r20, r24
 1ba:	60 91 04 01 	lds	r22, 0x0104	; 0x800104 <__data_end>
 1be:	70 91 05 01 	lds	r23, 0x0105	; 0x800105 <__data_end+0x1>
 1c2:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <__data_end+0x2>
 1c6:	90 91 07 01 	lds	r25, 0x0107	; 0x800107 <__data_end+0x3>
 1ca:	51 d1       	rcall	.+674    	; 0x46e <__cmpsf2>
 1cc:	88 23       	and	r24, r24
 1ce:	09 f4       	brne	.+2      	; 0x1d2 <set_PWM+0x28>
 1d0:	52 c0       	rjmp	.+164    	; 0x276 <set_PWM+0xcc>
 1d2:	20 e0       	ldi	r18, 0x00	; 0
 1d4:	30 e0       	ldi	r19, 0x00	; 0
 1d6:	a9 01       	movw	r20, r18
 1d8:	c7 01       	movw	r24, r14
 1da:	b6 01       	movw	r22, r12
 1dc:	48 d1       	rcall	.+656    	; 0x46e <__cmpsf2>
 1de:	81 11       	cpse	r24, r1
 1e0:	06 c0       	rjmp	.+12     	; 0x1ee <set_PWM+0x44>
 1e2:	e1 e9       	ldi	r30, 0x91	; 145
 1e4:	f0 e0       	ldi	r31, 0x00	; 0
 1e6:	80 81       	ld	r24, Z
 1e8:	88 70       	andi	r24, 0x08	; 8
 1ea:	80 83       	st	Z, r24
 1ec:	05 c0       	rjmp	.+10     	; 0x1f8 <set_PWM+0x4e>
 1ee:	e1 e9       	ldi	r30, 0x91	; 145
 1f0:	f0 e0       	ldi	r31, 0x00	; 0
 1f2:	80 81       	ld	r24, Z
 1f4:	83 60       	ori	r24, 0x03	; 3
 1f6:	80 83       	st	Z, r24
 1f8:	28 e5       	ldi	r18, 0x58	; 88
 1fa:	39 e3       	ldi	r19, 0x39	; 57
 1fc:	44 e7       	ldi	r20, 0x74	; 116
 1fe:	5f e3       	ldi	r21, 0x3F	; 63
 200:	c7 01       	movw	r24, r14
 202:	b6 01       	movw	r22, r12
 204:	34 d1       	rcall	.+616    	; 0x46e <__cmpsf2>
 206:	88 23       	and	r24, r24
 208:	3c f4       	brge	.+14     	; 0x218 <set_PWM+0x6e>
 20a:	8f ef       	ldi	r24, 0xFF	; 255
 20c:	9f ef       	ldi	r25, 0xFF	; 255
 20e:	90 93 99 00 	sts	0x0099, r25	; 0x800099 <__TEXT_REGION_LENGTH__+0x7e0099>
 212:	80 93 98 00 	sts	0x0098, r24	; 0x800098 <__TEXT_REGION_LENGTH__+0x7e0098>
 216:	23 c0       	rjmp	.+70     	; 0x25e <set_PWM+0xb4>
 218:	20 e0       	ldi	r18, 0x00	; 0
 21a:	34 e2       	ldi	r19, 0x24	; 36
 21c:	44 ef       	ldi	r20, 0xF4	; 244
 21e:	56 e4       	ldi	r21, 0x46	; 70
 220:	c7 01       	movw	r24, r14
 222:	b6 01       	movw	r22, r12
 224:	36 d2       	rcall	.+1132   	; 0x692 <__gesf2>
 226:	18 16       	cp	r1, r24
 228:	2c f4       	brge	.+10     	; 0x234 <set_PWM+0x8a>
 22a:	10 92 99 00 	sts	0x0099, r1	; 0x800099 <__TEXT_REGION_LENGTH__+0x7e0099>
 22e:	10 92 98 00 	sts	0x0098, r1	; 0x800098 <__TEXT_REGION_LENGTH__+0x7e0098>
 232:	15 c0       	rjmp	.+42     	; 0x25e <set_PWM+0xb4>
 234:	20 e0       	ldi	r18, 0x00	; 0
 236:	30 e0       	ldi	r19, 0x00	; 0
 238:	40 e0       	ldi	r20, 0x00	; 0
 23a:	53 e4       	ldi	r21, 0x43	; 67
 23c:	c7 01       	movw	r24, r14
 23e:	b6 01       	movw	r22, r12
 240:	2c d2       	rcall	.+1112   	; 0x69a <__mulsf3>
 242:	9b 01       	movw	r18, r22
 244:	ac 01       	movw	r20, r24
 246:	60 e0       	ldi	r22, 0x00	; 0
 248:	74 e2       	ldi	r23, 0x24	; 36
 24a:	84 ef       	ldi	r24, 0xF4	; 244
 24c:	9a e4       	ldi	r25, 0x4A	; 74
 24e:	13 d1       	rcall	.+550    	; 0x476 <__divsf3>
 250:	7a d1       	rcall	.+756    	; 0x546 <__fixsfsi>
 252:	61 50       	subi	r22, 0x01	; 1
 254:	71 09       	sbc	r23, r1
 256:	70 93 99 00 	sts	0x0099, r23	; 0x800099 <__TEXT_REGION_LENGTH__+0x7e0099>
 25a:	60 93 98 00 	sts	0x0098, r22	; 0x800098 <__TEXT_REGION_LENGTH__+0x7e0098>
 25e:	10 92 95 00 	sts	0x0095, r1	; 0x800095 <__TEXT_REGION_LENGTH__+0x7e0095>
 262:	10 92 94 00 	sts	0x0094, r1	; 0x800094 <__TEXT_REGION_LENGTH__+0x7e0094>
 266:	c0 92 04 01 	sts	0x0104, r12	; 0x800104 <__data_end>
 26a:	d0 92 05 01 	sts	0x0105, r13	; 0x800105 <__data_end+0x1>
 26e:	e0 92 06 01 	sts	0x0106, r14	; 0x800106 <__data_end+0x2>
 272:	f0 92 07 01 	sts	0x0107, r15	; 0x800107 <__data_end+0x3>
 276:	ff 90       	pop	r15
 278:	ef 90       	pop	r14
 27a:	df 90       	pop	r13
 27c:	cf 90       	pop	r12
 27e:	08 95       	ret

00000280 <PWM_on>:
 280:	80 e4       	ldi	r24, 0x40	; 64
 282:	80 93 90 00 	sts	0x0090, r24	; 0x800090 <__TEXT_REGION_LENGTH__+0x7e0090>
 286:	8b e0       	ldi	r24, 0x0B	; 11
 288:	80 93 91 00 	sts	0x0091, r24	; 0x800091 <__TEXT_REGION_LENGTH__+0x7e0091>
 28c:	60 e0       	ldi	r22, 0x00	; 0
 28e:	70 e0       	ldi	r23, 0x00	; 0
 290:	cb 01       	movw	r24, r22
 292:	8b cf       	rjmp	.-234    	; 0x1aa <set_PWM>
 294:	08 95       	ret

00000296 <TickFct_BlinkLed>:

unsigned char threeLed = 0x00;
unsigned char blinkingLed = 0x00;

void TickFct_BlinkLed() {
	switch(BL_State){
 296:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <BL_State>
 29a:	81 30       	cpi	r24, 0x01	; 1
 29c:	41 f0       	breq	.+16     	; 0x2ae <TickFct_BlinkLed+0x18>
 29e:	18 f0       	brcs	.+6      	; 0x2a6 <TickFct_BlinkLed+0x10>
 2a0:	82 30       	cpi	r24, 0x02	; 2
 2a2:	49 f0       	breq	.+18     	; 0x2b6 <TickFct_BlinkLed+0x20>
 2a4:	0c c0       	rjmp	.+24     	; 0x2be <TickFct_BlinkLed+0x28>
		case BL_SMStart:
		BL_State = BL_LedOff;
 2a6:	81 e0       	ldi	r24, 0x01	; 1
 2a8:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <BL_State>
		break;
 2ac:	11 c0       	rjmp	.+34     	; 0x2d0 <TickFct_BlinkLed+0x3a>
		
		case BL_LedOff:
		BL_State = BL_LedOn;
 2ae:	82 e0       	ldi	r24, 0x02	; 2
 2b0:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <BL_State>
 2b4:	10 c0       	rjmp	.+32     	; 0x2d6 <TickFct_BlinkLed+0x40>
		break;
		
		case BL_LedOn:
		BL_State = BL_LedOff;
 2b6:	81 e0       	ldi	r24, 0x01	; 1
 2b8:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <BL_State>
		break;
 2bc:	09 c0       	rjmp	.+18     	; 0x2d0 <TickFct_BlinkLed+0x3a>
		
		default:
		break;
	}
	
	switch(BL_State){
 2be:	81 30       	cpi	r24, 0x01	; 1
 2c0:	39 f0       	breq	.+14     	; 0x2d0 <TickFct_BlinkLed+0x3a>
 2c2:	18 f0       	brcs	.+6      	; 0x2ca <TickFct_BlinkLed+0x34>
 2c4:	82 30       	cpi	r24, 0x02	; 2
 2c6:	51 f4       	brne	.+20     	; 0x2dc <TickFct_BlinkLed+0x46>
 2c8:	06 c0       	rjmp	.+12     	; 0x2d6 <TickFct_BlinkLed+0x40>
		case BL_SMStart:
		blinkingLed = 0x00;
 2ca:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <blinkingLed>
		break;
 2ce:	08 95       	ret
		
		case BL_LedOff:
		blinkingLed = 0x00;
 2d0:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <blinkingLed>
		break;
 2d4:	08 95       	ret
		
		case BL_LedOn:
		blinkingLed = 0x01;
 2d6:	81 e0       	ldi	r24, 0x01	; 1
 2d8:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <blinkingLed>
 2dc:	08 95       	ret

000002de <TickFct_ThreeLeds>:
		break;
	}
}

void TickFct_ThreeLeds() {
	switch(TL_State){
 2de:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <TL_State>
 2e2:	81 30       	cpi	r24, 0x01	; 1
 2e4:	51 f0       	breq	.+20     	; 0x2fa <TickFct_ThreeLeds+0x1c>
 2e6:	28 f0       	brcs	.+10     	; 0x2f2 <TickFct_ThreeLeds+0x14>
 2e8:	82 30       	cpi	r24, 0x02	; 2
 2ea:	59 f0       	breq	.+22     	; 0x302 <TickFct_ThreeLeds+0x24>
 2ec:	83 30       	cpi	r24, 0x03	; 3
 2ee:	69 f0       	breq	.+26     	; 0x30a <TickFct_ThreeLeds+0x2c>
 2f0:	10 c0       	rjmp	.+32     	; 0x312 <TickFct_ThreeLeds+0x34>
		case TL_SMStart:
		TL_State = TL_T0;
 2f2:	81 e0       	ldi	r24, 0x01	; 1
 2f4:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <TL_State>
		break;
 2f8:	17 c0       	rjmp	.+46     	; 0x328 <TickFct_ThreeLeds+0x4a>
		
		case TL_T0:
		TL_State = TL_T1;
 2fa:	82 e0       	ldi	r24, 0x02	; 2
 2fc:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <TL_State>
 300:	17 c0       	rjmp	.+46     	; 0x330 <TickFct_ThreeLeds+0x52>
		break;
		
		case TL_T1:
		TL_State = TL_T2;
 302:	83 e0       	ldi	r24, 0x03	; 3
 304:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <TL_State>
 308:	17 c0       	rjmp	.+46     	; 0x338 <TickFct_ThreeLeds+0x5a>
		break;
		
		case TL_T2:
		TL_State = TL_T0;
 30a:	81 e0       	ldi	r24, 0x01	; 1
 30c:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <TL_State>
		break;
 310:	0b c0       	rjmp	.+22     	; 0x328 <TickFct_ThreeLeds+0x4a>
		
		default:
		break;
	}
	switch(TL_State){
 312:	81 30       	cpi	r24, 0x01	; 1
 314:	49 f0       	breq	.+18     	; 0x328 <TickFct_ThreeLeds+0x4a>
 316:	28 f0       	brcs	.+10     	; 0x322 <TickFct_ThreeLeds+0x44>
 318:	82 30       	cpi	r24, 0x02	; 2
 31a:	51 f0       	breq	.+20     	; 0x330 <TickFct_ThreeLeds+0x52>
 31c:	83 30       	cpi	r24, 0x03	; 3
 31e:	79 f4       	brne	.+30     	; 0x33e <TickFct_ThreeLeds+0x60>
 320:	0b c0       	rjmp	.+22     	; 0x338 <TickFct_ThreeLeds+0x5a>
		case TL_SMStart:
		threeLed = 0x00;
 322:	10 92 09 01 	sts	0x0109, r1	; 0x800109 <threeLed>
		break;
 326:	08 95       	ret
		
		case TL_T0:
		threeLed = 0x01;
 328:	81 e0       	ldi	r24, 0x01	; 1
 32a:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <threeLed>
		break;
 32e:	08 95       	ret
		
		case TL_T1:
		threeLed = 0x02;
 330:	82 e0       	ldi	r24, 0x02	; 2
 332:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <threeLed>
		break;
 336:	08 95       	ret
		
		case TL_T2:
		threeLed = 0x04;
 338:	84 e0       	ldi	r24, 0x04	; 4
 33a:	80 93 09 01 	sts	0x0109, r24	; 0x800109 <threeLed>
 33e:	08 95       	ret

00000340 <TickFct_CombineLeds>:
		break;
	}
}

void TickFct_CombineLeds() {
	switch(CL_State){
 340:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <CL_State>
 344:	88 23       	and	r24, r24
 346:	19 f0       	breq	.+6      	; 0x34e <TickFct_CombineLeds+0xe>
 348:	81 30       	cpi	r24, 0x01	; 1
 34a:	61 f0       	breq	.+24     	; 0x364 <TickFct_CombineLeds+0x24>
 34c:	04 c0       	rjmp	.+8      	; 0x356 <TickFct_CombineLeds+0x16>
		case CL_SMStart:
		CL_State = Combine;
 34e:	81 e0       	ldi	r24, 0x01	; 1
 350:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <CL_State>
		break;
 354:	07 c0       	rjmp	.+14     	; 0x364 <TickFct_CombineLeds+0x24>
		
		default:
		break;
	}
	
	switch(CL_State){
 356:	88 23       	and	r24, r24
 358:	19 f0       	breq	.+6      	; 0x360 <TickFct_CombineLeds+0x20>
 35a:	81 30       	cpi	r24, 0x01	; 1
 35c:	61 f4       	brne	.+24     	; 0x376 <TickFct_CombineLeds+0x36>
 35e:	02 c0       	rjmp	.+4      	; 0x364 <TickFct_CombineLeds+0x24>
		case CL_SMStart:
		PORTB = 0x00;
 360:	15 b8       	out	0x05, r1	; 5
		break;
 362:	08 95       	ret
		
		case Combine:
		PORTB = (blinkingLed << 3) | threeLed;
 364:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <blinkingLed>
 368:	88 0f       	add	r24, r24
 36a:	88 0f       	add	r24, r24
 36c:	88 0f       	add	r24, r24
 36e:	90 91 09 01 	lds	r25, 0x0109	; 0x800109 <threeLed>
 372:	89 2b       	or	r24, r25
 374:	85 b9       	out	0x05, r24	; 5
 376:	08 95       	ret

00000378 <TickFct_Speaker>:
		break;
	}
}

void TickFct_Speaker() {
	switch(S_State) {
 378:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <S_State>
 37c:	81 30       	cpi	r24, 0x01	; 1
 37e:	41 f0       	breq	.+16     	; 0x390 <TickFct_Speaker+0x18>
 380:	18 f0       	brcs	.+6      	; 0x388 <TickFct_Speaker+0x10>
 382:	82 30       	cpi	r24, 0x02	; 2
 384:	59 f0       	breq	.+22     	; 0x39c <TickFct_Speaker+0x24>
 386:	10 c0       	rjmp	.+32     	; 0x3a8 <TickFct_Speaker+0x30>
		case S_SMStart:
		S_State = S_Off;
 388:	81 e0       	ldi	r24, 0x01	; 1
 38a:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <S_State>
		break;
 38e:	11 c0       	rjmp	.+34     	; 0x3b2 <TickFct_Speaker+0x3a>
		
		case S_Off:
		if(switch_A2){
 390:	02 99       	sbic	0x00, 2	; 0
 392:	0f c0       	rjmp	.+30     	; 0x3b2 <TickFct_Speaker+0x3a>
		S_State = S_On;
 394:	82 e0       	ldi	r24, 0x02	; 2
 396:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <S_State>
 39a:	10 c0       	rjmp	.+32     	; 0x3bc <TickFct_Speaker+0x44>
		S_State = S_Off;
		}
		break;
		
		case S_On:
		if(!switch_A2){
 39c:	02 9b       	sbis	0x00, 2	; 0
 39e:	0e c0       	rjmp	.+28     	; 0x3bc <TickFct_Speaker+0x44>
		S_State = S_Off;
 3a0:	81 e0       	ldi	r24, 0x01	; 1
 3a2:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <S_State>
 3a6:	05 c0       	rjmp	.+10     	; 0x3b2 <TickFct_Speaker+0x3a>
		break;
		
		default:
		break;
	}
	switch(S_State) {
 3a8:	81 30       	cpi	r24, 0x01	; 1
 3aa:	19 f0       	breq	.+6      	; 0x3b2 <TickFct_Speaker+0x3a>
 3ac:	82 30       	cpi	r24, 0x02	; 2
 3ae:	31 f0       	breq	.+12     	; 0x3bc <TickFct_Speaker+0x44>
 3b0:	08 95       	ret
		case S_SMStart:
		break;
		
		case S_Off:
		set_PWM(0);
 3b2:	60 e0       	ldi	r22, 0x00	; 0
 3b4:	70 e0       	ldi	r23, 0x00	; 0
 3b6:	cb 01       	movw	r24, r22
 3b8:	f8 ce       	rjmp	.-528    	; 0x1aa <set_PWM>
		break;
 3ba:	08 95       	ret
		
		case S_On:
		set_PWM(523.25);
 3bc:	60 e0       	ldi	r22, 0x00	; 0
 3be:	70 ed       	ldi	r23, 0xD0	; 208
 3c0:	82 e0       	ldi	r24, 0x02	; 2
 3c2:	94 e4       	ldi	r25, 0x44	; 68
 3c4:	f2 ce       	rjmp	.-540    	; 0x1aa <set_PWM>
 3c6:	08 95       	ret

000003c8 <main>:
	}
}

int main(void)
{
	DDRA = 0x00; PORTA = 0xFF; // Configure port A's 8 pins as inputs, initialize to 0s
 3c8:	11 b8       	out	0x01, r1	; 1
 3ca:	8f ef       	ldi	r24, 0xFF	; 255
 3cc:	82 b9       	out	0x02, r24	; 2
	DDRB = 0xFF; PORTB = 0x00; // Configure port B's 8 pins as outputs, initialize to 0s
 3ce:	84 b9       	out	0x04, r24	; 4
 3d0:	15 b8       	out	0x05, r1	; 5
	unsigned long BL_elapsedTime = 1000;
	unsigned long TL_elapsedTime = 300;
	unsigned long S_elapsedTime = 2;
	const unsigned long timerPeriod = 1;
	
	TimerSet(timerPeriod);
 3d2:	61 e0       	ldi	r22, 0x01	; 1
 3d4:	70 e0       	ldi	r23, 0x00	; 0
 3d6:	80 e0       	ldi	r24, 0x00	; 0
 3d8:	90 e0       	ldi	r25, 0x00	; 0
 3da:	d6 de       	rcall	.-596    	; 0x188 <TimerSet>
	TimerOn();
 3dc:	75 de       	rcall	.-790    	; 0xc8 <TimerOn>
	PWM_on();
 3de:	50 df       	rcall	.-352    	; 0x280 <PWM_on>
 3e0:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <BL_State>
	BL_State = BL_SMStart;
 3e4:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <TL_State>
	TL_State = TL_SMStart;
 3e8:	10 92 0f 01 	sts	0x010F, r1	; 0x80010f <CL_State>
	CL_State = CL_SMStart;
 3ec:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <S_State>
	S_State = S_SMStart;
 3f0:	0f 2e       	mov	r0, r31
{
	DDRA = 0x00; PORTA = 0xFF; // Configure port A's 8 pins as inputs, initialize to 0s
	DDRB = 0xFF; PORTB = 0x00; // Configure port B's 8 pins as outputs, initialize to 0s
	
	unsigned long BL_elapsedTime = 1000;
	unsigned long TL_elapsedTime = 300;
 3f2:	fc e2       	ldi	r31, 0x2C	; 44
 3f4:	cf 2e       	mov	r12, r31
 3f6:	dd 24       	eor	r13, r13
 3f8:	d3 94       	inc	r13
 3fa:	e1 2c       	mov	r14, r1
 3fc:	f1 2c       	mov	r15, r1
 3fe:	f0 2d       	mov	r31, r0
 400:	0f 2e       	mov	r0, r31
int main(void)
{
	DDRA = 0x00; PORTA = 0xFF; // Configure port A's 8 pins as inputs, initialize to 0s
	DDRB = 0xFF; PORTB = 0x00; // Configure port B's 8 pins as outputs, initialize to 0s
	
	unsigned long BL_elapsedTime = 1000;
 402:	f8 ee       	ldi	r31, 0xE8	; 232
 404:	8f 2e       	mov	r8, r31
 406:	f3 e0       	ldi	r31, 0x03	; 3
 408:	9f 2e       	mov	r9, r31
 40a:	a1 2c       	mov	r10, r1
 40c:	b1 2c       	mov	r11, r1
 40e:	f0 2d       	mov	r31, r0
 410:	82 e0       	ldi	r24, 0x02	; 2
	CL_State = CL_SMStart;
	S_State = S_SMStart;
	
	// Start Execution Here
	while (1) {
		if (TL_elapsedTime >= 2) { // 2 ms period
 412:	c8 16       	cp	r12, r24
 414:	d1 04       	cpc	r13, r1
 416:	e1 04       	cpc	r14, r1
 418:	f1 04       	cpc	r15, r1
 41a:	08 f0       	brcs	.+2      	; 0x41e <__LOCK_REGION_LENGTH__+0x1e>
			TickFct_Speaker(); // Execute one tick of the Speaker synchSM
 41c:	ad df       	rcall	.-166    	; 0x378 <TickFct_Speaker>
 41e:	8c e2       	ldi	r24, 0x2C	; 44
			S_elapsedTime = 0;
		}
		if (TL_elapsedTime >= 300) { // 300 ms period
 420:	c8 16       	cp	r12, r24
 422:	81 e0       	ldi	r24, 0x01	; 1
 424:	d8 06       	cpc	r13, r24
 426:	e1 04       	cpc	r14, r1
 428:	f1 04       	cpc	r15, r1
 42a:	20 f0       	brcs	.+8      	; 0x434 <__LOCK_REGION_LENGTH__+0x34>
			TickFct_ThreeLeds(); // Execute one tick of the ThreeLeds synchSM
 42c:	58 df       	rcall	.-336    	; 0x2de <TickFct_ThreeLeds>
 42e:	c1 2c       	mov	r12, r1
			TL_elapsedTime = 0;
 430:	d1 2c       	mov	r13, r1
 432:	76 01       	movw	r14, r12
 434:	88 ee       	ldi	r24, 0xE8	; 232
		}				
		if (BL_elapsedTime >= 1000) { // 1000 ms period
 436:	88 16       	cp	r8, r24
 438:	83 e0       	ldi	r24, 0x03	; 3
 43a:	98 06       	cpc	r9, r24
 43c:	a1 04       	cpc	r10, r1
 43e:	b1 04       	cpc	r11, r1
 440:	20 f0       	brcs	.+8      	; 0x44a <__LOCK_REGION_LENGTH__+0x4a>
			TickFct_BlinkLed(); // Execute one tick of the BlinkLed synchSM
 442:	29 df       	rcall	.-430    	; 0x296 <TickFct_BlinkLed>
 444:	81 2c       	mov	r8, r1
			BL_elapsedTime = 0;
 446:	91 2c       	mov	r9, r1
 448:	54 01       	movw	r10, r8
 44a:	7a df       	rcall	.-268    	; 0x340 <TickFct_CombineLeds>
		}
		TickFct_CombineLeds();
 44c:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <TimerFlag>
		while (!TimerFlag){}   // Wait for timer period
 450:	88 23       	and	r24, r24
 452:	e1 f3       	breq	.-8      	; 0x44c <__LOCK_REGION_LENGTH__+0x4c>
 454:	10 92 0e 01 	sts	0x010E, r1	; 0x80010e <TimerFlag>
		TimerFlag = 0;         // Lower flag raised by timer
 458:	8f ef       	ldi	r24, 0xFF	; 255
 45a:	88 1a       	sub	r8, r24
		BL_elapsedTime += timerPeriod;
 45c:	98 0a       	sbc	r9, r24
 45e:	a8 0a       	sbc	r10, r24
 460:	b8 0a       	sbc	r11, r24
 462:	8f ef       	ldi	r24, 0xFF	; 255
 464:	c8 1a       	sub	r12, r24
		TL_elapsedTime += timerPeriod;
 466:	d8 0a       	sbc	r13, r24
 468:	e8 0a       	sbc	r14, r24
 46a:	f8 0a       	sbc	r15, r24
 46c:	d1 cf       	rjmp	.-94     	; 0x410 <__LOCK_REGION_LENGTH__+0x10>

0000046e <__cmpsf2>:
 46e:	9c d0       	rcall	.+312    	; 0x5a8 <__fp_cmp>
		S_elapsedTime += timerPeriod;
	}
 470:	08 f4       	brcc	.+2      	; 0x474 <__cmpsf2+0x6>
 472:	81 e0       	ldi	r24, 0x01	; 1
 474:	08 95       	ret

00000476 <__divsf3>:
 476:	0c d0       	rcall	.+24     	; 0x490 <__divsf3x>
 478:	d2 c0       	rjmp	.+420    	; 0x61e <__fp_round>
 47a:	ca d0       	rcall	.+404    	; 0x610 <__fp_pscB>
 47c:	40 f0       	brcs	.+16     	; 0x48e <__divsf3+0x18>
 47e:	c1 d0       	rcall	.+386    	; 0x602 <__fp_pscA>
 480:	30 f0       	brcs	.+12     	; 0x48e <__divsf3+0x18>
 482:	21 f4       	brne	.+8      	; 0x48c <__divsf3+0x16>
 484:	5f 3f       	cpi	r21, 0xFF	; 255
 486:	19 f0       	breq	.+6      	; 0x48e <__divsf3+0x18>
 488:	b3 c0       	rjmp	.+358    	; 0x5f0 <__fp_inf>
 48a:	51 11       	cpse	r21, r1
 48c:	fc c0       	rjmp	.+504    	; 0x686 <__fp_szero>
 48e:	b6 c0       	rjmp	.+364    	; 0x5fc <__fp_nan>

00000490 <__divsf3x>:
 490:	d7 d0       	rcall	.+430    	; 0x640 <__fp_split3>
 492:	98 f3       	brcs	.-26     	; 0x47a <__divsf3+0x4>

00000494 <__divsf3_pse>:
 494:	99 23       	and	r25, r25
 496:	c9 f3       	breq	.-14     	; 0x48a <__divsf3+0x14>
 498:	55 23       	and	r21, r21
 49a:	b1 f3       	breq	.-20     	; 0x488 <__divsf3+0x12>
 49c:	95 1b       	sub	r25, r21
 49e:	55 0b       	sbc	r21, r21
 4a0:	bb 27       	eor	r27, r27
 4a2:	aa 27       	eor	r26, r26
 4a4:	62 17       	cp	r22, r18
 4a6:	73 07       	cpc	r23, r19
 4a8:	84 07       	cpc	r24, r20
 4aa:	38 f0       	brcs	.+14     	; 0x4ba <__divsf3_pse+0x26>
 4ac:	9f 5f       	subi	r25, 0xFF	; 255
 4ae:	5f 4f       	sbci	r21, 0xFF	; 255
 4b0:	22 0f       	add	r18, r18
 4b2:	33 1f       	adc	r19, r19
 4b4:	44 1f       	adc	r20, r20
 4b6:	aa 1f       	adc	r26, r26
 4b8:	a9 f3       	breq	.-22     	; 0x4a4 <__divsf3_pse+0x10>
 4ba:	33 d0       	rcall	.+102    	; 0x522 <__divsf3_pse+0x8e>
 4bc:	0e 2e       	mov	r0, r30
 4be:	3a f0       	brmi	.+14     	; 0x4ce <__divsf3_pse+0x3a>
 4c0:	e0 e8       	ldi	r30, 0x80	; 128
 4c2:	30 d0       	rcall	.+96     	; 0x524 <__divsf3_pse+0x90>
 4c4:	91 50       	subi	r25, 0x01	; 1
 4c6:	50 40       	sbci	r21, 0x00	; 0
 4c8:	e6 95       	lsr	r30
 4ca:	00 1c       	adc	r0, r0
 4cc:	ca f7       	brpl	.-14     	; 0x4c0 <__divsf3_pse+0x2c>
 4ce:	29 d0       	rcall	.+82     	; 0x522 <__divsf3_pse+0x8e>
 4d0:	fe 2f       	mov	r31, r30
 4d2:	27 d0       	rcall	.+78     	; 0x522 <__divsf3_pse+0x8e>
 4d4:	66 0f       	add	r22, r22
 4d6:	77 1f       	adc	r23, r23
 4d8:	88 1f       	adc	r24, r24
 4da:	bb 1f       	adc	r27, r27
 4dc:	26 17       	cp	r18, r22
 4de:	37 07       	cpc	r19, r23
 4e0:	48 07       	cpc	r20, r24
 4e2:	ab 07       	cpc	r26, r27
 4e4:	b0 e8       	ldi	r27, 0x80	; 128
 4e6:	09 f0       	breq	.+2      	; 0x4ea <__divsf3_pse+0x56>
 4e8:	bb 0b       	sbc	r27, r27
 4ea:	80 2d       	mov	r24, r0
 4ec:	bf 01       	movw	r22, r30
 4ee:	ff 27       	eor	r31, r31
 4f0:	93 58       	subi	r25, 0x83	; 131
 4f2:	5f 4f       	sbci	r21, 0xFF	; 255
 4f4:	2a f0       	brmi	.+10     	; 0x500 <__divsf3_pse+0x6c>
 4f6:	9e 3f       	cpi	r25, 0xFE	; 254
 4f8:	51 05       	cpc	r21, r1
 4fa:	68 f0       	brcs	.+26     	; 0x516 <__divsf3_pse+0x82>
 4fc:	79 c0       	rjmp	.+242    	; 0x5f0 <__fp_inf>
 4fe:	c3 c0       	rjmp	.+390    	; 0x686 <__fp_szero>
 500:	5f 3f       	cpi	r21, 0xFF	; 255
 502:	ec f3       	brlt	.-6      	; 0x4fe <__divsf3_pse+0x6a>
 504:	98 3e       	cpi	r25, 0xE8	; 232
 506:	dc f3       	brlt	.-10     	; 0x4fe <__divsf3_pse+0x6a>
 508:	86 95       	lsr	r24
 50a:	77 95       	ror	r23
 50c:	67 95       	ror	r22
 50e:	b7 95       	ror	r27
 510:	f7 95       	ror	r31
 512:	9f 5f       	subi	r25, 0xFF	; 255
 514:	c9 f7       	brne	.-14     	; 0x508 <__divsf3_pse+0x74>
 516:	88 0f       	add	r24, r24
 518:	91 1d       	adc	r25, r1
 51a:	96 95       	lsr	r25
 51c:	87 95       	ror	r24
 51e:	97 f9       	bld	r25, 7
 520:	08 95       	ret
 522:	e1 e0       	ldi	r30, 0x01	; 1
 524:	66 0f       	add	r22, r22
 526:	77 1f       	adc	r23, r23
 528:	88 1f       	adc	r24, r24
 52a:	bb 1f       	adc	r27, r27
 52c:	62 17       	cp	r22, r18
 52e:	73 07       	cpc	r23, r19
 530:	84 07       	cpc	r24, r20
 532:	ba 07       	cpc	r27, r26
 534:	20 f0       	brcs	.+8      	; 0x53e <__divsf3_pse+0xaa>
 536:	62 1b       	sub	r22, r18
 538:	73 0b       	sbc	r23, r19
 53a:	84 0b       	sbc	r24, r20
 53c:	ba 0b       	sbc	r27, r26
 53e:	ee 1f       	adc	r30, r30
 540:	88 f7       	brcc	.-30     	; 0x524 <__divsf3_pse+0x90>
 542:	e0 95       	com	r30
 544:	08 95       	ret

00000546 <__fixsfsi>:
 546:	04 d0       	rcall	.+8      	; 0x550 <__fixunssfsi>
 548:	68 94       	set
 54a:	b1 11       	cpse	r27, r1
 54c:	9c c0       	rjmp	.+312    	; 0x686 <__fp_szero>
 54e:	08 95       	ret

00000550 <__fixunssfsi>:
 550:	7f d0       	rcall	.+254    	; 0x650 <__fp_splitA>
 552:	88 f0       	brcs	.+34     	; 0x576 <__fixunssfsi+0x26>
 554:	9f 57       	subi	r25, 0x7F	; 127
 556:	90 f0       	brcs	.+36     	; 0x57c <__fixunssfsi+0x2c>
 558:	b9 2f       	mov	r27, r25
 55a:	99 27       	eor	r25, r25
 55c:	b7 51       	subi	r27, 0x17	; 23
 55e:	a0 f0       	brcs	.+40     	; 0x588 <__fixunssfsi+0x38>
 560:	d1 f0       	breq	.+52     	; 0x596 <__fixunssfsi+0x46>
 562:	66 0f       	add	r22, r22
 564:	77 1f       	adc	r23, r23
 566:	88 1f       	adc	r24, r24
 568:	99 1f       	adc	r25, r25
 56a:	1a f0       	brmi	.+6      	; 0x572 <__fixunssfsi+0x22>
 56c:	ba 95       	dec	r27
 56e:	c9 f7       	brne	.-14     	; 0x562 <__fixunssfsi+0x12>
 570:	12 c0       	rjmp	.+36     	; 0x596 <__fixunssfsi+0x46>
 572:	b1 30       	cpi	r27, 0x01	; 1
 574:	81 f0       	breq	.+32     	; 0x596 <__fixunssfsi+0x46>
 576:	86 d0       	rcall	.+268    	; 0x684 <__fp_zero>
 578:	b1 e0       	ldi	r27, 0x01	; 1
 57a:	08 95       	ret
 57c:	83 c0       	rjmp	.+262    	; 0x684 <__fp_zero>
 57e:	67 2f       	mov	r22, r23
 580:	78 2f       	mov	r23, r24
 582:	88 27       	eor	r24, r24
 584:	b8 5f       	subi	r27, 0xF8	; 248
 586:	39 f0       	breq	.+14     	; 0x596 <__fixunssfsi+0x46>
 588:	b9 3f       	cpi	r27, 0xF9	; 249
 58a:	cc f3       	brlt	.-14     	; 0x57e <__fixunssfsi+0x2e>
 58c:	86 95       	lsr	r24
 58e:	77 95       	ror	r23
 590:	67 95       	ror	r22
 592:	b3 95       	inc	r27
 594:	d9 f7       	brne	.-10     	; 0x58c <__fixunssfsi+0x3c>
 596:	3e f4       	brtc	.+14     	; 0x5a6 <__fixunssfsi+0x56>
 598:	90 95       	com	r25
 59a:	80 95       	com	r24
 59c:	70 95       	com	r23
 59e:	61 95       	neg	r22
 5a0:	7f 4f       	sbci	r23, 0xFF	; 255
 5a2:	8f 4f       	sbci	r24, 0xFF	; 255
 5a4:	9f 4f       	sbci	r25, 0xFF	; 255
 5a6:	08 95       	ret

000005a8 <__fp_cmp>:
 5a8:	99 0f       	add	r25, r25
 5aa:	00 08       	sbc	r0, r0
 5ac:	55 0f       	add	r21, r21
 5ae:	aa 0b       	sbc	r26, r26
 5b0:	e0 e8       	ldi	r30, 0x80	; 128
 5b2:	fe ef       	ldi	r31, 0xFE	; 254
 5b4:	16 16       	cp	r1, r22
 5b6:	17 06       	cpc	r1, r23
 5b8:	e8 07       	cpc	r30, r24
 5ba:	f9 07       	cpc	r31, r25
 5bc:	c0 f0       	brcs	.+48     	; 0x5ee <__fp_cmp+0x46>
 5be:	12 16       	cp	r1, r18
 5c0:	13 06       	cpc	r1, r19
 5c2:	e4 07       	cpc	r30, r20
 5c4:	f5 07       	cpc	r31, r21
 5c6:	98 f0       	brcs	.+38     	; 0x5ee <__fp_cmp+0x46>
 5c8:	62 1b       	sub	r22, r18
 5ca:	73 0b       	sbc	r23, r19
 5cc:	84 0b       	sbc	r24, r20
 5ce:	95 0b       	sbc	r25, r21
 5d0:	39 f4       	brne	.+14     	; 0x5e0 <__fp_cmp+0x38>
 5d2:	0a 26       	eor	r0, r26
 5d4:	61 f0       	breq	.+24     	; 0x5ee <__fp_cmp+0x46>
 5d6:	23 2b       	or	r18, r19
 5d8:	24 2b       	or	r18, r20
 5da:	25 2b       	or	r18, r21
 5dc:	21 f4       	brne	.+8      	; 0x5e6 <__fp_cmp+0x3e>
 5de:	08 95       	ret
 5e0:	0a 26       	eor	r0, r26
 5e2:	09 f4       	brne	.+2      	; 0x5e6 <__fp_cmp+0x3e>
 5e4:	a1 40       	sbci	r26, 0x01	; 1
 5e6:	a6 95       	lsr	r26
 5e8:	8f ef       	ldi	r24, 0xFF	; 255
 5ea:	81 1d       	adc	r24, r1
 5ec:	81 1d       	adc	r24, r1
 5ee:	08 95       	ret

000005f0 <__fp_inf>:
 5f0:	97 f9       	bld	r25, 7
 5f2:	9f 67       	ori	r25, 0x7F	; 127
 5f4:	80 e8       	ldi	r24, 0x80	; 128
 5f6:	70 e0       	ldi	r23, 0x00	; 0
 5f8:	60 e0       	ldi	r22, 0x00	; 0
 5fa:	08 95       	ret

000005fc <__fp_nan>:
 5fc:	9f ef       	ldi	r25, 0xFF	; 255
 5fe:	80 ec       	ldi	r24, 0xC0	; 192
 600:	08 95       	ret

00000602 <__fp_pscA>:
 602:	00 24       	eor	r0, r0
 604:	0a 94       	dec	r0
 606:	16 16       	cp	r1, r22
 608:	17 06       	cpc	r1, r23
 60a:	18 06       	cpc	r1, r24
 60c:	09 06       	cpc	r0, r25
 60e:	08 95       	ret

00000610 <__fp_pscB>:
 610:	00 24       	eor	r0, r0
 612:	0a 94       	dec	r0
 614:	12 16       	cp	r1, r18
 616:	13 06       	cpc	r1, r19
 618:	14 06       	cpc	r1, r20
 61a:	05 06       	cpc	r0, r21
 61c:	08 95       	ret

0000061e <__fp_round>:
 61e:	09 2e       	mov	r0, r25
 620:	03 94       	inc	r0
 622:	00 0c       	add	r0, r0
 624:	11 f4       	brne	.+4      	; 0x62a <__fp_round+0xc>
 626:	88 23       	and	r24, r24
 628:	52 f0       	brmi	.+20     	; 0x63e <__fp_round+0x20>
 62a:	bb 0f       	add	r27, r27
 62c:	40 f4       	brcc	.+16     	; 0x63e <__fp_round+0x20>
 62e:	bf 2b       	or	r27, r31
 630:	11 f4       	brne	.+4      	; 0x636 <__fp_round+0x18>
 632:	60 ff       	sbrs	r22, 0
 634:	04 c0       	rjmp	.+8      	; 0x63e <__fp_round+0x20>
 636:	6f 5f       	subi	r22, 0xFF	; 255
 638:	7f 4f       	sbci	r23, 0xFF	; 255
 63a:	8f 4f       	sbci	r24, 0xFF	; 255
 63c:	9f 4f       	sbci	r25, 0xFF	; 255
 63e:	08 95       	ret

00000640 <__fp_split3>:
 640:	57 fd       	sbrc	r21, 7
 642:	90 58       	subi	r25, 0x80	; 128
 644:	44 0f       	add	r20, r20
 646:	55 1f       	adc	r21, r21
 648:	59 f0       	breq	.+22     	; 0x660 <__fp_splitA+0x10>
 64a:	5f 3f       	cpi	r21, 0xFF	; 255
 64c:	71 f0       	breq	.+28     	; 0x66a <__fp_splitA+0x1a>
 64e:	47 95       	ror	r20

00000650 <__fp_splitA>:
 650:	88 0f       	add	r24, r24
 652:	97 fb       	bst	r25, 7
 654:	99 1f       	adc	r25, r25
 656:	61 f0       	breq	.+24     	; 0x670 <__fp_splitA+0x20>
 658:	9f 3f       	cpi	r25, 0xFF	; 255
 65a:	79 f0       	breq	.+30     	; 0x67a <__fp_splitA+0x2a>
 65c:	87 95       	ror	r24
 65e:	08 95       	ret
 660:	12 16       	cp	r1, r18
 662:	13 06       	cpc	r1, r19
 664:	14 06       	cpc	r1, r20
 666:	55 1f       	adc	r21, r21
 668:	f2 cf       	rjmp	.-28     	; 0x64e <__fp_split3+0xe>
 66a:	46 95       	lsr	r20
 66c:	f1 df       	rcall	.-30     	; 0x650 <__fp_splitA>
 66e:	08 c0       	rjmp	.+16     	; 0x680 <__fp_splitA+0x30>
 670:	16 16       	cp	r1, r22
 672:	17 06       	cpc	r1, r23
 674:	18 06       	cpc	r1, r24
 676:	99 1f       	adc	r25, r25
 678:	f1 cf       	rjmp	.-30     	; 0x65c <__fp_splitA+0xc>
 67a:	86 95       	lsr	r24
 67c:	71 05       	cpc	r23, r1
 67e:	61 05       	cpc	r22, r1
 680:	08 94       	sec
 682:	08 95       	ret

00000684 <__fp_zero>:
 684:	e8 94       	clt

00000686 <__fp_szero>:
 686:	bb 27       	eor	r27, r27
 688:	66 27       	eor	r22, r22
 68a:	77 27       	eor	r23, r23
 68c:	cb 01       	movw	r24, r22
 68e:	97 f9       	bld	r25, 7
 690:	08 95       	ret

00000692 <__gesf2>:
 692:	8a df       	rcall	.-236    	; 0x5a8 <__fp_cmp>
 694:	08 f4       	brcc	.+2      	; 0x698 <__gesf2+0x6>
 696:	8f ef       	ldi	r24, 0xFF	; 255
 698:	08 95       	ret

0000069a <__mulsf3>:
 69a:	0b d0       	rcall	.+22     	; 0x6b2 <__mulsf3x>
 69c:	c0 cf       	rjmp	.-128    	; 0x61e <__fp_round>
 69e:	b1 df       	rcall	.-158    	; 0x602 <__fp_pscA>
 6a0:	28 f0       	brcs	.+10     	; 0x6ac <__mulsf3+0x12>
 6a2:	b6 df       	rcall	.-148    	; 0x610 <__fp_pscB>
 6a4:	18 f0       	brcs	.+6      	; 0x6ac <__mulsf3+0x12>
 6a6:	95 23       	and	r25, r21
 6a8:	09 f0       	breq	.+2      	; 0x6ac <__mulsf3+0x12>
 6aa:	a2 cf       	rjmp	.-188    	; 0x5f0 <__fp_inf>
 6ac:	a7 cf       	rjmp	.-178    	; 0x5fc <__fp_nan>
 6ae:	11 24       	eor	r1, r1
 6b0:	ea cf       	rjmp	.-44     	; 0x686 <__fp_szero>

000006b2 <__mulsf3x>:
 6b2:	c6 df       	rcall	.-116    	; 0x640 <__fp_split3>
 6b4:	a0 f3       	brcs	.-24     	; 0x69e <__mulsf3+0x4>

000006b6 <__mulsf3_pse>:
 6b6:	95 9f       	mul	r25, r21
 6b8:	d1 f3       	breq	.-12     	; 0x6ae <__mulsf3+0x14>
 6ba:	95 0f       	add	r25, r21
 6bc:	50 e0       	ldi	r21, 0x00	; 0
 6be:	55 1f       	adc	r21, r21
 6c0:	62 9f       	mul	r22, r18
 6c2:	f0 01       	movw	r30, r0
 6c4:	72 9f       	mul	r23, r18
 6c6:	bb 27       	eor	r27, r27
 6c8:	f0 0d       	add	r31, r0
 6ca:	b1 1d       	adc	r27, r1
 6cc:	63 9f       	mul	r22, r19
 6ce:	aa 27       	eor	r26, r26
 6d0:	f0 0d       	add	r31, r0
 6d2:	b1 1d       	adc	r27, r1
 6d4:	aa 1f       	adc	r26, r26
 6d6:	64 9f       	mul	r22, r20
 6d8:	66 27       	eor	r22, r22
 6da:	b0 0d       	add	r27, r0
 6dc:	a1 1d       	adc	r26, r1
 6de:	66 1f       	adc	r22, r22
 6e0:	82 9f       	mul	r24, r18
 6e2:	22 27       	eor	r18, r18
 6e4:	b0 0d       	add	r27, r0
 6e6:	a1 1d       	adc	r26, r1
 6e8:	62 1f       	adc	r22, r18
 6ea:	73 9f       	mul	r23, r19
 6ec:	b0 0d       	add	r27, r0
 6ee:	a1 1d       	adc	r26, r1
 6f0:	62 1f       	adc	r22, r18
 6f2:	83 9f       	mul	r24, r19
 6f4:	a0 0d       	add	r26, r0
 6f6:	61 1d       	adc	r22, r1
 6f8:	22 1f       	adc	r18, r18
 6fa:	74 9f       	mul	r23, r20
 6fc:	33 27       	eor	r19, r19
 6fe:	a0 0d       	add	r26, r0
 700:	61 1d       	adc	r22, r1
 702:	23 1f       	adc	r18, r19
 704:	84 9f       	mul	r24, r20
 706:	60 0d       	add	r22, r0
 708:	21 1d       	adc	r18, r1
 70a:	82 2f       	mov	r24, r18
 70c:	76 2f       	mov	r23, r22
 70e:	6a 2f       	mov	r22, r26
 710:	11 24       	eor	r1, r1
 712:	9f 57       	subi	r25, 0x7F	; 127
 714:	50 40       	sbci	r21, 0x00	; 0
 716:	8a f0       	brmi	.+34     	; 0x73a <__mulsf3_pse+0x84>
 718:	e1 f0       	breq	.+56     	; 0x752 <__mulsf3_pse+0x9c>
 71a:	88 23       	and	r24, r24
 71c:	4a f0       	brmi	.+18     	; 0x730 <__mulsf3_pse+0x7a>
 71e:	ee 0f       	add	r30, r30
 720:	ff 1f       	adc	r31, r31
 722:	bb 1f       	adc	r27, r27
 724:	66 1f       	adc	r22, r22
 726:	77 1f       	adc	r23, r23
 728:	88 1f       	adc	r24, r24
 72a:	91 50       	subi	r25, 0x01	; 1
 72c:	50 40       	sbci	r21, 0x00	; 0
 72e:	a9 f7       	brne	.-22     	; 0x71a <__mulsf3_pse+0x64>
 730:	9e 3f       	cpi	r25, 0xFE	; 254
 732:	51 05       	cpc	r21, r1
 734:	70 f0       	brcs	.+28     	; 0x752 <__mulsf3_pse+0x9c>
 736:	5c cf       	rjmp	.-328    	; 0x5f0 <__fp_inf>
 738:	a6 cf       	rjmp	.-180    	; 0x686 <__fp_szero>
 73a:	5f 3f       	cpi	r21, 0xFF	; 255
 73c:	ec f3       	brlt	.-6      	; 0x738 <__mulsf3_pse+0x82>
 73e:	98 3e       	cpi	r25, 0xE8	; 232
 740:	dc f3       	brlt	.-10     	; 0x738 <__mulsf3_pse+0x82>
 742:	86 95       	lsr	r24
 744:	77 95       	ror	r23
 746:	67 95       	ror	r22
 748:	b7 95       	ror	r27
 74a:	f7 95       	ror	r31
 74c:	e7 95       	ror	r30
 74e:	9f 5f       	subi	r25, 0xFF	; 255
 750:	c1 f7       	brne	.-16     	; 0x742 <__mulsf3_pse+0x8c>
 752:	fe 2b       	or	r31, r30
 754:	88 0f       	add	r24, r24
 756:	91 1d       	adc	r25, r1
 758:	96 95       	lsr	r25
 75a:	87 95       	ror	r24
 75c:	97 f9       	bld	r25, 7
 75e:	08 95       	ret

00000760 <_exit>:
 760:	f8 94       	cli

00000762 <__stop_program>:
 762:	ff cf       	rjmp	.-2      	; 0x762 <__stop_program>
