# Parcial2--UrielPerez
Resoluci贸n parcial 2 de Arquitectura de Computadoras y Microcontroladores  

[ Mira el funcionamiento en Logisim aqu铆](https://youtu.be/86joLa6Kb_0)  
[ Mira el funcionamiento en Vivado aqu铆](https://youtu.be/p2pgHohpDm0?si=IsBVVWRLqjtwmuVG)

---

##  Serie 2 del Parcial

La **Serie 2** consiste en la implementaci贸n de una **Unidad Aritm茅tica L贸gica (ALU)** capaz de realizar operaciones b谩sicas y generar **banderas de estado**.  
La ALU fue implementada en **Logisim** y posteriormente en **Vivado con SystemVerilog**.

###  Caracter铆sticas principales
- Entradas **A** y **B** de **10 bits**.  
- Para la operaci贸n de suma y resta se utiliz贸 un **Ripple-Carry Adder**.  
- En los **shifts (izquierda y derecha)** se puede seleccionar la **cantidad de bits a desplazar**.  

---

###  Operaciones soportadas
La ALU puede ejecutar **6 operaciones** sobre las entradas de 10 bits:
1. **Suma** (Ripple-Carry Adder)  
2. **Resta**  
3. **AND**  
4. **OR**  
5. **Shift Left (desplazamiento a la izquierda con cantidad seleccionable)**  
6. **Shift Right (desplazamiento a la derecha con cantidad seleccionable)**  

---

###  Flags de estado
La ALU incluye **banderas** para indicar el estado de los resultados:
- **Overflow:** Se activa cuando el resultado excede la capacidad de 10 bits.  
- **Zero:** Se activa cuando el resultado es igual a 0.  
- **Negative:** Se activa cuando el resultado es negativo.  
- **Carry:** Indica si hubo acarreo en operaciones aritm茅ticas.  

---

##  Conclusi贸n
La implementaci贸n de la ALU permiti贸 comprender el dise帽o de circuitos combinacionales complejos y su integraci贸n en arquitecturas de procesadores.  
- En **Logisim**, se comprob贸 el funcionamiento l贸gico de cada operaci贸n.  
- En **Vivado**, se valid贸 la implementaci贸n en hardware digital con SystemVerilog.  
- El uso de entradas de **10 bits** y un **Ripple-Carry Adder** facilit贸 la comprensi贸n del manejo de acarreos.  
- Los **shifts parametrizables** demostraron la flexibilidad en operaciones de desplazamiento.  
