Timing Analyzer report for CNT32
Sat May 13 11:49:16 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'FREQ_DEV:inst9|ACC[31]'
 14. Slow 1200mV 85C Model Setup: 'RD'
 15. Slow 1200mV 85C Model Setup: 'CLK1'
 16. Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'RD'
 18. Slow 1200mV 85C Model Hold: 'FREQ_DEV:inst9|ACC[31]'
 19. Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[1]'
 21. Slow 1200mV 85C Model Hold: 'CLK1'
 22. Slow 1200mV 85C Model Recovery: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 23. Slow 1200mV 85C Model Recovery: 'CLK1'
 24. Slow 1200mV 85C Model Removal: 'CLK1'
 25. Slow 1200mV 85C Model Removal: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 85C Model Metastability Summary
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'FREQ_DEV:inst9|ACC[31]'
 35. Slow 1200mV 0C Model Setup: 'RD'
 36. Slow 1200mV 0C Model Setup: 'CLK1'
 37. Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[1]'
 38. Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Hold: 'RD'
 40. Slow 1200mV 0C Model Hold: 'FREQ_DEV:inst9|ACC[31]'
 41. Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[1]'
 42. Slow 1200mV 0C Model Hold: 'CLK1'
 43. Slow 1200mV 0C Model Recovery: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Recovery: 'CLK1'
 45. Slow 1200mV 0C Model Removal: 'CLK1'
 46. Slow 1200mV 0C Model Removal: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV 0C Model Metastability Summary
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'FREQ_DEV:inst9|ACC[31]'
 55. Fast 1200mV 0C Model Setup: 'RD'
 56. Fast 1200mV 0C Model Setup: 'CLK1'
 57. Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[1]'
 58. Fast 1200mV 0C Model Hold: 'RD'
 59. Fast 1200mV 0C Model Hold: 'FREQ_DEV:inst9|ACC[31]'
 60. Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[1]'
 61. Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Hold: 'CLK1'
 63. Fast 1200mV 0C Model Recovery: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Recovery: 'CLK1'
 65. Fast 1200mV 0C Model Removal: 'CLK1'
 66. Fast 1200mV 0C Model Removal: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 67. Fast 1200mV 0C Model Metastability Summary
 68. Multicorner Timing Analysis Summary
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths Summary
 81. Clock Status Summary
 82. Unconstrained Input Ports
 83. Unconstrained Output Ports
 84. Unconstrained Input Ports
 85. Unconstrained Output Ports
 86. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; CNT32                                                   ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.1%      ;
;     Processor 3            ;   8.0%      ;
;     Processor 4            ;   7.8%      ;
;     Processors 5-6         ;   1.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; ADDR[0]                                           ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { ADDR[0] }                                           ;
; CLK1                                              ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK1 }                                              ;
; FREQ_DEV:inst9|ACC[31]                            ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { FREQ_DEV:inst9|ACC[31] }                            ;
; INCLK                                             ; Base      ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { INCLK }                                             ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333   ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; INCLK  ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[0] } ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 976.666 ; 1.02 MHz   ; 0.000 ; 488.333 ; 50.00      ; 293       ; 6           ;       ;        ;           ;            ; false    ; INCLK  ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[1] } ;
; RD                                                ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { RD }                                                ;
+---------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 189.5 MHz  ; 189.5 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 213.08 MHz ; 213.08 MHz      ; FREQ_DEV:inst9|ACC[31]                            ;                                                ;
; 223.81 MHz ; 223.81 MHz      ; RD                                                ;                                                ;
; 239.58 MHz ; 239.58 MHz      ; CLK1                                              ;                                                ;
; 402.74 MHz ; 238.04 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[1] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; -5.588  ; -321.945      ;
; FREQ_DEV:inst9|ACC[31]                            ; -5.239  ; -340.599      ;
; RD                                                ; -4.542  ; -350.547      ;
; CLK1                                              ; -3.174  ; -67.761       ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 974.183 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; RD                                                ; 0.314 ; 0.000         ;
; FREQ_DEV:inst9|ACC[31]                            ; 0.433 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.443 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.443 ; 0.000         ;
; CLK1                                              ; 0.497 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; -7.226 ; -225.900      ;
; CLK1                                              ; -4.043 ; -124.032      ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; CLK1                                              ; 3.958 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 5.539 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; RD                                                ; -3.201  ; -248.184      ;
; FREQ_DEV:inst9|ACC[31]                            ; -3.201  ; -213.878      ;
; CLK1                                              ; -3.000  ; -52.071       ;
; ADDR[0]                                           ; -3.000  ; -3.000        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 3.028   ; 0.000         ;
; INCLK                                             ; 9.934   ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 488.055 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -5.588 ; FREQ_WORD:inst7|OUTH[5]     ; FREQ_DEV:inst9|FREQ_WORD[21] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.406     ; 0.115      ;
; -5.588 ; FREQ_WORD:inst7|OUTH[2]     ; FREQ_DEV:inst9|FREQ_WORD[18] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.406     ; 0.115      ;
; -5.588 ; FREQ_WORD:inst7|OUTH[0]     ; FREQ_DEV:inst9|FREQ_WORD[16] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.406     ; 0.115      ;
; -5.586 ; FREQ_WORD:inst7|OUTH[11]    ; FREQ_DEV:inst9|FREQ_WORD[27] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.404     ; 0.115      ;
; -5.586 ; FREQ_WORD:inst7|OUTH[9]     ; FREQ_DEV:inst9|FREQ_WORD[25] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.404     ; 0.115      ;
; -5.586 ; FREQ_WORD:inst7|OUTH[1]     ; FREQ_DEV:inst9|FREQ_WORD[17] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.404     ; 0.115      ;
; -5.585 ; FREQ_WORD:inst7|OUTH[15]    ; FREQ_DEV:inst9|FREQ_WORD[31] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.403     ; 0.115      ;
; -5.585 ; FREQ_WORD:inst7|OUTH[13]    ; FREQ_DEV:inst9|FREQ_WORD[29] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.403     ; 0.115      ;
; -5.585 ; FREQ_WORD:inst7|OUTH[10]    ; FREQ_DEV:inst9|FREQ_WORD[26] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.403     ; 0.115      ;
; -5.585 ; FREQ_WORD:inst7|OUTH[7]     ; FREQ_DEV:inst9|FREQ_WORD[23] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.403     ; 0.115      ;
; -5.520 ; FREQ_WORD:inst7|OUTH[14]    ; FREQ_DEV:inst9|FREQ_WORD[30] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.338     ; 0.115      ;
; -5.518 ; FREQ_WORD:inst7|OUTH[6]     ; FREQ_DEV:inst9|FREQ_WORD[22] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.336     ; 0.115      ;
; -5.375 ; FREQ_WORD:inst7|OUTH[12]    ; FREQ_DEV:inst9|FREQ_WORD[28] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.193     ; 0.115      ;
; -5.375 ; FREQ_WORD:inst7|OUTH[8]     ; FREQ_DEV:inst9|FREQ_WORD[24] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.193     ; 0.115      ;
; -5.375 ; FREQ_WORD:inst7|OUTH[4]     ; FREQ_DEV:inst9|FREQ_WORD[20] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.193     ; 0.115      ;
; -5.352 ; FREQ_WORD:inst7|OUTH[3]     ; FREQ_DEV:inst9|FREQ_WORD[19] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.170     ; 0.115      ;
; -5.062 ; FREQ_WORD:inst7|OUTL[14]    ; FREQ_DEV:inst9|FREQ_WORD[14] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.880     ; 0.115      ;
; -5.061 ; FREQ_WORD:inst7|OUTL[9]     ; FREQ_DEV:inst9|FREQ_WORD[9]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.879     ; 0.115      ;
; -5.061 ; FREQ_WORD:inst7|OUTL[5]     ; FREQ_DEV:inst9|FREQ_WORD[5]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.879     ; 0.115      ;
; -5.060 ; FREQ_WORD:inst7|OUTL[0]     ; FREQ_DEV:inst9|FREQ_WORD[0]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.878     ; 0.115      ;
; -5.058 ; FREQ_WORD:inst7|OUTL[10]    ; FREQ_DEV:inst9|FREQ_WORD[10] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.876     ; 0.115      ;
; -5.057 ; FREQ_WORD:inst7|OUTL[4]     ; FREQ_DEV:inst9|FREQ_WORD[4]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.875     ; 0.115      ;
; -5.057 ; FREQ_WORD:inst7|OUTL[3]     ; FREQ_DEV:inst9|FREQ_WORD[3]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.875     ; 0.115      ;
; -4.882 ; FREQ_WORD:inst7|OUTL[8]     ; FREQ_DEV:inst9|FREQ_WORD[8]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.700     ; 0.115      ;
; -4.882 ; FREQ_WORD:inst7|OUTL[6]     ; FREQ_DEV:inst9|FREQ_WORD[6]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.700     ; 0.115      ;
; -4.881 ; FREQ_WORD:inst7|OUTL[11]    ; FREQ_DEV:inst9|FREQ_WORD[11] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.699     ; 0.115      ;
; -4.881 ; FREQ_WORD:inst7|OUTL[1]     ; FREQ_DEV:inst9|FREQ_WORD[1]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.699     ; 0.115      ;
; -4.880 ; FREQ_WORD:inst7|OUTL[13]    ; FREQ_DEV:inst9|FREQ_WORD[13] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.698     ; 0.115      ;
; -4.880 ; FREQ_WORD:inst7|OUTL[7]     ; FREQ_DEV:inst9|FREQ_WORD[7]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.698     ; 0.115      ;
; -4.880 ; FREQ_WORD:inst7|OUTL[2]     ; FREQ_DEV:inst9|FREQ_WORD[2]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.698     ; 0.115      ;
; -4.878 ; FREQ_WORD:inst7|OUTL[12]    ; FREQ_DEV:inst9|FREQ_WORD[12] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.696     ; 0.115      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[30]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[28]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[27]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[26]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[25]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[24]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[23]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[22]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[21]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[20]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[19]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[18]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[17]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[16]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.815 ; inst2                       ; CNT32:inst|\B:Q1BASE[31]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.776     ; 1.972      ;
; -4.770 ; FREQ_WORD:inst7|OUTL[15]    ; FREQ_DEV:inst9|FREQ_WORD[15] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.588     ; 0.115      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[15]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[14]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[13]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[12]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[11]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[10]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[9]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[8]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[7]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[6]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[5]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[4]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[3]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[2]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.749 ; inst2                       ; CNT32:inst|\B:Q1BASE[1]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.774     ; 1.908      ;
; -4.700 ; inst2                       ; CNT32:inst|\B:Q1BASE[29]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.741     ; 1.892      ;
; -4.700 ; inst2                       ; CNT32:inst|\B:Q1BASE[0]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.741     ; 1.892      ;
; -1.478 ; FREQ_DEV:inst9|ACC[31]      ; FREQ_DEV:inst9|ACC[31]       ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.021     ; 1.661      ;
; -1.453 ; FREQ_DEV:inst9|ACC[31]      ; FREQ_DEV:inst9|ACC[31]       ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.021     ; 1.636      ;
; 1.389  ; CNT32:inst|\B:Q1BASE[0]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 5.175      ;
; 1.517  ; CNT32:inst|\B:Q1BASE[2]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 5.081      ;
; 1.630  ; CNT32:inst|\B:Q1BASE[1]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.968      ;
; 1.662  ; CNT32:inst|\B:Q1BASE[4]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.936      ;
; 1.752  ; CNT32:inst|\B:Q1BASE[3]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.846      ;
; 1.775  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 4.274      ;
; 1.811  ; CNT32:inst|\B:Q1BASE[6]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.787      ;
; 1.898  ; CNT32:inst|\B:Q1BASE[5]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.700      ;
; 1.912  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 4.137      ;
; 1.918  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 4.131      ;
; 1.921  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 4.128      ;
; 1.942  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 4.107      ;
; 1.951  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 4.098      ;
; 1.953  ; CNT32:inst|\B:Q1BASE[8]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.645      ;
; 2.051  ; CNT32:inst|\B:Q1BASE[7]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.547      ;
; 2.058  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.991      ;
; 2.058  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.991      ;
; 2.064  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.985      ;
; 2.067  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[27]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.982      ;
; 2.069  ; FREQ_DEV:inst9|FREQ_WORD[4] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.980      ;
; 2.088  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.961      ;
; 2.088  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.961      ;
; 2.094  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.955      ;
; 2.097  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.952      ;
; 2.099  ; CNT32:inst|\B:Q1BASE[10]    ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.499      ;
; 2.197  ; CNT32:inst|\B:Q1BASE[9]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.069     ; 4.401      ;
; 2.204  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[26]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.845      ;
; 2.204  ; FREQ_DEV:inst9|FREQ_WORD[5] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.845      ;
; 2.204  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.845      ;
; 2.210  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[27]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.839      ;
; 2.213  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[25]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.836      ;
; 2.215  ; FREQ_DEV:inst9|FREQ_WORD[4] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.834      ;
; 2.234  ; FREQ_DEV:inst9|FREQ_WORD[5] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.815      ;
; 2.234  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[27]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.618     ; 3.815      ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FREQ_DEV:inst9|ACC[31]'                                                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -5.239 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.435     ; 3.342      ;
; -5.239 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.435     ; 3.342      ;
; -5.238 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.428     ; 3.348      ;
; -5.228 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.439     ; 3.327      ;
; -5.228 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.439     ; 3.327      ;
; -5.227 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.432     ; 3.333      ;
; -5.221 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 2.890      ;
; -5.221 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 2.890      ;
; -5.221 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 2.890      ;
; -5.221 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 2.890      ;
; -5.221 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 2.890      ;
; -5.221 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 2.890      ;
; -5.119 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.778      ;
; -5.119 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.778      ;
; -5.119 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.778      ;
; -5.119 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.778      ;
; -5.119 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.778      ;
; -5.119 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.778      ;
; -5.068 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.434     ; 3.172      ;
; -5.068 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.434     ; 3.172      ;
; -5.067 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.427     ; 3.178      ;
; -5.064 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.723      ;
; -5.064 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.723      ;
; -5.002 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.661      ;
; -4.967 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.642      ;
; -4.967 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.642      ;
; -4.967 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.642      ;
; -4.967 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.642      ;
; -4.888 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.817     ; 2.562      ;
; -4.888 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.817     ; 2.562      ;
; -4.888 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.817     ; 2.562      ;
; -4.888 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.817     ; 2.562      ;
; -4.888 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.817     ; 2.562      ;
; -4.888 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.817     ; 2.562      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.810 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.468      ;
; -4.779 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.438      ;
; -4.768 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.443      ;
; -4.768 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.443      ;
; -4.715 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.423     ; 2.830      ;
; -4.715 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.423     ; 2.830      ;
; -4.714 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.416     ; 2.836      ;
; -4.681 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.833     ; 2.339      ;
; -4.641 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.300      ;
; -4.633 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 2.302      ;
; -4.623 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 2.282      ;
; -4.345 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.020      ;
; -4.344 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.019      ;
; -4.330 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 2.005      ;
; -4.303 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.358     ; 2.436      ;
; -4.220 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 1.889      ;
; -4.216 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.822     ; 1.885      ;
; -4.210 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 1.869      ;
; -4.209 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.832     ; 1.868      ;
; -3.916 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 1.591      ;
; -3.915 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.816     ; 1.590      ;
; -3.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.607      ;
; -3.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.607      ;
; -3.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.607      ;
; -3.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.607      ;
; -3.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.607      ;
; -3.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.607      ;
; -3.540 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.301      ; 4.889      ;
; -3.540 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.301      ; 4.889      ;
; -3.539 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.308      ; 4.895      ;
; -3.512 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.426      ;
; -3.512 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.426      ;
; -3.512 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.426      ;
; -3.512 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.426      ;
; -3.512 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.426      ;
; -3.512 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.087     ; 4.426      ;
; -3.439 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.359      ;
; -3.439 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.359      ;
; -3.360 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.082     ; 4.279      ;
; -3.360 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.082     ; 4.279      ;
; -3.360 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.082     ; 4.279      ;
; -3.360 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.082     ; 4.279      ;
; -3.360 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.082     ; 4.279      ;
; -3.360 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.082     ; 4.279      ;
; -3.359 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.301      ; 4.708      ;
; -3.359 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.301      ; 4.708      ;
; -3.358 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.308      ; 4.714      ;
; -3.341 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.261      ;
; -3.340 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.260      ;
; -3.283 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.080     ; 4.204      ;
; -3.282 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.080     ; 4.203      ;
; -3.273 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.080     ; 4.194      ;
; -3.272 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.080     ; 4.193      ;
; -3.258 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.178      ;
; -3.258 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.081     ; 4.178      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RD'                                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.542 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; ADDR[0]      ; RD          ; 1.000        ; -3.201     ; 2.332      ;
; -4.528 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; ADDR[0]      ; RD          ; 1.000        ; -3.412     ; 2.107      ;
; -4.527 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; ADDR[0]      ; RD          ; 1.000        ; -3.412     ; 2.106      ;
; -4.525 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; ADDR[0]      ; RD          ; 1.000        ; -3.412     ; 2.104      ;
; -4.378 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.360     ; 2.009      ;
; -4.378 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                       ; ADDR[0]      ; RD          ; 1.000        ; -3.360     ; 2.009      ;
; -4.264 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; ADDR[0]      ; RD          ; 1.000        ; -3.141     ; 2.114      ;
; -4.263 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; ADDR[0]      ; RD          ; 1.000        ; -3.141     ; 2.113      ;
; -4.254 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; ADDR[0]      ; RD          ; 1.000        ; -3.141     ; 2.104      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[5]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[6]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[7]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[8]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[9]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[10]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[11]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[12]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.253 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[13]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.439     ; 2.720      ;
; -4.236 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; ADDR[0]      ; RD          ; 1.000        ; -2.950     ; 2.277      ;
; -4.220 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[0]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.683     ; 2.443      ;
; -4.220 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[1]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.683     ; 2.443      ;
; -4.220 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[2]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.683     ; 2.443      ;
; -4.220 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[3]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.683     ; 2.443      ;
; -4.220 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[4]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.683     ; 2.443      ;
; -4.138 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                    ; ADDR[0]      ; RD          ; 1.000        ; -3.361     ; 1.768      ;
; -4.138 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.361     ; 1.768      ;
; -4.138 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.361     ; 1.768      ;
; -4.129 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                    ; ADDR[0]      ; RD          ; 1.000        ; -3.201     ; 1.919      ;
; -4.128 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                    ; ADDR[0]      ; RD          ; 1.000        ; -3.201     ; 1.918      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[5]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[6]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[7]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[8]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[9]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[10]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[11]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[12]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.122 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[13]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.482     ; 2.546      ;
; -4.110 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                    ; ADDR[0]      ; RD          ; 1.000        ; -3.412     ; 1.689      ;
; -4.108 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                    ; ADDR[0]      ; RD          ; 1.000        ; -3.412     ; 1.687      ;
; -4.081 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                    ; ADDR[0]      ; RD          ; 1.000        ; -3.412     ; 1.660      ;
; -4.016 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                       ; ADDR[0]      ; RD          ; 1.000        ; -3.191     ; 1.816      ;
; -4.016 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]               ; ADDR[0]      ; RD          ; 1.000        ; -3.191     ; 1.816      ;
; -4.016 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]               ; ADDR[0]      ; RD          ; 1.000        ; -3.191     ; 1.816      ;
; -4.016 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.191     ; 1.816      ;
; -4.016 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.191     ; 1.816      ;
; -3.943 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]               ; ADDR[0]      ; RD          ; 1.000        ; -2.812     ; 2.122      ;
; -3.895 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                    ; ADDR[0]      ; RD          ; 1.000        ; -2.950     ; 1.936      ;
; -3.895 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                    ; ADDR[0]      ; RD          ; 1.000        ; -2.950     ; 1.936      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]               ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]               ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                               ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.876 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                ; ADDR[0]      ; RD          ; 1.000        ; -3.347     ; 1.520      ;
; -3.839 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                    ; ADDR[0]      ; RD          ; 1.000        ; -3.141     ; 1.689      ;
; -3.838 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                    ; ADDR[0]      ; RD          ; 1.000        ; -3.141     ; 1.688      ;
; -3.746 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -2.432     ; 2.352      ;
; -3.701 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -2.676     ; 2.063      ;
; -3.698 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.902     ; 1.787      ;
; -3.698 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                    ; ADDR[0]      ; RD          ; 1.000        ; -2.902     ; 1.787      ;
; -3.698 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.902     ; 1.787      ;
; -3.697 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                    ; ADDR[0]      ; RD          ; 1.000        ; -3.201     ; 1.487      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[0]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.421     ; 2.147      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[1]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.421     ; 2.147      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[2]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.421     ; 2.147      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[3]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.421     ; 2.147      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[4]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.421     ; 2.147      ;
; -3.646 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                    ; ADDR[0]      ; RD          ; 1.000        ; -2.950     ; 1.687      ;
; -3.590 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                    ; ADDR[0]      ; RD          ; 1.000        ; -2.950     ; 1.631      ;
; -3.566 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -2.475     ; 2.129      ;
; -3.468 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.297     ; 4.192      ;
; -3.467 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.297     ; 4.191      ;
; -3.466 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.297     ; 4.190      ;
; -3.465 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.297     ; 4.189      ;
; -3.458 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.297     ; 4.182      ;
; -3.456 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.297     ; 4.180      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]               ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                               ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.455 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.931     ; 1.515      ;
; -3.430 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.096     ; 4.355      ;
; -3.428 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.096     ; 4.353      ;
; -3.388 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.247     ; 4.162      ;
; -3.388 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.247     ; 4.162      ;
; -3.387 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.247     ; 4.161      ;
; -3.387 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.247     ; 4.161      ;
; -3.387 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                   ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; 0.078      ; 4.486      ;
; -3.378 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.247     ; 4.152      ;
; -3.378 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.247     ; 4.152      ;
; -3.373 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                   ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.133     ; 4.261      ;
; -3.372 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                   ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.133     ; 4.260      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK1'                                                                                           ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.174 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 4.141      ;
; -3.144 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 4.111      ;
; -3.043 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 4.010      ;
; -3.028 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.995      ;
; -2.998 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.965      ;
; -2.944 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.911      ;
; -2.928 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.895      ;
; -2.916 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.883      ;
; -2.898 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.865      ;
; -2.897 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.864      ;
; -2.882 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.849      ;
; -2.867 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.834      ;
; -2.852 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.819      ;
; -2.807 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.774      ;
; -2.798 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.765      ;
; -2.782 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.749      ;
; -2.780 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.747      ;
; -2.770 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.737      ;
; -2.752 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.719      ;
; -2.751 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.718      ;
; -2.740 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.707      ;
; -2.736 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.703      ;
; -2.722 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.689      ;
; -2.721 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.688      ;
; -2.706 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.673      ;
; -2.662 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.629      ;
; -2.661 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.628      ;
; -2.652 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.619      ;
; -2.636 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.603      ;
; -2.634 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.601      ;
; -2.634 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.601      ;
; -2.624 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.591      ;
; -2.607 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.574      ;
; -2.606 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.573      ;
; -2.605 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.572      ;
; -2.594 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.561      ;
; -2.590 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.557      ;
; -2.576 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.543      ;
; -2.575 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.542      ;
; -2.560 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.527      ;
; -2.516 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.483      ;
; -2.515 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.482      ;
; -2.509 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.476      ;
; -2.506 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.473      ;
; -2.492 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.459      ;
; -2.490 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.457      ;
; -2.488 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.455      ;
; -2.488 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.455      ;
; -2.478 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.445      ;
; -2.461 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.428      ;
; -2.460 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.427      ;
; -2.460 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.427      ;
; -2.459 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.426      ;
; -2.448 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.415      ;
; -2.444 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.411      ;
; -2.431 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.398      ;
; -2.430 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.397      ;
; -2.429 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.396      ;
; -2.414 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.381      ;
; -2.370 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.337      ;
; -2.369 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.336      ;
; -2.363 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.330      ;
; -2.362 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.329      ;
; -2.360 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.327      ;
; -2.346 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.313      ;
; -2.346 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.313      ;
; -2.344 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.311      ;
; -2.342 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.309      ;
; -2.342 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.309      ;
; -2.341 ; STM32_IN:inst1|DBOUT[1] ; inst2                ; ADDR[0]      ; CLK1        ; 0.500        ; -2.717     ; 0.115      ;
; -2.332 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.299      ;
; -2.315 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.282      ;
; -2.314 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.281      ;
; -2.314 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.281      ;
; -2.314 ; CNT32:inst|\A:Q1[12]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.281      ;
; -2.313 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.280      ;
; -2.302 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.269      ;
; -2.298 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.265      ;
; -2.285 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.252      ;
; -2.284 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.251      ;
; -2.284 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.251      ;
; -2.283 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.250      ;
; -2.268 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.235      ;
; -2.224 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.191      ;
; -2.224 ; CNT32:inst|\A:Q1[11]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.191      ;
; -2.223 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.190      ;
; -2.217 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.184      ;
; -2.216 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.183      ;
; -2.214 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.181      ;
; -2.200 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.167      ;
; -2.200 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.167      ;
; -2.198 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.165      ;
; -2.197 ; CNT32:inst|\A:Q1[11]    ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.164      ;
; -2.196 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.163      ;
; -2.196 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.163      ;
; -2.186 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.153      ;
; -2.169 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.136      ;
; -2.168 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.135      ;
; -2.168 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.135      ;
; -2.168 ; CNT32:inst|\A:Q1[12]    ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.054     ; 3.135      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                             ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                                                                                                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 974.183 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.403      ;
; 974.251 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.335      ;
; 974.268 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.318      ;
; 974.270 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.316      ;
; 974.298 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.288      ;
; 974.325 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.261      ;
; 974.329 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.257      ;
; 974.359 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.227      ;
; 974.397 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.189      ;
; 974.414 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.172      ;
; 974.416 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.170      ;
; 974.423 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.163      ;
; 974.440 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.146      ;
; 974.444 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.142      ;
; 974.471 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.115      ;
; 974.471 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.115      ;
; 974.475 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.111      ;
; 974.501 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.085      ;
; 974.505 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.081      ;
; 974.543 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.043      ;
; 974.560 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.026      ;
; 974.562 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.024      ;
; 974.569 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.017      ;
; 974.569 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.017      ;
; 974.586 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.000      ;
; 974.586 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 2.000      ;
; 974.590 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.996      ;
; 974.617 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.969      ;
; 974.617 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.969      ;
; 974.617 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.969      ;
; 974.621 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.965      ;
; 974.647 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.939      ;
; 974.647 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.939      ;
; 974.651 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.935      ;
; 974.689 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.897      ;
; 974.706 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.880      ;
; 974.707 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.879      ;
; 974.708 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.878      ;
; 974.715 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.871      ;
; 974.715 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.871      ;
; 974.732 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.854      ;
; 974.732 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.854      ;
; 974.735 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.851      ;
; 974.736 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.850      ;
; 975.116 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.918      ;
; 975.188 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.846      ;
; 975.274 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.312      ;
; 975.291 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.295      ;
; 975.292 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.294      ;
; 975.296 ; CNT10:inst5|CNT[9] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.290      ;
; 975.300 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.286      ;
; 975.300 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.286      ;
; 975.316 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.270      ;
; 975.316 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.270      ;
; 975.316 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.270      ;
; 975.319 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 1.267      ;
; 975.366 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.667      ;
; 975.367 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.666      ;
; 975.394 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.639      ;
; 975.405 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.628      ;
; 975.412 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.621      ;
; 975.414 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.619      ;
; 975.442 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.591      ;
; 975.452 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.581      ;
; 975.728 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[0]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.081     ; 0.858      ;
; 975.729 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.304      ;
; 975.750 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.284      ;
; 975.758 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.276      ;
; 975.760 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.274      ;
; 975.765 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.269      ;
; 975.777 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.257      ;
; 975.790 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.319      ; 1.243      ;
; 975.796 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.238      ;
; 975.803 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.231      ;
; 975.811 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.320      ; 1.223      ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RD'                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.314 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.664      ; 1.232      ;
; 0.336 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 1.107      ; 1.697      ;
; 0.337 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 1.107      ; 1.698      ;
; 0.354 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.664      ; 1.272      ;
; 0.363 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 1.107      ; 1.724      ;
; 0.368 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.664      ; 1.286      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.746      ;
; 0.493 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.792      ; 1.539      ;
; 0.495 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.896      ; 1.645      ;
; 0.495 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; RD           ; RD          ; 0.000        ; 0.297      ; 1.004      ;
; 0.498 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.792      ; 1.544      ;
; 0.502 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                   ; RD           ; RD          ; 0.000        ; 0.297      ; 1.011      ;
; 0.503 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.664      ; 1.421      ;
; 0.524 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe13a[9]  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; RD           ; RD          ; 0.000        ; 0.058      ; 0.794      ;
; 0.532 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                   ; RD           ; RD          ; 0.000        ; 0.297      ; 1.041      ;
; 0.532 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; RD           ; RD          ; 0.000        ; 0.297      ; 1.041      ;
; 0.536 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.616      ; 1.406      ;
; 0.572 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.664      ; 1.490      ;
; 0.574 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.016      ; 0.802      ;
; 0.579 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 1.107      ; 1.940      ;
; 0.596 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.896      ; 1.746      ;
; 0.600 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.705      ; 1.517      ;
; 0.617 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.494      ; 1.323      ;
; 0.623 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                   ; RD           ; RD          ; 0.000        ; 0.133      ; 0.968      ;
; 0.647 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.058      ; 0.917      ;
; 0.649 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.601      ; 1.504      ;
; 0.663 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                   ; RD           ; RD          ; 0.000        ; 0.116      ; 0.991      ;
; 0.666 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe13a[10] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; RD           ; RD          ; 0.000        ; 0.058      ; 0.936      ;
; 0.673 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 1.056      ; 1.983      ;
; 0.688 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.148      ; 1.048      ;
; 0.689 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                   ; RD           ; RD          ; 0.000        ; 0.148      ; 1.049      ;
; 0.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                   ; RD           ; RD          ; 0.000        ; -0.077     ; 0.828      ;
; 0.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 1.107      ; 2.054      ;
; 0.693 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.654      ; 1.559      ;
; 0.694 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; RD           ; RD          ; 0.000        ; 0.148      ; 1.054      ;
; 0.695 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.148      ; 1.055      ;
; 0.701 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.855      ; 1.810      ;
; 0.703 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                   ; RD           ; RD          ; 0.000        ; 0.148      ; 1.063      ;
; 0.715 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                   ; RD           ; RD          ; 0.000        ; 0.148      ; 1.075      ;
; 0.721 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                   ; RD           ; RD          ; 0.000        ; 0.058      ; 0.991      ;
; 0.730 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.016      ; 0.958      ;
; 0.732 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.896      ; 1.882      ;
; 0.742 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.081      ; 1.035      ;
; 0.751 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.601      ; 1.606      ;
; 0.763 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.855      ; 1.872      ;
; 0.765 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.601      ; 1.620      ;
; 0.765 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.058      ; 1.035      ;
; 0.770 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.300      ; 1.282      ;
; 0.772 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.300      ; 1.284      ;
; 0.781 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.792      ; 1.827      ;
; 0.802 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.855      ; 1.911      ;
; 0.803 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.060      ; 1.075      ;
; 0.803 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.018      ; 1.033      ;
; 0.806 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.060      ; 1.078      ;
; 0.810 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.057      ; 1.079      ;
; 0.813 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.248      ; 1.273      ;
; 0.816 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.057      ; 1.085      ;
; 0.820 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                   ; RD           ; RD          ; 0.000        ; 0.297      ; 1.329      ;
; 0.829 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.056      ; 1.097      ;
; 0.833 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.056      ; 1.101      ;
; 0.841 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.056      ; 1.109      ;
; 0.857 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; RD           ; RD          ; 0.000        ; 0.148      ; 1.217      ;
; 0.866 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.249      ; 1.327      ;
; 0.905 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.494      ; 1.611      ;
; 0.927 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.148      ; 1.287      ;
; 0.932 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.069      ; 1.213      ;
; 0.933 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.553      ; 1.740      ;
; 0.939 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.855      ; 2.048      ;
; 0.965 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.601      ; 1.820      ;
; 0.966 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.148      ; 1.326      ;
; 0.969 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 1.107      ; 2.330      ;
; 0.975 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.642      ; 1.871      ;
; 0.978 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                   ; RD           ; RD          ; 0.000        ; 0.096      ; 1.286      ;
; 0.980 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.096      ; 1.288      ;
; 0.985 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                   ; RD           ; RD          ; 0.000        ; 0.096      ; 1.293      ;
; 0.988 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.853      ; 2.095      ;
; 0.995 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.148      ; 1.355      ;
; 0.995 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.855      ; 2.104      ;
; 1.015 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.056      ; 1.283      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FREQ_DEV:inst9|ACC[31]'                                                                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.433 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.746      ;
; 0.458 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.479      ; 1.191      ;
; 0.469 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.473      ; 1.196      ;
; 0.488 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.473      ; 1.215      ;
; 0.497 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.472      ; 1.223      ;
; 0.500 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.793      ;
; 0.504 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.463      ; 1.221      ;
; 0.510 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.473      ; 1.237      ;
; 0.524 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.473      ; 1.251      ;
; 0.528 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.474      ; 1.256      ;
; 0.533 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.474      ; 1.261      ;
; 0.542 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.473      ; 1.269      ;
; 0.551 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.474      ; 1.279      ;
; 0.558 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.473      ; 1.285      ;
; 0.587 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.474      ; 1.315      ;
; 0.624 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.917      ;
; 0.626 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.919      ;
; 0.651 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.944      ;
; 0.680 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.974      ;
; 0.682 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.976      ;
; 0.685 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.978      ;
; 0.689 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.472      ; 1.415      ;
; 0.692 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 0.986      ;
; 0.695 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 0.988      ;
; 0.706 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.080      ; 0.998      ;
; 0.711 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[9] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[9] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.004      ;
; 0.714 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.007      ;
; 0.715 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.008      ;
; 0.717 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.010      ;
; 0.717 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.010      ;
; 0.725 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.472      ; 1.451      ;
; 0.733 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.026      ;
; 0.740 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.036      ;
; 0.744 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.462      ; 1.460      ;
; 0.752 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.468      ; 1.474      ;
; 0.752 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.576      ; 1.540      ;
; 0.759 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.463      ; 1.476      ;
; 0.768 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.061      ;
; 0.773 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.066      ;
; 0.775 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.069      ;
; 0.775 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.068      ;
; 0.776 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.070      ;
; 0.776 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.070      ;
; 0.778 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.072      ;
; 0.778 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.071      ;
; 0.784 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.476      ; 1.514      ;
; 0.788 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.462      ; 1.504      ;
; 0.790 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.083      ;
; 0.792 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.085      ;
; 0.801 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.095      ;
; 0.813 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.107      ;
; 0.814 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.107      ;
; 0.815 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.463      ; 1.532      ;
; 0.816 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.109      ;
; 0.832 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.476      ; 1.562      ;
; 0.840 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.133      ;
; 0.851 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.477      ; 1.582      ;
; 0.871 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.080      ; 1.163      ;
; 0.881 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.174      ;
; 0.892 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.477      ; 1.623      ;
; 0.892 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.463      ; 1.609      ;
; 0.905 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.198      ;
; 0.905 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.198      ;
; 0.907 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.200      ;
; 0.908 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.477      ; 1.639      ;
; 0.908 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.079      ; 1.199      ;
; 0.916 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.477      ; 1.647      ;
; 0.919 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.212      ;
; 0.938 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[8] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[8] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.231      ;
; 0.955 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.248      ;
; 0.956 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[9]                                          ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.083      ; 1.251      ;
; 0.958 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[10]                                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.085      ; 1.255      ;
; 0.970 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.263      ;
; 0.979 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.080      ; 1.271      ;
; 0.983 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.081      ; 1.276      ;
; 0.986 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[10]                                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.082      ; 1.280      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.443 ; CNT32:inst|\B:Q1BASE[0]  ; CNT32:inst|\B:Q1BASE[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 0.758      ;
; 0.461 ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.449      ;
; 0.491 ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.479      ;
; 0.735 ; FREQ_DEV:inst9|ACC[6]    ; FREQ_DEV:inst9|ACC[6]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; FREQ_DEV:inst9|ACC[16]   ; FREQ_DEV:inst9|ACC[16]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; FREQ_DEV:inst9|ACC[15]   ; FREQ_DEV:inst9|ACC[15]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; FREQ_DEV:inst9|ACC[14]   ; FREQ_DEV:inst9|ACC[14]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; FREQ_DEV:inst9|ACC[12]   ; FREQ_DEV:inst9|ACC[12]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; FREQ_DEV:inst9|ACC[3]    ; FREQ_DEV:inst9|ACC[3]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; FREQ_DEV:inst9|ACC[22]   ; FREQ_DEV:inst9|ACC[22]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; FREQ_DEV:inst9|ACC[18]   ; FREQ_DEV:inst9|ACC[18]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; FREQ_DEV:inst9|ACC[13]   ; FREQ_DEV:inst9|ACC[13]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; FREQ_DEV:inst9|ACC[11]   ; FREQ_DEV:inst9|ACC[11]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; FREQ_DEV:inst9|ACC[8]    ; FREQ_DEV:inst9|ACC[8]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; FREQ_DEV:inst9|ACC[5]    ; FREQ_DEV:inst9|ACC[5]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; FREQ_DEV:inst9|ACC[1]    ; FREQ_DEV:inst9|ACC[1]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; FREQ_DEV:inst9|ACC[30]   ; FREQ_DEV:inst9|ACC[30]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; FREQ_DEV:inst9|ACC[20]   ; FREQ_DEV:inst9|ACC[20]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; FREQ_DEV:inst9|ACC[19]   ; FREQ_DEV:inst9|ACC[19]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; FREQ_DEV:inst9|ACC[9]    ; FREQ_DEV:inst9|ACC[9]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; FREQ_DEV:inst9|ACC[29]   ; FREQ_DEV:inst9|ACC[29]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; FREQ_DEV:inst9|ACC[27]   ; FREQ_DEV:inst9|ACC[27]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; FREQ_DEV:inst9|ACC[24]   ; FREQ_DEV:inst9|ACC[24]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; FREQ_DEV:inst9|ACC[21]   ; FREQ_DEV:inst9|ACC[21]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; FREQ_DEV:inst9|ACC[17]   ; FREQ_DEV:inst9|ACC[17]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; FREQ_DEV:inst9|ACC[7]    ; FREQ_DEV:inst9|ACC[7]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; CNT32:inst|\B:Q1BASE[14] ; CNT32:inst|\B:Q1BASE[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; CNT32:inst|\B:Q1BASE[6]  ; CNT32:inst|\B:Q1BASE[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.054      ;
; 0.740 ; CNT32:inst|\B:Q1BASE[2]  ; CNT32:inst|\B:Q1BASE[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.054      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[22] ; CNT32:inst|\B:Q1BASE[22] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[16] ; CNT32:inst|\B:Q1BASE[16] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[15] ; CNT32:inst|\B:Q1BASE[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[13] ; CNT32:inst|\B:Q1BASE[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[12] ; CNT32:inst|\B:Q1BASE[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[10] ; CNT32:inst|\B:Q1BASE[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[8]  ; CNT32:inst|\B:Q1BASE[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[4]  ; CNT32:inst|\B:Q1BASE[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; CNT32:inst|\B:Q1BASE[3]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.055      ;
; 0.741 ; FREQ_DEV:inst9|ACC[25]   ; FREQ_DEV:inst9|ACC[25]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; FREQ_DEV:inst9|ACC[23]   ; FREQ_DEV:inst9|ACC[23]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; CNT32:inst|\B:Q1BASE[20] ; CNT32:inst|\B:Q1BASE[20] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; CNT32:inst|\B:Q1BASE[18] ; CNT32:inst|\B:Q1BASE[18] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; CNT32:inst|\B:Q1BASE[11] ; CNT32:inst|\B:Q1BASE[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.056      ;
; 0.742 ; CNT32:inst|\B:Q1BASE[5]  ; CNT32:inst|\B:Q1BASE[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[30] ; CNT32:inst|\B:Q1BASE[30] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[28] ; CNT32:inst|\B:Q1BASE[28] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[26] ; CNT32:inst|\B:Q1BASE[26] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[24] ; CNT32:inst|\B:Q1BASE[24] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[21] ; CNT32:inst|\B:Q1BASE[21] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[19] ; CNT32:inst|\B:Q1BASE[19] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[17] ; CNT32:inst|\B:Q1BASE[17] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[9]  ; CNT32:inst|\B:Q1BASE[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[7]  ; CNT32:inst|\B:Q1BASE[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.057      ;
; 0.744 ; CNT32:inst|\B:Q1BASE[27] ; CNT32:inst|\B:Q1BASE[27] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.057      ;
; 0.745 ; CNT32:inst|\B:Q1BASE[31] ; CNT32:inst|\B:Q1BASE[31] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.058      ;
; 0.745 ; CNT32:inst|\B:Q1BASE[25] ; CNT32:inst|\B:Q1BASE[25] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.058      ;
; 0.745 ; CNT32:inst|\B:Q1BASE[23] ; CNT32:inst|\B:Q1BASE[23] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.058      ;
; 0.755 ; FREQ_DEV:inst9|ACC[0]    ; FREQ_DEV:inst9|ACC[0]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.049      ;
; 0.931 ; FREQ_DEV:inst9|ACC[4]    ; FREQ_DEV:inst9|ACC[4]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.225      ;
; 0.931 ; FREQ_DEV:inst9|ACC[2]    ; FREQ_DEV:inst9|ACC[2]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.225      ;
; 0.937 ; FREQ_DEV:inst9|ACC[10]   ; FREQ_DEV:inst9|ACC[10]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.231      ;
; 0.939 ; FREQ_DEV:inst9|ACC[26]   ; FREQ_DEV:inst9|ACC[26]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.232      ;
; 0.940 ; FREQ_DEV:inst9|ACC[28]   ; FREQ_DEV:inst9|ACC[28]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.233      ;
; 1.013 ; CNT32:inst|\B:Q1BASE[0]  ; CNT32:inst|\B:Q1BASE[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.294      ;
; 1.086 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.400      ;
; 1.089 ; FREQ_DEV:inst9|ACC[3]    ; FREQ_DEV:inst9|ACC[4]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; FREQ_DEV:inst9|ACC[1]    ; FREQ_DEV:inst9|ACC[2]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.383      ;
; 1.090 ; FREQ_DEV:inst9|ACC[5]    ; FREQ_DEV:inst9|ACC[6]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; FREQ_DEV:inst9|ACC[13]   ; FREQ_DEV:inst9|ACC[14]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; FREQ_DEV:inst9|ACC[11]   ; FREQ_DEV:inst9|ACC[12]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; FREQ_DEV:inst9|ACC[9]    ; FREQ_DEV:inst9|ACC[10]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.384      ;
; 1.091 ; FREQ_DEV:inst9|ACC[15]   ; FREQ_DEV:inst9|ACC[16]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.383      ;
; 1.091 ; FREQ_DEV:inst9|ACC[17]   ; FREQ_DEV:inst9|ACC[18]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; FREQ_DEV:inst9|ACC[7]    ; FREQ_DEV:inst9|ACC[8]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.385      ;
; 1.091 ; FREQ_DEV:inst9|ACC[19]   ; FREQ_DEV:inst9|ACC[20]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; FREQ_DEV:inst9|ACC[21]   ; FREQ_DEV:inst9|ACC[22]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; FREQ_DEV:inst9|ACC[29]   ; FREQ_DEV:inst9|ACC[30]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; FREQ_DEV:inst9|ACC[27]   ; FREQ_DEV:inst9|ACC[28]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; FREQ_DEV:inst9|ACC[23]   ; FREQ_DEV:inst9|ACC[24]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; FREQ_DEV:inst9|ACC[25]   ; FREQ_DEV:inst9|ACC[26]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.386      ;
; 1.094 ; CNT32:inst|\B:Q1BASE[14] ; CNT32:inst|\B:Q1BASE[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.408      ;
; 1.094 ; CNT32:inst|\B:Q1BASE[2]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.408      ;
; 1.095 ; CNT32:inst|\B:Q1BASE[12] ; CNT32:inst|\B:Q1BASE[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.409      ;
; 1.095 ; CNT32:inst|\B:Q1BASE[10] ; CNT32:inst|\B:Q1BASE[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.409      ;
; 1.095 ; CNT32:inst|\B:Q1BASE[4]  ; CNT32:inst|\B:Q1BASE[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.409      ;
; 1.095 ; CNT32:inst|\B:Q1BASE[16] ; CNT32:inst|\B:Q1BASE[17] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.408      ;
; 1.095 ; CNT32:inst|\B:Q1BASE[8]  ; CNT32:inst|\B:Q1BASE[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.409      ;
; 1.095 ; CNT32:inst|\B:Q1BASE[6]  ; CNT32:inst|\B:Q1BASE[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.409      ;
; 1.095 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.102      ; 1.409      ;
; 1.096 ; CNT32:inst|\B:Q1BASE[20] ; CNT32:inst|\B:Q1BASE[21] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.409      ;
; 1.096 ; CNT32:inst|\B:Q1BASE[18] ; CNT32:inst|\B:Q1BASE[19] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.409      ;
; 1.096 ; CNT32:inst|\B:Q1BASE[22] ; CNT32:inst|\B:Q1BASE[23] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.409      ;
; 1.097 ; CNT32:inst|\B:Q1BASE[26] ; CNT32:inst|\B:Q1BASE[27] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.410      ;
; 1.097 ; CNT32:inst|\B:Q1BASE[30] ; CNT32:inst|\B:Q1BASE[31] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.410      ;
; 1.097 ; CNT32:inst|\B:Q1BASE[24] ; CNT32:inst|\B:Q1BASE[25] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.410      ;
; 1.098 ; FREQ_DEV:inst9|ACC[0]    ; FREQ_DEV:inst9|ACC[1]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; FREQ_DEV:inst9|ACC[6]    ; FREQ_DEV:inst9|ACC[7]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; FREQ_DEV:inst9|ACC[14]   ; FREQ_DEV:inst9|ACC[15]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; FREQ_DEV:inst9|ACC[12]   ; FREQ_DEV:inst9|ACC[13]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.393      ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                            ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.443 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.177      ;
; 0.447 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.181      ;
; 0.448 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.182      ;
; 0.453 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.187      ;
; 0.465 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[0]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.758      ;
; 0.469 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.202      ;
; 0.476 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.210      ;
; 0.477 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.211      ;
; 0.478 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.212      ;
; 0.482 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.216      ;
; 0.522 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.255      ;
; 0.760 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.493      ;
; 0.762 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.055      ;
; 0.764 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; CNT10:inst5|CNT[9] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.059      ;
; 0.769 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.502      ;
; 0.783 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.076      ;
; 0.788 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.521      ;
; 0.790 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.523      ;
; 0.797 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.530      ;
; 0.797 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.530      ;
; 0.808 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.101      ;
; 0.816 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.549      ;
; 0.832 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.479      ; 1.565      ;
; 0.963 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.697      ;
; 1.020 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.480      ; 1.754      ;
; 1.117 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.411      ;
; 1.125 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.420      ;
; 1.134 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.429      ;
; 1.151 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.444      ;
; 1.160 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.453      ;
; 1.248 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.542      ;
; 1.257 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.551      ;
; 1.265 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.560      ;
; 1.274 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.567      ;
; 1.276 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.569      ;
; 1.276 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.569      ;
; 1.291 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.584      ;
; 1.300 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.593      ;
; 1.388 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.682      ;
; 1.397 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.691      ;
; 1.405 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.698      ;
; 1.407 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.700      ;
; 1.414 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.707      ;
; 1.416 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.709      ;
; 1.431 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.724      ;
; 1.440 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.733      ;
; 1.528 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.821      ;
; 1.537 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.830      ;
; 1.545 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.838      ;
; 1.554 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.847      ;
; 1.571 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.864      ;
; 1.580 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.873      ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK1'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.497 ; CNT32:inst|\A:Q1[0]  ; CNT32:inst|\A:Q1[0]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 0.758      ;
; 0.793 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[2]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.054      ;
; 0.794 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.055      ;
; 0.795 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[8]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; CNT32:inst|\A:Q1[30] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.056      ;
; 0.796 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.057      ;
; 0.797 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[7]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; CNT32:inst|\A:Q1[31] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.058      ;
; 0.798 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.059      ;
; 0.813 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[1]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.074      ;
; 0.996 ; CNT32:inst|\A:Q1[6]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.049      ; 1.257      ;
; 1.020 ; CNT32:inst|\A:Q1[0]  ; CNT32:inst|\A:Q1[1]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.288      ;
; 1.040 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.416      ;
; 1.049 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.425      ;
; 1.140 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.408      ;
; 1.141 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.409      ;
; 1.141 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.409      ;
; 1.141 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.408      ;
; 1.141 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.409      ;
; 1.142 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.410      ;
; 1.142 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.410      ;
; 1.142 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.409      ;
; 1.143 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.410      ;
; 1.143 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.410      ;
; 1.143 ; CNT32:inst|\A:Q1[30] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.410      ;
; 1.144 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.411      ;
; 1.144 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.411      ;
; 1.144 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.411      ;
; 1.148 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.416      ;
; 1.149 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.417      ;
; 1.149 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.417      ;
; 1.149 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[2]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.417      ;
; 1.149 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.417      ;
; 1.150 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.417      ;
; 1.151 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[8]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.419      ;
; 1.151 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.419      ;
; 1.151 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.418      ;
; 1.151 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.418      ;
; 1.151 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.418      ;
; 1.151 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.418      ;
; 1.153 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.420      ;
; 1.153 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.420      ;
; 1.157 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.425      ;
; 1.158 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[7]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.426      ;
; 1.158 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.426      ;
; 1.158 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.426      ;
; 1.158 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.426      ;
; 1.159 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.426      ;
; 1.160 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.428      ;
; 1.160 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.428      ;
; 1.160 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.427      ;
; 1.160 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.427      ;
; 1.160 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.427      ;
; 1.160 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.427      ;
; 1.162 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.429      ;
; 1.162 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.429      ;
; 1.164 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.540      ;
; 1.173 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.549      ;
; 1.180 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.556      ;
; 1.181 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.557      ;
; 1.189 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.565      ;
; 1.190 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.164      ; 1.566      ;
; 1.271 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.539      ;
; 1.272 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.540      ;
; 1.272 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.540      ;
; 1.272 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.539      ;
; 1.273 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.541      ;
; 1.273 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.541      ;
; 1.273 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.540      ;
; 1.274 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.541      ;
; 1.274 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.541      ;
; 1.275 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.542      ;
; 1.275 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.542      ;
; 1.275 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.542      ;
; 1.280 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.548      ;
; 1.281 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.549      ;
; 1.281 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[7]  ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.549      ;
; 1.281 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.055      ; 1.548      ;
; 1.282 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.056      ; 1.550      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[16] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[17] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[18] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[19] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[20] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[21] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[22] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[23] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[24] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[25] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[26] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[27] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[28] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[30] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -7.226 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[31] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.366     ; 1.793      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[1]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[2]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[3]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[4]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[5]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[6]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[7]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[8]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[9]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[10] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[11] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[12] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[13] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[14] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.940 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[15] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.364     ; 1.509      ;
; -6.705 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[0]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.331     ; 1.307      ;
; -6.705 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[29] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -5.331     ; 1.307      ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK1'                                                                                        ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[16] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[17] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[18] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[19] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[20] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[21] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[22] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[23] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[24] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[25] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[26] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[27] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[28] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[29] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[30] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -4.043 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[31] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.649     ; 1.885      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[0]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[1]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[2]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[3]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[4]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[5]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[6]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[7]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[8]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[9]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[10] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[11] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[12] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[13] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[14] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
; -3.709 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[15] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.703     ; 1.497      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK1'                                                                                        ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[0]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[1]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[2]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[3]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[4]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[5]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[6]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[7]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[8]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[9]  ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[10] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[11] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[12] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[13] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[14] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 3.958 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[15] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.363     ; 1.337      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[16] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[17] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[18] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[19] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[20] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[21] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[22] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[23] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[24] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[25] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[26] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[27] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[28] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[29] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[30] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
; 4.216 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[31] ; ADDR[0]      ; CLK1        ; -0.500       ; -2.307     ; 1.651      ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                  ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 5.539 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[0]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.673     ; 1.198      ;
; 5.539 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[29] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.673     ; 1.198      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[1]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[2]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[3]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[4]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[5]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[6]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[7]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[8]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[9]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[10] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[11] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[12] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[13] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[14] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.721 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[15] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.707     ; 1.346      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[16] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[17] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[18] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[19] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[20] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[21] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[22] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[23] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[24] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[25] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[26] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[27] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[28] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[30] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
; 5.942 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[31] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.710     ; 1.564      ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                                          ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; 209.64 MHz ; 209.64 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 230.26 MHz ; 230.26 MHz      ; FREQ_DEV:inst9|ACC[31]                            ;                                                               ;
; 240.91 MHz ; 238.04 MHz      ; RD                                                ; limit due to minimum period restriction (tmin)                ;
; 267.67 MHz ; 250.0 MHz       ; CLK1                                              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 451.47 MHz ; 238.04 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[1] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; -5.030  ; -290.894      ;
; FREQ_DEV:inst9|ACC[31]                            ; -4.723  ; -305.337      ;
; RD                                                ; -4.076  ; -310.638      ;
; CLK1                                              ; -2.736  ; -58.017       ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 974.451 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.261 ; 0.000         ;
; RD                                                ; 0.297 ; 0.000         ;
; FREQ_DEV:inst9|ACC[31]                            ; 0.383 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.417 ; 0.000         ;
; CLK1                                              ; 0.445 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; -6.430 ; -200.481      ;
; CLK1                                              ; -3.484 ; -106.352      ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; CLK1                                              ; 3.421 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 4.828 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; RD                                                ; -3.201  ; -248.184      ;
; FREQ_DEV:inst9|ACC[31]                            ; -3.201  ; -213.878      ;
; CLK1                                              ; -3.000  ; -52.071       ;
; ADDR[0]                                           ; -3.000  ; -3.059        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 2.996   ; 0.000         ;
; INCLK                                             ; 9.943   ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 488.054 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -5.030 ; FREQ_WORD:inst7|OUTH[2]     ; FREQ_DEV:inst9|FREQ_WORD[18] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.863     ; 0.101      ;
; -5.029 ; FREQ_WORD:inst7|OUTH[5]     ; FREQ_DEV:inst9|FREQ_WORD[21] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.862     ; 0.101      ;
; -5.029 ; FREQ_WORD:inst7|OUTH[0]     ; FREQ_DEV:inst9|FREQ_WORD[16] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.862     ; 0.101      ;
; -5.027 ; FREQ_WORD:inst7|OUTH[9]     ; FREQ_DEV:inst9|FREQ_WORD[25] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.860     ; 0.101      ;
; -5.027 ; FREQ_WORD:inst7|OUTH[1]     ; FREQ_DEV:inst9|FREQ_WORD[17] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.860     ; 0.101      ;
; -5.026 ; FREQ_WORD:inst7|OUTH[15]    ; FREQ_DEV:inst9|FREQ_WORD[31] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.859     ; 0.101      ;
; -5.026 ; FREQ_WORD:inst7|OUTH[11]    ; FREQ_DEV:inst9|FREQ_WORD[27] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.859     ; 0.101      ;
; -5.025 ; FREQ_WORD:inst7|OUTH[13]    ; FREQ_DEV:inst9|FREQ_WORD[29] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.858     ; 0.101      ;
; -5.025 ; FREQ_WORD:inst7|OUTH[10]    ; FREQ_DEV:inst9|FREQ_WORD[26] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.858     ; 0.101      ;
; -5.025 ; FREQ_WORD:inst7|OUTH[7]     ; FREQ_DEV:inst9|FREQ_WORD[23] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.858     ; 0.101      ;
; -4.975 ; FREQ_WORD:inst7|OUTH[14]    ; FREQ_DEV:inst9|FREQ_WORD[30] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.808     ; 0.101      ;
; -4.973 ; FREQ_WORD:inst7|OUTH[6]     ; FREQ_DEV:inst9|FREQ_WORD[22] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.806     ; 0.101      ;
; -4.835 ; FREQ_WORD:inst7|OUTH[12]    ; FREQ_DEV:inst9|FREQ_WORD[28] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.668     ; 0.101      ;
; -4.834 ; FREQ_WORD:inst7|OUTH[8]     ; FREQ_DEV:inst9|FREQ_WORD[24] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.667     ; 0.101      ;
; -4.834 ; FREQ_WORD:inst7|OUTH[4]     ; FREQ_DEV:inst9|FREQ_WORD[20] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.667     ; 0.101      ;
; -4.816 ; FREQ_WORD:inst7|OUTH[3]     ; FREQ_DEV:inst9|FREQ_WORD[19] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.649     ; 0.101      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[30]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[28]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[27]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[26]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[25]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[24]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[23]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[22]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[21]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[20]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[19]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[18]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[17]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[16]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.438 ; inst2                       ; CNT32:inst|\B:Q1BASE[31]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.857      ;
; -4.414 ; FREQ_WORD:inst7|OUTL[14]    ; FREQ_DEV:inst9|FREQ_WORD[14] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.247     ; 0.101      ;
; -4.414 ; FREQ_WORD:inst7|OUTL[9]     ; FREQ_DEV:inst9|FREQ_WORD[9]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.247     ; 0.101      ;
; -4.414 ; FREQ_WORD:inst7|OUTL[5]     ; FREQ_DEV:inst9|FREQ_WORD[5]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.247     ; 0.101      ;
; -4.412 ; FREQ_WORD:inst7|OUTL[0]     ; FREQ_DEV:inst9|FREQ_WORD[0]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.245     ; 0.101      ;
; -4.410 ; FREQ_WORD:inst7|OUTL[10]    ; FREQ_DEV:inst9|FREQ_WORD[10] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.243     ; 0.101      ;
; -4.409 ; FREQ_WORD:inst7|OUTL[4]     ; FREQ_DEV:inst9|FREQ_WORD[4]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.242     ; 0.101      ;
; -4.409 ; FREQ_WORD:inst7|OUTL[3]     ; FREQ_DEV:inst9|FREQ_WORD[3]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.242     ; 0.101      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[15]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[14]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[13]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[12]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[11]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[10]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[9]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[8]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[7]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[6]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[5]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[4]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[3]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[2]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.387 ; inst2                       ; CNT32:inst|\B:Q1BASE[1]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.515     ; 1.806      ;
; -4.337 ; inst2                       ; CNT32:inst|\B:Q1BASE[29]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.485     ; 1.786      ;
; -4.337 ; inst2                       ; CNT32:inst|\B:Q1BASE[0]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.485     ; 1.786      ;
; -4.250 ; FREQ_WORD:inst7|OUTL[6]     ; FREQ_DEV:inst9|FREQ_WORD[6]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.083     ; 0.101      ;
; -4.249 ; FREQ_WORD:inst7|OUTL[8]     ; FREQ_DEV:inst9|FREQ_WORD[8]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.082     ; 0.101      ;
; -4.248 ; FREQ_WORD:inst7|OUTL[13]    ; FREQ_DEV:inst9|FREQ_WORD[13] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.081     ; 0.101      ;
; -4.248 ; FREQ_WORD:inst7|OUTL[11]    ; FREQ_DEV:inst9|FREQ_WORD[11] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.081     ; 0.101      ;
; -4.248 ; FREQ_WORD:inst7|OUTL[7]     ; FREQ_DEV:inst9|FREQ_WORD[7]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.081     ; 0.101      ;
; -4.248 ; FREQ_WORD:inst7|OUTL[2]     ; FREQ_DEV:inst9|FREQ_WORD[2]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.081     ; 0.101      ;
; -4.248 ; FREQ_WORD:inst7|OUTL[1]     ; FREQ_DEV:inst9|FREQ_WORD[1]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.081     ; 0.101      ;
; -4.246 ; FREQ_WORD:inst7|OUTL[12]    ; FREQ_DEV:inst9|FREQ_WORD[12] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.079     ; 0.101      ;
; -4.155 ; FREQ_WORD:inst7|OUTL[15]    ; FREQ_DEV:inst9|FREQ_WORD[15] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.988     ; 0.101      ;
; -1.287 ; FREQ_DEV:inst9|ACC[31]      ; FREQ_DEV:inst9|ACC[31]       ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; 0.110      ; 1.581      ;
; -1.169 ; FREQ_DEV:inst9|ACC[31]      ; FREQ_DEV:inst9|ACC[31]       ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; 0.110      ; 1.463      ;
; 1.896  ; CNT32:inst|\B:Q1BASE[0]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.094     ; 4.678      ;
; 2.034  ; CNT32:inst|\B:Q1BASE[2]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.572      ;
; 2.138  ; CNT32:inst|\B:Q1BASE[1]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.468      ;
; 2.159  ; CNT32:inst|\B:Q1BASE[4]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.447      ;
; 2.242  ; CNT32:inst|\B:Q1BASE[3]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.364      ;
; 2.267  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.822      ;
; 2.288  ; CNT32:inst|\B:Q1BASE[6]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.318      ;
; 2.368  ; CNT32:inst|\B:Q1BASE[5]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.238      ;
; 2.391  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.698      ;
; 2.393  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.696      ;
; 2.410  ; CNT32:inst|\B:Q1BASE[8]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.196      ;
; 2.432  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.657      ;
; 2.450  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.639      ;
; 2.477  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.612      ;
; 2.500  ; CNT32:inst|\B:Q1BASE[7]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.106      ;
; 2.517  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.572      ;
; 2.519  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[27]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.570      ;
; 2.521  ; FREQ_DEV:inst9|FREQ_WORD[4] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.568      ;
; 2.536  ; CNT32:inst|\B:Q1BASE[10]    ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 4.070      ;
; 2.556  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.533      ;
; 2.558  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.531      ;
; 2.575  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.514      ;
; 2.576  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.513      ;
; 2.603  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.486      ;
; 2.606  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.483      ;
; 2.626  ; CNT32:inst|\B:Q1BASE[9]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 3.980      ;
; 2.643  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[27]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.446      ;
; 2.645  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[25]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.444      ;
; 2.647  ; FREQ_DEV:inst9|FREQ_WORD[4] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.442      ;
; 2.663  ; CNT32:inst|\B:Q1BASE[12]    ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 3.943      ;
; 2.682  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.407      ;
; 2.684  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[26]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.405      ;
; 2.686  ; FREQ_DEV:inst9|FREQ_WORD[4] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.403      ;
; 2.701  ; FREQ_DEV:inst9|FREQ_WORD[5] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.579     ; 3.388      ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FREQ_DEV:inst9|ACC[31]'                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -4.723 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 2.751      ;
; -4.723 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 2.751      ;
; -4.723 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 2.751      ;
; -4.723 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 2.751      ;
; -4.723 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 2.751      ;
; -4.723 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 2.751      ;
; -4.714 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.116     ; 3.127      ;
; -4.713 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.121     ; 3.121      ;
; -4.713 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.121     ; 3.121      ;
; -4.700 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.118     ; 3.111      ;
; -4.699 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.123     ; 3.105      ;
; -4.699 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.123     ; 3.105      ;
; -4.622 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.642      ;
; -4.622 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.642      ;
; -4.622 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.642      ;
; -4.622 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.642      ;
; -4.622 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.642      ;
; -4.622 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.642      ;
; -4.588 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 2.609      ;
; -4.587 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 2.608      ;
; -4.554 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.114     ; 2.969      ;
; -4.553 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.119     ; 2.963      ;
; -4.553 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.119     ; 2.963      ;
; -4.515 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 2.536      ;
; -4.481 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 2.516      ;
; -4.481 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 2.516      ;
; -4.481 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 2.516      ;
; -4.481 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 2.516      ;
; -4.402 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.458     ; 2.436      ;
; -4.402 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.458     ; 2.436      ;
; -4.402 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.458     ; 2.436      ;
; -4.402 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.458     ; 2.436      ;
; -4.402 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.458     ; 2.436      ;
; -4.402 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.458     ; 2.436      ;
; -4.318 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 2.339      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.311 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.331      ;
; -4.276 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 2.311      ;
; -4.276 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 2.311      ;
; -4.213 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.104     ; 2.638      ;
; -4.212 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.109     ; 2.632      ;
; -4.212 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.109     ; 2.632      ;
; -4.199 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.472     ; 2.219      ;
; -4.187 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 2.208      ;
; -4.169 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 2.190      ;
; -4.156 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 2.184      ;
; -3.874 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 1.909      ;
; -3.873 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 1.908      ;
; -3.871 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.025     ; 2.338      ;
; -3.862 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 1.897      ;
; -3.777 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 1.798      ;
; -3.776 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.471     ; 1.797      ;
; -3.765 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 1.793      ;
; -3.761 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.464     ; 1.789      ;
; -3.467 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 1.502      ;
; -3.466 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -2.457     ; 1.501      ;
; -3.343 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.266      ;
; -3.343 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.266      ;
; -3.343 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.266      ;
; -3.343 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.266      ;
; -3.343 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.266      ;
; -3.343 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.266      ;
; -3.174 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.271      ; 4.484      ;
; -3.173 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.266      ; 4.478      ;
; -3.173 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.266      ; 4.478      ;
; -3.157 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.080      ;
; -3.157 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.080      ;
; -3.157 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.080      ;
; -3.157 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.080      ;
; -3.157 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.080      ;
; -3.157 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.079     ; 4.080      ;
; -3.101 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.072     ; 4.031      ;
; -3.101 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.072     ; 4.031      ;
; -3.101 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.072     ; 4.031      ;
; -3.101 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.072     ; 4.031      ;
; -3.022 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.073     ; 3.951      ;
; -3.022 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.073     ; 3.951      ;
; -3.022 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.073     ; 3.951      ;
; -3.022 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.073     ; 3.951      ;
; -3.022 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.073     ; 3.951      ;
; -3.022 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.073     ; 3.951      ;
; -3.003 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.072     ; 3.933      ;
; -3.003 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.072     ; 3.933      ;
; -2.988 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.271      ; 4.298      ;
; -2.987 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.266      ; 4.292      ;
; -2.987 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.266      ; 4.292      ;
; -2.963 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.071     ; 3.894      ;
; -2.962 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.071     ; 3.893      ;
; -2.958 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.071     ; 3.889      ;
; -2.957 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.071     ; 3.888      ;
; -2.924 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.071     ; 3.855      ;
; -2.919 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.071     ; 3.850      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RD'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.076 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; ADDR[0]      ; RD          ; 1.000        ; -2.846     ; 2.222      ;
; -4.041 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; ADDR[0]      ; RD          ; 1.000        ; -3.035     ; 1.998      ;
; -4.040 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; ADDR[0]      ; RD          ; 1.000        ; -3.035     ; 1.997      ;
; -4.038 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; ADDR[0]      ; RD          ; 1.000        ; -3.035     ; 1.995      ;
; -3.908 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.995     ; 1.905      ;
; -3.908 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                       ; ADDR[0]      ; RD          ; 1.000        ; -2.995     ; 1.905      ;
; -3.822 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; ADDR[0]      ; RD          ; 1.000        ; -2.801     ; 2.013      ;
; -3.821 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; ADDR[0]      ; RD          ; 1.000        ; -2.801     ; 2.012      ;
; -3.815 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; ADDR[0]      ; RD          ; 1.000        ; -2.801     ; 2.006      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[5]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[6]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[7]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[8]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[9]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[10]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[11]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[12]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.799 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[13]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.163     ; 2.550      ;
; -3.796 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; ADDR[0]      ; RD          ; 1.000        ; -2.626     ; 2.162      ;
; -3.727 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[0]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.370     ; 2.271      ;
; -3.727 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[1]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.370     ; 2.271      ;
; -3.727 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[2]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.370     ; 2.271      ;
; -3.727 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[3]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.370     ; 2.271      ;
; -3.727 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[4]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.370     ; 2.271      ;
; -3.685 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                    ; ADDR[0]      ; RD          ; 1.000        ; -2.846     ; 1.831      ;
; -3.684 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                    ; ADDR[0]      ; RD          ; 1.000        ; -2.846     ; 1.830      ;
; -3.664 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                    ; ADDR[0]      ; RD          ; 1.000        ; -2.990     ; 1.666      ;
; -3.664 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.990     ; 1.666      ;
; -3.664 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.990     ; 1.666      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[5]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[6]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[7]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[8]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[9]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[10]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[11]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[12]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.662 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[13]                          ; ADDR[0]      ; RD          ; 1.000        ; -2.203     ; 2.373      ;
; -3.644 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                    ; ADDR[0]      ; RD          ; 1.000        ; -3.035     ; 1.601      ;
; -3.643 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                    ; ADDR[0]      ; RD          ; 1.000        ; -3.035     ; 1.600      ;
; -3.620 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                    ; ADDR[0]      ; RD          ; 1.000        ; -3.035     ; 1.577      ;
; -3.571 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                       ; ADDR[0]      ; RD          ; 1.000        ; -2.840     ; 1.723      ;
; -3.571 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]               ; ADDR[0]      ; RD          ; 1.000        ; -2.840     ; 1.723      ;
; -3.571 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]               ; ADDR[0]      ; RD          ; 1.000        ; -2.840     ; 1.723      ;
; -3.571 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.840     ; 1.723      ;
; -3.571 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.840     ; 1.723      ;
; -3.535 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]               ; ADDR[0]      ; RD          ; 1.000        ; -2.500     ; 2.027      ;
; -3.490 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                    ; ADDR[0]      ; RD          ; 1.000        ; -2.626     ; 1.856      ;
; -3.490 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                    ; ADDR[0]      ; RD          ; 1.000        ; -2.626     ; 1.856      ;
; -3.419 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                    ; ADDR[0]      ; RD          ; 1.000        ; -2.801     ; 1.610      ;
; -3.419 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                    ; ADDR[0]      ; RD          ; 1.000        ; -2.801     ; 1.610      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]               ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]               ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                               ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.410 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.978     ; 1.424      ;
; -3.355 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -2.156     ; 2.228      ;
; -3.284 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.586     ; 1.690      ;
; -3.284 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                    ; ADDR[0]      ; RD          ; 1.000        ; -2.586     ; 1.690      ;
; -3.284 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.586     ; 1.690      ;
; -3.278 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -2.363     ; 1.944      ;
; -3.276 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                    ; ADDR[0]      ; RD          ; 1.000        ; -2.846     ; 1.422      ;
; -3.243 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                    ; ADDR[0]      ; RD          ; 1.000        ; -2.626     ; 1.609      ;
; -3.218 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[0]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.143     ; 1.989      ;
; -3.218 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[1]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.143     ; 1.989      ;
; -3.218 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[2]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.143     ; 1.989      ;
; -3.218 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[3]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.143     ; 1.989      ;
; -3.218 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[4]                           ; ADDR[0]      ; RD          ; 1.000        ; -2.143     ; 1.989      ;
; -3.184 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                    ; ADDR[0]      ; RD          ; 1.000        ; -2.626     ; 1.550      ;
; -3.176 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -2.196     ; 2.009      ;
; -3.151 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.261     ; 3.912      ;
; -3.150 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.261     ; 3.911      ;
; -3.150 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.261     ; 3.911      ;
; -3.149 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.261     ; 3.910      ;
; -3.144 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.261     ; 3.905      ;
; -3.143 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.261     ; 3.904      ;
; -3.121 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                   ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; 0.072      ; 4.215      ;
; -3.116 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.077     ; 4.061      ;
; -3.115 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.077     ; 4.060      ;
; -3.086 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                   ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.117     ; 3.991      ;
; -3.085 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                   ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.117     ; 3.990      ;
; -3.084 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.219     ; 3.887      ;
; -3.084 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.219     ; 3.887      ;
; -3.083 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.219     ; 3.886      ;
; -3.083 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.219     ; 3.886      ;
; -3.083 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                   ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.117     ; 3.988      ;
; -3.077 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.219     ; 3.880      ;
; -3.077 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.219     ; 3.880      ;
; -3.049 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.035     ; 4.036      ;
; -3.049 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.035     ; 4.036      ;
; -3.046 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[5]  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; 0.120      ; 4.188      ;
; -3.042 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]               ; ADDR[0]      ; RD          ; 1.000        ; -2.615     ; 1.419      ;
; -3.042 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.615     ; 1.419      ;
; -3.042 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                               ; ADDR[0]      ; RD          ; 1.000        ; -2.615     ; 1.419      ;
; -3.042 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                ; ADDR[0]      ; RD          ; 1.000        ; -2.615     ; 1.419      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK1'                                                                                            ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.736 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.708      ;
; -2.697 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.669      ;
; -2.610 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.582      ;
; -2.571 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.543      ;
; -2.561 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.533      ;
; -2.484 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.456      ;
; -2.481 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.453      ;
; -2.470 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.442      ;
; -2.454 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.426      ;
; -2.445 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.417      ;
; -2.435 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.407      ;
; -2.435 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.407      ;
; -2.396 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.368      ;
; -2.358 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.330      ;
; -2.355 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.327      ;
; -2.352 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.324      ;
; -2.352 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.324      ;
; -2.344 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.316      ;
; -2.328 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.300      ;
; -2.319 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.291      ;
; -2.309 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.281      ;
; -2.309 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.281      ;
; -2.289 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.261      ;
; -2.270 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.242      ;
; -2.270 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.242      ;
; -2.232 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.204      ;
; -2.229 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.201      ;
; -2.227 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.199      ;
; -2.226 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.198      ;
; -2.226 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.198      ;
; -2.226 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.198      ;
; -2.218 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.190      ;
; -2.202 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.174      ;
; -2.193 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.165      ;
; -2.184 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.156      ;
; -2.183 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.155      ;
; -2.183 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.155      ;
; -2.163 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.135      ;
; -2.144 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.116      ;
; -2.144 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.116      ;
; -2.106 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.078      ;
; -2.105 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.077      ;
; -2.103 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.075      ;
; -2.101 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.073      ;
; -2.100 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.072      ;
; -2.100 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.072      ;
; -2.100 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.072      ;
; -2.094 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.066      ;
; -2.092 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.064      ;
; -2.076 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.048      ;
; -2.067 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.039      ;
; -2.058 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.030      ;
; -2.058 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.030      ;
; -2.057 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.029      ;
; -2.057 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.029      ;
; -2.037 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 3.009      ;
; -2.019 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.991      ;
; -2.018 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.990      ;
; -2.018 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.990      ;
; -1.980 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.952      ;
; -1.979 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.951      ;
; -1.979 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.951      ;
; -1.977 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.949      ;
; -1.975 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.947      ;
; -1.974 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.946      ;
; -1.974 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.946      ;
; -1.974 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.946      ;
; -1.968 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.940      ;
; -1.968 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.940      ;
; -1.966 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.938      ;
; -1.950 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.922      ;
; -1.941 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.913      ;
; -1.932 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.904      ;
; -1.932 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.904      ;
; -1.932 ; CNT32:inst|\A:Q1[12]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.904      ;
; -1.931 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.903      ;
; -1.931 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.903      ;
; -1.911 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.883      ;
; -1.893 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.865      ;
; -1.893 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.865      ;
; -1.892 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.864      ;
; -1.892 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.864      ;
; -1.884 ; STM32_IN:inst1|DBOUT[1] ; inst2                ; ADDR[0]      ; CLK1        ; 0.500        ; -2.275     ; 0.101      ;
; -1.854 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.826      ;
; -1.853 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.825      ;
; -1.853 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.825      ;
; -1.851 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.823      ;
; -1.849 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.821      ;
; -1.849 ; CNT32:inst|\A:Q1[11]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.821      ;
; -1.848 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.820      ;
; -1.848 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.820      ;
; -1.848 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.820      ;
; -1.848 ; CNT32:inst|\A:Q1[11]    ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.820      ;
; -1.842 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.814      ;
; -1.842 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.814      ;
; -1.840 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.812      ;
; -1.824 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.796      ;
; -1.815 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.787      ;
; -1.806 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.778      ;
; -1.806 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.050     ; 2.778      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                              ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                                                                                                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 974.451 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 2.145      ;
; 974.502 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 2.094      ;
; 974.513 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 2.083      ;
; 974.530 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 2.066      ;
; 974.531 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 2.065      ;
; 974.572 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 2.024      ;
; 974.577 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 2.019      ;
; 974.616 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.980      ;
; 974.628 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.968      ;
; 974.639 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.957      ;
; 974.652 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.944      ;
; 974.656 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.940      ;
; 974.657 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.939      ;
; 974.662 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.934      ;
; 974.698 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.898      ;
; 974.698 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.898      ;
; 974.703 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.893      ;
; 974.737 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.859      ;
; 974.742 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.854      ;
; 974.754 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.842      ;
; 974.765 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.831      ;
; 974.778 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.818      ;
; 974.778 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.818      ;
; 974.782 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.814      ;
; 974.783 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.813      ;
; 974.788 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.808      ;
; 974.789 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.807      ;
; 974.824 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.772      ;
; 974.824 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.772      ;
; 974.825 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.771      ;
; 974.829 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.767      ;
; 974.863 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.733      ;
; 974.863 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.733      ;
; 974.868 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.728      ;
; 974.880 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.716      ;
; 974.891 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.705      ;
; 974.904 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.692      ;
; 974.904 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.692      ;
; 974.907 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.689      ;
; 974.908 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.688      ;
; 974.908 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.688      ;
; 974.909 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.687      ;
; 974.914 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.682      ;
; 974.915 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.681      ;
; 975.147 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.839      ;
; 975.224 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.762      ;
; 975.395 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.589      ;
; 975.399 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.585      ;
; 975.411 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.185      ;
; 975.427 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.169      ;
; 975.428 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.168      ;
; 975.431 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.553      ;
; 975.434 ; CNT10:inst5|CNT[9] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.162      ;
; 975.434 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.162      ;
; 975.435 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.161      ;
; 975.436 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.548      ;
; 975.442 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.542      ;
; 975.442 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.542      ;
; 975.447 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.149      ;
; 975.447 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.149      ;
; 975.448 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.148      ;
; 975.450 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 1.146      ;
; 975.475 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.509      ;
; 975.481 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.503      ;
; 975.746 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.238      ;
; 975.771 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.215      ;
; 975.776 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.210      ;
; 975.776 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.210      ;
; 975.783 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.203      ;
; 975.792 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.194      ;
; 975.806 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.279      ; 1.178      ;
; 975.812 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.174      ;
; 975.818 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.168      ;
; 975.826 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[0]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.072     ; 0.770      ;
; 975.829 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.281      ; 1.157      ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.261 ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.485      ; 1.291      ;
; 0.380 ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.485      ; 1.410      ;
; 0.395 ; CNT32:inst|\B:Q1BASE[0]  ; CNT32:inst|\B:Q1BASE[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.684      ;
; 0.683 ; FREQ_DEV:inst9|ACC[6]    ; FREQ_DEV:inst9|ACC[6]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; FREQ_DEV:inst9|ACC[22]   ; FREQ_DEV:inst9|ACC[22]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; FREQ_DEV:inst9|ACC[15]   ; FREQ_DEV:inst9|ACC[15]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; CNT32:inst|\B:Q1BASE[6]  ; CNT32:inst|\B:Q1BASE[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; FREQ_DEV:inst9|ACC[16]   ; FREQ_DEV:inst9|ACC[16]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; FREQ_DEV:inst9|ACC[14]   ; FREQ_DEV:inst9|ACC[14]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; FREQ_DEV:inst9|ACC[13]   ; FREQ_DEV:inst9|ACC[13]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; FREQ_DEV:inst9|ACC[11]   ; FREQ_DEV:inst9|ACC[11]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; FREQ_DEV:inst9|ACC[5]    ; FREQ_DEV:inst9|ACC[5]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; FREQ_DEV:inst9|ACC[3]    ; FREQ_DEV:inst9|ACC[3]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; CNT32:inst|\B:Q1BASE[15] ; CNT32:inst|\B:Q1BASE[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; FREQ_DEV:inst9|ACC[29]   ; FREQ_DEV:inst9|ACC[29]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; FREQ_DEV:inst9|ACC[21]   ; FREQ_DEV:inst9|ACC[21]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; FREQ_DEV:inst9|ACC[19]   ; FREQ_DEV:inst9|ACC[19]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; FREQ_DEV:inst9|ACC[18]   ; FREQ_DEV:inst9|ACC[18]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; FREQ_DEV:inst9|ACC[12]   ; FREQ_DEV:inst9|ACC[12]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; FREQ_DEV:inst9|ACC[8]    ; FREQ_DEV:inst9|ACC[8]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; CNT32:inst|\B:Q1BASE[22] ; CNT32:inst|\B:Q1BASE[22] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; CNT32:inst|\B:Q1BASE[14] ; CNT32:inst|\B:Q1BASE[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; CNT32:inst|\B:Q1BASE[13] ; CNT32:inst|\B:Q1BASE[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; CNT32:inst|\B:Q1BASE[11] ; CNT32:inst|\B:Q1BASE[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; CNT32:inst|\B:Q1BASE[5]  ; CNT32:inst|\B:Q1BASE[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; CNT32:inst|\B:Q1BASE[3]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; CNT32:inst|\B:Q1BASE[2]  ; CNT32:inst|\B:Q1BASE[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; FREQ_DEV:inst9|ACC[30]   ; FREQ_DEV:inst9|ACC[30]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; FREQ_DEV:inst9|ACC[27]   ; FREQ_DEV:inst9|ACC[27]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; FREQ_DEV:inst9|ACC[24]   ; FREQ_DEV:inst9|ACC[24]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; FREQ_DEV:inst9|ACC[20]   ; FREQ_DEV:inst9|ACC[20]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; FREQ_DEV:inst9|ACC[1]    ; FREQ_DEV:inst9|ACC[1]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; CNT32:inst|\B:Q1BASE[19] ; CNT32:inst|\B:Q1BASE[19] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; CNT32:inst|\B:Q1BASE[18] ; CNT32:inst|\B:Q1BASE[18] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; CNT32:inst|\B:Q1BASE[16] ; CNT32:inst|\B:Q1BASE[16] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; CNT32:inst|\B:Q1BASE[12] ; CNT32:inst|\B:Q1BASE[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; CNT32:inst|\B:Q1BASE[10] ; CNT32:inst|\B:Q1BASE[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; CNT32:inst|\B:Q1BASE[8]  ; CNT32:inst|\B:Q1BASE[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; CNT32:inst|\B:Q1BASE[4]  ; CNT32:inst|\B:Q1BASE[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; FREQ_DEV:inst9|ACC[17]   ; FREQ_DEV:inst9|ACC[17]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; CNT32:inst|\B:Q1BASE[28] ; CNT32:inst|\B:Q1BASE[28] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; CNT32:inst|\B:Q1BASE[27] ; CNT32:inst|\B:Q1BASE[27] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; CNT32:inst|\B:Q1BASE[21] ; CNT32:inst|\B:Q1BASE[21] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; CNT32:inst|\B:Q1BASE[20] ; CNT32:inst|\B:Q1BASE[20] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; FREQ_DEV:inst9|ACC[9]    ; FREQ_DEV:inst9|ACC[9]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; FREQ_DEV:inst9|ACC[7]    ; FREQ_DEV:inst9|ACC[7]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; CNT32:inst|\B:Q1BASE[30] ; CNT32:inst|\B:Q1BASE[30] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; CNT32:inst|\B:Q1BASE[26] ; CNT32:inst|\B:Q1BASE[26] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; CNT32:inst|\B:Q1BASE[24] ; CNT32:inst|\B:Q1BASE[24] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; FREQ_DEV:inst9|ACC[25]   ; FREQ_DEV:inst9|ACC[25]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; FREQ_DEV:inst9|ACC[23]   ; FREQ_DEV:inst9|ACC[23]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; CNT32:inst|\B:Q1BASE[31] ; CNT32:inst|\B:Q1BASE[31] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.977      ;
; 0.691 ; CNT32:inst|\B:Q1BASE[17] ; CNT32:inst|\B:Q1BASE[17] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.977      ;
; 0.691 ; CNT32:inst|\B:Q1BASE[9]  ; CNT32:inst|\B:Q1BASE[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.978      ;
; 0.691 ; CNT32:inst|\B:Q1BASE[7]  ; CNT32:inst|\B:Q1BASE[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.978      ;
; 0.693 ; CNT32:inst|\B:Q1BASE[25] ; CNT32:inst|\B:Q1BASE[25] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; CNT32:inst|\B:Q1BASE[23] ; CNT32:inst|\B:Q1BASE[23] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.979      ;
; 0.694 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.981      ;
; 0.706 ; FREQ_DEV:inst9|ACC[0]    ; FREQ_DEV:inst9|ACC[0]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.846 ; FREQ_DEV:inst9|ACC[10]   ; FREQ_DEV:inst9|ACC[10]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.114      ;
; 0.847 ; FREQ_DEV:inst9|ACC[28]   ; FREQ_DEV:inst9|ACC[28]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.115      ;
; 0.847 ; FREQ_DEV:inst9|ACC[26]   ; FREQ_DEV:inst9|ACC[26]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.115      ;
; 0.849 ; FREQ_DEV:inst9|ACC[4]    ; FREQ_DEV:inst9|ACC[4]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.117      ;
; 0.849 ; FREQ_DEV:inst9|ACC[2]    ; FREQ_DEV:inst9|ACC[2]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.117      ;
; 0.901 ; CNT32:inst|\B:Q1BASE[0]  ; CNT32:inst|\B:Q1BASE[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.158      ;
; 0.994 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.281      ;
; 1.004 ; FREQ_DEV:inst9|ACC[0]    ; FREQ_DEV:inst9|ACC[1]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; FREQ_DEV:inst9|ACC[6]    ; FREQ_DEV:inst9|ACC[7]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; FREQ_DEV:inst9|ACC[5]    ; FREQ_DEV:inst9|ACC[6]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; FREQ_DEV:inst9|ACC[14]   ; FREQ_DEV:inst9|ACC[15]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; FREQ_DEV:inst9|ACC[15]   ; FREQ_DEV:inst9|ACC[16]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.272      ;
; 1.005 ; FREQ_DEV:inst9|ACC[13]   ; FREQ_DEV:inst9|ACC[14]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; FREQ_DEV:inst9|ACC[11]   ; FREQ_DEV:inst9|ACC[12]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; FREQ_DEV:inst9|ACC[16]   ; FREQ_DEV:inst9|ACC[17]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; FREQ_DEV:inst9|ACC[22]   ; FREQ_DEV:inst9|ACC[23]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; FREQ_DEV:inst9|ACC[3]    ; FREQ_DEV:inst9|ACC[4]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; FREQ_DEV:inst9|ACC[30]   ; FREQ_DEV:inst9|ACC[31]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; FREQ_DEV:inst9|ACC[21]   ; FREQ_DEV:inst9|ACC[22]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; FREQ_DEV:inst9|ACC[12]   ; FREQ_DEV:inst9|ACC[13]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; FREQ_DEV:inst9|ACC[20]   ; FREQ_DEV:inst9|ACC[21]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; FREQ_DEV:inst9|ACC[18]   ; FREQ_DEV:inst9|ACC[19]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; FREQ_DEV:inst9|ACC[29]   ; FREQ_DEV:inst9|ACC[30]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; FREQ_DEV:inst9|ACC[19]   ; FREQ_DEV:inst9|ACC[20]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; FREQ_DEV:inst9|ACC[8]    ; FREQ_DEV:inst9|ACC[9]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; CNT32:inst|\B:Q1BASE[5]  ; CNT32:inst|\B:Q1BASE[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.293      ;
; 1.006 ; CNT32:inst|\B:Q1BASE[13] ; CNT32:inst|\B:Q1BASE[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.293      ;
; 1.006 ; CNT32:inst|\B:Q1BASE[15] ; CNT32:inst|\B:Q1BASE[16] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.292      ;
; 1.006 ; CNT32:inst|\B:Q1BASE[11] ; CNT32:inst|\B:Q1BASE[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.293      ;
; 1.006 ; CNT32:inst|\B:Q1BASE[3]  ; CNT32:inst|\B:Q1BASE[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.293      ;
; 1.007 ; CNT32:inst|\B:Q1BASE[6]  ; CNT32:inst|\B:Q1BASE[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.294      ;
; 1.007 ; CNT32:inst|\B:Q1BASE[19] ; CNT32:inst|\B:Q1BASE[20] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.293      ;
; 1.007 ; FREQ_DEV:inst9|ACC[27]   ; FREQ_DEV:inst9|ACC[28]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.275      ;
; 1.008 ; CNT32:inst|\B:Q1BASE[17] ; CNT32:inst|\B:Q1BASE[18] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.294      ;
; 1.008 ; FREQ_DEV:inst9|ACC[24]   ; FREQ_DEV:inst9|ACC[25]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.276      ;
; 1.008 ; CNT32:inst|\B:Q1BASE[21] ; CNT32:inst|\B:Q1BASE[22] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.294      ;
; 1.008 ; CNT32:inst|\B:Q1BASE[27] ; CNT32:inst|\B:Q1BASE[28] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 1.294      ;
; 1.008 ; FREQ_DEV:inst9|ACC[1]    ; FREQ_DEV:inst9|ACC[2]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.276      ;
; 1.009 ; FREQ_DEV:inst9|ACC[17]   ; FREQ_DEV:inst9|ACC[18]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.296      ;
; 1.009 ; CNT32:inst|\B:Q1BASE[9]  ; CNT32:inst|\B:Q1BASE[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.296      ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RD'                                                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.596      ; 1.123      ;
; 0.321 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.985      ; 1.536      ;
; 0.323 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.985      ; 1.538      ;
; 0.334 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.596      ; 1.160      ;
; 0.342 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.985      ; 1.557      ;
; 0.347 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.596      ; 1.173      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.432 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.669      ;
; 0.439 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; RD           ; RD          ; 0.000        ; 0.261      ; 0.895      ;
; 0.448 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                   ; RD           ; RD          ; 0.000        ; 0.261      ; 0.904      ;
; 0.457 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.596      ; 1.283      ;
; 0.458 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.796      ; 1.484      ;
; 0.458 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.709      ; 1.397      ;
; 0.463 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.709      ; 1.402      ;
; 0.472 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; RD           ; RD          ; 0.000        ; 0.261      ; 0.928      ;
; 0.473 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                   ; RD           ; RD          ; 0.000        ; 0.261      ; 0.929      ;
; 0.493 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe13a[9]  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; RD           ; RD          ; 0.000        ; 0.050      ; 0.738      ;
; 0.510 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.556      ; 1.296      ;
; 0.524 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.596      ; 1.350      ;
; 0.525 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.017      ; 0.737      ;
; 0.530 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.627      ; 1.352      ;
; 0.531 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.985      ; 1.746      ;
; 0.552 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.438      ; 1.185      ;
; 0.554 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.796      ; 1.580      ;
; 0.583 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                   ; RD           ; RD          ; 0.000        ; 0.117      ; 0.895      ;
; 0.602 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.534      ; 1.366      ;
; 0.603 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.048      ; 0.846      ;
; 0.611 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.582      ; 1.388      ;
; 0.620 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                   ; RD           ; RD          ; 0.000        ; 0.129      ; 0.944      ;
; 0.620 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.129      ; 0.944      ;
; 0.621 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; RD           ; RD          ; 0.000        ; 0.129      ; 0.945      ;
; 0.622 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe13a[10] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; RD           ; RD          ; 0.000        ; 0.050      ; 0.867      ;
; 0.624 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                   ; RD           ; RD          ; 0.000        ; 0.098      ; 0.917      ;
; 0.629 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                   ; RD           ; RD          ; 0.000        ; 0.129      ; 0.953      ;
; 0.630 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.129      ; 0.954      ;
; 0.633 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.771      ; 1.634      ;
; 0.643 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                   ; RD           ; RD          ; 0.000        ; 0.129      ; 0.967      ;
; 0.651 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                   ; RD           ; RD          ; 0.000        ; -0.078     ; 0.768      ;
; 0.652 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.985      ; 1.867      ;
; 0.665 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.940      ; 1.835      ;
; 0.668 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.077      ; 0.940      ;
; 0.670 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                   ; RD           ; RD          ; 0.000        ; 0.050      ; 0.915      ;
; 0.671 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.017      ; 0.883      ;
; 0.672 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.796      ; 1.698      ;
; 0.693 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.534      ; 1.457      ;
; 0.697 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.771      ; 1.698      ;
; 0.707 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.709      ; 1.646      ;
; 0.710 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.534      ; 1.474      ;
; 0.714 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.048      ; 0.957      ;
; 0.718 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.266      ; 1.179      ;
; 0.718 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.226      ; 1.139      ;
; 0.722 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.016      ; 0.933      ;
; 0.728 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                   ; RD           ; RD          ; 0.000        ; 0.261      ; 1.184      ;
; 0.739 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.266      ; 1.200      ;
; 0.739 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.771      ; 1.740      ;
; 0.751 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.049      ; 0.995      ;
; 0.754 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.049      ; 0.998      ;
; 0.757 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.048      ; 1.000      ;
; 0.761 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.048      ; 1.004      ;
; 0.766 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.221      ; 1.182      ;
; 0.773 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.048      ; 1.016      ;
; 0.778 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.048      ; 1.021      ;
; 0.784 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; RD           ; RD          ; 0.000        ; 0.129      ; 1.108      ;
; 0.787 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.048      ; 1.030      ;
; 0.813 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.438      ; 1.446      ;
; 0.833 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.054      ; 1.082      ;
; 0.850 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.129      ; 1.174      ;
; 0.869 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.494      ; 1.593      ;
; 0.873 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                   ; RD           ; RD          ; 0.000        ; 0.077      ; 1.145      ;
; 0.875 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.129      ; 1.199      ;
; 0.875 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.077      ; 1.147      ;
; 0.876 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.581      ; 1.687      ;
; 0.879 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.771      ; 1.880      ;
; 0.880 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.534      ; 1.644      ;
; 0.892 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.770      ; 1.892      ;
; 0.895 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.771      ; 1.896      ;
; 0.907 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.048      ; 1.150      ;
; 0.907 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.129      ; 1.231      ;
; 0.916 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.985      ; 2.131      ;
; 0.916 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                   ; RD           ; RD          ; 0.000        ; 0.077      ; 1.188      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FREQ_DEV:inst9|ACC[31]'                                                                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.383 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.669      ;
; 0.437 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.425      ; 1.092      ;
; 0.443 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.091      ;
; 0.459 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.107      ;
; 0.464 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.732      ;
; 0.468 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.116      ;
; 0.470 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.407      ; 1.107      ;
; 0.477 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.125      ;
; 0.490 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.138      ;
; 0.495 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.144      ;
; 0.501 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.150      ;
; 0.509 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.157      ;
; 0.514 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.163      ;
; 0.521 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.169      ;
; 0.548 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.197      ;
; 0.579 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.846      ;
; 0.579 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.847      ;
; 0.601 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.868      ;
; 0.616 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.883      ;
; 0.617 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.885      ;
; 0.624 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.891      ;
; 0.628 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[9] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[9] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.896      ;
; 0.635 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.283      ;
; 0.636 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.904      ;
; 0.636 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.904      ;
; 0.637 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.904      ;
; 0.638 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.905      ;
; 0.638 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.538      ; 1.371      ;
; 0.646 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.913      ;
; 0.648 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.916      ;
; 0.651 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.919      ;
; 0.658 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.926      ;
; 0.659 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.926      ;
; 0.660 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.928      ;
; 0.662 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.418      ; 1.310      ;
; 0.683 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.406      ; 1.319      ;
; 0.687 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.955      ;
; 0.689 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.413      ; 1.333      ;
; 0.700 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.407      ; 1.337      ;
; 0.713 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.981      ;
; 0.718 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.986      ;
; 0.720 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.988      ;
; 0.721 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.989      ;
; 0.721 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.989      ;
; 0.723 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.991      ;
; 0.723 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.991      ;
; 0.724 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 0.992      ;
; 0.725 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.374      ;
; 0.729 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.406      ; 1.365      ;
; 0.737 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.005      ;
; 0.738 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.006      ;
; 0.749 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.017      ;
; 0.753 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.407      ; 1.390      ;
; 0.759 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.027      ;
; 0.761 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.029      ;
; 0.762 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.030      ;
; 0.767 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.416      ;
; 0.775 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.424      ;
; 0.778 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.046      ;
; 0.788 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 1.055      ;
; 0.812 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.068      ; 1.075      ;
; 0.816 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 1.083      ;
; 0.817 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 1.084      ;
; 0.820 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.407      ; 1.457      ;
; 0.824 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 1.091      ;
; 0.828 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.477      ;
; 0.833 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.101      ;
; 0.834 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 1.101      ;
; 0.840 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.489      ;
; 0.841 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.419      ; 1.490      ;
; 0.841 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 1.108      ;
; 0.844 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[9]                                          ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.078      ; 1.117      ;
; 0.847 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[10]                                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.078      ; 1.120      ;
; 0.856 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[8] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[8] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.124      ;
; 0.867 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[10]                                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.077      ; 1.139      ;
; 0.868 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.071      ; 1.134      ;
; 0.887 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[2] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[2] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.072      ; 1.154      ;
; 0.895 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.073      ; 1.163      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                             ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.417 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[0]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.684      ;
; 0.421 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.072      ;
; 0.426 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.077      ;
; 0.430 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.081      ;
; 0.434 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.085      ;
; 0.442 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.092      ;
; 0.451 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.102      ;
; 0.452 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.103      ;
; 0.455 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.106      ;
; 0.457 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.108      ;
; 0.491 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.141      ;
; 0.707 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.357      ;
; 0.707 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; CNT10:inst5|CNT[9] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.361      ;
; 0.713 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.980      ;
; 0.731 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.381      ;
; 0.731 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.998      ;
; 0.732 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.382      ;
; 0.738 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.388      ;
; 0.740 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.390      ;
; 0.754 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.021      ;
; 0.760 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.410      ;
; 0.767 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.420      ; 1.417      ;
; 0.883 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.534      ;
; 0.937 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.421      ; 1.588      ;
; 1.027 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.298      ;
; 1.034 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.301      ;
; 1.042 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.310      ;
; 1.047 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.314      ;
; 1.053 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.320      ;
; 1.069 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.336      ;
; 1.122 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.389      ;
; 1.129 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.396      ;
; 1.149 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.416      ;
; 1.151 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.418      ;
; 1.153 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.420      ;
; 1.156 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.423      ;
; 1.156 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.423      ;
; 1.164 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.431      ;
; 1.169 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.436      ;
; 1.169 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.436      ;
; 1.175 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.442      ;
; 1.191 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.458      ;
; 1.244 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.511      ;
; 1.251 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.518      ;
; 1.271 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.538      ;
; 1.273 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.540      ;
; 1.275 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.542      ;
; 1.278 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.545      ;
; 1.286 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.553      ;
; 1.291 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.558      ;
; 1.297 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.564      ;
; 1.313 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.580      ;
; 1.366 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.633      ;
; 1.393 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.660      ;
; 1.395 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.662      ;
; 1.408 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.675      ;
; 1.419 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.686      ;
; 1.435 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.702      ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK1'                                                                                         ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; CNT32:inst|\A:Q1[0]  ; CNT32:inst|\A:Q1[0]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.684      ;
; 0.734 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.973      ;
; 0.735 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[2]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.974      ;
; 0.736 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.975      ;
; 0.737 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[8]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; CNT32:inst|\A:Q1[30] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.976      ;
; 0.738 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; CNT32:inst|\A:Q1[31] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.977      ;
; 0.739 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.978      ;
; 0.740 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[7]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.979      ;
; 0.757 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[1]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 0.996      ;
; 0.903 ; CNT32:inst|\A:Q1[0]  ; CNT32:inst|\A:Q1[1]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.151      ;
; 0.907 ; CNT32:inst|\A:Q1[6]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.044      ; 1.146      ;
; 0.941 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.293      ;
; 0.956 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.308      ;
; 1.041 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.393      ;
; 1.045 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.293      ;
; 1.045 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.293      ;
; 1.045 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.293      ;
; 1.046 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[2]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.294      ;
; 1.046 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.294      ;
; 1.047 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.294      ;
; 1.047 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.294      ;
; 1.047 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.294      ;
; 1.048 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[8]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.296      ;
; 1.048 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.295      ;
; 1.048 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.295      ;
; 1.048 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.295      ;
; 1.048 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.296      ;
; 1.050 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.298      ;
; 1.050 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.298      ;
; 1.050 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.297      ;
; 1.051 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.299      ;
; 1.051 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.299      ;
; 1.051 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.299      ;
; 1.051 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.298      ;
; 1.051 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.298      ;
; 1.052 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.300      ;
; 1.052 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.299      ;
; 1.053 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.300      ;
; 1.053 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.300      ;
; 1.053 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.300      ;
; 1.053 ; CNT32:inst|\A:Q1[30] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.300      ;
; 1.054 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.301      ;
; 1.060 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.308      ;
; 1.060 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.308      ;
; 1.060 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[7]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.308      ;
; 1.061 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.309      ;
; 1.062 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.309      ;
; 1.062 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.309      ;
; 1.062 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.309      ;
; 1.063 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.311      ;
; 1.063 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.415      ;
; 1.063 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.415      ;
; 1.063 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.310      ;
; 1.064 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.311      ;
; 1.064 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.312      ;
; 1.065 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.313      ;
; 1.066 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.313      ;
; 1.066 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.313      ;
; 1.068 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.420      ;
; 1.078 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.430      ;
; 1.078 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.430      ;
; 1.142 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.389      ;
; 1.145 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.393      ;
; 1.146 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.394      ;
; 1.146 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.394      ;
; 1.146 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.394      ;
; 1.146 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.393      ;
; 1.147 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.395      ;
; 1.147 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.394      ;
; 1.147 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.394      ;
; 1.148 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.395      ;
; 1.148 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.395      ;
; 1.149 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.052      ; 1.396      ;
; 1.163 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.515      ;
; 1.164 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.157      ; 1.516      ;
; 1.167 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.415      ;
; 1.167 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[8]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.415      ;
; 1.168 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.053      ; 1.416      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                      ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[16] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[17] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[18] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[19] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[20] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[21] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[22] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[23] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[24] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[25] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[26] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[27] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[28] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[30] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.430 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[31] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.691      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[1]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[2]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[3]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[4]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[5]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[6]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[7]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[8]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[9]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[10] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[11] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[12] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[13] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[14] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -6.147 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[15] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.673     ; 1.408      ;
; -5.913 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[0]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.643     ; 1.204      ;
; -5.913 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[29] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -4.643     ; 1.204      ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK1'                                                                                         ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[16] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[17] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[18] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[19] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[20] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[21] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[22] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[23] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[24] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[25] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[26] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[27] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[28] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[29] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[30] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.484 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[31] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.204     ; 1.772      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[0]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[1]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[2]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[3]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[4]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[5]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[6]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[7]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[8]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[9]  ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[10] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[11] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[12] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[13] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[14] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
; -3.163 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[15] ; ADDR[0]      ; CLK1        ; 0.500        ; -2.256     ; 1.399      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK1'                                                                                         ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[0]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[1]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[2]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[3]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[4]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[5]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[6]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[7]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[8]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[9]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[10] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[11] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[12] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[13] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[14] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.421 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[15] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.951     ; 1.195      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[16] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[17] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[18] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[19] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[20] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[21] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[22] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[23] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[24] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[25] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[26] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[27] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[28] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[29] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[30] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
; 3.648 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[31] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.896     ; 1.477      ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                      ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                  ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 4.828 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[0]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.063     ; 1.080      ;
; 4.828 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[29] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.063     ; 1.080      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[1]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[2]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[3]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[4]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[5]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[6]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[7]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[8]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[9]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[10] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[11] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[12] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[13] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[14] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 4.987 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[15] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.095     ; 1.207      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[16] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[17] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[18] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[19] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[20] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[21] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[22] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[23] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[24] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[25] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[26] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[27] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[28] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[30] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
; 5.176 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[31] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -4.096     ; 1.395      ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; -2.956  ; -161.572      ;
; FREQ_DEV:inst9|ACC[31]                            ; -2.611  ; -154.366      ;
; RD                                                ; -1.560  ; -108.654      ;
; CLK1                                              ; -1.354  ; -12.088       ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 975.581 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; RD                                                ; 0.088 ; 0.000         ;
; FREQ_DEV:inst9|ACC[31]                            ; 0.155 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.155 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.185 ; 0.000         ;
; CLK1                                              ; 0.208 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; -3.911 ; -123.147      ;
; CLK1                                              ; -2.090 ; -64.800       ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; CLK1                                              ; 2.575 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 3.040 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; RD                                                ; -3.000  ; -150.998      ;
; CLK1                                              ; -3.000  ; -41.798       ;
; ADDR[0]                                           ; -3.000  ; -5.528        ;
; FREQ_DEV:inst9|ACC[31]                            ; -1.000  ; -130.000      ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 3.102   ; 0.000         ;
; INCLK                                             ; 9.594   ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 488.068 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.956 ; FREQ_WORD:inst7|OUTL[14]    ; FREQ_DEV:inst9|FREQ_WORD[14] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.825     ; 0.050      ;
; -2.955 ; FREQ_WORD:inst7|OUTL[9]     ; FREQ_DEV:inst9|FREQ_WORD[9]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.824     ; 0.050      ;
; -2.955 ; FREQ_WORD:inst7|OUTL[5]     ; FREQ_DEV:inst9|FREQ_WORD[5]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.824     ; 0.050      ;
; -2.955 ; FREQ_WORD:inst7|OUTL[0]     ; FREQ_DEV:inst9|FREQ_WORD[0]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.824     ; 0.050      ;
; -2.953 ; FREQ_WORD:inst7|OUTL[10]    ; FREQ_DEV:inst9|FREQ_WORD[10] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.822     ; 0.050      ;
; -2.951 ; FREQ_WORD:inst7|OUTL[4]     ; FREQ_DEV:inst9|FREQ_WORD[4]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.820     ; 0.050      ;
; -2.951 ; FREQ_WORD:inst7|OUTL[3]     ; FREQ_DEV:inst9|FREQ_WORD[3]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.820     ; 0.050      ;
; -2.879 ; FREQ_WORD:inst7|OUTL[6]     ; FREQ_DEV:inst9|FREQ_WORD[6]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.748     ; 0.050      ;
; -2.878 ; FREQ_WORD:inst7|OUTL[8]     ; FREQ_DEV:inst9|FREQ_WORD[8]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.747     ; 0.050      ;
; -2.877 ; FREQ_WORD:inst7|OUTL[11]    ; FREQ_DEV:inst9|FREQ_WORD[11] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.746     ; 0.050      ;
; -2.877 ; FREQ_WORD:inst7|OUTL[1]     ; FREQ_DEV:inst9|FREQ_WORD[1]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.746     ; 0.050      ;
; -2.876 ; FREQ_WORD:inst7|OUTL[13]    ; FREQ_DEV:inst9|FREQ_WORD[13] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.745     ; 0.050      ;
; -2.876 ; FREQ_WORD:inst7|OUTL[7]     ; FREQ_DEV:inst9|FREQ_WORD[7]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.745     ; 0.050      ;
; -2.876 ; FREQ_WORD:inst7|OUTL[2]     ; FREQ_DEV:inst9|FREQ_WORD[2]  ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.745     ; 0.050      ;
; -2.875 ; FREQ_WORD:inst7|OUTL[12]    ; FREQ_DEV:inst9|FREQ_WORD[12] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.744     ; 0.050      ;
; -2.828 ; FREQ_WORD:inst7|OUTL[15]    ; FREQ_DEV:inst9|FREQ_WORD[15] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.697     ; 0.050      ;
; -2.695 ; FREQ_WORD:inst7|OUTH[2]     ; FREQ_DEV:inst9|FREQ_WORD[18] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.564     ; 0.050      ;
; -2.694 ; FREQ_WORD:inst7|OUTH[5]     ; FREQ_DEV:inst9|FREQ_WORD[21] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.563     ; 0.050      ;
; -2.694 ; FREQ_WORD:inst7|OUTH[0]     ; FREQ_DEV:inst9|FREQ_WORD[16] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.563     ; 0.050      ;
; -2.691 ; FREQ_WORD:inst7|OUTH[15]    ; FREQ_DEV:inst9|FREQ_WORD[31] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.560     ; 0.050      ;
; -2.691 ; FREQ_WORD:inst7|OUTH[11]    ; FREQ_DEV:inst9|FREQ_WORD[27] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.560     ; 0.050      ;
; -2.691 ; FREQ_WORD:inst7|OUTH[9]     ; FREQ_DEV:inst9|FREQ_WORD[25] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.560     ; 0.050      ;
; -2.691 ; FREQ_WORD:inst7|OUTH[1]     ; FREQ_DEV:inst9|FREQ_WORD[17] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.560     ; 0.050      ;
; -2.690 ; FREQ_WORD:inst7|OUTH[13]    ; FREQ_DEV:inst9|FREQ_WORD[29] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.559     ; 0.050      ;
; -2.690 ; FREQ_WORD:inst7|OUTH[10]    ; FREQ_DEV:inst9|FREQ_WORD[26] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.559     ; 0.050      ;
; -2.690 ; FREQ_WORD:inst7|OUTH[7]     ; FREQ_DEV:inst9|FREQ_WORD[23] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.559     ; 0.050      ;
; -2.659 ; FREQ_WORD:inst7|OUTH[14]    ; FREQ_DEV:inst9|FREQ_WORD[30] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.528     ; 0.050      ;
; -2.657 ; FREQ_WORD:inst7|OUTH[6]     ; FREQ_DEV:inst9|FREQ_WORD[22] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.526     ; 0.050      ;
; -2.603 ; FREQ_WORD:inst7|OUTH[12]    ; FREQ_DEV:inst9|FREQ_WORD[28] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.472     ; 0.050      ;
; -2.602 ; FREQ_WORD:inst7|OUTH[8]     ; FREQ_DEV:inst9|FREQ_WORD[24] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.471     ; 0.050      ;
; -2.602 ; FREQ_WORD:inst7|OUTH[4]     ; FREQ_DEV:inst9|FREQ_WORD[20] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.471     ; 0.050      ;
; -2.593 ; FREQ_WORD:inst7|OUTH[3]     ; FREQ_DEV:inst9|FREQ_WORD[19] ; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.462     ; 0.050      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[30]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[28]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[27]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[26]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[25]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[24]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[23]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[22]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[21]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[20]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[19]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[18]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[17]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[16]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.258 ; inst2                       ; CNT32:inst|\B:Q1BASE[31]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.848      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[15]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[14]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[13]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[12]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[11]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[10]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[9]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[8]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[7]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[6]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[5]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[4]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[3]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[2]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.222 ; inst2                       ; CNT32:inst|\B:Q1BASE[1]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.329     ; 0.812      ;
; -2.199 ; inst2                       ; CNT32:inst|\B:Q1BASE[29]     ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.320     ; 0.798      ;
; -2.199 ; inst2                       ; CNT32:inst|\B:Q1BASE[0]      ; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.320     ; 0.798      ;
; -0.823 ; FREQ_DEV:inst9|ACC[31]      ; FREQ_DEV:inst9|ACC[31]       ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.131     ; 0.726      ;
; -0.754 ; FREQ_DEV:inst9|ACC[31]      ; FREQ_DEV:inst9|ACC[31]       ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.131     ; 0.657      ;
; 4.347  ; CNT32:inst|\B:Q1BASE[0]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.045     ; 2.261      ;
; 4.397  ; CNT32:inst|\B:Q1BASE[2]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 2.220      ;
; 4.452  ; CNT32:inst|\B:Q1BASE[1]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 2.165      ;
; 4.465  ; CNT32:inst|\B:Q1BASE[4]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 2.152      ;
; 4.514  ; CNT32:inst|\B:Q1BASE[3]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 2.103      ;
; 4.538  ; CNT32:inst|\B:Q1BASE[6]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 2.079      ;
; 4.551  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.852      ;
; 4.551  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.852      ;
; 4.555  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.848      ;
; 4.582  ; CNT32:inst|\B:Q1BASE[5]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 2.035      ;
; 4.584  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.819      ;
; 4.601  ; CNT32:inst|\B:Q1BASE[8]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 2.016      ;
; 4.616  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.787      ;
; 4.619  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.784      ;
; 4.619  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.784      ;
; 4.619  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.784      ;
; 4.620  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.783      ;
; 4.623  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.780      ;
; 4.649  ; CNT32:inst|\B:Q1BASE[7]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 1.968      ;
; 4.649  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.754      ;
; 4.652  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.751      ;
; 4.669  ; CNT32:inst|\B:Q1BASE[10]    ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 1.948      ;
; 4.684  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.719      ;
; 4.685  ; FREQ_DEV:inst9|FREQ_WORD[5] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.718      ;
; 4.687  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[27]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.716      ;
; 4.687  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[29]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.716      ;
; 4.687  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[27]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.716      ;
; 4.688  ; FREQ_DEV:inst9|FREQ_WORD[3] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.715      ;
; 4.689  ; FREQ_DEV:inst9|FREQ_WORD[5] ; FREQ_DEV:inst9|ACC[30]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.714      ;
; 4.690  ; FREQ_DEV:inst9|FREQ_WORD[4] ; FREQ_DEV:inst9|ACC[31]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.713      ;
; 4.691  ; FREQ_DEV:inst9|FREQ_WORD[1] ; FREQ_DEV:inst9|ACC[26]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.712      ;
; 4.717  ; CNT32:inst|\B:Q1BASE[9]     ; CNT32:inst|\B:Q1BASE[29]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.036     ; 1.900      ;
; 4.717  ; FREQ_DEV:inst9|FREQ_WORD[2] ; FREQ_DEV:inst9|ACC[28]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.686      ;
; 4.720  ; FREQ_DEV:inst9|FREQ_WORD[0] ; FREQ_DEV:inst9|ACC[26]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.250     ; 1.683      ;
+--------+-----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FREQ_DEV:inst9|ACC[31]'                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.611 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.631     ; 1.479      ;
; -2.611 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.631     ; 1.479      ;
; -2.609 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.628     ; 1.480      ;
; -2.598 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.632     ; 1.465      ;
; -2.598 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.632     ; 1.465      ;
; -2.596 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.629     ; 1.466      ;
; -2.563 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.236      ;
; -2.563 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.236      ;
; -2.563 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.236      ;
; -2.563 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.236      ;
; -2.563 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.236      ;
; -2.563 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.236      ;
; -2.547 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.805     ; 1.219      ;
; -2.547 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.805     ; 1.219      ;
; -2.547 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.805     ; 1.219      ;
; -2.547 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.805     ; 1.219      ;
; -2.547 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.805     ; 1.219      ;
; -2.547 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.805     ; 1.219      ;
; -2.498 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.171      ;
; -2.497 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.170      ;
; -2.488 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.629     ; 1.358      ;
; -2.488 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.629     ; 1.358      ;
; -2.486 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.626     ; 1.359      ;
; -2.486 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.159      ;
; -2.440 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 1.121      ;
; -2.440 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 1.121      ;
; -2.440 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 1.121      ;
; -2.440 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 1.121      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.413 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.084      ;
; -2.393 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.797     ; 1.073      ;
; -2.393 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.797     ; 1.073      ;
; -2.393 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.797     ; 1.073      ;
; -2.393 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.797     ; 1.073      ;
; -2.393 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.797     ; 1.073      ;
; -2.393 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.797     ; 1.073      ;
; -2.390 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.063      ;
; -2.379 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 1.060      ;
; -2.379 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 1.060      ;
; -2.352 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.806     ; 1.023      ;
; -2.333 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 1.006      ;
; -2.331 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_we_reg       ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.623     ; 1.207      ;
; -2.331 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0 ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.623     ; 1.207      ;
; -2.329 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_datain_reg0  ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.620     ; 1.208      ;
; -2.321 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 0.994      ;
; -2.308 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 0.981      ;
; -2.203 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 0.884      ;
; -2.201 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 0.882      ;
; -2.197 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.612     ; 1.062      ;
; -2.196 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 0.877      ;
; -2.163 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 0.836      ;
; -2.160 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 0.833      ;
; -2.138 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 0.811      ;
; -2.137 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.804     ; 0.810      ;
; -2.023 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 0.704      ;
; -2.021 ; STM32_IN:inst1|DBOUT[2]                                                                                                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                    ; ADDR[0]                ; FREQ_DEV:inst9|ACC[31] ; 0.500        ; -1.796     ; 0.702      ;
; -1.012 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.955      ;
; -1.012 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.955      ;
; -1.012 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.955      ;
; -1.012 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.955      ;
; -1.012 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.955      ;
; -1.012 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.955      ;
; -0.946 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.131      ; 2.086      ;
; -0.946 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.131      ; 2.086      ;
; -0.946 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.134      ; 2.089      ;
; -0.945 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.888      ;
; -0.945 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.888      ;
; -0.945 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.888      ;
; -0.945 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.888      ;
; -0.945 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.888      ;
; -0.945 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]              ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.888      ;
; -0.888 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.839      ;
; -0.888 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.839      ;
; -0.888 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.839      ;
; -0.888 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.839      ;
; -0.879 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.131      ; 2.019      ;
; -0.879 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_we_reg       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.131      ; 2.019      ;
; -0.879 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_datain_reg0  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; 0.134      ; 2.022      ;
; -0.861 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.037     ; 1.811      ;
; -0.861 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.037     ; 1.811      ;
; -0.861 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.037     ; 1.811      ;
; -0.861 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                               ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.037     ; 1.811      ;
; -0.861 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.037     ; 1.811      ;
; -0.861 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.037     ; 1.811      ;
; -0.831 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.782      ;
; -0.831 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                    ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.782      ;
; -0.821 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.036     ; 1.772      ;
; -0.808 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.751      ;
; -0.808 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                       ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 1.000        ; -0.044     ; 1.751      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RD'                                                                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                    ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.560 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; ADDR[0]      ; RD          ; 1.000        ; -1.642     ; 0.895      ;
; -1.560 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; ADDR[0]      ; RD          ; 1.000        ; -1.642     ; 0.895      ;
; -1.558 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; ADDR[0]      ; RD          ; 1.000        ; -1.642     ; 0.893      ;
; -1.536 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; ADDR[0]      ; RD          ; 1.000        ; -1.539     ; 0.974      ;
; -1.466 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.615     ; 0.828      ;
; -1.466 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                       ; ADDR[0]      ; RD          ; 1.000        ; -1.615     ; 0.828      ;
; -1.418 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; ADDR[0]      ; RD          ; 1.000        ; -1.504     ; 0.891      ;
; -1.416 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; ADDR[0]      ; RD          ; 1.000        ; -1.504     ; 0.889      ;
; -1.413 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; ADDR[0]      ; RD          ; 1.000        ; -1.504     ; 0.886      ;
; -1.410 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; ADDR[0]      ; RD          ; 1.000        ; -1.411     ; 0.976      ;
; -1.401 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[0]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.289     ; 1.057      ;
; -1.401 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[1]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.289     ; 1.057      ;
; -1.401 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[2]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.289     ; 1.057      ;
; -1.401 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[3]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.289     ; 1.057      ;
; -1.401 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[4]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.289     ; 1.057      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                    ; ADDR[0]      ; RD          ; 1.000        ; -1.642     ; 0.723      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[5]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[6]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[7]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[8]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[9]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[10]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[11]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[12]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.388 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[13]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.188     ; 1.145      ;
; -1.386 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                    ; ADDR[0]      ; RD          ; 1.000        ; -1.642     ; 0.721      ;
; -1.374 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                    ; ADDR[0]      ; RD          ; 1.000        ; -1.614     ; 0.737      ;
; -1.374 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.614     ; 0.737      ;
; -1.374 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.614     ; 0.737      ;
; -1.366 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                    ; ADDR[0]      ; RD          ; 1.000        ; -1.539     ; 0.804      ;
; -1.366 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                    ; ADDR[0]      ; RD          ; 1.000        ; -1.642     ; 0.701      ;
; -1.364 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                    ; ADDR[0]      ; RD          ; 1.000        ; -1.539     ; 0.802      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[5]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[6]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[7]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[8]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[9]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[10]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[11]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[12]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.352 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[13]                          ; ADDR[0]      ; RD          ; 1.000        ; -1.214     ; 1.083      ;
; -1.314 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                       ; ADDR[0]      ; RD          ; 1.000        ; -1.529     ; 0.762      ;
; -1.314 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]               ; ADDR[0]      ; RD          ; 1.000        ; -1.529     ; 0.762      ;
; -1.314 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]               ; ADDR[0]      ; RD          ; 1.000        ; -1.529     ; 0.762      ;
; -1.314 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[5]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.529     ; 0.762      ;
; -1.314 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.529     ; 0.762      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]               ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]               ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                               ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.268 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.607     ; 0.638      ;
; -1.261 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]               ; ADDR[0]      ; RD          ; 1.000        ; -1.347     ; 0.891      ;
; -1.247 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                    ; ADDR[0]      ; RD          ; 1.000        ; -1.411     ; 0.813      ;
; -1.246 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                    ; ADDR[0]      ; RD          ; 1.000        ; -1.411     ; 0.812      ;
; -1.238 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                    ; ADDR[0]      ; RD          ; 1.000        ; -1.504     ; 0.711      ;
; -1.238 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                    ; ADDR[0]      ; RD          ; 1.000        ; -1.504     ; 0.711      ;
; -1.220 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -1.187     ; 1.032      ;
; -1.199 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -1.288     ; 0.910      ;
; -1.183 ; STM32_IN:inst1|DBOUT[5]                                                                                                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                    ; ADDR[0]      ; RD          ; 1.000        ; -1.539     ; 0.621      ;
; -1.164 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.387     ; 0.754      ;
; -1.164 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                    ; ADDR[0]      ; RD          ; 1.000        ; -1.387     ; 0.754      ;
; -1.164 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.387     ; 0.754      ;
; -1.162 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -1.213     ; 0.948      ;
; -1.152 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                    ; ADDR[0]      ; RD          ; 1.000        ; -1.411     ; 0.718      ;
; -1.149 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[0]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.167     ; 0.927      ;
; -1.149 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[1]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.167     ; 0.927      ;
; -1.149 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[2]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.167     ; 0.927      ;
; -1.149 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[3]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.167     ; 0.927      ;
; -1.149 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|q_b[4]                           ; ADDR[0]      ; RD          ; 1.000        ; -1.167     ; 0.927      ;
; -1.132 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                    ; ADDR[0]      ; RD          ; 1.000        ; -1.411     ; 0.698      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]               ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                               ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -1.058 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                ; ADDR[0]      ; RD          ; 1.000        ; -1.401     ; 0.634      ;
; -0.965 ; STM32_IN:inst1|DBOUT[3]                                                                                                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0 ; ADDR[0]      ; RD          ; 1.000        ; -1.166     ; 0.798      ;
; -0.912 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.146     ; 1.773      ;
; -0.910 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.146     ; 1.771      ;
; -0.909 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.146     ; 1.770      ;
; -0.907 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.146     ; 1.768      ;
; -0.907 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.146     ; 1.768      ;
; -0.904 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.146     ; 1.765      ;
; -0.899 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.048     ; 1.858      ;
; -0.896 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.048     ; 1.855      ;
; -0.880 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.121     ; 1.766      ;
; -0.879 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                   ; RD           ; RD          ; 1.000        ; -0.121     ; 1.765      ;
; -0.878 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.121     ; 1.764      ;
; -0.877 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                    ; RD           ; RD          ; 1.000        ; -0.121     ; 1.763      ;
; -0.875 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.121     ; 1.761      ;
; -0.874 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                    ; RD           ; RD          ; 1.000        ; -0.121     ; 1.760      ;
; -0.867 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.023     ; 1.851      ;
; -0.866 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                    ; RD           ; RD          ; 1.000        ; -0.023     ; 1.850      ;
+--------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK1'                                                                                            ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.354 ; STM32_IN:inst1|DBOUT[1] ; inst2                ; ADDR[0]      ; CLK1        ; 0.500        ; -1.781     ; 0.050      ;
; -0.837 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.825      ;
; -0.800 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.788      ;
; -0.799 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.787      ;
; -0.769 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.757      ;
; -0.750 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.738      ;
; -0.744 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.732      ;
; -0.735 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.723      ;
; -0.732 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.720      ;
; -0.731 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.719      ;
; -0.731 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.719      ;
; -0.720 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.708      ;
; -0.701 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.689      ;
; -0.682 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.670      ;
; -0.682 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.670      ;
; -0.680 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.668      ;
; -0.676 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.664      ;
; -0.667 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.655      ;
; -0.667 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.655      ;
; -0.664 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.652      ;
; -0.663 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.651      ;
; -0.663 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.651      ;
; -0.653 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.641      ;
; -0.652 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.640      ;
; -0.633 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.621      ;
; -0.614 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.602      ;
; -0.614 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.602      ;
; -0.614 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.602      ;
; -0.612 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.600      ;
; -0.608 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.596      ;
; -0.599 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.587      ;
; -0.599 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.587      ;
; -0.596 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.584      ;
; -0.595 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.583      ;
; -0.595 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.583      ;
; -0.595 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.583      ;
; -0.585 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.573      ;
; -0.585 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.573      ;
; -0.584 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.572      ;
; -0.565 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.553      ;
; -0.547 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.535      ;
; -0.546 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.534      ;
; -0.546 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.534      ;
; -0.546 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.534      ;
; -0.544 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.532      ;
; -0.540 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.528      ;
; -0.531 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.519      ;
; -0.531 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.519      ;
; -0.531 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.519      ;
; -0.528 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.516      ;
; -0.527 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.515      ;
; -0.527 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.515      ;
; -0.527 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.515      ;
; -0.527 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.515      ;
; -0.517 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.505      ;
; -0.517 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.505      ;
; -0.517 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.505      ;
; -0.516 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.504      ;
; -0.497 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.485      ;
; -0.479 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.467      ;
; -0.479 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.467      ;
; -0.478 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.466      ;
; -0.478 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.466      ;
; -0.478 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.466      ;
; -0.476 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.464      ;
; -0.472 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.460      ;
; -0.463 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.451      ;
; -0.463 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.451      ;
; -0.463 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.451      ;
; -0.463 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.451      ;
; -0.460 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.448      ;
; -0.459 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.447      ;
; -0.459 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.447      ;
; -0.459 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.447      ;
; -0.459 ; CNT32:inst|\A:Q1[12]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.447      ;
; -0.459 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.447      ;
; -0.449 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.437      ;
; -0.449 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.437      ;
; -0.449 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.437      ;
; -0.449 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.437      ;
; -0.448 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.436      ;
; -0.429 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.417      ;
; -0.411 ; CNT32:inst|\A:Q1[7]     ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.399      ;
; -0.411 ; CNT32:inst|\A:Q1[9]     ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.399      ;
; -0.410 ; CNT32:inst|\A:Q1[1]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.398      ;
; -0.410 ; CNT32:inst|\A:Q1[3]     ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.398      ;
; -0.410 ; CNT32:inst|\A:Q1[11]    ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.398      ;
; -0.410 ; CNT32:inst|\A:Q1[5]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.398      ;
; -0.408 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.396      ;
; -0.404 ; CNT32:inst|\A:Q1[6]     ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.392      ;
; -0.395 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.383      ;
; -0.395 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.383      ;
; -0.395 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.383      ;
; -0.395 ; CNT32:inst|\A:Q1[12]    ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.383      ;
; -0.395 ; CNT32:inst|\A:Q1[4]     ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.383      ;
; -0.392 ; CNT32:inst|\A:Q1[0]     ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.380      ;
; -0.391 ; CNT32:inst|\A:Q1[2]     ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.379      ;
; -0.391 ; CNT32:inst|\A:Q1[8]     ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.379      ;
; -0.391 ; CNT32:inst|\A:Q1[10]    ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.379      ;
; -0.391 ; CNT32:inst|\A:Q1[12]    ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 1.000        ; -0.019     ; 1.379      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                              ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                                                                                                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 975.581 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 1.036      ;
; 975.610 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 1.007      ;
; 975.626 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.991      ;
; 975.641 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.976      ;
; 975.645 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.972      ;
; 975.645 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.972      ;
; 975.649 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.968      ;
; 975.655 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.962      ;
; 975.678 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.939      ;
; 975.693 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.924      ;
; 975.694 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.923      ;
; 975.709 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.908      ;
; 975.709 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.908      ;
; 975.713 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.904      ;
; 975.713 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.904      ;
; 975.713 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.904      ;
; 975.717 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.900      ;
; 975.723 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.894      ;
; 975.723 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.894      ;
; 975.746 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.871      ;
; 975.761 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.856      ;
; 975.761 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.856      ;
; 975.762 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.855      ;
; 975.777 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.840      ;
; 975.777 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.840      ;
; 975.777 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.840      ;
; 975.781 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.836      ;
; 975.781 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.836      ;
; 975.781 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.836      ;
; 975.781 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.836      ;
; 975.785 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.832      ;
; 975.791 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.826      ;
; 975.791 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.826      ;
; 975.791 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.826      ;
; 975.814 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.803      ;
; 975.829 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.788      ;
; 975.829 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.788      ;
; 975.830 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.787      ;
; 975.830 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.787      ;
; 975.845 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.772      ;
; 975.859 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.758      ;
; 975.859 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.758      ;
; 975.859 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.758      ;
; 975.859 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.758      ;
; 975.945 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.872      ;
; 975.979 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.838      ;
; 976.046 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.770      ;
; 976.050 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.567      ;
; 976.051 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.765      ;
; 976.059 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.757      ;
; 976.062 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.754      ;
; 976.063 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.753      ;
; 976.065 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.552      ;
; 976.065 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.552      ;
; 976.065 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.552      ;
; 976.065 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.552      ;
; 976.067 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.749      ;
; 976.068 ; CNT10:inst5|CNT[9] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.549      ;
; 976.074 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.543      ;
; 976.074 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.543      ;
; 976.074 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.543      ;
; 976.076 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.740      ;
; 976.077 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.540      ;
; 976.081 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.735      ;
; 976.217 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.599      ;
; 976.227 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.590      ;
; 976.229 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.588      ;
; 976.231 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.586      ;
; 976.232 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.585      ;
; 976.241 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.141      ; 0.575      ;
; 976.243 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.574      ;
; 976.246 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.571      ;
; 976.246 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.571      ;
; 976.249 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; 0.142      ; 0.568      ;
; 976.258 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[0]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 976.666      ; -0.036     ; 0.359      ;
+---------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RD'                                                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.088 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.315      ; 0.507      ;
; 0.092 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.524      ; 0.720      ;
; 0.096 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.524      ; 0.724      ;
; 0.104 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.315      ; 0.523      ;
; 0.106 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.524      ; 0.734      ;
; 0.111 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.315      ; 0.530      ;
; 0.159 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; RD           ; RD          ; 0.000        ; 0.146      ; 0.389      ;
; 0.167 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                   ; RD           ; RD          ; 0.000        ; 0.146      ; 0.397      ;
; 0.172 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.421      ; 0.697      ;
; 0.172 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.315      ; 0.591      ;
; 0.174 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.347      ; 0.605      ;
; 0.175 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; RD           ; RD          ; 0.000        ; 0.146      ; 0.405      ;
; 0.176 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                   ; RD           ; RD          ; 0.000        ; 0.146      ; 0.406      ;
; 0.181 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.359      ; 0.644      ;
; 0.185 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.359      ; 0.648      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.024      ; 0.307      ;
; 0.201 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.524      ; 0.829      ;
; 0.202 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.244      ; 0.530      ;
; 0.202 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.315      ; 0.621      ;
; 0.202 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe13a[9]  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[9]  ; RD           ; RD          ; 0.000        ; 0.028      ; 0.314      ;
; 0.214 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.421      ; 0.739      ;
; 0.216 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.291      ; 0.611      ;
; 0.218 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.319      ; 0.621      ;
; 0.232 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.408      ; 0.744      ;
; 0.234 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.007      ; 0.325      ;
; 0.235 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[2]                                                   ; RD           ; RD          ; 0.000        ; 0.069      ; 0.388      ;
; 0.249 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                   ; RD           ; RD          ; 0.000        ; 0.076      ; 0.409      ;
; 0.249 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.076      ; 0.409      ;
; 0.250 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[9]                                                   ; RD           ; RD          ; 0.000        ; 0.076      ; 0.410      ;
; 0.252 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[7]                                                   ; RD           ; RD          ; 0.000        ; 0.076      ; 0.412      ;
; 0.252 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.076      ; 0.412      ;
; 0.253 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.524      ; 0.881      ;
; 0.258 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[8]                                                   ; RD           ; RD          ; 0.000        ; 0.076      ; 0.418      ;
; 0.259 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[3]                                                   ; RD           ; RD          ; 0.000        ; 0.057      ; 0.400      ;
; 0.260 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.028      ; 0.372      ;
; 0.262 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.266      ; 0.632      ;
; 0.263 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe13a[10] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_qal:rs_dgwp|dffpipe_b09:dffpipe12|dffe14a[10] ; RD           ; RD          ; 0.000        ; 0.028      ; 0.375      ;
; 0.278 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.042      ; 0.404      ;
; 0.279 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.147      ; 0.510      ;
; 0.281 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.147      ; 0.512      ;
; 0.281 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                   ; RD           ; RD          ; 0.000        ; -0.035     ; 0.330      ;
; 0.285 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.421      ; 0.810      ;
; 0.285 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.496      ; 0.885      ;
; 0.294 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.408      ; 0.806      ;
; 0.294 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[6]                                                   ; RD           ; RD          ; 0.000        ; 0.146      ; 0.524      ;
; 0.296 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.120      ; 0.500      ;
; 0.298 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[0]                                                   ; RD           ; RD          ; 0.000        ; 0.028      ; 0.410      ;
; 0.301 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.007      ; 0.392      ;
; 0.304 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.266      ; 0.674      ;
; 0.305 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.359      ; 0.768      ;
; 0.305 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.028      ; 0.417      ;
; 0.308 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a5                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.266      ; 0.678      ;
; 0.311 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[10]                                                  ; RD           ; RD          ; 0.000        ; 0.076      ; 0.471      ;
; 0.316 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.008      ; 0.408      ;
; 0.322 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.027      ; 0.433      ;
; 0.323 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; RD           ; RD          ; 0.000        ; 0.029      ; 0.436      ;
; 0.324 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.029      ; 0.437      ;
; 0.327 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; RD           ; RD          ; 0.000        ; 0.119      ; 0.530      ;
; 0.329 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; RD           ; RD          ; 0.000        ; 0.027      ; 0.440      ;
; 0.329 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.408      ; 0.841      ;
; 0.332 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[0]                  ; RD           ; RD          ; 0.000        ; 0.244      ; 0.660      ;
; 0.336 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; RD           ; RD          ; 0.000        ; 0.027      ; 0.447      ;
; 0.339 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a2                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.027      ; 0.450      ;
; 0.339 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; RD           ; RD          ; 0.000        ; 0.027      ; 0.450      ;
; 0.340 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.408      ; 0.852      ;
; 0.348 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.076      ; 0.508      ;
; 0.356 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a10                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.076      ; 0.516      ;
; 0.362 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[1]                                                   ; RD           ; RD          ; 0.000        ; 0.048      ; 0.494      ;
; 0.368 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[2]                  ; RD           ; RD          ; 0.000        ; 0.076      ; 0.528      ;
; 0.368 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a1                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.316      ; 0.788      ;
; 0.369 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; RD           ; RD          ; 0.000        ; 0.033      ; 0.486      ;
; 0.377 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a8                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.419      ; 0.900      ;
; 0.377 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|parity6                          ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a0                       ; RD           ; RD          ; 0.000        ; 0.185      ; 0.646      ;
; 0.378 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a9                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.524      ; 1.006      ;
; 0.380 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|rdptr_g[4]                                                   ; RD           ; RD          ; 0.000        ; 0.048      ; 0.512      ;
; 0.381 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a4                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|sub_parity7a[1]                  ; RD           ; RD          ; 0.000        ; 0.048      ; 0.513      ;
; 0.382 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a3                       ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.421      ; 0.907      ;
; 0.384 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~portb_address_reg0    ; RD           ; RD          ; 0.000        ; 0.408      ; 0.896      ;
; 0.394 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a6                       ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_4p6:rdptr_g1p|counter5a7                       ; RD           ; RD          ; 0.000        ; 0.029      ; 0.507      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FREQ_DEV:inst9|ACC[31]'                                                                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.155 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.226      ; 0.485      ;
; 0.165 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.218      ; 0.487      ;
; 0.173 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.213      ; 0.490      ;
; 0.175 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.218      ; 0.497      ;
; 0.178 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.045      ; 0.307      ;
; 0.180 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.218      ; 0.502      ;
; 0.186 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.515      ;
; 0.192 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.515      ;
; 0.193 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.516      ;
; 0.194 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.517      ;
; 0.200 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.523      ;
; 0.201 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.524      ;
; 0.202 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.323      ;
; 0.204 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.527      ;
; 0.214 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.537      ;
; 0.251 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.372      ;
; 0.253 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[2]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.374      ;
; 0.260 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.381      ;
; 0.263 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[0]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.384      ;
; 0.265 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.035      ; 0.384      ;
; 0.266 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.218      ; 0.588      ;
; 0.266 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.386      ;
; 0.269 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[9] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[9] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.220      ; 0.595      ;
; 0.272 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.394      ;
; 0.276 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.035      ; 0.395      ;
; 0.276 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[1]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.035      ; 0.395      ;
; 0.277 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.398      ;
; 0.280 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.401      ;
; 0.281 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.402      ;
; 0.283 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.218      ; 0.605      ;
; 0.283 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.404      ;
; 0.285 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.035      ; 0.404      ;
; 0.289 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.212      ; 0.605      ;
; 0.292 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.239      ; 0.615      ;
; 0.294 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|parity9                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.416      ;
; 0.300 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.213      ; 0.617      ;
; 0.307 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.220      ; 0.632      ;
; 0.309 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.212      ; 0.625      ;
; 0.311 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[7]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.635      ;
; 0.313 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.435      ;
; 0.322 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.443      ;
; 0.323 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.444      ;
; 0.326 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.213      ; 0.643      ;
; 0.327 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[0] ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.447      ;
; 0.328 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[4]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.219      ; 0.651      ;
; 0.330 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a4                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.451      ;
; 0.333 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a1                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.454      ;
; 0.335 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.456      ;
; 0.336 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a10                     ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[3]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.459      ;
; 0.342 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a8                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.462      ;
; 0.344 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a9                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.035      ; 0.463      ;
; 0.346 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a5                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[5]                                                  ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.035      ; 0.465      ;
; 0.347 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[8] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[8] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.467      ;
; 0.351 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[1]                                                  ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a5~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.213      ; 0.668      ;
; 0.357 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.478      ;
; 0.358 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[2]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.220      ; 0.682      ;
; 0.361 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[6]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.220      ; 0.685      ;
; 0.363 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[8]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|altsyncram_ge41:fifo_ram|ram_block11a0~porta_address_reg0   ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.220      ; 0.687      ;
; 0.363 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe16a[0] ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|alt_synch_pipe_ral:ws_dgrp|dffpipe_c09:dffpipe15|dffe17a[0] ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.034      ; 0.481      ;
; 0.377 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a0                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.498      ;
; 0.379 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[9]                                                  ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[9]                                          ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.039      ; 0.502      ;
; 0.379 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|wrptr_g[10]                                                 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|delayed_wrptr_g[10]                                         ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.040      ; 0.503      ;
; 0.380 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.036      ; 0.500      ;
; 0.382 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a2                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.503      ;
; 0.383 ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a6                      ; fifo0:inst12|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a7                      ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.504      ;
; 0.383 ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|counter8a3                      ; TYFIFO:inst4|dcfifo:dcfifo_component|dcfifo_30f1:auto_generated|a_graycounter_07c:wrptr_g1p|sub_parity10a[0]                ; FREQ_DEV:inst9|ACC[31] ; FREQ_DEV:inst9|ACC[31] ; 0.000        ; 0.037      ; 0.504      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                             ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.155 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.481      ;
; 0.159 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.484      ;
; 0.159 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.485      ;
; 0.162 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.488      ;
; 0.168 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.494      ;
; 0.170 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.496      ;
; 0.172 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.498      ;
; 0.173 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.499      ;
; 0.176 ; CNT10:inst5|CNT[1] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.502      ;
; 0.182 ; CNT10:inst5|CNT[0] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.507      ;
; 0.194 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[0]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.300 ; CNT10:inst5|CNT[5] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.625      ;
; 0.302 ; CNT10:inst5|CNT[2] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.627      ;
; 0.305 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; CNT10:inst5|CNT[9] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; CNT10:inst5|CNT[6] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.636      ;
; 0.312 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.637      ;
; 0.312 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.638      ;
; 0.320 ; CNT10:inst5|CNT[9] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.645      ;
; 0.325 ; CNT10:inst5|CNT[3] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.650      ;
; 0.325 ; CNT10:inst5|CNT[4] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a0~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.221      ; 0.650      ;
; 0.326 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[1]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.446      ;
; 0.394 ; CNT10:inst5|CNT[7] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.720      ;
; 0.417 ; CNT10:inst5|CNT[8] ; sinrom:inst16|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ram_block1a1~porta_address_reg0 ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.222      ; 0.743      ;
; 0.454 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; CNT10:inst5|CNT[8] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.576      ;
; 0.464 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; CNT10:inst5|CNT[7] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.589      ;
; 0.479 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[2]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.599      ;
; 0.482 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[3]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.602      ;
; 0.517 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; CNT10:inst5|CNT[6] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.642      ;
; 0.530 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; CNT10:inst5|CNT[5] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.655      ;
; 0.545 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[4]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.665      ;
; 0.548 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[5]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.668      ;
; 0.583 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.704      ;
; 0.586 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; CNT10:inst5|CNT[4] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.707      ;
; 0.596 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.717      ;
; 0.599 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; CNT10:inst5|CNT[3] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.720      ;
; 0.611 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[6]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.731      ;
; 0.614 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[7]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.734      ;
; 0.649 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.769      ;
; 0.652 ; CNT10:inst5|CNT[2] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.772      ;
; 0.662 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.782      ;
; 0.665 ; CNT10:inst5|CNT[1] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.785      ;
; 0.677 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[8]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.797      ;
; 0.680 ; CNT10:inst5|CNT[0] ; CNT10:inst5|CNT[9]                                                                                           ; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.800      ;
+-------+--------------------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.185 ; CNT32:inst|\B:Q1BASE[0]  ; CNT32:inst|\B:Q1BASE[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.314      ;
; 0.202 ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.576      ;
; 0.267 ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]   ; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.641      ;
; 0.292 ; FREQ_DEV:inst9|ACC[16]   ; FREQ_DEV:inst9|ACC[16]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; FREQ_DEV:inst9|ACC[15]   ; FREQ_DEV:inst9|ACC[15]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; FREQ_DEV:inst9|ACC[6]    ; FREQ_DEV:inst9|ACC[6]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; FREQ_DEV:inst9|ACC[30]   ; FREQ_DEV:inst9|ACC[30]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[22]   ; FREQ_DEV:inst9|ACC[22]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[19]   ; FREQ_DEV:inst9|ACC[19]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[18]   ; FREQ_DEV:inst9|ACC[18]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[14]   ; FREQ_DEV:inst9|ACC[14]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[13]   ; FREQ_DEV:inst9|ACC[13]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[12]   ; FREQ_DEV:inst9|ACC[12]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[11]   ; FREQ_DEV:inst9|ACC[11]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[8]    ; FREQ_DEV:inst9|ACC[8]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[5]    ; FREQ_DEV:inst9|ACC[5]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[3]    ; FREQ_DEV:inst9|ACC[3]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FREQ_DEV:inst9|ACC[1]    ; FREQ_DEV:inst9|ACC[1]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; FREQ_DEV:inst9|ACC[29]   ; FREQ_DEV:inst9|ACC[29]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; FREQ_DEV:inst9|ACC[27]   ; FREQ_DEV:inst9|ACC[27]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; FREQ_DEV:inst9|ACC[24]   ; FREQ_DEV:inst9|ACC[24]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; FREQ_DEV:inst9|ACC[21]   ; FREQ_DEV:inst9|ACC[21]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; FREQ_DEV:inst9|ACC[20]   ; FREQ_DEV:inst9|ACC[20]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; FREQ_DEV:inst9|ACC[17]   ; FREQ_DEV:inst9|ACC[17]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; FREQ_DEV:inst9|ACC[9]    ; FREQ_DEV:inst9|ACC[9]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; FREQ_DEV:inst9|ACC[7]    ; FREQ_DEV:inst9|ACC[7]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; CNT32:inst|\B:Q1BASE[16] ; CNT32:inst|\B:Q1BASE[16] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; CNT32:inst|\B:Q1BASE[15] ; CNT32:inst|\B:Q1BASE[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; CNT32:inst|\B:Q1BASE[6]  ; CNT32:inst|\B:Q1BASE[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; FREQ_DEV:inst9|ACC[25]   ; FREQ_DEV:inst9|ACC[25]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; FREQ_DEV:inst9|ACC[23]   ; FREQ_DEV:inst9|ACC[23]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[31] ; CNT32:inst|\B:Q1BASE[31] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[22] ; CNT32:inst|\B:Q1BASE[22] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[19] ; CNT32:inst|\B:Q1BASE[19] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[18] ; CNT32:inst|\B:Q1BASE[18] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[14] ; CNT32:inst|\B:Q1BASE[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[13] ; CNT32:inst|\B:Q1BASE[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[12] ; CNT32:inst|\B:Q1BASE[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[11] ; CNT32:inst|\B:Q1BASE[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[8]  ; CNT32:inst|\B:Q1BASE[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[5]  ; CNT32:inst|\B:Q1BASE[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[4]  ; CNT32:inst|\B:Q1BASE[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[3]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; CNT32:inst|\B:Q1BASE[2]  ; CNT32:inst|\B:Q1BASE[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[30] ; CNT32:inst|\B:Q1BASE[30] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[28] ; CNT32:inst|\B:Q1BASE[28] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[27] ; CNT32:inst|\B:Q1BASE[27] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[26] ; CNT32:inst|\B:Q1BASE[26] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[24] ; CNT32:inst|\B:Q1BASE[24] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[21] ; CNT32:inst|\B:Q1BASE[21] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[20] ; CNT32:inst|\B:Q1BASE[20] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[17] ; CNT32:inst|\B:Q1BASE[17] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[10] ; CNT32:inst|\B:Q1BASE[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[9]  ; CNT32:inst|\B:Q1BASE[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; CNT32:inst|\B:Q1BASE[7]  ; CNT32:inst|\B:Q1BASE[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; CNT32:inst|\B:Q1BASE[25] ; CNT32:inst|\B:Q1BASE[25] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; CNT32:inst|\B:Q1BASE[23] ; CNT32:inst|\B:Q1BASE[23] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; FREQ_DEV:inst9|ACC[0]    ; FREQ_DEV:inst9|ACC[0]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.358 ; FREQ_DEV:inst9|ACC[4]    ; FREQ_DEV:inst9|ACC[4]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; FREQ_DEV:inst9|ACC[2]    ; FREQ_DEV:inst9|ACC[2]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.479      ;
; 0.360 ; FREQ_DEV:inst9|ACC[10]   ; FREQ_DEV:inst9|ACC[10]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; FREQ_DEV:inst9|ACC[28]   ; FREQ_DEV:inst9|ACC[28]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; FREQ_DEV:inst9|ACC[26]   ; FREQ_DEV:inst9|ACC[26]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.482      ;
; 0.389 ; CNT32:inst|\B:Q1BASE[0]  ; CNT32:inst|\B:Q1BASE[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.509      ;
; 0.441 ; FREQ_DEV:inst9|ACC[15]   ; FREQ_DEV:inst9|ACC[16]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; FREQ_DEV:inst9|ACC[5]    ; FREQ_DEV:inst9|ACC[6]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; FREQ_DEV:inst9|ACC[13]   ; FREQ_DEV:inst9|ACC[14]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; FREQ_DEV:inst9|ACC[11]   ; FREQ_DEV:inst9|ACC[12]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; FREQ_DEV:inst9|ACC[19]   ; FREQ_DEV:inst9|ACC[20]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; FREQ_DEV:inst9|ACC[3]    ; FREQ_DEV:inst9|ACC[4]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; FREQ_DEV:inst9|ACC[1]    ; FREQ_DEV:inst9|ACC[2]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; FREQ_DEV:inst9|ACC[29]   ; FREQ_DEV:inst9|ACC[30]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; FREQ_DEV:inst9|ACC[21]   ; FREQ_DEV:inst9|ACC[22]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; FREQ_DEV:inst9|ACC[17]   ; FREQ_DEV:inst9|ACC[18]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; FREQ_DEV:inst9|ACC[7]    ; FREQ_DEV:inst9|ACC[8]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; FREQ_DEV:inst9|ACC[9]    ; FREQ_DEV:inst9|ACC[10]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; FREQ_DEV:inst9|ACC[27]   ; FREQ_DEV:inst9|ACC[28]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; FREQ_DEV:inst9|ACC[23]   ; FREQ_DEV:inst9|ACC[24]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; FREQ_DEV:inst9|ACC[25]   ; FREQ_DEV:inst9|ACC[26]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.564      ;
; 0.444 ; CNT32:inst|\B:Q1BASE[16] ; CNT32:inst|\B:Q1BASE[17] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; CNT32:inst|\B:Q1BASE[6]  ; CNT32:inst|\B:Q1BASE[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.573      ;
; 0.445 ; CNT32:inst|\B:Q1BASE[14] ; CNT32:inst|\B:Q1BASE[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; CNT32:inst|\B:Q1BASE[18] ; CNT32:inst|\B:Q1BASE[19] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; CNT32:inst|\B:Q1BASE[12] ; CNT32:inst|\B:Q1BASE[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; CNT32:inst|\B:Q1BASE[4]  ; CNT32:inst|\B:Q1BASE[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; CNT32:inst|\B:Q1BASE[2]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; CNT32:inst|\B:Q1BASE[8]  ; CNT32:inst|\B:Q1BASE[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; CNT32:inst|\B:Q1BASE[22] ; CNT32:inst|\B:Q1BASE[23] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.574      ;
; 0.446 ; CNT32:inst|\B:Q1BASE[30] ; CNT32:inst|\B:Q1BASE[31] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.575      ;
; 0.446 ; CNT32:inst|\B:Q1BASE[10] ; CNT32:inst|\B:Q1BASE[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.575      ;
; 0.446 ; CNT32:inst|\B:Q1BASE[26] ; CNT32:inst|\B:Q1BASE[27] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.575      ;
; 0.446 ; CNT32:inst|\B:Q1BASE[20] ; CNT32:inst|\B:Q1BASE[21] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.575      ;
; 0.446 ; CNT32:inst|\B:Q1BASE[24] ; CNT32:inst|\B:Q1BASE[25] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.575      ;
; 0.448 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.577      ;
; 0.451 ; FREQ_DEV:inst9|ACC[0]    ; FREQ_DEV:inst9|ACC[1]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; FREQ_DEV:inst9|ACC[16]   ; FREQ_DEV:inst9|ACC[17]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; FREQ_DEV:inst9|ACC[6]    ; FREQ_DEV:inst9|ACC[7]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; CNT32:inst|\B:Q1BASE[1]  ; CNT32:inst|\B:Q1BASE[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.580      ;
; 0.452 ; FREQ_DEV:inst9|ACC[30]   ; FREQ_DEV:inst9|ACC[31]   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
+-------+--------------------------+--------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK1'                                                                                         ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; CNT32:inst|\A:Q1[0]  ; CNT32:inst|\A:Q1[0]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.314      ;
; 0.318 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[8]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[2]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; CNT32:inst|\A:Q1[31] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[7]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[30] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.427      ;
; 0.325 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[1]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.431      ;
; 0.388 ; CNT32:inst|\A:Q1[6]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.022      ; 0.494      ;
; 0.399 ; CNT32:inst|\A:Q1[0]  ; CNT32:inst|\A:Q1[1]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.507      ;
; 0.424 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.582      ;
; 0.427 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.585      ;
; 0.466 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.574      ;
; 0.467 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; CNT32:inst|\A:Q1[30] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.575      ;
; 0.468 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.576      ;
; 0.468 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.576      ;
; 0.475 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.583      ;
; 0.475 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.583      ;
; 0.475 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.583      ;
; 0.476 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[2]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[8]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.584      ;
; 0.477 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.585      ;
; 0.478 ; CNT32:inst|\A:Q1[5]  ; CNT32:inst|\A:Q1[7]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.586      ;
; 0.478 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[15] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.586      ;
; 0.478 ; CNT32:inst|\A:Q1[3]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.586      ;
; 0.479 ; CNT32:inst|\A:Q1[1]  ; CNT32:inst|\A:Q1[3]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; CNT32:inst|\A:Q1[7]  ; CNT32:inst|\A:Q1[9]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; CNT32:inst|\A:Q1[11] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.637      ;
; 0.479 ; CNT32:inst|\A:Q1[19] ; CNT32:inst|\A:Q1[21] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; CNT32:inst|\A:Q1[21] ; CNT32:inst|\A:Q1[23] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; CNT32:inst|\A:Q1[27] ; CNT32:inst|\A:Q1[29] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; CNT32:inst|\A:Q1[29] ; CNT32:inst|\A:Q1[31] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; CNT32:inst|\A:Q1[17] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.587      ;
; 0.480 ; CNT32:inst|\A:Q1[9]  ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.588      ;
; 0.480 ; CNT32:inst|\A:Q1[23] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.588      ;
; 0.480 ; CNT32:inst|\A:Q1[25] ; CNT32:inst|\A:Q1[27] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.588      ;
; 0.482 ; CNT32:inst|\A:Q1[14] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.640      ;
; 0.490 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.648      ;
; 0.491 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[16] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.649      ;
; 0.493 ; CNT32:inst|\A:Q1[15] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.651      ;
; 0.494 ; CNT32:inst|\A:Q1[13] ; CNT32:inst|\A:Q1[17] ; CLK1         ; CLK1        ; 0.000        ; 0.074      ; 0.652      ;
; 0.529 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[10] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[4]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[18] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[24] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.637      ;
; 0.530 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[12] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; CNT32:inst|\A:Q1[12] ; CNT32:inst|\A:Q1[14] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; CNT32:inst|\A:Q1[4]  ; CNT32:inst|\A:Q1[6]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; CNT32:inst|\A:Q1[20] ; CNT32:inst|\A:Q1[22] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; CNT32:inst|\A:Q1[24] ; CNT32:inst|\A:Q1[26] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; CNT32:inst|\A:Q1[18] ; CNT32:inst|\A:Q1[20] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.638      ;
; 0.531 ; CNT32:inst|\A:Q1[28] ; CNT32:inst|\A:Q1[30] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.639      ;
; 0.531 ; CNT32:inst|\A:Q1[26] ; CNT32:inst|\A:Q1[28] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.639      ;
; 0.532 ; CNT32:inst|\A:Q1[8]  ; CNT32:inst|\A:Q1[11] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; CNT32:inst|\A:Q1[2]  ; CNT32:inst|\A:Q1[5]  ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; CNT32:inst|\A:Q1[16] ; CNT32:inst|\A:Q1[19] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; CNT32:inst|\A:Q1[22] ; CNT32:inst|\A:Q1[25] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.640      ;
; 0.533 ; CNT32:inst|\A:Q1[10] ; CNT32:inst|\A:Q1[13] ; CLK1         ; CLK1        ; 0.000        ; 0.024      ; 0.641      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                      ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[16] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[17] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[18] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[19] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[20] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[21] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[22] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[23] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[24] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[25] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[26] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[27] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[28] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[30] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.911 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[31] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.775      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[1]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[2]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[3]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[4]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[5]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[6]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[7]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[8]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[9]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[10] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[11] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[12] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[13] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[14] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.802 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[15] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.055     ; 0.666      ;
; -3.726 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[0]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.046     ; 0.599      ;
; -3.726 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[29] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.046     ; 0.599      ;
+--------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK1'                                                                                         ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[16] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[17] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[18] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[19] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[20] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[21] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[22] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[23] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[24] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[25] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[26] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[27] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[28] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[29] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[30] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -2.090 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[31] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.747     ; 0.820      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[0]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[1]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[2]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[3]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[4]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[5]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[6]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[7]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[8]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[9]  ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[10] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[11] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[12] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[13] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[14] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
; -1.960 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[15] ; ADDR[0]      ; CLK1        ; 0.500        ; -1.774     ; 0.663      ;
+--------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK1'                                                                                         ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[0]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[1]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[2]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[3]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[4]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[5]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[6]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[7]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[8]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[9]  ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[10] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[11] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[12] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[13] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[14] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.575 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[15] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.618     ; 0.571      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[16] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[17] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[18] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[19] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[20] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[21] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[22] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[23] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[24] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[25] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[26] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[27] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[28] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[29] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[30] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
; 2.687 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\A:Q1[31] ; ADDR[0]      ; CLK1        ; -0.500       ; -1.590     ; 0.711      ;
+-------+-------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                      ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                  ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.040 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[0]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.733     ; 0.511      ;
; 3.040 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[29] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.733     ; 0.511      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[1]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[2]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[3]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[4]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[5]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[6]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[7]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[8]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[9]  ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[10] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[11] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[12] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[13] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[14] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.113 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[15] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.575      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[16] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[17] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[18] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[19] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[20] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[21] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[22] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[23] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[24] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[25] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[26] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[27] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[28] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[30] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
; 3.209 ; STM32_IN:inst1|DBOUT[0] ; CNT32:inst|\B:Q1BASE[31] ; ADDR[0]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -2.742     ; 0.671      ;
+-------+-------------------------+--------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+----------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                              ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -5.588    ; 0.088 ; -7.226   ; 2.575   ; -3.201              ;
;  ADDR[0]                                           ; N/A       ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  CLK1                                              ; -3.174    ; 0.208 ; -4.043   ; 2.575   ; -3.000              ;
;  FREQ_DEV:inst9|ACC[31]                            ; -5.239    ; 0.155 ; N/A      ; N/A     ; -3.201              ;
;  INCLK                                             ; N/A       ; N/A   ; N/A      ; N/A     ; 9.594               ;
;  RD                                                ; -4.542    ; 0.088 ; N/A      ; N/A     ; -3.201              ;
;  inst3|altpll_component|auto_generated|pll1|clk[0] ; -5.588    ; 0.185 ; -7.226   ; 3.040   ; 2.996               ;
;  inst3|altpll_component|auto_generated|pll1|clk[1] ; 974.183   ; 0.155 ; N/A      ; N/A     ; 488.054             ;
; Design-wide TNS                                    ; -1080.852 ; 0.0   ; -349.932 ; 0.0     ; -517.192            ;
;  ADDR[0]                                           ; N/A       ; N/A   ; N/A      ; N/A     ; -5.528              ;
;  CLK1                                              ; -67.761   ; 0.000 ; -124.032 ; 0.000   ; -52.071             ;
;  FREQ_DEV:inst9|ACC[31]                            ; -340.599  ; 0.000 ; N/A      ; N/A     ; -213.878            ;
;  INCLK                                             ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  RD                                                ; -350.547  ; 0.000 ; N/A      ; N/A     ; -248.184            ;
;  inst3|altpll_component|auto_generated|pll1|clk[0] ; -321.945  ; 0.000 ; -225.900 ; 0.000   ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.000     ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADCLK         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADCLK1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DACLK         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DADATA[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DB[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INCLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[15]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[14]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[13]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CS                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RD                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WR                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD1DATA[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AD2DATA[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADCLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ADCLK1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DACLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DADATA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADCLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ADCLK1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DACLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DADATA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADCLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADCLK1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DACLK         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DADATA[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DADATA[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; ADDR[0]                                           ; CLK1                                              ; 0        ; 1        ; 0        ; 0        ;
; CLK1                                              ; CLK1                                              ; 560      ; 0        ; 0        ; 0        ;
; ADDR[0]                                           ; FREQ_DEV:inst9|ACC[31]                            ; 0        ; 68       ; 0        ; 0        ;
; FREQ_DEV:inst9|ACC[31]                            ; FREQ_DEV:inst9|ACC[31]                            ; 1786     ; 0        ; 0        ; 0        ;
; RD                                                ; FREQ_DEV:inst9|ACC[31]                            ; 0        ; 22       ; 0        ; 0        ;
; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 16       ; 0        ; 0        ;
; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 32       ; 0        ; 0        ; 0        ;
; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1583     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 75       ; 0        ; 0        ; 0        ;
; ADDR[0]                                           ; RD                                                ; 0        ; 0        ; 0        ; 84       ;
; FREQ_DEV:inst9|ACC[31]                            ; RD                                                ; 0        ; 0        ; 22       ; 0        ;
; RD                                                ; RD                                                ; 0        ; 0        ; 0        ; 2144     ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; ADDR[0]                                           ; CLK1                                              ; 0        ; 1        ; 0        ; 0        ;
; CLK1                                              ; CLK1                                              ; 560      ; 0        ; 0        ; 0        ;
; ADDR[0]                                           ; FREQ_DEV:inst9|ACC[31]                            ; 0        ; 68       ; 0        ; 0        ;
; FREQ_DEV:inst9|ACC[31]                            ; FREQ_DEV:inst9|ACC[31]                            ; 1786     ; 0        ; 0        ; 0        ;
; RD                                                ; FREQ_DEV:inst9|ACC[31]                            ; 0        ; 22       ; 0        ; 0        ;
; ADDR[0]                                           ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 16       ; 0        ; 0        ;
; CLK1                                              ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 32       ; 0        ; 0        ; 0        ;
; FREQ_DEV:inst9|ACC[31]                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1583     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 75       ; 0        ; 0        ; 0        ;
; ADDR[0]                                           ; RD                                                ; 0        ; 0        ; 0        ; 84       ;
; FREQ_DEV:inst9|ACC[31]                            ; RD                                                ; 0        ; 0        ; 22       ; 0        ;
; RD                                                ; RD                                                ; 0        ; 0        ; 0        ; 2144     ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; ADDR[0]    ; CLK1                                              ; 0        ; 32       ; 0        ; 0        ;
; ADDR[0]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 32       ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; ADDR[0]    ; CLK1                                              ; 0        ; 32       ; 0        ; 0        ;
; ADDR[0]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 32       ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 62    ; 62   ;
; Unconstrained Input Port Paths  ; 353   ; 353  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 437   ; 437  ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Target                                            ; Clock                                             ; Type      ; Status      ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; ADDR[0]                                           ; ADDR[0]                                           ; Base      ; Constrained ;
; CLK1                                              ; CLK1                                              ; Base      ; Constrained ;
; FREQ_DEV:inst9|ACC[31]                            ; FREQ_DEV:inst9|ACC[31]                            ; Base      ; Constrained ;
; INCLK                                             ; INCLK                                             ; Base      ; Constrained ;
; RD                                                ; RD                                                ; Base      ; Constrained ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; Generated ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; AD1DATA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[8]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[9]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[10]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[11]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[12]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[13]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[14]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[15]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[8]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[9]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[10]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[11]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[12]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[13]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[14]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[15]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADCLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADCLK1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DACLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; AD1DATA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD1DATA[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; AD2DATA[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[8]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[9]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[10]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[11]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[12]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[13]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[14]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADDR[15]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[8]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[9]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[10]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[11]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[12]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[13]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[14]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[15]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADCLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADCLK1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DACLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DADATA[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DB[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition
    Info: Processing started: Sat May 13 11:49:13 2023
Info: Command: quartus_sta CNT32 -c CNT32
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 37 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_30f1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_c09:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_b09:dffpipe12|dffe13a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CNT32.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name INCLK INCLK
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 293 -multiply_by 6 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[1]} {inst3|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ADDR[0] ADDR[0]
    Info (332105): create_clock -period 1.000 -name CLK1 CLK1
    Info (332105): create_clock -period 1.000 -name RD RD
    Info (332105): create_clock -period 1.000 -name FREQ_DEV:inst9|ACC[31] FREQ_DEV:inst9|ACC[31]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.588            -321.945 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -5.239            -340.599 FREQ_DEV:inst9|ACC[31] 
    Info (332119):    -4.542            -350.547 RD 
    Info (332119):    -3.174             -67.761 CLK1 
    Info (332119):   974.183               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.314               0.000 RD 
    Info (332119):     0.433               0.000 FREQ_DEV:inst9|ACC[31] 
    Info (332119):     0.443               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.443               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.497               0.000 CLK1 
Info (332146): Worst-case recovery slack is -7.226
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.226            -225.900 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.043            -124.032 CLK1 
Info (332146): Worst-case removal slack is 3.958
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.958               0.000 CLK1 
    Info (332119):     5.539               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -248.184 RD 
    Info (332119):    -3.201            -213.878 FREQ_DEV:inst9|ACC[31] 
    Info (332119):    -3.000             -52.071 CLK1 
    Info (332119):    -3.000              -3.000 ADDR[0] 
    Info (332119):     3.028               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.934               0.000 INCLK 
    Info (332119):   488.055               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
Info (332114): Report Metastability: Found 44 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.030            -290.894 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.723            -305.337 FREQ_DEV:inst9|ACC[31] 
    Info (332119):    -4.076            -310.638 RD 
    Info (332119):    -2.736             -58.017 CLK1 
    Info (332119):   974.451               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.261               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.297               0.000 RD 
    Info (332119):     0.383               0.000 FREQ_DEV:inst9|ACC[31] 
    Info (332119):     0.417               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.445               0.000 CLK1 
Info (332146): Worst-case recovery slack is -6.430
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.430            -200.481 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.484            -106.352 CLK1 
Info (332146): Worst-case removal slack is 3.421
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.421               0.000 CLK1 
    Info (332119):     4.828               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -248.184 RD 
    Info (332119):    -3.201            -213.878 FREQ_DEV:inst9|ACC[31] 
    Info (332119):    -3.000             -52.071 CLK1 
    Info (332119):    -3.000              -3.059 ADDR[0] 
    Info (332119):     2.996               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.943               0.000 INCLK 
    Info (332119):   488.054               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
Info (332114): Report Metastability: Found 44 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.956
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.956            -161.572 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.611            -154.366 FREQ_DEV:inst9|ACC[31] 
    Info (332119):    -1.560            -108.654 RD 
    Info (332119):    -1.354             -12.088 CLK1 
    Info (332119):   975.581               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.088               0.000 RD 
    Info (332119):     0.155               0.000 FREQ_DEV:inst9|ACC[31] 
    Info (332119):     0.155               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.185               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.208               0.000 CLK1 
Info (332146): Worst-case recovery slack is -3.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.911            -123.147 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.090             -64.800 CLK1 
Info (332146): Worst-case removal slack is 2.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.575               0.000 CLK1 
    Info (332119):     3.040               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -150.998 RD 
    Info (332119):    -3.000             -41.798 CLK1 
    Info (332119):    -3.000              -5.528 ADDR[0] 
    Info (332119):    -1.000            -130.000 FREQ_DEV:inst9|ACC[31] 
    Info (332119):     3.102               0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.594               0.000 INCLK 
    Info (332119):   488.068               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
Info (332114): Report Metastability: Found 44 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4779 megabytes
    Info: Processing ended: Sat May 13 11:49:16 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


