 1
 
行政院國家科學委員會專題研究計畫成果報告 
計畫名稱：氮化鋁鎵/氮化銦鎵/氮化鎵系列材料金氧半異質接面場效電晶體之研製 
      計畫編號：NSC 97-2221-E-244-013 
 執行期限：97 年 8 月 1 日至 98 年 7 月 31 日 
主  持  人：施博文     共同主持人：王永和  
     
中文摘要 
本團隊分析使用液相沉積法沉積之SrTiO3薄
膜物理與化學特性，顯示具有良好的表面與界面
品質。SrTiO3薄膜電性測量顯示漏電流在 1MV/cm
時可達到為 7.1x10-7 A/cm2，且在經過回火後更可
達 4.2 x10-9 A/cm2，C-V測量則顯示SrTiO3薄膜的
介電係數可達 27，具有高介電常數，且介面陷阱
密度為 7.11x1011 cm2eV-1，以SrTiO3薄膜為閘極介
電層之AlGaN/GaN 金氧半異質接面場效電晶體
也成功研製，顯示良好的特性。本團隊亦以液相
沉積法沉積Al2O3薄膜並製作AlGaN/GaN 金氧半
異質接面場效電晶體，並探討 stress與 current 
collapse特性。最後並嘗試以低溫陽極氧化法來製
作GaOx薄膜，並期望未來可成功運用於電晶體上。 
 
關鍵詞：氮化鎵、金氧半、異質接面場效電晶體、 
液相沉積、陽極氧化 
 
Abstract 
Physical and chemical properties of LPD-SrTiO3 
films have been analyzed and show the good 
morphology and interface. The leakage current of 
LPD-SrTiO3 improved from 7.1x10-7 A/cm2 to 
4.2x10-9 A/cm2 at 1 MV/cm after annealing. By C-V 
measurement, the calculated dielectric constant is 27 
which is characteristic of high-k materials and 
minimum Dit is 7.11x1011 cm2eV-1. AlGaN/GaN 
MOSHFET with LPD-SrTiO3 gate dielectric was 
fabricated and shows good performance. Effects of a 
DC bias induced stress on Al2O3/AlGaN/GaN 
MOSHFET and current collapse phenomenon are 
investigated. In addition, the method of anodization 
was used to form the oxide of GaOx
 
Keywords: GaN, MOS, HFET, LPD, anodization 
 
計畫緣由及目的 
近年來，GaN 相關系列材料獲得了相
當多的注目，這是因為 GaN 為一寬能隙材
料，因此可被用於許多方面。在這之中，
AlGaN/GaN 異質接面場效電晶體(HFET)
是一具有高功率、高頻特性之元件，但是
AlGaN/GaN 異質接面場效電晶體的蕭基
閘極，經常會遇到高閘極漏電流的問題，
因此限制了元件的發展。 
  要克服這個問題，金氧半(MOS)閘極
接面是個有效的方式，相較於蕭基接面的
異質接面場效電晶體，金氧半異質接面場
效電晶體(MOSHFET)具有較小的閘極漏
電流，較高的崩潰電壓與閘極電壓擺幅，
此外，也可以改善在GaN元件中常出現的
current collapse效應。傳統上SiO2已廣泛使
用於金氧半結構中，並顯示出相當不錯的
絕緣特性，但是SiO2之介電常數較低，這
會導致較低的轉導特性以及較高的臨界電
壓平移。為了克服這個問題，本團隊已廣
泛研究使用高介電常數的材料來克服此問
題，包括TiO2[1]、Al2O3[2-6]、Ga2O3[7-11]
以及SrTiO3[12]等等。此外，在製備氧化層
上，則是採用低溫液相的方式，相較於其
他方法，此方法具有低溫(40℃)、低成本(不
需真空設備)、容易操作的優點，並且可以
避免高溫時產生的熱壓力(thermal stress)
造成氧化層劣化。在本報告中，我們將以
低溫液相方式沉積相關材料並研製金氧半
接面場效電晶體元件，最後並進行特性之
探討。 
((一))   LPD沉積SrTii O33薄膜   
    在之前的計畫中，本團隊已使用液相
沉積法 (Liquid phase deposition, LPD)來
沉積TiO2並製作TiO2/AlGaN/GaN金氧半
異質接面場效電晶體[1]。相較於TiO2，
SrTiO3具有更高之介電常數，並且已知有
相當多的方式可用來沉積SrTiO3薄膜，比
如 濺 渡 (sputtering)[13] 、 和 溶 膠 法
(sol-gel)[14]等，而本實驗團隊仍然採用液
相沉積法 [15]來成長SrTiO3薄膜。在液相
沉積 SrTiO3 系統中，我們使用  (NH4) 
2TiF6、H3BO3以及Sr(NO3)2三種溶液加以
混合後，如此便可產生SrTiO3。 
  在此篇報告中，本團隊針對了在不同
溫度度下，以及在經過 400℃和 600℃的回
火後，對SrTiO3成長和特性造成的影響。
並且在最後，應用於AlGaN/GaN金氧半異
質結構場效電晶體元件上，以證明液相沉
積方式沉積之SrTiO3薄膜的確具有發展
性。  
    圖一中所示為在不同溫度參數下，氧
化層沉積厚度與時間的關係圖。在不同的
成長溫度下，成長速率有相當大的變化，
 
圖五、經過不同回火溫度之SrTiO3薄膜漏電流 
 
圖六所示為在 1M Hz頻率下之n型
GaN與SrTiO3金氧半結構C-V特性，藉由
C-V測量，我們可計算出SrTiO3薄膜之介
電常數為 27，在經過 600℃回火後，可達
到 36。並且藉由Terman’s method [18]計後
算，SrTiO3薄膜的界面狀態密度為 7.11×10 
11 cm-2eV-1.並可藉由 400℃回火改善至
5.89×1011 cm-2eV-1。這顯示出液相沉積之
SrTiO3仍然擁有頗高的介電常數，而夠低
的界介面狀態密度也顯示SrTiO3薄膜足以
作為閘極介電層使用。 
 3
 
 
圖六、1M Hz頻率下經過不同回火溫度之SrTiO3 
C-V特性。 
 
    本團隊分別製作AlGaN/GaN異質接面
場效電晶體與具有 50 nm厚SrTiO3閘極介
電層之AlGaN/GaN金氧半異質接面場效
電晶體並加以比較，結構如圖七所示。圖
八(a)為元件I-V特性圖，在金氧半異質接面
場效電晶體中，因加入一閘極介電層的緣
故，可施加較大之閘極電壓，因此可達到
較大之電流密度，而在異質接面場效電晶
體元件中，當閘極電壓大於 1V時，就會有
漏電流產生，因此金氧半異質接面場效電
晶體可以擁有更大的 IDMAX ，為 446 
mA/mm。 
圖八(b)所示為元件之轉導量測結果，
由圖中可看出，在金氧半異質接面場效電
晶體，轉導值減小以及臨界電壓往負偏
移，是因為加入閘極介電層後導致較大的
通道至閘極距離。若將閘極偏壓擺幅定為
10%最大轉導值間的電壓差，在異質接面
場效電晶體中，閘極偏壓擺伏為 1.3 V，而
在金氧半異質接面場效電晶體中，則增加
為 2.8 V，較大的閘極偏壓擺幅顯示金氧半
異質接面場效電晶體具有較好的線性轉換
特性。 
 
    
 
gate 50 nm SrTiO3 
source drain
圖七、SrTiO3/AlGaN/GaN金氧半異質接面場效電
晶體結構 
 
(a) 
 
(b) 
圖八、異質接面場效電晶體與金氧半異質接面場
Sapphire Substrate 
3 µm undoped GaN 
27 nm Al0.3Ga0.7N 
 
3nm GaN 
 5
   表面鈍化的效果也藉由脈衝測量
過加壓與否
 
 
(pulse measurement)來探討，金氧半異質接
面電晶體經過加壓前與加壓後的量測結果
如圖十三所示。測量中，閘極電壓由-7 V
偏壓至 1 V，脈衝寬度為 80 µs，無明顯之
current collapse 現象產生。 
  圖十四為異質接面電晶體經
後的脈衝測量結果，閘極電壓由-6 V 偏壓
至 0 V，與金氧半異質接面電晶體相較，
可看到明顯的 current collapse 現象。 
 
 
          (a)                   (b) 
質接面圖十三、(a)加壓前(b)加壓後下的金氧半異
場效電晶體元件的脈衝量測 I-V 特性 
 
           (a)                   (b) 
場效電
三))   低溫氧化法成長GaOx    
圖十四、(a)加壓前(b)加壓後下的異質接面
晶體元件的脈衝量測 I-V 特性 
 
((
Ga2O3為ㄧ高介電常數之氧化層，介
電常數可達 7-11 左右，應用於金氧半異質
接面場效電晶體上亦可有效降低漏電流
[7-11]，本研究團隊近期嘗試使用低溫陽極
氧化法來製作氧化層薄膜，在低溫陽極氧
化的過程中，由於表面載子具有有效的自
身重組特性使得電流傳導路徑較為薄弱，
可有效降低薄膜的表面缺陷，進而提升表
面的均勻性與薄膜的可運用性[21-22]，以
及較平坦之Ga2O3/GaN介面與表面[23]。在
此本團隊使用陽極氧化法在氮化鎵(GaN)
材料上成長氧化層GaOx，使用不同的基板
溫度製作成金氧半結構二極體。  
    實驗部分首先將 GaN/sapphire 晶片切
成面積為 1×1 公分大小的試片，之後將潔
淨處理完成之試片放置到分子束磊晶系統 
(Riber compact 21S MBE system)，將基板
溫度提升至所需溫度進行金屬鎵之成長，
為了探討基本溫度對氧化層薄膜的影響，
本團隊使用了四組溫度以利分析與比較，
四組溫度分別為：20℃、300℃、500℃、
700℃。接著將試片放置於陽極氧化系統中
進行氧化的製程。陽極氧化系統所使用的
外加電場約為 7 V/cm，氧化的時間約為
50~60 分鐘，最後我們在試片上鍍上金屬
鋁作為電極完成金氧半二極體結構。 
    基板溫度為 20℃時，薄膜之C-V關係
圖如圖十五所示，外加電壓為 2.5 伏特時
獲得之最大電容值約為 28 pF，計算所得
之缺陷密度(Dit)約為 1.2×1013 cm-2eV-1，我
們使用測厚儀量測得知薄膜的厚度約為
18 nm，經電容公式計算可推導出薄膜的
介電常數約為 7，由於 20℃之試片薄膜品
質欠佳，為了提升薄膜之品質我們調整基
本之溫度以其獲得更好的品質。 
 
 
圖十五、基板溫度為 20℃時GaOx薄膜之C-V關係
圖 
    
 
圖十六、不同溫度下之漏電流量測圖  
 
    四組試片之漏電流量測圖如圖十六所
 7
Electron Devices, vol. 53, pp. 2932-2941, 2006. 
21. A. G. Revesz, Journal of Electrochemical 
Society, vol. 114, pp. 629, 1967. 
22. M. J. Jeng and Jenn. G. Hwu, IEEE Electron 
Device Letters, vol. 17, pp. 575, 1996. 
23. F. Ren, M. Hong, S. N. G. Chu, M. A. Marcus, 
M. J. Schurman, A. Baca, S. J. Pearton and C. R. 
Abernathy, Applied Physics Letters, vol. 73, pp. 
3893, 1998
