AL_TRUE,VAR_0
UDMA_AXI_M2S_DATA_RD_CFG_ALWAYS_BREAK_ON_MAX_BOUDRY,VAR_1
UDMA_AXI_M2S_DESC_WR_CFG_1_MIN_AXI_BEATS_MASK,VAR_2
UDMA_AXI_M2S_DESC_WR_CFG_1_MIN_AXI_BEATS_SHIFT,VAR_3
UDMA_AXI_M2S_OSTAND_CFG_MAX_COMP_DATA_WR_MASK,VAR_4
UDMA_AXI_M2S_OSTAND_CFG_MAX_COMP_DATA_WR_SHIFT,VAR_5
UDMA_AXI_M2S_OSTAND_CFG_MAX_COMP_REQ_MASK,VAR_6
UDMA_AXI_M2S_OSTAND_CFG_MAX_COMP_REQ_SHIFT,VAR_7
UDMA_AXI_M2S_OSTAND_CFG_MAX_DATA_RD_MASK,VAR_8
UDMA_AXI_M2S_OSTAND_CFG_MAX_DESC_RD_MASK,VAR_9
UDMA_AXI_M2S_OSTAND_CFG_MAX_DESC_RD_SHIFT,VAR_10
al_reg_read32,FUNC_0
al_reg_write32,FUNC_1
al_udma_m2s_axi_sm_set,FUNC_2
al_udma_m2s_axi_set,FUNC_3
udma,VAR_11
axi_m2s,VAR_12
reg,VAR_13
