<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:30.1530</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.26</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-0130610</applicationNumber><claimCount>9</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2024.10.08</openDate><openNumber>10-2024-0146642</openNumber><originalApplicationDate>2022.10.12</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-0130690</originalApplicationNumber><originalExaminationRequestDate>2024.09.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1362</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020220130690</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 개구율이 높은 반도체 장치 또는 그 제조 방법을 제공한다. 또한, 소비 전력이 낮은 반도체 장치 또는 그 제조 방법을 제공한다. 제 1 박막 트랜지스터를 가지는 화소부와 제 2 박막 트랜지스터를 가지는 구동 회로부를 가지고, 제 1 박막 트랜지스터는, 게이트 전극층과 게이트 절연층과 반도체층과 소스 전극층 및 드레인 전극층을 가지고, 제 1 박막 트랜지스터의 게이트 전극층, 게이트 절연층, 반도체층, 소스 전극층, 드레인 전극층은 투광성을 가지고, 제 2 박막 트랜지스터의 게이트 전극층은, 제 1 박막 트랜지스터의 게이트 전극층과 재료가 다르고, 제 1 박막 트랜지스터의 게이트 전극층보다 저저항의 도전층을 가지고, 제 2 박막 트랜지스터의 소스 전극층 및 드레인 전극층은, 제 1 박막 트랜지스터의 소스 전극층 및 드레인 전극층과 재료가 다르고, 제 1 박막 트랜지스터의 소스 전극층 및 드레인 전극층보다 저저항의 도전층을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제 1 게이트 전극 및 제 2 게이트 전극과,상기 제 1 게이트 전극 위에 배치된, 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층과,상기 제 2 게이트 전극 위에 배치된, 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층과,상기 제 1 산화물 반도체층 위에 배치되고, 상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치되고, 상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 2 도전층 및 제 3 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치된, 제 4 도전층 및 제 5 도전층과,상기 제 5 도전층 위에 배치된 절연층과,상기 절연층 위에 배치되고, 상기 제 1 도전층과 전기적으로 접속된 화소 전극을 갖는 반도체 장치로서,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 투광성을 가지며,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 금속 산화물을 포함하고 또한 주성분의 원소가 동일하며,상기 제 3 도전층 및 상기 제 5 도전층은 차광성을 가지며,상기 제 3 도전층 및 상기 제 5 도전층은 주성분의 원소가 동일하며,상기 제 4 도전층은, 상면이 상기 제 5 도전층과 접하는 영역과, 상면이 상기 절연층과 접하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 게이트 전극 및 제 2 게이트 전극과,상기 제 1 게이트 전극 위에 배치된, 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층과,상기 제 2 게이트 전극 위에 배치된, 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층과,상기 제 1 산화물 반도체층 위에 배치되고, 상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치되고, 상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 2 도전층 및 제 3 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치되고, 고정 전위가 주어지는 제 4 도전층 및 제 5 도전층과,상기 제 5 도전층 위에 배치된 절연층과,상기 절연층 위에 배치되고, 상기 제 1 도전층과 전기적으로 접속된 화소 전극을 갖는 반도체 장치로서,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 투광성을 가지며,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 금속 산화물을 포함하고 또한 주성분의 원소가 동일하며,상기 제 3 도전층 및 상기 제 5 도전층은 차광성을 가지며,상기 제 3 도전층 및 상기 제 5 도전층은 주성분의 원소가 동일하며,상기 제 4 도전층은, 상면이 상기 제 5 도전층과 접하는 영역과, 상면이 상기 절연층과 접하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 게이트 전극 및 제 2 게이트 전극과,상기 제 1 게이트 전극 위에 배치된, 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층과,상기 제 2 게이트 전극 위에 배치된, 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층과,상기 제 1 산화물 반도체층 위에 배치되고, 상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치되고, 상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 2 도전층 및 제 3 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치된, 제 4 도전층 및 제 5 도전층과,상기 제 5 도전층 위에 배치된 절연층과,상기 절연층 위에 배치되고, 상기 제 1 도전층과 전기적으로 접속된 화소 전극을 갖는 반도체 장치로서,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 투광성을 가지며,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 금속 산화물을 포함하고 또한 주성분의 원소가 동일하며,상기 제 3 도전층 및 상기 제 5 도전층은 차광성을 가지며,상기 제 3 도전층 및 상기 제 5 도전층은 주성분의 원소가 동일하며,상기 제 2 도전층은, 상면이 상기 제 3 도전층과 접하는 영역과, 상면이 상기 제 3 도전층과 접하지 않는 영역을 가지며,상기 제 4 도전층은, 상면이 상기 제 5 도전층과 접하는 영역과, 상면이 상기 절연층과 접하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 게이트 전극 및 제 2 게이트 전극과,상기 제 1 게이트 전극 위에 배치된, 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층과,상기 제 2 게이트 전극 위에 배치된, 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층과,상기 제 1 산화물 반도체층 위에 배치되고, 상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치되고, 상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 2 도전층 및 제 3 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치되고, 고정 전위가 주어지는 제 4 도전층 및 제 5 도전층과,상기 제 5 도전층 위에 배치된 절연층과,상기 절연층 위에 배치되고, 상기 제 1 도전층과 전기적으로 접속된 화소 전극을 갖는 반도체 장치로서,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 투광성을 가지며,상기 제 1 도전층, 상기 제 2 도전층 및 상기 제 4 도전층은 금속 산화물을 포함하고 또한 주성분의 원소가 동일하며,상기 제 3 도전층 및 상기 제 5 도전층은 차광성을 가지며,상기 제 3 도전층 및 상기 제 5 도전층은 주성분의 원소가 동일하고,상기 제 2 도전층은, 상면이 상기 제 3 도전층과 접하는 영역과, 상면이 상기 제 3 도전층과 접하지 않는 영역을 가지며,상기 제 4 도전층은, 상면이 상기 제 5 도전층과 접하는 영역과, 상면이 상기 절연층과 접하는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 구동 회로와 화소부를 갖는 표시 장치로서,하나의 제 1 절연층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 구동 회로가 갖는 제 1 트랜지스터와 중첩을 갖도록 배치된 제 1 도전층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 화소부가 갖는 제 2 트랜지스터와 중첩을 갖도록 배치된 제 2 도전층과,상기 제 1 도전층의 상면에 접하는 영역을 가지며 또한 상기 제 1 트랜지스터와 중첩을 갖도록 배치된 제 3 도전층과,상기 제 2 도전층의 상면에 접하는 영역을 갖는 제 2 절연층을 가지며,상기 제 1 절연층은, 상기 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 1 절연층은, 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 투광성을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 적층된 복수의 도전막을 갖는,표시 장치.</claim></claimInfo><claimInfo><claim>6. 구동 회로와 화소부를 갖는 표시 장치로서,하나의 제 1 절연층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 구동 회로가 갖는 제 1 트랜지스터와 중첩을 갖도록 배치된 제 1 도전층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 화소부가 갖는 제 2 트랜지스터와 중첩을 갖도록 배치된 제 2 도전층과,상기 제 1 도전층의 상면에 접하는 영역을 가지며 또한 상기 제 1 트랜지스터와 중첩을 갖도록 배치된 제 3 도전층과,상기 제 2 도전층의 상면에 접하는 영역을 갖는 제 2 절연층을 가지며,상기 제 1 절연층은, 상기 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 1 절연층은, 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 3 도전층은, 상기 제 1 도전층의 상면에 접하는 영역에서, 상기 제 1 산화물 반도체층과 중첩을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 투광성을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 적층된 복수의 도전막을 갖는,표시 장치.</claim></claimInfo><claimInfo><claim>7. 구동 회로와 화소부를 갖는 표시 장치로서,하나의 제 1 절연층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 구동 회로가 갖는 제 1 트랜지스터와 중첩을 갖도록 배치된 제 1 도전층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 화소부가 갖는 제 2 트랜지스터와 중첩을 갖도록 배치된 제 2 도전층과,상기 제 1 도전층의 상면에 접하는 영역을 가지며 또한 상기 제 1 트랜지스터와 중첩을 갖도록 배치된 제 3 도전층과,상기 제 2 도전층의 상면에 접하는 영역을 갖는 제 2 절연층을 가지며,상기 제 1 절연층은, 상기 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 1 절연층은, 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 투광성을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 적층된 복수의 도전막을 가지며,상기 제 1 도전층 및 상기 제 3 도전층에는 고정 전위가 주어지는,표시 장치.</claim></claimInfo><claimInfo><claim>8. 구동 회로와 화소부를 갖는 표시 장치로서,하나의 제 1 절연층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 구동 회로가 갖는 제 1 트랜지스터와 중첩을 갖도록 배치된 제 1 도전층과,상기 제 1 절연층의 상면에 접하는 영역을 가지며 또한 상기 화소부가 갖는 제 2 트랜지스터와 중첩을 갖도록 배치된 제 2 도전층과,상기 제 1 도전층의 상면에 접하는 영역을 가지며 또한 상기 제 1 트랜지스터와 중첩을 갖도록 배치된 제 3 도전층과,상기 제 2 도전층의 상면에 접하는 영역을 갖는 제 2 절연층을 가지며,상기 제 1 절연층은, 상기 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 1 절연층은, 상기 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층의 상방에 배치된 영역을 가지며,상기 제 3 도전층은, 상기 제 1 도전층의 상면에 접하는 영역에서, 상기 제 1 산화물 반도체층과 중첩을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 투광성을 가지며,상기 제 1 도전층 및 상기 제 2 도전층 각각은 적층된 복수의 도전막을 가지며,상기 제 1 도전층 및 상기 제 3 도전층에는 고정 전위가 주어지는,표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 게이트 전극 및 제 2 게이트 전극과,상기 제 1 게이트 전극 위에 배치된, 제 1 트랜지스터의 채널 형성 영역을 갖는 제 1 산화물 반도체층과,상기 제 2 게이트 전극 위에 배치된, 제 2 트랜지스터의 채널 형성 영역을 갖는 제 2 산화물 반도체층과,상기 제 1 산화물 반도체층 위에 배치되고, 상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 1 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치되고, 상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극으로서의 기능을 갖는 제 2 도전층 및 제 3 도전층과,상기 제 2 산화물 반도체층 위에 차례로 적층되도록 배치된, 제 4 도전층 및 제 5 도전층과,상기 제 5 도전층 위에 배치된 절연층과,상기 절연층 위에 배치되고, 상기 제 1 도전층과 전기적으로 접속된 화소 전극을 갖는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KIMURA, Hajime</engName><name>키무라 하지메</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>OHARA, Hiroki</engName><name>오하라 히로키</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KAYAMA, Masayo</engName><name>카야마 마사요</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 남대문로 **, *층(소공동, 한진빌딩 본관)</address><code>920151000211</code><country>대한민국</country><engName>Lee &amp; Ko IP</engName><name>특허법인광장리앤고</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2009.08.07</priorityApplicationDate><priorityApplicationNumber>JP-P-2009-184323</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2024.09.26</receiptDate><receiptNumber>1-1-2024-1052121-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>9-5-2025-0615816-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0816141-57</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Extension of Designated Period</documentEngName><documentName>지정기간연장 관련 안내서</documentName><receiptDate>2025.07.30</receiptDate><receiptNumber>1-5-2025-0127772-67</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240130610.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338eb5768b3bf1aba7dda07864d321191f49f8d9c0dfa0ca2612f8ee5385cf516a1b9e1664d26ab724be99112e99159683b0f073b6fe56a45d51</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff816939851e79e1220c4682f1e0c76098d2e777c9cf287fb478cfaafd8d599be4c93e572db000bfeccb06dd74819fc41491d0b58338d612a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>