INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/old/countCompare.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module countCompare
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/new/digital_game.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module digital_game
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/old/disp_7_seg_16_max.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module disp_7_seg_16_max
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/old/random_number.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module random_number
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/old/send_integer.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module send_integer
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/old/sweep4disp7seg.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sweep4disp7seg
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/old/uartTX.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module uartTX
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Edgar Vallejo Curti/Documents/Escuela/ITESO/5TO SEMESTRE/Fundamentos de Sistemas Digitales/workspace/proyecto_final/proyecto_final.srcs/sources_1/new/digital_gameTB.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module digital_gameTB
