Códigos desenvolvidos em Verilog HDL, no ambiente Intel Quartus Prime.

registradormatheus.v - Deslocador com não-bloqueante de 4bits

decod_4bits.v - Decodifica binário em decimal.

displaybcd.v - Apresenta números passados em binário para decimal em um display de uma placa FBGA. 

somador1bit.v - Somador de 1 bit.

somador4bits.v - Somador de 4 bits.

mem2.v - Simulação de uma cache duas vias com WriteBack.