Fitter report for Cronometro
Thu Nov 28 18:40:24 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 28 18:40:24 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Cronometro                                      ;
; Top-level Entity Name              ; Cronometro                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,395 / 33,216 ( 7 % )                          ;
;     Total combinational functions  ; 2,375 / 33,216 ( 7 % )                          ;
;     Dedicated logic registers      ; 66 / 33,216 ( < 1 % )                           ;
; Total registers                    ; 66                                              ;
; Total pins                         ; 41 / 475 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.14        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  28.6%      ;
;     Processors 5-6         ;  14.3%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2488 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2488 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2485    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Trabalho/Cronometro/output_files/Cronometro.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,395 / 33,216 ( 7 % ) ;
;     -- Combinational with no register       ; 2329                   ;
;     -- Register only                        ; 20                     ;
;     -- Combinational with a register        ; 46                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 664                    ;
;     -- 3 input functions                    ; 707                    ;
;     -- <=2 input functions                  ; 1004                   ;
;     -- Register only                        ; 20                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1618                   ;
;     -- arithmetic mode                      ; 757                    ;
;                                             ;                        ;
; Total registers*                            ; 66 / 34,593 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 66 / 33,216 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 171 / 2,076 ( 8 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 41 / 475 ( 9 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 9% / 7% / 10%          ;
; Maximum fan-out                             ; 72                     ;
; Highest non-global fan-out                  ; 72                     ;
; Total fan-out                               ; 6883                   ;
; Average fan-out                             ; 2.76                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2395 / 33216 ( 7 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2329                 ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;     -- Combinational with a register        ; 46                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 664                  ; 0                              ;
;     -- 3 input functions                    ; 707                  ; 0                              ;
;     -- <=2 input functions                  ; 1004                 ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1618                 ; 0                              ;
;     -- arithmetic mode                      ; 757                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 66                   ; 0                              ;
;     -- Dedicated logic registers            ; 66 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 171 / 2076 ( 8 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 41                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6883                 ; 0                              ;
;     -- Registered Connections               ; 310                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 6                    ; 0                              ;
;     -- Output Ports                         ; 35                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A     ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Reset ; V1    ; 1        ; 0            ; 12           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; S     ; G26   ; 5        ; 65           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Start ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; T     ; N23   ; 5        ; 65           ; 20           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Estado1     ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Estado2     ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Estado3     ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Estado4     ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Estado5     ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED0_out[0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED0_out[1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED0_out[2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED0_out[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED0_out[4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED0_out[5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED0_out[6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1_out[0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1_out[1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1_out[2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1_out[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1_out[4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1_out[5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1_out[6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2_out[0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2_out[1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2_out[2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2_out[3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2_out[4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2_out[5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2_out[6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3_out[0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3_out[1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3_out[2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3_out[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3_out[4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3_out[5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3_out[6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Led1        ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Led2        ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 64 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 10 / 59 ( 17 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 8        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; LED1_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; LED1_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; LED0_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; LED1_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; LED0_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; LED0_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; Estado1                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; LED0_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; Estado2                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; Estado3                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; Estado5                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; LED0_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; Estado4                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; Led2                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; S                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; Led1                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; T                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; LED3_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; LED3_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; A                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; LED3_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; LED3_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; LED3_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; LED2_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; LED2_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; LED3_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; LED2_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; LED2_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; LED3_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; LED2_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; LED2_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; LED2_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; LED0_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; LED0_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; LED1_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; LED1_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; LED1_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; Start                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; LED1_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                   ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Cronometro                                          ; 2395 (43)   ; 66 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 41   ; 0            ; 2329 (14)    ; 20 (8)            ; 46 (21)          ; |Cronometro                                                                                                                                                           ; work         ;
;    |FSM:instancia_FSM|                               ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |Cronometro|FSM:instancia_FSM                                                                                                                                         ; work         ;
;    |SegmentsVisualizer:instancia_SegmentsVisualizer| ; 1962 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1962 (0)     ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer                                                                                                           ; work         ;
;       |SegmentsDecoder:instancia_led0|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|SegmentsDecoder:instancia_led0                                                                            ; work         ;
;       |SegmentsDecoder:instancia_led1|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|SegmentsDecoder:instancia_led1                                                                            ; work         ;
;       |SegmentsDecoder:instancia_led2|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|SegmentsDecoder:instancia_led2                                                                            ; work         ;
;       |SegmentsDecoder:instancia_led3|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|SegmentsDecoder:instancia_led3                                                                            ; work         ;
;       |lpm_divide:Div0|                              ; 327 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0                                                                                           ; work         ;
;          |lpm_divide_3gm:auto_generated|             ; 327 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated                                                             ; work         ;
;             |sign_div_unsign_dnh:divider|            ; 327 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                 ; work         ;
;                |alt_u_div_s5f:divider|               ; 327 (327)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (327)    ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider           ; work         ;
;       |lpm_divide:Div1|                              ; 370 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 370 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1                                                                                           ; work         ;
;          |lpm_divide_3gm:auto_generated|             ; 370 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 370 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated                                                             ; work         ;
;             |sign_div_unsign_dnh:divider|            ; 370 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 370 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                 ; work         ;
;                |alt_u_div_s5f:divider|               ; 370 (370)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 370 (370)    ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider           ; work         ;
;       |lpm_divide:Div2|                              ; 269 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2                                                                                           ; work         ;
;          |lpm_divide_3gm:auto_generated|             ; 269 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated                                                             ; work         ;
;             |sign_div_unsign_dnh:divider|            ; 269 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                 ; work         ;
;                |alt_u_div_s5f:divider|               ; 269 (269)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (269)    ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider           ; work         ;
;       |lpm_divide:Mod0|                              ; 333 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0                                                                                           ; work         ;
;          |lpm_divide_68m:auto_generated|             ; 333 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated                                                             ; work         ;
;             |sign_div_unsign_dnh:divider|            ; 333 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider                                 ; work         ;
;                |alt_u_div_s5f:divider|               ; 333 (333)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 333 (333)    ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider           ; work         ;
;       |lpm_divide:Mod1|                              ; 361 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 361 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1                                                                                           ; work         ;
;          |lpm_divide_68m:auto_generated|             ; 361 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 361 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated                                                             ; work         ;
;             |sign_div_unsign_dnh:divider|            ; 361 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 361 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider                                 ; work         ;
;                |alt_u_div_s5f:divider|               ; 361 (361)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 361 (361)    ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider           ; work         ;
;       |lpm_divide:Mod2|                              ; 274 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2                                                                                           ; work         ;
;          |lpm_divide_68m:auto_generated|             ; 274 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated                                                             ; work         ;
;             |sign_div_unsign_dnh:divider|            ; 274 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (0)      ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider                                 ; work         ;
;                |alt_u_div_s5f:divider|               ; 274 (274)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (274)    ; 0 (0)             ; 0 (0)            ; |Cronometro|SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider           ; work         ;
;    |trabalho:instancia_datapath|                     ; 384 (0)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 12 (0)            ; 21 (0)           ; |Cronometro|trabalho:instancia_datapath                                                                                                                               ; work         ;
;       |Comparador:instancia_comparador|              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |Cronometro|trabalho:instancia_datapath|Comparador:instancia_comparador                                                                                               ; work         ;
;       |contador:instancia_contador_OUT|              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |Cronometro|trabalho:instancia_datapath|contador:instancia_contador_OUT                                                                                               ; work         ;
;       |contador:instancia_contador|                  ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 15 (15)          ; |Cronometro|trabalho:instancia_datapath|contador:instancia_contador                                                                                                   ; work         ;
;       |remainder:instancia_remainder|                ; 330 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (0)      ; 0 (0)             ; 6 (0)            ; |Cronometro|trabalho:instancia_datapath|remainder:instancia_remainder                                                                                                 ; work         ;
;          |lpm_divide:Mod0|                           ; 330 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (0)      ; 0 (0)             ; 6 (0)            ; |Cronometro|trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0                                                                                 ; work         ;
;             |lpm_divide_68m:auto_generated|          ; 330 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (0)      ; 0 (0)             ; 6 (0)            ; |Cronometro|trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated                                                   ; work         ;
;                |sign_div_unsign_dnh:divider|         ; 330 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (0)      ; 0 (0)             ; 6 (0)            ; |Cronometro|trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider                       ; work         ;
;                   |alt_u_div_s5f:divider|            ; 330 (330)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (324)    ; 0 (0)             ; 6 (6)            ; |Cronometro|trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider ; work         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Led1        ; Output   ; --            ; --            ; --                    ; --  ;
; Led2        ; Output   ; --            ; --            ; --                    ; --  ;
; LED0_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED0_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED1_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED2_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED3_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; Estado1     ; Output   ; --            ; --            ; --                    ; --  ;
; Estado2     ; Output   ; --            ; --            ; --                    ; --  ;
; Estado3     ; Output   ; --            ; --            ; --                    ; --  ;
; Estado4     ; Output   ; --            ; --            ; --                    ; --  ;
; Estado5     ; Output   ; --            ; --            ; --                    ; --  ;
; T           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Reset       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Start       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; S           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; T                                            ;                   ;         ;
;      - FSM:instancia_FSM|proximo_estado.s4~0 ; 0                 ; 6       ;
;      - FSM:instancia_FSM|Selector2~1         ; 0                 ; 6       ;
;      - FSM:instancia_FSM|Selector1~0         ; 0                 ; 6       ;
; Reset                                        ;                   ;         ;
;      - FSM:instancia_FSM|estado_atual.S0     ; 0                 ; 6       ;
;      - FSM:instancia_FSM|estado_atual.S1     ; 0                 ; 6       ;
;      - FSM:instancia_FSM|estado_atual.S2     ; 0                 ; 6       ;
;      - FSM:instancia_FSM|estado_atual.S3     ; 0                 ; 6       ;
;      - FSM:instancia_FSM|estado_atual.s4     ; 0                 ; 6       ;
; Start                                        ;                   ;         ;
;      - FSM:instancia_FSM|estado_atual.S0~0   ; 1                 ; 6       ;
;      - FSM:instancia_FSM|Selector0~1         ; 1                 ; 6       ;
; S                                            ;                   ;         ;
;      - FSM:instancia_FSM|Selector2~0         ; 0                 ; 6       ;
;      - FSM:instancia_FSM|Selector0~0         ; 0                 ; 6       ;
; A                                            ;                   ;         ;
;      - FSM:instancia_FSM|Selector0~0         ; 0                 ; 6       ;
;      - FSM:instancia_FSM|Selector1~1         ; 0                 ; 6       ;
; CLOCK                                        ;                   ;         ;
+----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK                              ; PIN_N2             ; 29      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; FSM:instancia_FSM|Led2             ; LCCOMB_X28_Y28_N16 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FSM:instancia_FSM|contador_out_clr ; LCCOMB_X28_Y28_N14 ; 16      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; FSM:instancia_FSM|estado_atual.S0  ; LCFF_X29_Y28_N29   ; 22      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; FSM:instancia_FSM|estado_atual.S1  ; LCFF_X28_Y28_N29   ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan0~6                        ; LCCOMB_X1_Y12_N16  ; 29      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Reset                              ; PIN_V1             ; 5       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; realClock                          ; LCFF_X1_Y12_N13    ; 37      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+-----------+-----------------+---------+----------------------+------------------+---------------------------+
; Name      ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+-----------------+---------+----------------------+------------------+---------------------------+
; CLOCK     ; PIN_N2          ; 29      ; Global Clock         ; GCLK2            ; --                        ;
; realClock ; LCFF_X1_Y12_N13 ; 37      ; Global Clock         ; GCLK3            ; --                        ;
+-----------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~28           ; 72      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~26           ; 49      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~26           ; 49      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~24           ; 47      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~24           ; 46      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~24           ; 46      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~22           ; 44      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~26           ; 43      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~26           ; 42      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~24 ; 41      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~20           ; 41      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~26           ; 41      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~24           ; 39      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~22 ; 38      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~18           ; 38      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~24           ; 38      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~24           ; 38      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~28           ; 37      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~28           ; 37      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~22           ; 36      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~22           ; 36      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~22           ; 36      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~20 ; 35      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~16            ; 35      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~22           ; 35      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~22           ; 35      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~26 ; 34      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~20           ; 33      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~20           ; 33      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~20           ; 33      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~18 ; 32      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~26           ; 32      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~14             ; 32      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~20           ; 32      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~20           ; 32      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~18            ; 30      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~28           ; 30      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~18            ; 30      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~18            ; 30      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~28           ; 30      ;
; LessThan0~6                                                                                                                                                                            ; 29      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~16  ; 29      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~12             ; 29      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~18            ; 29      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~18           ; 29      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~16             ; 27      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~14   ; 26      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~10             ; 26      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~16             ; 26      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~16            ; 26      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~14             ; 24      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~12   ; 23      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~14             ; 23      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~14             ; 23      ;
; FSM:instancia_FSM|estado_atual.S0                                                                                                                                                      ; 22      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~16             ; 22      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~16             ; 22      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~8              ; 22      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~12             ; 21      ;
; FSM:instancia_FSM|estado_atual.S1                                                                                                                                                      ; 20      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~10   ; 20      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~12             ; 20      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~12             ; 20      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~10             ; 18      ;
; FSM:instancia_FSM|Led2                                                                                                                                                                 ; 17      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~10             ; 17      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~10             ; 17      ;
; FSM:instancia_FSM|contador_out_clr                                                                                                                                                     ; 16      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~8    ; 16      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~8              ; 15      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~8              ; 14      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~8              ; 14      ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~28 ; 13      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_3_result_int[4]~6              ; 12      ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_3_result_int[4]~6              ; 11      ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[2]                                                                                                                  ; 9       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[3]                                                                                                                  ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[4]                                                                                                                  ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[5]                                                                                                                  ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[6]                                                                                                                  ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[7]                                                                                                                  ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[8]                                                                                                                  ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[9]                                                                                                                  ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[10]                                                                                                                 ; 8       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[11]                                                                                                                 ; 8       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[243]~287                      ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[242]~286                      ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[241]~285                      ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[240]~284                      ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[243]~361                      ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[242]~360                      ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[241]~359                      ; 7       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[0]                                                                                                                  ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~30           ; 7       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~30           ; 7       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[1]                                                                                                                  ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[12]                                                                                                                 ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[13]                                                                                                                 ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[14]                                                                                                                 ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador_OUT|output[15]                                                                                                                 ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[2]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[3]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[4]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[5]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[6]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[7]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[8]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[9]                                                                                                                      ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[10]                                                                                                                     ; 6       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[11]                                                                                                                     ; 6       ;
; Reset                                                                                                                                                                                  ; 5       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[1]                                                                                                                      ; 5       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[12]                                                                                                                     ; 5       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[13]                                                                                                                     ; 5       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[14]                                                                                                                     ; 5       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[15]                                                                                                                     ; 5       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[243]~509                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[244]~487                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[245]~486                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[246]~485                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[247]~484                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[248]~483                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[249]~482                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[250]~481                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[251]~480                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[252]~479                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[253]~478                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[254]~477                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[255]~476                      ; 4       ;
; FSM:instancia_FSM|estado_atual.S2                                                                                                                                                      ; 4       ;
; FSM:instancia_FSM|estado_atual.S3                                                                                                                                                      ; 4       ;
; FSM:instancia_FSM|estado_atual.s4                                                                                                                                                      ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~32           ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[1]~30            ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[12]~20           ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[11]~18           ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[10]~16           ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[9]~14            ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[8]~12            ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[7]~10            ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[6]~8             ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[5]~6             ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[4]~4             ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[3]~2             ; 4       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[2]~0             ; 4       ;
; T                                                                                                                                                                                      ; 3       ;
; trabalho:instancia_datapath|contador:instancia_contador|output[0]                                                                                                                      ; 3       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~30           ; 3       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[15]~26           ; 3       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[14]~24           ; 3       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[13]~22           ; 3       ;
; A                                                                                                                                                                                      ; 2       ;
; S                                                                                                                                                                                      ; 2       ;
; Start                                                                                                                                                                                  ; 2       ;
; trabalho:instancia_datapath|Comparador:instancia_comparador|Equal0~88                                                                                                                  ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[208]~463                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[208]~476                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[208]~475                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[227]~508                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~507                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~506                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~505                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~504                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~503                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~502                      ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[226]~447            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~446            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~445            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~444            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~443            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~442            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[130]~441            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[114]~440            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~439            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~438             ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~437            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~436            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~435            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~350                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[193]~349                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[177]~348                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[161]~347                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[145]~346                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~345                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~344                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~343                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[225]~355                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~354                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[193]~353                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[177]~352                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[161]~351                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[145]~350                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~349                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~348                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~347                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~444                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~443                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~442                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~441                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~440                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[130]~439                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[114]~438                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~437                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~436                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~435                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~434                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~433                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[224]~474                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[224]~473                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~492                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~491                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~490                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~489                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~488                      ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[227]~434            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[228]~433            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[229]~432            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[230]~431            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[231]~430            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[232]~429            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[233]~428            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[234]~427            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[235]~426            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[236]~425            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[237]~424            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[238]~423            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~422            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~421            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~420            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~419            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~418            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~417            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~416            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~415            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~414            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~413            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~412            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~411            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~410            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~409            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~408            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~407            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~406            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~405            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~404            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~403            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~402            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~401            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~400            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~399            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~398            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~397            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~396            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~395            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~394            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~393            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~392            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~391            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~390            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~389            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~388            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~387            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~386            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~385            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~384            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~383            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~382            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~381            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~380            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~379            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~378            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~377            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~376            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~375            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~374            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~373            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~372            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~371            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~370            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~369            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~368            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~329                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~328                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~327                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~326                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~325                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~324                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~323                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~322                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~321                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~320                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~319                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~318                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~317                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~316                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~315                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~314                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~313                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~312                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~311                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~310                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~309                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~308                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~307                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~306                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~305                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~304                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~303                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~302                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~301                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~300                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~299                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~298                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~297                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~296                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~295                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~294                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~293                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~292                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~291                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~290                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~289                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~288                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~287                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~286                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~285                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~284                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[226]~346                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~333                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~332                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~331                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~330                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~329                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~328                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~327                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~326                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~325                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~324                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~323                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~322                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~321                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~320                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~319                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~318                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~317                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~316                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~315                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~314                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~313                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~312                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~311                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~310                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~309                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~308                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~307                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~306                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~305                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~304                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~303                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~302                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~301                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~300                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~299                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~298                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~297                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~296                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~295                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~294                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~293                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~292                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~291                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~290                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~289                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~288                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~420                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~419                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~418                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~417                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~416                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~415                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~414                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~413                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~412                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~411                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~410                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~409                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~408                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~407                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~406                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~405                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~404                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~403                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~402                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~401                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~400                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~399                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~398                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~397                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~396                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~395                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~394                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~393                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~392                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~391                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~390                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~389                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~388                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~387                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~386                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~385                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~384                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~383                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~382                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~381                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~380                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~379                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~378                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~377                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~376                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~375                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~374                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~373                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~372                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~371                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~370                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~369                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~368                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~367                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~366                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~447                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~446                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~445                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~444                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~443                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~442                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~441                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~440                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~439                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~438                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~437                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~436                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~435                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[192]~434                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[193]~433                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~432                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~431                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~430                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~429                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~428                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~427                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~426                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~425                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~424                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~423                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~422                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[176]~421                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[177]~420                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~419                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~418                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~417                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~416                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~415                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~414                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~413                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~412                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~411                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~410                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[160]~409                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[161]~408                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~407                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~406                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~405                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~404                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~403                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~402                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~401                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~400                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~399                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[144]~398                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[145]~397                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~396                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~395                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~394                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~393                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~392                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~391                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~390                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~389                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[128]~388                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[129]~387                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[130]~386                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~385                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~384                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~383                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~382                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~381                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~380                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[112]~379                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[113]~378                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[114]~377                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~376                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~375                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~374                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~373                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~372                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[96]~371                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[97]~370                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[98]~369                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~368                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~367                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~366                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~365                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[80]~364                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[81]~363                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[82]~362                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[83]~361                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[84]~360                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[85]~359                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[64]~358                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[65]~357                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[66]~356                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[67]~355                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[68]~354                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[48]~353                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[49]~352                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[50]~351                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[51]~350                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[226]~472                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[210]~459                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[211]~458                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~457                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~456                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~455                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~454                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~453                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~452                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~451                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~450                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~449                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~448                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[192]~447                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[192]~446                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[194]~445                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~444                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~443                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~442                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~441                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~440                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~439                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~438                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~437                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~436                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~435                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[176]~434                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[176]~433                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[178]~432                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[179]~431                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~430                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~429                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~428                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~427                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~426                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~425                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~424                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~423                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[160]~422                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[160]~421                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[162]~420                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[163]~419                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~418                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~417                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~416                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~415                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~414                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~413                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~412                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[144]~411                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[144]~410                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~409                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[147]~408                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~407                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~406                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~405                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~404                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~403                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~402                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[128]~401                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[128]~400                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[130]~399                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[131]~398                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~397                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~396                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~395                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~394                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~393                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[112]~392                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[112]~391                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[114]~390                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[115]~389                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~388                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~387                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~386                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~385                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[96]~384                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[96]~383                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[98]~382                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[99]~381                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[100]~380                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[101]~379                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[102]~378                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[80]~377                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[80]~376                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[82]~375                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[83]~374                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[84]~373                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[85]~372                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[64]~371                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[64]~370                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[66]~369                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[67]~368                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[68]~367                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[48]~366                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[48]~365                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[49]~364                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[50]~363                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[51]~362                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[228]~475                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[229]~474                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[230]~473                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[231]~472                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[232]~471                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[233]~470                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[234]~469                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[235]~468                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[236]~467                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[237]~466                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[238]~465                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~464                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~463                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~462                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~461                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~460                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~459                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~458                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~457                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~456                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~455                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[196]~454                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~453                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~452                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~451                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~450                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~449                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~448                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~447                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~446                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~445                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[181]~444                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~443                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~442                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~441                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~440                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~439                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~438                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[164]~437                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[165]~436                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~435                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~434                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~433                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~432                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~431                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[148]~430                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[149]~429                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[150]~428                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[151]~427                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~426                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~425                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[132]~424                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[133]~423                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[134]~422                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[135]~421                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[136]~420                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[116]~419                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[117]~418                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[118]~417                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[119]~416                      ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[230]~357            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[231]~356            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[232]~355            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[233]~354            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[234]~353            ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[238]~349            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~202                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[224]~283                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[224]~282                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[225]~281                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[226]~280                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~202                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[225]~358                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[225]~357                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[226]~356                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~342                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[193]~328                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[177]~315                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[161]~303                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[145]~292                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[129]~282                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[113]~273                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[97]~265                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[81]~258                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod1|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[65]~252                       ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[253]~400                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[254]~399                      ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[255]~398                      ; 2       ;
; cont[18]                                                                                                                                                                               ; 2       ;
; cont[17]                                                                                                                                                                               ; 2       ;
; cont[16]                                                                                                                                                                               ; 2       ;
; cont[11]                                                                                                                                                                               ; 2       ;
; cont[10]                                                                                                                                                                               ; 2       ;
; cont[9]                                                                                                                                                                                ; 2       ;
; cont[8]                                                                                                                                                                                ; 2       ;
; cont[7]                                                                                                                                                                                ; 2       ;
; cont[15]                                                                                                                                                                               ; 2       ;
; cont[14]                                                                                                                                                                               ; 2       ;
; cont[13]                                                                                                                                                                               ; 2       ;
; cont[12]                                                                                                                                                                               ; 2       ;
; cont[24]                                                                                                                                                                               ; 2       ;
; cont[23]                                                                                                                                                                               ; 2       ;
; cont[22]                                                                                                                                                                               ; 2       ;
; cont[21]                                                                                                                                                                               ; 2       ;
; cont[20]                                                                                                                                                                               ; 2       ;
; cont[19]                                                                                                                                                                               ; 2       ;
; cont[25]                                                                                                                                                                               ; 2       ;
; cont[27]                                                                                                                                                                               ; 2       ;
; cont[26]                                                                                                                                                                               ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[1]~28  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[13]~22 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[12]~20 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[11]~18 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[5]~6   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[4]~4   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[3]~2   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[2]~0   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[1]~26  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~22 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~20 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~18 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~16 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~14  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~12  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~10  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~8   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~6   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~4   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~2   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~0   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[1]~24  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~20 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~18 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~16 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~14  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~12  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~10  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~8   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~6   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~4   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~2   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~0   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[1]~22  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~18 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~16 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~14  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~12  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~10  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~8   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~6   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~4   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~2   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~0   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[1]~20  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~16 ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~14  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~12  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~10  ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~8   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~6   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~4   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~2   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[2]~0   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~14   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~12   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~10   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~8    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~6    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~4    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~2    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~0    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~12   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~10   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[7]~10   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[1]~12   ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[6]~8    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[5]~6    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[4]~4    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[3]~2    ; 2       ;
; trabalho:instancia_datapath|remainder:instancia_remainder|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[2]~0    ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[0]~28            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~24           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~22           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[0]~26            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~22           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[0]~24            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[0]~22            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[0]~20             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~16             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~14             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~12             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~10             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~8              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~6              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~4              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~2              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[1]~0              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[0]~18             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~14             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~12             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~10             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~8              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~6              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~4              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~2              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div2|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[1]~0              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[0]~28            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~24           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~22           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[0]~26            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~22           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[0]~24            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[0]~22            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~16            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[2]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[1]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[0]~20             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~16             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~14             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~12             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~10             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~8              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~6              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~4              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~2              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[1]~0              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[0]~18             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~14             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~12             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~10             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~8              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~6              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~4              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~2              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Mod2|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[1]~0              ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~28           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[1]~26            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~22           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~16           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[3]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[2]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[1]~24            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~20           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~16           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[4]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[3]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[2]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[1]~22            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~18           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~16           ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~14            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~12            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~10            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[6]~8             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[5]~6             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[4]~4             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[3]~2             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[2]~0             ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[1]~20            ; 2       ;
; SegmentsVisualizer:instancia_SegmentsVisualizer|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~16           ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,992 / 94,460 ( 3 % ) ;
; C16 interconnects           ; 13 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 1,170 / 60,840 ( 2 % ) ;
; Direct links                ; 915 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 595 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 20 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 1,132 / 81,294 ( 1 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.01) ; Number of LABs  (Total = 171) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 4                             ;
; 12                                          ; 6                             ;
; 13                                          ; 5                             ;
; 14                                          ; 4                             ;
; 15                                          ; 8                             ;
; 16                                          ; 120                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.16) ; Number of LABs  (Total = 171) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 7                             ;
; 1 Clock                            ; 10                            ;
; 1 Clock enable                     ; 4                             ;
; 1 Sync. clear                      ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.93) ; Number of LABs  (Total = 171) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 4                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 110                           ;
; 17                                           ; 1                             ;
; 18                                           ; 1                             ;
; 19                                           ; 0                             ;
; 20                                           ; 1                             ;
; 21                                           ; 0                             ;
; 22                                           ; 0                             ;
; 23                                           ; 0                             ;
; 24                                           ; 1                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.02) ; Number of LABs  (Total = 171) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 10                            ;
; 2                                                ; 2                             ;
; 3                                                ; 3                             ;
; 4                                                ; 7                             ;
; 5                                                ; 2                             ;
; 6                                                ; 2                             ;
; 7                                                ; 1                             ;
; 8                                                ; 5                             ;
; 9                                                ; 6                             ;
; 10                                               ; 2                             ;
; 11                                               ; 9                             ;
; 12                                               ; 15                            ;
; 13                                               ; 24                            ;
; 14                                               ; 20                            ;
; 15                                               ; 20                            ;
; 16                                               ; 41                            ;
; 17                                               ; 1                             ;
; 18                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.27) ; Number of LABs  (Total = 171) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 7                             ;
; 5                                            ; 6                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 6                             ;
; 10                                           ; 3                             ;
; 11                                           ; 6                             ;
; 12                                           ; 8                             ;
; 13                                           ; 3                             ;
; 14                                           ; 11                            ;
; 15                                           ; 10                            ;
; 16                                           ; 14                            ;
; 17                                           ; 18                            ;
; 18                                           ; 5                             ;
; 19                                           ; 11                            ;
; 20                                           ; 5                             ;
; 21                                           ; 8                             ;
; 22                                           ; 3                             ;
; 23                                           ; 5                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 8                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "Cronometro"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 41 total pins
    Info (169086): Pin Led1 not assigned to an exact location on the device
    Info (169086): Pin Led2 not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Cronometro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node realClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  45 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X22_Y24 to location X32_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.78 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 35 output pins without output pin load capacitance assignment
    Info (306007): Pin "Led1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Led2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED0_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED0_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED0_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED0_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED0_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED0_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED0_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Estado1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Estado2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Estado3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Estado4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Estado5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Trabalho/Cronometro/output_files/Cronometro.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5330 megabytes
    Info: Processing ended: Thu Nov 28 18:40:24 2019
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Trabalho/Cronometro/output_files/Cronometro.fit.smsg.


