[โฉ๏ธ ุตูุญู ุงุตู](/README.md)

# ๐ป ุทุฑุงุญ ฺฉุงููพูุชุฑ ุณุณุชูโูุง ุฏุฌุชุงู

## ๐ ุงุทูุงุนุงุช ฺฉู ุฏุฑุณ
<div align="center">

| ฺฉุฏ ุฏุฑุณ | ูุงุญุฏ | ููุน ุฏุฑุณ | ูพุดโูุงุฒ |
|:------:|:----:|:-------:|:--------:|
| 7777205 |  3   | ุงุตู   | ูุนูุงุฑ ฺฉุงููพูุชุฑ |

</div>

## ๐ฏ ุงูุฏุงู ุฏุฑุณ
ุฏุฑ ุงู ุฏุฑุณุ ุฏุงูุดุฌูุงู ุจุง ุฑููุฏ ุทุฑุงุญุ ูููููโุณุงุฒ ู ุงุฑุฒุงุจ ฺฉ ุณุณุชู ุฏุฌุชุงู ุขุดูุง ูโุดููุฏ. ููุงุฑุช ุฏุฑ ุชูุตู ู ุทุฑุงุญ ุณุณุชูโูุง ุณุฎุชโุงูุฒุงุฑ ุจุง ุงุณุชูุงุฏู ุงุฒ ุฒุจุงูโูุง ุชูุตู ุณุฎุชโุงูุฒุงุฑ ุจุง ุชุงฺฉุฏ ุจุฑ ุณูุชุฒ ุทุฑุญ ู ฺฉูุชุฑู ูพฺุฏฺฏ ุงุฒ ุฏฺฏุฑ ุงูุฏุงู ุงู ุฏุฑุณ ุงุณุช.


![gif](/ููุณุงู%203/ูุฏุงุฑูุง%20ููุทู/ุชุตุงูุฑ/giphy.gif)

<br>

**ููุงุฑุฏ ุฒุฑ ุจุฑ ุงุณุงุณ ุชุฏุฑุณ ุฏฺฉุชุฑ ุฑุดุช ุฏุฑ ูู ุณุงู ุฏูู 402 ู ุจุงุดุฏ:**

## ๐ ููุงุจุน ุฏุฑุณ
- **Digital System Design with FPGA: Implementation using Verilog and VHDL**
  - ููุณูุฏฺฏุงู: Cem รnsalan ู Bora Tar
  - ุงูุชุดุงุฑุงุช: McGraw-Hill
  - ISBN: 978-1259837906
  - ุณุงู ุงูุชุดุงุฑ: 2017
      - [ุฏุงูููุฏ ฺฉุชุงุจ ู ุงุณูุงุฏ ูุง](./ููุงุจุน/)

## ๐๏ธ ูุฑูโุงูุฒุงุฑูุง
- [Vivado Design Suite](https://www.xilinx.com/products/design-tools/vivado.html) - ูุฑูโุงูุฒุงุฑ ุทุฑุงุญ ุจุฑุง FPGA

## ๐ ุณูุงุจุณ ุฏุฑุณ
<div align="center" style="direction: rtl">
    <table border="1" style="text-align: right;">
        <thead>
            <tr>
                <th>ููุถูุน</th>
            </tr>
        </thead>
        <tbody>
            <tr>
                <td>ุขุดูุง ุจุง FPGAุ ุจูุฑุฏูุง ุจุฑูุงููโุฑุฒ ู ูุนูุงุฑ ุขููุง</td>
            </tr>
            <tr>
                <td>ูุฑูโุงูุฒุงุฑ ุทุฑุงุญ Vivado</td>
            </tr>
            <tr>
                <td>ุฒุจุงูโูุง ุชูุตู ุณุฎุชโุงูุฒุงุฑ (HDL)</td>
            </tr>
            <tr>
                <td>ุชูุตู ูุฏุงุฑูุง ููุทู ุชุฑฺฉุจ ุฏุฑ HDL</td>
            </tr>
            <tr>
                <td>ุชูุตู ุญุงูุธู ู ูุฏุงุฑูุง ุชุฑุชุจ ุฏุฑ HDL</td>
            </tr>
            <tr>
                <td>ูุณุชู ูุฑู (ูพุฑุฏุงุฒูุฏู) ุฏุฑ FPGA</td>
            </tr>
            <tr>
                <td>ูุงุณุท I/O ุฏุฌุชุงู ุฏุฑ FPGA</td>
            </tr>
            <tr>
                <td>ฺฉุงุฑุจุฑุฏูุง</td>
            </tr>
        </tbody>
    </table>
</div>



## ๐ก ุงุฑุฒุดุงุจ
<div align="center">

| ููุฑุฏ | ุฏุฑุตุฏ ููุฑู |
|:----:|:---------:|
| ุชูุฑูโูุง ุฏุฑ ุทูู ููุณุงู | 10% |
| ุขุฒููู ูุงูโุชุฑู | 25% |
| ุขุฒููู ููุง | 35% |
| ฺฉูุฆุฒูุง | 10% |
| ูพุฑูฺู | 20% |

</div>

## ๐ ููุงุจุน ููุฏ ุฏฺฏุฑ
- [FPGA4Student](https://www.fpga4student.com/) - ุขููุฒุดโูุง ุฑุงฺฏุงู FPGA ู Verilog
- [Nandland](https://www.nandland.com/) - ุขููุฒุดโูุง FPGAุ Verilog ู VHDL

---

ูููู ุจุงุดุฏ! ๐