<!--
::METADATA::
type: reference
topic_id: glossary-index
file_id: glossary-readme
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 1
tags: [glosario, referencia, terminos]
search_keywords: "glosario, definiciones, terminos tecnicos"
-->

# GLOSARIO DE TÃ‰RMINOS - DISEÃ‘O DIGITAL

Este glosario contiene las definiciones de los tÃ©rminos tÃ©cnicos mÃ¡s importantes utilizados en los mÃ³dulos de DiseÃ±o Digital, VHDL y Microcontroladores.

## NavegaciÃ³n

- [A](#a) | [B](#b) | [C](#c) | [D](#d) | [E](#e) | [F](#f) | [G](#g) | [H](#h) | [I](#i) | [J](#j) | [K](#k) | [L](#l) | [M](#m) | [N](#n) | [O](#o) | [P](#p) | [Q](#q) | [R](#r) | [S](#s) | [T](#t) | [U](#u) | [V](#v) | [W](#w) | [X](#x) | [Y](#y) | [Z](#z)

---

## A

### adc
**ADC (Analog-to-Digital Converter)**: Conversor analÃ³gico a digital. Dispositivo que convierte seÃ±ales analÃ³gicas continuas en valores digitales discretos.
- **ResoluciÃ³n**: NÃºmero de bits del resultado (8, 10, 12 bits)
- **FÃ³rmula**: `ADC = (Vin Ã— 2^n) / Vref`
- ğŸ“š Ver: [MCU-04 ADC/DAC](../03-Microcontroladores/03-04-adc-dac/)

### algebra-booleana
**Ãlgebra Booleana**: Sistema matemÃ¡tico para anÃ¡lisis y diseÃ±o de circuitos lÃ³gicos usando operaciones AND, OR, NOT.
- ğŸ“š Ver: [DD-02 Ãlgebra Booleana](../01-Diseno-Digital/01-02-algebra-booleana/)

### arquitectura
**Arquitectura**: En VHDL, describe el comportamiento o estructura interna de una entidad. Tipos: behavioral, structural, dataflow.
- ğŸ“š Ver: [VHDL-02 Entidades y Arquitecturas](../02-Diseno-Digital-con-VHDL/02-02-entidades-arquitecturas/)

### asincronico
**AsÃ­ncrono**: Sistema o seÃ±al que no depende de un reloj comÃºn para su sincronizaciÃ³n. Opuesto a sÃ­ncrono.

---

## B

### baud-rate
**Baud Rate**: Velocidad de transmisiÃ³n en sÃ­mbolos por segundo en comunicaciÃ³n serial.
- **FÃ³rmula UBRR**: `UBRR = (F_CPU / (16 Ã— Baud)) - 1`
- ğŸ“š Ver: [MCU-05 ComunicaciÃ³n Serial](../03-Microcontroladores/03-05-comunicacion-serial/)

### biestable
**Biestable**: Circuito digital que puede almacenar un bit de informaciÃ³n. Incluye tipos como D, JK, T, SR.
- **Flip-Flop**: Sensible a flancos
- **Latch**: Sensible a niveles
- ğŸ“š Ver: [DD-05 Circuitos Secuenciales](../01-Diseno-Digital/01-05-circuitos-secuenciales/)

### binario
**Sistema Binario**: Sistema numÃ©rico de base 2 usando dÃ­gitos 0 y 1.
- **ConversiÃ³n**: Dividir entre 2 sucesivamente
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

### bus
**Bus**: Conjunto de lÃ­neas de comunicaciÃ³n que transportan datos, direcciones o seÃ±ales de control.
- **Bus de datos**: Transporta informaciÃ³n
- **Bus de direcciones**: Indica ubicaciÃ³n de memoria
- **Bus de control**: SeÃ±ales de sincronizaciÃ³n

---

## C

### ca1
**Complemento a 1 (CA1)**: RepresentaciÃ³n de nÃºmeros negativos invirtiendo todos los bits.
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

### ca2
**Complemento a 2 (CA2)**: RepresentaciÃ³n mÃ¡s usada para nÃºmeros con signo. CA1 + 1.
- **Rango n bits**: -2^(n-1) a 2^(n-1) - 1
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

### clock
**Clock (Reloj)**: SeÃ±al periÃ³dica utilizada para sincronizar operaciones en circuitos secuenciales.
- **PerÃ­odo**: T = 1/f
- **Duty cycle**: Porcentaje en HIGH

### combinacional
**Circuito Combinacional**: Circuito cuya salida depende Ãºnicamente de las entradas actuales, sin memoria.
- Ejemplos: MUX, decodificador, sumador
- ğŸ“š Ver: [DD-04 Circuitos Combinacionales](../01-Diseno-Digital/01-04-circuitos-combinacionales/)

### compuerta
**Compuerta LÃ³gica**: Circuito electrÃ³nico que implementa una funciÃ³n booleana bÃ¡sica.
- **BÃ¡sicas**: AND, OR, NOT
- **Universales**: NAND, NOR
- ğŸ“š Ver: [DD-03 Compuertas LÃ³gicas](../01-Diseno-Digital/01-03-compuertas-logicas/)

### contador
**Contador**: Circuito secuencial que cuenta pulsos de reloj y almacena el conteo.
- **AsÃ­ncrono (ripple)**: Cada FF depende del anterior
- **SÃ­ncrono**: Todos los FF con mismo reloj
- ğŸ“š Ver: [DD-06 Contadores y Registros](../01-Diseno-Digital/01-06-contadores-registros/)

### ctc
**CTC (Clear Timer on Compare)**: Modo de timer que resetea al alcanzar valor de comparaciÃ³n.
- **FÃ³rmula OCR**: `OCR = (T Ã— F_CPU / Prescaler) - 1`
- ğŸ“š Ver: [MCU-03 Timers](../03-Microcontroladores/03-03-timers-interrupciones/)

---

## D

### dac
**DAC (Digital-to-Analog Converter)**: Conversor digital a analÃ³gico. Genera voltaje proporcional al valor digital.
- ğŸ“š Ver: [MCU-04 ADC/DAC](../03-Microcontroladores/03-04-adc-dac/)

### datapath
**Datapath**: Ruta de datos en un procesador donde se realizan operaciones aritmÃ©ticas y lÃ³gicas.

### debounce
**Debounce**: TÃ©cnica para eliminar rebotes mecÃ¡nicos en botones/switches.
- **Hardware**: Filtro RC o Schmitt trigger
- **Software**: Retardo o muestreo mÃºltiple
- ğŸ“š Ver: [MCU-02 Registros y Puertos](../03-Microcontroladores/03-02-registros-puertos/)

### decodificador
**Decodificador**: Circuito combinacional que activa una Ãºnica salida basÃ¡ndose en el cÃ³digo de entrada.
- **n:2^n**: n entradas, 2^n salidas
- ğŸ“š Ver: [DD-04 Circuitos Combinacionales](../01-Diseno-Digital/01-04-circuitos-combinacionales/)

### demux
**Demultiplexor (DEMUX)**: Circuito que dirige una entrada a una de varias salidas segÃºn selector.
- ğŸ“š Ver: [DD-04 Circuitos Combinacionales](../01-Diseno-Digital/01-04-circuitos-combinacionales/)

---

## E

### encoder
**Encoder (Codificador)**: Circuito que convierte 2^n entradas en n salidas binarias.
- **Priority encoder**: Solo codifica entrada de mayor prioridad
- ğŸ“š Ver: [DD-04 Circuitos Combinacionales](../01-Diseno-Digital/01-04-circuitos-combinacionales/)

### entidad
**Entidad**: En VHDL, define la interfaz externa de un componente (puertos de entrada/salida).
- Sintaxis: `entity nombre is port(...); end entity;`
- ğŸ“š Ver: [VHDL-02 Entidades y Arquitecturas](../02-Diseno-Digital-con-VHDL/02-02-entidades-arquitecturas/)

### eeprom
**EEPROM**: Memoria de solo lectura borrable elÃ©ctricamente y programable. No volÃ¡til.
- **Ciclos escritura**: ~100,000
- ğŸ“š Ver: [DD-07 Memorias](../01-Diseno-Digital/01-07-memorias/)

---

## F

### flash
**Memoria Flash**: Memoria no volÃ¡til, programable elÃ©ctricamente en bloques.
- **Ciclos escritura**: ~10,000
- ğŸ“š Ver: [DD-07 Memorias](../01-Diseno-Digital/01-07-memorias/) | [MCU-01 Arquitectura](../03-Microcontroladores/03-01-arquitectura-mcu/)

### flip-flop
**Flip-Flop**: Biestable sensible a flancos. Tipos: D, JK, T, SR.
- **D**: Dato â†’ Q en flanco
- **JK**: Set/Reset sin estado prohibido
- **T**: Toggle
- ğŸ“š Ver: [DD-05 Circuitos Secuenciales](../01-Diseno-Digital/01-05-circuitos-secuenciales/)

### fpga
**FPGA (Field-Programmable Gate Array)**: Dispositivo de lÃ³gica programable en campo. Matriz de CLBs.
- ğŸ“š Ver: [VHDL-07 SÃ­ntesis](../02-Diseno-Digital-con-VHDL/02-07-sintesis-simulacion/)

### fsm
**FSM (Finite State Machine)**: MÃ¡quina de estados finitos. Modelo computacional con estados definidos.
- **Moore**: Salida depende solo del estado
- **Mealy**: Salida depende del estado y entradas
- ğŸ“š Ver: [VHDL-06 MÃ¡quinas de Estados](../02-Diseno-Digital-con-VHDL/02-06-maquinas-estados/) | [DD-05 Circuitos Secuenciales](../01-Diseno-Digital/01-05-circuitos-secuenciales/)

---

## G

### generic
**Generic**: En VHDL, parÃ¡metro configurable de una entidad para diseÃ±os reutilizables.
- Ejemplo: `generic (N : integer := 8);`
- ğŸ“š Ver: [VHDL-02 Entidades](../02-Diseno-Digital-con-VHDL/02-02-entidades-arquitecturas/)

### gpio
**GPIO (General Purpose Input/Output)**: Pines de entrada/salida de propÃ³sito general en microcontroladores.
- **Registros AVR**: DDRx, PORTx, PINx
- ğŸ“š Ver: [MCU-02 Registros y Puertos](../03-Microcontroladores/03-02-registros-puertos/)

---

## H

### harvard
**Arquitectura Harvard**: Arquitectura de computadora con memorias separadas para programa y datos.
- Permite acceso simultÃ¡neo a instrucciÃ³n y dato
- Usada en la mayorÃ­a de MCUs
- ğŸ“š Ver: [MCU-01 Arquitectura](../03-Microcontroladores/03-01-arquitectura-mcu/)

### hdl
**HDL (Hardware Description Language)**: Lenguaje de descripciÃ³n de hardware como VHDL o Verilog.
- ğŸ“š Ver: [VHDL-01 IntroducciÃ³n](../02-Diseno-Digital-con-VHDL/02-01-introduccion-vhdl/)

### hexadecimal
**Sistema Hexadecimal**: Sistema numÃ©rico de base 16 (0-9, A-F).
- Prefijo: 0x o sufijo h
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

---

## I

### interrupcion
**InterrupciÃ³n (IRQ)**: Mecanismo que suspende la ejecuciÃ³n normal para atender un evento prioritario.
- **ISR**: Interrupt Service Routine
- **Vector**: DirecciÃ³n de la ISR
- ğŸ“š Ver: [MCU-03 Timers e Interrupciones](../03-Microcontroladores/03-03-timers-interrupciones/)

### i2c
**I2C (Inter-Integrated Circuit)**: Protocolo de comunicaciÃ³n serie de dos hilos (SDA, SCL).
- **Velocidades**: Standard 100kHz, Fast 400kHz
- **Direccionamiento**: 7-bit o 10-bit
- ğŸ“š Ver: [MCU-06 Protocolos I2C/SPI](../03-Microcontroladores/03-06-protocolos-i2c-spi/)

### ieee-1164
**IEEE 1164**: EstÃ¡ndar que define el tipo `std_logic` con 9 valores posibles.
- Valores: 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-'
- ğŸ“š Ver: [VHDL-03 Tipos de Datos](../02-Diseno-Digital-con-VHDL/02-03-tipos-datos/)

---

## J

### jtag
**JTAG (Joint Test Action Group)**: EstÃ¡ndar para pruebas y programaciÃ³n de dispositivos.

---

## K

### karnaugh
**Mapa de Karnaugh (K-map)**: MÃ©todo grÃ¡fico para simplificaciÃ³n de funciones booleanas.
- Agrupa tÃ©rminos adyacentes
- Potencias de 2: 1, 2, 4, 8...
- ğŸ“š Ver: [DD-02 Ãlgebra Booleana](../01-Diseno-Digital/01-02-algebra-booleana/)

---

## L

### latch
**Latch**: Biestable sensible a niveles (no a flancos).
- **SR Latch**: Set-Reset bÃ¡sico
- **D Latch**: Transparente cuando enable=1
- ğŸ“š Ver: [DD-05 Circuitos Secuenciales](../01-Diseno-Digital/01-05-circuitos-secuenciales/)

### lsb
**LSB (Least Significant Bit)**: Bit menos significativo (posiciÃ³n 0).
- En ADC: ResoluciÃ³n mÃ­nima = Vref / 2^n
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

### lut
**LUT (Look-Up Table)**: Tabla de consulta utilizada en FPGAs para implementar lÃ³gica combinacional.
- ğŸ“š Ver: [VHDL-07 SÃ­ntesis](../02-Diseno-Digital-con-VHDL/02-07-sintesis-simulacion/)

---

## M

### mcu
**MCU (Microcontroller Unit)**: Microcontrolador. Sistema completo en un chip: CPU + Memoria + PerifÃ©ricos.
- ğŸ“š Ver: [MCU-01 Arquitectura](../03-Microcontroladores/03-01-arquitectura-mcu/)

### mealy
**MÃ¡quina Mealy**: FSM donde la salida depende del estado actual Y las entradas.
- Salida puede cambiar asÃ­ncronamente
- ğŸ“š Ver: [VHDL-06 MÃ¡quinas de Estados](../02-Diseno-Digital-con-VHDL/02-06-maquinas-estados/)

### moore
**MÃ¡quina Moore**: FSM donde la salida depende SOLO del estado actual.
- Salida sincronizada con reloj
- ğŸ“š Ver: [VHDL-06 MÃ¡quinas de Estados](../02-Diseno-Digital-con-VHDL/02-06-maquinas-estados/)

### msb
**MSB (Most Significant Bit)**: Bit mÃ¡s significativo (mayor peso).
- En nÃºmeros con signo: indica polaridad
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

### mux
**Multiplexor (MUX)**: Circuito selector que elige una de varias entradas para la salida.
- **2^n:1**: n bits de selecciÃ³n, 2^n entradas
- ğŸ“š Ver: [DD-04 Circuitos Combinacionales](../01-Diseno-Digital/01-04-circuitos-combinacionales/)

---

## N

### nand
**NAND**: Compuerta lÃ³gica AND negada. Funcionalmente completa (puede implementar cualquier funciÃ³n).
- `Y = NOT(A AND B)`
- ğŸ“š Ver: [DD-03 Compuertas LÃ³gicas](../01-Diseno-Digital/01-03-compuertas-logicas/)

### nor
**NOR**: Compuerta lÃ³gica OR negada. Funcionalmente completa.
- `Y = NOT(A OR B)`
- ğŸ“š Ver: [DD-03 Compuertas LÃ³gicas](../01-Diseno-Digital/01-03-compuertas-logicas/)

### numeric-std
**IEEE.NUMERIC_STD**: Paquete VHDL con tipos `signed` y `unsigned` para aritmÃ©tica.
- Funciones: `to_unsigned()`, `to_integer()`, `resize()`
- ğŸ“š Ver: [VHDL-03 Tipos de Datos](../02-Diseno-Digital-con-VHDL/02-03-tipos-datos/)

---

## O

### octal
**Sistema Octal**: Sistema numÃ©rico de base 8 (dÃ­gitos 0-7).
- 1 dÃ­gito octal = 3 bits
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

### overflow
**Overflow (Desbordamiento)**: CondiciÃ³n que ocurre cuando el resultado excede la capacidad de representaciÃ³n.
- En CA2: cuando el signo del resultado es incorrecto
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

---

## P

### pic
**PIC**: Familia de microcontroladores de Microchip Technology (8, 16, 32 bits).
- ğŸ“š Ver: [MCU-01 Arquitectura](../03-Microcontroladores/03-01-arquitectura-mcu/)

### prescaler
**Prescaler**: Divisor de frecuencia de reloj para timers y perifÃ©ricos.
- Valores tÃ­picos: 1, 8, 64, 256, 1024
- ğŸ“š Ver: [MCU-03 Timers](../03-Microcontroladores/03-03-timers-interrupciones/)

### process
**Process**: En VHDL, bloque de cÃ³digo secuencial que se ejecuta cuando cambian seÃ±ales de sensibilidad.
- Sintaxis: `process(lista_sensibilidad) begin ... end process;`
- ğŸ“š Ver: [VHDL-05 Sentencias Secuenciales](../02-Diseno-Digital-con-VHDL/02-05-sentencias-secuenciales/)

### pull-up
**Pull-up**: Resistencia que mantiene una seÃ±al en nivel alto cuando no hay driver activo.
- TÃ­pico: 4.7kÎ© - 10kÎ©
- ğŸ“š Ver: [MCU-02 Registros y Puertos](../03-Microcontroladores/03-02-registros-puertos/)

### pwm
**PWM (Pulse Width Modulation)**: ModulaciÃ³n por ancho de pulso. TÃ©cnica para controlar potencia/seÃ±ales analÃ³gicas.
- **Duty Cycle**: % del perÃ­odo en HIGH
- **FÃ³rmula DC**: `DC = (OCR + 1) / (TOP + 1) Ã— 100%`
- ğŸ“š Ver: [MCU-03 Timers](../03-Microcontroladores/03-03-timers-interrupciones/)

---

## Q

### quine-mccluskey
**Quine-McCluskey**: Algoritmo para minimizaciÃ³n de funciones booleanas.

---

## R

### ram
**RAM (Random Access Memory)**: Memoria de acceso aleatorio. VolÃ¡til.
- **SRAM**: EstÃ¡tica, mÃ¡s rÃ¡pida
- **DRAM**: DinÃ¡mica, mayor densidad
- ğŸ“š Ver: [DD-07 Memorias](../01-Diseno-Digital/01-07-memorias/)

### registro
**Registro**: Conjunto de flip-flops que almacenan mÃºltiples bits. Base de la arquitectura digital.
- **Shift Register**: Desplaza bits
- **Parallel Load**: Carga paralela
- ğŸ“š Ver: [DD-06 Contadores y Registros](../01-Diseno-Digital/01-06-contadores-registros/)

### rising-edge
**Rising Edge (Flanco de Subida)**: TransiciÃ³n de 0 a 1 en una seÃ±al digital.
- En VHDL: `rising_edge(clk)` o `clk'event and clk='1'`
- ğŸ“š Ver: [VHDL-05 Sentencias Secuenciales](../02-Diseno-Digital-con-VHDL/02-05-sentencias-secuenciales/)

### rom
**ROM (Read-Only Memory)**: Memoria de solo lectura. No volÃ¡til.
- ğŸ“š Ver: [DD-07 Memorias](../01-Diseno-Digital/01-07-memorias/)

### rtl
**RTL (Register Transfer Level)**: Nivel de abstracciÃ³n para diseÃ±o digital que describe transferencias entre registros.
- ğŸ“š Ver: [VHDL-07 SÃ­ntesis](../02-Diseno-Digital-con-VHDL/02-07-sintesis-simulacion/)

---

## S

### secuencial
**Circuito Secuencial**: Circuito cuya salida depende de las entradas Y del estado anterior (tiene memoria).
- Elementos: Flip-flops, latches
- ğŸ“š Ver: [DD-05 Circuitos Secuenciales](../01-Diseno-Digital/01-05-circuitos-secuenciales/)

### signal
**Signal**: En VHDL, representa conexiones fÃ­sicas entre componentes. Se actualiza al final del delta cycle.
- ğŸ“š Ver: [VHDL-04 Sentencias Concurrentes](../02-Diseno-Digital-con-VHDL/02-04-sentencias-concurrentes/)

### spi
**SPI (Serial Peripheral Interface)**: Protocolo de comunicaciÃ³n serie sÃ­ncrona de 4 hilos.
- SeÃ±ales: MOSI, MISO, SCK, CS
- Modos: CPOL, CPHA (0-3)
- ğŸ“š Ver: [MCU-06 Protocolos I2C/SPI](../03-Microcontroladores/03-06-protocolos-i2c-spi/)

### sram
**SRAM**: Memoria RAM estÃ¡tica. MÃ¡s rÃ¡pida que DRAM, usada en MCUs para variables.
- ğŸ“š Ver: [DD-07 Memorias](../01-Diseno-Digital/01-07-memorias/) | [MCU-01 Arquitectura](../03-Microcontroladores/03-01-arquitectura-mcu/)

### std-logic
**STD_LOGIC**: Tipo de dato en VHDL para representar seÃ±ales digitales con 9 estados posibles.
- '0', '1': Valores lÃ³gicos fuertes
- 'Z': Alta impedancia
- 'X': Desconocido/conflicto
- ğŸ“š Ver: [VHDL-03 Tipos de Datos](../02-Diseno-Digital-con-VHDL/02-03-tipos-datos/)

### std-logic-vector
**STD_LOGIC_VECTOR**: Array de std_logic para representar buses de datos.
- DeclaraciÃ³n: `signal data : std_logic_vector(7 downto 0);`
- ğŸ“š Ver: [VHDL-03 Tipos de Datos](../02-Diseno-Digital-con-VHDL/02-03-tipos-datos/)

### sumador
**Sumador**: Circuito combinacional que realiza suma aritmÃ©tica.
- **Half Adder**: 2 entradas, sum + carry
- **Full Adder**: 3 entradas (incluye carry in)
- **Ripple Carry**: Cascada de FAs
- ğŸ“š Ver: [DD-04 Circuitos Combinacionales](../01-Diseno-Digital/01-04-circuitos-combinacionales/)

---

## T

### testbench
**Testbench**: Entorno de simulaciÃ³n para verificar diseÃ±os HDL. Entidad sin puertos que instancia el DUT.
- Self-checking: Verifica automÃ¡ticamente resultados
- ğŸ“š Ver: [VHDL-07 SÃ­ntesis y SimulaciÃ³n](../02-Diseno-Digital-con-VHDL/02-07-sintesis-simulacion/)

### timer
**Timer**: MÃ³dulo de temporizaciÃ³n en microcontroladores. Contador con prescaler.
- Modos: Normal, CTC, PWM
- ğŸ“š Ver: [MCU-03 Timers e Interrupciones](../03-Microcontroladores/03-03-timers-interrupciones/)

### tri-state
**Tri-State (Tres Estados)**: Salida que puede ser alta (1), baja (0) o alta impedancia (Z).
- En VHDL: `output <= data when enable='1' else 'Z';`
- ğŸ“š Ver: [DD-03 Compuertas LÃ³gicas](../01-Diseno-Digital/01-03-compuertas-logicas/)

### truth-table
**Tabla de Verdad**: RepresentaciÃ³n tabular de todas las combinaciones de entrada y sus salidas correspondientes.
- ğŸ“š Ver: [DD-02 Ãlgebra Booleana](../01-Diseno-Digital/01-02-algebra-booleana/)

---

## U

### uart
**UART (Universal Asynchronous Receiver-Transmitter)**: Protocolo de comunicaciÃ³n serial asÃ­ncrono.
- ParÃ¡metros: Baud rate, bits de datos (8), paridad, bits de stop
- Full-duplex: TX y RX independientes
- Frame: Start bit + Data + Parity(opt) + Stop bit(s)
- ğŸ“š Ver: [MCU-05 ComunicaciÃ³n Serial](../03-Microcontroladores/03-05-comunicacion-serial/)

### underflow
**Underflow**: CondiciÃ³n cuando resultado es menor que el mÃ­nimo representable.
- En CA2: Cruce de lÃ­mite negativo
- ğŸ“š Ver: [DD-01 Sistemas NumÃ©ricos](../01-Diseno-Digital/01-01-sistemas-numericos/)

### unsigned
**Unsigned**: En VHDL, tipo de dato para nÃºmeros sin signo (IEEE.NUMERIC_STD).
- Rango: 0 a 2^n - 1
- ğŸ“š Ver: [VHDL-03 Tipos de Datos](../02-Diseno-Digital-con-VHDL/02-03-tipos-datos/)

---

## V

### variable
**Variable**: En VHDL, objeto que se actualiza inmediatamente (solo dentro de process).
- DeclaraciÃ³n: `variable temp : integer := 0;`
- ğŸ“š Ver: [VHDL-05 Sentencias Secuenciales](../02-Diseno-Digital-con-VHDL/02-05-sentencias-secuenciales/)

### vhdl
**VHDL (VHSIC Hardware Description Language)**: Lenguaje de descripciÃ³n de hardware estÃ¡ndar IEEE.
- Estructura: Entity + Architecture
- Estilos: Comportamental, Estructural, Dataflow
- ğŸ“š Ver: [VHDL-01 IntroducciÃ³n](../02-Diseno-Digital-con-VHDL/02-01-introduccion-vhdl/)

### von-neumann
**Arquitectura Von Neumann**: Arquitectura donde programa y datos comparten mismo bus de memoria.
- Contraste con Harvard (buses separados)
- ğŸ“š Ver: [MCU-01 Arquitectura](../03-Microcontroladores/03-01-arquitectura-mcu/)

### volatile
**Volatile**: Variable que puede cambiar fuera del flujo normal del programa (interrupciones).
- En C: `volatile uint8_t flag;`
- ğŸ“š Ver: [MCU-03 Interrupciones](../03-Microcontroladores/03-03-timers-interrupciones/)

---

## W

### watchdog
**Watchdog Timer (WDT)**: Temporizador de vigilancia que reinicia el sistema ante bloqueos.
- Requiere "patada" periÃ³dica para evitar reset
- ProtecciÃ³n contra loops infinitos
- ğŸ“š Ver: [MCU-03 Timers](../03-Microcontroladores/03-03-timers-interrupciones/)

### when-else
**When-Else**: Sentencia concurrente en VHDL para asignaciÃ³n condicional.
- Sintaxis: `output <= A when sel='1' else B;`
- ğŸ“š Ver: [VHDL-04 Sentencias Concurrentes](../02-Diseno-Digital-con-VHDL/02-04-sentencias-concurrentes/)

### with-select
**With-Select**: Sentencia concurrente en VHDL para selecciÃ³n mÃºltiple (equivalente a MUX).
- Sintaxis: `with sel select output <= A when "00", B when "01", ...;`
- ğŸ“š Ver: [VHDL-04 Sentencias Concurrentes](../02-Diseno-Digital-con-VHDL/02-04-sentencias-concurrentes/)

---

## X

### xor
**XOR (Exclusive OR)**: Compuerta lÃ³gica OR exclusiva. Salida alta cuando entradas son diferentes.
- `Y = A âŠ• B = A'B + AB'`
- Aplicaciones: Paridad, sumadores, detecciÃ³n de cambios
- ğŸ“š Ver: [DD-03 Compuertas LÃ³gicas](../01-Diseno-Digital/01-03-compuertas-logicas/)

### xnor
**XNOR (Exclusive NOR)**: Compuerta XOR negada. Salida alta cuando entradas son iguales.
- `Y = (A âŠ• B)' = AB + A'B'`
- Aplicaciones: Comparadores de igualdad
- ğŸ“š Ver: [DD-03 Compuertas LÃ³gicas](../01-Diseno-Digital/01-03-compuertas-logicas/)

---

## Y

### yosys
**Yosys**: Framework open-source para sÃ­ntesis de VHDL/Verilog.
- Soporta FPGAs iCE40, ECP5, Gowin
- ğŸ“š Ver: [VHDL-07 SÃ­ntesis](../02-Diseno-Digital-con-VHDL/02-07-sintesis-simulacion/)

---

## Z

### zero-flag
**Zero Flag (Z)**: Bandera de estado que indica si el resultado de una operaciÃ³n es cero.
- Parte del registro de estado (SREG en AVR)
- ğŸ“š Ver: [MCU-01 Arquitectura](../03-Microcontroladores/03-01-arquitectura-mcu/)

---

## Contribuir al Glosario

Para agregar nuevos tÃ©rminos:

1. Utilizar el formato de ancla normalizado: minÃºsculas, sin caracteres especiales.
2. Incluir siglas expandidas cuando aplique.
3. Agregar referencias cruzadas con enlaces internos.
4. Mantener orden alfabÃ©tico estricto.
